JPH0469455B2 - - Google Patents
Info
- Publication number
- JPH0469455B2 JPH0469455B2 JP59277691A JP27769184A JPH0469455B2 JP H0469455 B2 JPH0469455 B2 JP H0469455B2 JP 59277691 A JP59277691 A JP 59277691A JP 27769184 A JP27769184 A JP 27769184A JP H0469455 B2 JPH0469455 B2 JP H0469455B2
- Authority
- JP
- Japan
- Prior art keywords
- digital
- dither
- signal
- analog
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 6
- 238000013139 quantization Methods 0.000 description 6
- 230000005236 sound signal Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
- H03M1/201—Increasing resolution using an n bit system to obtain n + m bits by dithering
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、オーデイオ信号等のアナログ信号に
対応するデイジタル信号を、デイザ（dither）の
加算、又は加算と減算を伴なつてアナログ信号に
変換するためのデイジタル−アナログ変換方法に
関するものである。
対応するデイジタル信号を、デイザ（dither）の
加算、又は加算と減算を伴なつてアナログ信号に
変換するためのデイジタル−アナログ変換方法に
関するものである。
オーデイオ信号のPCM記録再生において、量
子化雑音（量子化出力と入力標本値との差）が問
題になる。特に入力信号レベルが低く量子化ステ
ツプ数が少ない場合には、量子化雑音は入力と強
い相関を有し、雑音というよりも入力信号の一種
の歪（高次高調波）となる。また、たとえ入力信
号レベルが高くとも、極くゆつくり変化する信号
に対しては、量子化ステツプが変化する毎に不快
な雑音が発生する。上述の如き問題を解決するた
めに、デイザと呼ばれる白色性雑音を入力信号に
加えてデイジタル信号処理すること、又はデイザ
を加算し、しかる後デイザを減算することは既に
知られている（例えば、中島平太郎編、昭和54年
11月20日オーム社発行「デイジタルオーデイオ技
術入門」第46頁、又は日本電子機械工業会発行
「1983年電子工業技術大会資料集」内の山崎芳男
著「デイジタルオーデイオの展望」）。
子化雑音（量子化出力と入力標本値との差）が問
題になる。特に入力信号レベルが低く量子化ステ
ツプ数が少ない場合には、量子化雑音は入力と強
い相関を有し、雑音というよりも入力信号の一種
の歪（高次高調波）となる。また、たとえ入力信
号レベルが高くとも、極くゆつくり変化する信号
に対しては、量子化ステツプが変化する毎に不快
な雑音が発生する。上述の如き問題を解決するた
めに、デイザと呼ばれる白色性雑音を入力信号に
加えてデイジタル信号処理すること、又はデイザ
を加算し、しかる後デイザを減算することは既に
知られている（例えば、中島平太郎編、昭和54年
11月20日オーム社発行「デイジタルオーデイオ技
術入門」第46頁、又は日本電子機械工業会発行
「1983年電子工業技術大会資料集」内の山崎芳男
著「デイジタルオーデイオの展望」）。
情報信号にデイザを加算してＤ／Ａ変換する
と、量子化ステツプにバラツキのある直線性の悪
いＤ／Ａ変換器を使用したとしても、バラツキが
平均化されるために直線性が良くなる。即ち、オ
ーデイオ信号においては、実質的に同一の波形が
複数回繰返して発生するのが普通であり、この複
数の波形にデイザを加算してＤ／Ａ変換すれば、
複数の同一波形の同一レベルの点がデイザのため
に異なるレベルになり、夫々がＤ／Ａ変換器の異
なる量子化ステツプでＤ／Ａ変換されることにな
る。従つて、Ｄ／Ａ変換誤差及び非直線性の平均
化作用が生じ、歪の少ないＤ／Ａ変換が達成され
る。なお、Ｄ／Ａ変換後にデイザが除去されるの
で、理論的にはデイザが情報信号に含まれない。
と、量子化ステツプにバラツキのある直線性の悪
いＤ／Ａ変換器を使用したとしても、バラツキが
平均化されるために直線性が良くなる。即ち、オ
ーデイオ信号においては、実質的に同一の波形が
複数回繰返して発生するのが普通であり、この複
数の波形にデイザを加算してＤ／Ａ変換すれば、
複数の同一波形の同一レベルの点がデイザのため
に異なるレベルになり、夫々がＤ／Ａ変換器の異
なる量子化ステツプでＤ／Ａ変換されることにな
る。従つて、Ｄ／Ａ変換誤差及び非直線性の平均
化作用が生じ、歪の少ないＤ／Ａ変換が達成され
る。なお、Ｄ／Ａ変換後にデイザが除去されるの
で、理論的にはデイザが情報信号に含まれない。
ところで、オーデイオ信号に対応したデータが
16ビツトの場合、従来はアナログのデイザ信号を
16ビツトのＡ／Ｄ（アナログ−デイジタル）変換
器で16ビツトのデイジタル・デイザ信号を得、こ
れを16ビツトのオーデイオデータに加算し、Ｄ／
Ａ（デイジタル−アナログ）変換器でアナログ信
号に変換した。このため、Ｄ／Ａ変換装置が必然
的にコスト高になつた。そこで、本発明の目的
は、Ｄ／Ａ変換装置のコストの低減を図ることが
できるデイジタル−アナログ変換方法を提供する
ことにある。
16ビツトの場合、従来はアナログのデイザ信号を
16ビツトのＡ／Ｄ（アナログ−デイジタル）変換
器で16ビツトのデイジタル・デイザ信号を得、こ
れを16ビツトのオーデイオデータに加算し、Ｄ／
Ａ（デイジタル−アナログ）変換器でアナログ信
号に変換した。このため、Ｄ／Ａ変換装置が必然
的にコスト高になつた。そこで、本発明の目的
は、Ｄ／Ａ変換装置のコストの低減を図ることが
できるデイジタル−アナログ変換方法を提供する
ことにある。
［問題点を解決するための手段］
上記目的を達成するための本発明は、入力回路
からｎビツト（但しｎは整数）のデイジタル情報
信号を入力させるステツプと、デイジタルデイザ
信号発生手段からｍビツト（但しｍはｎよりも小
さい整数）のデイジタルデイザ信号を発生させる
ステツプと、前記デイジタルデイザ信号発生手段
から発生したｍビツト出力の全部又は一部のビツ
トを重複して使用することによつてｍビツトより
も大きいｐビツト（但しｐはｍ＜ｐ≦ｎを満足す
る整数）のデイジタルデイザ信号を前記ｎビツト
のデイジタル情報信号に加算してデイジタルのデ
イザ加算情報信号を形成するステツプと、前記デ
イジタルのデイザ加算情報信号をデイジタル−ア
ナログ変換器を使用してアナログのデイザ加算情
報信号に変換するステツプと、前記ｐビツトのデ
イジタルデイザ信号をデイジタル−アナログ変換
器を使用してアナログのデイザ信号に変換するス
テツプと、前記アナログのデイザ加算情報信号か
ら前記アナログのデイザ信号を減算してアナログ
の情報信号を得るステツプとを有することを特徴
とするデイジタル−アナログ変換方法に係わるも
のである。なお、前記デイジタルデイザ信号発生
手段は例えば実施例に示すようにアナログデイザ
信号回路２とＡ／Ｄ変換器３との組み合せで構成
することができる。
からｎビツト（但しｎは整数）のデイジタル情報
信号を入力させるステツプと、デイジタルデイザ
信号発生手段からｍビツト（但しｍはｎよりも小
さい整数）のデイジタルデイザ信号を発生させる
ステツプと、前記デイジタルデイザ信号発生手段
から発生したｍビツト出力の全部又は一部のビツ
トを重複して使用することによつてｍビツトより
も大きいｐビツト（但しｐはｍ＜ｐ≦ｎを満足す
る整数）のデイジタルデイザ信号を前記ｎビツト
のデイジタル情報信号に加算してデイジタルのデ
イザ加算情報信号を形成するステツプと、前記デ
イジタルのデイザ加算情報信号をデイジタル−ア
ナログ変換器を使用してアナログのデイザ加算情
報信号に変換するステツプと、前記ｐビツトのデ
イジタルデイザ信号をデイジタル−アナログ変換
器を使用してアナログのデイザ信号に変換するス
テツプと、前記アナログのデイザ加算情報信号か
ら前記アナログのデイザ信号を減算してアナログ
の情報信号を得るステツプとを有することを特徴
とするデイジタル−アナログ変換方法に係わるも
のである。なお、前記デイジタルデイザ信号発生
手段は例えば実施例に示すようにアナログデイザ
信号回路２とＡ／Ｄ変換器３との組み合せで構成
することができる。
［発明の作用効果］
本発明におけるｐビツトのデイザ信号は、ｍビ
ツトのデイザを重複して使用して形成したもので
あるのでデイザとしての価値を有する。本発明に
よれば、ｐビツトのデイザ信号が必要であるにも
拘らずデイジタルデイザ信号発生手段をｐビツト
よりも少ないｍビツトに構成することができるの
で、デイジタルデイザ信号発生手段のコストの低
減を図ることができる。
ツトのデイザを重複して使用して形成したもので
あるのでデイザとしての価値を有する。本発明に
よれば、ｐビツトのデイザ信号が必要であるにも
拘らずデイジタルデイザ信号発生手段をｐビツト
よりも少ないｍビツトに構成することができるの
で、デイジタルデイザ信号発生手段のコストの低
減を図ることができる。
次に図面を参照して本発明の実施例に係わる
Ｄ／Ａ変換装置について述べる。図において、１
は入力回路であり、オーデイオ信号に対応する16
ビツトのデイジタルの情報信号を並列に入力させ
るための16のデイジタル入力端子ａ〜ｐを含む。
２はアナログのデイザ信号発生回路である。３は
８ビツトのＡ／Ｄ変換器であり、デイザ信号発生
回路２から得られるアナログのデイザ信号を８ビ
ツトのデイジタル出力に変換するものである。
Ｄ／Ａ変換装置について述べる。図において、１
は入力回路であり、オーデイオ信号に対応する16
ビツトのデイジタルの情報信号を並列に入力させ
るための16のデイジタル入力端子ａ〜ｐを含む。
２はアナログのデイザ信号発生回路である。３は
８ビツトのＡ／Ｄ変換器であり、デイザ信号発生
回路２から得られるアナログのデイザ信号を８ビ
ツトのデイジタル出力に変換するものである。
４は加算回路であり、入力回路１から得られる
16ビツトと、Ａ／Ｄ変換器３から得られる16ビツ
トを並列に加算するために16の加算器を含む。
Ａ／Ｄ変換器３は８ビツトの出力端子(イ)〜(チ)を有
するのみであるから、Ａ／Ｄ変換器３の８つの出
力端子(イ)〜(チ)が下半分の８つの加算器４ａ〜４ｈ
に接続されていると共に、上半分の８つの加算器
４ｉ〜４ｐにも接続されている。即ち、ｍ＝８ビ
ツトのＡ／Ｄ変換器３の出力が重複して使用され
ている。加算回路４においては、ｎ＝16ビツトの
情報信号とｍ＝８ビツトに基づいて形成された16
ビツトのデイザ信号とが加算され、加算による繰
上りを入れて17ビツトのデイザ加算情報信号が得
られ、これが第１のＤ／Ａ変換器５に送られる。
第１のＤ／Ａ変換器５はデイザ加算情報信号をア
ナログ信号に変換する。
16ビツトと、Ａ／Ｄ変換器３から得られる16ビツ
トを並列に加算するために16の加算器を含む。
Ａ／Ｄ変換器３は８ビツトの出力端子(イ)〜(チ)を有
するのみであるから、Ａ／Ｄ変換器３の８つの出
力端子(イ)〜(チ)が下半分の８つの加算器４ａ〜４ｈ
に接続されていると共に、上半分の８つの加算器
４ｉ〜４ｐにも接続されている。即ち、ｍ＝８ビ
ツトのＡ／Ｄ変換器３の出力が重複して使用され
ている。加算回路４においては、ｎ＝16ビツトの
情報信号とｍ＝８ビツトに基づいて形成された16
ビツトのデイザ信号とが加算され、加算による繰
上りを入れて17ビツトのデイザ加算情報信号が得
られ、これが第１のＤ／Ａ変換器５に送られる。
第１のＤ／Ａ変換器５はデイザ加算情報信号をア
ナログ信号に変換する。
６はアナログのデイザを得るための16ビツトの
第２のＤ／Ａ変換器である。このＤ／Ａ変換器の
入力端子に、加算回路４に供給した16ビツトのデ
イザと同一のものを入力させるために、Ａ／Ｄ変
換器３の出力端子(イ)〜(チ)がＤ／Ａ変換器６の入力
端子に重複して接続されている。
第２のＤ／Ａ変換器である。このＤ／Ａ変換器の
入力端子に、加算回路４に供給した16ビツトのデ
イザと同一のものを入力させるために、Ａ／Ｄ変
換器３の出力端子(イ)〜(チ)がＤ／Ａ変換器６の入力
端子に重複して接続されている。
７はアナログ減算回路であり、第１のＤ／Ａ変
換器から得られるデイザ加算情報信号から第２の
Ｄ／Ａ変換器６から得られるデイザ信号を減算し
てアナログの情報信号を得るものである。
換器から得られるデイザ加算情報信号から第２の
Ｄ／Ａ変換器６から得られるデイザ信号を減算し
てアナログの情報信号を得るものである。
Ｄ／Ａ変換方式を上述の如く構成すれば、16ビ
ツトの情報信号に加算するためのデイザを８ビツ
トのＡ／Ｄ変換器３で得ることが出来るので、装
置の低コスト化が出来る。また、デイザ信号発生
回路２のアナログのデイザを減算回路７に直接に
加えずに、Ｄ／Ａ変換器６を介して加えているの
で、情報信号に加算したデイザと、減算のための
デイザとの位相特性を合せることが可能になり、
良好な減算が可能になる。また、加算回路４に供
給するデイザと、Ｄ／Ａ変換器６に供給するデイ
ザとは同一データであるので、Ａ／Ｄ変換器３の
８ビツト出力に基づいて16ビツトのデイザとした
のに拘らず、良好な減算効果が得られる。
ツトの情報信号に加算するためのデイザを８ビツ
トのＡ／Ｄ変換器３で得ることが出来るので、装
置の低コスト化が出来る。また、デイザ信号発生
回路２のアナログのデイザを減算回路７に直接に
加えずに、Ｄ／Ａ変換器６を介して加えているの
で、情報信号に加算したデイザと、減算のための
デイザとの位相特性を合せることが可能になり、
良好な減算が可能になる。また、加算回路４に供
給するデイザと、Ｄ／Ａ変換器６に供給するデイ
ザとは同一データであるので、Ａ／Ｄ変換器３の
８ビツト出力に基づいて16ビツトのデイザとした
のに拘らず、良好な減算効果が得られる。
本発明は上述の実施例に限定されるものでな
く、更に変形可能なものである。例えば、Ａ／Ｄ
変換器３の出力端子(イ)〜(チ)から得られる０〜７ビ
ツトの内の０〜３ビツトのみを重複して使用し、
12ビツトのデイザを加算回路４及びＤ／Ａ変換器
６に供給するようにしてもよい。また、ゲート回
路を設けて、デイザ加算情報信号とデイザとの時
分割多重信号を形成し、これを共通のＤ／Ａ変換
器でアナログ信号に変換し、しかる後、デイザ加
算情報信号とデイザとに分離し、デイザ加算情報
信号からデイザを減算する方式にも適用可能であ
る。
く、更に変形可能なものである。例えば、Ａ／Ｄ
変換器３の出力端子(イ)〜(チ)から得られる０〜７ビ
ツトの内の０〜３ビツトのみを重複して使用し、
12ビツトのデイザを加算回路４及びＤ／Ａ変換器
６に供給するようにしてもよい。また、ゲート回
路を設けて、デイザ加算情報信号とデイザとの時
分割多重信号を形成し、これを共通のＤ／Ａ変換
器でアナログ信号に変換し、しかる後、デイザ加
算情報信号とデイザとに分離し、デイザ加算情報
信号からデイザを減算する方式にも適用可能であ
る。
図面は本発明の実施例に係わるＤ／Ａ変換装置
を示すブロツク図である。 １……入力回路、２……デイザ信号発生回路、
３……Ａ／Ｄ変換器、４……加算回路、５，６…
…第１、第２のＤ／Ａ変換器、７……減算回路。
を示すブロツク図である。 １……入力回路、２……デイザ信号発生回路、
３……Ａ／Ｄ変換器、４……加算回路、５，６…
…第１、第２のＤ／Ａ変換器、７……減算回路。
Claims (1)
- 【特許請求の範囲】 １ 入力回路からｎビツト（但しｎは整数）のデ
イジタル情報信号を入力させるステツプと、 デイジタルデイザ信号発生手段からｍビツト
（但しｍはｎよりも小さい整数）のデイジタルデ
イザ信号を発生させるステツプと、 前記デイジタルデイザ信号発生手段から発生し
たｍビツト出力の全部又は一部のビツトを重複し
て使用することによつてｍビツトよりも大きいｐ
ビツト（但しｐはｍ＜ｐ≦ｎを満足する整数）の
デイジタルデイザ信号を前記ｎビツトのデイジタ
ル情報信号に加算してデイジタルのデイザ加算情
報信号を形成するステツプと、 前記デイジタルのデイザ加算情報信号をデイジ
タル−アナログ変換器を使用してアナログのデイ
ザ加算情報信号に変換するステツプと、 前記ｐビツトのデイジタルデイザ信号をデイジ
タル−アナログ変換器を使用してアナログのデイ
ザ信号に変換するステツプと、 前記アナログのデイザ加算情報信号から前記ア
ナログのデイザ信号を減算してアナログの情報信
号を得るステツプと を有することを特徴とするデイジタル−アナログ
変換方法。 ２ 前記デイジタルのデイザ加算情報信号を第１
のデイジタル−アナログ変換器を使用してアナロ
グのデイザ加算情報信号に変換し、前記ｐビツト
のデイジタルデイザ信号を第２のデイジタル−ア
ナログ変換器を使用してアナログのデイザ信号に
変換することを特徴とする特許請求の範囲第１項
記載のデイジタル−アナログ変換方法。 ３ 前記デイジタルのデイザ加算情報信号と前記
ｐビツトのデイジタルデイザ信号とを共通のデイ
ジタル−アナログ変換器を時分割使用してアナロ
グのデイザ加算情報信号とアナログのデイザ信号
にそれぞれ変換することを特徴とする特許請求の
範囲第１項記載のデイジタル−アナログ変換方
法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59277691A JPS61159827A (ja) | 1984-12-31 | 1984-12-31 | ディジタル―アナログ変換方法 |
| US06/810,974 US4644324A (en) | 1984-12-31 | 1985-12-19 | Digital to analog conversion system with the addition of dither to the digital input |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59277691A JPS61159827A (ja) | 1984-12-31 | 1984-12-31 | ディジタル―アナログ変換方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61159827A JPS61159827A (ja) | 1986-07-19 |
| JPH0469455B2 true JPH0469455B2 (ja) | 1992-11-06 |
Family
ID=17586956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59277691A Granted JPS61159827A (ja) | 1984-12-31 | 1984-12-31 | ディジタル―アナログ変換方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4644324A (ja) |
| JP (1) | JPS61159827A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4825448A (en) * | 1986-08-07 | 1989-04-25 | International Mobile Machines Corporation | Subscriber unit for wireless digital telephone system |
| JPH0738585B2 (ja) * | 1986-10-21 | 1995-04-26 | 日本電気株式会社 | デジタル／アナログ変換装置 |
| JP2573850B2 (ja) * | 1987-09-14 | 1997-01-22 | ティアツク株式会社 | アナログ−デイジタル変換装置 |
| US4896155A (en) * | 1988-06-22 | 1990-01-23 | Rockwell International Corporation | Method and apparatus for self-calibration of subranging A/D converter |
| JPH02301327A (ja) * | 1989-05-16 | 1990-12-13 | Pioneer Electron Corp | ディジタル・アナログ変換回路 |
| US4994803A (en) * | 1989-11-27 | 1991-02-19 | Hewlett-Packard Company | Random number dither circuit for digital-to-analog output signal linearity |
| JP3013713B2 (ja) * | 1994-08-16 | 2000-02-28 | 日本ビクター株式会社 | 情報信号処理方法 |
| US6456450B1 (en) | 1998-12-04 | 2002-09-24 | International Business Machines Corporation | Method and apparatus for reducing track misregistration due to digital-to-analog converter quantization noise |
| JP5141450B2 (ja) * | 2008-08-28 | 2013-02-13 | ヤマハ株式会社 | デジタル入力型ｄ級増幅器 |
| US10069505B1 (en) * | 2017-09-13 | 2018-09-04 | Keysight Technologies, Inc. | Least significant bit dynamic element matching in a digital-to-analog converter |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3508152A (en) * | 1966-10-31 | 1970-04-21 | Wilford E Sivertson Jr | Adaptive compression of communication signals |
| US4346368A (en) * | 1979-11-23 | 1982-08-24 | The Boeing Company | Digital-to-analog converter capable of processing a sign magnitude or ones complement binary coded input |
| NL8102226A (nl) * | 1981-05-07 | 1982-12-01 | Philips Nv | Digitaal analoog omzetter voor bipolaire signalen. |
-
1984
- 1984-12-31 JP JP59277691A patent/JPS61159827A/ja active Granted
-
1985
- 1985-12-19 US US06/810,974 patent/US4644324A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61159827A (ja) | 1986-07-19 |
| US4644324A (en) | 1987-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4812846A (en) | Dither circuit using dither including signal component having frequency half of sampling frequency | |
| JP2573850B2 (ja) | アナログ−デイジタル変換装置 | |
| JPH0611114B2 (ja) | アナログ−ディジタル変換装置 | |
| US4633483A (en) | Near-instantaneous companding PCM involving accumulation of less significant bits removed from original data | |
| US4862168A (en) | Audio digital/analog encoding and decoding | |
| EP0430449B1 (en) | Method and apparatus for linearizing the output of a digital-to-analog converter | |
| US4994806A (en) | Flash-successive approximation analog-to-digital converter | |
| JPH05235763A (ja) | アナログ−ディジタル変換器 | |
| JPH0469455B2 (ja) | ||
| US4933675A (en) | Audio digital/analog encoding and decoding | |
| JPH0611117B2 (ja) | ディジタル−アナログ変換装置 | |
| JPH0446016B2 (ja) | ||
| JPH07123214B2 (ja) | Ｄ／ａ変換装置 | |
| JPH01170119A (ja) | ディジタル・アナログ変換装置 | |
| JPH0652869B2 (ja) | デジタル／アナログ変換器 | |
| JPH02134025A (ja) | アナログ・デイジタル変換装置 | |
| JP2828444B2 (ja) | 符号化装置 | |
| JPS62230120A (ja) | デイジタル−アナログ変換方法 | |
| JPS6029030A (ja) | アナログ・デジタル変換器 | |
| JPH10322205A (ja) | 非線形歪み補正装置及び非線形歪み補正方法 | |
| JPH05152951A (ja) | アナログ・デイジタル変換方法 | |
| JP3151992B2 (ja) | Ａ／ｄ変換装置 | |
| JP3112349B2 (ja) | アナログ−デジタルコンバータ | |
| JPH01318320A (ja) | Ｄ／ａ変換装置 | |
| JPH05152952A (ja) | デイジタル・アナログ変換方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |