JPH02285813A - デジタル／アナログ変換器 - Google Patents
デジタル／アナログ変換器Info
- Publication number
- JPH02285813A JPH02285813A JP10846789A JP10846789A JPH02285813A JP H02285813 A JPH02285813 A JP H02285813A JP 10846789 A JP10846789 A JP 10846789A JP 10846789 A JP10846789 A JP 10846789A JP H02285813 A JPH02285813 A JP H02285813A
- Authority
- JP
- Japan
- Prior art keywords
- data
- digital
- preset
- zero
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002194 synthesizing effect Effects 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000002411 adverse Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデジタル／アナログ変換器（以下Ｄ／Ａ変換器
）の改良に関し、オーディオデータのＤ／Ａ変換に良好
なり／Ａ変換器に関するものである。
）の改良に関し、オーディオデータのＤ／Ａ変換に良好
なり／Ａ変換器に関するものである。
〔従来の技術及び発明が解決しようとする課題〕従来よ
りオーディオ信号等のデジタルデータをアナログ変換す
る場合、Ｄ／Ａ変換器が用いられている。この様なり／
Ａ変換器においてＤ／Ａ変換時の誤差に最も悪影響を与
えるものはＭＳＢの誤差である。すなわちＭＳＢは、出
力アナログ信号の極性ビットに相当するため、ゼロクロ
ス点におけるゼロクロス歪（第４図に示す）の原因とな
り特に出力レベルが小さい場合に聴感上大きな影響を与
え問題となっていた０本発明は極性反転時に発生するこ
の様なゼロクロス歪を聴感上受なくする事を目的として
なすものである。
りオーディオ信号等のデジタルデータをアナログ変換す
る場合、Ｄ／Ａ変換器が用いられている。この様なり／
Ａ変換器においてＤ／Ａ変換時の誤差に最も悪影響を与
えるものはＭＳＢの誤差である。すなわちＭＳＢは、出
力アナログ信号の極性ビットに相当するため、ゼロクロ
ス点におけるゼロクロス歪（第４図に示す）の原因とな
り特に出力レベルが小さい場合に聴感上大きな影響を与
え問題となっていた０本発明は極性反転時に発生するこ
の様なゼロクロス歪を聴感上受なくする事を目的として
なすものである。
本発明は入力データにバイアスデータを加算および減算
をした２つのデータを作る手段と、加算又は減算によっ
てその結果が所定レベルをこえる範囲ではバイアスデー
タをゼロとなす手段とを有し両データを合成してひとつ
のアナログ出力を得ることを特長としたＤ／Ａ変換器で
ある。
をした２つのデータを作る手段と、加算又は減算によっ
てその結果が所定レベルをこえる範囲ではバイアスデー
タをゼロとなす手段とを有し両データを合成してひとつ
のアナログ出力を得ることを特長としたＤ／Ａ変換器で
ある。
本発明は上記の構成によって２つのデータをＤ／Ａ変換
する際元のゼロクロス点近傍では２つのデータはＭＳＨ
の反転は起こらない、すなわち、ＭＳＢのＤ／Ａ変換誤
差に基づく歪は、上記２つのデータでは、元のデータの
ゼロクロス点以外のレベルに対応する位置で発生するこ
とになる。従ってゼロクロス歪はゼロレベル付近以外の
高いレベルで発生することになり聴感１耳につきにくい
。
する際元のゼロクロス点近傍では２つのデータはＭＳＨ
の反転は起こらない、すなわち、ＭＳＢのＤ／Ａ変換誤
差に基づく歪は、上記２つのデータでは、元のデータの
ゼロクロス点以外のレベルに対応する位置で発生するこ
とになる。従ってゼロクロス歪はゼロレベル付近以外の
高いレベルで発生することになり聴感１耳につきにくい
。
本発明をＣＤプレーヤのＤ／Ａ変換部に用いた一実施例
について説明する。
について説明する。
第１図は本発明のブロックダイヤグラムで、第２図は入
・出力を示す図である。光ビックアンプより１６ビント
のデジタル信号が信号処理系及びデジタルフィルターを
介した後１６ビツト＋αビツトのシリアルデータ入力と
してシリアル−パラレル変換ｎ１に入力されパラレルデ
ータＡに変換する。後段で加算または減算によって結果
が所定レベルを越えるかどうかを検出するためプリセッ
ト５．６によってあらかじめプリセットされたデータと
比較するオーバフロー検出器２とアンダーフロー検出器
３を設はオーバーフロー又はアンダーフローが検出され
た場合にオア回路４を介して、パラレル電圧Ａにあらか
じめプリセット７でプリセットされた値例えば７ビツト
に設定した７ビツトデータＢを加算または減算する加算
器８．減算器９のコントロール人力Ｃに対し演算禁止を
伝え加算器８又は減算器９はプリセット７のプリセント
値を加算又は減算せずそのままデータＡを出力する。プ
リセット５及び６を７ビツトに設定し７ビツトのデジタ
ル値を加えてもオバーフローしない所定レベル以内では
加算器８及び減算器９は常にプリセット７のプリセット
値７ビツトのデジタル値を加算・減算する。加算器８．
減算器９の出力データＤ、、Ｄ！はそれぞれパラレル・
シリアル変換器１０．１１でパラレル・シリアル変換さ
れ（Ｄ／Ａコンバータがパラレル入力タイプであれば不
要である）Ｄ／Ａコンバータ１２，１．Ｈ，：入力され
る。ＤＡコンバータ１２．１３によりそれぞれプリセッ
トによるバイアスのかかったデータＤ＋、ＤｉがＤ／Ａ
変換されたアナログデータＥｌ 、 Ｅｚが加算器１４
で合成Ｆ＝ＥＩ ＋ｇ！され、ひとつのアナログ出力Ｆ
となる。加算器１４はデジタルデータＤＩ 、 Ｄｇ
の片側を反転させＤ／Ａ変換変換差動増幅構成にしても
もちろん良い。
・出力を示す図である。光ビックアンプより１６ビント
のデジタル信号が信号処理系及びデジタルフィルターを
介した後１６ビツト＋αビツトのシリアルデータ入力と
してシリアル−パラレル変換ｎ１に入力されパラレルデ
ータＡに変換する。後段で加算または減算によって結果
が所定レベルを越えるかどうかを検出するためプリセッ
ト５．６によってあらかじめプリセットされたデータと
比較するオーバフロー検出器２とアンダーフロー検出器
３を設はオーバーフロー又はアンダーフローが検出され
た場合にオア回路４を介して、パラレル電圧Ａにあらか
じめプリセット７でプリセットされた値例えば７ビツト
に設定した７ビツトデータＢを加算または減算する加算
器８．減算器９のコントロール人力Ｃに対し演算禁止を
伝え加算器８又は減算器９はプリセット７のプリセント
値を加算又は減算せずそのままデータＡを出力する。プ
リセット５及び６を７ビツトに設定し７ビツトのデジタ
ル値を加えてもオバーフローしない所定レベル以内では
加算器８及び減算器９は常にプリセット７のプリセット
値７ビツトのデジタル値を加算・減算する。加算器８．
減算器９の出力データＤ、、Ｄ！はそれぞれパラレル・
シリアル変換器１０．１１でパラレル・シリアル変換さ
れ（Ｄ／Ａコンバータがパラレル入力タイプであれば不
要である）Ｄ／Ａコンバータ１２，１．Ｈ，：入力され
る。ＤＡコンバータ１２．１３によりそれぞれプリセッ
トによるバイアスのかかったデータＤ＋、ＤｉがＤ／Ａ
変換されたアナログデータＥｌ 、 Ｅｚが加算器１４
で合成Ｆ＝ＥＩ ＋ｇ！され、ひとつのアナログ出力Ｆ
となる。加算器１４はデジタルデータＤＩ 、 Ｄｇ
の片側を反転させＤ／Ａ変換変換差動増幅構成にしても
もちろん良い。
従って人力信号がバイアス値以下ではゼロクロス歪が生
じないデジタルアナログ変換器を従供することができる
。
じないデジタルアナログ変換器を従供することができる
。
本発明によれば入力データにバイアスを加算。
減算することによりＭＳＢの変化点を０から変えること
ができ、特にバイアス値以下の低レベルにおいてはＭＳ
Ｂの変化は起きないのでＭＳＢの反転によるゼロクロス
歪をなくすことができる。またバイアス値以上のレベル
であっても加算側と減算側ではゼロクロス歪の発生する
点が異なるため合成した時の歪の量としても少なくする
ことができる。
ができ、特にバイアス値以下の低レベルにおいてはＭＳ
Ｂの変化は起きないのでＭＳＢの反転によるゼロクロス
歪をなくすことができる。またバイアス値以上のレベル
であっても加算側と減算側ではゼロクロス歪の発生する
点が異なるため合成した時の歪の量としても少なくする
ことができる。
第１図は本発明の一実施例を示すブロック図、第２図は
入力−出力を説明するための図、第３図は波形を説明す
るための図で（Ａ）は加算（Ｂ）は減算（Ｃ）は合成波
形及びゼロクロス歪を示す。 第４図は従来例のゼロクロス歪を示す波形図である。 ｌ・・・シリアルパラレル変換器 ２・・・オーバーフロー検出器 ３・・・アンダーフロー検出器 ４・・・オア回路 ５．６．７・・・プリセット回路 ８・・・加算器 ９・・・減算器 １０．１１・・・パラレル・シリアル変換器１２．１３
−・・Ｄ／Ａコンバータ １４・・・加算器である。
入力−出力を説明するための図、第３図は波形を説明す
るための図で（Ａ）は加算（Ｂ）は減算（Ｃ）は合成波
形及びゼロクロス歪を示す。 第４図は従来例のゼロクロス歪を示す波形図である。 ｌ・・・シリアルパラレル変換器 ２・・・オーバーフロー検出器 ３・・・アンダーフロー検出器 ４・・・オア回路 ５．６．７・・・プリセット回路 ８・・・加算器 ９・・・減算器 １０．１１・・・パラレル・シリアル変換器１２．１３
−・・Ｄ／Ａコンバータ １４・・・加算器である。
Claims (1)
- 入力されたデジタルデータにあらかじめ決められたバイ
アスデータを加算および減算をした２つのデータを作る
手段と、加算又は減算によって規定レベルをこえる範囲
では前記バイアスデータをゼロとなす手段を加算された
デジタルデータと減算されたデジタルデータをそれぞれ
デジタルアナログ変換するデジタルアナログコンバータ
と、アナログに変換された両アナログデータを合成する
合成手段とを具備し、あらかじめ決められたバイアスデ
ータ以下のデジタル入力に対しゼロクロス歪の無いアナ
ログ出力を得ることを特長としたデジタル／アナログ変
換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1108467A JPH0652869B2 (ja) | 1989-04-27 | 1989-04-27 | デジタル／アナログ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1108467A JPH0652869B2 (ja) | 1989-04-27 | 1989-04-27 | デジタル／アナログ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02285813A true JPH02285813A (ja) | 1990-11-26 |
| JPH0652869B2 JPH0652869B2 (ja) | 1994-07-06 |
Family
ID=14485497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1108467A Expired - Lifetime JPH0652869B2 (ja) | 1989-04-27 | 1989-04-27 | デジタル／アナログ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0652869B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH044434U (ja) * | 1990-04-27 | 1992-01-16 | ||
| WO2022183965A1 (zh) * | 2021-03-04 | 2022-09-09 | 清华大学 | 基于光刻机的传感器标定方法及系统 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57212573A (en) * | 1981-06-24 | 1982-12-27 | Toshiba Corp | Analog output device |
| JPS5992621A (ja) * | 1982-11-19 | 1984-05-28 | Ricoh Co Ltd | アナログ信号のサンプリング方法 |
| JPS6083423A (ja) * | 1983-10-14 | 1985-05-11 | Nec Ic Microcomput Syst Ltd | Ｄ／ａ変換装置 |
| JPS62207028A (ja) * | 1986-03-07 | 1987-09-11 | Teac Co | デイジタル−アナログ変換装置 |
| JPS62230120A (ja) * | 1986-02-28 | 1987-10-08 | Teac Co | デイジタル−アナログ変換方法 |
| JPS63257331A (ja) * | 1987-04-15 | 1988-10-25 | Matsushita Electric Ind Co Ltd | Ｄ／ａ変換装置 |
| JPH01198829A (ja) * | 1988-02-03 | 1989-08-10 | Matsushita Electric Ind Co Ltd | ディジタル・アナログ変換装置 |
-
1989
- 1989-04-27 JP JP1108467A patent/JPH0652869B2/ja not_active Expired - Lifetime
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57212573A (en) * | 1981-06-24 | 1982-12-27 | Toshiba Corp | Analog output device |
| JPS5992621A (ja) * | 1982-11-19 | 1984-05-28 | Ricoh Co Ltd | アナログ信号のサンプリング方法 |
| JPS6083423A (ja) * | 1983-10-14 | 1985-05-11 | Nec Ic Microcomput Syst Ltd | Ｄ／ａ変換装置 |
| JPS62230120A (ja) * | 1986-02-28 | 1987-10-08 | Teac Co | デイジタル−アナログ変換方法 |
| JPS62207028A (ja) * | 1986-03-07 | 1987-09-11 | Teac Co | デイジタル−アナログ変換装置 |
| JPS63257331A (ja) * | 1987-04-15 | 1988-10-25 | Matsushita Electric Ind Co Ltd | Ｄ／ａ変換装置 |
| JPH01198829A (ja) * | 1988-02-03 | 1989-08-10 | Matsushita Electric Ind Co Ltd | ディジタル・アナログ変換装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH044434U (ja) * | 1990-04-27 | 1992-01-16 | ||
| WO2022183965A1 (zh) * | 2021-03-04 | 2022-09-09 | 清华大学 | 基于光刻机的传感器标定方法及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0652869B2 (ja) | 1994-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4914439A (en) | Analog to digital conversion system utilizing dither | |
| KR910006755B1 (ko) | 디지탈 볼륨의 열화방지회로 | |
| JPH02285813A (ja) | デジタル／アナログ変換器 | |
| JPH0456495B2 (ja) | ||
| JPS61159826A (ja) | デイジタル−アナログ変換装置 | |
| JPH01165228A (ja) | Ｄａ変換装置 | |
| JPS6157127A (ja) | 信号変換装置 | |
| JPS61230428A (ja) | デイジタル信号処理回路 | |
| JPH0644711B2 (ja) | アナログ−デイジタル変換装置 | |
| JPS63309011A (ja) | ディジィタル・グラフィック・イコライザ | |
| JPH0389627A (ja) | ディジタル・アナログ変換装置 | |
| JPH0461530B2 (ja) | ||
| JP2578803Y2 (ja) | Ｄ／ａ変換回路 | |
| JPH0555917A (ja) | Ａ／ｄコンバータ | |
| JPH02312409A (ja) | デジタル／アナログ変換器 | |
| JPH01229524A (ja) | Ｄ／ａ変換装置 | |
| JPH05227026A (ja) | デジタル・アナログ変換器 | |
| JPH0516739Y2 (ja) | ||
| JPS61292409A (ja) | 音量制御装置 | |
| JP2658122B2 (ja) | デジタル信号処理方法 | |
| JPH066216A (ja) | ビット長拡張装置 | |
| JP2899001B2 (ja) | デジタル信号処理方法 | |
| JPS62178017A (ja) | 利得制御回路 | |
| JPH03217898A (ja) | エンベロープフォロア | |
| JPH05335947A (ja) | 量子化ノイズの除去方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 15 |