JP2658122B2

JP2658122B2 - デジタル信号処理方法

Info

Publication number: JP2658122B2
Application number: JP2547788A
Authority: JP
Inventors: 樹高長谷
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1988-02-05
Filing date: 1988-02-05
Publication date: 1997-09-30
Anticipated expiration: 2012-09-30
Also published as: JPH01200821A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はデジタル音声信号、デジタル映像信号等に対
するデジタル信号処理方法に関する。

〔発明の概要〕

第１の本発明は、入力デジタル信号に少なくとも１つ
のディザ信号を加算して、出力デジタル信号を得るよう
にしたデジタル信号処理方法において、入力デジタル信
号が０レベルを表すときは、入力デジタル信号に対する
ディザ信号の少なくとも１つの加算を停止するようにし
たことにより、出力デジタル信号を再量子化した場合に
発生する量子化歪を低減することができると共に、出力
デジタル信号をD/A変換した場合に発生する非直線歪を
低減することができ、且つ入力デジタル信号が０レベル
を表すときに、出力信号へ混入するノイズを低減するこ
とができるようにしたものである。

第２の本発明は、入力デジタル信号に所定の係数を乗
算して得たデジタル信号に少なくとも１つのディザ信号
を加算して、出力デジタル信号を得るようにしたデジタ
ル信号処理方法において、所定の係数が0dBに相当する
ときは、入力デジタル信号に所定の係数を乗算して得た
デジタル信号に対するディザ信号の少なくとも１つの加
算を停止するようにしたことにより、出力デジタル信号
をそのビット数より少ないビット数のデジタル信号に変
換する場合及び出力デジタル信号をそのビット数より少
ないビット数のD/A変換器に供給してD/A変換する場合に
発生する量子化歪を低減することができると共に、入力
デジタル信号がそのまま出力デジタル信号として得られ
る場合における出力デジタル信号へ混入するノイズを低
減することができるようにしたものである。

〔従来の技術〕

デジタル音声信号にフェーダ係数を乗算して、デジタ
ル音声信号のレベルを、デジタル的に制御して、上げた
り、下げたりするようにしたデジタルフェーダが提案さ
れている。

かかるデジタルフェーダでは、例えば16ビットのデジ
タル音声信号（例えば、２の補数表現コードで表されて
おり、そのMSBがサインビットとされ、例えば正のとき
は０、負のときは１である）に、16ビットのデジタルフ
ェーダ係数を乗算する。かくすると、その乗算結果は32
ビットに成る。そこで、このフェーダ係数の乗算された
デジタル信号を、16ビットの伝送路を有するデジタルテ
ープレコーダを用いて、テープに記録し、又それを再生
する場合は、先ず、32ビットのデジタル信号を、丸め、
切り上げ又は切り捨て演算等によって、16ビットのデジ
タル信号に再量子化しなければならない。

ところが、デジタル信号を再量子化すると、量子化歪
が発生する。そこで、従来は、この量子化歪の発生を回
避するために、このデジタル信号にディザ信号を加算し
てから、量子化を行うようにしていた（特開昭62−1836
27号公報）。

ところが、このように入力デジタル信号にディザ信号
を加算してから、再量子化を行うと、再量子化して得ら
れた出力デジタル信号にノイズが混入することに成る。

ところが、そのノイズのエネルギーの入力デジタル信
号のレベルに対する分布特性は、第４図Ａに示す如く、
半円形が繰り返され、入力デジタル信号のレベルの1LSB
毎に谷を有する特性を呈し、即ち、出力デジタル信号の
ノズルのレベルが、入力デジタル信号のレベルの変化に
連動して変化するため、かかる出力デジタル信号を再生
して聴いた場合には、そのノイズが耳障りと成る。

そこで、従来は、入力デジタル信号に、互いに独立な
２種類のディザ信号を加算してから、再量子化を行え
ば、その入力デジタル信号のレベルに対する分布特性
は、第４図Ｂに示す如く、入力デジタル信号のレベルの
変化に対し、平坦な特性と成るため、かかる出力デジタ
ル信号を再生して聴いた場合、そのノイズは左程耳障り
とはならなく成る。

尚、アナログ信号をA/D変換し、得られたデジタル信
号にディザ信号を加算するようにしたデジタルディザ付
加回路において、そのアナログ信号のレベルが所定レベ
ル以上のときは、そのディザ信号の加算を停止するよう
にしたデジタルディザ付加回路が、実公昭61−20709号
公報に開示されているが、これは本発明とは異なる技術
である。

〔発明が解決しようとする課題〕

ところが、入力デジタル信号に、互いに独立な２種類
のディザ信号を加算してから、再量子化を行うと、出力
デジタル信号のノイズのエネルギーの平均レベルが上昇
するため、次のような問題が生じる。

即ち、入力デジタル信号が０レベルを表すとき（又は
入力デジタル信号にフェーダ係数を乗算し、その係数が
−∞の場合）には、出力デジタル信号は、ディザ信号の
加算に基づくノイズのみと成ってしまう。従って、例え
ばデジタル音声信号の記録されたテープの編集する場合
等において、再生されたデジタル音声信号をモニタ受信
機に供給して、そのCRTの画面上に映出し、画面全体が
黒に成ったら、曲間であることを検出するような場合、
そのデジタル音声信号に互いに独立な２種類のディザ信
号が加算されていると、曲間においても、ディザ信号に
基づくノイズの存在によって、デジタル音声信号のレベ
ルが０とならず、このため曲間においても、CRTの画面
がグレイと成り、デジタル音声信号の低レベル時の画面
との区別が付かなくなってしまう。

以上の問題は、デジタル信号を再量子化する代わり
に、D/A変換する場合においても同様である。

又、入力デジタル信号にフェーダ係数を乗算し、それ
に互いに独立な２種類のディザ信号を加算したのち、そ
のデジタル信号をそのビット数より少ないビット数のデ
ジタル信号に変換する場合に、テープレコーダによっ
て、テープに記録されたデジタル信号をダビングする場
合等では、そのフェーダ係数を0dBにする。しかし、フ
ェーダ係数が0dBの場合の出力デジタル信号のレベル
は、入力デジタル信号と同じで、それにディザ信号に基
づくノイズが混入されているだけである。

以上の問題は、フェーダ係数が乗算されたデジタル信
号を再量子化する代わりに、デジタル信号をそのビット
数より少ないビット数のD/A変換器に供給してD/A変換す
る場合においても同様である。

かかる点に鑑み、第１の本発明は、デジタル信号を再
量子化した場合に発生する量子化歪を低減することがで
きると共に、デジタル信号をD/A変換した場合に発生す
る非直線歪を低減することができ、且つデジタル信号が
０レベルを表すときに、出力信号へ混入するノイズを低
減することのできるデジタル信号の処理方法を提案しよ
うとするものである。

第２の本発明は、入力デジタル信号に所定の係数を乗
算して得た出力デジタル信号をそのビット数より少ない
ビット数のデジタル信号に変換する場合及び出力デジタ
ル信号をそのビット数より少ないビット数のD/A変換器
に供給してD/A変換する場合に発生する量子化歪を低減
することができると共に、入力デジタル信号がそのまま
出力デジタル信号として得られる場合における出力デジ
タル信号へ混入するノイズを低減することのできるデジ
タル信号の処理方法を提案しようとするものである。

〔課題を解決するための手段〕

第１の本発明は、入力デジタル信号に少なくとも１つ
のディザ信号を加算して、出力デジタル信号を得るよう
にしたデジタル信号処理方法において、入力デジタル信
号が“0"レベルを表すときは、入力デジタル信号に対す
るディザ信号の少なくとも１つの加算を停止するように
したものである。

第２の本発明は、入力デジタル信号に所定の係数を乗
算して得たデジタル信号に少なくとも１つのディザ信号
を加算して、出力デジタル信号を得るようにしたデジタ
ル信号処理方法において、所定の係数が0dBに相当する
ときは、入力デジタル信号に所定の係数を乗算して得た
デジタル信号に対するディザ信号の少なくとも１つの加
算を停止するようにしたものである。

〔作用〕

第１の本発明によれば、入力デジタル信号に少なくと
も１つのディザ信号を加算して、出力デジタル信号を得
るようにし、入力デジタル信号が０レベルを表すとき
は、入力デジタル信号に対するディザ信号の少なくとも
１つの加算を停止する。

第２の本発明によれば、入力デジタル信号に所定の係
数を乗算して得たデジタル信号に少なくとも１つのディ
ザ信号を加算して、出力デジタル信号を得るようにし、
所定の係数が0dBに相当するときは、入力デジタル信号
に所定の係数を乗算して得たデジタル信号に対するディ
ザ信号の少なくとも１つの加算を停止するようにする。

〔実施例〕

以下に、第１図を参照して、本発明をデジタル音声信
号のフェーダ回路に適用した一実施例を詳細に説明す
る。（１）は入力端子で、これに入力デジタル信号が入
力される。この入力デジタル信号は、16ビットのデジタ
ル音声信号で、ここでは、２の補数表現コードを有して
いる。従って、この16ビットのデジタル信号のMSBは、
サインビットとされ、その値は、正の場合は“0"、負の
場合は“1"される。

（２）は入力端子で、これに８ビットのフェーダ係数
（フェーダ係数の目盛上の位置を表す）が供給される。
そして、この８ビットのフェーダ係数が、テーブルROM
（その出力側のデジタルローパスフィルタを含む）（2
0）に供給されて、所望の特性の16ビットのフェーダ係
数に変換され、これが乗算器（３）に供給されて、入力
端子（１）からの16ビットのデジタル信号に乗算され
る。そして、この乗算器（３）から、32ビットのデジタ
ル信号が出力される（第２図参照）。

（５）及び（６）は、夫々互いに独立な第１及び第２
のディザ発生器で、夫々例えば、周期が互いに素と成る
Ｍ系列（最大長周期系列）発生器、即ち、例えば17次及
び19次のＭ系列発生器から構成される。これらディザ発
生器（５）、（６）からは夫々−（1/2）LBS〜＋（1/
2）LBSのレベルのものが同一確率で発生する32ビットの
互いに独立な第１及び第２のディザ信号が出力される。
これら第１及び第２のディザ信号は、共に２の補数表現
コードを有しており、第２図に示す如く、第１のディザ
信号のMSB〜MSB−16の17ビットの各値は、互いに等しい
値M₁をとり、正負に応じて“0"又は“1"であり、同様
に、第２のディザ信号のMSB〜MSB−16の17ビットの各値
は、互いに等しい値M₂をとり、正負に応じて、“0"又は
“1"である。これによって、第１及び第２のディザ信号
において、夫々−（1/2）LSB〜＋（1/2）LSBのレベルの
ものが同一確率で発生することに成る。

Ｍ系列発生器は、GF2上の多項式として原始多項式を
選び、この原始多項式に従ってシフトレジスタ系列発生
器を結線して、構成し得る。Ｍ系列は、原始多項式の次
数をｋとすると、周期ｎ（2^k−１）のランダム系列を発
生し、その周期ｎ内に“1"と“0"とが略等しく含まれる
ものである。そして、この周期ｎは、データのサンプリ
ング周期と同期するようになされている。

尚、ディザ信号を発生させるには、このＭ系列発生器
の他に、半導体によってアナログ的な熱雑音を発生さ
せ、これをA/D変換する方法とか、ROMによってディザ信
号を発生させる方法等もある。

さて、ディザ発生器（５）、（６）からの各ディザ信
号は、夫々切換えスイッチ（７）、（８）を通じて加算
器（９）に供給されて加算される。この切換えスイッチ
（７）、（８）は、ディザ発生器（５）、（６）からの
ディザ信号と、“0"信号とを切換えるためのもので、夫
々ORゲート（７）、（８）を通じて供給される、第１及
び第２のディザ信号を各別にオフするための制御信号
（ディザ＃1OFF信号、ディザ＃2OFF信号）によって切換
え制御される。

そして、乗算器（３）からの32ビットのデジタル信号
と、加算器（９）からの32ビットのディザ信号の混合信
号、単一信号又は“0"信号とが加算器（４）によって加
算される（第２図参照）。

この加算器（４）の加算出力は、丸め演算回路（12）
に供給されて丸め演算（四捨五入演算）され（第２図参
照）、その16ビットの演算出力が出力端子（13）に得ら
れる。

この丸め演算は、加算器（４）の32ビットの加算出力
のMBS−16の値Ｆを、加算出力のMSB−15の値に加算した
後、その下位16ビットを切り捨てて行う（第２図参
照）。

次に、各種検出器について説明する。（14）は無音部
検出器（無信号部検出器）で、これに入力端子（１）か
らの16ビットの入力デジタル信号が供給され、誤動作を
回避すべく、例えば2048サンプル周期期間に亙って連続
してその入力デジタル信号のレベルが０のとき、即ちそ
の全ビットの値が総て“0"のときに、検出出力を発生す
るようにしている。

（15）はフェーダ−∞検出器で、これに入力端子
（２）からの８ビットのフェーダ係数が供給され、乗算
器（３）に供給される16ビットのフェーダ係数の値が最
小と成るときの８ビットのフェーダ係数のビットパター
ンが、誤動作を回避すべく、例えば2048サンプル周期期
間に亙って連続して検出されたときに、検出出力を発生
するようにしている。

（16）はフェーダ0dB検出器で、これに入力端子
（２）からの８ビットのフェーダ係数が供給され、乗算
器（３）に供給される16ビットのフェーダ係数が0dBと
成るときの８ビットのフェーダ係数のビットパターン
が、誤動作を回避すべく、例えば2048サンプル周期期間
に亙って連続して検出されたとき、検出出力を発生する
ようにしている。

そして、検出器（14）、（15）及び（16）の各検出出
力が、ORゲート（18）に供給される。尚、検出器（16）
の出力とORゲート（18）との間には、フェーダ0dB検出
器（16）の検出出力を、必要に応じて使用しないように
するためのオンオフスイッチ（17）が挿入されている。
そして、このORゲート（18）の出力は、夫々ORゲート
（10）、（11）を通じて、切換えスイッチ（７）、
（８）に制御信号として供給される。

次に、この第１図の実施例の動作を説明しよう。通常
は、加算器（４）で、乗算器（３）からの32ビットのデ
ジタル信号に、ディザ発生器（５）、（６）からの夫々
32ビットの両ディザ信号が加算され、その加算出力が丸
め演算回路（14）に供給されて丸め演算され、これより
得られた16ビットのデジタル音声信号が出力端子（13）
に出力される。

この丸め演算は、第２図に示す如く、加算器（４）の
加算出力である32ビットのデジタル信号のMSB−16、即
ちMSBから17ビット目の値Ｆ（“1"又は“0"）を、MSB−
15、即ち、MSBから16ビット目の値に加算すると共に、
下位16ビットを切り捨てて行う（第２図）。

尚、丸め演算の代わりに、切り捨て（又は切り上げ）
演算も可能であるが、その場合には、加算器（４）の加
算出力である32ビットのデジタル信号の下位16ビットを
切り捨てて〔又は加算器（４）の加算出力である32ビッ
トのデジタル信号のMSB−16、即ちMSBから17ビット目の
値Ｆの如何に拘わらず、MSB−15、即ち、MSBから16ビッ
ト目の値に“1"加算すると共に下位16ビットを切り捨て
て〕行う。

又、ORゲート（18）から検出出力が得られたときは、
その検出出力がORゲート（10）、（11）を通じて、切換
えスイッチ（７）、（８）に供給されることにより、32
ビットのデジタル信号に対する両ディザ信号の加算は停
止される。このため、出力端子（13）から得られる出力
デジタル信号は、ディザ信号に基づくノイズの混入され
ないものと成る。この場合は、加算器（４）の出力であ
る32ビットのデジタル信号は、その下位16ビットは総て
“0"に成る。

尚、ORゲート（18）から検出出力が得られたときに、
32ビットのデジタル信号に対する両ディザ信号の加算の
内、一方のディザ信号の加算だけを停止しても、出力端
子（13）から得られる出力デジタル信号に混入されるノ
イズが少なく成り、一応の効果がある。

上述の第１図の実施例においては、検出器（14）、
（15）、（16）のいずれか１つから検出出力が得られた
とき、フェーダ係数の乗算された入力デジタル信号に、
ディザ発生器（５）、（６）からのディザ信号の両方共
加算しないようにした場合でああるが、第３図に示す如
く、乗算器（３）の出力の供給される切り捨て演算回路
（21）を設けると共に、ORゲート（18）の出力で切換え
制御される切換えスイッチ（19）を丸め演算回路（12）
及び切り捨て演算回路（21）の出力側に設けて、検出器
（14）、（15）、（16）のいずれか１つから検出出力が
得られたときは、切り捨て演算回路（21）からの16ビッ
トの出力デジタル信号を出力端子（13）から得られるよ
うにすることもできる。この場合は、ORゲート（10）、
（11）は不要であって、第１及び第２のディザ信号を各
別にオフするための制御信号（ディザ＃1OFF信号、ディ
ザ＃2OFF信号）は、夫々直接に切換えスイッチ（７）、
（８）に供給される。

上述せる実施例によれば、出力デジタル信号を再量子
化した場合（出力デジタル信号をそのビット数より少な
いビット数のデジタル信号に変換する場合）に発生する
量子化歪を低減することができると共に、入力デジタル
信号が０レベルを表すとき及び出力デジタル信号のレベ
ルが最小レベル（又は０レベル）のときの、出力信号へ
混入するノイズを低減することができ、且つ、入力デジ
タル信号がそのまま出力デジタル信号として得られる場
合における出力デジタル信号へ混入するノイズを低減す
ることができる。

又、本発明は、出力デジタル信号をD/A変換する場合
にも適用でき、その場合には、出力信号から発生する非
直線歪を低減することができ、且つ入力デジタル信号が
０レベルを表すときの、出力信号へ混入するノイズを低
減することができる。

更に、本発明は、出力デジタル信号をそのビット数よ
り少ないビット数のD/A変換器に供給してD/A変換する場
合にも適用することができ、その出力デジタル信号から
発生する量子化歪を低減することができると共に、入力
デジタル信号がそのまま出力デジタル信号として得られ
る場合における出力デジタル信号へ混入するノイズを低
減することができる。

〔発明の効果〕

上述せる第１の本発明によれば、出力デジタル信号を
再量子化した場合に発生する量子化歪を低減することが
できると共に、出力デジタル信号をD/A変換した場合に
発生する非直線歪を低減することができ、且つ入力デジ
タル信号が０レベルを表すときの、出力信号へ混入する
ノイズを低減することのできるデジタル信号処理装置を
得ることができる。

第２の本発明によれば、出力デジタル信号をそのビッ
ト数より少ないビット数のデジタル信号に変換する場合
及び出力デジタル信号をそのビット数より少ないビット
数のD/A変換器に供給してD/A変換する場合に発生する量
子化歪を低減することができると共に、入力デジタル信
号がそのまま出力デジタル信号として得られる場合にお
ける出力デジタル信号へ混入するノイズを低減すること
のできるデジタル信号処理装置を得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック線図、第２図
はその説明図、第３図は本発明の他の実施例を示すブロ
ック線図、第４図はノイズのエネルギー分布を示す特性
図である。（３）は乗算器、（４）、（９）は加算器、（５）、
（６）は夫々第１及び第２のディザ発生器、（７）、
（８）は切換えスイッチ、（12）は丸め演算回路、（1
4）は無音部検出器、（15）はフェーダ係数検出器、（1
6）はフェーダ0dB検出器、（19）は切換えスイッチ、
（21）は切り捨て演算回路である。

Claims

(57)【特許請求の範囲】

【請求項１】入力デジタル信号に少なくとも１つのディ
ザ信号を加算して、出力デジタル信号を得るようにした
デジタル信号処理方法において、上記入力デジタル信号が０レベルを表すときは、上記入
力デジタル信号に対する上記ディザ信号の少なくとも１
つの加算を停止するようにしたことを特徴とするデジタ
ル信号処理方法。
【請求項２】入力デジタル信号に所定の係数を乗算して
得たデジタル信号に少なくとも１つのディザ信号を加算
して、出力デジタル信号を得るようにしたデジタル信号
処理方法において、上記所定の係数が0dBに相当するときは、上記入力デジ
タル信号に所定の係数を乗算して得たデジタル信号に対
する上記ディザ信号の少なくとも１つの加算を停止する
ようにしたことを特徴とするデジタル信号処理方法。