JPS6120709Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は、例えばオーデイオ信号をPCM変調
して磁気記録する場合に適用されるデジタルデイ
ザ付加回路に関する。

PCMでは、オーデイオ信号にある最小単位で
量子化するため、オーデイオ信号が小さい場合、
PCM復調して得られる再生信号が階段状にな
り、高調波ひずみが発生する。これを避けるため
に、信号に対してレベルが均一で、低域成分の少
ないノイズ（デイザ信号）を重畳して上記の高調
波ひずみをランダムなノイズに変換する処理が行
なわれている。このデイザ信号としては、ホワイ
トノイズのようなアナログ信号の他に擬似ランダ
ム系列のようなデジタル信号を用いることができ
る。デジタルデイザ信号を用いるときは、Ａ／Ｄ
変換器の出力に対してデジタルデイザ信号を加算
する構成とされる。したがつてＡ／Ｄ変換器の出
力に対してデイザ信号を加算した結果、オーバー
フローが生じるおそれがある。

本考案は上述の点を考慮し、デジタルデイザ信
号を付加する場合において、Ａ／Ｄ変換器の出力
がオーバーフローを生じさせるほど大レベルのと
きは、デイザ信号を付加しないようにしたもので
ある。

以下、本考案の一実施例について説明する。第
１図において、１は例えばオーデイオ信号の供給
される入力端子を示し、この入力オーデイオ信号
がサンプリングホールド回路２よりサンプリング
され、サンプリング出力がＡ／Ｄ変換器３に供給
される。Ａ／Ｄ変換器３から１サンプルと対応す
る並列16ビツトの出力コードが現れる。このコー
ドは、２を補数とするコードである。簡単のため
ビツト数を４ビツトとするときに、（＋７〜−
８）までの各量子化レベルが第２図に示すように
２を補数とするコードにエンコーデイングされ
る。量子化レベルの正負の極性が先頭の１ビツト
（サインビツト）の“０”又は“１”によつて示
され。かかるＡ／Ｄ変換器３の出力コードが加算
器４に供給される。

５は、デジタルデイザ信号発生器を示し、これ
より並列４ビツトのデジタルデイザ信号が発生す
る。一例としてＭ系列（最大長周期系列）発生器
によつてデイザ信号を発生することができる。
GF２上の多項式として原始多項式を選び、この
原始多項式に従つてシフトレジスタ系列発生器を
結線することでＭ系列発生器を実現することがで
きる。Ｍ系列は、原始多項式の次数をｋとする
と、周期ｎ（＝２^k−１）のランダム系列を発生
し、その周期ｎ内に“１”と“０”とが略々等し
く含まれるものである。そしてこの周期ｎは、デ
ータのサンプリング周期と同期するようになされ
ている。Ｍ系列発生器以外のアナログ的に熱雑音
を発生させてこれをＡ／Ｄ変換する方法やROM
によりデイザ信号を発生する方法などが用いるこ
とができる。この４ビツトのデイザ信号がゲート
回路６を介して加算器４に供給され、Ａ／Ｄ変換
器３からの16ビツトのデータのうちの下位の４ビ
ツトに対して加算される。

ゲート回路６は、デイザ信号をデータに対して
加算することによりデータがオーバーフローする
おそれがあるときには、オフし、それ以外でオン
するものである。この検出のために、Ａ／Ｄ変換
器３からの出力のうちで、最上位ビツト（サイン
ビツト）MSBとそれより１ビツト下位のビツト
との上位の２ビツトがエクスクルーシブオアゲー
ト７に供給され、このエクスクルーシブオアゲー
ト７の出力がインバータ８に供給され、このイン
バータ８の出力によつてゲート回路６のオン、オ
フが制御される。即ちこの上位の２ビツトが
〔01〕又は〔10〕であつてインバータ８の出力が
“０”のときは、ゲート回路６がオフとされ、デ
イザ信号の加算が阻止され、上位の２ビツトが
〔00〕又は〔11〕であつてインバータ８の出力が
“１”のときは、ゲート回路６がオンとされ、デ
ータに対してデイザ信号が加算される。第２図に
４ビツトの例を示すように、２を補数とするコー
ドは、量子化レベルの絶対値が大きいと上位の２
ビツトが〔01〕又は〔10〕となる。したがつてエ
クスクルーシブオアゲート７に上位の２ビツトを
供給することによつて信号レベルの大小を検出す
ることができ、信号レベルが大きいときでは、デ
イザ信号の加算が阻止されることになる。

加算器４の16ビツトの出力が下位ビツト切捨回
路９に供給され下位の４ビツトが切捨てられ12ビ
ツトとされる。然る後に並列直列変換器１０に供
給されて出力端子１１に直列データとして取り出
される。この直列データが例えば磁気ヘツドによ
り磁気テープに記録される。下位ビツトを切り捨
てているのは、伝送帯域を狭くするためであり、
このような処理とするために、デイザ信号を付加
して高調波ひずみを軽減することの必要性が大き
い。

上述のようにデイザ信号を付加することによ
り、再生データをPCM復調することで得られる
オーデイオ信号は、スペクトラムが分散されてい
るので、ビートノイズのようなものは生ぜず、聴
感上、殆ど検知できないヒスノイズのようなもの
が発生するだけである。したがつて再生側で特に
デイザ信号を除去する手段を設けなくても良い。

以上の説明から理解されるように、本考案に依
れば、デイザ信号をデータに加える際に、この加
算によつてオーバーフローが生じる場合には、自
動的にデイザ信号を加算しないようにするので、
デイザ信号を付加した後のデータがオーバーフロ
ーによつてでたらめなものとなることを防止する
ことができる。

なお、Ａ／Ｄ変換器の出力が大レベルであるこ
とを検出する手段としては、この出力のコード形
式に応じてエクスクルーシブオアゲート以外の手
段を用いることができる。

【図面の簡単な説明】

第１図は本考案の一実施例のブロツク図、第２
図はその説明に用いる略線図である。 ３はＡ／Ｄ変換器、４は加算器、５はデイザ信
号発生器、６はゲート回路である。

Claims (1)

【実用新案登録請求の範囲】
1. アナログ信号が供給され、該アナログ信号をデ
   ジタル信号に変換するためのＡ／Ｄ変換器と、該
   Ａ／Ｄ変換器に供給されるアナログ信号の絶対値
   レベルが前もつて設定された所定の信号レベル以
   上であることを検出するための検出回路と、デイ
   ザ信号を発生させるためのデイザ発生器と、該デ
   イザ発生器から出力されるデイザ信号を上記検出
   回路の出力信号で制御するゲート回路と、該ゲー
   ト回路の出力信号と上記Ａ／Ｄ変換器の出力信号
   とを加算するための加算器から構成され、上記
   Ａ／Ｄ変換器に供給されるアナログ信号の絶対値
   レベルが前もつて設定される所定の信号レベル以
   上であるときには、上記Ａ／Ｄ変換器の出力信号
   に上記デイザ信号を加算しないようにしたデジタ
   ルデイザ付加回路。