JPS6157127A - 信号変換装置 - Google Patents
信号変換装置Info
- Publication number
- JPS6157127A JPS6157127A JP17883884A JP17883884A JPS6157127A JP S6157127 A JPS6157127 A JP S6157127A JP 17883884 A JP17883884 A JP 17883884A JP 17883884 A JP17883884 A JP 17883884A JP S6157127 A JPS6157127 A JP S6157127A
- Authority
- JP
- Japan
- Prior art keywords
- converters
- converter
- digital signal
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は信号変換装置、特に複数個のＡ／Ｄ変換器、
Ｄ／Ａ変換器を入力信号のレベルに応じて切換える場合
等に用いて好適な信号変換装置に関する。
Ｄ／Ａ変換器を入力信号のレベルに応じて切換える場合
等に用いて好適な信号変換装置に関する。
例えばディジタルオーディオ用のＡ／Ｄ変換器、Ｄ／Ａ
変換器としては通常１４〜１６ビットのものが用いられ
ている。しかし人間の聴覚のダイナミックレンジや、ス
ピーカ、マイクロフォンのダイナミックレンジは約１２
０ ｄＢ以上もあるから１６ビツ） （９８ｄＢ ）で
も十分とは云えない。
変換器としては通常１４〜１６ビットのものが用いられ
ている。しかし人間の聴覚のダイナミックレンジや、ス
ピーカ、マイクロフォンのダイナミックレンジは約１２
０ ｄＢ以上もあるから１６ビツ） （９８ｄＢ ）で
も十分とは云えない。
これを改善する方法の１つに複数のＡ／Ｄ変換器、Ｄ／
Ａ変換器を用いて信号レベルに応じてそれ等を切換える
レン・ジ切換方式がある。第３図はその一例を示すもの
である。
Ａ変換器を用いて信号レベルに応じてそれ等を切換える
レン・ジ切換方式がある。第３図はその一例を示すもの
である。
同図において、（１）はアナログ信号が供給される入力
端子、（２）はロー・ぐスフィルタ、（３）はサンプル
・ホールド回路、（４） 、 （５）は例えば１６ビッ
トのＡ／、Ｄ変換器であって、Ａ／Ｄ変換器（４）は小
さい音用で高感度、Ａ／Ｄ変換器（５）は大きい音用で
低感度ｔある。
端子、（２）はロー・ぐスフィルタ、（３）はサンプル
・ホールド回路、（４） 、 （５）は例えば１６ビッ
トのＡ／、Ｄ変換器であって、Ａ／Ｄ変換器（４）は小
さい音用で高感度、Ａ／Ｄ変換器（５）は大きい音用で
低感度ｔある。
１８ビットのダイナミックレンジを得るために、Ａ／Ｄ
変換器（５）の入力側には、Ａ／Ｄ変換器（４）側に対
して例えば１２ ｄＢのレベル差をもたせるべく、−１
２ｄＢの減衰器（６）が挿入される。
変換器（５）の入力側には、Ａ／Ｄ変換器（４）側に対
して例えば１２ ｄＢのレベル差をもたせるべく、−１
２ｄＢの減衰器（６）が挿入される。
（７）はＡ／Ｄ変換器（４）と（５）の出力を切換える
ためのスイッチ、（８）は例えば１８ビット記録が可能
なデイ・ジタルテープレコーダである。（９）、住０）
はＡ／Ｄ変換器（４） 、 （５）に夫々対応して設け
られた１６ビットのＤ／Ａ変換器、ｅｌｌ）はＤ／Ａ変
換器Ｑ（１１の出力（ｔｉｌｌ Ｋ設けられた一１２ｄ
Ｂの減衰器である。（１２）はスイッチ（７）と連動し
、Ｄ／Ａ変換器（９）と００の出力を切換えるためのス
イッチ、（１３１はローノにスフィルタ、Ｃ１−４）は
アンプ、ｔｉ！１９はスピーカである。
ためのスイッチ、（８）は例えば１８ビット記録が可能
なデイ・ジタルテープレコーダである。（９）、住０）
はＡ／Ｄ変換器（４） 、 （５）に夫々対応して設け
られた１６ビットのＤ／Ａ変換器、ｅｌｌ）はＤ／Ａ変
換器Ｑ（１１の出力（ｔｉｌｌ Ｋ設けられた一１２ｄ
Ｂの減衰器である。（１２）はスイッチ（７）と連動し
、Ｄ／Ａ変換器（９）と００の出力を切換えるためのス
イッチ、（１３１はローノにスフィルタ、Ｃ１−４）は
アンプ、ｔｉ！１９はスピーカである。
スイッチ（７）及びＣ１２は入力信号レベルが成るスレ
ッショルドレベル以内であれば接点ａ側に接続されたま
ま″Ｉ１％Ａ／Ｄ変換器（４）及びＤ／Ａ変換器（９）
の出力を導出し、入力信号レベルが成るスレッショルド
レベルを越えるようになると接点す側に切換わってＡ／
Ｄ変換器（５）及びＤ／Ａ変換器α０）の出力を導出す
るように働く。
ッショルドレベル以内であれば接点ａ側に接続されたま
ま″Ｉ１％Ａ／Ｄ変換器（４）及びＤ／Ａ変換器（９）
の出力を導出し、入力信号レベルが成るスレッショルド
レベルを越えるようになると接点す側に切換わってＡ／
Ｄ変換器（５）及びＤ／Ａ変換器α０）の出力を導出す
るように働く。
これ等スイッチ（７）及び（Ｌ２を切換える方法として
は、例えば第４図人に示すように、入力信号レベルが＋
（ＩＩ＋のスレッショルドレベルＴｈ＋ ト−側のス１
１ レツショルドレベルＴｈ−以内にあるときは小
さい音（レベル）用の変換器を使用し、スレッショルド
レベルＴｈ十又はＴｈ−を越えると大きい音（レペ第４
図Ｂに示すようＫ、成る一定の期間中でスレッショルド
レベル’ｒｈ＋ 、 Ｔｈ−以内にあれば小さい音用の
変換器を使用し、成る一定の期間中でスレッショルドレ
ベルＴｈ−１−、Ｔｈ−を越えるとそこで始めて大きい
音用の変換器に切換える準瞬時切換え方式とがある。第
４図において期間Ｔ１．Ｔ３は大きい音用の変換器すな
わち変換器（５）及びａＯ）が使用される期間、期間Ｔ
２．Ｔ４は小さい音用の変換器すなわち変換器（４）及
び（９）が使用される期間である。
は、例えば第４図人に示すように、入力信号レベルが＋
（ＩＩ＋のスレッショルドレベルＴｈ＋ ト−側のス１
１ レツショルドレベルＴｈ−以内にあるときは小
さい音（レベル）用の変換器を使用し、スレッショルド
レベルＴｈ十又はＴｈ−を越えると大きい音（レペ第４
図Ｂに示すようＫ、成る一定の期間中でスレッショルド
レベル’ｒｈ＋ 、 Ｔｈ−以内にあれば小さい音用の
変換器を使用し、成る一定の期間中でスレッショルドレ
ベルＴｈ−１−、Ｔｈ−を越えるとそこで始めて大きい
音用の変換器に切換える準瞬時切換え方式とがある。第
４図において期間Ｔ１．Ｔ３は大きい音用の変換器すな
わち変換器（５）及びａＯ）が使用される期間、期間Ｔ
２．Ｔ４は小さい音用の変換器すなわち変換器（４）及
び（９）が使用される期間である。
第３図では後述されるようにＡ／Ｄ変換器（４） 、
（５）及びＤ／Ａ変換器（９）及びα〔のオフセットと
利得誤差の調整及び温度補償の点から瞬時切換え方式の
採用は困難で、一般に準瞬時切換え方式が用いられる。
（５）及びＤ／Ａ変換器（９）及びα〔のオフセットと
利得誤差の調整及び温度補償の点から瞬時切換え方式の
採用は困難で、一般に準瞬時切換え方式が用いられる。
第５図は代表的にＡ／Ｄ変換器（４）と（５）のアナロ
グ入力に対するディジタル出力の利得特性を示すもので
、実線ａがＡ／Ｄ変換器（４）の特性、実線すがＡ／Ｄ
変換器（５）の特性である。そして、破線ＣはＡ／Ｄ変
換器（４）の出力をディジタル的に１２ ｄＢ’減衰し
たときの特性を表わしている。従って、この特性Ｃと特
性すが同じ線上で一致すると、Ａ／Ｄ変換器（４）と（
５）の利得にはバラツキはなく切換えは円滑に行くこと
になる。
グ入力に対するディジタル出力の利得特性を示すもので
、実線ａがＡ／Ｄ変換器（４）の特性、実線すがＡ／Ｄ
変換器（５）の特性である。そして、破線ＣはＡ／Ｄ変
換器（４）の出力をディジタル的に１２ ｄＢ’減衰し
たときの特性を表わしている。従って、この特性Ｃと特
性すが同じ線上で一致すると、Ａ／Ｄ変換器（４）と（
５）の利得にはバラツキはなく切換えは円滑に行くこと
になる。
ところが実際には同図に示すように特性Ｃとｂがずれて
いる分だけＡ／Ｄ変換器（４）と（５）には利得の誤差
が存在する。従って、Ａ／Ｄ変換器（４）と（５）の利
得の・々ラツキの調整が必要になるわけであるが、そこ
受持性Ｃの１／４の実線部分ｄを切シ出し、この部分と
特性すとを連結して実質的に全体の特性とする。然し、
轟然のこと乍ら両者には同図に示すように不連続部分ｅ
を生じる０この不連続部分ｅをなるべく小さくするのに
微妙な調整が必要になシ、またこの調整は温度補償や経
年変化を考慮して行う必要がある。
いる分だけＡ／Ｄ変換器（４）と（５）には利得の誤差
が存在する。従って、Ａ／Ｄ変換器（４）と（５）の利
得の・々ラツキの調整が必要になるわけであるが、そこ
受持性Ｃの１／４の実線部分ｄを切シ出し、この部分と
特性すとを連結して実質的に全体の特性とする。然し、
轟然のこと乍ら両者には同図に示すように不連続部分ｅ
を生じる０この不連続部分ｅをなるべく小さくするのに
微妙な調整が必要になシ、またこの調整は温度補償や経
年変化を考慮して行う必要がある。
第６図はアナログ入力に対するディジタル出力を理想Ｄ
／Ａしたときの歪率の関係を示すもので、同図において
、実線ａ（ただしアナログ人力−１２ｄＢまでに対応）
はＡ／Ｄ変換器（４）の特性、破線ｂ（ただしアナログ
人力ＯｄＢま〒に対応）はＡ／Ｄ変換器（５）の特性で
あ：る。従って、準瞬時切換えが用いられる第３図の回
路では実ねＣ↑示すような約１２ ｄＢの差をもって急
激に変化し、ノイズ等が目立つことになる。
／Ａしたときの歪率の関係を示すもので、同図において
、実線ａ（ただしアナログ人力−１２ｄＢまでに対応）
はＡ／Ｄ変換器（４）の特性、破線ｂ（ただしアナログ
人力ＯｄＢま〒に対応）はＡ／Ｄ変換器（５）の特性で
あ：る。従って、準瞬時切換えが用いられる第３図の回
路では実ねＣ↑示すような約１２ ｄＢの差をもって急
激に変化し、ノイズ等が目立つことになる。
この発明は斯る点に鑑みてなされたもので、切換えを円
滑に行うことができ、調整が容易で、温度によるドリフ
トや経年の変化のない大きなダイナミックレンジを有す
る信号変換装置を提供するものである。
滑に行うことができ、調整が容易で、温度によるドリフ
トや経年の変化のない大きなダイナミックレンジを有す
る信号変換装置を提供するものである。
この発明はアナログ入力信号が供給される複数個のＡ／
Ｄ変換器（４） 、 （５）と、これ等Ａ／Ｄ変換器の
出力を同時に取り込み信号処理を行う第１のディジタル
信号処理器（イ）と、このディジタル信号処理器の出力
と少くとも１ビットの比較出力を取り込み信号処理を行
う第２のディジタル信号処理器（２１）と、このディジ
タル信号処理器の出力が供給される複数個のＤ／Ａ変換
器（９）、α＠とを備え、これ等Ｄ／Ａ変換器の出力側
にアナログ出力信号を得るように構成している。
Ｄ変換器（４） 、 （５）と、これ等Ａ／Ｄ変換器の
出力を同時に取り込み信号処理を行う第１のディジタル
信号処理器（イ）と、このディジタル信号処理器の出力
と少くとも１ビットの比較出力を取り込み信号処理を行
う第２のディジタル信号処理器（２１）と、このディジ
タル信号処理器の出力が供給される複数個のＤ／Ａ変換
器（９）、α＠とを備え、これ等Ｄ／Ａ変換器の出力側
にアナログ出力信号を得るように構成している。
アナログ入力信号をＡ／Ｄ変換器（４） 、 （５）に
供給して、ここでアナログ信号よりディジタル信号に変
換する。この変換されたＡ／Ｄ変換器（４） 、 （５
）からのガイ・ジタル信号を同時に第１のガイ・ジタル
信号処理器（２■に取り込み、ここで個々のＤＣオフセ
ット及び利得のバラツキを補正する。この補正したディ
ジタル信号を第２のディジタル信号処理器Ｃυへ供給し
、比較出力すなわちＤ／Ａ変換器（９１、（１■の出力
側に設けられた比較器＠からの１ビットの出力に基づい
て、供給されたディジタル信号がＡ／Ｄ変換器（４）又
は（５）の出力のいずれに対応するかを判断し、Ｄ／Ａ
変換器（９）、α０）に出力するまえにＡ／Ｄ変換同様
ＤＣオフセットと利得のバラツキの補正を施す。
供給して、ここでアナログ信号よりディジタル信号に変
換する。この変換されたＡ／Ｄ変換器（４） 、 （５
）からのガイ・ジタル信号を同時に第１のガイ・ジタル
信号処理器（２■に取り込み、ここで個々のＤＣオフセ
ット及び利得のバラツキを補正する。この補正したディ
ジタル信号を第２のディジタル信号処理器Ｃυへ供給し
、比較出力すなわちＤ／Ａ変換器（９１、（１■の出力
側に設けられた比較器＠からの１ビットの出力に基づい
て、供給されたディジタル信号がＡ／Ｄ変換器（４）又
は（５）の出力のいずれに対応するかを判断し、Ｄ／Ａ
変換器（９）、α０）に出力するまえにＡ／Ｄ変換同様
ＤＣオフセットと利得のバラツキの補正を施す。
そして、この補正したディジタル信号をＤ／Ａ変換′
器（９１、（１０）に供給し、ここ↑ディジタル信号
よりアナログ信号に変換し、その出力側に所望のアナロ
グ出力信号を得る。
器（９１、（１０）に供給し、ここ↑ディジタル信号
よりアナログ信号に変換し、その出力側に所望のアナロ
グ出力信号を得る。
以下、この発明の一実施例を第１図及び第２図に基づい
て詳しく説明する。
て詳しく説明する。
第１図は本実施例の回路構成を示すもので、同図におい
て、第３図と対応する部分には同一符号を付し、その詳
細説明は省略する。
て、第３図と対応する部分には同一符号を付し、その詳
細説明は省略する。
本実施例では、Ａ／Ｄ変換器（４）及び（５）の出力側
に第１のディジタル信号処理器■を設けると共に、Ｄ／
Ａ変換器（９）及び００）の入力側に第２のディジタル
信号処理器２１）を設ける。これ等ディジタル信号処ｕ
ｉ（２ｎ、ａυは１８ビットのディ・ジタル信号の授受
を行う。そしてディジタル信号処理器（２１１からの１
８ビットのディジタル信号のうち、上位１６ビットがＤ
／Ａ変換器（９）に与えられ、下位１６ビットがＤ／Ａ
変換器（１０）に与えられる。また、Ｄ／Ａ変換器（９
）、α０）の出力側に比較器（２２を設ける。このＤ／
Ａ側では誤差検出をアナログ的に行わねばならないので
、このためにＤ／Ａ変換器（９）及びαＯ）の出力の差
をＡ／Ｄ変換にしてディジタル信号処理器Ｃυに帰還す
るだめに＠１”、“０＃で表わされる１ビットの信号が
得られる比較器（２２を設けている。スイッチα２はデ
ィジタル信号処理器（２１）からの切換信号によシ制御
され、ソシテ、ローノスフィルタα四より出力端子Ｃ９
が取り出される。
に第１のディジタル信号処理器■を設けると共に、Ｄ／
Ａ変換器（９）及び００）の入力側に第２のディジタル
信号処理器２１）を設ける。これ等ディジタル信号処ｕ
ｉ（２ｎ、ａυは１８ビットのディ・ジタル信号の授受
を行う。そしてディジタル信号処理器（２１１からの１
８ビットのディジタル信号のうち、上位１６ビットがＤ
／Ａ変換器（９）に与えられ、下位１６ビットがＤ／Ａ
変換器（１０）に与えられる。また、Ｄ／Ａ変換器（９
）、α０）の出力側に比較器（２２を設ける。このＤ／
Ａ側では誤差検出をアナログ的に行わねばならないので
、このためにＤ／Ａ変換器（９）及びαＯ）の出力の差
をＡ／Ｄ変換にしてディジタル信号処理器Ｃυに帰還す
るだめに＠１”、“０＃で表わされる１ビットの信号が
得られる比較器（２２を設けている。スイッチα２はデ
ィジタル信号処理器（２１）からの切換信号によシ制御
され、ソシテ、ローノスフィルタα四より出力端子Ｃ９
が取り出される。
いま、Ａ／Ｄ変換器（４）を基準としてｚ＝ｘＸＡ／Ｄ
変換器（５）をｙ＝ａｘ＋ｂとすると、Ａ／Ｄ変換器（
４）カ飽和しない範囲で、 を求めることができる。従って、Ａ／Ｄ変換器（４）の
利得特性をＡ／Ｄ変換器（５）の利得特性に合わせ込む
、すなわち第５図において、Ａ／Ｄ変換器（４）の特性
の一部を表わす実ＩＪｄの部分をＡ／Ｄ変換器（５）の
特性を表わす実線すの部分に一致させるためには、ｙ＝
ａｚ＋ｂの計算を施せばよい。この計算はＡ／Ｄ変換器
（４）及び（５）の出力に基づいてディジタル信号処理
器（２ｒｊ内で行われる。このように補正値を求め、修
正をかける、つまシＤＣオフセットと利得のバラツキの
補正をすることができるの）、温度によるドソフトに対
しても完全に追従することになる。
変換器（５）をｙ＝ａｘ＋ｂとすると、Ａ／Ｄ変換器（
４）カ飽和しない範囲で、 を求めることができる。従って、Ａ／Ｄ変換器（４）の
利得特性をＡ／Ｄ変換器（５）の利得特性に合わせ込む
、すなわち第５図において、Ａ／Ｄ変換器（４）の特性
の一部を表わす実ＩＪｄの部分をＡ／Ｄ変換器（５）の
特性を表わす実線すの部分に一致させるためには、ｙ＝
ａｚ＋ｂの計算を施せばよい。この計算はＡ／Ｄ変換器
（４）及び（５）の出力に基づいてディジタル信号処理
器（２ｒｊ内で行われる。このように補正値を求め、修
正をかける、つまシＤＣオフセットと利得のバラツキの
補正をすることができるの）、温度によるドソフトに対
しても完全に追従することになる。
そして、上述の修正をかけることによｆｉ Ａ／Ｄ変換
器（４）と（５）の切換えも自動的に行われ、従ってこ
のときの切換えは瞬時切換えが可能である。この瞬時切
換えの時のアナログ入力に対するディジタル出力を理想
Ａ／Ｄ ｊ、たときの歪率は、第６図に破線ｄｆ示すよ
うに極めて円滑に行うことができ、切換えによるノイズ
等も目立たない。
器（４）と（５）の切換えも自動的に行われ、従ってこ
のときの切換えは瞬時切換えが可能である。この瞬時切
換えの時のアナログ入力に対するディジタル出力を理想
Ａ／Ｄ ｊ、たときの歪率は、第６図に破線ｄｆ示すよ
うに極めて円滑に行うことができ、切換えによるノイズ
等も目立たない。
また、ディジタル“信号処理器ｃ２１）↑は、Ａ／Ｄ側
と同様ＤＣオフセットと利得の／々ラツキの補正を施す
ために、Ｄ／Ａ変換器（９）及び卸に与えるデータ江対
して上述同様の演算処理を行う。その際にＤ／Ａ変換器
（９）及びａ＠の出力の差が比較器（２２）検出され、
ディジタル化された１ビットの信号としてディジタル信
号処理器（２１）に帰還される。これによって、ディジ
タル信号処理器（２１１は逐次比較的に又はｗ１４的（
つまり、ａ、ｂが徐々に求められること）にその誤差を
知ることが↑きる。
と同様ＤＣオフセットと利得の／々ラツキの補正を施す
ために、Ｄ／Ａ変換器（９）及び卸に与えるデータ江対
して上述同様の演算処理を行う。その際にＤ／Ａ変換器
（９）及びａ＠の出力の差が比較器（２２）検出され、
ディジタル化された１ビットの信号としてディジタル信
号処理器（２１）に帰還される。これによって、ディジ
タル信号処理器（２１１は逐次比較的に又はｗ１４的（
つまり、ａ、ｂが徐々に求められること）にその誤差を
知ることが↑きる。
第２図はディジタル信号処理器（２０の構成を概略的に
示すもので、同図において、Ｇυ、■は夫々Ａ／Ｄ変換
器（４） 、 （５）の出力が供給される入力端子、Ｗ
、 （３４１は入力レジスタ、（ト）はデータメモリ
、（至）は係数メモリ、ｃ３７）は乗算器、（至）は加
減算を行う算術論理ユニット、０１はプログラムが記憶
されている命令メモ！ｊ 、（４Ｇは命令メモリＣ３！
からのプログラムに従って乗算器ＧＤ及び算術論理ユニ
ットを制御するシーケンサ、（４υは出力レジスタ、（
４２は出力端子↑ある。
示すもので、同図において、Ｇυ、■は夫々Ａ／Ｄ変換
器（４） 、 （５）の出力が供給される入力端子、Ｗ
、 （３４１は入力レジスタ、（ト）はデータメモリ
、（至）は係数メモリ、ｃ３７）は乗算器、（至）は加
減算を行う算術論理ユニット、０１はプログラムが記憶
されている命令メモ！ｊ 、（４Ｇは命令メモリＣ３！
からのプログラムに従って乗算器ＧＤ及び算術論理ユニ
ットを制御するシーケンサ、（４υは出力レジスタ、（
４２は出力端子↑ある。
Ａ／Ｄ変換器（４） 、 （５）からの出力は入力レジ
スタ（至）。
スタ（至）。
（ロ）を介してデータメモリ（ト）に取り込まれ、その
内容と係数メモリ（至）からの係数が乗算器Ｇηまたは
算術論理ユニット（至）へ供給され、そこ↑乗算または
加減算が行われる。これ等の乗算または加減算の手順は
命令メモリＧｌのプログラムに従ってシーケンサ００の
制御のもとに行われる。演算結果は出力レジスタ（４９
を介して出力端子（４カへ導出され、次段のディジタル
信号処理器Ｃυへ供給される。なお１．１ このデ
ィジタル信号処理器（２１）もディジタル信号処理器（
２Ｑと略々同様の構成とされる。
内容と係数メモリ（至）からの係数が乗算器Ｇηまたは
算術論理ユニット（至）へ供給され、そこ↑乗算または
加減算が行われる。これ等の乗算または加減算の手順は
命令メモリＧｌのプログラムに従ってシーケンサ００の
制御のもとに行われる。演算結果は出力レジスタ（４９
を介して出力端子（４カへ導出され、次段のディジタル
信号処理器Ｃυへ供給される。なお１．１ このデ
ィジタル信号処理器（２１）もディジタル信号処理器（
２Ｑと略々同様の構成とされる。
上述の如くこの発明によれば、複数のＤ／Ａ変換変換ク
ジタル信号処理器０） 、 （２１）を用いて実時間的
に計測、補正を行うようにしたので、切換え時の不連続
が生じなく、また、調整が容易で、しかも温度によるド
リフトや経時変化のない大きなダイナミックレン・ジを
有するＡ／ＤまたはＤ／Ａ変換システムを得ることがで
きる。
ジタル信号処理器０） 、 （２１）を用いて実時間的
に計測、補正を行うようにしたので、切換え時の不連続
が生じなく、また、調整が容易で、しかも温度によるド
リフトや経時変化のない大きなダイナミックレン・ジを
有するＡ／ＤまたはＤ／Ａ変換システムを得ることがで
きる。
第１図はこの発明の一実施例を示すブロック図、第２図
はこの発明の要部の一例を示すブロック図、第３図は従
来装置の一例を示すブロック図、第４図〜第６図は第３
図及び第１図の動作説明に供するための図である。 （４） 、 （５）はＡ／Ｄ変換器、（９）、αＱはＤ
／Ａ変換器、■、（２υはディジタル信号処理器、のは
比較器！ある。 同 松 隈 秀 盛に′・”′ｊぐ）・第１図 第２図
はこの発明の要部の一例を示すブロック図、第３図は従
来装置の一例を示すブロック図、第４図〜第６図は第３
図及び第１図の動作説明に供するための図である。 （４） 、 （５）はＡ／Ｄ変換器、（９）、αＱはＤ
／Ａ変換器、■、（２υはディジタル信号処理器、のは
比較器！ある。 同 松 隈 秀 盛に′・”′ｊぐ）・第１図 第２図
Claims (1)
- アナログ入力信号が供給される複数個のＡ／Ｄ変換器と
、該Ａ／Ｄ変換器の出力を同時に取り込み信号処理を行
う第１のディジタル信号処理器と、該ディジタル信号処
理器の出力と少くとも１ビットの比較出力を取り込み信
号処理を行う第２のディジタル信号処理器と、該ディジ
タル信号処理器の出力が供給される複数個のＤ／Ａ変換
器とを備え、該Ｄ／Ａ変換器の出力側にアナログ出力信
号を得るようにしたことを特徴とする信号変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17883884A JPS6157127A (ja) | 1984-08-28 | 1984-08-28 | 信号変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17883884A JPS6157127A (ja) | 1984-08-28 | 1984-08-28 | 信号変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6157127A true JPS6157127A (ja) | 1986-03-24 |
Family
ID=16055547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17883884A Pending JPS6157127A (ja) | 1984-08-28 | 1984-08-28 | 信号変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6157127A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01191521A (ja) * | 1988-01-27 | 1989-08-01 | Pioneer Electron Corp | Ｄ／ａ変換器 |
| JPH02209018A (ja) * | 1989-02-09 | 1990-08-20 | Matsushita Electric Ind Co Ltd | Ａ／ｄ変換装置 |
| JPH0423514A (ja) * | 1990-05-17 | 1992-01-27 | Matsushita Electric Ind Co Ltd | Ａ／ｄ変換装置 |
| JPH0430625A (ja) * | 1990-05-24 | 1992-02-03 | Matsushita Electric Ind Co Ltd | Ａ／ｄ変換装置 |
| JPH0936741A (ja) * | 1995-07-19 | 1997-02-07 | Nec Corp | アナログディジタル変換回路 |
-
1984
- 1984-08-28 JP JP17883884A patent/JPS6157127A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01191521A (ja) * | 1988-01-27 | 1989-08-01 | Pioneer Electron Corp | Ｄ／ａ変換器 |
| JPH02209018A (ja) * | 1989-02-09 | 1990-08-20 | Matsushita Electric Ind Co Ltd | Ａ／ｄ変換装置 |
| JPH0423514A (ja) * | 1990-05-17 | 1992-01-27 | Matsushita Electric Ind Co Ltd | Ａ／ｄ変換装置 |
| JPH0430625A (ja) * | 1990-05-24 | 1992-02-03 | Matsushita Electric Ind Co Ltd | Ａ／ｄ変換装置 |
| JPH0936741A (ja) * | 1995-07-19 | 1997-02-07 | Nec Corp | アナログディジタル変換回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3106774B2 (ja) | デジタル音場創生装置 | |
| JP2007133035A (ja) | デジタル録音装置，デジタル録音方法，そのプログラムおよび記憶媒体 | |
| US6362764B1 (en) | Digital to analog conversion apparatus and method with cross-fading between new and old data | |
| JPS6157127A (ja) | 信号変換装置 | |
| JPH0229030A (ja) | 信号処理回路 | |
| US4726067A (en) | Method of and apparatus for extending the useful dynamic range of digital-audio systems | |
| JP2713402B2 (ja) | 音場補正装置 | |
| US5802186A (en) | Audio signal processing apparatus | |
| JPS59183510A (ja) | 歪補正回路 | |
| JPH01238298A (ja) | スピーカ用周波数特性補正装置 | |
| JP3365113B2 (ja) | 音声レベル制御装置 | |
| JPH0644711B2 (ja) | アナログ−デイジタル変換装置 | |
| JPS61292409A (ja) | 音量制御装置 | |
| JPH0555917A (ja) | Ａ／ｄコンバータ | |
| JPH08107359A (ja) | デジタル信号処理装置 | |
| JPS639318A (ja) | ミユ−テイング方式 | |
| JPH0683378A (ja) | 残響付加装置 | |
| JPS615611A (ja) | 音場補正イコライザ | |
| JPH02285813A (ja) | デジタル／アナログ変換器 | |
| JPS6180997A (ja) | 音量調節器付き拡声装置 | |
| JPH07249266A (ja) | デジタルオーディオにおける波形データの再生装置 | |
| KR870000672B1 (ko) | 디지탈-오디오테이프레코더의 뮤팅용 곱셈회로 | |
| JPH0811007Y2 (ja) | 補聴器 | |
| JPH08125473A (ja) | 車室内周波数特性自動補正システム | |
| JPS59153321A (ja) | Ｄ／ａコンバ−タ |