KR910009068B1

KR910009068B1 - 디지탈·애널로그 변환장치

Info

Publication number: KR910009068B1
Application number: KR1019880003974A
Authority: KR
Inventors: 아끼라 오이느마
Original assignee: 마쯔시다덴기산교 가부시기가이샤; 다니이 아끼오
Priority date: 1987-04-13
Filing date: 1988-04-08
Publication date: 1991-10-28
Also published as: EP0287312A2; CN1011845B; CN88102773A; EP0287312A3; KR880013328A; JPS63256020A

Abstract

내용 없음.

Description

디지탈·애널로그 변환장치

제1도는 본 발명의 일실시예의 디지탈·애널로그 변환장치를 표시한 회로도.

제2도는 상기 실시예에 있어서의 각 DAC의 출력전압파형의 관계를 표시한 파형도.

제3도는 종래의 디지탈·애널로그 변환장치의 구성예를 표시한 회로도.

제4도는 상기 종래예에 있어서의 각 DAC의 출력전압파형의 관계를 표시한 파형도.

* 도면의 주요부분에 대한 부호의 설명

1 : 입력디지탈신호 2,5 : 데이터셀렉터

3,6 : 디지탈·애널로그 변환기(DAC) 4 : 보수(補數)연산기

7 : 연산증폭기 8 : 출력단자

본 발명은 디지탈·애널로그 변환장치에 관한 것으로서, 특히 고조파 변형이나 노이즈를 작게 할 수 있는 점에서 디지탈 오디오기기에 적합한 것이다.

디지탈·애널로그 변환장치(이하 DAC라 함)는, 디지탈 오디오기기의 성능을 대폭적으로 좌우하는 중요한 구성요소이나, 그 구성상, 전원전압변동의 영향을 받기 쉬운 결점이 있으며, 이것이 오디오신호의 고조파 변형이나 혼변조변형의 원인으로 되어 있었다.

또 DAC는, 다수의 반도체소자로 구성되기 때문에, 그 자체가 잡음원으로 되며 이것이 오디오신호의 S/N을 악화시키고 있었다.

상기한 바와 같은 DAC의 결점을 개량하는 수단으로서, 2개의 DAC를 푸시풀로 동작시키므로서, 전원전압 변동의 영향이나 잡음의 영향을 없애는 방법이 제안되고 있다(일본국 전파신문, 소화 62년 3월 13일호 제13면).

제3도는 상기 종래예의 디지탈·애널로그 변환장치의 구성을 표시한 블록도로서, 서로 역위상으로 동작하는 2개의 DAC(10), (12)의 출력전압의 차를 출력하도록 동작하는 것이다.

입력디지탈신호(9)는 한쪽에서는 DAC(10)에 입력되고, 다른쪽에서는 인버어터(11)를 개재해서 DAC(12)에 입력된다. 그 결과, DAC(10)의 출력전압과 DAC(12)의 출력전압은 상대적으로 위상이 반전되어 있으며, 연산증폭기(13)에 의해서 양자의 차를 연산하면, 출력단자(14)에는, 각 DAC의 2배의 출력전압을 얻을 수 있게 된다.

제4도는 상기 종래예에 있어서의 각 DAC의 출력전압파형의 관계를 표시한 것으로서, 파형 A는 DAC(10)의 출력전압에 상당하고, 파형 B는 DAC(12)의 출력전압에 상당한다. 또 A의 파형과 B의 파형을 감산한 결과가 A-B의 파형이며, 이것이 출력단자(14)에서 얻게 되는 출력전압파형으로 된다. 즉, 상기 종래예에 있어서, 정현파를 출력하는 경우에는 각 DAC의 출력전압파형도 정현파로 되며, 파형이 영을 가로지를 때에는 어느 DAC에 입력되는 디지탈 데이터도, 전체비트가 반전하게 된다.

파형이 영을 가로지를 때에 전체비트가 반전하는 결과로서, 소위 ″제록스변형″이 발생하거나 ″글리치(Glitch)″가 발생해서, 재생시의 높은 충실도를 방해하는 일이 많이 있으나, 상기 종래예에 있어서는, 그 점에 관해서의 개량효과는 없고, 각각의 DAC가 발생하는 ″제록스변형″이나 글리치가 그대로 출력되게 되어, DAC를 2개 사용한 것에 대한 효과가 크지 않다.

본 발명은 상기한 문제에 비추어서 이루어진 것으로서 각각의 DAC의 출력전압 파형에 있어서의 ″제록스변형″이나 ″글리치″의 발생을 원리적으로 방지하고, 특히 미소레벨의 애널로그신호를 재생하는 경우에 있어서의 충실도를 대폭적으로 향상시킬 수 있는 디지탈·애널로그 변환장치를 제공하는 것을 목적으로 하고 있다.

본 발명의 디지탈·애널로그 변환장치는, 상기한 문제점을 해결하기 위하여, 제1의 DAC와, 제2의 DAC와, 상기 제1의 DAC 출력전압의 상기 제2의 DAC의 출력전압을 가감산하는 연산증폭기를 가지고, 정극성의 애널로그신호를 변환출력하는 경우에는 제2의 DAC가 일정한 기준전압을 출력하고, 부극성의 애널로그신호를 변환출력하는 경우에는 제1의 DAC가 일정한 기준전압을 출력하도록 구성되어 있다.

상기 구성에 의해 본 발명의 작용은 다음과 같이 된다.

즉, 예를 들면 정현파를 재생하는 경우, 정의 반파를 재생하는 기간에 있어서는, 제1의 DAC로부터 입력 디지탈신호에 대응한 파형을 출력하고, 제2의 DAC로부터는 일정한 기준전압(예를 들면 0V)을 출력한다. 반대로 부의 반파를 재생하는 기간에 있어서는, 제2의 DAC로부터 입력디지탈신호를 반전시킨 정의 파형을 출력하고, 제1의 DAC로부터는 일정한 기준전압(예를 들면 0V)을 출력한다. 이에 의해서, 어느 DAC의 출력전압도 정 또는 0V로 되어 영을 가로지르는 일이 없어져서, ″제록스변형″등을 없앨 수 있게 되는 것이다.

이하, 도면을 참조하면서 본 발명의 실시예에 대해서 설명한다.

제1도는, 본 발명의 일실시예의 구성을 표시한 회로도이다.

도면에 있어서 입력디지탈신호(1)의 최상위비트를 정부판별신호로서 사용하고, 각 DAC에의 입력디지탈신호를, 정부에 대응해서 절환한다. 제1의 데이터셀렉터(2)는, 제1의 DAC(3)의 입력디지탈신호를 절환하는 것으로서, 입력디지탈신호(1)가 정일때는, 입력디지탈신호의 2비트째로부터 최하위 비트까지를 제1의 DAC(3)에 입력하고, 부일때는, 전체비트에 ″0″을 입력하도록 동작한다. 입력디지탈신호(1)는 또, 보수연산기(補數演算器)(4)에 의해서 보수데이터로 변환되어, 제2의 데이터셀렉터(5)에 입력된다. 제2의 데이터셀렉터(5)는, 제2의 DAC(6)의 입력디지탈신호를 절환하는 것으로서, 입력디지탈신호(1)가 부일때는, 입력디지탈신호의 보수의 2비트째부터 최하위 비트까지를 제2의 DAC(6)에 입력하고, 정일때는, 전체비트에 ″0″을 입력하도록 동작한다. 각각의 DAC의 출력전압은, 연산증폭기(7)에 의해서 감산되어, 출력단자(8)에 출력된다.

제2도는 상기 실시예에 있어서의 각 DAC의 출력전압파형의 관계를 표시한 것으로서, 파형 A는 제1의 DAC(3)의 출력전압에 상당하고, 파형 B는 제2의 DAC(6)의 출력전압에 상당한다. 또, A의 파형과 B의 파형을 감산한 결과가 A-B의 파형이며, 이것이 출력단자(8)에 얻게 되는 파형으로 된다. 제2도로부터 알 수 있는 바와 같이, 각각의 DAC는 정(또는 영)의 영역에서 동작하고 있으며 부의 영역에서 동작하는 일은 없다. 즉, 영을 가로지르는 일이 없게 되어, 소위 ″제록스변형″을 발생하는 일이 없다.

또, 출력파형이 영에서부터 서서히 상승해 갈 때에는, 하위 비트로부터 순서적으로 절환해가고, 종래예의 경우와 같이, 전체비트가 일제히 반전하는 일이 없다. 이때문에, 글리치도 원리적으로 발생하기 어려워 별단의 디글리치회로를 필요로 하지 않는다. 또 각 DAC에 대해서는, 항상 정(또는 영)의 출력만을 요구하게 되는 것이므로, 소위 유니폴라(Unipolar) 동작으로서 되며, 종래예와 가이 바이폴라(bipolar) 동작을 할 필요가 없다.

상기한 바와 같이, 본 발명의 디지탈·애널로그 변환장치는, 제1의 DAC와, 제2의 DAC와, 상기 제1의 DAC의 출력전압과 상기 제2의 DAC의 출력전압을 가감산하는 연산증폭기를 가지고, 정극성의 애널로그신호를 변환출력하는 경우에는 제2의 DAC가 일정한 기준전압을 출력하고, 부극성의 애널로그신호를 변환출력하는 경우에는 제1의 DAC가 일정한 기준전압을 출력하도록 구성되어 있으므로, 각각의 DAC의 출력전압은 항상 정(또는 영)이고, 영을 가로지르는 일이 없다. 그 때문에, 소위 ″제록스변형″을 발생하는 일이 없고, 또 미소신호레벨에서는 하위 비트로부터 순서적으로 변화하기 때문에, 글리치도 발생하기 어렵다고 하는 효과가 있다. 이에 의해, 특히 미소신호레벨에서의 변형이나 노이즈가 문제로 되는 디지탈 오디오기기에 적합한 높은 충실도의 디지탈·애널로그 변환장치를 제공하는 것이다.

Claims

제1의 디지탈·애널로그 변환기(3)와, 제2의 디지탈·애널로그 변환기(6)와, 상기 제1의 디지탈·애널로그 변환기(3)의 출력전압과 상기 제2의 디지탈·애널로그 변환장기(6)의 출력전압을 가감산하는 연산증폭기(7)를 구비하고, 정극성의 애널로그신호를 변환출력하는 경우에는 제2의 디지탈·애널로그 변환기(6)가 일정한 디지탈 데이터의 입력에 응하여 일정한 기준전압을 출력하고, 부극성의 애널로그 신호를 변환 출력하는 경우에는 제1의 디지탈·애널로그 변환기(3)가 일정한 디지탈 데이터의 입력에 응하여 일정한 기준전압을 출력하도록 구성된 것을 특징으로 하는 디지탈·애널로그 변환장치.
제1항에 있어서, 정극성의 애널로그신호를 변환출력하는 경우에는 제2의 디지탈·애널로그 변환기의 전체비트에 ″0″을 입력하여 일정한 기준전압을 출력시키도록 하는 제2의 데이터셀렉터(5)와, 부극성의 애널로그신호를 변환출력하는 경우에는 제1의 디지탈·애널로그 변환기의 전체비트에 ″0″을 입력해서 일정한 기준전압을 출력시키도록 하는 제1의 데이터셀렉터(2)를 구비한 것을 특징으로 하는 디지탈·애널로그 변환장치.
제2항에 있어서, 부극성의 애널로그신호를 변환출력하는 경우에 제2의 데이터셀렉터(5)를 개재해서 제2의 디지탈·애널로그 변환기(6)에 보수데이터를 입력하도록 입력디지탈신호(1)를 보수데이터로 변환하는 보수연산기(4)를 구비한 것을 특징으로 하는 디지탈·애널로그 변환장치.