JP2993399B2 - Ｄ／ａコンバータ回路 - Google Patents
Ｄ／ａコンバータ回路Info
- Publication number
- JP2993399B2 JP2993399B2 JP7134831A JP13483195A JP2993399B2 JP 2993399 B2 JP2993399 B2 JP 2993399B2 JP 7134831 A JP7134831 A JP 7134831A JP 13483195 A JP13483195 A JP 13483195A JP 2993399 B2 JP2993399 B2 JP 2993399B2
- Authority
- JP
- Japan
- Prior art keywords
- converters
- converter
- random
- signal
- linearity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0636—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain
- H03M1/0639—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms
- H03M1/0641—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms the dither being a random signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Description
【０００１】
【産業上の利用分野】この発明は、マルチビットタイプ
のＤ／Ａコンバータ回路に関する。
のＤ／Ａコンバータ回路に関する。
【０００２】
【従来の技術】ラダー抵抗や容量比を利用したマルチビ
ットタイプのＤ／Ａコンバータは、特に１６〜２０ビッ
トといった高ビットの場合、精度を出すのが難しく、出
力特性の直線性が問題になる。Ｄ／Ａコンバータに１ビ
ットずつ増加するディジタル信号を与えたとき、その出
力電圧は理想的には図５に直線で示したように、ディジ
タル信号のＬＳＢのステップ電圧で増加する。しかし実
際のＤ／Ａコンバータでは、図５に破線で示したように
各ステップ電圧がまちまちの値になる。これは、Ｄ／Ａ
コンバータ特有の非直線性、即ち歪となる。
ットタイプのＤ／Ａコンバータは、特に１６〜２０ビッ
トといった高ビットの場合、精度を出すのが難しく、出
力特性の直線性が問題になる。Ｄ／Ａコンバータに１ビ
ットずつ増加するディジタル信号を与えたとき、その出
力電圧は理想的には図５に直線で示したように、ディジ
タル信号のＬＳＢのステップ電圧で増加する。しかし実
際のＤ／Ａコンバータでは、図５に破線で示したように
各ステップ電圧がまちまちの値になる。これは、Ｄ／Ａ
コンバータ特有の非直線性、即ち歪となる。
【０００３】
【発明が解決しようとする課題】この様なＤ／Ａコンバ
ータの非直線性を補償する方法として、複数のＤ／Ａコ
ンバータを並列動作させる方式が既に提案されている。
Ｄ／Ａコンバータの非直線性カーブは、各Ｄ／Ａコンバ
ータ毎に形が異なり一定ではないため、複数個を並列動
作させることにより、それぞれの非直線性が平均化され
て全体として直線性が改善される。この方法は、多くの
Ｄ／Ａコンバータを用いる程大きな改善効果が得られる
が、多くのＤ／Ａコンバータを併設することはコストア
ップにつながり、ＩＣ化したときのサイズの増大につな
がる。
ータの非直線性を補償する方法として、複数のＤ／Ａコ
ンバータを並列動作させる方式が既に提案されている。
Ｄ／Ａコンバータの非直線性カーブは、各Ｄ／Ａコンバ
ータ毎に形が異なり一定ではないため、複数個を並列動
作させることにより、それぞれの非直線性が平均化され
て全体として直線性が改善される。この方法は、多くの
Ｄ／Ａコンバータを用いる程大きな改善効果が得られる
が、多くのＤ／Ａコンバータを併設することはコストア
ップにつながり、ＩＣ化したときのサイズの増大につな
がる。
【０００４】この発明は、上記事情を考慮してなされた
もので、少ないＤ／Ａコンバータ数で多くのＤ／Ａコン
バータを併設したと等価の直線性改善効果が得られるよ
うにしたＤ／Ａコンバータ回路を提供することを目的と
している。
もので、少ないＤ／Ａコンバータ数で多くのＤ／Ａコン
バータを併設したと等価の直線性改善効果が得られるよ
うにしたＤ／Ａコンバータ回路を提供することを目的と
している。
【０００５】
【課題を解決するための手段】この発明に係るＤ／Ａコ
ンバータ回路は、３つの併置されたＤ／Ａコンバータ
と、２つの独立したランダム信号発生手段と、前記３つ
のＤ／ＡコンバータにＤ／Ａ変換されるべき入力ディジ
タル信号を入力するに際し、前記３つのＤ／Ａコンバー
タのうち２つのＤ／Ａコンバータにおいては前記２つの
ランダム信号発生手段から発生される２つのランダム信
号をサンプル周期毎にそれぞれ前記入力ディジタル信号
に加算して前記２つのＤ／Ａコンバータに供給し、且つ
前記３つのＤ／Ａコンバータのうち他の１つのＤ／Ａコ
ンバータにおいては前記２つのランダム信号発生手段か
ら発生される２つのランダム信号を加算し、この加算信
号をサンプル周期毎に前記入力ディジタル信号から減算
して前記他の１つのＤ／Ａコンバータに供給するオフセ
ット電圧生成手段と、前記３つのＤ／Ａコンバータのア
ナログ出力を加算して取り出す加算手段とを有すること
を特徴としている。
ンバータ回路は、３つの併置されたＤ／Ａコンバータ
と、２つの独立したランダム信号発生手段と、前記３つ
のＤ／ＡコンバータにＤ／Ａ変換されるべき入力ディジ
タル信号を入力するに際し、前記３つのＤ／Ａコンバー
タのうち２つのＤ／Ａコンバータにおいては前記２つの
ランダム信号発生手段から発生される２つのランダム信
号をサンプル周期毎にそれぞれ前記入力ディジタル信号
に加算して前記２つのＤ／Ａコンバータに供給し、且つ
前記３つのＤ／Ａコンバータのうち他の１つのＤ／Ａコ
ンバータにおいては前記２つのランダム信号発生手段か
ら発生される２つのランダム信号を加算し、この加算信
号をサンプル周期毎に前記入力ディジタル信号から減算
して前記他の１つのＤ／Ａコンバータに供給するオフセ
ット電圧生成手段と、前記３つのＤ／Ａコンバータのア
ナログ出力を加算して取り出す加算手段とを有すること
を特徴としている。
【０００６】
【０００７】
【０００８】
【作用】この発明によると、並列動作させる３つのＤ／
ＡコンバータにＤ／Ａ変換すべき入力ディジタル信号を
それぞれ入力する際、その入力ディジタル信号のサンプ
ル周期毎に、和が零となる３つのランダム信号をオフセ
ット電圧として入力ディジタル信号に重畳させてＤ／Ａ
コンバータに供給している。これにより、各Ｄ／Ａコン
バータの非直線性カーブを異なったものとすることがで
き、従って平均化により直線性の改善された出力特性を
得ることができる。３つのＤ／Ａコンバータに与えるオ
フセット電圧は和が零となるように設定するから、最終
的に各Ｄ／Ａコンバータの出力を加算することにより相
殺されて、アナログ出力には現れない。またこの発明に
おいて、総和が零となる３つのランダム信号は、そのう
ち２つについては独立の２つのランダム信号発生手段に
より発生させ、これらのランダム信号発生手段により得
られる２つのランダム信号の和を極性反転させることに
より残り１つのランダム信号を得ている。これにより、
３つのＤ／Ａコンバータを用いて多くのＤ／Ａコンバー
タを併設したと等価の直線性改善の効果を得ることがで
きる。
ＡコンバータにＤ／Ａ変換すべき入力ディジタル信号を
それぞれ入力する際、その入力ディジタル信号のサンプ
ル周期毎に、和が零となる３つのランダム信号をオフセ
ット電圧として入力ディジタル信号に重畳させてＤ／Ａ
コンバータに供給している。これにより、各Ｄ／Ａコン
バータの非直線性カーブを異なったものとすることがで
き、従って平均化により直線性の改善された出力特性を
得ることができる。３つのＤ／Ａコンバータに与えるオ
フセット電圧は和が零となるように設定するから、最終
的に各Ｄ／Ａコンバータの出力を加算することにより相
殺されて、アナログ出力には現れない。またこの発明に
おいて、総和が零となる３つのランダム信号は、そのう
ち２つについては独立の２つのランダム信号発生手段に
より発生させ、これらのランダム信号発生手段により得
られる２つのランダム信号の和を極性反転させることに
より残り１つのランダム信号を得ている。これにより、
３つのＤ／Ａコンバータを用いて多くのＤ／Ａコンバー
タを併設したと等価の直線性改善の効果を得ることがで
きる。
【０００９】特にこの発明において、各Ｄ／Ａコンバー
タに与えるオフセット電圧を、ランダム信号を利用して
１サンプル周期毎に異なる値で且つ各サンプル周期毎に
和が零となる関係を満たしながら与えることにより、大
きな効果が得られる。即ちこの場合、時間軸上でみたと
きに多数の異なる非直線性カーブを持つＤ／Ａコンバー
タの出力を平均化したことになり、少ないＤ／Ａコンバ
ータ数で優れた直線性を得ることが可能になる。また、
ランダム信号を用いると、各Ｄ／Ａコンバータの出力を
アナログ加算する際に発生する加算誤差によるノイズを
ホワイトノイズに近づけることになり、オフセット電圧
を与えることによる悪影響を低減することができる。
タに与えるオフセット電圧を、ランダム信号を利用して
１サンプル周期毎に異なる値で且つ各サンプル周期毎に
和が零となる関係を満たしながら与えることにより、大
きな効果が得られる。即ちこの場合、時間軸上でみたと
きに多数の異なる非直線性カーブを持つＤ／Ａコンバー
タの出力を平均化したことになり、少ないＤ／Ａコンバ
ータ数で優れた直線性を得ることが可能になる。また、
ランダム信号を用いると、各Ｄ／Ａコンバータの出力を
アナログ加算する際に発生する加算誤差によるノイズを
ホワイトノイズに近づけることになり、オフセット電圧
を与えることによる悪影響を低減することができる。
【００１０】またこの発明において、入力されるディジ
タル信号のレベル検出を行って、所定レベルを越えたと
きにはオフセット電圧重畳の機能を停止するという制御
を行うことにより、オフセット電圧を与えることによる
改善効果が大きい信号レベルが小さい範囲についてのみ
非直線性を改善することができる。これは、オフセット
電圧を与えたことによる出力でのアナログ値加算に伴う
加算誤差の発生が無視できない場合に、この加算誤差に
よる無用なノイズ発生を少なくする上で効果的である。
タル信号のレベル検出を行って、所定レベルを越えたと
きにはオフセット電圧重畳の機能を停止するという制御
を行うことにより、オフセット電圧を与えることによる
改善効果が大きい信号レベルが小さい範囲についてのみ
非直線性を改善することができる。これは、オフセット
電圧を与えたことによる出力でのアナログ値加算に伴う
加算誤差の発生が無視できない場合に、この加算誤差に
よる無用なノイズ発生を少なくする上で効果的である。
【００１１】
【実施例】以下、図面を参照して、この発明の実施例を
説明する。図１は、この発明の一実施例に係るＤ／Ａコ
ンバータ回路である。この実施例では共通にディジタル
信号が入力されるべきマルチビット式の二つのＤ／Ａコ
ンバータ１ａ，１ｂが併設されている。各Ｄ／Ａコンバ
ータ１ａ，１ｂに対してオフセット電圧を重畳させる手
段として、ランダム信号発生回路２と、このランダム信
号発生回路２から得られる時間的に変化するランダム信
号をディジタル信号に加減算するディジタル加算器３
ａ，３ｂとが設けられている。二つのＤ／Ａコンバータ
１ａ，１ｂの出力はアナログ加算器４により加算されて
出力される。
説明する。図１は、この発明の一実施例に係るＤ／Ａコ
ンバータ回路である。この実施例では共通にディジタル
信号が入力されるべきマルチビット式の二つのＤ／Ａコ
ンバータ１ａ，１ｂが併設されている。各Ｄ／Ａコンバ
ータ１ａ，１ｂに対してオフセット電圧を重畳させる手
段として、ランダム信号発生回路２と、このランダム信
号発生回路２から得られる時間的に変化するランダム信
号をディジタル信号に加減算するディジタル加算器３
ａ，３ｂとが設けられている。二つのＤ／Ａコンバータ
１ａ，１ｂの出力はアナログ加算器４により加算されて
出力される。
【００１２】一方の加算器３ａは、ディジタル信号（電
圧値Ｄ）に対してランダム信号（電圧値Ａ）をそのまま
加算して、Ｄ＋Ａなる電圧をＤ／Ａコンバータ１ａの入
力端に供給する。他方の加算器３ｂはディジタル信号に
対してランダム信号を極性反転して（即ち減算して）、
Ｄ−Ａなる電圧をＤ／Ａコンバータ１ｂの入力端に供給
する。これにより、二つのＤ／Ａコンバータ１ａ，１ｂ
に対して、＋Ａ，−Ａという、和が零になる異なるオフ
セット電圧が与えられることになる。
圧値Ｄ）に対してランダム信号（電圧値Ａ）をそのまま
加算して、Ｄ＋Ａなる電圧をＤ／Ａコンバータ１ａの入
力端に供給する。他方の加算器３ｂはディジタル信号に
対してランダム信号を極性反転して（即ち減算して）、
Ｄ−Ａなる電圧をＤ／Ａコンバータ１ｂの入力端に供給
する。これにより、二つのＤ／Ａコンバータ１ａ，１ｂ
に対して、＋Ａ，−Ａという、和が零になる異なるオフ
セット電圧が与えられることになる。
【００１３】ランダム信号発生回路２からの信号電圧Ａ
は、時間的にランダムに変化するＡ１，Ａ２，Ａ３，…
であり、これが入力されるディジタル信号の１サンプル
毎に異なるオフセット電圧として、Ｄ／Ａコンバータ１
ａに与えられ、同様にＤ／Ａコンバータ１ｂには、−Ａ
１，−Ａ２，−Ａ３，…というオフセット電圧が各サン
プル毎に与えられることになる。
は、時間的にランダムに変化するＡ１，Ａ２，Ａ３，…
であり、これが入力されるディジタル信号の１サンプル
毎に異なるオフセット電圧として、Ｄ／Ａコンバータ１
ａに与えられ、同様にＤ／Ａコンバータ１ｂには、−Ａ
１，−Ａ２，−Ａ３，…というオフセット電圧が各サン
プル毎に与えられることになる。
【００１４】ランダム信号電圧Ａの大きさは、Ｄ／Ａコ
ンバータ１ａ，１ｂのビット数に対応して最適設定され
る。例えば、Ｄ／Ａコンバータ１ａ，１ｂが１６〜２０
ビットであれば、ランダム信号電圧Ａは３〜８ビット程
度の大きさとする。
ンバータ１ａ，１ｂのビット数に対応して最適設定され
る。例えば、Ｄ／Ａコンバータ１ａ，１ｂが１６〜２０
ビットであれば、ランダム信号電圧Ａは３〜８ビット程
度の大きさとする。
【００１５】この実施例によると、二つのＤ／Ａコンバ
ータ１ａ，１ｂにおいて、極性の反転したオフセット電
圧を与えることで、実質的に元の非直線性カーブとは異
なる非直線性カーブによりＤ／Ａ変換したことになる。
オフセット電圧はそれぞれの変換出力に発生するが、極
性が逆であるため、加算器４で加算することにより相殺
されて、最終アナログ出力には出ない。従って平均化に
よる直線性の改善が期待される。
ータ１ａ，１ｂにおいて、極性の反転したオフセット電
圧を与えることで、実質的に元の非直線性カーブとは異
なる非直線性カーブによりＤ／Ａ変換したことになる。
オフセット電圧はそれぞれの変換出力に発生するが、極
性が逆であるため、加算器４で加算することにより相殺
されて、最終アナログ出力には出ない。従って平均化に
よる直線性の改善が期待される。
【００１６】特にこの実施例の場合、ランダム信号を用
いて入力されるディジタル信号の１サンプル周期毎に異
なる値のオフセット電圧を加算しているから、時間軸上
でみたときに多くの非直線性カーブでＤ／Ａ変換を行っ
たことになり、実質的に多数のＤ／Ａコンバータを並列
動作させたと等価の平均化の効果が得られ、直線性が改
善される。
いて入力されるディジタル信号の１サンプル周期毎に異
なる値のオフセット電圧を加算しているから、時間軸上
でみたときに多くの非直線性カーブでＤ／Ａ変換を行っ
たことになり、実質的に多数のＤ／Ａコンバータを並列
動作させたと等価の平均化の効果が得られ、直線性が改
善される。
【００１７】図示しないがこの実施例のＤ／Ａコンバー
タ回路は、オーバーサンプリング用ディジタルフィルタ
と組み合わせて使用することができる。ディジタルフィ
ルタではサンプリング周波数が４倍もしくは８倍となる
オーバーサンプリングを行う。この場合、サンプリング
数が４倍もしくは８倍になってＤ／Ａ変換されるので、
この実施例の方式を適用したときの平均化の効果、従っ
て直線性改善の効果が大きい。
タ回路は、オーバーサンプリング用ディジタルフィルタ
と組み合わせて使用することができる。ディジタルフィ
ルタではサンプリング周波数が４倍もしくは８倍となる
オーバーサンプリングを行う。この場合、サンプリング
数が４倍もしくは８倍になってＤ／Ａ変換されるので、
この実施例の方式を適用したときの平均化の効果、従っ
て直線性改善の効果が大きい。
【００１８】前述のように加算器４でのアナログ加算に
より、オフセット電圧は相殺されるが、アナログ値の加
算には加算誤差が生じ、その誤差分はノイズとなる。し
かしこの実施例では、ランダム信号電圧を用いているた
め、この加算誤差ノイズはホワイトノイズに近いものと
なり、悪影響は少ない。
より、オフセット電圧は相殺されるが、アナログ値の加
算には加算誤差が生じ、その誤差分はノイズとなる。し
かしこの実施例では、ランダム信号電圧を用いているた
め、この加算誤差ノイズはホワイトノイズに近いものと
なり、悪影響は少ない。
【００１９】また、オフセット電圧として与えられるラ
ンダム信号電圧は小さすぎると効果がなく、大きすぎる
と上述の加算誤差により発生する出力ノイズが大きくな
る。この実施例では前述のように、Ｄ／Ａコンバータ１
ａ，１ｂが１６〜２０ビットのとき、ランダム信号電圧
Ａを３〜８ビット程度の大きさとしている。このように
ランダム信号を最適設定することで、出力ノイズを抑制
しながら、直線性改善の効果を得ることができる。
ンダム信号電圧は小さすぎると効果がなく、大きすぎる
と上述の加算誤差により発生する出力ノイズが大きくな
る。この実施例では前述のように、Ｄ／Ａコンバータ１
ａ，１ｂが１６〜２０ビットのとき、ランダム信号電圧
Ａを３〜８ビット程度の大きさとしている。このように
ランダム信号を最適設定することで、出力ノイズを抑制
しながら、直線性改善の効果を得ることができる。
【００２０】図２は、この発明の別の実施例のＤ／Ａコ
ンバータ回路を示す。図１の実施例と対応する部分に
は、図１と同一符号を付して詳細な説明は省く。この実
施例では、図１の構成に加えて、入力されるディジタル
信号のレベル検出を行うレベル検出回路５が付加されて
いる。レベル検出回路５は、ディジタル信号があるレベ
ルを越えたことを検出し、その検出出力によってランダ
ム信号発生回路２からの信号出力を停止させるという制
御を行う。即ち、Ｄ／Ａコンバータ１ａ，１ｂへのオフ
セット電圧重畳の機能を、入力されるディジタル信号の
レベルに応じてオンオフ制御することになる。
ンバータ回路を示す。図１の実施例と対応する部分に
は、図１と同一符号を付して詳細な説明は省く。この実
施例では、図１の構成に加えて、入力されるディジタル
信号のレベル検出を行うレベル検出回路５が付加されて
いる。レベル検出回路５は、ディジタル信号があるレベ
ルを越えたことを検出し、その検出出力によってランダ
ム信号発生回路２からの信号出力を停止させるという制
御を行う。即ち、Ｄ／Ａコンバータ１ａ，１ｂへのオフ
セット電圧重畳の機能を、入力されるディジタル信号の
レベルに応じてオンオフ制御することになる。
【００２１】二つのＤ／Ａコンバータに逆極性のオフセ
ット電圧を与えて非直線性カーブをシフトさせ、それら
のＤ／Ａ変換出力を加算して直線性を改善するというこ
の発明の効果は、ディジタル信号レベルの小さい範囲で
大きい。この実施例によると、ある程度効果の大きい範
囲でのみその効果を発揮させるという制御が可能にな
る。従って、信号レベルの大きい範囲ではオフセット電
圧を重畳させることによる前述のアナログ加算誤差の影
響をなくすことができる。
ット電圧を与えて非直線性カーブをシフトさせ、それら
のＤ／Ａ変換出力を加算して直線性を改善するというこ
の発明の効果は、ディジタル信号レベルの小さい範囲で
大きい。この実施例によると、ある程度効果の大きい範
囲でのみその効果を発揮させるという制御が可能にな
る。従って、信号レベルの大きい範囲ではオフセット電
圧を重畳させることによる前述のアナログ加算誤差の影
響をなくすことができる。
【００２２】図３は、この発明の更に別の実施例のＤ／
Ａコンバータ回路である。この実施例では、ディジタル
信号が共通に入力される３個のＤ／Ａコンバータ１ａ，
１ｂ，１ｃが併設されている。これらのコンバータ１ａ
〜１ｃに、総和が零となるオフセット電圧を与えるた
め、二つのランダム信号発生回路２ａ，２ｂが用意され
ている。
Ａコンバータ回路である。この実施例では、ディジタル
信号が共通に入力される３個のＤ／Ａコンバータ１ａ，
１ｂ，１ｃが併設されている。これらのコンバータ１ａ
〜１ｃに、総和が零となるオフセット電圧を与えるた
め、二つのランダム信号発生回路２ａ，２ｂが用意され
ている。
【００２３】二つのランダム信号発生回路２ａ，２ｂか
らのランダム信号電圧Ａ，Ｂは、加算器６で加算され、
減算器７で極性反転されて、Ｃ＝−（Ａ＋Ｂ）なる電圧
が得られる。これらの信号電圧Ａ，Ｂ，Ｃがそれぞれ、
加算器３ａ，３ｂ，３ｃにおいて入力されるディジタル
信号電圧にオフセット電圧として加算されて、Ｄ／Ａコ
ンバータ１ａ，１ｂ，１ｃに供給される。これらのＤ／
Ａコンバータ１ａ，１ｂ，１ｃの出力がアナログ加算器
４で加算されることは、先の実施例と同様である。
らのランダム信号電圧Ａ，Ｂは、加算器６で加算され、
減算器７で極性反転されて、Ｃ＝−（Ａ＋Ｂ）なる電圧
が得られる。これらの信号電圧Ａ，Ｂ，Ｃがそれぞれ、
加算器３ａ，３ｂ，３ｃにおいて入力されるディジタル
信号電圧にオフセット電圧として加算されて、Ｄ／Ａコ
ンバータ１ａ，１ｂ，１ｃに供給される。これらのＤ／
Ａコンバータ１ａ，１ｂ，１ｃの出力がアナログ加算器
４で加算されることは、先の実施例と同様である。
【００２４】この実施例では、図４に示すように、各サ
ンプル周期Ｔ１，Ｔ２，…において、３つのＤ／Ａコン
バータ１ａ〜１ｃには、和が零となるオフセット電圧
Ａ，Ｂ，Ｃがランダムに与えられることになる。この実
施例によれば、先の実施例に比べて更に大きくＤ／Ａ変
換の直線性が改善される。また図２，図３の実施例にお
いても、第１の実施例と同様に、前段にディジタルフィ
ルタを設置してより効果を上げることができる。
ンプル周期Ｔ１，Ｔ２，…において、３つのＤ／Ａコン
バータ１ａ〜１ｃには、和が零となるオフセット電圧
Ａ，Ｂ，Ｃがランダムに与えられることになる。この実
施例によれば、先の実施例に比べて更に大きくＤ／Ａ変
換の直線性が改善される。また図２，図３の実施例にお
いても、第１の実施例と同様に、前段にディジタルフィ
ルタを設置してより効果を上げることができる。
【００２５】
【発明の効果】以上述べたようにこの発明によれば、複
数個のＤ／Ａコンバータを併設して、入力されるべきデ
ィジタル信号に、オフセット電圧を和が零になるように
重畳させ、各Ｄ／Ａコンバータのアナログ出力を加算し
て取り出すことにより、少ないＤ／Ａコンバータ数で多
くのＤ／Ａコンバータを併設したと等価の直線性改善効
果を得ることができる。
数個のＤ／Ａコンバータを併設して、入力されるべきデ
ィジタル信号に、オフセット電圧を和が零になるように
重畳させ、各Ｄ／Ａコンバータのアナログ出力を加算し
て取り出すことにより、少ないＤ／Ａコンバータ数で多
くのＤ／Ａコンバータを併設したと等価の直線性改善効
果を得ることができる。
【図１】 この発明の一実施例に係るＤ／Ａコンバータ
回路を示す。
回路を示す。
【図２】 この発明の他の実施例に係るＤ／Ａコンバー
タ回路を示す。
タ回路を示す。
【図３】 この発明の他の実施例に係るＤ／Ａコンバー
タ回路を示す。
タ回路を示す。
【図４】 図３の実施例に用いるオフセット電圧の例を
示す。
示す。
【図５】 Ｄ／Ａ変換出力の直線性を説明するための図
である。
である。
１ａ，１ｂ，１ｃ…Ｄ／Ａコンバータ、２，２ａ，２ｂ
…ランダム信号発生回路、３ａ，３ｂ，３ｃ…ディジタ
ル加算器、４…アナログ加算器。
…ランダム信号発生回路、３ａ，３ｂ，３ｃ…ディジタ
ル加算器、４…アナログ加算器。
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03M 1/10 H03M 1/08
Claims (1)
- 【請求項１】 ３つの併置されたＤ／Ａコンバータと、２つの独立したランダム信号発生手段と、 前記３つのＤ／ＡコンバータにＤ／Ａ変換されるべき入
力ディジタル信号を入力するに際し、前記３つのＤ／Ａ
コンバータのうち２つのＤ／Ａコンバータにおいては前
記２つのランダム信号発生手段から発生される２つのラ
ンダム信号をサンプル周期毎にそれぞれ前記入力ディジ
タル信号に加算して前記２つのＤ／Ａコンバータに供給
し、且つ前記３つのＤ／Ａコンバータのうち他の１つの
Ｄ／Ａコンバータにおいては前記２つのランダム信号発
生手段から発生される２つのランダム信号を加算し、こ
の加算信号をサンプル周期毎に前記入力ディジタル信号
から減算して前記他の１つのＤ／Ａコンバータに供給す
るオフセット電圧生成手段と、 前記３つのＤ／Ａコンバータのアナログ出力を加算して
取り出す加算手段とを有することを特徴とするＤ／Ａコ
ンバータ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7134831A JP2993399B2 (ja) | 1995-05-08 | 1995-05-08 | Ｄ／ａコンバータ回路 |
| US08/644,652 US5818372A (en) | 1995-05-08 | 1996-05-07 | D/A converter circuit having offset voltage application device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7134831A JP2993399B2 (ja) | 1995-05-08 | 1995-05-08 | Ｄ／ａコンバータ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08307265A JPH08307265A (ja) | 1996-11-22 |
| JP2993399B2 true JP2993399B2 (ja) | 1999-12-20 |
Family
ID=15137488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7134831A Expired - Fee Related JP2993399B2 (ja) | 1995-05-08 | 1995-05-08 | Ｄ／ａコンバータ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5818372A (ja) |
| JP (1) | JP2993399B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6172629B1 (en) * | 1998-02-19 | 2001-01-09 | Lucent Technologies Inc. | Multistage analog-to-digital converter employing dither |
| FR2783374B1 (fr) * | 1998-09-11 | 2000-12-08 | Thomson Csf | Procede et dispositif de generation d'un signal aleatoire et systemes de conversion numerique-analogique utilisant un tel signal aleatoire |
| SE517536C2 (sv) * | 2000-03-14 | 2002-06-18 | Ericsson Telefon Ab L M | Anordning samt metod för bakgrundskalibrering av A/D- omvandlare |
| US6917321B1 (en) | 2000-05-21 | 2005-07-12 | Analog Devices, Inc. | Method and apparatus for use in switched capacitor systems |
| US7199740B1 (en) | 2000-05-21 | 2007-04-03 | Analog Devices, Inc. | Method and apparatus for use in switched capacitor systems |
| US6404364B1 (en) | 2000-08-24 | 2002-06-11 | Agere Systems Guardian Corp. | Multistage converter employing digital dither |
| US7626721B2 (en) * | 2006-10-12 | 2009-12-01 | Agilent Technologies, Inc. | Dither methods for suppression of data-dependent activity variations |
| US8022851B2 (en) * | 2007-06-27 | 2011-09-20 | Nxp B.V. | DAC with data independent common mode dynamics |
| JP5141450B2 (ja) * | 2008-08-28 | 2013-02-13 | ヤマハ株式会社 | デジタル入力型ｄ級増幅器 |
| JP5284038B2 (ja) * | 2008-10-31 | 2013-09-11 | 株式会社東芝 | 保護継電装置とその送信レベル制御方法 |
| JP5541113B2 (ja) * | 2010-11-25 | 2014-07-09 | 株式会社リコー | デルタシグマ型変調回路を用いたｄａ変換器、ｄａ変換方法、及びプログラム |
| US9337854B1 (en) | 2015-08-17 | 2016-05-10 | Analog Devices Global | Methods and systems for addressing component mismatch in digital-to-analog converters |
| US9787316B2 (en) * | 2015-09-14 | 2017-10-10 | Mediatek Inc. | System for conversion between analog domain and digital domain with mismatch error shaping |
| DK201770859A1 (en) * | 2016-11-14 | 2018-05-28 | Tymphany Hk Ltd | Class-d power amplifier nested inside low-noise differential op-amp feedback loop |
| US9954547B1 (en) * | 2017-08-03 | 2018-04-24 | Macom Connectivity Solutions, Llc | High frequency digital-to-analog conversion by time-interleaving without return-to-zero |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2250148B (en) * | 1990-11-15 | 1994-06-08 | Sony Corp | Conversion between analog and digital signals |
| JP2547902B2 (ja) * | 1991-03-29 | 1996-10-30 | 株式会社東芝 | シグマデルタ型ｄ／ａ変換器システム |
-
1995
- 1995-05-08 JP JP7134831A patent/JP2993399B2/ja not_active Expired - Fee Related
-
1996
- 1996-05-07 US US08/644,652 patent/US5818372A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5818372A (en) | 1998-10-06 |
| JPH08307265A (ja) | 1996-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2993399B2 (ja) | Ｄ／ａコンバータ回路 | |
| JP2573850B2 (ja) | アナログ−デイジタル変換装置 | |
| US5221926A (en) | Circuit and method for cancelling nonlinearity error associated with component value mismatches in a data converter | |
| EP0966104B1 (en) | Cascade A/D converter | |
| JPH07118649B2 (ja) | デイザ回路 | |
| US6426715B1 (en) | Digital to analog converter | |
| US4498072A (en) | A/D Converter having a self-bias circuit | |
| KR950003287B1 (ko) | 디지탈 투 아날로그 컨버터내의 양극성 영점에서 주요 비트 전송에러를 제거하는 회로 및 방법 | |
| US8022851B2 (en) | DAC with data independent common mode dynamics | |
| US5955979A (en) | System and method for compensating for glitch errors in a D/A converter | |
| JPH05268093A (ja) | ディジタル・アナログ変換装置 | |
| JPH0821858B2 (ja) | ディジタル・アナログ変換装置 | |
| JPH0446016B2 (ja) | ||
| JP3061884B2 (ja) | アナログ対ディジタル変換システムおよびスペクトルのヒストグラム発生方法 | |
| JP2692289B2 (ja) | 任意波形発生器 | |
| JPH0516739Y2 (ja) | ||
| JP2578803Y2 (ja) | Ｄ／ａ変換回路 | |
| JPH0461530B2 (ja) | ||
| KR950007402Y1 (ko) | A/d변환기의 분해능 향상 회로 | |
| JPH05152951A (ja) | アナログ・デイジタル変換方法 | |
| SU1197084A1 (ru) | Преобразователь код-напр жение | |
| JPH0730426A (ja) | Ｄ／ａ変換装置 | |
| JPH0444849B2 (ja) | ||
| JPH0581091B2 (ja) | ||
| JPH07123214B2 (ja) | Ｄ／ａ変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071022 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |