JPH07118649B2 - デイザ回路 - Google Patents
デイザ回路Info
- Publication number
- JPH07118649B2 JPH07118649B2 JP61001801A JP180186A JPH07118649B2 JP H07118649 B2 JPH07118649 B2 JP H07118649B2 JP 61001801 A JP61001801 A JP 61001801A JP 180186 A JP180186 A JP 180186A JP H07118649 B2 JPH07118649 B2 JP H07118649B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- converter
- dither
- conversion
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 claims description 52
- 238000005070 sampling Methods 0.000 claims description 10
- 230000005236 sound signal Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 238000013139 quantization Methods 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000009966 trimming Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B14/00—Transmission systems not characterised by the medium used for transmission
- H04B14/02—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
- H04B14/04—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation using pulse code modulation
- H04B14/046—Systems or methods for reducing noise or bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0636—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain
- H03M1/0639—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、A/D変換やD/A変換のリニアリティ改善手段
であるディザ(dither)回路の改良に関し、従来のもの
に比べて小信号での誤差を少なくするとともに、アナロ
グでの加減算における精度誤差等の影響を少なくして、
ディザを容易に実現したものである。
であるディザ(dither)回路の改良に関し、従来のもの
に比べて小信号での誤差を少なくするとともに、アナロ
グでの加減算における精度誤差等の影響を少なくして、
ディザを容易に実現したものである。
A/D変換やD/A変換においては、原理的に量子化ノイズが
発生する。この量子化ノイズはよく知られているよう
に、信号が大きい場合は信号とは無相関であるホワイト
ノイズとなるが、小レベルの信号に対しては信号と相関
の強い歪となり、オーディオ用として使用した場合非常
に耳ざわりなものとなる。この改善手段としてディザ回
路の導入が考えられている。
発生する。この量子化ノイズはよく知られているよう
に、信号が大きい場合は信号とは無相関であるホワイト
ノイズとなるが、小レベルの信号に対しては信号と相関
の強い歪となり、オーディオ用として使用した場合非常
に耳ざわりなものとなる。この改善手段としてディザ回
路の導入が考えられている。
ディザ回路は、入力信号にディザ(ノイズ信号)を重畳
してA/DまたはD/A変換し、変換後の信号からディザを減
算する(減算形の場合)ものである。すなわち、A/D変
換の場合は、第2図に示すように、ノイズジェネレータ
10から発生するディザ(ディジタル信号)をD/A変換器1
2でアナログ信号に変換し、これを加算器14で入力アナ
ログ信号に重畳してA/D変換器16でA/D変換し、引算器18
においてA/D変換器16の出力からディザを減算して、デ
ィジタル出力を得る。
してA/DまたはD/A変換し、変換後の信号からディザを減
算する(減算形の場合)ものである。すなわち、A/D変
換の場合は、第2図に示すように、ノイズジェネレータ
10から発生するディザ(ディジタル信号)をD/A変換器1
2でアナログ信号に変換し、これを加算器14で入力アナ
ログ信号に重畳してA/D変換器16でA/D変換し、引算器18
においてA/D変換器16の出力からディザを減算して、デ
ィジタル出力を得る。
また、D/A変換の場合は、第3図に示すように、ノイズ
ジェネレータ10から発生するディザ(ディジタル信号)
を加算器14で入力ディジタル信号に重畳し、これをD/A
変換器16でD/A変換し、引算器18においてD/A変換器20の
出力からディザを減算して、アナログ出力を得る。
ジェネレータ10から発生するディザ(ディジタル信号)
を加算器14で入力ディジタル信号に重畳し、これをD/A
変換器16でD/A変換し、引算器18においてD/A変換器20の
出力からディザを減算して、アナログ出力を得る。
古典的な意味でのディザとは、量子化誤差に伴なう量子
化雑音を低減するためのものであり、LSB(最下位ビッ
ト)1ビット分の振幅ノイズを与えるだけのもの(当然
ノイズレベルは増加する。)と、ノイズを重畳してA/D
またはD/A変換した後ノイズだけを減算してノイズレベ
ルの増加を防ぐものとがある。
化雑音を低減するためのものであり、LSB(最下位ビッ
ト)1ビット分の振幅ノイズを与えるだけのもの(当然
ノイズレベルは増加する。)と、ノイズを重畳してA/D
またはD/A変換した後ノイズだけを減算してノイズレベ
ルの増加を防ぐものとがある。
A/DまたはD/A変換器が理想的であれば、ディザに使うノ
イズの振幅は±1/2LSBでよいことになるが、実際にはこ
れよりも十分大きな値のほうが効果がある。これはたと
えば16ビットの変換器があるとしても、精度は必ずしも
16ビットあるわけではなく、変換誤差により、一般的な
ものでは14〜15ビット程度に精度が落ちることによる。
このような変換器に対して大振幅のディザが有効である
のは、本来のディザの効果よりも大振幅のディザにより
変換誤差が分散され、変換器の単調性が改善されて、リ
ニアリティが向上することによると考えられる。
イズの振幅は±1/2LSBでよいことになるが、実際にはこ
れよりも十分大きな値のほうが効果がある。これはたと
えば16ビットの変換器があるとしても、精度は必ずしも
16ビットあるわけではなく、変換誤差により、一般的な
ものでは14〜15ビット程度に精度が落ちることによる。
このような変換器に対して大振幅のディザが有効である
のは、本来のディザの効果よりも大振幅のディザにより
変換誤差が分散され、変換器の単調性が改善されて、リ
ニアリティが向上することによると考えられる。
すなわち、第4図に示すように、A/D変換器に変換誤差
があると、小振幅の入力アナログ信号Sに対し、出力デ
ィジタル信号はS′で示すように歪むが、入力信号Sに
大振幅のディザDを重畳することにより、本来Aの範囲
で変換されていたものが、Bという広い範囲を使って変
換されることになり(ディザは変換後に減算する。)、
変換誤差が分散され、リニアリティが改善される。した
がって、変換器の精度が悪いものほど、大振幅のディザ
が必要となる。
があると、小振幅の入力アナログ信号Sに対し、出力デ
ィジタル信号はS′で示すように歪むが、入力信号Sに
大振幅のディザDを重畳することにより、本来Aの範囲
で変換されていたものが、Bという広い範囲を使って変
換されることになり(ディザは変換後に減算する。)、
変換誤差が分散され、リニアリティが改善される。した
がって、変換器の精度が悪いものほど、大振幅のディザ
が必要となる。
ここで、A/D変換器、D/A変換器の精度の決定要因を考え
てみる。
てみる。
A/D変換器は、一般にD/A変換器とフィードバック回路に
より構成されるため、その精度はD/A変換器の影響が大
きい。
より構成されるため、その精度はD/A変換器の影響が大
きい。
D/A変換器は、一般的に抵抗トリミングによって精度を
出している。このため、最も重み付けの大きいMSB(最
上位ビット)に対応する抵抗が最も厳しい精度を要求さ
れ、結果としてD/A変換器はMSBが切り替わるとき最も大
きな誤差を生じるものが多い。また、トリミングによっ
て一個ずつ精度を出していくため、その誤差は一個ずつ
すべて異なる値となり、ばらつきも多い。
出している。このため、最も重み付けの大きいMSB(最
上位ビット)に対応する抵抗が最も厳しい精度を要求さ
れ、結果としてD/A変換器はMSBが切り替わるとき最も大
きな誤差を生じるものが多い。また、トリミングによっ
て一個ずつ精度を出していくため、その誤差は一個ずつ
すべて異なる値となり、ばらつきも多い。
A/D変換器もD/A変換器を使って構成しているため、同じ
ことが言えるが、1回のA/D変換に対しD/A変換器をビッ
ト数だけ動作させるため、高速動作となり、一般にD/A
変換器より精度はさらに悪くなり、ディザの必要度はD/
A変換器より高い。
ことが言えるが、1回のA/D変換に対しD/A変換器をビッ
ト数だけ動作させるため、高速動作となり、一般にD/A
変換器より精度はさらに悪くなり、ディザの必要度はD/
A変換器より高い。
特に、コンパクトディスクやディジタルオーディオテー
プレコーダ等のPCMオーディオでは、MSBは信号の極性を
示すサインビットとなっており、入力信号のゼロクロス
で切換わるので、小信号時の音質への影響はきわめて大
きい。
プレコーダ等のPCMオーディオでは、MSBは信号の極性を
示すサインビットとなっており、入力信号のゼロクロス
で切換わるので、小信号時の音質への影響はきわめて大
きい。
ディザの目的は主に小信号時の特性改善にあるため、前
記のようなMSBの誤差に対して有効なものでないと意味
をもたない。先にも述べたように、MSBでの誤差は変換
器の誤差の中で最も大きいものである確率が最も高く、
またばらつきも考えるとかなり大振幅のディザを考えて
おかなければならないことにある。
記のようなMSBの誤差に対して有効なものでないと意味
をもたない。先にも述べたように、MSBでの誤差は変換
器の誤差の中で最も大きいものである確率が最も高く、
またばらつきも考えるとかなり大振幅のディザを考えて
おかなければならないことにある。
しかし、これは製品への応用を考えると非常に困難がつ
きまとう。なぜならば、ディザは変換器の前後で加減算
を行なうが、少なくともその一方はアナログでの加減算
となりここでの精度が問題となるからである。すなわ
ち、ノイズジェネレータ出力をD/A変換して作成した加
減算用ディザに、トリミング誤差等が生じ易くなってし
まい、正確な減算が難しくなる。したがって、大振幅と
はいうもののあまり大きい量(ビット数大)のディザは
精度誤差の面から実現しにくい。
きまとう。なぜならば、ディザは変換器の前後で加減算
を行なうが、少なくともその一方はアナログでの加減算
となりここでの精度が問題となるからである。すなわ
ち、ノイズジェネレータ出力をD/A変換して作成した加
減算用ディザに、トリミング誤差等が生じ易くなってし
まい、正確な減算が難しくなる。したがって、大振幅と
はいうもののあまり大きい量(ビット数大)のディザは
精度誤差の面から実現しにくい。
製品化からの要求としてはアナログでの加減算は絶対精
度およびドリフト等の問題があり、ラフな調整で済むこ
とが望ましく、これが大振幅ディザの実用を難かしくし
ている。
度およびドリフト等の問題があり、ラフな調整で済むこ
とが望ましく、これが大振幅ディザの実用を難かしくし
ている。
これに対する解決方法の一つとして、帯域集中ディザが
提案されている。これは、ディザに使用するノイズに人
間の耳で聞こえにくい帯域のものを使用するものである
(一般に高い周波数帯を使う。)。しかし、この方法に
はこのようなノイズを発生させるジェネレータが複雑に
なるという問題がある。
提案されている。これは、ディザに使用するノイズに人
間の耳で聞こえにくい帯域のものを使用するものである
(一般に高い周波数帯を使う。)。しかし、この方法に
はこのようなノイズを発生させるジェネレータが複雑に
なるという問題がある。
この発明は、従来の技術における上述した問題点を解決
して、小信号での誤差をより少なくするとともに、アナ
ログでの加減算における精度誤差等の影響を少なくした
ディザ回路を提供しようとするものである。
して、小信号での誤差をより少なくするとともに、アナ
ログでの加減算における精度誤差等の影響を少なくした
ディザ回路を提供しようとするものである。
〔問題点を解決するための手段〕 この発明は、オーディオ信号をA/D変換またはD/A変換す
るA/D変換器またはD/A変換器と、このA/D変換器またはD
/A変換器の入力にディザを加算する加算器と、このA/D
変換器またはD/A変換器の出力からディザを減算する減
算器と、 第1の信号の生成手段と第2の信号の生成手段とこれら
第1および第2の信号の加算手段とで構成され、該加算
手段の出力を前記デイザとして供給するデイザ発生器と
からなり、第1の信号の周波数が、前記A/D変換またはD
/A変換のサンプリング信号周波数Fsの1/2でかつ当該サ
ンプリング信号に同期し、同第1の信号の振幅レベル
が、小信号のオーディオ信号入力時のA/D変換またはD/A
変換が前記A/D変換器またはD/A変換器における変換上最
も重み付けが大きい点を避けた2つの領域で行なわれる
ような比較的大振幅レベルに設定され、第2の信号はそ
の周波数および振幅レベルが不特定のランダムノイズで
ありその最大振幅レベルが、前記第1の信号の振幅レベ
ルに対して比較的小振幅レベルに設定されていることを
特徴とするものである。
るA/D変換器またはD/A変換器と、このA/D変換器またはD
/A変換器の入力にディザを加算する加算器と、このA/D
変換器またはD/A変換器の出力からディザを減算する減
算器と、 第1の信号の生成手段と第2の信号の生成手段とこれら
第1および第2の信号の加算手段とで構成され、該加算
手段の出力を前記デイザとして供給するデイザ発生器と
からなり、第1の信号の周波数が、前記A/D変換またはD
/A変換のサンプリング信号周波数Fsの1/2でかつ当該サ
ンプリング信号に同期し、同第1の信号の振幅レベル
が、小信号のオーディオ信号入力時のA/D変換またはD/A
変換が前記A/D変換器またはD/A変換器における変換上最
も重み付けが大きい点を避けた2つの領域で行なわれる
ような比較的大振幅レベルに設定され、第2の信号はそ
の周波数および振幅レベルが不特定のランダムノイズで
ありその最大振幅レベルが、前記第1の信号の振幅レベ
ルに対して比較的小振幅レベルに設定されていることを
特徴とするものである。
A/D変換器やD/A変換器の誤差は、前述のように、MSBの
切り替わる点が最も大きくなる確率が高く、LSBに近い
ビットほど重みづけが小さいため誤差は一般的に少なく
なる。
切り替わる点が最も大きくなる確率が高く、LSBに近い
ビットほど重みづけが小さいため誤差は一般的に少なく
なる。
第5図は、全ビットの中で誤差が大きくなりやすい点を
示したものである。AはMSBの切替点、Bは2ビット目
の切替点、Cは3ビット目の切替点、Dは4ビット目の
切替点である。誤差の絶対量はA>B>C>Dとなるこ
とが多い。
示したものである。AはMSBの切替点、Bは2ビット目
の切替点、Cは3ビット目の切替点、Dは4ビット目の
切替点である。誤差の絶対量はA>B>C>Dとなるこ
とが多い。
第5図からもわかるように、ゼロクロス点付近ではA点
を除けば比較的誤差の少ない部分である。このことによ
り小信号時にはA点を避けて使用することが考えられ
る。A点を避けて使えば誤差は少なく精度が上がるため
ディザは比較的小さな振幅で十分な効果を持つ。
を除けば比較的誤差の少ない部分である。このことによ
り小信号時にはA点を避けて使用することが考えられ
る。A点を避けて使えば誤差は少なく精度が上がるため
ディザは比較的小さな振幅で十分な効果を持つ。
A点を避けるための最も簡単な方法は入力信号に直流を
重畳してやりDCオフセットによりA点を避ける方法であ
るが、この方法では波形のクリップレベルが正負でそろ
わないこと、信号レベルが極めて小さいときはよいが、
あるレベルでA点を通るとき急に歪が増すなどの問題を
残す。
重畳してやりDCオフセットによりA点を避ける方法であ
るが、この方法では波形のクリップレベルが正負でそろ
わないこと、信号レベルが極めて小さいときはよいが、
あるレベルでA点を通るとき急に歪が増すなどの問題を
残す。
これに対し、この発明では、ディザとしてノイズだけで
なくA/D変換またはD/A変換のサンプリング周波数Fsに同
期した1/2Fsの周波数信号も重畳するようにしている。1
/2Fsの信号のピーク点をサンプリング周波数Fsでサンプ
リングすると第6図のようになる。この1/2Fs信号はサ
ンプリング周波数Fsに同期しているためサンプリングさ
れた値は実際には二値しか取り得ない。
なくA/D変換またはD/A変換のサンプリング周波数Fsに同
期した1/2Fsの周波数信号も重畳するようにしている。1
/2Fsの信号のピーク点をサンプリング周波数Fsでサンプ
リングすると第6図のようになる。この1/2Fs信号はサ
ンプリング周波数Fsに同期しているためサンプリングさ
れた値は実際には二値しか取り得ない。
A/D変換器に1/2Fs信号を入力したときの状態を第7図に
示す。
示す。
これによれば、a1,a2という二点のみを使って波形が変
換できることがわかる。
換できることがわかる。
次に、この1/2Fs信号を大振幅デイザとして小振幅の信
号を変換することを考える。第8図は、小振幅の信号に
1/2Fs信号を重畳した信号を入力として、A/D変換したも
のである。これによれば、A/D変換出力から1/2Fs信号を
取り除けば信号はDCオフセットなしで変換誤差の大きい
A点を使わずに変換されたことになり、変換誤差の少な
い変換が可能になる。また、単にA点を使わないだけで
なく変換をa1付近とa2付近の2点、すなわち2つの領域
で行なうためディザのしてのリニアリティ改善効果も当
然もつ。入力信号の振幅が大きくなってくるといずれは
A点を使うことになるが、このときもDCオフセットの重
畳に比べて次の2つの優位性がある。
号を変換することを考える。第8図は、小振幅の信号に
1/2Fs信号を重畳した信号を入力として、A/D変換したも
のである。これによれば、A/D変換出力から1/2Fs信号を
取り除けば信号はDCオフセットなしで変換誤差の大きい
A点を使わずに変換されたことになり、変換誤差の少な
い変換が可能になる。また、単にA点を使わないだけで
なく変換をa1付近とa2付近の2点、すなわち2つの領域
で行なうためディザのしてのリニアリティ改善効果も当
然もつ。入力信号の振幅が大きくなってくるといずれは
A点を使うことになるが、このときもDCオフセットの重
畳に比べて次の2つの優位性がある。
1つは1/2Fs信号の重畳は非常に大振幅のものを使用で
き信号がかなり大きなレベルでA点を使うようにできる
点である。これは1/2Fsという周波数が伝送可能である
最高の周波数であり(標本化定理)、一般的にはこの周
波数まで使用することはなく、D/A変換後のローパスフ
ィルタが1/2Fsではかなりの減衰量をもっているように
設計されるため、加減算で完全に取り除けなくてもフィ
ルタで減衰されて実用上問題ないレベルとなることによ
る。信号レベルがある程度大きい状態でA点の大きな量
子化ノイズが発生しても、信号とは無相関になりやすく
小レベルのときほど耳につくことはない。
き信号がかなり大きなレベルでA点を使うようにできる
点である。これは1/2Fsという周波数が伝送可能である
最高の周波数であり(標本化定理)、一般的にはこの周
波数まで使用することはなく、D/A変換後のローパスフ
ィルタが1/2Fsではかなりの減衰量をもっているように
設計されるため、加減算で完全に取り除けなくてもフィ
ルタで減衰されて実用上問題ないレベルとなることによ
る。信号レベルがある程度大きい状態でA点の大きな量
子化ノイズが発生しても、信号とは無相関になりやすく
小レベルのときほど耳につくことはない。
もう1つは、DCオフセットの重畳ではA点の非直線性は
信号波形の1か所に集中して表われ、信号と相関を持ち
やすいが、1/2Fsの重畳ではディザ効果により歪が分散
され耳につきにくくなる。
信号波形の1か所に集中して表われ、信号と相関を持ち
やすいが、1/2Fsの重畳ではディザ効果により歪が分散
され耳につきにくくなる。
大振幅1/2FsによりA点の影響を除いておけば、本来の
ランダムノイズによるデイザは従来の大振幅ディザに比
べて比較的小振幅で十分な効果を持ち、加減算の精度も
振幅の減少に伴いそれほど高いものを必要としなくな
り、実用化が容易となる。
ランダムノイズによるデイザは従来の大振幅ディザに比
べて比較的小振幅で十分な効果を持ち、加減算の精度も
振幅の減少に伴いそれほど高いものを必要としなくな
り、実用化が容易となる。
この発明の一実施例を第1図に示す。第1図では、入力
アナログ信号をA/D変換し、その出力ディジタル信号をD
/A変換して元のアナログ信号に戻す構成を示している。
アナログ信号をA/D変換し、その出力ディジタル信号をD
/A変換して元のアナログ信号に戻す構成を示している。
第1図において、ノイズジェネレータ22からは、ランダ
ムノイズ(第2の信号)がディジタル信号で出力され
る。また、1/2Fs発生器23からは、ディジタル系のサン
プリング周波数Fsの1/2の周波数の信号1/2Fs(第1の信
号)がディジタル信号で出力される。これらの信号は、
加算器24,26で加算されて、それぞれディザが作成され
る。
ムノイズ(第2の信号)がディジタル信号で出力され
る。また、1/2Fs発生器23からは、ディジタル系のサン
プリング周波数Fsの1/2の周波数の信号1/2Fs(第1の信
号)がディジタル信号で出力される。これらの信号は、
加算器24,26で加算されて、それぞれディザが作成され
る。
ディザは、D/A変換器28でアナログ信号に変換され、加
算器30で入力アナログ信号に重畳される。ディザが重畳
された信号は、A/D変換器32でディジタル信号に変換さ
れる。変換されたディジタル信号は、減算器34において
ディザが減算され、入力アナログ信号に対応したデイジ
タル信号が得られる。
算器30で入力アナログ信号に重畳される。ディザが重畳
された信号は、A/D変換器32でディジタル信号に変換さ
れる。変換されたディジタル信号は、減算器34において
ディザが減算され、入力アナログ信号に対応したデイジ
タル信号が得られる。
また、デイザは加算器42で入力ディジタル信号に重畳さ
れる。ディザが重畳された信号は、D/A変換器40でアナ
ログ信号に変換される。ディザは、D/A変換器36でアナ
ログ信号に変換される。引算器38は、D/A変換器40の出
力アナログ信号からディザを減算して、入力ディジタル
信号に対応したアナログ信号を得る。
れる。ディザが重畳された信号は、D/A変換器40でアナ
ログ信号に変換される。ディザは、D/A変換器36でアナ
ログ信号に変換される。引算器38は、D/A変換器40の出
力アナログ信号からディザを減算して、入力ディジタル
信号に対応したアナログ信号を得る。
A/D変換器32内のD/A変換器(図示せず)では、1/2Fs信
号が重畳された信号を扱うので、前記第8図のように小
信号時にはA点を避けて変換が行なわれる。したがっ
て、変換上最も重み付けが大きく誤差が最も大きくなる
確率の高いA点を避けられるので、変換誤差が少なくて
すむ。変換誤差が少ないので、ノイズジェネレータ22に
よるランダムノイズの重畳は比較的小振幅ですむ。ラン
ダムノイズが比較的小振幅ですむので、ディジタル加算
器30およびD/A変換器28の精度も楽となり実用化が容易
となる。なお、これらにおける1/2Fs信号の加減算誤差
は、前述したように、後段のフィルタ等で充分除去可能
なものであるから、それほど高精度であることは要求さ
れない。
号が重畳された信号を扱うので、前記第8図のように小
信号時にはA点を避けて変換が行なわれる。したがっ
て、変換上最も重み付けが大きく誤差が最も大きくなる
確率の高いA点を避けられるので、変換誤差が少なくて
すむ。変換誤差が少ないので、ノイズジェネレータ22に
よるランダムノイズの重畳は比較的小振幅ですむ。ラン
ダムノイズが比較的小振幅ですむので、ディジタル加算
器30およびD/A変換器28の精度も楽となり実用化が容易
となる。なお、これらにおける1/2Fs信号の加減算誤差
は、前述したように、後段のフィルタ等で充分除去可能
なものであるから、それほど高精度であることは要求さ
れない。
D/A変換器40においても、1/2Fs信号が重畳された信号を
扱うので、前記第8図のように小信号時にA点を避けて
変換が行なわれる。
扱うので、前記第8図のように小信号時にA点を避けて
変換が行なわれる。
したがって、変換上最も重み付けが大きく誤差が最も大
きくなる確率の高いA点を避けられるので、変換誤差が
少なくてすむ。変換誤差が少ないので、ノイズジェネレ
ータ22によるランダムノイズの重畳は比較的小振幅です
む。ランダムノイズが比較的小振幅ですむので、ディジ
タル減算器38およびD/A変換器36の精度も楽となり実用
化が容易となる。なお、これらにおける1/2Fs信号の加
減算誤差は、やはりフィルタで充分除去されるので、そ
れほで精度は要求されない。
きくなる確率の高いA点を避けられるので、変換誤差が
少なくてすむ。変換誤差が少ないので、ノイズジェネレ
ータ22によるランダムノイズの重畳は比較的小振幅です
む。ランダムノイズが比較的小振幅ですむので、ディジ
タル減算器38およびD/A変換器36の精度も楽となり実用
化が容易となる。なお、これらにおける1/2Fs信号の加
減算誤差は、やはりフィルタで充分除去されるので、そ
れほで精度は要求されない。
以上説明したようにこの発明によれば、加減算されるデ
ィザ信号として、変換系で伝送可能な最大周波数の1/2F
sのみ大振幅でそれ以外の周波数成分は相対的に振幅の
小さい特殊なスペクトラム形状を有するランダムノイズ
信号を用いたので、1/2Fsの加減算によって小信号のオ
ーディオ信号入力時のA/D変換またはD/A変換が前記A/D
変換器またはD/A変換器における変換上最も重み付けが
大きい点を避けた2つの領域で行なわれ変換誤差が減少
する分だけ、それ以外のランダムノイズ成分による従来
の加減算形ディザの振幅を小さくしても全体としては充
分なリニアリティ改善効果を実現することができ、同時
に、ランダムノイズ成分が実質的に小さくて済むため従
来の加減算形ディザ構成において加減算成分を大振幅化
してよりリニアリティを改善しようとした時に生じてい
た減算精度等の問題が容易に回避できる。なお1/2Fsの
成分が大振幅となるが、この周波数成分の減算は少々誤
差があったとしてもフィルタ等で充分除去できるのでそ
れほどの精度が要求されない。したがって、この発明に
よれば、全体として、加算器や減算器の精度はそれほど
要求されず、充分なるリニアリティ改善効果が得られ、
この種ディザ回路の実用化が容易となる。
ィザ信号として、変換系で伝送可能な最大周波数の1/2F
sのみ大振幅でそれ以外の周波数成分は相対的に振幅の
小さい特殊なスペクトラム形状を有するランダムノイズ
信号を用いたので、1/2Fsの加減算によって小信号のオ
ーディオ信号入力時のA/D変換またはD/A変換が前記A/D
変換器またはD/A変換器における変換上最も重み付けが
大きい点を避けた2つの領域で行なわれ変換誤差が減少
する分だけ、それ以外のランダムノイズ成分による従来
の加減算形ディザの振幅を小さくしても全体としては充
分なリニアリティ改善効果を実現することができ、同時
に、ランダムノイズ成分が実質的に小さくて済むため従
来の加減算形ディザ構成において加減算成分を大振幅化
してよりリニアリティを改善しようとした時に生じてい
た減算精度等の問題が容易に回避できる。なお1/2Fsの
成分が大振幅となるが、この周波数成分の減算は少々誤
差があったとしてもフィルタ等で充分除去できるのでそ
れほどの精度が要求されない。したがって、この発明に
よれば、全体として、加算器や減算器の精度はそれほど
要求されず、充分なるリニアリティ改善効果が得られ、
この種ディザ回路の実用化が容易となる。
第1図は、この発明の一実施例を示すブロック図であ
る。 第2図は、従来のディザ回路を具えたA/D変換器を示す
ブロック図である。 第3図は従来のディザ回路を具えたD/A変換器を示すブ
ロック図である。 第4図は、A/D,D/A変換における変換誤差の大きい点を
示す図である。 第5図は、A/D変換器における変換誤差を示す図であ
る。 第6図は、1/2Fs信号のピーク点をサンプリングFs周波
数Fsでサンプリングした状態を示す図である。 第7図は、A/D変換器に1/2Fs信号を入力したときの状態
を示す図である。 第8図は、1/2Fsをディザとして小振幅の信号をA/D変換
する状態を示す図である。 22,23,24,26……ディザ発生器(22……ノイズジェネレ
ータ、23……1/2Fs信号発生器、24,26……加算器)、30
……ディジタル加算器、32……A/D変換器、38……ディ
ジタル減算器、28,36,40……D/A変換器。
る。 第2図は、従来のディザ回路を具えたA/D変換器を示す
ブロック図である。 第3図は従来のディザ回路を具えたD/A変換器を示すブ
ロック図である。 第4図は、A/D,D/A変換における変換誤差の大きい点を
示す図である。 第5図は、A/D変換器における変換誤差を示す図であ
る。 第6図は、1/2Fs信号のピーク点をサンプリングFs周波
数Fsでサンプリングした状態を示す図である。 第7図は、A/D変換器に1/2Fs信号を入力したときの状態
を示す図である。 第8図は、1/2Fsをディザとして小振幅の信号をA/D変換
する状態を示す図である。 22,23,24,26……ディザ発生器(22……ノイズジェネレ
ータ、23……1/2Fs信号発生器、24,26……加算器)、30
……ディジタル加算器、32……A/D変換器、38……ディ
ジタル減算器、28,36,40……D/A変換器。
Claims (1)
- 【請求項1】オーディオ信号をA/D変換またはD/A変換す
るA/D変換器またはD/A変換器と、 このA/D変換器またはD/A変換器の入力にディザを加算す
る加算器と、 このA/D変換器またはD/A変換器の出力からディザを減算
する減算器と、 第1の信号の生成手段と第2の信号の生成手段とこれら
第1および第2の信号の加算手段とで構成され、該加算
手段の出力を前記デイザとして供給するデイザ発生器と を具備してなり、 前記第1の信号は、その周波数が、前記A/D変換またはD
/A変換のサンプリング信号周波数Fsの1/2でかつ当該サ
ンプリング信号に同期し、その振幅レベルが、小信号の
オーディオ信号入力時のA/D変換またはD/A変換が前記A/
D変換器またはD/A変換器における変換上最も重み付けが
大きい点を避けた2つの領域で行なわれるような比較的
大振幅レベルに設定され、 前記第2の信号は、その周波数および振幅レベルが不特
定のランダムノイズであり、その最大振幅レベルが、前
記第1の信号の振幅レベルに対して比較的小振幅レベル
に設定されている ことを特徴とするディザ回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61001801A JPH07118649B2 (ja) | 1986-01-08 | 1986-01-08 | デイザ回路 |
US07/220,419 US4812846A (en) | 1986-01-08 | 1988-07-19 | Dither circuit using dither including signal component having frequency half of sampling frequency |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61001801A JPH07118649B2 (ja) | 1986-01-08 | 1986-01-08 | デイザ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62159918A JPS62159918A (ja) | 1987-07-15 |
JPH07118649B2 true JPH07118649B2 (ja) | 1995-12-18 |
Family
ID=11511675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61001801A Expired - Fee Related JPH07118649B2 (ja) | 1986-01-08 | 1986-01-08 | デイザ回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4812846A (ja) |
JP (1) | JPH07118649B2 (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2573850B2 (ja) * | 1987-09-14 | 1997-01-22 | ティアツク株式会社 | アナログ−デイジタル変換装置 |
JPH0228713A (ja) * | 1988-04-26 | 1990-01-30 | Mitsubishi Electric Corp | 信号取得装置及び方法 |
AU623462B2 (en) * | 1989-02-03 | 1992-05-14 | Alcatel Australia Limited | Digital converter |
JPH02301327A (ja) * | 1989-05-16 | 1990-12-13 | Pioneer Electron Corp | ディジタル・アナログ変換回路 |
FI90595C (fi) * | 1989-12-22 | 1994-02-25 | Valtion Teknillinen | Menetelmä ja mittausjärjestely sähkötehon ja/tai -energian mittaamiseksi |
US5187481A (en) * | 1990-10-05 | 1993-02-16 | Hewlett-Packard Company | Combined and simplified multiplexing and dithered analog to digital converter |
GB2253103B (en) * | 1991-02-23 | 1994-08-31 | Motorola Inc | Video analog-to-digital converter |
US5305005A (en) * | 1991-06-27 | 1994-04-19 | Tdk Corporation | Analog to digital converter system |
US5250948A (en) * | 1991-12-19 | 1993-10-05 | Eastman Kodak Company | High level resolution enhancement for dual-range A/D conversion |
US5351084A (en) * | 1992-07-02 | 1994-09-27 | Global Telecommunications Industries, Inc. | Compressed video bit rate reduction system |
US7064749B1 (en) * | 1992-11-09 | 2006-06-20 | Adc Technology Inc. | Portable communicator |
US5311180A (en) * | 1993-01-15 | 1994-05-10 | The United States Of America As Represented By The Secretary Of The Navy | Digital circuit for the introduction and later removal of dither from an analog signal |
US5493298A (en) * | 1993-03-01 | 1996-02-20 | Hewlett-Packard Company | Dithered analog-to-digital converter |
US5406949A (en) * | 1994-07-18 | 1995-04-18 | Siemens Medical System | Digital processing for steerable CW doppler |
US5562097A (en) * | 1994-10-11 | 1996-10-08 | Siemens Medical Systems, Inc. | User control for steerable CW doppler |
JP3334419B2 (ja) * | 1995-04-20 | 2002-10-15 | ソニー株式会社 | ノイズ低減方法及びノイズ低減装置 |
FR2794309B1 (fr) * | 1999-05-28 | 2001-08-31 | Thomson Csf | Dispositif compensateur de la non-linearite d'un convertisseur analogique-numerique |
US6515599B1 (en) * | 2000-03-22 | 2003-02-04 | Lucent Technologies Inc. | High-power selective signal attenuator and method of attenuation |
US8958789B2 (en) | 2002-12-03 | 2015-02-17 | Adc Telecommunications, Inc. | Distributed digital antenna system |
US6950048B1 (en) | 2004-04-02 | 2005-09-27 | Tektronix, Inc. | Dither system for a quantizing device |
US6911925B1 (en) | 2004-04-02 | 2005-06-28 | Tektronix, Inc. | Linearity compensation by harmonic cancellation |
WO2009149552A1 (en) * | 2008-06-09 | 2009-12-17 | Universite De Montreal | Method and module for improving image fidelity |
US8004436B2 (en) * | 2008-10-09 | 2011-08-23 | Analog Devices, Inc. | Dithering technique for reducing digital interference |
JP5440758B2 (ja) * | 2009-05-07 | 2014-03-12 | セイコーエプソン株式会社 | A/d変換回路、電子機器及びa/d変換方法 |
US8174418B2 (en) * | 2009-07-14 | 2012-05-08 | Honeywell International Inc. | Inexpensively improving resolution and reducing noise of low-noise signals |
JP5589780B2 (ja) * | 2010-11-08 | 2014-09-17 | セイコーエプソン株式会社 | A/d変換回路、電子機器及びa/d変換方法 |
US8766836B2 (en) * | 2012-02-10 | 2014-07-01 | Analog Devices, Inc. | Sigma delta modulator with dither |
JP5549824B2 (ja) * | 2013-07-01 | 2014-07-16 | セイコーエプソン株式会社 | A/d変換回路、電子機器及びa/d変換方法 |
WO2020263142A1 (en) * | 2019-06-28 | 2020-12-30 | Telefonaktiebolaget Lm Ericsson (Publ) | Radio transceiver device configured for dithering of a received signal |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3877022A (en) * | 1973-05-14 | 1975-04-08 | Weston Instruments Inc | Enhancing resolution in analog-to-digital conversion by adding statistically controlled noise to the analog input signal |
JPS519673A (en) * | 1974-07-15 | 1976-01-26 | Yokogawa Electric Works Ltd | Anarogu deijitaruhenkanki |
JPS51137360A (en) * | 1975-05-22 | 1976-11-27 | Yokogawa Hokushin Electric Corp | Analog digital convertor |
US4447803A (en) * | 1980-01-09 | 1984-05-08 | Tektronix, Inc. | Offset digital dither generator |
JPS56136027A (en) * | 1980-03-27 | 1981-10-23 | Victor Co Of Japan Ltd | Signal processor having quantization distortion reduced |
JPS58168323A (ja) * | 1982-03-29 | 1983-10-04 | Yoshio Yamazaki | 信号量子化装置 |
-
1986
- 1986-01-08 JP JP61001801A patent/JPH07118649B2/ja not_active Expired - Fee Related
-
1988
- 1988-07-19 US US07/220,419 patent/US4812846A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPS62159918A (ja) | 1987-07-15 |
US4812846A (en) | 1989-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07118649B2 (ja) | デイザ回路 | |
JP2573850B2 (ja) | アナログ−デイジタル変換装置 | |
US5148163A (en) | Digital to analog conversion circuit with dither and overflow prevention | |
GB2202100A (en) | Analogue-to-digital converter | |
US5963157A (en) | Method and apparatus for the addition and removal of a dither signal | |
JPH05268082A (ja) | アナログ・ディジタル変換器 | |
JPH0611114B2 (ja) | アナログ−ディジタル変換装置 | |
EP0430449B1 (en) | Method and apparatus for linearizing the output of a digital-to-analog converter | |
JP2993399B2 (ja) | D/aコンバータ回路 | |
US4864305A (en) | D/A converter | |
JPH0469455B2 (ja) | ||
JPS58168323A (ja) | 信号量子化装置 | |
JPH08293793A (ja) | ビデオ無線周波又は中間周波信号のa/d変換用回路 | |
JPH0611117B2 (ja) | ディジタル−アナログ変換装置 | |
US5955979A (en) | System and method for compensating for glitch errors in a D/A converter | |
JPS59104826A (ja) | A/d変換装置 | |
JPH01198830A (ja) | ディジタル・アナログ変換装置 | |
JPH0646287A (ja) | 映像信号フィードバッククランプ回路 | |
JP2751177B2 (ja) | ディジタル・アナログ変換装置 | |
JPH0685680A (ja) | Σδデータコンバータ | |
JPH0446016B2 (ja) | ||
JPH0821858B2 (ja) | ディジタル・アナログ変換装置 | |
JPS633520A (ja) | Pcm受信機 | |
JPH05152951A (ja) | アナログ・デイジタル変換方法 | |
JPH0730426A (ja) | D/a変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |