JP5549824B2 - A/d変換回路、電子機器及びa/d変換方法 - Google Patents
A/d変換回路、電子機器及びa/d変換方法 Download PDFInfo
- Publication number
- JP5549824B2 JP5549824B2 JP2013138428A JP2013138428A JP5549824B2 JP 5549824 B2 JP5549824 B2 JP 5549824B2 JP 2013138428 A JP2013138428 A JP 2013138428A JP 2013138428 A JP2013138428 A JP 2013138428A JP 5549824 B2 JP5549824 B2 JP 5549824B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- code
- signal
- conversion
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Description
果データとコードデータとに基づき求められる出力データが、入力信号のA/D変換データとして出力される。このようにすれば、時間的に変化するコードデータによりコードシフトが行われるようになり、A/D変換の特性を改善できる。
を変化させてコードシフトを実現できる。
図1に本実施形態のA/D変換回路の構成例を示す。このA/D変換回路は、比較回路10.制御回路20、第1のD/A変換回路DAC1、第2のD/A変換回路DAC2を含む。また、S/H(サンプル・ホールド)回路30やコードデータ生成部90を含むことができる。
はD/A変換回路により実現できる。
図4に本実施形態のA/D変換回路の詳細な構成例を示す。図4は、図1のDAC1、DAC2、比較回路10の詳細な構成例を示すものであり、DAC1、DAC2は電荷再分配型のD/A変換回路により構成される。
パシタの他端側に、キャパシタアレイ部42、スイッチアレイ部52と同様の構成のキャパシタアレイ部、スイッチアレイ部を設けてもよい。
ッチ制御される。例えばコードデータ生成部90は、逐次比較用データRDAの下位ビットデータのデータ範囲内において、1又は複数回のA/D変換タイミング毎に異なった値になるデータを、コードデータCDAとして出力する。
に対応するキャパシタCA4の他端は基準電圧VREFに設定される。また、他のキャパシタCA3〜CA1、CB4〜CB1の他端はGNDに設定される。
われる。具体的には、キャパシタCA1〜CAnの他端を、スイッチアレイ部331のスイッチ素子SA1〜SAnを用いて、D/A変換回路の入力値に応じて、基準電圧VREFもしくはGNDに接続されるかを切り替える。これより比較回路310の反転入力端子の比較ノードNCの電圧は、DACの出力値からVINのサンプリング電圧を引いた電圧になる。
、コードシフトを実現している。
図11に本実施形態のコードシフト手法を適用した全差動型のA/D変換回路の構成例を示す。図11のA/D変換回路は、比較回路10と、比較回路10の非反転入力端子に接続されるメインのD/A変換回路DAC1Pと、反転入力端子に接続されるメインのD/A変換回路DAC1Nを含む。また、比較回路10の非反転入力端子に接続されるコードシフト用のD/A変換回路DAC2Pと、反転入力端子に接続されるコードシフト用のD/A変換回路DAC2Nを含む。
図12に本実施形態のA/D変換回路を含む電子機器の構成例を示す。この電子機器は、センサー510、検出回路520、A/D変換回路530、処理部540を含む。なおこれらの一部の構成要素を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。例えば検出回路520、A/D変換回路530、処理部540は集積回路装置により実現できる。
SAR 逐次比較レジスタ、
CA1〜CA4、CB1〜CB4、CC1〜CC4 キャパシタ、
SA1〜SA4、SB1〜SB4、SC1〜SC4、SS1〜SS3 スイッチ素子、
CS1 第1の直列キャパシタ、CS2 第2の直列キャパシタ、
10 比較回路、20 制御回路、30 S/H回路、
41 第1のキャパシタアレイ部、42 第2のキャパシタアレイ部、
43 第3のキャパシタアレイ部、
51 第1のスイッチアレイ部、52 第2のスイッチアレイ部、
53 第3のスイッチアレイ部、90 コードデータ生成部、
310 比較回路、320 制御回路、330 S/H回路
Claims (6)
- 比較回路と、
前記比較回路からの比較結果信号によりレジスタ値が設定される逐次比較レジスタを有し、逐次比較用データを出力する制御回路と、
前記制御回路からの前記逐次比較用データをD/A変換して、前記逐次比較用データに対応するD/A出力信号を出力する第1のD/A変換回路と、
時間的に変化するコードデータをD/A変換して、前記コードデータに対応するコード信号を出力する第2のD/A変換回路を含み、
前記第1のD/A変換回路の最小分解能をRS1、前記第2のD/A変換回路の最小分解能をRS2とした場合に、RS2≧RS1であり、
前記比較回路は、
入力信号のサンプリング信号と、前記D/A出力信号および前記コード信号の加算信号とを比較する処理を行い、
前記制御回路は、
前記逐次比較レジスタの逐次比較結果データと前記コードデータとに基づき求められる出力データを、前記入力信号のA/D変換データとして出力することを特徴とするA/D変換回路。 - 請求項1において、
前記サンプリング信号と、前記D/A出力信号および前記コード信号の加算信号とを比較する処理を行う場合に、
前記制御回路は、前前記逐次比較結果データから前記コードデータを加算して前記入力信号のA/D変換データとして出力することを特徴とするA/D変換回路。 - 請求項1または2において、
前記コードデータを生成して、前記第2のD/A変換回路に対して出力するコードデータ生成部を含み、
前記コードデータ生成部は、
所定のデータ範囲内において、A/D変換のタイミング毎に異なった値になるデータを
、前記コードデータとして出力することを特徴とするA/D変換回路。 - 請求項1ないし3のいずれか一項において、
前記第1のD/A変換回路及び前記第2のD/A変換回路は、電荷再分配型のD/A変換回路であることを特徴とするA/D変換回路。 - 請求項1ないし4のいずれか一項に記載のA/D変換回路を含むことを特徴とする電子機器。
- 比較回路と逐次比較レジスタと第1のD/A変換回路と第2のD/A変換回路とを有する逐次比較型のA/D変換回路におけるA/D変換方法であって、
前記第1のD/A変換回路の最小分解能をRS1、前記第2のD/A変換回路の最小分解能をRS2とした場合に、RS2≧RS1であり、
前記逐次比較レジスタに格納された逐次比較用データをD/A変換して、前記逐次比較用データに対応するD/A出力信号を前記第1のD/A変換回路で生成し、
時間的に変化するコードデータをD/A変換して、前記コードデータに対応するコード信号を前記第2のD/A変換回路で生成し、
入力信号のサンプリング信号と、前記第1のD/A変換回路からのD/A出力信号および前記コード信号の加算信号とを比較する処理を前記比較回路で行い、逐次比較結果データとして前記逐次比較レジスタに格納し、
前記逐次比較結果データと前記コードデータとに基づき求められる出力データを、前記入力信号のA/D変換データとして出力することを特徴とするA/D変換方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013138428A JP5549824B2 (ja) | 2013-07-01 | 2013-07-01 | A/d変換回路、電子機器及びa/d変換方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013138428A JP5549824B2 (ja) | 2013-07-01 | 2013-07-01 | A/d変換回路、電子機器及びa/d変換方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009112511A Division JP5440758B2 (ja) | 2009-05-07 | 2009-05-07 | A/d変換回路、電子機器及びa/d変換方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013192273A JP2013192273A (ja) | 2013-09-26 |
JP5549824B2 true JP5549824B2 (ja) | 2014-07-16 |
Family
ID=49392023
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013138428A Active JP5549824B2 (ja) | 2013-07-01 | 2013-07-01 | A/d変換回路、電子機器及びa/d変換方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5549824B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6769141B2 (ja) | 2016-07-06 | 2020-10-14 | セイコーエプソン株式会社 | 回路装置、物理量検出装置、電子機器及び移動体 |
JP6880905B2 (ja) | 2017-03-28 | 2021-06-02 | セイコーエプソン株式会社 | 回路装置、物理量測定装置、電子機器及び移動体 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07118649B2 (ja) * | 1986-01-08 | 1995-12-18 | ヤマハ株式会社 | デイザ回路 |
JPH0690168A (ja) * | 1992-09-08 | 1994-03-29 | Toshiba Corp | A/d変換回路 |
JP2599634Y2 (ja) * | 1993-04-01 | 1999-09-13 | 株式会社アドバンテスト | ディザー回路付きad変換回路 |
US7663518B2 (en) * | 2006-10-10 | 2010-02-16 | Analog Devices, Inc. | Dither technique for improving dynamic non-linearity in an analog to digital converter, and an analog to digital converter having improved dynamic non-linearity |
-
2013
- 2013-07-01 JP JP2013138428A patent/JP5549824B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013192273A (ja) | 2013-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5440758B2 (ja) | A/d変換回路、電子機器及びa/d変換方法 | |
JP5589780B2 (ja) | A/d変換回路、電子機器及びa/d変換方法 | |
JP6353267B2 (ja) | Ad変換器及びad変換方法 | |
US9432046B1 (en) | Successive approximation analog-to-digital converter | |
US10581443B2 (en) | Method and apparatus for offset correction in SAR ADC with reduced capacitor array DAC | |
KR101191054B1 (ko) | 오프셋 전압 보정 기능을 가지는 아날로그-디지털 변환기 | |
JP2012151561A (ja) | A/d変換回路、集積回路装置及び電子機器 | |
US8441386B2 (en) | Method to reduce voltage swing at comparator input of successive-approximations-register analog-to-digital converters | |
JP4811339B2 (ja) | A/d変換器 | |
JP6136097B2 (ja) | A/d変換回路及び電子機器 | |
JP5904240B2 (ja) | A/d変換回路、電子機器及びa/d変換方法 | |
CN106253901B (zh) | 模拟数字转换装置及相关的校准方法及校准模块 | |
CN112751566A (zh) | 冗余逐次逼近型模数转换器及其操作方法 | |
JP5051265B2 (ja) | A/d変換器および信号処理回路 | |
JP4684028B2 (ja) | パイプラインa/d変換器 | |
JP5549824B2 (ja) | A/d変換回路、電子機器及びa/d変換方法 | |
Kobayashi et al. | SAR ADC design using golden ratio weight algorithm | |
JP5695629B2 (ja) | 逐次比較型a/d変換器及びそれを用いたマルチビットデルタシグマ変調器 | |
JP5915790B2 (ja) | D/a変換回路、a/d変換回路及び電子機器 | |
JP4884518B2 (ja) | アナログ−デジタル変換器 | |
JP5915791B2 (ja) | D/a変換回路、a/d変換回路及び電子機器 | |
US20230261663A1 (en) | Analog-to-digital converter circuit and semiconductor integrated circuit | |
JP5699673B2 (ja) | D/a変換回路、a/d変換回路及び電子機器 | |
JP5699688B2 (ja) | D/a変換回路、a/d変換回路及び電子機器 | |
WO2010140559A1 (ja) | 逐次比較型ad変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130701 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140423 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140506 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5549824 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |