JPS58168323A - 信号量子化装置 - Google Patents
信号量子化装置Info
- Publication number
- JPS58168323A JPS58168323A JP5055482A JP5055482A JPS58168323A JP S58168323 A JPS58168323 A JP S58168323A JP 5055482 A JP5055482 A JP 5055482A JP 5055482 A JP5055482 A JP 5055482A JP S58168323 A JPS58168323 A JP S58168323A
- Authority
- JP
- Japan
- Prior art keywords
- dither
- signal
- analog
- output
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
- H03M1/201—Increasing resolution using an n bit system to obtain n + m bits by dithering
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は信号量子化装置、とくに、広帯域音響信号など
、ディジタル信号に変換する際に高い分解能を要求され
るアナログ信号の量子化装置に関するものである。
、ディジタル信号に変換する際に高い分解能を要求され
るアナログ信号の量子化装置に関するものである。
アナログ信号をディジタル信号に変換する際には、標本
化および量子化の２つの操作が行なわれる。このうち標
本化については、入力信号の帯域幅の２倍以上の周波数
で標本化することにより、原理的に信号劣化を生ずるこ
とはない。ところが量子化については、本来、連続的な
値を有する信号振幅を離散的な値で近似するため、必ら
ず量子化誤差と称する丸め誤差を生ずることになる。量
子化誤差は量子化ステップ数が比較的多い場合には量子
化ステップΔの範囲に一様分布し、その電力はΔシう
となる。音響信号等で特にレベルが低量子化ステップ数
が少ない場合量子化誤差は入力信号との相関が強く、耳
障りな量子化歪みとなって現われる。またごくゆっくり
変化する人力に対しては量子化レベルが変化するごとに
不快な雑音が発生する。
化および量子化の２つの操作が行なわれる。このうち標
本化については、入力信号の帯域幅の２倍以上の周波数
で標本化することにより、原理的に信号劣化を生ずるこ
とはない。ところが量子化については、本来、連続的な
値を有する信号振幅を離散的な値で近似するため、必ら
ず量子化誤差と称する丸め誤差を生ずることになる。量
子化誤差は量子化ステップ数が比較的多い場合には量子
化ステップΔの範囲に一様分布し、その電力はΔシう
となる。音響信号等で特にレベルが低量子化ステップ数
が少ない場合量子化誤差は入力信号との相関が強く、耳
障りな量子化歪みとなって現われる。またごくゆっくり
変化する人力に対しては量子化レベルが変化するごとに
不快な雑音が発生する。
これらの量子化誤差を白色性雑音とするための手法とし
て、従来、量子化ビット数をできるだけ多く設定すると
ともに、場合によっては人力に無相関な雑音、すなわち
ディザ（ｄｉｔｈｅｒ ）を入力信号に重畳したアナロ
グ・ディジタル（Ａ／Ｄ）変換が提案されている。
て、従来、量子化ビット数をできるだけ多く設定すると
ともに、場合によっては人力に無相関な雑音、すなわち
ディザ（ｄｉｔｈｅｒ ）を入力信号に重畳したアナロ
グ・ディジタル（Ａ／Ｄ）変換が提案されている。
量子化特性が理想的な場合、理論的には士Δ／２に−成
分布するディザを入力に重畳すれば重子化誤差は白色化
され、誤差成力はΔフイとなる。従来、広帯域音響信号
に対しては、ある入力信号レベルに正規分布のディザを
用いるのが一般的である。ディザの量が多いと当然信号
対雑音比（Ｓ／Ｎ）が劣化するので、たかだか１ビツト
の一様分布と等しい電力ΔＡ２程度しかディザが付加さ
れていない。量子化装置の入力信号のレベルが小さい場
合、このようなディザを加えて量子化しても、量子化装
置の量子化レベルのごく一部が使用されるだけである。
分布するディザを入力に重畳すれば重子化誤差は白色化
され、誤差成力はΔフイとなる。従来、広帯域音響信号
に対しては、ある入力信号レベルに正規分布のディザを
用いるのが一般的である。ディザの量が多いと当然信号
対雑音比（Ｓ／Ｎ）が劣化するので、たかだか１ビツト
の一様分布と等しい電力ΔＡ２程度しかディザが付加さ
れていない。量子化装置の入力信号のレベルが小さい場
合、このようなディザを加えて量子化しても、量子化装
置の量子化レベルのごく一部が使用されるだけである。
ところで、量子化ステップの理想量子化特性からの誤差
は、各ステップに均一に分布していることは少なく、分
布が片寄っていることが多い。ゼロクロス近傍の精度は
特に低い。
は、各ステップに均一に分布していることは少なく、分
布が片寄っていることが多い。ゼロクロス近傍の精度は
特に低い。
また直流ドリフトによって経時的にも変動する。したが
ってこのような量子化装置に、前述のような１ビット程
度のディザを加えた信号を人力してＡ ／ Ｄ変換を行
なっても、その入力信号のレベルが小さい場合には、量
子化ステップの誤差がある箇所に局在または偏在するこ
とになり、量子化の精度に限界を与える。
ってこのような量子化装置に、前述のような１ビット程
度のディザを加えた信号を人力してＡ ／ Ｄ変換を行
なっても、その入力信号のレベルが小さい場合には、量
子化ステップの誤差がある箇所に局在または偏在するこ
とになり、量子化の精度に限界を与える。
本発明はこのような従来技術の欠点を解消し、量子化特
性の誤差の分布が片寄ることのない高い分解能のＡ／Ｄ
変ａｔ行なうことのできる信号量子化装置を提供するこ
とを目的とする。
性の誤差の分布が片寄ることのない高い分解能のＡ／Ｄ
変ａｔ行なうことのできる信号量子化装置を提供するこ
とを目的とする。
本発明の他の目的は、装置を構成する素子の選択および
装置の調整に対して厳格な要求条件を課することなく、
信頼性および操作性の旨い高分解能の信号量子化装置を
提供することにある。
装置の調整に対して厳格な要求条件を課することなく、
信頼性および操作性の旨い高分解能の信号量子化装置を
提供することにある。
これらの目的は、次のような本発明による１６号量子化
装置によって達成される。すなわち、アナログ人力信号
を対応する離散的な値を有する出力信号に変換するアナ
ログ・ディジタル変換回路を含む信号量゛子化装置にお
いて、少なくとも数ステップ分の離散的な値の範囲にわ
たっておおよそ一様に分布した確率密度の振幅を有する
ディザを発生する第１のディザ発生手段と、アナログ・
ディジタル変換回路の入力に接続され、前記ディザをア
ナログ信号としてアナログ人力信号に加えてアナログ・
ディジタル変換回路に入力する刀ＩＩ算回路と、アナロ
グ・ディジタル変換回路の出力に接続され、前記ディザ
の少なくとも一部を前記出力信号から減算する第１の減
算回路を有する出力回路とを含むものである。
装置によって達成される。すなわち、アナログ人力信号
を対応する離散的な値を有する出力信号に変換するアナ
ログ・ディジタル変換回路を含む信号量゛子化装置にお
いて、少なくとも数ステップ分の離散的な値の範囲にわ
たっておおよそ一様に分布した確率密度の振幅を有する
ディザを発生する第１のディザ発生手段と、アナログ・
ディジタル変換回路の入力に接続され、前記ディザをア
ナログ信号としてアナログ人力信号に加えてアナログ・
ディジタル変換回路に入力する刀ＩＩ算回路と、アナロ
グ・ディジタル変換回路の出力に接続され、前記ディザ
の少なくとも一部を前記出力信号から減算する第１の減
算回路を有する出力回路とを含むものである。
次に添付図面を参照して本発明による信号量子化装置の
実施例を詳細に説明する。
実施例を詳細に説明する。
第１図は本発明による信号量子化装置の基本構成を示す
ブロック図である。同図において本装置はアナログ・デ
ィジタル（Ａ／Ｄ）変換器１０を有し、これはその人力
１２に人力されるアナログ信号を所定の標本化周波数で
標本化し、所定の量子化ステップで量子化して出力１４
に出力する回路である。その人出力特性は、たとえば第
２図（４）に示すようなミドライザ（ｍ１ｄｒｉｓｅｒ
）型であってもよく、または同（Ｂ）に示すようなミ
ドトレッド（ｍ１ｄｔｒｅａｄ ）型であってもよい。
ブロック図である。同図において本装置はアナログ・デ
ィジタル（Ａ／Ｄ）変換器１０を有し、これはその人力
１２に人力されるアナログ信号を所定の標本化周波数で
標本化し、所定の量子化ステップで量子化して出力１４
に出力する回路である。その人出力特性は、たとえば第
２図（４）に示すようなミドライザ（ｍ１ｄｒｉｓｅｒ
）型であってもよく、または同（Ｂ）に示すようなミ
ドトレッド（ｍ１ｄｔｒｅａｄ ）型であってもよい。
本装置はディザ発生器１６を有し、これはディザ（ｄｉ
ｔｈｅｒ ）と称する入力に無相関な雑音を発生する回
路である。本装置の場合、ディザ発生器１６はディジタ
ル形式でディザを２つの出力１８および２０に供給する
。一方の出力１８はディジタル・アナログ（Ｄ／Ａ ）
変換器２２に接続され、対応するアナログ波形に変換さ
れ、アナログ７ＪＯ算器２４の一方の入力２６に供給さ
れる。
ｔｈｅｒ ）と称する入力に無相関な雑音を発生する回
路である。本装置の場合、ディザ発生器１６はディジタ
ル形式でディザを２つの出力１８および２０に供給する
。一方の出力１８はディジタル・アナログ（Ｄ／Ａ ）
変換器２２に接続され、対応するアナログ波形に変換さ
れ、アナログ７ＪＯ算器２４の一方の入力２６に供給さ
れる。
アナログ加算器２４の他方の入力２８には本装置への人
力信号が外部から供給され、この入力信号は、たとえば
音響信号または広義の音声信号などの本装置において高
Ｖ・分解能の量子化を必要とするアナログ信号である。
力信号が外部から供給され、この入力信号は、たとえば
音響信号または広義の音声信号などの本装置において高
Ｖ・分解能の量子化を必要とするアナログ信号である。
この信号はＤＡ変換器出力２６からのディザ１ｄ号とア
ナログ加算器２４にて加算され、すなわち、入力２８に
到来した音響信号はＤＡ変換器出力２６のディザが重畳
され、Ａ／Ｄ変換器１０の入力１２に供給される。
ナログ加算器２４にて加算され、すなわち、入力２８に
到来した音響信号はＤＡ変換器出力２６のディザが重畳
され、Ａ／Ｄ変換器１０の入力１２に供給される。
ディザ発生器１６の他方の出力２ｏには一方の出力１Ｂ
と同じディザが供給され、ディジタル減算器３０の一方
の入力に接続されている。減算器３０は、他方の入力が
Ａ／Ｄ変換器１０の出力１４に接続され、Ａ／Ｄ変換器
１０の出力信号からディザ出力２０のディザを減算して
出力３２に出力する減算回路である。出力３２は本装置
の信号出力端子であり、入力２８の到来信号が量子化さ
れたディジタル信号が出力される。
と同じディザが供給され、ディジタル減算器３０の一方
の入力に接続されている。減算器３０は、他方の入力が
Ａ／Ｄ変換器１０の出力１４に接続され、Ａ／Ｄ変換器
１０の出力信号からディザ出力２０のディザを減算して
出力３２に出力する減算回路である。出力３２は本装置
の信号出力端子であり、入力２８の到来信号が量子化さ
れたディジタル信号が出力される。
一般に、Ａ／Ｄ変換器１０は、第２図に示すような入出
力特性であれば、原理的に量子化幅Δに分布する丸め誤
差すなわち量子化歪みがその出力１４の信号に発生する
。さらに現実のＡ ／ Ｄ変換器には理想量子化特性か
らの誤差があり、しかもその誤差は一般に偏在している
。この誤差により原理的に存在する量子化ひずみとは別
の新たなひずみが発生す本発明によれば、このような量
子化器の誤差の影響を軽減するために、Ａ／Ｄ変換器１
０の入力１２に与えられる信号に量子化ステップΔに比
較して十分振幅の大きいディザを重畳し、Ａ／Ｄ変換さ
れた出力１４の信号から同じディザを減算する。このデ
ィザはディザ発生器１６によって生成されるが、本発明
によれば、ある入力信号レベルに対して士にΔ／２（ｋ
は比較的大きな自然数）にわたっておおよそ一様に分布
したレベル、すなわち一様分布の確率密度関数（ＰＤＦ
）の振幅を有することが望ましい。ディザ発生器１６の
発生するディザは、好ましくは、Ａ／Ｄ変換器１０のフ
ルスケールのかなり広◆い範囲にわたってほぼ一様に分
布している。たとえばフルスケールのビット数から３〜
６ピツト下った範囲に分布することが望ましい。また少
なくとも数ステップ分の量子化幅にわたって分布してい
ることが必要である。また、その分布は量子化ステップ
Δの正確に整数倍の一様分布、すなわちＰＤＦが矩形で
あることは必ずしも必要でない。たとえば全体として正
規分布であってもよいが、必要なレンジにわたっては入
力信号のレベルを中心としてなだらかに左右対称な、あ
まシ急激に変化しない正規分布の一部を形感するＰＤＦ
であってもよい。このようなディザを加えることによっ
て量子化出力の期待値は入力信号に一致するばかりか、
特定の量子化ステップに不快なひずみを発生させる要素
があっても広い範囲の量子化ステップが使われるため誤
差が分散し、聴感上着しい改善効果をもたらす。
力特性であれば、原理的に量子化幅Δに分布する丸め誤
差すなわち量子化歪みがその出力１４の信号に発生する
。さらに現実のＡ ／ Ｄ変換器には理想量子化特性か
らの誤差があり、しかもその誤差は一般に偏在している
。この誤差により原理的に存在する量子化ひずみとは別
の新たなひずみが発生す本発明によれば、このような量
子化器の誤差の影響を軽減するために、Ａ／Ｄ変換器１
０の入力１２に与えられる信号に量子化ステップΔに比
較して十分振幅の大きいディザを重畳し、Ａ／Ｄ変換さ
れた出力１４の信号から同じディザを減算する。このデ
ィザはディザ発生器１６によって生成されるが、本発明
によれば、ある入力信号レベルに対して士にΔ／２（ｋ
は比較的大きな自然数）にわたっておおよそ一様に分布
したレベル、すなわち一様分布の確率密度関数（ＰＤＦ
）の振幅を有することが望ましい。ディザ発生器１６の
発生するディザは、好ましくは、Ａ／Ｄ変換器１０のフ
ルスケールのかなり広◆い範囲にわたってほぼ一様に分
布している。たとえばフルスケールのビット数から３〜
６ピツト下った範囲に分布することが望ましい。また少
なくとも数ステップ分の量子化幅にわたって分布してい
ることが必要である。また、その分布は量子化ステップ
Δの正確に整数倍の一様分布、すなわちＰＤＦが矩形で
あることは必ずしも必要でない。たとえば全体として正
規分布であってもよいが、必要なレンジにわたっては入
力信号のレベルを中心としてなだらかに左右対称な、あ
まシ急激に変化しない正規分布の一部を形感するＰＤＦ
であってもよい。このようなディザを加えることによっ
て量子化出力の期待値は入力信号に一致するばかりか、
特定の量子化ステップに不快なひずみを発生させる要素
があっても広い範囲の量子化ステップが使われるため誤
差が分散し、聴感上着しい改善効果をもたらす。
説明を簡単にするために、第３図（４）に示すようにＡ
／Ｄ変換器１０は人力信号Ｘに対してミドトレッド型Ａ
／ Ｄ変換特性１００に従って変換された量子化出力
（Ｘ）、を出力するとする。入力信号Ｘが１．３Δの位
置１０２にあるとき、ディザを付加しないと量子化出力
はΔすなわちＩＯ２で示”す位置に決まり、０．３Δの
量子化誤差を生ずる。＋２／の一様なＰＤＦのディザを
入力信号に重畳すると、量子化器入力は１０４に示すよ
うに一〇、７Δと３．３Δの間に一様分布する。このと
き量子化出力（Ｘ） としては−Δ、０．Δ、２Δ。
／Ｄ変換器１０は人力信号Ｘに対してミドトレッド型Ａ
／ Ｄ変換特性１００に従って変換された量子化出力
（Ｘ）、を出力するとする。入力信号Ｘが１．３Δの位
置１０２にあるとき、ディザを付加しないと量子化出力
はΔすなわちＩＯ２で示”す位置に決まり、０．３Δの
量子化誤差を生ずる。＋２／の一様なＰＤＦのディザを
入力信号に重畳すると、量子化器入力は１０４に示すよ
うに一〇、７Δと３．３Δの間に一様分布する。このと
き量子化出力（Ｘ） としては−Δ、０．Δ、２Δ。
３Δの５値のうちいずれかが生ずる。このうち、０．Δ
、２Δはそれぞれ１／４．−Δは１／２ｏ、３Δは１１
５ の確率で生ずる。したがって量子化出力の長時間
平均値、すなわち期待値は１／、２０ Ｘ （−Δ）十
’ｙｉ Ｘ （０）＋ ’／４ Ｘ（Δ） ＋１／ Ｘ
（２Δ）＋ １１５Ｘ （３Δ）＝ １．３Δとなり
アナログ人力信号Ｘと一致する。
、２Δはそれぞれ１／４．−Δは１／２ｏ、３Δは１１
５ の確率で生ずる。したがって量子化出力の長時間
平均値、すなわち期待値は１／、２０ Ｘ （−Δ）十
’ｙｉ Ｘ （０）＋ ’／４ Ｘ（Δ） ＋１／ Ｘ
（２Δ）＋ １１５Ｘ （３Δ）＝ １．３Δとなり
アナログ人力信号Ｘと一致する。
ところで、前記の例は量子化特性が理想的な場合であっ
たが、次に第３図（Ｂ）のように理想量子化特性からの
誤差がある場合には、ディザのない場合唯一つの量子化
出力１０３が２Δとなってしまい入力と０．７の誤差を
生ずる。一方、前例同様±２Δのディザを重畳すると量
子化出力（Ｘ）、は−Δ、０．Δ。
たが、次に第３図（Ｂ）のように理想量子化特性からの
誤差がある場合には、ディザのない場合唯一つの量子化
出力１０３が２Δとなってしまい入力と０．７の誤差を
生ずる。一方、前例同様±２Δのディザを重畳すると量
子化出力（Ｘ）、は−Δ、０．Δ。
３Δの５値をとる。それぞれの出現確率は−Δは１／２
０、Ｏは１／ Δは９／４ｏ、２Δは５＼ １３／４ｏ、３Δは１１５である。量子化出力の期待値
はｌ／’２０ Ｘ （−Δ）＋９／４０Ｘ（Δ）＋１３
／４ｏ×（２Δ）＋−×（３Δ）＝１．４２５となり、
入力との誤差は０．１２５でディザを重畳しない場合の
０．７に比べ大幅に減少する。
０、Ｏは１／ Δは９／４ｏ、２Δは５＼ １３／４ｏ、３Δは１１５である。量子化出力の期待値
はｌ／’２０ Ｘ （−Δ）＋９／４０Ｘ（Δ）＋１３
／４ｏ×（２Δ）＋−×（３Δ）＝１．４２５となり、
入力との誤差は０．１２５でディザを重畳しない場合の
０．７に比べ大幅に減少する。
第１図の装置において、ディザ発生器１６で発生したこ
のようなディザは、Ｄ／Ａｉｍ器２２でアナログ信号に
変換され、加算器２４で入力信号と重畳され、Ａ／Ｄ変
換器１０に入力される。Ａ／Ｄ変換器１０はこのような
ディザを加えた信号を量子化するので、その量子化出力
はディザによる雑音を生ずる。
のようなディザは、Ｄ／Ａｉｍ器２２でアナログ信号に
変換され、加算器２４で入力信号と重畳され、Ａ／Ｄ変
換器１０に入力される。Ａ／Ｄ変換器１０はこのような
ディザを加えた信号を量子化するので、その量子化出力
はディザによる雑音を生ずる。
これは入力信号との相関が弱い白色性雑音であるが、デ
ィザを加えないで量子化した場合より当然広く分散して
いる。
ィザを加えないで量子化した場合より当然広く分散して
いる。
そこで、Ａ／Ｄ変換器１０の量子化出力信号から同じデ
ィザを減算器３０によって減算することによって、Ａ／
Ｄ変換器の誤差を平均化したうえ、白色性の量子化雑音
を十Δ／２ようにディザを減算した信号が本装置の出力
信号として出力端子３２から出力される。このようにＡ
／ Ｄ変換−ｇｌｏの入力側で入力信号に加えたディ
ザと同じディザを出力側で減算するためには、第１図に
示す装置のように系がディザを保存できることが必要で
ある。
ィザを減算器３０によって減算することによって、Ａ／
Ｄ変換器の誤差を平均化したうえ、白色性の量子化雑音
を十Δ／２ようにディザを減算した信号が本装置の出力
信号として出力端子３２から出力される。このようにＡ
／ Ｄ変換−ｇｌｏの入力側で入力信号に加えたディ
ザと同じディザを出力側で減算するためには、第１図に
示す装置のように系がディザを保存できることが必要で
ある。
第１図の装置は、ディザ発生器１６がら出力１８および
２０に同じディザを抽出することでこれを行なっている
。なお、ディザ出力２０は出力１８に対して、Ｄ ／
Ａ変換器２２、加算器２４およびＡ／Ｄ変挨器１ｏのル
ープに対応する遅延を有すること、またｏ ／ Ａ変換
器２２から加算器２４に入力されるディザ２６の量子化
ステップはＡ ／ Ｄ変換器１ｏの量子化ステップに比
べ十分率さいことは言うまでもない。
２０に同じディザを抽出することでこれを行なっている
。なお、ディザ出力２０は出力１８に対して、Ｄ ／
Ａ変換器２２、加算器２４およびＡ／Ｄ変挨器１ｏのル
ープに対応する遅延を有すること、またｏ ／ Ａ変換
器２２から加算器２４に入力されるディザ２６の量子化
ステップはＡ ／ Ｄ変換器１ｏの量子化ステップに比
べ十分率さいことは言うまでもない。
このようにＡ ／ Ｄ変換器１ｏの入力側においてフル
スケールから３〜６ビツト下の範囲に及ぶディザを加算
してＡ ／ Ｄ変換し、出力側でこれを減算することに
よって、入力２８の広帯域音響信号がディザを用いない
場合、Ａ／Ｄ変換器のごく低い量子化レベルしか使用し
ない小レベル入力のときでも、その非直線性誤差すなわ
ちＡＤ変換器誤差の影響を分散させ、低減することがで
きる。第４図に量子化ステップと等しい振幅の正弦波を
１２ビツトＡＤ変換器に人力した場合の効果の一例を示
す。同図（Ａ）はディザを加えない量子化出力の周波数
スペクトルを示す。基本周波数の整数倍の周波数すなわ
ち高調波のピークが現われている。同図（Ｂ）に示すよ
うに１ビツトのディザを加えて量子化したのち減算する
と、理論的には量子化ひずみは白色化されるはずである
が、ＡＤ変換器の誤差により高調波成分がかなり残って
いる。さらに、±３２Δのディザを加えて量子化し、こ
れを減算すると同図（Ｃ）に示すように高調波成分が有
意に除去されていることがわかる。また、微小勾配入力
に対する量子化ステップのばらつきによる非直線変化も
平均化是正される。
スケールから３〜６ビツト下の範囲に及ぶディザを加算
してＡ ／ Ｄ変換し、出力側でこれを減算することに
よって、入力２８の広帯域音響信号がディザを用いない
場合、Ａ／Ｄ変換器のごく低い量子化レベルしか使用し
ない小レベル入力のときでも、その非直線性誤差すなわ
ちＡＤ変換器誤差の影響を分散させ、低減することがで
きる。第４図に量子化ステップと等しい振幅の正弦波を
１２ビツトＡＤ変換器に人力した場合の効果の一例を示
す。同図（Ａ）はディザを加えない量子化出力の周波数
スペクトルを示す。基本周波数の整数倍の周波数すなわ
ち高調波のピークが現われている。同図（Ｂ）に示すよ
うに１ビツトのディザを加えて量子化したのち減算する
と、理論的には量子化ひずみは白色化されるはずである
が、ＡＤ変換器の誤差により高調波成分がかなり残って
いる。さらに、±３２Δのディザを加えて量子化し、こ
れを減算すると同図（Ｃ）に示すように高調波成分が有
意に除去されていることがわかる。また、微小勾配入力
に対する量子化ステップのばらつきによる非直線変化も
平均化是正される。
第５図、第６図および第７図は本発明の他の実施例を示
す。これらの図において第１図の実施例と同様の要素は
同じ参照符号で示す。
す。これらの図において第１図の実施例と同様の要素は
同じ参照符号で示す。
第５図の実施例ではＡ／Ｄ変換器１０の出力１４が伝送
媒体２００を介してＤ／Ａ変換器２０２の入力２０４と
接続されている。伝送媒体２００は、パルス符号変調（
ＰＣＭ）方式の実体通信回線でもよく、またはテープ、
ディスク、半導体メモリなどの大容量ディジタル記憶装
置であってもよい。本明細書においてはこのように「伝
送」および「伝送媒体」なる用語を広義に用いる。
媒体２００を介してＤ／Ａ変換器２０２の入力２０４と
接続されている。伝送媒体２００は、パルス符号変調（
ＰＣＭ）方式の実体通信回線でもよく、またはテープ、
ディスク、半導体メモリなどの大容量ディジタル記憶装
置であってもよい。本明細書においてはこのように「伝
送」および「伝送媒体」なる用語を広義に用いる。
第５図の装置ではディザ発生器として２つの擬似ランダ
ムディザ発生器ＰＲＤ１６Ａおよび１６Ｂを使用してい
る。両発生器１６Ａおよび１６Ｂは同じものであり、十
分長い周期、少なくとも１〜２秒で繰返すノくターンの
擬似ランダムディザ系列を発生する回路である。この繰
返しは、Ａ／Ｄ変換器１０の出力信号がＰＣＭ信号であ
れば、そのフレームの整数倍対応するのが好ましい。両
ＰＲＤ１６Ａおよび１６Ｂの同期は、点線２０６で象徴
的に表示した接続によって確立する。この点線２０６は
、たとえば伝送媒体２００がＰＣＭ伝送路であればその
フレーム同期信号を抽出してＰＲＤ Ｉ６ＢをＰＲＤ
１６Ａに同期させることを意味する。
ムディザ発生器ＰＲＤ１６Ａおよび１６Ｂを使用してい
る。両発生器１６Ａおよび１６Ｂは同じものであり、十
分長い周期、少なくとも１〜２秒で繰返すノくターンの
擬似ランダムディザ系列を発生する回路である。この繰
返しは、Ａ／Ｄ変換器１０の出力信号がＰＣＭ信号であ
れば、そのフレームの整数倍対応するのが好ましい。両
ＰＲＤ１６Ａおよび１６Ｂの同期は、点線２０６で象徴
的に表示した接続によって確立する。この点線２０６は
、たとえば伝送媒体２００がＰＣＭ伝送路であればその
フレーム同期信号を抽出してＰＲＤ Ｉ６ＢをＰＲＤ
１６Ａに同期させることを意味する。
Ｄ／Ａ変換器２０２の入力２０４に到来するディザを含
んだディジタル信号は、Ｄ／Ａ変換器２０２でアナログ
信号に変換され、これと同期してＰＲＤ１６ＢからＤ／
Ａ変換器２０８を通して減算器３０の人力２０に与えら
れた同じディザが減算器３０で減算され、出力３２には
ディザの除去されたアナログ出力が得られる。
んだディジタル信号は、Ｄ／Ａ変換器２０２でアナログ
信号に変換され、これと同期してＰＲＤ１６ＢからＤ／
Ａ変換器２０８を通して減算器３０の人力２０に与えら
れた同じディザが減算器３０で減算され、出力３２には
ディザの除去されたアナログ出力が得られる。
擬似ランダムディザ発生器１６Ａおよび１６Ｂは、入力
２８の到来信号に対して比較的長い周期で繰返しディザ
系列を発生する回路であり、たとえばＭ系列のパルス発
生器で実現してもよい。またはこの代りに、ディザをｄ
き込んだＲＯＭをクロックに同期させて読み出すように
しても実現することもできる。
２８の到来信号に対して比較的長い周期で繰返しディザ
系列を発生する回路であり、たとえばＭ系列のパルス発
生器で実現してもよい。またはこの代りに、ディザをｄ
き込んだＲＯＭをクロックに同期させて読み出すように
しても実現することもできる。
第５図の実施例では、Ａ／Ｄ変換器１ｏ、伝送媒体２０
０およびＤ ／ Ａ変換器２０２のビット数が相互に等
しく構成されているが、第６図の実施例は、Ｄ／Ａ変換
器２０２Ａのピット数がＡ／Ｄ変換器１ｏおよび伝送媒
体２０００ビツト数よシ少なくとも３〜４ビット多い場
合の例を示している。この場合はＤ ／ Ａ変換６２０
２Ａの入力側にディジタル減算器３０が設けられ、ＰＲ
ＤＩ６Ｂが発生したディジタル形式のディザを、伝送媒
体２００から到来したディジタル信号から減算してＤ／
Ａ変換器２０２Ａに人力させる。
０およびＤ ／ Ａ変換器２０２のビット数が相互に等
しく構成されているが、第６図の実施例は、Ｄ／Ａ変換
器２０２Ａのピット数がＡ／Ｄ変換器１ｏおよび伝送媒
体２０００ビツト数よシ少なくとも３〜４ビット多い場
合の例を示している。この場合はＤ ／ Ａ変換６２０
２Ａの入力側にディジタル減算器３０が設けられ、ＰＲ
ＤＩ６Ｂが発生したディジタル形式のディザを、伝送媒
体２００から到来したディジタル信号から減算してＤ／
Ａ変換器２０２Ａに人力させる。
第７図の実施例は、ディジタル信号の送信側以外、すな
わち伝送媒体２００ＡおよびＤ ／ Ａ変換器２０２Ｂ
は既存のシステムを使用し、本装置と既存システムの両
立を図っている。たとえばＡ／Ｄ変換器１０が１４ビツ
トのレンジを有すると仮定する。ＰＲＤ１６Ｕは出力１
８に振幅１１ビツトに相当するディザを発生し、このデ
ィザは加算器２４で入力２８に到来した信号に加えられ
る。また、ＰＲＤ１６Ｕはその第２の出力２０Ａには上
位１１ビツトに対応するディザを出力する。減算器３０
Ａは、Ａ／Ｄ変換器１０の出力１４の信号から１１ビツ
トに相当するディザを減算する。そこで減算器３０Ａか
ら伝送媒体２００Ａに供給されるディジタル信号は実際
には１１ビット分のディザを加え量子化レベルを分散を
はかるが、結果的には１ピツト、±Δ／２のディザを加
えたと同じ量子化誤差Δ５イ を含むことになる。
わち伝送媒体２００ＡおよびＤ ／ Ａ変換器２０２Ｂ
は既存のシステムを使用し、本装置と既存システムの両
立を図っている。たとえばＡ／Ｄ変換器１０が１４ビツ
トのレンジを有すると仮定する。ＰＲＤ１６Ｕは出力１
８に振幅１１ビツトに相当するディザを発生し、このデ
ィザは加算器２４で入力２８に到来した信号に加えられ
る。また、ＰＲＤ１６Ｕはその第２の出力２０Ａには上
位１１ビツトに対応するディザを出力する。減算器３０
Ａは、Ａ／Ｄ変換器１０の出力１４の信号から１１ビツ
トに相当するディザを減算する。そこで減算器３０Ａか
ら伝送媒体２００Ａに供給されるディジタル信号は実際
には１１ビット分のディザを加え量子化レベルを分散を
はかるが、結果的には１ピツト、±Δ／２のディザを加
えたと同じ量子化誤差Δ５イ を含むことになる。
他方のＰＲＤ１６Ｌは点線２０６により伝送媒体２００
Ａのディジタル信号と同期して下位１ビツトすなわち士
り′２に相当する ディザを生成する。これはＤ／Ａ変
換器２０８Ｂによってアナログ波形に変換され、同じく
Ｄ／Ａ変換器２０２Ｂによってアナログ信号に変換され
た±Δ／２相当分のディザを含む信号から減算器３０Ｂ
によって減算される。その結果量子化誤差電力は’４２
となったうえ白色化される。なお減算器３０ＢをＤ
／ Ａ変換器２０２Ｂの出力側でなく入力側に配設し、
ＰＲＤ１６Ｌのディジタル信号のディザをリード２０４
のディジタル信号から減算するように構成してもよい。
Ａのディジタル信号と同期して下位１ビツトすなわち士
り′２に相当する ディザを生成する。これはＤ／Ａ変
換器２０８Ｂによってアナログ波形に変換され、同じく
Ｄ／Ａ変換器２０２Ｂによってアナログ信号に変換され
た±Δ／２相当分のディザを含む信号から減算器３０Ｂ
によって減算される。その結果量子化誤差電力は’４２
となったうえ白色化される。なお減算器３０ＢをＤ
／ Ａ変換器２０２Ｂの出力側でなく入力側に配設し、
ＰＲＤ１６Ｌのディジタル信号のディザをリード２０４
のディジタル信号から減算するように構成してもよい。
本発明による信号量子化装置は、このように構成したこ
とにより、Ａ／Ｄ変換の分解能が向上し、小レベルの入
力信号でも量子化レンジを十分に利用するので、Ａ／Ｄ
変換器の誤差を分散させることができる。すなわちＡ
／ Ｄ変換器の最悪値に支配されていた量子化精度がデ
ィザのおよぶ範囲の平均値になるので、その分だけ分解
能が向上する。
とにより、Ａ／Ｄ変換の分解能が向上し、小レベルの入
力信号でも量子化レンジを十分に利用するので、Ａ／Ｄ
変換器の誤差を分散させることができる。すなわちＡ
／ Ｄ変換器の最悪値に支配されていた量子化精度がデ
ィザのおよぶ範囲の平均値になるので、その分だけ分解
能が向上する。
一方、Ａ ／ Ｄ変換器を設計する場合、素子の精度に
対する要求が緩和されて設計の自由度が増すとともに、
Ａ／Ｄ変換器のオフセットの調整も厳格さが要求されな
いので、装置の信頼性および操作性が向上する。
対する要求が緩和されて設計の自由度が増すとともに、
Ａ／Ｄ変換器のオフセットの調整も厳格さが要求されな
いので、装置の信頼性および操作性が向上する。
また平均化の演算器を併用することにより、ＡＤ変換器
そのものの分解能以上の分解能を有する量子化装置の実
現もげ能である。たとえば、第１図に示す如き信号量子
化装置を時分割使用して、同じ入力信号に対して異なる
ディザを付加し、量子化した複数の出力信号を形成し、
これを平均化の演算器に入力して加算平均することによ
って出力信号の分解能を向上させることができる。また
、単一の信号量子化装置を時分割使用する代シに、この
ような装置を複数並列に接続してその出力を平均化の演
算器に入力するように構成してもよい。このような信号
量子化装置は、とくに広帯域音響信号の正確な測定に効
果的に適用することができる。
そのものの分解能以上の分解能を有する量子化装置の実
現もげ能である。たとえば、第１図に示す如き信号量子
化装置を時分割使用して、同じ入力信号に対して異なる
ディザを付加し、量子化した複数の出力信号を形成し、
これを平均化の演算器に入力して加算平均することによ
って出力信号の分解能を向上させることができる。また
、単一の信号量子化装置を時分割使用する代シに、この
ような装置を複数並列に接続してその出力を平均化の演
算器に入力するように構成してもよい。このような信号
量子化装置は、とくに広帯域音響信号の正確な測定に効
果的に適用することができる。
第１図は本発明による信号量子化装置の基本構成を示す
ブロック図、 第２図ないし第４図は本発明の理解に有用なＡ ／ Ｄ
変換器の入出力特性および量子化出力の周波数スペクト
ルをそれぞれ示すグラフ、＄５図ないし第７図は本発明
の他の実施例を示すブロック図である。 主要部分の符号の説明 １０・・・・・・Ａ ／ Ｄ変換器 １６・・・・・・ディザ発生器 ２２・・・・・・Ｄ／Ａ変換器 ２４・・・・・・アナログ加算器 ３０・・・・・・ディジタル減算器 ２００・・・・・・伝送媒体 特許出願人 山 崎 芳 男 −一一−−− 第４図 １ 用液＠ （Ｈｚ） 一４ □＠（（Ｎｉｌ “°′ 第４−図 （Ｃ） ｙＩＩｆ筬数ＩＨｚ）
ブロック図、 第２図ないし第４図は本発明の理解に有用なＡ ／ Ｄ
変換器の入出力特性および量子化出力の周波数スペクト
ルをそれぞれ示すグラフ、＄５図ないし第７図は本発明
の他の実施例を示すブロック図である。 主要部分の符号の説明 １０・・・・・・Ａ ／ Ｄ変換器 １６・・・・・・ディザ発生器 ２２・・・・・・Ｄ／Ａ変換器 ２４・・・・・・アナログ加算器 ３０・・・・・・ディジタル減算器 ２００・・・・・・伝送媒体 特許出願人 山 崎 芳 男 −一一−−− 第４図 １ 用液＠ （Ｈｚ） 一４ □＠（（Ｎｉｌ “°′ 第４−図 （Ｃ） ｙＩＩｆ筬数ＩＨｚ）
Claims (1)
- 【特許請求の範囲】 １、 アナログ入力信号を対応する離散的な値を有する
出力信号に変換するアナログ・ディジタル変換回路を含
む信号量子化装置において、該装置は、 少なくとも数ステップ分の前記離散的な値の範囲にわた
っておおよそ一様に分布した確率密度の振幅を有するデ
ィザを発生する第１のディザ発生手段と、 前記アナログ・ディジタル変換回路の入力に接続され、
前記ディザをアナログ信号として前記アナログ人力信号
に加えて該アナログ・ディジタル変換回路に入力する加
昇回路と、 該アナログ・ディジタル変換回路の出力に接続され、前
記ディザの少なくとも一部を前記出力信号から減算する
第１の減算回路を有する出力回路と全含むことを特徴と
する信号量子化装置。 ２、特許請求の範囲第１項記載の装置において、前記第
１のディザ発生手段は、前記離散的な直のかなり広い範
囲にわたっておおよそ一様に分布した確率密度の振幅を
有するディザを発生することを特徴とする信号量子化装
置。 ３、 特許請求の範囲第１項記載の装置において、前記
第１のディザ発生手段は、前記出力信号に対して比較的
長い繰返し周期を有する擬似的にランダムな系列のディ
ザを発生することを特徴とする信号量子化装置。 ４、特許請求の範囲第１項記載の装置において、前記出
力回路は、 前記出力信号を伝送する伝送媒体と、 該伝送媒体と前記第１の減算回路との間に接続され、前
記出力信号を対応するアナログ出力信号に変換するディ
ジタル・アナログ変換回路と、 前記第１のディザ発生手段の発生したディザと同じディ
ザの少なくとも一部を前記出力信号に同期して発生する
第２のディザ発生手段とを含み、 前記第１の減算回路は前記ディジタル・アナログ変換回
路の出力に接続され、該第２のディザ発生手段の発生し
たディザを前記アナログ出力信号から減算することを特
徴とする信号量子化装置。 ５、 特許請求の範囲第１項記載の装置において、前記
出力回路は、 前記アナログ・ディジタル変換回路と前記第１の減算回
路との間に介在し、前記出力信号を伝送する伝送媒体と
、 該減算回路の出力に接続され、該出力信号を対応するア
ナログ出力信号に変換するディジタル・アナログ変換回
路と、 前記第１のディザ発生手段の発生したディザと同じディ
ザの少なくとも一部を前記出力信号に同期して発生する
第２のディザ発生手段とを含み、 前記第１の減算回路は、該第２のディザ発生手段の発生
したディザを前記出力信号から減算して前記ディジタル
・アナログ変換回路に入力することを％徴とする信号量
子化装置。 ６、特許請求の範囲第４項または第５項に記載の装置に
おいて、前記第１のディザ発生手段は、 前記アナログ・ディジタル変換回路の出力に接続され、
該第１のディザ発生手段の発生したディザのうちの上位
から大部分のビットのディザを前記出力信号から減算す
る第２の減算回路を含み、 前記第２のディザ発生手段は、第１のディザ発生手段の
発生したディザのうち上位から大部分のピットのディザ
を除いた残りの下位ビットのディザを発生することを特
徴とする信号量子化装置。 ７、特許請求の範囲第４項または第５項に記載の装置に
おいて、前記第２のディザ発生手段は、前記出力信号に
対して比較的長い繰返し周期を有する擬似的にランダム
な系列のディザを発生することを特徴とする信号量子化
装置。 ８、特許請求の範囲第１項記載の装置において、該信号
量子化装置を時分割使用し、あるいは複数並列に用いて
、同一信号に異なるディザを付加した複数の量子化出力
を加算平均することを特徴とする信号量子化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5055482A JPS58168323A (ja) | 1982-03-29 | 1982-03-29 | 信号量子化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5055482A JPS58168323A (ja) | 1982-03-29 | 1982-03-29 | 信号量子化装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58168323A true JPS58168323A (ja) | 1983-10-04 |
Family
ID=12862229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5055482A Pending JPS58168323A (ja) | 1982-03-29 | 1982-03-29 | 信号量子化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58168323A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6150423A (ja) * | 1984-08-20 | 1986-03-12 | Teac Co | デイジタル−アナログ変換装置 |
| JPS61144171A (ja) * | 1984-12-17 | 1986-07-01 | Matsushita Electric Ind Co Ltd | アナログ−デイジタル変換精度向上装置 |
| JPS61159826A (ja) * | 1984-12-31 | 1986-07-19 | Teac Co | デイジタル−アナログ変換装置 |
| JPS61159825A (ja) * | 1984-12-31 | 1986-07-19 | Teac Co | アナログ−デイジタル変換装置 |
| JPS62159918A (ja) * | 1986-01-08 | 1987-07-15 | Nippon Gakki Seizo Kk | デイザ回路 |
| EP0295873A2 (en) * | 1987-06-15 | 1988-12-21 | Xerox Corporation | Raster input scanner calibration |
| JPS6473826A (en) * | 1987-09-14 | 1989-03-20 | Teac Corp | Analog-digital converter |
| JPH04246916A (ja) * | 1991-02-01 | 1992-09-02 | Nec Ic Microcomput Syst Ltd | Ａ／ｄ変換回路 |
| JPH05152951A (ja) * | 1992-05-08 | 1993-06-18 | Teac Corp | アナログ・デイジタル変換方法 |
| JPH05152952A (ja) * | 1992-05-08 | 1993-06-18 | Teac Corp | デイジタル・アナログ変換方法 |
| JP2010263399A (ja) * | 2009-05-07 | 2010-11-18 | Seiko Epson Corp | Ａ／ｄ変換回路、電子機器及びａ／ｄ変換方法 |
| JP2019514559A (ja) * | 2016-04-25 | 2019-06-06 | クリエイボ・メディカル・テクノロジーズ・リミテッドＣｒｅａｖｏ Ｍｅｄｉｃａｌ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｌｉｍｉｔｅｄ | 医療用の磁力計におけるノイズの使用 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5054277A (ja) * | 1973-05-14 | 1975-05-13 | ||
| JPS5718124A (en) * | 1980-07-09 | 1982-01-29 | Komatsu Ltd | Analog-to-digital converter |
-
1982
- 1982-03-29 JP JP5055482A patent/JPS58168323A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5054277A (ja) * | 1973-05-14 | 1975-05-13 | ||
| JPS5718124A (en) * | 1980-07-09 | 1982-01-29 | Komatsu Ltd | Analog-to-digital converter |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6150423A (ja) * | 1984-08-20 | 1986-03-12 | Teac Co | デイジタル−アナログ変換装置 |
| JPS61144171A (ja) * | 1984-12-17 | 1986-07-01 | Matsushita Electric Ind Co Ltd | アナログ−デイジタル変換精度向上装置 |
| JPS61159826A (ja) * | 1984-12-31 | 1986-07-19 | Teac Co | デイジタル−アナログ変換装置 |
| JPS61159825A (ja) * | 1984-12-31 | 1986-07-19 | Teac Co | アナログ−デイジタル変換装置 |
| JPS62159918A (ja) * | 1986-01-08 | 1987-07-15 | Nippon Gakki Seizo Kk | デイザ回路 |
| EP0295873A2 (en) * | 1987-06-15 | 1988-12-21 | Xerox Corporation | Raster input scanner calibration |
| JPS6473826A (en) * | 1987-09-14 | 1989-03-20 | Teac Corp | Analog-digital converter |
| JPH04246916A (ja) * | 1991-02-01 | 1992-09-02 | Nec Ic Microcomput Syst Ltd | Ａ／ｄ変換回路 |
| JPH05152951A (ja) * | 1992-05-08 | 1993-06-18 | Teac Corp | アナログ・デイジタル変換方法 |
| JPH05152952A (ja) * | 1992-05-08 | 1993-06-18 | Teac Corp | デイジタル・アナログ変換方法 |
| JP2010263399A (ja) * | 2009-05-07 | 2010-11-18 | Seiko Epson Corp | Ａ／ｄ変換回路、電子機器及びａ／ｄ変換方法 |
| JP2019514559A (ja) * | 2016-04-25 | 2019-06-06 | クリエイボ・メディカル・テクノロジーズ・リミテッドＣｒｅａｖｏ Ｍｅｄｉｃａｌ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｌｉｍｉｔｅｄ | 医療用の磁力計におけるノイズの使用 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100958117B1 (ko) | 전류 모드 동적 요소 정합 및 동적 요소 정합 결정 로직을포함하는 멀티비트 양자화 시그마 델타 변조기 | |
| US7006028B2 (en) | Digital background cancellation of digital to analog converter mismatch noise in analog to digital converters | |
| US5181032A (en) | High-order, plural-bit-quantization sigma-delta modulators using single-bit digital-to-analog conversion feedback | |
| US6271782B1 (en) | Delta-sigma A/D converter | |
| US6535155B2 (en) | Method and apparatus for suppressing tones induced by cyclic dynamic element matching (DEM) algorithms | |
| KR0174028B1 (ko) | N비트 디지탈 신호의 양자화 잡음을 디지탈적으로 세이핑하는 장치 및 방법 | |
| US6583742B1 (en) | Digital to analogue converter with dynamic element matching | |
| JP2787445B2 (ja) | デルタ−シグマ変調を使用するアナログ−ディジタル変換器 | |
| EP0709969A2 (en) | Sigma-delta modulator | |
| US20070241950A1 (en) | Mismatch-shaping dynamic element matching systems and methods for multi-bit sigma-delta data converters | |
| JPS58168323A (ja) | 信号量子化装置 | |
| US6445318B1 (en) | Method and apparatus for providing signal dependent dither generator for sigma-delta modulator | |
| JPH07118649B2 (ja) | デイザ回路 | |
| JPS63254825A (ja) | ディジタル／アナログ間の符号化および復号の方法および装置 | |
| FI105621B (fi) | Menetelmä ja laite analogiasignaalin käsittelemiseksi | |
| US4999627A (en) | Analog-to-digital converter using prescribed signal components to improve resolution | |
| US5530442A (en) | Circuit and method for testing a dithered analog-to-digital converter | |
| KR20010003899A (ko) | 혼합모드 적분기를 이용한 시그마-델타 아날로그-디지털 변환기 | |
| US6535154B1 (en) | Enhanced noise-shaped quasi-dynamic-element-matching technique | |
| EP0506079B1 (en) | Sigma delta type digital/analog converter system with reduced quantization error | |
| US5563596A (en) | Arrayed analog-to-digital converters | |
| Ledzius et al. | The basis and architecture for the reduction of tones in a sigma-delta DAC | |
| US20030085825A1 (en) | Modulation of an analog signal into a digital representation thereof | |
| Batten et al. | Calibration of parallel/spl Delta//spl Sigma/ADCs | |
| Lee et al. | Time-interleaved sigma-delta modulator using output prediction scheme |