JPS633520A - Ｐｃｍ受信機 - Google Patents
Ｐｃｍ受信機Info
- Publication number
- JPS633520A JPS633520A JP14656986A JP14656986A JPS633520A JP S633520 A JPS633520 A JP S633520A JP 14656986 A JP14656986 A JP 14656986A JP 14656986 A JP14656986 A JP 14656986A JP S633520 A JPS633520 A JP S633520A
- Authority
- JP
- Japan
- Prior art keywords
- digital filter
- filter
- output
- input
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000694 effects Effects 0.000 claims abstract description 34
- 238000005070 sampling Methods 0.000 claims abstract description 9
- 230000006866 deterioration Effects 0.000 abstract description 6
- 238000013139 quantization Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
Landscapes
- Circuits Of Receivers In General (AREA)
- Analogue/Digital Conversion (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、画像信号等のアナログ信号がデジタル化され
てＰＣＭ伝送された信号を受信するためのＰＣＭ受信機
に関するものであり、更に詳述するならば、標本化パル
ス幅が有限であることによって生ずるアパチャ効果をＳ
／’Ｎの劣化を伴うことなく補償するＰＣＭ受信機に関
する。
てＰＣＭ伝送された信号を受信するためのＰＣＭ受信機
に関するものであり、更に詳述するならば、標本化パル
ス幅が有限であることによって生ずるアパチャ効果をＳ
／’Ｎの劣化を伴うことなく補償するＰＣＭ受信機に関
する。
従来の技術
画像信号等のアナログ信号を、Ａ ／ Ｄ変換器でｎビ
ブ）（ｎは正の整数）のデジタル信号に変換して、ＰＣ
Ｍ伝送した場合、原アナログ信号の帯域が標本化周波数
ｆＳの２以下ならば、標本化定理により以下のことが言
える。すなわち、ＰＣＭ受信機において、Ｄ／Ａ変換器
が出力する無限小パルス幅をもつＰＡＭ彼形の標本化パ
ルス列を、通過帯域がｆ、／２以下の理想ローパスフィ
ルタに供給することにより、原アナログ信号を完全に再
現できる。
ブ）（ｎは正の整数）のデジタル信号に変換して、ＰＣ
Ｍ伝送した場合、原アナログ信号の帯域が標本化周波数
ｆＳの２以下ならば、標本化定理により以下のことが言
える。すなわち、ＰＣＭ受信機において、Ｄ／Ａ変換器
が出力する無限小パルス幅をもつＰＡＭ彼形の標本化パ
ルス列を、通過帯域がｆ、／２以下の理想ローパスフィ
ルタに供給することにより、原アナログ信号を完全に再
現できる。
しかし、実際には、Ｄ／Ａ変換器から出力されるパルス
列のＰＡＭ波形のパルス幅は無限小ではない。すなわち
、第４図のように、パルス列の各パルスは次のパルスま
でその波高値を維持しており、そのパルス幅は標本化周
波数の逆数（１／ｆ、）となっている。このようなＰＡ
Ｍ波形を、カットオフ周波数ｆＳ／２のローパスフィル
タに人力すると、その出力の周波数特性ＩＨ（ｆ）ｌは
、となり、規格化周波数ｆ／ｆ、に対する振幅規格化周
波数特性ＩＨ（ｆ）ｌ／ＩＨ（ｆ＝ｏ）ｌは第５図のよ
うに高周波域が減衰した出力となる。
列のＰＡＭ波形のパルス幅は無限小ではない。すなわち
、第４図のように、パルス列の各パルスは次のパルスま
でその波高値を維持しており、そのパルス幅は標本化周
波数の逆数（１／ｆ、）となっている。このようなＰＡ
Ｍ波形を、カットオフ周波数ｆＳ／２のローパスフィル
タに人力すると、その出力の周波数特性ＩＨ（ｆ）ｌは
、となり、規格化周波数ｆ／ｆ、に対する振幅規格化周
波数特性ＩＨ（ｆ）ｌ／ＩＨ（ｆ＝ｏ）ｌは第５図のよ
うに高周波域が減衰した出力となる。
この効果が、いわゆるアパチャー効果であり、高周波域
は、第５図のように減衰し、−方、位栢特性はｆ＝ｆ２
／２までは位相歪を伴わない直線位相となっている。
は、第５図のように減衰し、−方、位栢特性はｆ＝ｆ２
／２までは位相歪を伴わない直線位相となっている。
そこで、以上のようなアパチャ効果を補償するために、
ＰＣＭ受信機入力のｎビットデジタル信号を、第６図の
ように低周波域の振幅を抑え且つ直線位相特性を有する
デジタルフィルタに入力して必要な補正をした後、その
出力をＤ／Ａ変換してローパスフィルタに人力する方法
がある。
ＰＣＭ受信機入力のｎビットデジタル信号を、第６図の
ように低周波域の振幅を抑え且つ直線位相特性を有する
デジタルフィルタに入力して必要な補正をした後、その
出力をＤ／Ａ変換してローパスフィルタに人力する方法
がある。
ところで、ｎビット入力のＤ／Ａ変換器の場合、Ｄ／Ａ
変換器入力のデジタル信号のデジタル信号振幅は、０．
１．２・・・・（２″−２）、（２″−１）の２″階調
となる。
変換器入力のデジタル信号のデジタル信号振幅は、０．
１．２・・・・（２″−２）、（２″−１）の２″階調
となる。
従来、アパチャ効果補償としてデジタルフィルタを用い
る場合、補償量が最も大きい高域成分のデジタルフィル
タの最大振幅を（２″−１）程度とした。その理由は、
（２Ｔｈ−１）より大きくすると、ｎビットＤ／Ａ変換
器の入力振幅がオーバフローとなるためであり、必ず（
２”−１）を最大振幅とする。
る場合、補償量が最も大きい高域成分のデジタルフィル
タの最大振幅を（２″−１）程度とした。その理由は、
（２Ｔｈ−１）より大きくすると、ｎビットＤ／Ａ変換
器の入力振幅がオーバフローとなるためであり、必ず（
２”−１）を最大振幅とする。
例えば、アパチャ効果を完全に補償するようにデジタル
フィルタを構成したとき、このデジタルフィルタの振幅
規格化周波数特性Ｇ（ｆ）／Ｇ（ｆ ＝ ｆ、／２ ）
は、 となる。このデジタルフィルタの振幅規格化周波数特性
は、第６図のようにｆ＝Ｑ〜ｆ、／２の周波数では単調
増加である。
フィルタを構成したとき、このデジタルフィルタの振幅
規格化周波数特性Ｇ（ｆ）／Ｇ（ｆ ＝ ｆ、／２ ）
は、 となる。このデジタルフィルタの振幅規格化周波数特性
は、第６図のようにｆ＝Ｑ〜ｆ、／２の周波数では単調
増加である。
かくして、上記特性のデジタルフィルタ出力をＤ／Ａ変
換器に入力すると、Ｄ／Ａ変換出力は、通過帯域がｆｓ
／２以下のローパスフィルタによっテアハチャ効果を受
けるが、デジタルフィルタによってアパチャ効果補償さ
れ、ＬＰＦＬ：Ｆ）振幅周波数特性は０−ｆＳ／２まで
一定の値となる。
換器に入力すると、Ｄ／Ａ変換出力は、通過帯域がｆｓ
／２以下のローパスフィルタによっテアハチャ効果を受
けるが、デジタルフィルタによってアパチャ効果補償さ
れ、ＬＰＦＬ：Ｆ）振幅周波数特性は０−ｆＳ／２まで
一定の値となる。
しかし、上記したデジタルフィルタは、前記のよう１こ
ｆ＝ｆ、／２のときの振巾昌を（２″−１）とすると、
ｆ＝ＱＨｚのときの振幅は（２）式より、１Ｇ （ｆ＝
０）ｌ−（２″−１）Ｘ −・・（３）π となる。すなわち、ｎビットのＡ／Ｄ変換器とＤ／Ａ変
換器を用いて、アナログ信号を２″階調のｆ＝ＯＨｚの
ときのデジタルフィルタ出力の振幅ＩＣ（ｆ）＝Ｏｉは
、上記した（３）式かられかるように減少する。
ｆ＝ｆ、／２のときの振巾昌を（２″−１）とすると、
ｆ＝ＱＨｚのときの振幅は（２）式より、１Ｇ （ｆ＝
０）ｌ−（２″−１）Ｘ −・・（３）π となる。すなわち、ｎビットのＡ／Ｄ変換器とＤ／Ａ変
換器を用いて、アナログ信号を２″階調のｆ＝ＯＨｚの
ときのデジタルフィルタ出力の振幅ＩＣ（ｆ）＝Ｏｉは
、上記した（３）式かられかるように減少する。
例えばｎ＝８とすると、（３）式より、π
！＝ｉ（２’・３５−１）
となり、７．３５ビット柑当の分解能となる。つまり低
域においは、約７．３５ビット相当のＡ／Ｄ、Ｄ／Ａ変
換を行っているのと同等となり、８ビットのＡ／Ｄ、Ｄ
／Ａ変換に較べると、約０．６５ビット相尚の量子化雑
音の増加と等価となり、Ｓ ／ Ｎの劣化を伴ってしま
う。
域においは、約７．３５ビット相当のＡ／Ｄ、Ｄ／Ａ変
換を行っているのと同等となり、８ビットのＡ／Ｄ、Ｄ
／Ａ変換に較べると、約０．６５ビット相尚の量子化雑
音の増加と等価となり、Ｓ ／ Ｎの劣化を伴ってしま
う。
発明が解決しようとする問題点
以上のように、ＰＣＭ受信機において、アパチャ効果を
補償するために低周波成分のデジタル信号振幅を減少し
たデジタルフィルタに、ｎビットデジタル信号を入力し
、そのデジタルフィルタの出力をｎビット人力Ｄ／Ａ変
換器に入力すると、アパチャ効果は補償できるが、低域
成分の量子化雑音が増し、Ｓ／Ｎの劣化が起こるという
欠点を有する。
補償するために低周波成分のデジタル信号振幅を減少し
たデジタルフィルタに、ｎビットデジタル信号を入力し
、そのデジタルフィルタの出力をｎビット人力Ｄ／Ａ変
換器に入力すると、アパチャ効果は補償できるが、低域
成分の量子化雑音が増し、Ｓ／Ｎの劣化が起こるという
欠点を有する。
そこで、本発明は、低域成分の量子化雑音を増すことな
くアパチャ効果を補償した、すなわち、Ｓ／Ｈの劣化を
伴わないＰＣＭ受信機を提供せんとするものである。
くアパチャ効果を補償した、すなわち、Ｓ／Ｈの劣化を
伴わないＰＣＭ受信機を提供せんとするものである。
問題点を解決するための手段
すなわち、本発明によるならば、標本化周波数ｆＳでサ
ンプルされたｎ（ｎは正の整数）ビットのデジタル信号
を受けるアパチャ効果補償用デジタルフィルタと、該デ
ジタルフィルタの出力を受けるＤ／Ａ変換器と、該Ｄ／
Ａ変換器を受ける、通過帯域がｆ３／２以下のローパス
フィルタとを具備し、該ローパスフィルタ出力から再現
した原アナログ信号を出力するＰＣＭ受信機において、
前記デジタルフィルタは、少なくとも（ｎ＋１ ）ビッ
トの出力を有し、前記デジタルフィルタ出力の振幅周波
数特性は、前記アパチャ効果補償量の最も小さい周波数
における振幅の最大値が前記デジタルフィルタ入力の最
大値よりも大きくなるようになされ、前記Ｄ／Ａ変換器
は、前記デジタルフィルタの出力ビット数に対応する人
力ビット数を有する。
ンプルされたｎ（ｎは正の整数）ビットのデジタル信号
を受けるアパチャ効果補償用デジタルフィルタと、該デ
ジタルフィルタの出力を受けるＤ／Ａ変換器と、該Ｄ／
Ａ変換器を受ける、通過帯域がｆ３／２以下のローパス
フィルタとを具備し、該ローパスフィルタ出力から再現
した原アナログ信号を出力するＰＣＭ受信機において、
前記デジタルフィルタは、少なくとも（ｎ＋１ ）ビッ
トの出力を有し、前記デジタルフィルタ出力の振幅周波
数特性は、前記アパチャ効果補償量の最も小さい周波数
における振幅の最大値が前記デジタルフィルタ入力の最
大値よりも大きくなるようになされ、前記Ｄ／Ａ変換器
は、前記デジタルフィルタの出力ビット数に対応する人
力ビット数を有する。
作用
以上のようなＰＣＭ受信機においては、アパチャ効果補
償量が小さい低周波数域におけるデジタルフィルタの最
大振幅は、デジタルフィルタ入力信号の最大振幅よりも
大きいので、デジタルフィルタによる量子化雑音の増加
はない。従って、Ｓ／Ｎの劣化を伴うことはなく、アパ
チャ効果を補償することができる。
償量が小さい低周波数域におけるデジタルフィルタの最
大振幅は、デジタルフィルタ入力信号の最大振幅よりも
大きいので、デジタルフィルタによる量子化雑音の増加
はない。従って、Ｓ／Ｎの劣化を伴うことはなく、アパ
チャ効果を補償することができる。
実施例
以下、添付図面を参照して本発明によるＰＣＭ受信機の
実施例を説明する。
実施例を説明する。
第１図は、本発明を実施したＰ ＣＭ受信機の要部のブ
ロック図である。図示のＰＣＭ受信機は、アパチャ効果
補償用デジタルフィルタ１０を有している。このデジタ
ルの入力には、標本化周波数ｆ。
ロック図である。図示のＰＣＭ受信機は、アパチャ効果
補償用デジタルフィルタ１０を有している。このデジタ
ルの入力には、標本化周波数ｆ。
てサンプルされたｎ（ｎは正の整数）ビットのデジタル
信号が印加される。図示の実施例では、ｎ＝８とした。
信号が印加される。図示の実施例では、ｎ＝８とした。
すなわち、原アナログ信号が８ビットのデジタルデータ
に変換されて伝送されている。
に変換されて伝送されている。
この場合、入力信号が、０．１．２、・・・・、２５４
．２５５の値を８ビットで表わしているとすると、入力
信号の最大振幅は（２８−１）＝２５５となる。
．２５５の値を８ビットで表わしているとすると、入力
信号の最大振幅は（２８−１）＝２５５となる。
なお、伝送デジタルデータがシリアルデータの場合には
、アリアルーパラレル変換されたのちデジタルフィルタ
１０に人力される。
、アリアルーパラレル変換されたのちデジタルフィルタ
１０に人力される。
このデジタルフィルタ１０は、図示の実施例では、周波
数０〜ｆ、／２の範囲でアパチャ効果をほぼ完全に補償
すると共に、９ビットのデジタル信号を出力するように
なされている。すなわち、デジタル信号かを入力される
と、その出力は、ｆ−ｆＳ／２のときの最大振幅が（２
９−１） ＝５１１となる。従って、そのとき、アパチ
ャ効果剤！を量が最も小さいｆ＝ＯＨｚのときのデジタ
ルフィルタの最大振幅は、上記した（３）式より、 ５１１×□ζ３２５ π ζ（２８・３６−１） となり、低周波域における最大振幅が（２’−１）−２
５５以上なので、デジタルフィルター０による量子化雑
音の増加はない。
数０〜ｆ、／２の範囲でアパチャ効果をほぼ完全に補償
すると共に、９ビットのデジタル信号を出力するように
なされている。すなわち、デジタル信号かを入力される
と、その出力は、ｆ−ｆＳ／２のときの最大振幅が（２
９−１） ＝５１１となる。従って、そのとき、アパチ
ャ効果剤！を量が最も小さいｆ＝ＯＨｚのときのデジタ
ルフィルタの最大振幅は、上記した（３）式より、 ５１１×□ζ３２５ π ζ（２８・３６−１） となり、低周波域における最大振幅が（２’−１）−２
５５以上なので、デジタルフィルター０による量子化雑
音の増加はない。
上記した機能を有するデジタルフィルタは、例えば、第
２図に示す基本構成を有するデジタルフィルタにより実
現できる。すなわち、８ビットのデジタル人力信号は、
第１の単位遅延素子２０に人力されると共に、加算器２
２に人力される。第１の単位遅延素子２０の８ビットの
出力は、第２の単位遅延素子２４に入力されると共に、
例えば乗数（×ａ）が１４の乗算器２６を介して加算器
２２に人力される。そして、第２の単位遅延素子２４の
８ビットの出力も、加算器２２に入力される。その加算
器２２の出力が例えば１／８乗算器２８の入力に供給さ
れ、その乗算器２８が９ビットのデジタル信号を出力す
る。
２図に示す基本構成を有するデジタルフィルタにより実
現できる。すなわち、８ビットのデジタル人力信号は、
第１の単位遅延素子２０に人力されると共に、加算器２
２に人力される。第１の単位遅延素子２０の８ビットの
出力は、第２の単位遅延素子２４に入力されると共に、
例えば乗数（×ａ）が１４の乗算器２６を介して加算器
２２に人力される。そして、第２の単位遅延素子２４の
８ビットの出力も、加算器２２に入力される。その加算
器２２の出力が例えば１／８乗算器２８の入力に供給さ
れ、その乗算器２８が９ビットのデジタル信号を出力す
る。
かかるデジタルフィルタによれば、第１の単位遅延素子
２０の８ビットの出力が乗数１０以上の乗算器２６を介
して加算器２２に入力されているので、周波数０〜ｆ３
／２の範囲でアパチャ効果をほぼ完全に補償すると共に
、９ビットのデジタル信号を得ることができる。
２０の８ビットの出力が乗数１０以上の乗算器２６を介
して加算器２２に入力されているので、周波数０〜ｆ３
／２の範囲でアパチャ効果をほぼ完全に補償すると共に
、９ビットのデジタル信号を得ることができる。
デジタルフィルタ１０の出力は、９ビットの並列人力を
有するＤ／Ａ変換器１２に入力され、そのＤ／Ａ変換器
１２が出力するＰＡＭ波形の信号は、通過帯域がｆ３／
２以下のローパスフィルタ１４に人力される。かくして
、ローパスフィルタ１４から、再現した原アナログ信号
が出力される。
有するＤ／Ａ変換器１２に入力され、そのＤ／Ａ変換器
１２が出力するＰＡＭ波形の信号は、通過帯域がｆ３／
２以下のローパスフィルタ１４に人力される。かくして
、ローパスフィルタ１４から、再現した原アナログ信号
が出力される。
なお、Ｄ／Ａ変換器の人力ビット数の増大は、Ａ／Ｄ変
換器の出力ビット数の増大に比較して安価に実現できる
。従って、上記したＰＣＭ受信機は、比較的安価に実現
できる。
換器の出力ビット数の増大に比較して安価に実現できる
。従って、上記したＰＣＭ受信機は、比較的安価に実現
できる。
上記したＰＣＭ受信機において、Ｐ Ａ Ｍ信号を受け
るローパスフィルタ１４は、上記したように第５図に示
すような振幅規格化周波数特性を有している。−方、デ
ジタルフィルタ１０の出力の最大値の規格化周波数特性
（出力□Ｘ／人力。Ｘ）は、第３図に示すように、アパ
チャ効果補償量の最も小さい周波数（ｆ＝０）において
もデジタルフィルタ入力の最大値よりも大きくなるよう
になされている。従って、アパチャ効果補償量の最も大
きい周波数（ｆ＝ｆｓ／２）においてもデジタルフィル
タ入力の最大値よりも十分に大きい。
るローパスフィルタ１４は、上記したように第５図に示
すような振幅規格化周波数特性を有している。−方、デ
ジタルフィルタ１０の出力の最大値の規格化周波数特性
（出力□Ｘ／人力。Ｘ）は、第３図に示すように、アパ
チャ効果補償量の最も小さい周波数（ｆ＝０）において
もデジタルフィルタ入力の最大値よりも大きくなるよう
になされている。従って、アパチャ効果補償量の最も大
きい周波数（ｆ＝ｆｓ／２）においてもデジタルフィル
タ入力の最大値よりも十分に大きい。
従って、そのようなデジタルフィルタ１０を介して入力
デジタル信号をＤ／Ａ変換器１２に入力し、その出力を
カットオフ周波数ｆ３／２のローパスフィルタに人力す
れば、アパチャ効果の補償がされ且つアパチャ効果補償
によるＳ／Ｎの劣化のない原アナログ信号が得られる。
デジタル信号をＤ／Ａ変換器１２に入力し、その出力を
カットオフ周波数ｆ３／２のローパスフィルタに人力す
れば、アパチャ効果の補償がされ且つアパチャ効果補償
によるＳ／Ｎの劣化のない原アナログ信号が得られる。
上記した実施例では、デジタルフィルタ１０の出力ビッ
ト数及びＤ／Ａ変換器１２の入力ビット数を９ビットと
したが、これを両者とも１０ビット、あるいは１０ビッ
トよりも大きくすることにより、実際のデジタルフィル
タ１０での演算誤差を小さくし、さらに良好な特性が得
られる。
ト数及びＤ／Ａ変換器１２の入力ビット数を９ビットと
したが、これを両者とも１０ビット、あるいは１０ビッ
トよりも大きくすることにより、実際のデジタルフィル
タ１０での演算誤差を小さくし、さらに良好な特性が得
られる。
発明の効果
以上から明らかなように、本発明によるＰＣＭ受信機に
よれば、入力デジタルデータを受けるアパチャ効果補償
用デジタルフィルタの特性が、アパチャ効果補償の最も
小さい周波数域での最大振幅が、ＰＣＭ受信機人力デジ
タル信号の最大振幅よりも大きくなるようにされている
ので、デジタルフィルタ出力での低周波域での量子化雑
音の増加なく、アパチャ効果が補償される。
よれば、入力デジタルデータを受けるアパチャ効果補償
用デジタルフィルタの特性が、アパチャ効果補償の最も
小さい周波数域での最大振幅が、ＰＣＭ受信機人力デジ
タル信号の最大振幅よりも大きくなるようにされている
ので、デジタルフィルタ出力での低周波域での量子化雑
音の増加なく、アパチャ効果が補償される。
それ故、本発明によるＰＣＭ受信機は、アパチャ効果を
補償しつつ低域成分の量子化雑音を増すことがないので
、Ｓ／Ｎの劣化を伴うことなく原アナログ信号を再現す
ることができる。
補償しつつ低域成分の量子化雑音を増すことがないので
、Ｓ／Ｎの劣化を伴うことなく原アナログ信号を再現す
ることができる。
第１図は、本発明によるＰＣＭ受信機の基本構成を示す
ブロック図、 第２図は、第１図に示すＰＣＭ受信機に使用されている
デジタルフィルタの１例を示すブロック図、 第３図は、第１図に示すＰＣＭ受信機に使用されている
デジタルフィルタの規格化周波数特性を示すグラフ、 第４図は、−船釣なり／Ａ変換器のＰＡ〜１出力波形の
１例を示すグラフ、 第５図は、ローパスフィルタの規格化周波数特性を示す
グラフ、 第６図は、従来のデジタルフィルタの規格化周波数特性
を示すグラフである。 〔主な参照番号〕 １０・・デジタルフィルタ １２・・Ｄ／Ａ変換器 １４・・ローパスフィルタ ２０．２４・・単位遅延素子 ２２・・加算器 ２６．２８・・乗算器
ブロック図、 第２図は、第１図に示すＰＣＭ受信機に使用されている
デジタルフィルタの１例を示すブロック図、 第３図は、第１図に示すＰＣＭ受信機に使用されている
デジタルフィルタの規格化周波数特性を示すグラフ、 第４図は、−船釣なり／Ａ変換器のＰＡ〜１出力波形の
１例を示すグラフ、 第５図は、ローパスフィルタの規格化周波数特性を示す
グラフ、 第６図は、従来のデジタルフィルタの規格化周波数特性
を示すグラフである。 〔主な参照番号〕 １０・・デジタルフィルタ １２・・Ｄ／Ａ変換器 １４・・ローパスフィルタ ２０．２４・・単位遅延素子 ２２・・加算器 ２６．２８・・乗算器
Claims (1)
- 標本化周波数ｆ＿ｓでサンプルされたｎ（ｎは正の整数
）ビットのデジタル信号を受けるアパチャ効果補償用デ
ジタルフィルタと、該デジタルフィルタの出力を受ける
Ｄ／Ａ変換器と、該Ｄ／Ａ変換器を受ける、通過帯域が
ｆ＿ｓ／２以下のローパスフィルタとを具備し、該ロー
パスフィルタ出力から再現した原アナログ信号を出力す
るＰＣＭ受信機において、前記デジタルフィルタは、少
なくとも（ｎ＋１）ビットの出力を有し、前記デジタル
フィルタ出力の振幅周波数特性は、前記アパチャ効果補
償量の最も小さい周波数における振幅の最大値が前記デ
ジタルフィルタ入力の最大値よりも大きくなるようにな
されており、前記Ｄ／Ａ変換器は、前記デジタルフィル
タの出力ビット数に対応する入力ビット数を有している
ことを特徴とするＰＣＭ受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14656986A JPS633520A (ja) | 1986-06-23 | 1986-06-23 | Ｐｃｍ受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14656986A JPS633520A (ja) | 1986-06-23 | 1986-06-23 | Ｐｃｍ受信機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS633520A true JPS633520A (ja) | 1988-01-08 |
Family
ID=15410647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14656986A Pending JPS633520A (ja) | 1986-06-23 | 1986-06-23 | Ｐｃｍ受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS633520A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07283970A (ja) * | 1992-04-10 | 1995-10-27 | Rca Thomson Licensing Corp | 信号処理装置 |
| JP2001136214A (ja) * | 1999-08-24 | 2001-05-18 | Thomson Licensing Sa | Ｓｉｎ（ｘ）／ｘ補償回路 |
-
1986
- 1986-06-23 JP JP14656986A patent/JPS633520A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07283970A (ja) * | 1992-04-10 | 1995-10-27 | Rca Thomson Licensing Corp | 信号処理装置 |
| JP2001136214A (ja) * | 1999-08-24 | 2001-05-18 | Thomson Licensing Sa | Ｓｉｎ（ｘ）／ｘ補償回路 |
| JP4563561B2 (ja) * | 1999-08-24 | 2010-10-13 | トムソン ライセンシング | Ｓｉｎ（ｘ）／ｘ補償回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4812846A (en) | Dither circuit using dither including signal component having frequency half of sampling frequency | |
| US4633483A (en) | Near-instantaneous companding PCM involving accumulation of less significant bits removed from original data | |
| JPS63314024A (ja) | アナログ／デジタルコンバータ | |
| US4411001A (en) | Differential pulse code modulation transmission system | |
| JPH063879B2 (ja) | 非デイザ化装置 | |
| KR890006084A (ko) | 디코더용 등화기 | |
| US6466277B1 (en) | VSB digital modulator | |
| JPS633520A (ja) | Ｐｃｍ受信機 | |
| US6313772B1 (en) | Complex carrier signal generator for determining cyclic wave shape | |
| US6317167B1 (en) | Sine x/x compensation circuitry merged with a digital modulator | |
| JPH0795817B2 (ja) | 誤差補正付きデジタルテレビジョン信号処理装置 | |
| JP2718454B2 (ja) | 高精度及び直線性時間領域応答を有するデジタル２ｂｉｑ送信機 | |
| JP2605284Y2 (ja) | データ変換装置 | |
| US6229464B1 (en) | Pulse code modulated to DC centered VSB converter | |
| US20030195909A1 (en) | Compensation scheme for reducing delay in a digital impedance matching circuit to improve return loss | |
| JPH0557767B2 (ja) | ||
| US20240162928A1 (en) | Method and apparatus for cancelling front-end distortion | |
| JPS60143023A (ja) | デイジタル信号処理装置 | |
| WO2010039029A1 (en) | Method and system for coding and decoding audio signals | |
| JPH0145254B2 (ja) | ||
| JPS61262322A (ja) | Ｐｃｍ受信機 | |
| JP2003143093A (ja) | Ｆｍステレオ伝送のためのエンコーダ | |
| JP3193499B2 (ja) | 信号処理装置 | |
| JP2874698B2 (ja) | 非直線歪補償装置 | |
| JPH04160822A (ja) | Ｄ／ａ変換装置 |