JPH0795817B2 - 誤差補正付きデジタルテレビジョン信号処理装置 - Google Patents
誤差補正付きデジタルテレビジョン信号処理装置Info
- Publication number
- JPH0795817B2 JPH0795817B2 JP58197463A JP19746383A JPH0795817B2 JP H0795817 B2 JPH0795817 B2 JP H0795817B2 JP 58197463 A JP58197463 A JP 58197463A JP 19746383 A JP19746383 A JP 19746383A JP H0795817 B2 JPH0795817 B2 JP H0795817B2
- Authority
- JP
- Japan
- Prior art keywords
- digital
- error
- signal
- output
- word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/24—Systems for the transmission of television signals using pulse code modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/67—Circuits for processing colour signals for matrixing
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
- Color Television Systems (AREA)
- Picture Signal Circuits (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
Description
【発明の詳細な説明】 〔発明の背景〕 この発明はデジタルテレビジヨン信号処理装置における
誤差補正に関する。
誤差補正に関する。
デジタルテレビジヨン受像機では、アナログベースバン
ド映像信号をサンプリングして、そのアナログサンプル
をアナログ・デジタル（AD）変換器でそれを表わすデジ
タルサンプルに変換し、そのデジタルサンプルをデジタ
ル櫛型濾波器で処理して分離されたルミナンスおよびク
ロミナンス情報を表わすサンプルを生成する。このデジ
タルのルミナンスおよびクロミナンス情報を含む分離サ
ンプルは次にデジタル信号処理部の各チヤンネルで処理
されるが、そのデジタル信号処理部は通常のテレビジヨ
ン受像機に見られるアナログのルミナンスおよびクロミ
ナンスチヤンネルの対応部と同様の機能を果し、デジタ
ル・アナログ（DA）変換器がそのルミナンスおよびクロ
ミナンスチヤンネルで生成されたデジタルサンプルを表
示すべきカラー画像を表わすアナログ信号に変換する。
ド映像信号をサンプリングして、そのアナログサンプル
をアナログ・デジタル（AD）変換器でそれを表わすデジ
タルサンプルに変換し、そのデジタルサンプルをデジタ
ル櫛型濾波器で処理して分離されたルミナンスおよびク
ロミナンス情報を表わすサンプルを生成する。このデジ
タルのルミナンスおよびクロミナンス情報を含む分離サ
ンプルは次にデジタル信号処理部の各チヤンネルで処理
されるが、そのデジタル信号処理部は通常のテレビジヨ
ン受像機に見られるアナログのルミナンスおよびクロミ
ナンスチヤンネルの対応部と同様の機能を果し、デジタ
ル・アナログ（DA）変換器がそのルミナンスおよびクロ
ミナンスチヤンネルで生成されたデジタルサンプルを表
示すべきカラー画像を表わすアナログ信号に変換する。
テレビジヨン受像機のデジタル信号処理部で生成したデ
ジタルサンプルは対応するアナログ信号の量子化値を表
わすｎビツトデジタルワードとすることができ、このデ
ジタルワードを例えば２進表記またはオフセツト２の補
数表記にすることもできる。このようなワードを処理路
の各段で取扱うとき、その処理路のある点で誤つた値を
持つ結果が生じることがあり、例えばその結果の値がｎ
ビツトデジタル数で正確に表し得る最大値より大きかつ
たり（オーバーフローと呼ぶ）、同様に正確に表し得る
最小値より小さかつたり（アンダーフローと呼ぶ）する
ことがある。この誤差によつて最後に得られるアナログ
信号が誤つた画像情報を含むことになる。この発明の特
徴はこの誤差を検知して出力アナログ信号をその効果に
対して補正されたものに改変することである。
ジタルサンプルは対応するアナログ信号の量子化値を表
わすｎビツトデジタルワードとすることができ、このデ
ジタルワードを例えば２進表記またはオフセツト２の補
数表記にすることもできる。このようなワードを処理路
の各段で取扱うとき、その処理路のある点で誤つた値を
持つ結果が生じることがあり、例えばその結果の値がｎ
ビツトデジタル数で正確に表し得る最大値より大きかつ
たり（オーバーフローと呼ぶ）、同様に正確に表し得る
最小値より小さかつたり（アンダーフローと呼ぶ）する
ことがある。この誤差によつて最後に得られるアナログ
信号が誤つた画像情報を含むことになる。この発明の特
徴はこの誤差を検知して出力アナログ信号をその効果に
対して補正されたものに改変することである。
例えば、ある処理段の加算器がその量子化レベル上限付
近の値を持つ２つのデジタルワードを合計し、その合計
がその系のダイナミツクレンジを超えた（オーバーフロ
ー）とすると、この結果得られるものは最上位ビツト位
置で頭を切られたデジタルワードである。この頭切りの
結果、得られる真の値と実質的に異なる値を持つアナロ
グ信号が生ずる。誤差を検知したときこれを補正するた
め、DA変換器のデジタルワード入力を量子化レベル上限
の真の値に遥かに近い値に変えると、この改変したデジ
タルワードがその誤差の効果に対して補正されたアナロ
グ信号を生ずる。
近の値を持つ２つのデジタルワードを合計し、その合計
がその系のダイナミツクレンジを超えた（オーバーフロ
ー）とすると、この結果得られるものは最上位ビツト位
置で頭を切られたデジタルワードである。この頭切りの
結果、得られる真の値と実質的に異なる値を持つアナロ
グ信号が生ずる。誤差を検知したときこれを補正するた
め、DA変換器のデジタルワード入力を量子化レベル上限
の真の値に遥かに近い値に変えると、この改変したデジ
タルワードがその誤差の効果に対して補正されたアナロ
グ信号を生ずる。
この発明による誤差補正付きデジタルテレビジョン信号
処理装置は、画像情報を含む第１のデジタルサンプルを
供給する手段（例えば25）と、上記第１のデジタルサン
プルに作用して、この第１のデジタルサンプルからこれ
に含まれる画像情報の変形された画像情報を含む第２の
デジタルサンプルを引出すデジタル処理装置（例えば3
2）とを有している。このデジタル処理装置（32）は、
これに上記第１のデジタルサンプルの選ばれたものが供
給されたとき誤った変形を受けた画像情報を含む第２の
デジタルサンプルを引出すような誤差が生ずる可能性の
ある出力デジタルワードを生成する処理段（例えば45）
を該デジタル処理装置の処理路中に含んでいる。
処理装置は、画像情報を含む第１のデジタルサンプルを
供給する手段（例えば25）と、上記第１のデジタルサン
プルに作用して、この第１のデジタルサンプルからこれ
に含まれる画像情報の変形された画像情報を含む第２の
デジタルサンプルを引出すデジタル処理装置（例えば3
2）とを有している。このデジタル処理装置（32）は、
これに上記第１のデジタルサンプルの選ばれたものが供
給されたとき誤った変形を受けた画像情報を含む第２の
デジタルサンプルを引出すような誤差が生ずる可能性の
ある出力デジタルワードを生成する処理段（例えば45）
を該デジタル処理装置の処理路中に含んでいる。
上記処理段は、頭切り誤差を生ずる可能性があるもので
あり、また上記出力デジタルワードを発生し且つ上記頭
切り誤差が発生したときにオーバーフロー状態あるいは
アンダーフロー状態のいずれかを発生する加算器（例え
ば46）を含んでいる。
あり、また上記出力デジタルワードを発生し且つ上記頭
切り誤差が発生したときにオーバーフロー状態あるいは
アンダーフロー状態のいずれかを発生する加算器（例え
ば46）を含んでいる。
この発明の信号処理装置はさらに上記第２のデジタルサ
ンプルに応答して上記変形された画像情報を含むアナロ
グ信号を生成するデジタル−アナログ変換手段（例えば
49）と、上記デジタル処理装置に結合された上記頭切り
誤差を検出する手段（例えば70）と、上記出力デジタル
ワードを受信し、これを上記デジタル−アナログ変換器
に伝送し、また上記頭切り誤差検出手段に応答して上記
頭切り誤差の検出時に、上記誤差の影響を修正するため
に上記受信したデジタルワードを適正に変形して、この
適正に変形されたデジタルワードを上記デジタル−アナ
ログ変換手段に伝送するラッチ（例えば48）とを有して
いる。
ンプルに応答して上記変形された画像情報を含むアナロ
グ信号を生成するデジタル−アナログ変換手段（例えば
49）と、上記デジタル処理装置に結合された上記頭切り
誤差を検出する手段（例えば70）と、上記出力デジタル
ワードを受信し、これを上記デジタル−アナログ変換器
に伝送し、また上記頭切り誤差検出手段に応答して上記
頭切り誤差の検出時に、上記誤差の影響を修正するため
に上記受信したデジタルワードを適正に変形して、この
適正に変形されたデジタルワードを上記デジタル−アナ
ログ変換手段に伝送するラッチ（例えば48）とを有して
いる。
第１図のデジタルテレビジヨン信号処理装置では、通常
の映像検波器24がアナログ合成映像信号を生成し、その
合成映像信号がAD変換器（ADC）25の入力に印加され
る。AD変換器25はその映像信号を色副搬送波周波数の４
倍の周波数４fscに等しい周波数でサンプリングして映
像信号のデジタルサンプルを生成する。第１図の太い線
路は多ビツトデジタル信号を表わし、細い線路はアナロ
グ信号とクロツク信号を表わす。各デジタルサンプルは
例えば８ビツトワードから成り、従つてアナログ映像信
号が256の個別レベルの１つに量子化されることにな
る。AD変換器25用の４fscサンプリングクロツク信号は
クロツク発生器27により発生されて、AD変換器がアナロ
グ映像信号を合成映像信号に含まれるカラーバースト信
号と実質的に同期してサンプリングするように付勢す
る。
の映像検波器24がアナログ合成映像信号を生成し、その
合成映像信号がAD変換器（ADC）25の入力に印加され
る。AD変換器25はその映像信号を色副搬送波周波数の４
倍の周波数４fscに等しい周波数でサンプリングして映
像信号のデジタルサンプルを生成する。第１図の太い線
路は多ビツトデジタル信号を表わし、細い線路はアナロ
グ信号とクロツク信号を表わす。各デジタルサンプルは
例えば８ビツトワードから成り、従つてアナログ映像信
号が256の個別レベルの１つに量子化されることにな
る。AD変換器25用の４fscサンプリングクロツク信号は
クロツク発生器27により発生されて、AD変換器がアナロ
グ映像信号を合成映像信号に含まれるカラーバースト信
号と実質的に同期してサンプリングするように付勢す
る。
同期分離器28は映像検波器24の生成する映像信号に応じ
て水平垂直の同期パルスを生成し、これをそれぞれ信号
路Ｈ、Ｖを介して偏向ユニツト33に印加する。偏向ユニ
ツト33はカラー映像管35の偏向巻線34用の水平垂直の偏
向信号を生ずる。
て水平垂直の同期パルスを生成し、これをそれぞれ信号
路Ｈ、Ｖを介して偏向ユニツト33に印加する。偏向ユニ
ツト33はカラー映像管35の偏向巻線34用の水平垂直の偏
向信号を生ずる。
AD変換器25から生ずるデジタル化映像信号は４fscでク
ロツキングされるデジタル櫛型濾波器26に印加される。
この櫛型濾波器26はデジタルルミナンス信号Ｙを分離し
てこれをデータ線路を介してルミナンス信号処理部32に
印加する。ルミナンス処理部32はそのデジタル化ルミナ
ンス信号Ｙを取入れて、これを後述のように処理し、処
理済デジタルルミナンス信号Ycを生成してこれをDA変換
器（DAC）49の入力に印加する。このDA変換器49の出力
のルミナンス信号はアナログ型になつており、低域濾波
器（LPF）50により濾波されてサンプリング周波数成分
を取除くと共に、アナログルミナンス信号Ｙ′となつて
映像管駆動段44の入力に印加される。
ロツキングされるデジタル櫛型濾波器26に印加される。
この櫛型濾波器26はデジタルルミナンス信号Ｙを分離し
てこれをデータ線路を介してルミナンス信号処理部32に
印加する。ルミナンス処理部32はそのデジタル化ルミナ
ンス信号Ｙを取入れて、これを後述のように処理し、処
理済デジタルルミナンス信号Ycを生成してこれをDA変換
器（DAC）49の入力に印加する。このDA変換器49の出力
のルミナンス信号はアナログ型になつており、低域濾波
器（LPF）50により濾波されてサンプリング周波数成分
を取除くと共に、アナログルミナンス信号Ｙ′となつて
映像管駆動段44の入力に印加される。
櫛型濾波器26はまたデジタルクロミナンス信号Ｃを分離
生成し、これを周波数４fscで駆動されるクロミナンス
処理部31の入力に印加する。このクロミナンス処理部31
は、第１図に示されていないが、視聴者の制御する色飽
和度制御信号に応じてクロミナンス信号を増幅するクロ
ミナンス増幅器や、クロミナンス信号の示す応答特性を
改変して映像検波器24の前の中間周波数回路網の不都合
な応答特性をすべて補償するクロマデジタルピーカを含
むこともある。
生成し、これを周波数４fscで駆動されるクロミナンス
処理部31の入力に印加する。このクロミナンス処理部31
は、第１図に示されていないが、視聴者の制御する色飽
和度制御信号に応じてクロミナンス信号を増幅するクロ
ミナンス増幅器や、クロミナンス信号の示す応答特性を
改変して映像検波器24の前の中間周波数回路網の不都合
な応答特性をすべて補償するクロマデジタルピーカを含
むこともある。
処理されたデジタルクロミナンス信号Ｃ′は次にＩおよ
びＱの有限インパルス応答（FIR）低域濾波器（LPF）3
7、38にそれぞれ印加される。Ｉ濾波器37はクロツク発
生器27から生ずるＩクロツク信号ICKにより周波数fscで
クロツキングされる。クロツク発生器27は合成映像信号
に含まれるカラーバースト基準信号のＩ軸位相点の出現
に同期してＩクロツク信号ICKを発生する。またＱ濾波
器38はクロツク発生器27から生ずるＱクロツク信号QCK
により周波数fscでクロツキングされる。クロツク発生
器27は合成映像信号に含まれるカラーバースト基準信号
のＱ軸位相点の出現に同期してＱクロツク信号QCKを発
生する。
びＱの有限インパルス応答（FIR）低域濾波器（LPF）3
7、38にそれぞれ印加される。Ｉ濾波器37はクロツク発
生器27から生ずるＩクロツク信号ICKにより周波数fscで
クロツキングされる。クロツク発生器27は合成映像信号
に含まれるカラーバースト基準信号のＩ軸位相点の出現
に同期してＩクロツク信号ICKを発生する。またＱ濾波
器38はクロツク発生器27から生ずるＱクロツク信号QCK
により周波数fscでクロツキングされる。クロツク発生
器27は合成映像信号に含まれるカラーバースト基準信号
のＱ軸位相点の出現に同期してＱクロツク信号QCKを発
生する。
濾波器37、38はそれぞれ同期したＩ、Ｑのクロツキング
周波数で駆動されることにより、その低域濾波機能を行
うと同時に、クロミナンス信号Ｃ′をそのデジタルＩ、
Ｑ信号成分に同期復調する機能をも果す。Ｉ濾波器の通
過帯域は０ないし約1.5MHz、Ｑ濾波器のそれは０ないし
0.5MHzに跨がり、Ｉ、Ｑの両濾波器は色信号に含まれる
ことのある高周波雑音を除去する。
周波数で駆動されることにより、その低域濾波機能を行
うと同時に、クロミナンス信号Ｃ′をそのデジタルＩ、
Ｑ信号成分に同期復調する機能をも果す。Ｉ濾波器の通
過帯域は０ないし約1.5MHz、Ｑ濾波器のそれは０ないし
0.5MHzに跨がり、Ｉ、Ｑの両濾波器は色信号に含まれる
ことのある高周波雑音を除去する。
濾波されたデジタルＩ、Ｑ信号はそれぞれDA変換器（DA
C）40、41によりアナログ信号に変換され、そのアナロ
グ信号はそれぞれ低域濾波器（LPF）5354によつて濾波
されてサンプリング周波数成分を除去し、得られた信号
Ｉ′、Ｑ′を駆動段44の各入力に印加する。
C）40、41によりアナログ信号に変換され、そのアナロ
グ信号はそれぞれ低域濾波器（LPF）5354によつて濾波
されてサンプリング周波数成分を除去し、得られた信号
Ｉ′、Ｑ′を駆動段44の各入力に印加する。
駆動段44は通常の設計のアナログカラーマトリツクス39
を含み、これが緩衝器42a、42b、42cを介してそれぞれ
アナログ信号Ｉ′、Ｑ′、Ｙ′を受入れて、通常のＲ、
Ｇ、Ｂ信号を形成する。このＲ、Ｇ、Ｂ信号は駆動増幅
器43で増幅されて映像管35の陰極KR、KG、KBに印加さ
れ、合成映像信号に含まれたカラー画像情報の表示を行
う。
を含み、これが緩衝器42a、42b、42cを介してそれぞれ
アナログ信号Ｉ′、Ｑ′、Ｙ′を受入れて、通常のＲ、
Ｇ、Ｂ信号を形成する。このＲ、Ｇ、Ｂ信号は駆動増幅
器43で増幅されて映像管35の陰極KR、KG、KBに印加さ
れ、合成映像信号に含まれたカラー画像情報の表示を行
う。
次にデジタルルミナンス信号Ｙからアナログルミナンス
信号Ｙ′を生成する処理路を説明する。合成映像信号に
含まれる画像情報の追加の垂直細部を回復するため、デ
ジタルクロミナンス信号ＣはFIR低域濾波器36に印加さ
れ、その濾波器36の出力の垂直情報を含むデジタル信号
が加算器52でデジタルルミナンス信号Ｙと加算されて相
当量の垂直細部情報を含む処理済ルミナンス信号Ydを生
ずる。FIR低域濾波器36はその多くの素子をクロミナン
ス処理部31の帯域通過FIR濾波器と共通にすることがで
きる。
信号Ｙ′を生成する処理路を説明する。合成映像信号に
含まれる画像情報の追加の垂直細部を回復するため、デ
ジタルクロミナンス信号ＣはFIR低域濾波器36に印加さ
れ、その濾波器36の出力の垂直情報を含むデジタル信号
が加算器52でデジタルルミナンス信号Ｙと加算されて相
当量の垂直細部情報を含む処理済ルミナンス信号Ydを生
ずる。FIR低域濾波器36はその多くの素子をクロミナン
ス処理部31の帯域通過FIR濾波器と共通にすることがで
きる。
未処理のルミナンス信号Ｙは加算器52に印加される前に
まず遅延回路51により遅延される。このデジタル遅延回
路51は一連のシフトレジスタをＹデジタルワードの各ビ
ツト線と加算器52の対応ビツト線の間に挿入したような
通常設計のものでよく、FIR低域濾波器36により生成さ
れる垂直細部情報のインパルス遅延の補正に用いること
もできる。
まず遅延回路51により遅延される。このデジタル遅延回
路51は一連のシフトレジスタをＹデジタルワードの各ビ
ツト線と加算器52の対応ビツト線の間に挿入したような
通常設計のものでよく、FIR低域濾波器36により生成さ
れる垂直細部情報のインパルス遅延の補正に用いること
もできる。
処理済のデジタルルミナンス信号Ydはデジタル水平ピー
キング処理段45に印加され、処理段45はそのルミナンス
情報を含む信号の急激な変化に応じてワード線Ａ上にデ
ジタルピーキング信号δＹを生成する。このピーキング
信号δＹは、最初処理されたルミナンス信号Ydに段23で
適当な遅延を与えてワード線Ｂに得られたルミナンス信
号Yd′と加算器46で加算される。得られたデジタル出力
信号Ypは表示画像の垂直線のコントラストを増強するピ
ーキング済ルミナンス情報を表わす。このピーキング済
ルミナンス信号Ypはラツチ48に印加され、通常状態でこ
れを通過してDA変換器49に印加され、アナログ信号に変
換される。
キング処理段45に印加され、処理段45はそのルミナンス
情報を含む信号の急激な変化に応じてワード線Ａ上にデ
ジタルピーキング信号δＹを生成する。このピーキング
信号δＹは、最初処理されたルミナンス信号Ydに段23で
適当な遅延を与えてワード線Ｂに得られたルミナンス信
号Yd′と加算器46で加算される。得られたデジタル出力
信号Ypは表示画像の垂直線のコントラストを増強するピ
ーキング済ルミナンス情報を表わす。このピーキング済
ルミナンス信号Ypはラツチ48に印加され、通常状態でこ
れを通過してDA変換器49に印加され、アナログ信号に変
換される。
第２図は第１図の水平ピーキング処理段45の１実施例を
示す。この第２図の水平ピーキング段45はFIR濾波器の
形に設計されている。垂直細部情報を有する処理済のル
ミナンス信号Yd(n)は直列の多ビツトシフトレジスタ段S
R1〜SR5の縦続回路の最初に印加される。第２図では信
号Ｙの第ｎ番目のサンプルをＹ（ｎ）で表しているか
ら、その次のサンプルはＹ（ｎ＋１）、その前のサンプ
ルはｘ（ｎ−１）である。この縦続シフトレジスタはFI
R濾波器の遅延素子を形成し、各段SR1〜SR5のクロツク
入力には４fscクロツク信号が印加されている。その各
クロツクパルスに応じて第１段SR1にルミナンス信号Y
d(n)のデジタルサンプルが供給され、この第１段を含む
各段にすでに蓄積されていたデジタルサンプルはそれぞ
れその次の段に移される。この様にして各クロツク信号
に対応するサンプルが分離されて、第ｎ番目のクロツク
パルスに対応する任意の与えられた時点tnでシフトレジ
スタSR3にデジタルサンプルYd(n)が蓄積されている。
示す。この第２図の水平ピーキング段45はFIR濾波器の
形に設計されている。垂直細部情報を有する処理済のル
ミナンス信号Yd(n)は直列の多ビツトシフトレジスタ段S
R1〜SR5の縦続回路の最初に印加される。第２図では信
号Ｙの第ｎ番目のサンプルをＹ（ｎ）で表しているか
ら、その次のサンプルはＹ（ｎ＋１）、その前のサンプ
ルはｘ（ｎ−１）である。この縦続シフトレジスタはFI
R濾波器の遅延素子を形成し、各段SR1〜SR5のクロツク
入力には４fscクロツク信号が印加されている。その各
クロツクパルスに応じて第１段SR1にルミナンス信号Y
d(n)のデジタルサンプルが供給され、この第１段を含む
各段にすでに蓄積されていたデジタルサンプルはそれぞ
れその次の段に移される。この様にして各クロツク信号
に対応するサンプルが分離されて、第ｎ番目のクロツク
パルスに対応する任意の与えられた時点tnでシフトレジ
スタSR3にデジタルサンプルYd(n)が蓄積されている。
このデジタルルミナンスサンプルYd(n)の列からピーキ
ング信号δＹ（ｎ）を求めるには、遅延したサンプルの
値に次式に従つて分数の係数を乗じる。
ング信号δＹ（ｎ）を求めるには、遅延したサンプルの
値に次式に従つて分数の係数を乗じる。
δＹ（ｎ）＝Cn-2Yd(n-2)＋Cn-1Yd(n-1)＋CnYd(n) ＋Cn+1Yd(n+1)＋Cn+2Yd(n+2) 第２図に示すように、縦続シフトレジスタSR1〜SR5を通
つてデジタルサンプルが移動するため、遅延したサンプ
ルYd(n-2)ないしYd(n+2)が各段の出力に生ずる。このシ
フトレジスタSR1〜SR5の各出力はそれぞれ乗算段M1〜M5
に印加され、各係数Cn-2倍ないしCn+2倍される。乗算段
M1〜M5はデジタルワードを標準の加算器ツリー内で加算
する前に適当ビツト数だけ右に移動する公知の回路技術
により構成することができる。
つてデジタルサンプルが移動するため、遅延したサンプ
ルYd(n-2)ないしYd(n+2)が各段の出力に生ずる。このシ
フトレジスタSR1〜SR5の各出力はそれぞれ乗算段M1〜M5
に印加され、各係数Cn-2倍ないしCn+2倍される。乗算段
M1〜M5はデジタルワードを標準の加算器ツリー内で加算
する前に適当ビツト数だけ右に移動する公知の回路技術
により構成することができる。
上式によつてデジタルピーキング信号δＹ（ｎ）を導く
には、乗算器M1〜M5の出力の遅延され、かつ係数倍の重
みを付けられたデジタルサンプルを加算器A1〜A4を含む
加算器群により第２図に示すようにして合計する。する
とキーピング信号δＹ（ｎ）はこの加算器群の最後の加
算器A4の出力に得られる。
には、乗算器M1〜M5の出力の遅延され、かつ係数倍の重
みを付けられたデジタルサンプルを加算器A1〜A4を含む
加算器群により第２図に示すようにして合計する。する
とキーピング信号δＹ（ｎ）はこの加算器群の最後の加
算器A4の出力に得られる。
第２図には説明のために５段または５タツプを持つ水平
ピーキング段45用のシフトレジスタ配列しか示されてい
ないが、求めるピーキング済ルミナンス信号のプレシユ
ートやオーバーシユートの幅または波形を変える必要が
あれば、これより多数のタツプを用いることもできる。
また同様に説明のためだけに、係数を次のように選ぶ。
ピーキング段45用のシフトレジスタ配列しか示されてい
ないが、求めるピーキング済ルミナンス信号のプレシユ
ートやオーバーシユートの幅または波形を変える必要が
あれば、これより多数のタツプを用いることもできる。
また同様に説明のためだけに、係数を次のように選ぶ。
Cn-2＝−1/4、Cn-1＝−1/4、Cn＝＋１、 Cn+1＝−1/4、Cn+2＝−1/4 乗算器M1〜M5はスカラ乗算器のため、中央タツプの係数
Cn以外の係数がすべて負であることによりスカラ加算が
加算器A3に出力が得られるまでこの加算器群で行われ
る。加算器A3の出力はさらに乗算器M3の出力から差引か
れてルミナンスピーキング信号Ｙ（ｎ）となる。この２
の補数減算は加算器A3の出力を通常の１の補数変換器素
子（すなわちインバータ）S1に印加し、そのS1の出力を
加算器A4にそのキヤリ・イン端子CIの論理値１の印加と
同時に印加することにより行われる。
Cn以外の係数がすべて負であることによりスカラ加算が
加算器A3に出力が得られるまでこの加算器群で行われ
る。加算器A3の出力はさらに乗算器M3の出力から差引か
れてルミナンスピーキング信号Ｙ（ｎ）となる。この２
の補数減算は加算器A3の出力を通常の１の補数変換器素
子（すなわちインバータ）S1に印加し、そのS1の出力を
加算器A4にそのキヤリ・イン端子CIの論理値１の印加と
同時に印加することにより行われる。
ピーキング剤ルミナンス信号Yp(n)を得るには、加算器A
4の出力を加算器46で遅延ルミナンス信号Yd′（ｎ）と
加算する。その遅延ルミナンス信号Yd′（ｎ）は段SR3
の出力から引出される。
4の出力を加算器46で遅延ルミナンス信号Yd′（ｎ）と
加算する。その遅延ルミナンス信号Yd′（ｎ）は段SR3
の出力から引出される。
第４図は水平ピーキング処理段45の動作の説明に有用な
波形を示す。例えば、実線波形のルミナンス信号Yd(n)
がクロツクパルス15個分の持続時間を持つ矩形パルス波
形を有し、０ユニツトの基本振幅を４ユニツト超えてい
るとする。第４図の信号振幅スケールは10進法とオフセ
ツト２の補数表記法の両方で示してある。各信号サンプ
ルに対するワード長は、実際上８ビツトまたは９ビツト
がよく用いられるため、説明を簡単化するために６ビツ
トとした。
波形を示す。例えば、実線波形のルミナンス信号Yd(n)
がクロツクパルス15個分の持続時間を持つ矩形パルス波
形を有し、０ユニツトの基本振幅を４ユニツト超えてい
るとする。第４図の信号振幅スケールは10進法とオフセ
ツト２の補数表記法の両方で示してある。各信号サンプ
ルに対するワード長は、実際上８ビツトまたは９ビツト
がよく用いられるため、説明を簡単化するために６ビツ
トとした。
クロツクパルス８においてルミナンス信号Yd(n)は急激
な立上りを示し、第２図の水平ピーキング段45はこの立
上りに応じてその出力のワード線Ａに期間Δt1とΔT2中
に第４図にクロツクパルス６から10にかけて点線波形で
示されたようなピーキング信号δＹ（ｎ）を生ずる。
な立上りを示し、第２図の水平ピーキング段45はこの立
上りに応じてその出力のワード線Ａに期間Δt1とΔT2中
に第４図にクロツクパルス６から10にかけて点線波形で
示されたようなピーキング信号δＹ（ｎ）を生ずる。
クロツクパルス23においてルミナンス信号Yd(n)は急激
な立下りを示し、水平ピーキング段45はこの立下りに応
じてその出力のワード線Ａに期間Δt3とΔt4中に第４図
にクロツクパルス21から25にかけて点線で示すようなピ
ーキング信号δＹ（ｎ）を生ずる。
な立下りを示し、水平ピーキング段45はこの立下りに応
じてその出力のワード線Ａに期間Δt3とΔt4中に第４図
にクロツクパルス21から25にかけて点線で示すようなピ
ーキング信号δＹ（ｎ）を生ずる。
加算器46の出力に生成したピーキング剤ルミナンス信号
Yp(n)は第４図では破線波形で示され、これは実線波形
と点線波形の和に等しい。
Yp(n)は第４図では破線波形で示され、これは実線波形
と点線波形の和に等しい。
ある信号状態では、ルミナンス処理部32の水平ピーキン
グ処理段45がオーバーフロー誤差またはアンダーフロー
誤差に感じて加算器46の出力に誤つて変形または処理さ
れたルミナンス画像情報を含む出力デジタルワードY
p(n)を生じ易くなることがある。例えば第５図の上側の
実線波形で表される入力ルミナンス信号Yd1(n)を考え
る。このルミナンス信号Yd1(n)はクロツクパルス８と23
の間で60ユニツトの10進等価レベルを有するが、このレ
ベルは例えば６ビツトワード処理方式における上限量子
化レベル63に近い。第５図に示すように、第２図の係数
乗算器M1〜M5により設定される濾波応答特性を用いる
と、クロツクパルス８から９と22から23にかけてのピー
キング信号δY1(n)の値は14ユニツトであり、クロツク
パルス９から10と21から22にかけてのピーキング信号の
値は７ユニツトである。
グ処理段45がオーバーフロー誤差またはアンダーフロー
誤差に感じて加算器46の出力に誤つて変形または処理さ
れたルミナンス画像情報を含む出力デジタルワードY
p(n)を生じ易くなることがある。例えば第５図の上側の
実線波形で表される入力ルミナンス信号Yd1(n)を考え
る。このルミナンス信号Yd1(n)はクロツクパルス８と23
の間で60ユニツトの10進等価レベルを有するが、このレ
ベルは例えば６ビツトワード処理方式における上限量子
化レベル63に近い。第５図に示すように、第２図の係数
乗算器M1〜M5により設定される濾波応答特性を用いる
と、クロツクパルス８から９と22から23にかけてのピー
キング信号δY1(n)の値は14ユニツトであり、クロツク
パルス９から10と21から22にかけてのピーキング信号の
値は７ユニツトである。
２つの期間ΔtbとΔtcではピーキング済ルミナンス信号
の実際値が第５図の点線部分ｂとｃで示すように63ユニ
ツトを超える筈であるが、この例の加算器46のダイナミ
ツクレンジが６ビツトすなわち64レベルに過ぎないた
め、その加算器46の出力デジタルワードYp1(n)がオーバ
ーフロー状態を生ずるような誤差を生じ、この加算器46
のオーバーフローによつて非常に小さい量子化レベルを
表わす誤つた出力デジタルワードYp1(n)を生ずる。第５
図の破線波形部ｅ、ｆはオーバーフロー状態にあるピー
キング済ルミナンス信号Yp1(n)の誤つたデジタルサンプ
ルを示す。
の実際値が第５図の点線部分ｂとｃで示すように63ユニ
ツトを超える筈であるが、この例の加算器46のダイナミ
ツクレンジが６ビツトすなわち64レベルに過ぎないた
め、その加算器46の出力デジタルワードYp1(n)がオーバ
ーフロー状態を生ずるような誤差を生じ、この加算器46
のオーバーフローによつて非常に小さい量子化レベルを
表わす誤つた出力デジタルワードYp1(n)を生ずる。第５
図の破線波形部ｅ、ｆはオーバーフロー状態にあるピー
キング済ルミナンス信号Yp1(n)の誤つたデジタルサンプ
ルを示す。
異つた信号状態ではルミナンス信号Yd1(n)の選ばれたサ
ンプルが加算器46にアンダーフロー状態を生成し、下限
量子化レベル付近で誤つた出力デジタルワードが生ずる
代りに、それより高い量子化レベルを持つて誤つたワー
ドが生ずる。
ンプルが加算器46にアンダーフロー状態を生成し、下限
量子化レベル付近で誤つた出力デジタルワードが生ずる
代りに、それより高い量子化レベルを持つて誤つたワー
ドが生ずる。
この誤差の効果を補正するため、この発明を実施した第
１図の回路は上述のオーバーフロー状態またはアンダー
フロー状態を検知することにより誤差の出現を検知し、
ラツチ48に信号線路75または76を介してアンダーフロー
誤差検知信号またはアンダーフロー誤差検知信号をそれ
ぞれ供給する誤差検知段70を含んでいる。
１図の回路は上述のオーバーフロー状態またはアンダー
フロー状態を検知することにより誤差の出現を検知し、
ラツチ48に信号線路75または76を介してアンダーフロー
誤差検知信号またはアンダーフロー誤差検知信号をそれ
ぞれ供給する誤差検知段70を含んでいる。
ラツチ48は線路75、76からの誤差検知信号に応じて加算
器46からの信号をY-DA変換器49に送る前に改変する。こ
のラツチ48の出力の改変デジタルワードYcは誤差の効果
に対して補正されていて、ラツチの出力ビツトをオーバ
ーフロー状態では上限量子化レベルに、アンダーフロー
状態では下限量子化レベルに設定するようになつてい
る。
器46からの信号をY-DA変換器49に送る前に改変する。こ
のラツチ48の出力の改変デジタルワードYcは誤差の効果
に対して補正されていて、ラツチの出力ビツトをオーバ
ーフロー状態では上限量子化レベルに、アンダーフロー
状態では下限量子化レベルに設定するようになつてい
る。
第３図は加算器46、誤差検知器70およびラツチ48を含む
第１図の回路の一部の特定実施例を示す。説明だけのた
めに第１図の信号線路Ａ、Ｂを介して供給されるデジタ
ルワードがオフセツト２の補数表記の８ビツトワード
で、加算器46はオフセツト２の補数演算で和算を行うも
のとし、さらに、DA変換器49は２進表記の８ビツト入力
ワードを要する通常設計のものであつて、また加算器46
は２つの９ビツトワードＡ′＝（A0〜A7、AR）とＢ′＝
（B0〜B7、BR）を加えて和の９ビツトワードΣ′＝（Σ
０〜Σ７、ΣＲ）を生成し得る９ビツト加算器として選
ばれているものとする。
第１図の回路の一部の特定実施例を示す。説明だけのた
めに第１図の信号線路Ａ、Ｂを介して供給されるデジタ
ルワードがオフセツト２の補数表記の８ビツトワード
で、加算器46はオフセツト２の補数演算で和算を行うも
のとし、さらに、DA変換器49は２進表記の８ビツト入力
ワードを要する通常設計のものであつて、また加算器46
は２つの９ビツトワードＡ′＝（A0〜A7、AR）とＢ′＝
（B0〜B7、BR）を加えて和の９ビツトワードΣ′＝（Σ
０〜Σ７、ΣＲ）を生成し得る９ビツト加算器として選
ばれているものとする。
第３図において加算器46は16本の入力信号線路を介して
２つの８ビツトワードＡ＝（A0〜A7）とＢ＝（B0〜B7）
を受ける。デジタルワードＡは第１図のルミナンスピー
キング信号δYpを含み、デジタルワードＢは垂直細部情
報を持つ遅延処理済のルミナンス信号Yd′を含んでい
る。加算器46はこの２つのワードＡ、Ｂを代数的に加算
して８ビツトのデジタルワードΣ＝（Σ０〜Σ７）を生
ずる。このデジタルワードΣは第１図のラツチ48に印加
されるピーキング済ルミナンス信号Ypを含んでいる。
２つの８ビツトワードＡ＝（A0〜A7）とＢ＝（B0〜B7）
を受ける。デジタルワードＡは第１図のルミナンスピー
キング信号δYpを含み、デジタルワードＢは垂直細部情
報を持つ遅延処理済のルミナンス信号Yd′を含んでい
る。加算器46はこの２つのワードＡ、Ｂを代数的に加算
して８ビツトのデジタルワードΣ＝（Σ０〜Σ７）を生
ずる。このデジタルワードΣは第１図のラツチ48に印加
されるピーキング済ルミナンス信号Ypを含んでいる。
加算器46に用いられる演算論理は例えばオフセツト２の
補数演算で、最上位ビツトA7、B7またはΣ７が符号ビツ
トを表わし、８ビツトワードを用いたとき得られる256
の量子化レベルが最上位ビツト１を１として−128から
−１まで、また最上位ビツトを０として０から＋127ま
で進むことにより達成されるようになつている。
補数演算で、最上位ビツトA7、B7またはΣ７が符号ビツ
トを表わし、８ビツトワードを用いたとき得られる256
の量子化レベルが最上位ビツト１を１として−128から
−１まで、また最上位ビツトを０として０から＋127ま
で進むことにより達成されるようになつている。
例えばオーバーフロー状態では、第５図について上述し
た状態と同様に、量Ａ、Ｂの代数和が上限量子化レベル
＋127を超える。多くの場合に望ましいことは合計値Σ
がＡ、Ｂの真の代数和に近いこと、すなわち上限量子化
レベル＋127に等しいことである。
た状態と同様に、量Ａ、Ｂの代数和が上限量子化レベル
＋127を超える。多くの場合に望ましいことは合計値Σ
がＡ、Ｂの真の代数和に近いこと、すなわち上限量子化
レベル＋127に等しいことである。
その代りに加算器46が出力デジタルワード中に生じた最
上位ビツトの頭切りにより起ることは、実質的に誤りの
値を持つ和の生成である。例えばオーバーフロー状態で
は、頭切り誤差により符号ビツトΣ７が正値を表わす０
から負値を表わす１に変り、上限量子化レベルにある数
を表わさずにそれより小さい数を表わすという不都合を
生ずる。
上位ビツトの頭切りにより起ることは、実質的に誤りの
値を持つ和の生成である。例えばオーバーフロー状態で
は、頭切り誤差により符号ビツトΣ７が正値を表わす０
から負値を表わす１に変り、上限量子化レベルにある数
を表わさずにそれより小さい数を表わすという不都合を
生ずる。
２つの量Ａ、Ｂの代数和が下限量子化レベル−128より
負の量に等しいようなアンダーフロー状態によつて頭切
り誤差が生ずるときにも同様の状態が起る。
負の量に等しいようなアンダーフロー状態によつて頭切
り誤差が生ずるときにも同様の状態が起る。
オーバーフロー状態の誤差がルミナンス処理部32の例え
ば加算器46で起ると、この誤差は表示すべき画像情報の
形式によつて、第１図の映像管35のスクリーン上に黒点
または低輝度スポツトまたは実際は比較的高輝度領域が
観測される筈の領域として観測されることがある。また
アンダーフロー状態の誤差が起ると、この誤差は実際に
は比較的低輝度領域が観測される筈のところに高輝度領
域として観測されることがある。
ば加算器46で起ると、この誤差は表示すべき画像情報の
形式によつて、第１図の映像管35のスクリーン上に黒点
または低輝度スポツトまたは実際は比較的高輝度領域が
観測される筈の領域として観測されることがある。また
アンダーフロー状態の誤差が起ると、この誤差は実際に
は比較的低輝度領域が観測される筈のところに高輝度領
域として観測されることがある。
この発明によつてこの誤差が検知され、DA変換器から供
給される誤つたデジタルワードがその誤差の効果に対し
て補正されたものになる。第３図に示すように、加算器
46は他に２つの入力端子AR、BRを有し、この２端子の入
力ビツトが加算されて和信号ビツトΣＲを生ずる。この
２端子AR、BRには８ビツトワードＡ、Ｂの符号入力端子
のA7、B7に至る信号線路が直結され、符号ビツトA7、B7
がそれぞれビツトAR、BRとして複製される。
給される誤つたデジタルワードがその誤差の効果に対し
て補正されたものになる。第３図に示すように、加算器
46は他に２つの入力端子AR、BRを有し、この２端子の入
力ビツトが加算されて和信号ビツトΣＲを生ずる。この
２端子AR、BRには８ビツトワードＡ、Ｂの符号入力端子
のA7、B7に至る信号線路が直結され、符号ビツトA7、B7
がそれぞれビツトAR、BRとして複製される。
加算器46は２つの９ビツトワードＡ′＝（A0〜A7、AR）
とＢ′＝（B0〜B7、BR）を加算してＡとＢの和をオフセ
ツト２の補数形式で複製された符号ビツトと共に表わす
９ビツトデジタルワードΣ′＝（Σ０〜Σ７、ΣＲ）を
得る。
とＢ′＝（B0〜B7、BR）を加算してＡとＢの和をオフセ
ツト２の補数形式で複製された符号ビツトと共に表わす
９ビツトデジタルワードΣ′＝（Σ０〜Σ７、ΣＲ）を
得る。
和のワードΣ′の値が上限量子化レベル＋127以下では
あるが下限量子化レベル−127以上のときは、誤差が起
らず、符号ビツトΣ７とその次の上位ビツトΣＲは同じ
論理状態にあり、すなわち双方の論理値が何れも０か何
れも１かである。Ａ、Ｂの和の値が＋127より大きいオ
ーバーフロー状態が起ると、ビツトΣ７の論理値が１で
ΣＲの論理値が０のとき誤差が示される。またＡ、Ｂの
和の値が−128未満のアンダーフロー状態が起ると、ビ
ツトΣ７の論理値が０でΣＲのそれが１のとき誤差が示
される。
あるが下限量子化レベル−127以上のときは、誤差が起
らず、符号ビツトΣ７とその次の上位ビツトΣＲは同じ
論理状態にあり、すなわち双方の論理値が何れも０か何
れも１かである。Ａ、Ｂの和の値が＋127より大きいオ
ーバーフロー状態が起ると、ビツトΣ７の論理値が１で
ΣＲの論理値が０のとき誤差が示される。またＡ、Ｂの
和の値が−128未満のアンダーフロー状態が起ると、ビ
ツトΣ７の論理値が０でΣＲのそれが１のとき誤差が示
される。
このような誤差を検出してその誤差がアンダーフローま
たはオーバーフローの状態によるのか否かを判定するた
め、第３図の論理回路網70が提供される。論理回路網70
は排他的オアゲート71、インバータ72および２つのナン
ドゲート73、74を含んでいる。和のデジタルワードΣの
ビツトΣ７は排他的オアゲート71の一方の入力端子とイ
ンバータ72の入力に印加され、ビツトΣＲは排他的オア
ゲート71の他方の入力端子に印加される。ナンドゲート
73の出力はＤ型ラツチ48のプリセツト線路に結合され、
ナンドゲート74の出力端子はＤ型ラツチ48のリセツト線
路に結合されている。
たはオーバーフローの状態によるのか否かを判定するた
め、第３図の論理回路網70が提供される。論理回路網70
は排他的オアゲート71、インバータ72および２つのナン
ドゲート73、74を含んでいる。和のデジタルワードΣの
ビツトΣ７は排他的オアゲート71の一方の入力端子とイ
ンバータ72の入力に印加され、ビツトΣＲは排他的オア
ゲート71の他方の入力端子に印加される。ナンドゲート
73の出力はＤ型ラツチ48のプリセツト線路に結合され、
ナンドゲート74の出力端子はＤ型ラツチ48のリセツト線
路に結合されている。
リセツト線路はラツチ48を構成するＤ型フリツプフロツ
プのリセツト端子Ｒに結合され、プリセツト線路は８つ
のフリツプフロツプのプリセツト端子PRにそれぞれ結合
されている。その８つのＤ型ラツチのプリセツト線路上
の入力が低レベルすなわち論理値０のときは、そのＱ出
力端子が高レベルになって論理１状態を呈する。リセッ
ト線上の入力が低レベルすなわち論理値０のときはその
Ｑ出力端子が低レベルになつて論理０状態を呈する。
プのリセツト端子Ｒに結合され、プリセツト線路は８つ
のフリツプフロツプのプリセツト端子PRにそれぞれ結合
されている。その８つのＤ型ラツチのプリセツト線路上
の入力が低レベルすなわち論理値０のときは、そのＱ出
力端子が高レベルになって論理１状態を呈する。リセッ
ト線上の入力が低レベルすなわち論理値０のときはその
Ｑ出力端子が低レベルになつて論理０状態を呈する。
加算器46の出力の和のデジタルワードΣの最初８ビツト
はピーキング済ルミナンス信号Ypのサンプルの値をオフ
セツト２の補数演算法で表わし、この出力の一連のデジ
タルサンプルから第１図のＹのDA変換器49がピーキング
済ルミナンス情報を含むアナログ信号を再構成する。
はピーキング済ルミナンス信号Ypのサンプルの値をオフ
セツト２の補数演算法で表わし、この出力の一連のデジ
タルサンプルから第１図のＹのDA変換器49がピーキング
済ルミナンス情報を含むアナログ信号を再構成する。
しかしDA変換器49は受入れたデジタルワードが直線的２
進演算形式であることを必要とする。オフセツト２の補
数表記を直線的２進表記に変換するには、第３図の符号
ビツトΣ７の論理状態をインバータ95で変えた後、ラツ
チ48の８つのＤ型フリツプフロツプの適当な１つのＤ入
力端子に印加する。このようにしてラツチ48の８つのＱ
出力端子が変えられピーキング済ルミナンス信号Ycを表
わす２進フードを形成する。
進演算形式であることを必要とする。オフセツト２の補
数表記を直線的２進表記に変換するには、第３図の符号
ビツトΣ７の論理状態をインバータ95で変えた後、ラツ
チ48の８つのＤ型フリツプフロツプの適当な１つのＤ入
力端子に印加する。このようにしてラツチ48の８つのＱ
出力端子が変えられピーキング済ルミナンス信号Ycを表
わす２進フードを形成する。
誤差状態において第３図の論理回路網70はオーバーフロ
ーまたはアンダーフローが存在するか否かを判定し、リ
セツト線路またはプリセツト線路に制御信号を生成す
る。Ｄ型フリツプフロツプ全部のＱ出力がオーバーフロ
ー状態のとき高レベルすなわち論理値１になり、アンダ
ーフロー状態のとき低レベルすなわち論理値０になる。
ーまたはアンダーフローが存在するか否かを判定し、リ
セツト線路またはプリセツト線路に制御信号を生成す
る。Ｄ型フリツプフロツプ全部のＱ出力がオーバーフロ
ー状態のとき高レベルすなわち論理値１になり、アンダ
ーフロー状態のとき低レベルすなわち論理値０になる。
オーバーフロー状態ではビツトΣ７が誤つて１となり、
ビツトΣＲが０になる。この状態ではナンドゲート74の
出力が高レベルに、ナンドゲート73の出力が低レベルに
なる。これによりフリツプフロツプ48の制御端子PRにプ
リセツト制御信号が印加され、Ｑ出力を高レベルにす
る。Ｑ出力が全部高レベルになると、デジタルワードΣ
の最初８ビツトが取上げた誤つた値に関係なく、DA変換
器49の出力のアナログ出力信号はその最大値になる。
ビツトΣＲが０になる。この状態ではナンドゲート74の
出力が高レベルに、ナンドゲート73の出力が低レベルに
なる。これによりフリツプフロツプ48の制御端子PRにプ
リセツト制御信号が印加され、Ｑ出力を高レベルにす
る。Ｑ出力が全部高レベルになると、デジタルワードΣ
の最初８ビツトが取上げた誤つた値に関係なく、DA変換
器49の出力のアナログ出力信号はその最大値になる。
アンダーフロー状態ではビツトΣ７が低レベルに、ΣＲ
が高レベルになつて、この結果アンドゲート74の出力が
低レベルに、ナンドゲート73の出力が高レベルになる。
従つてフリツプフロツプ48の制御端子Ｒにリセツト制御
信号が印加され、この結果Ｑ出力端子が低レベルになつ
て、望み通りアンダーフロー状態中DA変換器49の出力信
号に最小値を与える。
が高レベルになつて、この結果アンドゲート74の出力が
低レベルに、ナンドゲート73の出力が高レベルになる。
従つてフリツプフロツプ48の制御端子Ｒにリセツト制御
信号が印加され、この結果Ｑ出力端子が低レベルになつ
て、望み通りアンダーフロー状態中DA変換器49の出力信
号に最小値を与える。
誤差検知器70とラツチ48に実施したこの発明の概念は、
一般にＩおよびＱのFIR濾波器37、38のような有限イン
パルス応答濾波器の中間または最終の加算段におけるよ
うに、このような誤差を受けるデジタルテレビジヨン信
号処理路の任意の点に利用することができることに注意
すべきである。
一般にＩおよびＱのFIR濾波器37、38のような有限イン
パルス応答濾波器の中間または最終の加算段におけるよ
うに、このような誤差を受けるデジタルテレビジヨン信
号処理路の任意の点に利用することができることに注意
すべきである。
さらに誤差検知器70とラツチ48は中間処理段により互い
に分離された処理段内の任意の点におくことができる。
場合によつてはラツチ48の特に有利な位置が、そのラツ
チをいくつかの中間位置に設けた誤差感知器と連係して
利用し得るDA変換器の直前におくこともできる。その上
誤差検知器70はラツチ48の８つのＤ型フリツプフロツプ
の選ばれた１つのプリセツトとリセツトを同時に行うよ
うに設計変更することもできる。このようにすると誤つ
たデジタルワードを上下限量子化レベル以外の量子化レ
ベルまで変えて誤差補正することができ、画像の忠実度
が向上する。
に分離された処理段内の任意の点におくことができる。
場合によつてはラツチ48の特に有利な位置が、そのラツ
チをいくつかの中間位置に設けた誤差感知器と連係して
利用し得るDA変換器の直前におくこともできる。その上
誤差検知器70はラツチ48の８つのＤ型フリツプフロツプ
の選ばれた１つのプリセツトとリセツトを同時に行うよ
うに設計変更することもできる。このようにすると誤つ
たデジタルワードを上下限量子化レベル以外の量子化レ
ベルまで変えて誤差補正することができ、画像の忠実度
が向上する。
上述の構成を用いると、色や輝度の忠実度が目障りな領
域がテレビジヨン受像機の映像管スクリーンに表示され
る確率が小さくなり、それが表示されたときもその領域
の効果が少なくなる。
域がテレビジヨン受像機の映像管スクリーンに表示され
る確率が小さくなり、それが表示されたときもその領域
の効果が少なくなる。
第１図はこの発明を実施した誤差検知手段を用いたデジ
タルテレビジヨン信号処理装置を示すブロツク図、第２
図は誤差を受ける第１図の水平ピーキング段の特定実施
例のブロツク図、第３図は第１図の誤差検知器とラツチ
回路の特定実施例を含む第１図の方式の一部を示す回路
図、第４図および第５図は第１図の装置の動作の説明に
用いる波形を示すタイミング図である。 24、25……第１のデジタルサンプルを供給する手段、2
3、45、46、51、52……デジタル処理装置、23、45、46
……処理段、48……別のアナログ信号に変える手段、4
9、50……デジタル・アナログ変換手段、70……誤差検
知手段。
タルテレビジヨン信号処理装置を示すブロツク図、第２
図は誤差を受ける第１図の水平ピーキング段の特定実施
例のブロツク図、第３図は第１図の誤差検知器とラツチ
回路の特定実施例を含む第１図の方式の一部を示す回路
図、第４図および第５図は第１図の装置の動作の説明に
用いる波形を示すタイミング図である。 24、25……第１のデジタルサンプルを供給する手段、2
3、45、46、51、52……デジタル処理装置、23、45、46
……処理段、48……別のアナログ信号に変える手段、4
9、50……デジタル・アナログ変換手段、70……誤差検
知手段。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭50−69917（ＪＰ，Ａ) 特開 昭49−74826（ＪＰ，Ａ) 特開 昭56−74774（ＪＰ，Ａ) 特開 昭57−132268（ＪＰ，Ａ)
Claims (1)
- 【請求項１】画像情報を含む第１のデジタルサンプルを
供給する手段と、 上記第１のデジタルサンプルに作用して、 この第１のデジタルサンプルからこれに含まれる画像情
報の変形された画像情報を含む第２のデジタルサンプル
を引出すデジタル処理装置であって、このデジタル処理
装置に上記第１のデジタルサンプルの選ばれたものが供
給されたとき誤った変形を受けた画像情報を含む第２の
デジタルサンプルを引出すような誤差が生ずる可能性の
ある出力デジタルワードを生成する処理段をその処理路
中に含む上記デジタル処理装置と、 上記第２のデジタルサンプルに応答して上記変形された
画像情報を含むアナログ信号を生成するデジタル−アナ
ログ変換手段と、を有し、 上記処理段は頭切り誤差を生ずる可能性があるものであ
り、また上記出力デジタルワードを発生し且つ上記頭切
り誤差が発生したときにオーバーフロー状態あるいはア
ンダーフロー状態のいずれかを発生する加算器を含み、 さらに、上記デジタル処理装置に結合された上記頭切り
誤差を検出する手段と、 上記出力デジタルワードを受信し、これを上記デジタル
−アナログ変換器に伝送し、また上記頭切り誤差検出手
段に応答して上記頭切り誤差の検出時に、上記誤差の影
響を修正するために上記受信したデジタルワードを適正
に変形して、この適正に変形されたデジタルワードを上
記デジタル−アナログ変換手段に伝送するラッチと、を
有するルミナンスおよびクロミナンス情報を含む誤差補
正付きデジタルテレビジョン信号処理装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US435777 | 1982-10-21 | ||
| US06/435,777 US4511922A (en) | 1982-10-21 | 1982-10-21 | Digital television system with truncation error correction |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5995784A JPS5995784A (ja) | 1984-06-01 |
| JPH0795817B2 true JPH0795817B2 (ja) | 1995-10-11 |
Family
ID=23729769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58197463A Expired - Lifetime JPH0795817B2 (ja) | 1982-10-21 | 1983-10-20 | 誤差補正付きデジタルテレビジョン信号処理装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4511922A (ja) |
| EP (1) | EP0107463B1 (ja) |
| JP (1) | JPH0795817B2 (ja) |
| KR (1) | KR920000982B1 (ja) |
| AT (1) | ATE23414T1 (ja) |
| DE (1) | DE3367493D1 (ja) |
| HK (1) | HK60591A (ja) |
| MY (1) | MY100217A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4571620A (en) * | 1983-11-04 | 1986-02-18 | Rca Corporation | Luminance peaking filter for use in digital video signal processing systems |
| US4606004A (en) * | 1984-03-21 | 1986-08-12 | General Electric Company | Apparatus for reduction of filtration truncation errors |
| US4722066A (en) * | 1985-07-30 | 1988-01-26 | Rca Corporation | Digital signal overflow correction apparatus |
| US4875044A (en) * | 1986-12-09 | 1989-10-17 | Sony Corporation | Digital limiting circuit |
| JPH0445671A (ja) * | 1990-06-12 | 1992-02-14 | Sony Corp | テレビジョン信号の輪郭強調回路 |
| US5335019A (en) * | 1993-01-14 | 1994-08-02 | Sony Electronics, Inc. | Digital video data quantization error detection as applied to intelligent dynamic companding |
| US5357278A (en) * | 1993-01-14 | 1994-10-18 | Sony Electronics, Inc. | Integrated linear/non-linear static and controllable dynamic companding |
| KR100517971B1 (ko) * | 2002-09-07 | 2005-09-30 | 엘지전자 주식회사 | 이동통신 시스템의 고정점 결정장치 및 방법 |
| US9461760B2 (en) * | 2008-10-29 | 2016-10-04 | At&T Intellectual Property I, L.P. | Remediation of television signals using a network back-channel |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4974826A (ja) * | 1972-11-20 | 1974-07-19 | ||
| JPS5069917A (ja) * | 1973-10-24 | 1975-06-11 | ||
| DE2628662C3 (de) * | 1976-06-25 | 1980-03-06 | Robert Bosch Gmbh, 7000 Stuttgart | System zur Korrektur der digitalen Wertigkeit von Signalen |
| DE2757166A1 (de) * | 1976-12-24 | 1978-06-29 | Indep Broadcasting Authority | Vorrichtung fuer die digitale nachrichtenuebertragung, insbesondere zur ueberwachung und fehlererkennung in digits von digitalwoertern |
| GB1599157A (en) * | 1976-12-24 | 1981-09-30 | Indep Broadcasting Authority | Digital recognition circuits |
| US4215415A (en) * | 1977-09-19 | 1980-07-29 | Nippon Electric Company, Ltd. | Recursive digital filter comprising a circuit responsive to first sum and feedback sign bits and second sum sign and integer bits for detecting overflow in the second sum |
| NL7807171A (nl) * | 1978-06-30 | 1980-01-03 | Philips Nv | Ontvanger voor digitale signalen in lijncode. |
| DE2854236C2 (de) * | 1978-12-15 | 1982-06-09 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Farbfernsehempfänger mit mindestens teilweise digitaler Signalverarbeitung und mit mindestens einer integrierten Schaltung für das Luminanzsignal und die Chrominanzsignale |
| US4340940A (en) * | 1980-08-26 | 1982-07-20 | Rca Corporation | Hardware reduction by truncation of selected number of most significant bits for digital video system using subsampling and adaptive reconstruction |
| US4356507A (en) * | 1980-12-29 | 1982-10-26 | Cbs Inc. | Method and apparatus for digital television error correction without overhead bits |
| US4430721A (en) * | 1981-08-06 | 1984-02-07 | Rca Corporation | Arithmetic circuits for digital filters |
-
1982
- 1982-10-21 US US06/435,777 patent/US4511922A/en not_active Expired - Lifetime
-
1983
- 1983-10-17 AT AT83306277T patent/ATE23414T1/de not_active IP Right Cessation
- 1983-10-17 DE DE8383306277T patent/DE3367493D1/de not_active Expired
- 1983-10-17 EP EP83306277A patent/EP0107463B1/en not_active Expired
- 1983-10-20 JP JP58197463A patent/JPH0795817B2/ja not_active Expired - Lifetime
- 1983-10-21 KR KR1019830004994A patent/KR920000982B1/ko not_active IP Right Cessation
-
1986
- 1986-12-29 MY MYPI86000249A patent/MY100217A/en unknown
-
1991
- 1991-08-01 HK HK605/91A patent/HK60591A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| HK60591A (en) | 1991-08-09 |
| EP0107463A1 (en) | 1984-05-02 |
| KR920000982B1 (ko) | 1992-01-31 |
| DE3367493D1 (en) | 1986-12-11 |
| US4511922A (en) | 1985-04-16 |
| ATE23414T1 (de) | 1986-11-15 |
| JPS5995784A (ja) | 1984-06-01 |
| MY100217A (en) | 1990-05-29 |
| KR840006589A (ko) | 1984-11-30 |
| EP0107463B1 (en) | 1986-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI90607C (fi) | Digitaalinen skaalauspiiri katkaisupoikkeaman kompensoimiseksi | |
| GB2246924A (en) | Non-linear processing of digital signals | |
| JPH09288563A (ja) | Ｍビットディジタル信号の最下位ｎビットを対称的に短縮する装置 | |
| EP0969658A1 (en) | Noise reduction signal processing circuit and display apparatus | |
| JPH07105956B2 (ja) | テレビジヨン信号の原色アナログ信号を発生する回路 | |
| JPS5838023A (ja) | 第１および第２の２進数の２進減算を行うデジタルフイルタを含む装置 | |
| US4668989A (en) | Fading circuit for video signals | |
| US4549201A (en) | Circuit arrangement for digitizing and storing color video signal | |
| JPH0795817B2 (ja) | 誤差補正付きデジタルテレビジョン信号処理装置 | |
| NZ206400A (en) | Digital signal processor for colour tv receiver | |
| JPS5844883A (ja) | デイジタル色信号調整方法および装置 | |
| US4949176A (en) | Method and apparatus for DPCM video signal compression and transmission | |
| EP0078052A2 (en) | PAL digital video signal processing arrangement | |
| US4395729A (en) | Digital video signal processing filters with signal-to-noise enhancement | |
| US4562456A (en) | Analog-to-digital conversion apparatus including a circuit to substitute calculated values when the dynamic range of the converter is exceeded | |
| US4550335A (en) | Compatible and hierarchical digital television system standard | |
| US6359659B1 (en) | Contour emphasizing circuit | |
| JP3805043B2 (ja) | ディジタル複合ビデオ信号を成分に分離する装置 | |
| EP0604759A1 (en) | Method of and apparatus for processing digital image data | |
| US4137549A (en) | DPCM Coding apparatus | |
| GB2155723A (en) | Digital television system with error correction | |
| US5270815A (en) | Image compression processing apparatus having means for removing jitter contained at boundary between image and mask portions | |
| JP2700335B2 (ja) | ゴースト除去装置 | |
| GB1558535A (en) | Processing a digitally coded colour video signal | |
| JPS60197088A (ja) | カラ−ビデオ信号の処理回路 |