DE2757166A1 - Vorrichtung fuer die digitale nachrichtenuebertragung, insbesondere zur ueberwachung und fehlererkennung in digits von digitalwoertern - Google Patents

Vorrichtung fuer die digitale nachrichtenuebertragung, insbesondere zur ueberwachung und fehlererkennung in digits von digitalwoertern

Info

Publication number
DE2757166A1
DE2757166A1 DE19772757166 DE2757166A DE2757166A1 DE 2757166 A1 DE2757166 A1 DE 2757166A1 DE 19772757166 DE19772757166 DE 19772757166 DE 2757166 A DE2757166 A DE 2757166A DE 2757166 A1 DE2757166 A1 DE 2757166A1
Authority
DE
Germany
Prior art keywords
bits
output
comparator
store
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19772757166
Other languages
English (en)
Other versions
DE2757166C2 (de
Inventor
John Lewis Edwin Baldwin
Robert Arnold Bellis
John Goodwin Spencer Ive
Alan Clive Thirlwall
Hampshire Winchester
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Independent Broadcasting Authority
Original Assignee
Independent Broadcasting Authority
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB54164/76A external-priority patent/GB1599157A/en
Application filed by Independent Broadcasting Authority filed Critical Independent Broadcasting Authority
Publication of DE2757166A1 publication Critical patent/DE2757166A1/de
Application granted granted Critical
Publication of DE2757166C2 publication Critical patent/DE2757166C2/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy
    • G06F11/0754Error or fault detection not based on redundancy by exceeding limits
    • G06F11/076Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/24Systems for the transmission of television signals using pulse code modulation
    • H04N7/52Systems for transmission of a pulse code modulated video signal with one or more other pulse code modulated signals, e.g. an audio signal or a synchronizing signal
    • H04N7/54Systems for transmission of a pulse code modulated video signal with one or more other pulse code modulated signals, e.g. an audio signal or a synchronizing signal the signals being synchronous
    • H04N7/56Synchronising systems therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Details Of Television Systems (AREA)

Description

  • Vorrichtung für die digitale Nachrichtenübertragung,
  • insbesondere zur Oberwachung und Fehlererkennung in Digits von Diqitaiwörtern Die Erfindung bezieht sich insbesondere auf die Überwachung von aus mehreren Dioits zusammenqesetzten Digitalwörtern.
  • Unter digitaler Nachrichtenübermittlung ist außer der Digitalaufzeichnung und/oder -wiedergabe die digitale Übertragung zu verstehen, die Information wird in Form von Worten Ubermittelt, die aus einer Anzahl von Bits, oft vier oder acht, bestehen. Die Wörter werden in Serie nacheinander übertraaen, und dabei kann es vorkommen, daß aufgrund von fehlern in der Übertragunq oder beim Empfang ganze Wörter nicht empfangen werden können. falls die Empfangs- bzw. Wiedergabeapparatur nicht in der Lage ist, Fehler zu erkennen und keinen Bezugshinweis bekommt, wo zu beginnen ist, dann kann die Information vollständig sinnentstellt werden.
  • Aufgabe der Erfindung ist es, eine dieses Problem vermeidendé Vorrichtung der eingangs genannten Art aufzuzeigen.
  • Erfindungsgemäß wird diese Aufgabe durch eine Speichereinrichtung zum Speichern der Digits von Digitalwörtern, eine an die Speichereinrichtung angeschlossene Erkennungseinrichtung zum Erzeugen Eines die Anzahl der gespeicherten korrekten Diqits angebenden Ausganqssignals, und durch eine Vergleichseinrichtung zum Vergleichen des Ausgangssignals mit einem Referenzsignal und zum Erzeugen einer Angabe des Verqleichsergebnisses gelöst.
  • Eine Ausführung ist fier die Verwendung bei der Aufzeichnung und Wiedergabe von Videosignalen vorgesehen und so ausgebildet, daß ein den Beginn jeder Zeile einer Videoabtastung repräsentierendes Digitalwort identifiziert wird, um die Folgeapparatur zu synchronisieren. Eine weitere AusfÜhrung ist vorgesehen für die Fehlererkennung in der gesamten nachfolgenden Information, welche zusätzlich zu der oben erwähnten Funktion weitere Wörter umfaßt.
  • Nachstehend wird die Erfindung unter Bezugnahme auf eine Zeichnung näher erläutert.Darin zeigen: Fig. 1 ein Blockschaltbild einer Vorrichtung zur Erkennung einer bestimmten Sequenz von Digits, und Fig. 2 ein Blockschaltbild einer Vorrichtung zur Erkennung sowohl einer bestimmten Sequenz von Digits als auch sämtlicher in einer sich anschließenden Digitalinformation enthaltenen Fehler.
  • In Fig. 1 gelangt eine Digitalinformation in Serie in einen Taktgenerator 10, welcher aus der Digitalinformation Taktimpulsinformation gewinnt und Taktimpulse zum Eintakten der Information in ein Schieberegister 11 erzeugt, dessen Kapazität ausreicht, um das den Start einer Zeile einer Videoabtastung identifizierende Wort zu speichern. Diese Serien-Digital information wird außerdem direkt in das Schieberegister 11 eingespeist, dort gespeichert und in Abhängigkeit von den Taktimpulsen vom Taktgenerator 10 weitergeschoben. Bei der vorliegenden Ausführung besitzt das Schieberegister 11 sechzehn Stellen mit je zwei Ausgängen, von denen einer ein wahrer Ausgang und der andere ein invertierter Ausgang ist. Die Ausgänge des Schieberegisters 11 erzeugen ein vorbestimmtes Muster von Digits, wenn das korrekte Wort zusammengesetzt wird, und von zwei programmierbaren Dauerspeichern (ROM) 12 und 13 wird eine vorbestimmte Zahl erzeugt, wenn sämtliche sechzehn Stellen korrekt gefüllt sind.
  • Bei dem beschriebenen Ausführungsbeispiel wird dies durch Weiterleiten der Ausgänge von den sechzehn Stellen des Schieberegisters 11 über sechzehn Schalter 14 erreicht.
  • Die beiden Ausgänge einer Stelle werden den zwei Polen eines Schalters 14 in der Weise zugeführt, daß nur ein Ausgang durch den Schalter zu einem Eingang der Dauerspeicher 12, 13 übertragen werden kann.
  • Die Schalter 14 sind vorzugsweise Digitalschalter in Form von logischen Gattern, welche eine Folge von logischen Einsen zu den Acht-Bit-Adressen jedes der Dauerspeicher 12 und 13 erzeugen, wenn das korrekte Sechzehn-Bit-Wort in das Schieberegister 11 eingegeben wird. Für die Schalteranordnung gilt als Startwort: 0001101110010010 Die Dauerspeicher erzeugen je einen Vier-Bit-Ausgang als Anzeige für die Anzahl von durch die Schalter 14 an ihre Adressen durchgeschleusten korrekten Signalen. Genauer gesagt, jeder der Dauerspeicher erzeugt einen Binärausgang, welcher eine zwischen 0 und 8 liegende Zahl darstellt.
  • Die Ausgänge von den Dauerspeichern 12 und 13 werden mittels einer Addierschaltung 15 addiert und an Eingänge 6A eines Komparators 16 weitergegeben, wo sie mit einem Referenzwert verglichen werden, welcher dem Komparator über Eingänge B zugeführt wird. Der Referenzwert dient als Aussage für eine akzeptierbare Grenze zu der Anzahl von korrekten Bits im Schieberegister 11. Der Referenzwert mag die untere akzeptierbare Grenze für die Anzahl von korrekten Bits sein, wie in der Zeichnung dargestellt.
  • Falls beispielsweise wie in diesem Falle die Grenze bei 14 liegt, dann gibt der Komparator 16 einen Ausgang ab, wenn die Summe größer als oder gleich dem Referenzwert ist. Somit wird ein Maximum von zwei nicht korrekten Bits im Schieberegister 11 einen Ausgang erzeugen. Alternativ dazu kann der Referenzwert für die obere Grenze der Anzahl von Fehlern, beispielsweise zwei sein; in diesem Falle wird ein Ausgang erzeugt, wenn die Summe eine Fehleranzahl ergibt, die kleiner als oder gleich dem Referenzwert ist.
  • Der Ausgang von dem Komparator 16 wird durch ein Ausgangs-Latch 17 für die Dauer der Taktimpulse vom Taktgenerator 10 gehalten, und auf diese Weise erzeugt das Latch 17 an seinem Ausgang einen Erkennungsimpuls.
  • In dem bisherigen Beschreibungsumfang wurde angenommen, daß der von den Dauerspeichern erzeugte Ausgang linear in Bezug auf deren Eingang ist, d.h. sechs korrekte Eingänge werden den binären Gegenwert der sechs erzeugen. Dies muß nicht so sein, in manchen Fällen zieht man eine nichtlineare Relation vor. So kann man beispielsweise festlegen, daß wenn zwei benachbarte Stellen des Schieberegisters fehlerhafte Ausgänge erzeugen, dies schädlicher ist als wenn zwei voneinander entfernte fehlerhafte Ausgänge vorliegen; in diesem Falle können die Dauerspeicher so programmiert werden, daß sie einen Ausgang erzeugen, der beispielsweise für vier anstatt sechs repräsentativ ist, wie das sonst der Fall wäre.
  • Vorzugsweise wird die oben beschriebene Vorrichtung bis kurz vor dem Auftreten eines Startwortes gesperrt. Dies geschieht am besten durch Einspeisen eines Sperrsignals in das Latch 17. Für regelmäßig in Abständen auftretende Startwörter kann dieses Sperrsignal durch eine Zeitschaltung erzeugt werden, welche dann die Vorrichtung für einen vorbestimmten Zeitraum nach Erkennen eines Startwortes sperrt. In manchen Fällen ist es vorteilhaft, dem Startwort eine Einleitung vorangehen zu lassen, die beispielsweise aus einer wechselnden Folge von Einsen und Nullen bestehen kann und zur Reaktivierung der zuvor beschriebenen Vorrichtung benutzt werden kann.
  • Die Vorrichtung wurde oben so beschrieben, daß sie ein einziqes Startwort pro Zeile erkennt, aber sie kann auch zur Identifizierung eines weiteren Referenzwortes oder mehrerer Referenzworte benutzt werden, welche eingeschoben werden können zwischen Wörter, welche Stellen im Verlauf einer Zeile einer Videoabtastung oder während der Auslöschung repräsentieren. Auf diese Weise kann man auch eine Zeilenmitte erkennen. Dies kann erreicht werden durch Verändern der Schalter in der Weise, daß sie ein anderes Muster repräsentieren, mit dem eine Folge von Einsen erzeugt wird, wenn die korrekten sechzehn Bits sich im Schieberegister 11 befinden.
  • In einer alternativen Ausführungsform braucht nicht in jeder Zeile ein Startwort vorgesehen zu sein, es ist lediglich erforderlich, daß die Datenblöcke gelegentlich durch ein Startwort untergliedert werden.
  • es ist jedoch zweckmäßig, wenigstens ein Startwort für jede Zeile zu verwenden.
  • Das Blockschaltbild von i Fig. 2 stellt eine Vorrichtung zur Erkennung von lehlern in Digitalinformation dar, als allgemeiner Zusatz zllr Erkennung einer bestimmten Sequenz eines oder mehrerer Digitalwörter. Bei dieser Betriebsart ist ein Startwortdetektor der Vorrichtung ähnlich dem zuvor in Verbindung mit: Fig. 1 beschriebenen. Als Startwortdetektor hält die Vorrichtung Ausschau nach einem bestimmten Wort, welches in Serie in ein Schieberegister eingespeist wird, welches aus Flip-Flops 50 zusammengesetzt ist, um den Zeilenanfang einer Video-Abtastung zu identifizieren.
  • Im vorliegenden Falle hat das Schieb,eregister eine Kapazität von sechzehn Bits und umfaßt sechzehn Flip-Flops 50.
  • Diese Flip-Flops sind in Kombination mit als Digitalschalter dienenden Logig-Gattern 52 und 53 so angeordnet, daß bei Erkennung des Startwortes die Eingänge von zwei programmierbaren Dauerspeichern (ROM) 55, 56 alle eine logische 1 aufweisen. Die Dauerspeicher 55, 56 erzeugen jeder einen Vier-Bit-Ausgang zur Anzeige der Anzahl von in dem Schieberegister präsenten korrekten Signalen.
  • Insbesondere wird jeder der Speicher einen Binär-Ausgang erzeugen, welcher einer zwischen 0 bis 8 liegenden Zahl entspricht. Mit Hilfe einer Addierschaltung 57 werden die Ausgänge von den Speichern 55, 56 addiert und an Eingänge A eines Komparators 58 gegeben, wo sie mit einem an Eingängen B eingegebenen binären Referenzwert verglichen werden, welcher eine Aussage über eine akzeptierbare Grenze der Anzahl von in dem Schieberegister enthaltenen korrekten Bits gibt. Der Referenzwert mag die untere akzeptable Grenze für die Anzahl von korrekten Bits sein, wie in der Zeichnung dargestellt. Wenn beispielsweise wie in diesem halle die Grenze bei 14 liegt, dann wird vom Komparator 58 ein Ausgang erzeugt, wenn die Summe von den Speichern 55, 56 größer oder gleich dem Referenzwert ist. Somit verursachen maximal zwei nicht-korrekte Bits in dem Schieberegister einen Ausgang. Alternativ dazu mag der Referenzwert die obere akzeptable Grenze für die Anzahl von Fehlern sein. Nimmt man das gleiche Beispiel wie oben, dann ist dies zwei, und es wird ein Ausgang erzeugt, wenn die Summe von den Speichern 55, 56 eine Fehlerzahl erzeugt, die kleiner als oder gleich dem Referenzwert ist. In jedem Falle wird der Ausgang von dem Komparator 58 in die sich anschließenden Schaltungsteile weitergegeben und identifiziert den Beginn einer Zeile.
  • Eine in Fig. 2 nicht dargestellte Taktschaltung zum Eintakten der Digitalinformation in das Schieberegister kann ähnliche wie bei Fig. 1 aus Flip-Flops 50 gebildet sein.
  • Die Vorrichtung arbeitet in oben beschriebener Weise als Startwort-Detektor, wenn auf einer Steuerleitung 59 eine logische Null erscheint. Solange sich die Steuerleitung 59 in einem logischen 7zustand Eins befindet, arbeitet die Vorrichtung als Fehlerdetektor. Bei dem hier vorhandenen Ausführungsbeispiel ist ~jedes Informationen oder Daten tragende Wort ein 1n-Bit-wortt man braucht also nur zehn Flip-Flops 50 im Schieberegister. Die letzten sechs Flip-Flops werden durch Bereitstellung eines Steuersignals für die NOR-Gatter 52 zurückgeschaltet. Die Fehlererkennung basiert auf der Tatsache, daß bei dem bevorzugten Ausführungsbeispiel ein Code benutzt wird, so daß jedes Datenwort eine vorbestimmte Anzahl von Einsen und Nullen enthält, in diesem Falle sind es fünf Einsen und fünf Nullen. Die Schaltung zählt die Anzahl der in jedem Wort enthaltenen logischen Einsen. Zu diesem Zwecke müssen die Eingänge der Dauerspeicher 55, 56 so geändert werden, daß die tatsächlichen Binärwerte der Zahlen in dem Schieberegister festgestellt werden gegenüber einer Serie von logischen Einsen, die durch die Schaltung in Abhängigkeit zu dem Startwort-Erkennungscode erzeugt werden. Darum werden alle invertierten Ausgänge o der Flip-Flops 50 über Exklusiv-ODER-Gatter 53 an die Speicher 55, 56 angeschlossen, mit Steuerleitung 59 als Zweiteingang. Befindet sich die Steuerleitung im logischen Zustand Null in der Startwort-Erkennungsphase, dann übertragen die Gatter 53 unverändert die logischen Werte, welche an den invertierten Ausgängen Q der Flip-Flops 50 anliegen.
  • Befindet sich die Steuerleitung im logischen Zustand Eins beim Fehlererkennungsbetrieb, dann wirken die Gatter 53 als Inverter der invertierten Ausgänge der Flip-Flops 50 und dadurch werden die wahren Werte der Bits in dem Schieberegister den Eingängen der Speicher 55, 56 präsensiert Der von den Speichern 55, 56 produzierte Ausgang enthält eine Aussage über die Anzahl der im Schieberegister vorhandenen logischen Einsen. Die Ausgänge von den Speichern 55, 56 werden durch die Addierschaltung 57 addiert und im Komparator 58 mit einem Referenzwert verglichen, welcher gleich der Anzahl der in dem Code erwarteten logischen Einsen ist, in diesem Falle sind es filnf. Sind fünf logische Einsen vorhanden, gibt der Komparator 58 einen Ausgang ab, sind es mehr oder weniger als fünf, dann gibt es keinen Ausgang. Der erzeugte Ausgang wird dann invertiert, so daß die Vorrichtung ein Fehlersignal erzeugt, sobald die Anzahl der im Schieberegister vorhandenen logischen Einsen nicht gleich fünf ist.
  • Es ergibt sich, daß der Eingang B des Komparators 58 mit zwei diskreten Referenzwerten versorgt werden muß, deren Wert von der jeweiligen Funktion der Vorrichtung zu dem durch die Steuerleitung 59 definierten Zeitraum abhängig ist. Darum ist die Steuerleitung 59 mit einem Referenzwert-Generator 60 verbunden, welcher einen der zwei möglichen Referenzwerte auf Eingänge B des Komparators 58 schaltet, wenn ein logischer Zustand Eins auf Steuerleitung 59 anliegt.
  • Man wählt die Referenzwerte in Abhängigkeit von der Anzahl von Bits in einem Wort und von der geforderten Genauigkeit.
  • So mag bei Betriebsart Startwort-Erkennung der Referenzwert 14, 15 oder 16 sein.
  • Die in Fig. 2 dargestellte Schaltung hat folgenden Gesamt-Betriebsablauf: Nachdem die Schaltung beispielsweise in der in Verbindung mit Fig. 1 beschriebenen Weise aktiviert worden ist, werden durch die Flip-Flops 50 Bits eingetaktet, bis die Vorrichtung ein Startwort erkennt oder bis ein vorbestimmter Zeitraum verstrichen ist.
  • Wird ein Startwort nicht erkannt, dann wird die gesamte Information zwischen dem nicht erkannten Startwort und dem nächsten erkannten Startwort zurückgewiesen, das kann beispielsweise eine ganze oder eine halbe Zeile oder es können Videosignale sein. Wird ein Startwort erkannt, dann werden die das Startwort bildenden Bits parallel von den Flip-Flops 50 entnommen und die nächsten zehn Bits der Information in die Flip-Flops 50 eingespeist, wobei sich die Vorrichtung nun in Betriebsart Fehlererkennung befindet. Wenn diese zehn Bits die korrekte Anzahl von Einsen und Nullen aufweisen, dann erfolgt die Entnahme des Wortes für die weitere Verarbeitung und die Prüfung der nächsten zehn Bits usw., bis die Schaltung zur Betriebsart Startwort-Erkennung zurückkehrt.
  • Beide Ausführungen sind für breite Anwendung in der digitalen Nachrichtenübermittlung geeignet, sowohl für Audio- als auch ffir Video-Signale.
  • Leerse ite

Claims (7)

  1. Ansprüche a Vorrichtung zur Ubertragung von Digitaiwörtern, die aus mehreren jeweils aus einer Binärziffer bestehenden Bits zusammengesetzt sind, gekennzeichnet durch eine Speichereinrichtung (z.B. 11) zum Speichern der Bits von Digitaiwörtern, durch eine an die Speichereinrichtung angeschlossene Erkennungseinrichtung (s.B. 12 ...) zum Erzeugen des Ausgangssignals, das die Anzahl der eine gewählte Binärziffer enthaltenden Bits angibt, sowie durch eine Vergleichseinrichtung (z.B. 16) zum Vergleichen des Ausgangssignals mit einem Referenzsignal und zum Erzeugen einer Angabe des Vergleichsergebnisses.
  2. 2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß zu der Erkennungseinrichtung ein Speicher gehört.
  3. 3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß zu der Erkennungseinrichtung mehrere Speicher (12,13) gehören, und daß an die Ausgänge der Speicher eine Addiereinrichtung (15) zur Erzeugung des Ausgangssignals angeschlossen ist.
  4. 4. Vorrichtung nach mindestens einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß zwischen die Speichereinrichtung (12 ...) und die Vergleichseinrichtung (z.B. 16) Schaltereinrichtungen (14) angeschlossen sind.
  5. 5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Schaltereinrichtung durch digitale Schalter gebildet ist.
  6. 6. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die digitalen Schalter logische Gatter (52, 53) sind, die mit einem Eingang an die Speichereinrichtung (50) und mit einem anderen Eingang an eine Steuerleitung (59) für die Betriebskontrolle der Gatter angeschlossen sind.
  7. 7. Vorrichtung nach mindestens einem der vorstehenden Ansprüche, gekennzeichnet durch eine an die Vergleichseinrichtung (58) angeschlossene Referenzsignal-Erzeugungseinrichtung (60) zum selektiven Einspeisen eines aus einer Anzahl von Referenzsignalen in die Vergleichseinrichtung.
DE2757166A 1976-12-24 1977-12-22 Schaltungsanordnung zum Herstellen der Blocksynchronisation in einem Datenempfänger für seriell übertragene binäre Digitalwörter Expired DE2757166C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB54164/76A GB1599157A (en) 1976-12-24 1976-12-24 Digital recognition circuits
GB5079177 1977-07-14

Publications (2)

Publication Number Publication Date
DE2757166A1 true DE2757166A1 (de) 1978-06-29
DE2757166C2 DE2757166C2 (de) 1987-02-26

Family

ID=26266744

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2757166A Expired DE2757166C2 (de) 1976-12-24 1977-12-22 Schaltungsanordnung zum Herstellen der Blocksynchronisation in einem Datenempfänger für seriell übertragene binäre Digitalwörter

Country Status (2)

Country Link
JP (1) JPS53111216A (de)
DE (1) DE2757166C2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0107463A1 (de) * 1982-10-21 1984-05-02 Rca Licensing Corporation Digitales Fernsehsystem mit Fehlerkorrektur
EP0149804A2 (de) * 1984-01-12 1985-07-31 Siemens Aktiengesellschaft Verfahren zur Feststellung der genauen Fehlerbündellänge

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3533848A1 (de) * 1985-09-21 1987-03-26 Bosch Gmbh Robert Verfahren und schaltungsanordnung zum synchronisieren von asynchronen digitalen videosignalen

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2147565B2 (de) * 1971-09-23 1978-07-20 Siemens Ag, 1000 Berlin Und 8000 Muenchen Schaltungsanordnung zum Herstellen und Überwachen des wortmäßigen Gleichlaufs zwischen den Abtastimpulsen eines Datenempfängers und den in diesem eintreffenden Daten

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2147565B2 (de) * 1971-09-23 1978-07-20 Siemens Ag, 1000 Berlin Und 8000 Muenchen Schaltungsanordnung zum Herstellen und Überwachen des wortmäßigen Gleichlaufs zwischen den Abtastimpulsen eines Datenempfängers und den in diesem eintreffenden Daten

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Bennett, W.R., Davey, J.R.: Data Transmission, McGraw Hill, New York u.a., 1965, S.260-267 *
Elektrisches Nachrichtenwesen, Bd.44, Nr.4, S.316-325 *
Siemens-Zeitschrift 48 (1974) Beiheft "Nachrichten-Übertragungstechnik", S.261-274 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0107463A1 (de) * 1982-10-21 1984-05-02 Rca Licensing Corporation Digitales Fernsehsystem mit Fehlerkorrektur
EP0149804A2 (de) * 1984-01-12 1985-07-31 Siemens Aktiengesellschaft Verfahren zur Feststellung der genauen Fehlerbündellänge
DE3400919A1 (de) 1984-01-12 1985-09-19 Siemens AG, 1000 Berlin und 8000 München Verfahren zur feststellung der genauen fehlerbuendellaenge
EP0149804A3 (de) * 1984-01-12 1987-01-21 Siemens Aktiengesellschaft Verfahren zur Feststellung der genauen Fehlerbündellänge

Also Published As

Publication number Publication date
JPS53111216A (en) 1978-09-28
DE2757166C2 (de) 1987-02-26
JPS615303B2 (de) 1986-02-17

Similar Documents

Publication Publication Date Title
DE2748529A1 (de) Ueberwachungsschaltung
DE2801468A1 (de) Dekodierschaltung fuer digitale signale
DE2538651A1 (de) Verfahren und vorrichtung zum testen digitaler schaltungen
DE2830924A1 (de) Einrichtung zum aufzeichnen und/oder uebertragung von digitalen signalen
DE2162486A1 (de) Digital gesteuerter Impulsgenerator
DE2426179B2 (de) Dekodierschaltung zum Erkennen digitaler Worte innerhalb einer Signalfolge mittels einer Abtastimpulsfolge
DE2219219B2 (de) Schaltungsanordnung zum Übertragen eines Mehrpegelsignalzugs
DE2460979A1 (de) Verfahren und schaltungsanordnung zur kompensation von impulsverschiebungen bei der magnetischen signalaufzeichnung
DE1474062B2 (de) Datenverarbeitungsanlage mit einer anzahl von pufferspeichern
DE1271191B (de) Einrichtung zur UEbertragung von Informationseinheiten in die Binaerstellen eines Umlaufspeichers
DE2736967A1 (de) Asynchrone telemetrieschaltung
DE3780406T2 (de) Verfahren und anordnung zur kodierung und dekodierung binaerer information.
DE3689893T2 (de) Gerät zum Dekodieren eines Bildkodes.
DE2542061A1 (de) Dekoder zum dekodieren von unterschiedlichen impulsfolgen
EP0201634B1 (de) Digitaler Wortgenerator zur automatischen Erzeugung periodischer Dauerzeichen aus n-bit-Wörtern aller Wortgewichte und deren Permutationen
DE3125724C2 (de)
DE2757166A1 (de) Vorrichtung fuer die digitale nachrichtenuebertragung, insbesondere zur ueberwachung und fehlererkennung in digits von digitalwoertern
DE1119567B (de) Geraet zur Speicherung von Informationen
DE1227263B (de) Schaltungsanordnung zur Umwandlung von in Speicherrelais in paralleler Form zwischen-gespeicherten binaercodierten Eingangs-informationen in eine Folge von binaercodierten Impulsserien
DE1474066A1 (de) Verfahren zur Umsetzung von Zahlen in datenverarbeitenden Anlagen,insbesondere Fernmeldeanlagen
DE1164714B (de) Verfahren zur Pruefung der Datenuebertragung in elektronischen Datenverarbeitungssystemen
DE2365957B2 (de) Übertragungsverfahren für umkodierte Nachrichten
DE1277921B (de) Codeumsetzer zur UEbertragung von Informationszeichen einer vorgegebenen ersten Codierung in gleichwertige Informationszeichen einer ausgewaehlten zweiten Codierung
DE1900142B2 (de) Elektronische Datenspeichervorrichtung
DE1574478A1 (de) Einrichtung zum Ablesen eines magnetischen Aufzeichnungstraegers

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: EISENFUEHR, G., DIPL.-ING. SPEISER, D., DIPL.-ING.

8110 Request for examination paragraph 44
D2 Grant after examination
8380 Miscellaneous part iii

Free format text: DIE HAUPTKLASSE IST WIE ANGEGEBEN ZU BERICHTIGEN H04J 3/06

8363 Opposition against the patent
8339 Ceased/non-payment of the annual fee