-
Die Erfindung betrifft eine Schaltungsanordnung zum Herstellen der Blocksynchronisation in einem Datenempfänger für seriell übertragene binäre Digitalwörter, die in einem Schieberegister zwischengespeichert und durch eine Prüfeinrichtung auf Übereinstimmung mit einer vorgegebenen Blocksynchronisierfolge überprüft werden.
-
Aus der Literaturstelle "Siemens-Zeitschrift" 48 (1974) Beiheft "Nachrichten-Übertragungstechnik", Seiten 261 bis 274 ist es bereits bekannt, serielle Blocksynchronisiersignale einem Schieberegister zuzuführen und den Inhalt des Schieberegisters durch eine UND-Schaltung auf Richtigkeit zu überprüfen. Außerdem ist es aus der Literaturstelle "Elektrisches Nachrichtenwesen" Band 44, Nr. 4 (1969), Seiten 316 bis 325 bekannt, übertragene Daten zu regelmäßigen Zeitpunkten auf das Vorhandensein von Synchronisiersignalen zu überprüfen.
-
Bei der Übertragung von Daten sind die Übertragungswege häufig durch Störungen belastet, so daß die übertragenen Daten verfälscht und auf der Empfangsseite nicht immer richtig ausgewertet werden. Wird die Blocksynchronisierfolge durch solche Störungen verfälscht und auf der Empfangsseite nicht erkannt, so gehen die damit zusammenhängenden Daten, auch wenn sie von den Störungen unbeeinflußt sind, verloren. Aus der Literaturstelle "Data Transmission" von W. R. Bennett und J. R. Davey, McGraw-Hill, New York, 1965, Seiten 260 bis 267 ist es bereits bekannt, eine Auswerteschaltung für die in einem Schieberegister anstehenden Blocksynchronisiersignale so auszubilden, daß diese Signale auch dann erkannt werden, wenn ein Bit mit einem Fehler behaftet ist. Eine solche Schaltung bedeutet gegenüber den anderen Vorrichtungen eine gewisse Verbesserung, jedoch können stärker gestörte Blocksynchronisiersignale ebenfalls nicht erkannt werden.
-
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung der gattungsgemäßen Art vorzuschlagen, mit der eine Erkennung einer vorgegebenen Blocksynchronisierfolge bis zu einem vorbestimmten Störgrad zwecks Durchführung der Blocksynchronisation auf besonders sichere Weise möglich ist.
-
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Schaltungsanordnung eine Vergleichseinrichtung aufweist, die die Anzahl der von der Prüfeinrichtung als richtig erkannten Bits eines der beiden binären Werte "0" oder "1" mit einem Referenzwert vergleicht, durch den eine Mindestanzahl von richtigen Bits festgelegt ist, und welche Vergleichseinrichtung nur dann ein Erkennungssignal abgibt, wenn diese Mindestanzahl erreicht oder überschritten wird.
-
Um die Schaltungsanordnung an den Störgrad eines Übertragungsweges anpassen zu können, ist gemäß einer vorteilhaften Ausführungsform der Referenzwert von einem unteren Grenzwert der Übereinstimmung bis zur vollen Anzahl der Bits der Blocksynchronisierfolge veränderbar.
-
Nachstehend wird die Erfindung unter Bezugnahme auf eine Zeichnung näher erläutert. Darin zeigt
-
Fig. 1 ein Blockschaltbild einer Vorrichtung zur Erkennung einer bestimmten Sequenz von Digits, und
-
Fig. 2 ein Blockschaltbild einer Vorrichtung zur Erkennung sowohl einer bestimmten Sequenz von Digits als auch sämtlicher in einer sich anschließenden Digitalinformation enthaltenen Fehler.
-
In Fig. 1 gelangt eine Digitalinformation in Serie in einen Taktgenerator 10, welcher aus der Digitalinformation Taktimpulsinformation gewinnt und Taktimpulse zum Eintakten der Information in ein Schieberegister 11 erzeugt, dessen Kapazität ausreicht, um das den Start einer Zeile einer Videoabtastung identifizierende Wort zu speichern. Diese Serien-Digitalinformation wird außerdem direkt in das Schieberegister 11 eingespeist, dort gespeichert und in Abhängigkeit von den Taktimpulsen vom Taktgenerator 10 weitergeschoben. Bei der vorliegenden Ausführung besitzt das Schieberegister 11 sechzehn Stellen mit je zwei Ausgängen, von denen einer ein wahrer Ausgang und der andere ein invertierter Ausgang ist. Die Ausgänge des Schieberegisters 11 erzeugen ein vorbestimmtes Muster von Digits, wenn das korrekte Wort zusammengesetzt wird, und von zwei programmierbaren Dauerspeichern (ROM) 12 und 13 wird eine vorbestimmte Zahl erzeugt, wenn sämtliche sechzehn Stellen korrekt gefüllt sind.
-
Bei dem beschriebenen Ausführungsbeispiel wird dies durch Weiterleiten der Ausgänge von den sechzehn Stellen des Schieberegisters 11 über sechzehn Schalter 14 erreicht. Die beiden Ausgänge einer Stelle werden den zwei Polen eines Schalters 14 in der Weise zugeführt, daß nur ein Ausgang durch den Schalter zu einem Eingang der Dauerspeicher 12, 13 übertragen werden kann.
-
Die Schalter 14 sind vorzugsweise Digitalschalter in Form von logischen Gattern, welche eine Folge von logischen Einsen zu den Acht-Bit-Adressen jedes der Dauerspeicher 12 und 13 erzeugen, wenn das korrekte Sechzehn-Bit-Wort in das Schieberegister 11 eingegeben wird. Für die Schalteranordnung gilt als Startwort:
- 0 0 0 1 1 0 1 1 1 0 0 1 0 0 1 0
-
Die Dauerspeicher erzeugen je einen Vier-Bit-Ausgang als Anzeige für die Anzahl von durch die Schalter 14 an ihre Adressen durchgeschleusten korrekten Signalen. Genauer gesagt, jeder der Dauerspeicher erzeugt einen Binärausgang, welcher eine zwischen 0 und 8 liegende Zahl darstellt.
-
Die Ausgänge von den Dauerspeichern 12 und 13 werden mittels einer Addierschaltung 15 addiert und an Eingänge 6 A eines Komparators 16 weitergegeben, wo sie mit einem Referenzwert verglichen werden, welcher dem Komparator über Eingänge B zugeführt wird. Der Referenzwert dient als Aussage für eine akzeptierbare Grenze zu der Anzahl von korrekten Bits im Schieberegister 11. Der Referenzwert mag die untere akzeptierbare Grenze für die Anzahl von korrekten Bits sein, wie in der Zeichnung dargestellt. Falls beispielsweise wie in diesem Falle die Grenze bei 14 liegt, dann gibt der Komparator 16 einen Ausgang ab, wenn die Summe größer als oder gleich dem Referenzwert ist. Somit wird ein Maximum von zwei nicht korrekten Bits im Schieberegister 11 einen Ausgang erzeugen. Alternativ dazu kann der Referenzwert für die obere Grenze der Anzahl von Fehlern, beispielsweise zwei sein; in diesem Falle wird ein Ausgang erzeugt, wenn die Summe eine Fehleranzahl ergibt, die kleiner als oder gleich dem Referenzwert ist.
-
Der Ausgang von dem Komparator 16 wird durch ein Ausgangs- Latch 17 für die Dauer der Taktimpulse vom Taktgenerator 10 gehalten, und auf diese Weise erzeugt das Latch 17 an seinem Ausgang einen Erkennungsimpuls.
-
In dem bisherigen Beschreibungsumfang wurde angenommen, daß der von den Dauerspeichern erzeugte Ausgang linear in bezug auf deren Eingang ist, d. h. sechs korrekte Eingänge werden den binären Gegenwert der sechs erzeugen. Dies muß nicht so sein, in manchen Fällen zieht man eine nichtlineare Relation vor. So kann man beispielsweise festlegen, daß wenn zwei benachbarte Stellen des Schieberegisters fehlerhafte Ausgänge erzeugen, dies schädlicher ist als wenn zwei voneinander entfernte fehlerhafte Ausgänge vorliegen; in diesem Falle können die Dauerspeicher so programmiert werden, daß sie einen Ausgang erzeugen, der beispielsweise für vier anstatt sechs repräsentativ ist, wie das sonst der Fall wäre.
-
Vorzugsweise wird die oben beschriebene Vorrichtung bis kurz vor dem Auftreten eines Startwortes gesperrt. Dies geschieht am besten durch Einspeisen eines Sperrsignals in das Latch 17. Für regelmäßig in Abständen auftretende Startwörter kann dieses Sperrsignal durch eine Zeitschaltung erzeugt werden, welche dann die Vorrichtung für einen vorbestimmten Zeitraum nach Erkennen eines Startwortes sperrt. In manchen Fällen ist es vorteilhaft, dem Startwort eine Einleitung vorangehen zu lassen, die beispielsweise aus einer wechselnden Folge von Einsen und Nullen bestehen kann und zur Reaktivierung der zuvor beschriebenen Vorrichtung benutzt werden kann.
-
Die Vorrichtung wurde oben so beschrieben, daß sie ein einziges Startwort pro Zeile erkennt, aber sie kann auch zur Identifizierung eines weiteren Referenzwortes oder mehrerer Referenzworte benutzt werden, welche eingeschoben werden können zwischen Wörter, welche Stellen im Verlauf einer Zeile einer Videoabtastung oder während der Auslöschung repräsentieren. Auf diese Weise kann man auch eine Zeilenmitte erkennen. Dies kann erreicht werden durch Verändern der Schalter in der Weise, daß sie ein anderes Muster repräsentieren, mit dem eine Folge von Einsen erzeugt wird, wenn die korrekten sechzehn Bits sich im Schieberegister 11 befinden.
-
In einer alternativen Ausführungsform braucht nicht in jeder Zeile ein Startwort vorgesehen zu sein, es ist lediglich erforderlich, daß die Datenblöcke gelegentlich durch ein Startwort untergliedert werden. Es ist jedoch zweckmäßig, wenigstens ein Startwort für jede Zeile zu verwenden.
-
Das Blockschaltbild von Fig. 2 stellt eine Vorrichtung zur Erkennung von Fehlern in Digitalinformation dar, als allgemeiner Zusatz zur Erkennung einer bestimmten Sequenz eines oder mehrerer Digitalwörter. Bei dieser Betriebsart ist ein Startwortdetektor der Vorrichtung ähnlich dem zuvor in Verbindung mit Fig. 1 beschriebenen. Als Startwortdetektor hält die Vorrichtung Ausschau nach einem bestimmten Wort, welches in Serie in ein Schieberegister eingespeist wird, welches aus Flip-Flops 50 zusammengesetzt ist, um den Zeilenanfang einer Video-Abtastung zu identifizieren. Im vorliegenden Falle hat das Schieberegister eine Kapazität von sechzehn Bits und umfaßt sechzehn Flip-Flops 50. Diese Flip-Flops sind in Kombination mit als Digitalschalter dienenden Logik-Gattern 52 und 53 so angeordnet, daß bei Erkennung des Startwortes die Eingänge von zwei programmierbaren Dauerspeichern (ROM) 55, 56 alle eine logische 1 aufweisen. Die Dauerspeicher 55, 56 erzeugen jeder einen Vier-Bit-Ausgang zur Anzeige der Anzahl von in dem Schieberegister präsenten korrekten Signalen. Insbesondere wird jeder der Speicher einen Binär-Ausgang erzeugen, welcher einer zwischen 0 bis 8 liegenden Zahl entspricht. Mit Hilfe einer Addierschaltung 57 werden die Ausgänge von den Speichern 55, 56 addiert und an Eingänge A eines Komparators 58 gegeben, wo sie mit einem an Eingängen B eingegebenen binären Referenzwert verglichen werden, welcher eine Aussage über eine akzeptierbare Grenze der Anzahl von in dem Schieberegister enthaltenen korrekten Bits gibt. Der Referenzwert mag die untere akzeptable Grenze für die Anzahl von korrekten Bits sein, wie in der Zeichnung dargestellt. Wenn beispielsweise wie in diesem Falle die Grenze bei 14 liegt, dann wird vom Komparator 58 ein Ausgang erzeugt, wenn die Summe von den Speichern 55, 56 größer oder gleich dem Referenzwert ist. Somit verursachen maximal zwei nicht-korrekte Bits in dem Schieberegister einen Ausgang. Alternativ dazu mag der Referenzwert die obere akzeptable Grenze für die Anzahl von Fehlern sein. Nimmt man das gleiche Beispiel wie oben, dann ist dies zwei, und es wird ein Ausgang erzeugt, wenn die Summe von den Speichern 55, 56 eine Fehlerzahl erzeugt, die kleiner als oder gleich dem Referenzwert ist. In jedem Falle wird der Ausgang von dem Komparator 58 in die sich anschließenden Schaltungsteile weitergegeben und identifiziert den Beginn einer Zeile.
-
Eine in Fig. 2 nicht dargestellte Taktschaltung zum Eintakten der Digitalinformation in das Schieberegister kann ähnlich wie bei Fig. 1 aus Flip-Flops 50 gebildet sein.
-
Die Vorrichtung arbeitet in oben beschriebener Weise als Startwort-Detektor, wenn auf einer Steuerleitung 59 eine logische Null erscheint. Solange sich die Steuerleitung 59 in einem logischen Zustand Eins befindet, arbeitet die Vorrichtung als Fehlerdetektor. Bei dem hier vorhandenen Ausführungsbeispiel ist jedes Informationen oder Daten tragende Wort ein 10-Bit-Wort, man braucht also nur zehn Flip-Flops 50 im Schieberegister. Die letzten sechs Flip- Flops werden durch Bereitstellung eines Steuersignals für die NOR-Gatter 52 zurückgeschaltet. Die Fehlererkennung basiert auf der Tatsache, daß bei dem bevorzugten Ausführungsbeispiel ein Code benutzt wird, so daß jedes Datenwort eine vorbestimmte Anzahl von Einsen und Nullen enthält, in diesem Falle sind es fünf Einsen und fünf Nullen. Die Schaltung zählt die Anzahl der in jedem Wort enthaltenen logischen Einsen. Zu diesem Zwecke müssen die Eingänge der Dauerspeicher 55, 56 so geändert werden, daß die tatsächlichen Binärwerte der Zahlen in dem Schieberegister festgestellt werden und gegenüber einer Serie von logischen Einsen, die durch die Schaltung in Abhängigkeit zu dem Startwort-Erkennungscode erzeugt werden. Darum werden alle invertierten Ausgänge ≙ der Flip-Flops 50 über Exklusiv-ODER-Gatter 53 an die Speicher 55, 56 angeschlossen, mit Steuerleitung 59 als Zweiteingang. Befindet sich die Steuerleitung im logischen Zustand Null in der Startwort-Erkennungsphase, dann übertragen die Gatter 53 unverändert die logischen Werte, welche an den invertierten Ausgängen ≙ der Flip-Flops 50 anliegen. Befindet sich die Steuerleitung im logischen Zustand Eins beim Fehlererkennungsbetrieb, dann wirken die Gatter 53 als Inverter der invertierten Ausgänge der Flip-Flops 50 und dadurch werden die wahren Werte der Bits in dem Schieberegister den Eingängen der Speicher 55, 56 präsentiert.
-
Der von den Speichern 55, 56 produzierte Ausgang enthält eine Aussage über die Anzahl der im Schieberegister vorhandenen logischen Einsen. Die Ausgänge von den Speichern 55, 56 werden durch die Addierschaltung 57 addiert und im Komparator 58 mit einem Referenzwert verglichen, welcher gleich der Anzahl der in dem Code erwarteten logischen Einsen ist, in diesem Falle sind es fünf. Sind fünf logische Einsen vorhanden, gibt der Komparator 58 einen Ausgang ab, sind es mehr oder weniger als fünf, dann gibt es keinen Ausgang. Der erzeugte Ausgang wird dann invertiert, so daß die Vorrichtung ein Fehlersignal erzeugt, sobald die Anzahl der im Schieberegister vorhandenen logischen Einsen nicht gleich fünf ist.
-
Es ergibt sich, daß der Eingang B des Komparators 58 mit zwei diskreten Referenzwerten versorgt werden muß, deren Wert von der jeweiligen Funktion der Vorrichtung zu dem durch die Steuerleitung 59 definierten Zeitraum abhängig ist. Darum ist die Steuerleitung 59 mit einem Referenzwert- Generator 60 verbunden, welcher einen der zwei möglichen Referenzwerte auf Eingänge B des Komparators 58 schaltet, wenn ein logischer Zustand Eins auf Steuerleitung 59 anliegt.
-
Man wählt die Referenzwerte in Abhängigkeit von der Anzahl von Bits in einem Wort und von der geforderten Genauigkeit. So mag bei Betriebsart Startwort-Erkennung der Referenzwert 14, 15 oder 16 sein.
-
Die in Fig. 2 dargestellte Schaltung hat folgenden Gesamt- Betriebsablauf: Nachdem die Schaltung beispielsweise in der in Verbindung mit Fig. 1 beschriebenen Weise aktiviert worden ist, werden durch die Flip-Flops 50 Bits eingetaktet, bis die Vorrichtung ein Startwort erkennt oder bis ein vorbestimmter Zeitraum verstrichen ist. Wird ein Startwort nicht erkannt, dann wird die gesamte Information zwischen dem nicht erkannten Startwort und dem nächsten erkannten Startwort zurückgewiesen, das kann beispielsweise eine ganze oder eine halbe Zeile oder es können Videosignale sein. Wird ein Startwort erkannt, dann werden die das Startwort bildenden Bits parallel von den Flip-Flops 50 entnommen und die nächsten zehn Bits der Information in die Flip-Flops 50 eingespeist, wobei sich die Vorrichtung nun in Betriebsart Fehlererkennung befindet. Wenn diese zehn Bits die korrekte Anzahl von Einsen und Nullen aufweisen, dann erfolgt die Entnahme des Wortes für die weitere Verarbeitung und die Prüfung der nächsten zehn Bits usw., bis die Schaltung zur Betriebsart Startwort-Erkennung zurückkehrt.
-
Beide Ausführungen sind für breite Anwendung in der digitalen Nachrichtenübermittlung geeignet, sowohl für Audio- als auch für Video-Signale.