DE3125724C2 - - Google Patents

Description

Die Erfindung betrifft eine Übertragungssteuerschaltung gemäß dem Oberbegriff des Anspruchs 1.

Diese Schaltung soll nach Empfang des im Sendeteil der Endstelle zu verwendenden Leitungstakts, der zu sendenden Daten und gegebenenfalls zu sendender Alarmmeldungen sowie des Signals, das den normalerweise für die Sendung zu verwendenden Code bestimmt, durch Manipulieren der empfangenen Daten die Kanäle Nr. 0 jedes Rahmens durch die gemäß internationalen Normen vorgeschriebenen 8-Bit-Wörter A und B ersetzen und die auf diese Weise manipulierten Daten gemäß dem gewählten Code codieren, wobei zwei die Leitungsschnittstelle (Interface- Einheit) steuernde Signale erzeugt werden. Ferner soll die Schaltung gegebenenfalls im Kanal Nr. 0 der empfangenen Daten enthaltene Anweisungen für eine Schleifenbildung auf der Schnittstellenseite feststellen und außerdem Fernüberwachungsmeldungen auf die Leitung senden. Der Codierer der Schaltung soll hierbei so gesteuert werden, daß der für die Sendung auf der Leitung verwendete Code kohärent mit den empfangenen Anweisungen und mit der erforderlichen Fernüberwachungsmethode des betreffenden PCM-Systems geändert wird.

Die Schaltung ist für jedes beliebige PCM-System verwendbar. Insbesondere eignet sie sich jedoch für ein PCM- System, das ein Peripheriegerät mit einer Zeitmultiplex- Vermittlungsstelle verbindet, insbesondere einer Durchgangsvermittlungsstelle für Fernsprech- und Datensignale, wie sie beispielsweise aus der IT-PS 10 37 256 bekannt ist.

Aus der DE-OS 26 14 914 ist eine Schaltungsanordnung zum Ausrichten von Bytes in einer Datenübertragungsanlage mit einer Sendestation zum Aussenden von in Gruppen angeordneten Daten- und Steuerbits bekannt, die einen Codierer (Verschlüsselungsschaltung) enthält, der nur die Datenbits verschlüsselt. Das Datenformat besteht aus aufeinanderfolgenden 8-Bit-Bytes mit einer Signalgeschwindigkeit von 64 Kilobits je Sekunde. Zur Ausrichtung der Bytes und der Bits im Bitstrom werden Taktsignale von 8 kHz bzw. 64 kHz verwendet. Der Codierer enthält in üblicher Weise eine Digitalanordnung mit einem taktgesteuerten Schieberegister, dessen Stufen den ankommenden Bitstrom verzögert, wobei durch Summierungen der verzögerten Datenbits das verschlüsselte Signal entsteht.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltung anzugeben, die einerseits in der Lage ist, die zu sendenden Daten in die erforderliche Form zu bringen und hierbei gegebenenfalls Schleifenbildungsanweisungen und Fernüberwachungsanforderungen zu berücksichtigen, und die andererseits mit geringem Aufwand, vorzugsweise als integrierte Schaltung, in einem einzigen Chip realisierbar ist.

Diese Aufgabe wird durch die im Anspruch 1 gekennzeichnete Schaltung gelöst.

Ein nicht einschränkendes Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt. Es zeigt

Fig. 1 das Blockschaltbild der hier beschriebenen Übertragungssteuerschaltung (CT) und

Fig. 2 wesentliche Einzelheiten der Bestandteile der Schaltung nach Fig. 1, insbesondere der Schaltung FC, des Detektors RL und des Kreises TS.

Gemäß dem Blockschaltbild der Fig. 1 gewinnt der Taktgeber T aus dem Leitungs- oder Sendetakt CKE der betrachteten PCM-Endstelle die in der Übertragungssteuerschaltung CT benötigten Taktsignale. Von diesen sind besonders hervorzuheben die Taktsignale T₀ und T₀+T₁, die während des Kanals Nr. 0 bzw. während der Kanäle Nr. 0 und Nr. 1 jedes der die Eingangsdaten DE bildenden Rahmen erzeugt werden, sowie das Signal ST, welches den zu übertragenden Rahmen (Rahmen A oder B) identifiziert und dabei die Eigenschaften des Wortes A oder B bestimmt, das die Kanalbildungsschaltung SC in den Kanal Nr. 0 jedes Rahmens einfügen soll, wobei an ihrem Ausgang DU das zu sendende Datensignal erzeugt wird, das dem Codierer COD zugeführt wird.

Bekanntlich hat eine Endstelle eines PCM-Systems die Möglichkeit, einer entfernten Endstelle mit dem dritten Bit des Wortes B anormale Betriebsbedingungen zu melden, die durch andere Organe der Endstelle festgestellt werden können, wobei z. B. das Signal ALL fehlende Impulse in der empfangenen Information, verlorengegangene Rahmensynchronisation usw. meldet, oder auch im Bereich der Übertragungssteuerschaltung CT selbst, etwa im Schleifensteuerkreis, entstehen können. Einige Bits der den Kanal Nr. 0 der Eingangsdaten DE bildenden 8-Bit-Gruppe, nämlich die in Fig. 2 näher dargestellten Bits B₂, B₃, werden von der Kanalbildungsschaltung FC dem Schleifenbefehlsdetektor RL und dem Kreis TS zugeleitet, der eine Fernüberwachungsanforderung feststellt und ausführt. Der Detektor RL erkennt im Kanal Nr. 0 der Eingangsdaten DE eine Anweisung zur Schleifenverbindung des Ausgangs des Sendeteils der PCM-Endstelle mit dem Eingang ihres Empfangsteils. Der Schleifenzustand wird der entfernten Endstelle entweder durch das Wort B gemeldet oder durch Änderung des auf der Leitung gesendeten Signals.

Der Fernüberwachungskreis TS enthält sowohl die Schaltungen, die im Kanal Nr. 0 der Eingangsdaten DE die Anweisung identifizieren, daß Fernüberwachungsmeldungen auf die Leitung zu senden sind, wobei gegebenenfalls zwischen mehreren Arten von Meldungen unterschieden werden kann, als auch binäre ("logische") Schaltwerke zum Steuern eines Codierers, nämlich des Codierers COD, der aufgrund der entsprechenden Signale S₁ und S₂ die erforderlichen Meldungen sendet bzw. der entfernten Endstelle den Schleifenzustand meldet.

Der vom Codierer COD verwendete Code, mit dem die Daten oder Informationen auf die Leitung gesendet werden sollen, kann durch das Signal CS am Eingang des Kreises TS bestimmt werden, dessen "logischer" Teil dem Codierer COD ein entsprechendes Signal CS′ zuführt, wenn die Sendung von Fernüberwachungsmeldungen verlangt wird.

Die für die Erfindung wesentlichen Schaltungseinzelheiten einer bevorzugten Ausführungsform der Schaltung FC, des Detektors RL und des Kreises TS sind Fig. 2 zu entnehmen.

Die Kanalbildungsschaltung FC enthält einen Serien/Parallel- Konverter SP, der zeitlich von der invertierten Form () des Sendetaktes CKE gesteuert wird, und in den der Reihe nach die die Eingangsdaten DE bildenden 8-Bit- Gruppen geladen werden, sowie einen vom Takt CKE (oder Empfangstakt) gesteuerten Parallel/Serien-Konverter PS, dessen Ausgang DU mit dem Eingang des Codierers COD verbunden ist. Die Kanalbildungsschaltung FC soll alle 8-Bit-Gruppen unverändert durchlassen, welche die Kanäle jedes Rahmens der Eingangsdaten DE bilden, jedoch mit Ausnahme der den Kanal Nr. 0 bildenden Gruppen mit den folgenden, in der PCM-Technik als Wort A und Wort B bekannten Gestaltungen:

Hierbei können die Bits X jeweils den Binärwert 0 oder 1 haben. Das Bit ATL = 1 stellt die Alarmmeldung für die entfernte PCM-Endstelle dar.

Für die anderen Kanäle als Nr. 0 wird jedes Bit, sobald es in die erste Zelle Z₁ des Konverters SP geladen worden ist, nach einer halben Periode des Taktes CKE dem Eingang des Konverters PS zugeleitet. Im Kanal Nr. 0 sperrt das vom Taktgeber T erzeugte Taktsignal T₀ das den Konverter PS bildende Schieberegister, dessen Zellen parallel mit den von einem Multiplexer M gebildeten Wort geladen werden. Der zu übertragende Rahmen A oder B, also das in den Kanal 0 einzugebende Wort A bzw. B, wird vom Taktgeber T durch das Rahmenwählsignal ST angegeben.

Der Multiplexer M lädt für das Wort A in die erste Zelle des Konverters PS den Inhalt der letzten Zelle Z₈ des Konverters SP, wo nun das erste Bit der 8-Bit-Gruppe enthalten ist, und in die anderen Zellen des Konverters PS die zuvor angegebene Gestaltung, die dadurch erzielt wird, daß an den insgesamt W _A bezeichneten Eingängen des Multiplexers M feste Polaritäten angelegt werden. Für das Wort B lädt der Multiplexer M dagegen eine "1" in die zweite Zelle des Konverters PS und in die dritte Zelle das Bit ATL, das vom Summierglied C₁ erzeugt wird und den Wert "1" hat, wenn eine Schleife vorhanden ist (L=1) oder wenn die auf der Leitung zu übertragenden Daten Fernüberwachungsmeldungen (=1) enthalten oder wenn andere Organe der PCM-Endstelle Betriebsstörungen in der PCM-Verbindung festgestellt haben, wie z. B. fehlende Rahmensynchronisierung, fehlender Empfang des Taktes oder der Daten usw. (ALL=1). In die anderen Zellen des Konverters PS überträgt der Multiplexer M den Inhalt der entsprechenden Zellen des Konverters SP.

Bei dem hier beschriebenen Ausführungsbeispiel besteht die Anweisung zur Schleifenbildung aus der Bit-Kombination "01" an der zweiten und dritten Bit-Stelle des Kanals Nr. 0 der Eingangsdaten DE. Der Schleifenbefehldetektor RL enthält daher einen Decodierer DEC, der durch das den Kanal 0 anzeigende Taktsignal T₀ aufgesteuert (befähigt) wird und an seinen Eingängen mit denjenigen Zellen des Konverters ST verbunden ist, in denen das zweite und das dritte Bit B₂ bzw. B₃ gespeichert ist. Der Ausgang des Decodierers schaltet eine erste bistabile Kippstufe D₁ um, womit der Schleifenbefehl L erzeugt wird. Dieser Befehl erscheint an einem der Ausgänge der Schaltung CT und wird zugleich dem Summierglied C₁ zugeleitet, so daß das Bit ATL zu "1" werden muß. Wird im Kanal 0 kein Schleifenbefehl festgestellt, kehrt die bistabile Kippstufe D₁ in die Ruhestellung zurück.

Bei dem dargestellten Ausführungsbeispiel sei angenommen, daß das PCM-Übertragungssystem, in welchem die Übertragungssteuerschaltung CT zur Anwendung kommt, zwei Arten von Fernüberwachungsmeldungen vorsieht, denen die Gestaltungen "00" und "11" des zweiten und dritten Bits im Kanal 0 der Eingangsdaten DE entsprechen. Auch der Fernüberwachungskreis TS umfaßt demnach einen Decodierer zum Erkennen dieser Gestaltungen, wobei selektiv einer der beiden Ausgänge des Kreises aktiviert werden. Gemäß der in Fig. 2 angegebenen Lösung dient hierfür ebenfalls der Decodierer DEC. Mit anderen Worten: Es ist nur ein gemeinsamer Decodierer vorgesehen, der stets einen seiner vier Ausgänge aktiviert, denen in an sich üblicher Weise folgende Bedeutung zukommt:

00= Übertragung von Fernüberwachungsmeldungen der ersten Art in der Leitung 01= Schleifenbildung 10= normal (weder Schleifenbildung noch Fernüberwachung) 11= Übertragung von Fernüberwachungsmeldungen der zweiten Art in der Leitung.

Auch die Information "Fernüberwachung" muß der entfernten Endstelle durch das im Wort B enthaltene Bit ATL übermittelt werden. Hierzu setzen die Signale der Ausgänge 00 und 11 des Decodierers DEC, die vom Verknüpfungsglied C₂ logisch summiert werden, eine zweite bistabile Kippstufe D₂ zurück, deren inverser Ausgang (₂) mit einem Eingang des Summiergliedes C₁ verbunden ist. Die bistabile Kippstufe D₂ wird vom Ausgang "10" (Normalbetrieb) des Decodierers DEC gesetzt, während ihr Zustand beim Schleifenbefehl unverändert bleibt. Wenn daher bei den Eingangsdaten DE einem eine Anweisung zur Fernüberwachung enthaltenden Rahmen unmittelbar ein Rahmen mit dem Schleifenbefehl folgt, bleibt der Betrieb des Codierers COD während der ganzen Schleifenphase so, wie er von der Fernüberwachungsanweisung eingestellt wurde, wie noch beschrieben wird. Um diesem Überstand zu begegnen, ist der Setz-Eingang der bistabilen Kippstufe D₂ mit dem Ausgang eines (nicht dargestellten) Summiergliedes verbunden, dessen Eingänge mit den Ausgängen 01 und 10 des Decodierers DEC in Verbindung stehen.

Ein wesentlicher Teil des Kreises TS dient zur unmittelbaren Steuerung des Codierers COD, welcher in der Lage ist, zwei Codes (z. B. AMI und HDB3) zur Codierung des vom Ausgang DU des Konverters Ps kommenden Bit-Flusses zu verwenden. Wie bereits erwähnt wurde, ist es möglich, den zu verwendenden Code durch an an einen Eingang der Übertragungssteuerschaltung CT angelegten Befehl, d. h. das Signal CS zu wählen. Bei dem hier beschriebenen Ausführungsbeispiel ist für die Fernüberwachungsmeldungen vorgesehen, daß die ersten beiden Kanäle jedes Rahmens (entsprechend den Taktsignalen T₀, T₁) auf jeden Fall mit dem durch das Signal CS bestimmten Code übertragen werden. Für die anderen Kanäle wird, falls der Befehl "00" ist, im ersten Rahmen ein erster Code verwendet (z. B. AMI) und für die weiteren Rahmen der zweite Code (z. B. HDB3). Falls der Befehl "11" ist, wird dagegen für alle Rahmen der erste Code angewendet. Der jeweilige Befehl (00 bzw. 11) ist im Kanal Nr. 0 aller hier interessierenden Rahmen enthalten.

Das die Kanäle Nr. 0 und Nr. 1 jedes Rahmens identifizierenden Taktsignal T₀+T₁ des Taktgebers T wird in dem Verknüpfungsglied C₃ logisch mit dem Ausgangssignal Q₂ der zweiten bistabilen Kippstufe D₂ zu einem Signal summiert, das den Durchgang des externen Codewählsignals CS durch das Torglied A₁ befähigt. Die invertierte Form dieses Signals tastet ferner die weiteren Torglieder A₂ und A₃ auf. Während der Fernüberwachung ist Q₂=0 und das Torglied A₁ nur während der ersten beiden Kanäle (T₀+T₁) jedes Rahmens geöffnet. Andernfalls, d. h. bei Q₂=1, gelangt das Codewählsignal CS stets zum Codierer COD.

Es sei bemerkt, daß auch bei fehlender Fernüberwachung die durch das Summier-Verknüpfungsglied C₄ und durch die weiteren bistabilen Kippstufen D₃, D₄ und D₅ gebildete Schaltung die Signale Q₄ und Q₅ verarbeitet, welche an die Eingänge der Torglieder A₂ und A₃ angelegt werden und deren Ausgänge die Signale S₁ und S₂ bilden, die den Codierer COD in allen den zweiten Kanal folgenden Kanälen jedes Rahmens steuern. Der Codierer folgt hier jedoch den Anweisungen des Signals CS, ohne die Signale S₁ und S₂ zu beachten.

Die Rücksetzeingänge der Kippstufen D₃ und D₄ sind mit dem dem zweiten Fernüberwachungssignal zugeordneten Ausgang 11 des Decodierers DEC verbunden, während der dem ersten Fernüberwachungssignal zugeordnete Ausgang 00 des Decodierers mit dem Setzeingang der Kippstufe D₃ und mit einem Takt- Eingang der Kippstufe D₄ verbunden ist. Das Ausgangssignal Q₃ der Kippstufe D₃ steuert einen Dateneingang der Kippstufe D₄, deren Ausgangssignal Q₄ mit einem Eingang des Torgliedes A₂ verbunden ist. An den zweiten Eingang des Torgliedes A₂ ist über den dargestellten Inverter das Taktsignal T₀+T₁ angelegt, während sein das Signal S₂ erzeugender Ausgang den Codierer COD so steuert, daß dieser den ersten oder zweiten Code verwendet.

Während sich für die ersten beiden Kanäle stets S₁ = S₂ = 0 ergibt, gilt für die Bildung der Steuersignale S₁ und S₂ für die dem zweiten Kanal folgenden Kanäle jedes Rahmens in den beiden Fernüberwachungszellen folgendes:

Handelt es sich um den Fernüberwachungsbefehl "00", so ist im ersten Rahmen Q₃=1, Q₄=0, da an einem der anderen drei Ausgängen des Decodierers DEC mit Sicherheit eine "1" vorhanden war und daher die Kippstufe zuvor zurückgesetzt wurde, und Q₅=X, da die bistabile Kippstufe D₅ im vorhergehenden Zustand verbleibt. Das Signal S₂=0 bewirkt die Anwendung des ersten Codes unabhängig vom Wert des Signals S₁. In jeden der nachfolgenden Rahmen ist Q₃=1. Das Signal Q₄=1 schaltet die Kippstufe D₅ bei jedem Rahmen um. Das Signal S₂=1 verursacht die Erzeugung des zweiten Codes. Ist dieser z. B. ein Code mit Bipolaritätsabweichung, so ist das Signal S₁ abwechselnd "0" und "1" und bestimmt das Vorzeichen der Abweichung (Violazionen) von der Bipolarität.

Handelt es sich dagegen um den Fernüberwachungsbefehl "11", so wird die Kippstufe D₄ bei jedem Rahmen zurückgesetzt. Da Q₄=0, schaltet die Kippstufe D₅ nicht um. Das Signal S₂=0 verursacht in jedem Rahmen die Erzeugung des ersten Codes unabhängig vom Wert des Signals S₁. Da die Erzeugung des ersten und des zweiten Codes ausschließlich vom Wert des Signals S₂ abhängt, beeinflußt das Signal S₁ den Codierer COD nur dann, wenn der zweite Code ein zweites Steuersignal erfordert (z. B. für das Vorzeichen der Bipolaritätsabweichung). Andernfalls ist das Signal S₁ überflüssig, und die bistabile Kippstufe D₅ und das Torglied A₃ können dann entfallen.

Als Codierer COD kann eine an sich bekannte und im Handel erhältliche integrierte Schaltung verwendet werden. Beispielsweise kann ein handelsüblicher Codierer, der als ersten Code den AMI-Code und als zweiten Code des HDB3- Code in Abhängigkeit von dem externen Wählsignal CS erzeugt, an seinen Ausgängen mit den Eingängen eines von den Signalen S₁ und S₂ gesteuerten, im Codierer COD enthaltenden Multiplexers verbunden sein, dessen Ausgangssignale O₁, O₂ zur Steuerung der Leitungsschnittstelle (Interface-Einheit) verwendet werden, die an sich bekannt und nicht dargestellt ist.

Der Schleifenzustand der die hier beschriebene Schaltung CT enthaltenden PCM-Endstelle kann der entsprechenden Schaltungsanordnung der entfernten Endstelle dadurch angezeigt werden, daß in dem auf der Leitung übertragenen Wort B das Bit ATL=1 gesetzt wird. Diese Information ist jedoch nicht eindeutig, da sie auch andere Ursachen haben kann (Fernüberwachung oder verschiedene Alarmkriterien).

In Fig. 2 ist eine besonders einfache Schaltung dargestellt, welche es der vorliegenden PCM-Endstelle ermöglicht, die der entfernten End-Stelle zugeordnete Schaltungsanordnung über die Schleifenbildung zu informieren, und zwar entweder durch das Bit ATL oder dadurch, daß die auf der Leitung übertragenen Daten aller Kanäle jedes Rahmens zwangsweise für die gesamte Schleifendauer auf einen konstanten Binärwert (0 oder 1) gebracht werden.

Die Schaltung, die allerdings für den Betrieb der hier beschriebenen Übertragungssteuerschaltung CT nicht unbedingt notwendig ist, enthält eine sechste bistabile Kippstufe D₆, die durch den Schleifenbefehl L vom Ausgang der ersten bistabilen Kippstufe D₁ befähigt und an ihrem Takteingang vom Taktsignal T₀ des Taktgebers T gesteuert wird, während ihr Dateneingang mit derjenigen Zelle des Konverters ST verbunden ist, in der das vierte Bit (B₄) des Kanals Nr. 0 der Eingangsdaten DE gespeichert ist. In Abhängigkeit vom Wert dieses vierten Bits kann das Ausgangssignal Q₆ sich den vom Ausgang DU des Konverters PS gelieferten Daten überlagern und dabei den Bit-Fluß DU′, der zum Eingang des Codierers COD gelangt, zwangsweise auf einem konstanten Binärwert halten. Bei dem dargestellten Ausführungsbeispiel ist, falls B₄=1, das Ausgangssignal Q₆=1 und demnach DU′=1. Es ist jedoch möglich, dieses Beispiel abzuändern, z. B. das Summierglied C₅ durch ein Torglied zu ersetzen, das bei B₄=1 für DU′ = DU und bei B₄=0 für DU′=0 sorgt. Jedenfalls muß beim Zählen des Schleifenbefehls L der dem Codierer COD zugeleitete Bit-Fluß DU′ = DU sein.

Ein interessantes Merkmal der Erfindung besteht darin, daß die beschriebene Anordnung als integrierte Schaltung in einem gemeinsamen Chip realisiert werden kann.

Claims (10)

1. Übertragungssteuerschaltung für eine Endstelle eines PCM-Systems, welche die Codierung zu sendender Daten eines gegebenen Kanals in Form vorgeschriebener Bitgruppen in Abhängigkeit von Eingangsdaten (DE) und von einem den zu wählenden Code bestimmenden externen Signal (CS) steuert, insbesondere für die PCM-Verbindung eines Peripheriegerätes mit einer Zeitmultiplex-Durchgangsvermittlungsstelle für Fernsprech- und Datensignale, mit einem von dem Sendetakt (CKE) der Endstelle gesteuerten Taktgeber (T) und einer ebenfalls vom Sendetakt gesteuerten Kanalbildungsschaltung (FC), dadurch gekennzeichnet,
daß der Taktgeber (T) die Kanalbildungsschaltung (FC) mit einem ersten Taktsignal (T₀), das er während des Kanals Nr. 0 jedes Rahmens der Eingangsdaten (DE) erzeugt, sowie mit einem von ihm erzeugten Rahmenwählsignal (ST) steuert, das den Rahmen des PCM-Systems angibt, in welchen die Eingangsdaten (DE) einzufügen sind, und die Kanalbildungsschaltung (FC) in Abhängigkeit hiervon den Kanal Nr. 0 jedes Rahmens der Eingangsdaten (DE) durch für den jeweiligen Rahmen charakteristische genormte Wörter A und B ersetzt;
daß an den Ausgang (DU) der Kanalbildungsschaltung (FC) ein von dem Sendetakt (CKE) gesteuerter Codierer (COD) geschaltet ist, mit dessen Ausgangssignalen (O₁, O₂) eine Leitungsschnittstelle steuerbar ist, und der in Abhängigkeit von dem externen Codewählsignal (CS) oder von mindestens einem von einem Fernüberwachungskreis (TS) erzeugten Befehlssignal (S₂) gemäß einem ersten oder einem zweiten Code arbeitet;
daß der Fernüberwachungskreis (TS) unter Steuerung durch das erste Taktsignal (T₀) und durch ein während der Kanäle Nr. 0 und Nr. 1 jedes Rahmens der Eingangsdaten (DE) erzeugtes zweites Taktsignal (T₀+T₁) des Taktgebers (T) in der Lage ist, aus den von der Kanalbildungsschaltung (FC) hergeleiteten Binärwerten mindestens zweier Bits des Kanals Nr. 0 jedes Rahmens der Eingangsdaten (DE) die Anweisung zur Sendung einer Fernüberwachungsmeldung auf die Leitung zu ermitteln, den Codierer (COD) entsprechend zu steuern (Signale S₁, S₂) und die Kanalbildungsschaltung (FC) zu informieren (); und daß ein vom ersten Taktsignal (T₀) gesteuerter Schleifenbefehlsdetektor (RL) vorgesehen ist, der in der Lage ist, in den von der Kanalbildungsschaltung (FC) hergeleiteten Binärwerten mindestens zweier Bits des Kanals Nr. 0 jedes Rahmens der Eingangsdaten (DE) die Anweisung für eine Schleifenverbindung zwischen dem Ausgang des Sendeteils der Endstelle und dem Eingang ihres Empfangsteils zu ermitteln und einen entsprechenden Schleifenbefehl (L) zu erzeugen, der an einem Ausgang der Übertragungssteuerschaltung (CT) erscheint und zugleich der Kanalbildungsschaltung (SC) zugeführt ist.

2. Übertragungssteuerschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Kanalbildungsschaltung (FC) einen von dem invertierten Sendetakt () gesteuerten Serien/Parallel-Konverter (SP), dessen Eingang die Eingangsdaten (DE) zugeführt sind, und einen durch den Sendetakt (CKE) gesteuerten Parallel/Serien-Konverter (TS) enthält, dessen Serieneingang mit der ersten Zelle des Serien/Parallel-Konverters (ST) und dessen Ausgang (DU) mit dem Eingang des Codierers (COD) verbunden sind, während der Parallel/Serien-Konverter (PS) befähigt wird; daß die Kanalbildungsschaltung (SC) ferner einen Multiplexer (M) enthält, der mit einigen seiner Eingänge mit den Zellen des Serien/Parallel-Konverters (SP) verbunden und in der Lage ist, in den Parallel/Serien-Konverter (PS) das Wort A oder das Wort B in Abhängigkeit vom Rahmenwählsignal (ST) des Taktgebers (T) einzugeben; und daß eine in dem Wort B vorhandene Alarmmeldung (Bit ATL) für eine entfernte Endstelle von einem Summier-Verknüpfungsglied (C₁) erzeugt wird, dessen Ausgang mit einem Eingang des Multiplexers (M) verbunden ist und an dessen Eingängen der von dem Schleifenbefehlsdetektor (RL] erzeugte Schleifenbefehl (L), das von dem Fernüberwachungskreis (TS) erzeugte Informationssignal (₂) sowie von Organen der Endstelle außerhalb der Übertragungssteuerschaltung (CT) erzeugte Alarmsignale (ALL) liegen.

3. Übertragungssteuerschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Schleifenbefehlsdetektor (RL) einen von dem ersten Taktsignal (T₀) befähigten Decodierer (DEC) aufweist, der mit mindestens zwei Zellen des Serien/Parallel-Konverters (ST) verbundene Eingänge hat, während sein Ausgang eine erste bistabile Kippstufe (D₁) umschaltet, welche den Schleifenbefehl (L) erzeugt.

4. Übertragungssteuerschaltung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß der Fernüberwachungskreis (TS) in der Lage ist, in den von der Kanalbildungsschaltung (FC) hergeleiteten Bits (B₂, B₃) ein erstes und ein zweites Fernüberwachungssignal zu identifizieren; und daß im ersten und im zweiten Kanal jedes Rahmens der von dem Codierer (CD) angewendete Code von dem externen Codewählsignal (CS) bestimmt wird, während für die weiteren Kanäle der Fernüberwachungskreis (TS) beim Ansprechen auf das erste Fernüberwachungssignal dem Codierer (COD) so steuert, daß dieser im ersten Rahmen den ersten Code und in den weiteren Rahmen den zweiten Code verwendet, und bei Ansprechen auf das zweite Fernüberwachungssignal so, daß der Codierer (COD) für alle Rahmen den ersten Code verwendet.

5. Übertragungssteuerschaltung nach Anspruch 4, dadurch gekennzeichnet, daß in dem Fernüberwachungskreis (TS)
ein von dem ersten Taktsignal (T₀) befähigter Decodierer (DEC) vorgesehen ist, der mit seinen Eingängen an mindestens zwei Zellen des Serien/Parallel-Konverters (ST) angeschlossen ist und aufgrund der Identifizierung des ersten bzw. zweiten Fernüberwachungssignals einen seiner Ausgänge (00 bzw. 11) aktiviert;
ein Summier-Verknüpfungsglied (C₂) vorgesehen ist, dessen Eingänge mit den den Fernüberwachungssignalen zugeordneten Ausgängen (00 bzw. 11) des Decodierers (DEC) verbunden sind und dessen Ausgang eine zweite bistabile Kippstufe (D₂) umschaltet;
der inverse Ausgang (₂) der zweiten bistabilen Kippstufe (D₂) mit einem Eingang des ersten Summier-Verknüpfungsgliedes (C₁) zur Steuerung der Kanalbildungsschaltung (FC) verbunden ist, während das Signal (Q₂) eines anderen Ausgangs mit dem zweiten Taktsignal (T₀+T₁) logisch zu einem Signal summiert wird, das ein erstes Torglied (A₁), dessen Ausgangssignal (CS′) einem Eingang des Codierers (COD) zugeführt ist, für den Durchgang des externen Codewählsignals (CS) aufsteuert;
eine dritte und eine vierte bistabile Kippstufe (D₃, D₄) vorgesehen sind, deren Rücksetz-Eingänge mit dem dem zweiten Fernüberwachungssignal zugeordneten Ausgang (11) des Decodierers (DEC) verbunden sind, während der dem ersten Fernüberwachungssignal zugeordnete Ausgang (00) des Decodierers (DEC) mit dem Setz-Eingang der dritten bistabilen Kippstufe (D₃) und mit einem Takt-Eingang der vierten bistabilen Kippstufe (D₄) verbunden ist, der Ausgang (Q₃) der dritten bistabilen Kippstufe (D₃) an einen Dateneingang der vierten Kippstufe (D₄) geschaltet ist und deren Ausgang (Q₄) mit einem Eingang eines zweiten Torgliedes (A₂) verbunden ist, an dessen zweiten Eingang über einen Inverter das zweite Taktsignal (T₀+T₁) angelegt ist;
und das Ausgangssignal (S₂) des zweiten Torgliedes (A₂) den Codierer (COD) so steuert, daß dieser den ersten oder zweiten Code verwendet.

6. Übertragungssteuerschaltung nach Anspruch 5, dadurch gekennzeichnet, daß bei Verwendung des zweiten Codes für den Codierer (COD) ein zweites Steuersignal (S₁) von dem Fernüberwachungskreis (TS) erzeugt wird, der eine fünfte bistabile Kippstufe (D₅) enthält, die vom Ausgang (Q₄) der vierten bistabilen Kippstufe (D₄) umgeschaltet wird, sowie ein drittes Torglied (A₃), dessen Eingänge mit dem Ausgang (Q₅) der fünften bistabilen Kippstufe (D₅) und mit dem zweiten Eingang des zweiten Torgliedes (A₂) verbunden sind und dessen Ausgang das zweite Steuersignal (S₁) liefert.

7. Übertragungssteuerschaltung nach Anspruch 5, dadurch gekennzeichnet, daß der Decodierer (DEC) einen ersten Ausgang (00) beim Ansprechen auf das erste Fernüberwachungssignal aktiviert, einen zweiten Ausgang (11) beim Ansprechen auf das zweite Fernüberwachungssignal, einen dritten Ausgang (01) beim Ansprechen auf die Schleifenanweisung und einen vierten Ausgang, falls keiner der anderen drei Ausgänge aktiviert wird;
daß die erste bistabile Kippstufe (D₁) von dem dritten Ausgang (01) des Decodierers (DEC) gesteuert wird;
daß die Eingänge des zweiten Summier-Verknüpfungsgliedes (C₂) mit dem ersten und mit dem zweiten Ausgang (00, 11) des Decodierers (DEC) verbunden sind, während sein eigener Durchgang an den Rücksetz-Eingang der zweiten bistabilen Kippstufe (D₂) geschaltet ist, deren Setz-Eingang mit dem vierten Ausgang (10) des Decodierers (DEC) verbunden ist; daß der zweite, dritte und vierte Ausgang des Decodierers (DEC) mit den Eingängen eines vierten Summier-Verknüpfungsgliedes (C₄) verbunden sind, dessen Ausgang an den Rücksetz- Eingang der dritten und vierten bistabilen Kippstufe (D₃, D₄) geschaltet ist;
und daß der Setz-Eingang der dritten bistabilen Kippstufe (D₃) und der Takt-Eingang der vierten bistabilen Kippstufe (D₄) mit dem ersten Ausgang (00) des Decodierers (DEC) verbunden sind.

8. Übertragungssteuerschaltung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß zur Meldung des Schleifenzustandes an eine entfernte Endstelle des PCM-Systems in Abhängigkeit vom Binärwert eines weiteren, von den die Schleifen- und Fernüberwachungsinformationen enthaltenden Bits (B₂, B₃) zu unterscheidenden Bits (B₄) des Kanals Nr. 0 der Eingangsdaten (DE) die auf die Leitung gesendeten Bits in allen Kanälen jedes Rahmens auf einen konstanten Binärwert gebracht werden.

9. Übertragungssteuerschaltung nach Anspruch 8, dadurch gekennzeichnet, daß eine von dem Schleifenbefehl (L) befähigte sechste bistabile Kippstufe (D₆) vorgesehen ist, die an einem Takteingang von dem ersten Taktsignal (T₀) gesteuert wird und an einem Dateneingang das weitere Bit (B₄) empfängt und daß der Ausgang (Q₆) der sechsten Kippstufe (D₆) eine Schaltung steuert, welche den dem Eingang des Codierers (COD) zugeführten Daten (DU′) den konstanten Binärwert verleiht.

10. Übertragungssteuerschaltung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß sie als integrierte Schaltung in einem gemeinsamen Chip ausgebildet ist.