FR2485840A1 - Circuit de transmission pour systemes mic - Google Patents

Abstract

L'INVENTION DECRIT UNE DISPOSITION DE CIRCUIT, FAISANT PARTIE DE LA SECTION EMETTRICE D'UN SYSTEME MIC (MODULATION PAR IMPULSION CODEE), QUI REMPLACE LES OCTETS SITUES DANS LE CANAL 0 DE CHAQUE TRAME DES DONNEES A TRANSMETTRE PAR DES OCTETS AYANT DES CONFIGURATIONS NORMALISEES (PAROLES A ET B) ET QUI SE CHARGE DE CODER LE FLUX DE BITS AINSI OBTENU AVANT DE L'ENVOYER A L'INTERFACE DE LIGNE. L'INVENTION COMPREND DES CIRCUITS APTES A RECONNAITRE, DANS LE CANAL 0 DES DONNEES A TRANSMETTRE; LA DEMANDE DE BOUCLE, EN PRODUISANT UN SIGNAL QUI PROVOQUE, AU NIVEAU D'INTERFACE DE LIGNE, LA CONNEXION DE LA SECTION EMETTRICE A LA SECTION RECEPTRICE DU TERMINAL MIC; LA DEMANDE DE TELESURVEILLANCE, QUI PROVOQUE L'ENVOI DANS LA LIGNE DE MESSAGES AYANT LA STRUCTURE ET LE CODE PREVUS PAR LE SYSTEME DE TELESURVEILLANCE ADOPTE DANS LE SYSTEME MIC DONT L'INVENTION FAIT PARTIE. L'INVENTION PEUT ETRE REALISEE SUR UNE SEULE UNITE A CIRCUIT INTEGRE.

Description

la présente invention est relative à un circuit de trans-

mission pour systèmes MIC et plus précisément à une disposition de circuit qui, après avoir reçu des autres circuits de la section émettrice d'un système MIC l'horloge de ligne,-les données et les éventuels signaux d'alarme à transmettre et l'indication du code que

l'on désire que l'on emploie normalement pour la transmission en li-

*gne, manipule les données reçues, remplaçant les canaux 0 de chaque

trame par les octets requis par les règles internationales (paro-

les A et B) et code suivant le code choisi les données ainsi mani-

pulées, produisant deux signaux qui pilotent l'interface de ligne.

La disposition de circuit suivant l'invention est en ou-

tre apte à reconnaître dans le canal 0 des données reçues les ins-

tructions de réaliser la boucle c8té interface, produisant un si-

gnal de commande et informant de cela le terminal éloigné, et d'en-

voyer dans la ligne des messages de télésurveillance, en agissant sur le codeur de façon à modifier le code transmis dans la ligne conformément aux instructions reçues et aux processus requis par le système de télésurveillance adopté dans le système MIC dans lequel

l'invention est insérée.

L'invention peut être utilisée dans le cadre de n'importe quel système MIC; elle a été toutefois spécialement étudiée pour un système MIC qui connecte une unité périphérique à un central de

commutation à division de temps, en particulier un central de tran-

sit d'un réseau intégré de commutation de signaux téléphoniques et

de signaux des données.

Un central de ce type a été décrit par exemple dans le

brevet italien nu 1.037.256.

Un circuit de transmission pour systèmes MIC suivant l'in-

vention est caractérisé par le fait qu'il comprend en combinaison - un circuit de synchronisation qui tire de l'horloge de transmission les signaux de synchronisation requis par le circuit de transmission;

- un circuit formateur de canal, synchronisé par l'horlo-

ge de transmission, par un premier signal produit par le circuit de

synchronisation dans le canal 0 de chaque trame des données en en-

trée et par un signal de sélection de trame, produit lui aussi par le circuit de synchronisation et indiquant la trame du système MIC dans laquelle doivent être introduites les données en entrées ledit circuit formateur remplaçant le canal 0 de chaque trame des données

en entrée par des configurations normalisées, dites parole A et pa-

role B, caractéristiques de chaque trame; - un codeur dont l'entrée est connectée à la sortie du circuit formateur et dont les entrées sont aptes à piloter une interface de ligne, ledit codeur étant synchronisé par l'horloge de

transmission et apte à opérer suivant un premier ou suivant un deu-

xième code en réponse à un signal appliqué de l'extérieur ou à au

moins un signal de contrôle produit par un circuit de télésurveil-

lance; - ledit circuit de télésurveillance, synchronisé par le

premier signal et par un deuxième signal produit par le synchroni-

seur dans les canaux 0 et 1ide chaque trame des données en entrée, apte à reconnaître dans les valeurs logiques, dérivées du circuit

formateur, d'au moins deux bits du canal 0 de chaque trame des don-

nées en entrée l'instruction d'envoyer en ligne au moins un type

de message de télésurveillance en pilotant le codeur et en infor-

mant de celà le circuit formateur; - un circuit révélateur de boucle, synchronisé par le

premier signal apte à reconnaître dans les valeurs logiques, déri-

vées du circuit formateur, d'au moins deux bits du canal 0 de chaque trame des données en entrée l'instruction de produire un signal de commande de boucle, la sortie du circuit révélateur de boucle étant

connectée au circuit formateur et à une sortie du circuit de trans-

mission.

Lt'invention sera mieux décrite avec référence à un exem-

ple de réalisation illustré dans les figures ci-jointes dans les-

quelles: la figure 1 montre le diagramme à blocs d'un circuit de transmission CT suivant l'invention; la figure 2 montre d'une façon plus détaillée les blocs

FC, RL et Ts de la figure 1.

Dans la figure 1 on a indiqué le diagramme à blocs d'un

circuit de transmission CT. réalisé suivant l'invention.

L'intérrupteur horaire T tire de l'horloge de transmis-

sion CKE les signaux de synchronisation utilisés dans le circuit * CT; on a mis en évidence en particulier les signaux T0 et +TV présents dans le canal 0, respectivement les canaux O et 1, de chacune des trames que composent les données en, entrée DE, et ST qui identifie la trame (trame A ou B)) transmettre en déterminant les caractéristiques de la parole (A ou B) que le circuit formateur de canal F0 doit introduire dans le canal O de chaque trame, don-t nant origine au signal à transmettre DU qui est envoyé au codeur C0D. On sait qu'un terminal d'un système MIC a la possibilité de signaler (au moyen du troisième bit de la parole B) au terminal éloigné l'existence de conditions de fonctionnement anormal qui

peuvent être soit relevées par d'autres organes du terminal (si-

gnal AIU: manque d'impulsions en réception; perte de l'aligne-

ment de trame, etc.), soit produites à l'intérieur du circuit CT, comme la commande de boucle T. Dans la figure on a indiqué génériquement par B quelques bits (mieux spécifiés dans la figure 2) de l'octet occupant le canal O des données en entrée DE, ces bits étant envoyés par le circuit F0 aux circuits révélateurs de boucle RI et révélateurs de

sollicitation de télésurveillance TS.

Le circuit RL reconnaît dans le canal O des données en entrée DE l'instruction d'effectuer la boucle, c'est-à-dire de

connecter la sortie de la section émettrice à l'entrée de la sec-

tion réceptrice du terminal MIC: l'état de boucle est signalé au terminal éloigné soit au moyen de la parole B soit en manipulant

le signal transmis en ligne.

Le bloc TS comprend soit les circuits aptes à reconnal-

tre dans le canal O des données en entrée DE-l'instruction d'en-

voyer en ligne des messages de télésurveillance, effectuant éven-

tuellement une discrimination entre plusieurs types de messages, soit les circuits logiques qui pilotent le codeur COD (signaux S

et S2) de façon à lui faire émettre les messages requis ou à si-

gnaler au terminal éloigné l'état de boucle.

Le code utilisé par le codeur COD pour la transmission

en ligne peut être déterminé au moyen du signal CS: la partie lo-

gique du bloc TS en conditionne l'arrivée (signal OS') au codeur

- COD lorsque l'on demande l'envoi de messages de télésurveillance.

Dans la figure 2 on a illustré avec davantage de détails

les blocs F0, RL et TS.

Le circuit formateur de canal FC comprend un convertis-

seur série/parallèle SP, synchronisé par l'horloge de trans-

mission CKE, sur lequel sont chargés par ordre les octets qui

constituent les données en entrée DE, et un convertisseur paral-

lèle/série PS, synchronisé par l'horloge de réception CEE, dont

la sortie DU est connectée à l'entrée du codeur COD.

Le circuit Fs doit laisser passer tels quels tous les octets qui constituent les canaux de chaque trame des données en entrée DE, à l'exception de ceux qui constituent le canal O auquel

il doit attribuer des configurations connues dans la technique com-

mela parole. A ou B, que l'on reporte pour davantage de clarté.

PAROLE A X O O1 t O 1 1

PAROLE B X 1 ATL X X X _ _

o X peut être indifféremment "O" ou 1 et o ATL = 1 constitue la

signalisation d'alarme pour le terminal éloigné.

Pour les canaux différents du canal O chaque bit, à peine chargé dans la première cellule D du convertisseur SP,

2485S40

est transféré, après une demi-période de l'horloge CKE, à l'entrée

du convertisseur PS.

Dans le canal 0 le signal T0 produit par le générateur de synchronisme T bloque le registre à décalage qui constitue le convertisseur PS, dont les cellules sont chargées en parallèle avec la parole formée par le multiplexeur M;.la trame (A ou B) à transmettre (et par conséquent la parole, A ou B à charger dans le canal 0) est indiquée par le générateur de synchronisme T au moyen

du signal de sélection de trame ST.

Pour la parole A le multiplexeur M charge dans la première cellule de PS le contenu de la dernière cellule de SP (qui contient maintenant le premier bit de l'octet) et dans les autres cellules

de -PS la configuration indiquée précédemment, obtenue en appli-

quant des polarités fixes aux entrées indiquées globalement dans la figure par W Pour la parole B le multiplexeur M charge dans la deuxième cellule de PS un "1" et dans la troisième cellule le message ATI, produit par l'additionneur Cl, qui est "1" s'il y a une boucle (L = 1) en cours ou si les données transmises en ligne contiennent des messages de télésurveillance (Q2=1) ou bien si d'autres organes du terminal MIC ont mis en évidence de mauvais fonctionnements dans la connexion MIC (par exemple la perte du synchronisme de trame, le manque de réception de l'horloge et/ou des données, etc.) qui ont été indiqués génériquement dans la figure par le signal All=1;

dans les autres cellules de PS le multiplexeur M transfère le con-

tenu des cellules correspondantes de SP.

Dans l'exemple de réalisation illustré ici l'instruction

d'effectuer la boucle est constituée par la présence de la combi-

naison "01" au deuxième et au troisième bit du canal 0 des données

en entrée DE.

Le circuit révélateur de boucle RI comprend donc un déco-

deur, rendu apte par le signal T0 indiquant le canal 0, dont les entrées sont connectées aux cellules du convertisseur SP o sont enregistrés le deuxième et le troisième bit (B2, B3); la sortie du décodeur fait commuter un premier bistable D1 qui produit la commande de boucle L: ce signal n'est pas seulement présent à

l'une des sorties du circuit CT, mais il est aussi envoyé à l'addi-

tionneur C1 contraignant à "1" le message ATI.

Le manque de reconnaissance dans le canal 0 de l'instruc-

tion de boucle provoque le retour au repos du-bistable D. Dans l'exemple de réalisation illustré ici on a supposé que le système de transmission MIC dans lequel l'invention est

introduite prévoit l'utilisation de deux types de messages de télé-

surveillance, auxquels correspondent les configurations "00" et

"11" du deuxième et du troisième bit du canal 0 des données en en-

trée DE.

Le circuit TS comprend donc un décodeur apte à reconnal-

tre ces configurations, en activant sélectivement ses deux sorties:

la solution indiquée dans la figure 2 s'avérera donc logique, cet-

te solution consistant à utiliser une unité de décodage DEC qui active toujours une de ses quatre sorties, à qui on a attribué

conventionnellement dans cet exemple de réalisation les significa-

tions suivantes 00 = envoi en ligne de messages de télésurveillance du premier. type 01 = boucle = normal (ni boucle ni télésurveillance) 11 = envoi en ligne de messages de télésurveillance du deuxième type

Même l'information "télésurveillance" doit être trans-

mise au terminal éloigné au moyen du message ATI inséré dans la

parole B: dans ce but les sorties 00 et 11 du décodeur DEC, addi-

tionnées aucircuit C2, remettent à zéro un deuxième bistable D2

dont la sortie Q2 - est connectée à une entrée de l'addition-

neur C1.

Le bistable D2 est remis à zéro par la sortie 10 (fonc-

tionnement normal) du décodeur DEC, tandis qu'il ne modifie pas son état en réponse à l'instruction de boucle: il s'en suit que

si dans les données en entrée DE une trame contenant une instruc-

tion de télésurveillance est immédiatement suivie d'une trame con-

tenant l'instruction de boucle, le fonctionnement du codeur COD continuera à être, pendanttoute la phase de boucle, celui qui est imposé par l'instruction de télésurveillance, comme cela sera

mieux illustré par la suite.

Pour obvier à cet inconvénient il suffit de connecter l'entrée de "set" du bistable D2 à la sortie d'un additionneur, non reporté sur la figure, dont les entrées sont connectées aux

sorties 01 et 10 du décodeur DEC.

On'va maintenant examiner la partie du bloc TS qui se rapporte plus directement au pilotage du codeur COD, qui est en mesure d'utiliser deux codes (par exemple AMI et HDB3) pour coder le flux de bits DU sortant du convertisseur PS: comme on l'a dit plus haut, il est possible de choisir le code utilisé au moyen d'une commande CS appliquée à une entrée du circuit de transmission CT.: Le protocole adopté pour les messages de télésurveillance dans l'exemple de réalisation qui est illustré ici prévoit que les deux premiers canaux de chaque trame (T0, T1) soient transmis de toute façon avec le code déterminé par le signal CS; pour les autres canaux - si la commande est à C0, dans la première trame on utilise un premier code (par exemple AMI) et pour les trames successives le deuxième code (par exemple HDB3); - si la commande est 11 pour toutes les trames on utilise

le premier code.

La commande (00 ou 11) est naturellement présente dans le

canal O de toutes les trames intéressées.

Le signal T + Tl, produit par le générateur de synchro-

nisme T et qui identifie les canaux O et 1 de chaque trame, s'ad-

ditionne dans le circuit C à la sortie Q2 du deuxième bistable P2 pour autoriser le transit du signal CS à travers la porte A1; le même signal (T0 + T1), rend en outre aptes les deux autres portes A2 et A 3 Pendant la télésurveillance Q2 = et la porte A1 n'est rendue apte que pendant les deux premiers canaux (To + T1) de chaque trame; sinon Q2 = O et le signal CS-parvient toujours au

codeur COD.

Il faut remarquer que même en l'absence de télésurveillan-

ce, le circuit constitué par l'additionneur C4 et par les bista-

bles D3,.D4 et D5 élabore les signaux Q4 et Q5 qui, appliqués aux entrées des portes A2 et A3, constituent les signaux S1 et S2 qui pilotent le codeur COD dans tous les canaux, 'successifs au deuxiè- me, de chaque trame: le codeur suit toutefois.les instructions

qui lui ont été fournies-à travers CS, ignorant S1 et S2.

Si lton examine maintenant la production des signaux de contrôle S1 et S2 pour les canaux de chaque trame successifs au - 10 deuxième (pour les deux premiers canaux on a toujours S1 = S2= O), dans les deuxcas de télésurveillance a) commande de télésurveillance 00 Dans la première trame Q3 = 1, Q4 = O (D4 a été ramené précédemment au point de départ parce que l'une des trois autres

sorties du décodeur DEC était certainement "1") et Q5 = X (le bis-

table D5 demeure à l'état précédent). La commande S2 = 0 provoque

l'adoption du premier code quelle que soit la valeur de S1.

Dans chacune des trames successives Q3 = 1, Q4= 1, D5 commute à chaque trame. La commande S2 =:1 provoque l'émission du

deuxième code: si celui-ci est, par exemple, un code avec viola-

tion de la bipolarité, S1 est alternativement "0" et "1" et déter-

mine le signe de la violation.

b) commande de télésurveillance 11

D est remis à zéro à chaque trame: Q4 = O et D5.ne com-

4 5

mute pas. S2 = O provoque l'émission dans chaque trame du premier code, indépendamment de la valeur de S1. On peut remarquer que l'émission du premier ou du deuxième code dépend exclusivement de la valeur de S2, tandis que le signal S1 influence le codeur COD si, et uniquement si le deuxième code demande un deuxième signal

de pilotage (par exemple pour le signe de la violation de bipola-

rité; en cas contraire, le signal S1 est naturellement superflu et

le bistable D5 et la porte A3 peuvent 8tre omis.

On ne décrit pas ici le codeur COD car on connait dans la technique des dispositions de circuit, aptes à le réaliser, qui

sont parfois disponibles sur le marché sous forme de circuit inté-

gré. On peut citer à titre d'exemple un codeur adoptant comme pre-

mier code le code AMI et comme deuxième code le code HDB3 une dis-

position de circuit comprenant un codeur apte à produire soit l'un soit l'autre code en réponse au signal CS, dont les sorties sont connectées aux entrées d'un multiplexeur piloté par S 1 et par S2: les sorties (aO 02) du multiplexeur sont connectées à l'interface

de ligne, non illustrée parce qu'elle est -connue en soi.

-L'état de boucle du terminal MIC comprenant l'invention

peut être signalé à la disposition de circuit associée au termi-

nal éloigné en posànt ATL = 1 dans la parole B transmise en ligne: cette information n'est toutefois pas univoque, étant donné qu'elle

peut être provoquée par d'autres causes -(télésurveillance ou alar-

mes diverses).

Dans la figure on a indiqué un circuit particulièrement

simple qui permet à la disposition de circuit associée au termi-

nal MIC comprenant l'invention d'informer la disposition de cir-

cuit associée au terminal MIC éloigné qu'elle a commandé la bou-

cle soit au moyen du message ATL soit en contraignant à une va-

leur constante ("0" ou "1") les données transmises en ligne dans

tous les canaux de chaque trame pendant toute la crée de la bou-

cle. Ce circuit, dont la présence n'est pas essentielle pour

le fonctionnement correct de l'invention, comprend un sixième bis-

table D6 rendu apte par la commande de boucle L présente à la sor-

tie du premier bistable D1, à l'entrée d'horloge duquel est appli-

qué le signal T0 produit par le générateur de synchronisme T et

dont l'entrée des données est connectée à la cellule du convertis-

seur SP oh est enregistré le quatrième bit du canal 0 des données

en entrée DE: en réponse à la valeur dudit quatrième bit la sor-

tie Q6 peut se superposer aux données DU sortant du convertisseur

PS contraignant à un niveau constant le flux de bits DU' qui par-

vient à l'entrée du codeur COD.

Dans l'exemple de réalisation indiqué dans la figure, si

B4=1, Q6 = 1 et par conséquent DU' = 1; toutefois pour le techni-

cien des solutions alternatives sont possibles et évidentes (par exemple en remplaçant l'additionneur C5 par une porte, si B4 = 1,

DU' = DU; si B4 = 0, DU' = 0).

En tous cas il est nécessaire que, en l'absence du si-

gnal B, DU' = DU.

Une intéressante caractéristique de l'invention est cons-

tituée par le fait de pouvoir être réalisée sur une seule unité à

circuit intégré.

Sans sortir des limites de l'invention il est possible d'apporter aux circuits indiqués dans l'exemple de réalisation

toutes les variantes suggérées par les connaissances et par l'ex-

périence qui constituent un bagage commun pour le technicien.

Claims (10)

- REVENDICATIONS -

1.- Circuit de transmission pour systèmes MIC caracté-

risé par le fait qu'il comprend en combinaison - un circuit de synchronisation (T) qui tire de l'horloge de transmission (CKE) les signaux de synchronisation requis par le circuit de transmission (CT); un circuit formateur de canal (FC), synchronisé par l'horloge de transmission (CKE), par un premier signal (T0) produit par le circuit de synchronisation (T) dans le canal O de chaque trame des données en entrée (DE), et par un signal de sélection

de trame (ST), produit lui aussi par le circuit de synchronisa-

tion (T) et indiquant la trame du système MIC dans laquelle doi-

vent être introduites les données en entrée (DE), làdit circuit formateur (FC) remplaçant le canal O de chaque trame des donné% en entrée (DE) par des configurations normalisées, dites parole A et parole B, caractéristiques de chaque trame;

- un codeur (COD) dont l'entrée est connectée à la sor-

tie (DU) du circuit formateur (F0) et dont les entrées (O 02) sont aptes à piloter une interface de ligne, ledit codeur (COD) étant synchronisé par l'horloge, de transmission (CEE) et apte à opérer suivant un premier ou suivant un deuxième code en réponse à un signal (CS) appliqué de l'extérieur ou à au moins un signal de contrôle (S2) produit par un circuit de télésurveillance (TS); - ledit circuit de télésurveillance (TS) , synchronisé

par le premier signal (T0) et par le deuxième signal (T0 + T1) pro-

duit par le synchroniseur (T) dans les canaux O et 1 de chaque

trame des données en entrée (DE), apte à reconnaître dans les va-

leurs logiques, dérivées du circuit formateur (FC), d'au moins deux bits du canal O de chaque trame des données en entrée (DE) l'instruction d'envoyer en ligne au moins un type de message de télésurveillance en pilotant le codeur (COD) et en informant de cel Q2) le circuit formateur (FC); - un circuit révélateur de boucle (RI), synchronisé par

le premier signal (To) et apte à reconnaître dans les valeurs lo-

giques, dérivées du circuit formateur (Fa), d'au moins deux bits

du canal O de chaque trame des données en entrée (DE) l'instruc-

tion de produire un signal de commande de boucle (1), la sortie du

circuit révélateur de boucle (RL) étant connectée au circuit for-

-mateur (FC) et à une sortie du circuit de transmission (CT).

2.- Circuit de transmission suivant la revendication 1 caractérisé par le fait que le circuit formateur de canal (FC) comprend: - un convertisseur série/parallèle (SPI), synchronisé

par l'horloge de transmission inversée (-KE), à l'entrée de la-

quelle sont appliquées les données en entrée (DE); - un convertisseur parallèle/série (PS) synchronisé par l'horloge de transmission (CKE), dont une entrée série est connect à la première cellule du convertisseur série/parallèle (SP) et dont la sortie (DU) est connectée à l'entrée du codeur (COD), ledit convertisseur parallèle/série étant rendu apte au chargement en parallèle par le premier signal (To); - un multiplexeur (M), dont quelques-unes des entrées sont connectées aux cellules du convertisseur série/parallèle (SP),. apte à charger en parallèle dans le convertisseur parallèle/

série (PS) la parole A ou la parole B en réponse au signal de sé-

lection de trame (ST), caractérisé en outre par le fait que le mes-

sage pour le terminal éloigné (ATI), présent dans la parole B, est produit par un premier circuit additionneur (C1) dont la sortie

est connectée à une entrée du multiplexeur (M) et aux entrées du-

quel sont appliqués le signal de commande (T) produit par le cir-

cuit révélateur de boucle le signal produit par le circuit de télésurveillance (TS) et des signaux d'alarme (ALE) produits par des organes du terminal MIC extérieurs au circuit de transmission (CT).

3.Circuit de transmission suivant la revendication 1 caractérisé par le fait que le circuit révélateur de boucle (RI) comprend un décodeur rendu apte par le premier signal (T0) et dont

les entrées sont connectées à au moins deux cellules du convertis-

- seux série/parallèle (SP), la sortie du décodeur faisant commuter

* un premier bistable (D1) qui produit le signal de commande de bou-

cle (L).

4.- Circuit de transmission suivant la revendication 1 caractérisé par le fait que le circuit de télésurveillance (TS)

1O est apte à reconnaître un premier et un deuxième signal de télé-

surveillance et par le fait que dans le premier et dans le deuxiè-

me canal de chaque trame le code adopté par le codeur (COD) est déterminé par le signal extérieur (CS), tandis que pour les canaux successifs le circuit de télésurveillance (TS) - en réponse au premier signal de télésurveillance, pilote lé codeur (COD) afin qu'il adopte le premier code dans la première trame et le deuxième code dans les trames successives;

- en réponse au deuxième signal de télésurveillance, pi-

lote le codeur (COD) afin du'il adopte pour toutes les trames le

premier code.

5.- Circuit de transmission suivant la revendication 4 caractérisé par le fait que le circuit de télésurveillance (TS) comprend: - un décodeur, rendu apte par le premier signal (T0) et

ayant des entrées connectées à au moins deux cellules du conver-

tisseur série/parallèle (SP), apte à activer une de ses sorties en réponse à la reconnaissance du premier, respectivement du deuxième signal de télésurveillance; - un deuxième circuit additionneur (C2) dont les entrées sont connectées aux sorties du décodeur associées au premier et

au deuxième signal de télésurveillance, dont la sortie fait com-

muter un deuxième bistable (D2);

- le deuxième bistable (D2) dont la sortie est connec-

tée à une entrée du premier circuit additionneur (C1), tandis que

l'autre sortie s'additionne au deuxième signal (T0 + T1) pour per-

mettre le transit du signal extérieur (CS) à travers une première

porte (A1) dont la sortie (CS') est connectée à une entrée du co-

deur (COD); - un troisième (D3) et un quatrième bistable-(D4) dont les entrées de remise à zéro sont connectées à la sortie du déco- deur associée au deuxième signal de télésurveillance, la sortie du

décodeur associée au premier signal de télésurveillance étant con-

nectée à l'entrée de "set" du troisième bistable (D3) et à l'entrée

de l'horloge du quatrième bistable (D4), la sortie (Q3) du troi-

sième bistable (D3) étant connectée à l'entrée des données du qua-

trième bistable (D4) dont la sortie (Q4) est connectée à une en-

trée d'une deuxième porte (A2);

- la deuxième porte (A2) à la deuxième entrée de laquel-

le est appliqué, au moyen d'un inverseur, le deuxième signal (T0 + T1) et dont la sortie (S2) pilote le codeur (COD) afin qu'il

adopte le premier ou le deuxième code.

6.- Circuit de transmission suivant la revendication caractérisé par le fait que, lorsqu'il adopte le deuxième code, le codeur (COD) requiert un deuxième signal de pilotage (S1) et par

le fait que le circuit de télésurveillance (TS) comprend un cin-

quième bistable (D5), qui est commuté par la sortie (Q4) du qua-

trième bistable (D4), et une troisième porte (A3) dont les entrées sont connectées à la sortie (Q5) du cinquième bistable (D5) et à

la deuxième entrée de la deuxième porte (A2) la sortie de la troi-

sième porte (A3) constituant le deuxième signal de pilotage (S1).

7.- Circuit de transmission suivant les revendica-

tions 3 et 5 caractérisé par le fait qu'il comprend un décodeur (DEC), rendu apte par le premier signal (T0) et dont les entrées sont connectées à au moins deux cellules du convertisseur série/ parallèle (SP) ledit décodeur (DEC) activant une première sortie en réponse au premier signal de télésurveillance, une deuxième

sortie en réponse au deuxième signal de télésurveillance, une troi-

sième sortie en réponse au signal de boucle et une quatrième sortie

lorsqu'aucune des trois autres n'est active; caractérisé en ou-

tre par le fait que le premier bistable (D1) est piloté par la

2485'40

troisième sortie du décodeur, par le fait que le deuxième circuit additionneur (C2) a ses entrées connectées à la première et à la deuxième sortie du décodeur (DEC) et sa sortie connectée à l'entrée de remise à zéro du deuxième bistable (D2) dont l'entrée de "set" est connectée à la quatrième sortie du décodeur (DEC), par le fait que la deuxième, la troisième et la quatrième sortie du décodeur (DEC) sont connectées aux entrées d'un quatrième additionneur (04)

dont la sortie est connectée à l'entrée de remise à zéro du troi-

sième (D3) et du quatrième bistable (D4) et par le fait que l'en-

trée de "set" du troisième bistable (D3) et celle de l'horloge du

quatrième bistable (D4) sont connectées à la première sortie du dé-

codeur (DEC).

8.- Circuit de transmission suivant la revendication 1 caractérisé par le fait qu'en réponse à la valeur logique d'un autre bit du canal O des données en entrée (DE), diffèrent de ceux qui portent les instructions de la boucle et de télésurveillance, l'état de la boucle est communiqué au terminal éloigné amenant à une valeur logique constante les bits transmis en ligne dans tous

les canaux de chaque trame.

9.- Circuit de transmission suivant la revendication 8 caractérisé par le fait qu'il comprend un sixième bistable (D6)

rendu apte par la commande de boucle (L), synchronisée par le pre-

mier signal (T0) et à l'entrée des données de laquelle est appli-

qué ledit autre bit, et des moyens contr8lés par la sortie (Q6) du

sixième bistable et aptes à attribuer ladite valeur logique cons-

tante aux données (DU') appliquées à l'entrée du codeur (COD)..

10.- Circuit de transmission suivant ls revendications

précédentes caractérisé par le fait qu'il peut être réalisé en une

seule unité à circuit intégré.