JP4588546B2 - 振幅可変装置および振幅可変方法 - Google Patents
振幅可変装置および振幅可変方法 Download PDFInfo
- Publication number
- JP4588546B2 JP4588546B2 JP2005172104A JP2005172104A JP4588546B2 JP 4588546 B2 JP4588546 B2 JP 4588546B2 JP 2005172104 A JP2005172104 A JP 2005172104A JP 2005172104 A JP2005172104 A JP 2005172104A JP 4588546 B2 JP4588546 B2 JP 4588546B2
- Authority
- JP
- Japan
- Prior art keywords
- coefficient
- analog
- signal
- value
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Description
図1は、本発明の実施の形態1に係る振幅可変装置の構成を示すブロック図である。図1において、DA変換器(DAC)1は、デジタル入力信号をアナログ信号へ変換する第1のDA変換器である。また、DA変換器(DAC)2は、係数器3により係数を乗算した後のデジタル入力信号をアナログ信号へ変換する第2のDA変換器である。なお、DA変換器1,2の分解能は、デジタル入力信号の分解能と同一としてもよいし、デジタル入力信号の分解能より高くしてもよい。
本発明の実施の形態2に係る振幅可変装置は、実施の形態1に係る振幅可変装置において正相信号にも係数を乗ずるようにしたものである。
2 DA変換器(第2のDA変換器)
3 係数器(乗算手段,第2の乗算手段)
4,12 制御回路
5 加算器(出力手段)
11 係数器(第1の乗算手段)
Claims (10)
- デジタル入力信号に係数を乗算する乗算手段と、
上記係数が乗算される前の上記デジタル入力信号をアナログ信号に変換する第1のDA変換器と、
上記係数が乗算された後のデジタル入力信号をアナログ信号に変換する第2のDA変換器と、
上記第1のDA変換器で変換されたアナログ信号と上記第2のDA変換器で変換されたアナログ信号との和又は差をアナログ出力信号として出力する出力手段と、
上記アナログ出力信号の振幅の調整が行われる場合に、上記係数の値を上記振幅の減衰量に応じて設定する制御手段と、
を備え、
上記制御手段は、
上記アナログ出力信号が、上記第1のDA変換器で変換されたアナログ信号と上記第2のDA変換器で変換されたアナログ信号との和として出力されるときには、上記係数の値を、負の値であって、上記振幅の減衰量が大きいほど小さい値に設定し、
上記アナログ出力信号が、上記第1のDA変換器で変換されたアナログ信号と上記第2のDA変換器で変換されたアナログ信号との差として出力されるときには、上記係数の値を、正の値であって、上記振幅の減衰量が大きいほど大きい値に設定する
ことを特徴とする振幅可変装置。 - 請求項1に記載の振幅可変装置において、
前記アナログ出力信号を前記第1のDA変換器で変換されたアナログ信号と前記第2のDA変換器で変換されたアナログ信号との和として出力するときには、前記係数の値を、−1より大きくかつ0より小さい値とし、
前記アナログ出力信号を前記第1のDA変換器で変換されたアナログ信号と前記第2のDA変換器で変換されたアナログ信号との差として出力するときには、前記係数の値を、0より大きくかつ1より小さい値とする
ことを特徴とする振幅可変装置。 - デジタル入力信号に係数を乗算する乗算ステップと、
上記係数が乗算される前の上記デジタル入力信号をアナログ信号に変換する第1のDA変換ステップと、
上記係数が乗算された後のデジタル入力信号をアナログ信号に変換する第2のDA変換ステップと、
上記第1のDA変換ステップで変換されたアナログ信号と上記第2のDA変換ステップで変換されたアナログ信号との和又は差をアナログ出力信号として出力する出力ステップと、
上記アナログ出力信号の振幅の調整が行われる場合に、上記係数の値を上記振幅の減衰量に応じて設定する制御ステップと、
を含み、
上記制御ステップは、
上記アナログ出力信号が、上記第1のDA変換ステップで変換されたアナログ信号と上記第2のDA変換ステップで変換されたアナログ信号との和として出力されるときには、上記係数の値を、負の値であって、上記振幅の減衰量が大きいほど小さい値に設定し、
上記アナログ出力信号が、上記第1のDA変換ステップで変換されたアナログ信号と上記第2のDA変換ステップで変換されたアナログ信号との差として出力されるときには、上記係数の値を、正の値であって、上記振幅の減衰量が大きいほど大きい値に設定する
ことを特徴とする振幅可変方法。 - デジタル入力信号に係数を乗算する乗算手段と、
上記係数が乗算される前の上記デジタル入力信号をアナログ信号に変換する第1のDA変換器と、
上記係数が乗算された後のデジタル入力信号をアナログ信号に変換する第2のDA変換器と、
上記第1のDA変換器で変換されたアナログ信号と上記第2のDA変換器で変換されたアナログ信号との和又は差をアナログ出力信号として出力する出力手段と、
上記アナログ出力信号の振幅の調整が行われる場合に、上記係数の値を上記振幅の減衰量に応じて設定する制御手段と、
を備え、
上記制御手段は、
上記アナログ出力信号が、上記第1のDA変換器で変換されたアナログ信号と上記第2のDA変換器で変換されたアナログ信号との和として出力されるときには、上記係数の値を、正の値であって、上記アナログ出力信号の増幅量が大きいほど大きい値とし、
上記アナログ出力信号が、上記第1のDA変換器で変換されたアナログ信号と上記第2のDA変換器で変換されたアナログ信号との差として出力されるときには、上記係数の値を、負の値であって、上記アナログ出力信号の増幅量が大きいほど小さい値とする
ことを特徴とする振幅可変装置。 - 請求項4に記載の振幅可変装置において、
前記アナログ出力信号を前記第1のDA変換器で変換されたアナログ信号と前記第2のDA変換器で変換されたアナログ信号との和として出力するときには、前記係数の値を、0より大きくかつ1より小さい値とし、
前記アナログ出力信号を前記第1のDA変換器で変換されたアナログ信号と前記第2のDA変換器で変換されたアナログ信号との差として出力するときには、前記係数の値を、−1より大きくかつ0より小さい値とする
ことを特徴とする振幅可変装置。 - デジタル入力信号に係数を乗算する乗算ステップと、
上記係数が乗算される前の上記デジタル入力信号をアナログ信号に変換する第1のDA変換ステップと、
上記係数が乗算された後のデジタル入力信号をアナログ信号に変換する第2のDA変換ステップと、
上記第1のDA変換ステップで変換されたアナログ信号と上記第2のDA変換ステップで変換されたアナログ信号との和又は差をアナログ出力信号として出力する出力ステップと、
上記アナログ出力信号の振幅の調整が行われる場合に、上記係数の値を上記振幅の減衰量に応じて設定する制御ステップと、
を含み、
上記制御ステップは、
上記アナログ出力信号が、上記第1のDA変換ステップで変換されたアナログ信号と上記第2のDA変換ステップで変換されたアナログ信号との和として出力されるときには、上記係数の値を、正の値であって、上記アナログ出力信号の増幅量が大きいほど大きい値とし、
上記アナログ出力信号が、上記第1のDA変換ステップで変換されたアナログ信号と上記第2のDA変換ステップで変換されたアナログ信号との差として出力されるときには、上記係数の値を、負の値であって、上記アナログ出力信号の増幅量が大きいほど小さい値とする
ことを特徴とする振幅可変方法。 - デジタル入力信号に第1の係数を乗算する第1の乗算手段と、
上記第1の係数を乗算した後のデジタル入力信号をアナログ信号へ変換する第1のDA変換器と、
上記デジタル入力信号に第2の係数を乗算する第2の乗算手段と、
上記第2の係数を乗算した後のデジタル入力信号をアナログ信号へ変換する第2のDA変換器と、
上記第1のDA変換器で変換されたアナログ信号および上記第2のDA変換器で変換されたアナログ信号との和または差をアナログ出力信号として出力する出力手段と、
上記アナログ出力信号の振幅を調整する場合に、上記第1の係数および第2の係数の値を前記振幅の減衰量に応じて設定する制御手段と
を備え、
上記制御手段は、アナログ出力信号の減衰量が第1の所定の大きさより大きい場合には、上記第1の係数を1とし、上記第2の係数をその減衰量に応じた値とし、アナログ出力信号の減衰量が第2の所定の大きさより小さい場合には、上記第2の係数をゼロとし、上記第1の係数をその減衰量に応じた値とする
ことを特徴とする振幅可変装置。 - 請求項7に記載の振幅可変装置において、
前記第1の所定の大きさはまたは前記第2の所定の大きさは、0.5である
ことを特徴とする振幅可変装置。 - 請求項7に記載の振幅可変装置において、
前記減数量がデシベル単位である場合には、前記第1の所定の大きさは7デシベルであり、前記第2の所定の大きさは6デシベルである
ことを特徴とする振幅可変装置。 - デジタル入力信号に第1の係数を乗算する第1の乗算ステップと、
上記第1の係数を乗算した後のデジタル入力信号をアナログ信号へ変換する第1のDA変換ステップと、
上記デジタル入力信号に第2の係数を乗算する第2の乗算ステップと、
上記第2の係数を乗算した後のデジタル入力信号をアナログ信号へ変換する第2のDA変換ステップと、
上記第1のDA変換ステップで変換されたアナログ信号および上記第2のDA変換ステップで変換されたアナログ信号との和または差をアナログ出力信号として出力する出力ステップと、
上記アナログ出力信号の振幅を調整する場合に、上記第1の係数および第2の係数の値を前記振幅の減衰量に応じて設定する制御ステップと
を含み、
上記制御ステップは、アナログ出力信号の減衰量が第1の所定の大きさより大きい場合には、上記第1の係数を1とし、上記第2の係数をその減衰量に応じた値とし、アナログ出力信号の減衰量が第2の所定の大きさより小さい場合には、上記第2の係数をゼロとし、上記第1の係数をその減衰量に応じた値とする
ことを特徴とする振幅可変方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005172104A JP4588546B2 (ja) | 2005-06-13 | 2005-06-13 | 振幅可変装置および振幅可変方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005172104A JP4588546B2 (ja) | 2005-06-13 | 2005-06-13 | 振幅可変装置および振幅可変方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006352221A JP2006352221A (ja) | 2006-12-28 |
JP4588546B2 true JP4588546B2 (ja) | 2010-12-01 |
Family
ID=37647633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005172104A Active JP4588546B2 (ja) | 2005-06-13 | 2005-06-13 | 振幅可変装置および振幅可変方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4588546B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9306588B2 (en) * | 2014-04-14 | 2016-04-05 | Cirrus Logic, Inc. | Switchable secondary playback path |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03113522U (ja) * | 1990-03-07 | 1991-11-20 | ||
JPH0563167U (ja) * | 1992-01-28 | 1993-08-20 | 日本電気ホームエレクトロニクス株式会社 | D/aコントロール微調整回路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63256020A (ja) * | 1987-04-13 | 1988-10-24 | Matsushita Electric Ind Co Ltd | デジタル・アナログ変換装置 |
JPH02280532A (ja) * | 1989-04-21 | 1990-11-16 | Nec Corp | 信号減衰装置 |
JP2579555B2 (ja) * | 1990-08-31 | 1997-02-05 | ナカミチ株式会社 | ディジタル/アナログ変換装置 |
JPH04212523A (ja) * | 1990-12-05 | 1992-08-04 | Sony Corp | 信号レベル調整回路 |
JPH08162957A (ja) * | 1994-12-12 | 1996-06-21 | Matsushita Electric Ind Co Ltd | D/a変換装置 |
-
2005
- 2005-06-13 JP JP2005172104A patent/JP4588546B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03113522U (ja) * | 1990-03-07 | 1991-11-20 | ||
JPH0563167U (ja) * | 1992-01-28 | 1993-08-20 | 日本電気ホームエレクトロニクス株式会社 | D/aコントロール微調整回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2006352221A (ja) | 2006-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20040022400A1 (en) | Bass compressor | |
US5774842A (en) | Noise reduction method and apparatus utilizing filtering of a dithered signal | |
JP2801644B2 (ja) | ディザ回路 | |
JP4016206B2 (ja) | 音声信号処理装置及び音声信号処理方法 | |
US20050123152A1 (en) | Signal processors and associated methods | |
US6362764B1 (en) | Digital to analog conversion apparatus and method with cross-fading between new and old data | |
JP2007181136A (ja) | Agc回路、agc方法、プログラム及び記録媒体 | |
US7439440B2 (en) | Audio player using sigma-delta pulse-width modulation | |
JP4588546B2 (ja) | 振幅可変装置および振幅可変方法 | |
EP0999646B1 (en) | Apparatus for transmitting and reproducing a digital audio signal | |
JP4661631B2 (ja) | 振幅可変装置および振幅可変方法 | |
JP4661630B2 (ja) | 振幅可変装置および振幅可変方法 | |
JPH09214259A (ja) | D級電力増幅器 | |
JPH11177358A (ja) | Agc回路 | |
EP2156553A2 (en) | Audio signal amplification | |
JP3067935B2 (ja) | 音響再生装置および音量制御方法 | |
JP2002141802A (ja) | A/d変換装置 | |
EP1263132B1 (en) | Variable signal attenuating circuit | |
JP2009200777A (ja) | オーディオ信号の利得制御装置および利得制御方法 | |
JPH02301327A (ja) | ディジタル・アナログ変換回路 | |
JPH09289437A (ja) | デジタルリミッタ装置 | |
JPH05198090A (ja) | レベルコントロール回路 | |
JP3204403B2 (ja) | デイジタル信号処理回路 | |
JP3277518B2 (ja) | 音場処理装置 | |
JPH05198092A (ja) | レベルコントロール回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100119 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100323 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100831 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100908 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4588546 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |