JP4588546B2 - 振幅可変装置および振幅可変方法 - Google Patents

振幅可変装置および振幅可変方法 Download PDF

Info

Publication number
JP4588546B2
JP4588546B2 JP2005172104A JP2005172104A JP4588546B2 JP 4588546 B2 JP4588546 B2 JP 4588546B2 JP 2005172104 A JP2005172104 A JP 2005172104A JP 2005172104 A JP2005172104 A JP 2005172104A JP 4588546 B2 JP4588546 B2 JP 4588546B2
Authority
JP
Japan
Prior art keywords
coefficient
analog
signal
value
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005172104A
Other languages
English (en)
Other versions
JP2006352221A (ja
Inventor
秀紀 大津
剛志 内藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kenwood KK
Original Assignee
Kenwood KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kenwood KK filed Critical Kenwood KK
Priority to JP2005172104A priority Critical patent/JP4588546B2/ja
Publication of JP2006352221A publication Critical patent/JP2006352221A/ja
Application granted granted Critical
Publication of JP4588546B2 publication Critical patent/JP4588546B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

本発明は、振幅可変装置および振幅可変方法に関する。
例えばデジタル信号またはデジタルデータからオーディオ信号を再生する音響再生装置は、一般的に、出力されるオーディオ信号の振幅を調整する機能を有する。そのような機構の一つとして、デジタルボリュームがある。
図7は、デジタルボリュームの一例を示すブロック図である。図7に示すデジタルボリュームでは、係数器101が、デジタルデータ(デジタル信号)に対して係数を乗算し、DA変換器102が、乗算後のデジタルデータをDA(Digital-to-Analog )変換し、変換後のアナログ信号を出力する。これにより、デジタル信号領域でオーディオ信号の振幅(つまりデジタル値)が小さくされ、その結果として、出力されるアナログ信号の振幅も小さくなる(例えば特許文献1参照)。
通常、このようなデジタルボリュームでは、音量が最大である場合、デジタル入力信号はそのままDA変換され、変換後のアナログ信号がそのまま出力される。一方、音量が最大ではない場合(音量を絞る場合)、0以上かつ1以下の値の係数が乗算されたデジタル信号がDA変換され、変換後のアナログ信号がそのまま出力される。つまり、音量が最大である場合、デジタルボリュームでの減衰量がゼロとされ、音量が最大ではない場合、乗算時の係数の値に応じた減衰量だけ、アナログ信号の振幅が最大値に比べ減衰する。
また、このようなデジタルボリュームでは、デジタル信号領域での振幅低下に起因してデジタル信号の分解能が損なわれることを回避するために、デジタル信号の分解能(つまりダイナミックレンジ)に比べ分解能の大きいDA変換器が採用される場合がある。例えば、コンパクトディスクによるデジタル信号の分解能は16ビット(96デシベル、6デシベル/ビット)であるため、分解能が24ビットのDA変換器が使用される。この場合、デジタル信号領域における係数器101での信号の減衰量が48デシベル(つまり8ビット分)以下であれば、デジタル入力信号の分解能を維持したままで、減衰後のデジタル信号をDA変換器102へ入力させることができる。
特開2000−138585号公報(図2等)
しかしながら、デジタル信号の分解能とDA変換器の分解能とを同程度とした場合には、DA変換器に入力される減衰後のデジタル信号の分解能が低下してしまうため、量子化ノイズが増加し、デジタル信号を減衰させない場合に比べS/N比が低下する。特に、音量の調整範囲が広い装置では、通常再生時には、最大値から減衰させた音量で再生を行うことが多く、通常使用状態での音質の劣化が問題となる。
また、上述したように、DA変換器の分解能をデジタル信号の分解能より大きくした場合、上記の問題は一定の条件下では解消されるが、減衰量が大きくなったとき(上記の例では48デシベルを超えたとき)には同様の問題が生じる。
本発明は、デジタル信号領域において振幅可変させる場合に、アナログ出力信号の劣化を抑制することができる振幅可変装置および振幅可変方法を得ることを目的とする。
上記の課題を解決するために、本発明では以下のようにした。
本発明の一側面の振幅可変装置は、デジタル入力信号に係数を乗算する乗算手段と、係数が乗算される前のデジタル入力信号をアナログ信号に変換する第1のDA変換器と、係数が乗算された後のデジタル入力信号をアナログ信号に変換する第2のDA変換器と、第1のDA変換器で変換されたアナログ信号と第2のDA変換器で変換されたアナログ信号との和又は差をアナログ出力信号として出力する出力手段と、アナログ出力信号の振幅の調整が行われる場合に、係数の値を振幅の減衰量に応じて設定する制御手段とを備え、制御手段は、アナログ出力信号が、第1のDA変換器で変換されたアナログ信号と第2のDA変換器で変換されたアナログ信号との和として出力されるときには、係数の値を、負の値であって、振幅の減衰量が大きいほど小さい値に設定し、アナログ出力信号が、第1のDA変換器で変換されたアナログ信号と第2のDA変換器で変換されたアナログ信号との差として出力されるときには、係数の値を、正の値であって、振幅の減衰量が大きいほど大きい値に設定することを特徴とする。
アナログ出力信号を第1のDA変換器で変換されたアナログ信号と第2のDA変換器で変換されたアナログ信号との和として出力するときには、係数の値を、−1より大きくかつ0より小さい値とし、アナログ出力信号を第1のDA変換器で変換されたアナログ信号と第2のDA変換器で変換されたアナログ信号との差として出力するときには、係数の値を、0より大きくかつ1より小さい値とするようにできる。
本発明の一側面の振幅可変方法は、デジタル入力信号に係数を乗算する乗算ステップと、係数が乗算される前のデジタル入力信号をアナログ信号に変換する第1のDA変換ステップと、係数が乗算された後のデジタル入力信号をアナログ信号に変換する第2のDA変換ステップと、第1のDA変換ステップで変換されたアナログ信号と第2のDA変換ステップで変換されたアナログ信号との和又は差をアナログ出力信号として出力する出力ステップと、アナログ出力信号の振幅の調整が行われる場合に、係数の値を振幅の減衰量に応じて設定する制御ステップと、を含み、制御ステップは、アナログ出力信号が、第1のDA変換ステップで変換されたアナログ信号と第2のDA変換ステップで変換されたアナログ信号との和として出力されるときには、係数の値を、負の値であって、振幅の減衰量が大きいほど小さい値に設定し、アナログ出力信号が、第1のDA変換ステップで変換されたアナログ信号と第2のDA変換ステップで変換されたアナログ信号との差として出力されるときには、係数の値を、正の値であって、振幅の減衰量が大きいほど大きい値に設定することを特徴とする。
本発明の一側面の振幅可変装置は、デジタル入力信号に係数を乗算する乗算手段と、係数が乗算される前のデジタル入力信号をアナログ信号に変換する第1のDA変換器と、係数が乗算された後のデジタル入力信号をアナログ信号に変換する第2のDA変換器と、第1のDA変換器で変換されたアナログ信号と第2のDA変換器で変換されたアナログ信号との和又は差をアナログ出力信号として出力する出力手段と、アナログ出力信号の振幅の調整が行われる場合に、係数の値を振幅の減衰量に応じて設定する制御手段と、を備え、制御手段は、アナログ出力信号が、第1のDA変換器で変換されたアナログ信号と第2のDA変換器で変換されたアナログ信号との和として出力されるときには、係数の値を、正の値であって、アナログ出力信号の増幅量が大きいほど大きい値とし、アナログ出力信号が、第1のDA変換器で変換されたアナログ信号と第2のDA変換器で変換されたアナログ信号との差として出力されるときには、係数の値を、負の値であって、アナログ出力信号の増幅量が大きいほど小さい値とすることを特徴とする。
アナログ出力信号を第1のDA変換器で変換されたアナログ信号と第2のDA変換器で変換されたアナログ信号との和として出力するときには、係数の値を、0より大きくかつ1より小さい値とし、アナログ出力信号を第1のDA変換器で変換されたアナログ信号と第2のDA変換器で変換されたアナログ信号との差として出力するときには、係数の値を、−1より大きくかつ0より小さい値とするようにできる。
本発明の一側面の振幅可変方法は、デジタル入力信号に係数を乗算する乗算ステップと、係数が乗算される前のデジタル入力信号をアナログ信号に変換する第1のDA変換ステップと、係数が乗算された後のデジタル入力信号をアナログ信号に変換する第2のDA変換ステップと、第1のDA変換ステップで変換されたアナログ信号と第2のDA変換ステップで変換されたアナログ信号との和又は差をアナログ出力信号として出力する出力ステップと、アナログ出力信号の振幅の調整が行われる場合に、係数の値を振幅の減衰量に応じて設定する制御ステップと、を含み、制御ステップは、アナログ出力信号が、第1のDA変換ステップで変換されたアナログ信号と第2のDA変換ステップで変換されたアナログ信号との和として出力されるときには、係数の値を、正の値であって、アナログ出力信号の増幅量が大きいほど大きい値とし、アナログ出力信号が、第1のDA変換ステップで変換されたアナログ信号と第2のDA変換ステップで変換されたアナログ信号との差として出力されるときには、係数の値を、負の値であって、アナログ出力信号の増幅量が大きいほど小さい値とすることを特徴とする。
本発明の一側面の振幅可変装置は、デジタル入力信号に第1の係数を乗算する第1の乗算手段と、第1の係数を乗算した後のデジタル入力信号をアナログ信号へ変換する第1のDA変換器と、デジタル入力信号に第2の係数を乗算する第2の乗算手段と、第2の係数を乗算した後のデジタル入力信号をアナログ信号へ変換する第2のDA変換器と、第1のDA変換器で変換されたアナログ信号および第2のDA変換器で変換されたアナログ信号との和または差をアナログ出力信号として出力する出力手段と、アナログ出力信号の振幅を調整する場合に、第1の係数および第2の係数の値を振幅の減衰量に応じて設定する制御手段とを備え、制御手段は、アナログ出力信号の減衰量が第1の所定の大きさより大きい場合には、第1の係数を1とし、第2の係数をその減衰量に応じた値とし、アナログ出力信号の減衰量が第2の所定の大きさより小さい場合には、第2の係数をゼロとし、第1の係数をその減衰量に応じた値とすることを特徴とする。
第1の所定の大きさはまたは第2の所定の大きさは、0.5であるようにすることができる。
減数量がデシベル単位である場合には、第1の所定の大きさは7デシベルであり、第2の所定の大きさは6デシベルであるようにすることができる。
本発明の一側面の振幅可変方法は、デジタル入力信号に第1の係数を乗算する第1の乗算ステップと、第1の係数を乗算した後のデジタル入力信号をアナログ信号へ変換する第1のDA変換ステップと、デジタル入力信号に第2の係数を乗算する第2の乗算ステップと、第2の係数を乗算した後のデジタル入力信号をアナログ信号へ変換する第2のDA変換ステップと、第1のDA変換ステップで変換されたアナログ信号および第2のDA変換ステップで変換されたアナログ信号との和または差をアナログ出力信号として出力する出力ステップと、アナログ出力信号の振幅を調整する場合に、第1の係数および第2の係数の値を振幅の減衰量に応じて設定する制御ステップとを含み、制御ステップは、アナログ出力信号の減衰量が第1の所定の大きさより大きい場合には、第1の係数を1とし、第2の係数をその減衰量に応じた値とし、アナログ出力信号の減衰量が第2の所定の大きさより小さい場合には、第2の係数をゼロとし、第1の係数をその減衰量に応じた値とすることを特徴とする。
本発明によれば、デジタル信号領域において振幅可変させる場合に、アナログ出力信号の劣化を抑制することができる振幅可変装置および振幅可変方法を得ることができる。
以下、図に基づいて本発明の実施の形態を説明する。
実施の形態1.
図1は、本発明の実施の形態1に係る振幅可変装置の構成を示すブロック図である。図1において、DA変換器(DAC)1は、デジタル入力信号をアナログ信号へ変換する第1のDA変換器である。また、DA変換器(DAC)2は、係数器3により係数を乗算した後のデジタル入力信号をアナログ信号へ変換する第2のDA変換器である。なお、DA変換器1,2の分解能は、デジタル入力信号の分解能と同一としてもよいし、デジタル入力信号の分解能より高くしてもよい。
また、係数器3は、ある値の係数をデジタル信号に乗算する回路である。係数器3は、例えば乗算器、および係数のデータを記憶するメモリなどの記憶部を有する。制御回路4は、係数器3における係数の値を設定する回路である。
また、加算器5は、DA変換器1によるアナログ信号およびDA変換器2によるアナログ信号の両方の和を演算しアナログ出力信号として出力する出力手段として機能する回路である。
次に、上記装置の動作について説明する。
まず、デジタルオーディオ再生装置などからの同一のデジタル入力信号が、DA変換器1および係数器3に供給される。
DA変換器1は、そのデジタル入力信号をアナログ信号に変換し、加算器5に供給する。
一方、係数器3は、制御回路4により設定された値の係数を、そのデジタル入力信号に乗算し、乗算後のデジタル入力信号をDA変換器2に供給する。DA変換器2は、その乗算後のデジタル入力信号をアナログ信号に変換し、加算器5に供給する。
そして、加算器5は、DA変換器1からのアナログ信号とDA変換器2からのアナログ信号の和を演算しアナログ出力信号として出力する。
また、制御回路4は、係数器3に、係数値のデジタルデータを記憶させる。制御回路4は、アナログ出力信号を減衰させる場合、例えば図示せぬボリューム操作部に対する操作の操作量に応じて係数を、−1より大きくかつ0より小さい負の値に設定する。DA変換器1,2からそれぞれ加算器5へ入力されるアナログ信号は互いに逆相になり、DA変換器2からのアナログ信号の振幅はDA変換器1からのアナログ信号の振幅より小さくなるため、加算器5からのアナログ出力信号は減衰する。このとき、係数の値が−1に近いほど、アナログ出力信号の減衰量は大きくなる。係数器3の係数をαとすると、アナログ出力信号の減衰量は式(1),(2)で表される。したがって、制御回路4は、式(1),(2)に基づき、減衰量に応じた係数値を係数器3の係数に設定する。
α=(アナログ出力信号の減衰量)−1 ・・・(1)
減衰量[デシベル]=20×log10(1+α) ・・・(2)
また、図2は、実施の形態1におけるアナログ出力信号の減衰量と係数器3の係数値との対応関係を示す図である。なお、係数器3の係数値を正とした場合には、減衰量が負になり、アナログ出力信号は増幅される。
図3は、実施の形態1において減衰量が6デシベルの場合のアナログ出力信号を示す図である。図4は、実施の形態1において減衰量が24デシベルの場合のアナログ出力信号を示す図である。図5は、実施の形態1において減衰量が1デシベルの場合のアナログ出力信号を示す図である。なお、図3、図4および図5においては、DA変換器1からのアナログ信号を正相出力信号とし、DA変換器2からのアナログ信号を逆相出力信号とし、加算器5からのアナログ出力信号を出力信号とし、正相出力信号の振幅を1としている。
図3の場合には、係数器3の係数値は−0.49881に設定され、図4の場合には、係数器3の係数値は−0.9369に設定され、図5の場合には、係数器3の係数値は−0.10875に設定される。
なお、制御回路4は、係数器3の係数値を連続的または段階的に時間経過とともに変化させることで、アナログ出力信号をフェードインまたはフェードアウトさせるようにしてもよい。
また、デジタル信号領域の信号処理系のダイナミックレンジの上限は、デジタル信号のダイナミックレンジの上限に合わせられ、ヘッドルームマージンが設けられないことが一般的である。このため、通常、デジタル信号領域でのデジタル信号は増幅されない。したがって、このような条件下において、デジタルシグナルプロセッサ(DSP)などによりデジタル信号に各種信号処理を施す場合、DSPなどでの信号処理時のオーバーフローを防ぐために、デジタル信号を所定のヘッドルームマージン分だけ減衰させてから信号処理が施される。しかしながら、従来のデジタルボリュームは増幅機能を有さないため、この減衰による減衰量が補償されず、このDSPなどによる信号処理をオン/オフした場合、出力信号の振幅が不連続になってしまう。つまり、DSPなどによる信号処理をオン/オフした場合に音量差が生じてしまう。このような状況において、実施の形態1に係る振幅可変装置では、そのような信号処理のオン/オフ状態に応じて、制御回路4が、信号処理のオン状態のときには係数を正値に(つまり減衰量を負に)設定して音量差を補償するようにしてもよい。例えば、係数値が0.995262に設定されると、アナログ出力信号は6デシベル増幅される。
以上のように、上記実施の形態1によれば、第1のDA変換器としてのDA変換器1は、デジタル入力信号をアナログ信号へ変換する。一方、乗算手段としての係数器3は、デジタル入力信号に係数を乗算し、第2のDA変換器としてのDA変換器2は、係数器3により係数を乗算した後のデジタル入力信号をアナログ信号へ変換する。そして、出力手段としての加算器5は、DA変換器1によるアナログ信号およびDA変換器2によるアナログ信号の両方の和をアナログ出力信号として出力する。すなわち、アナログ出力信号を減衰させる場合には、加算器5は、DA変換器1によるアナログ信号に対してDA変換器2によるアナログ信号を逆相で合成して、合成後の信号をアナログ出力信号として出力する。
これにより、図4に示すようにアナログ出力信号の減衰量が大きい場合には、2つのDA変換器1,2に入力される信号の振幅はデジタル入力信号の振幅と同程度の大きさを維持しているため、DA変換器1,2への入力信号の分解能がDA変換時に維持される。一方、図5に示すように減衰量が小さい場合には、DA変換器2への入力信号の分解能が低下するが、DA変換器2からの出力信号の振幅は小さいため、加算器5からのアナログ出力信号への影響は少なくて済む。したがって、この実施の形態1によれば、デジタル信号領域において振幅可変させる場合に、アナログ出力信号の劣化を抑制することができる。
また、上記実施の形態1によれば、係数器3は、係数の値を正および負のいずれにも設定可能である。これにより、同一の回路構成で係数の正負を変えるだけで、アナログ出力信号の減衰の他にも、アナログ出力信号を増幅させることもできる。
実施の形態2.
本発明の実施の形態2に係る振幅可変装置は、実施の形態1に係る振幅可変装置において正相信号にも係数を乗ずるようにしたものである。
図6は、本発明の実施の形態2に係る振幅可変装置の構成を示すブロック図である。図6において、係数器11は、ある値の係数をデジタル信号に乗算する回路である。係数器11は、例えば乗算器、および係数のデータを記憶するメモリなどの記憶部を有する。制御回路12は、係数器3および係数器11における係数の値を設定する回路である。
なお、図6におけるその他の構成要素については、実施の形態1のものと同様であるので、その説明を省略する。
次に、上記装置の動作について説明する。
まず、デジタルオーディオ再生装置などからの同一のデジタル入力信号が、係数器11および係数器3に供給される。
係数器11は、制御回路12により設定された値の係数を、そのデジタル入力信号に乗算し、乗算後のデジタル入力信号をDA変換器1に供給する。DA変換器1は、その乗算後のデジタル入力信号をアナログ信号に変換し、加算器5に供給する。
一方、係数器3は、制御回路12により設定された値の係数を、そのデジタル入力信号に乗算し、乗算後のデジタル入力信号をDA変換器2に供給する。DA変換器2は、その乗算後のデジタル入力信号をアナログ信号に変換し、加算器5に供給する。
そして、加算器5は、DA変換器1からのアナログ信号とDA変換器2からのアナログ信号の和を演算しアナログ出力信号として出力する。
また、制御回路12は、係数器3および係数器11に、係数の値を設定する。制御回路12は、アナログ出力信号を減衰させる場合、例えば図示せぬボリューム操作部に対する操作の操作量に応じて、係数器11の係数を1とし、係数器3の係数を−1より大きくかつ0より小さい負の値に設定するか、あるいは、係数器3の係数を0とし、係数器11の係数を、0より大きくかつ1より小さい負の値に設定する。このとき、係数器3の係数値が−1に近いほど、また、係数器11の係数値が0に近いほど、アナログ出力信号の減衰量は大きくなる。係数器3の係数をαとし係数器11の係数をβとすると、アナログ出力信号の減衰量は式(3),(4)で表される。したがって、制御回路12は、式(3),(4)に基づき、減衰量に応じた係数値を係数器3,11の係数に設定する。
α=(アナログ出力信号の減衰量)−β ・・・(3)
減衰量[デシベル]=20×log10(α+β) ・・・(4)
なお、この実施の形態2では、制御回路12は、アナログ出力信号の減衰量が0.5より大きい場合には、係数βを1とし、係数αをその減衰量に応じた値とし、アナログ出力信号の減衰量が0.5より小さい場合には、係数αをゼロとし、係数βをその減衰量に応じた値とする。例えば、アナログ出力信号の減衰量が1デシベルである場合には、係数βを0.891251とし、係数αを0とする。
以上のように、上記実施の形態2によれば、第1の乗算手段としての係数器11はデジタル入力信号に第1の係数βを乗算し、第1のDA変換器としてのDA変換器1は第1の係数βを乗算した後のデジタル入力信号をアナログ信号へ変換する。一方、第2の乗算手段としての係数器3はデジタル入力信号に第2の係数αを乗算し、第2のDA変換器としてのDA変換器2は第2の係数αを乗算した後のデジタル入力信号をアナログ信号へ変換する。そして、出力手段としての加算器5は、DA変換器1によるアナログ信号およびDA変換器2によるアナログ信号の両方の和をアナログ出力信号として出力する。すなわち、アナログ出力信号を減衰させる場合には、加算器5は、DA変換器1によるアナログ信号に対してDA変換器2によるアナログ信号を逆相で合成して、合成後の信号をアナログ出力信号として出力している。
これにより、デジタル信号領域において振幅可変させる場合のアナログ出力信号の劣化を抑制することができる。
また、上記実施の形態2によれば、制御回路12は、アナログ出力信号の減衰量に応じて、第1の係数βおよび/または第2の係数αの値を設定する。そして、制御回路12は、ある減衰量について第2の係数αの絶対値が所定の値以下である場合、第2の係数αの値をゼロに設定し、第1の係数βをその減衰量に応じた値に設定する。特に、制御回路12は、アナログ出力信号の減衰量が0.5より大きい場合には、第1の係数βを1とし、第2の係数αをその減衰量に応じた値とし、アナログ出力信号の減衰量が0.5より小さい場合には、第2の係数αをゼロとし、第1の係数βをその減衰量に応じた値とする。なお、減衰量が1デシベル単位である場合には、減衰量が7デシベル以上のときに、第1の係数βを1とし、第2の係数αをその減衰量に応じた値とし、減衰量が6デシベル以下のときに、第2の係数αをゼロとし、第1の係数βをその減衰量に応じた値とする。
これにより、アナログ出力信号の減衰量の大小に拘わらず、DA変換器1,2への入力信号の分解能を良好に維持でき、デジタル信号領域において振幅可変させる場合のアナログ出力信号の劣化を抑制することができる。
なお、上述の各実施の形態は、本発明の好適な例であるが、本発明は、これらに限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々の変形、変更が可能である。
例えば、上記実施の形態1,2のそれぞれにおいて、係数器3の係数を0より大きくかつ1より小さい値とし、加算器5の替わりに、DA変換器1の出力信号からDA変換器2の出力信号を減算する減算器を使用するようにしてもよい。このようにしても、DA変換器1からの出力信号に対してDA変換器2からの出力信号が逆相に合成される。
また、上記実施の形態1,2のそれぞれにおいて、係数器3,11の係数値を固定とするようにしてもよい。その場合には、制御回路4,12は特に必要ない。
本発明は、例えば、デジタルオーディオ装置のボリュームに適用可能である。
本発明の実施の形態1に係る振幅可変装置の構成を示すブロック図である。 実施の形態1におけるアナログ出力信号の減衰量と係数器の係数値との対応関係を示す図である。 実施の形態1において減衰量が6デシベルの場合のアナログ出力信号を示す図である。 実施の形態1において減衰量が24デシベルの場合のアナログ出力信号を示す図である。 実施の形態1において減衰量が1デシベルの場合のアナログ出力信号を示す図である。 本発明の実施の形態2に係る振幅可変装置の構成を示すブロック図である。 デジタルボリュームの一例を示すブロック図である。
符号の説明
1 DA変換器(第1のDA変換器)
2 DA変換器(第2のDA変換器)
3 係数器(乗算手段,第2の乗算手段)
4,12 制御回路
5 加算器(出力手段)
11 係数器(第1の乗算手段)

Claims (10)

  1. デジタル入力信号に係数を乗算する乗算手段と、
    上記係数が乗算される前の上記デジタル入力信号をアナログ信号に変換する第1のDA変換器と、
    上記係数が乗算された後のデジタル入力信号をアナログ信号に変換する第2のDA変換器と、
    上記第1のDA変換器で変換されたアナログ信号と上記第2のDA変換器で変換されたアナログ信号との和又は差をアナログ出力信号として出力する出力手段と、
    上記アナログ出力信号の振幅の調整が行われる場合に、上記係数の値を上記振幅の減衰量に応じて設定する制御手段と、
    を備え、
    上記制御手段は、
    上記アナログ出力信号が、上記第1のDA変換器で変換されたアナログ信号と上記第2のDA変換器で変換されたアナログ信号との和として出力されるときには、上記係数の値を、負の値であって、上記振幅の減衰量が大きいほど小さい値に設定し、
    上記アナログ出力信号が、上記第1のDA変換器で変換されたアナログ信号と上記第2のDA変換器で変換されたアナログ信号との差として出力されるときには、上記係数の値を、正の値であって、上記振幅の減衰量が大きいほど大きい値に設定する
    ことを特徴とする振幅可変装置。
  2. 請求項1に記載の振幅可変装置において、
    前記アナログ出力信号を前記第1のDA変換器で変換されたアナログ信号と前記第2のDA変換器で変換されたアナログ信号との和として出力するときには、前記係数の値を、−1より大きくかつ0より小さい値とし、
    前記アナログ出力信号を前記第1のDA変換器で変換されたアナログ信号と前記第2のDA変換器で変換されたアナログ信号との差として出力するときには、前記係数の値を、0より大きくかつ1より小さい値とする
    ことを特徴とする振幅可変装置。
  3. デジタル入力信号に係数を乗算する乗算ステップと、
    上記係数が乗算される前の上記デジタル入力信号をアナログ信号に変換する第1のDA変換ステップと、
    上記係数が乗算された後のデジタル入力信号をアナログ信号に変換する第2のDA変換ステップと、
    上記第1のDA変換ステップで変換されたアナログ信号と上記第2のDA変換ステップで変換されたアナログ信号との和又は差をアナログ出力信号として出力する出力ステップと、
    上記アナログ出力信号の振幅の調整が行われる場合に、上記係数の値を上記振幅の減衰量に応じて設定する制御ステップと、
    を含み、
    上記制御ステップは、
    上記アナログ出力信号が、上記第1のDA変換ステップで変換されたアナログ信号と上記第2のDA変換ステップで変換されたアナログ信号との和として出力されるときには、上記係数の値を、負の値であって、上記振幅の減衰量が大きいほど小さい値に設定し、
    上記アナログ出力信号が、上記第1のDA変換ステップで変換されたアナログ信号と上記第2のDA変換ステップで変換されたアナログ信号との差として出力されるときには、上記係数の値を、正の値であって、上記振幅の減衰量が大きいほど大きい値に設定する
    ことを特徴とする振幅可変方法。
  4. デジタル入力信号に係数を乗算する乗算手段と、
    上記係数が乗算される前の上記デジタル入力信号をアナログ信号に変換する第1のDA変換器と、
    上記係数が乗算された後のデジタル入力信号をアナログ信号に変換する第2のDA変換器と、
    上記第1のDA変換器で変換されたアナログ信号と上記第2のDA変換器で変換されたアナログ信号との和又は差をアナログ出力信号として出力する出力手段と、
    上記アナログ出力信号の振幅の調整が行われる場合に、上記係数の値を上記振幅の減衰量に応じて設定する制御手段と、
    を備え、
    上記制御手段は、
    上記アナログ出力信号が、上記第1のDA変換器で変換されたアナログ信号と上記第2のDA変換器で変換されたアナログ信号との和として出力されるときには、上記係数の値を、正の値であって、上記アナログ出力信号の増幅量が大きいほど大きい値とし、
    上記アナログ出力信号が、上記第1のDA変換器で変換されたアナログ信号と上記第2のDA変換器で変換されたアナログ信号との差として出力されるときには、上記係数の値を、負の値であって、上記アナログ出力信号の増幅量が大きいほど小さい値とする
    ことを特徴とする振幅可変装置。
  5. 請求項4に記載の振幅可変装置において、
    前記アナログ出力信号を前記第1のDA変換器で変換されたアナログ信号と前記第2のDA変換器で変換されたアナログ信号との和として出力するときには、前記係数の値を、0より大きくかつ1より小さい値とし、
    前記アナログ出力信号を前記第1のDA変換器で変換されたアナログ信号と前記第2のDA変換器で変換されたアナログ信号との差として出力するときには、前記係数の値を、−1より大きくかつ0より小さい値とする
    ことを特徴とする振幅可変装置。
  6. デジタル入力信号に係数を乗算する乗算ステップと、
    上記係数が乗算される前の上記デジタル入力信号をアナログ信号に変換する第1のDA変換ステップと、
    上記係数が乗算された後のデジタル入力信号をアナログ信号に変換する第2のDA変換ステップと、
    上記第1のDA変換ステップで変換されたアナログ信号と上記第2のDA変換ステップで変換されたアナログ信号との和又は差をアナログ出力信号として出力する出力ステップと、
    上記アナログ出力信号の振幅の調整が行われる場合に、上記係数の値を上記振幅の減衰量に応じて設定する制御ステップと、
    を含み、
    上記制御ステップは、
    上記アナログ出力信号が、上記第1のDA変換ステップで変換されたアナログ信号と上記第2のDA変換ステップで変換されたアナログ信号との和として出力されるときには、上記係数の値を、正の値であって、上記アナログ出力信号の増幅量が大きいほど大きい値とし、
    上記アナログ出力信号が、上記第1のDA変換ステップで変換されたアナログ信号と上記第2のDA変換ステップで変換されたアナログ信号との差として出力されるときには、上記係数の値を、負の値であって、上記アナログ出力信号の増幅量が大きいほど小さい値とする
    ことを特徴とする振幅可変方法。
  7. デジタル入力信号に第1の係数を乗算する第1の乗算手段と、
    上記第1の係数を乗算した後のデジタル入力信号をアナログ信号へ変換する第1のDA変換器と、
    上記デジタル入力信号に第2の係数を乗算する第2の乗算手段と、
    上記第2の係数を乗算した後のデジタル入力信号をアナログ信号へ変換する第2のDA変換器と、
    上記第1のDA変換器で変換されたアナログ信号および上記第2のDA変換器で変換されたアナログ信号との和または差をアナログ出力信号として出力する出力手段と、
    上記アナログ出力信号の振幅を調整する場合に、上記第1の係数および第2の係数の値を前記振幅の減衰量に応じて設定する制御手段と
    を備え、
    上記制御手段は、アナログ出力信号の減衰量が第1の所定の大きさより大きい場合には、上記第1の係数を1とし、上記第2の係数をその減衰量に応じた値とし、アナログ出力信号の減衰量が第2の所定の大きさより小さい場合には、上記第2の係数をゼロとし、上記第1の係数をその減衰量に応じた値とする
    ことを特徴とする振幅可変装置。
  8. 請求項7に記載の振幅可変装置において、
    前記第1の所定の大きさはまたは前記第2の所定の大きさは、0.5である
    ことを特徴とする振幅可変装置。
  9. 請求項7に記載の振幅可変装置において、
    前記減数量がデシベル単位である場合には、前記第1の所定の大きさは7デシベルであり、前記第2の所定の大きさは6デシベルである
    ことを特徴とする振幅可変装置。
  10. デジタル入力信号に第1の係数を乗算する第1の乗算ステップと、
    上記第1の係数を乗算した後のデジタル入力信号をアナログ信号へ変換する第1のDA変換ステップと、
    上記デジタル入力信号に第2の係数を乗算する第2の乗算ステップと、
    上記第2の係数を乗算した後のデジタル入力信号をアナログ信号へ変換する第2のDA変換ステップと、
    上記第1のDA変換ステップで変換されたアナログ信号および上記第2のDA変換ステップで変換されたアナログ信号との和または差をアナログ出力信号として出力する出力ステップと、
    上記アナログ出力信号の振幅を調整する場合に、上記第1の係数および第2の係数の値を前記振幅の減衰量に応じて設定する制御ステップと
    を含み、
    上記制御ステップは、アナログ出力信号の減衰量が第1の所定の大きさより大きい場合には、上記第1の係数を1とし、上記第2の係数をその減衰量に応じた値とし、アナログ出力信号の減衰量が第2の所定の大きさより小さい場合には、上記第2の係数をゼロとし、上記第1の係数をその減衰量に応じた値とする
    ことを特徴とする振幅可変方法。
JP2005172104A 2005-06-13 2005-06-13 振幅可変装置および振幅可変方法 Active JP4588546B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005172104A JP4588546B2 (ja) 2005-06-13 2005-06-13 振幅可変装置および振幅可変方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005172104A JP4588546B2 (ja) 2005-06-13 2005-06-13 振幅可変装置および振幅可変方法

Publications (2)

Publication Number Publication Date
JP2006352221A JP2006352221A (ja) 2006-12-28
JP4588546B2 true JP4588546B2 (ja) 2010-12-01

Family

ID=37647633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005172104A Active JP4588546B2 (ja) 2005-06-13 2005-06-13 振幅可変装置および振幅可変方法

Country Status (1)

Country Link
JP (1) JP4588546B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9306588B2 (en) * 2014-04-14 2016-04-05 Cirrus Logic, Inc. Switchable secondary playback path

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03113522U (ja) * 1990-03-07 1991-11-20
JPH0563167U (ja) * 1992-01-28 1993-08-20 日本電気ホームエレクトロニクス株式会社 D/aコントロール微調整回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63256020A (ja) * 1987-04-13 1988-10-24 Matsushita Electric Ind Co Ltd デジタル・アナログ変換装置
JPH02280532A (ja) * 1989-04-21 1990-11-16 Nec Corp 信号減衰装置
JP2579555B2 (ja) * 1990-08-31 1997-02-05 ナカミチ株式会社 ディジタル/アナログ変換装置
JPH04212523A (ja) * 1990-12-05 1992-08-04 Sony Corp 信号レベル調整回路
JPH08162957A (ja) * 1994-12-12 1996-06-21 Matsushita Electric Ind Co Ltd D/a変換装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03113522U (ja) * 1990-03-07 1991-11-20
JPH0563167U (ja) * 1992-01-28 1993-08-20 日本電気ホームエレクトロニクス株式会社 D/aコントロール微調整回路

Also Published As

Publication number Publication date
JP2006352221A (ja) 2006-12-28

Similar Documents

Publication Publication Date Title
US20040022400A1 (en) Bass compressor
US5774842A (en) Noise reduction method and apparatus utilizing filtering of a dithered signal
JP2801644B2 (ja) ディザ回路
JP4016206B2 (ja) 音声信号処理装置及び音声信号処理方法
US20050123152A1 (en) Signal processors and associated methods
US6362764B1 (en) Digital to analog conversion apparatus and method with cross-fading between new and old data
JP2007181136A (ja) Agc回路、agc方法、プログラム及び記録媒体
US7439440B2 (en) Audio player using sigma-delta pulse-width modulation
JP4588546B2 (ja) 振幅可変装置および振幅可変方法
EP0999646B1 (en) Apparatus for transmitting and reproducing a digital audio signal
JP4661631B2 (ja) 振幅可変装置および振幅可変方法
JP4661630B2 (ja) 振幅可変装置および振幅可変方法
JPH09214259A (ja) D級電力増幅器
JPH11177358A (ja) Agc回路
EP2156553A2 (en) Audio signal amplification
JP3067935B2 (ja) 音響再生装置および音量制御方法
JP2002141802A (ja) A/d変換装置
EP1263132B1 (en) Variable signal attenuating circuit
JP2009200777A (ja) オーディオ信号の利得制御装置および利得制御方法
JPH02301327A (ja) ディジタル・アナログ変換回路
JPH09289437A (ja) デジタルリミッタ装置
JPH05198090A (ja) レベルコントロール回路
JP3204403B2 (ja) デイジタル信号処理回路
JP3277518B2 (ja) 音場処理装置
JPH05198092A (ja) レベルコントロール回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100908

R150 Certificate of patent or registration of utility model

Ref document number: 4588546

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130917

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130917

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130917

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350