JPH09214259A - D級電力増幅器 - Google Patents
D級電力増幅器Info
- Publication number
- JPH09214259A JPH09214259A JP8019617A JP1961796A JPH09214259A JP H09214259 A JPH09214259 A JP H09214259A JP 8019617 A JP8019617 A JP 8019617A JP 1961796 A JP1961796 A JP 1961796A JP H09214259 A JPH09214259 A JP H09214259A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- power
- power switch
- quantizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 パワースイッチで発生する、電源リップルに
よる波形歪やスイッチング動作に伴うオーバーシュート
やリンギング等による波形歪を抑えて、低歪率で電力効
率の高いD級電力増幅器を提供することを目的とする。 【解決手段】 量子化器103、加算器104、10
6、ループフィルタ105で構成されるΔΣ変調器10
2は、入力端子101からの入力信号を2値信号に変換
する。この2値信号はパワースイッチ107で電力増幅
され、ローパスフィルタ108で平滑され、出力端子1
09を介して負荷に電力を供給する。一方、パワースイ
ッチ107で発生した波形歪は減衰器110、ディレイ
111、加算器112、ローパスフィルタ113で検出
され、選択回路114は検出した波形歪のレベルに応じ
て量子化器103の基準レベルを選択する。そして、Δ
Σ変調器102は波形歪をキャンセルするように入力信
号を2値信号に変換する。
よる波形歪やスイッチング動作に伴うオーバーシュート
やリンギング等による波形歪を抑えて、低歪率で電力効
率の高いD級電力増幅器を提供することを目的とする。 【解決手段】 量子化器103、加算器104、10
6、ループフィルタ105で構成されるΔΣ変調器10
2は、入力端子101からの入力信号を2値信号に変換
する。この2値信号はパワースイッチ107で電力増幅
され、ローパスフィルタ108で平滑され、出力端子1
09を介して負荷に電力を供給する。一方、パワースイ
ッチ107で発生した波形歪は減衰器110、ディレイ
111、加算器112、ローパスフィルタ113で検出
され、選択回路114は検出した波形歪のレベルに応じ
て量子化器103の基準レベルを選択する。そして、Δ
Σ変調器102は波形歪をキャンセルするように入力信
号を2値信号に変換する。
Description
【0001】
【発明の属する技術分野】本発明は、音響機器において
スピーカ等の負荷を駆動するD級電力増幅器に関するも
のである。
スピーカ等の負荷を駆動するD級電力増幅器に関するも
のである。
【0002】
【従来の技術】音響機器における電力増幅器は、直流電
源から与えられる直流電圧を入力信号に基づき変調し、
入力信号に相似な波形を負荷であるスピーカに供給する
ものが通常である。
源から与えられる直流電圧を入力信号に基づき変調し、
入力信号に相似な波形を負荷であるスピーカに供給する
ものが通常である。
【0003】この様な電力増幅器において、電力損失を
極力小さくし電力変換効率を向上したものとして、例え
ば、1994年7月6〜8日のIEEコンファレンス・
パブリケーション・No.393 「リニアライゼイション・
オブ・クラス・D・アウトプット・ステイジ・フォー・
ハイパフォーマンス・オーディオ・パワー・アンプリフ
ァイアーズ」(IEE 6-8 July 1994 Conference Publica
tion No.393 "LINEARIZATION OF CLASS D OUTPUT STAGE
S FOR HIGH-PERFORMANCE AUDIO POWER AMPLIFIERS")に
記載されている様なD級電力増幅器があった。
極力小さくし電力変換効率を向上したものとして、例え
ば、1994年7月6〜8日のIEEコンファレンス・
パブリケーション・No.393 「リニアライゼイション・
オブ・クラス・D・アウトプット・ステイジ・フォー・
ハイパフォーマンス・オーディオ・パワー・アンプリフ
ァイアーズ」(IEE 6-8 July 1994 Conference Publica
tion No.393 "LINEARIZATION OF CLASS D OUTPUT STAGE
S FOR HIGH-PERFORMANCE AUDIO POWER AMPLIFIERS")に
記載されている様なD級電力増幅器があった。
【0004】以下に、従来のD級電力増幅器について説
明する。図10は従来のD級電力増幅器の構成を示すも
のである。1001は2値信号を入力する入力端子、1
002は入力された2値信号を遅延させる複数の遅延タ
ップを持つディレイライン、1003はディレイライン
1002の出力を電力増幅するパワースイッチ、100
4はパワースイッチ1003の出力を平滑するローパス
フィルタ、1005はローパスフィルタ1004の出力
を負荷に供給する出力端子、1006はパワースイッチ
1003の出力振幅を減衰する減衰器、1007は減衰
器1006とディレイライン1002の中間遅延タップ
の出力との差を算出する加算器、1008は加算器10
07の出力を平滑するローパスフィルタ、1009はロ
ーパスフィルタ1008の出力に基づきディレイライン
1002の遅延タップを選択する選択回路、1010は
選択回路1009の出力に基づきディレイライン100
2の遅延タップを切り換えるスイッチである。
明する。図10は従来のD級電力増幅器の構成を示すも
のである。1001は2値信号を入力する入力端子、1
002は入力された2値信号を遅延させる複数の遅延タ
ップを持つディレイライン、1003はディレイライン
1002の出力を電力増幅するパワースイッチ、100
4はパワースイッチ1003の出力を平滑するローパス
フィルタ、1005はローパスフィルタ1004の出力
を負荷に供給する出力端子、1006はパワースイッチ
1003の出力振幅を減衰する減衰器、1007は減衰
器1006とディレイライン1002の中間遅延タップ
の出力との差を算出する加算器、1008は加算器10
07の出力を平滑するローパスフィルタ、1009はロ
ーパスフィルタ1008の出力に基づきディレイライン
1002の遅延タップを選択する選択回路、1010は
選択回路1009の出力に基づきディレイライン100
2の遅延タップを切り換えるスイッチである。
【0005】以上のように構成された従来のD級電力増
幅器の動作を説明する。入力端子1001から入力され
た2値信号(例えば、オーディオ信号をPWM信号に変
換したもの)は、ディレイライン1002で遅延され
る。この信号をパワースイッチ1003は電力増幅し、
ローパスフィルタ1004は平滑(もとのオーディオ信
号に復調する)し、出力端子1005を介して負荷に電
力を供給する。ところで、パワースイッチ1003の出
力は供給される電源のリップルやスイッチングによるオ
ーバーシュートやリンギング等の要因により波形歪が発
生し、その結果出力端子1005に波形歪が発生する。
そこで、減衰器1006はパワースイッチ1003の出
力を所定レベル(加算器1007で演算が行えるレベ
ル、すなわちディレイライン1002の出力と同等のレ
ベル)に減衰し、加算器1007は減衰器1006の出
力とディレイライン1002の中間遅延タップからの出
力との差を算出する。
幅器の動作を説明する。入力端子1001から入力され
た2値信号(例えば、オーディオ信号をPWM信号に変
換したもの)は、ディレイライン1002で遅延され
る。この信号をパワースイッチ1003は電力増幅し、
ローパスフィルタ1004は平滑(もとのオーディオ信
号に復調する)し、出力端子1005を介して負荷に電
力を供給する。ところで、パワースイッチ1003の出
力は供給される電源のリップルやスイッチングによるオ
ーバーシュートやリンギング等の要因により波形歪が発
生し、その結果出力端子1005に波形歪が発生する。
そこで、減衰器1006はパワースイッチ1003の出
力を所定レベル(加算器1007で演算が行えるレベ
ル、すなわちディレイライン1002の出力と同等のレ
ベル)に減衰し、加算器1007は減衰器1006の出
力とディレイライン1002の中間遅延タップからの出
力との差を算出する。
【0006】ここで、ディレイライン1002の最小遅
延タップの遅延時間がゼロ、中間遅延タップの遅延時間
とパワースイッチ1003の伝播遅延時間とが等しく、
パワースイッチ1003の入力がディレイライン100
2の最小遅延タップに今接続されているとすると、パワ
ースイッチ1003で波形歪が発生しない場合、加算器
1007の出力はゼロとなる。また、パワースイッチ1
003で波形歪が発生した場合、加算器1007には、
減衰器1006で減衰されたパワースイッチ1003の
波形歪が出力される。すなわち加算器1007には、パ
ワースイッチ1003で発生した波形歪に比例した信号
が出力される。そして、ローパスフィルタ1008はこ
の信号を平滑し、選択回路1009はローパスフィルタ
1008の出力に基づき、ローパスフィルタ1008の
出力がゼロになるようにパワースイッチ1003に入力
する信号の遅延時間を決定する。そして、スイッチ10
10は選択回路1009の出力に基づきディレイライン
1002の遅延タップを切り換える。
延タップの遅延時間がゼロ、中間遅延タップの遅延時間
とパワースイッチ1003の伝播遅延時間とが等しく、
パワースイッチ1003の入力がディレイライン100
2の最小遅延タップに今接続されているとすると、パワ
ースイッチ1003で波形歪が発生しない場合、加算器
1007の出力はゼロとなる。また、パワースイッチ1
003で波形歪が発生した場合、加算器1007には、
減衰器1006で減衰されたパワースイッチ1003の
波形歪が出力される。すなわち加算器1007には、パ
ワースイッチ1003で発生した波形歪に比例した信号
が出力される。そして、ローパスフィルタ1008はこ
の信号を平滑し、選択回路1009はローパスフィルタ
1008の出力に基づき、ローパスフィルタ1008の
出力がゼロになるようにパワースイッチ1003に入力
する信号の遅延時間を決定する。そして、スイッチ10
10は選択回路1009の出力に基づきディレイライン
1002の遅延タップを切り換える。
【0007】すなわち、パワースイッチ1003で発生
する波形歪を検出し、この波形歪の量に応じてパワース
イッチ1003に入力する2値信号のタイミングをディ
レイライン1002で制御することで、従来のD級電力
増幅器は、パワースイッチ1003で発生した波形歪を
キャンセルするような構成となっている。
する波形歪を検出し、この波形歪の量に応じてパワース
イッチ1003に入力する2値信号のタイミングをディ
レイライン1002で制御することで、従来のD級電力
増幅器は、パワースイッチ1003で発生した波形歪を
キャンセルするような構成となっている。
【0008】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、以下に示す問題点を有していた。
の構成では、以下に示す問題点を有していた。
【0009】即ち、上記従来の構成は、パワースイッチ
で発生する波形歪をその量に応じて2値信号のパワース
イッチへの入力タイミングを制御することで、キャンセ
ルしている。しかし、波形歪を充分キャンセルするに
は、ディレイラインの分解能を良くする必要があるため
回路規模が大きくなるという問題点と、系全体では、デ
ィレイが増加する構成であるため、遅延した時間の間は
前の信号がホールドされるため本来入力された2値信号
とは異なる信号をパワースイッチが増幅することにな
る。そのため、動作シミュレーションにより出力端子か
ら負荷に供給される出力信号のFFT解析を行うと、波
形歪の対策を行う前に比べてノイズフロアーが上昇する
という問題点と、パワーアンプの音量を制御できないと
いう問題点を有していた。
で発生する波形歪をその量に応じて2値信号のパワース
イッチへの入力タイミングを制御することで、キャンセ
ルしている。しかし、波形歪を充分キャンセルするに
は、ディレイラインの分解能を良くする必要があるため
回路規模が大きくなるという問題点と、系全体では、デ
ィレイが増加する構成であるため、遅延した時間の間は
前の信号がホールドされるため本来入力された2値信号
とは異なる信号をパワースイッチが増幅することにな
る。そのため、動作シミュレーションにより出力端子か
ら負荷に供給される出力信号のFFT解析を行うと、波
形歪の対策を行う前に比べてノイズフロアーが上昇する
という問題点と、パワーアンプの音量を制御できないと
いう問題点を有していた。
【0010】本発明は上記従来の問題点を解決するもの
で、入力信号を2値信号に変換する際に、検出した波形
歪がゼロになるようにΔΣ変調器内の量子化器の基準レ
ベルを変化させる構成をとること、また、基準信号と本
電力増幅器に出力信号との振幅レベル差がゼロとなるよ
うに量子化器の基準レベルを変化させる構成をとること
で、回路規模の増加がなく、ノイズフロアーの上昇がな
く、波形歪のキャンセルや音量の制御を可能にするD級
電力増幅器を提供することを目的とする。
で、入力信号を2値信号に変換する際に、検出した波形
歪がゼロになるようにΔΣ変調器内の量子化器の基準レ
ベルを変化させる構成をとること、また、基準信号と本
電力増幅器に出力信号との振幅レベル差がゼロとなるよ
うに量子化器の基準レベルを変化させる構成をとること
で、回路規模の増加がなく、ノイズフロアーの上昇がな
く、波形歪のキャンセルや音量の制御を可能にするD級
電力増幅器を提供することを目的とする。
【0011】
【課題を解決するための手段】この目的を達成するため
に本発明のD級電力増幅器は、入力信号を2値信号に変
換する量子化器を持つΔΣ変調器と、ΔΣ変調器の出力
を電力増幅するパワースイッチと、パワースイッチの出
力を平滑する第1のローパスフィルタと、ΔΣ変調器の
出力を遅延するディレイと、パワースイッチの出力振幅
を減衰する減衰器と、ディレイの出力と減衰器の出力と
の差を算出する加算器と、加算器の出力を平滑する第2
のローパスフィルタと、第2のローパスフィルタの出力
に基づき量子化器の基準レベルを選択する選択回路とを
備える。
に本発明のD級電力増幅器は、入力信号を2値信号に変
換する量子化器を持つΔΣ変調器と、ΔΣ変調器の出力
を電力増幅するパワースイッチと、パワースイッチの出
力を平滑する第1のローパスフィルタと、ΔΣ変調器の
出力を遅延するディレイと、パワースイッチの出力振幅
を減衰する減衰器と、ディレイの出力と減衰器の出力と
の差を算出する加算器と、加算器の出力を平滑する第2
のローパスフィルタと、第2のローパスフィルタの出力
に基づき量子化器の基準レベルを選択する選択回路とを
備える。
【0012】これにより、パワースイッチで発生する波
形歪みをキャンセル可能なD級電力増幅器が得られる。
形歪みをキャンセル可能なD級電力増幅器が得られる。
【0013】
【発明の実施の形態】本発明は、入力信号を2値信号に
変換する量子化器を持つΔΣ変調器と、前記ΔΣ変調器
の出力を電力増幅するパワースイッチと、前記パワース
イッチの出力を平滑する第1のローパスフィルタと、前
記ΔΣ変調器の出力を遅延するディレイと、前記パワー
スイッチの出力振幅を減衰する減衰器と、前記ディレイ
の出力と前記減衰器の出力との差を算出する加算器と、
前記加算器の出力を平滑する第2のローパスフィルタ
と、前記第2のローパスフィルタの出力に基づき前記量
子化器の基準レベルを選択する選択回路とを備えたD級
電力増幅器としたもので、これにより、以下の様な作用
を有する。即ち、入力信号は量子化器を持つΔΣ変調器
で2値信号に変換される。この2値信号はパワースイッ
チで電力増幅され、第1のローパスフィルタで平滑され
負荷に供給される。一方、ディレイはΔΣ変調器の出力
を遅延し、減衰器はパワースイッチの出力振幅をディレ
イの出力振幅と同等に減衰する。そして、加算器はディ
レイの出力と減衰器の出力との差を算出し、第2のロー
パスフィルタでこれを平滑することでパワースイッチで
発生した波形歪を検出する。選択回路はこの波形歪量に
応じて1ビット量子化器の基準レベルを選択する。その
結果、ΔΣ変調器は波形歪をキャンセルするように入力
信号を2値信号に変換する。この様にして、波形歪をキ
ャンセルしている。
変換する量子化器を持つΔΣ変調器と、前記ΔΣ変調器
の出力を電力増幅するパワースイッチと、前記パワース
イッチの出力を平滑する第1のローパスフィルタと、前
記ΔΣ変調器の出力を遅延するディレイと、前記パワー
スイッチの出力振幅を減衰する減衰器と、前記ディレイ
の出力と前記減衰器の出力との差を算出する加算器と、
前記加算器の出力を平滑する第2のローパスフィルタ
と、前記第2のローパスフィルタの出力に基づき前記量
子化器の基準レベルを選択する選択回路とを備えたD級
電力増幅器としたもので、これにより、以下の様な作用
を有する。即ち、入力信号は量子化器を持つΔΣ変調器
で2値信号に変換される。この2値信号はパワースイッ
チで電力増幅され、第1のローパスフィルタで平滑され
負荷に供給される。一方、ディレイはΔΣ変調器の出力
を遅延し、減衰器はパワースイッチの出力振幅をディレ
イの出力振幅と同等に減衰する。そして、加算器はディ
レイの出力と減衰器の出力との差を算出し、第2のロー
パスフィルタでこれを平滑することでパワースイッチで
発生した波形歪を検出する。選択回路はこの波形歪量に
応じて1ビット量子化器の基準レベルを選択する。その
結果、ΔΣ変調器は波形歪をキャンセルするように入力
信号を2値信号に変換する。この様にして、波形歪をキ
ャンセルしている。
【0014】また本発明は、入力信号を2値信号に変換
する量子化器を持つΔΣ変調器と、前記ΔΣ変調器の出
力を電力増幅するパワースイッチと、前記パワースイッ
チの出力を平滑する第1のローパスフィルタと、前記Δ
Σ変調器の出力を遅延するディレイと、前記パワースイ
ッチの出力振幅を減衰する減衰器と、前記ディレイの出
力と前記減衰器の出力との差を算出する加算器と、前記
加算器の出力を平滑する第2のローパスフィルタと、前
記入力信号の振幅と前記第2のローパスフィルタの出力
とに基づき前記量子化器の基準レベルを選択する選択回
路とを備えたD級電力増幅器としたもので、これによ
り、以下の様な作用を有する。即ち、入力信号は量子化
器を持つΔΣ変調器で2値信号に変換される。この2値
信号はパワースイッチで電力増幅され、第1のローパス
フィルタで平滑され負荷に供給される。一方、ディレイ
はΔΣ変調器の出力を遅延し、減衰器はパワースイッチ
の出力振幅をディレイの出力振幅と同等レベルに減衰す
る。そして、加算器はディレイの出力と減衰器の出力と
の差を算出し、第2のローパスフィルタでこれを平滑す
ることでパワースイッチで発生した波形歪を検出する。
そして、選択回路は入力信号の振幅と波形歪量に応じて
1ビット量子化器の基準レベルを選択する。その結果、
ΔΣ変調器は波形歪をキャンセルするように入力信号を
2値信号に変換する。この様にして、波形歪をキャンセ
ルしている。
する量子化器を持つΔΣ変調器と、前記ΔΣ変調器の出
力を電力増幅するパワースイッチと、前記パワースイッ
チの出力を平滑する第1のローパスフィルタと、前記Δ
Σ変調器の出力を遅延するディレイと、前記パワースイ
ッチの出力振幅を減衰する減衰器と、前記ディレイの出
力と前記減衰器の出力との差を算出する加算器と、前記
加算器の出力を平滑する第2のローパスフィルタと、前
記入力信号の振幅と前記第2のローパスフィルタの出力
とに基づき前記量子化器の基準レベルを選択する選択回
路とを備えたD級電力増幅器としたもので、これによ
り、以下の様な作用を有する。即ち、入力信号は量子化
器を持つΔΣ変調器で2値信号に変換される。この2値
信号はパワースイッチで電力増幅され、第1のローパス
フィルタで平滑され負荷に供給される。一方、ディレイ
はΔΣ変調器の出力を遅延し、減衰器はパワースイッチ
の出力振幅をディレイの出力振幅と同等レベルに減衰す
る。そして、加算器はディレイの出力と減衰器の出力と
の差を算出し、第2のローパスフィルタでこれを平滑す
ることでパワースイッチで発生した波形歪を検出する。
そして、選択回路は入力信号の振幅と波形歪量に応じて
1ビット量子化器の基準レベルを選択する。その結果、
ΔΣ変調器は波形歪をキャンセルするように入力信号を
2値信号に変換する。この様にして、波形歪をキャンセ
ルしている。
【0015】また本発明は、入力信号を2値信号に変換
する量子化器を持つΔΣ変調器と、前記ΔΣ変調器の出
力を電力増幅するパワースイッチと、前記パワースイッ
チの出力を平滑する第1のローパスフィルタと、前記Δ
Σ変調器の出力を遅延するディレイと、外部からの制御
信号により減衰量を可変できる前記パワースイッチの出
力振幅を減衰する減衰器と、前記ディレイの出力と前記
減衰器の出力との差を算出する加算器と、前記加算器の
出力を平滑する第2のローパスフィルタと、前記第2の
ローパスフィルタの出力に基づき前記量子化器の基準レ
ベルを選択する選択回路とを備えたD級電力増幅器とし
たもので、これにより、以下の様な作用を有する。即
ち、入力信号は量子化器を持つΔΣ変調器で2値信号に
変換される。この2値信号はパワースイッチで電力増幅
され、第1のローパスフィルタで平滑され負荷に供給さ
れる。一方、ディレイはΔΣ変調器の出力を遅延し、減
衰器の減衰量可変であるため、与えられた減衰量に応じ
てパワースイッチの出力振幅を減衰する。そして、加算
器はディレイの出力と減衰器の出力との差を算出し、第
2のローパスフィルタでこれを平滑することでパワース
イッチで発生した波形歪及びディレイの出力と減衰器の
出力の振幅レベル差を検出する。選択回路はこの波形歪
量及び振幅レベル差に応じて1ビット量子化器の基準レ
ベルを選択する。その結果、ΔΣ変調器は検出した波形
歪がゼロになるように入力信号を2値信号に変換するこ
とで、波形歪をキャンセルしている。また、基準信号と
本電力増幅器に出力信号との振幅レベル差をゼロにする
ように入力信号を2値信号に変換することで電力増幅器
の音量制御をしている。
する量子化器を持つΔΣ変調器と、前記ΔΣ変調器の出
力を電力増幅するパワースイッチと、前記パワースイッ
チの出力を平滑する第1のローパスフィルタと、前記Δ
Σ変調器の出力を遅延するディレイと、外部からの制御
信号により減衰量を可変できる前記パワースイッチの出
力振幅を減衰する減衰器と、前記ディレイの出力と前記
減衰器の出力との差を算出する加算器と、前記加算器の
出力を平滑する第2のローパスフィルタと、前記第2の
ローパスフィルタの出力に基づき前記量子化器の基準レ
ベルを選択する選択回路とを備えたD級電力増幅器とし
たもので、これにより、以下の様な作用を有する。即
ち、入力信号は量子化器を持つΔΣ変調器で2値信号に
変換される。この2値信号はパワースイッチで電力増幅
され、第1のローパスフィルタで平滑され負荷に供給さ
れる。一方、ディレイはΔΣ変調器の出力を遅延し、減
衰器の減衰量可変であるため、与えられた減衰量に応じ
てパワースイッチの出力振幅を減衰する。そして、加算
器はディレイの出力と減衰器の出力との差を算出し、第
2のローパスフィルタでこれを平滑することでパワース
イッチで発生した波形歪及びディレイの出力と減衰器の
出力の振幅レベル差を検出する。選択回路はこの波形歪
量及び振幅レベル差に応じて1ビット量子化器の基準レ
ベルを選択する。その結果、ΔΣ変調器は検出した波形
歪がゼロになるように入力信号を2値信号に変換するこ
とで、波形歪をキャンセルしている。また、基準信号と
本電力増幅器に出力信号との振幅レベル差をゼロにする
ように入力信号を2値信号に変換することで電力増幅器
の音量制御をしている。
【0016】以下、本発明の実施の形態について、図面
を参照しながら説明する。 (実施の形態1)図1は本発明の実施の形態1における
D級電力増幅器のブロック図を示す。図1において、1
01は入力端子、102は入力端子101からの入力信
号を2値信号に変換するΔΣ変調器であり、103は量
子化器、104は量子化器103で発生した量子化誤差
を算出する加算器、105は量子化誤差の周波数特性を
制御するループフィルタ、106は入力信号とループフ
ィルタ105の出力の差を算出する加算器で、ΔΣ変調
器102を構成する。107はΔΣ変調器102の出力
信号を電力増幅するパワースイッチ、108はパワース
イッチ107の出力信号を平滑するローパスフィルタ、
109はローパスフィルタ108の出力をスピーカ等の
負荷に供給する出力端子、110はパワースイッチ10
7の出力振幅を所定レベルに減衰する減衰器、111は
ΔΣ変調器102の出力をパワースイッチ107の伝播
遅延時間だけ遅延させるディレイ、112は減衰器11
0とディレイ111の差を算出する加算器、113は加
算器112の出力を平滑するローパスフィルタ、114
はローパスフィルタ113の出力に基づき量子化器10
3の基準レベルを選択する選択回路である。
を参照しながら説明する。 (実施の形態1)図1は本発明の実施の形態1における
D級電力増幅器のブロック図を示す。図1において、1
01は入力端子、102は入力端子101からの入力信
号を2値信号に変換するΔΣ変調器であり、103は量
子化器、104は量子化器103で発生した量子化誤差
を算出する加算器、105は量子化誤差の周波数特性を
制御するループフィルタ、106は入力信号とループフ
ィルタ105の出力の差を算出する加算器で、ΔΣ変調
器102を構成する。107はΔΣ変調器102の出力
信号を電力増幅するパワースイッチ、108はパワース
イッチ107の出力信号を平滑するローパスフィルタ、
109はローパスフィルタ108の出力をスピーカ等の
負荷に供給する出力端子、110はパワースイッチ10
7の出力振幅を所定レベルに減衰する減衰器、111は
ΔΣ変調器102の出力をパワースイッチ107の伝播
遅延時間だけ遅延させるディレイ、112は減衰器11
0とディレイ111の差を算出する加算器、113は加
算器112の出力を平滑するローパスフィルタ、114
はローパスフィルタ113の出力に基づき量子化器10
3の基準レベルを選択する選択回路である。
【0017】図2は、本実施の形態のD級電力増幅器の
動作の説明図であり、パワースイッチ107で発生する
波形歪に関する説明図である。図2において、破線は理
想波形、実線は実際の波形であり、同図(a)は電源リ
ップルによる波形歪の場合、(b)はスイッチングに伴
うオーバーシュートやリンギング等による波形歪の場合
を示す。
動作の説明図であり、パワースイッチ107で発生する
波形歪に関する説明図である。図2において、破線は理
想波形、実線は実際の波形であり、同図(a)は電源リ
ップルによる波形歪の場合、(b)はスイッチングに伴
うオーバーシュートやリンギング等による波形歪の場合
を示す。
【0018】図3は、本実施の形態のD級電力増幅器の
動作の説明図であり、量子化器103の基準レベルを変
化させた時の出力波形を示す。図3において、(a)は
量子化器の基準レベルがゼロの場合、(b)は量子化器
の基準レベルが正の場合、(c)は量子化器の基準レベ
ルが負の場合を示す。
動作の説明図であり、量子化器103の基準レベルを変
化させた時の出力波形を示す。図3において、(a)は
量子化器の基準レベルがゼロの場合、(b)は量子化器
の基準レベルが正の場合、(c)は量子化器の基準レベ
ルが負の場合を示す。
【0019】図4は、本実施の形態のD級電力増幅器の
動作の説明図であり、パワースイッチ107の波形歪と
量子化器103の基準レベルの対応を示す。図4におい
て、(a)はパワースイッチ107の波形歪(破線は理
想波形、実線は実際の波形)、(b)は検出した波形歪
(ローパスフィルタ113の出力)、(c)は量子化器
103の基準レベル(選択回路114の出力)である。
動作の説明図であり、パワースイッチ107の波形歪と
量子化器103の基準レベルの対応を示す。図4におい
て、(a)はパワースイッチ107の波形歪(破線は理
想波形、実線は実際の波形)、(b)は検出した波形歪
(ローパスフィルタ113の出力)、(c)は量子化器
103の基準レベル(選択回路114の出力)である。
【0020】図5は、本実施の形態のD級電力増幅器で
の選択回路114と量子化器103の実際の構成例を示
すブロック図である。図5において、(a)は入力端子
101からの入力信号がアナログ信号の場合、(b)は
入力信号がディジタル信号の場合を示す。
の選択回路114と量子化器103の実際の構成例を示
すブロック図である。図5において、(a)は入力端子
101からの入力信号がアナログ信号の場合、(b)は
入力信号がディジタル信号の場合を示す。
【0021】この様に構成された本実施の形態のD級電
力増幅器について、以下その動作について説明する。
力増幅器について、以下その動作について説明する。
【0022】入力端子101から入力信号が入力され
る。ここでは、オーディオ用のD級電力増幅器を想定す
れば、この入力信号は、オーディオ信号であり、その信
号はアナログ信号であってもディジタル信号(PCM信
号)であっても基本的な処理は変わらなく、ΔΣ変調器
102を構成する103〜106の各ブロックがアナロ
グ構成かディジタル構成であるかの違いである。以下、
量子化器103の出力が1ビット(2値)の場合を例に取
り説明するが、量子化器が多値の場合も量子化器の後に
パルス幅変調(PWM)器を設け、多値信号を2値信号
に変換すれば同様の結果になる。
る。ここでは、オーディオ用のD級電力増幅器を想定す
れば、この入力信号は、オーディオ信号であり、その信
号はアナログ信号であってもディジタル信号(PCM信
号)であっても基本的な処理は変わらなく、ΔΣ変調器
102を構成する103〜106の各ブロックがアナロ
グ構成かディジタル構成であるかの違いである。以下、
量子化器103の出力が1ビット(2値)の場合を例に取
り説明するが、量子化器が多値の場合も量子化器の後に
パルス幅変調(PWM)器を設け、多値信号を2値信号
に変換すれば同様の結果になる。
【0023】ΔΣ変調器102は、加算器104が量子
化器103の入出力信号の差を算出することで量子化器
103に発生する量子化誤差を検出し、ループフィルタ
105で量子化誤差の周波数特性を処理し、加算器10
6で入力信号に加算し、量子化器103で2値信号に変
化する。この処理で、入力信号を2値信号に変換する際
に量子化器103で発生する量子化誤差の周波数特性を
制御し可聴域でのSN比を大きくしている。
化器103の入出力信号の差を算出することで量子化器
103に発生する量子化誤差を検出し、ループフィルタ
105で量子化誤差の周波数特性を処理し、加算器10
6で入力信号に加算し、量子化器103で2値信号に変
化する。この処理で、入力信号を2値信号に変換する際
に量子化器103で発生する量子化誤差の周波数特性を
制御し可聴域でのSN比を大きくしている。
【0024】次に、パワースイッチ107はΔΣ変調器
102の出力信号を電力増幅する。そして、ローパスフ
ィルタ108は電力増幅された2値信号を平滑してアナ
ログ信号に変換し、出力端子109を介して負荷に電力
を供給する。この様にして、D級電力増幅器は、入力信
号を一度2値信号に変換して電力増幅するため、電力増
幅するパワーデバイスは飽和動作となり損失が発生しな
い。そのため電力効率の高い電力増幅器が構成できる。
102の出力信号を電力増幅する。そして、ローパスフ
ィルタ108は電力増幅された2値信号を平滑してアナ
ログ信号に変換し、出力端子109を介して負荷に電力
を供給する。この様にして、D級電力増幅器は、入力信
号を一度2値信号に変換して電力増幅するため、電力増
幅するパワーデバイスは飽和動作となり損失が発生しな
い。そのため電力効率の高い電力増幅器が構成できる。
【0025】一方、パワースイッチ107が2値信号を
電力増幅する際、図2に示す様に電源リップルによる波
形歪やスイッチングに伴い発生するオーバーシュート、
リンギング等の波形歪が発生する。そこで、この波形歪
を検出するために、減衰器110はパワースイッチ10
7の出力信号をディレイ111の出力信号の振幅レベル
と同等レベルまで減衰させる。ディレイ111はパワー
スイッチ107の伝播遅延時間だけ、ΔΣ変調器102
の出力信号を遅延させる。そして、加算器112で減衰
器110とディレイ111の出力信号の差を算出する。
そして、ローパスフィルタ113は加算器112の出力
信号を平滑し、波形歪を検出する。選択回路114は、
ローパスフィルタ113の出力であるパワースイッチ1
07で発生した波形歪の大きさに応じて、量子化器10
3の基準レベルを選択する。
電力増幅する際、図2に示す様に電源リップルによる波
形歪やスイッチングに伴い発生するオーバーシュート、
リンギング等の波形歪が発生する。そこで、この波形歪
を検出するために、減衰器110はパワースイッチ10
7の出力信号をディレイ111の出力信号の振幅レベル
と同等レベルまで減衰させる。ディレイ111はパワー
スイッチ107の伝播遅延時間だけ、ΔΣ変調器102
の出力信号を遅延させる。そして、加算器112で減衰
器110とディレイ111の出力信号の差を算出する。
そして、ローパスフィルタ113は加算器112の出力
信号を平滑し、波形歪を検出する。選択回路114は、
ローパスフィルタ113の出力であるパワースイッチ1
07で発生した波形歪の大きさに応じて、量子化器10
3の基準レベルを選択する。
【0026】ところで、量子化器103は1ビットの量
子化器であれば、入力信号を量子化する際の基準レベル
は通常ゼロであり、入力信号レベルがゼロ以上の場合は
+1を、負の場合は−1を出力し、入力信号を振幅±1
のパルス列に変換する。これをパワースイッチ107で
増幅し、ローパスフィルタ108で平滑することでパル
ス列の平均値が出力され、所望する電力増幅されたアナ
ログのオーディオ信号が得られる。即ちパルス列の平均
値が出力のオーディオ信号波形になる。そのため、図3
に示す様に量子化器103の基準レベルをゼロから正に
するとパルス列の平均値は負の方向に、基準レベルをゼ
ロから負にするとパルス列の平均値は正の方向に大きく
なる。そこで、図4に示す様に、検出した波形歪の大き
さに応じて、波形歪をキャンセルする方向に(波形歪の
振幅が正ならば、基準レベルをゼロから正方向に、負な
らばゼロから負方向に)変化させることで量子化器10
3の基準レベルを変化させ、ローパスフィルタ108の
出力から波形歪を除去する。すなわち、検出した波形歪
をキャンセルするように入力信号を2値信号に変換して
いる。
子化器であれば、入力信号を量子化する際の基準レベル
は通常ゼロであり、入力信号レベルがゼロ以上の場合は
+1を、負の場合は−1を出力し、入力信号を振幅±1
のパルス列に変換する。これをパワースイッチ107で
増幅し、ローパスフィルタ108で平滑することでパル
ス列の平均値が出力され、所望する電力増幅されたアナ
ログのオーディオ信号が得られる。即ちパルス列の平均
値が出力のオーディオ信号波形になる。そのため、図3
に示す様に量子化器103の基準レベルをゼロから正に
するとパルス列の平均値は負の方向に、基準レベルをゼ
ロから負にするとパルス列の平均値は正の方向に大きく
なる。そこで、図4に示す様に、検出した波形歪の大き
さに応じて、波形歪をキャンセルする方向に(波形歪の
振幅が正ならば、基準レベルをゼロから正方向に、負な
らばゼロから負方向に)変化させることで量子化器10
3の基準レベルを変化させ、ローパスフィルタ108の
出力から波形歪を除去する。すなわち、検出した波形歪
をキャンセルするように入力信号を2値信号に変換して
いる。
【0027】さらに、選択回路114と量子化器103
の具体的なブロックを図5を用いて説明する。入力信号
がアナログの場合、量子化器103はコンパレータで実
現できる。従って、図5(a)に示す様に選択回路11
4はローパスフィルタ113の出力に応じてコンパレー
タの基準レベルを制御すれば良い。
の具体的なブロックを図5を用いて説明する。入力信号
がアナログの場合、量子化器103はコンパレータで実
現できる。従って、図5(a)に示す様に選択回路11
4はローパスフィルタ113の出力に応じてコンパレー
タの基準レベルを制御すれば良い。
【0028】また、入力信号がディジタルの場合、図5
(b)に示す様に選択回路114は、ローパスフィルタ
113の出力をA/D変換器でディジタル信号に変換
し、このディジタル信号に基づきデコーダでデコードし
て、量子化器103の基準レベルを決定する。ここで、
波形歪のレベルは、パワースイッチ103の出力レベル
に比べて小さいためA/D変換器の分解能は数ビットで
よい。
(b)に示す様に選択回路114は、ローパスフィルタ
113の出力をA/D変換器でディジタル信号に変換
し、このディジタル信号に基づきデコーダでデコードし
て、量子化器103の基準レベルを決定する。ここで、
波形歪のレベルは、パワースイッチ103の出力レベル
に比べて小さいためA/D変換器の分解能は数ビットで
よい。
【0029】以上の様に、本実施の形態では、パワース
イッチ107で発生する波形歪を検出し、波形歪のレベ
ルに応じて量子化器103の基準レベルを制御し、ΔΣ
変調器102で波形歪をキャンセルするように入力信号
を2値化する簡単な構成で、波形歪を除去している。そ
の結果、低歪率で電力損失が少ないD級電力増幅器を構
成している。
イッチ107で発生する波形歪を検出し、波形歪のレベ
ルに応じて量子化器103の基準レベルを制御し、ΔΣ
変調器102で波形歪をキャンセルするように入力信号
を2値化する簡単な構成で、波形歪を除去している。そ
の結果、低歪率で電力損失が少ないD級電力増幅器を構
成している。
【0030】(実施の形態2)次に図6に、本発明の実
施の形態2によるD級電力増幅器のブロック図を示す。
図6において、601は入力端子、602は入力端子6
01からの入力信号を2値信号に変換するΔΣ変調器で
あり、603は量子化器、604は量子化器603で発
生した量子化誤差を算出する加算器、605は量子化誤
差の周波数特性を制御するループフィルタ、606は入
力信号とループフィルタ605の出力の差を算出する加
算器で、ΔΣ変調器602を構成する。607はΔΣ変
調器602の出力信号を電力増幅するパワースイッチ、
608はパワースイッチ607の出力信号を平滑するロ
ーパスフィルタ、609はローパスフィルタ608の出
力を負荷に供給する出力端子、610はパワースイッチ
607の出力振幅を所定レベルに減衰する減衰器、61
1はΔΣ変調器602の出力をパワースイッチ607の
伝播遅延時間だけ遅延させるディレイ、612は減衰器
610とディレイ611の差を算出する加算器、613
は加算器612の出力を平滑するローパスフィルタ、6
14は入力信号とローパスフィルタ613の出力とに基
づき量子化器603の基準レベルを選択する選択回路で
ある。
施の形態2によるD級電力増幅器のブロック図を示す。
図6において、601は入力端子、602は入力端子6
01からの入力信号を2値信号に変換するΔΣ変調器で
あり、603は量子化器、604は量子化器603で発
生した量子化誤差を算出する加算器、605は量子化誤
差の周波数特性を制御するループフィルタ、606は入
力信号とループフィルタ605の出力の差を算出する加
算器で、ΔΣ変調器602を構成する。607はΔΣ変
調器602の出力信号を電力増幅するパワースイッチ、
608はパワースイッチ607の出力信号を平滑するロ
ーパスフィルタ、609はローパスフィルタ608の出
力を負荷に供給する出力端子、610はパワースイッチ
607の出力振幅を所定レベルに減衰する減衰器、61
1はΔΣ変調器602の出力をパワースイッチ607の
伝播遅延時間だけ遅延させるディレイ、612は減衰器
610とディレイ611の差を算出する加算器、613
は加算器612の出力を平滑するローパスフィルタ、6
14は入力信号とローパスフィルタ613の出力とに基
づき量子化器603の基準レベルを選択する選択回路で
ある。
【0031】図7は、本実施の形態のD級電力増幅器で
の選択回路614の構成例を示すブロック図である。図
7において、(a)は入力信号がアナログの場合、
(b)は入力信号がディジタルの場合である。図7
(a)において、701はΔΣ変調器602とパワース
イッチ607の伝播遅延時間だけ入力端子601からの
入力信号を遅延させるディレイ、702は入力信号のレ
ベルが所定のレベル以上か否かを判定するレベル判定
器、703はレベル判定器702の出力によりゲインが
決定され、ローパスフィルタ613の出力を増幅する可
変ゲインアンプである。
の選択回路614の構成例を示すブロック図である。図
7において、(a)は入力信号がアナログの場合、
(b)は入力信号がディジタルの場合である。図7
(a)において、701はΔΣ変調器602とパワース
イッチ607の伝播遅延時間だけ入力端子601からの
入力信号を遅延させるディレイ、702は入力信号のレ
ベルが所定のレベル以上か否かを判定するレベル判定
器、703はレベル判定器702の出力によりゲインが
決定され、ローパスフィルタ613の出力を増幅する可
変ゲインアンプである。
【0032】また、図7(b)において、704はΔΣ
変調器602とパワースイッチ607の伝播遅延時間だ
け入力端子601からの入力信号を遅延させるディレ
イ、705は入力信号のレベルが所定のレベル以上か否
かを判定するレベル判定器、706はローパスフィルタ
613の出力をディジタル信号に変換するA/D変換器
(図では単にA/Dと記す)、707はA/D変換器7
06とレベル判定器705の出力に基づいて量子化器6
03の基準レベルを決定するデコーダである。
変調器602とパワースイッチ607の伝播遅延時間だ
け入力端子601からの入力信号を遅延させるディレ
イ、705は入力信号のレベルが所定のレベル以上か否
かを判定するレベル判定器、706はローパスフィルタ
613の出力をディジタル信号に変換するA/D変換器
(図では単にA/Dと記す)、707はA/D変換器7
06とレベル判定器705の出力に基づいて量子化器6
03の基準レベルを決定するデコーダである。
【0033】この様に構成された本実施の形態のD級電
力増幅器について、以下その動作について説明する。
力増幅器について、以下その動作について説明する。
【0034】図6において、選択回路614以外の構成
要件は、図1に示した実施の形態1と同一の動作を行う
ものとする。よって、図1と異なる動作についてのみ、
説明を行う。選択回路614は、ローパスフィルタ61
3の出力と入力端子601からの入力信号に基づき量子
化器603の基準レベルを選択する。具体的には選択回
路614は、図7に示すような構成ブロックで構成でき
る。
要件は、図1に示した実施の形態1と同一の動作を行う
ものとする。よって、図1と異なる動作についてのみ、
説明を行う。選択回路614は、ローパスフィルタ61
3の出力と入力端子601からの入力信号に基づき量子
化器603の基準レベルを選択する。具体的には選択回
路614は、図7に示すような構成ブロックで構成でき
る。
【0035】まず入力信号が、アナログ信号の場合につ
いて説明する。図7(a)に示す様に、入力信号はディ
レイ701でΔΣ変調器602及びパワースイッチ60
7の伝播遅延時間の和に相当する時間遅延される。そし
て、レベル判定器702は入力信号のレベルが所定のレ
ベル以上か否かを判定する。一方、可変ゲインアンプ7
03は外部からのゲイン制御信号によりゲインを変化で
きる。ここでは、レベル判定器702の出力で可変ゲイ
ンアンプ703のゲインを制御する。そして、ローパス
フィルタ613の出力を増幅し、図4(a)に示した様
に、量子化器603の基準レベルを決定する。ここで、
可変ゲインアンプ703は、入力信号のレベルが所定レ
ベル以上の場合、ゲインを小さくし、所定レベル未満の
場合はゲインを大きくする様な構成を持つ。
いて説明する。図7(a)に示す様に、入力信号はディ
レイ701でΔΣ変調器602及びパワースイッチ60
7の伝播遅延時間の和に相当する時間遅延される。そし
て、レベル判定器702は入力信号のレベルが所定のレ
ベル以上か否かを判定する。一方、可変ゲインアンプ7
03は外部からのゲイン制御信号によりゲインを変化で
きる。ここでは、レベル判定器702の出力で可変ゲイ
ンアンプ703のゲインを制御する。そして、ローパス
フィルタ613の出力を増幅し、図4(a)に示した様
に、量子化器603の基準レベルを決定する。ここで、
可変ゲインアンプ703は、入力信号のレベルが所定レ
ベル以上の場合、ゲインを小さくし、所定レベル未満の
場合はゲインを大きくする様な構成を持つ。
【0036】ところで、パワースイッチ607に発生し
た波形歪を要因とする出力端子609に出力される歪
は、入力信号レベルが小さい場合、この歪がSN比に及
ぼす影響は大きい。逆に入力信号レベルが大きい場合、
この歪がSN比に及ぼす影響は小さい。そこで、入力信
号レベルが小さい場合、可変ゲインアンプ703のゲイ
ンを大きくしてエラー信号(波形歪)を増幅し、パワー
スイッチ607に発生した波形歪をキャンセルする構成
をとっている。
た波形歪を要因とする出力端子609に出力される歪
は、入力信号レベルが小さい場合、この歪がSN比に及
ぼす影響は大きい。逆に入力信号レベルが大きい場合、
この歪がSN比に及ぼす影響は小さい。そこで、入力信
号レベルが小さい場合、可変ゲインアンプ703のゲイ
ンを大きくしてエラー信号(波形歪)を増幅し、パワー
スイッチ607に発生した波形歪をキャンセルする構成
をとっている。
【0037】次に入力信号が、ディジタル信号の場合に
ついて説明する。図7(b)に示す様に、入力信号はデ
ィレイ704でΔΣ変調器602及びパワースイッチ6
07の伝播遅延時間の和に相当する時間遅延される。そ
して、レベル判定器705は入力信号のレベルが所定の
レベル以上か否かを判定する。また、A/D変換器70
6はローパスフィルタ613の出力をディジタル信号に
変換する。A/D変換器706の出力とレベル判定器7
05の出力に基づきデコーダ707は量子化器603の
基準レベルをデコードする。ここで、図7(a)と同様
に入力信号レベルが小さい場合は、パワースイッチで発
生した波形歪を強く打ち消す方向に量子化器603の基
準レベルをデコードする構成をとっている。
ついて説明する。図7(b)に示す様に、入力信号はデ
ィレイ704でΔΣ変調器602及びパワースイッチ6
07の伝播遅延時間の和に相当する時間遅延される。そ
して、レベル判定器705は入力信号のレベルが所定の
レベル以上か否かを判定する。また、A/D変換器70
6はローパスフィルタ613の出力をディジタル信号に
変換する。A/D変換器706の出力とレベル判定器7
05の出力に基づきデコーダ707は量子化器603の
基準レベルをデコードする。ここで、図7(a)と同様
に入力信号レベルが小さい場合は、パワースイッチで発
生した波形歪を強く打ち消す方向に量子化器603の基
準レベルをデコードする構成をとっている。
【0038】以上の様に、本実施の形態では、パワース
イッチ607で発生する波形歪を検出し、波形歪のレベ
ル及び入力信号レベルに応じて量子化器603の基準レ
ベルを制御し、ΔΣ変調器602でこの波形歪をキャン
セルするように入力信号を2値信号に変換する簡単な構
成で、波形歪を除去している。その結果、小信号時でも
低歪率で、電力損失が少ないD級電力増幅器を構成して
いる。
イッチ607で発生する波形歪を検出し、波形歪のレベ
ル及び入力信号レベルに応じて量子化器603の基準レ
ベルを制御し、ΔΣ変調器602でこの波形歪をキャン
セルするように入力信号を2値信号に変換する簡単な構
成で、波形歪を除去している。その結果、小信号時でも
低歪率で、電力損失が少ないD級電力増幅器を構成して
いる。
【0039】(実施の形態3)次に図8に、本発明の実
施の形態3のD級電力増幅器のブロック図を示す。
施の形態3のD級電力増幅器のブロック図を示す。
【0040】図8において、801は入力端子、802
は入力端子801からの入力信号を2値信号に変換する
ΔΣ変調器であり、803は量子化器、804は量子化
器803で発生した量子化誤差を算出する加算器、80
5は量子化誤差の周波数特性を制御するループフィル
タ、806は入力信号とループフィルタ805の出力の
差を算出する加算器で、ΔΣ変調器802を構成する。
807はΔΣ変調器802の出力信号を電力増幅するパ
ワースイッチ、808はパワースイッチ807の出力信
号を平滑するローパスフィルタ、809はローパスフィ
ルタ808の出力を負荷に供給する出力端子、810は
パワースイッチ807の出力振幅を所定レベルに減衰す
る減衰器、811はΔΣ変調器802の出力をパワース
イッチ807の伝播遅延時間だけ遅延させるディレイ、
812は減衰器810とディレイ811の差を算出する
加算器、813は加算器812の出力を平滑するローパ
スフィルタ、814はローパスフィルタ813の出力に
基づき量子化器803の基準レベルを選択する選択回
路、815は減衰器810の減衰量を制御する制御信号
を入力する入力端子である。
は入力端子801からの入力信号を2値信号に変換する
ΔΣ変調器であり、803は量子化器、804は量子化
器803で発生した量子化誤差を算出する加算器、80
5は量子化誤差の周波数特性を制御するループフィル
タ、806は入力信号とループフィルタ805の出力の
差を算出する加算器で、ΔΣ変調器802を構成する。
807はΔΣ変調器802の出力信号を電力増幅するパ
ワースイッチ、808はパワースイッチ807の出力信
号を平滑するローパスフィルタ、809はローパスフィ
ルタ808の出力を負荷に供給する出力端子、810は
パワースイッチ807の出力振幅を所定レベルに減衰す
る減衰器、811はΔΣ変調器802の出力をパワース
イッチ807の伝播遅延時間だけ遅延させるディレイ、
812は減衰器810とディレイ811の差を算出する
加算器、813は加算器812の出力を平滑するローパ
スフィルタ、814はローパスフィルタ813の出力に
基づき量子化器803の基準レベルを選択する選択回
路、815は減衰器810の減衰量を制御する制御信号
を入力する入力端子である。
【0041】図9は、本実施の形態のD級電力増幅器の
動作説明図であり、同図(a)は減衰器810の出力と
ディレイ811の出力の信号振幅レベルが等しい場合、
(b)は減衰器810の出力がディレイ811の出力よ
り信号振幅レベルが大きい場合について示している。
動作説明図であり、同図(a)は減衰器810の出力と
ディレイ811の出力の信号振幅レベルが等しい場合、
(b)は減衰器810の出力がディレイ811の出力よ
り信号振幅レベルが大きい場合について示している。
【0042】この様に構成された本実施の形態のD級電
力増幅器について、以下その動作について説明する。
力増幅器について、以下その動作について説明する。
【0043】図8において、減衰器810以外の構成要
件は、図1に示した実施の形態1と同一の動作を行うも
のとする。そこで、図1と異なる動作についてのみ説明
を行う。減衰器810は入力端子815からの信号によ
り減衰量が決定され、パワースイッチ807の出力信号
を減衰する。加算器812は減衰器810の出力とディ
レイ811の出力の差を算出し、その出力はローパスフ
ィルタ813で平滑される。この平滑された信号は、デ
ィレイ811と減衰器810の出力振幅レベルの違いに
より振幅値が決定され、出力端子809から出力される
信号と相似な信号にパワースイッチ807で発生した波
形歪みが加算されたものである。この信号レベルに応じ
て選択回路814は量子化器803の基準レベルを決定
する。従って、ΔΣ変調器802はローパスフィルタ8
13の出力がゼロとなるように入力信号を2値信号に変
換する。
件は、図1に示した実施の形態1と同一の動作を行うも
のとする。そこで、図1と異なる動作についてのみ説明
を行う。減衰器810は入力端子815からの信号によ
り減衰量が決定され、パワースイッチ807の出力信号
を減衰する。加算器812は減衰器810の出力とディ
レイ811の出力の差を算出し、その出力はローパスフ
ィルタ813で平滑される。この平滑された信号は、デ
ィレイ811と減衰器810の出力振幅レベルの違いに
より振幅値が決定され、出力端子809から出力される
信号と相似な信号にパワースイッチ807で発生した波
形歪みが加算されたものである。この信号レベルに応じ
て選択回路814は量子化器803の基準レベルを決定
する。従って、ΔΣ変調器802はローパスフィルタ8
13の出力がゼロとなるように入力信号を2値信号に変
換する。
【0044】すなわち、減衰器810の出力振幅レベル
とディレイ811の出力振幅レベルが等しくなるように
減衰器810の減衰量を設定すると、図9(a)に示す
ようにローパスフィルタ813の出力はパワースイッチ
807で発生した波形歪みとなり、この波形歪みをキャ
ンセルするようにΔΣ変調器802は入力信号を2値信
号に変換する。従って、出力端子809には波形歪みが
発生しない。
とディレイ811の出力振幅レベルが等しくなるように
減衰器810の減衰量を設定すると、図9(a)に示す
ようにローパスフィルタ813の出力はパワースイッチ
807で発生した波形歪みとなり、この波形歪みをキャ
ンセルするようにΔΣ変調器802は入力信号を2値信
号に変換する。従って、出力端子809には波形歪みが
発生しない。
【0045】また、減衰器810の出力振幅レベルがデ
ィレイ811の出力振幅レベルよりも大きくなるように
減衰器810の減衰量を設定すると、図9(b)に示す
ようにローパスフィルタ813の出力は、減衰器810
の出力とディレイ811の出力のレベル差に対応した振
幅を持ち、出力端子809から出力される信号に相似な
信号とパワースイッチ807で発生した波形歪みとが加
算された信号となり、この信号をキャンセルするように
ΔΣ変調器802は入力信号を2値信号に変換する。従
って、パワースイッチ807で発生した波形歪みがキャ
ンセルされ出力端子809には波形歪みが発生しない。
また、本実施の形態のD級電力増幅器の出力信号に相似
な信号が帰還されこの信号をキャンセルするように動作
するため、本実施の形態のD級電力増幅器の出力信号レ
ベルを減衰させる動作を行う。従って、減衰器810の
減衰量を制御することにより本第3の実施の形態のD級
電力増幅器の出力振幅レベルを制御できる。
ィレイ811の出力振幅レベルよりも大きくなるように
減衰器810の減衰量を設定すると、図9(b)に示す
ようにローパスフィルタ813の出力は、減衰器810
の出力とディレイ811の出力のレベル差に対応した振
幅を持ち、出力端子809から出力される信号に相似な
信号とパワースイッチ807で発生した波形歪みとが加
算された信号となり、この信号をキャンセルするように
ΔΣ変調器802は入力信号を2値信号に変換する。従
って、パワースイッチ807で発生した波形歪みがキャ
ンセルされ出力端子809には波形歪みが発生しない。
また、本実施の形態のD級電力増幅器の出力信号に相似
な信号が帰還されこの信号をキャンセルするように動作
するため、本実施の形態のD級電力増幅器の出力信号レ
ベルを減衰させる動作を行う。従って、減衰器810の
減衰量を制御することにより本第3の実施の形態のD級
電力増幅器の出力振幅レベルを制御できる。
【0046】また、減衰器810の出力レベルがディレ
イ811の出力レベルよりも小さくなるような減衰器8
10の減衰量はここでは存在しない構成をとる。
イ811の出力レベルよりも小さくなるような減衰器8
10の減衰量はここでは存在しない構成をとる。
【0047】以上の様に、実施の形態3では、パワース
イッチ807で発生する波形歪を検出し、量子化器80
3の基準レベルを制御し、ΔΣ変調器802でこの波形
歪をキャンセルするように入力信号を2値信号に変換す
る簡単な構成で、波形歪を除去している。また、D級電
力増幅器の出力信号に相似な信号で量子化器803の基
準レベルを制御することで、D級電力増幅器の出力信号
の振幅レベルを制御するすなわち、音量制御を行ってい
る。その結果、低歪率で、音量制御可能で、電力損失が
少ないD級電力増幅器を構成している。
イッチ807で発生する波形歪を検出し、量子化器80
3の基準レベルを制御し、ΔΣ変調器802でこの波形
歪をキャンセルするように入力信号を2値信号に変換す
る簡単な構成で、波形歪を除去している。また、D級電
力増幅器の出力信号に相似な信号で量子化器803の基
準レベルを制御することで、D級電力増幅器の出力信号
の振幅レベルを制御するすなわち、音量制御を行ってい
る。その結果、低歪率で、音量制御可能で、電力損失が
少ないD級電力増幅器を構成している。
【0048】
【発明の効果】以上の様に本発明は、パワースイッチで
発生した波形歪を検出し、波形歪のレベルに応じて、Δ
Σ変調器内の量子化器の基準レベルを制御し、波形歪を
キャンセルするようにΔΣ変調器で入力信号を2値信号
に変換することで、簡単な構成で波形歪をキャンセルす
ることができる。そのため、D級電力増幅器の低歪率化
を可能とする効果が得られる。
発生した波形歪を検出し、波形歪のレベルに応じて、Δ
Σ変調器内の量子化器の基準レベルを制御し、波形歪を
キャンセルするようにΔΣ変調器で入力信号を2値信号
に変換することで、簡単な構成で波形歪をキャンセルす
ることができる。そのため、D級電力増幅器の低歪率化
を可能とする効果が得られる。
【0049】また、検出した波形歪レベル及び入力信号
レベルに応じてΔΣ変調器内の量子化器の基準レベルを
制御することで、小信号時でも波形歪をキャンセルする
ことができる。そのため、D級電力増幅器の小信号時の
低歪率化を可能とする効果が得られる。
レベルに応じてΔΣ変調器内の量子化器の基準レベルを
制御することで、小信号時でも波形歪をキャンセルする
ことができる。そのため、D級電力増幅器の小信号時の
低歪率化を可能とする効果が得られる。
【0050】また、量子化器の基準レベルを制御して、
波形歪をキャンセルするような構成を持つが、量子化器
はΔΣ変調器のループ内にあるため、量子化器の基準レ
ベルを制御してもΔΣ変調器の持つSN比は変化しな
い。そのため、D級電力増幅器の高SN比化を可能とす
る効果が得られる。
波形歪をキャンセルするような構成を持つが、量子化器
はΔΣ変調器のループ内にあるため、量子化器の基準レ
ベルを制御してもΔΣ変調器の持つSN比は変化しな
い。そのため、D級電力増幅器の高SN比化を可能とす
る効果が得られる。
【0051】さらに、D級電力増幅器の出力信号に相似
な信号で量子化器の基準レベルを制御することで、D級
電力増幅器の出力信号の振幅レベルを制御するすなわ
ち、音量制御を可能とする効果が得られる。
な信号で量子化器の基準レベルを制御することで、D級
電力増幅器の出力信号の振幅レベルを制御するすなわ
ち、音量制御を可能とする効果が得られる。
【図1】本発明の実施の形態1によるD級電力増幅器の
構成を示すブロック図
構成を示すブロック図
【図2】同D級電力増幅器の動作を説明する動作説明図
【図3】同D級電力増幅器の動作を説明する動作説明図
【図4】同D級電力増幅器の動作を説明する動作説明図
【図5】同D級電力増幅器の選択回路と量子化器の構成
例を示すブロック図
例を示すブロック図
【図6】本発明の実施の形態2によるD級電力増幅器の
構成を示すブロック図
構成を示すブロック図
【図7】同D級電力増幅器の選択回路の構成例を示すブ
ロック図
ロック図
【図8】本発明の実施の形態3によるD級電力増幅器の
構成を示すブロック図
構成を示すブロック図
【図9】同D級電力増幅器の動作を説明する動作説明図
【図10】従来のD級電力増幅器の構成を示すブロック
図
図
101 入力端子 102 ΔΣ変調器 103 量子化器 104、106、112 加算器 105 ループフィルタ 107 パワースイッチ 108、113 ローパスフィルタ 109 出力端子 110 減衰器 111 ディレイ 114 選択回路
Claims (3)
- 【請求項1】 入力信号を2値信号に変換する量子化器
を持つΔΣ変調器と、 前記ΔΣ変調器の出力を電力増幅するパワースイッチ
と、 前記パワースイッチの出力を平滑する第1のローパスフ
ィルタと、 前記ΔΣ変調器の出力を遅延するディレイと、 前記パワースイッチの出力振幅を減衰する減衰器と、 前記ディレイの出力と前記減衰器の出力との差を算出す
る加算器と、 前記加算器の出力を平滑する第2のローパスフィルタ
と、 前記第2のローパスフィルタの出力に基づき前記量子化
器の基準レベルを選択する選択回路とを備えたD級電力
増幅器。 - 【請求項2】 入力信号を2値信号に変換する量子化器
を持つΔΣ変調器と、 前記ΔΣ変調器の出力を電力増幅するパワースイッチ
と、 前記パワースイッチの出力を平滑する第1のローパスフ
ィルタと、 前記ΔΣ変調器の出力を遅延するディレイと、 前記パワースイッチの出力振幅を減衰する減衰器と、 前記ディレイの出力と前記減衰器の出力との差を算出す
る加算器と、 前記加算器の出力を平滑する第2のローパスフィルタ
と、 前記入力信号の振幅と前記第2のローパスフィルタの出
力とに基づき前記量子化器の基準レベルを選択する選択
回路とを備えたD級電力増幅器。 - 【請求項3】 入力信号を2値信号に変換する量子化器
を持つΔΣ変調器と、 前記ΔΣ変調器の出力を電力増幅するパワースイッチ
と、 前記パワースイッチの出力を平滑する第1のローパスフ
ィルタと、 前記ΔΣ変調器の出力を遅延するディレイと、 外部からの制御信号により減衰量を可変できる前記パワ
ースイッチの出力振幅を減衰する減衰器と、 前記ディレイの出力と前記減衰器の出力との差を算出す
る加算器と、 前記加算器の出力を平滑する第2のローパスフィルタ
と、 前記第2のローパスフィルタの出力に基づき前記量子化
器の基準レベルを選択する選択回路とを備えたD級電力
増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01961796A JP3289590B2 (ja) | 1996-02-06 | 1996-02-06 | D級電力増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01961796A JP3289590B2 (ja) | 1996-02-06 | 1996-02-06 | D級電力増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09214259A true JPH09214259A (ja) | 1997-08-15 |
JP3289590B2 JP3289590B2 (ja) | 2002-06-10 |
Family
ID=12004155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01961796A Expired - Fee Related JP3289590B2 (ja) | 1996-02-06 | 1996-02-06 | D級電力増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3289590B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003030373A1 (fr) * | 2001-09-28 | 2003-04-10 | Sony Corporation | Appareil de modulation delta-sigma et appareil d'amplification de signaux |
JP2003110376A (ja) * | 2001-09-28 | 2003-04-11 | Sony Corp | 信号増幅装置 |
JP2006203757A (ja) * | 2005-01-24 | 2006-08-03 | Asahi Kasei Microsystems Kk | デジタルスイッチングアンプ |
WO2007094255A1 (ja) * | 2006-02-14 | 2007-08-23 | Matsushita Electric Industrial Co., Ltd. | D/a変換器 |
KR100805437B1 (ko) * | 2005-09-28 | 2008-02-20 | 야마하 가부시키가이샤 | D급 증폭기 |
JPWO2007010742A1 (ja) * | 2005-07-21 | 2009-01-29 | パイオニア株式会社 | D級電力増幅装置 |
US7515072B2 (en) | 2003-09-25 | 2009-04-07 | International Rectifier Corporation | Method and apparatus for converting PCM to PWM |
JP2012039355A (ja) * | 2010-08-06 | 2012-02-23 | Kddi Corp | Δς変調器及びスイッチングアンプを有する増幅器、プログラム及び方法 |
-
1996
- 1996-02-06 JP JP01961796A patent/JP3289590B2/ja not_active Expired - Fee Related
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003030373A1 (fr) * | 2001-09-28 | 2003-04-10 | Sony Corporation | Appareil de modulation delta-sigma et appareil d'amplification de signaux |
JP2003110376A (ja) * | 2001-09-28 | 2003-04-11 | Sony Corp | 信号増幅装置 |
US7515072B2 (en) | 2003-09-25 | 2009-04-07 | International Rectifier Corporation | Method and apparatus for converting PCM to PWM |
JP2006203757A (ja) * | 2005-01-24 | 2006-08-03 | Asahi Kasei Microsystems Kk | デジタルスイッチングアンプ |
JP4515926B2 (ja) * | 2005-01-24 | 2010-08-04 | 旭化成エレクトロニクス株式会社 | デジタルスイッチングアンプ |
JPWO2007010742A1 (ja) * | 2005-07-21 | 2009-01-29 | パイオニア株式会社 | D級電力増幅装置 |
JP4688175B2 (ja) * | 2005-07-21 | 2011-05-25 | パイオニア株式会社 | D級電力増幅装置 |
KR100805437B1 (ko) * | 2005-09-28 | 2008-02-20 | 야마하 가부시키가이샤 | D급 증폭기 |
WO2007094255A1 (ja) * | 2006-02-14 | 2007-08-23 | Matsushita Electric Industrial Co., Ltd. | D/a変換器 |
US7817074B2 (en) | 2006-02-14 | 2010-10-19 | Panasonic Corporation | D/A converter |
JP4699510B2 (ja) * | 2006-02-14 | 2011-06-15 | パナソニック株式会社 | D/a変換器 |
JP2012039355A (ja) * | 2010-08-06 | 2012-02-23 | Kddi Corp | Δς変調器及びスイッチングアンプを有する増幅器、プログラム及び方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3289590B2 (ja) | 2002-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6795004B2 (en) | Delta-sigma modulation apparatus and signal amplification apparatus | |
US7148829B2 (en) | Delta-sigma modulation circuit with gain control function | |
US20040138769A1 (en) | Digital amplifier and method for adjusting gain of same | |
CN109661778B (zh) | 基于输入信号保真度和输出要求的多路径数字化 | |
GB2553867A (en) | Reconfiguring paths in a multiple path analog-to-digital converter | |
JP4016206B2 (ja) | 音声信号処理装置及び音声信号処理方法 | |
JP2005223717A (ja) | オーディオアンプ | |
US20070054638A1 (en) | Apparatus and method to control audio volume in D class amplifier | |
KR102374789B1 (ko) | 차지 펌프 잡음을 감소시키기 위한 신호 경로의 잡음 전달 함수의 제어 | |
KR100514340B1 (ko) | 디지털 데이터 변환 장치 | |
JP3289590B2 (ja) | D級電力増幅器 | |
JP4675138B2 (ja) | スイッチング増幅器 | |
JP2004088431A (ja) | D級増幅器 | |
JPH11177358A (ja) | Agc回路 | |
JP4964825B2 (ja) | 変調装置、d級増幅装置及び変調方法 | |
JP4461631B2 (ja) | スイッチングアンプ装置 | |
JP3875105B2 (ja) | デジタルスイッチングアンプ | |
JPH07307994A (ja) | スピーカー駆動装置 | |
JP4688175B2 (ja) | D級電力増幅装置 | |
JP3641612B2 (ja) | アナログ信号をディジタル信号に変換する方法及び装置 | |
JPH07283662A (ja) | 電力増幅回路 | |
JP2002141802A (ja) | A/d変換装置 | |
JP3549045B2 (ja) | スイッチング増幅器 | |
JP2006238501A (ja) | デジタルスイッチングアンプ | |
JP2004229215A (ja) | デジタル・スイッチング増幅装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080322 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090322 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100322 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |