JP4964825B2 - 変調装置、d級増幅装置及び変調方法 - Google Patents

変調装置、d級増幅装置及び変調方法 Download PDF

Info

Publication number
JP4964825B2
JP4964825B2 JP2008133978A JP2008133978A JP4964825B2 JP 4964825 B2 JP4964825 B2 JP 4964825B2 JP 2008133978 A JP2008133978 A JP 2008133978A JP 2008133978 A JP2008133978 A JP 2008133978A JP 4964825 B2 JP4964825 B2 JP 4964825B2
Authority
JP
Japan
Prior art keywords
modulation
signal
input
modulator
amplitude
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008133978A
Other languages
English (en)
Other versions
JP2009284200A (ja
Inventor
善光 村橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2008133978A priority Critical patent/JP4964825B2/ja
Publication of JP2009284200A publication Critical patent/JP2009284200A/ja
Application granted granted Critical
Publication of JP4964825B2 publication Critical patent/JP4964825B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Description

本発明は、変調装置、D級増幅装置及び変調方法に関する。
テレビ受像機システム等の音声出力装置に用いられる増幅器には、A級アンプとD級アンプとがある。A級アンプは入力信号を忠実に増幅するが、増幅用トランジスタにおける電力消費が大きく効率がよくないという特徴を有している。一方、一般的なD級増幅装置は、トランジスタのオンオフにより電圧を制御することで効率のよい増幅を行うことができるが、スピーカ電圧値が「0」と「1」の信号に対応する2値や3値などの離散的な電圧値しか現れず忠実な増幅が難しいという特徴がある。
そして、上述のD級アンプの欠点を克服した技術のひとつが、ΔΣ変調方式(ΔΣ方式ともいう)のD級アンプである。図1(a)は、ΔΣ方式のD級アンプの基本的な構成を模式的に示した図である。ΔΣ方式のD級アンプは、公知の技術であるので詳細な説明は省略するが、ΔΣ方式のD級アンプは、音声信号を2値や3値などの離散的な電圧値に量子化する変調器と、それら量子化された信号を増幅するD級アンプである電力増幅部から構成されている。そして、変調器は、積分器群と量子化器を備えており、D級アンプの出力がフィードバックされ、入力信号(入力電圧)との誤差を積分して比較することで、2値信号(または3値信号)を生成及び増幅している。
ところで、テレビ受像機システムのデジタル化、各部品の低コスト化の要求に伴い、オーディオ用D級アンプを、デジタル回路で構成される変調部と、アナログ的要素を含む電力増幅部とに分離した構成が採用される傾向がある。図1(b)は、そのようなΔΣ方式のD級アンプの構成を模式的に示した図である。この構成では、電力増幅部(D級アンプ)からのフィードバックが省略されるため、電力増幅部から発生するデッドタイムや電源電圧変動に起因する歪みやノイズをフィードバックでキャンセルできず、音質に悪影響を及ぼすおそれがある。したがって、電力増幅部からのフィードバックを持たないD級アンプでは、電力増幅部で発生する歪みを予測してキャンセルしたり、歪みやノイズの発生しにくい変調パルスを生成する必要がある。
上記の課題を解決する手法のひとつに、変調率を向上させつつ量子化ノイズを抑制する技術が開示されている(例えば、特許文献1参照)。図2は、特許文献1に開示のノイズシェーピングの機能を有するD級アンプ501の構成を模式的に示している。一般に、ΔΣ方式により変調を行うときに、ノイズシェーピングと呼ばれる技術が用いられる。一般的な量子化器を使って量子化がなされると、全周波数に均等に量子化ノイズが分布する。そこで、ノイズシェーピングにより、可聴帯域外(高周波数領域)に量子化ノイズを形成し、可聴帯域内(低周波数領域)の量子化ノイズを抑圧することで、原信号の精度を改善する。そして、特許文献1に開示の技術では、簡単に動作を説明すると、デジタル入力信号X(z)を、サンプリング周期毎に信号レベル検出手段512でレベル検出し、フィルタ特性制御手段513は、そのレベル検出結果に対応して可変にノイズシェーピングフィルタ517の伝達特性を制御し、前記ノイズシェーピングフィルタ517は、加算器516で信号W(z)と符号反転した信号Y(z)との加算結果として取り出される量子化雑音Q(z)の濾波動作を行って信号S(z)を得、加算器515で入力信号X(z)と加算され信号W(z)となり量子化器514で再量子化され、出力信号Y(z)となる。このように、ノイズシェーピングのフィルタリング特性を可変に制御することで量子化器514において発生するノイズや歪み等を入力信号に対して最適化している。
特開2007−6317号公報
ところで、特許文献1に開示の技術では、量子化器514で発生するノイズや歪をデジタル回路の出力に対して最適化できても、図示されていない電力増幅部で発生するノイズや歪にとって最適とは限らず、場合によっては電力増幅部における歪特性を劣化させるおそれがある。さらにサンプリング周期毎に信号レベルを検出するため、正弦波を入力した場合には周期毎に切替が発生し、その切替が頻出することに伴うノイズが歪特性に悪影響を及ぼす可能性がある。
本発明の目的は、以上のような状況に鑑みなされたもので、その目的は、電力増幅部からのフィードバックを持たないD級アンプにおいて、ノイズや歪みの少ない特性を実現する技術を提供することにある。
本発明に係る装置は、後段に接続される増幅手段にパルス信号を出力する変調装置に関する。この装置は、入力信号を変調処理によって量子化する変調手段と、前記変調手段における前記変調処理を、前記入力信号の振幅に応じて複数の変調処理から選択する変調選択手段と、前記変調処理を選択するときに参照する前記入力信号の振幅に対して、ヒステリシス特性を有する閾値を用いて入力振幅値を判別する入力振幅値判別手段と、を備え、前記変調手段は、特性の異なる複数の変調器を備えて構成されており、前記変調選択手段は、前記複数の変調器のうち、歪特性の良好な変調器を選択し、選択された変調器に前記変調処理を実行させる。
また、前記変調手段は、異なる複数の動作パラメータが設定可能であって、前記変調選択手段は、前記複数の動作パラメータのうち、歪特性の良好な動作パラメータを選択し、選択された動作パラメータによって前記変調手段に前記変調処理を実行させてもよい。
また、前記変調選択手段は、所定周波数以上の正弦波が入力したときに、前記正弦波により周期的な切替動作が発生しないように前記変調処理を選択するための閾値を設定してもよい。
本発明の別の態様は、D級増幅装置に係り、このD級増幅装置は、上記の変調装置と、前記変調装置から出力されるパルス信号を増幅する増幅手段と、を備える。
本発明のさらに別の態様は、後段に接続される増幅工程にパルス信号を出力する変調方法に関する。この方法は、入力信号として音声信号を取得する信号入力工程と、前記音声信号の振幅をもとに、前記音声信号の振幅の値を平滑化して得られる期間を含む判定用信号を生成する判定用信号生成工程と、前記判定用信号をもとに、異なる歪特性を有する複数の変調動作から、前記音声信号を量子化するための変調動作を選択する変調選択工程と、前記入力信号である音声信号を、前記変調選択工程で選択された変調動作により変調してパルス信号を生成する変調信号生成工程と、を有し、前記変調選択工程は、前記変調動作の選択として、歪特性の異なる複数の変調方式から、歪特性の良好な変調方式を選択する
また、前記変調選択工程は、前記変調動作の選択として、所定の変調方式における動作パラメータを、複数から選択してもよい。
また、前記変調選択工程は、所定周波数以上の正弦波が入力したときに、その正弦波により周期的な切替動作が発生しないように前記変調動作を切り替えるための閾値を設定してもよい。
本発明によれば、電力増幅部からのフィードバックを持たないD級アンプにおいて、ノイズや歪みの少ない特性を実現する技術を提供することができる。
次に、本発明を実施するための最良の形態(以下、単に「実施形態」という)を、図面を参照して具体的に説明する。図3は、本実施形態に係るD級増幅器10の構成の概要を模式的に示す機能ブロック図である。図示のように、D級増幅器10は、第1の変調器21a〜第Nの変調器21nからなる変調部20と、変調部20の第1の変調器21a〜第Nの変調器21nを選択的に切り替える変調器選択部30と、変調部20から出力されるパルス信号を増幅するD級増幅手段である電力増幅部40とを備える。
第1〜第Nの変調器21a〜21nは、互いに異なる歪特性を有しており、音声信号を2値または3値の離散的なデジタル信号であるパルス信号に変換し、電力増幅部40に出力する。なお、ここでパルス信号に変換される音声信号は、PCM(Pulse Code Modulation)信号を想定しているが、アナログ信号から直接パルス信号に変換されても良い。また、本実施形態では音声信号について例示しているが、当然に音声信号に限る趣旨ではない。図4は、第1〜第Nの変調器21a〜21nの歪特性を模式的に示した図である。図示のように、第1〜第Nの変調器21a〜21nは、入力信号の振幅に応じて異なる歪特性を備えており、変調器選択部30は、入力信号の振幅に応じて歪み(歪率)が小さい変調器を選択する。図示では、振幅が第1の振幅A1以下のときには、第1の変調器21aが選択され、第1の振幅A1〜第2の振幅A2のときには、第2の変調器21bが選択され、第(n−1)の振幅An−1より大きいときには、第Nの変調器21nが選択される。
変調器選択部30は、上述のように入力の振幅に応じて最も歪率の小さい変調器(21a〜21n)を選択するために変調器切替指令信号を生成する切替制御部31と、切替制御部31の変調器切替指令信号により変調器を選択して電力増幅部40に接続する切替スイッチ32とを備える。
そして、切替制御部31は、予め定められた周波数より高い周波数の正弦波が入力したときに周期毎に切替が発生しないようにヒステリシスを持たせ、切替に伴うノイズを最小限にとどめる。
図5は、上述の動作を実現する切替制御部31の構成を模式的に示す機能ブロック図(回路図)である。なお、以下の説明では、理解を容易にするために、変調部20が第1の変調器21a及び第2の変調器21bの2種類の変調器となっている構成について例示する。
図示のように、切替制御部31は入力振幅値判別器50と、切替信号制御器60とから構成されている。まず、入力振幅値判別器50が、入力の振幅の大きさを求め、判定用入力振幅値として切替信号制御器60に出力する。ここでは、入力信号の瞬時的な変動に伴う切替の頻出を避けるために、エンベロープ波形に変換して振幅を判定する。エンベロープについては、後に図7を参照して詳述する。切替信号制御器60は、その判定用入力振幅値をもとに、所定のヒステリシス特性を有する閾値と比較することで、使用する変調器を決定する。
入力振幅値判別器50は、入力信号を振幅の大きさに変換するため、絶対値変換回路51と、最大値出力回路52と、平滑化回路53と、遅延器54とを備えている。
絶対値変換回路51は、入力信号の大きさ(絶対値)を得るために負の振幅を正の振幅に反転変換する。最大値出力回路52は、後述の平滑化回路53からの信号(エンベロープ)と絶対値変換回路51からの信号の大小を比較して、大きな方の信号を遅延器54に出力する。そして、遅延器54は、入力信号を所定時間遅延させて切替信号制御器60へ出力するとともに、平滑化回路53を介して最大値出力回路52へフィードバック出力する。平滑化回路53は、遅延器54の出力に対して、遅延器54の遅延時間に対応して所定の傾き(比例定数)αで減少させた値をエンベロープとして算出して最大値出力回路52へ出力する。
このような動作を行うことで、入力振幅値判別器50は、エンベロープが反映された信号を入力振幅値として切替信号制御器60へ出力する。
切替信号制御器60は、入力振幅値判別器50から取得した判定用入力振幅値をもとに、第1の変調器21a及び第2の変調器21bのいずれの変調器を使用するか決定し、その決定に基づき切替指令信号を切替スイッチ32へ出力する。ここでは、第1の変調器21a及び第2の変調器21bの切替が頻繁に発生すると、切替に伴うノイズや歪みの影響が大きくなる。そこで、切替の判定に用いる閾値にヒステリシス特性を持たせ、その閾値を下記のように設定する。
図6は、切替制御部31の動作概要を示すチャート図であり、入力信号の振幅値と判定用入力振幅値及び閾値の関係を示した図である。実線が入力信号の振幅、破線が入力信号を反転させた波形の振幅、太線がエンベロープが反映された振幅(判定用入力振幅値)を示している。そして、変調器を切り替えるための閾値として、第1の閾値Tと第2の閾値Tとが設定されている。ここでは、第1の閾値Tは、第2の閾値Tより大きく(T>T)設定されている。そして、判定用入力振幅値が第2の閾値T以上のときには、振幅の大きな信号の変調に適した第2の変調器21bが選択され、第2の閾値T未満のときには振幅の小さな信号に適した第1の変調器21aが選択される。さらに、変調器の切替が頻繁に発生しないように、小さな振幅から大きな振幅に移るときに、つまり、第1の変調器21aが選択されている状態で、第2の閾値Tを超える判定用入力振幅値があったとき、すぐには切り替えず、その判定用入力振幅値が第1の閾値Tに達したときに初めて、第2の変調器21bに切り替える。
例えば、時刻T1以前では、判定用入力振幅値は第2の閾値Tより大きく第2の変調器21bが選択されている。そして、時刻T1において判定用入力振幅値が第2の閾値Tに達したので(図中、交点B1)、第1の変調器21aへ選択が切り替わる。そして、時刻T2において、判定用入力振幅値が第2の閾値Tを超えるが(図中、交点B2)、この時点では、第1の変調器21aのままで切り替わらず、時刻T3において判定用入力振幅値が第1の閾値Tに達したときに(図中、交点B3)、第2の変調器21bが選択される。このような動作を行うことで、小さな振幅への対応が若干遅れても、歪みに対する影響が大きい大きな振幅に対しては、直ちに反応することができる。
ところで、上記第1の閾値Tと第2の閾値Tの設定が不適切の場合、第1の変調器21aと第2の変調器21bの切替が頻繁に発生してしまいノイズや歪みが多くなってしまい品質劣化が起きてしまう。さらに、周期的な同一波形であるにもかかわらず、判定の切替が周期的に発生してしまうこともある。このような現象を、ここでは「判定発振」という。また、上記のエンベロープ(傾きα)が不適切の場合も判定発振が発生するおそれがある。図7は、判定発振による悪影響を説明するための図である。図7(a)は、判定発振が生じているときの、入力信号(判定用入力振幅値)と閾値の関係を示しており、図7(b)はそのときの振幅(出力)と歪率の関係を示している。図示のように、判定発振が発生すると、第1及び第2の変調器21a、21bの特性の良好な部分を選択しているにもかかわらず、著しく特性が劣化してしまう。したがって、特性劣化を防ぐためには、判定発振が発生しないように第1の閾値Tと第2の閾値Tを設定する必要がある。
図8は、第1の閾値Tと第2の閾値Tついて4種類の設定例において、正弦波を入力したときの判定用入力振幅値と第1及び第2の閾値T、Tの関係について示している。まず、図8(a)は、正常な動作がなされていることを示している。入力信号が周期的な波形を有する場合であっても、入力信号をもとに生成された判定用入力振幅値の最小値が、第2の閾値Tを下回ることがないため、変調器が切り替わることはない。
図8(b)は、エンベロープの減衰が速すぎる場合を示している。このように減衰が速すぎると、つまり、減衰量が大きい場合、判定用入力振幅値が第2の閾値Tを下回ってしまい、変調器の切替が周期毎に頻発する。この場合、特性が劣化するおそれがある。なお、図示はしていないが、エンベロープの減衰が遅すぎる場合、小さな振幅の信号の判定が遅れてしまうので、エンベロープの減衰は遅すぎても好ましくなく、エンベロープの減衰量(傾きα)の設定が重要となる。
図8(c)は、第1及び第2の閾値T、Tの間隔が狭い場合を示している。第1及び第2の閾値T、Tの間隔が狭い場合、エンベロープの減衰が適切であっても、やはり、判定発振が起きるおそれがある。また、図示はしないが、第1及び第2の閾値T、Tの間隔が広すぎると、第1の変調器21a及び第2の変調器21bにおいて、切替が遅れるため特性の劣化した部分が使用される期間が長くなってしまうおそれがあり、その場合、劣化した特性が顕在化してしまうことがある。そのため、エンベロープの減衰量(傾きα)の設定と同様に、第1及び第2の閾値T、Tの間隔の設定は重要となる。
図8(d)は、入力周波数が低すぎる場合を示している。ある周波数以下の場合、理論上どうしても必ず起きる現象であり、設計段階で入力信号の最低周波数(「判定発振開始周波数」ともいう)を決定する必要がある。
したがって、第1及び第2の閾値T、Tは、上述のように入力の最低周波数と減衰量(傾きα)を考慮して決める必要がある。
図9は、判定発振の起きる条件の導出手順を説明するための図である。
ここでは、第1の閾値T,減衰量α、最低周波数fを予め与えられたパラメータであるとし、判定発振を起こさない第2の閾値Tの条件を求める。判定発振は、入力正弦波の半周期の期間内において、エンベロープが第1の閾値Tを超え、さらに、エンベロープが第2の閾値Tを下回る場合に発生する。エンベロープが正弦波の絶対値を追従しているとき、エンベロープが第1の閾値Tを超えると判定が切り替わることから、ここでは、振幅T、周波数fの正弦波を境界条件導出に用いる。まず、第2の閾値Tとエンベロープの最下点をとる時刻tLの関係ついて考える。時刻tでは本来負の値となっている正弦波を正の値に変換(反転)されていることに注意すると、次の(1)式の関係を満たす。
Figure 0004964825
また、エンベロープが減衰量αにより減衰を開始する時刻tは、正弦波の傾き(時間に関する微分値)と減衰量αの大きさが一致する条件から次の(2)式が導出される。
Figure 0004964825
さらに、Tは、エンベロープで示される傾きαの直線上の点であるので、次の(3)式のように表すことができる。
Figure 0004964825
判定発振が発生しないようにするためには、上記(1)(2)(3)式から成る非線形方程式を解いてTを求め、さらに、実際のTを上記(3)式で示される値より小さな値に設定する必要がある。
図10〜12に、第1の変調器21aにパルス波のデューティー比を変化させて変調するPWM(Pulse Width Modulation)方式を採用し、第2の変調器21bに一定幅のパルスの密度及び正負により波形を生成して変調するPDM(Pulse Density Modulation)方式を採用した変調部20による歪特性例を示している。図10は、第1の閾値Tと第2の閾値Tが最適に設定されたときの、出力と歪みの関係を示したグラフであり、第1の閾値Tが600mW、第2の閾値Tが300mWに設定されている。図示のように、大きな振幅から小さな振幅へ移るときには、第1の閾値Tで、第1の変調器21aから第2の変調器21bへ切り替わり、歪特性は、出力振幅の大きさに関して全域に亘り最も小さくなっている。一方で、小さな振幅から大きな振幅へ移るときには、第2の閾値Tで、第2の変調器21bから第1の変調器21aに切り替わっている。第1の閾値Tと第2の閾値Tの間に信号があるときには、歪特性は第2の変調器21bの方が小さいが、第1の変調器21aを使用しても十分に許容できるレベルにある。その結果、領域Xに示すように、特性劣化が最小限に抑えることができた。
図11は、第1の閾値Tと第2の閾値Tの間隔が広すぎて設定されたときの、出力と歪みの関係を示したグラフであり、第1の閾値Tが1W、第2の閾値Tの80mWに設定されている。その結果、領域Yに示すように、振幅が第1の閾値Tと第2の閾値Tの間のときに、第1及び第2の変調器21a、21bの特性の悪い部分が大きく顕在化してしまっている。
図12は、第1の閾値Tと第2の閾値Tの間隔が狭すぎて設定されたときの、出力と歪みの関係を示したグラフであり、第1の閾値Tが500mW、第2の閾値Tの400mWに設定されている。この条件では、領域Zに示すように、判定発振が起こり第1の閾値Tと第2の閾値T間の外側の領域、特に大きい側の領域における特性劣化が著しい。理論上の劣化部分を小さくすべく、第1の閾値Tと第2の閾値Tの間隔を狭くしたために、逆に発振が起こり、特性劣化が顕著になってしまっている。
以上、本実施形態の概略効果をまとめると、以下のようになる。
(1)電力増幅部40のフィードバックが無くても歪率の低いD級増幅器10を実現することができる。
(2)安定であることが既知な変調部20(21a〜21n)を切り替えることができるため、不安定に伴う異常な変調動作は発生しない。
(3)切替制御部31は、予め定められた周波数の正弦波より高い周波数が入力されても周期毎に切替が発生しないように設定されているので、切替が頻繁に発生することに伴う不要な雑音を極力抑えることができる。
(4)変調方式として、PDM方式だけでなくPWM方式を選択可能であり、より広い範囲の中から最適化が可能である。
(5)製品の一部改良などのランニングチェンジなどにより、電力増幅部40に用いるスイッチング素子を変更しても、切替制御部31の閾値を変更するだけで、スイッチング素子に対して最適な性能を得ることができる。したがって、スイッチング素子を変更しても容易かつ短時間で性能最適化が実現できる。
以上、本発明を実施形態をもとに説明した。この実施形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
図13は、そのような変形例のD級増幅器110の構成を示す機能ブロック図である。上述のD級増幅器10では、変調部20を切り替えたが、本変形例では、パラメータを切り替える。図示のように、D級増幅器110は、変調器120と、変調器選択部130と、電力増幅部140と、パラメータ部170とを備える。さらに、変調器選択部130は、切替スイッチ132と、切替制御部131とを備える。
パラメータ部170には、振幅に応じて使用すべき第1のパラメータ171a〜第Nのパラメータ171nが記憶されている。そして、上述の実施形態と同様の構成の切替制御部131が、ヒステリシス(エンベロープ)を反映させた判定用入力振幅値を生成し、その判定用入力振幅値と所定の閾値に基づき、変調器120で使用すべきパラメータを決定し、切替スイッチ132により変調器120に設定される。
なお、パラメータとして、例えばノイズシェーピングを行う際のフィルタリング特性や、量子化の際のオーバーサンプリングの周波数(オーバーサンプリング比)がある。さらに、小さな振幅のときに、所定の大きさ及び周波数をもつ励起信号を量子化器の前に印加することで、ノイズ特性を改善できることも知られている。したがって、上記のパラメータとして、励起信号を付加するか否か、また付加するときの励起信号の特性(大きさ及び周波数)が用いられてもよい。
背景技術に係る、D級増幅器の機能ブロック図である。 背景技術に係る、ノイズシェーピングの機能を有するD級アンプの機能ブロック図である。 実施形態に係る、D級増幅器の機能ブロック図である。 実施形態に係る、D級増幅器の第1〜第Nの変調器の歪特性を模式的に示した図である。 実施形態に係る、D級増幅器の切替制御部の機能ブロック図である。 実施形態に係る、D級増幅器の切替制御部の動作概要を示すチャート図である。 実施形態に係る、D級増幅器の判定発振による悪影響を説明するための図である。 実施形態に係る、第1の閾値Tと第2の閾値Tついて4種類の設定例において、正弦波を入力したときの判定用入力振幅値と第1及び第2の閾値T、Tの関係について示す図である。 実施形態に係る、D級増幅器の判定発振の起きる条件の導出手順を説明するための図である。 実施形態に係る、第1の閾値Tと第2の閾値Tが最適に設定されたときの、出力と歪みの関係を示したグラフである。 実施形態に係る、第1の閾値Tと第2の閾値Tの間隔が広すぎて設定されたときの、出力と歪みの関係を示したグラフである。 実施形態に係る、第1の閾値Tと第2の閾値Tの間隔が狭すぎて設定されたときの、出力と歪みの関係を示したグラフである。 実施形態の変形例に係る、D級増幅器の機能ブロック図である。
符号の説明
10 D級増幅器
20 変調部
21a 第1の変調器
21b 第2の変調器
21n 第Nの変調器
30 変調器選択部
31 切替制御部
32 切替スイッチ
40 電力増幅部
50 入力振幅値判別器
51 絶対値変換回路
52 最大値出力回路
53 平滑化回路
54 遅延器
60 切替信号制御器
110 D級増幅器
120 変調器
131 切替制御部
132 切替スイッチ
140 電力増幅部
170 パラメータ部

Claims (7)

  1. 後段に接続される増幅手段にパルス信号を出力する変調装置であって、
    入力信号を変調処理によって量子化する変調手段と、
    前記変調手段における前記変調処理を、前記入力信号の振幅に応じて複数の変調処理か
    ら選択する変調選択手段と、
    前記変調処理を選択するときに参照する前記入力信号の振幅に対して、ヒステリシス特
    性を有する閾値を用いて入力振幅値を判別する入力振幅値判別手段と
    を備え
    前記変調手段は、特性の異なる複数の変調器を備えて構成されており、
    前記変調選択手段は、前記複数の変調器のうち、歪特性の良好な変調器を選択し、選択された変調器に前記変調処理を実行させる
    ことを特徴とする変調装置。
  2. 前記変調手段は、異なる複数の動作パラメータが設定可能であって、
    前記変調選択手段は、前記複数の動作パラメータのうち、歪特性の良好な動作パラメータを選択し、選択された動作パラメータによって前記変調手段に前記変調処理を実行させることを特徴とする請求項1に記載の変調装置。
  3. 前記変調選択手段は、所定周波数以上の正弦波が入力したときに、前記正弦波により周期的な切替動作が発生しないように前記変調処理を選択するための閾値を設定していることを特徴とする請求項1または2に記載の変調装置。
  4. 請求項1からまでのいずれかに記載の変調装置と、
    前記変調装置から出力されるパルス信号を増幅する増幅手段と、
    を備えることを特徴とするD級増幅装置。
  5. 後段に接続される増幅工程にパルス信号を出力する変調方法であって、
    入力信号として音声信号を取得する信号入力工程と、
    前記音声信号の振幅をもとに、前記音声信号の振幅の値を平滑化して得られる期間を含む判定用信号を生成する判定用信号生成工程と、
    前記判定用信号をもとに、異なる歪特性を有する複数の変調動作から、前記音声信号を量子化するための変調動作を選択する変調選択工程と、
    前記入力信号である音声信号を、前記変調選択工程で選択された変調動作により変調してパルス信号を生成する変調信号生成工程と、
    を有し、
    前記変調選択工程は、前記変調動作の選択として、歪特性の異なる複数の変調方式から、歪特性の良好な変調方式を選択することを特徴とする変調方法。
  6. 前記変調選択工程は、前記変調動作の選択として、所定の変調方式における動作パラメータを、複数から選択することを特徴とする請求項5に記載の変調方法。
  7. 前記変調選択工程は、所定周波数以上の正弦波が入力したときに、その正弦波により周期的な切替動作が発生しないように前記変調動作を切り替えるための閾値を設定していることを特徴とする請求項5または6に記載の変調方法。
JP2008133978A 2008-05-22 2008-05-22 変調装置、d級増幅装置及び変調方法 Active JP4964825B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008133978A JP4964825B2 (ja) 2008-05-22 2008-05-22 変調装置、d級増幅装置及び変調方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008133978A JP4964825B2 (ja) 2008-05-22 2008-05-22 変調装置、d級増幅装置及び変調方法

Publications (2)

Publication Number Publication Date
JP2009284200A JP2009284200A (ja) 2009-12-03
JP4964825B2 true JP4964825B2 (ja) 2012-07-04

Family

ID=41454195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008133978A Active JP4964825B2 (ja) 2008-05-22 2008-05-22 変調装置、d級増幅装置及び変調方法

Country Status (1)

Country Link
JP (1) JP4964825B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI407687B (zh) * 2010-05-25 2013-09-01 Elite Semiconductor Esmt 音頻放大器三元調變與四元調變之切換方法
EP3048724B1 (en) * 2010-10-27 2017-06-14 Merus Audio ApS Audio amplifier using multi-level pulse width modulation

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0775291B2 (ja) * 1991-12-02 1995-08-09 松下電器産業株式会社 D級増幅器
JP3875138B2 (ja) * 2002-04-23 2007-01-31 シャープ株式会社 1ビット信号増幅器およびその制御方法、ならびにそれを搭載したオーディオ機器
JP2009100049A (ja) * 2007-10-12 2009-05-07 Sony Ericsson Mobilecommunications Japan Inc 負帰還増幅回路及び無線通信装置

Also Published As

Publication number Publication date
JP2009284200A (ja) 2009-12-03

Similar Documents

Publication Publication Date Title
US6795004B2 (en) Delta-sigma modulation apparatus and signal amplification apparatus
JP4950223B2 (ja) 入力音声信号に超音波信号を加えることによってデジタルアンプの性能を改善するためのシステム及び方法
JP4368920B2 (ja) 積分ノイズ・シェーピングによるデジタルpwm信号発生器を有する装置および方法
US7276963B2 (en) Switching power amplifier and method for amplifying a digital input signal
US7081793B2 (en) High-efficiency amplifier, converter and methods
CN107317559B (zh) 手持式电子装置、声音产生系统及其声音产生的控制方法
JP4122325B2 (ja) 利得制御機能付きデルタシグマ変調回路
KR101060359B1 (ko) 펄스 폭 변조 증폭기 및 자동 이득 제어용 전원신호 제거장치와 방법
JP4016206B2 (ja) 音声信号処理装置及び音声信号処理方法
JP2005223717A (ja) オーディオアンプ
US9136798B2 (en) Method and apparatus for outputting audio signal
US20080278209A1 (en) Method of pulse width modulation signal processing and device including signal processing for pulse width modulation
JP4964825B2 (ja) 変調装置、d級増幅装置及び変調方法
JP4564912B2 (ja) 信号再生装置
JP2014509485A (ja) オーディオ信号出力方法、及びそれによるオーディオ信号出力装置
JP3289590B2 (ja) D級電力増幅器
JP4477623B2 (ja) デジタルパルス幅制御式振動モジュレータ
JPWO2015125195A1 (ja) オーディオ信号増幅装置
JP4021333B2 (ja) デジタル・スイッチング増幅装置
US7034726B2 (en) Data converter
JP2006238256A (ja) 増幅装置
JP6098517B2 (ja) デジタルオーディオアンプ及び電源回路
JP2015519020A (ja) 可変の供給電圧のためのスイッチング増幅器
JP2004266398A (ja) D級増幅器
JP4704328B2 (ja) Δς変調器、および、δς変調型デジタルアナログ変換器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120306

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120328

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3