KR101060359B1

KR101060359B1 - 펄스 폭 변조 증폭기 및 자동 이득 제어용 전원신호 제거장치와 방법

Info

Publication number: KR101060359B1
Application number: KR1020067015649A
Authority: KR
Inventors: 데이비드 제프
Original assignee: 알텍 랜싱, 에이 디비젼 오브 플랜트로닉스 인코포레이티드
Priority date: 2004-01-07
Filing date: 2005-01-07
Publication date: 2011-08-29
Also published as: CN1918788A; WO2005067609A3; US7468632B2; US20050179489A1; EP1709733A2; US20070109050A1; KR20060123505A; EP1709733A4; WO2005067609A2; CN100525083C; US7135922B2

Abstract

본 발명에 따른 회로는 펄스 폭 변조 디지털 증폭기를 위해 전원신호 제거를 개선하고 컴프레서(compressor) 및/또는 리미터(limiter)로서 사용될 수 있다. 이 회로는 바람직하게는 삼각파를 PWM 장치의 비교기에 입력하기 전에 전원 전압의 변화에 대응하여 삼각파의 진폭을 변화시키기 위해 전압 레벨 변환을 사용하여 동작한다. 이 회로는 전원 신호 제거를 개선하기 위해 동작하기 때문에, 컴프레서 및/또는 리미터로서 사용될 때 상기 신호에 발생하는 왜곡이 거의 또는 전혀 없다. 또한, 이 회로는 D급 증폭기에서 선택적으로 구현되고, 이와 같은 구현에 있어서 종래의 설계에 비해 저렴한 구현 비용을 제공한다.

Description

펄스 폭 변조 증폭기 및 자동 이득 제어용 전원신호 제거 장치와 방법{IMPROVED POWER SUPPLY REJECTION FOR PULSE WIDTH MODULATED AMPLIFIERS AND AUTOMATIC GAIN CONTROL}

본 출원은 D급 증폭기와 관련된다.
본 출원은 저작권 보호를 받는 내용을 포함한다. 저작권자는 미국특허청의 파일 또는 기록으로 발행되는 바와 같이 누군가에 의한 특허 공개의 팩시밀리 재생산에 대해 반대하지 않지만, 그렇지 않은 경우 그것이 무엇이든지 간에 모든 저작권을 유보한다.

D급 증폭기는 A급 및 B급 파워 증폭기와 같은 기존 파워 증폭기와는 여러 가지 면에서 상이하다. 기존의 파워 증폭기는 그 입력보다 비례적으로 더 커지는 출력 전압 또는 전류를 갖는다. 출력 장치들은 선형 영역에서 동작하며, 이때 상기 장치는 부분적으로 "온(on)"이다. 그 결과, 증폭기에 공급되는 파워의 대부분은 열로 변환되어 효율적으로 이용되지 않는다. 상기 출력 장치들로부터 열을 제거하기 위해 큰 방열기뿐만 아니라 큰 파워 트랜스포머가 요구된다.

부분적으로 온 상태인 파워 증폭기와 달리, D급 증폭기들은 상기 출력 장치들이 온 또는 오프 상태에 있도록 동작한다. 상기 장치들이 온 또는 오프 상태이기 때문에, 상기 장치들은 더 적은 파워를 열로 변환한다. 그 결과, 더 작은 방열 기와 파워 트랜스포머가 사용될 수 있다. 그러나, D급 증폭기와 관련된 몇가지 한계가 있다.

전원신호 제거(power supply rejection) 때문에, D급 증폭기는 동적범위(Dynamic range)가 감소하고 비선형적으로 동작한다. 전원신호 제거비(PSRR: Power Supply Rejection Ratio)는 전원 전압의 변화에 대한 증폭기의 출력 전압의 변화의 비이며, 20*log(출력전압 변화/공급전압 변화)로 표현될 수 있다. 파워 트랜스포머를 갖는 선형 전원장치에서, 증폭기에 의해 더 많은 전류가 소모됨에 따라 파워 트랜스포머에 의해 공급되는 전압이 감소된다. D급 증폭기는 일반적으로 0 dB PSRR을 갖는다. 전원 전압에서의 임의의 변화는 직접적으로 증폭기의 출력에 반영된다. 예를 들어 전원 전압이 -6 dB 감소되면, 출력 신호 역시 -6 dB 감소될 것이며, 동적범위를 감소시키고 비선형 동작을 야기할 것이다. 동적범위는 증폭기에 의해 출력된 최저에서 최고까지 검출 가능한 볼륨 신호의 오디오 범위이다. 만일 파워 레일에서의 감소가 증폭기 출력의 최고 레벨을 감소시키고 최저 신호의 레벨을 유지하면, 상기 동적범위는 효과적으로 감소된다. 그 결과, 청취자는 더 큰 구절을 의도한 만큼 크게 듣지 못하고, 반면 더 부드러운 구절이 의도대로 생성된다.

오디오 파워 증폭기는 확성기를 구동하도록 보통 설계된다. 서브우퍼 응용에서, 자동 이득 조정 회로의 유형인 컴프레서나 리미터를 사용하여 엄격히 통제된 조건하에서 상기 동적범위를 감소시키는 것이 바람직할 것이다. 컴프레서는 신호 레벨에 기초하여 증폭기의 이득을 변경한다. 예를 들면, 컴프레서에 +6 dB가 입력되면 이 신호가 소정의 임계값 이상일 때 +3 dB의 출력을 생성한다. 리미터는 신호가 설정된 임계값 이상일 때 입력 신호의 증가에 의해 출력을 변경하지 않는다. 예를 들면, 리미터에의 +6 dB가 입력되면 출력에서 신호의 증가를 가져오지 않는다. 리미터와 컴프레서는 구현하기에 고가일 수 있다. 대부분의 저렴한 컴프레서나 리미터는 신호에 고조파 왜곡(harmonic distortion)을 초래한다.

Donald E. Pauly에 의해, 모토롤라의 응용 노트 AN1042, "TMOS 파워 MOSFETs를 사용한 하이파이 스위칭 오디오 앰프" 에 기재된 종래의 D급 증폭기가 본 명세서에서 참조된다. 전원장치 보정을 위한 설계는 고가의 트랜스포머를 구현한다. 또한, 오디오 엔지니어링 협회 견본 인쇄본 제4446호와 제4673호는 피드백 기술과 특허된 피드 포워드 보정을 사용한 에러 보정을 다룬다. 그러나, 피드백 단독으로는 전원 에러에 충분한 보정을 제공하지 못한다.

펄스 폭 변조(PWM)는 펄스변조 기반 파워 증폭기에서 일련의 펄스들을 합성하는 잘 알려진 기술이다. 펄스 폭 변조 기술의 몇 가지 예가 Karsten Nielsen에 의해 "아날로그 및 디지털 입력 스위칭 파워 증폭기를 위한 PWM 방법의 검토 및 비교"에서 상세히 설명되어 있으며, 그 전체 내용은 참조를 위해 본 명세서에 포함된다. PWM의 추가적인 설명은 Thomas Taul, Karsten Nielsen, 그리고 Michael A.E. Andersen에 의한, "스위칭 오디오 앰프 출력단에서 에러 보정을 위한 비선형과 선형 제어방법의 비교"에서 발견할 수 있으며, 본 명세서에서 참조된다. 일 실시예에서, 펄스 폭 변조 디지털 증폭기는 D급 증폭기일 수 있다.

발명의 요약

본 발명에 따른 회로는 펄스 폭 변조 디지털 증폭기를 위해 전원신호 제거를 개선하고 동시에 또는 독립적으로 컴프레서 및/또는 리미터로서 사용될 수 있다. 이 회로는 바람직하게는 삼각파를 PWM 장치의 비교기에 입력하기 전에 전원 전압의 변화에 대응하여 상기 삼각파의 진폭을 변화시키기 위해 전압 레벨 변환을 사용하여 동작한다. 이 회로는 개선된 전원 신호 제거를 제공하기 때문에, 컴프레서 및/또는 리미터로서 사용될 때 상기 신호에 발생하는 왜곡이 거의 또는 전혀 없다. 또한, 이 회로는 D급 증폭기에서 구현될 수 있다. 구현 비용은 D급 증폭기와 연계해서 사용될 때 종래의 설계에 비해 저렴하다. 또한, 이 회로는 종래의 설계보다 더 효율적이며, 따라서 전원과 트랜지스터 방열기는 종래의 설계보다 더 작아질 수 있다.

일 실시예에서, 펄스 폭 변조 디지털 증폭기의 향상된 전원신호 제거를 제공하는 회로는 분배된 전압을 버퍼링하는 버퍼링 장치; 상기 분배된 기준 전압들과 결합될 수 있는 제 1 파형을 출력하는 오실레이터; 상기 제 1 파형에 유사한 주파수를 가지고 상기 분배된 기준 전압들 사이에서 변하는 진폭을 갖는 제 2 파형을 출력하는 전압레벨 변환(translation)을 수행하는 서브회로; 및 상기 제 2 파형을 상기 펄스 폭 변조 디지털 증폭기와 함께 사용될 수 있는 삼각파로 변환하는 적분기를 포함한다. 상기 펄스 폭 변조 디지털 증폭기는 D급(class D) 증폭기일 수 있다. 상기 버퍼링 장치는 바람직하게는 OP 앰프이다. 상기 버퍼링 장치는 정확하고 낮은 임피던스 전압을 보장한다. 상기 제 2 파형은 구형파이다. 상기 오실레이터는 고정식(fixed) 오실레이터이다. 상기 제 1 파형은 50% 듀티 사이클(duty cycle)을 갖는다. 상기 분배된 기준 전압들은 그라운드(ground)를 포함한다.

다른 실시예에서, D급 증폭기와 함께 컴프레서 또는 리미터로서 이용 가능한 회로는 오디오 입력 신호를 정류하는 수단; 상기 오디오 입력 신호를 DC 증폭하는 수단; 및 상기 오디오 입력 신호를 개선된 전원신호 제거를 제공하는 회로에 인가하는 수단을 포함하고, 상기 회로는, 분배된 기준 전압들을 버퍼링하는 버퍼링 장치; 상기 분배된 기준 전압들과 결합될 수 있는 제 1 파형을 출력하는 오실레이터; 상기 제 1 파형과 유사한 주파수를 가지고 상기 분배된 기준 전압들 사이에서 변하는 진폭을 갖는 제 2 파형을 출력하는 전압 레벨 변환을 수행하는 서브회로; 및 상기 제 2 파형을 상기 펄스 폭 변조 디지털 증폭기와 함께 사용될 수 있는 삼각파로 변환하는 적분기를 포함한다.

또 다른 실시예에서, 컴프레서 또는 리미터로서 이용 가능한 장치는, 오디오 입력 신호를 정류하는 수단; 상기 오디오 입력 신호를 DC 증폭하는 수단; 및 상기 오디오 입력 신호를 개선된 전원신호 제거를 제공하는 회로에 인가하는 수단을 포함하고, 상기 회로는, 분배된 기준 전압들을 버퍼링하는 버퍼링 장치; 상기 분배된 기준 전압들과 결합될 수 있는 제 1 파형을 출력하는 오실레이터; 상기 제 1 파형과 유사한 주파수를 가지고 상기 분배된 기준 전압들 사이에서 변하는 진폭을 갖는 제 2 파형을 출력하는 전압 레벨 변환을 수행하는 서브회로; 상기 제 2 파형을 삼각파로 변환하는 적분기; 펄스 폭 변조된 신호를 차동 증폭기에 입력하는 수단; 및 오디오를 상기 출력으로 제공하는 저역 통과 필터를 포함한다.

본 발명에 대한 전술한 그리고 다른 목적, 특징, 및 이점들은 첨부한 도면에서 도시된 바람직한 실시예들에 대한 다음의 구체적인 설명으로부터 명백하며, 도면에서 참조부호는 다양한 시각에서 같은 부분을 참조한다. 상기 도면들은 척도는 문제되지 않으며 단지 본 발명의 원리에 대한 설명을 위한 것이다.

첨부된 도면은 본 발명의 이해를 돕기 위한 것으로서 본 명세서의 일부를 구성하며 본 발명의 실시예를 설명하고 또한 발명의 상세한 설명과 함께 본 발명의 적어도 하나의 실시예의 원리를 설명하는데 기여한다.

도 1은 D급 증폭기의 기본적인 동작을 도시하고,

도 2는 본 발명의 실시예에 따른 전원신호 제거(power supply rejection)에 사용된 증폭기에서의 회로이고,

도 3은 본 발명의 실시예에 따른 양의 전압 단자만을 사용하는 증폭기에서의 회로이고,

도 4는 본 발명의 실시예에 따른 컴프레서를 갖는 회로이고,

도 5는 본 발명의 실시예에 따른 양의 전압 단자만을 사용하는 증폭기에서 컴프레서를 갖는 회로이고,

도 6은 본 발명의 실시예에 따른 증폭기에서 컴프레서를 갖는 회로이다.

이제 본 발명의 바람직한 실시예들에 대한 구체적인 참조가 이루어질 것이며, 그 예들은 첨부된 도면에 도시되어 있다.

도 1을 참조하면, D급 증폭기의 기본적인 동작으로, 오디오 입력 신호(A)가 제 1 비교기(C)에 인가된다. 상기 오디오 입력 신호는 또한 반전되어 제 2 비교기(D)에 인가된다. 삼각파(B)가 2개의 비교기에 인가된다. 2개의 비교기(C,D) 내에서, 오디오 입력 신호는 상기 삼각파와 비교된다. 만일 오디오 입력 신호가 상기 삼각파보다 더 크면, 비교기 출력은 하이(high)가 된다. 만일 오디오 입력 신호가 삼각파보다 더 낮으면, 비교기 출력은 로우(low)가 된다. 비교기들은 오디오 입력 신호에 상호 관련을 갖는 펄스 폭 변조된(PWM) 신호(PWM A, PWM B)를 출력한다. 상기 PWM 신호는 +/- 전압 단자(E,F) 사이에서 스위칭하는 PWM 출력을 갖는 파워 MOSFETs에서 정류된다. 제 1 및 제 2 LC 저역통과필터(G, H)는 상기 스위칭 신호의 대부분을 제거하고 다시 오디오로 변환한다. 상기 오디오는 제 2 비교기(D) 전에 반전되기 때문에, 제 2 필터(H) 출력은 제 1 필터(G) 출력과 비교하여 반전된 신호를 갖는다. 만일 삼각파의 진폭이 일정량 감소하면, 증폭기의 이득은 동일한 양만큼 증가한다. 예를 들어, 만일 삼각파가 -6 dB 감소하면, 증폭기 이득은 +6 dB 증가한다. 파워 MOSFETs가 +/- 전압 공급 사이에서 스위칭하기 때문에, 전원 전압의 -6 dB 감소는 오디오 출력을 -6 dB 감소시킨다.

바람직한 PSRR은 전원 전압의 변화에 의한 이득의 감소를 삼각파 진폭 감소에 기인한 동등한 이득의 증가에 의해 보상함으로써 얻어진다. 즉, 만일 전원 전압이 감소되기 때문에 증폭기 출력 레벨이 감소되면, 삼각파 레벨은 상기 전원 전압이 감소되는 양만큼 감소된다. 전원의 감소는 상기 구형파가 그 출력을 감소시키도록 하며, 이는 상기 출력이 상기 전원 전압의 비율로 설정되기 때문이다. 상 기 구형파는 그 다음에 삼각파로 변환된다. 일 실시예에서, 이 방법은 하나의 구형파에 의해 하나 이상의 삼각파가 생성되도록 허용한다. 전원 전압 감소로부터 진폭의 감소량이 상기 삼각파 감소에 의해 야기된 증가량과 같기 때문에 바람직한 PSRR이 얻어진다.

도 2는 전원이 +/- DC 전압을 가질 때 전원신호 제거만을 위해 사용될 수 있는 회로를 도시한다. 상기 회로는 점 B와 C에서 증폭기의 비조절(unregulated) 전원에 연결되고, 모든 OP 앰프는 조절된(regulated) +/- 15V를 사용한다. R1과 R2는 상기 비조절 양의 전압을 분배하여 상기 전압을 U1A(D)를 통해 버퍼링한다. R8과 R10은 상기 비조절 음의 전압을 분배하여 상기 전압을 U1B(E)를 통해 버퍼링한다. 오실레이터는 구형파(A)를 출력하여 이 신호를 MOSFETs(Q1,Q2)에 입력한다. Q1과 Q2(F)의 출력은 오실레이터와 같은 주파수의 구형파이고 U1A와 U1B의 출력(D,E) 사이의 전압 차이의 진폭을 갖는다. 구형파(F)는 C5를 통해 U2A의 입력에 용량적으로 결합한다. C2와 R5는 구형파(F)를 삼각파(G)로 변환하는 저역 통과 필터를 생성한다. 삼각파의 진폭은 +/- 비조절 전압(B,C)의 변화에 비례하여 변한다. 구형파 출력(F)은 다중 채널 시스템에서 다수의 적분기(U2A)로 입력될 수 있으며, 여기서 삼각파의 상이한 평균 진폭이 요구되고 모든 출력단은 같은 전압 단자에 연결된다.

가격이 관심 대상이고 성능은 약간 저하될 수도 있는 응용에서, C4, R3, R6, D1, Q1이 제거되고 R4가 추가될 수 있다. R4의 값은 출력(F)으로부터 구형파의 품질에 영향을 미치며, 이것은 차례로 삼각파의 품질에 영향을 미친다. 개선된 성능 을 위해서 U2A는 LM6172와 같은 고속 OP 앰프로 대체될 수 있다.

도 3은 증폭기 설계에서 오직 양의 전압 단자만을 사용하는 실시예를 도시한다. 가격이 관심 대상이고 성능은 약간 저하될 수도 있는 응용에서, C4, C6, R3, R6, R9, R11, D1, D2, Q1은 제거되고 R4가 추가될 수 있다. 또한, Q2의 게이트는 오실레이터 출력에 직접 연결될 수 있다. R4의 값은 출력(F)으로부터의 구형파의 품질에 영향을 미치며, 이것은 삼각파의 품질에 영향을 미친다.

도 4를 참조하면, 컴프레서를 추가하는 회로가 제공된다. 스피커 출력은 정류되어 출력 레벨에 비례하는 +/- DC 전압을 생성한다. 상기 +/- DC 전압은 DC 증폭기(I,K)를 통과하며 그리하여 상이한 압축비가 얻어질 수 있다. 증폭기의 출력이 증가함에 따라, +/- DC 증폭된 전압(H,J)은 분배 저항기(R1, R2와 R8, R10)에 의해 설정된 전압을 초과한다. 그 결과, 상기 증폭기의 이득은 감소하고, 이에 의해 왜곡을 초래하지 않는 자동 이득 제어회로를 만든다.

도 5를 참조하면, 양의 전원 단자만을 사용하는 증폭기에 컴프레서를 제공하는 회로가 도시되어 있다. 상기 회로는 도 3을 참조하여 상기 설명한 것과 거의 같은 방식으로 동작한다. 양의 전원 단자만을 사용할 때, OP 앰프의 상부 공간(headroom)이 감소되고, 이것은 컴프레서의 동적범위를 감소시킬 수 있다. 이것은 F점에서 삼각파의 무결성에 대한 약간의 수정과 감소를 통해 극복될 수 있다. 스피커 출력은 정류되고 DC 전압은 증폭된다. 그러나, 삽입점은 변한다. U1A의 출력(D)은 그 공급 전압에 제한된다. 상기 DC 증폭기는 전압을 R4에 직접 공급할 수 있다. 다이오드(D2)는 U1A가 DC 증폭기로부터 공급된 전압을 저하시키는 것을 방지하기 위해 추가된다. 다이오드(D3)는 D2에서 전압 강하를 보상하기 위해 추가된다. 만일 OP 앰프 공급 전압 제한이 +/- 전원 구성에서 문제라면, DC 증폭기 삽입 지점에 유사한 변경이 행해질 수 있다.

도 6을 참조하면, 한 회로가 D급 증폭기가 아닌 증폭기에서 컴프레서로 사용된다. 오디오 입력은 도 1에 도시된 실시예와 유사하다. 그러나, 비교기 출력(C,D)은 스위칭 MOSFETs로 인가되지 않는다. 대신에, PWM 신호(PWM A, PWM B)는 차동 증폭기(E)로 간다. 그 결과, 스위칭 주파수의 일부가 도 1의 LC 필터와 유사한 방식으로 제거된다. 또한, 오디오 신호는 밸런스트(balanced) 오디오 출력 대신에 그라운드에 기준한다. 상기 신호는 그 다음에 저역 통과 필터(F)로 진행한다. 저역 통과 필터는 나머지 스위칭 신호를 제거한다. 파워가 공급된 서브우퍼 응용에서, 상기 저역 통과 필터는 비용을 저감시키는 것을 돕기 위해 능동 크로스오버 네트워크의 일부로서 사용되도록 조정될 수 있다. 상기 신호는 그 다음에 파워 증폭기(G)로 진행한다. 상기 파워 증폭기는 임의의 아날로그 입력 토폴로지를 가질 수 있다. 오디오 출력은 그 다음에 도 5에 예시된 바와 같은 회로에 보내지고, 그 결과로 생성된, 출력 레벨에 따라 변하는 삼각파(B)는 비교기(C,D)로 입력된다. 상기 결과는 신호 처리를 위해 사용되는 컴프레서이다.

이와 같이, 본 발명의 다양한 실시예가 상기에서 상세히 설명되었다. 일 실시예에서, 회로는 펄스 폭 변조 디지털 증폭기의 전원신호 제거를 개선하기 위해 사용될 수 있다. 이러한 실시예에서, 펄스 폭 변조 디지털 증폭기는 예컨대 D급 증폭기일 수 있다. OP 앰프는 바람직하게는 정확한 저 임피던스 기준 전압을 보장 하기 위해 전원 분배 기준을 버퍼링한다. 오실레이터는 50% 듀티 사이클을 갖는 출력을 제공한다. 상기 오실레이터는 바람직하게는 고정식 오실레이터이다. 상기 고정식 오실레이터의 전압 레벨 변환은 고정식 오실레이터에 같은 주파수의 출력을 제공하며, 여기서 진폭은 설정된 전압기준 사이에서 변할 수 있고, 상기 전압 기준은 그라운드를 포함한다. 바람직한 것은 적어도 하나의 적분기가 상기 변화하는 진폭 구형파를 삼각파로 변환하기 위해 제공되는 것이다.

다른 실시예에서, 상기 회로는 D급 증폭기와 함께 컴프레서로서 또는 리미터로서 사용될 수 있다. 상술한 전원신호 제거 회로가 사용될 수 있다. 상기 오디오 출력 신호는 정류된다. DC는 증폭되어 상술한 지점에서 전원신호 제거 회로에 입력된다.

또 다른 실시예에서, 상기 전원신호 제거 회로는 D급 증폭기 없이 컴프레서로서 또는 리미터로서 사용될 수 있다. 상기한 바와 같은 전원신호 제거 회로가 사용될 수 있다. 오디오 출력 신호는 정류된다. DC는 증폭되어 상술한 지점에서 전원신호 제거 회로에 입력된다. 펄스 폭 변조된 신호는 차동 증폭기와 저역 통과 필터에 입력되어 오디오를 출력으로 재생한다.

본 발명이 바람직한 실시예를 참조하여 구체적으로 제시되고 설명되었지만, 본 발명이 속하는 기술분야의 당업자는 본 발명의 범위를 벗어나지 않으면서 다양한 변형이 이루어질 수 있음을 이해할 것이다.

Claims

펄스 폭 변조 디지털 증폭기의 향상된 전원신호 제거(power supply rejection)를 제공하는 장치에 있어서,

분배된 기준 전압들을 버퍼링하는 버퍼링 장치;

제 1 파형을 출력하는 오실레이터;

상기 제 1 파형에 유사한 주파수를 가지는 제 2 파형을 출력하는 전압레벨 변환(translation)을 수행하는 회로; 및

상기 제 2 파형을 상기 펄스 폭 변조 디지털 증폭기와 함께 사용될 수 있는 삼각파로 변환하는 적분기;

를 포함하고,

상기 제 1 파형은 상기 분배된 기준 전압들과 결합될 수 있고,

상기 제 2 파형은 상기 분배된 기준 전압들 사이에서 변하는 진폭을 갖고,

상기 펄스 폭 변조 디지털 증폭기는 D급(class D) 증폭기인 것을 특징으로 하는 전원신호 제거 장치.
삭제
제 1 항에 있어서,

상기 버퍼링 장치는 OP 앰프인 것을 특징으로 하는 전원신호 제거 장치.
제 1 항에 있어서,

상기 버퍼링 장치는 정확하고 낮은 임피던스 전압을 보장하는 것을 특징으로 하는 전원신호 제거 장치.
제 1 항에 있어서,

상기 제 2 파형은 구형파인 것을 특징으로 하는 전원신호 제거 장치.
제 1 항에 있어서,

상기 오실레이터는 고정식(fixed) 오실레이터인 것을 특징으로 하는 전원신호 장치.
제 1 항에 있어서,

상기 제 1 파형은 50% 듀티 사이클(duty cycle)을 갖는 것을 특징으로 하는 전원신호 제거 장치.
제 1 항에 있어서,

상기 분배된 기준 전압들은 그라운드(ground)를 포함하는 것을 특징으로 하는 전원신호 장치.
D급 증폭기와 함께 컴프레서(compressor) 또는 리미터(limiter)로서 이용 가능한 장치에 있어서,

오디오 입력 신호를 정류하는 수단;

상기 오디오 입력 신호를 DC 증폭하는 수단; 및

상기 오디오 입력 신호를 개선된 전원신호 제거를 제공하는 회로에 인가하는 수단;

을 포함하고,

상기 회로는,

분배된 기준 전압들을 버퍼링하는 버퍼링 장치;

상기 분배된 기준 전압들과 결합될 수 있는 제 1 파형을 출력하는 오실레이터;

상기 제 1 파형과 유사한 주파수를 갖는 제 2 파형을 출력하는 전압 레벨 변환을 수행하는 서브회로; 및

상기 제 2 파형을 상기 D급 증폭기와 함께 사용될 수 있는 삼각파로 변환하는 적분기;

를 포함하고,

상기 제 2 파형은 상기 분배된 기준 전압들 사이에서 변하는 진폭을 갖는 것을 특징으로 하는 장치.
컴프레서 또는 리미터로서 이용 가능한 장치에 있어서,

오디오 입력 신호를 정류하는 수단;

상기 오디오 입력 신호를 DC 증폭하는 수단; 및

상기 오디오 입력 신호를 개선된 전원신호 제거를 제공하는 회로에 인가하는 수단;

을 포함하고,

상기 회로는,

분배된 기준 전압들을 버퍼링하는 버퍼링 장치;

상기 분배된 기준 전압들과 결합될 수 있는 제 1 파형을 출력하는 오실레이터;

상기 제 1 파형과 유사한 주파수를 갖는 제 2 파형을 출력하는 전압 레벨 변환을 수행하는 서브회로;

상기 제 2 파형을 삼각파로 변환하는 적분기;

펄스 폭 변조된 신호를 차동 증폭기에 입력하는 수단; 및

오디오를 상기 출력으로 제공하는 저역통과 필터;

를 포함하고,

상기 제 2 파형은 상기 분배된 기준 전압들 사이에서 변하는 진폭을 갖는 것을 특징으로 하는 장치.
삭제