JP2003110376A - 信号増幅装置 - Google Patents
信号増幅装置Info
- Publication number
- JP2003110376A JP2003110376A JP2001303545A JP2001303545A JP2003110376A JP 2003110376 A JP2003110376 A JP 2003110376A JP 2001303545 A JP2001303545 A JP 2001303545A JP 2001303545 A JP2001303545 A JP 2001303545A JP 2003110376 A JP2003110376 A JP 2003110376A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- delta
- difference
- rising edge
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 増幅器で発生する歪みを補正する。
【解決手段】 デルタシグマ変調手段と、デルタシグマ
変調手段から出力された信号Ｓ１をパルス幅変調するパ
ルス幅変調手段と、パルス幅変調手段によりパルス幅変
調した信号Ｓ２を所定の大きさの信号Ｓ３に増幅する増
幅手段と、信号Ｓ２と信号Ｓ３とを比較し、信号Ｓ２の
立ち上がりと信号Ｓ３の立ち上がりとの差分を検出する
立上がり検出手段と、信号Ｓ２と信号Ｓ３とを比較し、
信号Ｓ２の立ち下がりと信号Ｓ３との立ち下がりとの差
分を検出する立下がり検出手段と、立上がり検出手段で
検出した立ち上がりの差分と、立下がり検出手段で検出
した立ち下がりの差分とから増幅手段より後段に接続さ
れている回路の特性により生じる歪み量を算出する算出
手段と、算出手段により算出した歪み量と、デルタシグ
マ変調手段の量子化器の出力とを加算する加算手段とを
備えることで実現する。
変調手段から出力された信号Ｓ１をパルス幅変調するパ
ルス幅変調手段と、パルス幅変調手段によりパルス幅変
調した信号Ｓ２を所定の大きさの信号Ｓ３に増幅する増
幅手段と、信号Ｓ２と信号Ｓ３とを比較し、信号Ｓ２の
立ち上がりと信号Ｓ３の立ち上がりとの差分を検出する
立上がり検出手段と、信号Ｓ２と信号Ｓ３とを比較し、
信号Ｓ２の立ち下がりと信号Ｓ３との立ち下がりとの差
分を検出する立下がり検出手段と、立上がり検出手段で
検出した立ち上がりの差分と、立下がり検出手段で検出
した立ち下がりの差分とから増幅手段より後段に接続さ
れている回路の特性により生じる歪み量を算出する算出
手段と、算出手段により算出した歪み量と、デルタシグ
マ変調手段の量子化器の出力とを加算する加算手段とを
備えることで実現する。
Description
【０００１】
【発明の属する技術分野】本発明は、オーバーサンプリ
ング方式によりデルタシグマ変調した信号を増幅する信
号増幅装置に関する。
ング方式によりデルタシグマ変調した信号を増幅する信
号増幅装置に関する。
【０００２】
【従来の技術】従来より、オーディオ信号のＳ／Ｎ比を
向上する方法として、デルタシグマ変調方式がある。こ
のデルタシグマ変調方式は、ノイズシェーピング技術に
より、例えば１６ビット以上のＰＣＭディジタル信号を
２レベル（１ビット）から数レベル（数ビット）の低量
子化信号に変換し、数レベルのローカルＤ／Ａ変換器又
はＰＷＭ（Pulse Width Modulation）変調器等でアナロ
グ信号に再生することができる。
向上する方法として、デルタシグマ変調方式がある。こ
のデルタシグマ変調方式は、ノイズシェーピング技術に
より、例えば１６ビット以上のＰＣＭディジタル信号を
２レベル（１ビット）から数レベル（数ビット）の低量
子化信号に変換し、数レベルのローカルＤ／Ａ変換器又
はＰＷＭ（Pulse Width Modulation）変調器等でアナロ
グ信号に再生することができる。
【０００３】ここで、デルタシグマ変調方式を利用した
オーディオ信号の再生について説明する。オーディオ信
号を再生する再生装置３は、図８に示すように、デルタ
シグマ変調器４０と、ＰＷＭ変調器４１と、スイッチン
グモジュール４２と、ＬＰＦ（Low Pass Filter）ＬＰ
Ｆ４３と、スピーカ４４とを備えている。
オーディオ信号の再生について説明する。オーディオ信
号を再生する再生装置３は、図８に示すように、デルタ
シグマ変調器４０と、ＰＷＭ変調器４１と、スイッチン
グモジュール４２と、ＬＰＦ（Low Pass Filter）ＬＰ
Ｆ４３と、スピーカ４４とを備えている。
【０００４】デルタシグマ変調器４０は、図９に示すよ
うに、オーディオ信号が入力される入力端子１４０と、
オーディオ信号と遅延信号とを減算する減算器１４１
と、減算器１４１の出力を積分する積分器１４２と、積
分器１４２の出力を量子化する量子化器１４３と、量子
化器１４３の出力を１クロック（量子化器の動作クロッ
ク）分だけ遅延して上記減算器１４１に遅延信号として
入力する遅延回路１４４とを備える。デルタシグマ変調
器４０では、サンプリング周波数の半分の周波数帯であ
るナイキスト帯域内において、可聴帯域内に量子化雑音
を少なく、可聴帯域以上の周波数帯に量子化雑音を多く
分布したオーディオ信号を生成する。上記オーディオ信
号をＰＷＭ変調器４１に入力する。ＰＷＭ変調器４１で
は、入力されたオーディオ信号にＰＷＭ変調を行う。
うに、オーディオ信号が入力される入力端子１４０と、
オーディオ信号と遅延信号とを減算する減算器１４１
と、減算器１４１の出力を積分する積分器１４２と、積
分器１４２の出力を量子化する量子化器１４３と、量子
化器１４３の出力を１クロック（量子化器の動作クロッ
ク）分だけ遅延して上記減算器１４１に遅延信号として
入力する遅延回路１４４とを備える。デルタシグマ変調
器４０では、サンプリング周波数の半分の周波数帯であ
るナイキスト帯域内において、可聴帯域内に量子化雑音
を少なく、可聴帯域以上の周波数帯に量子化雑音を多く
分布したオーディオ信号を生成する。上記オーディオ信
号をＰＷＭ変調器４１に入力する。ＰＷＭ変調器４１で
は、入力されたオーディオ信号にＰＷＭ変調を行う。
【０００５】ＰＷＭ変調されたオーディオ信号は、スイ
ッチングモジュール４２により所定の大きさの信号に増
幅され、ＬＰＦ４３を介してスピーカ４４から出力され
る。
ッチングモジュール４２により所定の大きさの信号に増
幅され、ＬＰＦ４３を介してスピーカ４４から出力され
る。
【０００６】このとき、スイッチングモジュール４２
は、入力信号よりも高い電圧で動作するため出力信号に
歪みが生じる。この歪みを解消するために、例えば、特
開平９−２１４２５９号公報に記載のように、パワース
イッチで発生する電源リップルによる波形歪みやスイッ
チ部動作に伴うオーバーシュートやリンギング等による
波形歪みを抑えるＤ級電力増幅器がある。以下に、Ｄ給
電力増幅器の概略を説明する。
は、入力信号よりも高い電圧で動作するため出力信号に
歪みが生じる。この歪みを解消するために、例えば、特
開平９−２１４２５９号公報に記載のように、パワース
イッチで発生する電源リップルによる波形歪みやスイッ
チ部動作に伴うオーバーシュートやリンギング等による
波形歪みを抑えるＤ級電力増幅器がある。以下に、Ｄ給
電力増幅器の概略を説明する。
【０００７】Ｄ給電力増幅器は、上述したようなデルタ
シグマ変調部と、デルタシグマ変調部の出力信号を電力
増幅するパワースイッチと、パワースイッチの出力を平
滑する第１のＬＰＦと、デルタシグマ変調部の出力信号
を遅延するディレイと、パワースイッチの出力信号の振
幅を減衰する減衰器と、ディレイの出力信号減衰器の出
力信号との差を算出する加算器と、加算器の出力信号を
平滑する第２のＬＰＦと、第２のＬＰＦの出力信号に基
づき量子化器の基準レベルを選択する選択回路とを備え
ている。入力信号は、デルタシグマ変調部で２値信号に
変換される。この２値信号は、パワースイッチで電力増
幅され、第１のＬＰＦで平滑されて負荷に供給される。
一方、ディレイは、デルタシグマ変調部の出力を遅延す
る。減衰器は、パワースイッチの出力信号の振幅をディ
レイの出力信号の振幅と同等に減衰する。そして、加算
器は、ディレイの出力信号と減衰器の出力信号との差を
算出し、第２のＬＰＦでこれを平滑することでパワース
イッチで発生した波形歪みを検出する。選択回路は、こ
の波形歪み量に応じて１ビット量子化器の基準レベルを
選択する。その結果、デルタシグマ変調部は、波形歪み
をキャンセルするよう入力信号を２値信号に変換する。
このようにして、波形歪みをキャンセルしている。
シグマ変調部と、デルタシグマ変調部の出力信号を電力
増幅するパワースイッチと、パワースイッチの出力を平
滑する第１のＬＰＦと、デルタシグマ変調部の出力信号
を遅延するディレイと、パワースイッチの出力信号の振
幅を減衰する減衰器と、ディレイの出力信号減衰器の出
力信号との差を算出する加算器と、加算器の出力信号を
平滑する第２のＬＰＦと、第２のＬＰＦの出力信号に基
づき量子化器の基準レベルを選択する選択回路とを備え
ている。入力信号は、デルタシグマ変調部で２値信号に
変換される。この２値信号は、パワースイッチで電力増
幅され、第１のＬＰＦで平滑されて負荷に供給される。
一方、ディレイは、デルタシグマ変調部の出力を遅延す
る。減衰器は、パワースイッチの出力信号の振幅をディ
レイの出力信号の振幅と同等に減衰する。そして、加算
器は、ディレイの出力信号と減衰器の出力信号との差を
算出し、第２のＬＰＦでこれを平滑することでパワース
イッチで発生した波形歪みを検出する。選択回路は、こ
の波形歪み量に応じて１ビット量子化器の基準レベルを
選択する。その結果、デルタシグマ変調部は、波形歪み
をキャンセルするよう入力信号を２値信号に変換する。
このようにして、波形歪みをキャンセルしている。
【０００８】
【発明が解決しようとする課題】しかしながら、上記Ｄ
級電力増幅器は、量子化器の基準レベルを変動させるた
め、量子化器にレベルの高い信号が入力された場合、信
号がクリップしてしまう問題がある。また、上記Ｄ級電
力増幅器は、このクリップをさせないように量子化器に
入力する信号のレベルを低く抑えた場合、Ｓ／Ｎ比が劣
ってしまう問題がある。
級電力増幅器は、量子化器の基準レベルを変動させるた
め、量子化器にレベルの高い信号が入力された場合、信
号がクリップしてしまう問題がある。また、上記Ｄ級電
力増幅器は、このクリップをさせないように量子化器に
入力する信号のレベルを低く抑えた場合、Ｓ／Ｎ比が劣
ってしまう問題がある。
【０００９】また、スイッチングモジュールで増幅され
た信号によりスピーカを駆動するＤ級増幅器において
は、信号の歪みがそのままオーディオ信号の歪みとなっ
てスピーカから出力されるために、歪み率やＳ／Ｎ比等
のオーディオ特性が劣化する問題がある。
た信号によりスピーカを駆動するＤ級増幅器において
は、信号の歪みがそのままオーディオ信号の歪みとなっ
てスピーカから出力されるために、歪み率やＳ／Ｎ比等
のオーディオ特性が劣化する問題がある。
【００１０】そこで、本発明は、上述したような実情に
鑑みて提案されたものであり、スイッチングモジュール
で発生する歪みを帰還回路により予め補正する信号増幅
装置を提供することを目的とする。
鑑みて提案されたものであり、スイッチングモジュール
で発生する歪みを帰還回路により予め補正する信号増幅
装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明に係る信号増幅装
置は、上述の課題を解決するために、信号を量子化する
量子化器を有するデルタシグマ変調手段と、上記デルタ
シグマ変調手段から出力された信号Ｓ１をパルス幅変調
するパルス幅変調手段と、上記パルス幅変調手段により
パルス幅変調した信号Ｓ２を所定の大きさの信号Ｓ３に
増幅する増幅手段と、上記信号Ｓ２と上記信号Ｓ３とを
比較し、上記信号Ｓ２の立ち上がりと上記信号Ｓ３の立
ち上がりとの差分を検出する立上がり検出手段と、上記
信号Ｓ２と上記信号Ｓ３とを比較し、上記信号Ｓ２の立
ち下がりと上記信号Ｓ３との立ち下がりとの差分を検出
する立下がり検出手段と、上記立上がり検出手段で検出
した立ち上がりの差分と、上記立下がり検出手段で検出
した立ち下がりの差分とから上記増幅手段より後段に接
続されている回路の特性により生じる歪み量を算出する
算出手段と、上記デルタシグマ変調手段の量子化器の出
力から上記算出手段により算出した歪み量を減算する減
算手段とを備える。
置は、上述の課題を解決するために、信号を量子化する
量子化器を有するデルタシグマ変調手段と、上記デルタ
シグマ変調手段から出力された信号Ｓ１をパルス幅変調
するパルス幅変調手段と、上記パルス幅変調手段により
パルス幅変調した信号Ｓ２を所定の大きさの信号Ｓ３に
増幅する増幅手段と、上記信号Ｓ２と上記信号Ｓ３とを
比較し、上記信号Ｓ２の立ち上がりと上記信号Ｓ３の立
ち上がりとの差分を検出する立上がり検出手段と、上記
信号Ｓ２と上記信号Ｓ３とを比較し、上記信号Ｓ２の立
ち下がりと上記信号Ｓ３との立ち下がりとの差分を検出
する立下がり検出手段と、上記立上がり検出手段で検出
した立ち上がりの差分と、上記立下がり検出手段で検出
した立ち下がりの差分とから上記増幅手段より後段に接
続されている回路の特性により生じる歪み量を算出する
算出手段と、上記デルタシグマ変調手段の量子化器の出
力から上記算出手段により算出した歪み量を減算する減
算手段とを備える。
【００１２】この信号増幅装置では、立上がり検出手段
及び立下がり検出手段で増幅手段に入出力する信号を比
較し、上記信号から立ち上がりの差分と立ち下がりの差
分とを検出し、算出手段で検出した立ち上がりの差分と
立ち下がりの差分とから上記増幅手段より後段に接続さ
れている回路の特性により生じる歪み量を算出し、上記
算出した歪み量をデルタシグマ変調手段に帰還する。
及び立下がり検出手段で増幅手段に入出力する信号を比
較し、上記信号から立ち上がりの差分と立ち下がりの差
分とを検出し、算出手段で検出した立ち上がりの差分と
立ち下がりの差分とから上記増幅手段より後段に接続さ
れている回路の特性により生じる歪み量を算出し、上記
算出した歪み量をデルタシグマ変調手段に帰還する。
【００１３】また、本発明に係る信号増幅装置は、上述
の課題を解決するために、信号を量子化する量子化器を
有するデルタシグマ変調手段と、上記デルタシグマ変調
手段から出力された信号Ｓ１から帰還信号である算出信
号を減算する減算手段と、上記減算手段から出力された
信号をパルス幅変調するパルス幅変調手段と、上記パル
ス幅変調手段によりパルス幅変調した信号Ｓ２を所定の
大きさの信号Ｓ３に増幅する増幅手段と、上記信号Ｓ２
と上記信号Ｓ３とを比較し、上記信号Ｓ２の立ち上がり
と上記信号Ｓ３の立ち上がりとの差分を検出する立上が
り検出手段と、上記信号Ｓ２と上記信号Ｓ３とを比較
し、上記信号Ｓ２の立ち下がりと上記信号Ｓ３との立ち
下がりとの差分を検出する立下がり検出手段と、上記立
上がり検出手段で検出した立ち上がりの差分と、上記立
下がり検出手段で検出した立ち下がりの差分とから上記
増幅手段より後段に接続されている回路の特性により生
じる歪み量を算出信号として上記減算手段に出力する算
出手段とを備える。
の課題を解決するために、信号を量子化する量子化器を
有するデルタシグマ変調手段と、上記デルタシグマ変調
手段から出力された信号Ｓ１から帰還信号である算出信
号を減算する減算手段と、上記減算手段から出力された
信号をパルス幅変調するパルス幅変調手段と、上記パル
ス幅変調手段によりパルス幅変調した信号Ｓ２を所定の
大きさの信号Ｓ３に増幅する増幅手段と、上記信号Ｓ２
と上記信号Ｓ３とを比較し、上記信号Ｓ２の立ち上がり
と上記信号Ｓ３の立ち上がりとの差分を検出する立上が
り検出手段と、上記信号Ｓ２と上記信号Ｓ３とを比較
し、上記信号Ｓ２の立ち下がりと上記信号Ｓ３との立ち
下がりとの差分を検出する立下がり検出手段と、上記立
上がり検出手段で検出した立ち上がりの差分と、上記立
下がり検出手段で検出した立ち下がりの差分とから上記
増幅手段より後段に接続されている回路の特性により生
じる歪み量を算出信号として上記減算手段に出力する算
出手段とを備える。
【００１４】この信号増幅装置では、立上がり検出手段
及び立下がり検出手段で増幅手段に入出力する信号を比
較し、上記信号から立ち上がりの差分と立ち下がりの差
分とを検出し、算出手段で検出した立ち上がりの差分と
立ち下がりの差分とから上記増幅手段より後段に接続さ
れている回路の特性により生じる歪み量を算出し、上記
算出した歪み量を減算手段に帰還する。
及び立下がり検出手段で増幅手段に入出力する信号を比
較し、上記信号から立ち上がりの差分と立ち下がりの差
分とを検出し、算出手段で検出した立ち上がりの差分と
立ち下がりの差分とから上記増幅手段より後段に接続さ
れている回路の特性により生じる歪み量を算出し、上記
算出した歪み量を減算手段に帰還する。
【００１５】
【発明の実施の形態】以下、本発明の第１の実施の形態
について図面を参照しながら詳細に説明する。
について図面を参照しながら詳細に説明する。
【００１６】本発明は、例えば図１に示すようなＤ級電
力増幅装置１に適用される。
力増幅装置１に適用される。
【００１７】Ｄ級電力増幅装置１は、オーディオ信号を
デルタシグマ変調するデルタシグマ変調器１０と、デル
タシグマ変調した信号をＰＷＭ（Pulse Width Modulati
on）変調するＰＷＭ変調器１１と、ＰＷＭ変調した信号
Ｓ１を所定の大きさの信号Ｓ２に増幅するスイッチング
モジュール１２と、ＰＷＭ変調した信号Ｓ１を所定の大
きさの電圧に変換する第１のレベル変換器１３と、スイ
ッチングモジュール１２で所定の大きさに増幅した信号
Ｓ２を所定の大きさの電圧に変換する第２のレベル変換
器１４と、第１のレベル変換器１３の出力信号Ｓ３及び
第２のレベル変換器１４の出力信号Ｓ４から立ち上がり
成分の差分を検出する立上がり検出器１５と、第１のレ
ベル変換器１３の出力信号Ｓ３及び第２のレベル変換器
１４の出力信号Ｓ４から立ち下がり成分の差分を検出す
る立下がり検出器１６と、立上がり検出器１５の出力信
号Ｓ５及び立下がり検出器１６の出力信号Ｓ６から歪み
量を算出する算出部１７と、スイッチングモジュール１
２で所定の大きさに増幅した信号Ｓ２にフィルタ処理を
行い高域の周波数成分を除去するＬＰＦ（Low PassFilt
er）１８とを備える。また、ＬＰＦ１８で高域の周波数
成分が除去された信号は、スピーカ１９に供給される。
デルタシグマ変調するデルタシグマ変調器１０と、デル
タシグマ変調した信号をＰＷＭ（Pulse Width Modulati
on）変調するＰＷＭ変調器１１と、ＰＷＭ変調した信号
Ｓ１を所定の大きさの信号Ｓ２に増幅するスイッチング
モジュール１２と、ＰＷＭ変調した信号Ｓ１を所定の大
きさの電圧に変換する第１のレベル変換器１３と、スイ
ッチングモジュール１２で所定の大きさに増幅した信号
Ｓ２を所定の大きさの電圧に変換する第２のレベル変換
器１４と、第１のレベル変換器１３の出力信号Ｓ３及び
第２のレベル変換器１４の出力信号Ｓ４から立ち上がり
成分の差分を検出する立上がり検出器１５と、第１のレ
ベル変換器１３の出力信号Ｓ３及び第２のレベル変換器
１４の出力信号Ｓ４から立ち下がり成分の差分を検出す
る立下がり検出器１６と、立上がり検出器１５の出力信
号Ｓ５及び立下がり検出器１６の出力信号Ｓ６から歪み
量を算出する算出部１７と、スイッチングモジュール１
２で所定の大きさに増幅した信号Ｓ２にフィルタ処理を
行い高域の周波数成分を除去するＬＰＦ（Low PassFilt
er）１８とを備える。また、ＬＰＦ１８で高域の周波数
成分が除去された信号は、スピーカ１９に供給される。
【００１８】ここで、デルタシグマ変調方法について説
明する。デルタシグマ変調方法は、入力された信号を本
来の標本化周波数ｆｓの整数倍の周波数でＡ／Ｄ変換を
行なう方法であり、オーバーサンプリング方法の一つで
ある。信号を標本化する場合、アナログ信号の最高周波
数ｆ０の２倍がナイキスト周波数２ｆ０であるが、この
ナイキスト周波数２ｆ０より小さい標本化周波数ｆｓで
標本化すると、ｆｓ／２より高い周波数成分のスペクト
ルがｆｓ／２に関して低周波数側に折り返されて出力さ
れてくる。これを折り返し歪みまたは折り返し雑音とい
う。
明する。デルタシグマ変調方法は、入力された信号を本
来の標本化周波数ｆｓの整数倍の周波数でＡ／Ｄ変換を
行なう方法であり、オーバーサンプリング方法の一つで
ある。信号を標本化する場合、アナログ信号の最高周波
数ｆ０の２倍がナイキスト周波数２ｆ０であるが、この
ナイキスト周波数２ｆ０より小さい標本化周波数ｆｓで
標本化すると、ｆｓ／２より高い周波数成分のスペクト
ルがｆｓ／２に関して低周波数側に折り返されて出力さ
れてくる。これを折り返し歪みまたは折り返し雑音とい
う。
【００１９】デルタシグマ変調方法では、この折り返し
歪みを防ぐ前処理（アンチエリアシング）を簡素化して
行うことができる。最高周波数ｆ０とナイキスト周波数
２ｆ ０とが接近している場合、前処理回路（アンチエリ
アシング・フィルタ）は、急峻な特性が要求される。こ
のようなアナログフィルタは実現が難しいため、少なか
らず信号にも悪影響を与える。そこで、本来の標本化周
波数ｆｓより高い周波数でＡ／Ｄ変換を行うと、ナイキ
スト周波数２ｆ０も高い周波数帯域に移動するので、ゆ
るやかな特性のアナログフィルタで済み、信号への影響
も少なくなる。その後、本来のナイキスト周波数２ｆ０
以上の信号成分を除去し、データを所定の間隔で間引
く。したがって、デルタシグマ変調方法では、信号に悪
影響を与えることなく高い周波数成分の信号を除去する
ことができる。
歪みを防ぐ前処理（アンチエリアシング）を簡素化して
行うことができる。最高周波数ｆ０とナイキスト周波数
２ｆ ０とが接近している場合、前処理回路（アンチエリ
アシング・フィルタ）は、急峻な特性が要求される。こ
のようなアナログフィルタは実現が難しいため、少なか
らず信号にも悪影響を与える。そこで、本来の標本化周
波数ｆｓより高い周波数でＡ／Ｄ変換を行うと、ナイキ
スト周波数２ｆ０も高い周波数帯域に移動するので、ゆ
るやかな特性のアナログフィルタで済み、信号への影響
も少なくなる。その後、本来のナイキスト周波数２ｆ０
以上の信号成分を除去し、データを所定の間隔で間引
く。したがって、デルタシグマ変調方法では、信号に悪
影響を与えることなく高い周波数成分の信号を除去する
ことができる。
【００２０】また、デルタシグマ変調方法は、高い周波
数成分の信号を除去する際に、Ａ／Ｄ変換の時のデータ
より量子化ビット数の多いデータに変換することができ
る。さらにノイズ・シェイピングという技術を併用し
て、量子化ビット数を増やすこともできる。
数成分の信号を除去する際に、Ａ／Ｄ変換の時のデータ
より量子化ビット数の多いデータに変換することができ
る。さらにノイズ・シェイピングという技術を併用し
て、量子化ビット数を増やすこともできる。
【００２１】なお、デルタシグマ変調方法は、Ｄ／Ａ変
換を行う場合にも応用できる。Ｄ／Ａ変換を行う場合、
デルタシグマ変調器１０は全てデジタル回路で組むこと
になり、減算器や積分器等もデジタル回路となる。
換を行う場合にも応用できる。Ｄ／Ａ変換を行う場合、
デルタシグマ変調器１０は全てデジタル回路で組むこと
になり、減算器や積分器等もデジタル回路となる。
【００２２】デルタシグマ変調方式によるＤ／Ａ変換で
は、全高調波歪率（高調波成分と信号の比）やＳ／Ｎ比
などの高性能を比較的容易に実現可能であり、ノイズ・
シェーピング技術により、例えば、１６ビット以上のＰ
ＣＭデジタル信号を２レベル（１ビット）から数レベル
（数ビット）の低量子化信号に変換し、数レベルのロー
カルＤ／Ａ変換器でアナログ信号に再生することが可能
である。
は、全高調波歪率（高調波成分と信号の比）やＳ／Ｎ比
などの高性能を比較的容易に実現可能であり、ノイズ・
シェーピング技術により、例えば、１６ビット以上のＰ
ＣＭデジタル信号を２レベル（１ビット）から数レベル
（数ビット）の低量子化信号に変換し、数レベルのロー
カルＤ／Ａ変換器でアナログ信号に再生することが可能
である。
【００２３】上述したデルタシグマ変調方法により信号
にデルタシグマ変調を行うデルタシグマ変調器１０は、
図２に示すように、オーディオ信号が入力される入力端
子１００と、オーディオ信号と遅延信号とを減算する減
算器１０１と、減算器１０１の出力を積分する積分器１
０２と、積分器１０２の出力を量子化して時間軸に沿っ
て粗密に変化するパルス信号を出力する量子化器１０３
と、量子化器１０３の出力信号と算出部１７の出力信号
Ｓ７とを加算する加算器１０４と、加算器１０４の出力
信号を１クロック（量子化器１０３の動作クロック）分
だけ遅延して減算器１０１に遅延信号として入力する遅
延回路１０５とを備える。なお、算出部１７の出力信号
Ｓ７を量子化器１０３の出力信号に対して適正な値に変
換する必要がある場合、算出部１７の出力信号Ｓ７を量
子化器１０３の出力信号に対して適正な値に補正する補
正回路を算出部１７と加算器１０４との間に設置するこ
ととする。
にデルタシグマ変調を行うデルタシグマ変調器１０は、
図２に示すように、オーディオ信号が入力される入力端
子１００と、オーディオ信号と遅延信号とを減算する減
算器１０１と、減算器１０１の出力を積分する積分器１
０２と、積分器１０２の出力を量子化して時間軸に沿っ
て粗密に変化するパルス信号を出力する量子化器１０３
と、量子化器１０３の出力信号と算出部１７の出力信号
Ｓ７とを加算する加算器１０４と、加算器１０４の出力
信号を１クロック（量子化器１０３の動作クロック）分
だけ遅延して減算器１０１に遅延信号として入力する遅
延回路１０５とを備える。なお、算出部１７の出力信号
Ｓ７を量子化器１０３の出力信号に対して適正な値に変
換する必要がある場合、算出部１７の出力信号Ｓ７を量
子化器１０３の出力信号に対して適正な値に補正する補
正回路を算出部１７と加算器１０４との間に設置するこ
ととする。
【００２４】また、デルタシグマ変調器１０は、図３に
示すように、オーディオ信号が入力される入力端子１１
０と、オーディオ信号と遅延信号とを減算する減算器１
１１と、減算器１１１の出力を量子化する量子化器１１
２と、加算器１１１の出力信号、量子化器１１２の出力
信号及び算出部１７の出力信号を加算する加算器１１３
と、加算器１１３の出力信号を１クロック（量子化器１
１２の動作クロック）分だけ遅延して減算器１１１に遅
延信号として入力する遅延回路１１４とを備える構成で
も良い。なお、算出部１７の出力信号Ｓ７を量子化器１
１２の出力信号に対して適正な値に変換する必要がある
場合、算出部１７の出力信号Ｓ７を量子化器１１２の出
力信号に対して適正な値に補正する補正回路を算出部１
７と加算器１１３との間に設置することとする。
示すように、オーディオ信号が入力される入力端子１１
０と、オーディオ信号と遅延信号とを減算する減算器１
１１と、減算器１１１の出力を量子化する量子化器１１
２と、加算器１１１の出力信号、量子化器１１２の出力
信号及び算出部１７の出力信号を加算する加算器１１３
と、加算器１１３の出力信号を１クロック（量子化器１
１２の動作クロック）分だけ遅延して減算器１１１に遅
延信号として入力する遅延回路１１４とを備える構成で
も良い。なお、算出部１７の出力信号Ｓ７を量子化器１
１２の出力信号に対して適正な値に変換する必要がある
場合、算出部１７の出力信号Ｓ７を量子化器１１２の出
力信号に対して適正な値に補正する補正回路を算出部１
７と加算器１１３との間に設置することとする。
【００２５】スイッチングモジュール１２は、スイッチ
ング動作により信号を増幅する増幅器である。スイッチ
ングは、電源をＯＮ及びＯＦＦするためのスイッチ回路
であり、ＯＮにすると最大の電力が供給され、ＯＦＦに
すると電力の供給が行われなくなる。このＯＮ及びＯＦ
Ｆを、同じインターバルで繰り返すと、半分の平均出力
が得られ、ＯＮの時間が長ければ大きな出力となり、短
ければ小さな出力となる。スイッチングモジュール１２
は、このＯＮ及びＯＦＦの比率によって、得られる平均
出力の変化を利用した増幅器である。なお、スイッチン
グモジュール１２は、ＰＷＭ変調器１１から入力される
信号の大小に応じて、スイッチのＯＮ及びＯＦＦの比率
を制御する。
ング動作により信号を増幅する増幅器である。スイッチ
ングは、電源をＯＮ及びＯＦＦするためのスイッチ回路
であり、ＯＮにすると最大の電力が供給され、ＯＦＦに
すると電力の供給が行われなくなる。このＯＮ及びＯＦ
Ｆを、同じインターバルで繰り返すと、半分の平均出力
が得られ、ＯＮの時間が長ければ大きな出力となり、短
ければ小さな出力となる。スイッチングモジュール１２
は、このＯＮ及びＯＦＦの比率によって、得られる平均
出力の変化を利用した増幅器である。なお、スイッチン
グモジュール１２は、ＰＷＭ変調器１１から入力される
信号の大小に応じて、スイッチのＯＮ及びＯＦＦの比率
を制御する。
【００２６】また、スイッチングモジュール１２は、入
力信号に比べて高電圧で動作するため出力信号に歪みが
発生する。また、ＬＰＦ１８、スピーカ１９及び周囲温
度等の要因によっても歪みが発生する。Ｄ級電力増幅器
１では、ＰＷＭ変調器１１の出力信号Ｓ１のパルス幅
と、上述の要因により歪んだスイッチングモジュール１
２の出力信号Ｓ２のパルス幅とからパルス幅の違いを検
出し、スイッチングモジュール１２、ＬＰＦ１８、スピ
ーカ１９及び周囲温度等の特性により発生した上述のパ
ルス幅の違いを考慮した信号Ｓ７をデルタシグマ変調器
１０にフィードバックし、スイッチングモジュール１２
で増幅する際に打ち消す補正を行う。以下に図４を用い
てフィードバックの動作について説明する。
力信号に比べて高電圧で動作するため出力信号に歪みが
発生する。また、ＬＰＦ１８、スピーカ１９及び周囲温
度等の要因によっても歪みが発生する。Ｄ級電力増幅器
１では、ＰＷＭ変調器１１の出力信号Ｓ１のパルス幅
と、上述の要因により歪んだスイッチングモジュール１
２の出力信号Ｓ２のパルス幅とからパルス幅の違いを検
出し、スイッチングモジュール１２、ＬＰＦ１８、スピ
ーカ１９及び周囲温度等の特性により発生した上述のパ
ルス幅の違いを考慮した信号Ｓ７をデルタシグマ変調器
１０にフィードバックし、スイッチングモジュール１２
で増幅する際に打ち消す補正を行う。以下に図４を用い
てフィードバックの動作について説明する。
【００２７】第１のレベル変換器１３は、ＰＷＭ変調器
１１の出力信号Ｓ１を立上がり検出器１５及び立下がり
検出器１６に適合した信号Ｓ３に変換し、また、第２の
レベル変換器１４は、スイッチングモジュール１２の出
力信号Ｓ２を立上がり検出器１５及び立下がり検出器１
６に適合した信号Ｓ４に変換する。立上がり検出器１５
は、信号Ｓ３の立ち上がり成分と信号Ｓ４の立ち上がり
成分とを比較してその差分を検出する。そして立上がり
検出器１５は、図４に示すように、検出した差分から信
号Ｓ５を生成し、算出部１７に供給する。また、立下が
り検出器１６は、信号Ｓ３の立ち下がり成分と信号Ｓ４
の立ち下がり成分とを比較してその差分を検出する。そ
して、立下がり検出器１６は、検出した差分から信号Ｓ
６を生成し、算出部１７に供給する。算出部１７は、供
給された信号Ｓ５及び信号Ｓ６から所定のクロック信号
に基づきカウンタ信号Ｓ７を生成する。カウンタ信号Ｓ
７は、スイッチングモジュール１２及びＬＰＦ１８等の
特性により発生した歪み量を表わしている。算出部１７
は、カウンタ信号Ｓ７をデルタシグマ変調器１０の加算
器１０４又は加算器１１３に供給する。なお、算出部１
７は、図４に示すクリア信号を検出した場合、カウンタ
信号Ｓ７をゼロに戻す作業を行う。クリア信号を出力す
るタイミングは、デルタシグマ変調器１０の動作周期と
同一とする。
１１の出力信号Ｓ１を立上がり検出器１５及び立下がり
検出器１６に適合した信号Ｓ３に変換し、また、第２の
レベル変換器１４は、スイッチングモジュール１２の出
力信号Ｓ２を立上がり検出器１５及び立下がり検出器１
６に適合した信号Ｓ４に変換する。立上がり検出器１５
は、信号Ｓ３の立ち上がり成分と信号Ｓ４の立ち上がり
成分とを比較してその差分を検出する。そして立上がり
検出器１５は、図４に示すように、検出した差分から信
号Ｓ５を生成し、算出部１７に供給する。また、立下が
り検出器１６は、信号Ｓ３の立ち下がり成分と信号Ｓ４
の立ち下がり成分とを比較してその差分を検出する。そ
して、立下がり検出器１６は、検出した差分から信号Ｓ
６を生成し、算出部１７に供給する。算出部１７は、供
給された信号Ｓ５及び信号Ｓ６から所定のクロック信号
に基づきカウンタ信号Ｓ７を生成する。カウンタ信号Ｓ
７は、スイッチングモジュール１２及びＬＰＦ１８等の
特性により発生した歪み量を表わしている。算出部１７
は、カウンタ信号Ｓ７をデルタシグマ変調器１０の加算
器１０４又は加算器１１３に供給する。なお、算出部１
７は、図４に示すクリア信号を検出した場合、カウンタ
信号Ｓ７をゼロに戻す作業を行う。クリア信号を出力す
るタイミングは、デルタシグマ変調器１０の動作周期と
同一とする。
【００２８】このように構成されたＤ級電力増幅装置１
は、スイッチングモジュール１２、ＬＰＦ１８及びスピ
ーカ１９等の特性により発生する歪み量を第１のレベル
変換器１３、第２のレベル変換器１４、立上がり検出器
１５、立下がり検出器１６及び算出部１７を介してデル
タシグマ変調器１０の加算器１０４又は加算器１１３に
フィードバックし、デルタシグマ変調器１０から出力さ
れた信号をＰＷＭ変調器１１でＰＷＭ変調し、ＰＷＭ変
調された信号をスイッチングモジュール１２で所定の大
きさの信号に増幅する際に、フィードバックにより入力
したスイッチングモジュール１２、ＬＰＦ１８及びスピ
ーカ１９等の特性により発生する歪み量を打ち消すこと
により、デルタシグマ変調処理のＳ／Ｎ比を悪化させる
ことなく、オーディオ特性の劣化を防ぐことができる。
は、スイッチングモジュール１２、ＬＰＦ１８及びスピ
ーカ１９等の特性により発生する歪み量を第１のレベル
変換器１３、第２のレベル変換器１４、立上がり検出器
１５、立下がり検出器１６及び算出部１７を介してデル
タシグマ変調器１０の加算器１０４又は加算器１１３に
フィードバックし、デルタシグマ変調器１０から出力さ
れた信号をＰＷＭ変調器１１でＰＷＭ変調し、ＰＷＭ変
調された信号をスイッチングモジュール１２で所定の大
きさの信号に増幅する際に、フィードバックにより入力
したスイッチングモジュール１２、ＬＰＦ１８及びスピ
ーカ１９等の特性により発生する歪み量を打ち消すこと
により、デルタシグマ変調処理のＳ／Ｎ比を悪化させる
ことなく、オーディオ特性の劣化を防ぐことができる。
【００２９】なお、立上がり検出器１５及び立下がり検
出器１６が直接、ＰＷＭ変調器１１の出力信号Ｓ１及び
スイッチングモジュール１２の出力信号Ｓ２を処理でき
る場合、第１のレベル変換器１３及び第２のレベル変換
器１４は不要となり、さらに、第１のレベル変換器１３
及び第２のレベル変換器１４の位置に、遅延回路を設置
して、信号Ｓ１と信号Ｓ２のタイミングを図っても良
い。
出器１６が直接、ＰＷＭ変調器１１の出力信号Ｓ１及び
スイッチングモジュール１２の出力信号Ｓ２を処理でき
る場合、第１のレベル変換器１３及び第２のレベル変換
器１４は不要となり、さらに、第１のレベル変換器１３
及び第２のレベル変換器１４の位置に、遅延回路を設置
して、信号Ｓ１と信号Ｓ２のタイミングを図っても良
い。
【００３０】また、第１の実施の形態では、１次のデル
タシグマ変調器を用いた例を述べたが、高次のデルタシ
グマ変調器を用いても良い。
タシグマ変調器を用いた例を述べたが、高次のデルタシ
グマ変調器を用いても良い。
【００３１】つぎに、本発明の第２の実施の形態につい
て図面を参照しながら詳細に説明する。本発明は、例え
ば図５に示すようなＤ級電力増幅装置２に適用される。
て図面を参照しながら詳細に説明する。本発明は、例え
ば図５に示すようなＤ級電力増幅装置２に適用される。
【００３２】Ｄ級電力増幅装置２は、オーディオ信号を
デルタシグマ変調するデルタシグマ変調器２０と、デル
タシグマ変調した信号と算出部２８の出力信号とを減算
する減算器２１と、減算器２１の出力信号をＰＷＭ（Pu
lse Width Modulation）変調するＰＷＭ変調器２２と、
ＰＷＭ変調した信号Ｓ１を所定の大きさの信号Ｓ２に増
幅するスイッチングモジュール２３と、ＰＷＭ変調した
信号Ｓ１を所定の大きさの電圧に変換する第１のレベル
変換器２４と、スイッチングモジュール２３で所定の大
きさに増幅した信号Ｓ２を所定の大きさの電圧に変換す
る第２のレベル変換器２５と、第１のレベル変換器２４
の出力信号Ｓ３及び第２のレベル変換器２５の出力信号
Ｓ４から立ち上がり成分の差分を検出する立上がり検出
器２６と、第１のレベル変換器２４の出力信号Ｓ３及び
第２のレベル変換器２５の出力信号Ｓ４から立ち下がり
成分の差分を検出する立下がり検出器２７と、立上がり
検出器２６の出力信号Ｓ５及び立下がり検出器２７の出
力信号Ｓ６から歪み量を算出する算出部２８と、スイッ
チングモジュール２３で所定の大きさに増幅した信号Ｓ
２にフィルタ処理を行い高域の周波数成分を除去するＬ
ＰＦ（Low Pass Filter）２９とを備える。また、ＬＰ
Ｆ２９で高域の周波数成分が除去された信号は、スピー
カ３０に供給される。
デルタシグマ変調するデルタシグマ変調器２０と、デル
タシグマ変調した信号と算出部２８の出力信号とを減算
する減算器２１と、減算器２１の出力信号をＰＷＭ（Pu
lse Width Modulation）変調するＰＷＭ変調器２２と、
ＰＷＭ変調した信号Ｓ１を所定の大きさの信号Ｓ２に増
幅するスイッチングモジュール２３と、ＰＷＭ変調した
信号Ｓ１を所定の大きさの電圧に変換する第１のレベル
変換器２４と、スイッチングモジュール２３で所定の大
きさに増幅した信号Ｓ２を所定の大きさの電圧に変換す
る第２のレベル変換器２５と、第１のレベル変換器２４
の出力信号Ｓ３及び第２のレベル変換器２５の出力信号
Ｓ４から立ち上がり成分の差分を検出する立上がり検出
器２６と、第１のレベル変換器２４の出力信号Ｓ３及び
第２のレベル変換器２５の出力信号Ｓ４から立ち下がり
成分の差分を検出する立下がり検出器２７と、立上がり
検出器２６の出力信号Ｓ５及び立下がり検出器２７の出
力信号Ｓ６から歪み量を算出する算出部２８と、スイッ
チングモジュール２３で所定の大きさに増幅した信号Ｓ
２にフィルタ処理を行い高域の周波数成分を除去するＬ
ＰＦ（Low Pass Filter）２９とを備える。また、ＬＰ
Ｆ２９で高域の周波数成分が除去された信号は、スピー
カ３０に供給される。
【００３３】デルタシグマ変調方法については、第１の
実施の形態で説明したとおりである。
実施の形態で説明したとおりである。
【００３４】デルタシグマ変調器２０は、図６に示すよ
うに、オーディオ信号が入力される入力端子１２０と、
オーディオ信号と遅延信号とを減算する減算器１２１
と、減算器１２１の出力を積分する積分器１２２と、積
分器１２２の出力を量子化して時間軸に沿って粗密に変
化するパルス信号を出力する量子化器１２３と、量子化
器１２３の出力信号を１クロック（量子化器１２３の動
作クロック）分だけ遅延して減算器１２１に遅延信号と
して入力する遅延回路１２４とを備える。また、量子化
器１２３の出力信号は、減算器２１に供給される。
うに、オーディオ信号が入力される入力端子１２０と、
オーディオ信号と遅延信号とを減算する減算器１２１
と、減算器１２１の出力を積分する積分器１２２と、積
分器１２２の出力を量子化して時間軸に沿って粗密に変
化するパルス信号を出力する量子化器１２３と、量子化
器１２３の出力信号を１クロック（量子化器１２３の動
作クロック）分だけ遅延して減算器１２１に遅延信号と
して入力する遅延回路１２４とを備える。また、量子化
器１２３の出力信号は、減算器２１に供給される。
【００３５】なお、算出部２８の出力信号Ｓ７を量子化
器１２３の出力信号に対して適正な値に変換する必要が
ある場合、算出部２８の出力信号Ｓ７を量子化器１２３
の出力信号に対して適正な値に補正する補正回路を算出
部２８と減算器２１との間に設置することとする。
器１２３の出力信号に対して適正な値に変換する必要が
ある場合、算出部２８の出力信号Ｓ７を量子化器１２３
の出力信号に対して適正な値に補正する補正回路を算出
部２８と減算器２１との間に設置することとする。
【００３６】また、デルタシグマ変調器２０は、図７に
示すように、オーディオ信号が入力される入力端子１３
０と、オーディオ信号と遅延信号とを減算する減算器１
３１と、減算器１３１の出力を量子化する量子化器１３
２と、減算器１３１の出力信号及び量子化器１３２の出
力信号を加算する加算器１３３と、加算器１３３の出力
信号を１クロック（量子化器１３２の動作クロック）分
だけ遅延して減算器１３１に遅延信号として入力する遅
延回路１３４とを備える構成でも良い。
示すように、オーディオ信号が入力される入力端子１３
０と、オーディオ信号と遅延信号とを減算する減算器１
３１と、減算器１３１の出力を量子化する量子化器１３
２と、減算器１３１の出力信号及び量子化器１３２の出
力信号を加算する加算器１３３と、加算器１３３の出力
信号を１クロック（量子化器１３２の動作クロック）分
だけ遅延して減算器１３１に遅延信号として入力する遅
延回路１３４とを備える構成でも良い。
【００３７】なお、算出部２８の出力信号Ｓ７を量子化
器１３２の出力信号に対して適正な値に変換する必要が
ある場合、算出部２８の出力信号Ｓ７を量子化器１３２
の出力信号に対して適正な値に補正する補正回路を算出
部２８と減算器２１との間に設置することとする。
器１３２の出力信号に対して適正な値に変換する必要が
ある場合、算出部２８の出力信号Ｓ７を量子化器１３２
の出力信号に対して適正な値に補正する補正回路を算出
部２８と減算器２１との間に設置することとする。
【００３８】また、スイッチングモジュール２３の動作
については、第１の実施の形態で説明したとおりであ
る。
については、第１の実施の形態で説明したとおりであ
る。
【００３９】Ｄ級電力増幅装置２が備えるスイッチング
モジュール２３は、入力信号に比べて高電圧で動作する
ため出力信号に歪みが発生する。また、ＬＰＦ２９、ス
ピーカ３０及び周囲温度等の要因によっても歪みが発生
する。Ｄ級電力増幅器２では、ＰＷＭ変調器２２の出力
信号Ｓ１のパルス幅と、上述の要因により歪んだスイッ
チングモジュール２３の出力信号Ｓ２のパルス幅とから
パルス幅の違いを検出し、スイッチングモジュール２３
及びＬＰＦ２９等の特性により発生した上述のパルス幅
の違いを考慮した信号Ｓ７をデルタシグマ変調器２０に
フィードバックし、スイッチングモジュール２３で増幅
する際に打ち消す補正を行う。以下にフィードバックの
動作について説明する。
モジュール２３は、入力信号に比べて高電圧で動作する
ため出力信号に歪みが発生する。また、ＬＰＦ２９、ス
ピーカ３０及び周囲温度等の要因によっても歪みが発生
する。Ｄ級電力増幅器２では、ＰＷＭ変調器２２の出力
信号Ｓ１のパルス幅と、上述の要因により歪んだスイッ
チングモジュール２３の出力信号Ｓ２のパルス幅とから
パルス幅の違いを検出し、スイッチングモジュール２３
及びＬＰＦ２９等の特性により発生した上述のパルス幅
の違いを考慮した信号Ｓ７をデルタシグマ変調器２０に
フィードバックし、スイッチングモジュール２３で増幅
する際に打ち消す補正を行う。以下にフィードバックの
動作について説明する。
【００４０】第１のレベル変換器２４は、ＰＷＭ変調器
２２の出力信号Ｓ１を立上がり検出器２６及び立下がり
検出器２７に適合した信号Ｓ３に変換し、また、第２の
レベル変換器２５は、スイッチングモジュール２３の出
力信号Ｓ２を立上がり検出器２６及び立下がり検出器２
７に適合した信号Ｓ４に変換する。立上がり検出器２６
は、信号Ｓ３の立ち上がり成分と信号Ｓ４の立ち上がり
成分とを比較してその差分を検出する。そして立上がり
検出器２６は、検出した差分から信号Ｓ５を生成し、算
出部２８に供給する。また、立下がり検出器２７は、信
号Ｓ３の立ち下がり成分と信号Ｓ４の立ち下がり成分と
を比較してその差分を検出する。そして、立下がり検出
器２７は、検出した差分から信号Ｓ６を生成し、算出部
２８に供給する。算出部２８は、供給された信号Ｓ５及
び信号Ｓ６から所定のクロック信号に基づきカウンタ信
号Ｓ７を生成する。カウンタ信号Ｓ７は、スイッチング
モジュール２３及びＬＰＦ２９等の特性により発生した
歪み量を表わしている。算出部２８は、カウンタ信号Ｓ
７を減算器２１に供給する。なお、算出部２８は、クリ
ア信号を検出した場合、カウンタ信号Ｓ７を零に戻す作
業を行う。クリア信号を出力するタイミングは、デルタ
シグマ変調器２０の動作周期と同一とする。
２２の出力信号Ｓ１を立上がり検出器２６及び立下がり
検出器２７に適合した信号Ｓ３に変換し、また、第２の
レベル変換器２５は、スイッチングモジュール２３の出
力信号Ｓ２を立上がり検出器２６及び立下がり検出器２
７に適合した信号Ｓ４に変換する。立上がり検出器２６
は、信号Ｓ３の立ち上がり成分と信号Ｓ４の立ち上がり
成分とを比較してその差分を検出する。そして立上がり
検出器２６は、検出した差分から信号Ｓ５を生成し、算
出部２８に供給する。また、立下がり検出器２７は、信
号Ｓ３の立ち下がり成分と信号Ｓ４の立ち下がり成分と
を比較してその差分を検出する。そして、立下がり検出
器２７は、検出した差分から信号Ｓ６を生成し、算出部
２８に供給する。算出部２８は、供給された信号Ｓ５及
び信号Ｓ６から所定のクロック信号に基づきカウンタ信
号Ｓ７を生成する。カウンタ信号Ｓ７は、スイッチング
モジュール２３及びＬＰＦ２９等の特性により発生した
歪み量を表わしている。算出部２８は、カウンタ信号Ｓ
７を減算器２１に供給する。なお、算出部２８は、クリ
ア信号を検出した場合、カウンタ信号Ｓ７を零に戻す作
業を行う。クリア信号を出力するタイミングは、デルタ
シグマ変調器２０の動作周期と同一とする。
【００４１】このように構成されたＤ級電力増幅装置２
は、スイッチングモジュール２３及びＬＰＦ２９等によ
り発生する歪み量を第１のレベル変換器２４、第２のレ
ベル変換器２５、立上がり検出器２６、立下がり検出器
２７及び算出部２８を介して減算器２１にフィードバッ
クし、減算器２１から出力された信号をＰＷＭ変調器２
２でＰＷＭ変調し、ＰＷＭ変調された信号をスイッチン
グモジュール２３で所定の大きさの信号に増幅する際
に、フィードバックにより入力したスイッチングモジュ
ール２３やＬＰＦ２９等で発生する歪み量を打ち消すこ
とにより、デルタシグマ変調処理のＳ／Ｎ比を悪化させ
ることなく、オーディオ特性の劣化を防ぐことができ
る。
は、スイッチングモジュール２３及びＬＰＦ２９等によ
り発生する歪み量を第１のレベル変換器２４、第２のレ
ベル変換器２５、立上がり検出器２６、立下がり検出器
２７及び算出部２８を介して減算器２１にフィードバッ
クし、減算器２１から出力された信号をＰＷＭ変調器２
２でＰＷＭ変調し、ＰＷＭ変調された信号をスイッチン
グモジュール２３で所定の大きさの信号に増幅する際
に、フィードバックにより入力したスイッチングモジュ
ール２３やＬＰＦ２９等で発生する歪み量を打ち消すこ
とにより、デルタシグマ変調処理のＳ／Ｎ比を悪化させ
ることなく、オーディオ特性の劣化を防ぐことができ
る。
【００４２】なお、立上がり検出器２６及び立下がり検
出器２７が直接ＰＷＭ変調器２２の出力信号Ｓ１及びス
イッチングモジュール２３の出力信号を処理できる場
合、第１のレベル変換器２４及び第２のレベル変換器２
５は不要となり、さらに、第１のレベル変換器２４及び
第２のレベル変換器２５の位置に、遅延回路を設置し
て、信号Ｓ１と信号Ｓ２のタイミングを図っても良い。
出器２７が直接ＰＷＭ変調器２２の出力信号Ｓ１及びス
イッチングモジュール２３の出力信号を処理できる場
合、第１のレベル変換器２４及び第２のレベル変換器２
５は不要となり、さらに、第１のレベル変換器２４及び
第２のレベル変換器２５の位置に、遅延回路を設置し
て、信号Ｓ１と信号Ｓ２のタイミングを図っても良い。
【００４３】また、第２の実施の形態では、１次のデル
タシグマ変調器を用いた例を述べたが、高次のデルタシ
グマ変調器を用いても良い。
タシグマ変調器を用いた例を述べたが、高次のデルタシ
グマ変調器を用いても良い。
【００４４】
【発明の効果】以上詳細に説明したように、本発明に係
る信号増幅装置では、パルス幅変調器より後段に接続さ
れている回路の特性により発生する歪みを増幅器の入力
信号及び出力信号の差分から検出し、検出した歪み量を
デルタシグマ変調器にフィードバックし、デルタシグマ
変調器及びパルス幅変調器で変調した信号を増幅器で所
定の大きさの信号に増幅する際に、フィードバックした
歪み量を打ち消すので、デルタシグマ変調処理のＳ／Ｎ
比を悪化させることなく、オーディオ特性の劣化を防ぐ
ことができる。
る信号増幅装置では、パルス幅変調器より後段に接続さ
れている回路の特性により発生する歪みを増幅器の入力
信号及び出力信号の差分から検出し、検出した歪み量を
デルタシグマ変調器にフィードバックし、デルタシグマ
変調器及びパルス幅変調器で変調した信号を増幅器で所
定の大きさの信号に増幅する際に、フィードバックした
歪み量を打ち消すので、デルタシグマ変調処理のＳ／Ｎ
比を悪化させることなく、オーディオ特性の劣化を防ぐ
ことができる。
【００４５】また、以上詳細に説明したように、本発明
に係る信号増幅装置では、パルス幅変調器より後段に接
続されている回路の特性により発生する歪みを増幅器の
入力信号及び出力信号の差分から検出し、検出した歪み
量を加算器にフィードバックし、デルタシグマ変調器及
びパルス幅変調器で変調した信号を増幅器で所定の大き
さの信号に増幅する際に、フィードバックした歪み量を
打ち消すので、デルタシグマ変調処理のＳ／Ｎ比を悪化
させることなく、オーディオ特性の劣化を防ぐことがで
きる。
に係る信号増幅装置では、パルス幅変調器より後段に接
続されている回路の特性により発生する歪みを増幅器の
入力信号及び出力信号の差分から検出し、検出した歪み
量を加算器にフィードバックし、デルタシグマ変調器及
びパルス幅変調器で変調した信号を増幅器で所定の大き
さの信号に増幅する際に、フィードバックした歪み量を
打ち消すので、デルタシグマ変調処理のＳ／Ｎ比を悪化
させることなく、オーディオ特性の劣化を防ぐことがで
きる。
【図１】本発明を適用したオーディオ信号を増幅するＤ
級電力増幅装置のブロック図である。
級電力増幅装置のブロック図である。
【図２】本発明を適用したＤ級電力増幅装置が備える第
１のデルタシグマ変調器のブロック図である。
１のデルタシグマ変調器のブロック図である。
【図３】本発明を適用したＤ級電力増幅装置が備える第
２のデルタシグマ変調器のブロック図である。
２のデルタシグマ変調器のブロック図である。
【図４】ＰＷＭ変調された信号の波形と、スイッチング
モジュールで増幅された信号の波形と、立上がり成分の
差分により生成した波形と、立ち下がり成分の差分によ
り生成した波形と、カウンタ出力波形と、クリア信号の
波形とを示す図である。
モジュールで増幅された信号の波形と、立上がり成分の
差分により生成した波形と、立ち下がり成分の差分によ
り生成した波形と、カウンタ出力波形と、クリア信号の
波形とを示す図である。
【図５】本発明を適用したオーディオ信号を増幅するＤ
級電力増幅装置のブロック図である。
級電力増幅装置のブロック図である。
【図６】本発明を適用したＤ級電力増幅装置が備える第
１のデルタシグマ変調器のブロック図である。
１のデルタシグマ変調器のブロック図である。
【図７】本発明を適用したＤ級電力増幅装置が備える第
２のデルタシグマ変調器のブロック図である。
２のデルタシグマ変調器のブロック図である。
【図８】オーディオ信号を再生する再生装置のブロック
図である。
図である。
【図９】デルタシグマ変調器のブロック図である。
１，２ Ｄ級電力増幅装置、１０，２０ デルタシグマ
変調器、１１，２２ＰＷＭ変調器、１２，２３ スイッ
チングモジュール、１３，２４ 第１のレベル変換器、
１４，２５ 第２のレベル変換器、１５，２６ 立上が
り検出器、１６，２７ 立下がり検出器、１７，２８
算出部、１８，２９ ＬＰＦ、１９，３０ スピーカ、
１０４，１１３，１３３ 加算器、１００，１１０，１
２０，１３０ 入力端子、２１，１０１，１１１，１２
１，１３１ 減算器、１０２，１２２ 積分器、１０
３，１１２，１２３，１３２ 量子化器、１０５，１１
４，１２４，１３４ 遅延回路
変調器、１１，２２ＰＷＭ変調器、１２，２３ スイッ
チングモジュール、１３，２４ 第１のレベル変換器、
１４，２５ 第２のレベル変換器、１５，２６ 立上が
り検出器、１６，２７ 立下がり検出器、１７，２８
算出部、１８，２９ ＬＰＦ、１９，３０ スピーカ、
１０４，１１３，１３３ 加算器、１００，１１０，１
２０，１３０ 入力端子、２１，１０１，１１１，１２
１，１３１ 減算器、１０２，１２２ 積分器、１０
３，１１２，１２３，１３２ 量子化器、１０５，１１
４，１２４，１３４ 遅延回路
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０３Ｍ 5/08 Ｇ１０Ｌ 3/02 Ｇ
Ｆターム(参考） 5D045 DA03
5J064 AA01 BA03 BB14 BC07 BC08
BC10 BC11 BC16 BD02
5J090 AA02 AA27 AA41 AA54 AA66
CA21 FA08 FA17 GN02 GN05
GN06 HA38 HN01 HN03 HN07
HN15 HN17 KA15 KA17 KA26
KA31 KA33 KA42 KA56 KA62
MA11 SA05 TA01
5J091 AA02 AA27 AA41 AA54 AA66
CA21 FA08 FA17 HA38 KA15
KA17 KA26 KA31 KA33 KA42
KA56 KA62 MA11 SA05 TA01
UW04
5J500 AA02 AA27 AA41 AA54 AA66
AC21 AF08 AF17 AH38 AK15
AK17 AK26 AK31 AK33 AK42
AK56 AK62 AM11 AS05 AT01
NH01 NH03 NH07 NH15 NH17
WU04
Claims (4)
- 【請求項１】 信号を量子化する量子化器を有するデル
タシグマ変調手段と、 上記デルタシグマ変調手段から出力された信号Ｓ１をパ
ルス幅変調するパルス幅変調手段と、 上記パルス幅変調手段によりパルス幅変調した信号Ｓ２
を所定の大きさの信号Ｓ３に増幅する増幅手段と、 上記信号Ｓ２と上記信号Ｓ３とを比較し、上記信号Ｓ２
の立ち上がりと上記信号Ｓ３の立ち上がりとの差分を検
出する立上がり検出手段と、 上記信号Ｓ２と上記信号Ｓ３とを比較し、上記信号Ｓ２
の立ち下がりと上記信号Ｓ３との立ち下がりとの差分を
検出する立下がり検出手段と、 上記立上がり検出手段で検出した立ち上がりの差分と、
上記立下がり検出手段で検出した立ち下がりの差分とか
ら上記増幅手段より後段に接続されている回路の特性に
より生じる歪み量を算出する算出手段と、 上記デルタシグマ変調手段の量子化器の出力から上記算
出手段により算出した歪み量を減算する減算手段とを備
えることを特徴とする信号増幅装置。 - 【請求項２】 上記算出手段により算出された歪み量を
所定の補正値に補正する補正手段を備え、 上記補正手段により補正した補正値を上記減算手段に入
力することを特徴とする請求項１記載の信号増幅装置。 - 【請求項３】 信号を量子化する量子化器を有するデル
タシグマ変調手段と、 上記デルタシグマ変調手段から出力された信号Ｓ１から
帰還信号である算出信号を減算する減算手段と、 上記減算手段から出力された信号をパルス幅変調するパ
ルス幅変調手段と、 上記パルス幅変調手段によりパルス幅変調した信号Ｓ２
を所定の大きさの信号Ｓ３に増幅する増幅手段と、 上記信号Ｓ２と上記信号Ｓ３とを比較し、上記信号Ｓ２
の立ち上がりと上記信号Ｓ３の立ち上がりとの差分を検
出する立上がり検出手段と、 上記信号Ｓ２と上記信号Ｓ３とを比較し、上記信号Ｓ２
の立ち下がりと上記信号Ｓ３との立ち下がりとの差分を
検出する立下がり検出手段と、 上記立上がり検出手段で検出した立ち上がりの差分と、
上記立下がり検出手段で検出した立ち下がりの差分とか
ら上記増幅手段より後段に接続されている回路の特性に
より生じる歪み量を算出信号として上記減算手段に出力
する算出手段とを備えることを特徴とする信号増幅装
置。 - 【請求項４】 上記算出手段により算出された歪み量を
所定の信号値に変換する変換手段を備え、 上記変換手段により変換した信号値を上記減算手段に入
力することを特徴とする請求項３記載の信号増幅装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001303545A JP2003110376A (ja) | 2001-09-28 | 2001-09-28 | 信号増幅装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001303545A JP2003110376A (ja) | 2001-09-28 | 2001-09-28 | 信号増幅装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003110376A true JP2003110376A (ja) | 2003-04-11 |
Family
ID=19123614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001303545A Pending JP2003110376A (ja) | 2001-09-28 | 2001-09-28 | 信号増幅装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003110376A (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005341550A (ja) * | 2004-04-30 | 2005-12-08 | Yamaha Corp | Ｄ級増幅器 |
| WO2007011012A1 (ja) * | 2005-07-21 | 2007-01-25 | Pioneer Corporation | 電力増幅装置 |
| JP2007135177A (ja) * | 2005-03-18 | 2007-05-31 | Yamaha Corp | Ｄ級増幅器 |
| WO2007094255A1 (ja) | 2006-02-14 | 2007-08-23 | Matsushita Electric Industrial Co., Ltd. | Ｄ／ａ変換器 |
| JP2007532033A (ja) * | 2003-07-17 | 2007-11-08 | イーエスエス テクノロジー インコーポレイテッド | 信号処理装置及び方法 |
| JP2008141447A (ja) * | 2006-12-01 | 2008-06-19 | New Japan Radio Co Ltd | Ｄ級増幅方法およびｄ級増幅器 |
| KR100849781B1 (ko) | 2006-11-03 | 2008-07-31 | 삼성전기주식회사 | 논리 게이트로 구성된 곱셈기를 이용한 시그마-델타모듈레이터 |
| KR100878250B1 (ko) | 2007-01-05 | 2009-01-12 | (주)위더스비젼 | 시그마-델타 펄스 폭 변조기 및 시그마-델타 변조기 |
| JP2010078731A (ja) * | 2008-09-24 | 2010-04-08 | Seiko Precision Inc | アクチュエータ装置 |
| JP2013031204A (ja) * | 2012-09-12 | 2013-02-07 | Renesas Electronics Corp | Ｐｗｍアンプ |
| JP5240193B2 (ja) * | 2007-06-05 | 2013-07-17 | 日本電気株式会社 | 電圧電流変換器およびこれを用いたフィルタ回路 |
| WO2015174119A1 (ja) * | 2014-05-13 | 2015-11-19 | 住友電気工業株式会社 | 歪補償装置の製造方法 |
| JP2016134713A (ja) * | 2015-01-19 | 2016-07-25 | オンキヨー株式会社 | 信号変調回路 |
| JP2019057889A (ja) * | 2017-09-22 | 2019-04-11 | カシオ計算機株式会社 | Ｄ／ａ変換装置、電子楽器、情報処理装置、ｄ／ａ変換方法及びプログラム |
| WO2020040068A1 (ja) * | 2018-08-24 | 2020-02-27 | ソニー株式会社 | 音声処理装置、音声処理方法及び音声処理プログラム |
| WO2020218027A1 (ja) * | 2019-04-24 | 2020-10-29 | ソニー株式会社 | 信号処理装置および方法、並びにプログラム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06152269A (ja) * | 1992-11-05 | 1994-05-31 | Fujitsu Ten Ltd | スイッチングアンプ |
| JPH09214259A (ja) * | 1996-02-06 | 1997-08-15 | Matsushita Electric Ind Co Ltd | Ｄ級電力増幅器 |
-
2001
- 2001-09-28 JP JP2001303545A patent/JP2003110376A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06152269A (ja) * | 1992-11-05 | 1994-05-31 | Fujitsu Ten Ltd | スイッチングアンプ |
| JPH09214259A (ja) * | 1996-02-06 | 1997-08-15 | Matsushita Electric Ind Co Ltd | Ｄ級電力増幅器 |
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007532033A (ja) * | 2003-07-17 | 2007-11-08 | イーエスエス テクノロジー インコーポレイテッド | 信号処理装置及び方法 |
| JP2005341550A (ja) * | 2004-04-30 | 2005-12-08 | Yamaha Corp | Ｄ級増幅器 |
| US7411448B2 (en) | 2004-04-30 | 2008-08-12 | Yamaha Corporation | Class-D amplifier |
| JP4561459B2 (ja) * | 2004-04-30 | 2010-10-13 | ヤマハ株式会社 | Ｄ級増幅器 |
| KR100822536B1 (ko) * | 2004-04-30 | 2008-04-16 | 야마하 가부시키가이샤 | Ｄ급 증폭기 |
| US7317349B2 (en) | 2004-04-30 | 2008-01-08 | Yamaha Corporation | Class-D amplifier |
| JP2007135177A (ja) * | 2005-03-18 | 2007-05-31 | Yamaha Corp | Ｄ級増幅器 |
| WO2007011012A1 (ja) * | 2005-07-21 | 2007-01-25 | Pioneer Corporation | 電力増幅装置 |
| JPWO2007011012A1 (ja) * | 2005-07-21 | 2009-02-05 | パイオニア株式会社 | 電力増幅装置 |
| JP4688225B2 (ja) * | 2005-07-21 | 2011-05-25 | パイオニア株式会社 | 電力増幅装置 |
| WO2007094255A1 (ja) | 2006-02-14 | 2007-08-23 | Matsushita Electric Industrial Co., Ltd. | Ｄ／ａ変換器 |
| US7817074B2 (en) | 2006-02-14 | 2010-10-19 | Panasonic Corporation | D/A converter |
| KR100849781B1 (ko) | 2006-11-03 | 2008-07-31 | 삼성전기주식회사 | 논리 게이트로 구성된 곱셈기를 이용한 시그마-델타모듈레이터 |
| JP2008141447A (ja) * | 2006-12-01 | 2008-06-19 | New Japan Radio Co Ltd | Ｄ級増幅方法およびｄ級増幅器 |
| KR100878250B1 (ko) | 2007-01-05 | 2009-01-12 | (주)위더스비젼 | 시그마-델타 펄스 폭 변조기 및 시그마-델타 변조기 |
| JP5240193B2 (ja) * | 2007-06-05 | 2013-07-17 | 日本電気株式会社 | 電圧電流変換器およびこれを用いたフィルタ回路 |
| JP2010078731A (ja) * | 2008-09-24 | 2010-04-08 | Seiko Precision Inc | アクチュエータ装置 |
| JP2013031204A (ja) * | 2012-09-12 | 2013-02-07 | Renesas Electronics Corp | Ｐｗｍアンプ |
| WO2015174119A1 (ja) * | 2014-05-13 | 2015-11-19 | 住友電気工業株式会社 | 歪補償装置の製造方法 |
| JP2015216606A (ja) * | 2014-05-13 | 2015-12-03 | 住友電気工業株式会社 | 歪補償装置の製造方法 |
| US9887704B2 (en) | 2014-05-13 | 2018-02-06 | Sumitomo Electric Industries, Ltd. | Method of manufacturing distortion compensation apparatus |
| JP2016134713A (ja) * | 2015-01-19 | 2016-07-25 | オンキヨー株式会社 | 信号変調回路 |
| JP2019057889A (ja) * | 2017-09-22 | 2019-04-11 | カシオ計算機株式会社 | Ｄ／ａ変換装置、電子楽器、情報処理装置、ｄ／ａ変換方法及びプログラム |
| JP7139588B2 (ja) | 2017-09-22 | 2022-09-21 | カシオ計算機株式会社 | 変換装置、電子楽器、情報処理装置、変換方法及びプログラム |
| WO2020040068A1 (ja) * | 2018-08-24 | 2020-02-27 | ソニー株式会社 | 音声処理装置、音声処理方法及び音声処理プログラム |
| WO2020218027A1 (ja) * | 2019-04-24 | 2020-10-29 | ソニー株式会社 | 信号処理装置および方法、並びにプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPWO2003030373A1 (ja) | デルタシグマ変調装置及び信号増幅装置 | |
| JP4221302B2 (ja) | パルス幅変調信号を発生する方法および装置 | |
| KR100890346B1 (ko) | 디지털 보정 기능을 갖는 스위칭 증폭기 및 그에 대한 방법 | |
| JP2003110376A (ja) | 信号増幅装置 | |
| US7058464B2 (en) | Device and method for signal processing | |
| US6414613B1 (en) | Apparatus for noise shaping a pulse width modulation (PWM) signal and method therefor | |
| EP0890221B1 (en) | Conversion of a pcm signal into a upwm signal | |
| US20060092063A1 (en) | PWM driver and class D amplifier using same | |
| US20060072657A1 (en) | Pulse width-modulated noise shaper | |
| US7453382B2 (en) | Method and apparatus for A/D conversion | |
| KR20040062823A (ko) | 양자화 잡음을 감소시킬 수 있는 델타 시그마 변조기 | |
| EP1653605B1 (en) | Noise shaper for shaping a power spectral density of an error signal and method therefor | |
| KR100497702B1 (ko) | 디지털데이터변환장치 | |
| US7170360B2 (en) | Device and method for digital pulse width modulation | |
| US8145478B2 (en) | Apparatus and method for widening audio signal band | |
| US8698662B2 (en) | System and method for a high resolution digital input class D amplifier with feedback | |
| US7692567B2 (en) | Digital-to-analog converter and distortion correction circuit | |
| US8766840B2 (en) | System and method for a high resolution digital input class D amplifier with feedback | |
| JP4446344B2 (ja) | 低歪パルス幅変調信号発生器 | |
| US10951229B1 (en) | Digital filter | |
| US6933872B2 (en) | Digital/analog converter circuit with a device for compensating nonlinear distortions | |
| JP2004080076A (ja) | ディジタル信号処理装置及びディジタル信号処理方法 | |
| US11706062B1 (en) | Digital filter | |
| US10863117B2 (en) | Apparatus for dynamic range enhancement | |
| JP2006503472A (ja) | データコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080925 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100706 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100720 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101116 |