JP5240193B2 - 電圧電流変換器およびこれを用いたフィルタ回路 - Google Patents

Description

本発明は、電圧電流変換利得が可変の電圧電流変換器およびこれを用いたフィルタ回路に関し、特に、低電圧下でも小面積でかつ電圧電流変換利得の可変範囲が広い電圧電流変換器およびこれを用いたフィルタ回路に関する。

近年、ＩＥＥＥ（Institute of Electrical and Electronic Engineers）８０２．１１ａ／ｂ／ｇや、ＧＳＭ（Global System for Mobile Communications）／ＷＣＤＭＡ（Wideband Code Division Multiple Access）等に代表される複数の無線通信方式に１台で対応可能なマルチモード対応の送受信機の開発が盛んに行われている。

このような送受信機においては、面積や消費電力を抑えつつ、複雑な信号処理を高速に行うことが求められるため、微細ＣＭＯＳプロセスを用いた設計が不可欠である。しかし、微細ＣＭＯＳプロセスを用いる場合、電源電圧の低下や性能ばらつきの増加といった新たな問題が発生する。

このような中で、マルチモード対応の送受信機にフィルタ回路として内蔵されるチャネル選択フィルタには、帯域幅や利得、Ｑ値、次数といったフィルタ特性が低電圧下でも広範囲で可変であること、および小面積であることが求められている。現在、上述した無線通信方式による無線通信に用いられている無線規格においては、チャネルの帯域幅は数ｋＨｚから数１００ＭＨｚにまでわたっている。

チャネル選択フィルタとしては、電圧電流変換器（＝Ｇｍアンプ）と容量素子とで構成されるＧｍ−Ｃフィルタが一般的である（例えば、非特許文献１）。マルチモード対応のＧｍ−Ｃフィルタにおいては、Ｇｍアンプの電圧電流変換利得や容量素子の容量値を制御することでフィルタ特性を可変としている。一般には、Ｇｍアンプの電圧電流変換利得をバイアス条件を変化させることによって制御することで、フィルタ特性を可変とする方法が用いられている。しかし、電源電圧の低下に伴い、バイアス電圧の可変範囲が狭くなり、Ｇｍアンプの電圧電流変換利得を広範囲で可変とすることが困難となっている。

低電圧下でも電圧電流変換利得を広範囲で可変とするためのフィルタ回路の第１の従来例を図１Ａに示す（例えば、非特許文献２）。第１の従来例は、電圧電流変換器（＝Ｇｍアンプ）と容量素子Ｃとで構成されるＧｍ−Ｃフィルタであり、Ｇｍアンプを電圧電流変換部と図１Ｂに示す電流ミラー回路とを組み合わせた構成となっている。第１の従来例では、電流ミラー回路の内部のパスをスイッチ回路ＳＷで切り替えることで、Ｇｍアンプの電圧電流変換利得を可変としている。

同じく、フィルタ回路の第２の従来例を図２に示す（例えば、非特許文献３）。第２の従来例は、オペアンプＯＡ、抵抗素子Ｒ，Ｒｘ、および容量素子Ｃで構成されるアクティブＲＣフィルタに、さらにスイッチ回路ＳＷを設けた構成となっている。第２の従来例では、スイッチ回路ＳＷの開閉を制御するクロックのデューティ比を制御することで、電圧電流変換を行っている抵抗Ｒの実効的な抵抗値を可変としている。

しかし、第１および第２の従来例のフィルタ回路には、次のような課題がある。

第１の従来例の課題は、チップ面積の増大を招くことなくフィルタ特性の可変範囲を広げることが困難なことである。その理由は、第１の従来例では、可変範囲に比例する数だけ電流ミラー回路を並置する必要があるが、個々の電流ミラー回路は、ＭＯＳＦＥＴの閾値電圧のばらつきを小さく抑えるために、微細ＣＭＯＳプロセスによる微細化が進んでも面積の縮小が難しいからである。

第２の従来例の課題は、帯域幅以外のフィルタ特性が可変ではないことである。この構成で利得やＱ値を可変とする方法としては、抵抗を並置してスイッチ回路で切り替える方法や、ＭＯＳＦＥＴを可変抵抗として用いる方法が考えられるが、それぞれ面積が増大する、線形性が悪化するという欠点がある。また、第２の従来例の別の課題は、デューティ比制御によって、性能ばらつきも補償しなければならないことである。つまり、デューティ比制御による可変範囲を、ばらつき補償とマルチモード対応という異なる２種類の目的で分け合うことになるため、マルチモード対応のための可変範囲は狭くなる。その結果、マルチモードに対応するための十分な可変範囲を得ることは困難となる。
R. Schaumann and M.E. van Valkenburg， Design of analog filters， Oxford University Press， 2001． IEEE JSSC Vol.37. No.2, pp. 125-136, Feb, 2002. IEEE ISCAS Vol.1, pp. I-433-436, May, 2004.

本発明の第１の目的は、低電圧下でも面積の増大なしで電流電圧変換利得の可変範囲の拡大が可能な電圧電流変換器およびこれを用いたフィルタ回路を提供することある。

本発明の第２の目的は、低電圧下でも面積の増大なしで各フィルタ特性を独立に制御可能なフィルタ回路を提供することである。

本発明の電圧電流変換器は、入力された電圧を電流に変換して出力する電圧電流変換器であって、変換器入力端子と、変換器出力端子と、前記変換器入力端子に入力された電圧を電流に変換する電圧電流変換部と、前記電圧電流変換部の出力端子から、流れる電流を間欠的に取り出し、前記変換器出力端子から出力するための電流取出部と、を有することを特徴とする。

本発明のフィルタ回路は、前記電圧電流変換器と、前記電圧電流変換器の前記変換器出力端子に接続された容量素子と、を有することを特徴とする。

本発明の電圧電流変換器においては、電圧電流変換部の出力端子から、流れる電流を間欠的に取り出すための電流取出部を設けているため、その間欠動作比率によって電圧電流変換利得が制御可能となる。この間欠動作比率は、微細ＣＭＯＳプロセスを用いることによって高い精度で制御可能であり、また、低電圧下でも性能劣化を招くことなく広範囲で可変である。また、電流取出部は微細ＣＭＯＳデバイスで構成可能な論理回路とすることができるため、ほとんど面積を増加させない。したがって、低電圧下でも面積の増大なしで電圧電流変換利得の可変範囲を拡大することができるという効果が得られる。

本発明のフィルタ回路においては、電圧電流変換器の電圧電流変換利得を間欠動作比率によって制御することによりフィルタ特性を可変にできるため、各フィルタ特性を独立に制御することができるという効果が得られる。

第１の従来例のフィルタ回路の構成を示す図である。 図１Ａに示した電流ミラー回路の構成を示す図である。 第２の従来例のフィルタ回路の構成を示す図である。 本発明の第１の実施形態の電圧電流変換器の構成を示す図である。 図３Ａに示したＣＬＫのタイミングチャートである。 図３Ａに示した電圧電流変換器の具体的な回路例を示す図である。 図３Ａに示した電圧電流変換器の電圧電流変換利得の時間変化を示す図である。 本発明の第２の実施形態の電圧電流変換器の構成を示す図である。 図４Ａに示したＣＬＫおよびＣＬＫ＿ＩＮＶのタイミングチャートである。 図４Ａに示した電圧電流変換器の具体的な回路例を示す図である。 本発明の第３の実施形態の電圧電流変換器の構成を示す図である。 本発明の第４の実施形態の電圧電流変換器の構成を示す図である。 本発明の第５の実施形態の電圧電流変換器の構成を示す図である。 本発明の第６の実施形態の電圧電流変換器の構成を示す図である。 図８Ａに示したＣＬＫＢ１〜ＣＬＫＢ４のタイミングチャートである。 図８Ａに示した電圧電流変換部の周波数特性を示す図である。 本発明の第７の実施形態の電圧電流変換器の構成を示す図である。 図９Ａに示した電圧電流変換器の具体的な回路例を示す図である。 本発明の第８の実施形態の電圧電流変換器の構成を示す図である。 本発明の第９の実施形態のフィルタ回路の構成を示す図である。 図１１に示したフィルタ回路において、Ｃ_２＝０とした場合の構成を示す図である。 本発明の第１０の実施形態のフィルタ回路の構成を示す図である。 本発明の第１１の実施形態のフィルタ回路の構成を示す図である。 本発明の第１２の実施形態のフィルタ回路の構成を示す図である。

以下に、本発明を実施するための最良の形態について図面を参照して説明する。なお、以下で説明する全ての図面において、同一の構成要素には同一の符号を付し、適宜説明を省略する。

（第１の実施形態）
図３Ａに、本発明の第１の実施形態の電圧電流変換器の構成を示す。

本実施形態の電圧電流変換器は、入力端子１１と、出力端子１２と、電圧電流変換を行う電圧電流変換部１３と、出力端子１２と電圧電流変換部１３の出力端子の間に接続されたスイッチ回路（ＳＷ）１４と、スイッチ回路１４の開閉を制御する開閉制御部１５と、を有している。

なお、入力端子１１は変換器入力端子であり、出力端子１２は変換器出力端子である。また、スイッチ回路１４は第１の開閉素子の一例である。また、スイッチ回路１４および開閉制御部１５は、電流取出部の構成要素となるものである。

スイッチ回路１４は、開閉制御部１５が出力する制御信号ＣＬＫが１のときに閉状態、０のときに開状態となる。このとき、制御信号ＣＬＫを、一定周期で０（オフ）と１（オン）を繰り返す矩形波とすることで、スイッチ回路１４の開閉率をＣＬＫのオン時間比率によって決めることができる。図３Ｂに、ＣＬＫのタイミングチャートを示す。

開閉制御部１５においては、所望のオン時間比率を持つ制御信号ＣＬＫを得る方法として、内部で生成する方法や、外部から供給される複数の制御信号ＣＬＫから選択する方法がある。

本実施形態の電圧電流変換器の動作原理を図３Ａおよび図３Ｂを用いて説明する。

入力端子１１に入力された電圧は、電圧電流変換部１３により電流に変換される。

スイッチ回路１４が閉状態にあるとき、電圧電流変換部１３の出力端子から流れる電流は、そのまま出力端子１２から出力され、本実施形態の電圧電流変換器の出力電流となる。

一方、スイッチ回路１４が開状態になると、出力端子１２は電圧電流変換部１３から切り離され、本実施形態の電圧電流変換器の出力電流は０となる。

以上の動作において、本実施形態の電圧電流変換器の出力電流を時間平均したときの実効的な電圧電流変換利得Ｇｍは、以下の式（１）で表される。

ここで、式（１）において、Ｇｍ_０は電圧電流変換部１３の電圧電流変換利得、Ｔ_ＣＬＫはＣＬＫの周期、Ｔ_ＯＮはＣＬＫのオン時間である。式（１）は、本実施形態の電圧電流変換器の実効的な電圧電流変換利得Ｇｍが、ＣＬＫのオン時間比率（Ｔ_ＯＮとＴ_ＣＬＫの比）、すなわちスイッチ回路１４の開閉率で決まることを意味している。

図３Ｃに、図３Ａの電圧電流変換器の具体的な回路例を示す。

電圧電流変換部１３は、電圧電流変換を行うＣＭＯＳインバータで実現でき、スイッチ回路１４は、ＣＭＯＳによる伝送ゲートで実現できる。このように、本実施形態の電圧電流変換器に新たに追加されるスイッチ回路１４は全て微細ＣＭＯＳデバイスで構成可能なため、スイッチ回路１４分の面積の増大は無視できる。

なお、本実施形態の電圧電流変換器は、スイッチ回路１４の開閉率が固定で、電圧電流変換利得が可変でない場合も、従来技術と比較して小面積化が可能となる。従来技術では、小さな電圧電流変換利得を実現する場合、ＭＯＳＦＥＴのＷ／Ｌを小さくする必要があるが、Ｗの下限がプロセスで決まってしまうため、Ｌを大きくしなければならず、その結果、面積が大きくなる。これに対して、本実施形態の電圧電流変換器では、スイッチ回路１４の開閉率を小さくすることで小さな電圧電流変換利得を実現できるため、ＭＯＳＦＥＴのサイズをそのままにできる。

図３Ｄに、入力端子１１への入力電圧を一定値Ｖ_ＩＮとし、出力端子１２からの出力電流をＩ_ＯＵＴとしたときのＩ_ＯＵＴ／Ｖ_ＩＮの時間変化を示す。

図３Ｄにおいて、上から順に、実線は、スイッチ回路１４の開閉率を１００％、７５％、５０％、２５％としたときのＩ_ＯＵＴ／Ｖ_ＩＮの時間変化を表し、点線は、Ｉ_ＯＵＴ／Ｖ_ＩＮを時間平均したときの実効的な電圧電流変換利得Ｇｍを表している。

Ｇｍは、スイッチ回路１４の開閉率が１００％のときにＧｍ_０（＝電圧電流変換部１３の電圧電流変換利得）であるのに対し、開閉率を７５％、５０％、２５％と制御することで、それぞれ０．７５Ｇｍ_０、０．５０Ｇｍ_０、０．２５Ｇｍ_０と設定できる。

本実施形態の電圧電流変換器においては、電圧電流変換部１３の出力端子から流れる電流を間欠的に取り出し、その間欠動作比率によってＧｍを制御している。ここで、間欠動作比率は、微細ＣＭＯＳプロセスを用いることによって高い精度で制御可能であり、また、低電圧下でも性能劣化を招くことなく広範囲で可変である。また、スイッチ回路１４は微細ＣＭＯＳデバイスで構成可能であるため、ほとんど面積を増加させない。したがって、低電圧下でも面積の増大なしでＧｍの可変範囲の拡大が可能である。

なお、スイッチ回路１４の開閉率の可変範囲の上限は常時閉状態の１００％であり、下限は常時開状態の０％である。したがって、式（１）より、Ｇｍの可変範囲は０以上Ｇｍ_０以下となるが、Ｇｍ＝０の電圧電流変換器は実用上意味がない。Ｇｍの実際の可変範囲の下限はＣＬＫの立ち上がり時間および立ち下り時間によって決定される。ＣＬＫの立ち上がり時間および立ち下がり時間に起因するスイッチ回路１４の開閉率の誤差は、ＣＬＫの周波数（＝１／Ｔ_ＣＬＫ）が低いほど小さくなるため、Ｇｍの可変範囲はＣＬＫの周波数が低いほど広くなる。また、ＣＬＫの周波数が低いほど、ＣＬＫを生成する開閉制御部１５の消費電流は減少する。一方、本実施形態の電圧電流変換器で処理できる信号の帯域は、折り返しの影響を防ぐ必要があるため、ＣＬＫの周波数の２分の１以下の範囲となる。すなわち、ＣＬＫの周波数が高いほど、より広い帯域の信号を処理できる。

本実施形態の電圧電流変換器を用いてフィルタ回路を構成する場合、フィルタ回路の帯域幅は１００ｋＨｚから１００ＭＨｚ程度が適当である。その理由は、１００ｋＨｚ以下の狭帯域では、容量素子の面積が支配的となることから、チップ面積増大を抑えられるという利点が小さくなるためである。また、１００ＭＨｚ以上では、スイッチ回路１４の開閉率制御の精度が悪化してＧｍの可変範囲が狭くなり、また、開閉制御部１５の消費電流が増加するためである。

また、電圧電流変換部１３に対しては、従来のバイアス電圧制御によって電圧電流変換利得を可変とする方法も併せて適用可能であるため、この従来方法で性能ばらつきは十分に補償することができる。したがって、スイッチ回路１４の開閉率制御による電圧電流変換利得の設定の際に、性能ばらつきの余計なマージンを見積もる必要がなく、より広い範囲でフィルタ特性が可変となる。

以上のことから、フィルタ回路の帯域幅は１００ｋＨｚから１０ＭＨｚ、ＣＬＫの周波数はフィルタ回路の帯域幅の２０倍程度が最適である。その理由は、チャネル選択フィルタとしては、帯域幅の１０倍程度の範囲の信号を処理できれば十分であり、また、微細ＣＭＯＳプロセスを用いれば２００ＭＨｚ（最大の帯域幅の２０倍）程度のＣＬＫを、十分高い精度、十分低い消費電流で生成することができるからである。ただし、急峻な前置フィルタによってあらかじめ信号帯域が制限されている場合は、この限りではない。例えば、前置フィルタによって信号帯域が１００ＭＨｚ以下に制限されていれば、２００ＭＨｚのＣＬＫで帯域幅８０ＭＨｚのフィルタ回路も構成できる。なお、微細ＣＭＯＳプロセスによる微細化が進めば、さらに広帯域の信号を、高精度、低消費電流で処理することが可能となる。

（第２の実施形態）
図４Ａに、本発明の第２の実施形態の電圧電流変換器の構成を示す。

本実施形態の電圧電流変換器は、図３Ａに示した第１の実施形態と比較して、固定電位と電圧電流変換部１３の出力端子の間に接続されるスイッチ回路（ＳＷ）１６と、開閉制御部１５からの制御信号ＣＬＫを反転させて、スイッチ回路１６の開閉を制御するための反転信号ＣＬＫ＿ＩＮＶとする反転素子１７と、を追加した点が異なる。

なお、スイッチ回路１６および反転素子１７は、電流取出部の構成要素となるものである。また、スイッチ回路１６は第２の開閉素子の一例である。

スイッチ回路１６は、反転信号ＣＬＫ＿ＩＮＶが１（オン）のときに閉状態、０（オフ）のときに開状態となる。図４Ｂに、ＣＬＫおよびＣＬＫ＿ＩＮＶのタイミングチャートを示す。

スイッチ回路１４が開状態になって出力電流が０になるとき、電圧電流変換部１３の出力端子の寄生容量に蓄積する電荷は、再びスイッチ回路１４が閉状態になったときに誤差電流となる（実際には、スイッチ回路１４は有限のオフ抵抗を持つため、再び閉状態になる前から誤差電流は生じうる）。

そこで、本実施形態の電圧電流変換器においては、スイッチ回路１４が開状態になるのと同時にスイッチ回路１６を閉状態にし、電圧電流変換部１３の出力端子から流れる電流を固定電位に流すことで、電圧電流変換部１３の出力端子の寄生容量に誤差電流となる電荷が蓄積するのを防ぐことができる。

図４Ｃに、図４Ａの電圧電流変換器の具体的な回路例を示す。

スイッチ回路１６はＣＭＯＳによる伝送ゲートで実現できる。このように、本実施形態の電圧電流変換器に新たに追加されるスイッチ回路１６は全て微細ＣＭＯＳデバイスで構成可能なため、スイッチ回路１６分の面積の増大は無視できる。

（第３の実施形態）
図５に、本発明の第３の実施形態の電圧電流変換器の構成を示す。

本実施形態の電圧電流変換器は、図３Ａに示した第１の実施形態と比較して、電圧電流変換部１３の電源端子ＶＤＤと電源の間に接続されるスイッチ回路（ＳＷ）１８を追加した点が異なる。

スイッチ回路１８は、スイッチ回路１４と同様に、制御信号ＣＬＫが１（オン）のときに閉状態、０（オフ）のときに開状態となる。

本実施形態の電圧電流変換器においては、スイッチ回路１４が開状態になって出力電流が０になるとき、スイッチ回路１８も開状態になるので、電圧電流変換部１３に電流が流れず、消費電流を抑えることができる。

なお、スイッチ回路１８は、電圧電流変換部１３の接地端子ＧＮＤとグランドの間に接続しても同様の効果が得られる。

（第４の実施形態）
図６に、本発明の第４の実施形態の電圧電流変換器の構成を示す。

本実施形態の電圧電流変換器は、図３Ａに示した第１の実施形態と比較して、制御信号ＣＬＫを、スイッチ回路１４の開閉を制御するためだけでなく、電圧電流変換部１３を間欠的に駆動するためにも用いている点が異なる。

電圧電流変換部１３の電源端子ＶＤＤは開閉制御部１５に接続され、電圧電流変換部１３はＣＬＫが１（オン）のときに駆動状態、ＣＬＫが０（オフ）のとき休止状態となる。ただし、ＣＬＫは、１のときに電圧電流変換部１３の電源電圧として十分な電圧を供給する信号であることが必要である。

本実施形態の電圧電流変換器においては、ＣＬＫが０になると電圧電流変換部１３に電流が流れないため、第３の実施形態と同様に、消費電流を抑えることができる。

なお、電圧電流変換部１３は、電源端子ＶＤＤ側から駆動するだけでなく、接地端子ＧＮＤ側から駆動することもできる。この場合、電圧電流変換部１３は制御信号が１のとき休止状態、０のとき駆動状態になるため、制御信号ＣＬＫの反転信号ＣＬＫ＿ＩＮＶで電圧電流変換部１３を駆動する。

(第５の実施形態)
図７に、本発明の第５の実施形態の電圧電流変換器の構成を示す。

本実施形態の電圧電流変換器は、図３Ａに示した第１の実施形態と比較して、出力端子１２と電圧電流変換部１３の出力端子の間に接続されたスイッチ回路（ＳＷ）１４をなくし、電圧電流変換部１３の接地端子ＧＮＤ側に接続されたスイッチ回路５１と、電源端子ＶＤＤ側に接続されたスイッチ回路５２と、を追加した点が異なる。なお、スイッチ回路５１あるいは５２は、第１の開閉素子の一例であり、電流取出部の構成要素となるものである。

スイッチ回路５１および５２の開閉は、制御信号ＣＬＫが１（オン）のときに閉状態、０（オフ）の時に開状態となる。このとき、電圧電流変換部１３は、ＣＬＫが１（オン）のときに駆動状態、ＣＬＫが０（オフ）のときに休止状態となる。

本実施形態の電圧電流変換器においては、ＣＬＫが０になると、出力端子１２から電圧電流変換部１３の接地端子ＧＮＤや電源端子ＶＤＤに電流が流れ込んだり、逆に流れ出したりしないため、誤差電流を防ぐためのスイッチ回路１４が必要ない。その結果、信号経路に直列に接続されるスイッチ回路がなくなり、スイッチ回路のオン抵抗が回路に及ぼす雑音特性や非線形性への悪影響を除去できる。また、このとき、電源電圧電流変換部１３には電流が流れていないため、第３および第４の実施形態と同様、消費電流を抑えることができる。

なお、本実施形態では、電圧電流変換部１３の電源端子ＶＤＤと接地端子ＧＮＤにスイッチ回路を付加したが、必ずしも電圧電流変換部１３の電源端子や接地端子にスイッチ回路を設ける必要はなく、電圧電流変換部１３のバイアス電流をオン・オフすることによっても同様の効果を得ることができる。

（第６の実施形態）
図８Ａに、本発明の第６の実施形態の電圧電流変換器の構成を示す。

本実施形態の電圧電流変換器は、図３Ａに示した第１の実施形態と比較して、電圧電流変換部１３の変換利得が有限インパルス応答（ＦＩＲ：Finite Impulse Response）フィルタ特性を有している点と、開閉制御部４４を追加した点と、が異なる。本実施形態の電圧電流変換部１３は、以下に説明するとおり、面積や消費電力をほとんど増加させること無く、電流取出部における標本化の際に、信号帯域内に折り返す雑音を効果的に除去することができる。

本実施形態の電圧電流変換部１３は、Ｎ（２以上の自然数）個の電圧電流変換素子４１_１〜４１_Ｎと、入力端子１１と電圧電流変換素子４１_１〜４１_Ｎの各々の入力端子との間に直列に接続されるＮ個のスイッチ回路４２_１〜４２_Ｎと、電圧電流変換素子４１_１〜４１_Ｎの各々の入力端子と固定電位との間に接続されるＮ個の容量素子４３_１〜４３_Ｎと、を有している。なお、スイッチ回路４２_１〜４２_Ｎの開閉は、開閉制御部４４により制御される。電圧電流変換素子４１_１〜４１_Ｎの各々の変換利得はＧｍ_０／Ｎである。また、電圧電流変換素子４１_１〜４１_Ｎの各々の出力端子は短絡され、出力端子１２に接続される。

なお、図８Ａでは、Ｎ＝４としている。また、スイッチ回路４２_１〜４２_Ｎおよび容量素子４３_１〜４３_Ｎは、入力された電圧を標本化・保持する標本化・保持手段の構成要素の一例であり、また、電圧電流変換素子４１_１〜４１_Ｎは、標本化・保持された電圧を電流に変換する電圧電流変換手段の一例である。

開閉制御部４４は、図８Ｂに示すＮ相の制御クロック信号ＣＬＫＢ１〜ＣＬＫＢＮを出力し、それぞれスイッチ回路４２_１〜４２_Ｎの開閉を制御する。いずれのスイッチ回路４２_１〜４２_Ｎも、制御クロック信号が１（オン）のときに閉状態、０（オフ）のときに開状態となる。ＣＬＫＢ１〜ＣＬＫＢＮのオン時間は、スイッチ回路４２_１〜４２_Ｎが閉状態になってから、入力端子１１の電圧と各電圧電流変換素子４１_１〜４１_Ｎの入力端子の電圧とが等しくなるのに要する時間とする。

一般に、電圧電流変換に必要な回路の面積や消費電流は、変換利得に比例するため、変換利得がＧｍ_０／ＮであるＮ個の電圧電流変換素子４１_１〜４１_Ｎの合計の消費電流や面積は、変換利得がＧｍ_０の電圧電流変換部１３と同等である。また、開閉制御部４４やスイッチ回路４２_１〜４２_Ｎは、微細ＣＭＯＳデバイスで構成可能な論理回路である。さらに、容量素子４３_１〜４３_Ｎは、スイッチ回路４２_１〜４２_Ｎや電圧電流変換素子４１_１〜４１_Ｎに寄生する微小な容量で代替可能である。したがって、本実施形態の電圧電流変換部１３を用いることによる、消費電力や面積の増加はほとんどない。

本実施形態の電圧電流変換部１３の動作を説明するために、まず、電圧電流変換素子４１_１、スイッチ回路４２_１、および容量素子４３_１のみからなる回路を考える。ＣＬＫＢ１がオンとなると、スイッチ回路４２_１が閉状態となり、容量素子４３_１には入力電圧Ｖｉｎに比例する電荷が蓄積される。ＣＬＫＢ１がオフとなってからも、容量素子４３_１にはスイッチ回路４２_１が開状態となった瞬間の電荷が保持されているため、電圧電流変換素子４１_１の入力端子の電圧はＶｉｎのまま一定である。したがって、次にＣＬＫＢ１がオンとなるまでの間、電圧電流変換素子４１_１が出力する電流はＧｍ_０・Ｖｉｎ／Ｎまま一定である。

電圧電流変換素子４１_２〜４１_Ｎ、スイッチ回路４２_２〜４２_Ｎ、および容量素子４３_２〜４３_Ｎも、各々異なる位相で同様の動作をする。したがって、本実施形態の電圧電流変換部１３は、全体として時間間隔Ｔ_ＳＢ＝Ｔ_ＣＬＫ／Ｎに１回の標本化を行っている。すなわち、標本化周波数はＮ／Ｔ_ＣＬＫである。１標本分の遅延を表すｚ^−１＝ｅｘｐ（−ｓＴ_ＳＢ）を用いると、例えば、ＣＬＫＢ１がオンのときには、電圧電流変換素子４１_Ｎは時間間隔Ｔ_ＳＢだけ前の入力電圧に対応する電流ｚ^−１・Ｇｍ_０・Ｖｉｎ／Ｎを保持しており、電圧電流変換素子４１_２は時間間隔（Ｎ−１）Ｔ_ＳＢだけ前の入力電圧に対応する電流ｚ^{−（Ｎ−１）}・Ｇｍ_０・Ｖｉｎ／Ｎを保持している。電圧電流変換素子４１_１〜４１_Ｎの出力電流は、電圧電流変換素子４１_１〜４１_Ｎの各々の出力端子を短絡することで加算され、電圧電流変換部１３の出力端子から出力される。このとき、本実施形態の電圧電流変換部１３の変換利得Ｇｍ_ＦＩＲ０は、以下の式（２）で表される。

式（２）は、本実施形態の電圧電流変換部１３の変換利得が、ＦＩＲフィルタの一形態である移動平均フィルタの周波数特性を持つことを意味している。移動平均フィルタは、Ｎ／Ｔ_ＣＬＫ以下の帯域に（Ｎ−１）個の零点を有しており、零点周波数はｎ／Ｔ_ＣＬＫ（ｎはＮ以外の任意の自然数）で表される。Ｎ＝４、１／Ｔ_ＣＬＫ＝２５０ＭＨｚの場合の移動平均フィルタ周波数特性を図８Ｃに示す。

さらに、本実施形態の電圧電流変換器の変換利得Ｇｍ_ＦＩＲは、以下の式（３）で表される。

本実施形態の電圧電流変換器において、電流取出部の標本化周波数は、電圧電流変換部１３のＦＩＲフィルタ特性が有するゼロ点の周波数と一致している。すなわち、ＦＩＲフィルタが、電流取出部での標本化で帯域内に折り返される雑音を効果的に除去する。したがって、本実施形態の電圧電流変換器の前置フィルタの遮断特性は緩いものでよく、前置フィルタの面積や消費電力を抑えることができる。

（第７の実施形態）
図９Ａに、本発明の第７の実施形態の電圧電流変換器の構成を示す。

本実施形態の電圧電流変換器は、図４Ａに示した第２の実施形態の電圧電流変換器を差動化した全差動電圧電流変換器とした点に特徴がある。

図９Ａにおいて、全差動電圧電流変換部１９が図４Ａの電圧電流変換部１３に対応し、入力端子１１_１，１１_２が図４Ａの入力端子１１に対応し、出力端子１２_１，１２_２が図４Ａの出力端子１２に対応し、スイッチ回路１４_１，１４_２が図４Ａのスイッチ回路１４に対応し、スイッチ回路１６_１，１６_２が図４Ａのスイッチ回路１６に対応する。なお、図４Ａの開閉制御部１５は省略されている。また、図９Ａ中の制御信号ＣＬＫと反転信号ＣＬＫ＿ＩＮＶのタイミングチャートは、図４Ｂに示したタイミングチャートと同一である。

図９Ｂに、図９Ａの電圧電流変換器の具体的な回路例を示す。

全差動電圧電流変換部１９は、電圧電流変換を行う２つのＣＭＯＳインバータと、出力コモンモード電圧を一定値ＶＣＭに保つためのコモンモードフィードバック（ＣＭＦＢ）回路との組み合わせで実現でき、スイッチ回路１４_１，１４_２，１６_１，１６_２は、ＣＭＯＳによる伝送ゲートで実現できる。このように、本実施形態の電圧電流変換器に新たに追加されるスイッチ回路１４_１，１４_２，１６_１，１６_２は全て微細ＣＭＯＳデバイスで構成可能なため、スイッチ回路１４_１，１４_２，１６_１，１６_２分の面積の増大は無視できる。

なお、第１、第３および第４の実施形態の電圧電流変換器も、同様に差動化することができる。

（第８の実施形態）
図１０に、本発明の第８の実施形態の電圧電流変換器の構成を示す。

本実施形態の電圧電流変換器は、図９Ａに示した第７の実施形態の全差動電圧電流変換器１９に相当する全差動電圧電流変換器６１と並列に、全差動電圧電流変換器６２、６３、６４を直列接続した回路を追加した点が異なる。全差動電圧電流変換器６２の差動出力端子は短絡されている。また、全差動電圧電流変換器６３の入出力端子は短絡されている。

以下に、本実施形態の全差動電圧電流変換器の動作を説明する。

全差動電圧電流変換器６１は、制御信号ＣＬＫが１（オン）のときに動作し、全差動電圧電流変換器６２、６３、６４は、制御信号ＣＬＫの反転信号ＣＬＫ＿ＩＮＶが１（オン）のときに動作する。

図１０において、全差動電圧電流変換器６２は、全差動電圧電流変換器６１に設けられたスイッチ回路に寄生する容量を介して信号経路に注入される誤差電流をキャンセルする働きをする。また、全差動電圧電流変換器６２の差動出力端子は短絡されているため、本実施形態の入力端子１１_１と１１_２に入力された電圧に対応する電流が加算平均される。その結果、差動信号成分はキャンセルされ、コモンモード信号成分のみが電流として検出され、全差動電圧電流変換器６２から出力される。

全差動電圧電流変換器６２から出力されたコモンモード信号電流は、入出力端子が短絡された全差動電圧電流変換器６３によって電圧に変換される。このとき、交流的なコモンモード電圧の符号は反転する。

電圧電流変換器６４は、電圧電流変換器６２と６３によって検出された負のコモンモード電圧に対応する電流を出力する。このとき、全差動電圧電流変換器６４は、本実施形態の出力端子１２_１と１２_２から見たときの出力インピーダンスを、ＣＬＫが１（オン）のときも０（オフ）のときも一定に保つ働きをする。さらに、全差動電圧電流変換器６４は、全差動電圧電流変換器６１に設けられたスイッチ回路に寄生する容量を介した誤差電流をキャンセルする働きをする。

以上で示した効果を得るには、全差動電圧電流変換器６２、６３、６４は、全差動電圧電流変換器６１と同一の回路とすることが望ましい。特に、誤差電流をキャンセルする目的においては、回路を構成するＭＯＳデバイスの面積を揃えることが望ましい。

なお、第１、第３、第４および第５の実施形態を差動化した電圧電流変換器についても、同様の構成をとることができる。また、必ずしも全差動電圧電流変換器６２、６３、６４は制御信号ＣＬＫ＿ＩＮＶが１（オン）のときのみ動作させる必要はなく、常に動作させていてもよい。こうすることで、コモンモード信号を除去する効果を得ることができる。さらに、全差動電圧電流変換器６２と６３を常に動作させ、全差動電圧電流変換器６４のみをＣＬＫ＿ＩＮＶが１（オン）のときに動作させる方法や、逆に、全差動電圧電流変換器６２と６３をＣＬＫ＿ＩＮＶが１（オン）のときに動作させ、全差動電圧電流変換器６３のみを常に動作させる方法をとることもできる。

（第９の実施形態）
図１１に、本発明の第９の実施形態のフィルタ回路の構成を示す。

本実施形態のフィルタ回路は、シングルエンド１次フィルタ回路であり、図３Ａまたは図４Ａに示した電圧電流変換器１０_１，１０_２と、電圧電流変換器１０_１の出力端子とグランドの間に接続される容量素子２０_１と、電圧電流変換器１０_１の入出力端子間に接続される容量素子２０_２と、を有している。

このフィルタ回路の伝達関数を式（４）に示す。

ここで、式（４）において、Ｇｍ_１，Ｇｍ_２はそれぞれ電圧電流変換器１０_１，１０_２の電圧電流変換利得、Ｃ_１，Ｃ_２は容量素子２０_１，２０_２の容量値である。

式（４）は、本実施形態のフィルタ回路が、Ｃ_２を０とすることで低域通過型、Ｇｍ_１を０とすることで高域通過型、Ｇｍ_１＝−Ｇｍ_２、Ｃ_１＝０とすることで、全域通過型のフィルタ回路として構成できることを表している（非特許文献１）。Ｃ_２とＧｍ_１によって零点の位置、Ｃ_１とＣ_２とＧｍ_２によって極の位置が決定される。本実施形態のフィルタ回路は、このような一般的なＧｍ−Ｃフィルタに適用可能である。

本実施形態のフィルタ回路において、Ｃ_２を０とすることで得られる低域通過型フィルタ回路は、特によく用いられている。この低域通過型フィルタ回路の構成を図１２に示す。また、このときの伝達関数を式（５）に示す。

式（５）より、このフィルタ回路のＤＣ利得（Ｇａｉｎ）、帯域幅（ＢＷ）は、それぞれ以下の式（６）で表される。

本実施形態の低域通過型フィルタ回路においては、電圧電流変換器１０_１，１０_２の電圧電流変換利得Ｇｍ_１，Ｇｍ_２をそれぞれ独立に制御することにより、帯域幅、ＤＣ利得が独立に可変となる。複数の電圧電流変換器の開閉率を制御する方法としては、周期が全て等しく、オン時間が各々異なる制御信号ＣＬＫを用いる方法や、オン時間が全て等しく、周期が各々異なる制御信号ＣＬＫを用いる方法がある。

なお、本実施形態のフィルタ回路は、スイッチ回路１４の開閉率が固定で、フィルタ特性が可変でない場合も、従来技術と比較して小面積化が可能となる。これは、上述したように、フィルタ回路を構成する電圧電流変換器が、従来技術と比較して小面積化が可能なためである。

（第１０の実施形態）
図１３に、本発明の第１０の実施形態のフィルタ回路の構成を示す。

本実施形態のフィルタ回路は、全差動マルチモード対応２次フィルタ回路であり、図９Ａに示した全差動電圧電流変換器１０_３〜１０_６と、全差動電圧電流変換器１０_３，１０_４の差動出力端子間にそれぞれ接続される容量素子２０_３，２０_４と、を有している。

このフィルタ回路の伝達関数を式（７）に示す。

ここで、式（７）において、Ｇｍ_３〜Ｇｍ_６はそれぞれ全差動電圧電流変換器１０_３〜１０_６の電圧電流変換利得、Ｃ_３，Ｃ_４は容量素子２０_３，２０_４の容量値である。

式（７）より、このフィルタ回路のＤＣ利得（Ｇａｉｎ）、帯域幅（ＢＷ）、Ｑ値（Ｑ）は、それぞれ以下の式（８）で表される。

本実施形態のフィルタ回路においては、全差動電圧電流変換器１０_３〜１０_６の電圧電流変換利得Ｇｍ_３〜Ｇｍ_６をそれぞれ独立に制御することにより、帯域幅、ＤＣ利得、Ｑ値が独立に可変となる。複数の全差動電圧電流変換器の開閉率を制御する方法としては、周期が全て等しく、オン時間が各々異なる制御信号ＣＬＫを用いる方法や、オン時間が全て等しく、周期が各々異なる制御信号ＣＬＫを用いる方法がある。

上述した通り、フィルタ回路の帯域幅は１００ｋＨｚから１０ＭＨｚが望ましい。帯域幅の可変範囲と容量値が決まると、Ｇｍ_４およびＧｍ_６の可変範囲が決まり、さらにＧｍ_３およびＧｍ_５の可変範囲が決まると、ＤＣ利得とＱ値の可変範囲が決まる。容量値は、雑音とチップ面積の観点から数ｐＦ程度が望ましく、このときのＤＣ利得の可変範囲は、−１２〜６ｄＢ程度、Ｑ値の可変範囲は、０．５〜５程度が適当である。

（第１１の実施形態）
図１４に、本発明の第１１の実施形態のフィルタ回路の構成を示す。

本実施形態のフィルタ回路は、全差動マルチモード対応２次フィルタ回路であり、縦続接続される図９Ａに示した全差動電圧電流変換器１０_７〜１０_１０と、全差動電圧電流変換器１０_７，１０_８の段間に接続される演算増幅器３０_１と、全差動電圧電流変換器１０_８，１０_９の段間に接続される演算増幅器３０_２と、演算増幅器３０_１の入出力端子間に接続される容量素子２０_５，２０_８と、演算増幅器３０_２の入出力端子間に接続される容量素子２０_６，２０_９と、全差動電圧電流変換器１０_７の入力端子と全差動電圧電流変換器１０_８，１０_１０の出力端子間に接続される容量素子２０_７，２０_１０と、を有している。

本実施形態のフィルタ回路においては、全差動電圧電流変換器１０_７，１０_８の出力端子を、それぞれ演算増幅器３０_１，３０_２の仮想接地点に接続している。これにより、全差動電圧電流変換器１０_７，１０_８の出力端子の寄生容量への電荷の充放電がなくなり、フィルタ回路の伝達関数は、寄生容量値とは無関係となるため、伝達関数の誤差を抑えることができる。また、全差動電圧電流変換器１０_７，１０_８の出力段において、大信号電圧を処理しなくて済むため、全差動電圧電流変換器１０_７，１０_８による線形性の劣化を抑えることができる。

このフィルタ回路の伝達関数を式（９）に示す。

ここで、式（９）において、Ｇｍ_７〜Ｇｍ_１０はそれぞれ全差動電圧電流変換器１０_７〜１０_１０の電圧電流変換利得、Ｃ_５〜Ｃ_７は容量素子２０_５〜２０_７の容量値である。

式（９）より、このフィルタ回路のＤＣ利得（Ｇａｉｎ）、帯域幅（ＢＷ）、Ｑ値（Ｑ）、零点の角周波数（ω_ｚｅｒｏ）は、それぞれ以下の式（１０）で表される。

本実施形態のフィルタ回路においては、全差動電圧電流変換器１０_７〜１０_１０の電圧電流変換利得Ｇｍ_７〜Ｇｍ_１０をそれぞれ独立に制御することにより、帯域幅、Ｑ値、ＤＣ利得に加えて、零点の位置も可変となる。

（第１２の実施形態）
図１５に、本発明の第１２の実施形態のフィルタ回路の構成を示す。

本実施形態のフィルタ回路は、１次帯域可変フィルタ回路であり、電圧電流変換部１３_ａ，１３_ｂと、スイッチ回路１４_ａ，１６_ａと、容量素子２０と、を有している。

本実施形態のフィルタ回路は、図４Ａで個々の電圧電流変換器の内部に設けられていた２つの電圧電流変換部１３_ａ，１３_ｂの各々の出力端子から流れる電流を、１つの電流取出部で取り出す点に特徴がある。なお、図１５において、スイッチ回路１４_ａが図４Ａのスイッチ回路１４に対応し、スイッチ回路１６_ａが図４Ａのスイッチ回路１６に対応し、図４Ａの開閉制御部１５は省略されている。

本実施形態のフィルタ回路においては、２つの電圧電流変換部１３_ａ，１３_ｂの各々の出力端子から流れる電流を１つの電流取出部で取り出すことによってスイッチ回路の個数を減少できるため、スイッチ回路分の面積を削減できるほか、スイッチ回路で発生する歪や雑音の影響を低減することができる。また、スイッチ回路の個数の減少により、スイッチ回路を駆動するための消費電流を低減することもできる。

このフィルタ回路の伝達関数Ｆ_１（ｓ）を式（１１）に示す。

ここで、式（１１）において、Ｇｍ_ａ，Ｇｍ_ｂはそれぞれ電圧電流変換部１３_ａ，１３_ｂの電圧電流変換利得、Ｃは容量素子２０の容量値である。また、Ｇｍ_ａ，Ｇｍ_ｂは、以下の式（１２）で表される。

ここで、式（１２）において、Ｇｍ_ａ０，Ｇｍ_ｂ０はそれぞれスイッチ回路１４_ａの開閉率が１００％のときのＧｍ_ａ，Ｇｍ_ｂ、Ｔ_ＣＬＫはＣＬＫの周期、Ｔ_ＯＮはＣＬＫのオン時間である。式（１２）より、Ｇｍ_ａおよびＧｍ_ｂは、スイッチ回路１４_ａの開閉率に比例していることがわかる。よって、スイッチ回路１４_ａの開閉率をＫ倍としたときの伝達関数Ｆ_２（ｓ）は式（１３）で表される。

式（１３）は、Ｆ_２（ｓ）が、周波数に関してＦ_１（ｓ）をＫ倍にスケーリングした伝達関数であることを表している。すなわち、スイッチ回路１４_ａの開閉率を制御することにより、帯域幅を可変とできることを表している。

以上、実施形態を参照して本願発明を説明したが、本願発明は上記実施形態に限定されものではない。本願発明の構成や詳細には、本願発明の範囲内で当業者が理解し得る様々な変更をすることができる。

この出願は、２００７年６月５日に出願された日本出願特願２００７−１４９２２１および２００７年１０月９日に出願された日本出願特願２００７−２６３１９３を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Claims (12)

1. 入力された電圧を電流に変換して出力する電圧電流変換器であって、
   変換器入力端子と、
   変換器出力端子と、
   前記変換器入力端子に入力された電圧を電流に変換する電圧電流変換部と、
   前記電圧電流変換部の出力端子から電流を間欠的に取り出し、前記変換器出力端子から出力するための電流取出部と、を有し、
   前記電流取出部は、
   前記変換器出力端子と前記電圧電流変換部の出力端子の間に接続される第１の開閉素子と、
   前記第１の開閉素子の開閉を制御する開閉制御部と、を含み、
   入力される電圧信号に含まれる周波数は、前記第１の開閉素子の開閉の周波数の１／２以下であり、
   前記電圧電流変換部の出力端子から電流を間欠的に取り出す際の間欠動作比率は、前記第１の開閉素子の開閉率によって制御されることを特徴とする、電圧電流変換器。
2. 入力された電圧を電流に変換して出力する電圧電流変換器であって、
   変換器入力端子と、
   変換器出力端子と、
   前記変換器入力端子に入力された電圧を電流に変換する電圧電流変換部と、
   前記電圧電流変換部の出力端子から電流を間欠的に取り出し、前記変換器出力端子から出力するための電流取出部と、を有し、
   前記電流取出部は、
   前記変換器出力端子と前記電圧電流変換部の出力端子の間に接続される第１の開閉素子と、
   前記第１の開閉素子と逆のタイミングで開閉し、前記電圧電流変換部の出力端子と固定電位の間に接続される第２の開閉素子と、
   前記第１の開閉素子の開閉を制御する開閉制御部と、を含み、
   前記電圧電流変換部の出力端子から電流を間欠的に取り出す際の間欠動作比率は、前記第１の開閉素子の開閉率によって制御されることを特徴とする、電圧電流変換器。
3. 前記電圧電流変換部は、前記第１の開閉素子と同一のタイミングで間欠的に駆動されることを特徴とする、請求項１または２に記載の電圧電流変換器。
4. 前記第１の開閉素子は、矩形波によって開閉が制御され、該矩形波のオン時間の比率によって開閉率が制御されることを特徴とする、請求項１または２に記載の電圧電流変換器。
5. 前記電圧電流変換部は、
   前記変換器入力端子に入力された電圧を標本化・保持するための標本化・保持手段と、
   前記標本化・保持手段によって標本化・保持された電圧を電流に変換するための電圧電流変換手段と、を有し、
   前記電圧電流変換部の変換利得が有限インパルス応答フィルタ特性を示すように前記変換器入力端子に入力された電圧を標本化し、保持し、電流に変換することを特徴とする、請求項１または２に記載の電圧電流変換器。
6. 前記電圧電流変換部は、前記標本化・保持手段と、前記電圧電流変換手段と、をそれぞれＮ（Ｎは２以上の自然数）個有し、
   Ｎ個の前記標本化・保持手段の各々をＮ相の異なるタイミングで動作させ、Ｎ個の前記電圧電流変換手段の各々の出力端子を流れる電流を加算することによって、前記電圧電流変換部の変換利得がＮ次の有限インパルス応答フィルタ特性を有することを特徴とする、請求項５に記載の電圧電流変換器。
7. 請求項１から６のいずれか１項に記載の電圧電流変換器と、
   前記電圧電流変換器の前記変換器出力端子に接続された容量素子と、を有することを特徴とするフィルタ回路。
8. 前記フィルタ回路は、前記電圧電流変換器を複数有し、前記複数の電圧電流変換器の各々の電流取出部の間欠動作を独立に制御することにより、複数のフィルタ特性をそれぞれ独立に可変とすることを特徴とする、請求項７に記載のフィルタ回路。
9. 前記フィルタ回路は、前記電圧電流変換部を複数有し、前記複数の電圧電流変換部の出力端子から、電流を、１つの電流取出部で取り出すことを特徴とする、請求項７に記載のフィルタ回路。
10. 前記フィルタ回路は、前記電圧電流変換器を縦続接続する構成において、いずれかの段間に少なくとも１つの演算増幅器をさらに有することを特徴とする、請求項７に記載のフィルタ回路。
11. 電圧電流変換器に入力された電圧を電流に変換し、
    前記変換された電流を間欠的に取り出すことにより、前記電圧電流変換器の利得を制御する電圧電流変換器の利得制御方法であって、
    前記電圧電流変換器の出力端子と変換器出力端子の間に第１の開閉素子を接続し、
    前記変換された電流を間欠的に取り出す際の間欠動作比率を、前記第１の開閉素子の開閉率によって制御し、
    入力される電圧信号に含まれる周波数を、前記第１の開閉素子の開閉の周波数の１／２以下にすることを特徴とする電圧電流変換器の利得制御方法。
12. 電圧電流変換器に入力された電圧を電流に変換し、
    前記変換された電流を間欠的に取り出すことにより、前記電圧電流変換器の利得を制御する電圧電流変換器の利得制御方法であって、
    前記電圧電流変換器の出力端子と変換器出力端子の間に第１の開閉素子を接続し、
    前記電圧電流変換器の出力端子と固定電位の間に第２の開閉素子を接続し、
    前記変換された電流を間欠的に取り出す際の間欠動作比率を、前記第１の開閉素子の開閉率によって制御し、
    前記第２の開閉素子を、前記第１の開閉素子と逆のタイミングで開閉することを特徴とする電圧電流変換器の利得制御方法。

Images