JP2002043893A - Ｇｍ−Ｃフィルタにおける容量回路 - Google Patents
Ｇｍ−Ｃフィルタにおける容量回路Info
- Publication number
- JP2002043893A JP2002043893A JP2000231639A JP2000231639A JP2002043893A JP 2002043893 A JP2002043893 A JP 2002043893A JP 2000231639 A JP2000231639 A JP 2000231639A JP 2000231639 A JP2000231639 A JP 2000231639A JP 2002043893 A JP2002043893 A JP 2002043893A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- capacitors
- transistors
- transconductance amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【課題】 低速度に対応するとともに、トランスコンダ
クタンス増幅器の出力に接続される容量回路のトランジ
スタによる寄生容量を低減することにより、広帯域化に
適応できるＧｍ−Ｃフィルタにおける容量回路の提供。 【解決手段】 コンデンサＣ１〜Ｃ３等が１つに束ねら
れて、第１結束回路２１を形成している。すなわち、各
コンデンサＣ１〜Ｃ３と、これらと一対となる各トラン
ジスタＱ１〜Ｑ３とが直列に接続されている。そして、
トランジスタＱ１〜Ｑ３の各ドレインが共通接続され、
その共通接続部がトランジスタＱ１１を経てトランスコ
ンダクタンス増幅器１の出力ノード３に接続されてい
る。さらに、コンデンサＣ１〜Ｃ３の接地側の各端子が
接地されている。第２結束回路２２も同様に形成されて
いる。
クタンス増幅器の出力に接続される容量回路のトランジ
スタによる寄生容量を低減することにより、広帯域化に
適応できるＧｍ−Ｃフィルタにおける容量回路の提供。 【解決手段】 コンデンサＣ１〜Ｃ３等が１つに束ねら
れて、第１結束回路２１を形成している。すなわち、各
コンデンサＣ１〜Ｃ３と、これらと一対となる各トラン
ジスタＱ１〜Ｑ３とが直列に接続されている。そして、
トランジスタＱ１〜Ｑ３の各ドレインが共通接続され、
その共通接続部がトランジスタＱ１１を経てトランスコ
ンダクタンス増幅器１の出力ノード３に接続されてい
る。さらに、コンデンサＣ１〜Ｃ３の接地側の各端子が
接地されている。第２結束回路２２も同様に形成されて
いる。
Description
【０００１】
【発明の属する技術分野】本発明は、書き込み可能なＣ
Ｄ（コンパクト・ディスク）やＤＶＤのリードチャネル
用ＬＳＩのイコライザフィルタ、および携帯電話用ＬＳ
Ｉの中間周波数フィルタ等に使用されるＧｍ−Ｃフィル
タに関し、特にそのＧｍ−Ｃフィルタおける容量回路に
関する。
Ｄ（コンパクト・ディスク）やＤＶＤのリードチャネル
用ＬＳＩのイコライザフィルタ、および携帯電話用ＬＳ
Ｉの中間周波数フィルタ等に使用されるＧｍ−Ｃフィル
タに関し、特にそのＧｍ−Ｃフィルタおける容量回路に
関する。
【０００２】
【従来の技術】従来、この種のＧｍ−Ｃフィルタの一例
としては、図５に示すようなものが知られている。この
Ｇｍ−Ｃフィルタは、図５に示すように、トランスコン
ダクタンス増幅器１とキャップバンク回路（以下、容量
回路という）２とから構成されている。
としては、図５に示すようなものが知られている。この
Ｇｍ−Ｃフィルタは、図５に示すように、トランスコン
ダクタンス増幅器１とキャップバンク回路（以下、容量
回路という）２とから構成されている。
【０００３】容量回路２は、複数（この例では６個）の
コンデンサＣ１〜Ｃ６と、これらと一対をなすＮＭＯＳ
型からなるスイッチ用のトランジスタＱ１〜Ｑ６とを有
している。そして、各コンデンサＣ１〜Ｃ６と、これら
と一対をなす各トランジスタＱ１〜Ｑ６とは、トランス
コンダクタンス増幅器１の出力ノード３とアースとの間
にそれぞれ直列に接続されている。
コンデンサＣ１〜Ｃ６と、これらと一対をなすＮＭＯＳ
型からなるスイッチ用のトランジスタＱ１〜Ｑ６とを有
している。そして、各コンデンサＣ１〜Ｃ６と、これら
と一対をなす各トランジスタＱ１〜Ｑ６とは、トランス
コンダクタンス増幅器１の出力ノード３とアースとの間
にそれぞれ直列に接続されている。
【０００４】ここで、コンデンサＣ１〜Ｃ６の静電容量
はコンデンサＣ１が最大で、Ｃ１＞Ｃ２＞Ｃ３…＞Ｃ６
の関係を満たすようになっている。また、トランジスタ
Ｑ１〜Ｑ６のトランジスタサイズはトランジスタＱ１が
最大で、Ｑ１＞Ｑ２＞Ｑ３…＞Ｑ６の関係を満たすよう
になっている。このような容量回路２を持つＧｍ−Ｃフ
ィルタでは、トランジスタＱ１〜Ｑ６をオンオフ制御す
ることによりコンデンサＣ１〜Ｃ６を選択し、フィルタ
としての所望の周波数特性を持たせるようにしている。
はコンデンサＣ１が最大で、Ｃ１＞Ｃ２＞Ｃ３…＞Ｃ６
の関係を満たすようになっている。また、トランジスタ
Ｑ１〜Ｑ６のトランジスタサイズはトランジスタＱ１が
最大で、Ｑ１＞Ｑ２＞Ｑ３…＞Ｑ６の関係を満たすよう
になっている。このような容量回路２を持つＧｍ−Ｃフ
ィルタでは、トランジスタＱ１〜Ｑ６をオンオフ制御す
ることによりコンデンサＣ１〜Ｃ６を選択し、フィルタ
としての所望の周波数特性を持たせるようにしている。
【０００５】すなわち、従来のＧｍ−Ｃフィルタは、低
速信号を処理する場合には、静電容量の大きなコンデン
サＣ１、Ｃ２等を選択するために、トランジスタＱ１、
Ｑ２をオンにし、高速信号を処理する場合には、トラン
ジスタＱ１〜Ｑ６を全てオフにしてトランスコンダクタ
ンス増幅器１の出力ノード３の寄生容量のみを利用し、
これにより所望の周波数特性を得るようにしている。
速信号を処理する場合には、静電容量の大きなコンデン
サＣ１、Ｃ２等を選択するために、トランジスタＱ１、
Ｑ２をオンにし、高速信号を処理する場合には、トラン
ジスタＱ１〜Ｑ６を全てオフにしてトランスコンダクタ
ンス増幅器１の出力ノード３の寄生容量のみを利用し、
これにより所望の周波数特性を得るようにしている。
【０００６】
【発明が解決しようとする課題】このように、従来の容
量回路では、低速信号を処理するために設けているトラ
ンジスタＱ１、Ｑ２等は大きな拡散容量を持ち、この拡
散容量がトランスコンダクタンス増幅器１の出力ノード
３の寄生容量となる。このため、従来のＧｍ−Ｃフィル
タでは、高速設定時において周波数帯域が制限されてし
まうという不都合があった。
量回路では、低速信号を処理するために設けているトラ
ンジスタＱ１、Ｑ２等は大きな拡散容量を持ち、この拡
散容量がトランスコンダクタンス増幅器１の出力ノード
３の寄生容量となる。このため、従来のＧｍ−Ｃフィル
タでは、高速設定時において周波数帯域が制限されてし
まうという不都合があった。
【０００７】そこで、本発明の目的は、上記の点に鑑
み、低速度に対応するとともに、トランスコンダクタン
ス増幅器の出力に接続される容量回路のトランジスタに
よる寄生容量を低減することにより、広帯域化に適応で
きるＧｍ−Ｃフィルタにおける容量回路を提供すること
にある。
み、低速度に対応するとともに、トランスコンダクタン
ス増幅器の出力に接続される容量回路のトランジスタに
よる寄生容量を低減することにより、広帯域化に適応で
きるＧｍ−Ｃフィルタにおける容量回路を提供すること
にある。
【０００８】
【課題を解決するための手段】上記課題を解決し、本発
明の目的を達成するために、請求項１及び請求項２に記
載の各発明は以下のように構成した。すなわち、請求項
１に記載の発明は、トランスコンダクタンス増幅器の出
力側に、ｎ個のコンデンサと、その各コンデンサを選択
するｎ個の第１スイッチ素子とを有するＧｍ−Ｃフィル
タにおける容量回路において、前記ｎ個のコンデンサの
うちの関連する少なくとも２つのコンデンサと、その各
コンデンサに対応する少なくとも２つの前記第１のスイ
ッチ用素子とを１つに束ねて結束回路を形成するととも
に、前記結束回路と前記トランスコンダクタンス増幅器
の出力ノードとの間に、前記結束回路を選択する第２の
スイッチ素子を設けるようにしたことを特徴とするもの
である。
明の目的を達成するために、請求項１及び請求項２に記
載の各発明は以下のように構成した。すなわち、請求項
１に記載の発明は、トランスコンダクタンス増幅器の出
力側に、ｎ個のコンデンサと、その各コンデンサを選択
するｎ個の第１スイッチ素子とを有するＧｍ−Ｃフィル
タにおける容量回路において、前記ｎ個のコンデンサの
うちの関連する少なくとも２つのコンデンサと、その各
コンデンサに対応する少なくとも２つの前記第１のスイ
ッチ用素子とを１つに束ねて結束回路を形成するととも
に、前記結束回路と前記トランスコンダクタンス増幅器
の出力ノードとの間に、前記結束回路を選択する第２の
スイッチ素子を設けるようにしたことを特徴とするもの
である。
【０００９】請求項２に記載の発明は、請求項１に記載
のＧｍ−Ｃフィルタにおける容量回路において、前記結
束回路の少なくとも２つの第１のスイッチ素子は対応す
る制御信号により開閉制御され、その各制御信号を論理
和処理した信号により前記第２のスイッチ素子を開閉制
御するようになっていることを特徴とするものである。
のＧｍ−Ｃフィルタにおける容量回路において、前記結
束回路の少なくとも２つの第１のスイッチ素子は対応す
る制御信号により開閉制御され、その各制御信号を論理
和処理した信号により前記第２のスイッチ素子を開閉制
御するようになっていることを特徴とするものである。
【００１０】このような構成からなる本発明では、トラ
ンスコンダクタンス増幅器の出力側の寄生容量を低減で
きるので、低速から高速までの広い範囲にわたって周波
数特性を調整できるＧｍ−Ｃフィルタが実現できる。
ンスコンダクタンス増幅器の出力側の寄生容量を低減で
きるので、低速から高速までの広い範囲にわたって周波
数特性を調整できるＧｍ−Ｃフィルタが実現できる。
【００１１】
【発明の実施の形態】以下、本発明の第１実施形態につ
いて、図１の回路図を参照して説明する。この第１実施
形態にかかるＧｍ−Ｃフィルタは、図１に示すように、
トランスコンダクタンス増幅器１と、このトランスコン
ダクタンス増幅器１の出力側に接続される容量回路２Ａ
とを備えている。
いて、図１の回路図を参照して説明する。この第１実施
形態にかかるＧｍ−Ｃフィルタは、図１に示すように、
トランスコンダクタンス増幅器１と、このトランスコン
ダクタンス増幅器１の出力側に接続される容量回路２Ａ
とを備えている。
【００１２】容量回路２Ａは、図１に示すように、コン
デンサＣ１〜Ｃ３等を１つに束ねた第１結束回路２１
と、コンデンサＣ４、Ｃ５等を１つに束ねた第２結束回
路２２とを有している。第１結束回路２１にはスイッチ
用のトランジスタＱ１１が直列に接続され、第２結束回
路２２にはスイッチ用のトランジスタＱ１２が直列に接
続され、かつ、コンデンサＣ６にはトランジスタＱ６が
直列に接続されている。そして、このように直列接続さ
れた各回路が、トランスコンダクタンス増幅器１の出力
ノード３とアースとの間に並列に接続されている。
デンサＣ１〜Ｃ３等を１つに束ねた第１結束回路２１
と、コンデンサＣ４、Ｃ５等を１つに束ねた第２結束回
路２２とを有している。第１結束回路２１にはスイッチ
用のトランジスタＱ１１が直列に接続され、第２結束回
路２２にはスイッチ用のトランジスタＱ１２が直列に接
続され、かつ、コンデンサＣ６にはトランジスタＱ６が
直列に接続されている。そして、このように直列接続さ
れた各回路が、トランスコンダクタンス増幅器１の出力
ノード３とアースとの間に並列に接続されている。
【００１３】第１結束回路２１は、図５におけるトラン
ジスタＱ１〜３とコンデンサＣ１〜Ｃ３を１つに束ねた
ものである。すなわち、第１結束回路２１では、各コン
デンサＣ１〜Ｃ３と、これらと一対となる各トランジス
タＱ１〜Ｑ３とが直列に接続されている。そして、トラ
ンジスタＱ１〜Ｑ３の各ドレインが共通接続され、その
共通接続部がＮＭＯＳ型のトランジスタＱ１１を経てト
ランスコンダクタンス増幅器１の出力ノード３に接続さ
れている。さらに、コンデンサＣ１〜Ｃ３の接地側の各
端子が共通接続されて接地されている。
ジスタＱ１〜３とコンデンサＣ１〜Ｃ３を１つに束ねた
ものである。すなわち、第１結束回路２１では、各コン
デンサＣ１〜Ｃ３と、これらと一対となる各トランジス
タＱ１〜Ｑ３とが直列に接続されている。そして、トラ
ンジスタＱ１〜Ｑ３の各ドレインが共通接続され、その
共通接続部がＮＭＯＳ型のトランジスタＱ１１を経てト
ランスコンダクタンス増幅器１の出力ノード３に接続さ
れている。さらに、コンデンサＣ１〜Ｃ３の接地側の各
端子が共通接続されて接地されている。
【００１４】第１結束回路２１のトランジスタＱ１〜Ｑ
３の各ゲートには、トランジスタＱ１〜Ｑ３をオンオフ
制御する各制御信号Ｓ１〜Ｓ３が印加されるようになっ
ている。また、その制御信号Ｓ１〜Ｓ３は、オアゲート
（論理和回路）３１を経由してトランジスタＱ１１のゲ
ートにも印加されるようになっている。第２結束回路２
２は、図５におけるトランジスタＱ４、Ｑ５とコンデン
サＣ４、Ｃ５を１つに束ねたものである。すなわち、第
２結束回路２２では、各コンデンサＣ４、Ｃ５と、これ
らと一対となる各トランジスタＱ４、Ｑ５とが直列に接
続されている。そして、トランジスタＱ４、Ｑ５の各ド
レインが共通接続され、その共通接続部がＮＭＯＳ型の
トランジスタＱ１２を経てトランスコンダクタンス増幅
器１の出力ノード３に接続されている。さらに、コンデ
ンサＣ４、Ｃ５の接地側の各端子が接地されている。
３の各ゲートには、トランジスタＱ１〜Ｑ３をオンオフ
制御する各制御信号Ｓ１〜Ｓ３が印加されるようになっ
ている。また、その制御信号Ｓ１〜Ｓ３は、オアゲート
（論理和回路）３１を経由してトランジスタＱ１１のゲ
ートにも印加されるようになっている。第２結束回路２
２は、図５におけるトランジスタＱ４、Ｑ５とコンデン
サＣ４、Ｃ５を１つに束ねたものである。すなわち、第
２結束回路２２では、各コンデンサＣ４、Ｃ５と、これ
らと一対となる各トランジスタＱ４、Ｑ５とが直列に接
続されている。そして、トランジスタＱ４、Ｑ５の各ド
レインが共通接続され、その共通接続部がＮＭＯＳ型の
トランジスタＱ１２を経てトランスコンダクタンス増幅
器１の出力ノード３に接続されている。さらに、コンデ
ンサＣ４、Ｃ５の接地側の各端子が接地されている。
【００１５】第２結束回路２２のトランジスタＱ４、Ｑ
５の各ゲートには、トランジスタＱ４、Ｑ５をオンオフ
制御する各制御信号Ｓ４、Ｓ５が印加されるようになっ
ている。また、その制御信号Ｓ４、Ｓ５は、オアゲート
３２を経由してトランジスタＱ１２のゲートにも印加さ
れるようになっている。さらに、トランジスタＱ６のゲ
ートに、トランジスタＱ６をオンオフ制御する制御信号
Ｓ６が印加されるようになっている。
５の各ゲートには、トランジスタＱ４、Ｑ５をオンオフ
制御する各制御信号Ｓ４、Ｓ５が印加されるようになっ
ている。また、その制御信号Ｓ４、Ｓ５は、オアゲート
３２を経由してトランジスタＱ１２のゲートにも印加さ
れるようになっている。さらに、トランジスタＱ６のゲ
ートに、トランジスタＱ６をオンオフ制御する制御信号
Ｓ６が印加されるようになっている。
【００１６】次に、このように構成される第１実施形態
の動作の一例について説明する。例えば、低速動作の場
合には、容量回路２Ａの静電容量の大きなコンデンサＣ
１、Ｃ２を選択して使用する必要がある。この場合に
は、制御信号Ｓ１、Ｓ２によりトランジスタＱ１、Ｑ２
がオンにされるとともに、その制御信号Ｓ１、Ｓ２がオ
アゲート３１に経てトランジスタＱ１１がオンにされ
る。
の動作の一例について説明する。例えば、低速動作の場
合には、容量回路２Ａの静電容量の大きなコンデンサＣ
１、Ｃ２を選択して使用する必要がある。この場合に
は、制御信号Ｓ１、Ｓ２によりトランジスタＱ１、Ｑ２
がオンにされるとともに、その制御信号Ｓ１、Ｓ２がオ
アゲート３１に経てトランジスタＱ１１がオンにされ
る。
【００１７】この結果、コンデンサＣ１、Ｃ２が、トラ
ンスコンダクタンス増幅器１の出力ノード３とアースと
の間に並列接続され、容量回路２Ａが所望の周波数特性
を持つことになる。また、このような構成からなる第１
実施形態では、第１結束回路２１や第２結束回路２２を
形成し、トランジスタＱ１、Ｑ2 等が持つ拡散容量がト
ランスコンダクタンス増幅器１の出力ノード３の寄生容
量として表れるのを減少できるようにしたので、この理
由について従来回路と比較しながら説明する。
ンスコンダクタンス増幅器１の出力ノード３とアースと
の間に並列接続され、容量回路２Ａが所望の周波数特性
を持つことになる。また、このような構成からなる第１
実施形態では、第１結束回路２１や第２結束回路２２を
形成し、トランジスタＱ１、Ｑ2 等が持つ拡散容量がト
ランスコンダクタンス増幅器１の出力ノード３の寄生容
量として表れるのを減少できるようにしたので、この理
由について従来回路と比較しながら説明する。
【００１８】図２は従来回路の場合であり、図３は第１
実施形態の回路であり、ここでは説明を簡略化するため
にコンデンサＣ１、Ｃ２とトランジスタＱ１、Ｑ２を１
つに束ねて結束回路２１Ｃを形成している。図２におい
て、いま、トランジスタＱ１、Ｑ２のオン抵抗をそれぞ
れ５ｋΩ、１０ｋΩ、コンデンサＣ１、Ｃ２の静電容量
の関係をＣ１＝２×Ｃ２とする。この場合に、トランジ
スタＱ１をオンにしてコンデンサＣ１を選ぶときには、
オン抵抗（５ｋΩ）が見えることになる。また、トラン
ジスタＱ２をオンにしてコンデンサＣ２を選ぶときに
は、オン抵抗（１０ｋΩ）が見えることになる。
実施形態の回路であり、ここでは説明を簡略化するため
にコンデンサＣ１、Ｃ２とトランジスタＱ１、Ｑ２を１
つに束ねて結束回路２１Ｃを形成している。図２におい
て、いま、トランジスタＱ１、Ｑ２のオン抵抗をそれぞ
れ５ｋΩ、１０ｋΩ、コンデンサＣ１、Ｃ２の静電容量
の関係をＣ１＝２×Ｃ２とする。この場合に、トランジ
スタＱ１をオンにしてコンデンサＣ１を選ぶときには、
オン抵抗（５ｋΩ）が見えることになる。また、トラン
ジスタＱ２をオンにしてコンデンサＣ２を選ぶときに
は、オン抵抗（１０ｋΩ）が見えることになる。
【００１９】これに対して、図３の場合において、トラ
ンジスタＱ１、Ｑ２のオン抵抗をそれぞれ１ｋΩ、６ｋ
Ω、トランジスタＱ１１のオン抵抗を４ｋΩとする。こ
の場合において、トランジスタＱ１、Ｑ１１をオンにし
てコンデンサＣ１を選ぶときには、オン抵抗は１ｋΩ＋
４ｋΩ＝５ｋΩとなり、トランジスタとコンデンサの関
係は従来回路と同じ関係が得られる。また、トランジス
タＱ２、Ｑ１１をオンにしてコンデンサＣ２を選ぶとき
には、オン抵抗は６ｋΩ＋４ｋΩ＝１０ｋΩとなり、ト
ランジスタとコンデンサの関係は従来回路と同じ関係が
得られる。
ンジスタＱ１、Ｑ２のオン抵抗をそれぞれ１ｋΩ、６ｋ
Ω、トランジスタＱ１１のオン抵抗を４ｋΩとする。こ
の場合において、トランジスタＱ１、Ｑ１１をオンにし
てコンデンサＣ１を選ぶときには、オン抵抗は１ｋΩ＋
４ｋΩ＝５ｋΩとなり、トランジスタとコンデンサの関
係は従来回路と同じ関係が得られる。また、トランジス
タＱ２、Ｑ１１をオンにしてコンデンサＣ２を選ぶとき
には、オン抵抗は６ｋΩ＋４ｋΩ＝１０ｋΩとなり、ト
ランジスタとコンデンサの関係は従来回路と同じ関係が
得られる。
【００２０】従って、図３に示す第１実施形態の回路で
は、トランスコンダクタンス増幅器１の出力ノード３に
接続されるのは、オン抵抗が４ｋΩのトランジスタＱ１
１で足りる。これに対して、図２に示す従来回路では、
オン抵抗が５ｋΩのトランジスタＱ１とオン抵抗が１０
ｋΩのトランジスタＱ２とが必要となる。このため、従
来回路のオン抵抗が１０ｋΩのトランジスタＱ２のサイ
ズを１とすると、第１実施形態の回路のオン抵抗が４ｋ
ΩのトランジスタＱ３のトランジスタサイズは、１０ｋ
Ω／４ｋΩ＝２．５となる。これに対して、従来回路に
必要なオン抵抗が５ｋΩのトランジスタＱ１とオン抵抗
が１０ｋΩのトランジスタＱ２のトランジスタサイズ
は、１０ｋΩ／５ｋΩ＋１０ｋΩ／１０ｋΩ＝２＋１＝
３となる。
は、トランスコンダクタンス増幅器１の出力ノード３に
接続されるのは、オン抵抗が４ｋΩのトランジスタＱ１
１で足りる。これに対して、図２に示す従来回路では、
オン抵抗が５ｋΩのトランジスタＱ１とオン抵抗が１０
ｋΩのトランジスタＱ２とが必要となる。このため、従
来回路のオン抵抗が１０ｋΩのトランジスタＱ２のサイ
ズを１とすると、第１実施形態の回路のオン抵抗が４ｋ
ΩのトランジスタＱ３のトランジスタサイズは、１０ｋ
Ω／４ｋΩ＝２．５となる。これに対して、従来回路に
必要なオン抵抗が５ｋΩのトランジスタＱ１とオン抵抗
が１０ｋΩのトランジスタＱ２のトランジスタサイズ
は、１０ｋΩ／５ｋΩ＋１０ｋΩ／１０ｋΩ＝２＋１＝
３となる。
【００２１】従って、従来回路では、トランジスタＱ
１、Ｑ２が持つ拡散容量がトランスコンダクタンス増幅
器１の出力ノード３の寄生容量となり、第１実施形態に
かかる回路ではトランジスタＱ１１の持つ拡散容量がそ
の寄生容量となり、その寄生容量はトランジスタのサイ
ズに比例する。このため、第１実施形態の回路は、従来
回路に比較してトランスコンダクタンス増幅器１の出力
ノード３の寄生容量を減少できるので、低域の性能を変
えずに高域まで周波数特性を広げることができ、広帯域
化が実現できる。
１、Ｑ２が持つ拡散容量がトランスコンダクタンス増幅
器１の出力ノード３の寄生容量となり、第１実施形態に
かかる回路ではトランジスタＱ１１の持つ拡散容量がそ
の寄生容量となり、その寄生容量はトランジスタのサイ
ズに比例する。このため、第１実施形態の回路は、従来
回路に比較してトランスコンダクタンス増幅器１の出力
ノード３の寄生容量を減少できるので、低域の性能を変
えずに高域まで周波数特性を広げることができ、広帯域
化が実現できる。
【００２２】以上述べたように、この第１実施形態で
は、コンデンサＣ１、Ｃ２等と、これらと対となるトラ
ンジスタＱ１、Ｑ２等を結束回路２１、２２により１つ
に束ね、この結束回路をトランジスタＱ１１等を経てト
ランスコンダクタンス増幅器１の出力ノード３に接続す
るようにした。このため、この第１実施形態によれば、
トランスコンダクタンス増幅器１の出力側の寄生容量を
低減でき、低速から高速までの広い範囲にわたって周波
数特性を調整できる。
は、コンデンサＣ１、Ｃ２等と、これらと対となるトラ
ンジスタＱ１、Ｑ２等を結束回路２１、２２により１つ
に束ね、この結束回路をトランジスタＱ１１等を経てト
ランスコンダクタンス増幅器１の出力ノード３に接続す
るようにした。このため、この第１実施形態によれば、
トランスコンダクタンス増幅器１の出力側の寄生容量を
低減でき、低速から高速までの広い範囲にわたって周波
数特性を調整できる。
【００２３】次に、本発明の第２実施形態の構成につい
て、図４の回路図を参照して説明する。この第２実施形
態は、図１のトランスコンダクタンス増幅器１を差動型
のトランスコンダクタンス増幅器１Ａに代え、これに伴
って容量回路２Ｂを図４に示すように第１結束回路２１
Ａ等により構成したものである。
て、図４の回路図を参照して説明する。この第２実施形
態は、図１のトランスコンダクタンス増幅器１を差動型
のトランスコンダクタンス増幅器１Ａに代え、これに伴
って容量回路２Ｂを図４に示すように第１結束回路２１
Ａ等により構成したものである。
【００２４】第１結束回路２１Ａは、図１の結束回路２
１に相当する回路であり、その違いは、コンデンサＣ１
〜Ｃ３を選択するために、トランジスタＱ１〜Ｑ３の他
にトランジスタＱ２１〜Ｑ２３を設けるようにした点で
ある。すなわち、トランジスタＱ１、コンデンサＣ１、
及びトランジスタＱ２１を直列に接続し、トランジスタ
Ｑ２、コンデンサＣ２、及びトランジスタＱ２２を直列
に接続し、かつ、トランジスタＱ３、コンデンサＣ３、
及びトランジスタＱ２３を直列に接続するようにした。
そして、その各直列回路を並列に接続し、これにより第
１結束回路２１Ａを形成するようにした。
１に相当する回路であり、その違いは、コンデンサＣ１
〜Ｃ３を選択するために、トランジスタＱ１〜Ｑ３の他
にトランジスタＱ２１〜Ｑ２３を設けるようにした点で
ある。すなわち、トランジスタＱ１、コンデンサＣ１、
及びトランジスタＱ２１を直列に接続し、トランジスタ
Ｑ２、コンデンサＣ２、及びトランジスタＱ２２を直列
に接続し、かつ、トランジスタＱ３、コンデンサＣ３、
及びトランジスタＱ２３を直列に接続するようにした。
そして、その各直列回路を並列に接続し、これにより第
１結束回路２１Ａを形成するようにした。
【００２５】そして、トランジスタＱ１〜Ｑ３の各ドレ
インが共通接続され、その共通接続部がトランジスタＱ
１１を経てトランスコンダクタンス増幅器１Ａの出力ノ
ード５に接続されている。さらに、トランジスタＱ２１
〜Ｑ２３の各ソースが共通接続され、その共通接続部が
トランジスタＱ３１を経てトランスコンダクタンス増幅
器１Ａの出力ノード６に接続されている。
インが共通接続され、その共通接続部がトランジスタＱ
１１を経てトランスコンダクタンス増幅器１Ａの出力ノ
ード５に接続されている。さらに、トランジスタＱ２１
〜Ｑ２３の各ソースが共通接続され、その共通接続部が
トランジスタＱ３１を経てトランスコンダクタンス増幅
器１Ａの出力ノード６に接続されている。
【００２６】第１結束回路２１ＡのトランジスタＱ１、
Ｑ２１、トランジスタＱ２、Ｑ２２及びトランジスタＱ
３、Ｑ２３の各ゲートには、それらオンオフ制御する制
御信号Ｓ１〜Ｓ３が印加されるようになっている。ま
た、その制御信号Ｓ１〜Ｓ３は、オアゲート３１を経由
してトランジスタＱ１１、Ｑ３１のゲートにも印加され
るようになっている。
Ｑ２１、トランジスタＱ２、Ｑ２２及びトランジスタＱ
３、Ｑ２３の各ゲートには、それらオンオフ制御する制
御信号Ｓ１〜Ｓ３が印加されるようになっている。ま
た、その制御信号Ｓ１〜Ｓ３は、オアゲート３１を経由
してトランジスタＱ１１、Ｑ３１のゲートにも印加され
るようになっている。
【００２７】第２結束回路２２Ａは、図１の第２結束回
路２２に相当する回路であり、その違いは、コンデンサ
Ｃ４、Ｃ５を選択するために、トランジスタＱ４、Ｑ５
の他にトランジスタＱ２４、Ｑ２５を設けるようにした
点である。すなわち、トランジスタＱ４、コンデンサＣ
４、及びトランジスタＱ２４を直列に接続するととも
に、トランジスタＱ５、コンデンサＣ５、及びトランジ
スタＱ２５を直列に接続するようにした。そして、その
各直列回路を並列に接続し、これにより第２結束回路２
２Ａを形成するようにした。
路２２に相当する回路であり、その違いは、コンデンサ
Ｃ４、Ｃ５を選択するために、トランジスタＱ４、Ｑ５
の他にトランジスタＱ２４、Ｑ２５を設けるようにした
点である。すなわち、トランジスタＱ４、コンデンサＣ
４、及びトランジスタＱ２４を直列に接続するととも
に、トランジスタＱ５、コンデンサＣ５、及びトランジ
スタＱ２５を直列に接続するようにした。そして、その
各直列回路を並列に接続し、これにより第２結束回路２
２Ａを形成するようにした。
【００２８】そして、トランジスタＱ４、Ｑ５の各ドレ
インが共通接続され、その共通接続部がトランジスタＱ
１２を経てトランスコンダクタンス増幅器１Ａの出力ノ
ード５に接続されている。さらに、トランジスタＱ２
４、Ｑ２５の各ソースが共通接続され、その共通接続部
がトランジスタＱ３２を経てトランスコンダクタンス増
幅器１Ａの出力ノード６に接続されている。
インが共通接続され、その共通接続部がトランジスタＱ
１２を経てトランスコンダクタンス増幅器１Ａの出力ノ
ード５に接続されている。さらに、トランジスタＱ２
４、Ｑ２５の各ソースが共通接続され、その共通接続部
がトランジスタＱ３２を経てトランスコンダクタンス増
幅器１Ａの出力ノード６に接続されている。
【００２９】第２結束回路２２ＡのトランジスタＱ４、
Ｑ２４、及びトランジスタＱ５、Ｑ２５の各ゲートに
は、それらをオンオフ制御する制御信号Ｓ４、Ｓ５が印
加されるようになっている。また、その制御信号Ｓ４、
Ｓ５は、オアゲート３２を経由してトランジスタＱ１
２、Ｑ３２のゲートにも印加されるようになっている。
さらに、トランジスタＱ６、コンデンサＣ６、及びトラ
ンジスタＱ２６が直列に接続され、これがトランスコン
ダクタンス増幅器１Ａの出力ノード５と出力ノード６と
の間に接続されている。また、トランジスタＱ６のゲー
トに、それをオンオフ制御する制御信号Ｓ６が印加され
るようになっている。
Ｑ２４、及びトランジスタＱ５、Ｑ２５の各ゲートに
は、それらをオンオフ制御する制御信号Ｓ４、Ｓ５が印
加されるようになっている。また、その制御信号Ｓ４、
Ｓ５は、オアゲート３２を経由してトランジスタＱ１
２、Ｑ３２のゲートにも印加されるようになっている。
さらに、トランジスタＱ６、コンデンサＣ６、及びトラ
ンジスタＱ２６が直列に接続され、これがトランスコン
ダクタンス増幅器１Ａの出力ノード５と出力ノード６と
の間に接続されている。また、トランジスタＱ６のゲー
トに、それをオンオフ制御する制御信号Ｓ６が印加され
るようになっている。
【００３０】次に、このように構成される第２実施形態
の動作の一例について説明する。例えば、低速動作の場
合には、容量回路２Ｂの静電容量の大きなコンデンサＣ
１、Ｃ２を選択して使用する必要がある。この場合に
は、制御信号Ｓ１、Ｓ２によりトランジスタＱ１、Ｑ２
１、及びトランジスタＱ２、Ｑ２２がそれぞれオンされ
るとともに、その制御信号Ｓ１、Ｓ２がオアゲート３１
に経てトランジスタＱ１１、Ｑ３１をオンにする。
の動作の一例について説明する。例えば、低速動作の場
合には、容量回路２Ｂの静電容量の大きなコンデンサＣ
１、Ｃ２を選択して使用する必要がある。この場合に
は、制御信号Ｓ１、Ｓ２によりトランジスタＱ１、Ｑ２
１、及びトランジスタＱ２、Ｑ２２がそれぞれオンされ
るとともに、その制御信号Ｓ１、Ｓ２がオアゲート３１
に経てトランジスタＱ１１、Ｑ３１をオンにする。
【００３１】この結果、コンデンサＣ１、Ｃ２が、トラ
ンスコンダクタンス増幅器１の出力ノード５と出力ノー
ド６との間に並列接続され、容量回路２Ｂが所望の周波
数特性を持つことになる。以上述べたように、この第２
実施形態では、コンデンサＣ１、Ｃ２等と、これらと一
対となるトランジスタＱ１、Ｑ２等を結束回路２１Ａ、
２２Ａにより１つに束ね、この結束回路をトランジスタ
を経てトランスコンダクタンス増幅器１Ａの出力ノード
に接続するようにした。このため、この第２実施形態に
よれば、トランスコンダクタンス増幅器１Ａの出力側の
寄生容量を低減でき、低速から高速までの広い範囲にわ
たって周波数特性を調整できる。
ンスコンダクタンス増幅器１の出力ノード５と出力ノー
ド６との間に並列接続され、容量回路２Ｂが所望の周波
数特性を持つことになる。以上述べたように、この第２
実施形態では、コンデンサＣ１、Ｃ２等と、これらと一
対となるトランジスタＱ１、Ｑ２等を結束回路２１Ａ、
２２Ａにより１つに束ね、この結束回路をトランジスタ
を経てトランスコンダクタンス増幅器１Ａの出力ノード
に接続するようにした。このため、この第２実施形態に
よれば、トランスコンダクタンス増幅器１Ａの出力側の
寄生容量を低減でき、低速から高速までの広い範囲にわ
たって周波数特性を調整できる。
【００３２】
【発明の効果】以上述べたように、本発明によれば、ト
ランスコンダクタンス増幅器の出力側の寄生容量を低減
できるので、低速から高速までの広い範囲にわたって周
波数特性を調整できるＧｍ−Ｃフィルタが実現できる。
ランスコンダクタンス増幅器の出力側の寄生容量を低減
できるので、低速から高速までの広い範囲にわたって周
波数特性を調整できるＧｍ−Ｃフィルタが実現できる。
【図１】本発明の第１実施形態の構成を示す回路図であ
る。
る。
【図２】第１実施形態の効果を比較するために従来回路
の一部を抜き出した回路図である。
の一部を抜き出した回路図である。
【図３】第１実施形態の効果を比較するために第１実施
形態の一部を抜き出した回路図である。
形態の一部を抜き出した回路図である。
【図４】本発明の第２実施形態の構成を示す回路図であ
る。
る。
【図５】従来回路の回路図である。
Ｑ１〜Ｑ６ ＭＯＳトランジスタ Ｑ１１、Ｑ１２ ＭＯＳトランジスタ Ｃ１〜Ｃ６ コンデンサ Ｓ１〜Ｓ６ 制御信号 １、１Ａ トランスコンダクタンス増幅器 ２Ａ、２Ｂ 容量回路 ３、５、６ 出力ノード ２１、２１Ａ 第１結束回路 ２２、２２Ａ 第２結束回路 ３１、３２ オアゲート
Claims (2)
- 【請求項１】 トランスコンダクタンス増幅器の出力側
に、ｎ個のコンデンサと、その各コンデンサを選択する
ｎ個の第１スイッチ素子とを有するＧｍ−Ｃフィルタに
おける容量回路において、 前記ｎ個のコンデンサのうちの関連する少なくとも２つ
のコンデンサと、その各コンデンサに対応する少なくと
も２つの前記第１のスイッチ用素子とを１つに束ねて結
束回路を形成するとともに、 前記結束回路と前記トランスコンダクタンス増幅器の出
力ノードとの間に、前記結束回路を選択する第２のスイ
ッチ素子を設けるようにしたことを特徴とするＧｍ−Ｃ
フィルタにおける容量回路。 - 【請求項２】 前記結束回路の少なくとも２つの第１の
スイッチ素子は対応する制御信号により開閉制御され、
その各制御信号を論理和処理した信号により前記第２の
スイッチ素子を開閉制御するようになっていることを特
徴とする請求項１に記載のＧｍ−容量回路における容量
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000231639A JP4585094B2 (ja) | 2000-07-31 | 2000-07-31 | Ｇｍ−Ｃフィルタにおける容量回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000231639A JP4585094B2 (ja) | 2000-07-31 | 2000-07-31 | Ｇｍ−Ｃフィルタにおける容量回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002043893A true JP2002043893A (ja) | 2002-02-08 |
| JP4585094B2 JP4585094B2 (ja) | 2010-11-24 |
Family
ID=18724444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000231639A Expired - Fee Related JP4585094B2 (ja) | 2000-07-31 | 2000-07-31 | Ｇｍ−Ｃフィルタにおける容量回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4585094B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100665327B1 (ko) | 2005-12-09 | 2007-01-09 | 삼성전기주식회사 | ＰＬＬ을 이용한 Ｇｍ-Ｃ 능동 필터 |
| WO2008149881A1 (ja) * | 2007-06-05 | 2008-12-11 | Nec Corporation | 電圧電流変換器およびこれを用いたフィルタ回路 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54116672A (en) * | 1978-03-03 | 1979-09-11 | Hitachi Ltd | Capacity changeover circuit |
| JPS5646016U (ja) * | 1979-09-12 | 1981-04-24 | ||
| JPH11234070A (ja) * | 1998-02-19 | 1999-08-27 | Sony Corp | ホールド回路およびそれを用いた色信号制御回路 |
| JP2000101390A (ja) * | 1998-09-18 | 2000-04-07 | Toshiba Corp | トリミング回路 |
| US6084465A (en) * | 1998-05-04 | 2000-07-04 | Tritech Microelectronics, Ltd. | Method for time constant tuning of gm-C filters |
| JP2000341089A (ja) * | 1999-05-28 | 2000-12-08 | Mitsubishi Electric Corp | フィルタ回路 |
| JP2001285026A (ja) * | 2000-03-28 | 2001-10-12 | Sanyo Electric Co Ltd | 時定数切換回路および波形成形回路 |
-
2000
- 2000-07-31 JP JP2000231639A patent/JP4585094B2/ja not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54116672A (en) * | 1978-03-03 | 1979-09-11 | Hitachi Ltd | Capacity changeover circuit |
| JPS5646016U (ja) * | 1979-09-12 | 1981-04-24 | ||
| JPH11234070A (ja) * | 1998-02-19 | 1999-08-27 | Sony Corp | ホールド回路およびそれを用いた色信号制御回路 |
| US6084465A (en) * | 1998-05-04 | 2000-07-04 | Tritech Microelectronics, Ltd. | Method for time constant tuning of gm-C filters |
| JP2000101390A (ja) * | 1998-09-18 | 2000-04-07 | Toshiba Corp | トリミング回路 |
| JP2000341089A (ja) * | 1999-05-28 | 2000-12-08 | Mitsubishi Electric Corp | フィルタ回路 |
| JP2001285026A (ja) * | 2000-03-28 | 2001-10-12 | Sanyo Electric Co Ltd | 時定数切換回路および波形成形回路 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100665327B1 (ko) | 2005-12-09 | 2007-01-09 | 삼성전기주식회사 | ＰＬＬ을 이용한 Ｇｍ-Ｃ 능동 필터 |
| WO2008149881A1 (ja) * | 2007-06-05 | 2008-12-11 | Nec Corporation | 電圧電流変換器およびこれを用いたフィルタ回路 |
| US7982506B2 (en) | 2007-06-05 | 2011-07-19 | Nec Corporation | Voltage-current converter and filter circuit using same |
| JP5240193B2 (ja) * | 2007-06-05 | 2013-07-17 | 日本電気株式会社 | 電圧電流変換器およびこれを用いたフィルタ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4585094B2 (ja) | 2010-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080100374A1 (en) | Programmable filters and methods of operation thereof | |
| US20020186074A1 (en) | Integrated programmable continuous time filter with programmable capacitor arrays | |
| CA1210092A (en) | Switched capacitor circuits | |
| GB2280999A (en) | Transconductance amplifiers | |
| KR19980064159A (ko) | 필터 회로 | |
| JPH04233312A (ja) | マイクロ波能動フィルタ回路 | |
| JP2002043893A (ja) | Ｇｍ−Ｃフィルタにおける容量回路 | |
| JP4597341B2 (ja) | ｇｍ−Ｃフィルタ | |
| KR100246757B1 (ko) | 트랜스컨덕턴스 가변방법 및 회로와 그를 이용한 가변 대역 필터 및 가변 이득 증폭기 | |
| JPH0730342A (ja) | 演算増幅回路 | |
| JPH0846457A (ja) | トランスコンダクタ回路およびアクティブ・フィルター | |
| US7605627B2 (en) | Programmable boosting and charge neutralization | |
| JP3411016B2 (ja) | フィルタ回路 | |
| JP3407568B2 (ja) | 不平衡−平衡変換回路 | |
| KR100213240B1 (ko) | 이중 입력 연산 상호 콘덕턴스 증폭기를 이용한 필터 | |
| JPH0733026U (ja) | 移相器 | |
| JP2001094302A (ja) | 移相ユニット及びマイクロ波移相器 | |
| JP3885874B2 (ja) | 等価インダクタ回路を用いたフィルタ回路 | |
| JPH053418A (ja) | 移相器 | |
| JP3140399B2 (ja) | 演算増幅器を有する回路装置 | |
| JPH11340751A (ja) | 演算増幅器 | |
| JP4691753B2 (ja) | 音質調整回路 | |
| JP3081426B2 (ja) | フィルタ回路 | |
| JP2000341061A (ja) | スイッチ切り換えノイズ低減回路 | |
| JPH09139642A (ja) | 増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070402 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070725 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100618 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100831 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100903 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4585094 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |