JPH11234070A - ホールド回路およびそれを用いた色信号制御回路 - Google Patents
ホールド回路およびそれを用いた色信号制御回路Info
- Publication number
- JPH11234070A JPH11234070A JP10037549A JP3754998A JPH11234070A JP H11234070 A JPH11234070 A JP H11234070A JP 10037549 A JP10037549 A JP 10037549A JP 3754998 A JP3754998 A JP 3754998A JP H11234070 A JPH11234070 A JP H11234070A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- voltage
- current
- hold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】
【課題】 寄生容量の影響を抑制でき、プロセス工程の
削減により製造コストの低減が図れるホールド回路およ
びそれを用いた色信号制御回路を実現する。 【解決手段】 ＭＯＳ構造容量素子を複数設けて、接合
型ＦＥＴにより容量素子を選択するスイッチング素子を
複数形成し、これらのスイッチング素子のオン／オフ動
作により各容量素子を選択する。選択信号に応じて所定
のスイッチング素子をオンさせ、それに応じて選択され
た容量素子で入力信号に応じた電荷を保持させることに
より、所定のレベルを持つホールド信号を出力する。さ
らに、入力色信号のレベルに応じたホールド信号に応じ
て、色信号を増幅する増幅回路の利得を制御するので、
入力色信号の振幅の変動に影響されることなく、常に一
定のレベルを有する色信号を出力することが可能であ
る。
削減により製造コストの低減が図れるホールド回路およ
びそれを用いた色信号制御回路を実現する。 【解決手段】 ＭＯＳ構造容量素子を複数設けて、接合
型ＦＥＴにより容量素子を選択するスイッチング素子を
複数形成し、これらのスイッチング素子のオン／オフ動
作により各容量素子を選択する。選択信号に応じて所定
のスイッチング素子をオンさせ、それに応じて選択され
た容量素子で入力信号に応じた電荷を保持させることに
より、所定のレベルを持つホールド信号を出力する。さ
らに、入力色信号のレベルに応じたホールド信号に応じ
て、色信号を増幅する増幅回路の利得を制御するので、
入力色信号の振幅の変動に影響されることなく、常に一
定のレベルを有する色信号を出力することが可能であ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、ホールド回路、例
えば、ビデオ信号処理回路におけるＡＣＣ（Automatic
Color Control ）回路に用いられたチャネルホールド回
路、さらに一般的に容量素子を用いて所定の信号レベル
を保持するホールド回路に関するものである。
えば、ビデオ信号処理回路におけるＡＣＣ（Automatic
Color Control ）回路に用いられたチャネルホールド回
路、さらに一般的に容量素子を用いて所定の信号レベル
を保持するホールド回路に関するものである。
【０００２】
【従来の技術】ビデオ装置において、例えば、ビデオ信
号処理回路では、信号再生用の読み出し装置、例えば、
磁気ヘッドにより取得した信号のレベルがチャネル毎に
変動するので、色信号再生回路において色信号を正確に
再生するために、チャネル毎に変動する色信号のレベル
を補正し、各チャネルの色信号のレベルを一致させる必
要がある。このためにビデオ信号処理回路には、色信号
のレベルをチャネルの変化に依存せずに常に一定レベル
に保持できる色信号制御回路、例えば、ＡＣＣ回路が一
般的に用いられている。
号処理回路では、信号再生用の読み出し装置、例えば、
磁気ヘッドにより取得した信号のレベルがチャネル毎に
変動するので、色信号再生回路において色信号を正確に
再生するために、チャネル毎に変動する色信号のレベル
を補正し、各チャネルの色信号のレベルを一致させる必
要がある。このためにビデオ信号処理回路には、色信号
のレベルをチャネルの変化に依存せずに常に一定レベル
に保持できる色信号制御回路、例えば、ＡＣＣ回路が一
般的に用いられている。
【０００３】ＡＣＣ回路においては、複数の容量素子と
スイッチング素子を用いて、ビデオ信号再生時に、ホー
ルド回路において各チャネル毎に信号のレベルをホール
ドする容量素子を切り換えることにより、ホールドした
信号レベルを各チャネル毎に設定することができる。ホ
ールド回路の出力信号のレベルに応じて、色信号を増幅
する増幅回路の利得を制御することによって、入力色信
号レベルのチャネル依存性を抑制し、常に一定の振幅レ
ベルを有する色信号を出力することが可能である。
スイッチング素子を用いて、ビデオ信号再生時に、ホー
ルド回路において各チャネル毎に信号のレベルをホール
ドする容量素子を切り換えることにより、ホールドした
信号レベルを各チャネル毎に設定することができる。ホ
ールド回路の出力信号のレベルに応じて、色信号を増幅
する増幅回路の利得を制御することによって、入力色信
号レベルのチャネル依存性を抑制し、常に一定の振幅レ
ベルを有する色信号を出力することが可能である。
【０００４】図４は、一般的に使用されているホールド
回路の一例を示している。図示のように、本例のホール
ド回路１００は、信号レベルをホールドする容量素子Ｃ
１，Ｃ２，Ｃ３，Ｃ４、容量素子を切り換えるトランジ
スタＱ１，Ｑ２，Ｑ３，Ｑ４、これらのトランジスタの
エミッタ電位を設定する電圧源ＶＳ２およびバッファＢ
ＵＦ１により構成されている。
回路の一例を示している。図示のように、本例のホール
ド回路１００は、信号レベルをホールドする容量素子Ｃ
１，Ｃ２，Ｃ３，Ｃ４、容量素子を切り換えるトランジ
スタＱ１，Ｑ２，Ｑ３，Ｑ４、これらのトランジスタの
エミッタ電位を設定する電圧源ＶＳ２およびバッファＢ
ＵＦ１により構成されている。
【０００５】トランジスタＱ１，Ｑ２，Ｑ３およびＱ４
は、容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４を切り換えるスイ
ッチング素子を構成しており、それぞれのトランジスタ
のベースに入力されたチャネル選択信号ＣＨ１，ＣＨ
２，ＣＨ３およびＣＨ４により、それに応じたトランジ
スタのオン／オフ状態が制御されるので、信号ホールド
に寄与する容量素子が選択される。
は、容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４を切り換えるスイ
ッチング素子を構成しており、それぞれのトランジスタ
のベースに入力されたチャネル選択信号ＣＨ１，ＣＨ
２，ＣＨ３およびＣＨ４により、それに応じたトランジ
スタのオン／オフ状態が制御されるので、信号ホールド
に寄与する容量素子が選択される。
【０００６】本例のホールド回路１００により、増幅器
ＡＭＰ１の出力信号に応じた信号がホールドされる。図
示のように、増幅器ＡＭＰ１の反転入力端子（−）に
は、例えば、ピークホールド回路により保持された色信
号のピークレベルに応じた信号（以下、ピーク信号とい
う）ＳPHが入力される。その非反転入力端子（＋）に
は、電圧源ＶＳ１により供給された固定電圧Ｖ１が入力
される。なお、増幅器ＡＭＰ１には、電流源ＩＳ１の電
流がスイッチＳＷ１により制御されて供給される。スイ
ッチＳＷ１は、例えば、カラーバースト信号のタイミン
グに応じて発生したバーストゲート信号（また、ゲート
パルスという）によりオン／オフ状態が制御される。例
えば、ゲートパルスがハイレベルのときにスイッチＳＷ
１がオン状態に制御されるとすると、ゲートパルスがハ
イレベルのとき、電流源ＩＳ１の電流が増幅器ＡＭＰ１
に供給され、増幅器ＡＭＰ１は供給電流により駆動さ
れ、動作する。
ＡＭＰ１の出力信号に応じた信号がホールドされる。図
示のように、増幅器ＡＭＰ１の反転入力端子（−）に
は、例えば、ピークホールド回路により保持された色信
号のピークレベルに応じた信号（以下、ピーク信号とい
う）ＳPHが入力される。その非反転入力端子（＋）に
は、電圧源ＶＳ１により供給された固定電圧Ｖ１が入力
される。なお、増幅器ＡＭＰ１には、電流源ＩＳ１の電
流がスイッチＳＷ１により制御されて供給される。スイ
ッチＳＷ１は、例えば、カラーバースト信号のタイミン
グに応じて発生したバーストゲート信号（また、ゲート
パルスという）によりオン／オフ状態が制御される。例
えば、ゲートパルスがハイレベルのときにスイッチＳＷ
１がオン状態に制御されるとすると、ゲートパルスがハ
イレベルのとき、電流源ＩＳ１の電流が増幅器ＡＭＰ１
に供給され、増幅器ＡＭＰ１は供給電流により駆動さ
れ、動作する。
【０００７】増幅器ＡＭＰ1 は、入力されたピーク信号
ＳPHに応じた電流を出力する。即ち、増幅器ＡＭＰ１
は、電圧／電流変換回路として動作する。増幅器ＡＭＰ
１により出力された電流はチャネル選択信号ＣＨ１，Ｃ
Ｈ２，ＣＨ３およびＣＨ４により選択された容量素子の
チャージ電流として、選択された容量素子は増幅器ＡＭ
Ｐ１の出力電流に応じた電圧レベルにチャージされるの
で、増幅器ＡＭＰ１の出力端子は、所定のレベルに保持
される。
ＳPHに応じた電流を出力する。即ち、増幅器ＡＭＰ１
は、電圧／電流変換回路として動作する。増幅器ＡＭＰ
１により出力された電流はチャネル選択信号ＣＨ１，Ｃ
Ｈ２，ＣＨ３およびＣＨ４により選択された容量素子の
チャージ電流として、選択された容量素子は増幅器ＡＭ
Ｐ１の出力電流に応じた電圧レベルにチャージされるの
で、増幅器ＡＭＰ１の出力端子は、所定のレベルに保持
される。
【０００８】ホールド回路１００により保持された信号
（以下、ホールド信号という）ＳCHレベルは、バッファ
ＢＵＦ１を介して出力される。当該ホールド信号ＳCHに
応じて、例えば色信号増幅器のゲインを制御することに
より、異なるレベルの色信号が入力された場合でも、常
に一定のレベルに保持されている色信号を出力すること
ができる。図５は、図４に示すホールド回路１００の動
作時の波形を示している。チャネル選択信号ＣＨ１，Ｃ
Ｈ２，ＣＨ３およびＣＨ４がハイレベルのとき、それに
応じて容量素子が選択されるので、選択された容量素子
に入力された電流信号に応じた電荷が保持される。
（以下、ホールド信号という）ＳCHレベルは、バッファ
ＢＵＦ１を介して出力される。当該ホールド信号ＳCHに
応じて、例えば色信号増幅器のゲインを制御することに
より、異なるレベルの色信号が入力された場合でも、常
に一定のレベルに保持されている色信号を出力すること
ができる。図５は、図４に示すホールド回路１００の動
作時の波形を示している。チャネル選択信号ＣＨ１，Ｃ
Ｈ２，ＣＨ３およびＣＨ４がハイレベルのとき、それに
応じて容量素子が選択されるので、選択された容量素子
に入力された電流信号に応じた電荷が保持される。
【０００９】
【発明が解決しようとする課題】ところで、上述した従
来のホールド回路においては、チャネルホールド用の容
量素子を切り換えるために設けられたスイッチング素子
は、ｎｐｎトランジスタＱ１，Ｑ２，Ｑ３およびＱ４に
より構成され、さらに容量素子の寄生容量をキャンセル
するために、ホールド用の容量素子には、３端子の容量
素子が用いられていた。ホールド用容量素子に寄生容量
が存在すると、オン状態にあるチャネルの電荷が寄生容
量への充放電で変化してしまい、その結果、ホールド電
圧が変動してしまう。３端子の容量素子を用いると、寄
生容量による影響が抑制され、ホールド電圧の安定化が
図れる。しかし、通常のＭＯＳ構造容量素子は、寄生容
量の影響で特性に問題が生じ、ＡＣＣ回路におけるホー
ルド用の容量素子を構成することはできないので、３端
子容量素子を用いてホールド回路の容量素子を構成しな
ければならない。３端子容量素子を形成するためにプロ
セス工程が複雑となり、コストの増大を招くという不利
益がある。
来のホールド回路においては、チャネルホールド用の容
量素子を切り換えるために設けられたスイッチング素子
は、ｎｐｎトランジスタＱ１，Ｑ２，Ｑ３およびＱ４に
より構成され、さらに容量素子の寄生容量をキャンセル
するために、ホールド用の容量素子には、３端子の容量
素子が用いられていた。ホールド用容量素子に寄生容量
が存在すると、オン状態にあるチャネルの電荷が寄生容
量への充放電で変化してしまい、その結果、ホールド電
圧が変動してしまう。３端子の容量素子を用いると、寄
生容量による影響が抑制され、ホールド電圧の安定化が
図れる。しかし、通常のＭＯＳ構造容量素子は、寄生容
量の影響で特性に問題が生じ、ＡＣＣ回路におけるホー
ルド用の容量素子を構成することはできないので、３端
子容量素子を用いてホールド回路の容量素子を構成しな
ければならない。３端子容量素子を形成するためにプロ
セス工程が複雑となり、コストの増大を招くという不利
益がある。
【００１０】また、ホールド回路に信号レベルに応じた
電流を供給する増幅器の出力と、ホールド用容量素子間
をバイポーラトランジスタによってスイッチングさせる
方法では、充放電電流が最大電流が４０ｎＡと微小であ
るチャネルホールド部では実現し難い。このため、従来
のホールド回路ではスイッチング素子を容量素子と電流
を供給する増幅器の出力端子間に接続することができ
ず、容量素子の寄生容量による影響を回避することはで
きない。
電流を供給する増幅器の出力と、ホールド用容量素子間
をバイポーラトランジスタによってスイッチングさせる
方法では、充放電電流が最大電流が４０ｎＡと微小であ
るチャネルホールド部では実現し難い。このため、従来
のホールド回路ではスイッチング素子を容量素子と電流
を供給する増幅器の出力端子間に接続することができ
ず、容量素子の寄生容量による影響を回避することはで
きない。
【００１１】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、信号レベルを保持するホールド
用容量素子を３端子容量素子を使わず、通常のＭＯＳ構
造容量素子を用いて形成することにより、寄生容量の影
響を抑制でき、プロセス工程の削減によって製造コスト
の低減を図り、回路の特性の改善を実現できるホールド
回路およびそれを用いた色信号制御回路を提供すること
にある。
のであり、その目的は、信号レベルを保持するホールド
用容量素子を３端子容量素子を使わず、通常のＭＯＳ構
造容量素子を用いて形成することにより、寄生容量の影
響を抑制でき、プロセス工程の削減によって製造コスト
の低減を図り、回路の特性の改善を実現できるホールド
回路およびそれを用いた色信号制御回路を提供すること
にある。
【００１２】
【課題を解決するための手段】上記目的を達成するた
め、本発明のホールド回路は、入力信号に応じて所定の
レベルを有するホールド信号を出力するホールド回路で
あって、上記入力信号のレベルに応じた電流信号を出力
する電圧／電流変換回路と、上記電圧／電流変換回路に
よって出力された電流信号に応じた電荷を保持する容量
素子と、一方の拡散層が上記電圧／電流変換回路の出力
端子に接続され、他方の拡散層が上記容量素子の一方の
電極に接続され、ゲートに印加される制御信号に応じて
オン／オフする接合型電界効果トランジスタとを有す
る。
め、本発明のホールド回路は、入力信号に応じて所定の
レベルを有するホールド信号を出力するホールド回路で
あって、上記入力信号のレベルに応じた電流信号を出力
する電圧／電流変換回路と、上記電圧／電流変換回路に
よって出力された電流信号に応じた電荷を保持する容量
素子と、一方の拡散層が上記電圧／電流変換回路の出力
端子に接続され、他方の拡散層が上記容量素子の一方の
電極に接続され、ゲートに印加される制御信号に応じて
オン／オフする接合型電界効果トランジスタとを有す
る。
【００１３】また、本発明のホールド回路は、入力信号
に応じて所定のレベルを有するホールド信号を出力する
ホールド回路であって、上記入力信号のレベルに応じた
電流信号を出力する電圧／電流変換回路と、上記電圧／
電流変換回路から出力された電流信号に応じた電荷を保
持する少なくとも第１および第２の二つの容量素子と、
上記電圧／電流変換回路の出力端子と上記第１の容量素
子との間に接続され、第１の制御信号に応じてオン／オ
フする第１のスイッチング素子と、上記電圧／電流変換
回路の出力端子と上記第２の容量素子との間に接続さ
れ、第２の制御信号に応じてオン／オフする第２のスイ
ッチング素子とを有する。
に応じて所定のレベルを有するホールド信号を出力する
ホールド回路であって、上記入力信号のレベルに応じた
電流信号を出力する電圧／電流変換回路と、上記電圧／
電流変換回路から出力された電流信号に応じた電荷を保
持する少なくとも第１および第２の二つの容量素子と、
上記電圧／電流変換回路の出力端子と上記第１の容量素
子との間に接続され、第１の制御信号に応じてオン／オ
フする第１のスイッチング素子と、上記電圧／電流変換
回路の出力端子と上記第２の容量素子との間に接続さ
れ、第２の制御信号に応じてオン／オフする第２のスイ
ッチング素子とを有する。
【００１４】また、本発明の色信号制御回路は、入力色
信号を整流する整流回路と、上記整流回路の出力信号の
ピークレベルを保持するピークホールド回路と、上記ピ
ークホールド回路により保持されたピーク信号のレベル
に応じた電流信号を発生する電圧／電流変換回路と、上
記電圧／電流変換回路から出力された電流信号に応じた
電荷を保持する少なくとも第１および第２の二つの容量
素子と、上記電圧／電流変換回路の出力端子と上記各容
量素子との間に接続され、少なくとも第１および第２の
二つの制御信号に応じてオン／オフする少なくとも第１
および第２の二つのスイッチング素子と、上記各スイッ
チング素子により保持した電荷に応じて利得が制御さ
れ、上記入力色信号に応じて、一定のレベルを有する色
信号を出力する利得可変増幅回路とを有する。
信号を整流する整流回路と、上記整流回路の出力信号の
ピークレベルを保持するピークホールド回路と、上記ピ
ークホールド回路により保持されたピーク信号のレベル
に応じた電流信号を発生する電圧／電流変換回路と、上
記電圧／電流変換回路から出力された電流信号に応じた
電荷を保持する少なくとも第１および第２の二つの容量
素子と、上記電圧／電流変換回路の出力端子と上記各容
量素子との間に接続され、少なくとも第１および第２の
二つの制御信号に応じてオン／オフする少なくとも第１
および第２の二つのスイッチング素子と、上記各スイッ
チング素子により保持した電荷に応じて利得が制御さ
れ、上記入力色信号に応じて、一定のレベルを有する色
信号を出力する利得可変増幅回路とを有する。
【００１５】さらに、本発明では、好適には、上記各容
量素子により保持した電荷に応じた電圧信号に基づき、
所定の電流信号を出力する第２の電圧／電流変換回路を
有し、上記利得可変増幅回路は、上記第２の電圧／電流
変換回路により出力された電流信号に応じて利得が制御
される。
量素子により保持した電荷に応じた電圧信号に基づき、
所定の電流信号を出力する第２の電圧／電流変換回路を
有し、上記利得可変増幅回路は、上記第２の電圧／電流
変換回路により出力された電流信号に応じて利得が制御
される。
【００１６】本発明によれば、電圧／電流変換回路によ
り入力信号のレベルに応じた電流信号が発生され、当該
電流信号はスイッチング素子を介して容量素子に対して
チャージを行い、容量素子に所定の電荷が保持されるの
で、保持電荷に応じて所定のレベルを有する信号が出力
される。また、本発明において、好適には、容量素子は
ＭＯＳ構造容量素子により構成され、スイッチング素子
は一方の拡散層が上記電圧／電流変換回路の出力端子に
接続され、他方の拡散層が上記容量素子の一方の電極に
接続され、ゲートに上記第１または第２の制御信号が印
加される接合型電界効果トランジスタにより構成されて
いる。
り入力信号のレベルに応じた電流信号が発生され、当該
電流信号はスイッチング素子を介して容量素子に対して
チャージを行い、容量素子に所定の電荷が保持されるの
で、保持電荷に応じて所定のレベルを有する信号が出力
される。また、本発明において、好適には、容量素子は
ＭＯＳ構造容量素子により構成され、スイッチング素子
は一方の拡散層が上記電圧／電流変換回路の出力端子に
接続され、他方の拡散層が上記容量素子の一方の電極に
接続され、ゲートに上記第１または第２の制御信号が印
加される接合型電界効果トランジスタにより構成されて
いる。
【００１７】複数のスイッチング素子および複数の容量
素子が設けられているホールド回路において、各スイッ
チング素子は制御信号に応じてオン／オフ状態が制御さ
れるので、スイッチング素子により選択された容量素子
においてそれぞれ所定の電荷が保持されるので、保持電
荷に応じた電圧レベルを有する信号が出力される。さら
に、本発明の色信号制御回路において、上述したホール
ド回路の出力信号に応じて、例えば、入力色信号を増幅
する増幅回路の利得を制御する。その結果、入力色信号
のレベルに応じて増幅回路の利得が制御されるので、入
力色信号のレベル変動に影響されることなく、常に一定
の振幅を有する色信号を出力される。
素子が設けられているホールド回路において、各スイッ
チング素子は制御信号に応じてオン／オフ状態が制御さ
れるので、スイッチング素子により選択された容量素子
においてそれぞれ所定の電荷が保持されるので、保持電
荷に応じた電圧レベルを有する信号が出力される。さら
に、本発明の色信号制御回路において、上述したホール
ド回路の出力信号に応じて、例えば、入力色信号を増幅
する増幅回路の利得を制御する。その結果、入力色信号
のレベルに応じて増幅回路の利得が制御されるので、入
力色信号のレベル変動に影響されることなく、常に一定
の振幅を有する色信号を出力される。
【００１８】
【発明の実施の形態】図１は本発明に係るホールド回路
を用いた色信号制御回路（ＡＣＣ回路）の一実施形態を
示すブロック図である。図示のように、本実施形態のＡ
ＣＣ回路は、ＡＣＣ増幅回路（ＡＣＣ ＡＭＰ）１０、
両波整流回路２０、ピークホールド（Ｐｅａｋ Ｈｏｌ
ｄ）回路３０、増幅器４０、チャネルホールド回路（Ｃ
Ｈホールド回路、以下、単にホールド回路という）５０
および増幅器６０により構成されている。なお、増幅器
４０および６０は、入力された電圧信号に応じた電流信
号を出力する、いわゆる電圧／電流変換回路として動作
する。
を用いた色信号制御回路（ＡＣＣ回路）の一実施形態を
示すブロック図である。図示のように、本実施形態のＡ
ＣＣ回路は、ＡＣＣ増幅回路（ＡＣＣ ＡＭＰ）１０、
両波整流回路２０、ピークホールド（Ｐｅａｋ Ｈｏｌ
ｄ）回路３０、増幅器４０、チャネルホールド回路（Ｃ
Ｈホールド回路、以下、単にホールド回路という）５０
および増幅器６０により構成されている。なお、増幅器
４０および６０は、入力された電圧信号に応じた電流信
号を出力する、いわゆる電圧／電流変換回路として動作
する。
【００１９】図示のように、本実施形態のＡＣＣ回路に
おいて、両波整流回路２０は、一対の差動信号をなす色
信号ＳC ，／ＳC を受けて、入力信号を整流し、整流し
た結果、整流信号ＳRCを出力する。
おいて、両波整流回路２０は、一対の差動信号をなす色
信号ＳC ，／ＳC を受けて、入力信号を整流し、整流し
た結果、整流信号ＳRCを出力する。
【００２０】ピークホールド回路３０は、両波整流回路
２０からの整流信号ＳRCのピークレベルを保持し、保持
したピーク信号ＳPHを増幅器４０に出力する。増幅器４
０は、入力されたピーク信号ＳPHに応じた電流信号ＳPI
を発生し、ホールド回路５０に供給する。
２０からの整流信号ＳRCのピークレベルを保持し、保持
したピーク信号ＳPHを増幅器４０に出力する。増幅器４
０は、入力されたピーク信号ＳPHに応じた電流信号ＳPI
を発生し、ホールド回路５０に供給する。
【００２１】ホールド回路５０は、増幅器４０から入力
された電流信号ＳPIおよびチャネル選択信号ＳCSに応じ
て、所定の信号レベルを保持し、保持したチャネルホー
ルド信号ＳCHを出力する。増幅器６０は、ホールド回路
５０からのチャネルホールド信号ＳCHに応じた電流信号
を発生し、当該電流信号をＡＣＣ増幅回路１０のゲート
を制御する制御信号ＳACC として、ＡＣＣ増幅回路１０
に供給する。
された電流信号ＳPIおよびチャネル選択信号ＳCSに応じ
て、所定の信号レベルを保持し、保持したチャネルホー
ルド信号ＳCHを出力する。増幅器６０は、ホールド回路
５０からのチャネルホールド信号ＳCHに応じた電流信号
を発生し、当該電流信号をＡＣＣ増幅回路１０のゲート
を制御する制御信号ＳACC として、ＡＣＣ増幅回路１０
に供給する。
【００２２】ＡＣＣ増幅回路１０は、ＡＣＣ制御信号Ｓ
ACC により設定された利得（ゲイン）を用いて、入力さ
れた色信号ＳC ，／ＳC を増幅する。この結果、入力し
た色信号のレベルの変化に影響されることなく、常に一
定のレベルを有する色信号ＳCOを出力する。
ACC により設定された利得（ゲイン）を用いて、入力さ
れた色信号ＳC ，／ＳC を増幅する。この結果、入力し
た色信号のレベルの変化に影響されることなく、常に一
定のレベルを有する色信号ＳCOを出力する。
【００２３】上述したように、本実施形態のＡＣＣ回路
において、入力した色信号ＳC ，／ＳC を整流して得た
整流信号ＳRCのピークレベルがピークホールド回路３０
により保持され、ピーク信号ＳPHが出力される。増幅器
４０によりピーク信号ＳPHに応じた電流信号ＳPIが発生
され、ホールド回路５０に入力される。ホールド回路５
０により、電流信号ＳPIおよびチャネル選択信号ＳCSに
応じて、所定のレベルに保持されたチャネルホールド信
号ＳCHが発生される。増幅器６０によりチャネルホール
ド信号ＳCHに応じた電流信号が発生される。当該電流信
号をＡＣＣ増幅回路１０のゲイン制御信号ＳACC とし
て、ＡＣＣ増幅回路１０に入力される。このため、ＡＣ
Ｃ増幅回路１０は、入力された色信号ＳC ，／ＳC に応
じてゲインが制御されるので、入力色信号のレベル変動
に影響されることなく、常に一定のレベルを有する色信
号ＳCOが出力される。
において、入力した色信号ＳC ，／ＳC を整流して得た
整流信号ＳRCのピークレベルがピークホールド回路３０
により保持され、ピーク信号ＳPHが出力される。増幅器
４０によりピーク信号ＳPHに応じた電流信号ＳPIが発生
され、ホールド回路５０に入力される。ホールド回路５
０により、電流信号ＳPIおよびチャネル選択信号ＳCSに
応じて、所定のレベルに保持されたチャネルホールド信
号ＳCHが発生される。増幅器６０によりチャネルホール
ド信号ＳCHに応じた電流信号が発生される。当該電流信
号をＡＣＣ増幅回路１０のゲイン制御信号ＳACC とし
て、ＡＣＣ増幅回路１０に入力される。このため、ＡＣ
Ｃ増幅回路１０は、入力された色信号ＳC ，／ＳC に応
じてゲインが制御されるので、入力色信号のレベル変動
に影響されることなく、常に一定のレベルを有する色信
号ＳCOが出力される。
【００２４】図２は、ホールド回路５０の構成を示す回
路図である。以下、図２を参照しながら、本実施形態の
ＡＣＣ回路の一構成部分であるホールド回路５０の詳細
の構成および動作について説明する。図２に示すよう
に、本例のホールド回路５０は、信号レベルをホールド
する容量素子ＣM1，ＣM2，ＣM3，ＣM4、容量素子を切り
換えるトランジスタＪ１，Ｊ２，Ｊ３，Ｊ４、ホールド
用容量素子の一方の端子を所定の電位に保持する電圧源
ＶＳ２およびバッファＢＵＦ１により構成されている。
路図である。以下、図２を参照しながら、本実施形態の
ＡＣＣ回路の一構成部分であるホールド回路５０の詳細
の構成および動作について説明する。図２に示すよう
に、本例のホールド回路５０は、信号レベルをホールド
する容量素子ＣM1，ＣM2，ＣM3，ＣM4、容量素子を切り
換えるトランジスタＪ１，Ｊ２，Ｊ３，Ｊ４、ホールド
用容量素子の一方の端子を所定の電位に保持する電圧源
ＶＳ２およびバッファＢＵＦ１により構成されている。
【００２５】本実施形態のホールド回路５０において、
トランジスタＪ１，Ｊ２，Ｊ３およびＪ４は、接合型Ｆ
ＥＴ（ＪＦＥＴ）トランジスタにより構成されている。
信号レベルをホールドする容量素子ＣM1，ＣM2，ＣM3お
よびＣM4は、例えば、通常のＭＯＳ構造により構成され
ている。なお、図４に示す従来のホールド回路１００を
構成する３端子容量素子に対して、本実施形態のホール
ド回路５０を構成する容量素子を２端子容量素子とい
う。
トランジスタＪ１，Ｊ２，Ｊ３およびＪ４は、接合型Ｆ
ＥＴ（ＪＦＥＴ）トランジスタにより構成されている。
信号レベルをホールドする容量素子ＣM1，ＣM2，ＣM3お
よびＣM4は、例えば、通常のＭＯＳ構造により構成され
ている。なお、図４に示す従来のホールド回路１００を
構成する３端子容量素子に対して、本実施形態のホール
ド回路５０を構成する容量素子を２端子容量素子とい
う。
【００２６】図２に示すように、ホールド回路５０にお
いて、チャネルの数に応じて複数の容量素子ＣM1，
ＣM2，ＣM3，ＣM4およびこれらの容量素子を切り換える
トランジスタＪ１，Ｊ２，Ｊ３，Ｊ４が設けられてい
る。トランジスタＪ１，Ｊ２，Ｊ３およびＪ４は、スイ
ッチング素子を構成し、チャネル選択信号ＣＨ１，ＣＨ
２，ＣＨ３およびＣＨ４により選択されたスイッチング
素子のみがオン状態になるので、それに応じた容量素子
が選択され、信号レベルの保持に寄与する。なお、チャ
ネル選択信号ＣＨ１，ＣＨ２，ＣＨ３およびＣＨ４は、
図１に示すチャネル選択信号ＳCSを構成している。
いて、チャネルの数に応じて複数の容量素子ＣM1，
ＣM2，ＣM3，ＣM4およびこれらの容量素子を切り換える
トランジスタＪ１，Ｊ２，Ｊ３，Ｊ４が設けられてい
る。トランジスタＪ１，Ｊ２，Ｊ３およびＪ４は、スイ
ッチング素子を構成し、チャネル選択信号ＣＨ１，ＣＨ
２，ＣＨ３およびＣＨ４により選択されたスイッチング
素子のみがオン状態になるので、それに応じた容量素子
が選択され、信号レベルの保持に寄与する。なお、チャ
ネル選択信号ＣＨ１，ＣＨ２，ＣＨ３およびＣＨ４は、
図１に示すチャネル選択信号ＳCSを構成している。
【００２７】なお、図２においては、４チャネルのみを
示しているが、実際のホールド回路では、選択可能なチ
ャネルの数に応じて容量素子および切り換え用のスイッ
チング素子の数が設定される。
示しているが、実際のホールド回路では、選択可能なチ
ャネルの数に応じて容量素子および切り換え用のスイッ
チング素子の数が設定される。
【００２８】スイッチング素子を構成するトランジスタ
Ｊ１，Ｊ２，Ｊ３，Ｊ４は、増幅器４０の出力端子と容
量素子ＣM1，ＣM2，ＣM3，ＣM4の一方の電極との間に接
続されている。容量素子のＣM1，ＣM2，ＣM3，ＣM4の他
方の電極は、電圧源ＶＳ２に接続され、電圧源ＶＳ２に
より設定された電位に保持される。具体的に、トランジ
スタＪ１，Ｊ２，Ｊ３，Ｊ４の一方の拡散層、例えば、
ソース拡散層は増幅器４０の出力端子に接続され、他方
の拡散層は容量素子に接続されている。このため、制御
信号によりトランジスタＪ１，Ｊ２，Ｊ３およびＪ４の
オン／オフ状態を制御することにより、信号保持に寄与
する容量素子を選択することができる。
Ｊ１，Ｊ２，Ｊ３，Ｊ４は、増幅器４０の出力端子と容
量素子ＣM1，ＣM2，ＣM3，ＣM4の一方の電極との間に接
続されている。容量素子のＣM1，ＣM2，ＣM3，ＣM4の他
方の電極は、電圧源ＶＳ２に接続され、電圧源ＶＳ２に
より設定された電位に保持される。具体的に、トランジ
スタＪ１，Ｊ２，Ｊ３，Ｊ４の一方の拡散層、例えば、
ソース拡散層は増幅器４０の出力端子に接続され、他方
の拡散層は容量素子に接続されている。このため、制御
信号によりトランジスタＪ１，Ｊ２，Ｊ３およびＪ４の
オン／オフ状態を制御することにより、信号保持に寄与
する容量素子を選択することができる。
【００２９】図２において、例えば、チャネル選択信号
ＣＨ１がハイレベルに保持されているとき、トランジス
タＪ１がオン状態に設定されるので、容量素子ＣM1が信
号ホールドに用いられる。このとき、増幅器４０の出力
端子から出力された電流信号ＳPIがトランジスタＪ１を
通して、容量素子ＣM1に入力されるので、容量素子ＣM1
がチャージされ、その結果、増幅器４０の出力端子が出
力信号ＳPIに応じたレベルに保持される。
ＣＨ１がハイレベルに保持されているとき、トランジス
タＪ１がオン状態に設定されるので、容量素子ＣM1が信
号ホールドに用いられる。このとき、増幅器４０の出力
端子から出力された電流信号ＳPIがトランジスタＪ１を
通して、容量素子ＣM1に入力されるので、容量素子ＣM1
がチャージされ、その結果、増幅器４０の出力端子が出
力信号ＳPIに応じたレベルに保持される。
【００３０】本実施形態のホールド回路５０において
は、容量素子の切り換え用スイッチング素子は、チャー
ジ電流の供給端子と各容量素子との間に接続されてい
る。この構成により、スイッチング素子がオフ状態にあ
るとき、それに応じた容量素子の寄生容量には電荷の移
動がなく、そのまま保持される。スイッチング素子がオ
ン状態にあるとき、それに応じて選択された容量素子お
よびその寄生容量に電荷が蓄積される。これによって、
チャネルホールドの動作においては、寄生容量を無視す
ることができる。
は、容量素子の切り換え用スイッチング素子は、チャー
ジ電流の供給端子と各容量素子との間に接続されてい
る。この構成により、スイッチング素子がオフ状態にあ
るとき、それに応じた容量素子の寄生容量には電荷の移
動がなく、そのまま保持される。スイッチング素子がオ
ン状態にあるとき、それに応じて選択された容量素子お
よびその寄生容量に電荷が蓄積される。これによって、
チャネルホールドの動作においては、寄生容量を無視す
ることができる。
【００３１】図３は、本実施形態のホールド回路５０の
動作を示す波形図である。以下、図２および図３を参照
しつつ、本実施形態の動作について説明する。図３はホ
ールド回路動作時のＳＷＰ信号および各チャネル選択信
号ＣＨ１，ＣＨ２，ＣＨ３およびＣＨ４の波形を示して
いる。ＳＷＰ信号は、例えば、ビデオ再生装置におい
て、画像の１フィールド毎に発生されるトリガー信号で
ある。ＰＡＬ方式のビデオ信号を再生する場合に、フィ
ールド周波数は５０Ｈｚである。このため、図３におけ
る各フィールドの時間Ｔｆは、２０ｍｓである。なお、
再生するビデオ信号の方式に応じて、フィールド周波数
が異なるので、そのに応じてフィールドの時間Ｔｆも異
なる。
動作を示す波形図である。以下、図２および図３を参照
しつつ、本実施形態の動作について説明する。図３はホ
ールド回路動作時のＳＷＰ信号および各チャネル選択信
号ＣＨ１，ＣＨ２，ＣＨ３およびＣＨ４の波形を示して
いる。ＳＷＰ信号は、例えば、ビデオ再生装置におい
て、画像の１フィールド毎に発生されるトリガー信号で
ある。ＰＡＬ方式のビデオ信号を再生する場合に、フィ
ールド周波数は５０Ｈｚである。このため、図３におけ
る各フィールドの時間Ｔｆは、２０ｍｓである。なお、
再生するビデオ信号の方式に応じて、フィールド周波数
が異なるので、そのに応じてフィールドの時間Ｔｆも異
なる。
【００３２】図３は、４ヘッドシステムにおける信号波
形の一例を示している。図示のように、画像の４フィー
ルド毎に一つのチャネルがオンするようにチャネル選択
信号ＣＨ１，ＣＨ２，ＣＨ３およびＣＨ４が発生され
る。チャネル選択信号ＣＨ１，ＣＨ２，ＣＨ３およびＣ
Ｈ４はフィールドの切り換えに応じて順次にハイレベル
に保持されている。チャネル選択信号がハイレベルのと
き、所定のトランジスタがオン状態となり、それに応じ
た容量素子が選択される。増幅器４０により出力された
電流信号ＳPIに応じて、選択された容量素子がチャージ
される。容量素子のチャージ動作によって、当該容量素
子に所定の電荷が保持される。チャージ動作が終了した
あと、スイッチング素子がオフ状態に設定されるので、
容量素子の電荷が次回のチャージを行うまでホールドさ
れる。
形の一例を示している。図示のように、画像の４フィー
ルド毎に一つのチャネルがオンするようにチャネル選択
信号ＣＨ１，ＣＨ２，ＣＨ３およびＣＨ４が発生され
る。チャネル選択信号ＣＨ１，ＣＨ２，ＣＨ３およびＣ
Ｈ４はフィールドの切り換えに応じて順次にハイレベル
に保持されている。チャネル選択信号がハイレベルのと
き、所定のトランジスタがオン状態となり、それに応じ
た容量素子が選択される。増幅器４０により出力された
電流信号ＳPIに応じて、選択された容量素子がチャージ
される。容量素子のチャージ動作によって、当該容量素
子に所定の電荷が保持される。チャージ動作が終了した
あと、スイッチング素子がオフ状態に設定されるので、
容量素子の電荷が次回のチャージを行うまでホールドさ
れる。
【００３３】チャネル選択信号ＣＨ１，ＣＨ２，ＣＨ３
およびＣＨ４は順次に選択されるので、各容量素子
ＣM1，ＣM2，ＣM3，ＣM4には、それぞれ所定の電荷が保
持される。そして、容量素子の保持電荷に応じた信号が
バッファＢＵＦ１を介して、チャネルホールド信号ＳCH
として出力される。
およびＣＨ４は順次に選択されるので、各容量素子
ＣM1，ＣM2，ＣM3，ＣM4には、それぞれ所定の電荷が保
持される。そして、容量素子の保持電荷に応じた信号が
バッファＢＵＦ１を介して、チャネルホールド信号ＳCH
として出力される。
【００３４】図１に示すＡＣＣ回路において、チャネル
ホールド信号ＳCHは、増幅器６０に入力され、それに応
じた電流信号が発生され、当該電流信号は、ＡＣＣ増幅
回路１０の制御信号ＳACC としてＡＣＣ増幅回路１０に
供給される。
ホールド信号ＳCHは、増幅器６０に入力され、それに応
じた電流信号が発生され、当該電流信号は、ＡＣＣ増幅
回路１０の制御信号ＳACC としてＡＣＣ増幅回路１０に
供給される。
【００３５】以上説明したように、本実施形態のホール
ド回路によれば、接合型ＦＥＴにより容量素子を選択す
る複数のスイッチング素子を構成し、これらのスイッチ
ング素子により選択可能な容量素子を複数設け、制御信
号に応じて所定のスイッチング素子をオンさせ、それに
応じた容量素子を選択し、入力信号に応じた電荷を保持
させることにより所定のレベルを持つホールド信号を出
力する。本発明の色信号制御回路は、入力色信号のレベ
ルに応じたホールド信号に応じて、色信号を増幅する増
幅回路の利得を制御するので、入力色信号の振幅の変動
に影響されることなく、常に一定のレベルを有する色信
号を出力することが可能である。
ド回路によれば、接合型ＦＥＴにより容量素子を選択す
る複数のスイッチング素子を構成し、これらのスイッチ
ング素子により選択可能な容量素子を複数設け、制御信
号に応じて所定のスイッチング素子をオンさせ、それに
応じた容量素子を選択し、入力信号に応じた電荷を保持
させることにより所定のレベルを持つホールド信号を出
力する。本発明の色信号制御回路は、入力色信号のレベ
ルに応じたホールド信号に応じて、色信号を増幅する増
幅回路の利得を制御するので、入力色信号の振幅の変動
に影響されることなく、常に一定のレベルを有する色信
号を出力することが可能である。
【００３６】なお、以上の説明においては、本発明のホ
ールド回路を用いた色信号制御回路（ＡＣＣ回路）を一
実施形態としてその構成および動作について説明した
が、本発明は上記説明に限定されるものではなく、他の
電荷ホールド用の容量を切り換えるような回路、例え
ば、サンプルホールド回路に、本発明のホールド回路を
適用できることはいうまでもない。また、本発明のホー
ルド回路において容量素子を切り換えるスイッチング素
子を接合型ＦＥＴにより構成するので、トランジスタが
オフ時のリーク電流が小さく、例えば、数ｐＡ（ピコア
ンペア）程度であるため、微小電流のスイッチとして、
接合型ＦＥＴを他の回路に応用することが可能である。
ールド回路を用いた色信号制御回路（ＡＣＣ回路）を一
実施形態としてその構成および動作について説明した
が、本発明は上記説明に限定されるものではなく、他の
電荷ホールド用の容量を切り換えるような回路、例え
ば、サンプルホールド回路に、本発明のホールド回路を
適用できることはいうまでもない。また、本発明のホー
ルド回路において容量素子を切り換えるスイッチング素
子を接合型ＦＥＴにより構成するので、トランジスタが
オフ時のリーク電流が小さく、例えば、数ｐＡ（ピコア
ンペア）程度であるため、微小電流のスイッチとして、
接合型ＦＥＴを他の回路に応用することが可能である。
【００３７】
【発明の効果】以上説明したように、本発明のホールド
回路およびそれを用いた色信号制御回路によれば、接合
型ＦＥＴを容量素子を切り換えるスイッチとして用いら
れるので、スイッチオフ時のリーク電流を低減でき、容
量素子の切り換えに伴うチャネル間のゲインの段差、即
ちゲインの変動を小さく抑制でき、良好なホールド特性
を実現できる。
回路およびそれを用いた色信号制御回路によれば、接合
型ＦＥＴを容量素子を切り換えるスイッチとして用いら
れるので、スイッチオフ時のリーク電流を低減でき、容
量素子の切り換えに伴うチャネル間のゲインの段差、即
ちゲインの変動を小さく抑制でき、良好なホールド特性
を実現できる。
【００３８】また、本発明のホールド回路においては、
信号レベルをホールドする容量素子として、３端子容量
素子を使わずに、ＭＯＳ構造で２端子容量素子を構成す
るので、プロセス工程の削減を実現でき、コストの低減
が図れる。さらに、本発明のホールド回路において、ス
イッチング素子を構成する接合型ＦＥＴの接続関係によ
り、ＭＯＳ構造で構成された２端子容量素子の寄生容量
による影響を抑制でき、安定した信号保持特性を実現で
きる利点がある。
信号レベルをホールドする容量素子として、３端子容量
素子を使わずに、ＭＯＳ構造で２端子容量素子を構成す
るので、プロセス工程の削減を実現でき、コストの低減
が図れる。さらに、本発明のホールド回路において、ス
イッチング素子を構成する接合型ＦＥＴの接続関係によ
り、ＭＯＳ構造で構成された２端子容量素子の寄生容量
による影響を抑制でき、安定した信号保持特性を実現で
きる利点がある。
【図１】本発明に係るホールド回路を用いた色信号制御
回路の一実施形態を示す回路図である。
回路の一実施形態を示す回路図である。
【図２】本実施形態のホールド回路の一構成例を示す回
路図である。
路図である。
【図３】本実施形態のホールド回路の動作を説明する波
形図である。
形図である。
【図４】従来のホールド回路の一例を示す回路図であ
る。
る。
【図５】従来のホールド回路の動作を示す波形図であ
る。
る。
１０…ＡＣＣ増幅回路、２０…両波整流回路、３０…ピ
ークホールド回路、４０…増幅回路、５０，１００…ホ
ールド回路、６０…増幅回路、ＶＳ１，ＶＳ２，ＶＳ３
…電圧源、ＩＳ１…電流源、ＳＷ１…スイッチ、ＣM1，
ＣM2，ＣM3，ＣM4…容量素子、Ｃ１，Ｃ２，Ｃ３，Ｃ４
…３端子容量素子、Ｃ０，Ｃ01，Ｃ02，Ｃ03，Ｃ04…寄
生容量、Ｊ１，Ｊ２，Ｊ３，Ｊ４…スイッチング素子を
構成するトランジスタ、ＧＮＤ…接地電位。
ークホールド回路、４０…増幅回路、５０，１００…ホ
ールド回路、６０…増幅回路、ＶＳ１，ＶＳ２，ＶＳ３
…電圧源、ＩＳ１…電流源、ＳＷ１…スイッチ、ＣM1，
ＣM2，ＣM3，ＣM4…容量素子、Ｃ１，Ｃ２，Ｃ３，Ｃ４
…３端子容量素子、Ｃ０，Ｃ01，Ｃ02，Ｃ03，Ｃ04…寄
生容量、Ｊ１，Ｊ２，Ｊ３，Ｊ４…スイッチング素子を
構成するトランジスタ、ＧＮＤ…接地電位。
Claims (9)
- 【請求項１】入力信号に応じて所定のレベルを有するホ
ールド信号を出力するホールド回路であって、 上記入力信号のレベルに応じた電流信号を出力する電圧
／電流変換回路と、 上記電圧／電流変換回路によって出力された上記電流信
号に応じた電荷を保持し、当該保持した電荷に応じて上
記ホールド信号を出力する容量素子と、 一方の拡散層が上記電圧／電流変換回路の出力端子に接
続され、他方の拡散層が上記容量素子の一方の電極に接
続され、ゲートに印加される制御信号に応じてオン／オ
フする接合型電界効果トランジスタとを有するホールド
回路。 - 【請求項２】上記容量素子は一方の電極が上記接合型電
界効果トランジスタの一方の拡散層に接続され、他方の
電極が所定の電位に保持されている請求項１記載のホー
ルド回路。 - 【請求項３】入力信号に応じて所定のレベルを有するホ
ールド信号を出力するホールド回路であって、 上記入力信号のレベルに応じた電流信号を出力する電圧
／電流変換回路と、 上記電圧／電流変換回路から出力された上記電流信号に
応じた電荷を保持する少なくとも第１および第２の二つ
の容量素子と、 上記電圧／電流変換回路の出力端子と上記第１の容量素
子との間に接続され、第１の制御信号に応じてオン／オ
フする第１のスイッチング素子と、 上記電圧／電流変換回路の出力端子と上記第２の容量素
子との間に接続され、第２の制御信号に応じてオン／オ
フする第２のスイッチング素子とを有するホールド回
路。 - 【請求項４】上記各容量素子は、一方の電極が上記各ス
イッチング素子に接続され、他方の電極が所定の電位に
保持されている請求項３記載のホールド回路。 - 【請求項５】上記各スイッチング素子は、一方の拡散層
が上記電圧／電流変換回路の出力端子に接続され、他方
の拡散層が上記容量素子の一方の電極に接続され、ゲー
トに上記第１または第２の制御信号が印加される接合型
電界効果トランジスタにより構成されている請求項３記
載のホールド回路。 - 【請求項６】入力色信号に応じて、レベルが一定に保持
される色信号を出力する色信号制御回路であって、 上記入力色信号を整流する整流回路と、 上記整流回路の出力信号のピークレベルを保持するピー
クホールド回路と、 上記ピークホールド回路により保持された上記ピークレ
ベルに応じた電流信号を発生する電圧／電流変換回路
と、 上記電圧／電流変換回路から出力された電流信号に応じ
た電荷を保持する少なくとも第１および第２の二つの容
量素子と、 上記電圧／電流変換回路の出力端子と上記各容量素子と
の間に接続され、少なくとも第１および第２の二つの制
御信号に応じてオン／オフする少なくとも第１および第
２の二つのスイッチング素子と、 上記各容量素子により保持された電荷に応じて利得が制
御され、上記入力色信号に応じて、一定のレベルを有す
る色信号を出力する利得可変増幅回路とを有する色信号
制御回路。 - 【請求項７】上記各容量素子により保持された電荷に応
じた電圧信号に基づき、所定の電流信号を出力する第２
の電圧／電流変換回路を有し、 上記利得可変増幅回路は、上記第２の電圧／電流変換回
路により出力された電流信号に応じて利得が制御される
請求項６記載の色信号制御回路。 - 【請求項８】上記各容量素子は、一方の電極が上記スイ
ッチング素子に接続され、他方の電極が所定の電位に保
持されている請求項６記載の色信号制御回路。 - 【請求項９】上記各スイッチング素子は、一方の拡散層
が上記電圧／電流変換回路の出力端子に接続され、他方
の拡散層が上記容量素子の一方の電極に接続され、ゲー
トに上記制御信号が印加される接合型電界効果トランジ
スタにより構成されている請求項６記載の色信号制御回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10037549A JPH11234070A (ja) | 1998-02-19 | 1998-02-19 | ホールド回路およびそれを用いた色信号制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10037549A JPH11234070A (ja) | 1998-02-19 | 1998-02-19 | ホールド回路およびそれを用いた色信号制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11234070A true JPH11234070A (ja) | 1999-08-27 |
Family
ID=12500614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10037549A Pending JPH11234070A (ja) | 1998-02-19 | 1998-02-19 | ホールド回路およびそれを用いた色信号制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11234070A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002043893A (ja) * | 2000-07-31 | 2002-02-08 | Asahi Kasei Microsystems Kk | Ｇｍ−Ｃフィルタにおける容量回路 |
| JP2006074230A (ja) * | 2004-08-31 | 2006-03-16 | Sanyo Electric Co Ltd | サンプリング回路 |
-
1998
- 1998-02-19 JP JP10037549A patent/JPH11234070A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002043893A (ja) * | 2000-07-31 | 2002-02-08 | Asahi Kasei Microsystems Kk | Ｇｍ−Ｃフィルタにおける容量回路 |
| JP2006074230A (ja) * | 2004-08-31 | 2006-03-16 | Sanyo Electric Co Ltd | サンプリング回路 |
| JP4530767B2 (ja) * | 2004-08-31 | 2010-08-25 | 三洋電機株式会社 | サンプリング回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5691657A (en) | Sample-and-hold circuit including a robust leakage current compensating circuit | |
| JPH11234070A (ja) | ホールド回路およびそれを用いた色信号制御回路 | |
| JP2846034B2 (ja) | 高周波増幅回路 | |
| JPH0918745A (ja) | 映像信号クランプ回路 | |
| JPH06101654B2 (ja) | 録音・再生装置 | |
| JPH0223089B2 (ja) | ||
| US4069461A (en) | Amplifier circuit having two negative feedback circuits | |
| JPH05268620A (ja) | 自動白バランス調整回路 | |
| JPH05110994A (ja) | 自動利得制御回路 | |
| JPH0638492Y2 (ja) | アナログスイッチ回路 | |
| JPS6117651Y2 (ja) | ||
| JP2954795B2 (ja) | 信号処理回路 | |
| JPH0336100Y2 (ja) | ||
| JP3051553B2 (ja) | 磁気記録再生装置 | |
| JPH05274787A (ja) | 自動利得制御回路 | |
| JPH07142943A (ja) | イコライザアンプ及びスイッチ回路 | |
| KR930004527Y1 (ko) | 영상녹재장치의 신호처리 제어회로 | |
| US5670850A (en) | Video circuit and video signal processing and control techniques for controlling the "tilt" of a video display that may be implemented with LinBiCMOS technology | |
| JPH0139014Y2 (ja) | ||
| JPH11112259A (ja) | レベル抑制回路 | |
| JPH031717A (ja) | クランプ回路 | |
| JPH02172316A (ja) | クランプ回路 | |
| JPS6333358B2 (ja) | ||
| JPS6238885B2 (ja) | ||
| JPH0832989A (ja) | レベルシフト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061226 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070605 |