JP3140399B2 - 演算増幅器を有する回路装置 - Google Patents
演算増幅器を有する回路装置Info
- Publication number
- JP3140399B2 JP3140399B2 JP09200419A JP20041997A JP3140399B2 JP 3140399 B2 JP3140399 B2 JP 3140399B2 JP 09200419 A JP09200419 A JP 09200419A JP 20041997 A JP20041997 A JP 20041997A JP 3140399 B2 JP3140399 B2 JP 3140399B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- output
- input
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
Landscapes
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、１つの入力側と、
１つの出力側と、第１の演算増幅器と、電流コピー回路
とを有する回路装置であって、前記電流コピー回路は、
電流入力側と電流出力側とを有し、当該回路装置は、固
定または調整可能な非反転利得を備えた増幅器の特性を
有する形式の回路装置に関する。
１つの出力側と、第１の演算増幅器と、電流コピー回路
とを有する回路装置であって、前記電流コピー回路は、
電流入力側と電流出力側とを有し、当該回路装置は、固
定または調整可能な非反転利得を備えた増幅器の特性を
有する形式の回路装置に関する。
【０００２】
【従来の技術】すでに公知のように、演算増幅器は差動
増幅器の原理に基づいた増幅器であり、集積形態、とり
わけモノリシック集積半導体回路の形態で実現される。
T.TietzeとCh.Schenk著の刊行物「Electronic Circuit
s, Design and Applicatons」,1991, ISBN 0-387-50475
-4, pp132-137には、非反転増幅器の特性を有する回路
構成、または反転増幅器の特性を有する回路構成を１つ
の演算増幅器により、その２つの入力側と出力側との抵
抗回路によって実現することが記載されている。
増幅器の原理に基づいた増幅器であり、集積形態、とり
わけモノリシック集積半導体回路の形態で実現される。
T.TietzeとCh.Schenk著の刊行物「Electronic Circuit
s, Design and Applicatons」,1991, ISBN 0-387-50475
-4, pp132-137には、非反転増幅器の特性を有する回路
構成、または反転増幅器の特性を有する回路構成を１つ
の演算増幅器により、その２つの入力側と出力側との抵
抗回路によって実現することが記載されている。
【０００３】ここでの反転増幅器の場合は、値ｒ１を有
する第１の抵抗が演算増幅器の出力側をこれの反転入力
側に接続する。さらに値ｒ２を有する第２の抵抗がこの
回路構成の入力側と演算増幅器の反転入力側との間に接
続されている。従って２つの抵抗の共通接続点は演算増
幅器の反転入力側に接続されている。その非反転入力側
は回路ゼロ点に接続されている。
する第１の抵抗が演算増幅器の出力側をこれの反転入力
側に接続する。さらに値ｒ２を有する第２の抵抗がこの
回路構成の入力側と演算増幅器の反転入力側との間に接
続されている。従って２つの抵抗の共通接続点は演算増
幅器の反転入力側に接続されている。その非反転入力側
は回路ゼロ点に接続されている。
【０００４】この反転増幅器の利得ｖは次のとおりであ
る。負の符号は入力信号と出力信号との間での１８０゜
の位相シフトを表す。
る。負の符号は入力信号と出力信号との間での１８０゜
の位相シフトを表す。
【０００５】ｖ＝−ｒ１／ｒ２ （１） 一方非反転増幅器の場合は、値ｒ１’を有する第１の抵
抗が演算増幅器の出力側に接続されている。値ｒ２’を
有する第２の抵抗が回路ゼロ点に接続されており、かつ
前記の第１の抵抗に直列に接続されている。２つの抵抗
の共通接続点は演算増幅器の反転入力側に接続されてお
り、この演算増幅器の入力側は非反転増幅器の入力側と
同じである。この増幅器の利得ｖ’は次のとおりであ
る。
抗が演算増幅器の出力側に接続されている。値ｒ２’を
有する第２の抵抗が回路ゼロ点に接続されており、かつ
前記の第１の抵抗に直列に接続されている。２つの抵抗
の共通接続点は演算増幅器の反転入力側に接続されてお
り、この演算増幅器の入力側は非反転増幅器の入力側と
同じである。この増幅器の利得ｖ’は次のとおりであ
る。
【０００６】ｖ’＝１＋ｒ１’／ｒ２’ （２） 言い替えると、正の符号は入力信号と出力信号との位相
が一致していることを示す。
が一致していることを示す。
【０００７】上に説明した反転増幅器と比較すると、非
反転増幅器はその利得が１と等しいかまたは１以上であ
るという欠点を有する。
反転増幅器はその利得が１と等しいかまたは１以上であ
るという欠点を有する。
【０００８】２つの抵抗が上記のように１つの集積半導
体回路に組み込まれている場合はさらに、１から１．２
５の間の利得値を得ることが困難である。なぜなら、そ
のために不利な抵抗値が必要だからである。
体回路に組み込まれている場合はさらに、１から１．２
５の間の利得値を得ることが困難である。なぜなら、そ
のために不利な抵抗値が必要だからである。
【０００９】さらにこのように利得が小さい場合には、
次のような非反転増幅器の欠点が生じる。すなわち、２
つの入力側のそれぞれの電位が増幅器の入力電圧に等し
いという非反転増幅器の特性に基づく欠点が生じる。そ
のため各入力は入力電圧に追従しなければならないが、
この入力電圧の最大値はかなりの大きさになることがあ
る。さらに、増幅器によってちゃんと処理することので
きる入力電圧範囲はそのコモンモード入力レンジを基準
にする。
次のような非反転増幅器の欠点が生じる。すなわち、２
つの入力側のそれぞれの電位が増幅器の入力電圧に等し
いという非反転増幅器の特性に基づく欠点が生じる。そ
のため各入力は入力電圧に追従しなければならないが、
この入力電圧の最大値はかなりの大きさになることがあ
る。さらに、増幅器によってちゃんと処理することので
きる入力電圧範囲はそのコモンモード入力レンジを基準
にする。
【００１０】利得が小さい場合には、コモンモード入力
レンジの大きな値を実現するのは可能であるにしても非
常に困難である。さらに、今日の集積半導体回路はしば
しばデジタルサブ回路とアナログサブ回路を有し、この
デジタルサブ回路はデジタル信号を処理し、第１の基準
電位に相応するデジタルゼロ点を有し、アナログサブ回
路はアナログ信号を処理し、第２の基準電位に相応する
アナログ回路ゼロ点を有し、非反転増幅器の場合、第２
の抵抗の電流はアナログ回路ゼロ点の電位に流れる。
レンジの大きな値を実現するのは可能であるにしても非
常に困難である。さらに、今日の集積半導体回路はしば
しばデジタルサブ回路とアナログサブ回路を有し、この
デジタルサブ回路はデジタル信号を処理し、第１の基準
電位に相応するデジタルゼロ点を有し、アナログサブ回
路はアナログ信号を処理し、第２の基準電位に相応する
アナログ回路ゼロ点を有し、非反転増幅器の場合、第２
の抵抗の電流はアナログ回路ゼロ点の電位に流れる。
【００１１】アナログ回路が、集積半導体回路のメイン
回路ゼロ点を基準にして十分に低い直列抵抗を有する場
合だけ、電流がこの中に流れ、アナログ回路ゼロ点の所
望の電位に重畳される干渉電圧を引き起こすことがな
い。しかし必要な低直列抵抗は集積半導体回路の（従わ
なければならない）他の条件のためしばしば実現するこ
とができない。
回路ゼロ点を基準にして十分に低い直列抵抗を有する場
合だけ、電流がこの中に流れ、アナログ回路ゼロ点の所
望の電位に重畳される干渉電圧を引き起こすことがな
い。しかし必要な低直列抵抗は集積半導体回路の（従わ
なければならない）他の条件のためしばしば実現するこ
とができない。
【００１２】
【発明が解決しようとする課題】本発明の課題は、これ
ら４つの異なる問題点を解決する回路装置を提供するこ
とである。
ら４つの異なる問題点を解決する回路装置を提供するこ
とである。
【００１３】
【課題を解決するための手段】上記課題は本発明によ
り、１つの入力側と、１つの出力側と、第１の演算増幅
器と、電流コピー回路とを有する回路装置であって、前
記電流コピー回路は、電流入力側と電流出力側とを有
し、当該回路装置は、固定または調整可能な非反転利得
を備えた増幅器の特性を有する形式のものにおいて、第
１の演算増幅器は、反転入力側と非反転入力側を有し、
さらに１つの出力側を有し、該出力側はまた当該回路装
置の信号出力側であり、前記非反転入力側は第１の基準
電位に接続されており、前記出力側は第１の抵抗を介し
て反転入力側に接続されており、当該回路装置の入力側
は第２の抵抗を介して電流コピー回路の電流入力側に接
続されており、電流コピー回路の電流出力側は第１の演
算増幅器の反転入力側と接続されており、電流コピー回
路の出力側部分は第２の基準電位に接続されており、電
流コピー回路の入力側部分は第１の基準電位に接続され
ているように構成して解決される。
り、１つの入力側と、１つの出力側と、第１の演算増幅
器と、電流コピー回路とを有する回路装置であって、前
記電流コピー回路は、電流入力側と電流出力側とを有
し、当該回路装置は、固定または調整可能な非反転利得
を備えた増幅器の特性を有する形式のものにおいて、第
１の演算増幅器は、反転入力側と非反転入力側を有し、
さらに１つの出力側を有し、該出力側はまた当該回路装
置の信号出力側であり、前記非反転入力側は第１の基準
電位に接続されており、前記出力側は第１の抵抗を介し
て反転入力側に接続されており、当該回路装置の入力側
は第２の抵抗を介して電流コピー回路の電流入力側に接
続されており、電流コピー回路の電流出力側は第１の演
算増幅器の反転入力側と接続されており、電流コピー回
路の出力側部分は第２の基準電位に接続されており、電
流コピー回路の入力側部分は第１の基準電位に接続され
ているように構成して解決される。
【００１４】
【発明の実施の形態】本発明の第１の有利な実施例によ
れば、第２の抵抗は第１および第２の部分抵抗からな
り、当該部分抵抗は直列に相互に接続されており、第１
のスイッチが電流コピー回路の電流入力側と第１の部分
抵抗との間に配置されており、第２のスイッチが電流入
力側と部分抵抗の接続点との間に配置されている。
れば、第２の抵抗は第１および第２の部分抵抗からな
り、当該部分抵抗は直列に相互に接続されており、第１
のスイッチが電流コピー回路の電流入力側と第１の部分
抵抗との間に配置されており、第２のスイッチが電流入
力側と部分抵抗の接続点との間に配置されている。
【００１５】本発明の第２の有利な実施例によれば、電
流コピー回路の入力側部分は第２の演算増幅器を有して
おり、該演算増幅器は反転入力側と、非反転入力側と、
出力側を有し、前記出力側は、電流コピー回路の電流入
力側であり、かつ反転入力側と接続されており、非反転
入力側は第１の基準電位に接続されている。
流コピー回路の入力側部分は第２の演算増幅器を有して
おり、該演算増幅器は反転入力側と、非反転入力側と、
出力側を有し、前記出力側は、電流コピー回路の電流入
力側であり、かつ反転入力側と接続されており、非反転
入力側は第１の基準電位に接続されている。
【００１６】本発明の第３の有利な実施例によれば、電
流コピー回路の入力側部分は第２の演算増幅器を有し、
該第２の演算増幅器は、反転入力側と、非反転入力側
と、出力側を有し、該出力側は、電流コピー回路の電流
入力側であり、前記非反転入力側は第１の基準電位に接
続されており、第１の直列回路が第３および第４のスイ
ッチにより形成され、第２の直列回路が第５および第６
のスイッチにより形成され、前記第１および第２の直列
回路は電流コピー回路の入力側と反転入力側との間に接
続されており、第１の部分抵抗は、第３および第４のス
イッチの接続点と、第５および第６のスイッチの接続点
との間に接続されており、第２の部分抵抗は、第５およ
び第６のスイッチの接続点に接続されており、第３と第
４のスイッチが同時に閉成されるか、または第５と第６
のスイッチが同時に閉成され、電流コピー回路の電流出
力側は、第１の演算増幅器の反転入力側と、恒久的に閉
じたスイッチを介して接続されている。
流コピー回路の入力側部分は第２の演算増幅器を有し、
該第２の演算増幅器は、反転入力側と、非反転入力側
と、出力側を有し、該出力側は、電流コピー回路の電流
入力側であり、前記非反転入力側は第１の基準電位に接
続されており、第１の直列回路が第３および第４のスイ
ッチにより形成され、第２の直列回路が第５および第６
のスイッチにより形成され、前記第１および第２の直列
回路は電流コピー回路の入力側と反転入力側との間に接
続されており、第１の部分抵抗は、第３および第４のス
イッチの接続点と、第５および第６のスイッチの接続点
との間に接続されており、第２の部分抵抗は、第５およ
び第６のスイッチの接続点に接続されており、第３と第
４のスイッチが同時に閉成されるか、または第５と第６
のスイッチが同時に閉成され、電流コピー回路の電流出
力側は、第１の演算増幅器の反転入力側と、恒久的に閉
じたスイッチを介して接続されている。
【００１７】本発明の利点は、第１および第２の抵抗の
それぞれの値がＲ１およびＲ２によってそれぞれ表され
る場合、本発明の非反転増幅器の利得ＶがＲ１／Ｒ２に
等しくなることである。
それぞれの値がＲ１およびＲ２によってそれぞれ表され
る場合、本発明の非反転増幅器の利得ＶがＲ１／Ｒ２に
等しくなることである。
【００１８】Ｖ＝＋Ｒ１／Ｒ２ （３） その結果、式（２）から生じる利得が１に等しいかまた
は１より大きくという制限が重要でなくなり、０と１と
の間の利得値を実現することができる。
は１より大きくという制限が重要でなくなり、０と１と
の間の利得値を実現することができる。
【００１９】本発明のさらなる利点は、今や簡単に１か
ら１．２５の間の利得を実現できることである。付加的
に、回路ゼロ点には抵抗が接続されておらず、その結果
これを流れる電流がなく、従ってアナログ回路ゼロ点の
電位はこれによって影響を受けない。
ら１．２５の間の利得を実現できることである。付加的
に、回路ゼロ点には抵抗が接続されておらず、その結果
これを流れる電流がなく、従ってアナログ回路ゼロ点の
電位はこれによって影響を受けない。
【００２０】
【実施例】次に本発明を図示の実施例に付き図面を用い
て詳細に説明する。
て詳細に説明する。
【００２１】本発明が基礎としているところの原理を説
明するために、図１のブロック回路には、セットまたは
調整可能な非反転利得Ｖを有する増幅器の回路装置が示
されている。この回路装置は入力側Ｅおよび出力側Ａを
有し、結果的に、入力側Ｅに加えられた信号は、第１の
基準電位Ｐ１に関して、セット利得Ｖによって増幅され
た後に、出力側Ａに現れる。
明するために、図１のブロック回路には、セットまたは
調整可能な非反転利得Ｖを有する増幅器の回路装置が示
されている。この回路装置は入力側Ｅおよび出力側Ａを
有し、結果的に、入力側Ｅに加えられた信号は、第１の
基準電位Ｐ１に関して、セット利得Ｖによって増幅され
た後に、出力側Ａに現れる。
【００２２】増幅器の重要な部分は、第１の演算増幅器
３と、電流入力側および電流出力側を有する電流コピー
回路８と、抵抗値Ｒ１を有する抵抗１と、抵抗値Ｒ２を
有する抵抗２とである。電流コピー回路８は、共通に使
用される、電流源の記号である円を２つ重ねることによ
って表されている。
３と、電流入力側および電流出力側を有する電流コピー
回路８と、抵抗値Ｒ１を有する抵抗１と、抵抗値Ｒ２を
有する抵抗２とである。電流コピー回路８は、共通に使
用される、電流源の記号である円を２つ重ねることによ
って表されている。
【００２３】演算増幅器３は、演算増幅器のブロック回
路図において一般に使用されているようなプラス記号を
備えている非反転入力側３１と、マイナス記号を備えて
いる反転入力側３２とを有している。演算増幅器３の出
力側３３は同時に、回路装置の出力側Ａである。非反転
入力側３１は、第１の基準電位Ｐ１に接続されている。
路図において一般に使用されているようなプラス記号を
備えている非反転入力側３１と、マイナス記号を備えて
いる反転入力側３２とを有している。演算増幅器３の出
力側３３は同時に、回路装置の出力側Ａである。非反転
入力側３１は、第１の基準電位Ｐ１に接続されている。
【００２４】出力側３３は第１の抵抗１を介して反転入
力側３２に接続されており、反転入力側は電流コピー回
路８の電流出力側に接続されている。この電流コピー回
路８の電流入力側は、第２の抵抗２を介して回路装置の
入力側Ｅに接続されている。
力側３２に接続されており、反転入力側は電流コピー回
路８の電流出力側に接続されている。この電流コピー回
路８の電流入力側は、第２の抵抗２を介して回路装置の
入力側Ｅに接続されている。
【００２５】図１および図２の実施例における第２の演
算増幅器である、電流コピー回路８の入力部は、第１の
基準電位Ｐ１に接続されている。精確に言えば、演算増
幅器８０の場合、この接続は非反転入力側において行わ
れている。演算増幅器８０の反転入力側および出力側は
相互に接続されておりかつカーレントミラー８の電流入
力側である。電流コピー回路８の出力部は、第２の基準
電位Ｐ２に接続されている。
算増幅器である、電流コピー回路８の入力部は、第１の
基準電位Ｐ１に接続されている。精確に言えば、演算増
幅器８０の場合、この接続は非反転入力側において行わ
れている。演算増幅器８０の反転入力側および出力側は
相互に接続されておりかつカーレントミラー８の電流入
力側である。電流コピー回路８の出力部は、第２の基準
電位Ｐ２に接続されている。
【００２６】第２の抵抗２を介して流れかつ電流コピー
回路８の入力回路に入りかつ電流値Ｉを有している電流
は、電流コピー回路の本来の特性に応じて、電流コピー
回路の出力回路に、同じ電流値Ｉを以て現れかつ同様に
この電流コピー回路の出力回路に流れ込む。換言すれ
ば、この電流は「コピーされる」。
回路８の入力回路に入りかつ電流値Ｉを有している電流
は、電流コピー回路の本来の特性に応じて、電流コピー
回路の出力回路に、同じ電流値Ｉを以て現れかつ同様に
この電流コピー回路の出力回路に流れ込む。換言すれ
ば、この電流は「コピーされる」。
【００２７】入力抵抗は演算増幅器の場合理想的には無
限大に等しいが、実際にはメガオームの範囲にあるの
で、電流値Ｉを有するコピーされた電流は専ら、第１の
抵抗１を介して流れる。従って、上式（３）は有効であ
る。
限大に等しいが、実際にはメガオームの範囲にあるの
で、電流値Ｉを有するコピーされた電流は専ら、第１の
抵抗１を介して流れる。従って、上式（３）は有効であ
る。
【００２８】図２の図示の本発明の実施例の場合、図１
の第２の抵抗２は、それぞれ抵抗値Ｒ２１，Ｒ２２を有
する第１および第２の抵抗２１，２２によって置換され
ている。これらの部分抵抗は直列に接続されている。電
流コピー回路８０の電流入力側と第１の部分抵抗２１と
の間に第１のスイッチ５１が設けられておりかつこの電
流入力側と部分抵抗２１，２２間の接続点との間に第２
のスイッチ６１が設けられている。
の第２の抵抗２は、それぞれ抵抗値Ｒ２１，Ｒ２２を有
する第１および第２の抵抗２１，２２によって置換され
ている。これらの部分抵抗は直列に接続されている。電
流コピー回路８０の電流入力側と第１の部分抵抗２１と
の間に第１のスイッチ５１が設けられておりかつこの電
流入力側と部分抵抗２１，２２間の接続点との間に第２
のスイッチ６１が設けられている。
【００２９】従って、それぞれのスイッチ５１，６１を
相応に閉成することによって利得Ｖの２つの異なった値
をセットすることができる： −スイッチ６１が図示のように開放しておりかつスイッ
チ５１が図示のように閉成されているとき、抵抗値Ｒ
２１，Ｒ２２の和Ｒ２１＋Ｒ２２は有効であり、かつ −スイッチ５１が開放しておりかつスイッチ６１が閉成
されているか、または両方のスイッチ５１，６１が閉成
されているとき、抵抗値Ｒ２２のみが有効である。
相応に閉成することによって利得Ｖの２つの異なった値
をセットすることができる： −スイッチ６１が図示のように開放しておりかつスイッ
チ５１が図示のように閉成されているとき、抵抗値Ｒ
２１，Ｒ２２の和Ｒ２１＋Ｒ２２は有効であり、かつ −スイッチ５１が開放しておりかつスイッチ６１が閉成
されているか、または両方のスイッチ５１，６１が閉成
されているとき、抵抗値Ｒ２２のみが有効である。
【００３０】図３には、電流コピー回路のみならず、ス
イッチ５１，６１も集積半導体回路の部分に向いたもの
であるとき、図２の実施例より一層有利である、本発明
の別の実施例が示されている。この場合スイッチ５１，
６１はトランジスタの形の電子スイッチであり、かつオ
ン状態におけるこれらそれぞれの内部抵抗値、所謂ＯＮ
抵抗値は電圧に依存しており、かつ更に、無視できるも
のではない。特に、図２の回路装置の場合、値Ｉを有す
る電流はスイッチ５１，６１を介して流れるので、この
ＯＮ抵抗値は抵抗値Ｒ２１，Ｒ２２に加算される。
イッチ５１，６１も集積半導体回路の部分に向いたもの
であるとき、図２の実施例より一層有利である、本発明
の別の実施例が示されている。この場合スイッチ５１，
６１はトランジスタの形の電子スイッチであり、かつオ
ン状態におけるこれらそれぞれの内部抵抗値、所謂ＯＮ
抵抗値は電圧に依存しており、かつ更に、無視できるも
のではない。特に、図２の回路装置の場合、値Ｉを有す
る電流はスイッチ５１，６１を介して流れるので、この
ＯＮ抵抗値は抵抗値Ｒ２１，Ｒ２２に加算される。
【００３１】図３の回路装置はこの欠点を有していな
い。このために、電流コピー回路８′においてまず第１
に、図２に示されている接続のような、第２の演算増幅
器８０′の反転入力側とその出力側との間の接続が省略
されておりかつ反転入力側それ自体が接続形成されてい
る。
い。このために、電流コピー回路８′においてまず第１
に、図２に示されている接続のような、第２の演算増幅
器８０′の反転入力側とその出力側との間の接続が省略
されておりかつ反転入力側それ自体が接続形成されてい
る。
【００３２】このために、別のスイッチ５２が、スイッ
チ５１と部分抵抗２１との接続点と、演算増幅器８０′
の反転入力側との間に設けられている。同様に、この反
転入力側と、部分抵抗２１，２２の接続点との間に別の
スイッチ６２が接続されている。従って、抵抗５１およ
び５２、および６１および６２はそれぞれ、スイッチの
第１および第２の直列回路を形成している。これら直列
回路のそれぞれにおいて、スイッチは同時に閉成または
開放されなければならない。
チ５１と部分抵抗２１との接続点と、演算増幅器８０′
の反転入力側との間に設けられている。同様に、この反
転入力側と、部分抵抗２１，２２の接続点との間に別の
スイッチ６２が接続されている。従って、抵抗５１およ
び５２、および６１および６２はそれぞれ、スイッチの
第１および第２の直列回路を形成している。これら直列
回路のそれぞれにおいて、スイッチは同時に閉成または
開放されなければならない。
【００３３】この場合も、それぞれのスイッチ５１，５
２および／または６１，６２を相応に閉成することによ
って利得Ｖの２つの異なった値をセットすることが可能
である： −スイッチ６１，６２が図示のように開放しておりかつ
スイッチ５１，５２が図示のように閉成されていると
き、抵抗値Ｒ２１，Ｒ２２の和Ｒ２１＋Ｒ２２は有効で
あり、かつ −スイッチ５１，５２が開放しておりかつスイッチ６
１，６２が閉成されているか、または４つすべてのスイ
ッチが閉成されているとき、抵抗値Ｒ２２のみが有効で
ある。
２および／または６１，６２を相応に閉成することによ
って利得Ｖの２つの異なった値をセットすることが可能
である： −スイッチ６１，６２が図示のように開放しておりかつ
スイッチ５１，５２が図示のように閉成されていると
き、抵抗値Ｒ２１，Ｒ２２の和Ｒ２１＋Ｒ２２は有効で
あり、かつ −スイッチ５１，５２が開放しておりかつスイッチ６
１，６２が閉成されているか、または４つすべてのスイ
ッチが閉成されているとき、抵抗値Ｒ２２のみが有効で
ある。
【００３４】図３の回路装置も、図示の状態において、
スイッチ５１を流れかつ値Ｉを有している電流によって
発生される、スイッチ５１のＯＮ抵抗値に基づいた電圧
降下を有しているが、この電圧降下は、スイッチ５１と
部分抵抗２１との接続点において生じる電圧に不都合に
作用しない。というのは、明らかにこの接続点は、スイ
ッチ５２を介して第１の基準電位Ｐ１に仮想接続されて
いるからである。同じことは、スイッチ６１，６２が閉
成されているときにも相応のことが成り立つ。このこと
は、上述した電圧降下が演算増幅器８０′の出力電圧を
制限しないかまたはそれを飽和状態に駆動しない限り、
当てはまる。
スイッチ５１を流れかつ値Ｉを有している電流によって
発生される、スイッチ５１のＯＮ抵抗値に基づいた電圧
降下を有しているが、この電圧降下は、スイッチ５１と
部分抵抗２１との接続点において生じる電圧に不都合に
作用しない。というのは、明らかにこの接続点は、スイ
ッチ５２を介して第１の基準電位Ｐ１に仮想接続されて
いるからである。同じことは、スイッチ６１，６２が閉
成されているときにも相応のことが成り立つ。このこと
は、上述した電圧降下が演算増幅器８０′の出力電圧を
制限しないかまたはそれを飽和状態に駆動しない限り、
当てはまる。
【００３５】電流コピー回路８′の電流入力側および電
流出力側におけるそれぞれの電圧が同一であることを保
証するために、持続的に閉成されているスイッチ３４を
設けるという手段がとられている。このスイッチは第１
の演算増幅器３の反転入力側３２を電流コピー回路８′
の電流出力側に接続し、かつ勿論、その他のスイッチと
同様に、半導体素子によって実現されている。スイッチ
３４は、必要であれば、図１および図２の回路に挿入す
ることもできる。
流出力側におけるそれぞれの電圧が同一であることを保
証するために、持続的に閉成されているスイッチ３４を
設けるという手段がとられている。このスイッチは第１
の演算増幅器３の反転入力側３２を電流コピー回路８′
の電流出力側に接続し、かつ勿論、その他のスイッチと
同様に、半導体素子によって実現されている。スイッチ
３４は、必要であれば、図１および図２の回路に挿入す
ることもできる。
【００３６】スイッチとして絶縁ゲート電界効果トラン
ジスタの場合、スイッチ３４，６１，６２を実現する電
界効果トランジスタのゲート電極のそれぞれの幅対長さ
比、即ち所謂Ｗ／Ｌ比は同一にされなければならない。
ジスタの場合、スイッチ３４，６１，６２を実現する電
界効果トランジスタのゲート電極のそれぞれの幅対長さ
比、即ち所謂Ｗ／Ｌ比は同一にされなければならない。
【００３７】部分抵抗２１が十分に低い値を有している
ならば、別のスイッチ５２，６２は省略することができ
かつ演算増幅器８０′の反転入力側は、部分抵抗２１と
スイッチ５１との接続点に接続することができる。
ならば、別のスイッチ５２，６２は省略することができ
かつ演算増幅器８０′の反転入力側は、部分抵抗２１と
スイッチ５１との接続点に接続することができる。
【００３８】２つより多くの利得値をセットすることが
できるようにしたならば、図２および図３の実施例に示
されているように部分抵抗２１，２２によって形成され
る直列回路は勿論、該直列回路に付加された別の部分抵
抗を有することができ、その場合これら部分抵抗には相
応に別のスイッチが割り当てられなければならない。
できるようにしたならば、図２および図３の実施例に示
されているように部分抵抗２１，２２によって形成され
る直列回路は勿論、該直列回路に付加された別の部分抵
抗を有することができ、その場合これら部分抵抗には相
応に別のスイッチが割り当てられなければならない。
【００３９】図４には、集積された相補エンハンスメン
トモード絶縁ゲート電界効果トランジスタの技術、即ち
所謂ＣＭＯＳ技術を使用して実現されている電流コピー
回路８のブロック回路図が示されている。
トモード絶縁ゲート電界効果トランジスタの技術、即ち
所謂ＣＭＯＳ技術を使用して実現されている電流コピー
回路８のブロック回路図が示されている。
【００４０】詳細には、図４のブロック回路は、２つの
トランジスタ８３，８４によって形成されている第１の
直列回路８１を示している。これらトランジスタは、作
動電位Ｕと第２の基準電位Ｐ２との間に接続されてお
り、直列に接続された制御される電流路を有しておりか
つ相互に相補的な導電形である。
トランジスタ８３，８４によって形成されている第１の
直列回路８１を示している。これらトランジスタは、作
動電位Ｕと第２の基準電位Ｐ２との間に接続されてお
り、直列に接続された制御される電流路を有しておりか
つ相互に相補的な導電形である。
【００４１】更に、２つのトランジスタ８５，８６によ
って形成されている第２の直列回路８２が存在してい
る。これらトランジスタは、作動電位Ｕと第２の基準電
位Ｐ２との間に接続されており、直列に接続された制御
される電流路を有しておりかつ相互に相補的な導電形で
ある。トランジスタ８３および８５はｐチャネルトラン
ジスタでありかつトランジスタ８４および８６はｎチャ
ネルトランジスタである。２つのトランジスタ８３，８
５の制御端子は相互に接続されており、２つのトランジ
スタ８４，８６の制御端子も同様に相互に接続されてい
る。
って形成されている第２の直列回路８２が存在してい
る。これらトランジスタは、作動電位Ｕと第２の基準電
位Ｐ２との間に接続されており、直列に接続された制御
される電流路を有しておりかつ相互に相補的な導電形で
ある。トランジスタ８３および８５はｐチャネルトラン
ジスタでありかつトランジスタ８４および８６はｎチャ
ネルトランジスタである。２つのトランジスタ８３，８
５の制御端子は相互に接続されており、２つのトランジ
スタ８４，８６の制御端子も同様に相互に接続されてい
る。
【００４２】第１の直列回路８１のトランジスタ８３，
８４の制御される電流路の間の接続点は、別の演算増幅
器８７の非反転入力側に接続されており、その反転入力
側は第１の基準電位Ｐ１に接続されている。
８４の制御される電流路の間の接続点は、別の演算増幅
器８７の非反転入力側に接続されており、その反転入力
側は第１の基準電位Ｐ１に接続されている。
【００４３】演算増幅器８７は差動出力側を有してお
り、その一方の端子は２つのトランジスタ８４，８６の
制御端子間の接続点に接続されておりかつその他方の端
子は２つのトランジスタ８３，８５の制御端子間の接続
点に接続されている。
り、その一方の端子は２つのトランジスタ８４，８６の
制御端子間の接続点に接続されておりかつその他方の端
子は２つのトランジスタ８３，８５の制御端子間の接続
点に接続されている。
【００４４】更に、これら端子のそれぞれは、それぞれ
のコンデンサ８８および８９を介して、第１の直列回路
８１のトランジスタの制御される電流路間の接続点に接
続されている。別の演算増幅器８７の固有の内部回路に
依存して、コンデンサ８８またはコンデンサ８９を設け
るようにすることもできる。
のコンデンサ８８および８９を介して、第１の直列回路
８１のトランジスタの制御される電流路間の接続点に接
続されている。別の演算増幅器８７の固有の内部回路に
依存して、コンデンサ８８またはコンデンサ８９を設け
るようにすることもできる。
【００４５】図４には、値Ｉを有する電流に関して電流
コピー回路８の特性も示されている。この電流は、トラ
ンジスタ８３を流れる「正」の電流ＩＰとトランジスタ
８４を流れる「負」の電流ＩＮとに分割されている。相
応に、同一の、コピーされた電流Ｉ′ＰおよびＩ′Ｎが
それぞれ、第２の直列回路８２のトランジスタ８５，８
６に流れかつ値Ｉを有しているコピーされた電流に加算
される。
コピー回路８の特性も示されている。この電流は、トラ
ンジスタ８３を流れる「正」の電流ＩＰとトランジスタ
８４を流れる「負」の電流ＩＮとに分割されている。相
応に、同一の、コピーされた電流Ｉ′ＰおよびＩ′Ｎが
それぞれ、第２の直列回路８２のトランジスタ８５，８
６に流れかつ値Ｉを有しているコピーされた電流に加算
される。
【００４６】更に、次のことを指摘しておく：通例、専
らデジタル信号を処理する集積された半導体回路は作動
電圧源によって給電される。この作動電圧源のマイナス
極は回路零点として用いられ、従ってデジタル回路零点
とも称される。製造者のデータにおいて、このデジタル
回路零点の電位はしばしば、ＶＳＳと短縮されかつ正の
電位はしばしばＶｄｄまたはＶｃｃと表される。更に、
デジタル回路零点に関して負の電圧を有する作動電圧源
は必要でない。作動電圧の今日普及しておりかつ通例そ
うである値ＶｄｄまたはＶｃｃは＋５Ｖである。
らデジタル信号を処理する集積された半導体回路は作動
電圧源によって給電される。この作動電圧源のマイナス
極は回路零点として用いられ、従ってデジタル回路零点
とも称される。製造者のデータにおいて、このデジタル
回路零点の電位はしばしば、ＶＳＳと短縮されかつ正の
電位はしばしばＶｄｄまたはＶｃｃと表される。更に、
デジタル回路零点に関して負の電圧を有する作動電圧源
は必要でない。作動電圧の今日普及しておりかつ通例そ
うである値ＶｄｄまたはＶｃｃは＋５Ｖである。
【００４７】アナログ信号は、アナログ回路零点と見な
すことができる基準電位に関して正および負の値をとる
可能性があるので、アナログ信号を処理する集積された
半導体回路は、このアナログ回路零点に関して正および
負の値の両方を有している作動電圧源、換言すればバイ
ポーラ作動電圧源を必要とする。その場合基準電位が０
Ｖに選択されているとすれば、それは文字通り、アナロ
グ回路「零点」である。しかしその場合、ＶＳＳは例え
ば値−２．５Ｖを有していなければならず、かつＶｄｄ
またはＶｃｃは値＋２．５Ｖを有していなければならな
い。
すことができる基準電位に関して正および負の値をとる
可能性があるので、アナログ信号を処理する集積された
半導体回路は、このアナログ回路零点に関して正および
負の値の両方を有している作動電圧源、換言すればバイ
ポーラ作動電圧源を必要とする。その場合基準電位が０
Ｖに選択されているとすれば、それは文字通り、アナロ
グ回路「零点」である。しかしその場合、ＶＳＳは例え
ば値−２．５Ｖを有していなければならず、かつＶｄｄ
またはＶｃｃは値＋２．５Ｖを有していなければならな
い。
【００４８】以下にハイブリッド回路と称する、アナロ
グおよびデジタル信号の両方を処理する集積された半導
体回路に対して、このことは、例えば、デジタル回路零
点が−２．５Ｖの電位ＶＳＳを有し、一方アナログ回路
零点が０Ｖを有していることを意味している。しかし、
このためには、上述したバイポーラ作動電圧源が必要で
ある。このことを回避するために、アナログ回路零点が
＋２．５Ｖに設定されかつデジタル回路「零点」が０Ｖ
に設定されることが、混合回路では頻繁に行われてい
る。
グおよびデジタル信号の両方を処理する集積された半導
体回路に対して、このことは、例えば、デジタル回路零
点が−２．５Ｖの電位ＶＳＳを有し、一方アナログ回路
零点が０Ｖを有していることを意味している。しかし、
このためには、上述したバイポーラ作動電圧源が必要で
ある。このことを回避するために、アナログ回路零点が
＋２．５Ｖに設定されかつデジタル回路「零点」が０Ｖ
に設定されることが、混合回路では頻繁に行われてい
る。
【００４９】この選択および挙げられた電圧値は必須と
いうことではないので、これまでの説明は、第１および
第２の基準電位Ｐ１，Ｐ２について述べることで一般化
される。上述の電圧値およびその極性に対して、第１お
よび第２の基準電位Ｐ１，Ｐ２はそれぞれ、いずれの場
合も、上述したアナログ回路零点およびデジタル回路零
点に対応するものである。
いうことではないので、これまでの説明は、第１および
第２の基準電位Ｐ１，Ｐ２について述べることで一般化
される。上述の電圧値およびその極性に対して、第１お
よび第２の基準電位Ｐ１，Ｐ２はそれぞれ、いずれの場
合も、上述したアナログ回路零点およびデジタル回路零
点に対応するものである。
【図１】本発明が基礎としているところの原理を説明す
るためのブロック回路図である。
るためのブロック回路図である。
【図２】本発明の１つの有利な実施例のブロック回路図
である。
である。
【図３】本発明の別つの有利な実施例のブロック回路図
である。
である。
【図４】ＣＭＯＳ技術を使用して実現された電流コピー
回路のブロック回路図である。
回路のブロック回路図である。
１，２，２１，２２ 抵抗、 ３，８０ 演算増幅器、
８，８′ コピー回路、 ３４，５１，５２，６１，
６２ 電子スイッチ、 Ｐ１，Ｐ２ 基準電位、 ８１
〜８４ トランジスタ、 ８７ 差動増幅器
８，８′ コピー回路、 ３４，５１，５２，６１，
６２ 電子スイッチ、 Ｐ１，Ｐ２ 基準電位、 ８１
〜８４ トランジスタ、 ８７ 差動増幅器
───────────────────────────────────────────────────── フロントページの続き (73)特許権者 594204055 エンヴェック メス− ウント レーゲ ルテヒニク ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー ドイツ連邦共和国 ヴァイル アム ラ イン コルマーラーシュトラーセ ６ Ｃｏｌｍａｒｅｒ Ｓｔｒａｓｓｅ６, Ｄ−79576Ｗｅｉｌ ａｍ Ｒｈｅｉｎ, Ｇｅｒｍａｎｙ (73)特許権者 595158245 ヴェガ グリースハーバー コマンディ トゲゼルシャフト ドイツ連邦共和国 ヴォルフアッハ ハ ウプトシュトラーセ １−７ (73)特許権者 595158256 カヴリコ コーポレイション アメリカ合衆国 カリフォルニア ムー アパーク ロスアンジェルス アヴェニ ュー 14501 (72)発明者 ペートルス ハー セーシンク オランダ国 ベスト グレンスフューフ ェル ９ (56)参考文献 特開 平５−226945（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 1/00 - 3/72 H03G 3/00 - 3/34
Claims (4)
- 【請求項１】 １つの入力側と、１つの出力側と、第１
の演算増幅器と、電流コピー回路とを有する回路装置で
あって、 前記電流コピー回路は、電流入力側と電流出力側とを有
し、 当該回路装置は、固定または調整可能な非反転利得を備
えた増幅器の特性を有する形式のものにおいて、 第１の演算増幅器は、反転入力側と非反転入力側を有
し、さらに１つの出力側を有し、該出力側はまた当該回
路装置の信号出力側であり、 前記非反転入力側は第１の基準電位に接続されており、 前記出力側は第１の抵抗を介して反転入力側に接続され
ており、 当該回路装置の入力側は第２の抵抗を介して電流コピー
回路の電流入力側に接続されており、 電流コピー回路の電流出力側は第１の演算増幅器の反転
入力側と接続されており、 電流コピー回路の出力側部分は第２の基準電位に接続さ
れており、 電流コピー回路の入力側部分は第１の基準電位に接続さ
れている、ことを特徴とする回路装置。 - 【請求項２】 第２の抵抗は第１および第２の部分抵抗
からなり、 当該部分抵抗は直列に相互に接続されており、 第１のスイッチが電流コピー回路の電流入力側と第１の
部分抵抗との間に配置されており、 第２のスイッチが電流入力側と部分抵抗の接続点との間
に配置されている、請求項１記載の回路装置。 - 【請求項３】 電流コピー回路の入力側部分は第２の演
算増幅器を有しており、 該演算増幅器は反転入力側と、非反転入力側と、出力側
を有し、 前記出力側は、電流コピー回路の電流入力側であり、か
つ反転入力側と接続されており、 非反転入力側は第１の基準電位に接続されている、請求
項１記載の回路装置。 - 【請求項４】 電流コピー回路の入力側部分は第２の演
算増幅器を有し、 該第２の演算増幅器は、反転入力側と、非反転入力側
と、出力側を有し、 該出力側は、電流コピー回路の電流入力側であり、 前記非反転入力側は第１の基準電位に接続されており、第１の直列回路が第３および第４のスイッチにより形成
され、 第２の直列回路が第５および第６のスイッチにより形成
され、 前記第１および第２の直列回路は電流コピー回路の入力
側と反転入力側との間に接続されており、 第１の部分抵抗は、第３および第４のスイッチの接続点
と、第５および第６のスイッチの接続点との間に接続さ
れており、 第２の部分抵抗は、第５および第６のスイッチの接続点
に接続されており、 第３と第４のスイッチが同時に閉成されるか、または第
５と第６のスイッチが同時に閉成され、 電流コピー回路の電流出力側は、第１の演算増幅器の反
転入力側と、恒久的に閉じたスイッチを介して接続され
ている、 請求項２記載の回路装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP96112035A EP0822656B1 (de) | 1996-07-25 | 1996-07-25 | Schaltungsanordnung mit einem Operationsverstärker |
| DE96112035.9 | 1996-07-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10117112A JPH10117112A (ja) | 1998-05-06 |
| JP3140399B2 true JP3140399B2 (ja) | 2001-03-05 |
Family
ID=8223043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09200419A Expired - Fee Related JP3140399B2 (ja) | 1996-07-25 | 1997-07-25 | 演算増幅器を有する回路装置 |
Country Status (8)
| Country | Link |
|---|---|
| EP (1) | EP0822656B1 (ja) |
| JP (1) | JP3140399B2 (ja) |
| CN (1) | CN1092419C (ja) |
| AT (1) | ATE175298T1 (ja) |
| CA (1) | CA2211276C (ja) |
| DE (1) | DE59601083D1 (ja) |
| DK (1) | DK0822656T3 (ja) |
| ES (1) | ES2127592T3 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010005843A3 (en) * | 2008-07-10 | 2010-03-25 | 3M Innovative Properties Company | Conversion assemblage for a surface modifying apparatus and method thereof |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4215317A (en) * | 1978-11-27 | 1980-07-29 | Omni Spectra, Inc. | Compensated operational amplifier circuit |
| JPS55165009A (en) * | 1979-06-11 | 1980-12-23 | Hitachi Ltd | Signal transmission circuit |
| DE3478730D1 (en) * | 1983-12-15 | 1989-07-20 | Matsushita Graphic Communic | Logarithmically linearly controlled variable gain amplifier |
| FR2674706B1 (fr) * | 1991-03-26 | 1997-01-03 | Cit Alcatel | Dispositif de reglage automatique de niveau d'un signal. |
| JPH05226945A (ja) * | 1991-04-09 | 1993-09-03 | Olympus Optical Co Ltd | 電圧電流変換回路及び該回路を有する差動増幅回路 |
-
1996
- 1996-07-25 EP EP96112035A patent/EP0822656B1/de not_active Expired - Lifetime
- 1996-07-25 AT AT96112035T patent/ATE175298T1/de active
- 1996-07-25 DK DK96112035T patent/DK0822656T3/da active
- 1996-07-25 DE DE59601083T patent/DE59601083D1/de not_active Expired - Lifetime
- 1996-07-25 ES ES96112035T patent/ES2127592T3/es not_active Expired - Lifetime
-
1997
- 1997-07-24 CA CA002211276A patent/CA2211276C/en not_active Expired - Fee Related
- 1997-07-25 CN CN97117968.9A patent/CN1092419C/zh not_active Expired - Fee Related
- 1997-07-25 JP JP09200419A patent/JP3140399B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010005843A3 (en) * | 2008-07-10 | 2010-03-25 | 3M Innovative Properties Company | Conversion assemblage for a surface modifying apparatus and method thereof |
| US8469775B2 (en) | 2008-07-10 | 2013-06-25 | 3M Innovative Properties Company | Conversion assemblage adaptable for use in combination with a surface modifying apparatus and method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| ES2127592T3 (es) | 1999-04-16 |
| EP0822656B1 (de) | 1998-12-30 |
| EP0822656A1 (de) | 1998-02-04 |
| ATE175298T1 (de) | 1999-01-15 |
| CA2211276C (en) | 2000-05-02 |
| CN1178414A (zh) | 1998-04-08 |
| CA2211276A1 (en) | 1998-01-25 |
| JPH10117112A (ja) | 1998-05-06 |
| DE59601083D1 (de) | 1999-02-11 |
| CN1092419C (zh) | 2002-10-09 |
| DK0822656T3 (da) | 1999-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7049860B2 (en) | Method and circuit for controlling a resistance of a field effect transistor configured to conduct a signal with a varying voltage | |
| KR100346989B1 (ko) | 차동전압을 전평형전류로 변환하는 장치 및 방법 | |
| JP2003198345A (ja) | 集積アナログマルチプレクサ | |
| JP3497495B2 (ja) | サンプルホールド回路 | |
| US5321370A (en) | Operational amplifier with common-mode feedback amplifier circuit | |
| JP2005244276A (ja) | 差動増幅回路 | |
| KR950005172B1 (ko) | 3-단자 연산증폭기 | |
| KR100891221B1 (ko) | 가변이득 증폭기 및 필터회로 | |
| US5043652A (en) | Differential voltage to differential current conversion circuit having linear output | |
| EP0711033B1 (en) | An operational amplifier which can be switched to different configurations | |
| US5539339A (en) | Differential load stage with stepwise variable impedance, and clocked comparator comprising such a load stage | |
| EP1811653A1 (en) | Amplifier input switch configuration with improved PSRR | |
| JP3140399B2 (ja) | 演算増幅器を有する回路装置 | |
| JPH06260856A (ja) | 共通モード阻止性能を有する差動増幅器 | |
| US6529036B1 (en) | Low noise, reduced swing differential output buffer design | |
| JP2002237730A (ja) | 電力増幅回路 | |
| JP2969203B2 (ja) | 絶対値回路 | |
| US20070170974A1 (en) | Amplifier feedback switch configuration with improved PSRR | |
| US5949288A (en) | Circuit arrangement with an operational amplifier | |
| JP3980937B2 (ja) | ボツ音防止回路 | |
| JP3200152B2 (ja) | 差動入力回路 | |
| JPH09148855A (ja) | 差動演算増幅器 | |
| JP3074972B2 (ja) | ヒステリシス回路 | |
| JPH09139642A (ja) | 増幅器 | |
| JPH0738393A (ja) | 負荷段及びこれを具えるクロック動作比較器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071215 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081215 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |