CN1178414A - 具有运算放大器的电路装置 - Google Patents

具有运算放大器的电路装置 Download PDF

Info

Publication number
CN1178414A
CN1178414A CN97117968.9A CN97117968A CN1178414A CN 1178414 A CN1178414 A CN 1178414A CN 97117968 A CN97117968 A CN 97117968A CN 1178414 A CN1178414 A CN 1178414A
Authority
CN
China
Prior art keywords
current
input
switch
output
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97117968.9A
Other languages
English (en)
Other versions
CN1092419C (zh
Inventor
皮特鲁斯·N·西辛克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaf Rico Corp (california Usa)
Nwick Maise And Leger Tai Nick Ltd By Share Ltd
Vega Grieshaber & Co (de) Am Hohenstein 113 7622 Schiltach West Germany GmbH
Endress and Hauser SE and Co KG
Original Assignee
Kaf Rico Corp (california Usa)
Nwick Maise And Leger Tai Nick Ltd By Share Ltd
Vega Grieshaber & Co (de) Am Hohenstein 113 7622 Schiltach West Germany GmbH
Endress and Hauser SE and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kaf Rico Corp (california Usa), Nwick Maise And Leger Tai Nick Ltd By Share Ltd, Vega Grieshaber & Co (de) Am Hohenstein 113 7622 Schiltach West Germany GmbH, Endress and Hauser SE and Co KG filed Critical Kaf Rico Corp (california Usa)
Publication of CN1178414A publication Critical patent/CN1178414A/zh
Application granted granted Critical
Publication of CN1092419C publication Critical patent/CN1092419C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G1/00Details of arrangements for controlling amplification
    • H03G1/0005Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated

Landscapes

  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

该电路装置具有设定或可调节非反相增益放大器的性能,它包括:运算放大器3、具有反相和非反相输入端31、32,输出端33,该输出端也是电路装置的信号输出端A;电流复制器8,具有电流输入端和电流输出端。非反相输入端31接第一参考电位P1,输出端经第一电阻接反相输入端32。该电路装置的输入端E经第二电阻接电流复制器的电流输入端,而其电流输出端接反相输入端32。电流复制器的输出部分接第二参考电位P2,其输入部分接第一参考电位。

Description

具有运算放大器的电路装置
本发明涉及具有运算放大器的电路装置,其电路装置具有一设定或可调节非反相増益放大器的性能。
如人们所知,运算放大器是基于差分放大器原理的放大器,并且以集成、特别是单片集成半导体电路的形式实现。根据参考书,U.Tietze和Ch、Schenk的“Electronic Ciruts,Design and Applications”,1991,ISBN 0-387-50475-4,132页至137页中所述,具有非反相放大器性能的电路装置,或者具有反相放大器性能的电路装置,都利用一运算放大器,借助于其两个输入和输出的电阻电路系统来实现。
在反相放大器的情况下,一具有值r1的第一电阻将运算放大器的输出连接到后面的反相输入端。另外,一具有值r2的第二电阻连接在此电路装置的输入端和此运算放大器的反相输入端之间。因此,此两个电阻的公共连接点连接到运算放大器的所述反相输入端。其非反相输入连接到该电路的零点。此反相放大器的增益如下,其中的减号表示在输入和输出信号之间的相移为180°。
                       V=-r1/r2                   (1)另一方面,在非反相放大器的情况下,一具有值r1’的第一电阻连接到运算放大器的输出端。一接至电路零点的具有值r2’的第二电阻与所述第一电阻串联。这两个电阻的公共连接点连接到运算放大器的反相输入端,并且其输入等同于非反相放大器的输入,此放大器的增益V’如下:
                       V’=1+r1’/r2’            (2)换句话说,其为正值,这表示在输入和输出信号之间相位一致。
与上述的反相放大器相比,非反相放大器的缺点是其增益只等于或大于1。
如果所述两个电阻也包括在如上所述的一集成半导体电路中,那么,由于这样需要相反的电阻值,因此,获得在1至1.25之间的增益值更加困难。
此外,在这些小增位置的情况下,非反相放大器出现的另外的缺点是,根据其后的性能,两个输入的相应的电位等于该放大器的输入电压。因此,每个输入必须能够跟随此输入电压,其最大值可能是相当大的。另一方面,能够被放大器处理的输入电压范围称为它的公共模式输入范围。
在所述的小增益的情况下,如果需要,则也能实现具有困难的公共模式输入范围的大值。由于当今的集成半导体电路常常包括数字子电路和模拟子电路,此数字子电路处理数字信号并具有一与第一参考电位相对应的数字电路零点,此模拟子电路处理模拟信号具有一与第二参考电位相对应的模拟电路零点,在非反相放大器的情况下,在所述第二电阻中的电流流向所述模民路零点的电位。
只有相对于集成半导体电路的主电路零点,后面的一足够小的串联电阻,流向此零点的电流才不会产生一叠加在所需的模拟电路零点电位上的干扰电压。但是,如果需要,由于必须覆行集成半导体电路的其它条件,所以通常不能应用小的串联电阻。
因此,本发明用于对这四个不同问题方面的共同解决,因此,本发明是一一电路装置,该装置具有一输入端、一输出端、一第一运算放大器和一具有一电流输入和一电流输出的电流复制器,此电路装置具有一设定或可调节非反相增益放大器的性能,—该第一运算放大器具有一反相和一非反相输入端和一输出端,此输出端也是该电路装置的一信号输出端,—所述反相输入端连接到一第一参考电位,—所述输出端通过一第一电阻连接到所述反相输入端,—该电路装置的输入端通过一第二电阻连接到所述电流复制器的电流输入端,以及—所述电流复制器的电流输出端连接到所述第一运算放大器的反相输入端,—所述电流复制器的输出部分连接到第一第二参考电位,以及—所述电流复制器的输入部分连接到一第一参考电位
根据本发明的第一最佳实施例,所述第二电阻包括第一和第二部分电阻、第一开关、第二开关,其中的两个部分电阻串联,其第一开关安排在所述电流复制器的电流输入端和所述第一部分电阻之间,其第二开关安排在所述电流输入端和所述两个部分电阻的连接点之间。
根据本发明的第二最佳实施例,所述电流复制器的输入部分包括第一第二运算放大器,该放大器具有一反相和一非反相输入端,还有一输出端,—此输出端是所述电流复制器的电流输入端并且连接到所述反相输入端,以及—此非反相输入端连接到所述第一参考电位。
根据本发明的第二最佳实施例,所述电流复制器的输入部分最后包括第一第二运算放大器,该放大器具有一反相和一非反相输入端,还有一输出端,—此输出端是所述电流复制器的电流输入端,—此非反相输入端连接到所述第一参考电位,—由第三和第四开关构成的第一串联电路以及由第五和第六开关构成的第二串联电路连接在电流复制器的输入端和反相输入端之间,—所述第一部分电阻连接在第三和第四开关的连接点与第五和第六开关的连接点之间,—所述第二部分电阻引到第五和第六开关的连接点,以及—不是第三和第四开关同时闭合—就是第五和第六开关同时闭合,以及—所述电流复制器的电流输出端通过一永久闭合开关连接到所述第一运算放大器的反相输入端。
本发明的一个优点是,如果R1和R2分别表示第一和第二电阻的相应值,则本发明的非反相放大器的增益V等于R1/R2
                V=+R1/R2                         (3)其结果是,由等式(2)中的1产生的增益值等于或大于1的限制被废除,并且也能实现在零和1之间的增益值。
另外的优点是,现在能够容易地实现在1和1.25之间的增益。另外,没有电阻连接到一电路零点,因而也就没有电流流过电路零点,因此,所述模拟电路的零点电位就保持不受影响。
利用示例性的实施例,结合附图,下面将更详细地说明本发明和其它的优点。
图1以方框图的形式显示了构成本发明的基本原理,
图2以方框图的形式显示了本发明的一个最佳实施例,
图3以方框图的形式显示了本发明的另一个最佳实施例,
图4显示了采用CMOS技术实现的一电流复制器的电路图。
为了说明构成本发明的基本的原理,图1显示了具有一设定或可调节非反相增益V的放大器的电路装置。此电路装置具有一输入端E和一输出端A,因而,一信号加到输入端E,在由所述设置的增益V放大后,在输出端A出现称为第一参考电位的P1
此放大器的主要部分是一第一运算放大器3,具有一电流输入和一电流输出的一电流复制器8、具有阻值R1的第一电阻1和具有阻值R2的第二电阻2。此电流复制器由两个重叠的圆圈标出,这是一电充源的通用符号。
运算放大器3有一非反相输入端31,用在图中的一加号表示,这在运算放大器方框图中是常用的表示法;以及一反相输入32,用在图中的一减号表示。运算放大器3的输出端33同时也是所述电路装置的输出端A。非反相输入端31连接到第一参考电位P1
输出端33通过第一电阻1连接到反相输入端32,反相输入端32连接到电流复制器8的电流输出端。所述电流复制器的电流输入端通过第二电阻2连接到该电路装置的输入端E。
在图1和图2的实施例中,作为第二运算放大器80的所述电流复制器8的输入部分连接到第一参考电位P1。确切地说,在运算放大器80情况中,是其非反相输入端。其反相输入端和其输出端相互连接并且作为电流镜8的电流输入。电流复制器8的输出部分连接到第二参考电位P2
具有电流值I的一电流流经第二电阻2并且流入电流复制器8的输入电路,然后到达所述电流复制器的输出电路,根据电流复制器的基本特性,具有相同电流值1的电流也流入所述电流复制器的输出电路,即此电流被“复制”。
由于在运算放大器中,其输入电阻理论上为无穷大,但实际上是在兆欧的范围中,具有电流值I的复制电流完全流过第一电阻1。因此,上述等式(3)是有效的。
在图2所示的本发明的实施例中,根据图1的第二电阻由分别具有阻值R21、R22的第一和第二分电阻21、22替换,这两个分电阻是串联的。第一开关51位于电流复制器80的电流输入端和第一分电阻21之间,第二开关61位于该电流输入端和所述电阻21、22的连接点之间。
因此,通过相应地闭合各开关51、61,能够设置不同的增益值V:—当开关61如图示那样断开,并且开关51如图示那样闭合,则电阻R21、R22的和值R21+R22起作用,以及—当开关51断开且开关61闭合时,或者当两开关51、61都闭合时,只有电阻R22起作用。
图3显示了本发明的另一个实施例,当不仅想要将电流复制器,而且想要将开关51、61作为一集成半导体电路的一部分时,该实施例比图2所示的实施例更有利。这时,开关51、61是晶体管形式的电子开关,并且其相应的在导通状态中的内阻,即所谓的导通电阻(ON电阻)是与电压相关的,并且不是可忽略不计的。特别地,在根据图2的电路装置中,由于具有值1的电流流经开关51、61,因此所述ON电阻加到电阻R21、R22上。
图3的电路装置没有这种缺点。为此目的,在电流复制器8’中,首先,在第二运算放大器80’的反相输入端和其后的输出端之间的连接,例如图2中存在的一连接被消除并且其反相输入端被连接上。
为此,另一开关52安排在开关51和分电阻21的连接点与运算放大器80’的反相输入端之间。以一类似的方式,另一开关62连接在该反相输入端与分电阻21、22之间的连接点之间。开关51和52、61和62分别构成第一和第二串行开关电路。在每个前述的串行电路中,其开关必须同时闭合或断开。
通过相应地闭合各开关51、52和/或61、62,也能设置两个不同的增益V的值:—当开关61、62如图中那样断开,并且开关51、52如图中那样闭合时,电阻R21、R22的和值R21+R22起作用,以及—当开关51、52断开且开关61、62闭合时,或者所有四个开关都闭合时,仅仅电阻R22起作用。
虽然在图示的状态中,图3的电路装置也有一在开关51的ON电阻两端的电压降,此电压降由具有值1且流过其后的电流产生,此电压降不能反向作用于在开关51和分电压21的连接点上产生的电压,因为显然,此连接点实际上通过开关52连接到第一参考电位P1类似地,上述情况也适用于当开关61、62都闭合的时候。只要上述电压降不限制运算放大器80’的输出电压或者将其驱动到饱和状态,上述情况就可适用。
为了确保在电流复制器8’的电流输入端和电流输出端的相应电压相等,附加了一永久闭合开关34,此开关34将第一运算放大器3的反相输入端32连接到电流复制器8’的电流输出端,并且,象其它开关一样,此开关也由半导体元件实现。如果需要,开关34也能插入图1和图2的电路中。
在用绝缘栅场效应晶体管作开关的情况下,实现开关34、61、62的这种场效应晶体管的栅极的各长宽比,即所谓的W/L比必须相等。
如果分电阻21具有足够小的值,则另外的开关52、62能够省略,并且运算放大器80’的反相输入端能够连接到分电阻21和开关51的连接点。
如果想要能够设置多于两个的增益值,那么,根据图2和图3的例子由分电阻21、22构成的串联电路自然可以加进另外的分电阻,对于这些分电阻,必须为其分配相应的另外的开关。
图4显示了一电流复制器8的电路图,它采用集成互补增强型绝缘栅场效应晶体管的技术,即采用所谓的CMOS技术来实现。
具体地,图4的电路图显示了由两个晶体管83、84构成的第一串联电路81,这两个晶体管连接在工作电位U和第二参考电位P2之间,它们的受控电路径被串行连接,并且它们属于互补导通的类型。
而且,有一由两个晶体管85、86构成的第二串联电路82,这两个晶体管连接在工作电位U和第二参考电位P2之间,它们的受控电流路径被串行连接,并且它们属于互补导通的类型;晶体管83、85是P沟道晶体管,而晶体管84、86是N沟道晶体管。两个晶体管83、85的控制端相互连接,而两个晶体管84、86的控制端也是这样。
将第一串联电路81的晶体管83、84的受控电流路径之间的连接点连接到另一个运算放大器87的非反相输入端,此放大器87的反相输入连接到第一参考电位P1
运算放大器87有一差分输出端,此差分输出端的一个板连接到两晶体管84、86的控制端之间的连接点,而其另一个极连接到两晶体管83、85的控制端之间的连接点。
此外,这两个板中的每一个通过相应的电容88、89连接到第一串联电路81的晶体管的受控电流路径之间的连接点。根据另外的运算放大器87的具体内部电路,仅仅提供电容88、或者仅仅是提供电容89也是可能的。
图4也说明了相对于具有值I的电流的电流复制器8的特性。该电流分成流到晶体管83中的“正”电流IP和流到晶体管84中的“负”电流IN。相应地,相等的—复制的—电流IP’、IN’分别流入第二串联电路82的晶体管85、86并且总计为—复制的—具有值I的电流。
最后,下面将指出:一般地,只处理数字信号的集成半导体电路由一工作电压源供电,此电压源的负极用作电路零点,并且因而也称之为数字电路零点。在制造数据中,该数字电路零点电位通常缩写为VSS,而其正电位通常标记为Vdd或VCC。此外,根据不需要数字电路零点,一工作电压源也具有一负电压。目前广泛通行的工作电压值Vdd或VCC是+5V。
由于模拟信号能够根据一参考电位假定为正值和负值,此参考电位可以当作模制电路零点,处理模拟信号的集成半导体电路需要一工作电压源,此电压源根据其模拟电路零点而具有一正值和一负值,即为一双极工作电压源。这时,如果此参考电位选择为0V,则它就是真正的模拟电路“零点”。但是,例如,这时VSS必须具有值-2.5V,而Vdd或VCC必须具有值+2.5V。
对于下面称作混合电路的处理模拟和数字信号的集成半导体电路,这就意味着。例如,数字电路零点具有-2.5V的电位VSS,而此时其模拟电路零点为0V。但是,这就需要上述的双板工作电压源。为了避免这一点,在混合电路中通常的作法是,模拟电路零点为+2.5V,而数字电路零点为0V。
由于上述的选择和电压值不是强制性的,因此上面的讨论中一般化地称作第一和第二参考电位P1、P2。对于上面的电压值及其极性,在任何情况下,该第一和第二参考电位P1、P2分别对应于所述模拟电路零点和数字电路零点。

Claims (4)

1、一种电路装置,该装置具有一输入端、一输出端,一第一运算放大器和一电流复制器,此电流复制器具有一电流输入端和一电流输出端,该电路装置具有一设定或可调节非反相增益放大器的性能,—第一运算放大器,具有一反相和一非反相输入端、一输出端,此输入端也是该电路装置的一个信号输出端,—非反相输入端,连接到一第一参考电位,—该输出端,通过一第一电阻连接到该反相输入端,—该电路装置的输入端通过一第二电阻连接到所述电流复制器的电流输入端,以及—该电流复制器的电流输出端连接到所述第一运算放大器的反相输入端,—该电流复制器的输出部分连接到一第二参考电位,以及—该电流复制器的输入部分连接到一第一参考电位。
2、如权利要求1的一种电路装置,其中的第二电阻包括第一和第二分电阻、第一开关、第二开关,其中的两个分电阻相互串联,其第一开关安排在所述电流复制器的电流输入和所述第一部分分电阻之间,其第二开关安排在所述电流输入和所述两个分电阻的连接点之间。
3、如权利要求1的一种电路装置,其中的电流复制器的输入部分包括一第二运算放大器,该放大器具有一反相和一非反相输入端,还有一输出端,—此输出端是所述电流复制器的电流输入端并且也连接到所述反相输入端,以及—此非反相输入端连接到所述第一参考电位。
4、如权利要求2的一种电路装置,其中的电流复制器的输入部分包括一第二运算放大器,该放大器具有一反相和一非反相输入端,还有一输出端,—此输出端是所述电流复制器的电流输入端,—非反相输入端连接到所述第一参考电位,—由第三和第四开关构成的第一串联电路以及由第五和第六开关构成的第二串联电路连接在电流复制器的输入端和反相输入端之间,—所述第一分电阻连接在第三和第四开关的连接点与第五和第六开关的连接点之间,—所述第二分电阻引到第五和第六开关的连接点,以及—不是第三和第四开关同时闭合—就是第五和第六开关同时闭合,以及—所述电流复制器的电流输出端通过一永久闭合开关连接到所述第一运算放大器的反相输入端。
CN97117968.9A 1996-07-25 1997-07-25 具有运算放大器的电路装置 Expired - Fee Related CN1092419C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP96112035A EP0822656B1 (de) 1996-07-25 1996-07-25 Schaltungsanordnung mit einem Operationsverstärker
EP96112035.9 1996-07-25

Publications (2)

Publication Number Publication Date
CN1178414A true CN1178414A (zh) 1998-04-08
CN1092419C CN1092419C (zh) 2002-10-09

Family

ID=8223043

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97117968.9A Expired - Fee Related CN1092419C (zh) 1996-07-25 1997-07-25 具有运算放大器的电路装置

Country Status (8)

Country Link
EP (1) EP0822656B1 (zh)
JP (1) JP3140399B2 (zh)
CN (1) CN1092419C (zh)
AT (1) ATE175298T1 (zh)
CA (1) CA2211276C (zh)
DE (1) DE59601083D1 (zh)
DK (1) DK0822656T3 (zh)
ES (1) ES2127592T3 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8469775B2 (en) 2008-07-10 2013-06-25 3M Innovative Properties Company Conversion assemblage adaptable for use in combination with a surface modifying apparatus and method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4215317A (en) * 1978-11-27 1980-07-29 Omni Spectra, Inc. Compensated operational amplifier circuit
JPS55165009A (en) * 1979-06-11 1980-12-23 Hitachi Ltd Signal transmission circuit
DE3478730D1 (en) * 1983-12-15 1989-07-20 Matsushita Graphic Communic Logarithmically linearly controlled variable gain amplifier
FR2674706B1 (fr) * 1991-03-26 1997-01-03 Cit Alcatel Dispositif de reglage automatique de niveau d'un signal.
JPH05226945A (ja) * 1991-04-09 1993-09-03 Olympus Optical Co Ltd 電圧電流変換回路及び該回路を有する差動増幅回路

Also Published As

Publication number Publication date
EP0822656B1 (de) 1998-12-30
EP0822656A1 (de) 1998-02-04
DK0822656T3 (da) 1999-07-05
CA2211276C (en) 2000-05-02
JP3140399B2 (ja) 2001-03-05
JPH10117112A (ja) 1998-05-06
ATE175298T1 (de) 1999-01-15
DE59601083D1 (de) 1999-02-11
CA2211276A1 (en) 1998-01-25
CN1092419C (zh) 2002-10-09
ES2127592T3 (es) 1999-04-16

Similar Documents

Publication Publication Date Title
CN1275392C (zh) 开关电容级和流水线式模电转换器
CN1311635C (zh) 电平移位电路
CN1157738C (zh) 线性采样开关
JP2674504B2 (ja) Da変換器用電流スイッチ回路
CN1141587C (zh) 电流检测电路
US5767721A (en) Switch circuit for FET devices having negative threshold voltages which utilize a positive voltage only
CN1561577A (zh) 半导体集成电路
JPH0870224A (ja) 出力緩衝増幅器
CN1092419C (zh) 具有运算放大器的电路装置
JP3220536B2 (ja) 信号トランスレータ回路
CN1337093A (zh) 线性采样开关
TWI420496B (zh) 電壓比較器、包含該電壓比較器之液晶顯示裝置驅動電路及轉態加速方法
JP2969203B2 (ja) 絶対値回路
JP3396580B2 (ja) Mosスイッチング回路
CN1581681A (zh) 具有幅值至幅值电压摆幅的源跟随器
CN1048123C (zh) 电压限幅器电路
CN1595795A (zh) 半导体集成电路器件
SU978200A1 (ru) Аналоговое запоминающее устройство
JP2871902B2 (ja) 電流セル回路
US20230208372A1 (en) Sample-and-hold amplifier
SU1536503A1 (ru) Операционный усилитель
JP2871804B2 (ja) 波形整形回路
Takagi et al. A synthesis of highly linear MOS circuits and their application to filter realization
SU1113810A1 (ru) Перемножитель сигналов
JPH06216727A (ja) 遅延時間可変論理回路

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20021009

Termination date: 20130725