CN1048123C - 电压限幅器电路 - Google Patents

电压限幅器电路 Download PDF

Info

Publication number
CN1048123C
CN1048123C CN94117942A CN94117942A CN1048123C CN 1048123 C CN1048123 C CN 1048123C CN 94117942 A CN94117942 A CN 94117942A CN 94117942 A CN94117942 A CN 94117942A CN 1048123 C CN1048123 C CN 1048123C
Authority
CN
China
Prior art keywords
input
output
circuit
mentioned
signal processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN94117942A
Other languages
English (en)
Other versions
CN1119365A (zh
Inventor
盐田志信
大沢完至
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1119365A publication Critical patent/CN1119365A/zh
Application granted granted Critical
Publication of CN1048123C publication Critical patent/CN1048123C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G7/00—Volume compression or expansion in amplifiers
    • H03G7/06—Volume compression or expansion in amplifiers having semiconductor devices
    • H03G7/08—Volume compression or expansion in amplifiers having semiconductor devices incorporating negative feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Amplifiers (AREA)

Abstract

本发明的电压限幅电路的特征是结构简单、输出信号中不发生畸变、且限幅电平不受电源电压值的影响。
这种电路由第1、第2模拟信号处理电路11，12、运算放大电路13及整流电路14构成，其中模拟信号处理电路具有第1、第2、第3和第4输入端以及第1和第2输出端，第1和第2输出端的电位相等，第1和第2输出端之间的输出电流的差(I1-I2)正比于第1和第2输入端间的电位差(V1-V2)与第3和第4输入端间的电位差(VG1-VG2)的乘积。

Description

电压限幅器电路
本发明涉及用于通信领域、音像(AV)领域中进行模拟输入信号电压的幅度控制的电压限幅器电路。
作为通信领域及AV领域中所使用的限幅器电路，以往如图8所示的这种电路是公知的。这种电压限幅器电路由运算放大电路51、电阻52-57以及二极管58、59组合而成，它将输入信号VIN用正、负限幅电平限幅而得到输出信号VOUT。
就是说，VOUT超过正、负限幅电平时，如图8所示，VOUT的正方限定在正限幅电平Vlim(+)；VOUT的负方被限是于负限幅电平Vlim(-)；VOUT的负方被限定于负限幅电平Vlim(-)。而在VOUT不是正、负限幅电平的时候，VOUT的电平被设定为电阻53(R2)与电阻52(R1)的阻抗比R2/R1和输入信号VIN的乘积(R2/R1)VIN。而且上述的正、负限幅电平Vlim(+)，Vlim(-)分别由下式表示：
Vlim(-)＝-{VF+(R4/R3)·(V+VF)}  ……(1)
Vlim(+)＝{VF+(R4/R3)·(V+VF)}   ……(2)
其中R3是电阻54，57的阻值；R4是电阻55，56的阻值；VF是二极管58，59的正向压降；+V、-V是正负电源电压。
如图8所示，在原来这种电压限幅器电路中由于输出信号VOUT用正、负限幅电平限定，所以在输出信号中发生高次谐波失真，为此，必须在下一级设置低通滤波器(LPF)来消除这种高次谐波失真，这就使整个电路结构复杂化。
另外，如1，2式所示，限幅电平Vlim(+)、Vlim(-)随电源电压的变化而变化。
而且，由于原来的电路中使用有二极管，所以不适宜集成化，也就是说，这些二极管的阳极、阴极和哪一个电源都不连接，这就必须形成共电位的自由状态，但是，用通常的MOS-LSI工艺在这种状态下形成二极管是非常困难的。
鉴于上述的情况，本发明的目的是提供一种电路结构简单、输出信号中不发生畸变而且限幅电平不受电源电压大小影响的电压限幅器电路。
本发明的电压限幅器电路的特征是具有第1模拟信号处理电路、运算放大电路、整流电路和第2模拟信号处理电路。其中第1模拟信号处理电路具有第1、第2、第3和第4输入端以及第1和第2输出端；第1和第2输出端的电位相等，第1和第2输出端的输出电流的差值正比于第1和第2输入端的电位差与第3和第4输入端的电位差的乘积；输入信号加到第1输入端，第1基准电位加到第2输入端，第2基准电位输入到第3输入端，第3基准电位供给第4输入端。运算放大电路有正、负输入端，来自上述第1模拟信号处理电路的第1和第2输出端的输出电压分别送到正、负输入端，输出经幅度控制过的信号。整流电路输出上述第2基准电压与正比于上述输入信号的直流电压的电压差。第2模拟信号处理电路和上述第1模拟信号处理电路的结构相同，其第1输入端输入来自上述运算放大电路的输出信号，第2输入端输入第4基准电位，第3输入端输入上述第2基准电位，上述整流电路的输出电压送到第4输入端，第1、第2输出端分别接到上述运算放大电路的负、正输入端。
本发明的电压限幅器电路的输出电压为不依赖于输入信号电平的一定值，而且不受电源电压的影响。
以下参照附图依据实施例来说明本发明。
图1是本发明第1实施例的结构方框图。
图2是图1的实施例的电路的特性图。
图3是本发明第2实施例的结构方框图。
图4是图1和图3实施例的电路中使用的模拟信号处理电路的电路图。
图5是本发明第3实施例的结构方框图。
图6是本发明第4实施例的结构方框图。
图7是本发明第5实施例的结构方框图。
图8是原来的电路图。
如图1所示，第1实施例的电压限幅器电路由第1、第2模拟信号处理电路11、12、差动输入型运算放大电路13和整流电路14构成。
上述两个模拟信号处理电路11，12分别都有第1输入端IN1、第2输入端IN2、第3输入端G1和第4输入端G2；以及第1输出端01和第2输出端02。
上述两个模拟信号处理电路11、12的内部电路结构是一样的，其第1和第2输出端01，02的电位差相等，它们的第1和第2输出端01，02的输出电流差(I1-I2)正比于第1、第2输入端IN1，IN2间的电位差(V1-V2)和第3、第4输入端G1，G2间的电位差(VG1-VG2)的乘积。也就是说假定模拟信号处理电路11，12中下式成立：
(I1-I2)＝(V1-V2)·(VG1-VG2)  ……(3)
设在运算放大电路13的输入侧的第1模拟信号处理电路11把输入信号VIN、第1基准电位、第2基准电位VD和第3基准电位(VD-VREFC)分别加在第1输入端IN1、第2输入端IN2、第3输入端G1和第4输入端G2。第1输出端01的信号和第2输出端02的信号分别送到上述运算放大电路13的负和正输入端。在此，把模拟的接地电位GND作为第1基准电位加在上述第2输入端IN2。
上述整流电路14把输入信号VIN整流且平滑滤波后输出正比于输入信号的直流电位(VD-VRECT)。此处VD是与上述第1模拟信号处理电路11的第3输入端G1上所加的第2基准电位VD相等的电压。因此，虽然整流电路14这种电路可以输出电位(VD-VRECT)，但是也可以使整流电路14只输出对输入信号VIN进行整流后的电位VRECT，而在其后级电路中设置从基准电位VD中减去电位VRECT的减法电路。
运算放大电路13的输出侧设置在第2模拟信号处理电路12上，来自上述运算放大电路13的输出信号VOUT、第4基准电位、第2基准电位VD和上述整流电路14的输出电位(VD-VRECT)分别送到第1输入端IN1、第2输入端IN2、第3输入端G1和第4输入端G2。该第2模拟信号处理电路12的第1输出端01的信号和第2输出端02的信号分别送到上述运算放大电路13的负和正输入端。在此，模拟的接地电位GND作为第4基准电位加在第2模拟信号处理电路12的第2输入端IN2上。
在这种结构的电压限幅电路中，运算放大电路13上经由第2模拟信号处理电路12构成负反馈，为了成为假想接地状态，可以认为运算放大电路13的负和正输入端的电位等于模拟的接地电位。另外，一般运算放大电路13的输入阻抗非常高，所以可以认为流入运算放大电路13的输入电位为0，因此，如果把上述(3)式的关系适用于输入侧的第1模拟信号处理电路11，就可以得到下式：
(I1-I2)＝(V1-V2)·(VG1-VG2)
       ＝(VIN-0)·{VD-(VD-VREFC)}
       ＝VIN·VREFC            ……(4)
同样，如果把上述(3)式的关系适用于输出侧的第2模拟信号处理电路12，就可以得到下式：
(I1·I2)＝(V1-V2)·(VG1-VG2)
        ＝(VOUT-0)·{(VD-(VD-VRECT)}
        ＝VOUT·VRECT          ……(5)
由上述(4)式和(5)式可得到如下的(6)式：
-VIN·VREFC＝VOUT·VRECT       ……(6)
在此，VRECT是VIN整流所得到的电压，因为它正比于VIN，取VRECT＝K·VIN，由下面的(7)式可求出VOUT。
VOUT＝-VREFC/K                 ……(7)
从上述(7)式可知，VOUT不依赖于VIN，而是一定值，可以得到与基准电位VREFC的设定相应的限幅特性。
图2的(a)表示的是上述实施例电路中的输出信号VOUT(dBV)和输入信号VIN(dBV)的关系。该图的(b)表示电路的增益(dB)和输入信号VIN(dBV)的关系的特性图。由图2中的实线可知，输出信号VOUT不依赖于输入信号VIN，而成为一个定值，可以得到限幅特性。
像上述这样的实施例中，输出信号VOUT不被限幅，而是改变对应于输入信号VIN的增益来进行电压限幅，所以可以防止像原来那样在输出信号中产生高次谐波失真。因此，就不必像原来那样在下一级电路中设置LPF等消除失真的装置。而且如(7)所示，表示VOUT的公式中没有电源电压，所以，电路的增益不受电源电压变动的影响，从而对限幅器特性也没有影响。
图3是表示本发明的第2实施例的结构的方框图。
对于图1的第1实施例的电路来说，这个第2实施例的电压限幅器电路中增加了一个新的加法电路15，这个加法电路15设置在整流电路14的前级，该加法电路对输入信号VIN加上规定的直充电位VDC，以此作为输入信号送到整流电路14。
这种结构的电压限幅器电路中，输入信号VIN的值在直流电位VDC以下的范围内，整流电路无信号，对于VDC以下的输入信号VIN，输出信号VOUT由下面的(8)式给出。
VOUT＝-(VREFC/VDC)·VIN    ……(8)
即：在第2实施例电路的情况下，如前述图2的(a)、(b)中的虚线所示，输入信号VIN的值在低于直流电位VDC的范围内，增益成为恒定值，而且在该范围内，输出信号VOUT的电平正比于输入信号VIN。
下面就用于上述第1和第2实施例电路中的第1和第2模拟信号处理电路11、12的详细构成予以说明。这些模拟信号处理电路具有前面说明的那样的功能。而且，这样的电路，例如″ZdzislawCzarnul″Novel MOS resistive Circnit for Synthesis ofFully Integrated Continuous-time Filters″Proceding ofIEEE 1986.vol cas-33.No.7.July 1986″中所示的那种电路结构示于图4中。
这种电路由尺寸相等、极性相同、N沟道的第1、第2、第3和第4这样四个MOS晶体管21-24构成。第1 MOS晶体管21的源极·漏极的一方与第2 MOS晶体管22的源极·漏极的一方接通，其共同连接点上设置前述第1输入端IN1；第3MOS晶体管23的源极漏极的一方和第4MOS晶体管24的源极·漏极一方连通，其共同接点上设置前述第2输入端IN2。而第1MOS晶体管21的源极·漏极的另一方和第3MOS晶体管23的源极·漏极的另一方连通，其共同连接点上设置前述第1输出端01；第2MOS晶体管22的源极·漏极的另一方与第4MOS晶体管24的源极·漏极的另一方与第4MOS晶体管24的源极·漏极的另一方连通，其共同连接点上设置上述第2输出端02。
第1MOS晶体管21的栅极和第4MOS晶体管24的栅极连通，其公共接点上设置第3输入端G1；第2MOS晶体管22的栅极与第3MOS晶体管23的栅极连通，其共同连接点上设置第4输入端G2。
一般非饱和区的MOS晶体管的源、漏极间电流IDS可由下式求得：
IDS＝K{2(VGS-VTH)·VDS-VDS 0.5}    ……(9)
其中VGS是栅、源极间电压；VTH是阈值电压；VDS是漏、源极间电压。
K是比例常数，当MOS晶体管中有效载流子的移动速度为μ、栅极氧化膜的单位面积的容量为COX、沟道宽为W、沟道长为L时，K用
1/2·μ·COX·(W/L)表示。
在此，如果第1至第4MOS晶体管21-24尺寸完全相等且全都工作在非饱和区的话，就满足前述(3)式的关系，这种关系不依赖于MOS晶体管21-24的阈值电压VTH。如果进一步降低各MOS晶体管的阈值电压，扩大在非饱和区工作的范围，不会使特性劣化而可以在低电压下工作，对于电池驱动的携带式机器中的使用来说就非常方便。
这样，因为第1、第2模拟信号处理电路11、12分别由4个MOS晶体管构成，所以就不必像以往那样再设置LPF等装置，使电路结构比以前简单，而且，由于不再使用不宜于集成化的二极管，所以可以容易实现集成化。
图5是本发明第3实施例的结构方框图。
这个实施例的电压限幅器电路中，设置有第1、第2限幅器电路31，32，这两个限幅器电路或是与图1一样由第1、第2模拟信号处理电路11，12、运算放大电路13、整流电路14构成，或是如图3一样由第1、第2模拟信号处理电路11，12、运算放大电路13、整流电路14以及加法电路15构成。由+VIN和-VIN构成的互补信号的一方信号+VIN作为输入信号加在第1限幅器电路31，而上述互补信号的另一方信号-VIN作为输入信息加在上述第2限幅电路32。
把上述第1、第2限幅电路31，32的输出信号送到加法电路33，如图所示，加法电路33由运算放大电路35和4个电阻36-39构成。而且，上述第1限幅器电路31的输出信号经电阻36送到上述运算放大电路35的负输入端，第2限幅器电路32的输出信号经电阻37送到上述运算放大电路35的正输入端。电阻38接在上述运算放大电路35的正输入端和模拟接地电位GND之间，上述电阻39是运算放大电路35的反馈电阻，接在负输入端和输出端之间。输出信号VOUT由运算放大电路35的输出端输出。
用该实施例电路，在第1、第2限幅器电路31，32中，先对互补的输入信号+VIN，-VIN分别进行增益调整，使之具备规定的限幅器特性，然后在加法电路33把第1限幅器电路31的输出信号反转后加到第2限幅器电路32的输出信号上，由此得到输出信号VOUT。
图6是本发明第4实施例的结构方框图。
该实施例电路是在图1所示的实施例电路中使用+VIN和-VIN构成的互补信号作为输入信号，与输入信号相对应，输出+VOUT和-VOUT作为输出信号，并设置一个差动输入、差动输出型的运算放大电路16来取代图1中的差动输入型运算放大电路13。图6中，除上述运算放大电路16以外，与图1对应的地方标注相同的符号进行说明。
即：一方输入信号+VIN和另一方输入信号-VIN分别加在第1模拟信号处理电路11的第1输入端IN1和第2输入端IN2。一方输入信号+VIN送到整流电路14，运放电路16的一方输出信号+VOUT和另一方输出信号-VOUT分别送到第2模拟信号处理电路12的第1输入端IN1和第2输入端IN2。
在该实施例中，输入信号-VIN加在第1模拟信号处理电路11的第2输入端IN2作为第1基准电位，而把输出信号+VOUT作为第4基准电位送到第2模拟信号处理电路12的第2输入端IN2。
按照这样的结构，对应于互补的输入信号+VIN、-VIN可以得到具有规定的限幅特性的互补输出信号+VOUT-VOUT，
图7是本发明的第5实施例的结构方框图。
这个实施例是在前述图3的实施例电路中，和上述图6的实施例相同，使用+VIN和-VIN构成的互补信号作为输入信号，对应于输入信号输出互补的信号VOUT和-VOUT为输出信号。这时，与上述图6的实施例电路一样，设置一个差动输入、差动输出型运算放大电路16取代图3中的差动输入型运算放大电路13。且在图7中，上述运算放大电路16以外，对应于前述图3的地方都标以同样的符号，省略了它的说明。
本发明不限于上述的各实施例，显然，可以作出各种变形。例如：虽然就使用图4所示的构成的情况说明了第1、第2模拟信号处理电路11，12，但是，总而言之，只要具有满足前述(3)式的功能的电路，不管构成如何都能使用。另外，为了易于对本发明的理解，在权利要求中的各构成要件上附加了图面参数符号，但这并不是把本发明的技术范围限定于图面所示的实施例。
如上所述，按照本发明可以提供电路结构简单、不产生输出信号畸变、且限幅电平不受电源电压值影响的电压限幅器电路。

Claims (6)

1.一种电压限幅器电路，其特征在于具有：
第1模拟信号处理电路(11)、运算放大电路(13)、整流电路(14)和第2模拟信号处理电路(12)；第1模拟信号处理电路(11)有第1、第2、第3和第4输入端(IN1、IN2、G1、G2)以及第1和第2输出端(01，02)，第1和第2输出端的电位相等，第1和第2输出端的输出电流(I1、I2)的差值正比于第1和第2输入端的电位差与第3和第4输入端的电位差的乘积，输入信号(VIN)加在第1输入端(IN1)，第1基准电位(GND)加到第2输入端(IN2)，第2基准电位(VD)送到第3输入端(G1)，第3基准电位(VD-VREFC)供给第4输入端(G2)；运算放大电路(13)有正、负输入端(+，-)，来自上述第1模拟信号处理电路(11)的第1和第2输出端(IN1，IN2)的输出电压分别送到负正输入端(-，+)，而输出经限幅控制的信号；整流电路(14)输出上述第2基准电位(VD)与正比于上述输入信号(VIN)的直流电压的电压差；第2模拟信号处理电路(12)和上述第1模拟信号处理电路(11)的结构相同，其第1输入端(IN1)输入来自上述运算放大电路(13)的输出信号(VOUT)，第2输入端(IN2)输入第4基准电位(GND)，第3输入端(G1)输入上述第2基准电位(VD)，上述整流电路(14)的输出电压送到第4输入端(G2)，第1、第2输出端(01，02)分别接到上述运算放大电路(13)的负、正输入端(-，+)。
2.根据权利要求1的电压限幅器电路，其特征在于前述输入信号(VIN)在加有规定的直流电位的状态下被提供给前述整流电路G1，G2)以及第1和第2输出端(01，02)，第1和第2输出端的电位相等，第1和第2输出端的输出电流(I1，I2)的差正比于第1、第2输入端的电位差与第3、第4输入端的电位差的乘积，由正、负互补信号构成的输入信号(+VIN，-VIN)的一方供给第1输入端(IN1)，第1基准电位(GND)供给第2输入端(IN2)，第2基准电位(VD)供给第3输入端(G1)，第3基准电位(VD-VREFC)供给第4输入端(G2)；第1运算放大电路(13)有正、负输入端(+，-)，来自上述第1模拟信号处理电路(11)的第1和第2输出端的输出电压分别送到负和正输入端，输出经幅度控制的信号；第1整流电路(14)输出上述第2基准电位和正比于上述正、负互补信号构成的输入信号一方的直流电压的电压差；第2模拟信号处理电路(12)的结构与上述第1模拟信号处理电路相同，来自上述第1运算放大电路的输出信号供给第1输入端(IN1)，第4基准电位供给第2输入端(IN2)，第2基准电位供给第3输入端(G1)，来自第1整流电路的输出电压供给第4输入端(G2)；
第2限幅器电路(32)由第3模拟信号处理电路(11)、第2运算放大电路(13)、第2整流电路(14)和第4模拟信号处理电路(12)构成；第3模拟信号处理电路(11)的结构与第1模拟信号处理电路相同，由正、负互补信号构成的输入信号(+VIN，-VIN)的另一方供给第1输入端(IN1)，上述第1基准电位供给第2输入端(IN2)，上述第2基准电位供给第3输入端，上述第3基准电位供给第4输入端；第2运算放大电路(13)有正、负输入端(+，-)，来自上述第3模拟信号处理电路的第1和第2输出端的输出电压分别供给负、正输入端，而输出经受过幅度控制的信号；第2整流电路(14)输出上述第2基准电位和正比于上述输入信号的正、负的另一方的直流电压的电压差；第4模拟信号处理电路(12)的结构与上述第1模拟信号处理电路相同，来自上述第2运算放大电路的输出信号供给第1输入端(IN1)，上述第4基准电位(GND)供给第2输入端(IN2)，上述第2基准电位供给第3输入端(14)。
3.如权利要求1所述的电压限幅器电路，其特征在于：
在第1模拟信号处理电路(11)中，将由正、负互补信号构成的输入信号分别供给所述第1和第2输入端，将第1基准电位(VD)供给第3输入端(G1)，第2基准电位(VD-VREFC)供给第4输入端(G2)；所述运算放大电路(16)具有正、负输入端和负、正输出端；所述整流电路(14)输出上述第1基准电位和正比于上述输入信号的一方信号的直流电压的电压差；在所述第2模拟信号处理电路(12)中，将分别供给第1和第2输入端(IN1，IN2)，将上述第1基准电位供给第3输入端(G1)。
4.根据权利要求3的电压限幅器电路，其特征在于前述输入信号(VIN)在加有规定的直流电位的状态下被提供给前述整流电路(14)。
5.根据权利要求3的电压限幅电路，其特征在于前述第1和第2模拟信号处理电路(11，12)各自由尺寸及极性相同的第1，第2，第3和第4MOS晶体管(21，22，23，24)构成；
上述第1MOS晶体管的源—漏极插接在第1输入端(IN1)和第1输出端(01)之间，栅极接在第3输入端(G1)；
上述第2MOS晶体管的源—漏极插接在第1输入端(IN1)和第2输出端(02)之间，栅极接于第4输入端(G2)；
上述第3MOS晶体管的源—漏极插接在第2输入端(IN2)和第1输出端(01)之间，栅极接于第4输入端(G2)；
上述第4MOS晶体管的源—漏极插接在第2输入端和第2输出端之间，栅极接于第3输入端(G1)。
6.一种电压限幅电路，其特征在于具有：
第1限幅器电路(31)、第2限幅器电路(32)和加法电路(33)；
第1限幅器电路(31)由第1模拟信号处理电路(11)、第1运算放大电路(13)、第1整流电路(14)和第2模拟信号处理电路(12)构成；第1模拟信号处理电路(11)有第1、第2、第3和第4输入端(IN1，IN2，(G1)，上述第2整流电路的输出电压供给第4输入端(G2)，第1，第2输出端(01，02)分别接上述第2运算放大电路的负、正输入端；
加法电路(33)在来自上述第1、第2限幅器电路的输出信号的任一方反转的状态下对两输出信号进行加法运算。
CN94117942A 1993-10-01 1994-09-30 电压限幅器电路 Expired - Fee Related CN1048123C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP247034/93 1993-10-01
JP247034/1993 1993-10-01
JP24703493A JP3217557B2 (ja) 1993-10-01 1993-10-01 電圧利得制御回路

Publications (2)

Publication Number Publication Date
CN1119365A CN1119365A (zh) 1996-03-27
CN1048123C true CN1048123C (zh) 2000-01-05

Family

ID=17157431

Family Applications (1)

Application Number Title Priority Date Filing Date
CN94117942A Expired - Fee Related CN1048123C (zh) 1993-10-01 1994-09-30 电压限幅器电路

Country Status (4)

Country Link
US (1) US5731695A (zh)
JP (1) JP3217557B2 (zh)
KR (1) KR0153023B1 (zh)
CN (1) CN1048123C (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3813256B2 (ja) * 1996-09-06 2006-08-23 日本バーブラウン株式会社 関数演算回路用の波形整形回路
US6661118B2 (en) * 2001-12-21 2003-12-09 Adc Dsl Systems, Inc. Differential voltage limiter
KR100910460B1 (ko) * 2007-07-03 2009-08-04 삼성전기주식회사 주파수 가변 오실레이터
US11054444B2 (en) * 2016-12-21 2021-07-06 Qualitau, Inc. System and method for limiting voltage
JP2021061482A (ja) * 2019-10-03 2021-04-15 旭化成エレクトロニクス株式会社 整流回路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4958093A (en) * 1989-05-25 1990-09-18 International Business Machines Corporation Voltage clamping circuits with high current capability
US5029281A (en) * 1989-05-19 1991-07-02 Gennum Corporation Clipping circuit
US5150069A (en) * 1990-04-06 1992-09-22 Hughes Aircraft Company Waveform tracking clipper circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4642583A (en) * 1984-12-19 1987-02-10 Northern Telecom Limited Noise reduction in companding arrangements
US4701722A (en) * 1985-06-17 1987-10-20 Dolby Ray Milton Circuit arrangements for modifying dynamic range using series and parallel circuit techniques
US5023490A (en) * 1989-06-21 1991-06-11 General Electric Company Analog signal compression circuit
FI90166C (fi) * 1991-10-16 1993-12-27 Nokia Mobile Phones Ltd Cmos-kompander

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5029281A (en) * 1989-05-19 1991-07-02 Gennum Corporation Clipping circuit
US4958093A (en) * 1989-05-25 1990-09-18 International Business Machines Corporation Voltage clamping circuits with high current capability
US5150069A (en) * 1990-04-06 1992-09-22 Hughes Aircraft Company Waveform tracking clipper circuit

Also Published As

Publication number Publication date
KR0153023B1 (ko) 1998-12-15
US5731695A (en) 1998-03-24
JPH07106888A (ja) 1995-04-21
CN1119365A (zh) 1996-03-27
JP3217557B2 (ja) 2001-10-09
KR950013021A (ko) 1995-05-17

Similar Documents

Publication Publication Date Title
CN1175824A (zh) 具有减少谐波失真的开关电容数字--模拟变换器
CN1108445A (zh) 模拟滤波器电路和采用该电路的半导体集成电路器件
WO1996012349A1 (en) Differential comparator circuit
CN1119733C (zh) 能阻止在电路输出端出现尖峰的恒压电路
CN1223729A (zh) 电压至电流转换器
CN1048123C (zh) 电压限幅器电路
CN1694354A (zh) 用于自激振荡差分反馈d－级放大器的方法和装置
US6781459B1 (en) Circuit for improved differential amplifier and other applications
US8532313B2 (en) Audio processing system for an audio output device
CN1107374C (zh) 互阻抗函数的产生方法及集成电路
CN1200383C (zh) 模拟乘法电路和可变增益放大电路
CN1186885C (zh) 差分线路驱动器
CN1930775A (zh) 导频信号检测电路与配备该电路的半导体集成电路
CN104811181A (zh) 一种带有输入偏置和有源滤波的电流电压转换电路及方法
US5128631A (en) Operational amplifier having improved slew rate
CN2849790Y (zh) 提高低频电源抑制比的辅助电路、电压调节器和电路装置
JPS5824068B2 (ja) ビデオ増幅装置
JPS61176205A (ja) 演算増幅器
CN112578838A (zh) 可调可编程高电压基准单元电路和可调高压电压基准源
CN1288606A (zh) 检波电路
CN1324806C (zh) 放大电路
CN1025093C (zh) 一种互补共模稳流复合射极电压跟随器
CN210867605U (zh) 功率放大器
DE4410498A1 (de) Leistungsverstärker
CN1941617A (zh) 用于信号处理系统的电压控制放大器

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20000105

Termination date: 20130930