CN1200383C - 模拟乘法电路和可变增益放大电路 - Google Patents

模拟乘法电路和可变增益放大电路 Download PDF

Info

Publication number
CN1200383C
CN1200383C CN01119541.XA CN01119541A CN1200383C CN 1200383 C CN1200383 C CN 1200383C CN 01119541 A CN01119541 A CN 01119541A CN 1200383 C CN1200383 C CN 1200383C
Authority
CN
China
Prior art keywords
transistor
emitter
resistance
transistorized
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN01119541.XA
Other languages
English (en)
Other versions
CN1326164A (zh
Inventor
天野泰宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
OPTICAL WIRELESS TECHNOLOGY Co Ltd
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1326164A publication Critical patent/CN1326164A/zh
Application granted granted Critical
Publication of CN1200383C publication Critical patent/CN1200383C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/16—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division
    • G06G7/163—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division using a variable impedance controlled by one of the input signals, variable amplification or transfer function

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

第一模拟差动信号(V1p)和(V1n)分别施加到由晶体管(Q1)到(Q4)构成的两组差动对的共连基极。(Q11)和(Q12)的集电极连接到这些差动对相应共连发射极。并联谐振电路连接到晶体管(Q11)和(Q12)相应的发射极，二发射极之间连接电阻(R15)。输入电路(101)和(102)分别连接到晶体管(Q11)和(Q12)的基极。第二模拟差动信号(V2p)和(V2n)输入到输入电路(101)和(102)。晶体管的纵向叠加级数为2级，该模拟乘法电路可在低电源电压下工作。

Description

模拟乘法电路和可变增益放大电路
技术领域
本发明总的来说涉及模拟乘法电路和可变增益放大电路。具体地讲，本发明涉及一种使无线电设备的调制/解调电路中的两个模拟信号相乘以对相乘的模拟信号进行频率转换的模拟乘法电路，还涉及一种可变增益放大电路。
背景技术
最近，无线电设备当中使用了大量用于处理高频(射频)信号的电路，特别地，这些无线电设备中采用了大量的如放大器和频率转换器的电路。另一方面，工作这些电路所需的电源电压也逐步降低。例如，几年前，电源电压VCC通常选4.8V。在当前的无线电设备中，电源电压VCC通常选2.6V。
图9是由双极晶体管构成的常规双均衡型模拟乘法电路(吉尔伯特单元混频器(Gilbert cell mixer))的电路图。在此模拟乘法电路中，第一模拟差动信号V1P和V1N分别施加到采用晶体管Q1到Q4的两组差动对(differentialpairs)Q1-Q2和Q3-Q4中的晶体管Q2和Q3的共基极及Q1和Q4的共基极上。晶体管Q1的集电极连接到晶体管Q3的集电极上以形成一个输出端VOP，晶体管Q2的集电极连接到晶体管Q4的集电极上以形成一个输出端VON。并且这些集电极又通过负载电阻R1和R2连接到电源电压VCC上。晶体管Q5和Q6的集电极分别连接到差动对Q1-Q2的发射极和差动对Q3-Q4的发射极上。第二模拟差动信号V2p和V2n分别施加到晶体管Q5和Q6的基极上。晶体管Q5的发射极和晶体管Q6的发射极分别连接到晶体管Q7的集电极和晶体管Q8的集电极上，构成了一个电流值为Ics的电流源。一个能够线性化第二模拟信号输入单元的反馈电阻Re连接在晶体管Q5和Q6的发射极之间。偏压Vb施加到晶体管Q7和Q8的基极上。
现在假定晶体管Q5基极-发射极间的电压为Vbe5，并且晶体管Q6基极-发射极间的电压为Vbe6，则构成第一差动放大器的晶体管Q5的输出电流I3和晶体管Q6的输出电流I4分别用下面的公式(1)和(2)表示：
I3＝ICS+(V2p-V2n-Vbe5+Vbe6)/Re....(1)
I4＝ICS-(V2p-V2n-Vbe5+Vbe6 )/Re....(2)
结果输出电流2*ΔI＝I3-I4可以用下面的公式(3)表示：
2*ΔI＝I3-I4
＝2*(V2p-V2n-Vbe5+Vbe6)/Re
＝2*{V2p-V2n+Vt*In(I4/I3)}/Re....(3)
注意，假设晶体管Q5和Q6基极和发射极之间的电压为：
Vbe5＝Vt*In(I3/Is)，
Vbe6＝Vt*In(I4/Is)
此外，假设流经负载电阻R1的电流是I1，流经负载电阻R2的电流是I2，并且符号Vt表示热电压，则如果基极电流忽略不计，差动输出I1-I2可以用下面给出的公式(4)表示：
I1-I2＝2*ΔI*tan h{(V1p-V1n)/2Vt}
＝2*{V2p-V2n+Vt*In(I4/I3)}/Re*tan h{(V1p-V1n)/2Vt}...(4)
此外，当V1p-V1n＜＜Vt时，下述公式可以化简为：
tan h{(V1p-V1n)/2Vt}＝(V1p-V1n)/2Vt
然后，如下面的公式(5)所示，两个信号相乘：
I1-I2＝2*{(V2p-V2n)+Vt*In(I4/I3)}/Re*(V1p-V1n)/2Vt...(5)
在图9所示的常规电路中，晶体管的纵性叠加级总数为3级。因此，在使用双极硅晶体管的情况下所需的最小电源电压Vcc(最小)必须大于或等于2.6V，以便使晶体管基极和发射极之间电压以及输入/输出信号的幅值电压由于电源电压Vcc(最小)安全可靠。
然而，当电源电压低于或等于2.6V时，常规模拟乘法电路无法工作，所以常规的模拟乘法电路有这样的问题，即这种模拟乘法电路无法用于当前的电源电压为2.6V的无线电设备。
发明内容
本发明用来解决上述问题，因此本发明的目的在于提供一种能在低于或等于2.6V的低电源电压下按高线性状态工作的模拟乘法电路。
为了解决上述问题，根据本发明的模拟乘法电路的特征在于，它包括：由第一晶体管和第二晶体管构成的第一差动对，它们的发射极互相连接在一起；由第三晶体管和第四晶体管构成的第二差动对，它们的发射极互相连接在一起；连接到第二和第三晶体管共连基极上的第一输入端；连接到第一和第四晶体管共连基极上的第二输入端；连接到第一和第三晶体管的共连集电极上的第一输出端；连接到第二和第四晶体管的共连集电极上的第二输出端；连接在第一输出端和电源之间的第一电阻；连接在第二输出端和电源之间的第二电阻；集电极连接到第一差动对的共连发射极上的第五晶体管；集电极连接到第二差动对的共连发射极上的第六晶体管；连接在第五晶体管的发射极和地之间的第三电阻；连接在第六晶体管的发射极和地之间的第四电阻；连接到第五晶体管基极上的第一输入装置；以及连接到第六晶体管基极上的第二输入装置；其中：第一输入装置配置有第一电流发生装置、由第五晶体管和第七晶体管构成的第一电流镜装置、连接在第七晶体管的发射极和地之间的第五电阻，以及连接到第七晶体管发射极上的第三输入端；第二输入装置配置有第二电流发生装置、由第六晶体管和第八晶体管构成的第二电流镜装置、连接在第八晶体管的发射极和地之间的第六电阻；连接到第八晶体管的发射极上的第四输入端。由于采用了这样一种电路设计，模拟乘法电路能够在低电源电压情况下工作。
本发明还提供一种可变增益放大电路，包括：由第一晶体管和第二晶体管构成的第一差动对，所述晶体管的发射极互相连接在一起；由第三晶体管和第四晶体管构成的第二差动对，所述晶体管的发射极互相连接在一起；连接到所述第二和第三晶体管的共连基极上的第一输入端；连接到所述第一和第四晶体管的共连基极上的第二输入端；连接到所述第一晶体管集电极上的第一输出端；连接到所述第四晶体管集电极上的第二输出端；连接在所述第一输出端和电源之间的第一电阻；连接在所述第二输出端和电源之间的第二电阻；集电极连接到所述第一差动对的共连发射极上的第五晶体管；集电极连接到所述第二差动对的共连发射极上的第六晶体管；连接在所述第五晶体管的发射极和地之间的第三电阻；连接在所述第六晶体管的发射极和地之间的第四电阻；连接到第五晶体管基极上的第一输入装置；以及连接到第六晶体管基极上的第二输入装置；其中：所述第二和第三晶体管的集电极连接到电源，所述第一输入装置配置有第一电流发生装置、由第五晶体管和第七晶体管构成的第一电流镜装置、连接在第七晶体管的发射极和地之间的第五电阻，以及连接到第七晶体管发射极上的第三输入端；以及第二输入装置配置有第二电流发生装置、由第六晶体管和第八晶体管构成的第二电流镜装置、连接在第八晶体管的发射极和地之间的第六电阻以及连接到第八晶体管的发射极上的第四输入端。
附图说明
图1是根据本发明第一个实施例的模拟乘法电路的电路图。
图2是根据本发明第二个实施例的模拟乘法电路的电路图。
图3是根据本发明第三个实施例的模拟乘法电路的电路图。
图4是根据本发明第四个实施例的模拟乘法电路的电路图。
图5是根据本发明第一个实施例的可变增益放大电路的电路图。
图6是根据本发明第二个实施例的可变增益放大电路的电路图。
图7是根据本发明第三个实施例的可变增益放大电路的电路图。
图8是根据本发明第四个实施例的可变增益放大电路的电路图。
图9是常规模拟乘法电路的电路图。
具体实施方式
参考图1到图8，对本发明的各个实施例进行详细描述。
(第一个实施例)
本发明的第一个实施例是其中配置有电流镜电路的输入电路设置在吉尔伯特单元型乘法电路当中的模拟乘法电路，晶体管的纵向叠加级总数选为2级。
图1的电路图所示的是根据本发明第一个实施例的模拟乘法电路。应当注意，此模拟乘法电路中可以用相同的标号来表示与已有技术相同的操作/功能元件。在图1中，第一模拟差动信号V1p和第一模拟差动信号V1n分别施加到由晶体管Q1到Q4构成的两组差动对Q1-Q2和Q3-Q4的基极上。晶体管Q1的集电极连接到晶体管Q3的集电极上，形成一输出端Vop，晶体管Q2的集电极连接到晶体管Q4的集电极上，形成一输出端Von。这些集电极通过负载电阻R1和R2连接到电源电压Vcc上。晶体管Q5和Q6的集电极分别连接到差动对Q1-Q2和差动对Q3-Q4的发射极上。
晶体管Q11和Q12的发射极分别通过电阻R11和R13接地。晶体管Q11和Q12的基极分别连接到输入电路101和另一输入电路102上。输入电路101和输入电路102由电流源Ics1和Ics2、晶体管Q12和Q14、电阻R12和R14构成。还假设电流源Ics1或电流源Ics2的电流选为“Ics”。晶体管Q12和Q14的发射极形成输入端V1p和另一输入端V1n，并且通过电阻R12和另一电阻R14接地。晶体管Q12和Q11构成一个电流镜电路，晶体管Q13和Q14构成一个电流镜电路。这些晶体管Q12/Q11/Q13/Q14的功能是设置晶体管Q11和Q13偏压以传输输入信号。
参考图1，对根据本发明的第一个实施例的、采用上述电路结构的模拟乘法电路的操作进行描述。首先对输入电路101和输入电路102的操作进行描述。输入电路101和输入电路102由晶体管Q11和Q12组成的电流镜电路以及由晶体管Q13和Q14组成的电流镜电路构成。这些电流镜电路设置了晶体管Q11和Q13偏置电流。
在输入端V1p和V1n没有输入信号的情况下，假设晶体管的电流放大倍数“hfe”非常大，则流经晶体管Q11和Q13的电流Ics，晶体管Q11的偏置电流I13和晶体管Q14的偏置电流I14的之间关系可以用下面的公式(6)和(7)来表示：
Ics*R12+Vt*In(Ics/Is)＝I13*R11+Vt*In(I13/Is)...(6)
Ics*R14+Vt*In(Ics/Is)＝I14*R13+Vt*In(I14/Is)...(7)
另外，当信号输入到输入端V1p和V1n时，由于流经晶体管Q12和Q14的集电极电流由电流源Ics来决定，所以晶体管Q12和Q14起到缓冲器的作用。这时输入端V2p的输入阻抗变成晶体管Q12动态电阻re12和电阻R12之间的并联阻抗，输入端V2n的输入阻抗变成晶体管Q14动态电阻re14和电阻R14之间的并联阻抗。因此晶体管Q11和Q13的偏置电流可以由此输入电路设置。此外输入端V2p的输入阻抗和输入端V2n的输入阻抗也可由此输入电路确定。
然后，计算出晶体管Q11的输出电流I13和晶体管Q14的输出电流I14，晶体管Q11和晶体管Q14构成连接到输入电路101和输入电路102的差动放大器。现在假设晶体管Q11的基极-发射极间电压是Vbe11，晶体管Q13基极-发射极间电压是Vbe13，构成另一差动放大器的晶体管Q11的输出电流I13和晶体管Q13的输出电流I14可以用下面公式(8)和(9)来表示：
I13＝{V2p+Vt*In(Ics/I13)}/R11...(8)
I14＝{V2n+Vt*In(Ics/I14)}/R13...(9)
因此，在电阻值设定为R11＝R13的情况下，第一差动放大器的输出电流2*ΔI＝I13-I14可以用下面的公式(10)表示：
2*ΔI＝I13-I14
＝{(V2p-V2n)+Vt*In(I14/I13)}/R11...(10)
与已有技术相同的是，此差动电流输入到由晶体管Q1-Q2和晶体管Q3-Q4构成的差动电路中。因此当忽略基极电流时，从负载电阻R1和R2输出的差动电流“I11-I12”可以用下面的公式(11)表示：
I11-I12＝2*ΔI*tan h{(V1p-V1n)/2Vt}
＝{(V2p-V2n)+Vt*In(I14/I13)}/R11*tan h{(V1p-V1n)/2Vt}...(11)
而且，当V1p-V1n＜＜Vt时，下面的等式是成立的：
tan h{(V1p-V1n)/2Vt}＝(V1p-V1n)/2Vt
接着两个信号进行相乘，如下面公式(12)表示：
I11-I12＝{(V2p-V2n)+Vt*In(I14/I13)}/R11*(V1p-V1n)/2Vt...(12)
如前所述，可以得到两个模拟信号之间的乘法输出。由于纵向叠加的晶体管的总级数为2级，假设所用的是双极硅晶体管，即使当双极硅晶体管的基极-发射极间电压和输入/输出信号的幅值电压部分受限制(secure)，此模拟乘法电路也可以在电源电压Vcc＝2.0V的情况下工作。
此外，为了抑制晶体管Q11和晶体管Q13非线性特性造成的不利影响，即使在晶体管Q11和晶体管Q13集电极电流增加的情况下，可以根据输入电路101和102的电流源Ics1和Ics2以及电阻R12和R14任意设置集电极电流。
可以理解，与已有技术相比，本实施例模拟乘法电的耗电量仅增加了电流源Ics1和Ics2的电流。由于电流源的电流值可以通过改变电阻R12和R14来自由设置，所以可以抑制耗电量的增加。
如图5中所示，当晶体管Q2的集电极和晶体管Q3的集电极连接到电源电压上时，由于增益是根据输入信号V1p和输入信号V1n之间的压差进行控制的，所以这种可变增益放大电路可以这样构成，即按照所需的增益放大输入信号V2p和输入信号V2n。在这种情况下，由此可变增益放大电路可以实现上述模拟乘法电路的相似效果。
如前所述，根据本发明的第一个实施例，在吉尔伯特单元型模拟乘法电路中使用了由电流镜电路构成的输入电路，按照2级实现纵向叠加晶体管级数。因此最小电源电压可以为2.0V。
(第二个实施例)
本发明的第二个实施例涉及这样一种模拟乘法放大电路，其特征在于在晶体管纵向叠加级数选为2级的吉尔伯特单元型模拟乘法电路中的由电流镜电路组成的输入电路中设置了一个基极电流补偿电路。
图2的电路图所示的是根据本发明第二个实施例的模拟乘法电路。应当注意，常规模拟乘法电路中所示的相同的标号可以用来表示第二模拟乘法电路中的相同操作/功能元件。在图2中，与图1所示第一个实施例的不同点在于：为了补偿流经输入电路101和输入电路102电流镜电路的基极电流，另外使用了晶体管Q15和晶体管Q16。这些电流镜像电路配置有晶体管Q12和Q11以及晶体管Q13和Q14。
现在参考图2，对根据本发明的第二个实施例的采用上述结构的模拟乘法电路的操作进行描述。在第一个实施例中，由于晶体管Q11和Q13的非线性特性，对乘法电路的失真特性造成了极大的不利影响。为了抑制这种不利影响，需要增大晶体管Q11和晶体管Q12的集电极电流。在这种情况下，在由晶体管Q11/Q12与Q13/Q14构成的输入电路101和输入电路102的电流镜电路中，不能忽略晶体管的基极电流的不利影响。
在本发明的第二个实施例中，加入用来补偿基极电流的晶体管Q15和Q16，以减少第一个实施例中输入电路101和102所用的电流镜电路基极电流的不利影响。因此第二个实施例的工作与第一个实施例的工作相似，具有相同的功能。
如上所述，与第一个实施例相同，当最小电源电压Vcc(最小)选为2.0V时，可以获得两个模拟信号的乘积输出。此外为了抑制晶体管Q11和Q13的非线性特性的不利影响，即使在晶体管Q11和晶体管Q13的集电极电流增加的情况下，由电流镜电路基极电流引起的不利影响可以减少，并且模拟乘法电路中的畸变特性可以得到改善。
同样如图6中所示，当晶体管Q2的集电极和晶体管Q3的集电极连接到电源电压上时，由于增益是基于输入信号V1p和输入信号V1n之间的压差进行控制的，所以这种可变增益放大电路可以这样配置，即能按所需增益放大输入信号V2p和输入信号V2n。同样在这种情况下，此可变增益放大电路可以实现由上述模拟乘法电路所实现的相似效果。
如前所述，根据本发明的第二个实施例，由于该模拟乘法电路以这样一种方式构成，即与晶体管纵向叠加级数为2级的吉尔伯特单元型模拟乘法电路相比，在由电流镜电路构成的输入电路中采用基极电流补偿电路，所以在改进失真特性的同时抑制了非线性特征的不利影响。当电源电压Vcc(最小)的最小值选为2.0V时，可以获得两个模拟信号之间的乘积输出。
(第三个实施例)
根据本发明第三个实施例的模拟乘法电路是这样一种吉尔伯特单元型模拟乘法电路，其特征在于，晶体管的纵向叠加级数为2级，并且差动放大电路的发射极电阻器由电感构成。
图3是根据本发明第三个实施例的模拟乘法电路结构的电路图。应当注意在第二模拟乘法电路中可以采用与常规模拟乘法电路中所用的相同参考标号来表示相同的操作/功能元件。在图3中，与图2中所示的第二个实施例差别点在于：分别用电感L11和电感L13来代替连接到晶体管Q11和晶体管Q13的发射极上的电阻R11和电阻R13。
参考图3，对本发明第三实施例的采用上述结构的模拟乘法电路的操作进行说明。输入电路201和输入电路202以与第二实施例中相同的方式进行设置，并且具有同样的功能和同样的性能。假设电感器L11的阻抗为“Z11”，且电感器L13的阻抗为“Z13”，则在高频范围内构成差动放大器的晶体管Q11和Q13的输出电流I13和I14可以用下面的公式(13)和(14)来表示。
I13＝{V2p+Vt*In(Ics/I13)}/Z11...(13)
I14＝{V2n+Vt*In(Ics/I14)}/Z13...(14)
因此，在选择阻抗值Z11＝Z13的情况下，第一差动放大器的输出电流2*ΔI＝I13-I14可以用下面的公式(15)表示：
2*ΔI＝I13-I14
＝{(V2p-V2n)+Vt*In(I14/I13)}/Z11...(15)
与已有技术相同，此差动电流流入到由晶体管Q1-Q2和晶体管Q3-Q4构成的差动电路中。因此当基极电流忽略不计时，从负载电阻R1和R2输出的差动电流“I11-I12”可以用下面的公式(16)表示：
I11-I12＝2*ΔI*tan h{(V1p-V1n)/2Vt}
＝{(V2p-V2n)+Vt*In(I14/I13)}/Z11*tan h{(V1p-V1n)/2Vt}...(16)
而且，当V1p-V1n＜＜Vt时，下面的等式是成立的：
tan h{(V1p-V1n)/2Vt}＝(V1p-V1n)/2Vt
接着两个信号之间进行相乘，如下面公式(17)所示：
I11-I12＝{(V2p-V2n)+Vt*In(I14/I13)}/Z11*(V1p-V1n)/2Vt...(17)
如前所述，当通过电感L11和L13的直流压降消除，而且电源电压进一步下降时，可以获得两个模拟信号之间的乘法输出。
同样如图7中所示，当晶体管Q2的集电极和晶体管Q3的集电极连接到电源电压上时，由于增益是根据输入信号V1p和输入信号V1n之间的压差进行控制的，所以这种可变增益放大电路可以设置成能够按所需的增益放大输入信号V2p和输入信号V2n。此外在这种情况下，用此可变增益放大电路能够实现由上述模拟乘法电路所实现的同样的技术效果。
如前所述，根据本发明的第三个实施例，与晶体管纵向叠加总级数为2级的吉尔伯特单元型模拟乘法电路相对比，在此模拟乘法电路中用电感代替了差动放大电路的发射极电阻，所以当最小电源电压Vcc(最小)低于2.0V时，可以获得两个模拟信号之间的乘积输出。
(第四个实施例)
根据本发明第四个实施例的模拟乘法电路是这样一种吉尔伯特单元型模拟乘法电路，其特征在于晶体管的纵向叠加的级数选为2级，并且一个并联谐振电路连接到构成差动放大电路的晶体管的发射极上。
图4是根据本发明第四个实施例的模拟乘法电路的电路图。应当注意，在第四个模拟乘法电路中采用与常规模拟乘法电路中同样的参考标号来表示相同的操作/功能元件。在图4中，与图3中所示的第三实施例相比，该第四实施例的模拟乘法电路的不同点在于，电容C11和C12并联连接到两个电感L11和L13上，这两个电感连接到构成差动放大电路的晶体管Q11和Q13的发射极上。而且，在晶体管Q11和Q13的发射极之间加入电阻R15。
参考图4，对根据本发明第四个实施例的、采用上述结构的模拟乘法电路的操作进行说明。输入电路201和输入电路202与第三实施例中的设置方式相同，并且具有同样的功能和同样的性能。由于采用了由电感L11/L13和电容C11/C12构成的并联谐振电路，所以在所需频率下，阻抗可以是无限大值，而在除该所需频率以外的其它任何频率下阻抗基本为零。这些电感L11/L13和电容C11/C12连接到晶体管Q11和Q13的发射极上，晶体管Q11和Q13构成连接到输入电路201和输入电路202上的差动放大器。因此根据第四实施例的模拟乘法电路的偏置电流可以以与第三实施例相同的方式设置。此外由于在所需频率下，阻抗可变为无限大值，因此可以以与已有技术同样的方式，基于连接在晶体管Q11和Q13发射极之间的电阻R15来确定差动放大电路的输出电流。此时输出电流可以用下述公式(18)表示：
2*ΔI＝I13-I14
＝2*{V2p-V2n+Vt*In(I14/I13)}/R15...(18)
此公式(18)是通过用电阻R15来代替常规模拟乘法电路中所用差动放大电路输出电流中的电阻Re而获得的。
与常规的模拟乘法电路相同，现在假设流经负载电阻R1的电流是“I11”，流经负载电阻R2的电流是“I12”，并且符号“Vt”指示热电压，差动输出电流“I11-I12”可以用下面的公式(19)表示，基极电流忽略不计：
I11-I12＝2*{(V2p-V2n)+Vt*In(I14/I13)}/R15*{(V1p-V1n)/2Vt}...(19)
如前所述，可以获得两个模拟信号之间的乘法输出。与第三实施例相比，依照第四实施例的模拟乘法电路，可以忽略连接到晶体管Q11和Q13发射极上的阻抗，此外，由于是根据电阻R15来确定晶体管Q11和Q13的差动输出电路，所以能够改进晶体管Q11和Q13的线性特性(线性度)。
此外，如图8中所示，当晶体管Q2的集电极和晶体管Q3的集电极连接到电源电压上时，由于增益是根据输入信号V1p和输入信号V1n之间的压差进行控制的，所以这种可变增益放大电路可以按所需增益放大输入信号V2p和输入信号V2n。同样，在这种情况下，用此可变增益放大电路能够实现由上述模拟乘法电路所实现的同样的技术效果。
如前所述，根据本发明的第四个实施例，在晶体管的纵向叠加级数为2级的吉尔伯特单元型模拟乘法电路中，并联谐振电路连接到构成差动放大电路的晶体管的发射极上。因此，能够提高线性度。
此外应当注意，本发明的实施例中采用的是双极晶体管。除此之外，只要元件具有与双极晶体管同样的功能，也可以采用任何其他的电子器件例如FET和MOS晶体管。另外，输入电路101、102、201和202的电路结构仅仅是作为示例性的电路结构。如果任何其他的电路具有同样的功能，也可以采用等效这些电路。另外，当采用本发明的模拟乘法电路和可变增益放大电路时，可以设置频率转换装置、通讯终端装置和基站装置。同样，这种采用通讯终端装置和基站装置的通讯系统可以通过采用上述模拟乘法电路和可变增益放大电路来形成。此外由于模拟乘法电路和可变增益放大电路可以在低电源电压状态下工作，能够减少总的功耗。
从前面的描述中可以清楚地看出，本发明的模拟乘法电路是这样一种模拟乘法电路，它包括：由第一晶体管和第二晶体管构成的第一差动对，它们的发射极互相共连在一起；由第三晶体管和第四晶体管构成的第二差动对，它们的发射极互相共连在一起；连接到第二和第三晶体管共连基极上的第一输入端；连接到第一和第四晶体管共连基极上的第二输入端；连接到第一和第三晶体管的共连集电极上的第一输出端；连接到第二和第四晶体管的共连集电极上的第二输出端；连接在第一输出端和电源之间的第一电阻；连接在输出端和电源之间的第二电阻；集电极连接到第一差动对的共连发射极上的第五晶体管；集电极连接到第二差动对的共连发射极上的第六晶体管；连接在第五晶体管的发射极和地之间的第三电阻；连接在第六晶体管的发射极和地之间的第四电阻；连接到第五晶体管基极上的第一输入装置；以及连接到第六晶体管基极上的第二输入装置；其中：第一输入装置配置有第一电流发生装置、由第五晶体管和第七晶体管构成的第一电流镜装置、连接在第七晶体管的发射极和地之间的第五电阻、以及连接到第七晶体管发射极上的第三输入端；第二输入装置配置有第二电流发生装置、由第六晶体管和第八晶体管构成第二电流镜装置、连接在第八晶体管的发射极和地之间的第六电阻以及连接到第八晶体管的发射极上的第四输入端。由于采用了这样一种电路设计，模拟乘法电路能够在低电源电压情况下工作。因此，晶体管的纵向叠加总级数为2级。可以达到下面的效果。即，即使当晶体管的基极-发射极间电压和输入/输出信号的幅值电压部分受限制时，在使用双极硅晶体管的情况下，最小电源电压值Vcc(最小)可以为2.0V。因此此模拟乘法电路能够在低电源电压下工作。
由于此模拟乘法电路设置成在第一电流镜装置中采用第九晶体管来补偿基极电流；在第二电流镜装置中采用第十晶体管来补偿基极电流，所以能够实现以下技术效果。即即使在为了抑制乘法电路失真特性而增大晶体管集电极电流的情况下，也能减少由电流镜电路的基极电流所产生的不利影响。
另外，由于此模拟乘法电路设置成用第一电感来代替第三电阻，用第二电感来代替第四电阻，所以会有这样的技术效果，即可以消除由电阻产生的直流压降，还能使电源电压下降。
此外，由于此模拟乘法电路进一步包括：连接在第五晶体管和第六晶体管发射极之间的第二电阻；并联连接到第一电感上的第一电容；以及并联连接到第二电感上的第二电容，所以会有这样的技术效果，即能够提高模拟乘法电路的线性度。

Claims (13)

1.一种模拟乘法电路，包括：
由第一晶体管和第二晶体管构成的第一差动对，所述晶体管的发射极互相连接在一起；
由第三晶体管和第四晶体管构成的第二差动对，所述晶体管的发射极互相连接在一起；
连接到所述第二和第三晶体管的共连基极上的第一输入端；
连接到所述第一和第四晶体管的共连基极上的第二输入端；
连接到所述第一和第三晶体管的共连集电极上的第一输出端；
连接到所述第二和第四晶体管的共连集电极上的第二输出端；
连接在所述第一输出端和电源之间的第一电阻；
连接在所述第二输出端和电源之间的第二电阻；
集电极连接到所述第一差动对的共连发射极上的第五晶体管；
集电极连接到所述第二差动对的共连发射极上的第六晶体管；
连接在所述第五晶体管的发射极和地之间的第三电阻；
连接在所述第六晶体管的发射极和地之间的第四电阻；
连接到第五晶体管基极上的第一输入装置；以及
连接到第六晶体管基极上的第二输入装置；
其中：
所述第一输入装置配置有第一电流发生装置、由第五晶体管和第七晶体管构成的第一电流镜装置、连接在第七晶体管的发射极和地之间的第五电阻，以及连接到第七晶体管发射极上的第三输入端；以及
第二输入装置配置有第二电流发生装置、由第六晶体管和第八晶体管构成第二电流镜装置、连接在第八晶体管的发射极和地之间的第六电阻以及连接到第八晶体管的发射极上的第四输入端。
2.根据权利要求1所述的模拟乘法电路，其特征在于：
在所述的第一电流镜装置中，采用第九晶体管来补偿基极电流；并且
在所述的第二电流镜装置中，采用第十晶体管来补偿基极电流。
3.根据权利要求2所述的模拟乘法电路，其特征在于：
所述第三电阻用第一电感来代替；并且
所述第四电阻用第二电感来代替。
4.根据权利要求3所述的模拟乘法电路，其特征在于：
所述的模拟乘法电路进一步包括：
连接在所述第五晶体管的发射极和所述第六晶体管的发射极之间的第七电阻；
并联连接到所述第一电感上的第一电容；和
并联连接到所述第二电感上的第二电容。
5.一种可变增益放大电路，包括：
由第一晶体管和第二晶体管构成的第一差动对，所述晶体管的发射极互相连接在一起；
由第三晶体管和第四晶体管构成的第二差动对，所述晶体管的发射极互相连接在一起；
连接到所述第二和第三晶体管的共连基极上的第一输入端；
连接到所述第一和第四晶体管的共连基极上的第二输入端；
连接到所述第一晶体管集电极上的第一输出端；
连接到所述第四晶体管集电极上的第二输出端；
连接在所述第一输出端和电源之间的第一电阻；
连接在所述第二输出端和电源之间的第二电阻；
集电极连接到所述第一差动对的共连发射极上的第五晶体管；
集电极连接到所述第二差动对的共连发射极上的第六晶体管；
连接在所述第五晶体管的发射极和地之间的第三电阻；
连接在所述第六晶体管的发射极和地之间的第四电阻；
连接到第五晶体管基极上的第一输入装置；以及
连接到第六晶体管基极上的第二输入装置；
其中：所述第二和第三晶体管的集电极连接到电源，
所述第一输入装置配置有第一电流发生装置、由第五晶体管和第七晶体管构成的第一电流镜装置、连接在第七晶体管的发射极和地之间的第五电阻，以及连接到第七晶体管发射极上的第三输入端；以及
第二输入装置配置有第二电流发生装置、由第六晶体管和第八晶体管构成的第二电流镜装置、连接在第八晶体管的发射极和地之间的第六电阻以及连接到第八晶体管的发射极上的第四输入端。
6.根据权利要求5所述的可变增益放大电路，其特征在于：
在所述的第一电流镜装置中，采用第九晶体管来补偿基极电流；并且
在所述的第二电流镜装置中，采用第十晶体管来补偿基极电流。
7.根据权利要求6所述的可变增益放大电路，其特征在于：
所述第三电阻用第一电感来代替；并且
所述第四电阻用第二电感来代替。
8.根据权利要求7所述的可变增益放大电路，其特征在于：
所述的可变增益放大电路进一步包括：
连接在所述第五晶体管的发射极和所述第六晶体管的发射极之间的第七电阻；
并联连接到所述第一电感上的第一电容；和
并联连接到所述第二电感上的第二电容。
9.一种频率转换装置，包括：
权利要求1-4中任何一个权利要求所述的模拟乘法电路。
10.一种通讯终端设备，包括：
权利要求9中所述的频率转换装置。
11.一种通讯终端设备，包括：
权利要求5-8中任何一个权利要求所述的可变增益放大电路。
12.一种基站装置，包括：
权利要求9中所述的频率转换装置。
13.一种基站装置，包括：
权利要求5-8中任何一个权利要求所述的可变增益放大电路。
CN01119541.XA 2000-05-30 2001-05-29 模拟乘法电路和可变增益放大电路 Expired - Fee Related CN1200383C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP160841/2000 2000-05-30
JP2000160841A JP2001344559A (ja) 2000-05-30 2000-05-30 アナログ乗算回路および可変利得増幅回路

Publications (2)

Publication Number Publication Date
CN1326164A CN1326164A (zh) 2001-12-12
CN1200383C true CN1200383C (zh) 2005-05-04

Family

ID=18664970

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01119541.XA Expired - Fee Related CN1200383C (zh) 2000-05-30 2001-05-29 模拟乘法电路和可变增益放大电路

Country Status (5)

Country Link
US (1) US6437631B2 (zh)
EP (1) EP1160717A1 (zh)
JP (1) JP2001344559A (zh)
CN (1) CN1200383C (zh)
CA (1) CA2349019A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10132802A1 (de) * 2001-07-06 2002-11-14 Infineon Technologies Ag Multipliziererschaltung
US6657494B2 (en) * 2001-09-28 2003-12-02 International Business Machines Corporation Variable gain mixer-amplifier with fixed DC operating voltage level
JP3974774B2 (ja) * 2001-12-11 2007-09-12 日本テキサス・インスツルメンツ株式会社 マルチプライヤ
CA2375438A1 (en) * 2002-03-08 2003-09-08 Sirific Wireless Corporation Improvements to a high linearity gilbert i q dual mixer
US7672659B2 (en) * 2002-04-04 2010-03-02 Telefonaktiebolaget L M Ericsson (Publ) Mixer with feedback
EP1557949A1 (en) * 2004-01-23 2005-07-27 Matsushita Electric Industrial Co., Ltd. Low-noise differential bias circuit and differential signal processing apparatus
US7268608B2 (en) * 2005-08-18 2007-09-11 Linear Technology Corporation Wideband squaring cell
US7577418B2 (en) * 2006-07-18 2009-08-18 United Microelectronics Corp. Sub-harmonic mixer and down converter with the same
CN101877044B (zh) * 2010-05-21 2013-02-27 西安电子科技大学 总谐波失真优化模拟乘法器
CN103106063B (zh) * 2013-02-26 2015-12-02 电子科技大学 一种模拟乘除法运算电路
RU197011U1 (ru) * 2020-01-13 2020-03-24 Виктор Петрович Тарасов Множительное ядро четырехквадрантового аналогового перемножителя

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5196742A (en) 1992-06-26 1993-03-23 National Semiconductor Corporation Low voltage differential circuit
JP2740440B2 (ja) * 1993-01-14 1998-04-15 日本電信電話株式会社 アナログ乗算回路
US5379457A (en) * 1993-06-28 1995-01-03 Hewlett-Packard Company Low noise active mixer
JP2861795B2 (ja) * 1994-02-25 1999-02-24 日本電気株式会社 周波数逓倍回路
US5515014A (en) * 1994-11-30 1996-05-07 At&T Corp. Interface between SAW filter and Gilbert cell mixer
JP3118393B2 (ja) 1995-06-21 2000-12-18 シャープ株式会社 差動増幅回路
DE19645508A1 (de) * 1996-11-05 1998-05-07 Philips Patentverwaltung Schaltungsanordnung zur Hochfrequenzpegelregelung
DE69814309T2 (de) * 1997-11-14 2004-04-01 Zarlink Semiconductor Ltd., Swindon Niederspannungsverstärker
US6073002A (en) * 1998-05-04 2000-06-06 Motorola Mixer circuit and communication device using the same
US6255889B1 (en) * 1999-11-09 2001-07-03 Nokia Networks Oy Mixer using four quadrant multiplier with reactive feedback elements
US6242964B1 (en) * 1999-11-15 2001-06-05 Christopher Trask Low-distortion lossless feedback double-balanced active mixers using linearity augmentation
US6300845B1 (en) * 2000-04-06 2001-10-09 Linear Technology Corporation Low-voltage, current-folded signal modulators and methods

Also Published As

Publication number Publication date
CA2349019A1 (en) 2001-11-30
US6437631B2 (en) 2002-08-20
EP1160717A1 (en) 2001-12-05
JP2001344559A (ja) 2001-12-14
US20010048336A1 (en) 2001-12-06
CN1326164A (zh) 2001-12-12

Similar Documents

Publication Publication Date Title
CN1200383C (zh) 模拟乘法电路和可变增益放大电路
CN107707217B (zh) 高dB增益的宽带变跨导六位有源移相器
CN1758533A (zh) 可变增益放大器
CN1909388A (zh) 放大器、使用该放大器的滤波器、以及无线电通信设备
CN1078780C (zh) 高增益放大器电路
CN1126244C (zh) 可变增益放大器电路
CN1719723A (zh) 改善线形的差动放大电路以及混频电路
CN1187894C (zh) 多级放大器
CN1619949A (zh) 放大器、以及使用该放大器的发射器和通讯装置
CN101056092A (zh) 具有可控的放大系数和输出阻抗的高速放大器和使用其的比较器
CN1290266C (zh) A/d转换器
CN1925318A (zh) 高频功率放大器
CN1582527A (zh) 有失真补偿的功率放大器模块
CN1381954A (zh) 动态范围宽的可小型化的发射器的检波电路
CN1578124A (zh) 差分放大器
CN1565076A (zh) 多相位压控振荡器
CN1267134A (zh) 有源滤波器电路
CN1806386A (zh) 输出功率检测电路
CN1714505A (zh) 具有线性分贝增益控制特性的连续可变增益射频驱动放大器
CN1130773C (zh) 函数发生电路
CN1144354C (zh) 变频器
CN1107374C (zh) 互阻抗函数的产生方法及集成电路
CN1481605A (zh) 混频电路
CN1369136A (zh) 放大器
JPH05315862A (ja) 増幅回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: OPTICAL WIRELESS TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD.

Effective date: 20141030

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20141030

Address after: texas

Patentee after: Optical Wireless Technology Co., Ltd.

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050504

Termination date: 20180529