JP2740440B2 - アナログ乗算回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、無線用送受信回路その
他に使用される変復調回路において、２つのアナログ信
号の乗算出力を得るアナログ乗算回路に関するものであ
る。

【０００２】

【従来の技術】従来の二重平衡形アナログ乗算回路（ギ
ルバートセルミキサ）のバイポーラトランジスタによる
構成例を図６に示す。トランジスタＱ１〜Ｑ４を用いた
２組の差動対Ｑ１−Ｑ２とＱ３−Ｑ４のベースには、第
１のアナログ差動信号Ｖ１ｐ，Ｖ１ｍが印加され、トラ
ンジスタＱ１とＱ４のコレクタとトランジスタＱ２とＱ
３のコレクタはそれぞれ結線されて出力端子Ｖ０ｍとＶ
０ｐを形成すると共に、負荷抵抗ＲＬ１とＲＬ２を介し
て電源Ｖｃｃ（電圧をも示すものとする）に接続され
る。差動対Ｑ１−Ｑ２とＱ３−Ｑ４のエミッタには、第
２のアナログ差動信号Ｖ２ｐ，Ｖ２ｍがベースに印加さ
れるトランジスタＱ１１とＱ１２のコレクタがそれぞれ
接続される。トランジスタＱ１１とＱ１２のエミッタは
電流値Ｉ０の電流源を形成するトランジスタＱ１５とＱ
１６のコレクタにそれぞれ接続されるとともに、トラン
ジスタＱ１１とＱ１２のエミッタ間には第２のアナログ
信号入力部を線形化するための帰還抵抗Ｒｅが接続され
る。トランジスタＱ１５とＱ１６のベースにはバイアス
電圧Ｖｂが印加され、エミッタはそれぞれ抵抗Ｒ１とＲ
２を介して接地される。負荷抵抗ＲＬ１とＲＬ２を流れ
る電流をそれぞれＩ１，Ｉ２とし、Ｖｔを熱電圧とする
と差動出力電流Ｉ１−Ｉ２はベース電流を無視して (1)
式で表現できる。

【０００３】 Ｉ１−Ｉ２＝ｔａｎｈ｛（Ｖ１ｐ−Ｖ１ｍ）／２Ｖｔ｝ ^* ２（Ｖ２ｐ−Ｖ２ｍ）／Ｒｅ ‥‥‥‥ (1) さらに、Ｖ１ｐ−Ｖ１ｍ＜＜Ｖｔのときは近似的に (2)
式が成立ち２つの信号間の乗算が行われる。

【０００４】 Ｉ１−Ｉ２＝｛（Ｖ１ｐ−Ｖ１ｍ）／２Ｖｔ｝ ^* ２（Ｖ２ｐ−Ｖ２ｍ）／Ｒｅ ‥‥‥‥ (2) 図６の例では、トランジスタの縦積み段数が３段となる
のでシリコンバイポーラトランジスタを適用する場合、
電源電圧Ｖｃｃは２．４Ｖ以上必要となり、２．４Ｖ以
下の低電源電圧化は不可能である。そこで、２．４Ｖ以
下の低電源電圧化を実現するために、図６の従来例から
電流源用のトランジスタを省略し、トランジスタの縦積
み段数を２段に減らした図７の例が提案されている。こ
れは、図６の構成からトランジスタＱ１５とＱ１６を省
略し、トランジスタＱ１１とＱ１２のエミッタに直接、
抵抗Ｒ１とＲ２を接続したものである。トランジスタＱ
１１とＱ１２を流れる電流は第２のアナログ差動信号Ｖ
２ｐとＶ２ｍにより決まるので定電流性は失われる。負
荷抵抗ＲＬ１とＲＬ２を流れる電流をそれぞれＩ１，Ｉ
２としＲ２＝Ｒ１とすると、差動出力電流Ｉ１−Ｉ２は
(3)式で表現できる。

【０００５】 Ｉ１−Ｉ２＝ｔａｎｈ｛（Ｖ１ｐ−Ｖ１ｍ）／２Ｖｔ｝ ^* ２（Ｖ２ｐ−Ｖ２ｍ）^* （２／Ｒｅ＋１／Ｒ１）‥‥ (3) さらに、Ｖ１ｐ−Ｖ１ｍ＜＜Ｖｔのときは近似的に (4)
式が成立ち、この例においても２つの信号間の乗算が実
現できる。

【０００６】 Ｉ１−Ｉ２＝｛（Ｖ１ｐ−Ｖ１ｍ）／２Ｖｔ｝ ^* （Ｖ２ｐ−Ｖ２ｍ）^* （２／Ｒｅ＋１／Ｒ１）‥‥‥ (4) 定電流源が省略されたために (3)， (4)式では抵抗Ｒ１
の逆数の項が加わっている。

【０００７】

【発明が解決しようとする課題】上述したように図６の
従来例ではトランジスタの縦積み段数が３段必要である
のでシリコンバイポーラトランジスタを適用する場合、
２．４Ｖ以下の低電源電圧化は不可能であるという問題
がある。

【０００８】また、図７の従来例では、トランジスタの
縦積み段数が２段で済むため２Ｖ程度までの低電源電圧
化は可能となるが、以下で述べるように定電流性が失わ
れたことによる線形性の劣化，伝達特性の非対称化等の
問題が生じる。

【０００９】(3)， (4)式で抵抗Ｒ１の逆数１／Ｒ１が
２／Ｒｅに加算されることは、エミッタにおける帰還量
（（２／Ｒｅ＋１／Ｒ１）^-1に比例）が等価的に減少す
ることを意味し、第２のアナログ信号入力部の線形性劣
化要因となる。また、トランジスタＱ１１とＱ１２を流
れる電流Ｉ３，Ｉ４は、トランジスタＱ１１，Ｑ１２の
ベースエミッタ間電圧をそれぞれＶｂｅ１１，Ｖｂｅ１
２とすると (5)， (6)式で与えられる。

【００１０】 Ｉ３＝（Ｖ２ｐ−Ｖｂｅ１１）／Ｒ１ ＋（Ｖ２ｐ−Ｖ２ｍ−Ｖｂｅ１１＋Ｖｂｅ１２）／Ｒｅ‥‥ (5) Ｉ４＝（Ｖ２ｍ−Ｖｂｅ１２）／Ｒ１ −（Ｖ２ｐ−Ｖ２ｍ−Ｖｂｅ１１＋Ｖｂｅ１２）／Ｒｅ‥‥ (6) ここで第１項はバイアス電流を、第２項は差動信号によ
る変化分を意味する。図６のように定電流源を持つ場
合、第１項に対応する項は一定値となる。しかし図７の
場合、定電流源を省いたために第１項が片側の信号電圧
（第２のアナログ差動信号Ｖ２ｐまたはＶ２ｍ）により
変化する。従って、伝達特性の非対称化が予測される。

【００１１】図８は直流伝達特性の回路シミュレーショ
ン結果である。電源電圧Ｖｃｃは２Ｖで、第１アナログ
信号をパラメータ（２５ｍＶステップ）としている。縦
軸は正側出力電圧Ｖ０ｐを、横軸は第２のアナログ差動
信号Ｖ２ｐを意味している。入力信号が増加するにつれ
て上下の対称性が崩れ、主として偶数次歪（２次歪が主
成分）が増加していることがわかる。すなわち、従来構
成では高線形動作を維持しつつ２．４Ｖ以下の低電源電
圧化を図ることが困難であった。

【００１２】本発明は、２．４Ｖ以下の低い電源電圧の
もとでも高線形動作が可能なアナログ乗算回路を提供す
ることを目的とする。

【００１３】

【課題を解決するための手段】本発明の請求項１に記載
の発明は、乗算信号となる第１の差動入力信号がベース
またはゲートにそれぞれ印加されるトラジスタからなる
第１の差動対と、この第１の差動対の共通接続されたエ
ミッタまたはソースにコレクタまたはドレインを接続さ
れエミッタまたはソースを直接接地に接続されてベース
またはゲートを制御端子とする第１の可変電流源を接続
した第１の差動増幅回路と、前記第１の差動入力信号が
ベースまたはゲートにそれぞれ印加されるトラジスタか
らなる第２の差動対と、この第２の差動対の共通接続さ
れたエミッタまたはソースにコレクタまたはドレインを
接続されエミッタまたはソースを直接接地に接続されて
ベースまたはゲートを制御端子とする第２の可変電流源
を接続した第２の差動増幅回路と、被乗算信号となる第
２の差動入力信号を取り込み互いに逆相の第１および第
２の出力端子を持つ第３の差動対と、前記第３の差動対
のエミッタ間を帰還抵抗で接続し、それぞれの前記エミ
ッタまたはソースにコレクタまたはドレインを接続され
抵抗を介してエミッタまたはソースを接地接続されベー
スまたはゲートを互いに接続されて電流制御端子とする
一対のトランジスタからなる定電流回路とを有する第３
の差動増幅回路と、ベースまたはゲートを入力端子とし
て前記第３の差動増幅回路の第２の出力端子に接続さ
れ、エミッタまたはソースをダイオード接続され前記第
１の差動増幅器の第１の可変電流源とカレントミラー回
路を構成するトランジスタのコレクタまたはドレインに
接続したトランジスタを有し、前記ダイオード接続され
たトランジスタのコレクタまたはドレインは第１の出力
端子に接続されたトランジスタのエミッタまたはソース
に抵抗を介して接続され、さらにダイオード接続された
トランジスタのエミッタまたはソースが直接接地に接続
された第１の参照電流発生回路と、ベースまたはゲート
を入力端子として前記第３の差動増幅回路の第２の出力
端子に接続され、エミッタまたはソースをダイオード接
続され前記第２の差動増幅器の第２の可変電流源とカレ
ントミラー回路を構成するトランジスタのコレクタまた
はドレインに接続したトランジスタを有し、前記ダイオ
ード接続されたトランジスタのコレクタまたはドレイン
は第２の出力端子に接続されたトランジスタのエミッタ
またはソースに抵抗を介して接続され、さらにダイオー
ド接続されたトランジスタのエミッタまたはソースが直
接接地に接続された第２の参照電流発生回路とを備え、
前記第１，第２の差動増幅回路の第１，第２の差動対の
互いに逆相出力端子となるコレクタまたはドレインを結
合してそれぞれ出力端子としたものである。

【００１４】

【００１５】

【作用】請求項１に記載の発明では、第１の差動増幅回
路および第２の差動増幅回路をそれぞれ差動対とトラン
ジスタによる可変電流源により構成できる。さらに、第
１の差動増幅回路および第２の差動増幅回路の可変電流
源は並列に設けた第３の差動増幅回路からカレントミラ
ー回路を構成する第１および第２の参照電流発生回路を
介して制御されるため、第３の差動増幅回路は差動対と
トラジスタによる定電流源で構成可能である。

【００１６】従って、第２の差動入力信号が印加される
第３の差動増幅回路へ定電流源を適用してカレントミラ
ー回路により定電流動作を保証できるので、２段のトラ
ンジスタ縦積み段数により高い線形性を示すアナログ乗
算回路を実現できる。

【００１７】

【００１８】

【実施例】請求項１の発明の原理を図１に示す。バイポ
ーラトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４から成る２組
の第１の差動対Ｑ１−Ｑ２と第２の差動対Ｑ３−Ｑ４の
ベースには乗算信号となる第１のアナログ差動信号Ｖ１
ｐ，Ｖ１ｍが印加され、トランジスタＱ１とＱ４のコレ
クタとトランジスタＱ２とＱ３のコレクタはそれぞれ結
線されて出力端子Ｖ０ｍ，Ｖ０ｐを形成すると共に、負
荷抵抗ＲＬ１とＲＬ２を介して電源Ｖｃｃに接続され
る。また、差動対Ｑ１−Ｑ２とＱ３−Ｑ４のエミッタと
接地間にはトランジスタＱ１１と抵抗Ｒ１により構成さ
れる第１の可変電流源Ｉ０１と、トランジスタＱ１２と
抵抗Ｒ２により構成される第２の可変電流源Ｉ０２がそ
れぞれ接続される。なお、Ｉ０１，Ｉ０２は電流値をも
表すものとする。トランジスタＱ１１とＱ１２のベース
が第１，第２の可変電流源Ｉ０１，Ｉ０２の制御端子と
なる。すなわち、差動対Ｑ１−Ｑ２と第１の可変電流源
Ｉ０１が請求項１における第１の差動増幅回路Ｉを、差
動対Ｑ３−Ｑ４と第２の可変電流源Ｉ０２が第２の差動
増幅回路IIを形成する。

【００１９】第３の差動増幅回路III は以下で説明する
ように、定電流源を持つ差動増幅回路である。差動対Ｑ
５−Ｑ６のベースに被乗算信号となる第２のアナログ差
動信号Ｖ２ｍ，Ｖ２ｐが印加され、コレクタは抵抗ＲＬ
３およびＲＬ４を介して電源Ｖｃｃに接続される構成で
ある。トランジスタＱ５とＱ６のエミッタには帰還抵抗
Ｒｅ１とＲｅ２がそれぞれ接続され、帰還抵抗Ｒｅ１，
Ｒｅ２の他方の端子は定電流源を形成するトランジスタ
Ｑ１３のコレクタに接続される。トランジスタＱ１３の
ベースにはバイアス電圧Ｖｂが印加され、エミッタは抵
抗Ｒ５を介して接地される。Ｔ１，Ｔ２は第１，第２の
出力端子である。

【００２０】第１の参照電流発生回路IVは、トランジス
タＱ５のコレクタ電圧をベースの入力とするトランジス
タＱ７、ベース−コレクタ間を短絡してダイオードとし
トランジスタＱ７のエミッタに接続したトランジスタＱ
９およびトランジスタＱ９のエミッタと接地間に接続さ
れた抵抗Ｒ３で構成される。

【００２１】また、第２の参照電流発生回路V は、同様
にトランジスタＱ６のコレクタ電圧を入力としてトラン
ジスタＱ８，Ｑ１０および抵抗Ｒ４で構成される。な
お、トランジスタＱ７とＱ８のコレクタは電源Ｖｃｃに
接続される。第３の差動増幅回路III は定電流源を持つ
ので出力には差動出力電圧のみが現れる。また、第１，
第２の参照電流発生回路IV，V と第１，第２の可変電流
源Ｉ０１，Ｉ０２はカレントミラーを構成しているので
電流Ｉ０１は第１の参照電流発生回路IVのＲ３／Ｒ１倍
となり、電流Ｉ０２は第２の参照電流発生回路V のＲ４
／Ｒ２倍となる。従って、第１，第２の可変電流源Ｉ０
１とＩ０２は、比例定数をＫとして (7)，(8)式に示す
ように第１，第２の可変電流源Ｉ０１，Ｉ０２の電流差
を第２のアナログの差動信号Ｖ２ｐ−Ｖ２ｍに比例さ
せ、電流の和を一定にするように制御される。

【００２２】 Ｉ０１−Ｉ０２＝Ｋ（Ｖ２ｐ−Ｖ２ｍ）‥‥‥‥‥‥ (7) Ｉ０１＋Ｉ０２＝一定 ‥‥‥‥‥‥‥‥‥‥‥‥‥ (8) このようにすることで負荷抵抗ＲＬ１，ＲＬ２を流れる
電流をそれぞれＩ１，Ｉ２と置くと、差動出力電流Ｉ１
−Ｉ２について (9)式が成立つ。

【００２３】 Ｉ１−Ｉ２＝ｔａｎｈ｛（Ｖ１ｐ−Ｖ１ｍ）／２Ｖｔ｝ ^* Ｋ（Ｖ２ｐ−Ｖ２ｍ）‥‥‥‥‥‥ (9) さらに、Ｖ１ｐ−Ｖ１ｍ＜＜Ｖｔのときは近似的に(10)
式が成立ち、第１のアナログ差動信号と第２のアナログ
差動信号間の乗算ができる。

【００２４】 Ｉ１−Ｉ２＝｛（Ｖ１ｐ−Ｖ１ｍ）／２Ｖｔ｝ ^* Ｋ（Ｖ２ｐ−Ｖ２ｍ）‥‥‥‥‥‥ (10) 以下本実施例の動作についてのより詳細な説明を述べ
る。ベース電流を無視し、トランジスタＱ１３と抵抗Ｒ
５で形成している定電流源の電流値をＩと置くと、トラ
ンジスタＱ５とＱ６のコレクタ電流Ｉ５，Ｉ６は(11)，
(12)式で与えられる。

【００２５】 Ｉ５＝Ｉ／２−（Ｖ２ｐ−Ｖ２ｍ−Ｖｂｅ６＋Ｖｂｅ５） ／（２^* Ｒｅ１） ‥‥‥‥‥‥‥ (11) Ｉ６＝Ｉ／２＋（Ｖ２ｐ−Ｖ２ｍ−Ｖｂｅ６＋Ｖｂｅ５） ／（２^* Ｒｅ２） ‥‥‥‥‥‥‥ (12) ここでＶｂｅ５，Ｖｂｅ６はそれぞれトランジスタＱ５
とＱ６のベースエミッタ間電圧である。オン状態にあれ
ばベースエミッタ間電圧は約０．８Ｖで一定値として扱
えるので、以下各トランジスタのベースエミッタ間電圧
をＶｂｅと置く。この簡略化により(11)式は(13)式とな
る。

【００２６】 Ｉ５＝Ｉ／２−（Ｖ２ｐ−Ｖ２ｍ）／（２^* Ｒｅ１）‥‥‥‥ (13) 次にトランジスタＱ７，Ｑ９，抵抗Ｒ３を流れる電流を
Ｉ７と置くと、Ｉ７は(14)式で与えられる。

【００２７】 Ｉ７＝（Ｖｃｃ−ＲＬ３^* Ｉ５−２Ｖｂｅ）／Ｒ３ ＝｛（Ｖｃｃ−ＲＬ３^* Ｉ／２−２Ｖｂｅ）＋ （Ｖ２ｐ−Ｖ２ｍ）^* ＲＬ３／（２^* Ｒｅ１）｝／Ｒ３‥‥ (14) トランジスタＱ１１，抵抗Ｒ１を流れる電流Ｉ０１は、
トランジスタＱ９と抵抗Ｒ３から成るカレントミラーに
より制御されるので(15)式が成立つ。

【００２８】 Ｉ０１＝（Ｒ３／Ｒ１）^* Ｉ７ ＝｛（Ｖｃｃ−ＲＬ３^* Ｉ／２−２Ｖｂｅ）＋ （Ｖ２ｐ−Ｖ２ｍ）^* ＲＬ３／（２^* Ｒｅ１）｝／Ｒ１‥‥ (15) (15)式で｛ ｝の第１項はほぼ一定値と考えられる。同
様にしてトランジスタＱ１２，抵抗Ｒ２を流れる電流Ｉ
０２は、ＲＬ＝４，Ｒｅ２＝Ｒｅ１，Ｒ２＝Ｒ１と置く
と(16)式で与えられる。

【００２９】 Ｉ０２＝｛（Ｖｃｃ−ＲＬ３^* Ｉ／２−２Ｖｂｅ）− （Ｖ２ｐ−Ｖ２ｍ）^* ＲＬ３／（２^* Ｒｅ１）｝／Ｒ１‥‥ (16) 電流Ｉ０１，Ｉ０２は共に差動入力にのみ依存し、Ｉ０
１−Ｉ０２およびＩ０１＋Ｉ０２はそれぞれ(17)，(18)
式となる。

【００３０】 Ｉ０１−Ｉ０２＝｛ＲＬ３／（Ｒｅ１^* Ｒ１）｝^* （Ｖ２ｐ−Ｖ２ｍ）‥(17) Ｉ０１＋Ｉ０２＝２（Ｖｃｃ−ＲＬ３^* Ｉ／２−２Ｖｂｅ）Ｒ１‥‥ (18) (7)式のＫに対応するのが(17)式のＲＬ３／（Ｒｅ１^*
Ｒ１）であり、(18)式はほぼ一定値なので (9)，(10)式
が成立ちアナログ乗算が実行できる。

【００３１】このような構成により、トランジスタ縦積
み段数が２段で線形性の高いアナログ乗算回路を実現で
きる。

【００３２】請求項１の発明の原理の変形例を図２に示
す。第３の差動増幅回路III の中で、トランジスタＱ５
とＱ６のエミッタ間を帰還抵抗Ｒｅで結線し帰還抵抗を
共通化し、トランジスタＱ１３と抵抗Ｒ５で構成してい
た電流源をトランジスタＱ６のエミッタに、トランジス
タＱ１４と抵抗Ｒ６で構成する新たな定電流源を接続し
たことが図１の実施例との相違点である。トランジスタ
Ｑ１３とＱ１４のベースには共通のバイアス電圧Ｖｂが
印加される。動作については図１の実施例と基本的に同
じであり、(7) 式のＫの値が２＊ＲＬ３／（Ｒｅ＊Ｒ
１）となる。図３は直流伝達特性の回路シミュレーショ
ン結果である。電源電圧Ｖｃｃは２Ｖ、パラメータは第
１のアナログ差動信号Ｖ１ｐである。図８に対し対称
性，線形入力範囲が大きく改善されることがわかる。

【００３３】このような構成にすることで、図１の負荷
抵抗Ｒｅ１，Ｒｅ２における電圧降下が無くなり、より
容易に低電圧動作が実現可能である。

【００３４】次に、請求項１の発明の実施例を図４に示
す。第１，第２可変電流源Ｉ０１，Ｉ０２をトランジス
タＱ１１，Ｑ１２のみで構成している。第１の参照電流
発生回路IVはトランジスタＱ７と、このトランジスタＱ
７のエミッタに接続した抵抗Ｒ３およびダイオードに接
続したトランジスタＱ９で構成している。同様に第２の
参照電流発生回路V はトランジスタＱ８と、トランジス
タＱ８のエミッタに接続した抵抗Ｒ４およびダイオード
に接続したトランジスタＱ１０で構成している。そし
て、トランジスタＱ９とＱ１０のエミッタは接続接地に
接続されている。また、トランジスタＱ１１とＱ１２の
エミッタも直接接地に接続されている。その他は図２の
実施例と同じである。第１の可変電流源Ｉ０１の電流は
トランジスタＱ１１とＱ９のエミッタの面積の比で、同
様に第２の可変電流源Ｉ０２の電流はトランジスタＱ１
２とＱ１０のエミッタの面積の比で決る。従って、トラ
ンジスタＱ１１のエミッタ面積をＡｅ１１、トランジス
タＱ９のエミッタ面積をＡｅ９と置き、トランジスタＱ
１１とＱ１２のエミッタ面積が等しくトランジスタＱ９
とＱ１０のエミッタ面積が等しいと仮定すると、 (7)式
のＫの値は２＊（Ａｅ１１／Ａｅ９）＊ＲＬ３／（Ｒｅ
＊Ｒ３）となる。

【００３５】このような構成にすることで、図２のトラ
ンジスタＱ１１，Ｑ１２のエミッタ抵抗Ｒ１，Ｒ２が不
要で、抵抗Ｒ１，Ｒ２における電圧降下が無くなり、第
１および第２の差動増幅回路Ｉ，IIの低電圧動作がさら
に容易となるほか、トランジスタＱ１１，Ｑ１２の動作
が高速になり、アナログ乗算回路が高周波動作すること
になる。なお、以上説明した実施例ではトランジスタと
してＮＰＮバイポーラトランジスタを用いたが、ＰＮＰ
トランジスタを用いても同様に本発明を実現することが
できる。

【００３６】図５は、Ｎ形電界効果トランジスタを用い
た請求項１の発明の実施例である。図４の実施例のバイ
ポーラトランジスタを全てＮ形電界効果トランジスタＭ
１〜Ｍ１４に置き換え、抵抗Ｒ５，Ｒ６を省略した構成
である。トランジスタのゲート長を等しくすると第１の
可変電流源Ｉ０１の電流はトランジスタＭ１１とＭ９の
ゲート幅の比で、同様に第２の可変電流源Ｉ０２の電流
はトランジスタＭ１２とＭ１０のゲート幅の比で決ま
る。従ってトランジスタＭ１１とＭ１２のゲート幅が等
しくＷ１１であり、トランジスタＭ９とＭ１０のゲート
幅が等しくＷ９であると仮定すると (7)式のＫの値は２
＊（Ｗ１１／Ｗ９）＊ＲＬ３／（Ｒｓ＊Ｒ３）となりア
ナログ乗算が実行できる。

【００３７】なお、以上説明した実施例ではトランジス
タとしてＮ形導電形のトランジスタを用いたが、Ｐ形導
電形のトランジスタを用いても同様に本発明を実現する
ことができる。そして、電界効果トランジスタの場合は
バイポーラトランジスタのコレクタはドレインに、ベー
スはゲートに、またソースはエミッタに相当する。ま
た、乗算信号と被乗算信号の関係は入れかえても同じで
あることはいうまでもない。

【００３８】

【発明の効果】以上説明したように本発明では、乗算信
号となる第１の差動入力信号が印加される第１，第２の
差動増幅回路と、被乗算信号が印加される差動対のエミ
ッタ側に電圧で制御される簡単な定電流回路を有する第
３の差動増幅回路と、この第３の差動増幅回路の出力に
応じて第１，第２の差動増幅回路を制御する第１，第２
の参照電流発生回路とを備え、第１，第２の差動回路の
共通接続されたエミッタに接続されるトランジスタのエ
ミッタを直接接地に接続したので、簡単な構成で、定電
流動作を保ちつつトランジスタ縦積み段数を２段に減ら
すことが可能となり、２．４Ｖ以下の低い電源電圧下で
も線形性の高いアナログ乗算を実現することができる。

【図面の簡単な説明】

【図１】請求項１に記載の発明の原理を示す回路図であ
る。

【図２】請求項１に記載の発明の原理の変形例を示す回
路図である。

【図３】請求項１に記載の発明の原理の変形例の直流伝
達特性の回路シミュレーション結果である。

【図４】請求項１に記載の発明の実施例構成を示す回路
図である。

【図５】請求項１に記載の発明の電界効果トランジスタ
による実施例構成を示す回路図である。

【図６】ギルバートセルによるアナログ乗算回路の従来
の構成例を示す回路図である。

【図７】ギルバートセルから定電流源を省略した低電圧
動作アナログ乗算回路の従来の構成例を示す回路図であ
る。

【図８】図７の従来例の直流伝達特性の回路シミュレー
ション結果である。

【符号の説明】

Ｑ バイポーラトランジスタ Ｍ 電界効果トランジスタ ＲＬ 負荷抵抗 Ｒ 抵抗 Ｒｅ 帰還抵抗 Ｒｓ 抵抗 Ｉ０ 可変電流源 Ｖ１ｐ 第１のアナログ差動信号 Ｖ１ｍ 第１のアナログ差動信号 Ｖ２ｐ 第２のアナログ差動信号 Ｖ２ｍ 第２のアナログ差動信号 Ｖ０ｐ 出力端子 Ｖ０ｍ 出力端子 Ｖｂ バイアス電圧 Ｖｃｃ 電源電圧

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 乗算信号となる第１の差動入力信号がベ
   ースまたはゲートにそれぞれ印加されるトラジスタから
   なる第１の差動対と、この第１の差動対の共通接続され
   たエミッタまたはソースにコレクタまたはドレインを接
   続され、かつエミッタまたはソースを直接接地に接続さ
   れてベースまたはゲートを制御端子とする第１の可変電
   流源を接続した第１の差動増幅回路と、 前記第１の差動入力信号がベースまたはゲートにそれぞ
   れ印加されるトラジスタからなる第２の差動対と、この
   第２の差動対の共通接続されたエミッタまたはソースに
   コレクタまたはドレインを接続されエミッタまたはソー
   スを直接接地に接続されてベースまたはゲートを制御端
   子とする第２の可変電流源を接続した第２の差動増幅回
   路と、 被乗算信号となる第２の差動入力信号を取り込み互いに
   逆相の第１および第２の出力端子を持つ第３の差動対
   と、前記第３の差動対のエミッタまたはソース間を帰還
   抵抗で接続し、それぞれの前記エミッタまたはソースに
   コレクタまたはドレインを接続され抵抗を介してエミッ
   タまたはソースを接地接続されベースまたはゲートを互
   いに接続されて電流制御端子とする一対のトランジスタ
   からなる定電流回路とを有する第３の差動増幅回路と、 ベースまたはゲートを入力端子として前記第３の差動増
   幅回路の第１の出力端子に接続され、エミッタまたはソ
   ースをダイオード接続され前記第１の差動増幅器の第１
   の可変電流源とカレントミラー回路を構成するトランジ
   スタのコレクタまたはドレインに接続したトランジスタ
   を有し、前記ダイオード接続されたトランジスタのコレ
   クタまたはドレインは第１の出力端子に接続されたトラ
   ンジスタのエミッタまたはソースに抵抗を介して接続さ
   れ、さらにダイオード接続されたトランジスタのエミッ
   タまたはソースが直接接地に接続された第１の参照電流
   発生回路と、 ベースまたはゲートを入力端子として前記第３の差動増
   幅回路の第２の出力端子に接続され、エミッタまたはソ
   ースをダイオード接続され前記第２の差動増幅器の第２
   の可変電流源とカレントミラー回路を構成するトランジ
   スタのコレクタまたはドレインに接続したトランジスタ
   を有し、前記ダイオード接続されたトラ ンジスタのコレ
   クタまたはドレインは第２の出力端子に接続されたトラ
   ンジスタのエミッタまたはソースに抵抗を介して接続さ
   れ、さらにダイオード接続されたトランジスタのエミッ
   タまたはソースが直接接地に接続された第２の参照電流
   発生回路とを備え、 前記第１，第２の差動増幅回路の第１，第２の差動対の
   互いに逆相出力端子となるコレクタまたはドレインを結
   合してそれぞれ出力端子としたことを特徴とするアナロ
   グ乗算回路。