CN2849790Y - 提高低频电源抑制比的辅助电路、电压调节器和电路装置 - Google Patents

Abstract

一种提高具有多个放大器级的电路装置中低频电源抑制比的辅助电路，其多个放大器级中第一级是双端输入放大器，每一级的输出连接下一级的输入，最后一级的输出作为第一级的反馈输入，辅助电路包括：第一PMOS管，源极连接于电源，栅极连接于偏置电压；第一NMOS管，源极接地，栅极和漏极连接于第一PMOS管的漏极；第二NMOS管，源极接地，栅极连接于第一PMOS管的漏极，漏极连接于除最后一级以外的任一放大器级的输出，其中，第二NMOS管的漏极所连接的放大器级输出的电压极性与最后一级输出的电压极性相同。本实用新型的辅助电路，在基本上不增加芯片面积和增大电源电流的条件下，有效得提高PSRR。本实用新型还揭示了具有该辅助电路的电压调节器和电路装置。

Description

提高低频电源抑制比的辅助电路、电压调节器和电路装置

技术领域

本实用新型涉及微电子集成电路领域，尤其涉及一种提高多级放大器电路中低频电源抑制比(PSRR)的电路。

背景技术

常规的电压调节器(LDO)100如图1所示，它由误差放大器102，PMOS电压调整管103，分压电阻104，105和外围负载电路106所组成，其中误差放大器102的负端输入连接基准电压Vref，其输出连接PMOS电压调整管103的栅极。PMOS电压调整管103的源极接电源，漏极作为LDO100的输出。分压电阻104和105串接在PMOS电压调整管103的漏极和地之间，其串接点作为反馈连接于误差放大器102的正端输入。外围负载电路106连接在LDO100的输出端和地之间，通常由电阻和电容并联组成。

图2是图1常规LDO100的一种实现电路200。其中误差放大器102由两级运算放大器组成，第一级为差分输入单端输出运算放大器，NMOS管M1和M2组成差分输入管，NMOS管M1的栅极作为误差放大器102的负端输入接基准电压Vref，NMOS管M2的栅极作为误差放大器102的正端输入。PMOS管M3和M4组成运算放大器的有源负载，它们的源极接电源。PMOS管M3的栅极与漏极相接与PMOS管M4的栅极相连，并一起连到NMOS管M1的漏极。PMOS管M4的漏极与NMOS管M2的漏极相连作为第一级运算放大器的输出。NMOS管M5和M7为运算放大器提供偏置电流，它们的栅极连接外部的偏置电压Nbias，源极接地。NMOS管M5的漏极与NMOS管M1和M2的源极连在一起。

第二级运算放大器为共源运算放大器，由PMOS管M6和NMOS管M7组成。PMOS管M6的栅极接第一级运算放大器的输出，源极接电源，漏极与NMOS管M7的漏极连接作为第二级运算放大器的输出。

PMOS管M8作为PMOS电压调整管103，它的栅极接第二级运算放大器的输出，源极接电源，漏极接整个实现电路200的输出端Vout。电阻R1和R2分别作为分压电阻104和105构成反馈电路，它们的串接点作为反馈端接NMOS管M2的栅极，R2的另一端接地，R1的另一端接电路输出端Vout。电容Cout和电阻Rload并联作为负载，一端接地，另一端接电路输出端Vout。

图3示出了图2实现电路200的低频小信号分析模型300。在分析模型300中，V_i(i＝1，2…)表示节点电压，I_i(i＝1，2…)表示通过支路的电流，R_i(i＝1，2…)表示电阻，r_dsi(i＝1，2…)表示MOS管Mi漏极到源极的电阻，g_dsi(i＝1，2…)表示MOS管Mi漏极到源极的电导，g_mi(i＝1，2…)表示MOS管Mi的跨导，SC_i(i＝I，II，out)表示电容的导纳(阻抗的倒数)，V_dd表示电源，V_b、V_c、V_e分别表示节点B，C，E点的电位。

对图3进行分析如下：

对于节点B满足以下等式：

I₃+g_ds4·(V_dd-V_b)＝g_ds2·V_b+g_m2·V1+SC_I·V_b                  ①

因此 $I_3=\frac{V_{\mathrm{dd}}}{r_{\mathrm{ds}1}+1/g_{m3}}\≈g_{\mathrm{ds}1}\·V_{\mathrm{dd}}$

$V1=V_e=\frac{R2}{R1+R2}{\·V}_{\mathrm{out}}={\mathrm{\β}\·V}_{\mathrm{out}}$ (设 $\mathrm{\β}=\frac{R2}{R1+R2}$ )

其中CI为误差放大器第一级输出对地的寄生电容，式①可以化简成：

(g_ds1+g_ds4)·V_dd＝(g_ds2+g_ds4)·V_b+g_m2·β·V_out+SC_I·V_b

假设：g_ds1＝g_ds2，

$A_{V1}=\frac{g_{m2}}{g_{\mathrm{ds}2}+g_{\mathrm{ds}4}+{\mathrm{SC}}_I},$ $A_{V10}=A_{V1}{|}_{f=0}=\frac{g_{m2}}{g_{\mathrm{ds}2}+g_{\mathrm{ds}4}}$ (f＝0表示频率为0)，

$p1=\frac{g_{\mathrm{ds}2}+g_{\mathrm{ds}4}}{C_I},$ 则：

$V_{\mathrm{dd}}=(1+\frac{S}{p1})V_b+A_{V10}{\·\mathrm{\β}\·V}_{\mathrm{out}}$ ②

对于节点C满足以下等式：

g_m6·(V_dd-V_b)+g_ds6·(V_dd-V_c)＝g_ds7·V_c+SC_II·V_c

其中C_II为误差放大器第二级输出对地的寄生电容，

假设：g_m6＞＞g_ds6，

$A_{V2}=\frac{g_{m6}}{g_{\mathrm{ds}6}+g_{\mathrm{ds}7}+{\mathrm{SC}}_{\mathrm{II}}},$ $A_{V20}=A_{V2}{|}_{f=0}=\frac{g_{m2}6}{g_{\mathrm{ds}6}+g_{\mathrm{ds}7}},$ 则：

$V_{\mathrm{dd}}=V_b+\frac{1}{A_{V2}}{\·V}_c$ ③

对于节点D：

$g_{m8}\·(V_{\mathrm{dd}}-V_c)+g_{\mathrm{ds}8}\·(V_{\mathrm{dd}}-V_{\mathrm{out}})=\frac{V_{\mathrm{out}}}{R1+R2}+\frac{V_{\mathrm{out}}}{R_{\mathrm{load}}}+{\mathrm{SC}}_{\mathrm{out}}{\·V}_{\mathrm{out}}$

假设：g_m8＞＞g_ds8，

R_out＝r_ds8||(R1+R2)||R_load，其中符号||表示并联， $A_{V3}=g_{m8}\·\left(R_{\mathrm{out}}\right|\left|\frac{1}{{\mathrm{SC}}_{\mathrm{out}}}\right),$ 则：

$V_{\mathrm{dd}}=V_c+\frac{V_{\mathrm{out}}}{A_{V3}}$ ④

由式②③④得到低频电源抑制比为：

$\mathrm{PSRR}=\frac{V_{\mathrm{dd}}}{V_{\mathrm{out}}}=\frac{\frac{1}{A_{V2}{\·A}_{V3}}+A_{V10}\·\mathrm{\β}+\frac{1}{A_{V2}{\·A}_{V3}}\·\frac{S}{p1}}{\frac{1}{A_{V2}}+\frac{1}{A_{V2}}\·\frac{S}{p1}-\frac{S}{p1}}$

PSRR₀＝PSRR|_f＝0≈A_V10·A_V20·β                      ⑤

因此，该电路的低频PSRR由误差放大器的开环增益决定，为了提高PSRR，就必须提高误差放大器的开环增益，而这将严重影响环路的稳定性。

实用新型内容

本实用新型提供了一种提高多级放大器电路尤其是电压调节器的低频电源抑制比的电路结构。

根据本实用新型的一个方面，提供一种用于提高具有多个放大器级的电路装置中低频电源抑制比的辅助电路，其中所述多个放大器级中第一级是双端输入放大器，每一级的输出连接下一级的输入，并且最后一级的输出作为第一级的反馈输入，所述辅助电路包括：第一PMOS管，其源极连接于电源，栅极连接于一随电源变化的偏置电压；第一NMOS管，其源极接地，栅极和漏极连接于所述第一PMOS管的漏极；第二NMOS管，其源极接地，栅极连接于所述第一PMOS管的漏极，漏极连接于所述多个放大器级中除最后一级以外的任一放大器级的输出，其中，所述第二NMOS管的漏极所连接的放大器级输出的电压极性与所述最后一级的输出的电压极性相同。

根据本实用新型的另一方面，提供一种电压调节器，包括具有多个放大器级的误差放大器，其中所述误差放大器的负端输入接收基准电压，并且所述多个放大器级中每一级输出连接于下一级输入，最后一级输出作为所述误差放大器的输出；PMOS电压调整管，其源极连接于电源，栅极连接于所述误差放大器的输出；相互串接的第一电阻和第二电阻，连接于所述PMOS电压调整管的漏极和地之间，其中所述第一电阻和第二电阻的串接点连接于所述误差放大器的正端输入，所述电压调节器还包括如上所述的辅助电路，其中所述辅助电路中第二NMOS管的漏极连接于所述多个放大器级中除最后一级以外的任一放大器级的输出，并且所连接的放大器级输出的电压极性与所述最后一级输出的电压极性相同。

根据本实用新型的另一方面，提供一种电路装置，包括：多个放大器级，每一级输出连接于下一级输入，其中第一级是双端输入放大器并且所述双端输入放大器的正端输入连接基准电压；以及反馈电路，连接于最后一级输出和所述双端输入放大器的负端输入之间，所述电路装置还包括如上所述的辅助电路，其中所述辅助电路中第二NMOS管的漏极连接于所述多个放大器级中除最后一级以外的任一放大器级的输出，并且所连接的放大器级输出的电压极性与所述最后一级输出的电压极性相同。

根据本实用新型的另一方面，提供一种用于提高具有多个放大器级的电路装置中低频电源抑制比的辅助电路，其中所述多个放大器级中第一级是双端输入放大器，每一级的输出连接下一级的输入，并且最后一级的输出作为第一级的反馈输入，所述辅助电路包括：PNP管，其发射极连接于电源，基极连接于一随电源变化的偏置电压；第一NPN管，其发射极接地，基极和集电极连接于所述PNP管的集电极；第二NPN管，其发射极接地，基极连接于所述PNP管的集电极，集电极连接于所述多个放大器级中除最后一级以外的任一放大器级的输出，其中，所述第二NPN管的集电极所连接的放大器级输出的电压极性与所述最后一级的输出的电压极性相同。

根据本实用新型的另一方面，提供一种电路装置，包括：多个放大器级，每一级输出连接于下一级输入，其中第一级是双端输入放大器并且所述双端输入放大器的正端输入连接基准电压；以及反馈电路，连接于最后一级输出和所述双端输入放大器的负端输入之间，所述电路装置还包括如上所述的辅助电路，其中所述辅助电路中第二NPN管的集电极连接于所述多个放大器级中除最后一级以外的任一放大器级的输出，并且所连接的放大器级输出的电压极性与所述最后一级输出的电压极性相同。

本实用新型对常规的LDO电路结构增加了提高PSRR的辅助电路，在基本上不增加芯片面积和增大电源电流的条件下，有效得提高PSRR。同时该辅助电路还可用于其他类似的多级放大器电路，使得电路中的PSRR得到有效提高。

附图说明

图1示出了常规电压调节器的电路。

图2示出了图1电压调节器的具体实现电路。

图3示出了图2具体实现电路的低频小信号分析模型。

图4根据本实用新型一实施例示出了具有辅助电路的电压调节器的具体实现电路。

图5示出了图4具体实现电路的低频小信号分析模型。

图6根据本实用新型一实施例示出了具有辅助电路的电路装置。

图7根据本实用新型另一实施例示出了具有辅助电路的电路装置。

图8根据本实用新型又一实施例示出了具有辅助电路的电路装置。

具体实施方式

图4根据本实用新型一实施例示出了具有辅助电路的电压调节器的具体实现电路400。在图4中，LDO部分与图3中的常规LDO部分的电路相同。而本实用新型在常规LDO电路中增加提高PSRR的辅助电路。如图4所示，该辅助电路包括PMOS管M10，其源极连接于电源，栅极连接于一随电源变化的偏置电压Pbias；NMOS管M11，其源极接地，栅极和漏极连接于PMOS管M10的漏极；以及NMOS管M12，其源极接地，栅极连接于PMOS管M10的漏极，漏极连接于误差放大器102第一级的输出，即PMOS管M4的漏极与NMOS管M2的漏极的连接点上。

图5示出了图4实现电路400的低频小信号分析模型500。在分析模型500中，V_i(i＝1，2…)表示节点电压，I_i(i＝1，2…)表示通过支路的电流，R_i(i＝1，2…)表示电阻，r_dsi(i＝1，2…)表示MOS管Mi漏极到源极的电阻，g_dsi(i＝1，2…)表示MOS管Mi漏极到源极的电导，g_mi(i＝1，2…)表示MOS管Mi的跨导，SC_i(i＝I，II，out)表示电容的导纳(阻抗的倒数)，V_dd表示电源，V_b、V_c、V_e分别表示节点B，C，E点的电位，(W/L)_i(i＝1，2…)表示MOS管Mi的沟道宽长比。

对图5进行分析如下：

对于节点B：

I₃+g_ds4·(V_dd-V_b)＝g_ds2·V_b+g_m2·V1+SC_I·V_b+g_m12·V2+g_ds12·V_b        ⑥

$I_3=\frac{V_{\mathrm{dd}}}{r_{\mathrm{ds}1}+1/g_{m3}}\≈g_{\mathrm{ds}1}{\·V}_{\mathrm{dd}}$

$V1=V_e=\frac{R2}{R1+R2}{\·V}_{\mathrm{out}}={\mathrm{\β}\·V}_{\mathrm{out}}$ (设 $\mathrm{\β}=\frac{R2}{R1+R2}$ )

$V2=\frac{\frac{1}{g_{m11}+{\mathrm{SC}}_c}}{r_{\mathrm{ds}10}+\frac{1}{g_{m11}+{\mathrm{SC}}_c}}{\·V}_{\mathrm{dd}}={\mathrm{\ξ}\·V}_{\mathrm{dd}}$ (设 $\mathrm{\ξ}=\frac{\frac{1}{g_{m11}+{\mathrm{SC}}_c}}{r_{\mathrm{ds}10}+\frac{1}{g_{m11}+{\mathrm{SC}}_c}}$ )

C_I为误差放大器第一级输出对地的寄生电容，式⑥可以化简成：

(g_ds1+g_ds4-g_m12·ξ)·V_dd＝(g_ds2+g_ds4+g_ds12)·V_b+g_m2·β·V_out+SC_I·V_b     ⑦

如前述对于图3的分析模型的分析可知：

对于节点C：

$V_{\mathrm{dd}}=V_b+\frac{1}{A_{V2}}{\·V}_c$ ⑧

对于节点D：

$V_{\mathrm{dd}}=V_c+\frac{V_{\mathrm{out}}}{A_{V3}}$ ⑨

由式⑦⑧⑨，

假设： $A_{V1}=\frac{g_{m2}}{g_{\mathrm{ds}2}+g_{\mathrm{ds}4}+g_{\mathrm{ds}12}+{\mathrm{SC}}_I},$ $A_{V10}=A_{V1}{|}_{f=0}=\frac{g_{m2}}{g_{\mathrm{ds}2}+g_{\mathrm{ds}4}+g_{\mathrm{ds}12}},$

$p1=\frac{g_{\mathrm{ds}2}+g_{\mathrm{ds}4}+g_{\mathrm{ds}12}}{C_I}$ 则：

$\mathrm{PSRR}=\frac{V_{\mathrm{dd}}}{V_{\mathrm{out}}}=\frac{\frac{1}{A_{V2}{\·A}_{V3}}+A_{V10}\·\mathrm{\β}+\frac{1}{A_{V2}{\·A}_{V3}}\·\frac{S}{p1}}{\frac{1}{A_{V2}}+\frac{1}{A_{V2}}\·\frac{S}{p1}-\frac{S}{p1}-\frac{g_{m12}\·\mathrm{\ξ}+g_{\mathrm{ds}12}}{g_{\mathrm{ds}2}+g_{\mathrm{ds}4}+g_{\mathrm{ds}12}}}$

${\mathrm{PSRR}}_0={\mathrm{PSRR}|}_{f=0}\≈\frac{A_{V10}{\·A}_{V20}\·\mathrm{\β}}{1-A_{V20}\frac{g_{m12}{\·\mathrm{\ξ}}_0+g_{\mathrm{ds}12}}{g_{\mathrm{ds}2}+g_{\mathrm{ds}4}+g_{\mathrm{ds}12}}}$

假设： ${\left(\frac{W}{L}\right)}_{12}=n\·{\left(\frac{W}{L}\right)}_{11}$

则：g_m12＝n·g_m11  因此：

${\mathrm{PSRR}}_0={\mathrm{PSRR}|}_{f=0}\≈\frac{A_{V10}{\·A}_{V20}\·\mathrm{\β}}{1-A_{V20}\frac{n{\·g}_{\mathrm{ds}10}+g_{\mathrm{ds}12}}{g_{\mathrm{ds}2}+g_{\mathrm{ds}4}+g_{\mathrm{ds}12}}}$ ⑩

比较式⑤和⑩，我们可以看到，

如果： $0<A_{V20}\frac{n{\&CenterDot;g}_{\mathrm{ds}10}+g_{\mathrm{ds}12}}{g_{\mathrm{ds}2}+g_{\mathrm{ds}4}+g_{\mathrm{ds}12}}<2,$

式⑩＞式⑤，也就是说PSRR得到了提高。：

如果： $1<A_{V20}\frac{n{\&CenterDot;g}_{\mathrm{ds}10}+g_{\mathrm{ds}12}}{g_{\mathrm{ds}2}+g_{\mathrm{ds}4}+g_{\mathrm{ds}12}}<2,$ Vout将随着Vdd增加而减小。

如果： $A_{V20}\frac{n{\&CenterDot;g}_{\mathrm{ds}10}+g_{\mathrm{ds}12}}{g_{\mathrm{ds}2}+g_{\mathrm{ds}4}+g_{\mathrm{ds}12}}\&ap;1,$ PSRR将得到很大程度的提高。

对于图3，当电源Vdd升高，输出电压Vout也随之有所升高。而对于图4中提高PSRR的辅助电路的作用，当电源Vdd升高时，F点电位随之升高，B点电位下降，C点电位升高，输出电压Vout下降，抵消了原电路使输出电压Vout上升的趋势，从而有效的提高了PSRR。对于常规的LDO，PSRR比较容易做到在1KHz时50到60dB，再提高就比较困难。当加入PSRR辅助电路后，就比较容易做到70dB以上，而且是在增加很小的芯片面积和功耗的情况下就能达到。

虽然本实施例仅仅示出电压调节器中误差放大器由两级运算放大器组成，而且辅助电路中NMOS管M12的漏极连接于第一级运算放大器的输出，但是本领域的技术人员明白误差放大器可以由更多级的放大器组成。在有更多级放大器组成误差放大器的情况下，本领域的技术人员还会理解辅助电路中NMOS管M12的漏极可连接于除最后一级放大器以外的任一放大器的输出，只要满足所连接的放大器输出的电压极性与最后一级输出的电压极性相同就可以实现本实用新型提高PSRR的目的。

本实用新型的辅助电路不仅可以用于电压调节器，还可用于其他具有多级放大器电路的电路装置。以下通过具体实施例描述来描述这样的电路装置。

图6根据本实用新型一实施例示出了具有辅助电路的电路装置600。它由双端输入的第一级放大器601，具有反相的第二级放大器602，具有反相的第三级放大器603，反馈电路604和提高PSRR的辅助电路605组成。双端输入的正端接基准电压Vref，电路输出Vout通过反馈电路604连接第一级放大器601的负端输入。而辅助电路605的结构与图4中辅助电路的结构相同，其中NMOS管M12的漏极接到第一级放大器601的输出。本实施例中具有两个反相放大器，因此最后一级输出，即电路输出Vout的电压极性与辅助电路所连接输出的电压极性是相同的。由于在电路装置中增加了辅助电路，因此该电路装置的PSRR会得到提高。

图7根据本实用新型另一实施例示出了具有辅助电路的电路装置700。它由双端输入的第一级放大器701，具有同相的第二级放大器702，反馈电路703和提高PSRR的辅助电路704组成。双端输入的正端接基准电压Vref，电路输出Vout通过反馈电路703连接第一级放大器701的负端输入。而辅助电路704的结构与图4中辅助电路的结构相同，其中NMOS管M12的漏极接到第一级放大器701的输出。本实施例将图6实施例中两个反相放大器替换为一个同相放大器，所得到的效果是相同的。

图8根据本实用新型另一实施例示出了具有辅助电路的电路装置800，其中该电路是采用双极型工艺实现的。它由双端输入的第一级放大器801，具有同相的第二级放大器802，反馈电路803和提高PSRR的辅助电路804组成。双端输入的正端接基准电压Vref，电路输出Vout通过反馈电路803连接第一级放大器801的负端输入。在该实施例中，分别用PNP管和NPN管替换图6-7的辅助电路中的PMOS管和NMOS管，其中辅助电路804包括PNP管805，其发射极连接于电源，基极连接于一随电源变化的偏置电压Bias；NPN管806，其发射极接地，基极和集电极连接于PNP管805的集电极；NPN管807，其发射极接地，基极连接于PNP管805的集电极，集电极接到第一级放大器801的输出。用PNP管和NPN管替换PMOS管和NMOS管后，该辅助电路的功能同样可以实现。

应理解，在阅读了本实用新型的上述讲授内容之后，本领域技术人员可以对本实用新型作各种改动或修改，例如，图6-8中可以包括不同数量放大器级，而辅助电路在满足所连接的放大器输出的电压极性与最后一级输出的电压极性相同的情况下也可以连接不同放大器级的输出。这些等价形式同样落于本申请所附权利要求书所限定的范围内。

Claims (13)

1.一种用于提高低频电源抑制比的辅助电路，其中所述低频电源抑制比是具有多个放大器级的电路装置中的低频电源抑制比，所述多个放大器级中第一级是双端输入放大器，每一级的输出连接下一级的输入，并且最后一级的输出作为第一级的反馈输入，其特征在于，所述辅助电路包括：

第一PMOS管，其源极连接于电源，栅极连接于一随电源变化的偏置电压；

第一NMOS管，其源极接地，栅极和漏极连接于所述第一PMOS管的漏极；

第二NMOS管，其源极接地，栅极连接于所述第一PMOS管的漏极，漏极连接于所述多个放大器级中除最后一级以外的任一放大器级的输出，

其中，所述第二NMOS管的漏极所连接的放大器级输出的电压极性与所述最后一级的输出的电压极性相同。

2.一种电压调节器，包括：

具有多个放大器级的误差放大器，其中所述误差放大器的负端输入接收基准电压，并且所述多个放大器级中每一级输出连接于下一级输入，最后一级输出作为所述误差放大器的输出；

PMOS电压调整管，其源极连接于电源，栅极连接于所述误差放大器的输出；

相互串接的第一电阻和第二电阻，连接于所述PMOS电压调整管的漏极和地之间，其中所述第一电阻和第二电阻的串接点连接于所述误差放大器的正端输入，

其特征在于所述电压调节器还包括如权利要求1所述的辅助电路，

其中所述辅助电路中第二NMOS管的漏极连接于所述多个放大器级中除最后一级以外的任一放大器级的输出，并且所连接的放大器级输出的电压极性与所述最后一级输出的电压极性相同。

3.如权利要求2所述的电压调节器，其特征在于还包括外围负载电路，连接于所述PMOS电压调整管的漏极和地之间。

4.如权利要求2或3所述的电压调节器，其特征在于所述误差放大器包括两个运算放大器级，

其中第一级是差分输入单端输出运算放大器，第二级是共源运算放大器，并且所述辅助电路中第二NMOS管的漏极连接于所述差分输入单端输出运算放大器的输出端。

5.如权利要求4所述的电压调节器，其特征在于所述差分输入单端输出运算放大器包括：

第三NMOS管，其栅极作为所述误差放大器的负端输入；

第四NMOS管，其栅极作为所述误差放大器的正端输入；

第二PMOS管，其源极接电源，栅极和漏极连接于所述第三NMOS管的漏极；

第三PMOS管，其源极接电源，栅极连接于所述第三NMOS管的漏极，漏极与所述第四NMOS管的漏极相连接作为所述差分输入单端输出运算放大器的输出端；以及

第五NMOS管，其源极接地，栅极连接于一偏置电压，漏极连接于所述第三和第四NMOS管的源极。

6.如权利要求5所述的电压调节器，其特征在于所述共源运算放大器包括：

第四PMOS管，其源极接电源，栅极作为所述共源运算放大器的输入端；

第六NMOS管，其源极接地，栅极连接于一偏置电压，漏极与所述第四PMOS管的漏极相连接作为所述误差放大器的输出端。

7.如权利要求3所述的电压调节器，其特征在于所述外围负载电路包括相互并联在所述PMOS电压调整管的漏极和地之间的一电容和一电阻。

8.一种电路装置，包括：

多个放大器级，每一级输出连接于下一级输入，其中第一级是双端输入放大器并且所述双端输入放大器的正端输入连接基准电压；以及

反馈电路，连接于最后一级输出和所述双端输入放大器的负端输入之间，

其特征在于所述电路装置还包括：如权利要求1所述的辅助电路，

其中所述辅助电路中第二NMOS管的漏极连接于所述多个放大器级中除最后一级以外的任一放大器级的输出，并且所连接的放大器级输出的电压极性与所述最后一级输出的电压极性相同。

9.如权利要求8所述的电路装置，其特征在于所述多个放大器级包括三个放大器级，

其中第二级和第三级都是反相放大器，并且所述辅助电路中第二NMOS管的漏极连接于双端输入放大器的输出端。

10.如权利要求8所述的电路装置，其特征在于所述多个放大器级包括两个放大器级，

其中第二级是同相放大器，并且所述辅助电路中第二NMOS管的漏极连接于双端输入放大器的输出端。

11.一种用于提高低频电源抑制比的辅助电路，其中所述低频电源抑制比是具有多个放大器级的电路装置中的低频电源抑制比，所述多个放大器级中第一级是双端输入放大器，每一级的输出连接下一级的输入，并且最后一级的输出作为第一级的反馈输入，其特征在于，所述辅助电路包括：

PNP管，其发射极连接于电源，基极连接于一随电源变化的偏置电压；

第一NPN管，其发射极接地，基极和集电极连接于所述PNP管的集电极；

第二NPN管，其发射极接地，基极连接于所述PNP管的集电极，集电极连接于所述多个放大器级中除最后一级以外的任一放大器级的输出，

其中，所述第二NPN管的集电极所连接的放大器级输出的电压极性与所述最后一级的输出的电压极性相同。

12.一种电路装置，包括：

多个放大器级，每一级输出连接于下一级输入，其中第一级是双端输入放大器并且所述双端输入放大器的正端输入连接基准电压；以及

反馈电路，连接于最后一级输出和所述双端输入放大器的负端输入之间，

其特征在于所述电路装置还包括：如权利要求11所述的辅助电路，

其中所述辅助电路中第二NPN管的集电极连接于所述多个放大器级中除最后一级以外的任一放大器级的输出，并且所连接的放大器级输出的电压极性与所述最后一级输出的电压极性相同。

13.如权利要求12所述的电路装置，其特征在于所述多个放大器级包括两个放大器级，

其中第二级是同相放大器，并且所述辅助电路中第二NPN管的漏极连接于所述双端输入放大器的输出端。

Images