CN1142627C - 数字工艺的电流模式步进衰减控制电路 - Google Patents

Abstract

一种数字工艺的电流模式步进衰减控制电路，包括：串联连接的若干级电流衰减电路，每一级电流衰减电路的数字控制输入端、共模反馈电流输入端及偏压端分别连接相应的数字控制信号、共模反馈电流及偏置电压，输入该电路的模拟输入信号在数字信号控制下实现步进衰减。该电路构思新颖，其利用MOS晶体管的导通电阻构成等效电阻或电流源的匹配进行衰减，彻底消除了现有技术对电阻匹配的依赖，用数字信号直接控制实现步进衰减，传输速度快，相位延迟小，控制精度高，适合于数字集成电路工艺制造。

Description

数字工艺的电流模式步进衰减控制电路

本发明涉及数据通信类接口集成电路，特别是一种数字工艺的电流模式步进衰减控制电路。

对电压衰减的控制，在以数字信号处理DSP为核心的信号处理电路中占有重要的位置，在信号输入端口，当信号幅度过大时，调制衰减可以减小限幅失真，提高信号处理的精度；在信号输出端口，当信号幅度过大时进行衰减，可以降低对临近信道的干扰，提高系统的整体性能。传统的电压衰减电路，一般由运算放大器(以下简称‘运放’)和两个可变电阻组成。其原理如图1所示，其中Vin为输入电压信号，Vbias为直流偏置电压，Vout为输出的电压信号，可变电阻R1、R2用于调整增益，假设信号Vin含交流分量(VAC)和直流分量(VDC)，且直流分量与运放的偏置电压相等，运放为理想放大器，可以得到： $\mathrm{Vout}=(\mathrm{Vbias}-\mathrm{Vin})\frac{R1}{R2}=(V_{\mathrm{DC}}-V_{\mathrm{DC}}-V_{\mathrm{AC}})\frac{R1}{R2}=-V_{\mathrm{AC}}\frac{R1}{R2}$

从上式可得到输出电压与可变电阻R1、R2的比值成线性关系，而且极性与输入信号相反，改变R1、R2的阻值即可实现步进控制电压衰减。一般情况下，改变R2的阻值比较容易得到由数字信号控制的衰减，但当衰减的幅度很大时，接入较大的电阻R2会引入较大的噪声。这种由电阻构成的衰减电路，因MOS开关等的非线性工作，如一定的导通电阻等，使得电阻R2的阻值较大，否则控制精度将受到较大的影响。同时由于较多大电阻的存在，该电路不能够采用标准的数字集成电路工艺进行集成。

该电路的另一个缺陷是，在单电源供电系统中，如单一正电源，则偏置电压的设置会受到限制。Vbias＞abs(Vin)+K，在此式中，函数abs取相应变量的绝对值，K为因受运放的输出摆幅限制，直流偏置电压的最小取值。当运放的两输入端电压相等时，输出应为0。但若运放的输出摆幅为0.5V……VCC-0.5(V)时，在两输入相等的条件下，根据衰减设置，输出应为0.5V；否则，在一定的信号输入范围内，输出会产生较大的失真，此失真来源于运放的非理想工作状态。

该电路的输出电压中只带有交流信号和部分直流分量，不能对后级电路提供直流工作点，即与后级不能进行直接耦合。为对后级提供理想的直流工作点实现直流耦合，通常采用全差分运算放大器，利用共模负反馈(CMFB)电路来构建后级的直流工作点。图2示出了一个5 bits数字信号控制的步进衰减电路(美国麻省理工大学98年博士论文集)。

在图2中，VinP和VinN是两个互补的电压信号输入，VoutP和VoutN是两个互补的电压信号输出，b0-b4为5级步进衰减控制的数字信号，2-4译码器将其最高2MSB进行译码，其输出IN0-IN3分别控制全差分运放输入端的开关SW1P和SW1N，SW2P和SW2N，SW3P和SW3N，SW4P和SW4N的导通或截止。3-8译码器将数字输入信号的最低3LSB进行译码，其输出OUT0，OUT1....OUT7，在全差分运放的输出端口分别控制开关SWO1P和SWO1N，SWO2P和SWO2N........SWO7P和SWO7N，SWO8P和SWO8N的导通或截止。VDC为所需输出差分信号的直流分量，CMFBin为CMFB的输入端口，CMFBout为CMFB的输出端口。

在以上电路中，对电压衰减的控制是分段进行的，即利用2MSB译码器将控制划分为4段，每8DB为一个控制段，当数字控制信号的输入为b4b3b2b1b0＝00000时，在输入端口，开关SW1P和SW1N截止，其余导通，电阻R1P和R1N被接入，其余电阻被短路；在输出端口，所有开关截止，所有电阻被接入，此时的电压衰减为0DB，其输出为： $\mathrm{VoutP}=-\mathrm{VinN}*\frac{{\mathrm{\Σ}}_{m=1}^{m=8}\mathrm{RO}\left(m\right)P}{R1N}$ $\mathrm{VoutN}=-\mathrm{VinP}*\frac{{\mathrm{\Σ}}_{m=1}^{m=8}\mathrm{RO}\left(m\right)N}{R1P}$

在此两式中，当输出端口接入的所有电阻的阻值分别与接入的输入端口电阻阻值相等时，即可得到0DB衰减，只是信号的极性相反。当保持2MSB不变，b2b1b0从000到111变化时输入端口接入的电阻保持不变，在输出端口，接入的电阻由8个变为1个，完成由0DB到-7DB的衰减。当2MSB从00到11变化时，在输入端口，接入的电阻从1个变化为4个，完成对衰减的4段控制。

设定与数字控制信号相对应的数值表达式为：

   m＝2*b4+b3            n＝4*b2+2*b1+b0

对应不同的数字控制信号输入，得到的衰减为： $\frac{\mathrm{VoutP}}{\mathrm{VinN}}=-\frac{{\mathrm{\Σ}}_{K=1}^{K=8-n}\mathrm{RO}\left(K\right)P}{{\mathrm{\Σ}}_{L=0}^{L=m}R(1+L)N}$ $\frac{\mathrm{VoutN}}{\mathrm{VinP}}=-\frac{{\mathrm{\Σ}}_{K=1}^{K=8-n}\mathrm{RO}\left(K\right)N}{{\mathrm{\Σ}}_{L=0}^{L=m}R(1+L)P}$

在上式中，m为与2进制数字控制信号的2MSB相对应的10进制数值，n为与2进制数字控制信号的3LSB相对应的10进制数值。在上式中计算得到的n的数值，在衰减的计算公式中，分子和分母对相应接入的电阻进行求和运算。

通过以上分析，可以得到，要计算整个回路的电压衰减，必须先利用数字控制信号的输入，并计算得到相应的10进制数值m和n，然后将接入回路中的电阻的阻值相加，得到接入回路的输入端口电阻总阻值和输出端口电阻总阻值，利用前面介绍的增益计算公式，即可计算得到与数字控制信号相对应的电压衰减。

在上文提到，MOS开关具有一定的导通电阻，当考虑到开关的导通电阻时，电压衰减的控制精度会受到影响，以0DB衰减为例，考虑了MOS开关的导通电阻效应后，其实际的衰减为： $\frac{\mathrm{VoutP}}{\mathrm{VinN}}=-\frac{{\mathrm{\Σ}}_{m=1}^{m=8}\mathrm{RO}\left(m\right)P}{3*R_{\mathrm{SW}\left(\mathrm{ON}\right)}+R1N}$ $\frac{\mathrm{VoutN}}{\mathrm{VinP}}=-\frac{{\mathrm{\Σ}}_{m=1}^{m=8}\mathrm{RO}\left(m\right)N}{3*R_{\mathrm{SW}\left(\mathrm{ON}\right)}+R1P}$

上式中，分子是接入回路的输出端口电阻的总阻值，分子为接入回路的输入端口的电阻总阻值。此衰减计算公式与前面是基本相同的，只是接入输入端口回路的电阻考虑了MOS开关导通电阻的影响。在其他情况下，当输出端口的开关也被接入回路时，也要在相应的分子项考虑开关导通电阻的影响。由于在输出端口，开关是并联接入，最多考虑一个开关的导通电阻效应。在输入端口，开关是串联接入，最多要考虑3个开关的导通电阻效应。

在以上电路中，衰减可以是按照DB值等步长递增的，但对于通路中的电阻来讲，由于其与递增DB值对应的递增电阻阻值是非规则变化的，所以在通路中的12个电阻，各个具有不同的递增阻值。由于在电阻的匹配中，两个电阻的比例为整数，尤其是1，2，4，8...时的匹配性能最好。所以，对于在回路中无整数比例关系的电阻的匹配，其在LAYOUT(布局布线)中的实现是非常困难的。表一列出了DB衰减与实际衰减倍数之间的关系。

                                          表一

DB衰减	实际倍数	DB衰减	实际倍数	DB衰减	实际倍数	DB衰减	实际倍数
								0	1.00E+00	-8	3.98E-01	-16	1.58E-01	-24	6.31E-02
-1	8.91E-01	-9	3.55E-01	-17	1.41E-01	-25	5.62E-02
								-2	7.94E-01	-10	3.16E-01	-18	1.26E-01	-26	5.07E-02
-3	7.08E-01	-11	2.82E-01	-19	1.12E-01	-27	4.47E-02
								-4	6.31E-01	-12	2.51E-01	-20	1.00E-01	-28	3.98E-02
-5	5.62E-01	-13	2.24E-01	-21	8.91E-02	-29	3.55E-02
								-6	5.01E-01	-14	2.00E-01	-22	7.94E-02	-30	3.16E-02
-7	4.47E-01	-15	1.78E-01	-23	7.08E-02	-31	2.82E-02

当衰减为-1DB时，需要短路的电阻阻值为：

RO8N(P)＝(1.0-0.891)*R1P(N)＝0.109R1P(N)

当增益为-2DB时，需要短路的电阻阻值为：

RO7N(P)＝(0.891-0.794)*R1P(N)＝0.097R1P(N)

从以上分析可以看到，对于步进的等步长DB衰减，其对应的电阻阻值变化不具备规整性，所以，电阻的匹配是非常困难的。由于在输入端口接入的电阻阻值在4个区段是不同的，所以，利用以上方法设计的衰减电路，其控制精度为+/-30％。

本发明的目的在于克服现有技术的上述不足，为数据通信行业提供一种适合于数字ASIC工艺制造的，控制精度高的电流模式步进衰减控制电路，以利于DSP电路为中心的数字通讯接口类集成电路采用数字集成电路工艺大规模集成。

本发明的数字工艺的电流模式步进衰减控制电路，包括：串联连接的若干级电流衰减电路，每一级电流衰减电路的数字控制输入端、共模反馈电流输入端及偏压端分别连接相应的数字控制信号、共模反馈电流及偏置电压，模拟输入信号连接于第一级电流衰减电路输入端。本电路衰减级的设计是按照2进制的加权匹配的，其步长根据需要设定，用数字信号直接对衰减进行控制，不需要译码器电路，即可实现所要求的电流模式步进衰减控制。

本发明针对步进衰减依赖电阻的匹配问题，将传统的电压衰减控制模式转换为电流衰减控制模式，利用MOS晶体管的导通电阻构成等效电阻或电流源的匹配进行衰减，借助于晶体管的匹配实现衰减控制，彻底消除了对电阻匹配的依赖，传输速度快，相位延迟小，控制精度高，解决了与数字集成电路工艺的兼容问题。该电流式步进衰减控制电路可以与DSP电路等集成在同一块芯片上，以降低系统的成本和提高系统的可靠性。

在传统的电压衰减模式中，不同的电压衰减时，对运算放大器的影响和要求是不同的，需要采用不同的补偿技术，如运算放大器内部的补偿电容随衰减的不同取不同的数值等。在本电路中，由于是电流模式，对运算放大器的压力大大减轻，从而有效地简化了电路的设计。电路的开关的导通电阻对衰减控制精度的影响得到了有效的抑制，在理论上开关的导通电阻对衰减精度的影响可以忽略不计，从而大大提高了其控制精度。

本步进衰减控制电路含若干级电流衰减级，衰减级的设计是按照2进制的加权匹配的，所以，可利用数字信号对衰减进行直接控制，不需要译码器电路的辅助，即可实现步进衰减控制，大大简化了电路的设计复杂度。

本发明的附图说明如下：

图1为传统的步进衰减控制电路原理图；

图2为简化的0-31DB步进衰减控制电路；

图3为本发明的电流模式步进衰减控制电路的原理框图；

图4为等效电阻衰减的拓扑原理图；

图5为数字衰减控制输入与正弦波输出的对应关系图；

图6为其下拉电流式电流衰减电路图；

图7为其注入电流式电流衰减电路图；

图8为其P阱工艺的电流衰减电路图；

图9为其N阱工艺的电流衰减电路图；

图10为其典型应用例原理图。

以下结合附图进一步描述。本发明的原理框图如图3所示。该电流模式步进衰减控制电路，包括：1DB、2DB、4DB、8DB、16DB五级电流衰减电路(1、2、3、4、5)，数字控制信号1N0、1N1、1N2、1N3、1N4分别连接电流衰减电路(1、2、3、4、5)的控制输入端，共模反馈电流Incmfb1-Incmfb5分别连接电流衰减电路(1、2、3、4、5)的共模反馈电流输入端，电流衰减电路(1、2、3、4、5)的偏压端接偏置电压Vbias，电流衰减电路(1、2、3、4、5)的电源、地端均接电源Vdd和地Vss，模拟输入信号INsignal连接于电流衰减电路(1)输入端，电流衰减电路(1、2、3、4)的输出端依次连接下一级的输入端，电流衰减电路(5)的输出信号Iout为其最终输出电流。本电路衰减级的设计是按照2进制的加权匹配的，其步长为1DB，可用数字信号对衰减进行控制，不需要译码器电路，即可实现31DB的步进衰减控制。当数字控制输入为00000时，5个级联的衰减控制级的衰减都是0DB，所以信号的衰减为0DB；当输入为00001时，1DB衰减控制级导通，其余控制级衰减为0DB，所以信号的总衰减为1DB；当数字控制输入为00010时，衰减控制级2DB被激活，其余衰减控制级的衰减0DB，所以，信号衰减为2DB；依此类推，当数字控制信号输入为10000时，16DB衰减控制级导通，其余衰减级贡献为0，所以，信号的总衰减为16DB；当数字控制信号输入为11111时，所有的衰减控制级都被激活，信号的总衰减为1+2+4+8+16＝31DB。

根据需要上述步进衰减控制电路的步长可以小于1DB，如步长取0.5DB、0.25DB等。当其步长为0.5DB时，可用6级电流衰减电路串联构成，由数字信号直接对衰减进行控制，即可实现0-31.5DB的步进衰减控制。一般情况下，步进衰减控制电路可以由2-6级电流衰减电路串联构成，所采用的电流衰减电路设置有数字控制输入端、共模反馈电流输入端、偏压端、模拟信号输入端、模拟信号输出端及电源端。

本发明的电流衰减电路有种实施方案，一种方案是利用MOS晶体管的导通电阻构成等效电阻进行衰减。直接利用MOS管的导通电阻，可使沟道长度调制效应得到有效的控制。由于输入的信号电流可能是注入电流或下拉电流，因此设计了两种电流衰减电路。两种电路中，衰减的精度都取决于匹配晶体管的个数和在LAYOUT(布局)中的具体放置位置，一般情况下，控制精度可以得到+/-1％。

等效电阻衰减的拓扑原理如图4所示。其中，V1和V2是两个电压偏置的接入点，I1为流经电阻mR的电流，I2为流经电阻nR的电流，总电流为I.。设定电压偏置V1＝V2，则电流I1和I2仅与电阻mR和nR的比例有关，即 $I1=\frac{n}{m+n}*I$ $I2=\frac{m}{m+n}*I$

设定需要的衰减后电流是I1，则经过仔细设计电阻的比例m和n，就可以得到相应的DB衰减.经过计算，将相应的m和n的整数取值列表于表二。

                                         表二

DB衰减值	实际衰减值	m的取值	n的取值
				-1	8.91E-01	1	9
-2	7.94E-01	2	8
				-4	6.31E-01	9	16
-8	3.98E-01	6	4
				-16	1.58E-01	21	4

图6为下拉电流衰减电路。该电路含4个运放、两个反相器、作为等效电阻的两组(m+n)个长沟道PMOS晶体管(以下简称“PMOS管”)、4个MOS开关(SW5-SW8)及若干MOS晶体管(以下简称“MOS管”)。MOS管M24与运放opamp5构成第一个电压跟随器，MOS管M25与运放opamp6构成第二个电压跟随器，MOS管M24的源极(接点A)连接于一组n个并联PMOS管的源极，MOS管M24的漏极接于开关SW5的一端，MOS管M25的源极(接点B)连接于一组m个并联PMOS管的漏极，  所述的m个并联PMOS管的源极与n个并联PMOS管的漏极连接于接点E，所述m个并联PMOS管和n个并联PMOS管的栅极连接于反相器INV2的输出端，MOS管M30和M31构成的电流镜输入端接输入信号INsignal、输出端串接MOS管M28，MOS管M28的漏极和开关SW6的一端连接于接点E，开关SW5、SW6的另一端均连接于MOS管M21和M22组成的电流镜输入端(接点G)，栅极接偏压Vbias1的输出串接管M23接于MOS管M22的输出端，反相器INV2输入端和开关SW5的控制端接数字控制信号INlogic，反相器INV2输出端接开关SW6的控制端。

MOS管M26与运放opamp7构成第三个电压跟随器，MOS管M27与运放opamp8构成第四个电压跟随器，MOS管M26的源极(接点D)连接于另一组n个并联PMOS管的源极，MOS管M26的漏极接电源VDD，MOS管M27的源极(接点C)连接于另一组m个并联PMOS管的漏极，开关SW7跨接于M27漏极与接点G之间，所述的m个并联PMOS管的源极与n个并联PMOS管的漏极连接于接点F，所述的m个并联PMOS管和n个并联PMOS管的栅极及开关SW8的控制端均连接于反相器INV3输出端，MOS管M32和M33构成的电流镜的输入端接共模信号INcmfb、输出串接MOS管M29，MOS管M29的漏极和开关SW8的一端连接于接点F，反相器INV3输入端和开关SW7的控制端接数字控制信号INlogic，所述四个运放的同相输入端均接偏压Vbias2，MOS管M28和M29的栅极接偏压Vbias3。

在图6中，VDD为电源，Vbias1，Vbias3为降低MOS晶体管沟道长度调制效应的CASCOD(级联，以下简称CASCODE)级偏置，Vbias2为给等效电阻提供直流偏置的外加偏置电压，INlogic为控制步进衰减的数字信号输入，Insignal为需要进行衰减的输入信号，INcmfb为CMFB电流输入端，Iout电流输出端。

如上所述四个运放和MOS管M24-M27分别构成电压跟随级，节点A.B.C.D的电压都是Vbias2。在节点E，下拉电流为INsignal，在节点F，下拉电流为INcmfb，MOS管M28和M29构成串接级，MOS管M21和M22，M30和M31，M32和M33构成电流镜，使得输出的电流与输入电流成比例关系，电流流向控制开关SWS-SW8在控制信号为1时导通，为0时截止。设定信号电流的直流分量与CMFB电流相等，可以得到：

I_INsignal＝I_INcmfb+I_AC

在上式中，IINsignal为信号电流，IINcmfb为CMFB电流，及信号电流的直流分量，I_AC为信号电流的交流分量，节点G为电流的收集点：

I_out＝I(G)

在上式中，Iout为电流输出，I(G)为在节点G处，对电流镜M21和M22的输入电流。

当数字控制信号INlogic为0时，开关SW6和SW8导通，SW5和SW7截止，得到

I_out＝I_INsignal

此时，输入电流与输出电流相等，电流的衰减为0DB。

当数字控制信号INIogic为1时，开关SW5和SW7通，SW6和SW8截止，得到 $I_{\mathrm{out}}=\frac{n}{m+n}*I_{\mathrm{INsignal}}+\frac{m}{m+n}*I_{\mathrm{INcmfb}}=\frac{n}{m+n}*I_{\mathrm{AC}}+I_{\mathrm{INcmfb}}=\frac{n}{m+n}*I_{\mathrm{AC}}+I_{\mathrm{DC}}$

经过以上分析，可以得到在衰减电路中，信号的交流分量得到衰减而直流分量保持不变.因此，在实现步进衰减的同时，给后级电路提供了一个稳定的直流工作点，保证了与后级电路的直接耦合。

在以上电路中，利用MOS晶体管的个数实现了对信号的步进衰减控制，由于MOS晶体管的沟道长度调制效应，并联的m个和n个MOS晶体管的沟道长度要仔细设计，一般情况下，取W/L＝20/10足够。

在电路中，控制精度主要取决于：(1)m个n个MOS晶体管的匹配；(2)运放的OFFSET(偏离，以下简称OFFSET)电压。运放的OFFSET电压与集成电路的制造工艺有关，现在的工艺水准一般为2mV左右。对于MOS晶体管的匹配，可以通过增加MOS晶体管的面积的方法解决。

设定MOS晶体管的匹配精度较高，可以忽略不计，则此时的误差为： $\mathrm{\ΔI}=\frac{2\mathrm{mV}}{R_{\mathrm{MOS}\left(\mathrm{ON}\right)}}$

从上式中可以得到，步进控制时的误差电流为运算放大器的OFFSET电压与作为等效电阻的MOS晶体管的导通电阻的比值，因此，增加MOS晶体管的沟道长度，可以提高晶体管的导通电阻，从而提高步进控制精度，当并联的电阻总和为2Kohm时，最大误差电流为1uA，步进控制精度在IINsignal电流为100uA时为1％。

由于控制精度与MOS晶体管的匹配精度有关，所以对于MOS晶体管的匹配，当m或者n的取值较小时，可以同比例提高MOS晶体管的个数，有效利用制造工艺来提高步进控制的精度。

所述的作为等效电阻的长沟道PMOS晶体管数量m、n与DB衰减值的对应关系可以是，m取1，n取9，DB衰减值为-1；m取2，n取8，DB衰减值为-2；m取9，n取16，DB衰减值为-4；m取6，n取4，DB衰减值为-8；m取21，n取4，DB衰减值为-16。

电路工作时，INsignal输入信号经过M30.M31构成的电流镜后，流过串接管M28后进入接点E，当控制信号为零时，信号电流无衰减的通过开关SW6进入节点G，经电流镜M21和M22后从Iout端口输出，当控制信号为1时，电流通过由m个和n个PMOS管构成的等效电阻网络，衰减后的电流经SW5进入节点G，然后从Iout输出。共模信号从INcmfb输入，经过M32.M33电流镜流，经M29串接管进入节点F，当控制信号为零时，经SW8进入电源，当控制信号为1时，经过m+n个PMOS管构成的等效电阻网络，衰减后的共模电流进入节点C，经开关SW7进入节点G与衰减后的信号电流相加。

图7为注入电流衰减电路。图中所示电流衰减电路含4个运放、一个反相器、作为等效电阻的两组(m+n)个长沟道NMOS晶体管(以下简称“NMOS管”)、4个MOS开关(SW1-SW4)及若干MOS管。MOS管M7与运放opampl构成第一个电压跟随器，MOS管M8与运放opamp2构成第二个电压跟随器，MOS管M7的源极、漏极分别连接于一组n个并联NMOS管的漏极和开关SW1的一端，MOS管M8的源极连接于一组m个并联NMOS管的源极，所述m个并联NMOS管的漏极、n个并联MOS管的源极及开关SW2连接于MOS管M3的漏极，MOS管M1和M2构成的电流镜输入端接输入信号INsignal、输出端串接MOS管M3，开关SW1、SW2、SW3的一端均连接于MOS管M12和M13组成的电流镜输入端，该电流镜的输出串接MOS管M11，开关SW1的控制端、开关SW3的控制端、反相器INV1的输入端、所述的m个并联NMOS管和n个并联NMOS管的栅极均接数字控制信号INlogic，反相器INV1输出端接开关SW2、SW4的控制端。

MOS管M9与运放opamp3构成第三个电压跟随器，MOS管M10与运放opamp4构成第四个电压跟随器，MOS管M9的源极连接于另一组n个并联NMOS管的漏极，MOS管M9的另一端接地，MOS管M10的源极、漏极分别连接于另一组m个并联NMOS管的源极和开关SW3的另一端，所述的m个并联NMOS管和n个并联NMOS管的栅极连接数字信号输入端INlogic，MOS管M4和M5构成的电流镜的输入端接共模信号INcmfb、输出串接MOS管M6，MOS管M6的漏极、所述m个并联NMOS管的漏极和n个并联NMOS管的源极连接于开关SW4的一端，开关SW4的另一端接地，所述四个运放的同相输入端均接偏压Vbias2，MOS管M3和M6的栅极接偏压Vbias1。

在注入电流的方案中，对等效电阻的实现也有不同的要求。在下拉电流时，使用PMOS管，而在注入电流时，一般采用NMOS管，这也与MOS管的工作状态有关。一般情况下，当MOS管工作于稳定的等效电阻导通状态，其栅源电压VGS要大于1.6V。

所述的长沟道NMOS晶体管数量m、n与DB衰减值的对应关系可以是，m取1，n取9，DB衰减值为-1；m取2，n取8，DB衰减值为-2；m取9，n取16，DB衰减值为-4；m取6，n取4，DB衰减值为-8；m取21，n取4，DB衰减值为-16。

在图7中INsignal为信号电流的输入端口，INcmfb为CMFB电流的输入端口，INlogic为步进衰减数字控制输入端口，Vbias1和Vbias3为CASCODE级偏置电压输入，Vbias2为等效电阻的偏置电压输入，Iout为电流输出端口，VDD为电源，SW1--SW4为4个开关，当相应数字控制信号输入为1时，开关导通，当控制信号为0时，开关截止。

设定工作条件与前面所述下拉电流的衰减电路相同，当INlogic为0时

I_out＝I_INsignal

此时衰减为ODB。当INlogic为1时， $I_{\mathrm{out}}=\frac{n}{m+n}*I_{\mathrm{AC}}+I_{\mathrm{DC}}$

此时，交流分量被衰减而直流分量保持不变。

在注入电流电路中，m个和n个并联的MOS晶体管的工作点必须按照所需状态较小调整。当其栅极电压为3.3V时，MOS晶体管M3的漏极电压在1.7---1.4V的区间时，可以工作于等效电阻区。当M3的漏极电压太高时，等效电阻可能没有充分导通，当M3的漏极电压太低时，对运算放大器的性能有较高的要求。

设定等效电阻的压降为0.1V，则在MOS晶体管M7、M8的栅极，及运算放大器的输出级，其输出摆幅为0.5--0.2V(对应于1.7-1.4V的M3漏极电压)。对于一个运算放器，在单电源工作条件下，当其输出为0.2--0.5V时，已经在其极限附近。通过以上分析可以得到，正确设计各个节点的直流工作点，可以有效地提高系统的性能，改善步进控制的精度，并且可以降低非线性失真。

本发明的另一种电流衰减电路实施方案是利用电流源的匹配进行衰减。利用电流源的匹配进行衰减，由于电流源的衰减误差主要来源于器件的沟道长度调制效应，所以，在设计中，适当加大器件的长度，调整器件工作的区间，有效的降低了控制误差。同时，由于设计电路在P阱和N阱工艺中，利用NMOS电流源和PMOS电流源对噪声的抑制能力不同，所以，分别设计了PMOS电流源衰减电路和NMOS电流源衰减电路。两种电路的原理是相同的，只是在信号的衰减方面，其极性是相反的。

图8所示P阱工艺的电流衰减电路含：MOS开关SW11、SW12，反相器INV4，MOS晶体管M41，电流镜I；m+n个并联的NMOS晶体管构成的A1区，所述A1区的栅极与漏极连接；m+n个并联的NMOS晶体管构成的B1区，所述B1区的漏极与MOS晶体管M41源极之间跨接MOS开关SW11；n个并联的NMOS晶体管构成的C1区，所述的C1区的漏极与电流镜I的输出端连接，所述A1、B1、C1区的栅极均连接于信号输入端Iinsignal，A1、B1、C1区的源极均连接地端GND；m+n个并联的PMOS晶体管构成的D1区，所述的D1区的栅极与漏极连接；m个并联的PMOS晶体管构成的E1区，所述的E1区的漏极连接于电流镜I的输入端，所述D1、E1区的栅极均连接共模信号输入端Iincmfb，所述D1、E1区的源极均连接电源VDD；NOS开关SW12跨接于MOS晶体管M41源极与C1区的漏极之间，MOS开关SW11、SW12的第三端均连接于电源VID，MOS开关SW12的控制端和反相器INV4的输入端均接数字控制信号INlogic，反相器INV4的输出端接NOS开关SW11的控制端，栅极接偏压Vbias的MOS管M41的漏极为其电流输出端Iout。

图8电路分A1、B1、C1、D1、E1五区，D1区和E1区构成共模反馈电流的衰减级，A1区和B1区构成信号电流的拷贝级，C1区和A1区构成信号电流的衰减级，D1区由m+n个共源共栅共漏的PMOS晶体管并联而成，E1区是由m个共源共栅共漏的PMOS晶体管并联而成，A1区和B1区由m+n个共源共栅共漏的NMOS晶体管并联而成，C1区由n个共源共栅共漏的NMOS晶体管并联而成，Iincmfb为共模反馈电流输入端口，Iinsignal为信号的输入端口，INlogic步进增益数字控制输入端口，Vbias为偏置电压，Iout为电流输出端口。

共模反馈输入端口Iincmfb为直流电流，信号输入端口Iinsignal为直流I_DC加交流电流I_AC。在一般情况下，共模反馈输入端口的直流电流与信号输入端口的直流电流分量是相等的，偏置电压Vbias有效地防止MOS晶体管的沟道长度调制效应。

设定共模反馈输入端口的电流为：

Iincmfb＝I_DC

信号输入端口的电流为：

Iinsignal＝I_DC+I_AC

在D1区和E1区，分别有m+n个和m个PMOS晶体管，由于其栅极是连接在一起的，所以，每一个PMOS晶体管中流过的电流是相同的。对于D1区的m+n个晶体管，由于其总电流为Iincmfb，所以，D1区中的单个晶体管的电流为Iincmfb/m，在B1区，m个晶体管的漏极连接在一起，由于单个晶体管的电流与A1区的器件相同，所以，m个PMOS晶体管的汇总电流，即接入1∶1电流镜I的电流为： $\mathrm{Isw}2\left(\mathrm{cmfb}\right)=\frac{m}{m+n}*I_{\mathrm{INcmfb}}=\frac{m}{m+n}*I_{\mathrm{DC}}$

在上式中，m为E1区中PMOS晶体管的个数，m+n为D1区中PMOS晶体管的个数。从上式可以看到，接入电流镜的共模反馈电流，与D1区和E1区的晶体管个数成比例关系。

同样，接入开关SW11的电流只与A1区和B1区的NMOS晶体管的个数有关。经过与前面类似的分析，可以得到接入开关SW11的电流为： $I_{\mathrm{SW}1}=\frac{m+n}{m+n}*I_{\mathrm{INsignal}}=I_{\mathrm{INsignal}}$

接入开关SW12的电流为： $I_{\mathrm{Sw}2}=\frac{n}{m+n}*I_{\mathrm{INsignal}}+\frac{m}{m+n}*I_{\mathrm{DC}}=I_{\mathrm{DC}}+\frac{n}{m+n}*I_{\mathrm{INsignal}}$

当数字衰减控制信号为0时，开关SW11使电流I_SW1直接接入Iout端口，开关SW12使电流I_SW2直接接入电源VDD。因此，在电流输出端口Iout的电流为：

Iout＝I_INsignal

此时可以看到，输出电流与输入的信号电流相等，即电流衰减为ODB。

当数字衰减控制信号为1时，开关SW11将电流I_SW1直接接入电源VDD，开关SW12将电流I_SW2接入输出端口Iout. $\mathrm{Iout}=I_{\mathrm{DC}}+\frac{n}{m+n}*I_{\mathrm{AC}}$

经过以上分析，可以得到在衰减控制电路中，交流信号的衰减为(n/(m+n))，直流信号保持不变。在级联的增益控制电路中，每一级都对交流信号进行衰减而保持直流分量不变，而交流信号的衰减n/(n+m)中，n和m分别是晶体管的个数，所以，本电路可以利用m个n个晶体管的匹配获得有效的电流衰减，从而有效的解决了匹配中的规整性问题。

以上分析中设定共模反馈的电流输入和信号的电流输入中，直流分量是相同的.在实际的电路中，两者可能存在一定的差别。同时，直流分量的微小变化可以来自PMOS晶体管和NMOS晶体管的不匹配。总的直流分量的偏差可以表示为： ${\mathrm{\Σ\ΔI}}_{\mathrm{DC}}={\mathrm{\ΔI}}_{\mathrm{DC}}+\mathrm{\Δ}\left(\frac{m}{m+n}\right)*I_{\mathrm{DC}}$

两个直流分量的微小变化只会影响电路的工作点，对交流信号不会产生失真，因此，本电路对MOS晶体管的匹配要求只受增益控制精度的影响。

在N阱工艺中，利用PMOS晶体管进行信号的转换，同样可以实现步进衰减控制。图9所示N阱工艺的电流衰减电路包括：MOS开关SW13、SW14，反相器INV5，MOS晶体管M42，电流镜II、III；m+n个并联的PMOS晶体管构成的C2区，所述C2区的栅极与漏极连接；m+n个并联的PMOS晶体管构成的D2区，所述D2区的漏极与电流镜II输入端连接；n个并联的PMOS晶体管构成的E2区，所述的E2区的漏极与电流镜III输入端连接，所述C2、D2、E2区的栅极均连接于信号输入端Iinsignal，C2、D2、E2区的源极均连接电源VDD；m+n个并联的NMOS晶体管构成的A2区，所述的A2区的栅极与漏极连接；m个并联的NMOS晶体管构成的B2区，所述的B2区的漏极和电流镜III的输出端连接，A2、B2区的栅极均连接共模信号输入端Iincmfb，A2、B2区的源极均连接电源地端GND；MOS开关SW13跨接于MOS晶体管M42源极与电流镜II之间，MOS开关SW14跨接于MOS晶体管M42源极与B2区的漏极之间，MOS开关SW13、SW14的第三端均连接于电源VDD，MOS开关SW14的控制端和反相器INV5的输入端连接数字控制信号INlogic，反相器INV5的输出端接MOS开关SW13的控制端，栅极接偏压Vbias的MOS管M42的漏极为其电流输出端Iout。

图9的步进衰减控制电路分A2、B2、C2、D2、E2五区，A2区和B2区构成共模反馈电流的衰减级，C2区和D2区构成信号电流的拷贝级，C2区和E2区构成信号电流的衰减级。A2区由m+n个共源共栅共漏的NMOS晶体管并联而成，B2是由m个共源共栅共漏的NMOS晶体管并联而成，C2区和D2区由m+n个共源共栅共漏的PMOS晶体管并联而成，E2区由n个共源共栅共漏的PMOS晶体管并联而成，Iincmfb为共模反馈电流输入端口，Iinsignal为信号的输入端口，INlogic步进增益数字控制输入端口，Vbias为偏置电压，Iout为电流输出端口。

通过与前面类似的分析，可以得到在INlogic＝0时，输出的电流为：

Iout＝I_DC+I_AC＝I_INsignal

从上式可以得到，输出的交流信号电流与输入的电流相等，即衰减为0DB。在数字增益控制信号INlogic＝1时，输出的电流为： $\mathrm{Iout}=I_{\mathrm{DC}}+\frac{n}{m+n}*I_{\mathrm{AC}}$

同样，从上式中可以得到信号的衰减为(n/(m+n))。

本发明的典型应用例如图10所示。在DSP的外围，一般有模数转换器ADC和数模转换器DAC等电路作为接口，为了提高系统的分辨率，在接收端，自动增益控制电路AGC要置于ADC的前端进行信号幅度的调整。在发送端，为了降低对邻近信道的干扰，步进衰减电路要置于DAC的后端对输出信号的幅度进行调整。在通信，多媒体及其他数模混合的系统中，利用SOC技术进行集成时，一般要使用与数字集成电路工艺相同的加工方法来集成AGC和ADC电路。本发明的步进衰减控制电路与典型的数字集成电路制造工艺是兼容的，所以，可以将DSP与步进衰减控制电路集成在同一块芯片上，从而有效的降低系统的成本和提高系统的可靠性。

在数据通信系统中，步进衰减控制电路可以应用ADSL，VDSL以及视频信号的传输等领域。

在图10中，输入模拟信号从VinP，VinN端口输入，CM为调整电路工作点的共模电压输入，信号经过DopAMP的全差分运算放大器后，进行电压--电流转换，电流信号进入电流模式增益控制级进行增益调整，放大后的信号进行电流---电压转换，然后以3端输出到ADC进行模数转换，数字信号进入DSP进行必要的处理，当DSP认为ADC转换精度不能够满足需求时，将利用BUS总线Gain control b[0--4]对电流模式增益级的放大倍数进行调整，直至满足需求为止。DSP也可以将处理后的信号送入PC等外端数字设备，如图象信息等。同时，DSP可以将另一类数字信号送入DAC进行数模转换，以模拟方式输出，如立体声音频信号等，DAC的输出经过平滑滤波后接入输出级。在输出级，信号要以较大的功率输出，为了避免对邻近信道的干扰，DSP将根据通信回路的特性进行衰减，衰减后的信号经过功率放大后输出。

图5示出了数字输入控制信号与衰减之间的关系，其中正弦波经过了简化。当数字输入为0时，输出与输入相等，衰减为0DB；当数字信号输入为31时，输出正弦波为输入正弦波的0.0282，即-31DB。从图5分析可以看到，得到衰减的信号只是交流信号，模拟信号的直流分量保持不变。因此，在无隔直电容的辅助下，实现了只放大交流信号的目的，因此，可以与后级电路直接耦合。同时由于电流模式的直流抵销电路的较大带宽，使得信号在一个较大的频域内，直流分量得到有效地抑制。所以，电流模式的共模电压抑制比(CMRR)可以在一个较宽的频域内保持一个稳定值。

Claims (8)

1、一种数字工艺的电流模式步进衰减控制电路，其特征在于包括：串联连接的若干级电流衰减电路，每一级电流衰减电路的数字控制输入端、共模反馈电流输入端及偏压端分别连接相应的数字控制信号、共模反馈电流及偏置电压，模拟输入信号连接于第一级电流衰减电路输入端。

2、根据权利要求1所述的数字工艺的电流模式步进衰减控制电路，其特征在于：所述的步进衰减控制电路含有2-6级电流衰减电路。

3、根据权利要求2所述的数字工艺的电流模式步进衰减控制电路，其特征在于：所述的步进衰减控制电路含有5级电流衰减电路。

4、根据权利要求1所述的数字工艺的电流模式步进衰减控制电路，其特征在于：所述的电流衰减电路设置有数字控制输入端、共模反馈电流输入端、偏压端、模拟信号输入端、模拟信号输出端及电源端。

5、根据权利要求4所述的数字工艺的电流模式步进衰减控制电路，其特征在于：所述的电流衰减电路含4个运算放大器(以下简称“运放”)、两个反相器、作为等效电阻的两组(m+n)个长沟道PMOS晶体管(以下简称“PMOS管”)、4个MOS开关(SW5-SW8)及若干MOS晶体管(以下简称“MOS管”)；

MOS管M24与运放opamp5构成第一个电压跟随器，MOS管M25与运放opamp6构成第二个电压跟随器，MOS管M24的源极、漏极分别连接于一组n个并联PMOS管的源极和开关SW5的一端，MOS管M25的源极连接于一组m个并联PMOS管的漏极，所述的m个并联PMOS管的源极、n个并联PMOS管的漏极及MOS管M28的漏极均连接于开关SW6的一端，所述的m个并联PMOS管的栅极、n个并联PMOS管的栅极及开关SW6的控制端均连接于反相器INV2的输出端，第一对MOS管构成的电流镜输入端接输入信号INsignal、输出端串接MOS管M28，第二对MOS管构成的电流镜输入端接开关SW5和SW6的另一端、输出端串接MOS管M23，反相器INV2输入端和开关SW5的控制端连接数字控制信号INlogic；

MOS管M26与运放opamp7构成第三个电压跟随器，MOS管M27与运放opamp8构成第四个电压跟随器，MOS管M26的源极、漏极分别连接于另一组n个并联PMOS管的源极与电源VDD，MOS管M27的源极连接于另一组m个并联PMOS管的漏极，开关SW7跨接于M27漏极与所述的第二对MOS管构成的电流镜输入端之间，所述的m个并联PMOS管的源极、n个并联PMOS管的漏极及MOS管M29的漏极均与连接电源VDD的开关SW8的另一端连接，所述的m个并联PMOS管和n个并联PMOS管的栅极、开关SW8的控制端连接于反相器INV3的输出端，第三对MOS管构成的电流镜的输入端接共模信号INcmfb、输出端串接MOS管M29，反相器INV3输入端和开关SW7的控制端接数字控制信号Inlogic。

6、根据权利要求4所述的数字工艺的电流模式步进衰减控制电路，其特征在于：所述的电流衰减电路含4个运放、一个反相器、作为等效电阻的两组(m+n)个长沟道NMOS晶体管(以下简称“NMOS管”)、4个MOS开关(SW1-SW4)及若干MOS管；

MOS管M7与运放opamp1构成第一个电压跟随器，MOS管M8与运放opamp2构成第二个电压跟随器，MOS管M7的源极、漏极分别连接于一组n个并联NMOS管的漏极和开关SW1一端，MOS管M8的源极连接于一组m个并联NMOS管的源极，第一对MOS管构成的电流镜输入端接输入信号INsignal、输出端串接MOS管M3，所述的m个并联NMOS管的漏极、n个并联NMOS管的源极及开关SW2均连接于MOS管M3的漏极，第二对MOS管构成的电流镜输入端接开关SW1-SW3的一端、输出端串接MOS管M11，开关SW1的控制端、开关SW3的控制端、反相器INV1的输入端、所述的m个并联NMOS管和n个并联NMOS管的栅极均接数字控制信号INlogic，反相器INV1输出端接开关SW2、SW4的控制端；

MOS管M9与运放opamp3构成第三个电压跟随器，MOS管M10与运放opamp4构成第四个电压跟随器，MOS管M9的源极、漏极分别连接于另一组n个并联NMOS管的漏极和地，MOS管M10的源极、漏极分别连接另一组m个并联NMOS管的源极和开关SW3的另一端，所述的m个并联NMOS管和n个并联NMOS管的栅极连接数字信号输入端INlogic，第三对MOS管构成的电流镜输入端接共模信号INcmfb、输出端串接MOS管M6，所述的m个并联NMOS管的漏极、n个并联NMOS管的源极及MOS管M6的漏极和均连接于开关SW4的一端，开关SW4的另一端接地。

7、根据权利要求4所述的电流模式步进衰减控制电路，其特征在于所述的电流衰减电路含：

MOS开关SW11、SW12，反相器INV4，MOS晶体管M41，电流镜I；

m+n个并联的NMOS晶体管构成的A1区，所述A1区的栅极与漏极连接；

m+n个并联的NMOS晶体管构成的B1区，所述B1区的漏极与MOS晶体管M41之间跨接MOS开关SW11；

n个并联的NMOS晶体管构成的C1区，所述C1区的漏极与电流镜I的输出端连接，所述A1、B1、C1区的栅极均连接于信号输入端Iinsignal，所述A1、B1、C1区的源极均连接地端GND；

m+n个并联的PMOS晶体管构成的D1区，所述D1区的栅极与漏极连接；

m个并联的PMOS晶体管构成的E1区，所述E1区的漏极连接于电流镜I的输入端，所述D1、E1区的栅极均连接共模信号输入端Iincmfb，所述D1、E1区的源极均连接电源VDD；

MOS开关SW12跨接于MOS晶体管M41与所述C1区的漏极之间，MOS开关SW11、SW12的第三端均连接于电源VDD，MOS开关SW12的控制端和反相器INV4的输入端均接数字控制信号INlogic，反相器INV4的输出端接MOS开关SW11的控制端，栅极接偏压的MOS管M41的漏极为其电流输出端Iout。

8、根据权利要求4所述的电流模式步进衰减控制电路，其特征在于所述的电流衰减电路含：

MOS开关SW13、SW14，反相器INV5，MOS晶体管M42，电流镜II、III；

m+n个并联的PMOS晶体管构成的C2区，所述C2区的栅极与漏极连接；

m+n个并联的PMOS晶体管构成的D2区，所述D2区的漏极与电流镜II输入端连接；

n个并联的PMOS晶体管构成的E2区，所述E2区的漏极与电流镜III输入端连接，所述C2、D2、E2区的栅极均连接于信号输入端Iinsignal，所述C2、D2、E2区的源极均连接电源VDD；

m+n个并联的NMOS晶体管构成的A2区，所述A2区的栅极与漏极连接；

m个并联的NMOS晶体管构成的B2区，所述B2区的漏极和电流镜III的输出端连接，所述A2、B2区的栅极均连接共模信号输入端Iincmfb，所述A2、B2区的源极均连接电源地端GND；

MOS开关SW13跨接于MOS晶体管M42与电流镜II之间，MOS开关SW14跨接于MOS晶体管M42与所述B2区的漏极之间，MOS开关SW13、SW14的第三端均连接于电源VDD，MOS开关SW14的控制端和反相器INV5的输入端连接数字控制信号INlogic，反相器INV5的输出端接MOS开关SW13的控制端，栅极接偏压的MOS管M42的漏极为其电流输出端Iout。

Images