CN1918794A - 差分驱动电路和包括该差分驱动电路的电子设备 - Google Patents

差分驱动电路和包括该差分驱动电路的电子设备 Download PDF

Info

Publication number
CN1918794A
CN1918794A CNA2005800050531A CN200580005053A CN1918794A CN 1918794 A CN1918794 A CN 1918794A CN A2005800050531 A CNA2005800050531 A CN A2005800050531A CN 200580005053 A CN200580005053 A CN 200580005053A CN 1918794 A CN1918794 A CN 1918794A
Authority
CN
China
Prior art keywords
circuit
nmos pass
transistor
pass transistor
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800050531A
Other languages
English (en)
Inventor
三浦贤
冈村淳一
小泽诚一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THine Electronics Inc
Original Assignee
THine Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THine Electronics Inc filed Critical THine Electronics Inc
Publication of CN1918794A publication Critical patent/CN1918794A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45318—Indexing scheme relating to differential amplifiers the AAC comprising a cross coupling circuit, e.g. two extra transistors cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45466—Indexing scheme relating to differential amplifiers the CSC being controlled, e.g. by a signal derived from a non specified place in the dif amp circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

提供了一种用于低电压差分信号的差分驱动电路以及包括这种电路的电子设备，其中，通过去掉差分放大器或减少差分放大器的数目而减小了电路面积和电流消耗并解决了由噪声引起的振荡问题，并且提供了高驱动能力。该电路包括：开关电路，其包括MOS晶体管，向该开关电路输入差分信号，并且该开关电路输出电流信号；输出电路，该输出电路包括NMOS晶体管，该NMOS晶体管一端连接到高电势侧上的电源电势并且另一端连接到开关电路中的一个节点，并操作为源跟随器，并且该输出电路包括PMOS晶体管，该PMOS晶体管一端连接到低电势侧上的电源电势并且另一端连接到开关电路中的另一节点，并操作为源跟随器；以及参考电势生成电路，其分别向PMOS晶体管和NMOS晶体管的栅极提供参考电势；其中该参考电势生成电路包括电势可变装置，该电势可变装置用于改变差分电势，同时补偿电势保持恒定。该电路还包括用于该输出电路的加强电路。

Description

差分驱动电路和包括该差分驱动电路的电子设备
技术领域
本发明涉及一种通过在一对电阻器端接差分传输线路中改变电流的流动方向来发送信号的用于LVDS(低电压差分信号)接口的差分驱动电路，以及一种包括该差分驱动电路的电子设备。
背景技术
对于用于LVDS接口的差分驱动电路，已知有以下将列出的专利文献1中所描述的一种方案。在此提出的驱动电路采用一种配置，其中通过使用三个差分放大器，改变了差分电压，而补偿电势保持恒定。因此，存在的问题是电路变得复杂，增加了电路面积和总的电流消耗，并且驱动最后一级晶体管的两个差分放大器很有可能引起振荡，这是由电源噪声等引发的。此外，已知具有驱动电路能力、在以下将列出的专利文献2中所描述的一种方案。在此提出的驱动电路包括主驱动电路和预加强电路，并且这两种电路都由电流源进行偏置。因此，电路试图提供恒定的电流而不考虑负载的改变和变化，并且因此源极和漏极之间的电压(VSD)随着负载的改变而改变，作为结果，共模电压是不稳定的。尤其是在备用状态下，电路会进入很有可能发生EMI(电磁干扰)问题的状况中，并且因此，存在的问题是与高速驱动相关联的噪声问题。
专利文献1：USP6,111,431的公开
专利文献2：USP6,590,432的公开
发明内容
从解决这些问题的角度提出了本发明。因此，本发明的一个目的是提供一种用于低电压差分信号的差分驱动电路以及包括这种电路的电子设备，其中，通过去掉差分放大器或减少差分放大器的数目，可以减小电路面积和电流消耗并可以解决由噪声引起的振荡问题，并且通过使得共模电平稳定，可以减少EMI问题的发生并可以提供高驱动能力。
根据权利要求1，提供了一种用于低电压差分信号的差分驱动电路，其包括：
开关电路，该开关电路包括MOS晶体管，并且该开关电路配置为被输入差分信号并输出电流信号；
输出电路，其包括：
NMOS晶体管，该NMOS晶体管一端连接到高电势侧上的电源电势并且另一端连接到开关电路中的一个节点，并操作为源跟随器；以及
PMOS晶体管，该PMOS晶体管一端连接到低电势侧上的电源电势并且另一端连接到开关电路中的另一节点，并操作为源跟随器；以及
参考电势生成电路，其分别向NMOS晶体管和PMOS晶体管的栅极提供参考电势，其中：
该参考电势生成电路包括电势可变装置，该电势可变装置用于改变差分电势，同时补偿电势保持恒定。
根据权利要求2，在根据权利要求1所述的用于低电压差分信号的差分驱动电路中：
开关电路可以包括：
第一晶体管和第二晶体管，该第一晶体管和第二晶体管的一端连接到NMOS晶体管的源极，形成一个节点；以及
第三晶体管和第四晶体管，该第三晶体管和第四晶体管的一端连接到PMOS晶体管的源极，形成一个节点；
第一晶体管和第三晶体管的另一端所连接的节点以及第二晶体管和第四晶体管的另一端所连接的节点形成输出电路的输出端；并且
第一晶体管和第四晶体管的栅极上所连接的节点以及第二晶体管和第三晶体管的栅极上所连接的节点形成用于差分信号的输入端。
根据权利要求3，在根据权利要求1所述的用于低电压差分信号的差分驱动电路中，参考电势生成电路可以包括：
第一电阻器，其连接在高电势侧上的电源电势与NMOS晶体管的栅极之间；
第二电阻器，其连接在NMOS晶体管的栅极与PMOS晶体管的栅极之间；以及
第三电阻器，其连接在PMOS晶体管的栅极与低电势侧上的电源电势之间。
根据权利要求4，在根据权利要求3所述的用于低电压差分信号的差分驱动电路中：
参考电势生成电路中的第一电阻器和第三电阻器可以具有相等的电阻值。
根据权利要求5，在根据权利要求1所述的用于低电压差分信号的差分驱动电路中：
参考电势生成电路可以包括：
第一电路组，其配置为具有并联的多个串联的PMOS晶体管和多个串联的电阻器；
第二电路组，其配置为具有并联的多个串联的NMOS晶体管和多个串联的电阻器；以及
电阻器，其连接在第一电路组的电阻器与第二电路组的电阻器之间，并且将第一电路组中的电阻器和第二电路组中的电阻器设置为相等的电阻值，其中可以通过控制第一电路组和第二电路组中的晶体管的栅极来改变电阻值。
根据权利要求6，在根据权利要求1所述的用于低电势差分信号的差分驱动电路中，参考电势生成电路可以包括：
第一电路组，其进一步包括：
第一NMOS晶体管，其漏极连接到高电势侧上的电源电势；
第二NMOS晶体管，其漏极连接到第一NMOS晶体管的源极，其栅极连接到高电势侧上的电源电势；
第三NMOS晶体管，其源极连接到低电势侧上的电源电势；
第四NMOS晶体管，其源极连接到第三NMOS晶体管的漏极，其栅极连接到高电势侧上的电源电势；
第一电阻器和第二电阻器，其连接在第二NMOS晶体管的源极与第四NMOS晶体管的漏极之间；
第一差分放大器，其具有输出端，该输出端连接到第一NMOS晶体管和第五NMOS晶体管的栅极并控制这些栅极的电势，并且该第一差分放大器操作为使得第一电阻器和第二电阻器连接处的节点的电势接近于第一参考电势；以及
所述电流源可变装置，该电流源可变装置控制其源极连接到低电势侧上的电源电势的第三NMOS晶体管的电流；以及第二电路组，其进一步包括：
第五NMOS晶体管，其漏极连接到高电势侧上的电源电势；
第六NMOS晶体管，其漏极连接到第五NMOS晶体管的源极，其栅极连接到高电势侧上的电源电势；以及
第七PMOS晶体管，其漏极连接到低电势侧上的电源电势；以及
第八NMOS晶体管，其源极上连接到第七PMOS晶体管的源极，其栅极连接到高电势侧上的电源；以及
第三电阻器和第四电阻器，其连接在第六NMOS晶体管的源极与第八NMOS晶体管的漏极之间；以及
第二差分放大器，其具有输出端，该输出终端连接到第七PMOS晶体管的栅极并控制该栅极的电势，并且该第二差分放大器操作为使得第三电阻器和第四电阻器连接处的节点的电势接近于第一参考电势。
根据权利要求7，在根据权利要求6所述的用于低电压差分
信号的差分驱动电路中：
参考电势生成电路中的第一电阻器、第二电阻器、第三电阻器和第四电阻器的电阻值可以是连接到输出电路的输出端的端接电阻器的电阻值的n/2倍(n为正整数值)。
根据权利要求8，在根据权利要求6所述的用于低电压差分信号的差分驱动电路中：
参考电势生成电路中的第一NMOS晶体管的大小和第五NMOS晶体管的大小可以是NMOS晶体管的大小的1/n(n为正整数值)；并且
第七PMOS晶体管的大小可以是PMOS晶体管的大小的1/n(n为正整数值)。
根据权利要求9，在根据权利要求1所述的用于低电压差分信号的差分驱动电路中：
输出电路的输出端可以连接到加强电路的输出端；
加强电路可以包括用于加强电路的开关电路，该开关电路包括MOS晶体管，并且该开关电路被输入不同的差分信号并输出电流信号，用于加强电路的开关电路中的一个节点连接到PMOS晶体管的漏极，PMOS晶体管的源极连接到高电势侧上的电源电势，并且PMOS晶体管的栅极连接到用于加强电路的偏置电源的一端；并且
用于加强电路的开关电路中的另一节点可以连接到NMOS晶体管的漏极，NMOS晶体管的源极可以连接到低电势侧上的电源，并且NMOS晶体管的栅极可以连接到用于加强电路的偏置电源的另一端。
根据权利要求10，在根据权利要求9所述的用于低电压差分信号的差分驱动电路中：
用于加强电路的开关电路可以包括根据权利要求2所述的开关电路。
根据权利要求11，在根据权利要求9所述的用于低电压差分信号的差分驱动电路中，可以以如下方式配置加强电路：
用于加强电路的开关电路中的一个节点连接到NMOS晶体管的源极，NMOS晶体管的漏极连接到高电势侧上的电源，并且NMOS晶体管的栅极连接到用于加强电路的偏置电源的一端；并且
用于加强电路的开关电路中的另一节点连接到PMOS晶体管的源极，PMOS晶体管的漏极连接到低电势侧上的电源，并且PMOS晶体管的栅极连接到用于加强电路的偏置电源的另一端。
根据权利要求12，在根据权利要求11所述的用于低电压差分信号的差分驱动电路中：
用于加强电路的开关电路可以包括根据权利要求2所述的开关电路。
根据权利要求13，提供了一种电子设备，其包括根据权利要求1-12中任一项所述的用于低电压差分信号的差分驱动电路。
根据权利要求14在根据权利要求13所述的电子设备中，该电子设备可以包括移动终端。
根据本发明的用于低电压差分信号的差分驱动电路，可以提供一种用于低电压差分信号的差分驱动电路，通过该差分驱动电路，可以实现电路面积和电流消耗的减小，以便解决由噪声引起的振荡问题，并且由于稳定了共模电平，可以减少EMI问题的发生并由此提供了高驱动能力。同样，可以提供一种其中包括如上所述的这种差分驱动电路的电子设备。
附图说明
图1是示出根据本发明的第一实施例的差分驱动电路配置的电路框图。
图2是示出根据本发明的第一实施例的参考电势生成电路配置的电路框图。
图3是根据本发明的具有可变电阻器的参考电势生成电路的示图。
图4是根据本发明的具有电势可变装置的参考电势生成电路的示图。
图5是根据本发明的具有另一个电势可变装置的参考电势生成电路的示图。
图6是示出根据本发明的第二实施例的差分驱动电路配置的电路框图。
图7是示出用于根据本发明的第二实施例的差分驱动电路的输入/输出信号串的示图。
图8是示出用于根据本发明的第二实施例的差分驱动电路的其他输入/输出信号串的示图。
图9是示出用于根据本发明的采用另一预加强电路的差分驱动电路的输入/输出信号串的示图。
对参考标号的描述：
1-6、41-44、49-52和61-66：晶体管
45、46、53和54：电阻器
7、8、11、12、21、22和71-74：节点
9、10、69和70：差分输入端
13、14：高电势侧和低电势侧的电源电势
47、55：第一差分放大器和第二差分放大器
48：第一参考电势
100：输出电路
101：开关电路
102：参考电势生成电路
300：用于低电压差分信号的差分驱动电路
400：加强电路
401、402：第一电路组和第二电路组
R1-R3、Rp1、Rpn、Rn1、Rnn：电阻器
P1-Pn、N1-Nn：晶体管
CMC：电流镜像电路
IN+：驱动电路的差分输入信号的正极
IN-：驱动电路的差分输入信号的负极
EMP+：加强电路的差分输入信号的正极
EMP-：加强电路的差分输入信号的负极
OUT+：来自高输出差分驱动电路的输出的正极
OUT-：来自高输出差分驱动电路的输出的负极
HiZ：高阻抗
具体实施方式
第一实施例
下面将利用图1来描述根据本发明的用于低电压差分信号的差分驱动电路的第一实施例。图1是描述本发明的用于低电压差分信号的差分驱动电路配置的电路框图。本发明的用于低电压差分信号的差分驱动电路300包括遵循LVDS接口标准(IEEE P1596，3)的输出电路100和参考电压生成电路102。
输出电路100包括：开关电路101，其接收输入到端接电阻器RL的差分信号并向端接电阻器RL输出电流信号；PMOS(P沟道金属氧化物半导体)晶体管2，其一端连接到低电势侧上的电源电势14并且另一端上连接到开关电路101中的节点12，并操作为源跟随器；以及NMOS(N沟道金属氧化物半导体)晶体管1，其一端连接到电势侧上的电源电势13并且另一端连接到开关电路101中的节点11，并操作为源跟随器。
开关电路101包括NMOS晶体管3至NMOS晶体管6，并且晶体管3和晶体管5的漏极共同连接到晶体管1的源极，形成节点11。晶体管4和晶体管6的源极共同连接到PMOS晶体管2的源极，形成节点12。节点8(其是晶体管3和晶体管4串联的连接点)和节点7(其是晶体管5和晶体管6串联的连接点)形成输出电路100的输出端。节点9(其是晶体管3和晶体管6在它们的栅极处共同连接的连接点)和节点10(其是晶体管5和晶体管4在它们的栅极处连接的连接点)形成输入端。节点9和节点10的输入端被输入差分信号，该差分信号彼此反相，并且将该差分信号振荡到低电势侧上的电源电压以及高电势侧上的电源电势。外部端接电阻器RL连接在节点7与节点8之间。
假定节点8的电势是V1并且节点7的电势是V2，则输出的差分电势VOD可以由VOD＝V1-V2表达。输出的补偿电压VOC可以由VOC＝(V1+V2)/2表达。在这种配置中，当将由参考电势生成电路102生成的参考电势输入到NMOS晶体管1和PMOS晶体管2的栅极时，由于所有的晶体管都具有源跟随器配置，因此确定了节点11的电势和节点12的电势。在这一阶段，表明由参考电势生成电路102生成并被施加到NMOS晶体管1的栅极的电压是V3，施加到PMOS晶体管2的栅极的电压是V4，节点11的电势是V5，并且节点12的电势是V6。假定流过端接电阻器RL的电流是I1，当I1较小并且NMOS晶体管1和PMOS晶体管2工作在饱和区域中时，则I1＝βn(V3-V5-Vthn)2/2＝βp(V6-V4-Vthp)2/2。在此，βn和βp以及Vthn和Vthp分别是NMOS晶体管和PMOS晶体管的β值以及门限电压。然后，建立公式VOD＝I1×RL和VODV5-I1×RL/2V6+I1×RL/2。确定参考电势V3和参考电势V4，使得值VOC和VOD变为目标值。根据LVDS标准，VOC的标准值是1.2V，VOD的标准值是250mV，并且RL的值是100Ω。提供一个示例，其中确定参考电势V3和参考电势V4，使得针对以上情况的VOC和VOD变为目标值。为简单起见，假定βn＝βp＝2并且Vthn＝Vthp＝0.5。根据这一点，可以利用V3＝1.2+0.250/2+1＝2.45V和V4＝1.2-0.25/2-1＝0.12V进行计算。在此，应当注意一个事实，即，使得开关晶体管3至开关晶体管6的β值很大，从而使得ON(导通)电阻足够小。注意，还可以将开关电路101配置为CMOS(互补金属氧化物半导体)电路，其采用NMOS晶体管和PMOS晶体管。
图2是一个电路图，其描述了根据本发明的参考电势生成电路102的实施例。参考电势生成电路102包括：电阻器R1，其一端连接到高电势侧上的第一电源电势13；电阻器R3，其一端连接到低电势侧上的第二电源电势14；以及电阻器R2，其串联到R1和R3。R1与R2之间的连接节点21连接到输出电路100中的NMOS晶体管1的栅极，并提供参考电势V3。R2与R3之间的连接节点22连接到输出电路100中的PMOS晶体管2的栅极，并提供参考电势V4。图3是一个示图，其示出了具有用于改变电阻器R1和R3的可变电阻器的参考电势生成电路。通过改变电阻器R1和R3，差分电势会改变，同时补偿电势恒定。假定高电势侧上的第一电源电势13的电势是VDD，低电势侧上的第二电源电势14的电势是VSS，节点21的电势是V21，节点22的电势是V22，并且电阻值之和R1+R2+R3是R，则V21和V22可以由V21＝(VDD-VSS)×(R2+R3)/R和V22＝(VDD-VSS)×(R3)/R表达。当以使得由于各栅极和源极之间所表现出的电压而流动的电流相等且R3＝R1的方式调整NMOS晶体管1和PMOS晶体管2中的每个晶体管的栅极宽度和栅极长度的比值时，补偿电势可以由公式VOC＝(VDD+VEE)/2限定。在这种状态下，差分电压VOD随着节点21与节点22之间的差分电势而改变。
图4是示出具有电势可变装置的参考电势生成电路的示图。参考电势生成电路102包括：第一电路组301；第二电路组302；以及电阻器R2，其串联在第一电路组301与第二电路组302之间。配置第一电路组301，使得多个PMOS晶体管P1至Pn分别在其源极侧连接到高电势侧上的电源电势13，并且多个电阻器Rp1至Rpn分别在其一端连接到多个PMOS晶体管P1至Pn的漏极侧以及在其另一端连接到节点21。配置第二电路组302，分别使得多个NMOS晶体管N1至Nn分别在其源极侧连接到低电势侧上的电源电势14，并且多个电阻器Rn1至Rnn分别在其一端连接到多个NMOS晶体管N1至Nn的漏极侧，并且在其另一端连接到节点22。第一电路组中的每个PMOS晶体管和电阻器以及第二电路组中的每个NMOS晶体管和电阻器彼此配对，并且将电阻器Rp 1和电阻器Rn1的组合以及电阻器Rpn和电阻器Rnn的组合设置为相等的电阻值。在此，电阻器Rp1至Rpn的组合的电阻值由第一电路组中的晶体管的栅极控制，并且电阻器Rn1至Rnn的组合的电阻值由第二电路组中的晶体管的栅极控制，从而VOD可以改变，同时VOC恒定。
图5是示出具有另一电势可变装置的参考电势生成电路的示图。参考电势生成电路102包括：第一电路组401和第二电路组402。第一电路组401包括：NMOS晶体管41，其漏极连接到高电势侧上的电源电势13，具有的栅极宽度为图1中的NMOS晶体管1的栅极宽度的1/n；NMOS晶体管42，其漏极连接到NMOS晶体管41的源极，其栅极连接到电源电势13，具有的栅极宽度为MOS晶体管3和MOS晶体管5的栅极宽度的1/n；电阻器45和电阻器46，其串联到NMOS晶体管42的源极，具有的电阻值为端接电阻器RL的n/2；NMOS晶体管43，其漏极连接到电阻器46的另一端，其栅极连接到电源电势13，具有的栅极宽度为MOS晶体管4和MOS晶体管6的栅极宽度的1/n；NMOS晶体管44，其漏极连接到NMOS晶体管43的源极，其源极连接到低电势侧上的电源电势14，其栅极连接到电流镜像电路CMC；以及差分放大器47，其具有非反相输入端，控制NMOS晶体管41和NMOS晶体管49的栅极电势的第一参考电势48连接到该非反相输入端。差分放大器47的反相输入端连接到电阻器45与电阻器46之间的连接点。
第二电路组402包括：NMOS晶体管49，其漏极连接到高电势侧上的电源电势13，具有的栅极宽度为图1中的NMOS晶体管1的栅极宽度的1/n；NMOS晶体管50，其漏极连接到NMOS晶体管49的源极，其栅极连接到电源电势13，具有的栅极宽度为MOS晶体管4和MOS晶体管6的栅极宽度的1/n；电阻器54和电阻器54，其串联到NMOS晶体管50的源极，具有的电阻值为端接电阻器RL的电阻值的n/2；NMOS晶体管51，其漏极连接到电阻器54的另一端，其栅极连接到电源电势13，具有的栅极宽度为MOS晶体管4和MOS晶体管6的栅极宽度的1/n；PMOS晶体管52，其源极连接到NMOS晶体管51的源极，其漏极连接到低电势侧上的电源电势14，具有的栅极为PMOS晶体管2的栅极的1/n；以及差分放大器55，其具有非反相输入端，控制PMOS晶体管52的栅极电势的参考电势56连接到该非反相输入端。差分放大器55的反相输入端连接到电阻器53与电阻器54之间的连接点。
差分放大器47控制电阻器45和电阻器46连接处的节点的电势，使得该电势接近于连接到差分放大器47的参考电势48。差分放大器55控制电阻器53和电阻器54连接处的节点的电势，使得该电势接近于连接到差分放大器55的参考电势56。输出的差分电势是节点8与节点7之间的电势差，因此流过端接电阻器RL的电流I由VOD＝I×RL表示。在此，电流I/n流过参考电势生成电路102中的NMOS晶体管41和NMOS晶体管49。NMOS晶体管42和电阻器45的连接节点以及电阻器46和NMOS晶体管43的连接节点之间所表现出的电势差，以及NMOS晶体管50和电阻器53的连接节点以及电阻器54和NMOS晶体管51的连接节点之间所表现出的电势差，由I/n×(nRL/2+nRL/2)＝I×RL表示。确定流过NMOS晶体管44的电流I/n，使得I×RL的值变为目标值。可以使用节点8的电势V1和节点7的电势V2、由公式VOC＝(V1+V2)/2表示输出的补偿电势VOC。补偿电势VOC随电阻器45和电阻器46连接处的节点57以及电阻器53和电阻器54连接处的节点58的电势而变化。因此，通过设置参考电势48和参考电势56来确定补偿电势VOC，使得节点57和节点58的电势变为目标值。同样，差分电压VOD可以随着补偿电势VOC保证恒定而改变。
如上所述，在本发明中，由于提供给NMOS晶体管1的栅极的电压V3以及提供给PMOS晶体管2的栅极的电压V4可以在不需要差分放大器的情况下提供，因此功耗较小并且电路面积不会增加。此外，由于可以在不使用差分放大器的情况下执行控制，因此得到了抵抗由电源噪声引起的振荡的配置并且负载驱动能力也较高。
第二实施例
下面将通过使用图6来描述根据本发明的用于低电压差分信号的差分驱动电路的第二实施例。图6是描述本发明的高输出差分驱动电路配置的电路框图。本发明的用于低电压差分信号的差分驱动电路300包括输出电路100、加强电路300以及用于这些电路的偏置电路(未示出)，例如参考电势生成电路102。
输出电路100是图1中所描述的电路。在加强电路400中，PMOS晶体管61的漏极连接到开关电路中的节点71，该开关电路用于包括MOS晶体管的加强电路，向该开关电路输入与输入到驱动电路100的信号不同的差分信号，并且该开关电路输出电流信号。PMOS晶体管61的源极连接到高电势侧上的电源13，并且此外，PMOS晶体管61的栅极连接到用于加强电路的偏置电源(未示出)的一端67。另外，NMOS晶体管62的漏极连接到用于加强电路的开关电路中的节点72。
NMOS晶体管62的源极连接到低电势侧上的电源14，并且此外，NMOS晶体管62的栅极连接到用于加强电路的偏置电源的另一端68。
用于加强电路的开关电路是与图1的开关电路101相同的电路。NMOS晶体管63和NMOS晶体管65在其漏极上彼此连接，形成节点71，并且NMOS晶体管64和NMOS晶体管66在其源极上彼此连接，形成节点72。NMOS晶体管63和NMOS晶体管64以及NMOS晶体管65和NMOS晶体管66分别在其源极和漏极上彼此连接，形成节点73和节点74。NMOS晶体管63和NMOS晶体管66的栅极连接到正极上的差分信号输出端69(未示出)，并且NMOS晶体管64和NMOS晶体管65的栅极连接到负极上的差分输出端20。分别地，驱动电路100中的节点8和加强电路400中的节点73彼此连接，形成高输出差分驱动电路300的输出端21，并且驱动电路100中的节点7和加强电路400中的节点74彼此连接，形成高输出差分驱动电路300的输出端22。
图7是以多个阶跃示出来自高输出差分驱动电路300的输出信号的输入/输出信号串的示图，其针对输入到驱动电路100的差分输入信号的正极以及输入到加强电路400的差分输入信号的正极而显示出。
在图7中的阶跃1中，当在图6中，输入到驱动电路100的差分输入信号的正极和输入到加强电路400的差分输入信号的正极都具有高电势时，它们的相应差分输入信号的负极具有低电势。也就是说，驱动电路侧上的NMOS晶体管3和NMOS晶体管6处于导通状态，并且NMOS晶体管4和NMOS晶体管5处于截止状态。类似地，加强电路400中的NMOS晶体管63和NMOS晶体管66处于导通状态，并且NMOS晶体管64和NMOS晶体管65处于截止状态。
另一方面，无论图7中的阶跃如何，图6的驱动电路100中的NMOS晶体管1和PMOS晶体管2的栅极都分别由来自参考电势生成电路102的偏置电压(其是用于驱动电路的偏置电源)激活并操作为源跟随器。因此，在节点11和节点12处生成由参考电势生成电路102的偏置电压所确定的恒定电压，作为电压驱动的输出。加强电路400中的PMOS晶体管61和NMOS晶体管62通过用于加强电路的偏置电源端67和偏置电源端68并由通过电流镜等实现的电流源激活。因此，其操作为由偏置电流确定的电流驱动电路。
现在，在阶跃1中，驱动电路100的开关电路中的NMOS晶体管3和NMOS晶体管6为“ON”并且加强电路400的开关电路中的NMOS晶体管63和NMOS晶体管66为“ON”，因此，差分驱动电路300的输出端8的电势处于高电平而输出端7的电势处于低电平。该高电平由于驱动电路100的电压驱动而迅速地升高并进一步具有由加强电路400的电流驱动提供电流并在长信号线路负载上吸收寄生电容的驱动能力。类似地，该低电平由于驱动电路100的电压驱动而迅速地降低并进一步具有由加强电路300的电流驱动在长信号线路负载上吸引寄生电容的电荷的驱动能力。由于加强电路400是电流驱动的，因此PMOS晶体管61和NMOS晶体管62中的每个晶体管的源极与漏极之间的电压VSD自动地根据所施加的负载而改变，并且当差分驱动电路300的驱动脉冲幅度增加时，其具有等效的能力并且因此即使是在所施加的负载增加时也能够执行高速驱动。
在阶跃2中，由于输入到驱动电路100和加强电路400中每个电路的开关电路的差分信号被反相，因此开关电路的操作被反相，开且相应地，差分驱动电路300的输出端7和输出端8的电势也被反相。在阶跃3和阶跃4中，重复这些操作。
在阶跃5至阶跃7中，当在图6中，输入到驱动电路100的差分输入信号的正极具有低电势并且输入到加强电路400的差分输入信号的正极具有高电势时，它们的相应差分输入信号的负极具有的电势与它们的相应信号的电势反相。也就是说，驱动电路侧上的NMOS晶体管3和NMOS晶体管6处于截止状态，并且NMOS晶体管4和NMOS晶体管5处于导通状态。类似地，加强电路400中的NMOS晶体管63和NMOS晶体管66处于导通状态下，并且NMOS晶体管64和NMOS晶体管65处于截止状态。
现在，在阶跃5至阶跃7中，驱动电路100的开关电路中的NMOS晶体管3和NMOS晶体管6为“OFF”，并且加强电路400的开关电路中的NMOS晶体管63和NMOS晶体管66为“ON”。因此，差分驱动电路300的输出端8的电势具有通过将由驱动电路100中的PMOS晶体管2的电压驱动所确定的电压提高以等同于流过加强电路400中的PMOS晶体管61的电流的量而得到的值。另一方面，输出端7的电势具有通过将由驱动电路100中的NMOS晶体管1的电压驱动所确定的电压减小等于流过加强电路400中的NMOS晶体管62的电流的量而得到的值。相应地，如在图7中由输出波形所示出的那样，减小了幅度并设置了稳定的电势，并且因此可以得到稳定的共模电压，使得可以防止EMI问题。
图8是示出其他输入/输入信号串的示图。现在，在阶跃1中，驱动电路100的开关电路中的NMOS晶体管3和NMOS晶体管6为“ON”并且加强电路400的开关电路中的NMOS晶体管63和NMOS晶体管66为“ON”，并且因此，差分驱动电路300的输出端8的电势处于高电平而输出端7的电势处于低电平。该高电平由于驱动电路100的电压驱动而迅速地升高，并且此外，加强电路400的电流驱动提供电流。类似地，该低电平由于驱动电路100的电压驱动而迅速地降低并且此外，加强电路300的电流驱动提供电流，由此使得幅度增加为大于正常时间的幅度。通过这一点，即使是在信号线路较长且信号的高频分量衰减时，由于提前增加了幅度，也能够保持一定的信号质量。此外，由于加强电路400是电流驱动的，因此当输出电流为I并且一组用于驱动电路的开关晶体管的开关电阻为RSW时，通过电流驱动，可以将幅度增加等于RSWI的量。
在阶跃2中，由于输入到驱动电路100和加强电路400中每个电路的开关电路的差分信号被反相，因此开关电路的操作被反相，并且相应地，差分驱动电路300的输出端7和输出端8的电势也被反相。在阶跃3和阶跃4中，重复这些操作。
在阶跃5至阶跃7中，输入到图6的驱动电路100的所有差分输入信号都为低。也就是说，驱动电路侧上的NMOS晶体管3和NMOS晶体管6处于截止状态，并且NMOS晶体管4和NMOS晶体管5处于导通状态。类似地，加强电路400中的NMOS晶体管63和NMOS晶体管66处于截止状态。
现在，在阶跃5至阶跃7中，驱动电路100的开关电路中的NMOS晶体管3和NMOS晶体管6为“OFF”，并且加强电路400的开关电路中的NMOS晶体管63至NMOS晶体管66为“OFF”。因此，差分驱动电路300的输出端8的电势只由驱动电路100确定并且因此幅度不会增加。与加强电路为“OFF”时相比，当加强电路为“ON”时，高电平增加等于RSWI的量，低电平减少等于RSWI的量。相应地，在其中一个情况下共模电压都不会改变，并且因此可以得到稳定的共模电压，使得可以防止EMI问题。
图9是示出用于第三实施例的输入/输出信号串的示图，其中分别用与驱动电路100中的NMOS晶体管1和PMOS晶体管2类型相同的晶体管来代替图6的加强电路400中的PMOS晶体管61和NMOS晶体管62，并且使得这些晶体管用作源跟随器。
在图9中的阶跃1至阶跃4中，输入到加强电路400的差分输入信号是高阻抗的。因此，差分驱动电路300的相应的输出端7和输出端8的电势由驱动电路100的驱动电压确定。在此情况下，可以得到独特的电路设计，其中将驱动电路100与加强电路400隔开，以便根据电路负载得到高电势输出。在阶跃5至阶跃7中，输入到驱动电路100的差分输入信号是高阻抗的。因此，差分驱动电路300的输出端7和输出端8的电势由加强电路400的差分电压确定。类似地，在此情况下，也可以通过将加强电路400与驱动电路100隔开而根据电路负载设置备用状态下的恒定电压。如图7的情况下，可以读取其操作。
如上所述，在本发明中，通过由电流注入在发送端增加幅度的加强装置，提高了输出的驱动能力，并且通过电压驱动，使得共模电平稳定，从而能够减少EMI问题的发生。因此，尽管该电路用于低电压差分信号，但却可以实现高速长距离驱动。
工业应用性
不但可以将本发明的用于低电压差分信号的差分驱动电路应用于LVDS接口，并且可以将其应用于差分驱动电路本身。

Claims (14)

1.一种用于低电压差分信号的差分驱动电路，包括：
开关电路，所述开关电路包括MOS晶体管，并且所述开关电路配置为被输入差分信号并输出电流信号；
输出电路，其包括：
NMOS晶体管，所述NMOS晶体管一端连接到高电势侧上的电源电势并且另一端连接到所述开关电路中的一个节点，并操作为源跟随器；以及
PMOS晶体管，所述PMOS晶体管一端连接到低电势侧上的电源电势并且另一端连接到所述开关电路中的另一节点，并操作为源跟随器；以及
参考电势生成电路，其分别向所述NMOS晶体管和所述PMOS晶体管的栅极提供参考电势，其中：
所述参考电势生成电路包括电势可变装置，所述电势可变装置用于改变差分电势，同时保持补偿电势恒定。
2.根据权利要求1所述的用于低电压差分信号的差分驱动电路，其中：
所述开关电路包括：
第一晶体管和第二晶体管，所述第一晶体管和第二晶体管在它们的一端连接到所述NMOS晶体管的源极，形成一个节点；以及
第三晶体管和第四晶体管，所述第三晶体管和第四晶体管在它们的一端连接到所述PMOS晶体管的源极，形成一个节点；
所述第一晶体管和第三晶体管在它们的另一端所连接的节点以及所述第二晶体管和第四晶体管在它们的另一端所连接的节点形成所述输出电路的输出端；并且
所述第一晶体管和第四晶体管在它们的栅极所连接的节点以及所述第二晶体管和第三晶体管在它们的栅极所连接的节点形成用于所述差分信号的输入端。
3.根据权利要求1所述的用于低电压差分信号的差分驱动电路，其中所述参考电势生成电路包括：
第一电阻器，其连接在所述高电势侧上的电源电势与所述NMOS晶体管的栅极之间；
第二电阻器，其连接在所述NMOS晶体管的栅极与所述PMOS晶体管的栅极之间；以及
第三电阻器，其连接在所述PMOS晶体管的栅极与所述低电势侧上的电源电势之间。
4.根据权利要求3所述的用于低电压差分信号的差分驱动电路，其中所述参考电势生成电路中的所述第一电阻器和所述第三电阻器具有相等的电阻值。
5.根据权利要求1所述的用于低电压差分信号的差分驱动电路，其中：
所述参考电势生成电路包括：
第一电路组，其包括并联的多个串联的PMOS晶体管和多个串联的电阻器；
第二电路组，其包括并联的多个串联的NMOS晶体管和多个串联的电阻器；以及
电阻器，其连接在所述第一电路组的电阻器与所述第二电路组的电阻器之间，并且其中将所述第一电路组中的电阻器和所述第二电路组中的电阻器设置为相等的电阻值，可以通过控制所述第一电路组和所述第二电路组中的晶体管的栅极来改变所述电阻值。
6.根据权利要求1所述的用于低电压差分信号的差分驱动电路，其中所述参考电势生成电路包括：
第一电路组，其进一步包括：
第一NMOS晶体管，其漏极连接到所述高电势侧上的电源电势；
第二NMOS晶体管，其漏极连接到所述第一NMOS晶体管的源极，其栅极连接到所述高电势侧上的电源电势；
第三NMOS晶体管，其源极连接到所述低电势侧上的电源电势；
第四NMOS晶体管，其源极连接到所述第三NMOS晶体管的漏极，其栅极连接到所述高电势侧上的电源电势；
第一电阻器和第二电阻器，其连接在所述第二NMOS晶体管的源极与所述第四NMOS晶体管的漏极之间；
第一差分放大器，其具有输出端，所述输出端连接到所述第一NMOS晶体管和第五NMOS晶体管的栅极并控制所述栅极的电势，并且所述第一差分放大器操作为使得所述第一电阻器和所述第二电阻器连接处的节点的电势接近于第一参考电势；以及
电流源可变装置，所述电流源可变装置控制其源极连接到所述低电势侧上的电源电势的所述第三NMOS晶体管的电流；以及
第二电路组，其进一步包括：
第五NMOS晶体管，其漏极连接到所述高电势侧上的电源电势；
第六NMOS晶体管，其漏极连接到所述第五NMOS晶体管的源极，其栅极连接到所述高电势侧上的电源电势；以及
第七PMOS晶体管，其漏极连接到所述低电势侧上的电源电势；以及
第八NMOS晶体管，其源极连接到所述第七PMOS晶体管的源极，其栅极连接到所述高电势侧上的电源；以及
第三电阻器和第四电阻器，其连接在所述第六NMOS晶体管的源极与所述第八NMOS晶体管的漏极之间；以及
第二差分放大器，其具有输出端，所述输出端连接到所述第七PMOS晶体管的栅极并控制所述栅极的电势，并且所述第二差分放大器操作为使得所述第三电阻器和所述第四电阻器连接处的节点的电势接近于所述第一参考电势。
7.根据权利要求6所述的用于低电压差分信号的差分驱动电路，其中所述参考电势生成电路中的所述第一电阻器、第二电阻器、第三电阻器和第四电阻器的电阻值为连接到所述输出电路的输出端的端接电阻器的电阻值的n/2倍，n为正整数值。
8.根据权利要求6所述的用于低电压差分信号的差分驱动电路，其中：
所述参考电势生成电路中的所述第一NMOS晶体管的大小和所述第五NMOS晶体管的大小分别是所述NMOS晶体管的大小的1/n，n为正整数值；并且
所述第七PMOS晶体管的大小是所述PMOS晶体管的大小的1/n，n为正整数值。
9.根据权利要求1所述的用于低电压差分信号的差分驱动电路，
其中所述输出电路的输出端连接到加强电路的输出端；
其中所述加强电路包括开关电路，所述开关电路包括MOS晶体管，并且所述开关电路被输入不同的差分信号并输出电流信号，用于所述加强电路的开关电路中的一个节点连接到PMOS晶体管的漏极，所述PMOS晶体管的源极连接到所述高电势侧上的电源电势，并且所述PMOS晶体管的栅极连接到用于所述加强电路的偏置电源的一端；并且
其中用于所述加强电路的开关电路中的另一节点连接到NMOS晶体管的漏极，所述NMOS晶体管的源极连接到所述低电势侧上的电源，并且所述NMOS晶体管的栅极连接到用于所述加强电路的所述偏置电源的另一端。
10.根据权利要求9所述的用于低电压差分信号的差分驱动电路，其中用于所述加强电路的所述开关电路是根据权利要求2所述的开关电路。
11.根据权利要求9所述的用于低电压差分信号的差分驱动电路，其中以如下方式配置所述加强电路：
用于所述加强电路的开关电路中的一个节点连接到NMOS晶体管的源极，所述NMOS晶体管的漏极连接到所述高电势侧上的电源，并且所述NMOS晶体管的栅极连接到用于所述加强电路的偏置电源的一端；并且
用于所述加强电路的开关电路中的另一节点连接到PMOS晶体管的源极，所述PMOS晶体管的漏极连接到所述低电势侧上的电源，并且所述PMOS晶体管的栅极连接到用于所述加强电路的偏置电源的另一端。
12.根据权利要求11所述的用于低电压差分信号的差分驱动电路，其中用于所述加强电路的所述开关电路是根据权利要求2所述的开关电路。
13.一种电子设备，包括根据权利要求1-12中任一项所述的用于低电压差分信号的差分驱动电路。
14.根据权利要求13所述的电子设备，其中所述电子设备包括移动终端。
CNA2005800050531A 2005-04-28 2005-04-28 差分驱动电路和包括该差分驱动电路的电子设备 Pending CN1918794A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/008151 WO2006117860A1 (ja) 2005-04-28 2005-04-28 差動駆動回路およびそれを内蔵する電子機器

Publications (1)

Publication Number Publication Date
CN1918794A true CN1918794A (zh) 2007-02-21

Family

ID=37307667

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800050531A Pending CN1918794A (zh) 2005-04-28 2005-04-28 差分驱动电路和包括该差分驱动电路的电子设备

Country Status (3)

Country Link
US (1) US20080246511A1 (zh)
CN (1) CN1918794A (zh)
WO (1) WO2006117860A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101848005A (zh) * 2008-12-31 2010-09-29 东部高科股份有限公司 发射器
CN101465623B (zh) * 2007-12-20 2012-11-28 瑞萨电子株式会社 具有对称电路拓扑的差分放大器
CN106575954A (zh) * 2014-06-27 2017-04-19 菲尼萨公司 驱动电路
CN106849935A (zh) * 2016-12-23 2017-06-13 深圳市国微电子有限公司 一种时钟缓冲器驱动电路及可编程逻辑器件
CN106959716A (zh) * 2016-01-12 2017-07-18 中芯国际集成电路制造(上海)有限公司 参考电压发生装置
CN107925408A (zh) * 2015-08-24 2018-04-17 赛灵思公司 用于在发射机中生成调制信号的发射机电路和方法
CN108563599A (zh) * 2018-03-22 2018-09-21 深圳忆联信息系统有限公司 一种利用电压差匹配等效电阻的M-phy驱动电路
CN108631738A (zh) * 2018-05-08 2018-10-09 湖南国科微电子股份有限公司 一种运算放大器、运放电路及驱动芯片
CN110138378A (zh) * 2018-02-08 2019-08-16 株式会社索思未来 信号输出电路、发送电路以及集成电路

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009044228A (ja) * 2007-08-06 2009-02-26 Ntt Electornics Corp 光受信回路
JP5131274B2 (ja) * 2007-08-07 2013-01-30 富士通株式会社 バッファ装置
US8106684B2 (en) * 2008-09-24 2012-01-31 Sony Corporation High-speed low-voltage differential signaling system
US8354874B1 (en) * 2009-05-15 2013-01-15 Marvell International Ltd. Kickback cancellation in class B type circuits using AC coupling
JP5266156B2 (ja) * 2009-07-31 2013-08-21 ルネサスエレクトロニクス株式会社 差動増幅器
US7990178B2 (en) * 2009-12-01 2011-08-02 Himax Imaging, Inc. Driving circuit with impedence calibration
CN102356547B (zh) * 2010-01-22 2014-04-09 松下电器产业株式会社 注入锁定分频器、以及锁相环电路
JP5410318B2 (ja) * 2010-02-05 2014-02-05 株式会社日立製作所 出力ドライバ回路
KR20120050262A (ko) 2010-11-10 2012-05-18 삼성전자주식회사 소스 팔로워 타입 전압 모드 전송기 및 그에 따른 구동 전압 제어방법
US8952725B2 (en) 2011-02-24 2015-02-10 Via Technologies, Inc. Low voltage differential signal driving circuit and electronic device compatible with wired transmission
US8368426B2 (en) * 2011-02-24 2013-02-05 Via Technologies, Inc. Low voltage differential signal driving circuit and digital signal transmitter
FR2976724B1 (fr) * 2011-06-16 2013-07-12 Nanotec Solution Dispositif pour generer une difference de tension alternative entre des potentiels de reference de systemes electroniques.
US10340864B2 (en) * 2012-05-04 2019-07-02 Infineon Technologies Ag Transmitter circuit and method for controlling operation thereof
US9231789B2 (en) 2012-05-04 2016-01-05 Infineon Technologies Ag Transmitter circuit and method for operating thereof
US9425748B2 (en) * 2014-05-20 2016-08-23 Freescale Semiconductor, Inc. Amplifier circuit, bi-stage amplifier circuit, multi-stage amplifier circuit, RF-amplifier circuit, receiver section, RF-transceiver, and integrated circuit
US9432000B1 (en) * 2015-02-04 2016-08-30 Inphi Corporation Low power buffer with gain boost
US9674015B2 (en) * 2015-07-13 2017-06-06 Xilinx, Inc. Circuits for and methods of generating a modulated signal in a transmitter
US9645604B1 (en) 2016-01-05 2017-05-09 Bitfury Group Limited Circuits and techniques for mesochronous processing
US9660627B1 (en) * 2016-01-05 2017-05-23 Bitfury Group Limited System and techniques for repeating differential signals
CN114779956A (zh) 2016-07-29 2022-07-22 苹果公司 具有多电源域芯片配置的触摸传感器面板
CN106505986B (zh) * 2016-09-30 2019-05-03 华北水利水电大学 一种差分信号输出电路
CN106940581A (zh) * 2017-05-06 2017-07-11 湖南融和微电子有限公司 一种适用于动态参考电压下的电压差产生电路
WO2019067267A1 (en) 2017-09-29 2019-04-04 Apple Inc. TACTILE DETECTION WITH MULTIPLE POWER DOMAINS
WO2019067268A1 (en) 2017-09-29 2019-04-04 Apple Inc. MULTIMODAL TOUCH CONTROL DEVICE
JP7317332B2 (ja) * 2017-10-19 2023-07-31 ザインエレクトロニクス株式会社 送信装置および送受信システム
DE102017126060B4 (de) * 2017-11-08 2019-06-27 Infineon Technologies Austria Ag Ansteuerschaltung für ein transistorbauelement
US11016616B2 (en) 2018-09-28 2021-05-25 Apple Inc. Multi-domain touch sensing with touch and display circuitry operable in guarded power domain
CN109450435B (zh) * 2018-11-21 2024-02-13 灿芯半导体(上海)股份有限公司 一种lvds接口电路
US11750166B2 (en) 2021-01-13 2023-09-05 Marvell Asia Pte. Ltd. Method and device for high bandwidth receiver for high baud-rate communications
US11309904B1 (en) 2021-02-24 2022-04-19 Marvell Asia Pte Ltd. Method and device for synchronization of large-scale systems with multiple time interleaving sub-systems

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1056370A (ja) * 1996-08-09 1998-02-24 Nec Corp 半導体集積回路装置
US6111431A (en) * 1998-05-14 2000-08-29 National Semiconductor Corporation LVDS driver for backplane applications
JP3202196B2 (ja) * 1998-08-25 2001-08-27 沖電気工業株式会社 出力回路と入力回路
US6356141B1 (en) * 1999-04-06 2002-03-12 Matsushita Electric Industrial Co., Ltd. Constant-current output circuit
JP3420735B2 (ja) * 1999-04-06 2003-06-30 松下電器産業株式会社 定電流出力回路
TW480817B (en) * 2001-03-15 2002-03-21 Himax Opto Electronics Corp Data transmitter
US6686772B2 (en) * 2001-11-19 2004-02-03 Broadcom Corporation Voltage mode differential driver and method
CN1252927C (zh) * 2001-12-07 2006-04-19 哉英电子股份有限公司 半导体集成电路
US6590432B1 (en) * 2002-09-26 2003-07-08 Pericom Semiconductor Corp. Low-voltage differential driver with opened eye pattern
ATE354207T1 (de) * 2002-12-23 2007-03-15 Cit Alcatel Lvds-treiber mit vorverzerrung
KR100583636B1 (ko) * 2003-08-19 2006-05-26 삼성전자주식회사 단일의 기준 저항기를 이용하여 종결 회로 및 오프-칩구동 회로의 임피던스를 제어하는 장치
US7012450B1 (en) * 2003-12-15 2006-03-14 Decicon, Inc. Transmitter for low voltage differential signaling

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101465623B (zh) * 2007-12-20 2012-11-28 瑞萨电子株式会社 具有对称电路拓扑的差分放大器
CN101848005A (zh) * 2008-12-31 2010-09-29 东部高科股份有限公司 发射器
CN106575954A (zh) * 2014-06-27 2017-04-19 菲尼萨公司 驱动电路
CN106575954B (zh) * 2014-06-27 2019-07-23 菲尼萨公司 驱动电路
CN107925408A (zh) * 2015-08-24 2018-04-17 赛灵思公司 用于在发射机中生成调制信号的发射机电路和方法
CN107925408B (zh) * 2015-08-24 2021-08-20 赛灵思公司 用于在发射机中生成调制信号的发射机电路和方法
CN106959716A (zh) * 2016-01-12 2017-07-18 中芯国际集成电路制造(上海)有限公司 参考电压发生装置
CN106959716B (zh) * 2016-01-12 2019-08-27 中芯国际集成电路制造(上海)有限公司 参考电压发生装置
CN106849935A (zh) * 2016-12-23 2017-06-13 深圳市国微电子有限公司 一种时钟缓冲器驱动电路及可编程逻辑器件
CN110138378A (zh) * 2018-02-08 2019-08-16 株式会社索思未来 信号输出电路、发送电路以及集成电路
CN108563599A (zh) * 2018-03-22 2018-09-21 深圳忆联信息系统有限公司 一种利用电压差匹配等效电阻的M-phy驱动电路
CN108631738A (zh) * 2018-05-08 2018-10-09 湖南国科微电子股份有限公司 一种运算放大器、运放电路及驱动芯片

Also Published As

Publication number Publication date
US20080246511A1 (en) 2008-10-09
WO2006117860A1 (ja) 2006-11-09

Similar Documents

Publication Publication Date Title
CN1918794A (zh) 差分驱动电路和包括该差分驱动电路的电子设备
US7924066B2 (en) Low speed, load independent, slew rate controlled output buffer with no DC power consumption
CN1300945C (zh) 带自动延迟调整功能的电平变换电路
CN1271785C (zh) 电平移位电路和半导体集成电路
CN1088288C (zh) 运算放大器
CN1285170C (zh) 双栅极晶体管恒流互补金属氧化物半导体输出驱动电路
CN1420405A (zh) 电压调节器
CN1677905A (zh) 发光二极管驱动电路和光纤链路用光发射机
CN1841933A (zh) 电压电平变换电路及半导体集成电路装置
CN1742438A (zh) 组合传输器
CN1674443A (zh) 电平变换电路
CN101047361A (zh) 电压电平移位电路和半导体集成电路
CN1909371A (zh) 具有保持的转换速率的输出驱动器
CN1232032C (zh) 变换信号逻辑电平的电平变换电路
CN1855724A (zh) 缓冲电路
CN1087520C (zh) 中间电压发生电路
CN1266838C (zh) 低电源电压下亦可产生稳定恒流的半导体集成电路器件
CN1287520C (zh) 电流驱动器电路
CN1917370A (zh) 能够利用抑制功率消耗的增加来提高操作速度的接收机
CN1694358A (zh) 电平转换器及采用该转换器的平板显示器
CN1543027A (zh) 偏流生成电路、激光二极管驱动电路和光通信用发送器
CN1215923A (zh) 电平变换电路
CN1692553A (zh) 电子电路
CN1825754A (zh) 振荡缓冲器
CN101043211A (zh) 互补信号生成电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20070221