CN106959716A - 参考电压发生装置 - Google Patents

Abstract

本发明公开了一种参考电压发生装置，涉及半导体技术领域。该参考电压发生装置包括：第一开关，连接在第一电源轨与输出节点之间；第二开关，连接在第二电源轨与输出节点之间；第一正反馈模块，用于向第一开关施加第一反馈信号，以控制第一开关的导通程度，当输出节点输出的参考电压增大时，使第一反馈信号电压增大；当参考电压减小时，使第一反馈信号电压减小；第二正反馈模块，用于向第二开关施加第二反馈信号，以控制第二开关导通程度，当输出节点输出的参考电压增大时，使第二反馈信号电压增大；当参考电压减小时，使第二反馈信号电压减小；第一开关和第二开关的耐受电压低于第一电源轨和第二电源轨两者之间提供的第一电源域电压。

Description

参考电压发生装置

技术领域

本发明涉及半导体技术领域，尤其涉及一种参考电压发生装置。

背景技术

随着微电子技术的发展，高速和低功耗在集成电路中变得越来越重要。然而，在半导体器件的制造工艺中，随着器件尺寸的减小，器件的耐受电压成为限制。例如，可以通过减小栅极氧化物的厚度来提高操作速度，但是这会限制在栅极氧化物上所允许的电场强度。当操作电源电压高于栅极氧化物所允许的电压时，如果没有以预定参考电压来控制的保护器件，传统的输入输出I/O结构将不能正常工作。

一种现有的参考电压发生器包括两个串联连接的电阻，参考电压的大小取决于两个电阻的阻值。为了减小静态电流，两个电阻的阻值必须足够大。但是，当参考电压连接到负载(例如，I/O结构的输出驱动器)时，负载的某些电特性(例如，等效电容等)会导致参考电压产生波动偏离期望值。并且，两个电阻的阻值越大，参考电压恢复到正常水平所消耗的时间越长。

因此，需要一种参考电压发生装置，其能够在参考电压偏离时，使参考电压快速恢复到期望值。

发明内容

本公开的一个实施例的目的在于提供一种参考电压发生装置，其能够在参考电压偏离期望值时，使得参考电压快速恢复到期望值。

根据本公开的一个实施例，提供了一种参考电压发生装置，包括：第一开关，连接在第一电源轨与输出节点之间；第二开关，连接在第二电源轨与所述输出节点之间；第一正反馈模块，用于向所述第一开关施加第一反馈信号，以控制所述第一开关的导通程度；第二正反馈模块，用于向所述第二开关施加第二反馈信号，以控制所述第二开关导通程度；其中，当输出节点输出的参考电压增大时，第一正反馈模块使所述第一反馈信号电压增大，从而第一开关导通程度减小，并且第二正反馈模块使所述第二反馈信号电压增大，从而第二开关导通程度增大；当输出节点输出的参考电压减小时，第一正反馈模块使所述第一反馈信号电压减小，从而第一开关导通程度增大，并且第二正反馈模块使所述第二反馈信号电压减小，从而第二开关导通程度减小；其中，所述第一电源轨和第二电源轨两者之间提供第一电源域电压；所述第一开关和所述第二开关的耐受电压低于所述第一电源域电压。

在一个实施方式中，所述第一正反馈模块根据所述输出节点输出的参考电压和比较电压的比较向所述第一开关施加所述第一反馈信号；所述第二正反馈模块根据所述输出节点输出的参考电压和比较电压的比较向所述第二开关施加所述第二反馈信号。

在一个实施方式中，所述第一正反馈模块包括第一差分放大器；所述第一差分放大器的一个输入连接至所述输出节点，另一个输入接收比较电压；所述第一差分放大器的输出端输出所述第一反馈信号。

在一个实施方式中，所述第一差分放大器包括：左支电路部分，包括第一PMOS晶体管和第二PMOS晶体管，其中，所述第一PMOS晶体管连接在第一节点和第二节点之间；所述第二PMOS晶体管连接在所述第一节点和所述第一电源轨之间；右支电路部分，包括第三PMOS晶体管和第四PMOS晶体管，其中，所述第三PMOS晶体管连接在所述第二节点和第三节点之间；所述第四PMOS晶体管连接在所述第三节点和所述第一电源轨之间；第一电流源，连接在所述第二节点和所述第二电源轨之间；其中，所述第一PMOS晶体管的栅极连接至所述输出节点，所述第三PMOS晶体管的栅极接收比较电压；所述第二PMOS晶体管的栅极连接至所述第三节点，所述第四PMOS晶体管的栅极连接至所述第一节点；所述第一节点作为所述输出端输出所述第一反馈信号。

在一个实施方式中，所述第一电流源由NMOS晶体管形成。

在一个实施方式中，所述第一PMOS晶体管、所述第二PMOS晶体管、所述第三PMOS晶体管、所述第四PMOS晶体管和所述NMOS晶体管的耐受电压低于所述第一电源域电压；所述第一PMOS晶体管、所述第二PMOS晶体管、所述第三PMOS晶体管和所述第四PMOS晶体管的总等效阻抗与所述NMOS晶体管的等效阻抗基本相同。

在一个实施方式中，所述第二正反馈模块包括第二差分放大器；所述第二差分放大器的一个输入连接至所述输出节点，另一个输入接收比较电压；所述第二差分放大器的输出端输出所述第二反馈信号。

在一个实施方式中，所述第二差分放大器包括：左支电路部分，包括第一NMOS晶体管和第二NMOS晶体管，其中，所述第一NMOS晶体管连接在第四节点和第五节点之间；所述第二NMOS晶体管连接在所述第五节点和所述第二电源轨之间；右支电路部分，包括第三NMOS晶体管和第四NMOS晶体管，其中，所述第三NMOS晶体管连接在所述第四节点和第六节点之间；所述第四NMOS晶体管连接在所述第六节点和所述第二电源轨之间；第二电流源，连接在所述第四节点和所述第一电源轨之间；其中，所述第一NMOS晶体管的栅极连接至所述输出节点，所述第三NMOS晶体管的栅极接收比较电压；所述第二NMOS晶体管的栅极连接至所述第六节点，所述第四NMOS晶体管的栅极连接至所述第五节点；所述第五节点作为所述输出端输出所述第二反馈信号。

在一个实施方式中，所述第二电流源由PMOS晶体管形成。

在一个实施方式中，所述第一NMOS晶体管、所述第二NMOS晶体管、所述第三NMOS晶体管、所述第四NMOS晶体管和所述PMOS晶体管的耐受电压低于所述第一电源域电压；所述第一NMOS晶体管、所述第二NMOS晶体管、所述第三NMOS晶体管和所述第四NMOS晶体管的总等效阻抗与所述PMOS晶体管的等效阻抗基本相同。

在一个实施方式中，所述装置还包括：比较电压产生模块，用于产生所述比较电压。

在一个实施方式中，所述比较电压产生模块包括：串联连接的两个或更多个电阻，所述两个或更多个电阻连接在第一电源轨和第二电源轨之间。

在一个实施方式中，所述比较电压产生模块包括：串联连接的两个或更多个二极管连接形式的晶体管，所述两个或更多个二极管连接形式的晶体管连接在第一电源轨和第二电源轨之间。

在一个实施方式中，所述装置还包括：连接到所述输出节点的电容性负载。

本公开实施例提供的参考电压发生装置，当参考电压偏离期望值时，通过第一正反馈模块和第二正反馈模块调整向第一开关和第二开关施加的反馈信号，可以将参考电压快速恢复到期望值，提高了器件的稳定性和灵敏性。

通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征、方面及其优点将会变得清楚。

附图说明

附图构成本说明书的一部分，其描述了本公开的示例性实施例，并且连同说明书一起用于解释本发明的原理，在附图中：

图1示出了根据本公开一个实施例的参考电压发生装置的示意图；

图2示出了根据图1所示实施例的一种具体实现方式的参考电压发生装置的示意图；

图3示出了第一反馈信号电压和第二反馈信号电压随参考电压变化，以及第一开关和第二开关之间的电流随参考电压变化的模拟示意图；

图4示出了根据本公开又一个实施例的参考电压发生装置的示意图；

图5示出了根据本公开再一个实施例的参考电压发生装置的示意图。

具体实施方式

现在将参照附图来详细描述本公开的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本发明范围的限制。

此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。

以下对示例性实施例的描述仅仅是说明性的，在任何意义上都不作为对本发明及其应用或使用的任何限制。

对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论，但在适用这些技术、方法和装置情况下，这些技术、方法和装置应当被视为本说明书的一部分。

应注意，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义或说明，则在随后的附图的说明中将不需要对其进行进一步讨论。

图1示出了根据本公开一个实施例的参考电压发生装置的示意图。如图1所示，该参考电压发生装置包括第一开关101、第二开关102、第一正反馈模块103和第二正反馈模块104。

第一开关101连接在第一电源轨105与输出节点106之间。第二开关102连接在第二电源轨107与输出节点106之间。如图1所示，第一开关101可以由PMOS晶体管实现，而第二开关102可以由NMOS晶体管实现。另外，需要说明的是，本领域技术人员将容易地理解，当开关被称为“连接在A和B之间”时，是针对其电流传输端子而言的。例如，当称MOS晶体管连接在A和B之间，是指MOS晶体管的源极和漏极中的一个连接到A和B中的一方，而源极和漏极中的另一个连接到A和B中的另一方。

第一正反馈模块103用于向第一开关101施加第一反馈信号，以控制第一开关101的导通程度。第一正反馈模块103可以被配置为：当输出节点106输出的参考电压REF增大时，使第一反馈信号电压增大，从而第一开关101导通程度减小；当参考电压REF减小时，使第一反馈信号电压减小，从而第一开关101导通程度增大。

第二正反馈模块104用于向第二开关102施加第二反馈信号，以控制第二开关102导通程度。第二正反馈模块可以被配置为：当输出节点106输出的参考电压REF增大时，使第二反馈信号电压增大，从而第二开关102导通程度增大；当参考电压REF减小时，使第二反馈信号电压减小，从而第二开关102导通程度减小。

第一电源轨105和第二电源轨107两者之间提供第一电源域电压。例如，第一电源轨105可以被提供电压VDD(例如，3.3V)，而第二电源轨107可以被提供电压VSS(例如，接地)，从而第一电源域电压为3.3V。第一开关101和第二开关102的耐受电压可以低于第一电源域电压。例如，第一电源域电压为3.3V，第一开关101和第二开关102的耐受电压为1.8V。

下面对参考电压发生装置的操作过程进行说明。

当参考电压REF为期望值时，第一反馈信号电压设定为VDD-Vtp，第二反馈信号电压设定为Vtn，其中，VDD为电源电压，Vtp为第一开关101的阈值电压，Vtn为第二开关102的阈值电压。当参考电压增大时，第一正反馈模块103输出的第一反馈信号电压增大，使得第一开关101的导通程度减小；并且，第二正反馈模块104输出的第二反馈信号电压增大，使得第二开关102的导通程度增大。从而，降低参考电压REF，使得参考电压REF恢复到期望值。

当参考电压减小时，第一正反馈模块103输出的第一反馈信号电压减小，使得第一开关101的导通程度增大；并且，第二正反馈模块104输出的第二反馈信号电压减小，使得第二开关102的导通程度减小。从而，增大参考电压REF，使得参考电压REF恢复到期望值。

本实施例提供的参考电压发生装置通过设置第一正反馈模块和第二反馈模块，使得参考电压偏离期望值时可以快速恢复到期望值。

在一个实施例中，第一正反馈模块103可以根据输出节点106输出的参考电压和比较电压COMPARE的比较向第一开关101施加第一反馈信号；第二正反馈模块104可以根据输出节点106输出的参考电压和比较电压COMPARE的比较向第二开关102施加第二反馈信号。

图2示出了根据该实施例的一种具体实现方式的参考电压发生装置的示意图。如图2所示，第一正反馈模块103和第二正反馈模块104均可以采用差分放大器来实现。具体地，第一正反馈模块103可以包括第一差分放大器，第二正反馈模块104可以包括第二差分放大器。其中，第一差分放大器的一个输入连接至输出节点，另一个输入接收比较电压；第一差分放大器的输出端输出第一反馈信号。第二差分放大器的一个输入连接至输出节点，另一个输入接收比较电压；第二差分放大器的输出端输出第二反馈信号。

下面结合图2分别对第一差分放大器和第二差分放大器的结构以及操作过程进行说明。

首先介绍第一正反馈模块103包括的第一差分放大器的结构。

参见图2，第一差分放大器包括左支电路部分、右支电路部分、以及第一电流源208。左支电路部分包括第一PMOS晶体管201和第二PMOS晶体管202，其中，第一PMOS晶体管201连接在第一节点203和第二节点204之间；第二PMOS晶体管202连接在第一节点203和第一电源轨105之间。

右支电路部分包括第三PMOS晶体管205和第四PMOS晶体管206，其中，第三PMOS晶体管205连接在第二节点204和第三节点207之间；第四PMOS晶体管206连接在第三节点207和第一电源轨105之间。

第一电流源208连接在第二节点204和第二电源轨107之间。在一个实施例中，第一电流源208由NMOS晶体管形成。

在第一正反馈模块103包括的第一差分放大器中，第一PMOS晶体管201的栅极作为第一差分放大器的一个输入连接至输出节点106，第三PMOS晶体管205的栅极作为第一差分放大器的另一个输入接收比较电压COMPARE。第二PMOS晶体管202的栅极连接至第三节点207，第四PMOS晶体管206的栅极连接至第一节点203；第一节点203作为输出端输出第一反馈信号，以施加到第一开关101。

在一个实施例中，第一PMOS晶体管201、第二PMOS晶体管202、第三PMOS晶体管205、第四PMOS晶体管206和NMOS晶体管208的耐受电压低于第一电源域电压。优选地，所述第一PMOS晶体管、所述第二PMOS晶体管、所述第三PMOS晶体管和所述第四PMOS晶体管的总等效阻抗与所述NMOS晶体管的等效阻抗基本相同。从而，可以使第二节点204的电平为所述第一电源域电压的中值或附近，从而保证第一差分放大器中各器件工作的稳定性。

下面说明第一差分放大器的操作过程的一个示例的配置。

该示例中，所有晶体管的阈值电压的绝对值为约0.5V，比较电压COMPARE为约1.65V，参考电压VEF为期望值(例如，稳态值，这里取1.8V)。此时，第一PMOS晶体管201、第二PMOS晶体管202、以及第一电流源208被配置为导通，第三PMOS晶体管205和第四PMOS晶体管206被配置为关断，此时第一节点203输出的第一反馈信号的电压被配置为例如2.87V。

当参考电压REF变得小于1.8V(例如向1.5V减小)时，第一节点203输出的第一反馈信号电压减小，变得小于2.87V(例如，向约2.3V减小)，从而使得第一开关101的导通程度增大。例如，当参考电压REF变得小于1.8V(例如向1.5V减小)时(此时，第一电流源208仍被配置为导通)，第一PMOS晶体管201被配置为导通程度增大，使得第一节点203输出的第一反馈信号电压减小。从而，使得第四PMOS晶体管206逐渐变为导通，这又使得节点207处的电压增加，从而第二PMOS晶体管202被配置为导通程度减小，进一步减小了第一节点203输出的第一反馈信号电压。第一反馈信号电压变得小于2.87V(例如，减小向约2.3V)，从而使得第一开关101的导通程度增大。而第一开关101的导通程度增大使得参考电压REF的电位被上拉(增加)。

当参考电压REF变得大于1.8V(例如，向2V增大)时，使得第一节点203输出的第一反馈信号电压增加，变得大于2.87V，从而使得第一开关101的导通程度减小。例如，当参考电压VEF变得大于1.8V(例如，向2V增大)时(此时，第一电流源208仍被配置为导通)，第一PMOS晶体管201被配置为导通程度减小，使得第一节点203输出的第一反馈信号电压增加。这又使得第四PMOS晶体管206进一步关断(截止)，从而使得节点207处的电压降低，进而第二PMOS晶体管202被配置为导通程度增加，进一步增加了第一节点203输出的第一反馈信号电压。从而，使得第一节点203输出的第一反馈信号电压增加，变得大于2.87V，从而使得第一开关101的导通程度减小。而第一开关101的导通程度减小使得输出REF的电位被下拉(减小)。

应理解，根据放大系数的不同，反馈信号的变化程度可以不同于(例如，优选大于)参考电压REF的变化程度。

下面介绍第二正反馈模块104包括的第二差分放大器的结构。

参见图2，第二差分放大器包括左支电路部分、右支电路部分、以及第二电流源215。

左支电路部分包括第一NMOS晶体管208和第二NMOS晶体管209，其中，第一NMOS晶体管208连接在第四节点210和第五节点211之间；第二NMOS晶体管209连接在第五节点211和第二电源轨107之间。

右支电路部分包括第三NMOS晶体管212和第四NMOS晶体管213，其中，第三NMOS晶体管212连接在第四节点210和第六节点214之间；第四NMOS晶体管213连接在第六节点214和第二电源轨107之间。

第二电流源215连接在第四节点210和第一电源轨105之间。在一个实施例中，第二电流源215可以由PMOS晶体管形成。

在第二正反馈模块104包括的第二差分放大器中，第一NMOS晶体管208的栅极作为第二差分放大器的一个输入连接至输出节点，第三NMOS晶体管212的栅极作为第二差分放大器的另一个输入接收比较电压COMPARE。第二NMOS晶体管209的栅极连接至第六节点214，第四NMOS晶体管213的栅极连接至第五节点211；第五节点211作为输出端输出第二反馈信号，以施加到第二开关102。

在一个实施例中，第一NMOS晶体管208、第二NMOS晶体管209、第三NMOS晶体管212、第四NMOS晶体管213和PMOS晶体管215的耐受电压低于第一电源域电压。优选地，所述第一NMOS晶体管、所述第二NMOS晶体管、所述第三NMOS晶体管和所述第四NMOS晶体管的总等效阻抗与所述PMOS晶体管等效阻抗基本相同。从而，使得第四节点210的电平为所述第一电源域电压的中值或附近，保证第二差分放大器中各器件工作的稳定性。

下面说明第二差分放大器的操作过程的一个示例的配置。

同样，该示例中，所有晶体管的阈值电压的绝对值为约0.5V，比较电压COMPARE为1.65V，参考电压REF为期望值(这里取1.8V)。此时，第一NMOS晶体管208、第二NMOS晶体管209、第三NMOS晶体管212、以及第二电流源215被配置为导通，第四NMOS晶体管213被配置为关断，此时第五节点211输出的第二反馈信号的电压被配置为0.42V。

当参考电压REF变得小于1.8V(例如向1.5V减小)时，第五节点211输出的第二反馈信号的电压减小，变得小于0.42V，从而使得第二开关102的导通程度减小。例如，当参考电压REF变得小于1.8V(例如向1.5V减小)时(此时，第二电流源215被配置为导通)，第一NMOS晶体管208被配置为导通程度减小，使得第五节点211处的电压减小。这又使得第四NMOS晶体管213进一步关断(截止)，从而使得节点214处的电位增加，进而第二NMOS晶体管209的导通程度增加，进一步减小了第五节点211处输出的第二反馈信号电压。从而，使得第五节点211输出的第二反馈信号电压变得小于0.42V，从而使得第二开关102的导通程度减小。而第二开关102的导通程度减小使得参考电压REF的电位被上拉(增加)。

当参考电压REF变得大于1.8V(例如，向2V增大)时，第五节点211输出的第二反馈信号电压增加，变得大于0.42V，从而使得第二开关102的导通程度增加。例如，当参考电压REF变得大于1.8V(例如，向2V增大)时(此时，第二电流源215被配置为导通)，第一NMOS晶体管208被配置为导通程度增加，使得第五节点211输出的第二反馈信号电压增加。从而，使得第四NMOS晶体管213逐渐变为导通，这又使得节点214处的电压减小，从而使得第二NMOS晶体管209导通程度减小，进一步增加了第五节点211输出的第二反馈信号电压。使得第五节点211输出的第二反馈信号电压变得大于0.42V，从而使得第二开关102的导通程度增大。而第二开关102的导通程度增加使得输出REF的电位被下拉(减小)。

图3示出了第一反馈信号电压和第二反馈信号电压随参考电压变化，以及第一开关和第二开关之间的电流随参考电压变化的模拟示意图。图3的A部分中的曲线是对参考电压REF的信号进行DC扫描的仿真结果，其中，横坐标表示参考电压REF的电压，纵坐标表示其他节点对应的电压；图3中的B部分的横坐标表示参考电压，纵坐标表示第一开关和第二开关之间的电流；图3中的C部分是B部分中的圆圈所示区域的放大示意图。如图3中的A、B和C部分所示，当参考电压REF为1.8V时，第一反馈信号电压VBP为2.87V，第二反馈信号电压VBN为0.42V，此时，第一开关101和第二开关102之间的电流I＝0mA；当参考电压REF小于1.8V时，第一反馈信号电压VBP小于2.87V，第二反馈信号电压VBN小于0.42V，此时，第一开关101和第二开关102之间的电流I>0mA，表示有电流从第一电源轨(例如，VDD)经第一开关101灌入节点106，从而使得参考电压REF快速恢复到1.8V；当参考电压REF大于1.8V时，第一反馈信号电压VBP大于2.87V，第二反馈信号电压VBN大于0.42V，此时，第一开关101和第二开关102之间的电流I<0mA，表示电流从节点106经第二开关102流入第二电源轨(例如，地)，从而使得参考电压REF快速恢复到1.8V。

图4示出了根据本公开又一个实施例的参考电压发生装置的示意图。如图4所示，参考电压发生装置还可以包括：比较电压产生模块401，用于产生比较电压。

作为比较电压产生模块401的一个具体实现方式，如图5所示，可以采用串联连接的两个或更多个二极管连接形式的晶体管501，其中，所述两个或更多个二极管连接形式的晶体管501连接在第一电源轨105和第二电源轨107之间。

作为比较电压产生模块401的另一个具体实现方式，也可以采用串联连接的两个或更多个电阻，其中，所述两个或更多个电阻连接在第一电源轨105和第二电源轨107之间。

此外，上述各实施例提供的参考电压发生装置还可以包括连接到输出节点106的负载，例如，电容性负载或电阻性负载。

至此，已经详细描述了根据本公开不同实施例的参考电压发生装置。为了避免遮蔽本公开的构思，没有描述本领域所公知的一些细节，本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。另外，本说明书公开所教导的各实施例可以自由组合。本领域的技术人员应该理解，可以对上面说明的实施例进行多种修改而不脱离如所附权利要求限定的本公开的精神和范围。

Claims (14)

1.一种参考电压发生装置，其特征在于，包括：

第一开关，连接在第一电源轨与输出节点之间；

第二开关，连接在第二电源轨与所述输出节点之间；

第一正反馈模块，用于向所述第一开关施加第一反馈信号，以控制所述第一开关的导通程度；

第二正反馈模块，用于向所述第二开关施加第二反馈信号，以控制所述第二开关导通程度；

其中，当输出节点输出的参考电压增大时，第一正反馈模块使所述第一反馈信号电压增大，从而第一开关导通程度减小，并且第二正反馈模块使所述第二反馈信号电压增大，从而第二开关导通程度增大；

当输出节点输出的参考电压减小时，第一正反馈模块使所述第一反馈信号电压减小，从而第一开关导通程度增大，并且第二正反馈模块使所述第二反馈信号电压减小，从而第二开关导通程度减小；

其中，所述第一电源轨和第二电源轨两者之间提供第一电源域电压；

所述第一开关和所述第二开关的耐受电压低于所述第一电源域电压。

2.根据权利要求1所述的参考电压发生装置，其特征在于，

所述第一正反馈模块根据所述输出节点输出的参考电压和比较电压的比较向所述第一开关施加所述第一反馈信号；

所述第二正反馈模块根据所述输出节点输出的参考电压和比较电压的比较向所述第二开关施加所述第二反馈信号。

3.根据权利要求2所述的参考电压发生装置，其特征在于，所述第一正反馈模块包括第一差分放大器；

所述第一差分放大器的一个输入连接至所述输出节点，另一个输入接收比较电压；

所述第一差分放大器的输出端输出所述第一反馈信号。

4.根据权利要求3所述的参考电压发生装置，其特征在于，所述第一差分放大器包括：

左支电路部分，包括第一PMOS晶体管和第二PMOS晶体管，其中，

所述第一PMOS晶体管连接在第一节点和第二节点之间；

所述第二PMOS晶体管连接在所述第一节点和所述第一电源轨之间；

右支电路部分，包括第三PMOS晶体管和第四PMOS晶体管，其中，

所述第三PMOS晶体管连接在所述第二节点和第三节点之间；

所述第四PMOS晶体管连接在所述第三节点和所述第一电源轨之间；

第一电流源，连接在所述第二节点和所述第二电源轨之间；

其中，所述第一PMOS晶体管的栅极连接至所述输出节点，所述第三PMOS晶体管的栅极接收比较电压；

所述第二PMOS晶体管的栅极连接至所述第三节点，所述第四PMOS晶体管的栅极连接至所述第一节点；

所述第一节点作为所述输出端输出所述第一反馈信号。

5.根据权利要求4所述的参考电压发生装置，其特征在于，所述第一电流源由NMOS晶体管形成。

6.根据权利要求5所述的参考电压发生装置，其特征在于，

所述第一PMOS晶体管、所述第二PMOS晶体管、所述第三PMOS晶体管、所述第四PMOS晶体管和所述NMOS晶体管的耐受电压低于所述第一电源域电压；

所述第一PMOS晶体管、所述第二PMOS晶体管、所述第三PMOS晶体管和所述第四PMOS晶体管的总等效阻抗与所述NMOS晶体管的等效阻抗基本相同。

7.根据权利要求2所述的参考电压发生装置，其特征在于，所述第二正反馈模块包括第二差分放大器；

所述第二差分放大器的一个输入连接至所述输出节点，另一个输入接收比较电压；

所述第二差分放大器的输出端输出所述第二反馈信号。

8.根据权利要求7所述的参考电压发生装置，其特征在于，所述第二差分放大器包括：

左支电路部分，包括第一NMOS晶体管和第二NMOS晶体管，其中，

所述第一NMOS晶体管连接在第四节点和第五节点之间；

所述第二NMOS晶体管连接在所述第五节点和所述第二电源轨之间；

右支电路部分，包括第三NMOS晶体管和第四NMOS晶体管，其中，

所述第三NMOS晶体管连接在所述第四节点和第六节点之间；

所述第四NMOS晶体管连接在所述第六节点和所述第二电源轨之间；

第二电流源，连接在所述第四节点和所述第一电源轨之间；

其中，所述第一NMOS晶体管的栅极连接至所述输出节点，所述第三NMOS晶体管的栅极接收比较电压；

所述第二NMOS晶体管的栅极连接至所述第六节点，所述第四NMOS晶体管的栅极连接至所述第五节点；

所述第五节点作为所述输出端输出所述第二反馈信号。

9.根据权利要求8所述的参考电压发生装置，其特征在于，所述第二电流源由PMOS晶体管形成。

10.根据权利要求8所述的参考电压发生装置，其特征在于，

所述第一NMOS晶体管、所述第二NMOS晶体管、所述第三NMOS晶体管、所述第四NMOS晶体管和所述PMOS晶体管的耐受电压低于所述第一电源域电压；

所述第一NMOS晶体管、所述第二NMOS晶体管、所述第三NMOS晶体管和所述第四NMOS晶体管的总等效阻抗与所述PMOS晶体管的等效阻抗基本相同。

11.根据权利要求2所述的参考电压发生装置，其特征在于，还包括：

比较电压产生模块，用于产生所述比较电压。

12.根据权利要求11所述的参考电压发生装置，其特征在于，所述比较电压产生模块包括：

串联连接的两个或更多个电阻，所述两个或更多个电阻连接在第一电源轨和第二电源轨之间。

13.根据权利要求11所述的参考电压发生装置，其特征在于，所述比较电压产生模块包括：

串联连接的两个或更多个二极管连接形式的晶体管，所述两个或更多个二极管连接形式的晶体管连接在第一电源轨和第二电源轨之间。

14.根据权利要求1所述的参考电压发生装置，其特征在于，还包括：

连接到所述输出节点的电容性负载。