CN107885267A - 用于带隙电压基准电路的操作方法 - Google Patents

Abstract

本发明公开了一种用于带隙电压基准电路的操作方法，涉及半导体技术领域。其中带隙电压基准电路包括：偏置电路，被配置为接收反馈信号，提供偏置信号，放大器，接收偏置信号，提供第一参考信号，第一参考信号还被作为反馈信号，输出电路，接收第一参考信号，并输出第二参考信号，输出开关，将第二参考信号输出作为输出信号；方法包括：在带隙电压基准电路加电之后，在输出信号稳定的情况下，关断输出开关；在关断输出开关之后，关断偏置电路；在关断偏置电路之后，关断输出电路。本发明在带隙电压基准电路加入了睡眠模式，进入睡眠模式后带隙电压基准电路的电流消耗仅为漏电流，电路进入了低功耗状态，可以有效降低功耗。

Description

用于带隙电压基准电路的操作方法

技术领域

本发明涉及半导体技术领域，尤其涉及一种用于带隙电压基准电路的操作方法。

背景技术

随着半导体技术的演进，尤其是可穿戴式电子产品的发展，对电子产品低功耗的需求显得越来越重要。带隙基准电压源(Bandgap)作为稳定电压的提供源，如果能降低其功耗，则可使其更适合于应用在可穿戴式电子产品中。

带隙基准电压源可以根据功耗以及抗噪声能力分为不同的类型。通常情况下，降低带隙基准电压源的功耗会带来其抗噪声能力的降低。例如，现有技术中的带隙基准电压源可以分为10μA、5μA和1μA三种。其中，10μA的带隙基准电压源抗噪声能力最强，功耗最大。5μA带隙基准电压源抗噪声能力相对10μA较弱，不适用高速器件中。而1μA带隙基准电压源抗噪声能力最弱，仅适用于低速器件。然而，即使是1μA带隙基准电压源，其对于可穿戴式电子产品而言，也是一个较高的功耗水平。现有技术的带隙基准电压源耗电原因之一，在于其处于常开(always on)状态。因此现有技术中改善带隙基准电压源的性能方法需要在功耗和抗噪声能力之间进行取舍，或者将低功耗、低抗噪声的带隙基准电压源结合高功耗、高抗噪声的校准带隙基准电压源经过系统控制达到降低系统整体功耗的效果，但是这会带来系统操作复杂度提高、增加电子线路布局面积的问题，并且其功耗降低效果也不理想。

因此，有必要提出一种新的方案，使得带隙基准电压源能够在低功耗下取得较高的抗噪声能力。

发明内容

本发明的发明人发现了上述现有技术中存在问题，并针对上述问题中的至少一个问题提出了本发明。

根据本发明的一个方面，提供了一种用于带隙电压基准电路的操作方法，带隙电压基准电路包括：偏置电路，被配置为接收反馈信号，并根据反馈信号提供偏置信号，放大器，用于接收偏置信号，并提供第一参考信号，第一参考信号还被作为反馈信号反馈到偏置电路，输出电路，输出电路接收第一参考信号，并输出第二参考信号，以及输出开关，将第二参考信号输出作为输出信号；方法包括：在带隙电压基准电路加电之后，在输出信号稳定的情况下，关断输出开关；在关断输出开关之后，关断偏置电路；以及在关断偏置电路之后，关断输出电路。

在一个实施例中，带隙电压基准电路还包括启动电路，用于在带隙电压基准电路被加电时，向偏置电路提供启动信号，偏置电路还被配置为接收启动信号并根据启动信号产生偏置信号；方法还包括：在关断输出开关之后，在关断偏置电路之前，关断启动电路。

在一个实施例中，其中启动电路被配置为：在带隙电压基准电路工作于期望的状态的情况下，其停止提供启动信号。

在一个实施例中，本发明的方法还包括：在关断输出电路之后，在输出信号衰减到满足预定条件时，重新启动偏置电路。

在一个实施例中，本发明的方法还包括：在偏置电路重新启动并使得放大器产生的第一参考信号稳定之后，重新启动输出电路，并重新启动输出开关。

在一个实施例中，本发明的方法还包括以下中的至少一项：a)关断输出开关包括使输出开关掉电或者向输出开关的控制端子提供控制信号使其关断；b)关断偏置电路包括使偏置电路掉电；以及c)关断输出电路包括使输出电路掉电。

在一个实施例中，关断启动电路包括使启动电路掉电。

通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征、方面及其优点将会变得清楚。

附图说明

附图构成本说明书的一部分，其描述了本公开的示例性实施例，并且连同说明书一起用于解释本发明的原理，在附图中：

图1为根据本发明一个实施例的用于带隙电压基准电路的操作方法中的带隙电压基准电路的示意图。

图2为根据本发明一个具体实施例的用于带隙电压基准电路的操作方法中的带隙电压基准电路的示意图。

图3为根据本发明一个实施例的用于带隙电压基准电路的操作方法的流程示意图。

图4为根据本发明另一个实施例的用于带隙电压基准电路的操作方法的流程示意图。

图5为根据本发明一个具体实施例的用于带隙电压基准电路的操作方法中的带隙电压基准电路的示意图。

具体实施方式

现在将参照附图来详细描述本公开的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本发明范围的限制。

此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。

以下对示例性实施例的描述仅仅是说明性的，在任何意义上都不作为对本发明及其应用或使用的任何限制。

对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论，但在适用这些技术、方法和装置情况下，这些技术、方法和装置应当被视为本说明书的一部分。

应注意，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义或说明，则在随后的附图的说明中将不需要对其进行进一步讨论。

图1为根据本发明一个实施例的用于带隙电压基准电路的操作方法中的带隙电压基准电路的示意图。图2为根据本发明一个具体实施例的用于带隙电压基准电路的操作方法中的带隙电压基准电路的示意图。下面结合图1和图2，对本发明中涉及的带隙基准电路进行说明。

如图1所示，本发明中的带隙基准电路可以包括偏置电路102、放大器104、输出电路106和输出开关108。偏置电路的第三开关503和第四开关504，输出电路开关第五开关505和第六开关506。可选的，还可以包括启动电路100，启动电路100可以包括启动电路开关第一开关501和第二开关502。各电路的开关可以是PMOS晶体管、NMOS晶体管或其它开关电路，本发明对开关的具体形式不做限制。

偏置电路102被配置为接收反馈信号，并根据反馈信号提供偏置信号。放大器104用于接收偏置电路102提供的偏置信号，并基于所述接收的偏置信号提供第一参考信号。第一参考信号可以具有例如第一参考电压。第一参考信号还被作为反馈信号反馈到偏置电路102。输出电路106接收第一参考信号，并基于第一参考信号输出第二参考信号。所述第二参考信号通过输出开关108作为输出信号。

在一种实现方式中，如图2所示，偏置电路102可以包括第一PMOS晶体管1021、第二PMOS晶体管1022、第一电阻1023、第三BJT晶体管1024和第四BJT晶体管1025。第一BJT晶体管1024和第二BJT晶体管1025的基极分别与各自的集电极相连，并通过第四开关504连接至电压VSS。电压VSS可以是例如地电位或者是第一公共参考电位。第一BJT晶体管1024的发射极与第一PMOS晶体管1021的漏极相连。第一电阻1023的一端连接到第二BJT晶体管1025的发射极，另一端连接到第二PMOS晶体管1022的漏极。第一PMOS晶体管1021和第二PMOS晶体管1022的源极通过第三开关503连接至电压VDD，其可以是电源电压或者是比第一公共参考电位高的第二公共参考电位。第一PMOS晶体管1021和第二PMOS晶体管1022的漏极还分别连接到放大器104的负输入端子和正输入端子，用于向放大器104提供偏置信号。可选的，第一PMOS晶体管1021和第二PMOS晶体管1022的栅极还连接至启动电路100。启动电路100用于在带隙电压基准电路启动(即带隙电压基准电路被加电)时，向偏置电路102提供启动信号，以例如促使带隙电压基准电路进入期望的状态。

在另一种实现方式中，启动电路100可以包括第五PMOS晶体管1001、第六PMOS晶体管1002和第三电阻1003，还可以包括第一开关501和第二开关502，如图5所示。第五PMOS晶体管1001和第六PMOS晶体管1002的源极通过第一开关501连接到电压VDD。第五PMOS晶体管1001栅极连接电压Vb，漏极与第六PMOS晶体管1002的栅极相连，并连接到第三电阻1003的一端。第三电阻1003的另一端通过第二开关502连接到电压VSS。第六PMOS晶体管1002的漏极向偏置电路102提供启动信号，如图5所示。

放大器104接收偏置信号，并在其输出(端子)处输出第一参考信号。第一参考信号可以具有第一参考电压。第一参考信号被作为反馈信号反馈到偏置电路102。在一个具体实施例中，放大器104的输出连接到第一PMOS晶体管1021和第二PMOS晶体管1022的栅极。

输出电路106可以包括第三PMOS晶体管1061、第二电阻1062和第三BJT晶体管1063，还可以包括第五开关505和第六开关506。第三PMOS晶体管1061的栅极连接到放大器104的输出，用于接收第一参考信号(其可以具有第一参考电压)，源极连通过第五开关505接到电源电压VDD，漏极连接到第二电阻1062的一端和输出开关108的一端，输出第二参考信号，通过输出开关输出作为输出信号。第二电阻1062的另一端连接到第三BJT晶体管1063的发射极。第三BJT晶体管1063的基极与集电极相连，并通过第六开关506连接到电压VSS。

在一个实施例中，输出开关108可以包括第四PMOS晶体管1081，然而本发明并不限于此，例如，其也可以以各种传输门来实现。可选地，带隙基准电路还可以包括另外的输出开关控制电路，以控制输出开关108的导通/关断，然而本发明并不限于此。第四PMOS晶体管1081的源极连接至第三PMOS晶体管1061的漏极，源极接收第二参考信号，通过漏极输出作为输出信号。第四PMOS晶体管1081的栅极连接到控制信号，例如，连接到输出开关控制电路。在一个实施例中，输出开关控制电路可以还连接到带隙电压基准电路的输出，用于接收输出信号，来判断输出信号是否稳定、衰减是否满足预定条件，根据输出信号控制第四PMOS晶体管1081的开断，例如，当输出信号稳定时，关断第四PMOS晶体管1081，当输出信号的衰减满足预定条件(例如低于阈值)时，在输出电路106启动之后，开启第四PMOS晶体管1081。输出开关控制电路可以包括本领域技术人员可以了解的多种形式的电路，例如可以包括比较器、D触发器、计数器和计时器。当输出信号低于阈值超过预定时间时，触发开启第四PMOS晶体管1081；当输出信号稳定时，触发关断第四PMOS晶体管1081。

应理解，这里仅示例性地提供了一种带隙电压基准电路的具体实施例，本领域技术人员可以了解的是，本发明提供的带隙电压基准电路的操作方法，还适用于本领域技术人员可以了解的其它形式的带隙电压基准电路。

图3为根据本发明一个实施例的用于带隙电压基准电路的操作方法的流程示意图。下面结合图1、图2和图3所示，对本发明的用于带隙电压基准电路的操作方法进行说明。

步骤301，在带隙电压基准电路加电后，输出信号稳定的情况下，关断输出开关。

步骤303，在关断输出开关之后，关断偏置电路。

步骤305，在关断偏置电路之后，关断输出电路。

在一种实现方式中，如图3所示，输出开关108中的输出开关控制电路接收输出信号，在输出信号稳定的情况下，关断第四PMOS晶体管1081，从而关闭输出开关108。接着，在输出开关108关闭之后，关断偏置电路102。然后，在偏置电路102关断之后，关断输出电路1061。

关断输出开关108的方法可以包括使输出开关108掉电或者向输出开关108的端子提供控制信号使其关断。在一个具体实施例中，可以如图2所示，通过输出开关控制电路控制第四PMOS晶体管1081，将第四PMOS晶体管1081置于高电位从而关断第四PMOS晶体管1081，也可以通过将第四PMOS晶体管1081掉电来关断输出开关108。

关断偏置电路102的方法可以包括使偏置电路102掉电。例如，可以在第一PMOS晶体管1021和第二PMOS晶体管1022的源极与电源电压VDD之间连接开关电路(例如第三开关503)的方式，或者在第一晶体管1024和第二晶体管1025的集电极与VSS之间连接开关电路(例如第四开关504)的方式，控制偏置电路102的通断。偏置电路的开关电路可以包括PMOS电路、NMOS电路等本领域技术人员可以了解的开关电路的形式，本发明对此不做限制。

关断输出电路106的方法可以包括使输出电路106掉电，例如，可以在第三PMOS晶体管1061的源极与电源电压VDD之间连接开关电路(例如第五开关505)的方式，或者在第三BJT晶体管1063的集电极与VSS之间连接开关电路(例如第六开关506)的方式，控制输出电路106的通断。输出电路的开关电路可以包括PMOS电路、NMOS电路等本领域技术人员可以了解的开关电路的形式，本发明对此不做限制。

本实施例的用于带隙电压基准电路的操作方法，在不引入新的校准电路情况下，在输出信号稳定之后，依次关断输出开关、偏置电路和输出电路，相当于对带隙电压基准电路加入了睡眠模式(sleepmode)，此时带隙电压基准电路的电流消耗仅为漏电流，电路进入了低功耗状态，从而可以有效降低功耗。

图4为根据本发明另一个实施例的用于带隙电压基准电路的操作方法的流程示意图。下面结合图1、图2和图4所示，对本发明的用于带隙电压基准电路的操作方法进行说明。

方法在步骤400开始。

在一种实现方式中，在步骤400，带隙电压基准电路被加电。

步骤401，启动电路在带隙电压基准电路被加电时，向偏置电路提供启动信号。

在一种实现方式中，如图1和图2所示，启动电路100连接至偏置电路102中第一PMOS晶体管1021和第二PMOS晶体管1022的栅极，通过将栅极置于低电位(即启动信号)，使得第一PMOS晶体管1021和第二PMOS晶体管102导通。

步骤403，偏置电路接收启动信号并根据启动信号产生偏置信号。

在一种实现方式中，如图2所示，放大器104的输入端子接收偏置信号，输出端子输出第一参考信号(第一参考电压)，将第一参考信号作为反馈信号反馈给偏置电路102。输出电路106接收第一参考信号，并输出第二参考信号，通过输出开关108作为输出信号。输出开关108将第二参考信号作为输出信号，为电子设备供电。

步骤405，输出信号稳定后关闭输出开关。

在一种实现方式中，如图2所示，输出开关108中的输出开关控制电路接收输出信号，在输出信号稳定的情况下，关断第四PMOS晶体管1081，从而关闭输出开关108。

步骤407，关闭启动电路。

在一种实现方式中，启动电路100仅在带隙电压基准电路被加电时，向偏置电路102提供启动信号。在步骤407关闭，待带隙电压基准电路进入睡眠模式之后，需要将其唤醒(启动)时，不再开启启动电路100。

步骤409，关闭输出电路。

步骤411，关闭偏置电路。

在一种实现方式中，可以采用前述对图3的实施例说明中的方式方法，依次关闭输出电路106和偏置电路102，从而使带隙电压基准电路进入睡眠模式。

步骤413，判断输出信号衰减是否满足预定条件，若否，进入步骤415；若是，进入步骤417。

步骤415，保持当前状态。即保持带隙电压基准电路在睡眠模式。

步骤417，重新启动偏置电路。

在一种实现方式中，例如，可以利用控制电路(图中未示出)，判断输出信号衰减是否满足预定条件。预定条件可以是输出信号低于阈值，也可以是输出信号低于阈值超过预定时间。当输出信号衰减满足预定条件时，启动偏置电路102，例如可以通过开启偏置电路102的开关电路启动偏置电路102。

步骤419，重新启动输出电路。

在一种实现方式中，可以通过开启输出电路106的开关电路启动输出电路106。

步骤412，重新启动输出开关。

在一种实现方式中，如图2所示，输出开关控制电路在判断输出电路106启动后，重新开启第四PMOS晶体管1081，从而开启输出开关108。之后，进入步骤405。

图4所示的用于带隙电压基准电路的操作方法的实施例，在不引入新的校准电路情况下，在输出信号稳定之后，依次关断输出开关、偏置电路和输出电路，相当于对带隙电压基准电路加入了睡眠模式(sleep mode)，此时带隙电压基准电路的电流消耗仅为漏电流，电路进入了低功耗状态，因此可以有效降低功耗。当输出信号衰减至满足预定条件时，按照本实施例所示的方法流程，可以快速唤醒(开启)电路，时输出信号达到稳定。

至此，已经详细描述了根据本公开实施例的用于带隙电压基准电路的操作方法。为了避免遮蔽本公开的构思，没有描述本领域所公知的一些细节，本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。另外，本说明书公开所教导的各实施例可以自由组合。本领域的技术人员应该理解，可以对上面说明的实施例进行多种修改而不脱离如所附权利要求限定的本公开的精神和范围。

Claims (7)

1.一种用于带隙电压基准电路的操作方法，其特征在于，

所述带隙电压基准电路包括：

偏置电路，被配置为接收反馈信号，并根据反馈信号提供偏置信号，

放大器，用于接收所述偏置信号，并提供第一参考信号，所述第一参考信号还被作为反馈信号反馈到偏置电路，

输出电路，所述输出电路接收所述第一参考信号，并输出第二参考信号，以及

输出开关，将所述第二参考信号输出作为输出信号；

所述方法包括：

在所述带隙电压基准电路加电之后，在所述输出信号稳定的情况下，关断所述输出开关；

在关断所述输出开关之后，关断偏置电路；以及

在关断所述偏置电路之后，关断所述输出电路。

2.根据权利要求1所述的用于带隙电压基准电路的操作方法，其特征在于，

所述带隙电压基准电路还包括启动电路，用于在所述带隙电压基准电路被加电时，向所述偏置电路提供启动信号，

所述偏置电路还被配置为接收所述启动信号并根据所述启动信号产生偏置信号；

所述方法还包括：

在关断所述输出开关之后，在关断所述偏置电路之前，关断所述启动电路。

3.根据权利要求1所述的用于带隙电压基准电路的操作方法，其特征在于，其中所述启动电路被配置为：在所述带隙电压基准电路工作于期望的状态的情况下，其停止提供所述启动信号。

4.根据权利要求1所述的用于带隙电压基准电路的操作方法，其特征在于，还包括：

在关断所述输出电路之后，在所述输出信号衰减到满足预定条件时，重新启动所述偏置电路。

5.根据权利要求4所述的用于带隙电压基准电路的操作方法，其特征在于，还包括：

在所述偏置电路重新启动并使得所述放大器产生的第一参考信号稳定之后，重新启动所述输出电路，并重新启动所述输出开关。

6.根据权利要求1所述的用于带隙电压基准电路的操作方法，其特征在于，还包括以下中的至少一项：

a)关断所述输出开关包括使所述输出开关掉电或者向所述输出开关的控制端子提供控制信号使其关断；

b)关断偏置电路包括使所述偏置电路掉电；以及

c)关断所述输出电路包括使所述输出电路掉电。

7.根据权利要求1所述的用于带隙电压基准电路的操作方法，其特征在于：

关断所述启动电路包括使所述启动电路掉电。