CN104898760B - 适用于低电压环境的电流镜电路 - Google Patents
适用于低电压环境的电流镜电路 Download PDFInfo
- Publication number
- CN104898760B CN104898760B CN201510215427.8A CN201510215427A CN104898760B CN 104898760 B CN104898760 B CN 104898760B CN 201510215427 A CN201510215427 A CN 201510215427A CN 104898760 B CN104898760 B CN 104898760B
- Authority
- CN
- China
- Prior art keywords
- transistor
- grid
- current
- source electrode
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
适用于低电压环境的电流镜电路。针对现有电流镜的不足,本发明提供一种新结构的电流镜,由电流镜单元、减压降电路和启动电路单元三部分构成;所述电流镜单元包括第一晶体管MP1和第二晶体管MP2;所述减压降电路包括第三晶体管MP3、第四晶体管是MN1、第五晶体管MN2和第六晶体管MN3;所述启动电路单元包括第七晶体管MP4;有益的技术效果:本发明能减小电流镜晶体管源漏端电压降,使得在低电源电压时,能为产生电流的模块提供足够大的电压降,使其能正常工作,取得更好的性能。
Description
技术领域
本发明属于模拟CMOS集成电路领域,具体涉及适用于低电压环境的电流镜电路。
背景技术
摩尔定律预测每18个月芯片上集成的晶体管数量翻一倍,这一预测即被过去几十年半导体工业的发展所证实,也指引了半导体工业的发展。竞争驱使半导体工业不断发展更先进的制造工艺,制造出的晶体管尺寸越来越小,相同数量晶体管占用的芯片面积得以减小,成本降低。更先进的制造工艺还有利于提高芯片集成度,制造性能更好、功能更强的集成电路产品。半导体制造工艺每推进一个节点,关键尺寸就缩小倍,晶体管面积则缩小为原来的一半,晶体管的栅氧化层也变薄,在保持晶体管跨导不变的情况下,芯片的工作电压就可以降低。电源电压降低有利于减小功耗,同时还不会牺牲数字电路的工作速度。事实上,在集成电路工艺等比例缩小的过程,晶体管的跨导几乎保持不变,即驱动能力不变,而被驱动的容性负载随工艺尺寸的变小而减小,因此电路工作速度变快。在现代的SOC芯片中,数字电路和模拟电路往往集成在一起,共用同一电源,数字电路随工艺的进步要求电源电压降低。但是模拟模块常常要求在较高的电源电压下工作才能取得较好的性能,这对模拟电路设计提出了更高的挑战。设计能够在低电压下工作的模拟电路结构,具有重要的实用意义。
电流镜是一种在模拟电路中广泛使用的功能结构,其功能是成比例的复制一条支路的电流到其它的支路。被复制的电流,由该支路中与电流镜晶体管串联的模块产生,该模块的电压降为电源电压减去电流镜晶体管源漏端电压降。因此,现有结构的电流镜(如图2所示)难以运用在低电源电压的环境。
发明内容
针对现有电流镜的不足,本发明提供一种新结构的电流镜,能够有效运用在低电源电压的工作环境中,其具体结构如下:
本发明的组成部分包括:
一种应用于低电压环境的电流镜电路,由电流镜单元、减压降电路和启动电路三部分构成;所述电流镜单元包括第一晶体管MP1和第二晶体管MP2;其中,第一晶体管MP1的栅极与第二晶体管MP2的栅极相连,第一晶体管MP1和第二晶体管MP2的源极都连接电源电压;
所述减压降电路包括第三晶体管MP3、第四晶体管MN1、第五晶体管MN2和第六晶体管MN3;其中,第三晶体管MP3的栅极和源极分别与第一晶体管MP1的栅极和源极相连接;第四晶体管MN1的漏极和栅极与第三晶体管MP3的漏极相连接;第五晶体管MN2的源极和栅极分别与第四晶体管MN1的源极和栅极连接;第五晶体管MN2的源极和第四晶体管MN1的源极连接零电位;第五晶体管MN2的漏极和第六晶体管MN3的源极连接;第六晶体管MN3的栅极和源极分别与第一晶体管MP1的漏极和栅极相连接;第六晶体管MN3的漏极连接电源电压;
所述启动电路包括第七晶体管MP4,其中,第七晶体管MP4的源极和漏极分别接第一晶体管MP1的漏极和栅极,第七晶体管MP4的栅极连接电源电压。
所述所有的NMOS管衬底接零电平,所有的PMOS管衬底接电源电压。
有益的技术效果
本发明能减小电流镜中电流被复制的晶体管的源漏端电压降,使得在低电源电压时,能为产生电流的模块提供足够大的电压降,使其能正常工作或取得更好的性能。
本发明的各单元的结构和特点简单说明如下:
本发明中的电流镜,由多只源端和栅端分别共连接的晶体管组成,其中电流被复制的支路,产生电流镜晶体管的栅源电压。在图1中,组成电流镜的晶体管是MP1和MP2、MP3,MP1的源漏电流被MP2和MP3复制。
本发明中的减小电流镜中电流被复制晶体管源漏电压降的结构。传统的电流镜结构如图2所示,MP2old`复制MP1old的电流。MP1old的栅端和漏端相连,其源漏电压等于栅源电压。但是正常工作时MP1old处于饱和区,源漏电压可以比栅源电压小,其差幅最大可以达到MP1old的阈值电压。图1中的电路利用这个原理减小MP1的源漏电压降,其原理是通过MP3、MN1和MN2使一条复制电流通过晶体管MN3产生栅源电压降,并将这栅源电压反向施加于MP1晶体管的栅漏端。
本发明中的启动电路MP4,其功能是在上电时使晶体管MP1的栅端和漏端连通,使电流镜能从零电流状态转为工作状态,上电完成后,MP4自动关断,将MP1的栅端和漏端断开。
参见图1,记第七晶体管MP4的栅极、第一晶体管MP1的源极、第二晶体管MP2的源极、第三晶体管MP3的源极、第六晶体管MN3的漏极的共同连接点为节点a;记第七晶体管MP4的漏极、第一晶体管是MP1的栅极、第二晶体管MP2的栅极、第三晶体管MP3的栅极、第六晶体管MN3的源极、第五晶体管MN2的漏极的共同连接点为节点b;记第七晶体管MP4的源极、第六晶体管MN3的栅极、第一晶体管MP1的漏极的共同连接点为节点c。
本发明的工作过程为:在上电前,节点a的电压为零电平,故MP4处于导通状态,使节点b和c相连通。在初始上电时,MP1的源端电位升高,而栅端b和漏端c同处零电平,当MP1栅源电压超过MP1的阈值电压时MP1导通,电流镜进入正常工作状态。上电完成后,MP4的栅极电压高于源极和漏极电压而关断,将节点b和c断开。此时MP3复制MP1的电流,并通过MN1和MN2组成的电流镜使此电流流过MN3,MN3的栅源电压降使c点的电位高于b点。
对比图2所述的普通电流镜,其MP1的源漏电压降比MP1old的源漏电压降小,其差值等于MN3的栅源电压。
附图说明
图1是本发明电路图。
图2是现有电流镜的典型结构图。
具体实施方式
下面结合附图对本发明做进一步说明:
参见图1,一种应用于低电压设计的电流镜电路,由电流镜单元、减压降电路和启动电路三部分构成;
所述电流镜单元包括第一晶体管MP1和第二晶体管MP2;其中,第一晶体管MP1的栅极与第二晶体管MP2的栅极相连,第一晶体管MP1和第二晶体管MP2的源极都连接电源电压;
所述减压降电路包括第三晶体管MP3、第四晶体管是MN1、第五晶体管MN2和第六晶体管MN3;其中,第三晶体管MP3的栅极和源极分别与第一晶体管MP1的栅极和源极相连接;第四晶体管MN1的漏极和栅极与第三晶体管MP3的漏极相连接;第五晶体管MN2的源极和栅极分别与第四晶体管MN1的源极和栅极连接;第五晶体管MN2的源极和第四晶体管MN1的源极连接零电位;第五晶体管MN2的漏极和第六晶体管MN3的源极连接;第六晶体管MN3的栅极和源极分别与第一晶体管MP1的漏极和栅极相连接;第六晶体管MN3的漏极连接电源电压;
所述启动电路包括第七晶体管MP4,其中,第七晶体管MP4的源极和漏极分别接第一晶体管MP1的漏极和栅极,第七晶体管MP4的栅极连接电源电压。
所述所有的NMOS管衬底接零电平,所有的PMOS管衬底接电源电压。
进一步说,第一晶体管MP1和第二晶体管MP2均为PMOS管,且第一晶体管MP1和第二晶体管MP2共源共栅地连接在一起;在正常工作状态时第一晶体管MP1和第二晶体管MP2工作于饱和区,其栅源电压由电流被复制的晶体管(第一晶体管MP1)的源漏电流决定。
进一步说,通过第三晶体管MP3、第四晶体管MN1和第五晶体管MN2使复制电流经过第六晶体管MN3,第六晶体管MN3的漏极连接电源电压,第六晶体管MN3的栅极和源极分别连接第一晶体管MP1的漏极和栅极。
进一步说,启动电路为第七晶体管MP4,是一栅极接电源电压的PMOS管,其源极和漏极分别接第一晶体管MP1的漏极和栅极。
进一步说,第一晶体管MP1、第二晶体管MP2、第三晶体管MP3、第七晶体管MP4均为PMOS管,第四晶体管MN1、第五晶体管MN2和第六晶体管MN3均为NMOS管;其中所有的NMOS管衬底接零电平,所有的PMOS管衬底接电源电压。
本发明是一种电路结构,能够减小电流镜中电流被复制的晶体管的源漏电压降,从而使得电流镜能应用在低电压的环境中。图1是以电流镜晶体管为PMOS为例实现的具体的电路结构,图2是为对比的普通电流镜结构。图1和图2中电流被复制的晶体管分别是MP1和MP1old,复制电流的晶体管分别是MP2和MP2old。图2中MP1old的栅端和漏端相连,其源漏电压等于栅源电压。图1中的电路利用MP3、MN1和MN2使一条复制电流通过晶体管MN3产生栅源电压降,这一栅源电压使MP1的漏端的电压比栅端的电压高。两者相比较,图1中的MP1的源漏电压降比图2中的MP1源漏电压降小,其相差的幅度等于MN3的栅源电压。图1中MP4的作用是在上电时启动电流镜进入正常工作状态,并在上电完成后自动关断。
Claims (5)
1.适用于低电压环境的电流镜电路,其特征在于:由电流镜单元、减压降电路和启动电路三部分构成;
所述电流镜单元包括第一晶体管MP1和第二晶体管MP2;其中,第一晶体管MP1的栅极与第二晶体管MP2的栅极相连,第一晶体管MP1和第二晶体管MP2的源极都连接电源电压;
所述减压降电路包括第三晶体管MP3、第四晶体管MN1、第五晶体管MN2和第六晶体管MN3;其中,第三晶体管MP3的栅极和源极分别与第一晶体管MP1的栅极和源极相连接;第四晶体管MN1的漏极和栅极与第三晶体管MP3的漏极相连接;第五晶体管MN2的源极和栅极分别与第四晶体管MN1的源极和栅极连接;第五晶体管MN2的源极和第四晶体管MN1的源极连接零电位;第五晶体管MN2的漏极和第六晶体管MN3的源极连接;第六晶体管MN3的栅极和源极分别与第一晶体管MP1的漏极和栅极相连接;第六晶体管MN3的漏极连接电源电压;
所述启动电路包括第七晶体管MP4,其中,第七晶体管MP4的源极和漏极分别接第一晶体管MP1的漏极和栅极,第七晶体管MP4的栅极连接电源电压。
2.根据权利要求1所述的电流镜电路,其特征在于:第一晶体管MP1和第二晶体管MP2均为PMOS管,且第一晶体管MP1和第二晶体管MP2共源共栅地连接在一起;在正常工作状态时,第一晶体管MP1和第二晶体管MP2工作于饱和区,其栅源电压由第一晶体管MP1的源漏电流决定。
3.根据权利要求1所述的电流镜电路,其特征在于:通过第三晶体管MP3、第四晶体管MN1和第五晶体管MN2复制一电流并使之流经第六晶体管MN3,第六晶体管MN3的漏极连接电源电压,第六晶体管MN3的栅极和源极分别连接电流被复制的第一晶体管MP1的漏极和栅极。
4.根据权利要求1所述的电流镜电路,其特征在于:启动电路为一个栅极接电源电压的PMOS管。
5.根据权利要求1所述的电流镜电路,其特征在于:第一晶体管MP1、第二晶体管MP2、第三晶体管MP3、第七晶体管MP4均为PMOS管,第四晶体管MN1、第五晶体管MN2和第六晶体管MN3均为NMOS管;其中所有的NMOS管衬底接零电平,所有的PMOS管衬底接电源电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510215427.8A CN104898760B (zh) | 2015-04-30 | 2015-04-30 | 适用于低电压环境的电流镜电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510215427.8A CN104898760B (zh) | 2015-04-30 | 2015-04-30 | 适用于低电压环境的电流镜电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104898760A CN104898760A (zh) | 2015-09-09 |
CN104898760B true CN104898760B (zh) | 2016-08-17 |
Family
ID=54031467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510215427.8A Active CN104898760B (zh) | 2015-04-30 | 2015-04-30 | 适用于低电压环境的电流镜电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104898760B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106406419B (zh) * | 2016-10-11 | 2018-02-16 | 北京航空航天大学 | 一种低敏感度低电压电流镜 |
CN108491021A (zh) * | 2018-04-04 | 2018-09-04 | 浙江天狼半导体有限责任公司 | 一种具温抗的电流镜电路 |
CN108536208B (zh) * | 2018-05-10 | 2020-09-25 | 上海华虹宏力半导体制造有限公司 | 偏置电流电路 |
CN109283965B (zh) * | 2018-11-28 | 2020-07-24 | 苏州大学 | 一种低压降镜像电流源电路 |
CN109947172B (zh) * | 2019-04-11 | 2024-01-26 | 苏州大学 | 一种低压降高输出电阻镜像电流源电路 |
CN115298634B (zh) * | 2020-03-24 | 2023-10-31 | 三菱电机株式会社 | 偏置电路、传感器设备以及无线传感器设备 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06104762A (ja) * | 1992-09-16 | 1994-04-15 | Fujitsu Ltd | カレントミラー回路 |
TWI220701B (en) * | 2002-12-26 | 2004-09-01 | Winbond Electronics Corp | Current mirror operated by low voltage |
TWI371676B (en) * | 2008-02-05 | 2012-09-01 | Univ Nat Kaohsiung Applied Sci | Low voltage cascode current mirror with enhanced input current dynamic range |
CN102809982A (zh) * | 2012-07-13 | 2012-12-05 | 电子科技大学 | 低压电流镜 |
CN104090625B (zh) * | 2014-07-03 | 2015-11-25 | 电子科技大学 | 一种用于低电源电压的电流镜 |
-
2015
- 2015-04-30 CN CN201510215427.8A patent/CN104898760B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN104898760A (zh) | 2015-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104898760B (zh) | 适用于低电压环境的电流镜电路 | |
KR101645449B1 (ko) | 전류 기준 회로 | |
CN106527572B (zh) | 一种低功耗低温漂cmos亚阈值基准电路 | |
CN103000626B (zh) | 合成结构的高压器件及启动电路 | |
WO2002071612A3 (en) | Sub-micron high input voltage tolerant input output (i/o) circuit which accommodates large power supply variations | |
CN103713684B (zh) | 电压基准源电路 | |
TW200723691A (en) | Semiconductor integrated circuit apparatus and electronic apparatus | |
CN105912066B (zh) | 一种低功耗高psrr的带隙基准电路 | |
CN108037791A (zh) | 一种无运放的带隙基准电路 | |
CN102096436B (zh) | 采用mos器件实现的低压低功耗带隙基准电压源 | |
CN103092252B (zh) | 一种与电源无关的偏置电路 | |
CN105955391A (zh) | 一种带隙基准电压产生方法及电路 | |
CN2921917Y (zh) | 电流镜以及使用该电流镜的发光装置 | |
TW202113530A (zh) | 基體偏壓產生電路 | |
CN103901935A (zh) | 自偏置带隙基准源 | |
CN104076856B (zh) | 一种超低功耗无电阻非带隙基准源 | |
ATE484019T1 (de) | Integrierte elektronische anordnung mit schaltkreisen zur bereitstellung einer systemversorgungsspannung aus einer primärstromversorgung | |
CN105511540A (zh) | 一种具有极低泄露电流的带隙基准启动电路 | |
CN109491432A (zh) | 一种超低压超低功耗的电压基准电路 | |
US20080098342A1 (en) | Semiconductor integrated circuit designing method, semiconductor integrated circuit device, and electronic device | |
CN100536139C (zh) | 半导体集成电路 | |
CN109491447A (zh) | 一种应用于带隙基准电路的启动电路 | |
CN210166672U (zh) | 一种高压偏置电路的启动电路 | |
CN201035440Y (zh) | 电流镜 | |
CN110333750A (zh) | 一种高压偏置电路的启动电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |