CN108491021A - 一种具温抗的电流镜电路 - Google Patents
一种具温抗的电流镜电路 Download PDFInfo
- Publication number
- CN108491021A CN108491021A CN201810297676.XA CN201810297676A CN108491021A CN 108491021 A CN108491021 A CN 108491021A CN 201810297676 A CN201810297676 A CN 201810297676A CN 108491021 A CN108491021 A CN 108491021A
- Authority
- CN
- China
- Prior art keywords
- transistor
- current mirror
- source electrode
- power input
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
本发明具体为一种具温抗的电流镜电路,包括电流镜装置、降压装置和电源输入装置;所述电源输入装置的电源输入端与电源电压连接获得高电势;所述降压装置的降压输入端与所述电源输入装置的电源第一输出端连接;所述电流镜装置的电流镜输入端与所述电源输入装置的电源第二输出端连接,所述电流镜装置的电流镜输入端与所述降压装置的降压输出端,所述电流镜装置的电流镜输出端与所述降压装置的降压输出端连接。本发明能减小电流镜电晶体源漏端电压降,使得在低电源电压时,能为产生电流的模块提供足够大的电压降,并通过电源输入装置起到稳压补偿效果以及抵抗温度干扰作用,使整个电路更好地工作,取得更好的性能。
Description
技术领域
本发明涉及半导体电路领域,具体为一种具温抗的电流镜电路。
背景技术
供应电源给可携式电子设备、车用电子、医疗设备的电源应用电路需要稳定且低杂讯的电压,在这些应用电路中的电源供应抑制比(PSRR)非常重要。线性降压稳压电路(LDO),适合使用在上述应用电路,需要抑制来自高速数位电路、降压转换器或晶片上其他开关电路的杂讯。线性降压稳压电路的电源供应抑制比资料是用来量化线性降压稳压电路对不同频率的输入电源纹波的抑制能力的,它反映了线性降压稳压电路不受杂讯和电压波动、保持输出电压稳定的能力。
电流镜是一种在模拟电路中广泛使用的功能结构,其功能是成比例的复制一条支路的电流到其它的支路。被复制的电流,由该支路中与电流镜晶体管串联的模块产生,该模块的电压降为电源电压减去电流镜晶体管源漏端电压降。因此,电流镜难以运用在低电源电压的环境。
发明内容
本发明的目的是提供一种具温抗的电流镜电路。
本发明的上述技术目的是通过以下技术方案得以实现的:
一种具温抗的电流镜电路,包括电流镜装置、降压装置和电源输入装置;
所述电源输入装置的电源输入端与电源电压连接获得高电势;
所述降压装置的降压输入端与所述电源输入装置的电源第一输出端连接;
所述电流镜装置的电流镜输入端与所述电源输入装置的电源第二输出端连接,所述电流镜装置的电流镜输入端与所述降压装置的降压输出端,所述电流镜装置的电流镜输出端与所述降压装置的降压输出端连接。
作为本技术方案的优选,所述电流镜装置包括第一电晶体和第二电晶体,所述第一电晶体的栅极和所述第二电晶体的栅极连接,所述第一电晶体的源极和所述第二电晶体的源极分别与电源电压连接。
作为本技术方案的优选,所述降压装置包括第三电晶体、第四电晶体、第五电晶体和第六电晶体;
所述第三电晶体的栅极和源极分别与所述第一电晶体的栅极和源极连接;所述第四电晶体的源极与所述第五电晶体的源极分别接地,所述第五电晶体的漏极与所述第六电晶体的源极连接,所述第六电晶体的漏极与电源电压连接。
作为本技术方案的优选,所述电源输入装置包括第七电晶体和第八电晶体;
所述第七电晶体的漏极和所述第八电晶体的漏极连接电源电压,所述第七电晶体的源极与所述第六电晶体的栅极连接,所述第七电晶体的漏极与所述第二电晶体的漏极连接;
所述第八电晶体的源极与所述第三电晶体的栅极连接。
作为本技术方案的优选,所述电源输入装置包括第七电晶体、第八电晶体和回授网络;
所述第七型电晶体的漏极和所述第八电晶体的漏极连接电源电压,所述第七型电晶体的源极与所述第六电晶体的栅极连接,所述第七电晶体的漏极与所述第二电晶体的漏极连接;
所述第八电晶体的源极与所述第三电晶体的栅极连接;
所述回授网络一端连接电源电压,另一端接地。
作为本技术方案的优选,所述第一电晶体和所述第二电晶体均为PMOS管。
作为本技术方案的优选,所述第三电晶体为PMOS管,所述第四电晶体、所述第五电晶体和所述第六电晶体均为NMOS管。
作为本技术方案的优选,所述第七电晶体和所述第八电晶体均为NMOS管。
本发明的有益效果:
本发明能减小电流镜电晶体源漏端电压降,使得在低电源电压时,能为产生电流的模块提供足够大的电压降,并通过电源输入装置起到稳压补偿效果,使整个电路更好地工作,取得更好的性能。
附图说明
图1是本发明一种具温抗的电流镜电路的方块图;
图2是本发明实施例1的电路图;
图3是本发明实施例2的电路图
其中,1、电流镜装置,11、第一电晶体,12、第二电晶体,2、降压装置,21、第三电晶体,22、第四电晶体,23、第五电晶体,24、第六电晶体,3、电源输入装置,31、第七电晶体,32、第八电晶体,33、回授网络,101、电流镜输入端,102、电流镜输出端,201、降压输入端,202、降压输出端,301、电源输入端,302、电源第一输出端,303、电源第二输出端。
具体实施方式
以下具体实施例仅仅是解释,其并不是限制,本领域技术人员在阅读完本说明书后可以根据需要对本实施例做出没有创造性贡献的修改,但只要在本发明的权利要求范围内都受到专利法的保护。
实施例1,
如图1-图2所示,一种具温抗的电流镜电路,包括电流镜装置1、降压装置2和电源输入装置3;
所述电源输入装置3与电源电压连接获得高电势;
所述降压装置2分别与所述电源输入装置3、所述电流镜装置1连接;
所述电源输入装置3的电源输入端301与电源电压连接获得高电势;
所述降压装置2的降压输入端201与所述电源输入装置3的电源第一输出端302连接;
所述电流镜装置1的电流镜输入端101与所述电源输入装置3的电源第二输出端303连接,所述电流镜装置1的电流镜输入端101与所述降压装置2的降压输出端202,所述电流镜装置1的电流镜输出端102与所述降压装置2的降压输出端202连接。
所述电流镜装置1由多只源端和栅端分别共连接的电晶体组成,其中电流被复制的支路,产生电流镜电晶体的栅源电压。
在图1中,组成电流镜的晶体管是所述第一电晶体11和所述第二电晶体12,所述第一电晶体11的源漏电流被所述第二电晶体12复制。传统的电流镜被复制的电晶体结构为本身的栅极和本身的漏极连接,故其源漏电压等于栅源电压。在传统电流镜正常工作是被复制一端的电晶体处于饱和区,源漏电压可小于栅源电压,其差幅最大可达到复制一端的电晶体的阀值电压。
所述电流镜装置1包括第一电晶体11和第二电晶体12,所述第一电晶体11的栅极和所述第二电晶体12的栅极连接,所述第一电晶体11的源极和所述第二电晶体12的源极分别与电源电压连接。
在本实施例中,所述电流镜装置1也利用了传统电流镜相同原理减小所述第一电晶体11的源漏电压降,通过所述第三电晶体21、所述第四电晶体22、所述第五电晶体23使一条复制电流通过所述第五电晶体23产生栅源电压降,并将这栅源电压反向施加于所述第一电晶体11的栅漏端。
所述降压装置2包括第三电晶体21、第四电晶体22、第五电晶体23和第六电晶体24;
所述第三电晶体21的栅极和源极分别与所述第一电晶体11的栅极和源极连接;所述第四电晶体22的源极与所述第五电晶体23的源极分别接地,所述第五电晶体23的漏极与所述第六电晶体24的源极连接,所述第六电晶体24的漏极与电源电压连接。
所述电源输入装置包括第七电晶体31和第八电晶体32;
所述第七电晶体31的漏极和所述第八电晶体32的漏极连接电源电压,所述第七电晶体31的源极与所述第六电晶体24的栅极连接,所述第七电晶体31的漏极与所述第二电晶体11的漏极连接;
所述第八电晶体32的源极与所述第三电晶体21的栅极连接。
所述第一电晶体11和所述第二电晶体12均为PMOS管。
所述第三电晶体21为PMOS管,所述第四电晶体22、所述第五电晶体23和所述第六电晶体24均为NMOS管。
所述第七电晶体31和所述第八电晶体32均为NMOS管。
实施例2
如图1和图3所述,基于实施例1,与实施例1不同之处在于,所述电源输入装置包括第七电晶体31、第八电晶体32和回授网络33;
所述第七型电晶体的漏极和所述第八电晶体32的漏极连接电源电压,所述第七型电晶体的源极与所述第六电晶体24的栅极连接,所述第七电晶体31的漏极与所述第二电晶体11的漏极连接;
所述第八电晶体32的源极与所述第三电晶体21的栅极连接;所述回授网络33一端连接电源电压,另一端接地。
所述第七电晶体31具有第一温度系数,该系数将因所述第七电晶体31为NMOS电晶体而通常为负值。当温度改变时,所述第七电晶体31可在所述回授网络33电阻性元件上施加闸源极电压差,产生第一电流通过所述第七电晶体31,以及导通补偿电流通过所述回授网络33,对温度进行稳定,提高对温差的抗干扰性 。
Claims (8)
1.一种具温抗的电流镜电路,其特征在于,包括电流镜装置(1)、降压装置(2)和电源输入装置(3);
所述电源输入装置(3)的电源输入端(301)与电源电压连接获得高电势;
所述降压装置(2)的降压输入端(201)与所述电源输入装置(3)的电源第一输出端(302)连接;
所述电流镜装置(1)的电流镜输入端(101)与所述电源输入装置(3)的电源第二输出端(303)连接,所述电流镜装置(1)的电流镜输入端(101)与所述降压装置(2)的降压输出端(202)连接,所述电流镜装置(1)的电流镜输出端(102)与所述降压装置(2)的降压输出端(202)连接。
2.根据权利要求1所述的一种具温抗的电流镜电路,其特征在于,所述电流镜装置(1)包括第一电晶体(11)和第二电晶体(12),所述第一电晶体(11)的栅极和所述第二电晶体(12)的栅极连接,所述第一电晶体(11)的源极和所述第二电晶体(12)的源极分别与电源电压连接。
3.根据权利要求1所述的一种具温抗的电流镜电路,其特征在于,所述降压装置(2)包括第三电晶体(21)、第四电晶体(22)、第五电晶体(23)和第六电晶体(24);
所述第三电晶体(21)的栅极和源极分别与所述第一电晶体(11)的栅极和源极连接;所述第四电晶体(22)的源极与所述第五电晶体(23)的源极分别接地,所述第五电晶体(23)的漏极与所述第六电晶体(24)的源极连接,所述第六电晶体(24)的漏极与电源电压连接。
4.根据权利要求2所述的一种具温抗的电流镜电路,其特征在于,
所述电源输入装置包括第七电晶体(31)和第八电晶体(32);
所述第七电晶体(31)的漏极和所述第八电晶体(32)的漏极连接电源电压,所述第七电晶体(31)的源极与所述第六电晶体(24)的栅极连接,所述第七电晶体(31)的漏极与所述第二电晶体(11)的漏极连接;
所述第八电晶体(32)的源极与所述第三电晶体(21)的栅极连接。
5.根据权利要求2所述的一种具温抗的电流镜电路,其特征在于,所述电源输入装置包括第七电晶体(31)、第八电晶体(32)和回授电阻(33);
所述第七型电晶体的漏极和所述第八电晶体(32)的漏极连接电源电压,所述第七型电晶体的源极与所述第六电晶体(24)的栅极连接,所述第七电晶体(31)的漏极与所述第二电晶体(11)的漏极连接;;
所述第八电晶体(32)的源极与所述第三电晶体(21)的栅极连接;
所述回授网络(33)一端连接电源电压,另一端接地。
6.根据权利要求1所述的一种具温抗的电流镜电路,其特征在于,所述第一电晶体(11)和所述第二电晶体(12)均为PMOS管。
7.根据权利要求2所述的一种具温抗的电流镜电路,其特征在于,所述第三电晶体(21)为PMOS管,所述第四电晶体(22)、所述第五电晶体(23)和所述第六电晶体(24)均为NMOS管。
8.根据权利要求3或4所述的一种具温抗的电流镜电路,其特征在于,所述第七电晶体(31)和所述第八电晶体(32)均为NMOS管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810297676.XA CN108491021A (zh) | 2018-04-04 | 2018-04-04 | 一种具温抗的电流镜电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810297676.XA CN108491021A (zh) | 2018-04-04 | 2018-04-04 | 一种具温抗的电流镜电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108491021A true CN108491021A (zh) | 2018-09-04 |
Family
ID=63314523
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810297676.XA Pending CN108491021A (zh) | 2018-04-04 | 2018-04-04 | 一种具温抗的电流镜电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108491021A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10060842A1 (de) * | 2000-12-07 | 2002-07-11 | Texas Instruments Deutschland | Stromspiegelschaltung |
EP1760565A1 (fr) * | 2005-09-01 | 2007-03-07 | Stmicroelectronics SA | Miroir de courant |
US7432696B1 (en) * | 2005-07-19 | 2008-10-07 | National Semiconductor Corporation | Apparatus and method for low input voltage current mirror circuit |
CN104199508A (zh) * | 2014-08-26 | 2014-12-10 | 电子科技大学 | 一种具有动态自适应特性的低压电流镜 |
CN104898760A (zh) * | 2015-04-30 | 2015-09-09 | 中国电子科技集团公司第三十八研究所 | 适用于低电压环境的电流镜电路 |
-
2018
- 2018-04-04 CN CN201810297676.XA patent/CN108491021A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10060842A1 (de) * | 2000-12-07 | 2002-07-11 | Texas Instruments Deutschland | Stromspiegelschaltung |
US7432696B1 (en) * | 2005-07-19 | 2008-10-07 | National Semiconductor Corporation | Apparatus and method for low input voltage current mirror circuit |
EP1760565A1 (fr) * | 2005-09-01 | 2007-03-07 | Stmicroelectronics SA | Miroir de courant |
CN104199508A (zh) * | 2014-08-26 | 2014-12-10 | 电子科技大学 | 一种具有动态自适应特性的低压电流镜 |
CN104898760A (zh) * | 2015-04-30 | 2015-09-09 | 中国电子科技集团公司第三十八研究所 | 适用于低电压环境的电流镜电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9383760B2 (en) | Temperature-compensated reference voltage system with very low power consumption based on an SCM structure with transistors of different threshold voltages | |
JP2007266715A (ja) | カスコード回路および半導体装置 | |
CN111796619B (zh) | 一种防止低压差线性稳压器输出电压过冲的电路 | |
TW201939864A (zh) | 電壓基準源電路及低功耗電源系統 | |
CN103488235B (zh) | 电流限制电路、电压调节器及dc-dc转换器 | |
Jou et al. | On-chip voltage down converter for low-power digital system | |
CN208351365U (zh) | 一种可选接片外电容的低压差线性稳压器 | |
CN112181036B (zh) | 一种用于抗辐射场景的电压和电流基准电路 | |
CN109240407A (zh) | 一种基准源 | |
CN108549455A (zh) | 一种具有宽输入范围的降压电路 | |
TWI220701B (en) | Current mirror operated by low voltage | |
CN108491021A (zh) | 一种具温抗的电流镜电路 | |
CN108255223A (zh) | Ldo电路 | |
CN107783586B (zh) | 一种无双极晶体管的电压基准源电路 | |
CN108445959A (zh) | 一种可选接片外电容的低压差线性稳压器 | |
CN108983858A (zh) | 一种高电源抑制比耗尽基准电压源 | |
CN212276289U (zh) | 一种带有负反馈的高性能cmos电压基准源 | |
El Khadiri et al. | A low noise, high PSR low-dropout regulator for low-cost portable electronics | |
Park et al. | Design techniques for external capacitor-less LDOs with high PSR over wide frequency range | |
US20150002209A1 (en) | Circuits for semiconductor device leakage cancellation | |
AU2003201054A1 (en) | Circuits with improved power supply rejection | |
CN104267774A (zh) | 一种简单的线性电源 | |
CN211827062U (zh) | 一种高精度高电源抑制比耗尽型电压基准电路 | |
TWI657249B (zh) | 電流感測電路 | |
CN112994221B (zh) | 一种芯片及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20200422 Address after: 806j, 8th floor, Cuilin building, No. 10, Kaifeng Road, Maling community, Meilin street, Futian District, Shenzhen City, Guangdong Province Applicant after: Shenzhen Sirius Semiconductor Co., Ltd Address before: 313000 0903-06, 1366 Hongfeng Road, Huzhou economic and Technological Development Zone, Zhejiang, China, 5 Applicant before: ZHEJIANG SIRIUS SEMICONDUCTOR Co.,Ltd. |
|
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180904 |