CN104199508A - 一种具有动态自适应特性的低压电流镜 - Google Patents

Abstract

本发明涉及集成电路技术领域，具体的说是涉及一种具有动态自适应特性的低压电流镜。本发明针对低压应用中宽电流范围变化情况下，常规电流镜不能精确镜像的问题，提出一种具有动态自适应功能的低压电流镜。利用动态自适应电流镜像支路，减小宽范围电流镜像应用下电源消耗，避免传统电流镜电压余度要求过高、占用面积过大等问题。本发明尤其适用于低压电流镜。

Description

一种具有动态自适应特性的低压电流镜

技术领域

本发明属于集成电路技术领域，具体的说是涉及一种具有动态自适应特性的低压电流镜。

背景技术

在模拟电路中，电流镜通常作为偏置单元或者信号处理元件。常规电流镜通常包含一个栅极-漏极或者基极-集电极短接的晶体管作为电流镜中的镜像管。而为了保证镜像管工作在饱和区，通常需要消耗较大的电压余度，这一点在大电流应用下更为明显。随着深亚微米集成电路技术的不断发展，电源电压越来越低，供电路使用的电压余度也越来越小，因此在电流镜实现精确镜像的同时，对电流镜消耗的电压余度也有了更高的要求。

对于如图1所示的普通电流镜，MP1和MP2都工作在饱和区且忽略其沟道调制效应，假设两者宽长比相等，其输入和输出电流的表达式为(1)所示

$I_{\mathrm{in}}=I_{\mathrm{out}}=\frac{1}{2}{\mathrm{\μ}}_p{c}_{\mathrm{ox}}{\left(\frac{W}{L}\right)}_{\mathrm{1,2}}{|V_{\mathrm{gs}}-V_{\mathrm{thp}}|}^2---\left(1\right)$

可见，在一定的宽长比下，镜像电流I与V_ov ²成正比，MP1消耗的电压余度为V_ov。虽然可以通过调节镜像管的宽长比来改变镜像电流与电压余度的关系，但是对于一定宽长比的镜像管通常不能兼顾大电流和小电流，使其都能完美镜像。因为对于较小的宽长比，在镜像大电流时产生很大的V_ov电压，不适用于低压应用；对于较大的宽长比，在镜像小电流时MP1进入亚阈区，不能正常工作且存在版图面积浪费。因此常规电流镜在宽电流范围的应用环境中无法实现精确镜像。

发明内容

本发明的目的，就是针对传统低压应用中宽电流范围变化情况下，常规电流镜不能精确镜像的问题，提出一种具有动态自适应特性的低压电流镜。

本发明的技术方案：一种具有动态自适应特性的低压电流镜，其特征在于，该电流镜由第一PMOS管MP1、第二PMO管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第一电阻R1、第一电容C1、第二电容C2、第一电流镜I_in、第二电流镜I_out和第三电流镜单元I_bias构成；其中，第一PMOS管MP1的源极接电源VDD，其栅极和漏极互连，其漏极接第一电流镜I_in的正极，其栅极接第二PMOS管MP2的栅极、第三PMOS管MP3的栅极和第四PMOS管MP4的漏极；第一电流镜I_in的负极接地VSS；第二PMOS管MP2的源极接电源VDD，其漏极接第二电流镜I_out的正极；第二电流镜I_out的负极接地VSS；第三电流镜单元I_bias的正极接电源VDD，其负极接第三PMOS管MP3的源极；第三PMOS管MP3的漏极接地VSS；电源VDD依次通过第一电容C1和第二电容C2后接第四PMOS管MP4漏极与第三PMOS管MP3栅极的连接点；第一电阻R1的一端接第三电流镜单元I_bias负极与第三PMOS管MP3源极的连接点，其另一端接第四PMOS管MP4的栅极和第五PMOS管MP5的栅极；第一电阻R1另一端与第四PMOS管MP4栅极的连接点和第一电容C1与第二电容C2的连接点相连接；第四PMOS管MP4的源极接电源VDD；第五PMOS管MP5的源极接电源VDD，其漏极接第二PMOS管MP2漏极与第二电流镜I_out负极的连接点。

本发明的有益效果为，能利用动态自适应电流镜像支路，减小宽范围电流镜像应用下电源消耗，避免传统电流镜电压余度要求过高、占用面积过大等问题。

附图说明

图1为传统电流镜结构；

图2为本发明的动态自适应低压电流镜。

具体实施方式

下面结合附图对本发明进行详细的描述

如图2所示，本发明的具有动态自适应特性的低压电流镜，该电流镜由第一PMOS管MP1、第二PMO管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第一电阻R1、第一电容C1、第二电容C2、第一电流镜I_in、第二电流镜I_out和第三电流镜单元I_bias构成；其中，第一PMOS管MP1的源极接电源VDD，其栅极和漏极互连，其漏极接第一电流镜I_in的正极，其栅极接第二PMOS管MP2的栅极、第三PMOS管MP3的栅极和第四PMOS管MP4的漏极；第一电流镜I_in的负极接地VSS；第二PMOS管MP2的源极接电源VDD，其漏极接第二电流镜I_out的正极；第二电流镜I_out的负极接地VSS；第三电流镜单元I_bias的正极接电源VDD，其负极接第三PMOS管MP3的源极；第三PMOS管MP3的漏极接地VSS；电源VDD依次通过第一电容C1和第二电容C2后接第四PMOS管MP4漏极与第三PMOS管MP3栅极的连接点；第一电阻R1的一端接第三电流镜单元I_bias负极与第三PMOS管MP3源极的连接点，其另一端接第四PMOS管MP4的栅极和第五PMOS管MP5的栅极；第一电阻R1另一端与第四PMOS管MP4栅极的连接点和第一电容C1与第二电容C2的连接点相连接；第四PMOS管MP4的源极接电源VDD；第五PMOS管MP5的源极接电源VDD，其漏极接第二PMOS管MP2漏极与第二电流镜I_out负极的连接点。

本发明的工作原理为：

如图2所示MP1，MP2构成常见的电流镜结构，右侧MP4，MP5构成自适应电流镜结构，且假设MP1与MP2的宽长比以及MP4与MP5的宽长比均为1:1，偏置电流I_bias为MP3提供偏置电流。

当输入电流I_in较小时，|V_gs1|较小，即A点电压较高，此时MP1栅源电压的绝对值小于MP3的栅源电压绝对值|V_gs3|与MP4的阈值电压绝对值之和，从而导致MP4与MP5未开启，即MP4，MP5所在的电流支路不工作。则输入电流I_in完全通过MP1，镜像产生的电流通过MP2管进行镜像输出，此时MP1的电流与电压余度之间的关系为：

$I_1=I_{\mathrm{in}}=\frac{1}{2}{\mathrm{\μ}}_p{c}_{\mathrm{ox}}\frac{W}{L}{(v_{\mathrm{gs}1}-v_{\mathrm{thp}})}^2---\left(2\right)$

其中μ_p表示PMOS管的迁移率，C_OX是栅氧化物单位面积电容，表示MP1的宽长比，V_gs1表示MP1的栅源电压，V_thp表示MP1的阈值电压

当输入电流I_in增大时，A点电压逐渐下降，当电流增大到某值时，A点电压下降至低于VDD-|V_gs3+V_thp4|时，MP4与MP5管开启，即自适应电流镜开启。输入电流I_in通过MP1，MP4分别镜像。由于MP4开启后，A点电压低于MP4管栅极电压，因此MP4开启后，工作在饱和区。当右侧MP4，MP5工作在饱和区时，假设流过MP1的电流为I₁，流过MP2的电流为I₂，流过MP4的电流为I₃，流过MP5的电流为I₄，即

I_in＝I₁+I₄＝I₂+I₃    (3)

$I_1=\frac{1}{2}{\mathrm{\μ}}_p{c}_{\mathrm{ox}}\frac{W}{L_1}{(v_{\mathrm{gs}1}-v_{\mathrm{thp}})}^2---\left(4\right)$

由(3)，(4)看出，流过MP1的电流为电流I_in的一部分，因此MP1的电压余度的平方不在与I_in成正比而是与I₁成正比，MP1电压余度与I_in的非线性关系大大减缓了A点电压的下降。因此在实现相同大小的电流镜像时，本发明结构中所消耗的电压余度要低于普通结构。在低压条件下镜像大电流时，本发明结构可以避免电流镜消耗的电压余度过大使得A点电压太低而影响电路的正常工作，甚至输入电流源I_in的正常工作。

与此同时，图2中MP3，MP4，R1，C1，C2构成负反馈环路，高阻抗R1和大电容C1，C2构成主极点使得环路稳定，并且C1，C2可滤除电源噪声对MP1，MP3栅源电压的影响，提高电流镜的电源噪声抑制能力。

综上所述，本发明提出的电流镜结构可以有效解决低压下普通电流镜无法镜像宽范围动态电流的问题。利用动态自适应电流镜像支路，减小宽范围电流镜像应用下电源消耗，避免传统电流镜电压余度要求过高、占用面积过大等问题，有效地解决了传统电流镜设计中面积与低压应用之间的矛盾。

Claims (1)

1.一种具有动态自适应特性的低压电流镜，其特征在于，该电流镜由第一PMOS管MP1、第二PMO管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第一电阻R1、第一电容C1、第二电容C2、第一电流镜I_in、第二电流镜I_out和第三电流镜单元I_bias构成；其中，第一PMOS管MP1的源极接电源VDD，其栅极和漏极互连，其漏极接第一电流镜I_in的正极，其栅极接第二PMOS管MP2的栅极、第三PMOS管MP3的栅极和第四PMOS管MP4的漏极；第一电流镜I_in的负极接地VSS；第二PMOS管MP2的源极接电源VDD，其漏极接第二电流镜I_out的正极；第二电流镜I_out的负极接地VSS；第三电流镜单元I_bias的正极接电源VDD，其负极接第三PMOS管MP3的源极；第三PMOS管MP3的漏极接地VSS；电源VDD依次通过第一电容C1和第二电容C2后接第四PMOS管MP4漏极与第三PMOS管MP3栅极的连接点；第一电阻R1的一端接第三电流镜单元I_bias负极与第三PMOS管MP3源极的连接点，其另一端接第四PMOS管MP4的栅极和第五PMOS管MP5的栅极；第一电阻R1另一端与第四PMOS管MP4栅极的连接点和第一电容C1与第二电容C2的连接点相连接；第四PMOS管MP4的源极接电源VDD；第五PMOS管MP5的源极接电源VDD，其漏极接第二PMOS管MP2漏极与第二电流镜I_out负极的连接点。