CN108874008B - 一种具有双反馈的ldo电路 - Google Patents

一种具有双反馈的ldo电路 Download PDF

Info

Publication number
CN108874008B
CN108874008B CN201810651176.1A CN201810651176A CN108874008B CN 108874008 B CN108874008 B CN 108874008B CN 201810651176 A CN201810651176 A CN 201810651176A CN 108874008 B CN108874008 B CN 108874008B
Authority
CN
China
Prior art keywords
circuit
voltage
drain
grid
respectively connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810651176.1A
Other languages
English (en)
Other versions
CN108874008A (zh
Inventor
段志奎
王志敏
单明
李秋实
赵晓萌
牛菓
王修才
陈建文
李学夔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Foshan University
Original Assignee
Foshan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Foshan University filed Critical Foshan University
Priority to CN201810651176.1A priority Critical patent/CN108874008B/zh
Publication of CN108874008A publication Critical patent/CN108874008A/zh
Application granted granted Critical
Publication of CN108874008B publication Critical patent/CN108874008B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明公开了一种具有双反馈的LDO电路，包括负反馈电路、正反馈电路和负载电路，主要采用NMOS晶体管、PMOS晶体管、电容和电阻，具有静态电流低、瞬态响应能力强等特点。而随芯片供电电压不断降低，传统的LDO电路可能会出现电路本身消耗的静态电流大于芯片本身消耗电流的情况。本发明的LDO电路和典型的LDO电路不同的是没有基准电路，通过正负反馈来输出更加稳定的电压，提高对负载电路电压变化的响应速度，同时可以有效降低LDO电路的功耗，符合当今电子设备低电源电压和低功耗的发展趋势。可用于集成电路技术领域中。

Description

一种具有双反馈的LDO电路
技术领域
本发明涉及集成电路技术领域，特别涉及一种具有双反馈的LDO电路。
背景技术
低压差线性被广泛地应用于现代电子设备，用来提供不受供电电压变化和负载变化的稳定电压。典型LDO结构如图1所示，包含参考电压Vref、误差放大器EA、功率管和反馈电阻R1，其中参考电压Vref通常由带隙基准电路提供，LDO的输出通常要高于1.24V。而随着CMOS工艺尺寸的不断缩减，芯片供电电压不断降低，基于典型结构的LDO难以应用于低功耗低压供电领域。现有的LDO电路难以应对输出电压的快速变化，负载瞬态响应速度不高，整体电路的功耗较高。
发明内容
本发明提供一种具有双反馈的LDO电路，有效降低LDO电路功耗，提高负载瞬态响应速度。
本发明解决其技术问题的解决方案是：一种具有双反馈的LDO电路，包括：负反馈电路、正反馈电路和负载电路；
所述负反馈电路包括：NMOS晶体管M1、M11、M12和电流镜模块，M1、M12的源极分别与地连接，M11的源极、M12的漏极分别与M1的栅极连接，M11的漏、栅极，M12的栅极分别与LDO电路的输出电压端Vout相连接，电流镜模块的电流输入端与电源VDD相连接，电流镜模块的第一电流输出端与M1的漏极连接；
所述正反馈电路包括：PMOS晶体管M9、MP，NMOS晶体管M6、M7、M8和电容C1，M6、M7的源极分别与地相连接，M6的栅极，M8的源极分别与M7的漏、栅极相连接，所述M7的漏、栅极相互连接，M8的漏极与M9的漏、栅极相连接，M8的栅极，MP的漏极分别与所述LDO电路的输出电压端Vout相连接，MP的源极，M9的源极分别与电源VDD相连接，电容C1的一端分别与M6的栅极，M7的栅、漏极相连接，电容C1的另一端与地相连接；
电流镜模块的第二电流输出端分别与M6的漏极、MP的栅极相连接；
所述负载电路包括：电容CL和电阻RL，所述电容CL和电阻RL并接，所述电容CL的一端与所述LDO电路的输出电压端Vout，所述电容CL的另一端对地连接。
进一步，所述电流镜模块由PMOS晶体管M2、M3、M4、M5构成，M5的栅极，M2的漏、栅极分别与M1的漏极相连接，M4的栅极，M3的漏、栅极分别与M2的源极相连接，M4的漏极与M5的源极相连接，M3、M4的源极分别与电源VDD相连接。
进一步，所述PMOS晶体管M2、M3、M4、M5的尺寸均相等。
进一步，所述PMOS晶体管MP为功率管。
本发明的有益效果是：本发明通过增加正负反馈电路，将基准电路从LDO电路中移除，对输出电压的变化快速反应，从而输出稳定的供电电压，有效降低LDO电路的功耗，具有静态电流低，瞬态响应能力强等特点。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单说明。显然，所描述的附图只是本发明的一部分实施例，而不是全部实施例，本领域的技术人员在不付出创造性劳动的前提下，还可以根据这些附图获得其他设计方案和附图。
图1是典型的LDO电路结构示意图；
图2是本发明的具有双反馈的LDO电路结构示意图；
图3是当Vout升高时控制环路的变化情况；
图4是当Vout降低时控制环路的变化情况；
具体实施方式
以下将结合实施例和附图对本发明的构思、具体结构及产生的技术效果进行清楚、完整的描述，以充分地理解本发明的目的、特征和效果。显然，所描述的实施例只是本发明的一部分实施例，而不是全部实施例，基于本发明的实施例，本领域的技术人员在不付出创造性劳动的前提下所获得的其他实施例，均属于本发明保护的范围。另外，文中所提到的所有联接/连接关系，并非单指构件直接相接，而是指可根据具体实施情况，通过添加或减少联接辅件，来组成更优的联接结构。本发明创造中的各个技术特征，在不互相矛盾冲突的前提下可以交互组合。
实施例1，参照图2，一种具有双反馈的LDO电路，包括负反馈电路1、正反馈电路2和负载电路3。
所述负反馈电路1包括：NMOS晶体管M1、M11、M12和电流镜模块11，M1、M12的源极分别与地连接，M11的源极，M12的漏极分别与M1的栅极连接，M11的漏、栅极，M12的栅极分别与所述LDO电路的输出电压端Vout相连接，其中，所述电流镜模块11设有电流输入端，第一电流输出端和第二电流输出端，所述电流镜模块11的电流输入端与电源VDD相连接，电流镜模块11的第一电流输出端与M1的漏极连接。
所述正反馈电路2包括：PMOS晶体管M9、MP，NMOS晶体管M6、M7、M8和电容C1，其中M7和M8构成负载为二极管连接的源极跟随器。M6、M7的源极分别与地相连接，M6的栅极、M8的源极分别与M7的漏、栅极相连接，M8的漏极与M9的漏、栅极相连接，M8的栅极、MP的漏极分别与LDO输出电压Vout相连接，MP的源极、M9的源极分别与电源VDD相连接，M6的漏极、MP的栅极分别与所述电流镜模块11的第一电流输出端连接，电容C1的一端分别与M6的栅极，M7的栅、漏极相连接，另一端与地相连接。
电流镜模块11的第二电流输出端分别与M6的漏极、MP的栅极相连接；
所述负载电路3包括负载电容CL和负载电阻RL，所述电容CL和电阻RL相互并接。CL一端与输出Vout连接，另一端与地连接；RL一端与输出Vout连接，另一端与地连接。
所述电流镜模块11由PMOS晶体管M2、M3、M4、M5构成，M2与M5组成第一组电流镜结构，M3与M4组成第二组电流镜结构，两组电流镜结构为并接形式。M5的栅极、M2的漏、栅极分别与M1的漏极相连接，M4的栅极、M3的漏、栅极分别与M2的源极相连接，M4的漏极与M5的源极相连接，M3、M4的源极分别与电源VDD相连接。
作为优化，所述PMOS晶体管M2、M3、M4、M5的尺寸均相等。
作为优化，所述PMOS晶体管MP为功率管。
其中，本发明创造所有的NMOS晶体管的衬底均接地，所有的PMOS晶体管的衬底均接电源VDD。为了方便描述，将M11的源极，M12的漏极，M1的栅极相连接的交汇处设为节点A；将M5的漏极，M6的漏极，MP的栅极相连接的交汇处设为节点B，将M7的漏、栅极，M8的源极相连接的交汇处设为节点C。
为了方便描述，所述LDO电路的输出电压端Vout的输出电压称为电压Vout，本发明创造所提出的具有双反馈电路LDO电路的工作原理如下：
当输出电压Vout升高时，负反馈电路1为：节点A点处的电压随之升高，M1的栅极电压升高，流经M1的电流增大，有M2、M5和M3、M4为电流镜结构11，且两者叠加，可以更加精确的复制M1中的电流。因此，M4、M5中的电流增大，将节点B点处的电压上拉。功率管MP的栅极电压升高，流经MP的电流减小，将输出电压Vout拉低。正反馈电路2为：M8的栅极电压升高，由M8和M7构成负载为二极管连接的源跟随器，因此C点的电压升高，M6的栅极电压升高，随之流经M6的电流增大，将B点的电压拉低，功率管MP的栅极电压降低，流经其中的电流增大，输出电压Vout升高。负反馈电路1比正反馈电路2响应速度快，其会有一个平衡点，即流经M5、M6电流相等，因此可以得到一个稳定的电压输出。
当输出电压降低时，负反馈电路1为：节点A点的电压随之降低，M1的栅极电压降低，流经M1的电流减小，通过电流镜结构的作用，流经M4、M5的电流也减小，因此节点B点的电压被拉低。MP的栅极电压降低，流经MP的电流增大，将输出电压拉高。正反馈电路2为：M8的栅极电压降低，由M8和M7构成负载为二极管连接的源跟随器，因此C点的电压随输出电压的降低而降低。M6的栅极电压降低，流经M6的电流减小，将B点的电压拉高。MP的栅极电压升高，流经MP的电流减小，将输出电压Vout拉低。负反馈电路1比正反馈电路2响应速度快，其会有一个平衡点，即流经M5、M6电流相等，因此可以得到一个稳定的电压输出。
下面对电路进行定量分析：
1.负反馈电路1
节点A处的电压是随输出电压Vout同步变化的。由图2可知M11的连接方式为二极管连接方式，因此处于饱和区，M12可能处于饱和区，也可能处于线性区。
1.1当M12处于饱和区
Figure BDA0001704189200000071
Figure BDA0001704189200000072
VGS12＝Vout (3)
VGS11＝Vout-VA (4)
I12＝I11 (5)
其中Ki＝μn，pCox(w/L)ii＝1，2...
由式(1)(2)(3)(4)(5)得
Figure BDA0001704189200000073
对式(6)求导得
Figure BDA0001704189200000074
1.2当M12工作在三极管区时
其电流公式为
Figure BDA0001704189200000075
VDS12＝VA (9)
由式(1)(5)可得
Figure BDA0001704189200000076
由式(3)(4)(8)(9)(10)可得
Figure BDA0001704189200000081
对式(11)求导可得
Figure BDA0001704189200000082
VA是节点A电压，VGS是晶体管的栅源电压，VDS是晶体管的漏源电压，VTH是晶体管的阈值电压。μn是电子的迁移率，μp是空穴的迁移率。Cox是单位面积栅电容。W是导电沟道宽度，L是导电沟道长度，(W/L)是晶体管的宽长比。
在式(7)中我们可以通过调节M10和M11宽长比，使它的值大于零，而式(12)其值大于零。因此，由式(7)和(12)可以看出，点A处的电压与输出电压之间的导数为正，因此它们之间呈正比关系。点A处的电压随输出的变化而变化。
1.3如图2所示M1的栅极与节点A点连接
则流经NMOS晶体管M1的电流为
Figure BDA0001704189200000083
M1的栅极电压升高，则由式(13)可知，电流增大。M1的栅极电压降低，则由式(13)可知，电流减小。
由图2可知，M3、M4和M2、M5为两组电流镜结构，因此可得
I1＝I2，3＝I4，5 (14)
当I1增大时，I4，5也随之增大，将节点B的电压拉高。
2.功率管MP
流经MP的电流为
Figure BDA0001704189200000091
VGSP＝VDD-VB (16)
又输出电压为
Vout＝IP·Zout (17)
Zout为输出阻抗。
设点B的电压变化为ΔVB，则由式(15)(16)(17)可得
Figure BDA0001704189200000092
由式(18)可知当节点B电压升高时IP减小，ΔVB为正，输出电压Vout降低，恢复正常状态；节点B电压降低时IP增大，ΔVB为正，输出电压Vout升高。
总之，当输出电压升高，节点A电压升高，M1中的电流增大，流经M4、M5的电流增大，将节点B电压拉高，输出电压降低。当输出电压降低，节点A电压降低，M1中的电流减小，流经M4、M5的电流减小，将节点B电压拉低，输出电压升高。可以得出其对输出端的反馈为抑制作用，为负反馈。
3.正反馈电路2
如图2所示，M8的栅极与输出电压Vout连接，因此流经M8中的电流为
Figure BDA0001704189200000093
设输出电压的变化为ΔVout，则由式(19)可得
Figure BDA0001704189200000101
由式(20)可得，当输出电压升高时ΔVout为正，电流增大。当输出电压降低时ΔVout为负，电流减小。
由图2可知，M6和M7为电流镜结构，因此可得
I8＝I7＝I6 (21)
当输出电压升高时ΔVout为正，电流I8增大，流经M6的电流I6增大，将B点电压拉低。当输出电压降低时ΔVout为负，电流I8减小，流经M6的电流I6减小，将B点电压推高。
由以上对功率管的分析可知，输出电压升高时，B点电压降低，输出电压Vout升高。输出电压Vout降低时，B点电压升高，输出电压Vout降低。可以得出其对电路输出端的反馈为促进作用，为正反馈。
4.稳态电路
当电路正负反馈保持平衡的时候，即其电流相等时，本电路可以输出稳定的电压。
流经M6的电流为
Figure BDA0001704189200000102
由式(13)和式(21)可得
Figure BDA0001704189200000103
由图2可知M7、M8构成负载为二极管连接方式的源跟随器，因此可以得到
VC＝AvVout (24)
由以上分析可知，点A处的电压与输出电压Vout成比例，因此可设点A处的电压近似为
VA≈αVout (25)
由式(23)(24)(25)可得输出电压为
Figure BDA0001704189200000111
如图3，当Vout升高时，负反馈环路1中，点A的电压升高，流经M4、M5的电流增大，将点B的电压拉高；正反馈环路2中，点C的电压升高，M6中的电流增大，将点B的电压拉低。负反馈电路1和正反馈电路2在B点的作用是相反的，一个将其上拉，一个将其下拉。当其平衡时，功率管MP的栅极电压稳定，输出稳定的电压。
如图4，当Vout降低时，负反馈环路1中，点A的电压降低，流经M4、M5的电流减小，将点B的电压拉低；正反馈环路2中，点C的电压降低，M6中的电流减小，将点B的电压拉高。负反馈电路1和正反馈电路2在B点的作用是相反的，一个将其下拉，一个将其上拉。当其平衡时，功率管MP的栅极电压稳定，输出稳定的电压。
本发明创造的双反馈LDO电路利用两个相互平衡的反馈电路应对输出电压的变化，瞬态响应能力强，没有相应的基准电路，可以有效降低LDO电路的功效，同时具有静态电流低的特点，解决典型结构的LDO电路难以应用于低功耗低压供电领域的问题。
通过仿真，本发明创造的LDO电路可以在10ns以内便能使LDO电路的负载电压恢复正常状态，同时静态电路在1mA以下，电路功耗降低20％，相对于传统LDO电路具有明显优势。
以上对本发明的较佳实施方式进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可作出种种的等同变型或替换，这些等同的变型或替换均包含在本申请权利要求所限定的范围内。

Claims (3)

1.一种具有双反馈的LDO电路，其特征在于，包括：负反馈电路(1)、正反馈电路(2)和负载电路(3)；
所述负反馈电路(1)包括：NMOS晶体管M1、M11、M12和电流镜模块(11)，M1、M12的源极分别与地连接，M11的源极、M12的漏极分别与M1的栅极连接，M11的漏、栅极，M12的栅极分别与LDO电路的输出电压端Vout相连接，电流镜模块(11)的电流输入端与电源VDD相连接，电流镜模块(11)的第一电流输出端与M1的漏极连接；
所述正反馈电路(2)包括：PMOS晶体管M9、MP，NMOS晶体管M6、M7、M8和电容C1，M6、M7的源极分别与地相连接，M6的栅极，M8的源极分别与M7的漏、栅极相连接，所述M7的漏、栅极相互连接，M8的漏极与M9的漏、栅极相连接，M8的栅极，MP的漏极分别与所述LDO电路的输出电压端Vout相连接，MP的源极，M9的源极分别与电源VDD相连接，电容C1的一端分别与M6的栅极，M7的栅、漏极相连接，电容C1的另一端与地相连接；
电流镜模块(11)的第二电流输出端分别与M6的漏极、MP的栅极相连接；
所述负载电路(3)包括：电容CL和电阻RL，所述电容CL和电阻RL并接，所述电容CL的一端与所述LDO电路的输出电压端Vout，所述电容CL的另一端对地连接；
所述电流镜模块(11)由PMOS晶体管M2、M3、M4、M5构成，M5的栅极，M2的漏、栅极分别与M1的漏极相连接，M4的栅极，M3的漏、栅极分别与M2的源极相连接，M4的漏极与M5的源极相连接，M3、M4的源极分别与电源VDD相连接；
所有的NMOS晶体管的衬底均接地，所有的PMOS晶体管的衬底均接电源VDD。
2.根据权利要求1所述的一种具有双反馈的LDO电路，其特征在于：所述PMOS晶体管M2、M3、M4、M5的尺寸均相等。
3.根据权利要求1所述的一种具有双反馈的LDO电路，其特征在于：所述PMOS晶体管MP为功率管。
CN201810651176.1A 2018-06-22 2018-06-22 一种具有双反馈的ldo电路 Active CN108874008B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810651176.1A CN108874008B (zh) 2018-06-22 2018-06-22 一种具有双反馈的ldo电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810651176.1A CN108874008B (zh) 2018-06-22 2018-06-22 一种具有双反馈的ldo电路

Publications (2)

Publication Number Publication Date
CN108874008A CN108874008A (zh) 2018-11-23
CN108874008B true CN108874008B (zh) 2021-04-27

Family

ID=64340775

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810651176.1A Active CN108874008B (zh) 2018-06-22 2018-06-22 一种具有双反馈的ldo电路

Country Status (1)

Country Link
CN (1) CN108874008B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109739293B (zh) * 2019-01-25 2020-12-15 湖南文理学院 一种基于衬底偏置的fvf双环路ldo电路
CN110311561A (zh) * 2019-06-21 2019-10-08 深圳市德赛微电子技术有限公司 一种基于boost型dcdc的宽输入电压低功耗的ldo供电系统
CN110764410B (zh) * 2019-10-25 2022-05-24 深圳欧创芯半导体有限公司 加速负反馈控制系统瞬态响应的方法
CN110727308B (zh) * 2019-11-21 2020-10-02 华大半导体有限公司 一种适用于无片外电容型电压调节器的辅助电路
CN111414037B (zh) * 2020-03-10 2022-01-25 佛山科学技术学院 一种ldo稳压电路
EP3968515A1 (en) * 2020-09-09 2022-03-16 Shenzhen Goodix Technology Co., Ltd. Driver circuit arrangement for high capacitive load
CN113162415B (zh) * 2021-05-08 2024-03-15 上海爻火微电子有限公司 电源的输入输出管理电路与电子设备

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59125123A (ja) * 1982-12-29 1984-07-19 Sumitomo Electric Ind Ltd レベルシフト回路
KR0134661B1 (ko) * 1995-04-24 1998-04-25 김광호 전위­전류 변환기
CN1206248A (zh) * 1997-06-12 1999-01-27 日本电气株式会社 控制范围宽阔的简单电压－电流转换电路
JP4834347B2 (ja) * 2005-08-05 2011-12-14 オンセミコンダクター・トレーディング・リミテッド 定電流回路
JP5121587B2 (ja) * 2008-06-06 2013-01-16 旭化成エレクトロニクス株式会社 基準電圧回路
KR20100077271A (ko) * 2008-12-29 2010-07-08 주식회사 동부하이텍 기준전압 발생회로
US8188785B2 (en) * 2010-02-04 2012-05-29 Semiconductor Components Industries, Llc Mixed-mode circuits and methods of producing a reference current and a reference voltage
JP2013090137A (ja) * 2011-10-18 2013-05-13 Asahi Kasei Electronics Co Ltd ソースフォロア回路
JP5950647B2 (ja) * 2012-03-22 2016-07-13 エスアイアイ・セミコンダクタ株式会社 基準電圧回路
CN102830741B (zh) * 2012-09-03 2014-03-05 电子科技大学 双环路低压差线性稳压器
US9904305B2 (en) * 2016-04-29 2018-02-27 Cavium, Inc. Voltage regulator with adaptive bias network
CN106774579A (zh) * 2017-01-14 2017-05-31 湖南文理学院 一种基于双反馈跨导的ldo电路
CN107104592B (zh) * 2017-04-27 2019-03-29 电子科技大学 一种斜坡补偿电路

Also Published As

Publication number Publication date
CN108874008A (zh) 2018-11-23

Similar Documents

Publication Publication Date Title
CN108874008B (zh) 一种具有双反馈的ldo电路
CN110632972B (zh) 一种应用于抑制ldo输出电压过冲的方法及电路
TWI459173B (zh) 參考電壓產生電路及參考電壓產生方法
CN108153360B (zh) 一种带隙基准电压源
CN107544613B (zh) 一种基于fvf控制的ldo电路
EP3584667B1 (en) Low temperature drift reference voltage circuit
KR100253645B1 (ko) 기준 전압 발생 회로
CN107544605B (zh) 一种数模混合多环路衬底动态偏置ldo电路
CN107783588B (zh) 一种推挽式快速响应ldo电路
CN107402594A (zh) 实现高电源电压转变的低功耗低压差线性稳压器
CN105867518A (zh) 一种有效抑制电源电压影响的电流镜
CN108227815B (zh) 应用于低电压输出的自适应动态偏置ldo电路
CN107479612B (zh) 一种快速响应ldo电路
CN111813177A (zh) 一种带有负反馈的高性能cmos电压基准源
CN114995573B (zh) 一种由反馈网络修调的低压差线性稳压器
CN107783586B (zh) 一种无双极晶体管的电压基准源电路
CN210835777U (zh) 一种基于电压翻转跟随器结构的推挽式ldo电路
CN114421897B (zh) 降低集成电路放大器噪声的电路及其降噪方法
CN212276289U (zh) 一种带有负反馈的高性能cmos电压基准源
CN108762361A (zh) 低压差线性稳压器
Chen et al. 17.10 0.65 V-input-voltage 0.6 V-output-voltage 30ppm/° C low-dropout regulator with embedded voltage reference for low-power biomedical systems
CN110806779A (zh) 一种基于电压翻转跟随器结构的推挽式ldo电路
CN113031694B (zh) 一种低功耗的低压差线性稳压器及其控制电路
CN210895158U (zh) E/d nmos基准电压源及低压差电压调整器
CN109739293B (zh) 一种基于衬底偏置的fvf双环路ldo电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant