CN107544605B - 一种数模混合多环路衬底动态偏置ldo电路 - Google Patents

Abstract

本发明公开了一种数模混合多环路衬底动态偏置LDO电路，包括：功率管M_P、pMOS管M1、M3、M5、nMOS管M2、M4、M6、M7、M8、运算放大器AMP、非门INV1、INV2、INV3、INV4、INV5、INV6、与门AND1、AND2。本发明创造的LDO电路利用三个控制环路来应对负载电压的变化，提供负载瞬态响应能力，通过仿真，本发明创造的LDO电路与现有LDO电路对比提高了10％的负载瞬态响应能力。本发明创造的LDO电路结构可广泛应用于SoC芯片。

Description

一种数模混合多环路衬底动态偏置LDO电路

技术领域

本发明涉及一种调节电变量或磁变量的系统，特别涉及一种LDO(Low DropoutRegulator，LDO，低压差线性稳压器)电路。

背景技术

几乎所有的电子电路都需要一个稳定的电压源，它维持在特定容差范围内，以确保正确运行(典型的CPU电路只允许电压源与额定电压的最大偏离不超过±3％)。该固定电压由某些种类的稳压器提供。LDO电路就是其中的一种稳压器。

如图1所示，目前的LDO电路包括：基准电压Vref、误差放大器EA、功率管a1、电阻分压器a2、电流源a3。该LDO电路通过电阻分压器a2自动检测输出电压Vout，误差放大器EA不断调整电流源a3从而维持输出电压Vout稳定在额定电压上。该结构的LDO电路存在负载瞬态响应能力不高的问题。

发明内容

本发明的目的是提供一种负载瞬态响应能力高的LDO电路。

本发明解决其技术问题的解决方案是：一种数模混合多环路衬底动态偏置LDO电路，包括：功率管M_P、pMOS管M1、M3、M5、nMOS管M2、M4、M6、M7、M8、运算放大器AMP、非门INV1、INV2、INV3、INV4、INV5、INV6、与门AND1、AND2，所述pMOS管M1、M3、功率管M_P的源极分别与电源VDD连接，所述pMOS管M1的栅极与所述非门INV3的输出端连接，所述非门INV3的输入端与所述与门AND2的输出端连接，所述与门AND2的一输入端与所述非门INV4的输出端连接，所述与门AND2的另一输入端分别与所述非门INV4的输入端、所述非门INV5的输出端连接，所述非门INV4的输入端与所述非门INV5的输出端连接，所述非门INV5的输入端与所述非门INV6的输出端连接，所述非门INV6的输入端、所述nMOS管M4的源极、所述nMOS管M6的漏极、所述pMOS管M5的漏极均连接于第二节点，所述nMOS管M2、M4的漏极、所述功率管M_P的栅极、所述pMOS管M1、M3的漏极、所述非门INV2的输入端均连接于第一节点，所述非门INV2的输出端分别与所述非门INV1的输入端、所述与门AND1的一输入端连接，所述非门INV1的输出端与所述与门AND1的另一输入端连接，所述与门AND1的输出端与所述nMOS管M2的栅极连接，所述功率管M_P的漏极、所述pMOS管M5的源极、所述nMOS管M7的源极、所述nMOS管M7、M8的栅极均连接于所述LDO电路的电压输出端，所述nMOS管M7的源极、所述运算放大器的反相输入端、所述nMOS管M8的漏极均连接于第三节点，所述运算放大器AMP的输出端与所述功率管M_P的衬底连接，所述运算放大器AMP的同相输入端与基准电压连接，所述pMOS管M3、M5、nMOS管M4、M6的栅极均连接偏置电压，所述pMOS管M1、M3的衬底分别与电源VDD连接，所述nMOS管M2、M4、M6、M7、M8的衬底分别与地GND连接，所述nMOS管M2、M6、M8的源极分别与地GND连接。

进一步，所述功率管MP为pMOS管。

进一步，所述基准电压为带隙基准电路的输出电压。

本发明的有益效果是：本发明创造采用数字和模拟电路混合的三个不同的控制环路，提高了LDO电路的负载响应速度。该电路结构可广泛应用于SoC芯片。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单说明。显然，所描述的附图只是本发明的一部分实施例，而不是全部实施例，本领域的技术人员在不付出创造性劳动的前提下，还可以根据这些附图获得其他设计方案和附图。

图1是背景技术中的LDO电路的结构示意图；

图2是本发明创造的LDO电路的结构示意图；

图3是第三控制环路的时序图。

具体实施方式

以下将结合实施例和附图对本发明的构思、具体结构及产生的技术效果进行清楚、完整地描述，以充分地理解本发明的目的、特征和效果。显然，所描述的实施例只是本发明的一部分实施例，而不是全部实施例，基于本发明的实施例，本领域的技术人员在不付出创造性劳动的前提下所获得的其他实施例，均属于本发明保护的范围。另外，文中所提到的所有联接/连接关系，并非单指构件直接相接，而是指可根据具体实施情况，通过添加或减少联接辅件，来组成更优的联接结构。本发明创造中的各个技术特征，在不互相矛盾冲突的前提下可以交互组合。

实施例1，参考图2，一种数模混合多环路衬底动态偏置LDO电路，包括：功率管M_P、pMOS管M1、M3、M5、nMOS管M2、M4、M6、M7、M8、运算放大器AMP、非门INV1、INV2、INV3、INV4、INV5、INV6、与门AND1、AND2，所述pMOS管M1、M3、功率管M_P的源极分别与电源VDD连接，作为优化，其中功率管M_P采用pMOS管，所述pMOS管M1的栅极与所述非门INV3的输出端连接，所述非门INV3的输入端与所述与门AND2的输出端连接，所述与门AND2的一输入端与所述非门INV4的输出端连接，所述与门AND2的另一输入端分别与所述非门INV4的输入端、所述非门INV5的输出端连接，所述非门INV4的输入端与所述非门INV5的输出端连接，所述非门INV5的输入端与所述非门INV6的输出端连接，所述非门INV6的输入端、所述nMOS管M4的源极、所述nMOS管M6的漏极、所述pMOS管M5的漏极均连接于第二节点B，所述nMOS管M2、M4的漏极、所述功率管M_P的栅极、所述pMOS管M1、M3的漏极、所述非门INV2的输入端均连接于第一节点A，所述非门INV2的输出端分别与所述非门INV1的输入端、所述与门AND1的一输入端连接，所述非门INV1的输出端与所述与门AND1的另一输入端连接，所述与门AND1的输出端与所述nMOS管M2的栅极连接，所述功率管M_P的漏极、所述pMOS管M5的源极、所述nMOS管M7的源极、所述nMOS管M7、M8的栅极均连接于所述LDO电路的电压输出端b1，所述nMOS管M7的源极、所述运算放大器的反相输入端、所述nMOS管M8的漏极均连接于第三节点C，所述运算放大器AMP的输出端与所述pMOS管M_P的衬底连接，所述运算放大器AMP的同相输入端与基准电压V_ref连接，作为优化，所述基准电压V_ref由带隙基准电路提供，带隙基准电路可建立一个与电源和工艺无关、具有确定温度特性的直流电压，从而为运算放大器AMP提供一个稳定的电压V_ref，提高LDO电路的性能。所述pMOS管M3、M5的栅极分别与偏置电压V_bias1、偏置电压V_bias4连接，所述nMOS管M4、M6的栅极分别与偏置电压V_bias2、V_bias3连接，所述pMOS管M1、M3的衬底分别与电源VDD连接，所述nMOS管M2、M4、M6、M7、M8的衬底分别与地GND连接，所述nMOS管M2、M6、M8分别与地GND连接。

该LDO电路工作时，在电压输出端b1处对地连接负载电阻R_L和负载电容C_L。

本发明创造所提出的数模混合控制多环路衬底动态偏置LDO电路的工作原理如下：

数模混合控制多环路衬底动态偏置LDO电路共有三个控制环路：第一个控制环路11由pMOS管M_P、nMOS管M7、M8和运算放大器AMP组成；第二个控制环路12由pMOS管M3、M5、nMOS管M4、M6、功率管M_P组成；第三个控制环路13由pMOS管M1、M3、M5、功率管MP、nMOS管M2、M4、M6、与门AND1、AND2，非门INV1-INV6组成。

第一控制环路11的工作原理为：

当电压输出端b1的电压V_out升高(负载变化)时，第三节点C处的电压V_C与所述电压V_out处电压是同步变化的，因此电压V_C也随之升高，运算放大器AMP的输出端输出的电压变低，因此功率管M_P的衬底电压降低，功率管M_P的阀值电压V_TH升高，功率管M_P的电流I_P减少，进而将电压V_out拉回来，使得电压V_out稳定，稳定负载电压。同理，当电压V_out降低时，电压V_C降低，运算放大器AMP输出的电压升高，所述功率管M_P的阀值电压V_TH降低，功率管M_P的电流I_P增大，进而将电压V_out拉高，使得电压V_out稳定，稳定负载电压。

第二控制环路12的工作原理如下：

在负载电压稳定状态(负载不变化)下，流经nMOS管M6的电流I₆是流经pMOS管M3的电流I₃的两倍。当电压V_out升高时，流经M5的电流增大，又因为流经M6的电流不变，因此流经M4的电流减小，因此点A处的电压升高，使流经M_P的电流减小，拉低输出的电压，使电压V_out恢复正常，稳定负载电压。当电压V_out降低时，流经M5的电流减小，又因为流经M6的电流不变，因此流经M4的电流增大，因此点A处的电压降低，使流经M_P的电流增大，拉高输出电压，使电压V_out恢复正常，稳定负载电压。

第三控制环路13的工作原理如下：

pMOS管M1和nMOS管M2在负载不变化的情况下呈关断状态。当负载变化，流经M5的电流减小，因为流经M6的电流不变，因此，流经M4的电流增大，点A处的电压降低，该降低量经过非门INV2、INV1和与门AND1输出高电平脉冲，使nMOS管M2导通。nMOS管M2拉低点A处的电压，使流经MP的电流增大，拉高输出电压，使V_out恢复正常状态，稳定负载电压。当负载变化时，流经M5的电流减小，使点B处的电压升高，电压V_B的电压变化量经过非门INV6、INV5、INV4、与门AND2、非门INV3输出一个低电平脉冲，使pMOS管M1导通。pMOS管M1拉高点A处的电压，使流经M_P的电流减小，拉低输出电压，使V_out恢复正常状态，稳定负载电压。

下面对LDO电路进行定量分析：

第一控制环路11：

1、首先我们对电压V_C与电压V_out之间的关系进行分析：

由图2可知nMOS管M7处于饱和区，nMOS管M8的可能处于饱和区，也可能处于线性区，下面我们分两种情况进行分析。

1.1、假设nMOS管M8处于饱和区，可得流经nMOS管M7、M8的电流I₇、I₈

V_GS8＝V_out (3)

V_GS7＝Vo_ut-V_C (4)

I₇＝I₈ (5)

其中K_i＝μ_n,pC_ox(W/L)_i i＝1,2...

V_GS是MOS管的栅源电压，V_TN是nMOS管的阈值电压。μn是电子的迁移率，μp是空穴的迁移率。C_ox是单位面积栅电容。W是导电沟道宽度，L是导电沟道长度。

由式(1)(2)(3)(4)(5)得

对式(6)求导可得

(W/L)₇是nMOS管M7的宽长比，(W/L)₈是nMOS管M8的宽长比。由式(7)可知电压V_C与电压V_out之间的关系与nMOS管M7和nMOS管M8的宽长比的比值有关，呈线性关系。当nMOS管M7、M8的宽长确定，电压V_C与电压V_out之间的关系也随之确定。我们设置nMOS管M7和M8的宽长比的比值小于1，则电压V_C与V_out之间成正比，电压V_C随着V_out的升高而升高。

当电压V_out发生变化，设其变化量为ΔV_out，由式(6)可得

由式(8)可知当ΔV_out为正时，电压V_C升高，当ΔV_out为负时，电压V_C减小。

1.2、假设nMOS管M8处于线性区时，流经nMOS管M8的电流为

nMOS管M7的栅源电压V_GS7，由式(1)(5)得

由式(3)(4)(9)(10)得

将上式整理得

对式(11)求导，得

(W/L)₇是nMOS管M7的宽长比，(W/L)₈是nMOS管M8的宽长比。由式(12)可知电压V_C与V_out之间的关系与nMOS管M7和M8的宽长比的比值有关，呈线性关系。当nMOS管M7、M8的宽长确定，电压V_C与V_out之间的关系也随之确定。我们通过设置nMOS管M7和M8的宽长比，使式(12)根号下的值大于零，则电压V_C与V_out之间成正比，电压V_C随着V_out的升高而升高。

当电压V_out发生变化，设其变化量为ΔV_out，由式(11)得

由式(13)可知当ΔV_out为正时，电压V_C升高，当ΔV_out为负时，电压V_C减小。

2、下面我们对流经功率管M_P的电流I_P与电压V_out之间的关系进行分析：

由式(8)(13)可知，当电压V_out变化ΔV_out时

ΔV_C＝αΔV_out (14)

α为常数且大于零。

设运算放大器AMP的放大倍数为Av，设点第三节点C处的电压变化量为ΔV_C，则运算放大器AMP的输出变化量为

AMP_out＝A_VΔV_C (15)

MOS管的源衬电压为

V_SB＝V_S-V_B (16)

运算放大器AMP输出端和功率管M_P衬底相连，因此由式(14)(15)(16)可得

V′_SB＝V_SB-αA_VΔV_out (17)

V_SB为功率管M_P的源极和衬底之间的电压，V_S为功率管M_P的源极电压，V_B为功率管M_P的衬底电压，V’_SB为电压V_out变化ΔV_out后的V_SB。

MOS管的阈值电压有如下关系

由式(17)(18)(19)可得

V_TH是MOS管阈值电压，γ为体效应系数，V_SB是源衬电势差，V_TH0和ΦF与温度、工艺有关，当温度恒定时V_TH0和ΦF是常数；I_P为流经功率管M_P的电流，V_GSP为功率管M_P的栅源电压，V_TP为pMOS管阈值电压。

由式(20)可知，当ΔV_out为正值时，包含有ΔV_out的根号项内的值减小，因此平方项内的值是增大的，因此电流I_P是减小的。当ΔV_out为负值时，包含有ΔV_out的根号项内的值增大，因此平方项内的值是减小的，因此电流I_P是增大的。

当电压V_out升高时，由式(8)(13)可知点第三节点C处的电压V_C与电压V_out是同步的，因此电压V_C也随之升高，经运算放大器AMP反相输入端，运算放大器AMP的输出端输出电压变低，由式(17)可知功率管M_P的衬底电压降低，功率管M_P的源衬电压V_SB升高，由式(20)可知功率管M_P的阈值电压V_TH升高，功率管M_P的电流I_P减小，进而将电压V_out拉回来。同理，当电压V_out降低时，电压V_C降低，运算放大器AMP输出电压升高，由式(17)可知功率管M_P的衬底电压升高，功率管M_P的源衬电压V_SB降低，由式(20)可知功率管M_P的阈值电压V_TH降低，功率管M_P的电流I_P增大，进而将电压V_out拉高，使V_out恢复正常状态，稳定负载电压。

第二控制环路12：

稳定状态下，流经nMOS管M6的电流I₆可以由式(21)得到

V_GS6＝V_bias3 (22)

因为在nMOS管M6源极的偏置电压V_bias3是固定的，因此由式(21)(22)可知流经nMOS管M6的电流I₆不变。流经nMOS管M6的电流I₆是流经pMOS管M3的电流I₃的两倍。当电压V_out降低，流经M5的电流减小，故流经nMOS管M4的电流I₄增大，电流I₄的增大量等于电流I₅的减小量。I₄的增大使点A处的电压降低，因此，流经M_P的电流增大，拉高输出电压，使电压V_out恢复正常状态，稳定负载电压；当电压V_out升高时，流经M5的电流增大，故流经M4的电流I₄减小，电流I₄的增大量等于I₅的减小量。I₄的减小使点A处的电压升高，因此，流经M_P的电流减小，拉低输出电压，使电压V_out恢复正常状态。

控制环路13：

参考图3所示，从上往下依次为：电压V_out的时序图，电压V_A的时序图，非门INV2输出端的时序图，非门INV1输出端的时序图，与门AND1输出端的时序图，电压V_B的时序图，非门INV5输出端的时序图，非门INV4输出端的时序图，与门AND2输出端的时序图。

第一节点A的电压V_A没有发生变化的时候，经过非门INV2、INV1和与门AND1，输出到nMOS管M2栅极为低电平。当第二节点B的电压V_B没有发生变化时，经过非门INV6、INV5、INV4、与门AND2和非门INV3，输出到pMOS管M1栅极电压为高电平。因此pMOS管M1和nMOS管M2正常情况下呈关断状态。

由控制环路12可知当电压V_out降低时，电压V_A降低，非门INV2接收到低电平脉冲，输出高电平脉冲，非门INV1接受到高电平脉冲会产生低电平脉冲，但是在产生低电平脉冲之前，因为INV1产生的延迟，INV1和INV2会有短暂的输出都为高电平的情况产生，此时与门AND1会接收到两个高电平脉冲，输出高电平脉冲，使nMOS管M2导通，拉低A点的电压，流经M_P的电流增大，反馈到电压V_out，使电压V_out恢复正常状态，稳定负载电压；

当电压V_out突然升高时，B点电压V_B随之产生一个高电平脉冲。因此非门INV6会接收到一个高电平脉冲，输出低电平脉冲，经过非门INV5，INV5输出高电平脉冲。INV4接收到高电平脉冲，应该产生低电平脉。但是在产生该低电平脉冲之前，因为INV4的延迟的原因，INV4和INV5会有短暂的信号相同，都为高电平的情况，此时与门AND2输入都为高电平脉冲，因此与门AND2输出为高电平脉冲，经过非门INV3输出一个低电平脉冲，使pMOS管M1导通。拉高第一节点A的电压，流经M_P的电流减小，反馈到电压V_out，使电压V_out恢复正常状态，稳定负载电压。

非门产生的延迟时间为t_pd，其值可以由式(24)得到

t_pd的值一般为几纳秒。其中t_PHL为导通延迟时间，为从输入波形上升沿的中点到输出波形下降沿的中点所经历的时间。t_PLH为截至延迟时间，为从输入波形下降沿的中点到输出波形上升沿的中点所经历的时间。

本发明创造的LDO电路利用三个控制环路来应对负载电压的变化，提供负载瞬态响应能力，通过仿真，本发明创造的LDO电路与现有LDO电路对比提高了10％的负载瞬态响应能力。

以上对本发明的较佳实施方式进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做出种种的等同变型或替换，这些等同的变型或替换均包含在本申请权利要求所限定的范围内。

Claims (3)

1.一种数模混合多环路衬底动态偏置LDO电路，包括：功率管M_P，其特征在于，还包括：pMOS管M1、M3、M5、nMOS管M2、M4、M6、M7、M8、运算放大器AMP、非门INV1、INV2、INV3、INV4、INV5、INV6、与门AND1、AND2，所述pMOS管M1、M3、功率管M_P的源极分别与电源VDD连接，所述pMOS管M1的栅极与所述非门INV3的输出端连接，所述非门INV3的输入端与所述与门AND2的输出端连接，所述与门AND2的一输入端与所述非门INV4的输出端连接，所述与门AND2的另一输入端分别与所述非门INV4的输入端、所述非门INV5的输出端连接，所述非门INV4的输入端与所述非门INV5的输出端连接，所述非门INV5的输入端与所述非门INV6的输出端连接，所述非门INV6的输入端、所述nMOS管M4的源极、所述nMOS管M6的漏极、所述pMOS管M5的漏极均连接于第二节点，所述nMOS管M2、M4的漏极、所述功率管M_P的栅极、所述pMOS管M1、M3的漏极、所述非门INV2的输入端均连接于第一节点，所述非门INV2的输出端分别与所述非门INV1的输入端、所述与门AND1的一输入端连接，所述非门INV1的输出端与所述与门AND1的另一输入端连接，所述与门AND1的输出端与所述nMOS管M2的栅极连接，所述功率管M_P的漏极、所述pMOS管M5的源极、所述nMOS管M7的漏极、所述nMOS管M7、M8的栅极均连接于所述LDO电路的电压输出端，所述nMOS管M7的源极、所述运算放大器的反相输入端、所述nMOS管M8的漏极均连接于第三节点，所述运算放大器AMP的输出端与所述功率管M_P的衬底连接，所述运算放大器AMP的同相输入端与基准电压连接，所述pMOS管M3、M5、nMOS管M4、M6的栅极均连接偏置电压，所述pMOS管M1、M3的衬底分别与电源VDD连接，所述nMOS管M2、M4、M6、M7、M8的衬底分别与地GND连接，所述nMOS管M2、M6、M8的源极分别与地GND连接。

2.根据权利要求1所述的一种数模混合多环路衬底动态偏置LDO电路，其特征在于：所述功率管M_P为pMOS管。

3.根据权利要求1或2所述的一种数模混合多环路衬底动态偏置LDO电路，其特征在于：所述基准电压为带隙基准电路的输出电压。