CN115202425B - 串行通信总线超低电源电压检测的io设计电路及方法 - Google Patents

串行通信总线超低电源电压检测的io设计电路及方法 Download PDF

Info

Publication number
CN115202425B
CN115202425B CN202211119777.0A CN202211119777A CN115202425B CN 115202425 B CN115202425 B CN 115202425B CN 202211119777 A CN202211119777 A CN 202211119777A CN 115202425 B CN115202425 B CN 115202425B
Authority
CN
China
Prior art keywords
floating
power supply
source
supply voltage
current source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211119777.0A
Other languages
English (en)
Other versions
CN115202425A (zh
Inventor
朱冬勇
罗周益
卿健
段新东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Yichong Wireless Power Technology Co ltd
Original Assignee
Chengdu Yichong Wireless Power Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Yichong Wireless Power Technology Co ltd filed Critical Chengdu Yichong Wireless Power Technology Co ltd
Priority to CN202211119777.0A priority Critical patent/CN115202425B/zh
Publication of CN115202425A publication Critical patent/CN115202425A/zh
Application granted granted Critical
Publication of CN115202425B publication Critical patent/CN115202425B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0084—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring voltage only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

本发明提供一种串行通信总线超低电源电压检测的IO设计电路及方法，所述设计电路包括电源电压检测电路、低压差线性稳压器LDO、浮源浮地产生电路和IO输入级；所述电源电压检测电路的检测端连接串行通信总线的PIN管脚；所述电源电压检测电路的控制端连接低压差线性稳压器LDO的控制端；所述低压差线性稳压器LDO的输入端连接供电电源；所述低压差线性稳压器LDO的输出端连接浮源浮地产生电路和IO输入级的供电端；所述浮源浮地产生电路的输出端连接所述IO输入级中PMOS管和NMOS管的衬底。本发明通过降低IO输入级中MOS管的阈值电压，能够实现在超低电源电压下使用5V器件设计满足通信协议要求的IO。

Description

串行通信总线超低电源电压检测的IO设计电路及方法
技术领域
本发明涉及片上系统的通信总线技术领域，具体而言，涉及一种串行通信总线超低电源电压检测的IO设计电路及方法。
背景技术
随着物联网(IoT)、 手持式电子设备的低功耗、高性能的趋势，芯片的工艺节点在不断地变小；对于电池供电的物联网器件、移动设备的低功耗需求也变得越来越紧迫。所以，片上系统的通信总线的供电电压(VDD)也越来越低，VDD由原来的3.3V变成1.8V、1.2V，甚至随着高性能应用处理器的工艺节点不断降低，这个电压会变得更低，比如0.9V。由于主设备(master)通信总线IO电源的不确定性和多样性，从设备(slave)对不同IO电源的兼容性设计变得非常困难。
在片上系统的GPIO(General Purpose Input Output)设计过程中，通常定义最大输入低电压 VIL=0.35×VDD ， 最小输入高电压VIH=0.65×VDD， 如VDD=1.2V时，VIL=0.42V，VIH=0.78V。同时为了保证较高的芯片管脚耐压等级，通常优选IO 5V器件，这些NMOS或PMOS器件的阈值电压在0.9V左右。对于1.2V甚至更低的0.9V的电源电压来说，很难通过这么高的VIL或这么低的VIH电压来开启5V器件。所以，超低电源电压下，使用5V器件设计满足通信协议要求的IO是个极大的挑战。
发明内容
本发明旨在提供一种串行通信总线超低电源电压检测的IO设计电路及方法，以实现在超低电源电压下使用5V器件设计满足通信协议要求的IO。
本发明提供的一种串行通信总线超低电源电压检测的IO设计电路，包括电源电压检测电路、低压差线性稳压器LDO、浮源浮地产生电路和IO输入级；
所述电源电压检测电路的检测端连接串行通信总线的PIN管脚；所述电源电压检测电路的控制端连接低压差线性稳压器LDO的控制端；
所述低压差线性稳压器LDO的输入端连接供电电源；所述低压差线性稳压器LDO的输出端连接浮源浮地产生电路和IO输入级的供电端；
所述浮源浮地产生电路的输出端连接所述IO输入级中PMOS管和NMOS管的衬底。
在一些实施例中，所述电源电压检测电路包括漏极开路MOS管、采样电阻R0、采样电阻Rx、采样电阻Rn、比较器U1、比较器U2、LDO数字控制模块；
漏极开路MOS管的漏极一方面通过一个上拉电阻连接电源VDD，另一方面连接串行通信总线的PIN管脚；漏极开路MOS管的源极接地；采样电阻R0的一端连接串行通信总线的PIN管脚，另一端依次经采样电阻Rx和采样电阻Rn接地；采样电阻R0和采样电阻Rx之间的电性连接点连接比较器U1的正输入端，比较器U1的负输入端用于输入参考电压VREF1；采样电阻Rx和采样电阻Rn之间的电性连接点连接比较器U2的正输入端，比较器U2的负输入端用于输入参考电压VREF2；比较器U1的输出端以及比较器U2的输出端均连接LDO数字控制模块的输入端；LDO数字控制模块的输出端连接低压差线性稳压器LDO。
在一些实施例中，所述浮源浮地产生电路包括电流源I1、电流源I2、电阻R1和电阻R2；
低压差线性稳压器LDO的输出端一方面依次电阻R1和电流源I1后连接负电源VSS，另一方面依次经电流源I2和电阻R2后连接负电源VSS；
电阻R1和电流源I1之间的电性连接点连接IO输入级中PMOS管的衬底；电阻R2和电流源I2之间的电性连接点连接IO输入级中NMOS管的衬底。
在一些实施例中，所述浮源浮地产生电路包括电流源I1、电流源I2、PMOS管P1和NMOS管N1；
低压差线性稳压器LDO的输出端一方面依次经PMOS管P1的源极和漏极以及电流源I1后连接负电源VSS，另一方面依次经电流源I2以及NMOS管N1的漏极和源极后连接负电源VSS；
PMOS管P1的栅极与漏极连接后再连接IO输入级中PMOS管的衬底；NMOS管N1的栅极与漏极连接后再连接IO输入级中NMOS管的衬底。
在一些实施例中，所述浮源浮地产生电路包括电流源I1、电流源I2、二极管D1和二极管D2；
低压差线性稳压器LDO的输出端一方面依次经二极管D1的正极和负极以及电流源I1后连接负电源VSS，另一方面依次经电流源I2以及二极管D2的正极和负极后连接负电源VSS；
二极管D1的负极与电流源I1之间的电性连接点连接IO输入级中PMOS管的衬底；二极管D2的正极与电流源I2之间的电性连接点连接IO输入级中NMOS管的衬底。
本发明还提供一种串行通信总线超低电源电压检测的IO设计方法，包括如下步骤：
通过电源电压检测电路检测串行通信总线上PIN管脚的电压来调节低压差线性稳压器LDO输出的供电电压；
低压差线性稳压器LDO向浮源浮地产生电路和IO输入级输出供电电压；
浮源浮地产生电路根据供电电压产生浮源电位和浮地电位，并将产生的浮源电位和浮地电位输入IO输入级的MOS管的衬底来降低MOS管的阈值电压；
采用阈值电压降低后的MOS管来设计满足最大输入低电压 VIL和最小输入高电压VIH要求的IO电路。
在一些实施例中，所述通过电源电压检测电路检测串行通信总线上PIN管脚的电压来调节低压差线性稳压器输出的供电电压的方法包括：
由漏极开路MOS管、采样电阻R0、采样电阻Rx和采样电阻Rn组成的采样电路来对串行通信总线上PIN管脚的电压进行采样；
采样电阻R0和采样电阻Rx之间的采样电压一输入比较器U1；比较器U1通过比较采样电压一与参考电压VREF1，向LDO数字控制模块输出控制信号sys_sup_sel1；
采样电阻Rx和采样电阻Rn之间的采样电压2输入比较器U2；比较器U2通过比较采样电压二与参考电压VREF2，向LDO数字控制模块输出控制信号sys_sup_sel2；
LDO数字控制模块根据控制信号sys_sup_sel1和控制信号sys_sup_sel2来调节低压差线性稳压器LDO输出的供电电压。
在一些实施例中，所述浮源浮地产生电路根据供电电压产生浮源电位和浮地电位的方法包括：
由电流源I1和电阻R1组成的支路一以及由电流源I2和电阻R2组成的支路二；
支路一中的电流源I1在电阻R1上产生浮源电位VDD_FLT输入IO输入级中PMOS管的衬底；
支路二中的电流源I2在电阻R2上产生浮地电位VSS_FLT输入IO输入级中NMOS管的衬底。
在一些实施例中，所述浮源浮地产生电路根据供电电压产生浮源电位和浮地电位的方法包括：
由电流源I1和PMOS管P1组成的支路一以及由电流源I2和NMOS管N1组成的支路二；
支路一中的电流源I1通过PMOS管P1产生浮源电位VDD_FLT输入IO输入级中PMOS管的衬底；
支路二中的电流源I2通过NMOS管N1产生浮地电位VSS_FLT输入IO输入级中NMOS管的衬底。
在一些实施例中，所述浮源浮地产生电路根据供电电压产生浮源电位和浮地电位的方法包括：
由电流源I1和二极管D1组成的支路一以及由电流源I2和二极管D2组成的支路二；
支路一中的电流源I1通过正向导通的二极管D1产生浮源电位VDD_FLT输入IO输入级中PMOS管的衬底；
支路二中的电流源I2通过正向导通的二极管D2产生浮地电位VSS_FLT输入IO输入级中NMOS管的衬底。
综上所述，由于采用了上述技术方案，本发明的有益效果是：本发明通过降低IO输入级中MOS管的阈值电压，能够实现在超低电源电压下使用5V器件设计满足通信协议要求的IO。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明实施例1中串行通信总线超低电源电压检测的IO设计电路的原理图。
图2为本发明实施例1中电源电压检测电路的原理图。
图3为本发明实施例1中浮源浮地产生电路的原理图。
图4为本发明实施例1中IO输入级的原理图。
图5为本发明实施例2中串行通信总线超低电源电压检测的IO设计方法的流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
如图1所示，本实施例提出一种串行通信总线超低电源电压检测的IO设计电路，包括电源电压检测电路、低压差线性稳压器LDO、浮源浮地产生电路和IO输入级；
所述电源电压检测电路的检测端连接串行通信总线的PIN管脚；所述电源电压检测电路的控制端连接低压差线性稳压器LDO的控制端；
所述低压差线性稳压器LDO的输入端连接供电电源；所述低压差线性稳压器LDO的输出端连接浮源浮地产生电路和IO输入级的供电端；
所述浮源浮地产生电路的输出端连接所述IO输入级中PMOS管和NMOS管的衬底。
其工作原理为：
通过电源电压检测电路检测串行通信总线上PIN管脚的电压，并来调节低压差线性稳压器LDO输出的供电电压；
低压差线性稳压器LDO向浮源浮地产生电路和IO输入级输出供电电压；
浮源浮地产生电路根据供电电压产生浮源电位和浮地电位，并将产生的浮源电位和浮地电位输入IO输入级的MOS管的衬底来降低MOS管的阈值电压；
采用阈值电压降低后的MOS管来设计满足最大输入低电压VIL和最小输入高电压VIH要求的IO电路。由此，利用MOS管的衬底偏置效应使其能在超低电源电压余度下工作，如1.2V甚至更低。
如图2所示，所述电源电压检测电路包括漏极开路MOS管（即Open Drain MOS管）、采样电阻R0、采样电阻Rx、采样电阻Rn、比较器U1、比较器U2、LDO数字控制模块；
漏极开路MOS管的漏极一方面通过一个上拉电阻连接电源VDD（这个系统供电电源VDD一般跟串行通信总线同一电源），另一方面连接串行通信总线的PIN管脚（需要说明的是，改PIN管脚是指包含串行通信总线电压信息的任一PIN管脚）；漏极开路MOS管的源极接地；采样电阻R0的一端连接串行通信总线的PIN管脚，另一端依次经采样电阻Rx和采样电阻Rn接地；采样电阻R0和采样电阻Rx之间的电性连接点连接比较器U1的正输入端，比较器U1的负输入端用于输入参考电压VREF1；采样电阻Rx和采样电阻Rn之间的电性连接点连接比较器U2的正输入端，比较器U2的负输入端用于输入参考电压VREF2；比较器U1的输出端以及比较器U2的输出端均连接LDO数字控制模块的输入端；LDO数字控制模块的输出端连接低压差线性稳压器LDO。
由此，电源电压检测电路的工作原理如下：
当系统上电时或系统上电后的一段时间内，由漏极开路MOS管、采样电阻R0、采样电阻Rx和采样电阻Rn组成的采样电路来对串行通信总线上PIN管脚的电压进行采样（可以进行一次或多次采样）；在漏极开路MOS管未有效拉低之前，系统完全可以通过检测PIN管脚的电压情况来知道系统上的供电电压；
采样电阻R0和采样电阻Rx之间的采样电压一输入比较器U1；比较器U1通过比较采样电压一与参考电压VREF1，向LDO数字控制模块输出控制信号sys_sup_sel1；采样电阻Rx和采样电阻Rn之间的采样电压2输入比较器U2；比较器U2通过比较采样电压二与参考电压VREF2，向LDO数字控制模块输出控制信号sys_sup_sel2；参考电压VREF1和参考电压VREF2不同，而不同的参考电压设置可以用来检测不同的系统电压及范围。
LDO数字控制模块根据控制信号sys_sup_sel1和控制信号sys_sup_sel2来调节低压差线性稳压器LDO输出的供电电压；调节方式可以根据系统需求进行设计，例如，根据特定设置的参考电压VREF1和参考电压VREF2，配合一定阻值的采样电阻R0、采样电阻Rn和采样电阻Rx值，当控制信号sys_sup_sel1和控制信号sys_sup_sel2都为高时，调节低压差线性稳压器LDO输出的供电电压为第一档电源电压，当控制信号sys_sup_sel1为高但控制信号sys_sup_sel2为低时，调节低压差线性稳压器LDO输出的供电电压为第二档电源电压，当控制信号sys_sup_sel1和控制信号sys_sup_sel2都为低时调节低压差线性稳压器LDO不输出供电电压或输出的供电电压为默认档位的电源电压；其中，低压差线性稳压器LDO输入端连接供电电压VSUPPLY。
需要说明的是，这个PIN管脚的电压检测也可以通过其它检测方式得到，比如片上系统内部的ADC或其它可复用的检测单元。同时，利用类似的方法，可以根据系统特点，通过PIN管脚的直接检测、调整参考电压、增加比较器的数目来适应不同的应用场景，从而检测通信总线的电源电压信息。
如图3所示，所述浮源浮地产生电路可以采用如下三种方式实现：
方式一：
所述浮源浮地产生电路包括电流源I1、电流源I2、电阻R1和电阻R2；
低压差线性稳压器LDO的输出端一方面依次电阻R1和电流源I1后连接负电源VSS，另一方面依次经电流源I2和电阻R2后连接负电源VSS；
电阻R1和电流源I1之间的电性连接点连接IO输入级中PMOS管的衬底；电阻R2和电流源I2之间的电性连接点连接IO输入级中NMOS管的衬底。
工作原理为：
由电流源I1和电阻R1组成支路一；支路一中的电流源I1在电阻R1上产生浮源电位VDD_FLT输入IO输入级中PMOS管的衬底；其中，浮源电位VDD_FLT比VDDIO低ΔV=I1×R1；
由电流源I2和电阻R2组成的支路二；支路二中的电流源I2在电阻R2上产生浮地电位VSS_FLT输入IO输入级中NMOS管的衬底；其中，浮地电位VSS_FLT比地VSS高ΔV=I2×R2。
方式二：
所述浮源浮地产生电路包括电流源I1、电流源I2、PMOS管P1和NMOS管N1；
低压差线性稳压器LDO的输出端一方面依次经PMOS管P1的源极和漏极以及电流源I1后连接负电源VSS，另一方面依次经电流源I2以及NMOS管N1的漏极和源极后连接负电源VSS；
PMOS管P1的栅极与漏极连接后再连接IO输入级中PMOS管的衬底；NMOS管N1的栅极与漏极连接后再连接IO输入级中NMOS管的衬底。
工作原理为：
由电流源I1和PMOS管P1组成支路一；支路一中的电流源I1通过PMOS管P1产生浮源电位VDD_FLT输入IO输入级中PMOS管的衬底；
由电流源I2和NMOS管N1组成支路二；支路二中的电流源I2通过NMOS管N1产生浮地电位VSS_FLT输入IO输入级中NMOS管的衬底。
方式三：
所述浮源浮地产生电路包括电流源I1、电流源I2、二极管D1和二极管D2；
低压差线性稳压器LDO的输出端一方面依次经二极管D1的正极和负极以及电流源I1后连接负电源VSS，另一方面依次经电流源I2以及二极管D2的正极和负极后连接负电源VSS；
二极管D1的负极与电流源I1之间的电性连接点连接IO输入级中PMOS管的衬底；二极管D2的正极与电流源I2之间的电性连接点连接IO输入级中NMOS管的衬底。
除了以上三种方式以外，当采用三极管时也可以参照上述连接方式来实现所述浮源浮地产生电路。
工作原理为：
由电流源I1和二极管D1组成支路一；支路一中的电流源I1通过正向导通的二极管D1产生浮源电位VDD_FLT输入IO输入级中PMOS管的衬底；
由电流源I2和二极管D2组成支路二；支路二中的电流源I2通过正向导通的二极管D2产生浮地电位VSS_FLT输入IO输入级中NMOS管的衬底。
需要说明的是，浮源浮地产生电路不仅以上述三种方式进行限定，可以单独设计或复用片上系统中任何可以产生合适浮源电位和浮地电位的单元。
如图4所示为带浮源电位和浮地电位输入的IO输入级，该IO输入级为一个反相器，由一个PMOS管P0和一个NMOS管N0组成；其中，所述低压差线性稳压器LDO的输出端依次经PMOS管P0的源极和漏极以及NMOS管N0的漏极和源极后连接负电源VSS；PMOS管P0的栅极和NMOS管N0的栅极相连。PMOS管P0的衬底由之前产生的浮源电位VDD_FLT偏置，NMOS管N0的衬底由之前产生的浮地电位VSS_FLT偏置，这样偏置后的PMOS管和NMOS管N0由于衬底偏置效应的存在，它们的阈值电压显著降低。在超低电源电压工作条件下，如1.2V，0.42V的最大输入低电压VIL可以使PMOS管P0顺利打开，而0.78V的最小输入高电压VIH，可以使NMOS管N0也顺利打开。 所以，带浮源电位VDD_FLT、浮地电位VSS_FLT连接偏置后的IO输入级对超低电源电压余度的要求显著降低，基于串行通信总线超低电源电压检测的IO设计得以实现。
实施例2
基于实施例1所述串行通信总线超低电源电压检测的IO设计电路，本实施例可以实现一种串行通信总线超低电源电压检测的IO设计方法，如图5所示，包括如下步骤：
S100，通过电源电压检测电路检测串行通信总线上PIN管脚的电压来调节低压差线性稳压器LDO输出的供电电压；具体地：
S110，由漏极开路MOS管、采样电阻R0、采样电阻Rx和采样电阻Rn组成的采样电路来对串行通信总线上PIN管脚的电压进行采样；
S120，采样电阻R0和采样电阻Rx之间的采样电压一输入比较器U1；比较器U1通过比较采样电压一与参考电压VREF1，向LDO数字控制模块输出控制信号sys_sup_sel1；采样电阻Rx和采样电阻Rn之间的采样电压2输入比较器U2；比较器U2通过比较采样电压二与参考电压VREF2，向LDO数字控制模块输出控制信号sys_sup_sel2；
S130，LDO数字控制模块根据控制信号sys_sup_sel1和控制信号sys_sup_sel2来调节低压差线性稳压器LDO输出的供电电压。
S200，低压差线性稳压器LDO向浮源浮地产生电路和IO输入级输出供电电压；
S300，浮源浮地产生电路根据供电电压产生浮源电位和浮地电位，并将产生的浮源电位和浮地电位输入IO输入级的MOS管的衬底来降低MOS管的阈值电压；具体包括三种方式：
方式一：
S311，由电流源I1和电阻R1组成的支路一以及由电流源I2和电阻R2组成的支路二；
S312，支路一中的电流源I1在电阻R1上产生浮源电位VDD_FLT输入IO输入级中PMOS管的衬底；
S313，支路二中的电流源I2在电阻R2上产生浮地电位VSS_FLT输入IO输入级中NMOS管的衬底。
方式二：
S321，由电流源I1和PMOS管P1组成的支路一以及由电流源I2和NMOS管N1组成的支路二；
S322，支路一中的电流源I1通过PMOS管P1产生浮源电位VDD_FLT输入IO输入级中PMOS管的衬底；
S323，支路二中的电流源I2通过NMOS管N1产生浮地电位VSS_FLT输入IO输入级中NMOS管的衬底。
方式三：
S331，由电流源I1和二极管D1组成的支路一以及由电流源I2和二极管D2组成的支路二；
S332，支路一中的电流源I1通过正向导通的二极管D1产生浮源电位VDD_FLT输入IO输入级中PMOS管的衬底；
S333，支路二中的电流源I2通过正向导通的二极管D2产生浮地电位VSS_FLT输入IO输入级中NMOS管的衬底。
S400，采用阈值电压降低后的MOS管来设计满足最大输入低电压 VIL和最小输入高电压VIH要求的IO电路。
本实施例的串行通信总线超低电源电压检测的IO设计方法中其他细节与实施例1一致，在此不再赘述。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种串行通信总线超低电源电压检测的IO设计电路，其特征在于，包括电源电压检测电路、低压差线性稳压器LDO、浮源浮地产生电路和IO输入级；
所述电源电压检测电路的检测端连接串行通信总线的PIN管脚；所述电源电压检测电路的控制端连接低压差线性稳压器LDO的控制端；
所述低压差线性稳压器LDO的输入端连接供电电源；所述低压差线性稳压器LDO的输出端连接浮源浮地产生电路和IO输入级的供电端；
所述浮源浮地产生电路的输出端连接所述IO输入级中PMOS管和NMOS管的衬底；
所述低压差线性稳压器LDO的输出端依次经PMOS管的源极和漏极以及NMOS管的漏极和源极后连接负电源VSS；PMOS管的栅极和NMOS管的栅极相连；PMOS管的衬底连接至所述浮源浮地产生电路产生的浮源电位VDD_FLT，NMOS管的衬底连接至所述浮源浮地产生电路产生的浮地电位VSS_FLT。
2.根据权利要求1所述的串行通信总线超低电源电压检测的IO设计电路，其特征在于，所述电源电压检测电路包括漏极开路MOS管、采样电阻R0、采样电阻Rx、采样电阻Rn、比较器U1、比较器U2、LDO数字控制模块；
漏极开路MOS管的漏极一方面通过一个上拉电阻连接电源VDD，另一方面连接串行通信总线的PIN管脚；漏极开路MOS管的源极接地；采样电阻R0的一端连接串行通信总线的PIN管脚，另一端依次经采样电阻Rx和采样电阻Rn接地；采样电阻R0和采样电阻Rx之间的电性连接点连接比较器U1的正输入端，比较器U1的负输入端用于输入参考电压VREF1；采样电阻Rx和采样电阻Rn之间的电性连接点连接比较器U2的正输入端，比较器U2的负输入端用于输入参考电压VREF2；比较器U1的输出端以及比较器U2的输出端均连接LDO数字控制模块的输入端；LDO数字控制模块的输出端连接低压差线性稳压器LDO。
3.根据权利要求2所述的串行通信总线超低电源电压检测的IO设计电路，其特征在于，所述浮源浮地产生电路包括电流源I1、电流源I2、电阻R1和电阻R2；
低压差线性稳压器LDO的输出端一方面依次电阻R1和电流源I1后连接负电源VSS，另一方面依次经电流源I2和电阻R2后连接负电源VSS；
电阻R1和电流源I1之间的电性连接点连接IO输入级中PMOS管的衬底；电阻R2和电流源I2之间的电性连接点连接IO输入级中NMOS管的衬底。
4.根据权利要求3所述的串行通信总线超低电源电压检测的IO设计电路，其特征在于，所述浮源浮地产生电路包括电流源I1、电流源I2、PMOS管P1和NMOS管N1；
低压差线性稳压器LDO的输出端一方面依次经PMOS管P1的源极和漏极以及电流源I1后连接负电源VSS，另一方面依次经电流源I2以及NMOS管N1的漏极和源极后连接负电源VSS；
PMOS管P1的栅极与漏极连接后再连接IO输入级中PMOS管的衬底；NMOS管N1的栅极与漏极连接后再连接IO输入级中NMOS管的衬底。
5.根据权利要求4所述的串行通信总线超低电源电压检测的IO设计电路，其特征在于，所述浮源浮地产生电路包括电流源I1、电流源I2、二极管D1和二极管D2；
低压差线性稳压器LDO的输出端一方面依次经二极管D1的正极和负极以及电流源I1后连接负电源VSS，另一方面依次经电流源I2以及二极管D2的正极和负极后连接负电源VSS；
二极管D1的负极与电流源I1之间的电性连接点连接IO输入级中PMOS管的衬底；二极管D2的正极与电流源I2之间的电性连接点连接IO输入级中NMOS管的衬底。
6.一种串行通信总线超低电源电压检测的IO设计方法，其特征在于，包括如下步骤：
通过电源电压检测电路检测串行通信总线上PIN管脚的电压来调节低压差线性稳压器LDO输出的供电电压；
低压差线性稳压器LDO向浮源浮地产生电路和IO输入级输出供电电压；
浮源浮地产生电路根据供电电压产生浮源电位和浮地电位，并将产生的浮源电位和浮地电位输入IO输入级的MOS管的衬底来降低MOS管的阈值电压；所述低压差线性稳压器LDO的输出端依次经PMOS管的源极和漏极以及NMOS管的漏极和源极后连接负电源VSS；PMOS管的栅极和NMOS管的栅极相连；PMOS管的衬底连接至所述浮源浮地产生电路产生的浮源电位VDD_FLT，NMOS管的衬底连接至所述浮源浮地产生电路产生的浮地电位VSS_FLT；
采用阈值电压降低后的MOS管来设计满足最大输入低电压 VIL和最小输入高电压VIH要求的IO电路。
7.根据权利要求6所述的串行通信总线超低电源电压检测的IO设计方法，其特征在于，所述通过电源电压检测电路检测串行通信总线上PIN管脚的电压来调节低压差线性稳压器输出的供电电压的方法包括：
由漏极开路MOS管、采样电阻R0、采样电阻Rx和采样电阻Rn组成的采样电路来对串行通信总线上PIN管脚的电压进行采样；
采样电阻R0和采样电阻Rx之间的采样电压一输入比较器U1；比较器U1通过比较采样电压一与参考电压VREF1，向LDO数字控制模块输出控制信号sys_sup_sel1；
采样电阻Rx和采样电阻Rn之间的采样电压2输入比较器U2；比较器U2通过比较采样电压二与参考电压VREF2，向LDO数字控制模块输出控制信号sys_sup_sel2；
LDO数字控制模块根据控制信号sys_sup_sel1和控制信号sys_sup_sel2来调节低压差线性稳压器LDO输出的供电电压。
8.根据权利要求7所述的串行通信总线超低电源电压检测的IO设计方法，其特征在于，所述浮源浮地产生电路根据供电电压产生浮源电位和浮地电位的方法包括：
由电流源I1和电阻R1组成的支路一以及由电流源I2和电阻R2组成的支路二；
支路一中的电流源I1在电阻R1上产生浮源电位VDD_FLT输入IO输入级中PMOS管的衬底；
支路二中的电流源I2在电阻R2上产生浮地电位VSS_FLT输入IO输入级中NMOS管的衬底。
9.根据权利要求7所述的串行通信总线超低电源电压检测的IO设计方法，其特征在于，所述浮源浮地产生电路根据供电电压产生浮源电位和浮地电位的方法包括：
由电流源I1和PMOS管P1组成的支路一以及由电流源I2和NMOS管N1组成的支路二；
支路一中的电流源I1通过PMOS管P1产生浮源电位VDD_FLT输入IO输入级中PMOS管的衬底；
支路二中的电流源I2通过NMOS管N1产生浮地电位VSS_FLT输入IO输入级中NMOS管的衬底。
10.根据权利要求7所述的串行通信总线超低电源电压检测的IO设计方法，其特征在于，所述浮源浮地产生电路根据供电电压产生浮源电位和浮地电位的方法包括：
由电流源I1和二极管D1组成的支路一以及由电流源I2和二极管D2组成的支路二；
支路一中的电流源I1通过正向导通的二极管D1产生浮源电位VDD_FLT输入IO输入级中PMOS管的衬底；
支路二中的电流源I2通过正向导通的二极管D2产生浮地电位VSS_FLT输入IO输入级中NMOS管的衬底。
CN202211119777.0A 2022-09-15 2022-09-15 串行通信总线超低电源电压检测的io设计电路及方法 Active CN115202425B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211119777.0A CN115202425B (zh) 2022-09-15 2022-09-15 串行通信总线超低电源电压检测的io设计电路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211119777.0A CN115202425B (zh) 2022-09-15 2022-09-15 串行通信总线超低电源电压检测的io设计电路及方法

Publications (2)

Publication Number Publication Date
CN115202425A CN115202425A (zh) 2022-10-18
CN115202425B true CN115202425B (zh) 2022-11-22

Family

ID=83571943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211119777.0A Active CN115202425B (zh) 2022-09-15 2022-09-15 串行通信总线超低电源电压检测的io设计电路及方法

Country Status (1)

Country Link
CN (1) CN115202425B (zh)

Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10214496A (ja) * 1997-01-31 1998-08-11 Hitachi Ltd 半導体集積回路及びマイクロコンピュータ
CN1414561A (zh) * 2001-10-26 2003-04-30 三菱电机株式会社 输出电路
JP2005339590A (ja) * 2004-05-24 2005-12-08 Matsushita Electric Ind Co Ltd 半導体集積回路
CN101026334A (zh) * 2006-02-22 2007-08-29 富士通株式会社 电源控制电路、电源设备及其控制方法
CN101451864A (zh) * 2008-12-22 2009-06-10 合肥工业大学 改进的低功耗两线制涡街流量计
CN101471654A (zh) * 2007-12-26 2009-07-01 埃克萨公司 用于单电压供电cmos的开漏输出缓冲器
JP2014220020A (ja) * 2013-04-30 2014-11-20 富士通株式会社 電子回路
CN104516391A (zh) * 2015-01-09 2015-04-15 中国科学技术大学 一种低功耗低温漂的cmos基准电压源
CN105788640A (zh) * 2015-01-14 2016-07-20 旺宏电子股份有限公司 存储器电路的集成电路及应用其的方法
US9792994B1 (en) * 2016-09-28 2017-10-17 Sandisk Technologies Llc Bulk modulation scheme to reduce I/O pin capacitance
CN107544605A (zh) * 2017-10-16 2018-01-05 佛山科学技术学院 一种数模混合多环路衬底动态偏置ldo电路
CN108322211A (zh) * 2017-01-18 2018-07-24 中芯国际集成电路制造(上海)有限公司 一种i/o接口电路输出状态的检测电路和电子系统
JP2018121089A (ja) * 2018-05-14 2018-08-02 ルネサスエレクトロニクス株式会社 半導体集積回路装置およびウェラブル装置
JP2019174976A (ja) * 2018-03-27 2019-10-10 エイブリック株式会社 ボルテージレギュレータ
US10910954B1 (en) * 2019-09-23 2021-02-02 Cypress Semiconductor Corporation Power saving technique in detach condition for USB-power delivery with integrated synchronous recitifier controller
CN113341780A (zh) * 2020-02-14 2021-09-03 硅实验室股份有限公司 用于诸如微控制器之类的低成本集成电路的模式选择电路
CN113381591A (zh) * 2021-07-22 2021-09-10 上海川土微电子有限公司 一种防反向高压的高侧开关驱动电路
CN113892109A (zh) * 2019-06-21 2022-01-04 株式会社半导体能源研究所 半导体装置及电子设备
CN114384354A (zh) * 2021-12-15 2022-04-22 成都市易冲半导体有限公司 硬件实现的串行通讯高动态范围波特率识别方法及电路
WO2022109999A1 (zh) * 2020-11-27 2022-06-02 敦泰电子（深圳）有限公司 一种电容式指纹识别系统及电子设备及指纹识别方法
CN114578889A (zh) * 2022-03-08 2022-06-03 安徽传矽微电子有限公司 一种可控的低功耗cmos参考源及其模块和芯片

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010091218A1 (en) * 2009-02-06 2010-08-12 Arizona Board Of Regents For And On Behalf Of Arizona State University Four-terminal soi mesfet based low dropout regulator
US20120206188A1 (en) * 2011-02-14 2012-08-16 California Institute Of Technology Systems and methods for dynamic mosfet body biasing for low power, fast response vlsi applications
JP5867012B2 (ja) * 2011-11-24 2016-02-24 株式会社ソシオネクスト 定電圧回路
CN110007124B (zh) * 2019-03-29 2021-01-26 成都市易冲半导体有限公司 一种高线性度的自举电压检测电路及其检测方法
CN112068627B (zh) * 2020-09-11 2021-04-09 杭州万高科技股份有限公司 一种电压输出调节模块

Patent Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10214496A (ja) * 1997-01-31 1998-08-11 Hitachi Ltd 半導体集積回路及びマイクロコンピュータ
CN1414561A (zh) * 2001-10-26 2003-04-30 三菱电机株式会社 输出电路
JP2005339590A (ja) * 2004-05-24 2005-12-08 Matsushita Electric Ind Co Ltd 半導体集積回路
CN101026334A (zh) * 2006-02-22 2007-08-29 富士通株式会社 电源控制电路、电源设备及其控制方法
CN101471654A (zh) * 2007-12-26 2009-07-01 埃克萨公司 用于单电压供电cmos的开漏输出缓冲器
CN101451864A (zh) * 2008-12-22 2009-06-10 合肥工业大学 改进的低功耗两线制涡街流量计
JP2014220020A (ja) * 2013-04-30 2014-11-20 富士通株式会社 電子回路
CN104516391A (zh) * 2015-01-09 2015-04-15 中国科学技术大学 一种低功耗低温漂的cmos基准电压源
CN105788640A (zh) * 2015-01-14 2016-07-20 旺宏电子股份有限公司 存储器电路的集成电路及应用其的方法
US9792994B1 (en) * 2016-09-28 2017-10-17 Sandisk Technologies Llc Bulk modulation scheme to reduce I/O pin capacitance
CN108322211A (zh) * 2017-01-18 2018-07-24 中芯国际集成电路制造(上海)有限公司 一种i/o接口电路输出状态的检测电路和电子系统
CN107544605A (zh) * 2017-10-16 2018-01-05 佛山科学技术学院 一种数模混合多环路衬底动态偏置ldo电路
JP2019174976A (ja) * 2018-03-27 2019-10-10 エイブリック株式会社 ボルテージレギュレータ
JP2018121089A (ja) * 2018-05-14 2018-08-02 ルネサスエレクトロニクス株式会社 半導体集積回路装置およびウェラブル装置
CN113892109A (zh) * 2019-06-21 2022-01-04 株式会社半导体能源研究所 半导体装置及电子设备
US10910954B1 (en) * 2019-09-23 2021-02-02 Cypress Semiconductor Corporation Power saving technique in detach condition for USB-power delivery with integrated synchronous recitifier controller
CN113341780A (zh) * 2020-02-14 2021-09-03 硅实验室股份有限公司 用于诸如微控制器之类的低成本集成电路的模式选择电路
WO2022109999A1 (zh) * 2020-11-27 2022-06-02 敦泰电子（深圳）有限公司 一种电容式指纹识别系统及电子设备及指纹识别方法
CN113381591A (zh) * 2021-07-22 2021-09-10 上海川土微电子有限公司 一种防反向高压的高侧开关驱动电路
CN114384354A (zh) * 2021-12-15 2022-04-22 成都市易冲半导体有限公司 硬件实现的串行通讯高动态范围波特率识别方法及电路
CN114578889A (zh) * 2022-03-08 2022-06-03 安徽传矽微电子有限公司 一种可控的低功耗cmos参考源及其模块和芯片

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
一种基于衬底驱动的亚1V轨至轨运放设计;朱冬勇 等;《电子器件》;20080831;第31卷(第4期);1147-1154 *
一种转换时间可范围控制的MLVDS驱动器;曹成成 等;《计算机工程与应用》;20161231;45-49 *

Also Published As

Publication number Publication date
CN115202425A (zh) 2022-10-18

Similar Documents

Publication Publication Date Title
EP1832951A2 (en) Latch-up prevention circuitry for integrated circuits with transistor body biasing
US7353124B2 (en) Device and method for voltage regulator with low standby current
CN108594925A (zh) 为多开关电路提供电压的电路和方法
US20160061905A1 (en) Semiconductor device, battery monitoring system, and method for activating semiconductor device
CN103269217B (zh) 输出缓冲器
CN115202425B (zh) 串行通信总线超低电源电压检测的io设计电路及方法
CN105577165B (zh) 一种io接口电平转换电路及io接口电平转换方法
US12057829B2 (en) Bias current receiver with selective coupling circuit
EP1673863B1 (en) Bus hold circuit with power-down and over-voltage tolerance
EP3301606A1 (en) A bandgap with system sleep mode
CN112019208A (zh) 一种跨电源域电路及信号处理方法
CN111953330A (zh) 一种与温度无关的低功耗上电复位电路
Sim et al. A 1-Gb/s bidirectional I/O buffer using the current-mode scheme
US20240056079A1 (en) Interface circuit
US6885215B1 (en) Voltage detector circuit with a programmable threshold point
US10025749B2 (en) Tracking circuit and method
JP2007318655A (ja) 半導体集積回路装置
US9767861B2 (en) Regulated voltage supply with low power consumption and small chip area
CN114498572A (zh) 一种cmos工艺兼容的接口芯片掉电保护电路及方法
JP2017169029A (ja) レベルシフト回路、電子機器および集積回路
CN113515159A (zh) 一种自适应低功耗高压保持系统及应用
CN113054620A (zh) 一种低功耗芯片的欠压保护电路
EP4042258A1 (en) Electronic system for generating multiple power supply output voltages with one regulation loop
CN114978126B (zh) 电压比较电路及电子设备
US20010026189A1 (en) Intermediate voltage control circuit having reduced power consumption five

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant