CN113892109A - 半导体装置及电子设备 - Google Patents

半导体装置及电子设备 Download PDF

Info

Publication number
CN113892109A
CN113892109A CN202080038792.5A CN202080038792A CN113892109A CN 113892109 A CN113892109 A CN 113892109A CN 202080038792 A CN202080038792 A CN 202080038792A CN 113892109 A CN113892109 A CN 113892109A
Authority
CN
China
Prior art keywords
transistor
wiring
circuit
current
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080038792.5A
Other languages
English (en)
Inventor
黑川义元
上妻宗广
青木健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN113892109A publication Critical patent/CN113892109A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N33/00—Investigating or analysing materials by specific methods not covered by groups G01N1/00 - G01N31/00
    • G01N33/0001—Investigating or analysing materials by specific methods not covered by groups G01N1/00 - G01N31/00 by organoleptic means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01V—GEOPHYSICS; GRAVITATIONAL MEASUREMENTS; DETECTING MASSES OR OBJECTS; TAGS
    • G01V3/00—Electric or magnetic prospecting or detecting; Measuring magnetic field characteristics of the earth, e.g. declination, deviation
    • G01V3/02—Electric or magnetic prospecting or detecting; Measuring magnetic field characteristics of the earth, e.g. declination, deviation operating with propagation of electric current
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/48—Analogue computers for specific processes, systems or devices, e.g. simulators
    • G06G7/60—Analogue computers for specific processes, systems or devices, e.g. simulators for living beings, e.g. their nervous systems ; for problems in the medical field
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Abstract

提供一种功耗低且具有耐高温性高的半导体装置。本发明是包括第一电路、第二电路、第一单元、第二单元、第一布线以及第二布线的半导体装置。第一单元包括第一晶体管，第二单元包括第二晶体管。第一晶体管、第二晶体管在亚阈值区域中工作。第一单元通过第一布线与第一电路电连接，第一单元通过第二布线与第二电路电连接，第二单元通过第二布线与第二电路电连接。第一单元将流过第一晶体管的电流编程为第一电流，第二单元将流过第二晶体管的电流编程为第二电流。此时，对应于第二电流的电位从第二布线输入到第一单元。接着，通过从第二电路使第三电流流过来改变第二布线的电位，第一单元输出对应于该电位的变化量和第一电流的第四电流。

Description

半导体装置及电子设备
技术领域
本发明的一个方式涉及一种半导体装置及电子设备。
本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的技术领域涉及一种物体、驱动方法或制造方法。此外，本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(composition of matter)。因此，具体而言，作为本说明书所公开的本发明的一个方式的技术领域的例子可以举出半导体装置、显示装置、液晶显示装置、发光装置、蓄电装置、摄像装置、存储装置、信号处理装置、传感器、处理器、电子设备、系统、它们的驱动方法、它们的制造方法或它们的检查方法。
背景技术
现在，以人脑结构为模型的集成电路的开发日益火热。该集成电路组装有作为脑子结构的电子电路且包括相当于人脑的“神经元”及“神经突触”的电路。因此，有时将上述集成电路称为“神经形性(neuro-morphic)”、“脑子形性(brain-morphic)”或“脑子激发(brain-inspire)”。该集成电路具有非诺依曼型体系结构，与随着处理速度的增加功耗也变高的诺依曼型体系结构相比，可以期待以极低功耗进行并列处理。
包括“神经元”及“神经突触”的模仿神经网络的数据处理模型被称为人工神经网络(ANN)。通过利用人工神经网络，甚至可以以与人等同或者超过人的精度进行推断。在人工神经网络中，主要进行神经元输出的权重之和的运算，即积和运算。
非专利文献1提出了一种使用非易失性存储元件的积和运算电路。在该积和运算电路中，各存储元件中利用在沟道形成区域中包含硅的晶体管的亚阈值区域中的工作，输出与对应于储存在各存储元件中的乘数的数据和对应于被乘数的输入数据之乘法对应的电流。另外，利用各列的存储元件所输出的电流之和取得与积和运算对应的数据。因为该积和运算电路包括存储元件，所以可以不需要在乘法和加法中从外部存储器读出和写入数据。因此，可以减少起因于读出和写入等的数据传送次数，可期待降低功耗。
[先行技术文献]
[非专利文献]
[非专利文献1]X.Guo et al.，“Fast，Energy-Efficient，Robust，andReproducible Mixed-Signal Neuromorphic Classifier Based on Embedded NOR FlashMemory Technology”IEDM2017，pp.151-154.
发明内容
发明所要解决的技术问题
在沟道形成区域中包含硅的晶体管的晶体管特性或场效应迁移率等根据温度变化而容易发生变化。尤其是，当将积和运算电路等形成为集成电路时，因驱动时的发热而集成电路的温度提升，集成电路中的晶体管的特性发生变化，有时不能进行准确的运算。
在使用数字电路执行积和运算的情况下，使用数字乘法电路执行作为乘数的数字数据(乘数数据)与作为被乘数的数字数据(被乘数数据)相乘的运算。然后，使用数字加法电路执行通过该乘法得到的数字数据(积数据)的加法运算，以取得作为该积和运算的结果的数字数据(积和数据)。作为数字乘法电路及数字加法电路的规格，优选能够处理多位运算。但是，在此情况下，需要增大数字乘法电路及数字加法电路的电路规模，有时电路面积变大，且功耗也变大。
另外，通过组合进行神经网络的运算的运算电路与传感器，有时可以使电子设备等识别各种信息。例如，通过将光传感器(例如，光电二极管等)作为传感器与该运算电路组合，可以利用由光传感器取得的图像数据进行人脸识别、图像识别等模式识别。另外，例如，通过将声音传感器作为传感器与该运算电路组合，可以利用由声音传感器得到的声音数据进行声纹识别、异常声音等的检测等。如上所述，通过组合光传感器与该运算电路，有时可以构成与人类的“视觉”对应的电子设备、系统等。另外，通过组合声音传感器与该运算电路，有时可以构成与人类的“听觉”对应的电子设备、系统等。
大部分的嗅觉传感器是只检测出特定气味成分的，诸如气体泄漏检测等。作为空气中的气味成分例如可以举出细菌、病毒、生物气溶胶、危险有害物质等，由一个嗅觉传感器检测出这些气味成分并进行分类是困难的。这是因为：构成气味的分子有40万种以上，其中的几百至几千个分子组合而构成一个气味，因此为了判断一个气味需要准确把握该分子的组合(种类、比例等)。就是说，为了由一个嗅觉传感器准确判定出空气中的气味，需要设置很多用来检测出气味分子的检测元件，嗅觉传感器本身有可能变大。
另外，作为气味成分的检测元件例如提出了使用敏感膜的元件等。该敏感膜具有因气味分子的附着而伸缩的性质。通过将该敏感膜形成在应变片上，可以将气味分子附着于该敏感膜时的伸缩作为应变转换为电信号，因此可以将形成在应变片上的敏感膜用作嗅觉传感器的气味分子的检测元件。但是，该电信号很微弱，因此例如需要放大电路、模拟数字转换电路等，检测元件的外围电路有可能变大。因此，嗅觉传感器的小型化及低功耗化被视为困难。
另外，工业机械手(有时被称为机械臂)具备触觉传感器等。为了用机械手确实地执行抓持物体工作，需要不仅控制机械手的手部和物体的点接触的有无而且控制施加力量的方向、力量大小、接触面积等。另外，医生在按诊时需要辨别肿块硬度的微妙的差异或大小。在这些用途中，需要能够精密检测出面内的压力分布的触觉传感器。
作为一个例子，触觉传感器包括能够检测出点压力的压力传感器紧密地排列而成的电路。另外，作为该压力传感器的结构提出有利用应变片的结构。就是说，与嗅觉传感器同样，该压力传感器将因压力而产生的应变片的伸缩转换为电信号并输出电信号。注意，该电信号很微弱，因此例如需要放大电路、模拟数字转换电路等，检测元件的外围电路有可能变大。因此，触觉传感器的小型化及低功耗化被视为困难。
另外，为了客观地判定食品和饮料或者内服药物(在本说明书等中，将这些称为被评价物质)等的味道，设置有味觉传感器的判定味道装置的开发正在进行中。味觉传感器例如包括安装有将类脂体溶解于聚氯乙烯而成的类脂膜的检测电极以及参考电极。在构成被评价物质的呈味成分附着于该检测电极时，与参考电极之间产生电位差。作为决定味道的要素有甜味、苦味、酸味、鲜味和咸味的五味、以及刺激痛觉的辣味和涩味等，通过利用对应各味道的味觉传感器，可以检测出各味觉传感器中的电位差。此时，该味觉传感器可以输出对应于该电位差的电信号，通过分析该电位差或该电信号可以判定味道差别。
但是，例如，甜味的呈味成分有多种，诸如蔗糖、葡萄糖、果糖、低聚糖、木糖醇、山梨糖醇、人工甜味剂等，由一个味觉传感器进行这些呈味成分的定量判定是困难的。就是说，光是甜味的判定就需要多个味觉传感器。苦味、酸味、鲜味、咸味也同样，根据呈味成分的种类需要准备多个味觉传感器。
另外，与嗅觉传感器、压力传感器同样，该味觉传感器所输出的电信号也很微弱，因此例如需要使用放大电路、模拟数字转换电路等。因此，包括味觉传感器的设备的小型化及低功耗化被视为困难。
注意，刺激痛觉的辣味、涩味等不是通过味觉神经感觉到的味道，但是，在本说明书等中，为了方便起见将判定辣味、涩味等的传感器也称为味觉传感器。
本发明的一个方式的目的之一是提供一种能够进行积和运算的半导体装置。此外，本发明的一个方式的目的之一是提供一种功耗低的半导体装置。此外，本发明的一个方式的目的之一是提供一种缩小了电路面积的半导体装置。此外，本发明的一个方式的目的之一是提供一种抑制热所导致的工作能力下降的半导体装置。
此外，本发明的一个方式的目的之一是提供一种新颖的半导体装置等。此外，本发明的一个方式的目的之一是提供一种包括上述半导体装置的电子设备。
此外，本发明的一个方式的目的之一是提供一种能够检测出各种气味分子的嗅觉传感器。此外，本发明的一个方式的目的之一是提供一种功耗低的嗅觉传感器。此外，本发明的一个方式的目的之一是提供一种缩小了电路面积的嗅觉传感器。
此外，本发明的一个方式的目的之一是提供一种能够检测出各种面内的压力分布的压力传感器。此外，本发明的一个方式的目的之一是提供一种功耗低的压力传感器。此外，本发明的一个方式的目的之一是提供一种缩小了电路面积的压力传感器。
此外，本发明的一个方式的目的之一是提供一种能够判定包含多种呈味成分的物质的味道的味觉传感器。此外，本发明的一个方式的目的之一是提供一种功耗低的味觉传感器。此外，本发明的一个方式的目的之一是提供一种缩小了电路面积的味觉传感器。
注意，本发明的一个方式的目的不局限于上述目的。上述目的并不妨碍其他目的的存在。其他目的是指将在下面的记载中描述的上述以外的目的。本领域技术人员可以从说明书或附图等的记载中导出并适当抽出上述以外的目的。本发明的一个方式实现上述目的及其他目的中的至少一个目的。此外，本发明的一个方式不一定需要实现所有的上述目的及其他目的。
解决技术问题的手段
(1)
本发明的一个方式是一种包括第一电路、第二电路、第一单元、第二单元、第一布线以及第二布线的半导体装置。第一单元包括第一晶体管，第二单元包括第二晶体管。第一单元通过第一布线与第一电路电连接，第一单元通过第二布线与第二电路电连接，第二单元通过第二布线与第二电路电连接。第一电路具有使第一电流从第一电路通过第一布线流到第一单元的功能，第二电路具有使第二电流从第二电路通过第二布线流到第二单元的功能以及从第二电路通过第二布线对第一单元和第二单元供应对应于第二电流的第一电位的功能。第一单元具有将流过第一晶体管的第一端子和第二端子间的电流设定为第一电流的功能，第二单元具有将流过第二晶体管的第一端子和第二端子间的电流设定为第二电流的功能。第二电路具有使流过第二布线的第二电流变为第三电流来使供应到第一单元和第二单元的第一电位变为第二电位的功能。第一单元具有使流过第一晶体管的第一端子和第二端子间的第一电流变为对应于第一电位和第二电位之差的第四电流的功能。第一电流及第四电流之量都是第一晶体管在亚阈值区域中工作时流过的电流量，第二电流及第三电流之量都是第二晶体管在亚阈值区域中工作时流过的电流量。
(2)
此外，本发明的一个方式是一种具有上述(1)的结构的半导体装置，其中第一晶体管和第二晶体管各自可以在沟道形成区域中包含金属氧化物。
(3)
此外，本发明的一个方式是一种包括第一电路、第二电路、第一单元、第二单元、第一布线以及第二布线的半导体装置。第一单元包括第一晶体管、第三晶体管以及第一电容器，第二单元包括第二晶体管、第四晶体管以及第二电容器。第一电路与第一布线电连接，第二电路与第二布线电连接。另外，第三晶体管的第一端子与第一晶体管的第一端子及第一布线电连接，第三晶体管的第二端子与第一晶体管的栅极及第一电容器的第一端子电连接，第一电容器的第二端子与第二布线电连接。另外，第四晶体管的第一端子与第二晶体管的第一端子及第二布线电连接，第四晶体管的第二端子与第二晶体管的栅极及第二电容器的第一端子电连接，第二电容器的第二端子与第二布线电连接。第一电路具有使第一电流从第一电路通过第一布线流到第一晶体管的第一端子的功能。第二电路具有使第二电流从第二电路通过第二布线流到第二晶体管的第一端子的功能以及从第二电路通过第二布线对第一电容器的第二端子和第二电容器的第二端子供应对应于第二电流的第一电位的功能。第一单元具有设定流过第一晶体管的第一端子和第二端子间的第一电流的功能，第二单元具有设定流过第二晶体管的第一端子和第二端子间的第二电流的功能。第二电路具有使流过第二布线的第二电流变为第三电流来使供应到第一电容器的第二端子和第二电容器的第二端子的第一电位变为第二电位的功能。第一单元具有使流过第一晶体管的第一端子和第二端子间的第一电流变为对应于第一电位和第二电位之差的第四电流且使其流过的功能。第一电流及第四电流之量都是第一晶体管在亚阈值区域中工作时流过的电流量，第二电流及第三电流之量都是第二晶体管在亚阈值区域中工作时流过的电流量。
(4)
此外，本发明的一个方式是一种具有上述(3)的结构的半导体装置，其中第一至第四晶体管各自可以在沟道形成区域中包含金属氧化物。
(5)
此外，本发明的一个方式是一种具有上述(1)至(4)中的任一个结构的半导体装置，其中第一电路可以包括第五晶体管及第六晶体管。优选的是，第六晶体管包括第一栅极及第二栅极，第五晶体管的第一端子与第一布线电连接，第五晶体管的第二端子与第六晶体管的第一端子、第六晶体管的第一栅极及第六晶体管的第二栅极电连接。
(6)
此外，本发明的一个方式是一种具有上述(5)的结构的半导体装置，其中第五晶体管和第六晶体管各自可以在沟道形成区域中包含金属氧化物。
(7)
此外，本发明的一个方式是一种具有上述(1)至(6)中的任一个结构的半导体装置，其中优选的是，第二电路包括第七晶体管及第八晶体管，第八晶体管包括第三栅极及第四栅极，第七晶体管的第一端子与第二布线电连接，第七晶体管的第二端子与第八晶体管的第一端子、第八晶体管的第三栅极及第八晶体管的第四栅极电连接。
(8)
此外，本发明的一个方式是一种具有上述(7)的结构的半导体装置，其中第七晶体管和第八晶体管各自可以在沟道形成区域中包含金属氧化物。
(9)
此外，本发明的一个方式是一种具有上述(1)至(6)中的任一个结构的半导体装置，其中第二电路也可以包括光传感器。光传感器与第二布线电连接。另外，光传感器具有通过第一感测使第二电流从光传感器流到第二布线的功能以及通过第二感测使第二电流之量变为第三电流之量的功能。
(10)
此外，本发明的一个方式是一种具有上述(1)至(6)中的任一个结构的半导体装置，其中第二电路也可以包括传感器。传感器与第二布线电连接。尤其是，传感器具有检测出气味成分的功能、以及在没有检测出气味成分时使第二电流从传感器流到第二布线且在检测出气味成分时使第二电流之量变为第三电流之量的功能。
(11)
此外，本发明的一个方式是一种具有上述(1)至(6)中的任一个结构的半导体装置，其中第二电路也可以包括传感器。传感器与第二布线电连接。尤其是，传感器具有检测出物体接触的功能、以及在没有检测出物体接触时使第二电流从传感器流到第二布线且在检测出物体接触时使第二电流之量变为第三电流之量的功能。
(12)
此外，本发明的一个方式是具有上述(1)至(6)中的任一个结构的半导体装置，其中第二电路也可以包括传感器。传感器与第二布线电连接。尤其是，传感器具有检测出呈味成分的功能、以及在没有检测出呈味成分时使第二电流从传感器流到第二布线且在检测出呈味成分时使第二电流之量变为第三电流之量的功能。
(13)
此外，本发明的一个方式是一种包括上述(1)至(12)中的任一个半导体装置以及框体。半导体装置具有进行积和运算的功能。
在本说明书等中，半导体装置是指利用半导体特性的装置以及包括半导体元件(晶体管、二极管、光电二极管等)的电路及包括该电路的装置等。此外，半导体装置是指能够利用半导体特性而发挥作用的所有装置。例如，作为半导体装置的例子，有集成电路、具备集成电路的芯片、封装中容纳有芯片的电子构件。此外，存储装置、显示装置、发光装置、照明装置以及电子设备等本身是半导体装置，或者有时包括半导体装置。
此外，在本说明书等中，当记载为“X与Y连接”时，表示在本说明书等中公开了如下情况：X与Y电连接的情况；X与Y在功能上连接的情况；以及X与Y直接连接的情况。因此，不局限于附图或文中所示的连接关系，例如其他的连接关系也在附图或文中所记载的范围内记载。X和Y都是对象物(例如，装置、元件、电路、布线、电极、端子、导电膜、层等)。
作为X和Y电连接的情况的一个例子，可以在X和Y之间连接一个以上的能够电连接X和Y的元件(例如开关、晶体管、电容器、电感器、电阻元件、二极管、显示器件、发光器件、负载等)。此外，开关具有控制开启或关闭的功能。换言之，通过使开关处于导通状态(开启状态)或非导通状态(关闭状态)来控制是否使电流流过。
作为X与Y在功能上连接的情况的一个例子，例如可以在X与Y之间连接有一个以上的能够在功能上连接X与Y的电路(例如，逻辑电路(反相器、NAND电路、NOR电路等)、信号转换电路(数字模拟转换电路、模拟数字转换电路、伽马校正电路等)、电位电平转换电路(电源电路(升压电路、降压电路等)、改变信号的电位电平的电平转移电路等)、电压源、电流源、切换电路、放大电路(能够增大信号振幅或电流量等的电路、运算放大器、差分放大电路、源极跟随电路、缓冲电路等)、信号产生电路、存储电路、控制电路等)。注意，例如，即使在X与Y之间夹有其他电路，当从X输出的信号传送到Y时，就可以说X与Y在功能上是连接着的。
此外，当明确地记载为“X与Y电连接”时，包括如下情况：X与Y电连接的情况(换言之，以中间夹有其他元件或其他电路的方式连接X与Y的情况)；以及X与Y直接连接的情况(换言之，以中间不夹有其他元件或其他电路的方式连接X与Y的情况)。
例如，可以表现为“X、Y、晶体管的源极(或第一端子等)与晶体管的漏极(或第二端子等)互相电连接，X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)与Y依次电连接”。或者，可以表现为“晶体管的源极(或第一端子等)与X电连接，晶体管的漏极(或第二端子等)与Y电连接，X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)与Y依次电连接”。或者，可以表达为“X通过晶体管的源极(或第一端子等)及晶体管的漏极(或第二端子等)与Y电连接，X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)、Y依次设置为相互连接”。通过使用与这种例子同样的表达方法规定电路结构中的连接顺序，可以区分晶体管的源极(或第一端子等)与漏极(或第二端子等)而决定技术范围。注意，这种表达方法是一个例子，不局限于上述表达方法。在此，X和Y为对象物(例如，装置、元件、电路、布线、电极、端子、导电膜、层等)。
此外，即使在电路图上独立的构成要素彼此电连接，也有时一个构成要素兼有多个构成要素的功能。例如，在布线的一部分用作电极时，一个导电膜兼有布线和电极的两个构成要素的功能。因此，本说明书中的“电连接”的范畴内还包括这种一个导电膜兼有多个构成要素的功能的情况。
在本说明书等中，“电阻元件”例如包括具有高于0Ω的电阻值的电路元件、布线等。因此，在本说明书等中，“电阻元件”包括具有电阻值的布线、电流流过源极和漏极之间的晶体管、二极管、线圈等。因此，“电阻元件”也可以称为“电阻”、“负载”、“具有电阻值的区域”等，与此相反，“电阻”、“负载”、“具有电阻值的区域”也可以称为“电阻元件”等。电阻值例如优选为1mΩ以上且10Ω以下，更优选为5mΩ以上且5Ω以下，进一步优选为10mΩ以上且1Ω以下。此外，例如也可以为1Ω以上且1×109Ω以下。
在本说明书等中，“电容器”可以是指具有高于0F的静电电容值的电路元件、具有静电电容值的布线的区域、寄生电容、晶体管的栅极电容等。因此，在本说明书等中，“电容器”除包括具有一对电极及在该电极之间的介电体的电路元件外还包括产生在布线和布线之间的寄生电容、产生在晶体管的源极和漏极中的一个与栅极之间栅极电容等。“电容器”、“寄生电容”、“栅极电容”等也可以称为“电容”等，与此相反，“电容”也可以称为“电容器”、“寄生电容”、“栅极电容”等。另外，“电容”的“一对电极”也可以称为“一对导电体”、“一对导电区域”、“一对区域”等。静电电容值例如可以为0.05fF以上且10pF以下。此外，例如，还可以为1pF以上且10μF以下。
在本说明书等中，晶体管包括栅极、源极以及漏极这三个端子。栅极用作控制晶体管的导通状态的控制端子。用作源极或漏极的两个端子是晶体管的输入输出端子。根据晶体管的导电型(n沟道型、p沟道型)及对晶体管的三个端子施加的电位的高低，两个输入输出端子中的一方用作源极而另一方用作漏极。因此，在本说明书等中，源极和漏极可以相互调换。在本说明书等中，在说明晶体管的连接关系时，使用“源极和漏极中的一个”(或者，第一电极或第一端子)、“源极和漏极中的另一个”(或者，第二电极或第二端子)的表述。此外，根据晶体管的结构，有时除了上述三个端子以外还包括背栅极。在此情况下，在本说明书等中，有时将晶体管的栅极和背栅极中的一个称为第一栅极，将晶体管的栅极和背栅极的另一个称为第二栅极。并且，在一个晶体管中，有时可以将“栅极”与“背栅极”相互调换。此外，在晶体管包括三个以上的栅极时，在本说明书等中，有时将各栅极称为第一栅极、第二栅极、第三栅极等。
此外，在本说明书等中，节点也可以根据电路结构或器件结构等称为端子、布线、电极、导电层、导电体或杂质区域等。此外，端子、布线等也可以称为节点。
此外，在本说明书等中，可以适当地调换“电压”和“电位”。“电压”是指与基准电位之间的电位差，例如在基准电位为地电位(接地电位)时，也可以将“电压”称为“电位”。地电位不一定意味着0V。此外，电位是相对性的，根据基准电位的变化而供应到布线的电位、施加到电路等的电位、从电路等输出的电位等也产生变化。
此外，在本说明书等中，“高电平电位”、“低电平电位”不意味着特定的电位。例如，在两个布线都被记为“用作供应高电平电位的布线”的情况下，两个布线所供应的高电平电位也可以互不相同。同样，在两个布线都被记为“用作供应低电平电位的布线”的情况下，两个布线所供应的低电平电位也可以互不相同。
“电流”是指电荷的移动现象(导电)，例如，“发生正带电体的导电”的记载可以替换为“在与其相反方向上发生负带电体的导电”的记载。因此，在本说明书等中，在没有特别的说明的情况下，“电流”是指载流子移动时的电荷的移动现象(导电)。在此，作为载流子可以举出电子、空穴、阴离子、阳离子、络离子等，载流子根据电流流过的系统(例如，半导体、金属、电解液、真空中等)不同。此外，布线等中的“电流的方向”是带正电的载流子移动的方向，以正电流量记载。换言之，带负电的载流子移动的方向与电流方向相反，以负电流量记载。因此，在本说明书等中，在没有特别的说明的情况下，关于电流的正负(或电流的方向)，“电流从元件A向元件B流过”等记载可以替换为“电流从元件B向元件A流过”等记载。此外，“对元件A输入电流”等记载可以替换为“从元件A输出电流”等记载。
此外，在本说明书等中，“第一”、“第二”、“第三”等序数词是为了避免构成要素的混淆而附加上的。因此，该序数词不限制构成要素的个数。此外，该序数词不限制构成要素的顺序。例如，本说明书等的实施方式之一中附有“第一”的构成要素在其他的实施方式或权利要求书中有可能为附有“第二”的构成要素。此外，例如，在本说明书等中，一个实施方式中的“第一”所指的构成要素有可能在其他实施方式或权利要求书的范围中被省略。
在本说明书中，为了方便起见，有时使用“上”、“下”等表示配置的词句以参照附图说明构成要素的位置关系。此外，构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于说明书等中所说明的词句，根据情况可以适当地换词句。例如，在“位于导电体的顶面的绝缘体”的表述中，通过将所示的附图的方向旋转180度，也可以称为“位于导电体的下面的绝缘体”。
此外，“上”或“下”这样的术语不局限于构成要素的位置关系为“正上”或“正下”且直接接触的情况。例如，如果是“绝缘层A上的电极B”的表述，则不一定必须在绝缘层A上直接接触地形成有电极B，也可以包括在绝缘层A与电极B之间包括其他构成要素的情况。
此外，在本说明书等中，根据状况，可以互相调换“膜”和“层”等词句。例如，有时可以将“导电层”调换为“导电膜”。此外，有时可以将“绝缘膜”变换为“绝缘层”。此外，根据情况或状态，可以使用其他词句代替“膜”和“层”等词句。例如，有时可以将“导电层”或“导电膜”变换为“导电体”。此外，例如有时可以将“绝缘层”或“绝缘膜”变换为“绝缘体”。
注意，在本说明书等中，“电极”、“布线”、“端子”等词句不在功能上限定其构成要素。例如，有时将“电极”用作“布线”的一部分，反之亦然。再者，“电极”或“布线”还包括多个“电极”或“布线”被形成为一体的情况等。此外，例如，有时将“端子”用作“布线”或“电极”的一部分，反之亦然。再者，“端子”的词句包括多个“电极”、“布线”、“端子”等被形成为一体的情况等。因此，例如，“电极”可以为“布线”或“端子”的一部分，例如，“端子”可以为“布线”或“电极”的一部分。此外，“电极”、“布线”、“端子”等的词句有时置换为“区域”等词句。
在本说明书等中，根据情况或状态，可以互相调换“布线”、“信号线”及“电源线”等词句。例如，有时可以将“布线”变换为“信号线”。此外，例如有时可以将“布线”变换为“电源线”。反之亦然，有时可以将“信号线”或“电源线”变换为“布线”。有时可以将“电源线”等词句变换为“信号线”等词句。反之亦然，有时可以将“信号线”等词句变换为“电源线”等词句。此外，根据情况或状态，可以将施加到布线的“电位”等词句变换为“信号”等词句。反之亦然，有时可以将“信号”等词句变换为“电位”等词句。
在本说明书等中，半导体的杂质是指构成半导体层的主要成分之外的物质。例如，浓度低于0.1atomic％的元素是杂质。当包含杂质时，例如，半导体中的缺陷态密度有可能增高，载流子迁移率有可能降低或结晶性有可能降低。在半导体是氧化物半导体时，作为改变半导体特性的杂质，例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素或主要成分之外的过渡金属等，尤其是，例如有氢(也包含水)、锂、钠、硅、硼、磷、碳、氮等。具体而言，当半导体是硅层时，作为改变半导体特性的杂质，例如有第1族元素、第2族元素、第13族元素、第15族元素(注意，不包含氧、氢)等。
在本说明书等中，开关是指具有通过变为导通状态(开启状态)或非导通状态(关闭状态)来控制是否使电流流过的功能的元件。或者，开关是指具有选择并切换电流路径的功能的元件。作为开关的一个例子，可以使用电开关或机械开关等。换而言之，开关只要可以控制电流，就不局限于特定的元件。
电开关的例子包括晶体管(例如双极晶体管、MOS晶体管等)、二极管(例如PN二极管、PIN二极管、肖特基二极管、MIM(金属-绝缘体-金属)二极管、MIS(金属-绝缘体-半导体)二极管或者二极管连接的晶体管)或者组合这些元件的逻辑电路等。当作为开关使用晶体管时，晶体管的“导通状态”是指晶体管的源电极与漏电极在电性上短路的状态。此外，晶体管的“非导通状态”是指晶体管的源电极与漏电极在电性上断开的状态。当将晶体管仅用作开关时，对晶体管的极性(导电型)没有特别的限制。
作为机械开关的例子，可以举出利用MEMS(微电子机械系统)技术的开关。该开关具有以机械方式可动的电极，并且通过移动该电极来控制导通和非导通而进行工作。
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态。因此，也包括该角度为-5°以上且5°以下的状态。“大致平行”是指两条直线形成的角度为-30°以上且30°以下的状态。此外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态。因此，也包括该角度为85°以上且95°以下的状态。“大致垂直”是指两条直线形成的角度为60°以上且120°以下的状态。
发明效果
根据本发明的一个方式，可以提供一种能够进行积和运算的半导体装置。此外，根据本发明的一个方式，可以提供一种功耗低的半导体装置。此外，根据本发明的一个方式，可以提供一种缩小了电路面积的半导体装置。此外，根据本发明的一个方式，可以提供一种抑制热所导致的工作能力下降的半导体装置。
此外，根据本发明的一个方式，可以提供一种新颖的半导体装置等。此外，根据本发明的一个方式，可以提供一种包括上述半导体装置的电子设备。
此外，根据本发明的一个方式，可以提供一种能够检测出各种气味分子的嗅觉传感器。此外，根据本发明的一个方式，可以提供一种功耗低的嗅觉传感器。此外，根据本发明的一个方式，可以提供一种缩小了电路面积的嗅觉传感器。
此外，根据本发明的一个方式，可以提供一种能够检测出各种面内的压力分布的压力传感器。此外，根据本发明的一个方式，可以提供一种功耗低的压力传感器。此外，根据本发明的一个方式，可以提供一种缩小了电路面积的压力传感器。
此外，根据本发明的一个方式，可以提供一种能够判定包含多种呈味成分的物质的味道的味觉传感器。此外，根据本发明的一个方式，可以提供一种功耗低的味觉传感器。此外，根据本发明的一个方式，可以提供一种缩小了电路面积的味觉传感器。
注意，本发明的一个方式的效果不局限于上述效果。上述效果并不妨碍其他效果的存在。其他效果是指将在下面的记载中描述的上述以外的效果。本领域技术人员可以从说明书或附图等的记载中导出并适当抽出上述以外的效果。此外，本发明的一个方式具有上述效果及其他效果中的至少一个效果。因此，本发明的一个方式根据情况而有时没有上述效果。
附图说明
图1是示出半导体装置的结构例子的方框图。
图2A至图2C是示出半导体装置中的电路的结构例子的方框图。
图3A至图3D是示出半导体装置中的电路的结构例子的电路图。
图4A至图4C是示出半导体装置中的电路的结构例子的电路图。
图5是示出半导体装置的结构例子的方框图。
图6是示出半导体装置的工作例子的时序图。
图7是示出半导体装置的结构例子的方框图。
图8A至图8C是示出半导体装置中的电路的结构例子的方框图。
图9是示出半导体装置中的电路的结构例子的方框图。
图10A是示出半导体装置中的电路的结构例子的电路图，图10B是示出半导体装置中的电路的结构例子的方框图。
图11A及图11B是示出半导体装置中的电路的结构例子的方框图，图11C是示出半导体装置中的电路的结构例子的电路图。
图12是示出半导体装置的结构例子的方框图。
图13A及图13B是示出半导体装置中的电路的结构例子的方框图。
图14是示出半导体装置中的电路的结构例子的方框图。
图15是示出嗅觉传感器的结构例子的方框图。
图16A是示出嗅觉传感器中的检测元件的一个例子的俯视图，图16B及图16C是示出嗅觉传感器中的检测元件的一个例子的截面图。
图17是示出包括压力传感器或触觉传感器的电子设备的结构例子的方框图。
图18A是示出压力传感器中的检测元件的一个例子的俯视图，图18B及图18C是示出压力传感器中的检测元件的一个例子的截面图。
图19A至图19C是示出压力传感器的电路结构的一个例子的电路图。
图20A及图20B是示出触觉传感器的结构例子的截面示意图。
图21A至图21C是示出机械手等所具备的手部的结构例子的示意图。
图22A及图22B是示出机械手等所具备的手部的结构例子的示意图。
图23是示出包括味觉传感器的电子设备的结构例子的方框图。
图24A是示出味觉传感器的结构例子的立体图，图24B是示出味觉传感器的结构例子的截面图，图24C是示出电子设备的电路的结构例子的方框图。
图25A是示出包括味觉传感器的电子设备的结构例子的立体图，图25B及图25C是示出电子设备所具备的多个味觉传感器的结构例子的立体图。
图26A及图26B是说明分层神经网络的图。
图27是示出半导体装置的结构例子的方框图。
图28是示出半导体装置的结构例子的方框图。
图29是示出半导体装置的结构例子的截面示意图。
图30是示出半导体装置的结构例子的截面示意图。
图31A至图31C是示出晶体管的结构例子的截面示意图。
图32A及图32B是示出晶体管的结构例子的截面示意图。
图33是示出半导体装置的结构例子的截面示意图。
图34A及图34B是示出晶体管的结构例子的截面示意图。
图35是示出半导体装置的结构例子的截面示意图。
图36A是示出电容器的结构例子的俯视图，图36B及图36C是示出电容器的结构例子的截面立体图。
图37A是示出电容器的结构例子的俯视图，图37B是示出电容器的结构例子的截面图，图37C是示出电容器的结构例子的截面立体图。
图38A是说明IGZO的结晶结构的分类的图，图38B是说明结晶性IGZO的XRD谱的图，图38C是说明结晶性IGZO的纳米束电子衍射图案的图。
图39A是示出半导体晶片的一个例子的立体图，图39B是示出芯片的一个例子的立体图，图39C及图39D是示出电子构件的一个例子的立体图。
图40是示出电子设备的一个例子的立体图。
图41A至图41C是示出电子设备的一个例子的立体图。
图42A至图42C是示出电子设备的一个例子的示意图。
图43是说明试制的运算电路的电路图。
图44A是示出试制的运算电路的乘法特性的图表，图44B是示出试制的运算电路的保持特性的图表。
图45A是示出采用电压写入方式(电压写入)和电流写入方式(电流写入)时的试制的运算电路的乘法特性的图表，图45B是示出采用电压写入方式(电压写入)和电流写入方式(电流写入)时的试制的运算电路中的阈值电压之差与输出电流的关系的图表。
图46A及图46B是说明试制的运算电路中的电路的电路图。
图47A是示出电流电路的输出特性的图表，图47B是示出电流电路所输出的电流INL及DNL的图表。
图48是说明电路计算条件的电路图。
图49是示出运算电路的输出特性的图表。
具体实施方式
在人工神经网络(以下称为神经网络)中，神经突触的结合强度可以通过对神经网络供应现有的信息改变。有时将这样的对神经网络提供现有的信息决定结合强度的处理称为“学习”。
并且，通过对“学习”过(决定了结合强度)的神经网络提供某个信息，可以根据其结合强度输出新信息。有时将这样的在神经网络中根据被提供的信息和结合强度输出新信息的处理称为“推论”或“认知”。
作为神经网络的模型，例如可以举出Hopfield神经网络、分层神经网络等。尤其是，有时将具有多层结构的神经网络称为“深度神经网络”(DNN)，将利用深度神经网络的机械学习称为“深度学习”。
在本说明书等中，金属氧化物(metal oxide)是指广义上的金属的氧化物。金属氧化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体(Oxide Semiconductor，也可以简称为OS)等。例如，在将金属氧化物用于晶体管的活性层的情况下，有时将该金属氧化物称为氧化物半导体。换言之，在金属氧化物能够构成包括具有放大作用、整流作用及开关作用中的至少一个的晶体管的沟道形成区域时，该金属氧化物称为金属氧化物半导体(metal oxide semiconductor)。此外，也可以将OS晶体管称为包含金属氧化物或氧化物半导体的晶体管。
此外，在本说明书等中，有时将包含氮的金属氧化物也称为金属氧化物(metaloxide)。此外，也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。
此外，在本说明书等中，各实施方式所示的结构可以与其他实施方式所示的结构适当地组合而构成本发明的一个方式。此外，当在一个实施方式中示出多个结构例子时，可以适当地组合这些结构例子。
此外，可以将某一实施方式中说明的内容(或其一部分)应用/组合/替换成该实施方式中说明的其他内容(或其一部分)和另一个或多个其他实施方式中说明的内容(或其一部分)中的至少一个内容。
注意，实施方式中说明的内容是指各实施方式(或实施例)中利用各种附图所说明的内容或者利用说明书所记载的文章而说明的内容。
此外，通过将某一实施方式中示出的附图(或其一部分)与该附图的其他部分、该实施方式中示出的其他附图(或其一部分)和另一个或多个其他实施方式中示出的附图(或其一部分)中的至少一个附图组合，可以构成更多的图。
参照附图说明本说明书所记载的实施方式。注意，所属技术领域的普通技术人员可以很容易地理解一个事实，就是实施方式可以以多个不同形式来实施，其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在实施方式所记载的内容中。注意，在实施方式中的发明的结构中，有时在不同的附图中共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略反复说明。在立体图等中，为了明确起见，有时省略部分构成要素的图示。
在本说明书等中，在多个要素使用同一符号并且需要区分它们时，有时对符号附加“_1”，“[n]”，“[m，n]”等用于识别的符号。
在本说明书的附图中，为便于清楚地说明，有时夸大表示大小、层的厚度或区域。因此，本发明并不局限于附图中的尺寸。此外，在附图中，示意性地示出理想的例子，因此本发明不局限于附图所示的形状或数值等。例如，可以包括因噪声或定时偏差等所引起的信号、电压或电流的不均匀等。
(实施方式1)
在本实施方式中，说明本发明的一个方式的半导体装置的能够进行积和运算的电路的一个例子。
<运算电路的结构例子1>
图1示出进行正或“0”的第一数据与正或“0”的第二数据的积和运算的运算电路的结构例子。图1所示的运算电路MAC1为如下电路，即进行对应于各单元所保持的电位的第一数据与被输入的第二数据的积和运算且使用该积和运算的结果进行激活函数的运算的电路。另外，第一数据及第二数据例如可以为模拟数据或多值数据(离散数据)。
运算电路MAC1包括电路WCS、电路XCS、电路WSD、电路SWS1、电路SWS2、单元阵列CA及转换电路ITRZ[1]至转换电路ITRZ[n]。
单元阵列CA包括单元IM[1，1]至单元IM[m，n](在此，m为1以上的整数，这里的n为1以上的整数)及单元IMref[1]至单元IMref[m]。单元IM[1，1]至单元IM[m，n]各自具有保持相当于与第一数据对应的电流量的电位的功能，单元IMref[1]至单元IMref[m]具有将如下电位供应到布线XCL[1]至布线XCL[m]的功能，该电位对应于在与所保持的第一数据进行积和运算时需要的第二数据。
另外，在图1的单元阵列CA中，单元配置为n+1行m列的矩阵状，但是单元阵列CA只要具有单元配置为2行以上1列以上的矩阵状的结构即可。
单元IM[1，1]至单元IM[m，n]例如各自包括晶体管F1、晶体管F2及电容器C5，单元IMref[1]至单元IMref[m]例如各自包括晶体管F1m、晶体管F2m及电容器C5m。
尤其是，单元IM[1，1]至单元IM[m，n]各自包括的晶体管F1的尺寸(例如，沟道长度、沟道宽度、晶体管的结构等)优选相等，并且单元IM[1，1]至单元IM[m，n]各自包括的晶体管F2的尺寸优选相等。另外，单元IMref[1]至单元IMref[m]各自包括的晶体管F1m的尺寸优选相等，单元IMref[1]至单元IMref[m]各自包括的晶体管F2m的尺寸优选相等。另外，晶体管F1和晶体管F1m的尺寸优选相等，晶体管F2和晶体管F2m的尺寸优选相等。
通过使晶体管的尺寸相等，可以使各晶体管的电特性大致相同。因此，通过使单元IM[1，1]至单元IM[m，n]各自包括的晶体管F1的尺寸相等且使单元IM[1，1]至单元IM[m，n]各自包括的晶体管F2的尺寸相等，在同一条件下单元IM[1，1]至单元IM[m，n]可以进行几乎相同的工作。在此，同一条件例如是指输入到晶体管F1的源极、漏极、栅极等的电位、输入到晶体管F2的源极、漏极、栅极等的电位以及输入到单元IM[1，1]至单元IM[m，n]各自的电压等。另外，通过使单元IMref[1]至单元IMref[m]各自包括的晶体管F1m的尺寸相等且使单元IMref[1]至单元IMref[m]各自包括的晶体管F2m的尺寸相等，例如可以使单元IMref[1]至单元IMref[m]的工作以及该工作的结果大致相同。在同一条件下，可以进行几乎相同的工作。在此，同一条件例如是指输入到晶体管F1m的源极、漏极、栅极等的电位、输入到晶体管F2m的源极、漏极、栅极等的电位以及输入到单元IMref[1]至单元IMref[m]各自的电压等。
注意，除非特别说明均包括晶体管F1及晶体管F1m在开启状态时最后在线性区域中工作的情况。换言之，包括如下情况：上述各晶体管的栅极电压、源极电压及漏极电压在于线性区域中工作的电压范围内。但是，本发明的一个方式不局限于此。例如，晶体管F1、晶体管F1m在开启状态时既可以在饱和区域中工作，也可以有时在线性区域中工作有时在饱和区域中工作。
另外，除非特别说明均包括晶体管F2及晶体管F2m在亚阈值区域中工作的情况(就是说，晶体管F2或晶体管F2m中的栅极-源极间电压比阈值电压低的情况，更优选的是漏极电压相对于栅极-源极间电压呈指数增加的情况)。换言之，包括如下情况：上述各晶体管的栅极电压、源极电压及漏极电压在于亚阈值区域中工作的电压范围内。因此，包括晶体管F2及晶体管F2m以关态电流流在源极-漏极间的方式工作的情况。
晶体管F1及/或晶体管F1m例如优选为OS晶体管。此外，晶体管F1及/或晶体管F1m的沟道形成区域更优选为包含铟、镓和锌中的至少一个的氧化物。另外，也可以使用包含铟、元素M(作为元素M例如可以举出选自铝、镓、钇、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种等)和锌中的至少一个的氧化物代替上述氧化物。尤其是，晶体管F1及/或晶体管F1m更优选采用实施方式6所示的晶体管的结构。
通过使用OS晶体管作为晶体管F1及/或晶体管F1m，可以抑制晶体管F1及/或晶体管F1m的泄漏电流，由此可以降低运算电路的功耗。具体而言，可以使晶体管F1及/或晶体管F1m处于非导通状态下的从保持节点向写入字线的泄漏电流变得非常小，因此可以减少保持节点的电位的刷新工作。此外，通过减少刷新工作可以降低积和运算电路的功耗。另外，通过使从保持节点向布线WCL或布线XCL的泄漏电流非常小，单元可以长时间将保持节点的电位保持，因此可以提高运算电路的运算精度。
此外，通过使用OS晶体管作为晶体管F2及/或晶体管F2m，可以在亚阈值区域较广的电流范围中工作，由此可以降低耗电流。此外，通过使用OS晶体管作为晶体管F2及/或晶体管F2m，也可以同时制造晶体管F1、晶体管F1m与晶体管F2及/或晶体管F2m，由此有时可以缩短运算电路的制造工序。另外，作为晶体管F2及/或晶体管F2m，除了OS晶体管以外还可以使用在沟道形成区域中包含硅的晶体管(以下，称为Si晶体管)。作为硅，例如可以使用非晶硅(有时称为氢化非晶硅)、微晶硅、多晶硅或单晶硅等。
此外，当将半导体装置等高度集成在芯片等上时，有时在该芯片中因电路驱动而产生热。由于这发热而晶体管的温度增高，因此该晶体管的特性发生变化，这有可能导致场效应迁移率的变化或工作频率的下降等。OS晶体管的耐热性比Si晶体管高，因此不易发生温度变化所导致的场效应迁移率的变化，并且不易发生工作频率的下降。并且，在OS晶体管中，即使温度增高，也容易维持漏极电流相对于栅极-源极间电压呈指数增加的特性。因此，通过使用OS晶体管，即使在高温度环境下也容易执行运算、处理等。当构成对驱动发热的耐性高的半导体装置时，作为晶体管优选采用OS晶体管。
在单元IM[1，1]至单元IM[m，n]各自中，晶体管F1的第一端子与晶体管F2的栅极电连接。晶体管F2的第一端子与布线VE电连接。电容器C5的第一端子与晶体管F2的栅极电连接。
在单元IMref[1]至单元IMref[m]各自中，晶体管F1m的第一端子与晶体管F2m的栅极电连接。晶体管F2m的第一端子与布线VE电连接。电容器C5m的第一端子与晶体管F2m的栅极电连接。
在图1中，在晶体管F1、晶体管F2、晶体管F1m及晶体管F2m中示出背栅极，而不示出该背栅极的连接关系，但是可以在进行设计时决定该背栅极电连接的对象。例如，在包括背栅极的晶体管中，为了提高该晶体管的通态电流，可以使栅极与背栅极电连接。换言之，例如，可以使晶体管F1的栅极与背栅极电连接，也可以使晶体管F1m的栅极与背栅极电连接。另外，例如，在包括背栅极的晶体管中，为了使该晶体管的阈值电压改变或降低该晶体管的关态电流，也可以设置用来电连接该晶体管的背栅极与外部电路等的布线而通过该外部电路等对该晶体管的背栅极供应电位。
此外，虽然图1所示的晶体管F1及晶体管F2包括背栅极，但本发明的一个方式的半导体装置不局限于此。例如，图1所示的晶体管F1及晶体管F2也可以为具有不包括背栅极的结构，即单栅极结构的晶体管。此外，也可以具有一部分晶体管包括背栅极且其他一部分晶体管不包括背栅极的结构。
此外，虽然图1所示的晶体管F1及晶体管F2为n沟道型晶体管，但本发明的一个方式的半导体装置不局限于此。例如，也可以将晶体管F1及晶体管F2的一部分或全部置换成p沟道型晶体管。此外，当将晶体管F1及晶体管F2的一部分或全部置换成p沟道型晶体管时，可以根据需要改变在说明书等中记载的布线所供应的电压、节点NN的电位、节点NNref的电位等，以使晶体管F1及晶体管F2进行所希望的工作。
关于上述晶体管的结构、极性的变更例子不局限于对晶体管F1及晶体管F2的使用。例如，也可以同样地改变晶体管F1m、晶体管F2m、后述晶体管F3[1]至晶体管F3[n]、晶体管F4[1]至晶体管F4[n]以及说明书中的其他部分所记载的晶体管或其他附图表示的晶体管的结构、极性等。
布线VE是用来使电流流过单元IM[1，1]、单元IM[m，1]、单元IM[1，n]及单元IM[m，n]的各晶体管F2的第一端子-第二端子间的布线，并且被用作使电流流过单元IMref[1]及单元IMref[m]的各晶体管F2m的第一端子-第二端子间的布线。例如，布线VE被用作供应恒定电压的布线。该恒定电压例如可以为低电平电位、接地电位等。
在单元IM[1，1]中，晶体管F1的第二端子与布线WCL[1]电连接，晶体管F1的栅极与布线WSL[1]电连接。晶体管F2的第二端子与布线WCL[1]电连接，电容器C5的第二端子与布线XCL[1]电连接。注意，在图1所示的单元IM[1，1]中，将晶体管F1的第一端子、晶体管F2的栅极和电容器C5的第一端子的连接部分表示为节点NN[1，1]。
在单元IM[m，1]中，晶体管F1的第二端子与布线WCL[1]电连接，晶体管F1的栅极与布线WSL[m]电连接。晶体管F2的第二端子与布线WCL[1]电连接，电容器C5的第二端子与布线XCL[m]电连接。注意，在图1所示的单元IM[m，1]中，将晶体管F1的第一端子、晶体管F2的栅极和电容器C5的第一端子的连接部分表示为节点NN[m，1]。
在单元IM[1，n]中，晶体管F1的第二端子与布线WCL[n]电连接，晶体管F1的栅极与布线WSL[1]电连接。晶体管F2的第二端子与布线WCL[n]电连接，电容器C5的第二端子与布线XCL[1]电连接。注意，在图1所示的单元IM[1，n]中，将晶体管F1的第一端子、晶体管F2的栅极和电容器C5的第一端子的连接部分表示为节点NN[1，n]。
在单元IM[m，n]中，晶体管F1的第二端子与布线WCL[n]电连接，晶体管F1的栅极与布线WSL[m]电连接。晶体管F2的第二端子与布线WCL[n]电连接，电容器C5的第二端子与布线XCL[m]电连接。注意，在图1所示的单元IM[m，n]中，将晶体管F1的第一端子、晶体管F2的栅极和电容器C5的第一端子的连接部分表示为节点NN[m，n]。
在单元IMref[1]中，晶体管F1m的第二端子与布线XCL[1]电连接，晶体管F1m的栅极与布线WSL[1]电连接。晶体管F2m的第二端子与布线XCL[1]电连接，电容器C5的第二端子与布线XCL[1]电连接。注意，在图1所示的单元IMref[1]中，将晶体管F1m的第一端子、晶体管F2m的栅极和电容器C5的第一端子的连接部分表示为节点NNref[1]。
在单元IMref[m]中，晶体管F1m的第二端子与布线XCL[m]电连接，晶体管F1m的栅极与布线WSL[m]电连接。晶体管F2m的第二端子与布线XCL[m]电连接，电容器C5的第二端子与布线XCL[m]电连接。注意，在图1所示的单元IMref[m]中，将晶体管F1m的第一端子、晶体管F2m的栅极和电容器C5的第一端子的连接部分表示为节点NNref[m]。
节点NN[1，1]至节点NN[m，n]以及节点NNref[1]至节点NNref[m]被用作各单元的保持节点。
在单元IM[1，1]至单元IM[m，n]中，例如在晶体管F1处于开启状态的情况下，晶体管F2具有二极管连接的结构。将布线VE所供应的恒定电压设定为接地电位(GND)，晶体管F1处于开启状态且电流量I的电流从布线WCL流到晶体管F2的第二端子，此时的晶体管F2的栅极(节点NN)的电位根据电流量I而决定。因为晶体管F1处于开启状态，所以理想的是晶体管F2的第二端子的电位与晶体管F2的栅极(节点NN)相等。在此，通过使晶体管F1处于关闭状态，晶体管F2的栅极(节点NN)的电位被保持。由此，晶体管F2可以使对应于晶体管F2的第一端子的接地电位、晶体管F2的栅极(节点NN)的电位的电流量I的电流流过晶体管F2的源极-漏极间。在本说明书等中，将这样的工作称为“将流过单元IM的晶体管F2的源极-漏极间的电流量设定(编程)为I”等。
电路SWS1例如包括晶体管F3[1]至晶体管F3[n]。晶体管F3[1]的第一端子与布线WCL[1]电连接，晶体管F3[1]的第二端子与电路WCS电连接，晶体管F3[1]的栅极与布线SWL1电连接。晶体管F3[n]的第一端子与布线WCL[n]电连接，晶体管F3[n]的第二端子与电路WCS电连接，晶体管F3[n]的栅极与布线SWL1电连接。
作为晶体管F3[1]至晶体管F3[n]例如可以使用可用于晶体管F1及/或晶体管F2的晶体管。尤其是，作为晶体管F3[1]至晶体管F3[n]优选使用OS晶体管。
电路SWS1被用作使电路WCS与布线WCL[1]至布线WCL[n]各自之间处于导通状态或非导通状态的电路。
电路SWS2例如包括晶体管F4[1]至晶体管F4[n]。晶体管F4[1]的第一端子与布线WCL[1]电连接，晶体管F4[1]的第二端子与转换电路ITRZ[1]的输入端子电连接，晶体管F4[1]的栅极与布线SWL2电连接。晶体管F4[n]的第一端子与布线WCL[n]电连接，晶体管F4[n]的第二端子与转换电路ITRZ[n]的输入端子电连接，晶体管F4[n]的栅极与布线SWL2电连接。
作为晶体管F4[1]至晶体管F4[n]例如可以使用可用于晶体管F1及/或晶体管F2的晶体管。尤其是，作为晶体管F4[1]至晶体管F4[n]优选使用OS晶体管。
电路SWS2具有使布线WCL[1]与转换电路ITRZ[1]之间及布线WCL[n]与转换电路ITRZ[n]之间处于导通状态或非导通状态的功能。
电路WCS具有传输储存在单元阵列CA中的各单元中的数据的功能。
电路XCS与布线XCL[1]至布线XCL[m]电连接。电路XCS具有使与后述的参考数据对应的电流量或与第二数据对应量的电流流过单元阵列CA中的单元IMref[1]至单元IMref[m]的功能。
电路WSD与布线WSL[1]至布线WSL[m]电连接。电路WSD具有在将第一数据写入到单元IM[1，1]至单元IM[m，n]时向布线WSL[1]至布线WSL[m]供应规定信号来选择第一数据写入对象的存储单元CA的行的功能。就是说，布线WSL[1]至布线WSL[m]被用作写入字线。
另外，电路WSD例如与布线SWL1及布线SWL2电连接。电路WSD具有向布线SWL1供应规定信号来使电路WCS与单元阵列CA间处于导通状态或非导通状态的功能以及向布线SWL2供应规定信号来使转换电路ITRZ[1]至转换电路ITRZ[n]与单元阵列CA间处于导通状态或非导通状态的功能。
转换电路ITRZ[1]至转换电路ITRZ[n]例如各自包括输入端子及输出端子。例如，转换电路ITRZ[1]的输出端子与布线OL[1]电连接，转换电路ITRZ[n]的输出端子与布线OL[n]电连接。
转换电路ITRZ[1]至转换电路ITRZ[n]具有在输入端子被输入电流时将该电流转换为对应于其量的电压，从输出端子输出该电压的功能。该电压例如可以为模拟电压、数字电压等。另外，转换电路ITRZ[1]至转换电路ITRZ[n]也可以各自包括函数类运算电路。此时，例如，也可以利用被转换的电压由该运算电路进行函数的运算，将运算结果输出到布线OL[1]至布线OL[n]。
尤其是，当进行分层神经网络的运算时，作为上述函数例如可以使用sigmoid函数、tanh函数、softmax函数、ReLU函数、阈值函数等。
<<电路WCS、电路XCS>>
在此，说明电路WCS及电路XCS的具体例子。
首先，说明电路WCS。图2A是示出电路WCS的一个例子的方框图。在图2A中，为了示出电路WCS与其周围电路的电连接还示出电路SWS1、晶体管F3、布线SWL1及布线WCL。另外，晶体管F3是图1的运算电路MAC1中的晶体管F3[1]至晶体管F3[n]中的任一个，布线WCL是图1的运算电路MAC1中的布线WCL[1]至布线WCL[n]中的任一个。
作为一个例子，图2A所示的电路WCS包括开关SWW。开关SWW的第一端子与晶体管F3的第二端子电连接，开关SWW的第二端子与布线VINIL1电连接。布线VINIL1被用作对布线WCL供应用于初始化的电位的布线，用于初始化的电位可以为接地电位(GND)、低电平电位、高电平电位等。开关SWW只在对布线WCL供应用于初始化的电位时处于开启状态，在除此之外的情况下处于关闭状态。
作为开关SWW，例如可以使用模拟开关或晶体管等电开关等。当作为开关SWW例如使用晶体管时，该晶体管可以为具有与晶体管F1、晶体管F2同样的结构的晶体管。另外，除了电开关以外，也可以使用机械开关。
另外，作为一个例子，图2A的电路WCS包括多个电流源CS。具体而言，电路WCS具有将K位(2K值)(K是1以上的整数)的第一数据输出为电流量的功能，此时，电路WCS包括2K-1个电流源CS。电路WCS包括一个将相当于第一位的值的信息输出为电流的电流源CS、两个将相当于第二位的值的信息输出为电流的电流源CS、以及2K-1个将相当于第K位的值的信息输出为电流的电流源CS。
在图2A中，各电流源CS包括端子T1及端子T2。各电流源CS的端子T1与电路SWS1中的晶体管F3的第二端子电连接。另外，一个电流源CS的端子T2与布线DW[1]电连接，两个电流源CS的端子T2都与布线DW[2]电连接，2K-1个电流源CS的端子T2都与布线DW[K]电连接。
电路WCS中的多个电流源CS具有将同一恒定电流IWut从各自的端子T1输出的功能。注意，实际上在运算电路MAC1的制造阶段中，有时因各电流源CS中的晶体管的电特性的波动产生误差。因此，多个电流源CS的端子T1各自输出的恒定电流IWut的误差优选在10％以内，更优选在5％以内，进一步优选在1％以内。在本实施方式中，假定从电路WCS中的多个电流源CS的端子T1输出的恒定电流IWut之间没有误差而进行说明。
布线DW[1]至布线DW[K]被用作发送用来从与其电连接的电流源CS输出恒定电流IWut的控制信号的布线。具体而言，例如，在布线DW[1]被供应高电平电位时，电连接到布线DW[1]的电流源CS作为恒定电流使IWut流过晶体管F3的第二端子，在布线DW[1]被供应低电平电位时，电连接到布线DW[1]的电流源CS没有输出IWut。另外，例如，在布线DW[2]被供应高电平电位时，电连接到布线DW[2]的两个电流源CS使总共2IWut的恒定电流流过晶体管F3的第二端子，在布线DW[2]被供应低电平电位时，电连接到布线DW[2]的电流源CS没有输出总共2IWut的恒定电流。另外，例如，在布线DW[K]被供应高电平电位时，电连接到布线DW[K]的2K-1个电流源CS使总共2K-1IWut的恒定电流流过晶体管F3的第二端子，在布线DW[K]被供应低电平电位时，电连接到布线DW[K]的电流源CS没有输出总共2K-1IWut的恒定电流。
电连接到布线DW[1]的一个电流源CS所供应的电流相当于第一位的值，电连接到布线DW[2]的两个电流源CS所供应的电流相当于第二位的值，电连接到布线DW[K]的K个电流源CS所供应的电流之量相当于第K位的值。在此考虑K为2时的电路WCS。例如，在第一位的值为“1”且第二位的值为“0”时，布线DW[1]被供应高电平电位且布线DW[2]被供应低电平电位。此时，作为恒定电流，IWut从电路WCS流到电路SWS1的晶体管F3的第二端子。另外，例如，在第一位的值为“0”且第二位的值为“1”时，布线DW[1]被供应低电平电位且布线DW[2]被供应高电平电位。此时，作为恒定电流，2IWut从电路WCS流到电路SWS1的晶体管F3的第二端子。另外，例如，在第一位的值为“1”且第二位的值为“1”时，布线DW[1]及布线DW[2]被供应高电平电位。此时，作为恒定电流，3IWut从电路WCS流到电路SWS1的晶体管F3的第二端子。另外，例如，在第一位的值为“0”且第二位的值为“0”时，布线DW[1]及布线DW[2]被供应低电平电位。此时，恒定电流没有从电路WCS流到电路SWS1的晶体管F3的第二端子。
注意，在图2A中示出K为3以上的整数的情况下的电路WCS，在K为1的情况下，作为图2A的电路WCS采用不设置电连接到布线DW[2]至布线DW[K]的电流源CS的结构即可。另外，当K为2的情况下，作为图2A的电路WCS采用不设置电连接到布线DW[3]至布线DW[K]的电流源CS的结构即可。
接着，说明电流源CS的具体结构例子。
图3A所示的电流源CS1是可用于图2A的电路WCS中的电流源CS的电路，电流源CS1包括晶体管Tr1及晶体管Tr2。
晶体管Tr1的第一端子与布线VDDL电连接，晶体管Tr1的第二端子与晶体管Tr1的栅极、晶体管Tr1的背栅极、晶体管Tr2的第一端子电连接。晶体管Tr2的第二端子与端子T1电连接，晶体管Tr2的栅极与端子T2电连接。另外，端子T2与布线DW电连接。
布线DW是图2A的布线DW[1]至布线DW[n]中的任一个。
布线VDDL被用作供应恒定电压的布线。该恒定电压例如可以为高电平电位。
当将布线VDDL所供应的恒定电压设定为高电平电位时，晶体管Tr1的第一端子被输入高电平电位。另外，将晶体管Tr1的第二端子的电位设定为比该高电平电位低的电位。此时，晶体管Tr1的第一端子被用作漏极，晶体管Tr1的第二端子被用作源极。另外，晶体管Tr1的栅极和晶体管Tr1的第二端子是电连接着的，因此晶体管Tr1的栅极-源极间电压为0V。因此，当晶体管Tr1的阈值电压在适当的范围内时，亚阈值区域的电流范围的电流(漏极电流)流过晶体管Tr1的第一端子-第二端子间。在晶体管Tr1为OS晶体管的情况下，该电流之量例如优选为1.0×10-8A以下，更优选为1.0×10-12A以下，进一步优选为1.0×10-15A以下。另外，例如该电流更优选在相对于栅极-源极间电压呈指数增加的范围。就是说，晶体管Tr1被用作使亚阈值区域中工作时的电流范围内的电流流过的电流源。该电流相当于上述IWut或下述IXut。
晶体管Tr2被用作开关元件。此外，当晶体管Tr2的第一端子的电位比晶体管Tr2的第二端子的电位高时，晶体管Tr2的第一端子被用作漏极，晶体管Tr2的第二端子被用作源极。另外，晶体管Tr2的背栅极和晶体管Tr2的第二端子是电连接着的，因此背栅极-源极间电压为0V。因此，在晶体管Tr2的阈值电压在适当的范围内的情况下，在晶体管Tr2的栅极被输入高电平电位时晶体管Tr2处于开启状态，在晶体管Tr2的栅极被输入低电平电位时晶体管Tr2处于关闭状态。具体而言，当晶体管Tr2处于开启状态时，上述亚阈值区域的电流范围的电流从晶体管Tr1的第二端子流到端子T1，当晶体管Tr2处于关闭状态时，该电流不从晶体管Tr1的第二端子流到端子T1。
注意，可用于图2A的电路WCS中的电流源CS的电路不局限于图3A的电流源CS1。例如，电流源CS1具有电连接晶体管Tr2的背栅极和晶体管Tr2的第二端子的结构，但是也可以采用晶体管Tr2的背栅极电连接到其他布线的结构。图3B示出这样的结构例子。图3B所示的电流源CS2具有晶体管Tr2的背栅极电连接到布线VTHL的结构。在电流源CS2中，因为布线VTHL与外部电路等电连接，所以可以利用该外部电路等对布线VTHL供应规定电位来对晶体管Tr2的背栅极供应该规定电位。由此，可以改变晶体管Tr2的阈值电压。通过增高晶体管Tr2的阈值电压，可以使晶体管Tr2的关态电流变小。
另外，例如，电流源CS1具有电连接晶体管Tr1的背栅极和晶体管Tr1的第二端子的结构，但是也可以采用晶体管Tr2的背栅极和第二端子之间的电压由电容器保持的结构。图3C示出这样的结构例子。图3C所示的电流源CS3除了晶体管Tr1及晶体管Tr2以外还包括晶体管Tr3、电容器C6。电流源CS3的与电流源CS1不同之处在于：通过电容器C6电连接晶体管Tr1的第二端子和晶体管Tr1的背栅极；以及电连接晶体管Tr1的背栅极和晶体管Tr3的第一端子。另外，电流源CS3具有晶体管Tr3的第二端子与布线VTL电连接且晶体管Tr3的栅极与布线VWL电连接的结构。在电流源CS3中，通过对布线VWL供应高电平电位而使晶体管Tr3处于开启状态，可以使布线VTL和晶体管Tr1的背栅极之间处于导通状态。此时，可以从布线VTL向晶体管Tr1的背栅极输入规定电位。并且，通过对布线VWL供应低电平电位而使晶体管Tr3变为关闭状态，可以由电容器C6保持晶体管Tr1的第二端子和晶体管Tr1的背栅极之间的电压。就是说，通过决定布线VTL供应到晶体管Tr1的背栅极的电压，可以改变晶体管Tr1的阈值电压，由晶体管Tr3和电容器C6可以固定晶体管Tr1的阈值电压。
另外，例如，作为可用于图2A的电路WCS中的电流源CS的电路也可以使用图3D所示的电流源CS4。电流源CS4具有将图3C的电流源CS3的晶体管Tr2的背栅极电连接到布线VTHL而不电连接到晶体管Tr2的第二端子的结构。就是说，与图3B的电流源CS2同样，在电流源CS4中，根据布线VTHL所供应的电位可以改变晶体管Tr2的阈值电压。
当在电流源CS4中大电流流过晶体管Tr1的第一端子-第二端子间时，为了使该电流从端子T1流到电流源CS4的外部，需要增高晶体管Tr2的通态电流。此时，在电流源CS4中，通过对布线VTHL供应高电平电位来降低晶体管Tr2的阈值电压且增高晶体管Tr2的通态电流，可以使流过晶体管Tr1的第一端子-第二端子间的大电流从端子T1流到电流源CS4的外部。
作为图2A的电路WCS中的电流源CS使用图3A至图3D所示的电流源CS1至电流源CS4，可以使得电路WCS输出与K位的第一数据对应的电流。另外，该电流之量例如可以为晶体管F1在亚阈值区域工作的范围内的流过第一端子-第二端子间的电流之量。
另外，作为图2A的电路WCS也可以使用图2B所示的电路WCS。图2B的电路WCS具有布线DW[1]至布线DW[K]分别连接有一个图3A的电流源CS的结构。另外，在晶体管Tr1[1]的沟道宽度为w[1]，晶体管Tr1[2]的沟道宽度为w[2]且晶体管Tr1[K]的沟道宽度为w[K]时，各沟道宽度之比为w[1]：w[2]：w[K]＝1：2：2K-1。流过在亚阈值区域中工作的晶体管的源极-漏极间的电流与沟道宽度成比例，因此与图2A的电路WCS同样，图2B所示的电路WCS可以输出与K位的第一数据对应的电流。
晶体管Tr1(包括晶体管Tr1[1]至晶体管Tr2[K])、晶体管Tr2(包括晶体管Tr2[1]至晶体管Tr2[K])及晶体管Tr3例如可以使用可用于晶体管F1及/或晶体管F2的晶体管。尤其是，晶体管Tr1(包括晶体管Tr1[1]至晶体管Tr2[K])、晶体管Tr2(包括晶体管Tr2[1]至晶体管Tr2[K])及晶体管Tr3优选使用OS晶体管。
接着，说明电路XCS的具体例子。
图2C是示出电路XCS的一个例子的方框图。注意，在图2C中，为了示出电路WCS与其周围电路的电连接还示出布线XCL。另外，布线XCL是图1的运算电路MAC1中的布线XCL[1]至布线XCL[m]中的任一个。
作为一个例子，图2C所示的电路XCS包括开关SWX。开关SWX的第一端子与布线XCL、多个电流源CS电连接，开关SWX的第二端子与布线VINIL2电连接。布线VINIL2被用作对布线XCL供应用于初始化的电位的布线，用于初始化的电位可以为接地电位(GND)、低电平电位、高电平电位等。另外，可以使布线VINIL2所供应的用于初始化的电位与布线VINIL1所供应的电位相等。开关SWX只在对布线XCL供应用于初始化的电位时处于开启状态，在除此之外的情况下处于关闭状态。
开关SWX例如可以为可用于开关SWW的开关。
另外，作为图2C的电路XCS的电路结构可以采用与图3A的电路WCS几乎同样的结构。具体而言，电路XCS具有将参照数据输出为电流量的功能以及将L位(2L值)(L是1以上的整数)的第二数据输出为电流量的功能，此时，电路XCS包括2L-1个电流源CS。电路XCS包括一个将相当于第一位的值的信息输出为电流的电流源CS、两个将相当于第二位的值的信息输出为电流的电流源CS、以及2L-1个将相当于第L位的值的信息输出为电流的电流源CS。
此外，电路XCS作为电流输出的参照数据例如可以为第一位的值为“1”且第二位以后的值为“0”的信息。
在图2C中，一个电流源CS的端子T2与布线DX[1]电连接，两个电流源CS的端子T2都与布线DX[2]电连接，2L-1个电流源CS的端子T2都与布线DX[L]电连接。
电路XCS中的多个电流源CS具有作为同一恒定电流将IXut从各自的端子T1输出的功能。布线DX[1]至布线DX[L]被用作发送用来从与其电连接的电流源CS输出IXut的控制信号的布线。就是说，电路XCS具有使与布线DX[1]至布线DX[L]所发送的L位的信息对应的电流量流过布线XCL的功能。
具体而言，在此考虑L为2时的电路XCS。例如，在第一位的值为“1”且第二位的值为“0”时，布线DX[1]被供应高电平电位且布线DX[2]被供应低电平电位。此时，作为恒定电流，IXut从电路XCS流到布线XCL。另外，例如，在第一位的值为“0”且第二位的值为“1”时，布线DX[1]被供应低电平电位且布线DX[2]被供应高电平电位。此时，作为恒定电流，2IXut从电路XCS流到布线XCL。另外，例如，在第一位的值为“1”且第二位的值为“1”时，布线DX[1]及布线DX[2]被供应高电平电位。此时，作为恒定电流，3IXut从电路XCS流到布线XCL。另外，例如，在第一位的值为“0”且第二位的值为“0”时，布线DX[1]及布线DX[2]被供应低电平电位。此时，恒定电流没有从电路XCS流到布线XCL。注意，此时，在本说明书等中，有时还记为电流量0的电流从电路XCS流到布线XCL。另外，可以将电路XCS所输出的电流量0、IXut、2IXut、3IXut等作为电路XCS所输出的第二数据，尤其是，可以将电路XCS所输出的电流量IXut作为电路XCS所输出的参照数据。
当因电路XCS的各电流源CS中的晶体管的电特性的波动产生误差时，多个电流源CS的端子T1各自输出的恒定电流IXut的误差优选在10％以内，更优选在5％以内，进一步优选在1％以内。在本实施方式中，假定从电路XCS中的多个电流源CS的端子T1输出的恒定电流IXut之间没有误差而进行说明。
另外，与电路WCS的电流源CS同样，作为电路XCS的电流源CS采用图3A至图3D的电流源CS1至电流源CS4中的任意个。此时，可以用布线DX代替图3A至图3D所示的布线DW。由此，电路XCS可以作为参照数据或L位的第二数据使亚阈值区域的电流范围内的电流流过布线XCL。
另外，图2C的电路XCS可以具有与图2B所示的电路WCS同样的电路结构。此时，用电路XCS代替图2B所示的电路WCS，用布线DX[1]代替布线DW[1]，用布线DX[2]代替布线DW[2]，用布线DX[L]代替布线DW[K]，用开关SWX代替开关SWW，用布线VINIL2代替布线VINIL1而进行考虑即可。
<<转换电路ITRZ[1]至转换电路ITRZ[n]>>
在此，说明可用于图1的运算电路MAC1中的转换电路ITRZ[1]至转换电路ITRZ[n]的电路的具体例子。
图4A所示的转换电路ITRZ1是可用于图1的转换电路ITRZ[1]至转换电路ITRZ[n]的电路的一个例子。注意，在图4A中，为了示出转换电路ITRZ1与其周围电路的电连接还示出电路SWS2、布线WCL、布线SWL2、晶体管F4。另外，布线WCL是图1的运算电路MAC1中的布线WCL[1]至布线WCL[n]中的任一个，晶体管F4是图1的运算电路MAC1中的晶体管F4[1]至晶体管F4[n]中的任一个。
图4A的转换电路ITRZ1通过晶体管F4与布线WCL电连接。另外，转换电路ITRZ1与布线OL电连接。转换电路ITRZ1具有使从转换电路ITRZ1流到布线WCL的电流量或者从布线WCL流到转换电路ITRZ1的电流量转换为模拟电压并向布线OL输出该模拟电压的功能。就是说，转换电路ITRZ1包括电流电压转换电路。
作为一个例子，图4A的转换电路ITRZ1包括电阻器R5、运算放大器OP1。
运算放大器OP1的反相输入端子与电阻器R5的第一端子、晶体管F4的第二端子电连接。运算放大器OP1的非反相输入端子与布线VRL电连接。运算放大器OP1的输出端子与电阻器R5的第二端子、布线OL电连接。
布线VRL被用作供应恒定电压的布线。该恒定电压例如可以为接地电位(GND)、低电平电位等。
当转换电路ITRZ1具有图4A的结构时，可以将从布线WCL通过晶体管F4流过转换电路ITRZ1的电流量或者从转换电路ITRZ1通过晶体管F4流过布线WCL的电流量转换为模拟电压并将其输出到布线OL。
尤其是，当布线VRL所供应的恒定电压为接地电位(GND)时，运算放大器OP1的反相输入端子虚拟接地，因此输出到布线OL的模拟电压可以为以接地电位(GND)为准的电压。
另外，图4A的转换电路ITRZ1被构成为输出模拟电压，但是可用于图1的转换电路ITRZ[1]至转换电路ITRZ[n]的电路结构不局限于此。例如，如图4B所示，转换电路ITRZ1也可以具有包括模拟数字转换电路ADC的结构。具体而言，在图4B的转换电路ITRZ2中，模拟数字转换电路ADC的输入端子与运算放大器OP1的输出端子、电阻器R5的第二端子电连接，模拟数字转换电路ADC的输出端子与布线OL电连接。通过采用这样的结构，图4B的转换电路ITRZ2可以向布线OL输出数字信号。
另外，在转换电路ITRZ2中输出到布线OL的数字信号为1位(二值)时，可以用图4C所示的转换电路ITRZ3代替转换电路ITRZ2。图4C的转换电路ITRZ3具有在图4A的转换电路ITRZ1中设置比较器CMP1的结构。具体而言，在转换电路ITRZ3中，比较器CMP1的第一输入端子与运算放大器OP1的输出端子、电阻器R5的第二端子电连接，比较器CMP1的第二输入端子与布线VRL2电连接，比较器CMP1的输出端子与布线OL电连接。布线VRL2被用作供应要与比较器CMP1的第一端子的电位对比的电位的布线。通过采用这样的结构，图4C的转换电路ITRZ3可以根据利用电流电压转换电路将流过晶体管F4的源极和漏极间的电流量转换而得的电压以及布线VRL2所供应的电压的大小，向布线OL输出低电平电位或高电平电位(二值的数字信号)。
另外，可用于图1的运算电路MAC1的转换电路ITRZ[1]至转换电路ITRZ[n]不局限于图4A至图4C各自示出的转换电路ITRZ1至转换电路ITRZ3。例如，当在分层神经网络的运算中使用运算电路MAC1时，转换电路ITRZ1至转换电路ITRZ3优选包括函数类运算电路。另外，作为函数类运算电路可以使用sigmoid函数、tanh函数、softmax函数、ReLU函数、阈值函数等的运算电路。
注意，本发明的一个方式不局限于在本实施方式中说明的运算电路MAC1的电路结构。根据情况可以改变运算电路MAC1的电路结构。例如，如图5的运算电路MAC1A所示，可以将运算电路MAC1的结构改为不设置电路SWS1的结构。在运算电路MAC1中，可以利用电路SWS1停止从电路WCS流到布线WCL[1]至布线WCL[n]的电流，另一方面，在运算电路MAC1A中，利用电路WCS停止从电路WCS流到布线WCL[1]至布线WCL[n]的电流即可。具体而言，例如，当作为运算电路MAC1A中的电路WCS使用图2A的电路WCS且作为电流源CS使用图3A的电流源CS1时，向布线DW[1]至布线DW[K]的每一个输入低电平电位而使开关SWW处于关闭状态即可。通过使电路WCS这样工作，可以停止从电路WCS流到布线WCL[1]至布线WCL[n]的电流。如此，通过由电路WCS停止从电路WCS流到布线WCL[1]至布线WCL[n]的电流，可以使用运算电路MAC1A进行运算代替使用运算电路MAC1。
<运算电路的工作例子1>
接着，说明运算电路MAC1的工作例子。
图6是运算电路MAC1的工作例子的时序图。图6的时序图示出时间T11至时间T23的期间及其附近的布线SWL1、布线SWL2、布线WSL[i](i为1以上且m-1以下的整数)、布线WSL[i+1]、布线XCL[i]、布线XCL[i+1]、节点NN[i，j](j是1以上且n-1以下的整数)、节点NN[i+1，j]、节点NNref[i]及节点NNref[i+1]的电位的变动。并且，图6的时序图还示出流过单元IM[i，j]中的晶体管F2的第一端子-第二端子间的电流量IF2[i，j]、流过单元IMref[i]中的晶体管F2m的第一端子-第二端子间的电流量IF2m[i]、流过单元IM[i+1，j]中的晶体管F2的第一端子-第二端子间的电流量IF2[i+1，j]以及流过单元IMref[i+1]中的晶体管F2m的第一端子-第二端子间的电流量IF2m[i+1]各自的变动。
作为运算电路MAC1的电路WCS使用图2A的电路WCS，作为运算电路MAC1的电路XCS使用图2C的电路XCS。
注意，在本工作例子中，布线VE的电位为接地电位GND。另外，在时间T11之前，作为初始设置将节点NN[i，j]、节点NN[i+1，j]、节点NNref[i]及节点NNref[i+1]各自的电位设定为接地电位GND。具体而言，例如，将图2A的布线VINIL1的用于初始化的电位设定为接地电位GND，使开关SWW、晶体管F3、以及单元IM[i，j]、单元IM[i+1，j]中的各晶体管F1处于开启状态，由此可以使节点NN[i，j]、节点NN[i+1，j]的电位为接地电位GND。另外，例如，将图2C的布线VINIL2的用于初始化的电位设定为接地电位GND，使开关SWX、以及单元IMref[i，j]、单元IMref[i+1，j]中的各晶体管F1m处于开启状态，由此可以使节点NNref[i，j]、节点NNref[i+1，j]的电位为接地电位GND。
<<时间T11至时间T12>>
在时间T11至时间T12的期间，对布线SWL1施加高电平电位(在图6中记为High)，对布线SWL2施加低电平电位(在图6中记为Low)。因此，对晶体管F3[1]至晶体管F3[n]的各栅极施加高电平电位，晶体管F3[1]至晶体管F3[n]各自变为开启状态，对晶体管F4[1]至晶体管F4[n]的各栅极施加低电平电位，晶体管F4[1]至晶体管F4[n]各自变为关闭状态。
另外，在时间T11至时间T12的期间，对布线WSL[i]、布线WSL[i+1]施加低电平电位。因此，对单元阵列CA的第i行的单元IM[i，1]至单元IM[i，n]中的晶体管F1的栅极和单元IMref[i]中的晶体管F1m的栅极施加低电平电位，晶体管F1和晶体管F1m各自变为关闭状态。另外，对单元阵列CA的第i+1行的单元IM[i+1，1]至单元IM[i+1，n]中的晶体管F1的栅极和单元IMref[i+1]中的晶体管F1m的栅极施加低电平电位，晶体管F1和晶体管F1m各自变为关闭状态。
另外，在时间T11至时间T12的期间，对布线XCL[i]、布线XCL[i+1]施加接地电位GND。具体而言，例如，当图2C中的布线XCL为布线XCL[i]、布线XCL[i+1]时，通过将布线VINIL2的用于初始化的电位设定为接地电位GND而使开关SWX处于开启状态，可以使布线XCL[i]及布线XCL[i+1]的电位为接地电位GND。
另外，在时间T11至时间T12的期间，在图2A中的布线WCL为布线WCL[1]至布线WCL[K]的每一个的各情况下，布线DW[1]至布线DW[K]没有被输入第一数据。另外，在图2C中的布线XCL为布线XCL[1]至布线XCL[K]的每一个的各情况下，布线DX[1]至布线DX[L]没有被输入第二数据。在此，图2A的电路WCS中的布线DW[1]至布线DW[K]都被输入低电平电位，并且图2C的电路XCS中的布线DX[1]至布线DX[L]都被输入低电平电位。
另外，在时间T11至时间T12的期间，电流不流过布线WCL[j]、布线XCL[i]、布线XCL[i+1]。因此，IF2[i，j]、IF2m[i]、IF2[i+1，j]、IF2m[i+1]为0。
<<时间T12至时间T13>>
在时间T12至时间T13的期间，对布线WSL[i]施加高电平电位。因此，对单元阵列CA的第i行的单元IM[i，1]至单元IM[i，n]中的晶体管F1的栅极和单元IMref[i]中的晶体管F1m的栅极施加高电平电位，晶体管F1和晶体管F1m各自变为开启状态。另外，在时间T12至时间T13的期间，对除了布线WSL[i]之外的布线WSL[1]至布线WSL[m]施加低电平电位，单元阵列CA的除了第i行之外的单元IM[1，1]至单元IM[m，n]中的晶体管F1和除了第i行之外的单元IMref[1]至单元IMref[m]中的晶体管F1m处于关闭状态。
并且，从时间T12之前继续，布线XCL[1]至布线XCL[m]被施加接地电位GND。
<<时间T13至时间T14>>
在时间T13至时间T14的期间，电流量I0[i，j]的电流作为第一数据从电路WCS通过晶体管F3[j]流到单元阵列CA。具体而言，当图2A中的布线WCL为布线WCL[j]时，布线DW[1]至布线DW[K]的每一个被输入与第一数据对应的信号，由此电流I0[i，j]从电路WCS流到晶体管F3[j]的第二端子。就是说，当将作为第一数据输入的K位的信号的值为α[i，j](α[i，j]为0以上且2K-1以下的整数)时，成立I0[i，j]＝α[i，j]×IWut。
此外，当α[i，j]为0时成立I0[i，j]＝0，因此，严格地说电流不从电路WCS通过晶体管F3[j]流到单元阵列CA，但是在本说明书等中有时记载为“I0[i，j]＝0的电流流过”等。
在时间T13至时间T14的期间，单元阵列CA的第i行的单元IM[i，j]中的晶体管F1的第一端子与布线WCL[j]间处于导通状态，且单元阵列CA的除了第i行之外的单元IM[1，j]至单元IM[m，j]中的晶体管F1的第一端子与布线WCL[j]间处于非导通状态，因此电流量I0[i，j]的电流从布线WCL[j]流到单元IM[i，j]。
这里，通过使单元IM[i，j]中的晶体管F1处于开启状态，单元IM[i，j]中的晶体管F2具有二极管连接结构。因此，在电流从布线WCL[j]流到单元IM[i，j]时，晶体管F2的栅极与晶体管F2的第二端子各自的电位大致相等。该电位取决于从布线WCL[j]流到单元IM[i，j]的电流量及晶体管F2的第一端子的电位(在此，GND)等。在本工作例子中，通过电流量I0[i，j]的电流从布线WCL[j]流到单元IM[i，j]，晶体管F2的栅极(节点NN[i，j])的电位变为Vg[i，j]。就是说，在晶体管F2中，栅极-源极间电压变为Vg[i，j]-GND，将电流量I0[i，j]的电流设定为流过晶体管F2的第一端子-第二端子间的电流。
在此，在晶体管F2的阈值电压为Vth[i，j]的情况下，晶体管F2在亚阈值区域中工作时的电流量I0[i，j]可以由下式表示。
[算式1]
I0[i，j]＝Ia exp{J(Vg[i，j]-Vth[i，j])}…(1.1)
注意，Ia表示Vg[i，j]为Vth[i，j]时的漏极电流，J表示被温度、器件结构等决定的校正系数。
另外，在时间T13至时间T14的期间，电流量Iref0的电流作为参照数据从电路XCS流到布线XCL[i]。具体而言，当图2C中的布线XCL为布线XCL[i]时，布线DX[1]被输入高电平电位，布线DX[2]至布线DX[K]被输入低电平电位，电流Iref0从电路XCS流到布线XCL[i]。就是说，成立Iref0＝IXut。
另外，在时间T13至时间T14的期间，由于单元IMref[i]中的晶体管F1m的第一端子与布线XCL[i]间处于导通状态，所以电流量Iref0的电流从布线XCL[i]流到单元IMref[i]。
与单元IM[i，j]同样，通过单元IMref[i]中的晶体管F1m处于开启状态，单元IMref[i]中的晶体管F2m具有二极管连接结构。因此，在电流从布线XCL[i]流到单元IMref[i]时，晶体管F2m的栅极与晶体管F2m的第二端子各自的电位大致相等。该电位取决于从布线XCL[i]流到单元IMref[i]的电流量及晶体管F2m的第一端子的电位(在此，GND)等。在本工作例子中，通过电流量Iref0的电流从布线XCL[i]流到单元IMref[i]，晶体管F2的栅极(节点NNref[i])变为Vgm[i]，并且此时的布线XCL[i]的电位也为Vgm[i]。就是说，在晶体管F2m中，栅极-源极间电压变为Vgm[i]-GND，将电流量Iref0的电流设定为流过晶体管F2m的第一端子-第二端子间的电流。
在此，在晶体管F2m的阈值电压为Vthm[i]的情况下，晶体管F2m在亚阈值区域中工作时的电流量Iref0可以由下式表示。注意，校正系数J与单元IM[i，j]中的晶体管F2的同一。例如，晶体管的器件结构、尺寸(沟道长度、沟道宽度)同一。另外，虽然因制造时的不均匀而有各晶体管的校正系数J的不均匀，但是不均匀被抑制到在实际使用中以足够的精度成立后述议论的程度。
[算式2]
Iref0＝Ia exp{J(Vgm[i]-Vthm[i])} …(1.2)
在此，作为第一数据的权重系数w[i，j]被定义为如下。
[算式3]
w[i，j]＝exp{J(Vg[i，j]-Vth[i，j]-Vgm[i]+Vthm[i])} …(1.3)
由此，可以将算式(1.1)改写为下式。
[算式4]
Figure BDA0003373384570000421
当图2A的电路WCS的电流源CS所输出的电流IWut与图2C的电路XCS的电流源CS所输出的电流IXut相等时，成立w[i，j]＝α[i，j]。就是说，当IWut和IXut相等时，α[i，j]相当于第一数据的值，因此IWut和IXut优选相等。
＜＜时间T14至时间T15＞＞
在时间T14至时间T15的期间，对布线WSL[i]施加低电平电位。因此，对单元阵列CA的第i行的单元IM[i，1]至单元IM[i，n]中的晶体管F1的栅极和单元IMref[i]中的晶体管F1m的栅极施加低电平电位，各晶体管F1和晶体管F1m变为关闭状态。
当单元IM[i，j]中的晶体管F1变为关闭状态时，电容器C5保持晶体管F2的栅极(节点NN[i，j])的电位与布线XCL[i]的电位之差的Vg[i，j]-Vgm[i]。另外，当单元IMref[i]中的晶体管F1变为关闭状态时，电容器C5m保持晶体管F2m的栅极(节点NNref[i])的电位与布线XCL[i]的电位之差的0。注意，在时间T13至时间T14的工作中根据晶体管F1m、晶体管F2m的晶体管特性等电容器C5m所保持的电压有时为不是0的电压(在此，例如为Vds)。此时，将节点NNref[i]的电位视为对布线XCL[i]的电位加上Vds的电位，即可。
＜＜时间T15至时间T16＞＞
在时间T15至时间T16的期间，布线XCL[i]被施加GND。具体而言，例如，当图2C中的布线XCL为布线XCL[i]时，通过将布线VINIL2的用于初始化的电位设定为接地电位GND而使开关SWX处于开启状态，可以使布线XCL[i]的电位为接地电位GND。
因此，由于通过第i行的单元IM[i，1]至单元IM[i，n]各自中的电容器C5的电容耦合而节点NN[i，1]至节点NN[i，n]的电位变化，由于通过单元IMref[i]中的电容器C5m的电容耦合而节点NNref[i]的电位变化。
节点NN[i，1]至节点NN[i，n]的电位的变化量为布线XCL[i]的电位的变化量乘以取决于单元阵列CA中的各单元IM[i，1]至单元IM[i，n]的结构的电容耦合系数的电位。该电容耦合系数根据电容器C5的电容、晶体管F2的栅极电容、寄生电容等而算出。在单元IM[i，1]至单元IM[i，n]各自中，当通过电容器C5的电容耦合系数为p时，单元IM[i，j]的节点NN[i，j]的电位从时间T14至时间T15的期间的电位下降p(Vgm[i]-GND)。
与此同样，在布线XCL[i]的电位变化时，由于通过单元IMref[i]中的电容器C5m的电容耦合而节点NNref[i]的电位也变化。当通过电容器C5m的电容耦合系数为与电容器C5同样的p时，单元IMref[i]的节点NNref[i]的电位从时间T14至时间T15的期间的电位下降p(Vgm[i]-GND)。在图6的时序图中，作为一个例子p＝1。因此，在时间T15至时间T16的期间的节点NNref[i]的电位为GND。
因此，单元IM[i，j]的节点NN[i，j]的电位下降，所以晶体管F2变为关闭状态，与此相同，单元IMref[i]的节点NNref[i]的电位下降，从而晶体管F2m也变为关闭状态。因此，在时间T15至时间T16的期间，IF2[i，j]及IF2m[i]各自为0。
<<时间T16至时间T17>>
在时间T16至时间T17的期间，对布线WSL[i+1]施加高电平电位。因此，对单元阵列CA的第i+1行的单元IM[i+1，1]至单元IM[i+1，n]中的晶体管F1的栅极和单元IMref[i+1]中的晶体管F1m的栅极施加高电平电位，各晶体管F1和晶体管F1m变为开启状态。另外，在时间T16至时间T17的期间，对除了布线WSL[i+1]之外的布线WSL[1]至布线WSL[m]施加低电平电位，单元阵列CA的除了第i+1行之外的单元IM[1，1]至单元IM[m，n]中的晶体管F1和除了第i+1行之外的单元IMref[1]至单元IMref[m]中的晶体管F1m处于关闭状态。
并且，从时间T16之前继续，布线XCL[1]至布线XCL[m]被施加接地电位GND。
<<时间T17至时间T18>>
在时间T17至时间T18的期间，电流量I0[i+1，j]的电流作为第一数据从电路WCS通过晶体管F3[j]流到单元阵列CA。具体而言，当图2A中的布线WCL为布线WCL[j+1]时，布线DW[1]至布线DW[K]的每一个被输入与第一数据对应的信号，由此电流I0[i+1，j]从电路WCS流到晶体管F3[j]的第二端子。就是说，当将作为第一数据被输入的输K位的信号的值为α[i+1，j](α[i+1，j]为0以上且2K-1以下的整数)时，成立I0[i+1，j]＝α[i+1，j]×IWut。
此外，当α[i+1，j]为0时成立I0[i+1，j]＝0，因此，严格地说电流不从电路WCS通过晶体管F3[j]流到单元阵列CA，但是在本说明书等中与I0[i，j]＝0的情况同样有时记载为“I0[i+1，j]＝0的电流流过”等。
此时，单元阵列CA的第i+1行的单元IM[i+1，j]中的晶体管F1的第一端子与布线WCL[j]间处于导通状态，且单元阵列CA的除了第i+1行之外的单元IM[1，j]至单元IM[m，j]中的晶体管F1的第一端子与布线WCL[j]间处于非导通状态，因此电流量I0[i+1，j]的电流从布线WCL[j]流到单元IM[i+1，j]。
此外，通过使单元IM[i+1，j]中的晶体管F1处于开启状态，单元IM[i+1，j]中的晶体管F2具有二极管连接结构。因此，在电流从布线WCL[j]流到单元IM[i+1，j]时，晶体管F2的栅极与晶体管F2的第二端子的电位大致相等。该电位取决于从布线WCL[j]流到单元IM[i+1，j]的电流量及晶体管F2的第一端子的电位(在此，GND)等。在本工作例子中，由于电流量I0[i+1，j]的电流从布线WCL[j]流到单元IM[i+1，j]，因此晶体管F2的栅极(节点NN[i+1，j])的电位变为Vg[i+1，j]。就是说，在晶体管F2中，栅极-源极间电压变为Vg[i+1，j]-GND，将电流量I0[i+1，j]的电流设定为流过晶体管F2的第一端子-第二端子间的电流。
在此，在晶体管F2的阈值电压为Vth[i+1，j]的情况下，晶体管F2在亚阈值区域中工作时的电流量I0[i+1，j]可以由下式表示。注意，与单元IM[i，j]中的晶体管F2、单元IMref[i]中的晶体管F2m相同，校正系数为J。
[算式5]
I0[i+1，j]＝Ia exp{J(Vg[i+1，j]-Vth[i+1，j])} …(1.5)
另外，在时间T17至时间T18的期间，电流量Iref0的电流作为参照数据从电路XCS流到布线XCL[i+1]。具体而言，与时间T13至时间T14的期间同样，当图2C中的布线XCL为布线XCL[i+1]时，布线DX[1]被输入高电平电位，布线DX[2]至布线DX[K]被输入低电平电位，电流Iref0＝IXut从电路XCS流到布线XCL[i+1]。
在时间T17至时间T18的期间，由于单元IMref[i+1]中的晶体管F1m的第一端子与布线XCL[i+1]间变为导通状态，所以电流量Iref0的电流从布线XCL[i+1]流到单元IMref[i+1]。
与单元IM[i+1，j]同样，通过使单元IMref[i+1]中的晶体管F1m处于开启状态，单元IMref[i+1，j]中的晶体管F2m具有二极管连接结构。因此，在电流从布线XCL[i+1]流到单元IMref[i+1]时，晶体管F2m的栅极与晶体管F2m的第二端子的电位大致相等。该电位取决于从布线XCL[i+1]流到单元IMref[i+1]的电流量及晶体管F2m的第一端子的电位(在此，GND)等。在本工作例子中，通过电流量Iref0的电流从布线XCL[i+1]流到单元IMref[i+1]，晶体管F2的栅极(节点NNref[i+1])变为Vgm[i+1]，此时的布线XCL[i+1]的电位也为Vgm[i+1]。就是说，在晶体管F2m中，栅极-源极间电压变为Vgm[i+1]-GND，将电流量Iref0的电流设定为流过晶体管F2m的第一端子-第二端子间的电流。
在此，在晶体管F2m的阈值电压为Vthm[i+1，j]的情况下，晶体管F2m在亚阈值区域中工作时的电流量Iref0可以由下式表示。注意，校正系数J与单元IM[i+1，j]中的晶体管F2的同一。
[算式6]
Iref0＝Ia exp{J(Vgm[i+1]-Vthm[i+1])} …(1.6)
在此，作为第一数据的权重系数w[i+1，j]被定义为如下。
[算式7]
Figure BDA0003373384570000461
由此，可以将算式(1.5)改写为下式。
[算式8]
Figure BDA0003373384570000462
当图2A的电路WCS的电流源CS所输出的电流IWut与图2C的电路XCS的电流源CS所输出的电流IXut相等时，成立w[i+1，j]＝α[i+1，j]。就是说，当IWut和IXut相等时，α[i+1，j]相当于第一数据的值，因此IWut和IXut优选相等。
＜＜时间T18至时间T19＞＞
在时间T18至时间T19的期间，对布线WSL[i+1]施加低电平电位。因此，对单元阵列CA的第i+1行的单元IM[i+1，1]至单元IM[i+1，n]中的晶体管F1的栅极和单元IMref[i+1]中的晶体管F1m的栅极施加低电平电位，各晶体管F1和晶体管F1m变为关闭状态。
当单元IM[i+1，j]中的晶体管F1变为关闭状态时，电容器C5保持晶体管F2的栅极(节点NN[i+1，j])的电位与布线XCL[i+1]的电位之差的Vg[i+1，j]-Vgm[i+1]。另外，当单元IMref[i+1]中的晶体管F1变为关闭状态时，电容器C5m保持晶体管F2m的栅极(节点NNref[i+1])的电位与布线XCL[i+1]的电位之差的0。注意，在时间T18至时间T19的工作中根据晶体管F1m、晶体管F2m的晶体管特性等电容器C5m所保持的电压有时为不是0的电压(在此，例如为Vds)。此时，将节点NNref[i+1]的电位视为对布线XCL[i+1]的电位加上Vds的电位，即可。
＜＜时间T19至时间T20＞＞
在时间T19至时间T20的期间，布线XCL[i+1]被施加接地电位GND。具体而言，例如，当图2C中的布线XCL为布线XCL[i+1]时，通过将布线VINIL2的用于初始化的电位设定为接地电位GND而使开关SWX处于开启状态，可以使布线XCL[i+1]的电位为接地电位GND。
因此，由于通过第i+1行的单元IM[i+1，1]至单元IM[i+1，n]各自中的电容器C5的电容耦合而节点NN[i，1]至节点NN[i+1，n]的电位变化，由于通过单元IMref[i+1]中的电容器C5m的电容耦合而节点NNref[i+1]的电位变化。
节点NN[i+1，1]至节点NN[i+1，n]的电位的变化量为布线XCL[i+1]的电位的变化量乘以取决于单元阵列CA中的各单元IM[i+1，1]至单元IM[i+1，n]的结构的电容耦合系数的电位。该电容耦合系数根据电容器C5的电容、晶体管F2的栅极电容、寄生电容等而算出。在单元IM[i+1，1]至单元IM[i+1，n]各自中，在与单元IM[i，1]至单元IM[i，n]各自的通过电容器C5的电容耦合系数相同，通过电容器C5的电容耦合系数为p时，单元IM[i+1，j]的节点NN[i+1，j]的电位从时间T18至时间T19的期间的电位下降p(Vgm[i+1]-GND)。
与此同样，在布线XCL[i+1]的电位变化时，由于通过单元IMref[i+1]中的电容器C5m的电容耦合而节点NNref[i+1]的电位也变化。当通过电容器C5m的电容耦合系数为与电容器C5同样的p时，单元IMref[i+1]的节点NNref[i+1]的电位从时间T18至时间T19的期间的电位下降p(Vgm[i+1]-GND)。在图6的时序图中，作为一个例子p＝1。因此，在时间T20至时间T21的期间的节点NNref[i+1]的电位为GND。
因此，单元IM[i+1，j]的节点NN[i+1，j]的电位下降，所以晶体管F2变为关闭状态，与此相同，单元IMref[i+1]的节点NNref[i+1]的电位下降，从而晶体管F2m也变为关闭状态。因此，在时间T19至时间T20的期间，IF2[i+1，j]及IF2m[i+1]各自为0。
<<时间T20至时间T21>>
在时间T20至时间T21的期间，对布线SWL1施加低电平电位。因此，对晶体管F3[1]至晶体管F3[n]的各栅极施加低电平电位，晶体管F3[1]至晶体管F3[n]各自变为关闭状态。
＜＜时间T21至时间T22＞＞
在时间T21至时间T22的期间，对布线SWL2施加高电平电位。因此，对晶体管F4[1]至晶体管F4[n]的各栅极施加高电平电位，晶体管F4[1]至晶体管F4[n]各自变为开启状态。
＜＜时间T22至时间T23＞＞
在时间T22至时间T23的期间，电流量Iref0之x[i]倍的x[i]Iref0的电流作为第二数据从电路XCS流到布线XCL[i]。具体而言，例如，当图2C中的布线XCL为布线XCL[i]时，根据x[i]的值布线DX[1]至布线DX[K]分别被输入高电平电位或低电平电位，作为电流量x[i]Iref0＝x[i]IXut从电路XCS流到布线XCL[i]。注意，在本工作例子中，x[i]相当于第二数据的值。此时，布线XCL[i]的电位从0变化到Vgm[i]+ΔV[i]。
在布线XCL[i]的电位变化时，由于通过单元阵列CA的第i行的单元IM[i，1]至单元IM[i，n]各自中的电容器C5的电容耦合而节点NN[i，1]至节点NN[i，n]的电位也变化。因此，单元IM[i，j]的节点NN[i，j]的电位变为Vg[i，j]+pΔV[i]。
与此相同，在布线XCL[i]的电位变化时，由于通过单元IMref[i]中的电容器C5m的电容耦合而节点NNref[i]的电位也变化。因此，单元IMref[i]的节点NNref[i]的电位变为Vgm[i]+pΔV[i]。
因此，在时间T22至时间T23的期间，流过晶体管F2的第一端子-第二端子间的电流量I1[i，j]、流过晶体管F2m的第一端子-第二端子间的电流量Iref1[i，j]可以表示为如下。
[算式9]
Figure BDA0003373384570000481
[算式10]
Figure BDA0003373384570000491
根据算式(1.9)、算式(1.10)，x[i]可以由下式表示。
[算式11]
x[i]＝exp(JpΔV[i]) …(1.11)
由此，可以将算式(1.9)改写为下式。
[算式12]
I1[i，j]＝x[i]w[i，j]Iref0 …(1.12)
就是说，流过单元IM[i，j]中的晶体管F2的第一端子-第二端子间的电流量与第一数据w[i，j]和第二数据x[i]之积成比例。
在时间T22至时间T23的期间，电流量Iref0之x[i+1]倍的x[i+1]Iref0的电流作为第二数据从电路XCS流到布线XCL[i+1]。具体而言，例如，当图2C中的布线XCL为布线XCL[i+1]时，根据x[i+1]的值布线DX[1]至布线DX[K]分别被输入高电平电位或低电平电位，作为电流量x[i+1]Iref0＝x[i+1]IXut从电路XCS流到布线XCL[i+1]。注意，在本工作例子中，x[i+1]相当于第二数据的值。此时，布线XCL[i+1]的电位从0变化到Vgm[i+1]+ΔV[i+1]。
在布线XCL[i+1]的电位变化时，由于通过单元阵列CA的第i+1行的单元IM[i+1，1]至单元IM[i+1，n]各自中的电容器C5的电容耦合而节点NN[i+1，1]至节点NN[i+1，n]的电位也变化。因此，单元IM[i+1，j]的节点NN[i+1，j]的电位变为Vg[i+1，j]+pΔV[i+1]。
与此相同，在布线XCL[i+1]的电位变化时，由于通过单元IMref[i+1]中的电容器C5m的电容耦合而节点NNref[i+1]的电位也变化。因此，单元IMref[i+1]的节点NNref[i+1]的电位变为Vgm[i+1]+pΔV[i+1]。
因此，在时间T22至时间T23的期间，流过晶体管F2的第一端子-第二端子间的电流量I1[i+1，j]、流过晶体管F2m的第一端子-第二端子间的电流量Iref1[i+1，j]可以表示为如下。
[算式13]
Figure BDA0003373384570000501
[算式14]
Figure BDA0003373384570000502
根据算式(1.13)、算式(1.14)，x[i+1]可以由下式表示。
[算式15]
x[i+1]＝exp(JpΔV[i+1]) …(1.15)
由此，可以将算式(1.13)改写为下式。
[算式16]
I1[i+1，j]＝x[i+1]w[i+1，j]Iref0 …(1.16)
就是说，流过单元IM[i+1，j]中的晶体管F2的第一端子-第二端子间的电流量与作为第一数据的w[i+1，j]和作为第二数据的x[i+1]之积成比例。
在此，考虑从转换电路ITRZ[j]通过晶体管F4[j]和布线WCL[j]流到单元IM[i，j]及单元IM[i+1，j]的电流量之总和。在该电流量之总和为IS[j]时，IS[j]可以根据算式(1.12)和算式(1.16)由下式表示。
[算式17]
Figure BDA0003373384570000503
由此，从转换电路ITRZ[j]输出的电流量为与作为第一数据的权重系数w[i，j]及w[i+1，j]和作为第二数据的神经元的信号的值x[i]及x[i+1]之积和成比例的电流量。
注意，在上述工作例子中，虽然使用流过单元IM[i，j]及单元IM[i+1，j]的电流量之总和，但是也可以使用流过作为多个单元的单元IM[1，j]至单元IM[m，j]各自的电流量之总和。在此情况下，可以将算式(1.17)改写为下式。
[算式18]
Figure BDA0003373384570000511
因此，包括3行以上2列以上的单元阵列CA的运算电路MAC1也可以如上所述那样进行积和运算。在此情况下，通过将运算电路MAC1中的多个列中的一列的单元用作保持电流量Iref0及xIref0的单元，可以同时执行多个列中的剩下的列数的积和运算处理。换言之，通过增加存储单元阵列的列数，可以提供能够实现高速积和运算处理的半导体装置。
上述运算电路MAC1的工作例子适合于进行正的第一数据和正的第二数据之积和的运算的情况。将在实施方式2中说明进行正或负的第一数据与正的第二数据之积和的运算的工作例子、以及进行正或负的第一数据与正或负的第二数据之积和的运算的工作例子。
此外，虽然在本实施方式中说明了运算电路MAC1中的晶体管为OS晶体管或Si晶体管的情况，但是本发明的一个方式不局限于此。作为运算电路MAC1中的晶体管，例如可以使用在沟道形成区域中包含Ge等的晶体管、在沟道形成区域中包含ZnSe、CdS、GaAs、InP、GaN、SiGe等化合物半导体的晶体管、在沟道形成区域中包含碳纳米管的晶体管、在沟道形成区域中包含有机半导体的晶体管等。
另外，本实施方式可以与本说明书所示的其他实施方式适当地组合。
(实施方式2)
在实施方式1中，说明进行正或“0”的第一数据与正或“0”的第二数据之积和的运算电路以及其工作例子，在本实施方式中，说明能够进行正、负或“0”的第一数据与正或“0”的第二数据的积和运算、以及正、负或“0”的第一数据与正、负或“0”的第二数据的积和运算的运算电路。
<运算电路的结构例子1>
图7示出进行正、负或“0”的第一数据与正或“0”的第二数据的积和运算的运算电路的结构例子。图7所示的运算电路MAC2具有改变图1的运算电路MAC1而成的结构。因此，在运算电路MAC2的说明中，省略与运算电路MAC1的说明重复的部分。
图7所示的单元阵列CA包括电路CES[1，j]至电路CES[m，j]，电路CES[1，j]包括单元IM[1，j]及单元IMr[1，j]，电路CES[m，j]包括单元IM[m，j]及单元IMr[m，j]。注意，在图7中，摘要示出电路CES[1，j]及电路CES[m，j]。另外，在本说明书等中，当说明电路CES[1，j]至电路CES[m，j]、单元IM[1，j]、单元IMr[1，j]、单元IM[m，j]、单元IMr[m，j]等时，有时省略附在各自的符号上的[m，n]等。
单元IM可以具有与图1的运算电路MAC1的单元阵列CA中的单元IM[1，1]至单元IM[m，n]同样的结构。
另外，单元IMr可以具有与单元IM同样的结构。作为一个例子，在图7中示出的单元IMr具有与单元IM同样的结构。另外，为了区别单元IM和单元IMr各自中的晶体管和电容器等，对表示单元IMr中的晶体管、电容器的符号附上“r”。
具体而言，单元IMr包括晶体管F1r、晶体管F2r、电容器C5r。晶体管F1r相当于单元IM的晶体管F1，晶体管F2r相当于单元IM的晶体管F2，电容器C5r相当于单元IM的电容器C5。因此，关于晶体管F1r、晶体管F2r、电容器C5r各自的电连接结构，参照实施方式1的IM[1，1]至单元IM[m，n]的说明。
另外，在单元IMr中，将晶体管F1r的第一端子、晶体管F2r的栅极、电容器C5r的第一端子的连接部分记为节点NNr。
在电路CES[1，j]中，电容器C5的第二端子与布线XCL[1]电连接，晶体管F1的栅极与布线WSL[1]电连接，晶体管F1的第二端子及晶体管F2的第二端子与布线WCL[j]电连接。另外，电容器C5r的第二端子与布线XCL[1]电连接，晶体管F1r的栅极与布线WSL[1]电连接，晶体管F1r的第二端子及晶体管F2r的第二端子与布线WCLr[j]电连接。
同样地，在电路CES[m，j]中，电容器C5的第二端子与布线XCL[m]电连接，晶体管F1的栅极与布线WSL[m]电连接，晶体管F1的第二端子及晶体管F2的第二端子与布线WCL[j]电连接。另外，电容器C5r的第二端子与布线XCL[m]电连接，晶体管F1r的栅极与布线WSL[m]电连接，晶体管F1r的第二端子及晶体管F2r的第二端子与布线WCLr[j]电连接。
作为一个例子，与在实施方式1中说明的布线WCL[1]至布线WCL[n]同样，布线WCL[j]及布线WCLr[j]被用作使电流从电路WCS流到电路CES中的单元IM及单元IMr的布线。另外，作为一个例子，被用作使电流从转换电路ITRZD[j]流到电路CES中的单元IM及单元IMr的布线。
另外，在图7的运算电路MAC2中，电路SWS1包括晶体管F3[j]及晶体管F3r[j]。晶体管F3[j]的第一端子与布线WCL[j]电连接，晶体管F3[j]的第二端子与电路WCS电连接，晶体管F3[j]的栅极与布线SWL1电连接。另外，晶体管F3r[j]的第一端子与布线WCLr[j]电连接，晶体管F3r[j]的第二端子与电路WCS电连接，晶体管F3r[j]的栅极与布线SWL1电连接。
另外，在图7的运算电路MAC2中，电路SWS2包括晶体管F4[j]及晶体管F4r[j]。晶体管F4[j]的第一端子与布线WCL[j]电连接，晶体管F4[j]的第二端子与转换电路ITRZD[j]电连接，晶体管F4[j]的栅极与布线SWL2电连接。另外，晶体管F4r[j]的第一端子与布线WCLr[j]电连接，晶体管F4r[j]的第二端子与转换电路ITRZD[j]电连接，晶体管F4r[j]的栅极与布线SWL2电连接。
转换电路ITRZD[j]是相当于运算电路MAC1中的转换电路ITRZ[1]至转换电路ITRZ[n]的电路，例如具有生成对应于从转换电路ITRZD[j]流到布线WCL[j]的电流之量与从转换电路ITRZD[j]流到布线WCLr[j]的电流之量的差分的电压并将其输出到布线OL[j]的功能。
图8A示出转换电路ITRZD[j]的具体结构例子。图8A所示的转换电路ITRZD1是可用于图7的转换电路ITRZD[j]的电路的一个例子。注意，在图8A中，为了示出转换电路ITRZD1与其周围电路的电连接还示出电路SWS2、布线WCL、布线WCLr、布线SWL2、晶体管F4及晶体管F4r。另外，作为一个例子，布线WCL及布线WCLr分别可以是图7的运算电路MAC2中的布线WCL[j]及布线WCLr[j]，作为一个例子，晶体管F4及晶体管F4r分别可以是图7的运算电路MAC2中的晶体管F4[j]及晶体管F4r[j]。
图8A的转换电路ITRZD1通过晶体管F4与布线WCL电连接。另外，转换电路ITRZD1通过晶体管F4r与布线WCLr电连接。另外，转换电路ITRZD1与布线OL电连接。转换电路ITRZD1具有将从转换电路ITRZD1流到布线WCL的电流量或者从布线WCL流到转换电路ITRZD1的电流量转换为第一电压的功能、将从转换电路ITRZD1流到布线WCLr的电流量或者从布线WCLr流到转换电路ITRZD1的电流量转换为第二电压的功能、以及将对应于第一电压和第二电压之差的模拟电压输出到布线OL的功能。
作为一个例子，图8A的转换电路ITRZD1包括电阻器RP、电阻器RM、运算放大器OPP、运算放大器OPM及运算放大器OP2。
运算放大器OPP的反相输入端子与电阻器RP的第一端子、晶体管F4的第二端子电连接。运算放大器OPP的非反相输入端子与布线VRPL电连接。运算放大器OPP的输出端子与电阻器RP的第二端子、运算放大器OP2的非反相输入端子电连接。另外，运算放大器OPM的反相输入端子与电阻器RM的第一端子、晶体管F4r的第二端子电连接。运算放大器OPM的非反相输入端子与布线VRML电连接。运算放大器OPM的输出端子与电阻器RM的第二端子、运算放大器OP2的反相输入端子电连接。运算放大器OP2的输出端子与布线OL电连接。
布线VRPL被用作供应恒定电压的布线。该恒定电压例如可以为接地电位(GND)、低电平电位等。布线VRML被用作供应恒定电压的布线。该恒定电压例如可以为接地电位(GND)、低电平电位等。另外，布线VRPL及布线VRML各自供应的恒定电压可以相同，也可以不同。尤其是，通过将布线VRPL及布线VRML各自供应的恒定电压设定为接地电位(GND)，可以使运算放大器OPP的反相输入端子及运算放大器OPM的反相输入端子都虚拟接地。
当转换电路ITRZD1具有图8A的结构时，可以将从布线WCL通过晶体管F4流到转换电路ITRZD1的电流量或者从转换电路ITRZD1通过晶体管F4流到布线WCL的电流量转换为第一电压。此外，可以将从布线WCLr通过晶体管F4r流到转换电路ITRZD1的电流量或者从转换电路ITRZD1通过晶体管F4r流到布线WCLr的电流量转换为第二电压。并且，可以将对应于第一电压和第二电压之差的模拟电压输出到布线OL。
另外，图8A的转换电路ITRZD1被构成为输出模拟电压，但是可用于图7的转换电路ITRZD[j]的电路结构不局限于此。例如，与图4B同样，如图8B所示，转换电路ITRZD1也可以具有包括模拟数字转换电路ADC的结构。具体而言，在图8B的转换电路ITRZD2中，模拟数字转换电路ADC的输入端子与运算放大器OP2的输出端子电连接，模拟数字转换电路ADC的输出端子与布线OL电连接。通过采用这样的结构，图8B的转换电路ITRZD2可以向布线OL输出数字信号。
另外，在转换电路ITRZD2中输出到布线OL的数字信号为1位(二值)时，可以用图8C所示的转换电路ITRZD3代替转换电路ITRZ2。与图4C同样，图8C的转换电路ITRZ3具有在图8A的转换电路ITRZD1中设置比较器CMP2的结构。具体而言，在转换电路ITRZD3中，比较器CMP2的第一输入端子与运算放大器OP2的输出端子电连接，比较器CMP2的第二输入端子与布线VRL3电连接，比较器CMP2的输出端子与布线OL电连接。布线VRL3被用作供应要与比较器CMP2的第一端子的电位对比的电位的布线。通过采用这样的结构，图8C的转换电路ITRZD3可以根据从流过晶体管F4的源极-漏极间的电流量转换而得的第一电压与从流过晶体管F4r的源极-漏极间的电流量转换而得的第二电压之差以及布线VRL3所供应的电压的大小，向布线OL输出低电平电位或高电平电位(二值的数字信号)。
<<保持第一数据的例子>>
接着，说明如下一个例子：在图7的运算电路MAC2中，为了进行正、负或“0”的第一数据与正或“0”的第二数据的积和运算而将第一数据保持在电路CES中。
电路CES包括单元IM及单元IMr，因此电路CES在保持第一数据时可以使用单元IM及单元IMr的两个电路。就是说，电路CES可以设定两个电流量而将与各电流量对应的电位保持在单元IM及单元IMr中。因此，可以用在单元IM中设定的电流量及在单元IMr中设定的电流量表示第一数据。在此，将保持在电路CES中的正的第一数据、负的第一数据或“0”的第一数据定义为如下。
当在电路CES[1，j]中保持正的第一数据时，作为一个例子，关于单元IM[1，j]的设定为如下：使与正的第一数据的值的绝对值对应的量的电流流过单元IM[1，j]的晶体管F2的第一端子-第二端子间。具体而言，在晶体管F2的栅极(节点NN[1，j])中保持与该电流量对应的电位。另一方面，作为一个例子，关于单元IMr[1，j]的设定为如下：不使电流流过单元IMr[1，j]的晶体管F2r的第一端子-第二端子间。具体而言，在晶体管F2r的栅极(节点NNr[1，j])中保持布线VE所供应的电位、图2A的电路WCS的布线VINIL1所供应的用于初始化的电位等即可。
另外，当在电路CES[1，j]中保持负的第一数据时，作为一个例子，关于单元IMr[1，j]的设定为如下：使与负的第一数据的值的绝对值对应的量的电流流过单元IMr[1，j]的晶体管F2r。具体而言，在晶体管F2r的栅极(节点NNr[1，j])中保持与该电流量对应的电位。另一方面，作为一个例子，关于单元IM[1，j]的设定为如下：不使电流流过单元IM[1，j]的晶体管F2。具体而言，在晶体管F2的栅极(节点NN[1，j])中保持布线VE所供应的电位、图2A的电路WCS的布线VINIL1所供应的用于初始化的电位等即可。
另外，当在电路CES[1，j]中保持“0”的第一数据时，作为一个例子，设定为不使电流流过单元IM[1，j]的晶体管F2及单元IMr[1，j]的晶体管F2r。具体而言，在晶体管F2的栅极(节点NN[1，j])及晶体管F2r的栅极(节点NNr[1，j])中保持布线VE所供应的电位、图2A的电路WCS的布线VINIL1所供应的用于初始化的电位等即可。
此外，当在其他电路CES中保持正的第一数据或负的第一数据时，与上述电路CES[1，j]同样，设定为如下即可：使与第一数据对应的量的电流流过单元IM和布线WCL之间以及单元IMr和布线WCLr之间中的一方；并且不使电流流过单元IM和布线WCL之间以及单元IMr和布线WCLr之间中的另一方。另外，当在其他电路CES中保持“0”的第一数据时，与上述电路CES[1，j]同样，设定为如下即可：不使电流流过单元IM和布线WCL之间以及单元IMr和布线WCLr之间。
作为一个例子，当在电路CES中将“+3”、“+2”、“+1”、“0”、“-1”、“-2”、“-3”各自保持为第一数据时，在从布线WCL流到单元IM的电流量的设定以及从布线WCLr流到单元IMr的电流量的设定根据上述设定的情况下，可以将第一数据“+3”、“+2”、“+1”、“0”、“-1”、“-2”、“-3”各自例如定义为以下表的内容。
[表1]
Figure BDA0003373384570000571
在此，考虑如下情况：在图7的运算电路MAC2中，电路CES[1，j]至电路CES[m，j]各自保持第一数据，布线XCL[1]至布线XCL[m]各自被输入第二数据。此时，对布线SWL1施加低电平电位来使晶体管F3[j]及晶体管F3r[j]处于关闭状态，此时对布线SWL2施加高电平电位来使晶体管F4[j]及晶体管F4r[j]处于开启状态。由此，转换电路ITRZD[j]和布线WCL[j]之间处于导通状态，因此有时电流从转换电路ITRZD[j]流到布线WCL[j]。另外，转换电路ITRZD[j]和布线WCLr[j]之间处于导通状态，因此有时电流从转换电路ITRZD[j]流到布线WCLr[j]。从转换电路ITRZD[j]流到布线WCL[j]的电流量之总和为IS[j]且从转换电路ITRZD[j]流到布线WCLr[j]的电流量之总和为ISr[j]，参照在实施方式1中说明的运算电路MAC1的工作例子，此时可以由下式表示IS[j]及ISr[j]。
[算式19]
Figure BDA0003373384570000581
Figure BDA0003373384570000582
算式(2.1)中的w[i，j]是写入到单元IM[i，j]的第一数据的值，式(2.2)中的wr[i，j]是写入到单元IMr[i，j]的第一数据的值。注意，当w[i，j]和wr[i，j]中的一方为不是“0”的值时，将w[i，j]和wr[i，j]中的另一方设定为“0”的值，由此保持在电路CES[i，j]中的第一数据例如可以根据表1所示的定义等。
例如，转换电路ITRZD[j]将流过布线WCL的电流量之总和IS[j]转换为第一电压，将流过布线WCLr的电流量之总和ISr[j]转换为第二电压。并且，转换电路ITRZD[j]可以将对应于第一电压和第二电压之差的电压输出到布线OL。
此外，图8A至图8C各自所示的转换电路ITRZD1至转换电路ITRZD3具有将电压输出到布线OL的电路结构，但是本发明的一个方式不局限于此。例如，图7的运算电路MAC2中的转换电路ITRZD[j]也可以具有输出电流的电路结构。
图9所示的转换电路ITRZD4是可用于图7的运算电路MAC2中的转换电路ITRZD[j]的电路，具有将积和运算及激活函数的运算结果输出为电流量的电路结构。
注意，在图9中，为了示出转换电路ITRZD4与其周围电路的电连接还示出电路SWS2、布线WCL、布线WCLr、布线OL、晶体管F4及晶体管F4r。另外，作为一个例子，布线WCL及布线WCLr分别可以是图7的运算电路MAC2中的布线WCL[j]及布线WCLr[j]，作为一个例子，晶体管F4及晶体管F4r分别可以是图7的运算电路MAC2中的晶体管F4[j]及晶体管F4r[j]。
图9的转换电路ITRZD4通过晶体管F4与布线WCL电连接。另外，转换电路ITRZD4通过晶体管F4r与布线WCLr电连接。另外，转换电路ITRZD4与布线OL电连接。转换电路ITRZD4具有取得从转换电路ITRZD4流到布线WCL的电流量和从布线WCL流到转换电路ITRZD4的电流量中的一方与从转换电路ITRZD4流到布线WCLr的电流量和从布线WCLr流到转换电路ITRZD4的电流量中的一方之差分电流的功能。另外，具有使该差分电流流过转换电路ITRZD4和布线OL之间的功能。
作为一个例子，图9的转换电路ITRZD4包括晶体管F5、电流源CI、电流源CIr及电流镜电路CM1。
晶体管F4的第二端子与电流镜电路CM1的第一端子、电流源CI的输出端子电连接，晶体管F4r的第二端子与电流镜电路CM1的第二端子、电流源CIr的输出端子、晶体管F5的第一端子电连接。另外，电流源CI的输入端子与布线VHE电连接，电流源CIr的输入端子与布线VHE电连接。另外，电流镜电路CM1的第三端子与布线VSE电连接，电流镜电路CM1的第四端子与布线VSE电连接。
晶体管F5的第二端子与布线OL电连接，晶体管F5的栅极与布线OEL电连接。
作为一个例子，电流镜电路CM1具有使与电流镜电路CM1的第一端子的电位对应的量的电流流过电流镜电路CM1的第一端子和第三端子之间以及电流镜电路CM1的第二端子和第四端子之间的功能。
布线VHE例如被用作供应恒定电压的布线。具体而言，该恒定电压例如可以为高电平电位等。
布线VSE例如被用作供应恒定电压的布线。具体而言，该恒定电压例如可以为低电平电位、接地电位等。
布线OEL例如被用作发送用来切换晶体管F5的开启状态和关闭状态的信号的布线。具体而言，例如向布线OEL输入高电平电位或低电平电位即可。
电流源CI具有使恒定电流流过电流源CI的输入端子和输出端子之间的功能。另外，电流源CIr具有使恒定电流流过电流源CIr的输入端子和输出端子之间的功能。此外，在图9的转换电路ITRZD4中，通过电流源CI流过的电流的大小与通过电流源CIr流过的电流的大小优选相等。
在此，说明图9的转换电路ITRZD4的工作例子。
首先，从转换电路ITRZD4通过晶体管F4流到布线WCL的电流之量为IS且从转换电路ITRZD4通过晶体管F4r流到布线WCLr的电流之量为ISr。另外，通过电流源CI及电流源CIr流过的电流之量为I0。
IS为例如流过图7的运算电路MAC2中的位于第j列的单元IM[1，j]至单元IM[m，j]的电流量之总和。另外，ISr为例如流过图7的运算电路MAC2中的位于第j列的单元IMr[1，j]至单元IMr[m，j]电流量之总和。
布线SWL2被输入高电平电位，而晶体管F4及晶体管F4r处于开启状态。因此，从电流镜电路CM1的第一端子流到第三端子的电流量为I0-IS。另外，电流镜电路CM1使电流量I0-IS从电流镜电路CM1的第二端子流到第二端子。
接着，布线OEL被输入高电平电位，而晶体管F5处于开启状态。此时，当流过布线OL的电流量为Iout时，成立Iout＝I0-(I0-IS)-ISr＝IS-ISr。
在此，关于如下步骤参照上述保持第一数据的例子：在图7的运算电路MAC2中，为了进行正、负或“0”的第一数据与正或“0”的第二数据的积和运算而将第一数据保持在电路CES中。
就是说，当在电路CES[i，j]中保持正的第一数据时，将单元IM[i，j]设定为使与正的第一数据的值的绝对值对应的量的电流流过单元IM[i，j]的晶体管F2的第一端子-第二端子间，并且将单元IMr[i，j]设定为不使电流流过单元IMr[i，j]的晶体管F2r的第一端子-第二端子间。此外，当在电路CES[i，j]中保持负的第一数据时，将单元IM[i，j]设定为不使电流流过单元IM[i，j]的晶体管F2的第一端子-第二端子间，并且将单元IMr[i，j]设定为使与负的第一数据的值的绝对值对应的量的电流流过单元IMr[i，j]的晶体管F2r的第一端子-第二端子间。此外，当在电路CES[i，j]中保持“0”的第一数据时，将单元IM[i，j]设定为不使电流流过单元IM[i，j]的晶体管F2的第一端子-第二端子间，并且将单元IMr[i，j]设定为不使电流流过单元IMr[i，j]的晶体管F2r的第一端子-第二端子间。
在此，当图7的运算电路MAC2的布线XCL[1]至布线XCL[m]都被输入第二数据时，流过单元IM[i，j]的晶体管F2的第一端子-第二端子间的电流量和流过单元IMr[i，j]的晶体管F2的第一端子-第二端子间的电流量都与第二数据成比例。
IS是流过位于第j列的单元IM[1，j]至单元IM[m，j]的电流量之总和。因此，IS是流过电路CES[1，j]至电路CES[m，j]中的保持正的第一数据的电路CES中的单元IM的电流量之总和，例如可以与算式(2.1)同样地表示。就是说，IS与正的第一数据的绝对值与第二数据的积和运算结果对应。ISr是流过位于第j列的单元IMr[1，j]至单元IMr[m，j]的电流量之总和。因此，ISr是流过电路CES[1，j]至电路CES[m，j]中的保持负的第一数据的电路CES中的单元IMr的电流量之总和，例如可以与算式(2.2)同样地表示。就是说，ISr与负的第一数据的绝对值与第二数据的积和运算结果对应。
由此，流过布线OL的电流量Iout＝IS-ISr对应于正的第一数据的绝对值和第二数据的积和运算结果与负的第一数据的绝对值和第二数据的积和运算结果之差。就是说，Iout＝IS-ISr对应于保持在电路CES[1，j]至电路CES[m，j]中的负、“0”或正的第一数据和输入到布线XCL[1]至布线XCL[m]的每一个的第二数据的积和运算结果。
此外，当流过单元IM[1，j]至单元IM[m，j]的电流量之总和大于流过单元IMr[1，j]至单元IMr[m，j]的电流量之总和，即IS大于ISr时，Iout为大于0的电流量，Iout从转换电路ITRZD4流到布线OL。另一方面，当流过单元IM[1，j]至单元IM[m，j]的电流量之总和小于流过单元IMr[1，j]至单元IMr[m，j]的电流量之总和，即IS小于ISr时，有时电流没有从布线OL流到转换电路ITRZD4。就是说，当IS小于ISr时，Iout会几乎为零。因此，例如可认为转换电路ITRZD4起到作为ReLU函数的作用。
ReLU函数例如可用于神经网络的激活函数。在神经网络的运算中，需要计算出前一层的神经元的各信号值(例如，可以为第二数据)和对应的权重系数(例如，可以为第一数据)的积和。另外，需要根据积和结果计算出激活函数的值。因此，当将ReLU函数作为神经网络的激活函数时，该神经网络的运算可以利用包括转换电路ITRZD4的运算电路MAC2进行。
此外，将在实施方式5中说明分层神经网络。
接着，说明图9的转换电路ITRZD4的具体电路结构的例子。
图10A所示的转换电路ITRZD4是图9的转换电路ITRZD4的一个例子。具体而言，图10A示出电流镜电路CM1、电流源CI及电流源CIr的各结构的例子。
在图10A的转换电路ITRZD4中，作为一个例子，电流镜电路CM1包括晶体管F6及晶体管F6r，作为一个例子，电流源CI包括晶体管F7，作为一个例子，电流源CIr包括晶体管F7r。晶体管F6、晶体管F6r、晶体管F7及晶体管F7r是n沟道型晶体管。
例如，电流镜电路CM1的第一端子与晶体管F6的第一端子、晶体管F6的栅极、晶体管F6r的栅极电连接，电流镜电路CM1的第三端子与晶体管F6的第二端子电连接。另外，电流镜电路CM1的第二端子与晶体管F6r的第一端子电连接，电流镜电路CM1的第四端子与晶体管F6r的第二端子电连接。
另外，例如，电流源CI的输出端子与晶体管F7的第一端子、晶体管F7的栅极电连接，电流源CI的输入端子与晶体管F7的第二端子电连接。
另外，例如，电流源CIr的输出端子与晶体管F7r的第一端子、晶体管F7r的栅极电连接，电流源CIr的输入端子与晶体管F7r的第二端子电连接。
在晶体管F7及晶体管F7r各自中，栅极和第一端子电连接，第二端子和布线VHE电连接。因此，晶体管F7及晶体管F7r各自的栅极-源极间电压为0V，在晶体管F7及晶体管F7r各自的阈值电压在适当的范围内的情况下，恒定电流流过晶体管F7及晶体管F7r各自的第一端子-第二端子间。就是说，晶体管F7及晶体管F7r都被用作电流源。
注意，图9的转换电路ITRZD4中的电流源CI及电流源CIr的结构不局限于图10A所示的电流源CI及电流源CIr。可以根据情况改变转换电路ITRZD4中的电流源CI及电流源CIr的结构。
例如，图9的转换电路ITRZD4中的电流源CI及电流源CIr都可以是图10B所示的电流源CI(电流源CIr)。
作为一个例子，图10B的电流源CI(电流源CIr)包括多个电流源CSA。另外，多个电流源CSA各自包括晶体管F7、晶体管F7s、端子U1、端子U2及端子U3。
作为一个例子，电流源CSA具有作为电流量使ICSA流过端子U2和端子U1之间的功能。另外，在电流源CI(电流源CIr)例如包括2P-1个(P是1以上的整数)的电流源CSA时，电流源CI(电流源CIr)作为电流量可以使s×ICSA(s是0以上且2P-1以下的整数)流过输出端子。
注意，实际上在电流源CI(电流源CIr)的制造中，有时因各电流源CSA中的晶体管的电特性的不均匀产生误差。因此，多个电流源CSA的端子U1各自输出的恒定电流ICSA的误差优选在10％以内，更优选在5％以内，进一步优选在1％以内。在本实施方式中，假设从电流源CI(电流源CIr)中的多个电流源CSA的端子U1输出的恒定电流ICSA之间没有误差而进行说明。
在多个电流源CSA中的一个，晶体管F7s的第一端子与端子U1电连接，晶体管F7s的栅极与端子U3电连接。晶体管F7的第一端子与晶体管F7的栅极、晶体管F7s的第二端子电连接。晶体管F7的第二端子与端子U2电连接。
多个电流源CSA各自的端子U1与电流源CI(电流源CIr)的输出端子电连接。另外，多个电流源CSA各自的端子U2与电流源CI(电流源CIr)的输入端子电连接。就是说，使多个电流源CSA各自的端子U2和布线VHE之间导通。
另外，一个电流源CSA的端子U3与布线CL[1]电连接，两个电流源CSA的端子U3都与布线CL[2]电连接，2P-1个电流源CS的端子U3都与布线CL[P]电连接。
布线CL[1]至布线CL[P]被用作发送用来从与其电连接的电流源CSA输出恒定电流ICSA的控制信号的布线。具体而言，例如，在布线CL[1]被供应高电平电位时，电连接到布线CL[1]的电流源CSA作为恒定电流使ICSA流到端子U1，在布线CL[1]被供应低电平电位时，电连接到布线CL[1]的电流源CSA没有输出ICSA。另外，例如，在布线CL[2]被供应高电平电位时，电连接到布线CL[2]的两个电流源CSA使总共2ICSA的恒定电流流到端子U1，在布线CL[2]被供应低电平电位时，电连接到布线CL[2]的电流源CSA没有输出总共2ICSA的恒定电流。另外，例如，在布线CL[P]被供应高电平电位时，电连接到布线CL[P]的2P-1个电流源CSA使总共2P-1ICSA的恒定电流流到端子U1，在布线CL[P]被供应低电平电位时，电连接到布线CL[P]的电流源CSA没有输出总共2P-1ICSA的恒定电流。
因此，当电流源CI(电流源CIr)向选自布线CL[1]至布线CL[P]中的一个以上的布线供应高电平电位时，可以使电流流过电流源CI(电流源CIr)的输出端子。另外，该电流之量可以根据要输入高电平电位的选自布线CL[1]至布线CL[P]中的一个以上的布线的组合而决定。例如，当布线CL[1]及布线CL[2]被供应高电平电位且布线CL[3]至布线CL[P]被供应低电平电位时，电流源CI(电流源CIr)可以使总计3ICSA的电流流过电流源CI(电流源CIr)的输出端子。
如上所述，通过使用图10B的电流源CI(电流源CIr)，可以根据情况改变通过电流源CI(电流源CIr)流过输出端子的电流量。
另外，通过作为图9的转换电路ITRZD4使用图10A的转换电路ITRZD4，可以使转换电路ITRZD4中的所有晶体管为OS晶体管。另外，运算电路MAC2的单元阵列CA、电路WCS、电路XCS等可以只使用OS晶体管构成，因此可以同时制造转换电路ITRZD4、单元阵列CA、电路WCS、电路XCS等。因此，有时可以缩短运算电路MAC2的制造工序。注意，这同样适用于作为图10A的转换电路ITRZD4的电流源CI及电流源CIr使用图10B的电流源CI(电流源CIr)的情况。
例如，需要通过图9的转换电路ITRZD4中的电流源CI和电流源CIr流过同一电流，因此可以用电流镜电路代替电流源CI及电流源CIr。
图11A所示的转换电路ITRZD4具有用电流镜电路CM2代替图9的转换电路ITRZD4中的电流源CI及电流源CIr的结构。作为一个例子，电流镜电路CM2包括晶体管F8及晶体管F8r。晶体管F8及晶体管F8r为p沟道型晶体管。
晶体管F8的第一端子与晶体管F8的栅极、晶体管F8r的栅极、晶体管F4的第二端子、电流镜电路CM1的第一端子电连接。晶体管F8的第二端子与布线VHE电连接。晶体管F8r的第一端子与晶体管F4r的第二端子、电流镜电路CM1的第二端子电连接。晶体管F8r的第二端子与布线VHE电连接。
如图11A的转换电路ITRZD4那样，通过用电流镜电路CM2代替图9的转换电路ITRZD4中的电流源CI及电流源CIr，可以使流到晶体管F4的第二端子和电流镜电路CM1的第一端子的连接点以及晶体管F4r的第二端子、电流镜电路CM1的第二端子和晶体管F5的第一端子的连接点的电流量几乎相同。
注意，图11A所示的电流镜电路CM2由晶体管F8及晶体管F8r构成，但是电流镜电路CM2的电路结构不局限于此。例如，与后述的图11C同样，电流镜电路CM2也可以具有电流镜电路CM2中的晶体管彼此共源共栅连接的结构。如此，也可以根据情况改变图11A的电流镜电路CM2的电路结构。
如图11B所示的转换电路ITRZD4的结构那样，图11A的转换电路ITRZD4也可以具有没有设置电流镜电路CM1的结构。图11B所示的转换电路ITRZD4可以使从电流镜电路CM2的第一端子流到晶体管F4的第二端子的电流量与从电流镜电路CM2的第二端子流到晶体管F4r的第二端子、布线VSE和晶体管F5的第一端子的连接点的电流量几乎相同。因此，当IS大于ISr时，与图9的转换电路ITRZD4同样，流过图11B的布线OL的电流量Iout可以为IS-ISr。
因为图11B的转换电路ITRZD4具有没有设置电流镜电路CM1的结构，所以可以比图11A的转换电路ITRZD4缩小电路面积。另外，因为没有从电流镜电路CM2流到电流镜电路CM1的稳定电流，所以图11B的转换电路ITRZD4的功耗可以比图11A的转换电路ITRZD4低。
在图11B中，未图示晶体管F8及晶体管F8r，而以方框图形式示出电流镜电路CM2。因此，与图11A的电流镜电路CM2同样，可以根据情况决定图11B的电流镜电路CM2的结构。
另外，图9的转换电路ITRZD4中的电流镜电路CM1不局限于图10A所示的电流镜电路CM1。可以根据情况改变图10A的转换电路ITRZD4中的电流镜电路CM1的结构。
例如，图9的转换电路ITRZD4中的电流镜电路CM1也可以为图11C所示的电流镜电路CM1。图11C所示的电流镜电路CM1具有如下结构：在图10A所示的电流镜电路CM1中还设置n沟道型晶体管的晶体管F6s及晶体管F6sr；将晶体管F6和晶体管F6s共源共栅连接；并且将晶体管F6r和晶体管F6sr共源共栅连接。如图11C所示，在电流镜电路中的晶体管彼此共源共栅连接时，可以进一步稳定该电流镜电路的工作。
<运算电路的结构例子2>
图12示出进行正、负或“0”的第一数据与正、负或“0”的第二数据的积和运算的运算电路的结构例子。图12所示的运算电路MAC3具有改变图7的运算电路MAC2而成的结构。因此，在运算电路MAC3的说明中，省略与运算电路MAC1及运算电路MAC2的说明重复的部分。
图12所示的电路CES[i，j]不仅包括单元IM[i，j]、单元IMr[i，j]而且包括单元IMs[i，j]、单元IMsr[i，j]。注意，在图12中，示出电路CES[i，j]而省略其他的电路CES。另外，在本说明书等中，当说明电路CES[i，j]、单元IM[i，j]、单元IMr[i，j]、单元IMs[i，j]、单元IMsr[i，j]等时，有时省略附在各自的符号上的[i，j]等。
另外，单元IMs及单元IMsr可以具有与单元IM同样的结构。作为一个例子，图12中的单元IMs及单元IMsr具有与单元IM同样的结构。另外，为了区别单元IM、单元IMs及单元IMsr各自中的晶体管和电容器等，对表示单元IMs中的晶体管、电容器的符号附上“s”，对表示单元IMsr中的晶体管、电容器的符号附上“sr”。
具体而言，单元IMs包括晶体管F1s、晶体管F2s及电容器C5s。晶体管F1s相当于单元IM的晶体管F1，晶体管F2s相当于单元IM的晶体管F2，电容器C5s相当于单元IM的电容器C5。因此，关于晶体管F1s、晶体管F2s、电容器C5s各自的电连接结构，参照实施方式1的IM[1，1]至单元IM[m，n]的说明。
此外，单元IMsr包括晶体管F1sr、晶体管F2sr及电容器C5sr。晶体管F1sr相当于单元IM的晶体管F1，晶体管F2sr相当于单元IM的晶体管F2，电容器C5sr相当于单元IM的电容器C5。因此，关于晶体管F1sr、晶体管F2sr、电容器C5sr各自的电连接结构，与单元IMs同样地参照实施方式1的IM[1，1]至单元IM[m，n]的说明。
另外，在单元IMs中，将晶体管F1s的第一端子、晶体管F2s的栅极、电容器C5s的第一端子的连接部分记为节点NNs，在单元IMs中，将晶体管F1sr的第一端子、晶体管F2sr的栅极和电容器C5sr的第一端子连接的部分记为节点NNsr。
在电路CES[i，j]中，电容器C5的第二端子与布线XCL[i]电连接，晶体管F1的栅极与布线WSL[i]电连接，晶体管F1的第二端子及晶体管F2的第二端子与布线WCL[j]电连接。另外，电容器C5r的第二端子与布线XCL[i]电连接，晶体管F1r的栅极与布线WSL[i]电连接，晶体管F1r的第二端子及晶体管F2r的第二端子与布线WCLr[j]电连接。
另外，电容器C5s的第二端子与布线XCLs[i]电连接，晶体管F1s的栅极与布线WSLs[i]电连接，晶体管F1s的第二端子及晶体管F2s的第二端子与布线WCL[j]电连接。另外，电容器C5sr的第二端子与布线XCLs[m]电连接，晶体管F1sr的栅极与布线WSLs[m]电连接，晶体管F1sr的第二端子及晶体管F2sr的第二端子与布线WCLr[j]电连接。
图12所示的电路CESref[i]不仅包括单元IMref[i]而且包括单元IMrefs[i]。注意，在图12中，示出电路CESref[i]而省略其他的电路CESref。另外，在本说明书等中，当说明电路CESref[i]、单元IMref[i]、单元IMrefs[i]等时，有时省略附在各自的符号上的[i]等。
另外，单元IMrefs可以具有与单元IMref同样的结构。作为一个例子，图12中的单元IMrefs具有与单元IMref同样的结构。另外，为了区别单元IMref和单元IMrefs各自中的晶体管和电容器等，对表示单元IMrefs中的晶体管、电容器的符号附上“s”。
具体而言，单元IMrefs包括晶体管F1ms、晶体管F2ms、电容器C5ms。晶体管F1ms相当于单元IMref的晶体管F1m，晶体管F2ms相当于单元IMref的晶体管F2m，电容器C5ms相当于单元IMref的电容器C5m。因此，关于晶体管F1ms、晶体管F2ms、电容器C5ms各自的电连接结构，参照实施方式1的IMref[1]至单元IMref[m]的说明。
另外，在单元IMrefs中，将晶体管F1ms的第一端子、晶体管F2ms的栅极、电容器C5ms的第一端子的连接部分记为节点NNrefs。
在电路CESref[i]中，电容器C5m的第二端子与布线XCL[i]电连接，晶体管F1m的栅极与布线WSL[i]电连接，晶体管F1m的第二端子及晶体管F2m的第二端子与布线XCL[i]电连接。另外，电容器C5ms的第二端子与布线XCLs[i]电连接，晶体管F1ms的栅极与布线WSLs[i]电连接，晶体管F1ms的第二端子及晶体管F2ms的第二端子与布线XCLs[i]电连接。
作为一个例子，与在实施方式1中说明的布线XCL[1]至布线XCL[n]同样，布线XCL[i]及布线XCLs[i]被用作使电流从电路XCS流到电路CES中的单元IM、单元IMr、单元IMs及单元IMsr的布线，例如被用作使电流从电路XCS流到电路CESref中的单元IMref[i]及单元IMrefs[i]的布线。
作为一个例子，与在实施方式1中说明的布线WSL[1]至布线WSL[m]同样，布线WSL[j]及布线WSLs[j]被用作发送用来从电路WSD将第一数据写入到电路CES中的单元IM及单元IMr的布线，例如被用作发送用来从电路WSD将参照数据写入到电路CESref中的单元IMref及单元IMrefs的选择信号的布线。
作为图12的运算电路MAC3中的转换电路ITRZD[j]，可以使用可用于图7的运算电路MAC2中的转换电路ITRZD[j]的电路。就是说，作为运算电路MAC3中的转换电路ITRZD[j]，例如可以使用图8A至图8C所示的转换电路ITRZD1至转换电路ITRZD3。
接着，说明如下一个例子：在图12的运算电路MAC3中，为了进行正、负或“0”的第一数据与正、负或“0”的第二数据的积和运算而将第一数据保持在电路CES中；以及将第二数据输入到电路CES中。
电路CES包括单元IM、单元IMr、单元IMs及单元IMsr，因此电路CES在第一数据的保持中可以使用单元IM、单元IMr、单元IMs及单元IMsr的四个电路。就是说，电路CES可以设定四个电流量而将与各电流量对应的电位保持在单元IM、单元IMr、单元IMs及单元IMsr中。因此，可以用在单元IM中设定的电流量、在单元IMr中设定的电流量、在单元IMs中设定的电流量及在单元IMsr中设定的电流量表示第一数据。在此，将保持在电路CES中的正的第一数据、负的第一数据或“0”的第一数据定义为如下。
当在电路CES[i，j]中保持正的第一数据时，作为一个例子，将单元IM[i，j]设定为使与正的第一数据的值的绝对值对应的量的电流流过单元IM[i，j]的晶体管F2。此外，作为一个例子，将单元IMsr[i，j]的晶体管F2sr设定为使与正的第一数据的值的绝对值对应的量的电流流过。具体而言，在晶体管F2的栅极(节点NN[i，j])及晶体管F2sr的栅极(节点NNsr[i，j])中保持与该电流量对应的电位。另外，作为一个例子，将单元IMr[i，j]设定为不使电流流过单元IMr[i，j]的晶体管F2r。此外，作为一个例子，将单元IMs[i，j]设定为不使电流流过单元IMs[i，j]的晶体管F2s。具体而言，在晶体管F2r的栅极(节点NNr[i，j])及晶体管F2s的栅极(节点NNs[i，j])中保持布线VE所供应的电位、图2的电路WCS的布线VINIL1所供应的用于初始化的电位等即可。
当在电路CES[i，j]中保持负的第一数据时，作为一个例子，将单元IMr[i，j]设定为使与负的第一数据的值的绝对值对应的量的电流流过单元IMr[1，j]的晶体管F2r。此外，作为一个例子，将单元IMs[i，j]的晶体管F2s设定为使与负的第一数据的值的绝对值对应的量的电流流过。具体而言，在晶体管F2r的栅极(节点NNr[i，j])及晶体管F2s的栅极(节点NNs[i，j])中保持与该电流量对应的电位。另外，作为一个例子，将单元IM[i，j]设定为不使电流流过单元IM[i，j]的晶体管F2。此外，作为一个例子，将单元IMsr[i，j]设定为不使电流流过单元IMsr[i，j]的晶体管F2sr。具体而言，在晶体管F2的栅极(节点NN[i，j])及晶体管F2sr的栅极(节点NNsr[i，j])中保持布线VE所供应的电位、图2的电路WCS的布线VINIL1所供应的用于初始化的电位等即可。
另外，当在电路CES[i，j]中保持“0”的第一数据时，作为一个例子，将单元IM[i，j]的晶体管F2、单元IMr[i，j]的晶体管F2r、单元IMs[i，j]的晶体管F2s及单元IMsr[i，j]的晶体管F2sr设定为不使电流流过。具体而言，在晶体管F2的栅极(节点NN[i，j])、晶体管F2r的栅极(节点NNr[i，j])、晶体管F2s的栅极(节点NNs[i，j])和晶体管F2sr的栅极(节点NNsr[i，j])中保持布线VE所供应的电位、图2的电路WCS的布线VINIL1所供应的用于初始化的电位等即可。
此外，当其他电路CES中保持正的第一数据或负的第一数据时，与上述电路CES[i，j]同样，设定为如下即可：使与第一数据对应的量的电流流过单元IM和布线WCL之间及单元IMsr和布线WCLr之间与单元IMr和布线WCLr之间及单元IMs和布线WCL之间中的一方；并且不使电流流过单元IM和布线WCL之间及单元IMsr和布线WCLr之间与单元IMr和布线WCLr之间及单元IMs和布线WCL之间中的另一方。另外，当在其他电路CES中保持“0”的第一数据时，与上述电路CES[i，j]同样，设定为如下即可：不使电流流过单元IM和布线WCL之间、单元IMr和布线WCLr之间、单元IMs和布线WCL之间以及单元IMsr和布线WCLsr之间。
作为一个例子，当在电路CES中将“+3”、“+2”、“+1”、“0”、“-1”、“-2”、“-3”各自保持为第一数据时，在从布线WCL流到单元IM的电流量的设定、从布线WCLr流到单元IMr的电流量的设定、从布线WCL流到单元IMs的电流量的设定以及从布线WCLsr流到单元IMsr的电流量的设定根据上述设定的情况下，可以将第一数据“+3”、“+2”、“+1”、“0”、“-1”、“-2”、“-3”各自例如定义为以下表的内容。
[表2]
Figure BDA0003373384570000711
另一方面，作为输入第二数据的布线，布线XCL及布线XCLs电连接到电路CES。因此，可以向电路CES作为第二数据输入两个信号。就是说，可以使用输入到布线XCL的信号以及输入到布线XCLs的信号表示第二数据，将其输入到电路CES。在此，将输入到电路CES的正的第二数据、负的第二数据或“0”的第二数据定义为如下。
当向电路CES[i，j]输入正的第二数据时，作为一个例子，关于单元IMref[i]的设定为如下：使与正的第二数据的值的绝对值对应的量的电流流过单元IMref[i]的晶体管F2m。具体而言，在晶体管F2m的栅极(节点NNref[i])中保持与该电流量对应的电位。另一方面，作为一个例子，关于单元IMrefs[i]的设定为如下：不使电流流过单元IMrefs[i]的晶体管F2ms。具体而言，在晶体管F2ms的栅极(节点NNrefs[i])中保持布线VE所供应的电位、图2C的电路XCS的布线VINIL2所供应的用于初始化的电位等即可。
此外，当向电路CES[i，j]输入负的第二数据时，作为一个例子，关于单元IMrefs[i]的设定为如下：使与负的第二数据的值的绝对值对应的量的电流流过单元IMrefs[i]的晶体管F2ms。具体而言，在晶体管F2ms的栅极(节点NNrefs[i])中保持与该电流量对应的电位。另一方面，作为一个例子，关于单元IMref[i]的设定为如下：不使电流流过单元IMref[i]的晶体管F2m。具体而言，在晶体管F2m的栅极(节点NNref[i])中保持布线VE所供应的电位、图2C的电路XCS的布线VINIL2所供应的用于初始化的电位等即可。
另外，当在电路CES[i，j]中保持“0”的第二数据时，作为一个例子，设定为不使电流流过单元IMref[i]的晶体管F2m及单元IMrefs[1]的晶体管F2ms。具体而言，在晶体管F2m的栅极(节点NNref[i])及晶体管F2ms的栅极(节点NNrefs[i])中保持布线VE所供应的电位、图2C的电路XCS的布线VINIL2所供应的用于初始化的电位等即可。
此外，当向其他电路CES输入正的第二数据或负的第二数据时，与上述电路CESref[i]同样，设定为如下即可：使与第二数据对应的量的电流流过单元IMref和布线XCL之间以及单元IMrefs和布线XCLs之间中的一方；并且不使电流流过单元IMref和布线XCL之间以及单元IMrefs和布线XCLs之间中的另一方。另外，当向其他电路CES输入“0”的第二数据时，与上述电路CESref[i]同样，设定为如下即可：不使电流流过单元IMref和布线XCL之间以及单元IMrefs和布线XCLs之间。
作为一个例子，当作为第二数据将“+3”、“+2”、“+1”、“0”、“-1”、“-2”、“-3”各自输入到电路CES时，在从布线XCL流到单元IMref的电流量的设定以及从布线XCLs流到单元IMrefs的电流量的设定根据上述设定的情况下，可以将第二数据“+3”、“+2”、“+1”、“0”、“-1”、“-2”、“-3”各自例如定义为以下表的内容。
[表3]
Figure BDA0003373384570000731
在此，考虑在保持在电路CES中的第一数据为“+3”、“+2”、“+1”、“0”、“-1”、“-2”和“-3”中的任一个且输入到电路CES的第二数据为“+1”、“0”和“-1”中的任一个时从布线WCL流到电路CES的单元IM及单元IMs的电流量以及从布线WCLr流到电路CES的单元IMr及单元IMsr的电流量。
例如，当输入到电路CES的第二数据为“+1”时，从布线XCL向电路CES的电容器C5及电容器C5r各自的第二端子输入与第二数据的“+1”的绝对值对应的电位，从布线XCLs向电路CES的电容器C5s及电容器C5sr各自的第二端子输入与接地电位(GND)对应的电位。另外，当保持在电路CES中的第一数据为“+3”时，节点NN及节点NNsr各自保持与作为第一数据的“+3”的绝对值对应的电位，节点NNr及节点NNs各自保持接地电位(GND)。此时，根据算式(1.12)或算式(1.16)，3Iref0的电流量流过电路CES的晶体管F2的第一端子-第二端子间。另外，电流不流过晶体管F2r、晶体管F2s及晶体管F2sr各自的第一端子-第二端子间。就是说，3Iref0的电流量从布线WCL流到单元IM，电流不从布线WCL流到单元IMs，电流不从布线WCLr流到单元IMr，电流不从布线WCLr流到单元IMsr。
另外，例如输入到电路CES的第二数据为“+1”且保持在电路CES中的第一数据为“-3”。因此，节点NNr及节点NNs各自保持与作为第一数据的“-3”的绝对值对应的电位，节点NN及节点NNsr各自保持接地电位(GND)。此时，根据算式(1.12)或算式(1.16)，3Iref0的电流量流过电路CES的晶体管F2r的第一端子-第二端子间。另外，电流不流过晶体管F2、晶体管F2s及晶体管F2sr各自的第一端子-第二端子间。就是说，3Iref0的电流量从布线WCLr流到单元IMr，电流不从布线WCL流到单元IM，电流不从布线WCL流到单元IMs，电流不从布线WCLr流到单元IMsr。
此外，例如，当输入到电路CES的第二数据为“-1”时，从布线XCLs向电路CES的电容器C5s及电容器C5sr各自的第二端子输入与第二数据的“-1”的绝对值对应的电位，从布线XCL向电路CES的电容器C5及电容器C5r各自的第二端子输入与接地电位(GND)对应的电位。另外，当保持在电路CES中的第一数据为“+3”时，节点NN及节点NNsr各自保持与第一数据的“+3”的绝对值对应的电位，节点NNr及节点NNs各自保持接地电位(GND)。此时，根据算式(1.12)或算式(1.16)，3Iref0的电流量流过电路CES的晶体管F2sr的第一端子-第二端子间。另外，电流不流过晶体管F2、晶体管F2r及晶体管F2s各自的第一端子-第二端子间。就是说，3Iref0的电流量从布线WCLr流到单元IMsr，电流不从布线WCL流到单元IM，电流不从布线WCLr流到单元IMr，电流不从布线WCL流到单元IMs。
另外，例如输入到电路CES的第二数据为“-1”且保持在电路CES中的第一数据为“-3”。因此，节点NNr及节点NNs各自保持与作为第一数据的“-3”的绝对值对应的电位，节点NN及节点NNsr各自保持接地电位(GND)。此时，根据算式(1.12)或算式(1.16)，3Iref0的电流量流过电路CES的晶体管F2s的第一端子-第二端子间。另外，电流不流过晶体管F2、晶体管F2r及晶体管F2sr各自的第一端子-第二端子间。就是说，3Iref0的电流量从布线WCL流到单元IMs，电流不从布线WCL流到单元IM，电流不从布线WCLr流到单元IMr，电流不从布线WCLr流到单元IMsr。
另外，例如，当输入到电路CES的第二数据为“0”时，从布线XCL向电路CES的电容器C5、电容器C5r各自的第二端子输入接地电位(GND)，从布线XCLs向电路CES的电容器C5s及电容器C5sr各自的第二端子输入接地电位(GND)。此时，无论保持在电路CES中的第一数据的值如何，电流都不流过晶体管F2、晶体管F2r、晶体管F2s及晶体管F2sr各自的第一端子-第二端子间。
另外，例如，当保持在电路CES中的第一数据为“0”时，节点NN、节点NNr、节点NNs及节点NNsr都保持接地电位(GND)。此时，无论输入到电路CES中的第二数据的值如何，电流都不流过晶体管F2、晶体管F2r、晶体管F2s及晶体管F2sr各自的第一端子-第二端子间。
以上，对第一数据为“+3”、“-3”、“0”的情况以及第二数据为“+1”、“-1”、“0”的情况进行说明，在同样地考虑其他情况时，可以将流过布线WCL及布线WCLr的电流量整理为以下表。
[表4]
Figure BDA0003373384570000761
如上所述，通过使用运算电路MAC2可以进行正、负或“0”的第一数据与正或“0”的第二数据的积和运算。另外，通过使用运算电路MAC3可以进行正、负或“0”的第一数据与正、负或“0”的第二数据的积和运算。
注意，本发明的一个方式不局限于在本实施方式中说明的运算电路MAC2及运算电路MAC3的电路结构。根据情况可以改变运算电路MAC2及运算电路MAC3的电路结构。例如，运算电路MAC3中的电容器C5、电容器C5r、电容器C5s、电容器C5sr、电容器C5m及电容器C5ms可以为晶体管的栅极电容(未图示)。另外，在运算电路MAC3中，在节点NN、节点NNr、节点NNs、节点NNsr、节点NNref及节点NNrefs与周围布线的寄生电容较大时，不一定需要设置电容器C5、电容器C5r、电容器C5s、电容器C5sr、电容器C5m及电容器C5ms。
另外，本实施方式可以与本说明书所示的其他实施方式适当地组合。
(实施方式3)
在本实施方式中，说明组合在上述实施方式中说明的运算电路MAC1、运算电路MAC1A、运算电路MAC2或运算电路MAC3中的任一个与传感器的结构。
图13A示出组合运算电路MAC1与包括传感器的电路SCA的结构例子。在图13A中，摘要示出运算电路MAC1的单元阵列CA。
作为一个例子，电路SCA包括传感器SNC[1]至传感器SNC[m]。在图13A中，例如将传感器SNC[1]至传感器SNC[m]配置为矩阵状。
传感器SNC[1]至传感器SNC[m]具有将感测的信息转换为电流量并输出该电流量的功能。作为传感器SNC[1]至传感器SNC[m]，例如可以使用利用光电二极管的光传感器、压力传感器、陀螺仪传感器、加速度传感器、听觉传感器、温度传感器、湿度传感器等。尤其是，通过作为传感器SNC[1]至传感器SNC[m]使用光传感器，电路SCA可以起到图像传感器的一部分的作用。
传感器SNC[1]至传感器SNC[m]例如优选为进行外界信息的感测而设置在靠近该外界的区域中。因此，如图13A所示，电路SCA优选设置在运算电路MAC1的上方，更具体而言，优选设置在单元阵列CA的上方。
传感器SNC[1]至传感器SNC[m]分别与布线XCL[1]至布线XCL[m]电连接。
因此，当传感器SNC[1]至传感器SNC[m]各自进行信息的感测时，传感器SNC[1]至传感器SNC[m]各自使对应于该信息的电流量流过布线XCL[1]至布线XCL[m]。
电路SCA优选具有能够使传感器SNC[1]至传感器SNC[m]的每一个逐次进行感测而使电流逐次流过布线XCL[1]至布线XCL[m]的每一个的结构。此时，例如作为电路SCA采用设置有用来选择传感器SNC[1]至传感器SNC[m]的信号线的结构，依次将信号等发送到信号线，使传感器SNC[1]至传感器SNC[m]逐次工作即可。
具体而言，例如，如图13B所示，在图13A的电路结构中可以将电路VINI设置到布线XCL[1]至布线XCL[m]。电路VINI包括开关SW[1]至开关SW[m]。开关SW[1]至开关SW[m]各自的第一端子与布线XCL[1]至布线XCL[m]电连接，开关SW[1]至开关SW[m]各自的第二端子与布线VINIL3电连接。布线VINIL3例如被用作供应低电平电位、接地电位等恒电位的布线。尤其是，该恒电位优选为比布线VE所供应的电位低的电位。在此，考虑如下步骤：以使开关SW[1]至开关SW[m]中的一个处于关闭状态且使其他的开关SW处于开启状态的方式使开关SW[1]至开关SW[m]依次处于关闭状态。在传感器SNC[1]至传感器SNC[m]都同时进行感测时，传感器SNC[1]至传感器SNC[m]分别使电流流过布线XCL[1]至布线XCL[m]的每一个。此时，电连接到开关SW[1]至开关SW[m]中的处于开启状态的开关SW的布线XCL与布线VINIL3之间处于导通状态，因此该电流流过布线VINIL3。由此，电连接到处于开启状态的开关SW的布线XCL的电位与布线VINIL3所供应的恒电位几乎相同。另一方面，电连接到开关SW[1]至开关SW[m]中的处于关闭状态的开关SW的布线XCL的电位根据该电流之量而决定。
另外，例如在传感器SNC[1]至传感器SNC[m]为由光电二极管等构成的光传感器的情况下，准备将光照射到传感器SNC[1]至传感器SNC[m]中的只有一个传感器SNC的滤光片即可。此时，因为传感器SNC为m个，所以滤光片的种类也是m个。另外，在除此之外还准备不将光照射到传感器SNC[1]至传感器SNC[m]中的任何的滤光片时，滤光片的种类为m+1个。当电路SCA被照射光时，通过依次切换滤光片，可以使传感器SNC[1]至传感器SNC[m]逐次进行感测。
另外，例如在传感器SNC[1]至传感器SNC[m]为由光电二极管等构成的光传感器的情况下，运算电路MAC1、运算电路MAC1A、运算电路MAC2或运算电路MAC3也可以被构成为对传感器SNC[1]至传感器SNC[m]的每一个分别照射光。通过构成为分别照射光，可以将光依次照射到传感器SNC[1]至传感器SNC[m]的每一个，而使传感器SNC[1]至传感器SNC[m]逐次进行感测。
在此，作为一个例子，说明在运算电路MAC1中设置图13B的电路SCA和电路VINI时的运算电路的工作例子。
另外，作为该工作例子，参照图6的时序图。因此，在设置图13B的电路SCA和电路VINI的运算电路MAC1的工作例子的说明中，省略与实施方式1的运算电路的工作例子1的说明重复的内容。
另外，布线VINIL3所供应的恒电位为接地电位。
在图6的时序图的时间T13至时间T15，Iref0作为电流量从电路SCA的传感器SNC[i]流到布线XCL[i]。Iref0例如可以为图13B的传感器SNC[i]进行感测而输出的基准电流之量。另外，在使电路VINI中的开关SW[i]处于关闭状态时，布线XCL[i]的电位例如为Vgm[i]。
另外，在图6的时序图的时间T13至时间T15，传感器SNC[i]以外的传感器SNC[1]至传感器SNC[m]既可以进行感测又可以不进行感测。另外，此时，在使开关SW[i]以外的开关SW[1]至开关SW[m]都处于开启状态时，布线XCL[i]以外的布线XCL[1]至布线XCL[m]各自的电位例如为接地电位。
在图6的时序图的时间T17至时间T19，Iref0作为电流从电路SCA的传感器SNC[i+1]流到布线XCL[i+1]。Iref0例如可以为图13B的传感器SNC[i+1]进行感测而输出的电流之量。另外，在使电路VINI中的开关SW[i+1]处于关闭状态时，布线XCL[i+1]的电位例如为Vgm[i+1]。
另外，在图6的时序图的时间T17至时间T19，传感器SNC[i+1]以外的传感器SNC[1]至传感器SNC[m]既可以进行感测又可以不进行感测。另外，此时，在使开关SW[i+1]以外的开关SW[1]至开关SW[m]处于开启状态时，布线XCL[i+1]以外的布线XCL[1]至布线XCL[m]各自的电位例如为接地电位。
在图6的时序图的时间T22至时间T23，Iref0的x[i]倍的电流量x[i]Iref0从电路SCA的传感器SNC[i]流到布线XCL[i]。电流x[i]Iref0例如可以为图13B的传感器SNC[i]进行感测而输出的电流。另外，在电路VINI中使开关SW[i]处于关闭状态时，布线XCL[i]的电位例如变为Vgm[i]+ΔV[i]。
此外，在图6的时序图的时间T22至时间T23，Iref0的x[i+1]倍的电流量x[i+1]Iref0从电路SCA的传感器SNC[i+1]流到布线XCL[i+1]。电流x[i+1]Iref0例如可以为图13B的传感器SNC[i+1]进行感测而输出的电流。另外，在电路VINI中使开关SW[i+1]处于关闭状态时，在布线XCL[i+1]的电位例如变为Vgm[i+1]+ΔV[i+1]。
此后，与图6的时序图的说明同样，流过转换电路ITRZ[j]和布线WCL[j]之间的电流量为流过单元IM[i，j]的晶体管F2的第一端子-第二端子间的电流量I1[i，j]与流过单元IM[i+1，j]的晶体管F2的第一端子-第二端子间的电流量I1[i+1，j]之总和(相当于算式(1.17))。因此，从转换电路ITRZ[j]输出到布线WCL[j]的电流量为与作为第一数据的权重系数w[i，j]及w[i+1，j]与第二数据的神经元的信号的值x[i]及x[i+1]之积和值，即x[i]w[i，j]+x[i+1]w[i+1，j]成比例的电流量。
使用电路SCA的运算电路MAC1例如可以进行分层神经网络的第一层(输入层)至第二层(中间层)的运算。就是说，通过传感器SNC[1]至传感器SNC[m]的感测而得的信息(值)相当于该第一层的神经元发送到该第二层的神经元的信号。另外，通过将该第一层的神经元和该第二层的神经元之间的权重系数保持在单元IM[1，j]至单元IM[m，j]中，运算电路MAC1可以计算出该信息(值)与该权重系数的积和。
此外，将在实施方式5中说明分层神经网络。
图14示出作为图13A的传感器SNC[1]至传感器SNC[m]例如使用光电二极管PD[1]至光电二极管PD[m]的电路SCA。就是说，假定图14的电路SCA为光传感器的情况。
当如此利用光传感器时，照射到光传感器的光的强度优选为在利用该光传感器的环境下照射的范围的强度。
另外，本实施方式可以与本说明书所示的其他实施方式适当地组合。
(实施方式4)
在本实施方式中，说明一种嗅觉传感器，该嗅觉传感器是组合在实施方式3中说明的运算电路MAC1、运算电路MAC1A、运算电路MAC2和运算电路MAC3中的任一个与传感器的结构例子。另外，说明组合运算电路MAC1、运算电路MAC1A、运算电路MAC2和运算电路MAC3中的任一个与触觉传感器的电子设备的例子。另外，说明组合运算电路MAC1、运算电路MAC1A、运算电路MAC2和运算电路MAC3中的任一个与味觉传感器的电子设备的例子。
<嗅觉传感器>
图15是示出嗅觉传感器的结构例子的方框图。嗅觉传感器SMS包括路径TRCN、具有传感器的电路SCA、运算电路MAC以及存储部MEMD。
路径TRCN是用来将大气成分ATCM传输到电路SCA的路径。另外，路径TRCN例如也可以具有只选择性地捕获想要检测的气味分子并进行浓缩的功能。
当使路径TRCN具有该功能时，路径TRCN优选包括纳米级流道、纳米柱、纳米线等。当路径TRCN包括纳米级流道、纳米柱、纳米线等时，可以去除大气成分ATCM所包含的不需要由嗅觉传感器SMS检测出的气味分子。因此，路径TRCN可以将从大气成分ATCM去除了不需要的气味分子的气味成分NOI传输到电路SCA。
与在实施方式3中说明的电路SCA同样，作为一个例子，电路SCA包括传感器SNC[1]至传感器SNC[m]。在图15中，例如将传感器SNC[1]至传感器SNC[m]配置为矩阵状。注意，在图15中，作为一个例子将传感器SNC[1]至传感器SNC[m]配置为矩阵状，但是并不需要配置为矩阵状。可以根据情况决定传感器SNC[1]至传感器SNC[m]的排列方式。
另外，在本实施方式中，图15所示的传感器SNC[1]至传感器SNC[m]为用来检测气味分子的检测元件。另外，传感器SNC[1]至传感器SNC[m]可以为检测出同一气味成分的传感器，也可以为检测出不同气味成分的传感器。另外，检测出同一气味成分的传感器的个数可以为多个。注意，将在后面说明传感器SNC[1]至传感器SNC[m]的一个例子。
运算电路MAC是可以使用在实施方式1中说明的运算电路MAC1、运算电路MAC1A、在实施方式2中说明的运算电路MAC2及运算电路MAC3中的任一个的电路。
如图15所示，作为一个例子，运算电路MAC包括单元阵列CA、转换电路ITRZS。作为单元阵列CA例如可以采用图1、图5、图7、图12所示的单元阵列CA。另外，当作为图15的单元阵列CA采用图1所示的单元阵列CA时，关于电路SCA、单元阵列CA的关系参照图13A及图13B所示的结构。另外，图15的转换电路ITRZS是将图1中的转换电路ITRZ[1]至转换电路ITRZ[n]、图5中的转换电路ITRZ[1]至转换电路ITRZ[n]、图7中的转换电路ITRZD[j]或图12中的转换电路ITRZD[j]总结起来的。在图15中，省略电路WCS、电路WSD、电路SWS1、电路SWS2等。
存储部MEMD例如具有保存运算电路MAC的计算结果的功能。另外，存储部MEMD具有将该结果作为数据DT输出到嗅觉传感器SMS的外部的功能。另外，当在运算电路MAC中反复进行运算时，存储部MEMD也可以具有暂时保持运算中途的数据的功能。
作为用来检测出气味分子的传感器SNC[1]至传感器SNC[m]，例如可以使用图16A及图16B所示的传感器SNC。图16A示出传感器SNC的俯视图，图16B示出沿着图16A中的点划线A1-A2的截面图。
作为一个例子，传感器SNC包括结构体KZT、布线ERDa1、布线ERDa2、布线ERDb1、布线ERDb2、应变片DGG、联结部LP、导电体CNDa、导电体CNDb及敏感膜KNM。
应变片DGG通过联结部LP与结构体KZT连接。此外，应变片DGG上设置有敏感膜KNM。
作为应变片DGG及联结部LP优选使用具有柔性的绝缘体。另外，作为结构体KZT优选使用抗应变性能高的绝缘体。
敏感膜KNM具有因特定气味分子的附着而伸缩的性质。
布线ERDa1及布线ERDa2位于结构体KZT的上部。布线ERDb1及布线ERDb2也位于结构体KZT的上部。
导电体CNDa及导电体CNDb位于联结部LP的上部。另外，导电体CNDa设置在使布线ERDa1和布线ERDa2之间处于导通状态的位置上。另外，导电体CNDb同样地设置在使布线ERDb1和布线ERDb2之间处于导通状态的位置上。
作为一个例子，布线ERDa1和布线ERDa2之间被输入恒定电压。因此，电流通过导电体CNDa流到布线ERDa1和布线ERDa2，将该电流的量记为Ia。另外，作为一个例子，布线ERDb1和布线ERDb2之间也被输入恒定电压。因此，电流通过导电体CNDb流到布线ERDb1和布线ERDb2，将该电流的量记为Ib。
在此，考虑经过路径TRCN传输的气味成分NOI中的气味分子NOIa附着于敏感膜KNM的情况。例如，因气味分子NOIa附着于敏感膜KNM而敏感膜KNM的不接触于应变片的表面变长。由此，如图16C所示，与应变片DGG一起在敏感膜KNM中产生应变，联结部LP、导电体CNDa及导电体CNDb被施加力量而联结部LP、导电体CNDa及导电体CNDb的形状也发生变化。
由于导电体CNDa及导电体CNDb的形状发生变化，导电体CNDa及导电体CNDb的电阻值也发生变化。由于该变化，在流过导电体CNDa的电流的变化量为ΔIa时的流过布线ERDa1和布线ERDa2的电流之量为Ia+ΔIa。同样，由于该变化，在流过导电体CNDb的电流的变化量为ΔIb时的流过布线ERDb1和布线ERDb2的电流之量为Ib+ΔIb。
此外，通过传感器SNC流过的电流可以为流过布线ERDa1和布线ERDa2的电流或者流过布线ERDa1和布线ERDa2的电流。另外，通过传感器SNC流过的电流可以为流过布线ERDa1和布线ERDa2的电流与流过布线ERDa1和布线ERDa2的电流之和。另外，通过传感器SNC流过的电流可以为流过布线ERDa1和布线ERDa2的电流与流过布线ERDa1和布线ERDa2的平均。
在图15中，通过传感器SNC流过的电流流到运算电路MAC的单元阵列CA。具体而言，如图13A及图13B所示，来自传感器SNC[1]至SNC[m]各自的电流流过布线XCL[1]至布线XCL[m]。
在此，例如，在气味成分NOI附着于传感器SNC[i](这里的i是1以上且m以下的整数)的敏感膜KNM之前通过传感器SNC[i]流过的电流之量为Ia[i]。另外，在图6的时序图的时间T13至时间T14的期间该电流流过布线XCL[i]。
另外，例如，在气味成分NOI附着于传感器SNC[i]的敏感膜KNM之后通过传感器SNC[i]流过的电流之量为x[i]Ia[i]＝Ia[i]+ΔIa[i]。另外，该电流在图6的时序图的时间T22至时间T23的期间流过布线XCL[i]。
如上所述，从电路SCA使来自传感器SNC[1]至传感器SNC[m]的电流流到运算电路MAC的单元阵列CA，可以将与气味成分NOI对应的第二数据x[1]至x[m]输入到运算电路MAC。由此，可以执行预先保持在单元阵列CA的单元IM中的第一数据与该第二数据的积和运算。就是说，可以进行以气味成分NOI为输入数据的神经网络的运算。
另外，该神经网络的运算是使用对气味成分NOI进行模式识别的算法建立的。另外，用于该神经网络的第一数据(权重系数)为通过机械学习等保持在单元IM的节点NM中。由此，可以根据从电路SCA流到单元阵列CA的与气味成分NOI对应的电流的模式辨识出气味成分NOI的气味、分子的尺寸或形状等是什么样的，从嗅觉传感器SMS将该结果输出为数据DT。
<触觉传感器>
图17是示出包括触觉传感器的电子设备的结构例子的方框图。作为一个例子，电子设备UDE包括被用作触觉传感器的检测部PLS、运算电路MAC及存储部MEMD。另外，检测部PLS包括电路SCA，作为电路SCA例如可以采用在实施方式3中说明的电路SCA。
与在实施方式3中说明的电路SCA同样，作为一个例子，图17所示的电路SCA包括传感器SNC[1]至传感器SNC[m]。注意，在图17中，作为一个例子，将传感器SNC[1]至传感器SNC[m]配置为矩阵状，但是并不需要配置为矩阵状。可以根据情况决定传感器SNC[1]至传感器SNC[m]的排列方式。
图17所示的传感器SNC[1]至传感器SNC[m]都是压力传感器，并是用来检测出来自外界的压力的检测元件。在图17中示出物体OBJ，传感器SNC[1]至传感器SNC[m]在与物体OBJ接触时将所检测的信号发送到运算电路MAC。该信号例如可以是电压、电流、它们的变化等。
运算电路MAC是可以使用在实施方式1中说明的运算电路MAC1、运算电路MAC1A、在实施方式2中说明的运算电路MAC2及运算电路MAC3中的任一个的电路。
如图17所示，作为一个例子，运算电路MAC包括单元阵列CA、转换电路ITRZS。关于图17的单元阵列CA、转换电路ITRZS参照图15的运算电路MAC的说明。
存储部MEMD例如具有保存运算电路MAC的计算结果的功能。另外，存储部MEMD具有将该结果作为数据DT输出到电子设备UDE的外部的功能。另外，当在运算电路MAC中反复进行运算时，存储部MEMD也可以具有暂时保持运算中途的数据的功能。
作为包括在检测部PLS中的传感器SNC[1]至传感器SNC[m]，例如可以使用图18A及图18B所示的传感器SNC。图18A示出传感器SNC的俯视图，图18B示出沿着图18A中的点划线B1-B2的截面图。
作为一个例子，传感器SNC包括结构体KZU、布线EREa1、布线EREa2、布线EREb1、布线EREb2、布线EREc1、布线EREc2、布线EREd1、布线EREd2、导电体CNEa、导电体CNEb、导电体CNEc、导电体CNEd、绝缘体SSM以及应变片DGH。
应变片DGH与结构体KZU连接。另外，应变片DGH上设置有导电体CNEa、导电体CNEb、导电体CNEc及导电体CNEd。
布线EREa1和布线EREa2以通过导电体CNEa彼此导通的方式设置在结构体KZU上。另外，布线EREb1和布线EREb2以通过导电体CNEb彼此导通的方式设置在结构体KZU上。另外，布线EREc1和布线EREc2以通过导电体CNEc彼此导通的方式设置在结构体KZU上。另外，布线EREd1和布线EREd2以通过导电体CNEd彼此导通的方式设置在结构体KZU上。
绝缘体SSM以覆盖布线EREa1、布线EREa2、布线EREb1、布线EREb2、布线EREc1、布线EREc2、布线EREd1、布线EREd2、导电体CNEa、导电体CNEb、导电体CNEc及导电体CNEd的方式设置在结构体KZU及应变片DGH的上方。注意，绝缘体SSM没有图示在图18A中。
作为应变片DGH及绝缘体SSM优选使用具有柔性的绝缘体。另外，作为结构体KZU优选使用抗应变性能高的绝缘体。
当图18A及图18B所示的传感器SNC受外部压力时，例如，如图18C所示，在传感器SNC中应变片DGH被施加力量而产生应变。由此，与应变片DGH一起在导电体CNEa、导电体CNEb、导电体CNEc、导电体CNEd及绝缘体SSM中产生应变，导电体CNEa、导电体CNEb、导电体CNEc、导电体CNEd及绝缘体SSM的形状也发生变化。
由于导电体CNEa、导电体CNEb、导电体CNEc及导电体CNEd的形状发生变化，导电体CNEa、导电体CNEb、导电体CNEc及导电体CNEd的电阻值也发生变化。在压力检测前后导电体CNEa、导电体CNEb、导电体CNEc及导电体CNEd的电阻值发生变化，因此通过布线EREa1、布线EREa2、布线EREb1、布线EREb2、布线EREc1、布线EREc2、布线EREd1及布线EREd2使恒定电流流过导电体CNEa、导电体CNEb、导电体CNEc及导电体CNEd，由此传感器SNC可以根据导电体CNEa、导电体CNEb、导电体CNEc及导电体CNEd的电压变化检测出该压力。
在传感器SNC为触觉传感器的情况下，例如包括导电体CNEa、导电体CNEb、导电体CNEc及导电体CNEd的电路也可以具有图19A所示的电路图的结构。电路CIR是包括导电体CNEa、导电体CNEb、导电体CNEc和导电体CNEd中的至少一个的电路。另外，布线CNVL被用作供应恒定电压的布线。
图19A示出通过将来自布线CNVL的恒定电压供应到电路CIR而作为输出电流得到Iout的电路结构。因此，在传感器SNC检测出压力时，导电体CNEa、导电体CNEb、导电体CNEc和导电体CNEd的电阻值发生变化，因此该压力的检测前后电流Iout也发生变化。
图19A所示的电路CIR的结构例子也可以具有图19B所示的以串联方式电连接导电体CNEa、导电体CNEb、导电体CNEc和导电体CNEd的结构。另外，也可以具有图19C所示的以并联方式电连接导电体CNEa、导电体CNEb、导电体CNEc和导电体CNEd的结构。
在此，图19A所示的电路CIR所输出的电流Iout被输入到图17的运算电路MAC。具体而言，在传感器SNC[i](这里的i是1以上且m以下的整数)检测出压力之前通过传感器SNC[i]流过的电流之量为Iout[i]。另外，该电流在图6的时序图的时间T13至时间T14的期间流过布线XCL[i]。
另外，例如，在传感器SNC[i]检测出压力之后通过传感器SNC[i]流过的电流之量为x[i]Iout[i]＝Iout[i]+ΔIout[i]。另外，该电流在图6的时序图的时间T22至时间T23的期间流过布线XCL[i]。
如上所述，通过从电路SCA使来自传感器SNC[1]至传感器SNC[m]的电流流到运算电路MAC的单元阵列CA，可以将与传感器SNC[1]至传感器SNC[m]所检测的压力对应的第二数据x[1]至x[m]输入到运算电路MAC。由此，可以执行预先保持在单元阵列CA的单元IM中的第一数据与该第二数据的积和运算。就是说，可以进行以压力为输入数据的神经网络的运算。
另外，根据本发明的一个方式的电子设备的结构不局限于作为检测部PLS中的传感器SNC使用图18A及图18B的传感器SNC的图17的电子设备UDE。例如，作为可用于图17的电子设备UDE的检测部PLS的电路也可以采用图20A所示的检测部PLSA的结构。
图20A所示的检测部PLSA包括绝缘体SZ1、线圈IDC、绝缘体SZ2、材料SG及材料MG。
绝缘体SZ1中埋入有被用作传感器SNC的线圈IDC。另外，绝缘体SZ2设置在绝缘体SZ1的上方，材料SG设置在绝缘体SZ2的上方，材料MG设置在材料SG的上方。
作为一个例子，布线CNVL电连接到线圈IDC的一个端子。如图19A至图19C所示的布线CNVL同样，布线CNVL被用作供应恒定电压的布线。因此，当布线CNVL供应恒定电压而线圈IDC的一个端子与另一个端子之间产生电压时，在经过充分的时间之后，在线圈IDC的一个端子与另一个端子之间产生稳定电流Iout。
作为材料SG优选使用具有弹性的材料，具体地优选使用弹性体。具体而言，作为材料SG例如可以使用硅酮橡胶等合成树脂等。
作为材料MG例如优选使用包含产生磁性的金属材料的弹性体。具体而言，作为材料MG可以使用包含产生磁性的金属材料(例如，金属粉末等)的热固化弹性体。
作为绝缘体SZ2例如优选使用不屏蔽由材料MG中的金属材料产生的磁场的绝缘体。
在图20A所示的检测部PLSA中，在由于被按下等而材料MG的形状发生变化时，材料MG中的金属材料错位。此时，由于金属材料错位，由该金属材料产生的磁场发生变化，在错位的金属材料附近的线圈IDC中因电磁感应而产生电动势。
例如，如图20B所示，当手指YB使材料MG凹下时，因为材料MG中的金属材料错位所以磁场发生变化，因此在靠近手指YB的线圈IDC中产生电磁感应。由此，在靠近手指YB的线圈IDC中产生电动势。
此时，流过线圈IDC的稳定电流之量暂时发生变化。例如，当流过靠近手指YB的线圈IDC的电流的变化量为ΔI时，流过线圈IDC的一个端子与另一个端子之间的电流量为Iout+ΔI。此时，满足xIout＝Iout+ΔI的x也被定义。
在此，图20A及图20B所示的触觉传感器所输出的电流Iout、Iout+ΔI被输入到图17的运算电路MAC。具体而言，例如，当物体接触到触觉传感器之前Iout的电流量从触觉传感器流到布线XCL。另外，在图6的时序图的时间T13至时间T14的期间该电流流过布线XCL。
另外，例如，由于物体接触到触觉传感器，Iout+ΔI的电流量从触觉传感器流到布线XCL。另外，在图6的时序图的时间T22至时间T23的期间该电流流过布线XCL[i]。
如上所述，通过从电路SCA使来自作为传感器SNC[1]至传感器SNC[m]的图20A的触觉传感器的电流流到运算电路MAC的单元阵列CA，可以将与传感器SNC[1]至传感器SNC[m]接触的物体的形状对应的第二数据x[1]至x[m]输入到运算电路MAC。由此，可以执行预先保持在单元阵列CA的单元IM中的第一数据与该第二数据的积和运算。就是说，可以进行以物体的形状为输入数据的神经网络的运算。
<<触觉传感器的应用例子>>
接着，说明作为检测部PLS使用触觉传感器的图17的电子设备UDE的应用例子。
图21A示出将电子设备UDE用于工业机械手的手部的结构例子。具体而言，图21A所示的手部10的手指部11a及手指部11b中以传感器SNC露出到外界的方式埋入有包括在图17的电子设备UDE中的电路SCA。
作为一个例子，手部10包括手指部11a、手指部11b、关节部12a、关节部12b、伸缩部13、支撑部14以及总线15。
作为一个例子，手指部11a及手指部11b具有作为抓持物体的部分的功能。另外，在图21A中，手部10构成为抓持物体，但是本发明的一个方式不局限于这个手部10的结构。例如，手部10也可以构成为用手指部11a或手指部11b在一个方向上推物体(未图示)。
作为一个例子，关节部12a具有改变手指部11a和伸缩部13所形成的角度的功能。另外，同样，作为一个例子，关节部12b也具有改变手指部11b和伸缩部13所形成的角度的功能。由于关节部12a及关节部12b各自改变手指部11a及手指部11b与伸缩部13所形成的角度，可以由手指部11a及手指部11b抓持物体。
作为一个例子，伸缩部13具有调节关节部12a和关节部12b之间的长度的功能。伸缩部13可以根据手部10抓持的物体的尺寸调节该长度。
作为一个例子，支撑部14具有支撑手部10整体的功能。另外，虽然未图示在图21中，但是支撑部14例如也可以包括为了把手部10靠近物体进行伸缩的机构以及用来把手部10朝向物体的驱动轴等。
手指部11a及手指部11b所包括的电路SCA的多个传感器SNC与用来供应电流及/或电压的总线15电连接。作为一个例子，该布线设置在手指部11a、手指部11b、关节部12a、关节部12b、伸缩部13、支撑部14的内侧。尤其是，在传感器SNC检测出压力变化或物体的接触时流过的电流优选通过总线15例如被输入到手部10的主体一侧设备(未图示)或该主体设备所包括的运算电路MAC的布线XCL[1]至布线XCL[m](参照图13A及图13B)。因此，总线15优选电连接到运算电路MAC的布线XCL[1]至布线XCL[m]。
在此，说明手部10抓持物体时的工作例子。
图21B示出手部10抓持物体OBJ的样子。此时，由于手指部11a及手指部11b所包括的电路SCA的传感器SNC的可检测区域与物体OBJ接触，从接触到物体OBJ的传感器SNC通过总线15流到主体设备一侧的电流之量发生变化。主体设备可以根据该电流之量的变化识别出物体OBJ接触到手部10的手指部11a及/或手指部11b。
此外，为了防止使用手指部11a及手指部11b抓持的物体OBJ中途掉下去，需要由主体设备识别出物体OBJ的形状，根据物体OBJ的形状调节关节部12a、关节部12b、伸缩部13等。例如，如图21B所示，手部10以手指部11a和手指部11b平行的方式抓持物体OBJ，但是根据物体OBJ的形状，电路SCA中有时有不与物体OBJ接触的传感器SNC。此时，从不与物体OBJ接触的传感器SNC通过总线15流到主体设备一侧的电流之量没有发生变化，因此主体设备可以识别出物体OBJ没有接触到手部10的手指部11a及/或手指部11b。
就是说，可以使用从手指部11a、手指部11b所包括的电路SCA的多个传感器SNC各自流到总线15的电流的变化量表示物体OBJ与手指部11a、手指部11b的电路SCA接触的区域。由此，因为从多个传感器SNC通过总线15的电流流到运算电路MAC，所以可以以该区域为向运算电路MAC的输入数据进行处理。
在此，手指部11a、手指部11b的电路SCA中的传感器SNC为传感器SNC[1]至传感器SNC[m](这里的m是1以上的整数)。另外，在是图21A所示的情况下，从传感器SNC[i](这里的i是1以上且m以下的整数)输出的电流为Iout[i]，在是图21B所示的情况下，从传感器SNC[i]输出的电流为x[i]Iout[i]。此时，可以将物体OBJ与手指部11a、手指部11b的电路SCA接触的区域表示为x[1]至x[m]。将x[1]至x[m]作为第二数据输出到运算电路MAC，可以执行预先保持在单元阵列CA的单元IM中的第一数据与该第二数据的积和运算。就是说，可以以手指部11a及手指部11b的电路SCA与物体OBJ接触的区域以及不接触的区域为输入数据而进行神经网络的运算。
另外，该神经网络的运算是使用对手指部11a及手指部11b的电路SCA与由手部10抓持的物体接触的区域及不接触的区域进行模式识别的算法建立的。另外，用于该神经网络的第一数据(权重系数)为通过机械学习等保持在单元IM的节点NM中。由此，可以根据从电路SCA流到单元阵列CA的与手指部11a及手指部11b的电路SCA与由手部10抓持的物体接触的区域及不接触的区域对应的电流的模式辨识出物体OBJ的形状、尺寸等。
另外，也可以将一次进行过模式识别而辨识的物体OBJ的数据反馈而改变手部10抓持物体OBJ的方式。具体而言，根据辨识的物体OBJ的数据，可以以对物体OBJ的形状合适的方式调节关节部12a、关节部12b、伸缩部13等。由此，如图21C所示，与图21B相比手部10可以抓持物体OBJ抓持得更加稳定。
注意，工业机械手的手部的结构不局限于图21A至图21C的手部10的结构。例如，工业机械手的手部也可以具有图22A所示的结构。
图22A所示的手部10A的与图21A的手部10不同之处在于：手指部11a具有多个关节部16a；以及手指部11b具有多个关节部16b。另外，图22A示出使用手指部11a及手指部11b抓持物体OBJ的样子。
注意，手指部11a及手指部11b各自的关节部16a及关节部16b可以不是多个，也可以是一个。另外，在图22A中，不同传感器SNC之间设置有关节部16a或关节部16b，但是可以设想手部10A要抓持的物体而自由决定关节部16a或关节部16b的位置。
另外，在图22A中，省略电连接到多个传感器SNC的总线15。
作为一个例子，图22所示的关节部16a及关节部16b分别具有用来使手指部11a及手指部11b向内侧或外侧弯曲的机构。因此，手部10A可以根据要抓持的物体的形状改变手指部11a及手指部11b的形状。
例如，与以上的图21B及图21C同样，可以在图22A的阶段利用电路SCA中的多个传感器SNC及运算电路MAC计算出物体OBJ的形状，根据算出数据以对物体OBJ的形状合适的方式调节手指部11a的关节部16a以及手指部11b的关节部16b。由此，如图22B所示，与图22A相比手部10A可以抓持物体OBJ抓持得更加稳定。
另外，可以将根据本发明的一个方式的电子设备不仅用于上述机械手而且用于其他设备等。例如，可以将根据本发明的一个方式的电子设备用于进行按诊的医疗设备等。
<味觉传感器>
图23是示出包括味觉传感器的电子设备的结构例子的方框图。作为一个例子，电子设备SITA包括被用作味觉传感器的检测部CHM、运算电路MAC、存储部MEMD。另外，检测部CHM包括电路SCA，作为电路SCA例如可以采用在实施方式3中说明的电路SCA。
与在实施方式3中说明的电路SCA同样，作为一个例子，图23所示的电路SCA包括传感器SNC[1]至传感器SNC[m]。注意，在图23中，作为一个例子将传感器SNC[1]至传感器SNC[m]配置为矩阵状，但是并不需要配置为矩阵状。可以根据情况决定传感器SNC[1]至传感器SNC[m]的排列方式。
图23所示的传感器SNC[1]至传感器SNC[m]都是味觉传感器，并是用来检测出被评价物质中的特定呈味成分的检测元件。这里的特定呈味成分是指给人的舌提供五味、辣味、涩味等的反应的物质。在图23中示出被评价物质ABJ，传感器SNC[1]至传感器SNC[m]在与被评价物质ABJ接触时将所检测的信号发送到运算电路MAC。该信号例如可以是电压、电流、它们的变化等。
运算电路MAC可以具有在嗅觉传感器及触觉传感器中说明的运算电路MAC同样的结构。因此，关于图23的运算电路MAC参照在嗅觉传感器及触觉传感器中说明的运算电路MAC的说明。
存储部MEMD也可以具有在嗅觉传感器及触觉传感器中说明的存储部MEMD同样的结构。因此，关于图23的存储部MEMD参照在嗅觉传感器及触觉传感器中说明的存储部MEMD的说明。
接着，说明检测部CHM中的传感器SNC[1]至传感器SNC[m]。传感器SNC[1]至传感器SNC[m]例如可以为图24A及图24B所示的传感器SNC。图24A示出包括传感器SNC的检测元件的结构的一个例子的立体图。图24B示出沿着图24A所示的点划线C1-C2的截面图。
作为一个例子，图24A的传感器SNC安装到基材KIZ。另外，传感器SNC与布线HAIS1及布线HAIS2电连接。
作为一个例子，如图24B所示，传感器SNC包括类脂膜SST、缓冲膜KAN及参考电极DEN。另外，在图24B中，参考电极DEN以隔着缓冲膜KAN与类脂膜SST重叠的方式设置，但是参考电极DEN和类脂膜SST也可以不重叠。
类脂膜SST被用作在与呈味成分接触时取得与该呈味成分对应的电位的检测电极，类脂膜SST包括类脂体、塑化剂及聚氯乙烯等。作为一个例子，该类脂体包含有亲水部分SIN和疏水部分SOS的类脂分子。在水、为基准的溶液等渗到类脂膜SST时，如图24B所示，类脂分子在类脂膜SST的表面附近以亲水部分SIN朝向膜的外侧且疏水部分SOS朝向膜的内侧的方式自主配置。作为对呈味物质的类脂膜SST的响应，根据表面电荷密度、表面电位、氢离子的键合率等的变化表示类脂膜SST的电位变化。
在类脂膜SST中，可以根据感测的呈味成分，例如提供甜味、苦味、酸味、鲜味、咸味、辣味、涩味等的反应的呈味成分改变类脂体和塑化剂的种类或者调节类脂体和塑化剂之比率即可。例如，在是进行让人的舌感到苦味的呈味成分的感测的传感器的情况下，作为类脂膜SST，减少包含电荷的类脂体的含量而增高疏水性即可。另外，在是进行让人的舌感到咸味的呈味成分的感测的传感器的情况下，增高荷电类脂体的含量而增高亲水性即可，以便容易与离子起静电相互作用。
缓冲膜KAN具有防止类脂膜SST和参考电极DEN之间产生电荷转移的功能。因此，缓冲膜KAN优选为绝缘体。
参考电极DEN被用作取得与各呈味成分对应的参考电位的电极。
作为一个例子，类脂膜SST电连接到布线HAIS1。另外，作为一个例子，参考电极DEN电连接到布线HAIS2。
通过将图24A及图24B所示的传感器SNC浸在包含被评价物质ABJ的溶液等中，在类脂膜SST和参考电极DEN之间产生电位差。该电位差根据被评价物质ABJ或溶液的浓度而决定，因此在判定被评价物质ABJ的味道时，对该电位差进行分析即可。
尤其是，在对利用图23的电子设备SITA取得的该电位差进行分析时，优选将该电位差转换为电流值，以便将其输入到运算电路MAC。例如，如图24C所示的方框图那样，检测部CHM优选具有如下结构：将利用类脂膜SST取得的电位Vin以及利用参考电极DEN取得的电位Vref输入到电压电流转换电路VIC，从电压电流转换电路VIC输出与Vin和Vref之电位差对应的电流I。在图23的电子设备SITA中，该电流I从检测部CHM输入到运算电路MAC。
电压电流转换电路VIC包括两个输入端子以及一个输出端子，具有将输入到两个输入端子的电位差转换为电流并将该电流输出到输出端子的功能。
在此，例如，在将图23所示的传感器SNC[i]浸在包含被评价物质ABJ的溶液等中之前从电压电流转换电路VIC的输出端子输出的电流为Iout[i]。在此，在图6的时序图的时间T13至时间T14的期间电流Iout[i]流过布线XCL[i]。注意，将传感器SNC[i]浸在包含被评价物质ABJ的溶液等中之前包括传感器SNC[i]接触外界空气的情况、传感器SNC[i]接触为基准的液体(不包含被评价物质ABJ的溶液，例如可以为纯水等)的情况等。
另外，例如，在将图23所示的传感器SNC[i]浸在包含被评价物质ABJ的溶液等中之前通过电压电流转换电路VIC的输出端子的电流为x[i]Iout[i]＝Iout[i]+ΔIout[i]。另外，在图6的时序图的时间T22至时间T23的期间该电流流过布线XCL[i]。
如上所述，通过从电路SCA使来自传感器SNC[1]至传感器SNC[m]的电流流到运算电路MAC的单元阵列CA，可以将与传感器SNC[1]至传感器SNC[m]所检测的多个味觉信息对应的第二数据x[1]至x[m]输入到运算电路MAC。由此，可以执行预先保持在单元阵列CA的单元IM中的第一数据与该第二数据的积和运算。就是说，可以进行以多个味觉信息为输入数据的神经网络的运算。
另外，该神经网络的运算例如可以使用对由传感器SNC[1]至传感器SNC[m]检测的多个味觉信息进行模式识别的算法。另外，用于该神经网络的第一数据(权重系数)为通过机械学习等保持在单元IM的节点NM中。由此，可以根据从电路SCA流到单元阵列CA的与被评价物质ABJ对应的电流的模式辨识出被评价物质ABJ让人的舌感觉到哪种味道，从电子设备SITA将该结果输出为数据DT。
图25A示出图23的电子设备SITA的一个例子的立体图。图25A的电子设备SITA作为检测部CHM包括多个图24A及图24B的传感器SNC及多个基材KIZ，并是如下结构体：在电子设备SITA驱动时，可以将多个传感器SNC浸在包含被评价物质ABJ的溶液YEK中。就是说，电子设备SITA具有通过本身的一次驱动使用多个传感器SNC同时检测出包含在被评价物质ABJ中的多种呈味成分的功能。
图25A的电子设备SITA除了传感器SNC及基材KIZ以外还包括第一框体KYT1、第二框体KYT2、第三框体KYT3、轴JIK、台座DAZ以及电缆拖链(cable bare，日本注册商标)CB。另外，图25A还示出容器YOK、包含被评价物质ABJ的溶液YEK。
图25B示出图25A的电子设备SITA的检测部CHM的放大图。如图25B所示，第一框体KYT1是可以安装多个包括传感器SNC的基材KIZ的结构体。另外，多个传感器SNC中的一个可以是检测出选自五味、辣味、涩味等中的一种味道的传感器。另外，甜味等的呈味成分有多种，例如蔗糖、木糖醇、人工甜味剂等，因此按需要的呈味成分准备包括传感器SNC的基材KIZ即可。如此，当多个传感器SNC的每一个为检测出不同味道的味觉传感器时，通过电子设备SITA的一次驱动，可以使用多个传感器SNC同时检测出包含在被评价物质ABJ中的呈味成分。
另外，作为一个例子，第一框体KYT1也可以具有图24A所示的布线HAIS1及布线HAIS2电连接到第一框体KYT1内部的电路的结构。注意，在图25B中未图示第一框体KYT1及布线HAIS2。另外，第一框体KYT1在结构上连接到第二框体KYT2。图25A所示的电子设备SITA也可以具有将第一框体KYT1和第二框体KYT2合并成一个框体的结构。另外，设置在基材KIZ中的布线HAIS1及布线HAIS2通过第一框体KYT1与第二框体KYT2电连接。
第二框体KYT2是沿着轴JIK能够升降的结构体。例如，第二框体KYT2包括用来驱动电动机等的构件，由于该构件第二框体KYT2本身可以升降。由于第二框体KYT2沿着轴JIK升降，同时可以使第一框体KYT1升降。由此，可以使多个基材KIZ所包括的传感器SNC上下移动。
台座DAZ及轴JIK在结构上连接到第三框体KYT3。另外，第三框体KYT3也可以具有控制第二框体KYT2的升降的功能。此时，优选设置有电连接第三框体KYT3和第二框体KYT2的布线。
另外，第三框体KYT3包括图23所示的运算电路MAC和存储部MEMD。此时，优选设置有电连接第三框体KYT3和传感器SNC的布线。就是说，电子设备SITA也可以具有如下结构：将与使用传感器SNC检测的包含在被评价物质中的呈味成分有关的信息发送到第三框体KYT3，利用第三框体KYT3所包括的运算电路MAC分析该信息。
当利用多个布线在第三框体KYT3与第一框体KYT1及/或第二框体KYT2之间进行电信号的传送及接收时，如图25A所示，电子设备SITA优选设置有电缆拖链CB。电缆拖链CB包括布线，通过该多个布线电连接第三框体KYT3和第二框体KYT2。通过将该多个布线收纳在电缆拖链CB中，即使第一框体KYT1及第二框体KYT2上下升降，也可以避免该多个布线的散乱。注意，在电子设备SITA中不一定需要使用电缆拖链CB。另外，也可以不使用电缆拖链CB而使用FPC(柔性电路板)代替该多个布线。
注意，在以上的说明中，第三框体KYT3包括图23所示的运算电路MAC及存储部MEMD，但是包括根据本发明的一个方式的半导体装置的电子设备的结构不局限于此。例如，可以采用图23的运算电路MAC及存储部MEMD包括在第一框体KYT1或第二框体KYT2中的结构，也可以采用运算电路MAC和存储部MEMD分别包括在不同框体中的结构。
台座DAZ被用作为设置容器YOK的空间。或者，台座DAZ也可以被用作使电子设备SITA自立的脚。或者，当第二框体KYT2不具有沿着轴JIK上下升降的功能时，台座DAZ也可以代替第二框体KYT2具有上下升降的功能。由此，电子设备SITA可以具有由于台座DAZ上升而将传感器SNC浸在溶液YEK中的结构。
注意，包括根据本发明的一个方式的半导体装置的电子设备的结构不局限于图25A及图25B。根据情况，包括根据本发明的一个方式的半导体装置的电子设备可以具有改变图25A及图25B所示的结构而成的结构。
例如，可以将图25B所示的安装到第一框体KYT1的基材KIZ的结构改为图25C所示的结构。作为一个例子，图25C示出将包括类脂膜SST的多个基材KIZA、包括参考电极DEN的一个基材KIZB安装到第一框体KYT1的结构。就是说，在图25C的结构中，将用来取得参考电位的参考电极DEN汇总成一个。因此，因为只使用一个参考电极DEN(基材KIZB)可以取得该参考电位，所以布线数量可以比图25B少。即使将图25C的结构用于电子设备SITA，与采用图25B的结构的电子设备SITA同样，可以使用多个基材KIZA所包括的各类脂膜SST取得与包含在溶液YEK中的被评价物质ABJ对应的多个电位的每一个与该参考电位之电位差。
如在本实施方式中说明那样，通过组合在上述实施方式中说明的运算电路MAC与传感器，可以实现臭气传感器、包括触觉传感器的电子设备或者包括味觉传感器的电子设备。
另外，本实施方式可以与本说明书所示的其他实施方式适当地组合。
(实施方式5)
在本实施方式中，说明分层神经网络。通过使用上述实施方式所示的半导体装置，可以进行分层神经网络的运算。
<分层神经网络>
分层神经网络例如包括一个输入层、一个或多个中间(隐藏层)及一个输出层，由共三个以上的层构成。图26A所示的分层神经网络100是其一个例子，神经网络100包括第一层至第R层(在此，R可以为4以上的整数)。尤其是，第一层相当于输入层，第R层相当于输出层，其他层相当于中间层。注意，在图26A中，作为中间层示出第(k-1)层、第k层(在此，k是3以上且R-1以下的整数)，而省略其他中间层。
神经网络100的各层包括一个或多个神经元。在图26A中，第一层包括神经元N1 (1)至神经元Np (1)(在此，p是1以上的整数)，第(k-1)层包括神经元N1 (k-1)至神经元Nm (k-1)(在此，m是1以上的整数)，第k层包括神经元N1 (k)至神经元Nn (k)(在此，n是1以上的整数)，第R层包括神经元N1 (R)至神经元Nq (R)(在此，q是1以上的整数)。
此外，图26A除了神经元N1 (1)、神经元Np (1)、神经元N1 (k-1)、神经元Nm (k-1)、神经元N1 (k)、神经元Nn (k)、神经元N1 (R)、神经元Nq (R)以外，还示出第(k-1)层的神经元Ni (k-1)(在此，i是1以上且m以下的整数)、第k层的神经元Nj (k)(在此，j是1以上且n以下的整数)，省略示出其他神经元。
接着，说明从前一层的神经元向后一层的神经元的信号的传送以及向每个神经元输入或输出到每个神经元的信号。注意，在本说明中，着眼于第k层的神经元Nj (k)。
图26B示出第k层的神经元Nj (k)、输入到神经元Nj (k)的信号以及从神经元Nj (k)输出的信号。
具体而言，第(k-1)层的神经元N1 (k-1)至神经元Nm (k-1)的每一个的输出信号的z1 (k-1)至zm (k-1)向神经元Nj (k)输出。然后，神经元Nj (k)根据z1 (k-1)至zm (k-1)生成zj (k)而将zj (k)作为输出信号向第(k+1)层(未图示)的各神经元输出。
从前一层的神经元向后一层的神经元输入的信号的传送强度根据使它们连接的神经突触的结合强度(以下称为权重系数)决定。在神经网络100中，从前一层的神经元输出的信号在乘以对应的权重系数之后输入到后一层的神经元。在i设定为1以上且m以下的整数且第(k-1)层的神经元Ni (k-1)与第k层的神经元Nj (k)之间的神经突触的权重系数设定为wi (k-1) j (k)时，输入到第k层的神经元Nj (k)的信号可以以算式(5.1)表示。
[算式20]
Figure BDA0003373384570000991
换言之，在从第(k-1)层的神经元N1 (k-1)至神经元Nm (k-1)的每一个向第k层的神经元Nj (k)传送信号时，作为该信号的z1 (k-1)至zm (k-1)被乘以对应于各信号的权重系数(w1 (k-1) j (k)至wm (k-1) j (k))。然后，对第k层的神经元Nj (k)输入w1 (k-1) j (k)·z1 (k-1)至wm (k-1) j (k)·zm (k-1)。此时，对第k层的神经元Nj (k)输入的信号的总和uj (k)成为算式(5.2)。
[算式21]
Figure BDA0003373384570000992
此外，也可以对权重系数w1 (k-1) j (k)至wm (k-1) j (k)及神经元的信号z1 (k-1)至zm (k-1)的积和的结果作为偏差供应偏置。在偏置为b时，算式(5.2)可以改写为如下算式。
[算式22]
Figure BDA0003373384570001001
神经元Nj (k)根据uj (k)生成输出信号zj (k)。在此，以以下算式定义来自神经元Nj (k)的输出信号zj (k)。
[算式23]
Figure BDA0003373384570001002
函数f(uj (k))是分层神经网络中的激活函数，可以使用阶梯函数、线性斜坡函数、sigmoid函数等。既可以在所有神经元中使用相同的激活函数，也可以在神经元中使用不同的激活函数。此外，神经元的激活函数也可以在各层中相同或不同。
各层的神经元所输出的信号、权重系数w或偏置b既可以为模拟值又可以为数字值。数字值例如既可以为二值又可以为三值。此外，也可以为更大的位数。作为一个例子，在是模拟值的情况下，作为激活函数，例如使用线性斜坡函数、sigmoid函数等即可。在是数字值的二值的情况下，例如，使用输出为-1或1、或者0或1的阶梯函数即可。此外，各层的神经元所输出的信号也可以为三值以上，在此情况下，例如，作为输出三值的激活函数，使用输出为-1、0或1的阶梯函数，或者输出为0、1或2的阶梯函数等即可。此外，例如，作为输出五值的激活函数，使用-2、-1、0、1或2的阶梯函数等即可。通过作为各层的神经元所输出的信号、权重系数w和偏置b中的至少一个使用数字值，可以减少电路规模、降低功耗或提高运算速度等。此外，通过作为各层的神经元所输出的信号、权重系数w和偏置b中的至少一个使用模拟值，可以提高运算的精度。
神经网络100通过对第一层(输入层)输入输入信号，在从第一层(输入层)到最后层(输出层)的各层中，依次进行根据从前一层输入的信号使用算式(5.1)、算式(5.2)(或算式(5.3))、算式(5.4)生成输出信号而将该输出信号输出到后一层的工作。从最后层(输出层)输出的信号相当于神经网络100所计算的结果。
在将实施方式1所示的运算电路MAC1用于上述隐藏层的情况下，以权重系数ws[k-1] (k-1) s[k] (k)(s[k-1]是1以上且m以下的整数，s[k]是1以上且n以下的整数)为第一数据而将对应于第一数据的电流量依次储存在同一列上的各单元IM中，以来自第(k-1)层的神经元Ns[k-1] (k-1)的输出信号zs[k-1] (k-1)为第二数据而从电路XCS使对应于第二数据的电流量流到各行的布线XCL，由此可以根据输入到转换电路ITRZ的电流量IS求得第一数据和第二数据之积和。并且，通过使用该积和值求得激活函数的值，可以将激活函数的值作为第k层的神经元Ns[k] (k)的输出信号zs[k] (k)。
此外，在将实施方式1所示的运算电路MAC1用于上述输出层的情况下，以权重系数ws[R-1] (R-1) s[R] (R)(s[R-1]是1以上的整数，s[R]是1以上且q以下的整数)为第一数据而将对应于第一数据的电流量依次储存在同一列上的各单元IM中，以来自第(R-1)层的神经元Ns[R-1] (R-1)的输出信号zs[R-1] (R-1)为第二数据而从电路XCS使对应于第二数据的电流量流到各行的布线XCL，由此可以根据输入到转换电路ITRZ的电流量IS求得第一数据和第二数据之积和。并且，通过使用该积和值求得激活函数的值，可以将激活函数的值作为第R层的神经元Ns[R] (R)的输出信号zs[R] (R)。
此外，本实施方式所示的输入层也可以起到将输入信号输出到第二层的缓冲电路的作用。
另外，在将实施方式2所示的作为转换电路ITRZD[j]使用图9的转换电路ITRZD4的运算电路MAC2用于上述隐藏层的情况下，以权重系数ws[k-1] (k-1) s[k] (k)为第一数据而将对应于第一数据的电流量依次储存在同一列上的各电路CES的单元IM及单元IMr中，以来自第(k-1)层的神经元Ns[k-1] (k-1)的输出信号zs[k-1] (k-1)为第二数据而从电路XCS使对应于第二数据的电流量流到各行的布线XCL，由此可以根据输入到转换电路ITRZD4的电流量IS以及ISr计算出与第一数据和第二数据之积和对应的激活函数的值。就是说，可以将该值作为第k层的神经元Ns[k] (k)的输出信号zs[k] (k)。此外，转换电路ITRZD4被构成为输出对应于该值的电流量，因此例如输入到第(k+1)层的多个神经元的第k层的神经元Ns[k] (k)的输出信号zs[k] (k)可以为电流。也就是说，在将运算电路MAC2用于第(k+1)层的隐藏层的情况下，输入到运算电路MAC2的布线XCL的第k层的神经元Ns[k] (k)的输出信号zs[k] (k)不是在电路XCS中生成的而是从第k层的隐藏层的运算电路MAC2的转换电路ITRZD4输出的电流。
具体而言，通过使用图27所示的运算电路，可以进行上述分层神经网络的运算。作为一个例子，图27的运算电路包括具有与图7的运算电路MAC2同样的结构的运算电路MAC2-1以及具有从图7的运算电路MAC2去掉电路XCS而成的结构的运算电路MAC2-2。运算电路MAC2-1的单元阵列CA中以矩阵状配置有m×n个电路CES，运算电路MAC2-2的单元阵列CA中以矩阵状配置有n×t个(t是1以上的整数)的电路CES。另外，运算电路MAC2-1的布线OL[1]至布线OL[n]分别与运算电路MAC2-2的布线XCL[1]至布线XCL[n]电连接。
例如，在图27的运算电路MAC2-1中，通过以第(k-1)层的神经元与第k层的神经元之间的权重系数为第一数据来将其储存在单元阵列CA的电路CES[1，1]至电路CES[m，n]中，并以来自第(k-1)层的神经元Ns[k-1] (k-1)的输出信号zs[k-1] (k-1)为第二数据来使对应于第二数据的电流量从电路XCS流过各行的布线XCL，可以从布线OL[1]至布线OL[n]分别输出第k层的神经元N1 (k)至神经元Nn (k)的输出信号z1 (k)至zn (k)。此外，输出信号z1 (k)至zn (k)的各值可以表现为从转换电路ITRZD4[1]至转换电路ITRZD4[n]输出的电流量。
在此，在图27的运算电路MAC2-2中，通过以第k层的神经元与第(k+1)层的神经元之间的权重系数为第一数据来将其储存在单元阵列CA的电路CES[1，1]至电路CES[n，t]中并以流过各行的布线XCL的电流量，即第k层的神经元N1 (k)至神经元Nn (k)的输出信号z1 (k)至zn (k)为第二数据，可以从布线OL[s[k+1]](在此，s[k+1]为1以上且t以下的整数)输出第(k+1)层的神经元Ns[k+1] (k+1)的输出信号zs[k+1] (k+1)。
此外，如在实施方式2中说明那样，通过作为图27的运算电路MAC2-1的转换电路ITRZD4[1]至转换电路ITRZD4[n]使用图9、图10A、图11A至图11C中的任一个转换电路ITRZD4，转换电路ITRZD4[1]至转换电路ITRZD4[n]作为ReLU函数起到作用。因此，例如，在电路CES[1，j]至电路CES[m，j]中积和运算的结果为“负”的情况下，理想的从转换电路ITRZD4流到布线OL[j]电流量优选为0。但是，实际上有时微小量的电流从转换电路ITRZD4流到布线OL[j]或者微小量的电流从布线OL[j]流到转换电路ITRZD4。
因此，图28示出用来适当地进行分层神经网络的后一层以后的运算的运算电路MAC2-2的结构例子。在图28所示的运算电路MAC2-2中，将在图7的运算电路MAC2中配置在单元阵列CA中的电路CES从m×n的矩阵状改为n×t的矩阵状，且没有设置电路XCS。另外，运算电路MAC2-2的单元阵列CA中的电路CES配置为n×t的矩阵状，因此还变更对图28中的布线、电路等的符号附上的[]等括号内的值。
并且，作为一个例子图28的运算电路MAC2-2示出如下电路结构的例子：运算电路MAC2-2中配置有布线TM[1]、布线TM[n]、布线TH[1，h](h是1以上且t以下的整数)、布线TH[n，h]、布线THr[1，h]、布线THr[n，h]。在图28的运算电路MAC2-2中，单元IMref[1]的晶体管F2m的背栅极与布线TM[1]电连接，单元IMref[n]的晶体管F2m的背栅极与布线TM[n]电连接，单元IM[1，h]的晶体管F2的背栅极与布线TH[1，h]电连接，单元IMr[1，h]的晶体管F2r的背栅极与布线THr[1，h]电连接，单元IM[n，h]的晶体管F2的背栅极与布线TH[n，h]电连接，单元IMr[n，h]的晶体管F2r的背栅极与布线THr[n，h]电连接。
通过对布线TM[1]、布线TM[n]、布线TH[1，h]、布线TH[n，h]、布线THr[1，h]、布线THr[n，h]各自供应低电平电位，可以增高包括电连接到各布线的背栅极的晶体管的阈值电压。由此，可以防止流过运算电路MAC2-1的布线OL的微小量的电流通过运算电路MAC2-2的单元IMref流过布线VE。就是说，可以使转换电路ITRZD4[1]至转换电路ITRZD4[n]的输出特性接近ReLU函数。因此，可以适当地进行分层神经网络的后一层的运算。
另外，例如也可以将图28的运算电路MAC2-2的结构用于图27的运算电路MAC2-1。通过采用这样的结构，与运算电路MAC2-2同样，可以改变运算电路MAC2-1中的晶体管F2、晶体管F2r和晶体管F2m各自阈值电压。
注意，图28示出布线TM[1]、布线TM[n]、布线TH[1，h]、布线TH[n，h]、布线THr[1，h]、布线THr[n，h]，但是图28的运算电路MAC2-2例如也可以具有将布线TM[1]、布线TH[1，h]和布线THr[1，h]汇总成一个布线且将布线TM[n]、布线TH[n，h]和布线THr[n，h]汇总成一个布线的结构。
如上所述，通过使用图27所示的运算电路构成分层神经网络的运算，可以将运算电路MAC2-1所输出的神经元的输出信号的值(电流量)直接输入到运算电路MAC2-2，由此作为一个例子从第一层连续进行分层神经网络的运算。此外，不需要使用外部电路等暂时储存从运算电路MAC2-1的布线OL[1]至布线OL[n]输出的输出信号，所以不需要另外设置用于暂时储存的存储装置。也就是说，通过构成图27的运算电路，可以缩小电路面积，还可以降低用于暂时储存的数据发送所需的功耗。
注意，本实施方式可以与本说明书所示的其他实施方式适当地组合。
(实施方式6)
在本实施方式中，对在上述实施方式中说明的半导体装置的结构例子及能够用于该半导体装置的晶体管的结构例子进行说明。
<半导体装置的结构例子>
图29所示的半导体装置包括晶体管300、晶体管500及电容器600。图31A是晶体管500的沟道长度方向上的截面图，图31B是晶体管500的沟道宽度方向上的截面图，图31C是晶体管300的沟道宽度方向上的截面图。
晶体管500是在沟道形成区域中包含金属氧化物的晶体管(OS晶体管)。晶体管500具有关态电流小且场效应迁移率在高温下也不变的特性。通过将晶体管500用作半导体装置，例如用作在上述实施方式中说明的运算电路MAC1、运算电路MAC1A、运算电路MAC2、运算电路MAC3等中的晶体管，可以实现工作能力在高温下也不下降的半导体装置。尤其是，由于关态电流小的特性，通过将晶体管500用作晶体管F1、晶体管F1m，可以长时间保持写入到单元IM、单元IMref等中的电位。
例如在本实施方式中说明的半导体装置如图29所示包括晶体管300、晶体管500、电容器600。晶体管500例如设置在晶体管300的上方，电容器600例如设置在晶体管300及晶体管500的上方。注意，电容器600可以为包括在上述实施方式所说明的运算电路MAC1、运算电路MAC1A、运算电路MAC2、运算电路MAC3等中的电容器等。此外，根据电路结构，不一定需要设置图29所示的电容器600。
晶体管300设置在衬底311上，包括导电体316、绝缘体315、由衬底311的一部构成的半导体区域313、用作源极区域或漏极区域的低电阻区域314a及低电阻区域314b。此外，晶体管300例如可以被用作上述实施方式所示的运算电路MAC1、运算电路MAC1A、运算电路MAC2、运算电路MAC3等所包括的晶体管等。具体而言，例如，可以被用作图4A至图4C的转换电路ITRZ1至转换电路ITRZ3所包括的运算放大器OP1等所包括的晶体管。此外，图29示出晶体管300的栅极通过电容器600的一对电极电连接于晶体管500的源极和漏极中的一个的结构，但是也可以根据运算电路MAC1、运算电路MAC1A、运算电路MAC2、运算电路MAC3等的结构而具有如下结构：晶体管300的源极及漏极中的一个通过电容器600的一对电极电连接于晶体管500的源极及漏极中的一个；晶体管300的源极及漏极中的一个通过电容器600的一对电极电连接于晶体管500的栅极；晶体管300的各端子不分别电连接于晶体管500的各端子及电容器600的各端子。
作为衬底311，优选使用半导体衬底(例如单晶衬底或硅衬底)。
如图31C所示，在晶体管300中，导电体316隔着绝缘体315覆盖半导体区域313的顶面及沟道宽度方向的侧面。如此，通过使晶体管300具有Fin型结构，有效沟道宽度增加，所以可以改善晶体管300的通态特性。此外，由于可以增加栅电极的电场的影响，所以可以改善晶体管300的关闭特性。
另外，晶体管300可以为p沟道型晶体管或n沟道型晶体管。
半导体区域313的沟道形成区域、其附近的区域、被用作源区域或漏区域的低电阻区域314a及低电阻区域314b等优选包含硅类半导体等半导体，更优选包含单晶硅。或者，也可以使用包含Ge(锗)、SiGe(硅锗)、GaAs(砷化镓)、GaAlAs(镓铝砷)、GaN(氮化镓)等的材料形成。可以使用对晶格施加应力，改变晶面间距而控制有效质量的硅。此外，晶体管300也可以是使用GaAs和GaAlAs等的HEMT(High Electron Mobility Transistor：高电子迁移率晶体管)。
在低电阻区域314a及低电阻区域314b中，除了应用于半导体区域313的半导体材料之外，还包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素。
作为被用作栅电极的导电体316，可以使用包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素的硅等半导体材料、金属材料、合金材料或金属氧化物材料等导电材料。
此外，由于导电体的材料决定功函数，所以通过选择该导电体的材料，可以调整晶体管的阈值电压。具体而言，作为导电体优选使用氮化钛或氮化钽等材料。为了兼具导电性和埋入性，作为导电体优选使用钨或铝等金属材料的叠层，尤其在耐热性方面上优选使用钨。
注意，图29所示的晶体管300只是一个例子，不局限于其结构，根据电路结构或驱动方法使用适当的晶体管即可。例如，当在半导体装置中使用只有OS晶体管的单极性电路时，如图30所示，作为晶体管300的结构采用与使用氧化物半导体的晶体管500同样的结构即可。在后面说明晶体管500的详细内容。
以覆盖晶体管300的方式依次层叠有绝缘体320、绝缘体322、绝缘体324及绝缘体326。
作为绝缘体320、绝缘体322、绝缘体324及绝缘体326，例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝及氮化铝等。
注意，在本说明书中，“氧氮化硅”是指在其组成中氧含量多于氮含量的材料，而“氮氧化硅”是指在其组成中氮含量多于氧含量的材料。注意，在本说明书中，“氧氮化铝”是指在其组成中氧含量多于氮含量的材料，“氮氧化铝”是指在其组成中氮含量多于氧含量的材料。
绝缘体322也可以被用作使因设置在其下方的晶体管300等而产生的台阶平坦化的平坦化膜。例如，为了提高绝缘体322的顶面的平坦性，其顶面也可以通过利用化学机械抛光(CMP)法等的平坦化处理被平坦化。
作为绝缘体324，优选使用具有防止氢或杂质从衬底311或晶体管300等扩散到设置有晶体管500的区域中的阻挡性的膜。
作为对氢具有阻挡性的膜的一个例子，可以使用通过CVD法形成的氮化硅。在此，有时氢扩散到晶体管500等具有氧化物半导体的半导体元件中，导致该半导体元件的特性下降。因此，优选在晶体管500与晶体管300之间设置抑制氢的扩散的膜。具体而言，抑制氢的扩散的膜是指氢的脱离量少的膜。
氢的脱离量例如可以利用热脱附谱分析法(TDS)等分析。例如，在TDS分析中的膜表面温度为50℃至500℃的范围内，当将换算为氢原子的脱离量换算为绝缘体324的每面积的量时，绝缘体324中的氢的脱离量为10×1015atoms/cm2以下，优选为5×1015atoms/cm2以下，即可。
注意，绝缘体326的介电常数优选比绝缘体324低。例如，绝缘体326的相对介电常数优选低于4，更优选低于3。例如，绝缘体326的相对介电常数优选为绝缘体324的相对介电常数的0.7倍以下，更优选为0.6倍以下。通过将介电常数低的材料用于层间膜，可以减少产生在布线之间的寄生电容。
此外，在绝缘体320、绝缘体322、绝缘体324及绝缘体326中埋入与电容器600或晶体管500连接的导电体328、导电体330等。此外，导电体328及导电体330具有插头或布线的功能。注意，有时使用同一附图标记表示具有插头或布线的功能的多个导电体。此外，在本说明书等中，布线、与布线连接的插头也可以是一个构成要素。就是说，导电体的一部分有时被用作布线，并且导电体的一部分有时被用作插头。
作为各插头及布线(导电体328及导电体330等)的材料，可以使用金属材料、合金材料、金属氮化物材料或金属氧化物材料等导电材料的单层或叠层。优选使用兼具耐热性和导电性的钨或钼等高熔点材料，尤其优选使用钨。或者，优选使用铝或铜等低电阻导电材料形成。通过使用低电阻导电材料可以降低布线电阻。
也可以在绝缘体326及导电体330上形成布线层。例如，在图29中，依次层叠有绝缘体350、绝缘体352及绝缘体354。此外，在绝缘体350、绝缘体352及绝缘体354中形成有导电体356。导电体356具有与晶体管300连接的插头或布线的功能。此外，导电体356可以使用与导电体328及导电体330同样的材料形成。
此外，与绝缘体324同样，绝缘体350例如优选使用对氢具有阻挡性的绝缘体。此外，导电体356优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体350所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管300与晶体管500分离，从而可以抑制氢从晶体管300扩散到晶体管500中。
注意，作为对氢具有阻挡性的导电体，例如优选使用氮化钽等。此外，通过层叠氮化钽和导电性高的钨，不但可以保持作为布线的导电性而且可以抑制氢从晶体管300扩散。此时，对氢具有阻挡性的氮化钽层优选与对氢具有阻挡性的绝缘体350接触。
此外，也可以在绝缘体354及导电体356上形成布线层。例如，在图29中，依次层叠有绝缘体360、绝缘体362及绝缘体364。此外，在绝缘体360、绝缘体362及绝缘体364中形成有导电体366。导电体366具有插头或布线的功能。此外，导电体366可以使用与导电体328及导电体330同样的材料形成。
此外，与绝缘体324同样，绝缘体360例如优选使用对氢具有阻挡性的绝缘体。此外，导电体366优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体360所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管300与晶体管500分离，从而可以抑制氢从晶体管300扩散到晶体管500中。
此外，也可以在绝缘体364及导电体366上形成布线层。例如，在图29中，依次层叠有绝缘体370、绝缘体372及绝缘体374。此外，在绝缘体370、绝缘体372及绝缘体374中形成有导电体376。导电体376具有插头或布线的功能。此外，导电体376可以使用与导电体328及导电体330同样的材料形成。
此外，与绝缘体324同样，绝缘体370例如优选使用对氢具有阻挡性的绝缘体。此外，导电体376优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体370所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管300与晶体管500分离，从而可以抑制氢从晶体管300扩散到晶体管500中。
此外，也可以在绝缘体374及导电体376上形成布线层。例如，在图29中，依次层叠有绝缘体380、绝缘体382及绝缘体384。此外，在绝缘体380、绝缘体382及绝缘体384中形成有导电体386。导电体386具有插头或布线的功能。此外，导电体386可以使用与导电体328及导电体330同样的材料形成。
此外，与绝缘体324同样，绝缘体380例如优选使用对氢具有阻挡性的绝缘体。此外，导电体386优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体380所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管300与晶体管500分离，从而可以抑制氢从晶体管300扩散到晶体管500中。
在上面说明包括导电体356的布线层、包括导电体366的布线层、包括导电体376的布线层及包括导电体386的布线层，但是本实施方式的半导体装置不局限于此。与包括导电体356的布线层同样的布线层可以为三层以下，与包括导电体356的布线层同样的布线层可以为五层以上。
在绝缘体384上依次层叠有绝缘体510、绝缘体512、绝缘体514及绝缘体516。作为绝缘体510、绝缘体512、绝缘体514及绝缘体516中的任意个，优选使用对氧或氢具有阻挡性的物质。
例如，作为绝缘体510及绝缘体514，优选使用具有防止氢或杂质从衬底311或设置有晶体管300的区域等扩散到设置有晶体管500的区域中的阻挡性的膜。因此，绝缘体510及绝缘体514可以使用与绝缘体324同样的材料。
作为对氢具有阻挡性的膜的一个例子，可以使用通过CVD法形成的氮化硅。在此，有时氢扩散到晶体管500等具有氧化物半导体的半导体元件中，导致该半导体元件的特性下降。因此，优选在晶体管300与晶体管500之间设置抑制氢的扩散的膜。具体而言，抑制氢的扩散的膜是指氢的脱离量少的膜。
例如，作为对氢具有阻挡性的膜，绝缘体510及绝缘体514优选使用氧化铝、氧化铪、氧化钽等金属氧化物。
尤其是，氧化铝的不使氧及导致晶体管的电特性变动的氢、水分等杂质透过的阻挡效果高。因此，氧化铝可以防止在晶体管的制造工序中及制造工序之后氢、水分等杂质进入晶体管500中。此外，氧化铝可以抑制氧从构成晶体管500的氧化物释放。因此，氧化铝适合用作晶体管500的保护膜。
例如，作为绝缘体512及绝缘体516，可以使用与绝缘体320同样的材料。此外，通过作为上述绝缘体使用介电常数较低的材料，可以减少产生在布线之间的寄生电容。例如，作为绝缘体512及绝缘体516，可以使用氧化硅膜和氧氮化硅膜等。
此外，在绝缘体510、绝缘体512、绝缘体514及绝缘体516中例如埋入有导电体518、构成晶体管500的导电体(例如，导电体503)等。此外，导电体518被用作与电容器600或晶体管300连接的插头或布线。导电体518可以使用与导电体328及导电体330同样的材料形成。
尤其是，与绝缘体510及绝缘体514接触的区域的导电体518优选为对氧、氢及水具有阻挡性的导电体。通过采用该结构，可以利用对氧、氢及水具有阻挡性的层将晶体管300与晶体管500分离，从而可以抑制氢从晶体管300扩散到晶体管500中。
在绝缘体516的上方设置有晶体管500。
如图31A和图31B所示，晶体管500包括：嵌入在绝缘体514及绝缘体516中的导电体503；配置在绝缘体516及导电体503上的绝缘体520；配置在绝缘体520上的绝缘体522；配置在绝缘体522上的绝缘体524；配置在绝缘体524上的氧化物530a；配置在氧化物530a上的氧化物530b；配置在氧化物530b上且彼此隔开的导电体542a及导电体542b；配置在导电体542a及导电体542b上且形成有与导电体542a和导电体542b之间重叠的开口的绝缘体580；配置在开口的底面及侧面上的氧化物530c；配置在氧化物530c的形成面的绝缘体550；以及配置在绝缘体550的形成面上的导电体560。注意，在本说明书等中，将导电体542a及导电体542b总称为导电体542。
另外，如图31A和图31B所示，优选在氧化物530a、氧化物530b、导电体542a及导电体542b与绝缘体580之间配置有绝缘体544。此外，如图31A和图31B所示，导电体560优选包括设置在绝缘体550的内侧的导电体560a及嵌入在导电体560a的内侧的导电体560b。此外，如图31A和图31B所示，优选在绝缘体580、导电体560及绝缘体550上配置有绝缘体574。
注意，下面有时将氧化物530a、氧化物530b及氧化物530c总称为氧化物530。
在晶体管500中，在形成沟道的区域及其附近层叠有氧化物530a、氧化物530b及氧化物530c的三层，但是本发明的一个方式不局限于此。例如，可以设置氧化物530b的单层、氧化物530b与氧化物530a的两层结构、氧化物530b与氧化物530c的两层结构或者四层以上的叠层结构。另外，在晶体管500中，导电体560具有两层的叠层结构，但是本发明的一个方式不局限于此。例如，导电体560也可以具有单层结构或三层以上的叠层结构。注意，图29、图31A及图31B所示的晶体管500只是一个例子而不局限于其结构，可以根据电路结构或驱动方法使用适当的晶体管。
在此，导电体560被用作晶体管的栅电极，导电体542a及导电体542b被用作源电极或漏电极。如上所述，导电体560填埋于绝缘体580的开口中及夹在导电体542a与导电体542b之间的区域。导电体560、导电体542a及导电体542b相对于绝缘体580的开口的配置是自对准地被选择。换言之，在晶体管500中，可以在源电极与漏电极之间自对准地配置栅电极。由此，可以在不设置用于对准的余地的方式形成导电体560，所以可以实现晶体管500的占有面积的缩小。由此，可以实现半导体装置的微型化及高集成化。
再者，导电体560自对准地形成在导电体542a与导电体542b之间的区域，所以导电体560不包括与导电体542a及导电体542b重叠的区域。由此，可以降低形成在导电体560与导电体542a及导电体542b之间的寄生电容。因此，可以提高晶体管500的开关速度，从而晶体管500可以具有高频率特性。
导电体560有时被用作第一栅(也称为顶栅极)电极。导电体503有时被用作第二栅(也称为底栅极)电极。在此情况下，通过独立地改变供应到导电体503的电位而不使其与供应到导电体560的电位联动，可以控制晶体管500的阈值电压。尤其是，通过对导电体503供应负电位，可以使晶体管500的阈值电压大于0V且可以减小关态电流。因此，与不对导电体503施加负电位时相比，在对导电体503施加负电位的情况下，可以减小对导电体560供应的电位为0V时的漏极电流。
导电体503以与氧化物530及导电体560重叠的方式配置。由此，在对导电体560及导电体503供应电位的情况下，从导电体560产生的电场和从导电体503产生的电场连接，可以覆盖形成在氧化物530中的沟道形成区域。在本说明书等中，将由第一栅电极的电场和第二栅电极的电场电围绕沟道形成区域的晶体管的结构称为surrounded channel(S-channel：围绕沟道)结构。
另外，导电体503具有与导电体518同样的结构，以与绝缘体514及绝缘体516的开口的内壁接触的方式形成有导电体503a，其内侧形成有导电体503b。另外，在晶体管500中，层叠有导电体503a与导电体503b，但是本发明的一个方式不局限于此。例如，导电体503可以具有单层结构，也可以具有三层以上的叠层结构。
在此，作为导电体503a优选使用具有抑制氢原子、氢分子、水分子、铜原子等杂质的扩散的功能(不容易使上述杂质透过)的导电材料。另外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)的导电材料。在本说明书中，“抑制杂质或氧的扩散的功能”是指抑制上述杂质和上述氧中的任一个或全部的扩散的功能。
例如，通过使导电体503a具有抑制氧的扩散的功能，可以抑制因导电体503b氧化而导致导电率的下降。
另外，在导电体503还具有布线的功能的情况下，作为导电体503b，优选使用以钨、铜或铝为主要成分的导电性高的导电材料。在可以使该布线的导电性维持高的情况下，不一定需要设置导电体503a。在附图中，导电体503b具有单层结构，但是也可以具有叠层结构，例如，可以采用钛或氮化钛和上述导电材料的叠层结构。
绝缘体520、绝缘体522及绝缘体524被用作第二栅极绝缘膜。
在此，与氧化物530接触的绝缘体524优选使用包含超过化学计量组成的氧的绝缘体。换言之，优选在绝缘体524中形成有过剩氧区域。通过以与氧化物530接触的方式设置上述包含过剩氧的绝缘体，可以减少氧化物530中的氧空位，从而可以提高晶体管500的可靠性。在本说明书等中，有时将金属氧化物中的氧空位称为VO(oxygen vacancy)。
在使用金属氧化物的晶体管中，如果金属氧化物中的形成沟道的区域中存在杂质或氧空位(VO)，电特性则容易变动，有时降低可靠性。此外，氧空位(VO)附近的氢形成氢进入氧空位(VO)中而成的缺陷(下面有时称为VOH)而可能会生成成为载流子的电子。因此，当在氧化物半导体中的形成沟道的区域中包含氧空位时，晶体管容易具有常开启特性(即使不对栅电极施加电压也存在沟道而在晶体管中电流流过的特性)。由此，在氧化物半导体的形成沟道的区域中，优选尽量减少杂质、氧空位及VOH。换言之，优选的是，氧化物半导体中的形成沟道的区域的载流子浓度降低且被i型化(本征化)或实质上被i型化。
具体而言，作为包含过剩氧区域的绝缘体，优选使用通过加热使一部分的氧脱离的氧化物材料。通过加热使氧脱离的氧化物是指在TDS(Thermal DesorptionSpectroscopy：热脱附谱)分析中换算为氧原子的氧的脱离量为1.0×1018atoms/cm3以上，优选为1.0×1019atoms/cm3以上，进一步优选为2.0×1019atoms/cm3以上，或者3.0×1020atoms/cm3以上的氧化物膜。另外，进行上述TDS分析时的膜的表面温度优选在100℃以上且700℃以下，或者100℃以上且400℃以下的范围内。
另外，也可以将上述包含过剩氧区域的绝缘体与氧化物530接触而进行加热处理、微波处理和RF处理中的任一个或多个处理。通过进行该处理，可以去除氧化物530中的水或氢。例如，在氧化物530中，发生VOH的键合被切断的反应，换言之，发生“VOH→VO+H”的反应而可以实现脱氢化。在此产生的氢的一部分有时与氧键合而作为H2O从氧化物530或氧化物530附近的绝缘体被去除。另外，氢的一部分有时向导电体542a及导电体542b扩散或被导电体542a及导电体542b俘获(也称为被吸杂)。
另外，上述微波处理例如优选使用具有产生高密度等离子体的电源的装置或对衬底一侧施加RF的电源的装置。例如，通过使用包含氧的气体且使用高密度等离子体，可以产生高密度的氧自由基，并且通过对衬底一侧施加RF，可以将由高密度等离子体产生的氧自由基有效地导入到氧化物530或氧化物530附近的绝缘体中。另外，在上述微波处理中，压力为133Pa以上，优选为200Pa以上，更优选为400Pa以上即可。另外，作为向进行微波处理的装置内导入的气体例如使用氧及氩，并且该微波处理在氧流量比(O2/(O2+Ar))为50％以下，优选为10％以上且30％以下的条件下进行。
另外，在晶体管500的制造工序中，优选以氧化物530的表面露出的状态进行加热处理。该加热处理例如优选以100℃以上且450℃以下，更优选以350℃以上且400℃以下进行。加热处理在氮气体或惰性气体气氛或者包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行。因此，可以对氧化物530供应氧而可以减少氧空位(VO)。另外，加热处理也可以在减压状态下进行。或者，也可以在氮气体或惰性气体气氛下进行加热处理，然后为了填补脱离了的氧在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行加热处理。或者，也可以在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行加热处理之后，在氮气体或惰性气体气氛下连续进行加热处理。
另外，通过对氧化物530进行加氧化处理，可以将氧化物530中的氧空位由所供应的氧填补，换言之，可以促进“VO+O→null”的反应。再者，在残留在氧化物530中的氢与所供应的氧起反应，可以将该氢作为H2O去除(进行脱水化)。由此，可以抑制残留在氧化物530中的氢再键合于氧空位而形成VOH。
当绝缘体524具有过剩氧区域时，绝缘体522优选具有抑制氧(例如，氧原子、氧分子等)的扩散的功能(不容易使上述氧透过)。
当绝缘体522具有抑制氧或杂质的扩散的功能时，氧化物530所包含的氧不扩散到绝缘体520一侧，所以是优选的。另外，可以抑制导电体503与绝缘体524或氧化物530所包含的氧起反应。
作为绝缘体522，例如优选使用包含氧化铝、氧化铪、含有铝及铪的氧化物(铝酸铪)、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)或(Ba，Sr)TiO3(BST)等所谓的high-k材料的绝缘体的单层或叠层。当进行晶体管的微型化及高集成化时，由于栅极绝缘膜的薄膜化，有时发生泄漏电流等问题。通过作为被用作栅极绝缘膜的绝缘体使用high-k材料，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。
尤其是，优选使用作为具有抑制杂质及氧等的扩散的功能(不容易使上述氧透过)的绝缘材料的包含铝和铪中的一方或双方的氧化物的绝缘体。作为包含铝和铪中的一方或双方的氧化物的绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。当使用这种材料形成绝缘体522时，绝缘体522被用作抑制氧从氧化物530释放或氢等杂质从晶体管500的周围部进入氧化物530的层。
或者，例如也可以对上述绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。此外，也可以对上述绝缘体进行氮化处理。还可以在上述绝缘体上层叠氧化硅、氧氮化硅或氮化硅而使用。
绝缘体520优选具有热稳定性。例如，因为氧化硅及氧氮化硅具有热稳定性，所以是优选的。另外，通过high-k材料的绝缘体与氧化硅或氧氮化硅组合，可以形成具有热稳定性且相对介电常数高的叠层结构的绝缘体520。
在图31A及图31B的晶体管500中，作为由三层叠层结构构成的第二栅极绝缘膜使用绝缘体520、绝缘体522及绝缘体524，但是第二栅极绝缘膜也可以具有单层、两层或四层以上的叠层结构。此时，不局限于使用相同材料构成的叠层结构，也可以是使用不同材料形成的叠层结构。
在晶体管500中，优选将被用作氧化物半导体的金属氧化物用于包含沟道形成区域的氧化物530。例如，作为氧化物530优选使用In-M-Zn氧化物(元素M为选自铝、镓、钇、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种)等金属氧化物。尤其是，能够用作氧化物530的In-M-Zn氧化物优选为CAAC-OS(C-Axis AlignedCrystalline Oxide Semiconductor)或CAC-OS(Cloud-Aligned Composite OxideSemiconductor)。此外，作为氧化物530，也可以使用In-Ga氧化物、In-Zn氧化物、In氧化物等。
另外，作为晶体管500优选使用载流子浓度低的金属氧化物。在降低金属氧化物的载流子浓度的情况下，降低金属氧化物中的杂质浓度而降低缺陷态密度即可。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为“高纯度本征”或“实质上高纯度本征”。作为金属氧化物中的杂质例如有氢、氮、碱金属、碱土金属、铁、镍、硅等。
尤其是，包含在金属氧化物中的氢与键合于金属原子的氧起反应生成水，因此有时在金属氧化物中形成氧空位。另外，在氢进入氧化物530的氧空位时，有时氧空位与氢键合而形成VOH。VOH有时被用作供体且生成作为载流子的电子。另外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，使用包含较多的氢的金属氧化物的晶体管容易具有常开启特性。另外，金属氧化物中的氢受热、电场等应力容易移动，所以在金属氧化物包含较多的氢时，晶体管的可靠性有可能降低。在本发明的一个方式中，优选尽量降低氧化物530中的VOH而成为高纯度本征或实质上高纯度本征。为了获得如此那样的VOH十分降低的金属氧化物，重要的是：去除金属氧化物中的水分、氢等杂质(有时记为脱水、脱氢化处理)；以及对金属氧化物供应氧而填补氧空位(有时记为加氧化处理)。通过将VOH等杂质十分降低的金属氧化物用于晶体管的沟道形成区域，可以赋予稳定电特性。
氢进入氧空位而成的缺陷会用作金属氧化物的供体。然而，难以定量地评价该缺陷。于是，在金属氧化物中，有时不是使用供体浓度而是使用载流子浓度进行评价。因此，在本说明书等中，作为金属氧化物的参数，有时不是使用供体浓度而是使用假定不施加电场的状态下的载流子浓度。换言之，本说明书等所记载的“载流子浓度”有时也可以称为“供体浓度”。
因此，在将金属氧化物用于氧化物530时，优选尽量减少金属氧化物中的氢。具体而言，在金属氧化物中，利用二次离子质谱(SIMS：Secondary Ion Mass Spectrometry)测得的氢浓度低于1×1020atoms/cm3，优选低于1×1019atoms/cm3，更优选低于5×1018atoms/cm3，进一步优选低于1×1018atoms/cm3。通过将氢等杂质被充分降低的金属氧化物用于晶体管的沟道形成区域，可以使晶体管具有稳定的电特性。
此外，当在氧化物530中使用金属氧化物时，该金属氧化物优选是带隙大、本征(也称为I型)或实质上本征的半导体，并且沟道形成区域的金属氧化物的载流子浓度优选低于1×1018cm-3，更优选低于1×1017cm-3，进一步优选低于1×1016cm-3，更优选的是低于1×1013cm-3，进一步优选的是低于1×1012cm-3。注意，对沟道形成区域的金属氧化物的载流子浓度的下限值没有特别的限制，例如可以设定为1×10-9cm-3。
此外，在氧化物530使用金属氧化物时，因导电体542a及导电体542b与氧化物530接触而氧化物530中的氧扩散到导电体542a及导电体542b中，由此导电体542a及导电体542b有时被氧化。导电体542a及导电体542b的导电率因导电体542a及导电体542b的氧化而下降的可能性很高。注意，也可以将氧化物530中的氧向导电体542a及导电体542b扩散的情况称为导电体542a及导电体542b吸收氧化物530中的氧。
此外，在氧化物530中的氧扩散到导电体542a及导电体542b时，在导电体542a与氧化物530b之间及导电体542b与氧化物530b之间有可能形成另一层。因为该另一层包含比导电体542a及导电体542b多的氧，所以推测该另一层具有绝缘性。此时，可以认为导电体542a或导电体542b、该另一层和氧化物530b的三层结构是由金属-绝缘体-半导体构成的三层结构，有时也将其称为MIS(Metal-Insulator-Semiconductor)结构或以MIS结构为主的二极管连接结构。
注意，上述另一层不局限于形成在导电体542a及导电体542b与氧化物530b之间，例如，另一层会形成在导电体542a及导电体542b与氧化物530c之间、导电体542a及导电体542b与氧化物530b之间、导电体542a及导电体542b与氧化物530c之间。
另外，作为在氧化物530中被用作沟道形成区域的金属氧化物，优选使用其带隙为2eV以上，优选为2.5eV以上的金属氧化物。如此，通过使用带隙较大的金属氧化物，可以减小晶体管的关态电流。
在氧化物530中，当在氧化物530b之下设置有氧化物530a时，可以防止杂质从形成在氧化物530a的下方的结构物扩散到氧化物530b。当在氧化物530b之上设置有氧化物530c时，可以防止杂质从形成在氧化物530c的上方的结构物扩散到氧化物530b。
另外，氧化物530优选具有各金属原子的原子个数比互不相同的多个氧化物层的叠层结构。具体而言，用于氧化物530a的金属氧化物的构成元素中的元素M的原子个数比优选大于用于氧化物530b的金属氧化物的构成元素中的元素M的原子个数比。另外，用于氧化物530a的金属氧化物中的相对于In的元素M的原子个数比优选大于用于氧化物530b的金属氧化物中的相对于In的元素M的原子个数比。另外，用于氧化物530b的金属氧化物中的相对于元素M的In的原子个数比优选大于用于氧化物530a的金属氧化物中的相对于元素M的In的原子个数比。另外，氧化物530c可以使用可用于氧化物530a或氧化物530b的金属氧化物。
具体而言，作为氧化物530a使用In、Ga、Zn的原子个数比为In：Ga：Zn＝1：3：4或1：1：0.5的金属氧化物即可。作为氧化物530b使用In、Ga、Zn的原子个数比为In：Ga：Zn＝4：2：3或1：1：1的金属氧化物即可。作为氧化物530c使用In、Ga、Zn的原子个数比为In：Ga：Zn＝1：3：4、Ga、Zn的原子个数比为Ga：Zn＝2：1或者Ga：Zn＝2：5的金属氧化物。作为氧化物530c具有叠层结构的情况的具体例子，可以举出：In、Ga、Zn的原子个数比为In：Ga：Zn＝4：2：3、In：Ga：Zn＝1：3：4的叠层结构；Ga、Zn的原子个数比为Ga：Zn＝2：1、In、Ga、Zn的原子个数比为In：Ga：Zn＝4：2：3的叠层结构；Ga、Zn的原子个数比为Ga：Zn＝2：5、In、Ga、Zn的原子个数比为In：Ga：Zn＝4：2：3的叠层结构；氧化镓、In、Ga、Zn的原子个数比为In：Ga：Zn＝4：2：3的叠层结构等。
此外，例如，在用于氧化物530a的金属氧化物中的In与元素M的原子个数比比用于氧化物530b的金属氧化物中的In与元素M的原子个数比小时，作为氧化物530b可以使用具有In、Ga和Zn的原子个数比为In：Ga：Zn＝5：1：6或其附近、In：Ga：Zn＝5：1：3或其附近、In：Ga：Zn＝10：1：3或其附近等的组成的In-Ga-Zn氧化物。
作为上述以外的组成，作为氧化物530b例如可以使用具有In：Zn＝2：1的组成、In：Zn＝5：1的组成、In：Zn＝10：1的组成、这些组成中的任一个附近的组成等的金属氧化物。
优选将这些氧化物530a、氧化物530b、氧化物530c以满足上述原子个数比的关系的方式组合。例如，优选的是，作为氧化物530a及氧化物530c采用具有In：Ga：Zn＝1：3：4的组成及其附近的组成的金属氧化物，作为氧化物530b采用具有In：Ga：Zn＝4：2：3至4.1的组成及其附近的组成的金属氧化物。注意，上述组成表示形成在基体上的氧化物中的原子个数比或者溅射靶材中的原子个数比。另外，作为氧化物530b的组成，通过提高In的比率，可以提高晶体管的通态电流或场效应迁移率等，所以是优选的。
优选的是，使氧化物530a及氧化物530c的导带底的能量高于氧化物530b的导带底的能量。换言之，氧化物530a及氧化物530c的电子亲和势优选小于氧化物530b的电子亲和势。
在此，在氧化物530a、氧化物530b及氧化物530c的接合部中，导带底的能级平缓地变化。换言之，也可以将上述情况表达为氧化物530a、氧化物530b及氧化物530c的接合部的导带底的能级连续地变化或者连续地接合。为此，优选降低形成在氧化物530a与氧化物530b的界面以及氧化物530b与氧化物530c的界面的混合层的缺陷态密度。
具体而言，通过使氧化物530a与氧化物530b、以及氧化物530b与氧化物530c除了氧之外包含共同元素(为主要成分)，可以形成缺陷态密度低的混合层。例如，在氧化物530b为In-Ga-Zn氧化物的情况下，作为氧化物530a及氧化物530c优选使用In-Ga-Zn氧化物、Ga-Zn氧化物及氧化镓等。
此时，载流子的主要路径为氧化物530b。通过使氧化物530a及氧化物530c具有上述结构，可以降低氧化物530a与氧化物530b的界面及氧化物530b与氧化物530c的界面的缺陷态密度。因此，界面散射对载流子传导的影响减少，可以提高晶体管500的通态电流。
在氧化物530b上设置有被用作源电极及漏电极的导电体542a及导电体542b。作为导电体542a及导电体542b，优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。例如，优选使用氮化钽、氮化钛、钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。另外，氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料，所以是优选的。再者，氮化钽等金属氮化物膜对氢或氧具有阻挡性，所以是优选的。
此外，虽然在图31A及图31B中示出单层结构的导电体542a及导电体542b，但是也可以采用两层以上的叠层结构。例如，优选层叠氮化钽膜及钨膜。另外，也可以层叠钛膜及铝膜。另外，也可以采用在钨膜上层叠铝膜的两层结构、在铜-镁-铝合金膜上层叠铜膜的两层结构、在钛膜上层叠铜膜的两层结构、在钨膜上层叠铜膜的两层结构。
另外，也可以使用：在钛膜或氮化钛膜上层叠铝膜或铜膜并在其上形成钛膜或氮化钛膜的三层结构、在钼膜或氮化钼膜上层叠铝膜或铜膜并在其上形成钼膜或氮化钼膜的三层结构等。另外，也可以使用包含氧化铟、氧化锡或氧化锌的透明导电材料。
另外，如图31A所示，有时在氧化物530与导电体542a(导电体542b)的界面及其附近作为低电阻区域形成有区域543a及区域543b。此时，区域543a被用作源区域和漏区域的一个，区域543b被用作源区域和漏区域的另一个。此外，沟道形成区域形成在夹在区域543a和区域543b之间的区域中。
通过以与氧化物530接触的方式形成上述导电体542a(导电体542b)，区域543a(区域543b)的氧浓度有时降低。另外，在区域543a(区域543b)中有时形成包括包含在导电体542a(导电体542b)中的金属及氧化物530的成分的金属化合物层。在此情况下，区域543a(区域543b)的载流子浓度增加，区域543a(区域543b)成为低电阻区域。
绝缘体544以覆盖导电体542a及导电体542b的方式设置，抑制导电体542a及导电体542b的氧化。此时，绝缘体544也可以以覆盖氧化物530的侧面且与绝缘体524接触的方式设置。
作为绝缘体544，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗、钕、镧和镁等中的一种或两种以上的金属氧化物。另外，作为绝缘体544也可以使用氮氧化硅或氮化硅等。
尤其是，作为绝缘体544，优选使用作为包含铝和铪中的一方或双方的氧化物的绝缘体的氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。尤其是，铝酸铪的耐热性比氧化铪膜高。因此，在后面的工序的热处理中不容易晶化，所以是优选的。另外，在导电体542a及导电体542b是具有耐氧化性的材料或者吸收氧也其导电性不会显著降低的情况下，不需要必须设置绝缘体544。根据所需要的晶体管特性，适当地设计即可。
通过包括绝缘体544，可以抑制绝缘体580所包含的水及氢等杂质经过氧化物530c、绝缘体550扩散到氧化物530b。此外，可以抑制绝缘体580所包含的过剩氧使导电体560氧化。
绝缘体550被用作第一栅极绝缘膜。绝缘体550优选以与氧化物530c的内侧(顶面及侧面)接触的方式配置。与上述绝缘体524同样，绝缘体550优选使用包含过量氧且通过加热释放氧的绝缘体形成。
具体而言，可以使用包含过剩氧的氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。
通过作为绝缘体550以与氧化物530c的顶面接触的方式设置通过加热而释放氧的绝缘体，可以有效地从绝缘体550通过氧化物530c对氧化物530b的沟道形成区域供应氧。此外，与绝缘体524同样，优选降低绝缘体550中的水或氢等杂质的浓度。绝缘体550的厚度优选为1nm以上且20nm以下。
另外，为了将绝缘体550所包含的过剩氧高效地供应到氧化物530，也可以在绝缘体550与导电体560之间设置金属氧化物。该金属氧化物优选抑制从绝缘体550到导电体560的氧扩散。通过设置抑制氧的扩散的金属氧化物，从绝缘体550到导电体560的过剩氧的扩散得到抑制。换言之，可以抑制供应到氧化物530的过剩氧的减少。另外，可以抑制因过剩氧导致的导电体560的氧化。作为该金属氧化物，可以使用可用于绝缘体544的材料。
另外，与第二栅极绝缘膜同样，绝缘体550也可以具有叠层结构。当进行晶体管的微型化及高集成化时，由于栅极绝缘膜的薄膜化，有时发生泄漏电流等问题，所以通过使被用作栅极绝缘膜的绝缘体具有high-k材料与具有热稳定性的材料的叠层结构，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。此外，可以实现具有热稳定性及高相对介电常数的叠层结构。
在图31A及图31B中，被用作第一栅电极的导电体560具有两层结构，但是也可以具有单层结构或三层以上的叠层结构。
作为导电体560a，优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能的导电材料。或者，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。通过使导电体560a具有抑制氧的扩散的功能，可以抑制因绝缘体550所包含的氧导致导电体560b氧化而导电率下降。作为具有抑制氧的扩散的功能的导电材料，例如，优选使用钽、氮化钽、钌或氧化钌等。另外，作为导电体560a可以使用能够应用于氧化物530的氧化物半导体。此时，通过使用溅射法形成导电体560a，可以降低导电体560b的电阻值而使其成为导电体。可以将该导电体称为OC(Oxide Conductor)电极。
作为导电体560b，优选使用以钨、铜或铝为主要成分的导电材料。由于导电体560b还被用作布线，所以优选使用导电性高的导电体。例如，可以使用以钨、铜或铝为主要成分的导电材料。导电体560b也可以具有叠层结构，例如，可以采用钛或氮化钛和上述导电材料的叠层结构。
绝缘体580优选隔着绝缘体544设置在导电体542a及导电体542b上。绝缘体580优选具有过剩氧区域。例如，绝缘体580优选包含氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。尤其是，氧化硅和具有空孔的氧化硅容易在后面的工序中形成过剩氧区域，所以是优选的。
绝缘体580优选具有过剩氧区域。通过以与氧化物530c接触的方式设置通过加热而释放氧的绝缘体580，可以将绝缘体580中的氧通过氧化物530c高效地供应给氧化物530。另外，优选降低绝缘体580中的水或氢等杂质的浓度。
绝缘体580的开口以与导电体542a和导电体542b之间的区域重叠的方式形成。由此，导电体560以填埋于绝缘体580的开口中及夹在导电体542a与导电体542b之间的区域的方式形成。
在进行半导体装置的微型化时，需要缩短栅极长度，但是需要防止导电体560的导电性的下降。在为此增大导电体560的厚度的情况下，导电体560有可能具有纵横比高的形状。在本实施方式中，由于将导电体560填埋于绝缘体580的开口，所以即使导电体560具有纵横比高的形状，在工序中也不发生导电体560的倒塌。
绝缘体574优选以与绝缘体580的顶面、导电体560的顶面及绝缘体550的顶面接触的方式设置。通过利用溅射法形成绝缘体574，可以在绝缘体550及绝缘体580中形成过剩氧区域。由此，可以将氧从该过剩氧区域供应到氧化物530中。
例如，作为绝缘体574，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗和镁等中的一种或两种以上的金属氧化物。
尤其是，氧化铝具有高阻挡性，即使是0.5nm以上且3.0nm以下的薄膜，也可以抑制氢及氮的扩散。由此，通过利用溅射法形成的氧化铝可以在被用作氧供应源的同时还具有氢等杂质的阻挡膜的功能。
另外，优选在绝缘体574上设置被用作层间膜的绝缘体581。与绝缘体524等同样，优选降低绝缘体581中的水或氢等杂质的浓度。
另外，在形成于绝缘体581、绝缘体574、绝缘体580及绝缘体544中的开口配置导电体540a及导电体540b。导电体540a及导电体540b以隔着导电体560彼此对置的方式设置。导电体540a及导电体540b具有与后面说明的导电体546及导电体548同样的结构。
在绝缘体581上设置有绝缘体582。绝缘体582优选使用对氧或氢具有阻挡性的物质。因此，作为绝缘体582可以使用与绝缘体514同样的材料。例如，作为绝缘体582优选使用氧化铝、氧化铪、氧化钽等金属氧化物。
尤其是，氧化铝的不使氧及导致晶体管的电特性变动的氢、水分等杂质透过的阻挡效果高。因此，在晶体管的制造工序中及制造工序之后，氧化铝可以防止氢、水分等杂质进入晶体管500中。此外，氧化铝可以抑制氧从构成晶体管500的氧化物释放。因此，氧化铝适合用于晶体管500的保护膜。
此外，在绝缘体582上设置有绝缘体586。作为绝缘体586可以使用与绝缘体320同样的材料。此外，通过将介电常数较低的材料用于上述绝缘体，可以减少产生在布线之间的寄生电容。例如，作为绝缘体586，可以使用氧化硅膜及氧氮化硅膜等。
此外，在绝缘体520、绝缘体522、绝缘体524、绝缘体544、绝缘体580、绝缘体574、绝缘体581、绝缘体582及绝缘体586中埋入导电体546及导电体548等。
导电体546及导电体548被用作与电容器600、晶体管500或晶体管300连接的插头或布线。导电体546及导电体548可以使用与导电体328及导电体330同样的材料形成。
另外，也可以在形成晶体管500之后以围绕晶体管500的方式形成开口，并且以围绕该开口的方式形成对氢或水具有高阻挡性的绝缘体。通过由上述阻挡性高的绝缘体围绕晶体管500，可以防止水及氢从外方侵入。或者，也可以将多个晶体管500组合为一个而被对氢或水具有高阻挡性的绝缘体围绕。在以围绕晶体管500的方式形成开口时，因为可以兼作晶体管500的制造工序的一部分，所以例如优选形成到达绝缘体514或绝缘体522的开口而以与绝缘体514或绝缘体522接触的方式形成上述阻挡性高的绝缘体。作为对氢或水具有高阻挡性的绝缘体，例如可以使用与绝缘体522同样的材料。
接着，在晶体管500的上方设置有电容器600。电容器600包括导电体610、导电体620及绝缘体630。
此外，也可以在导电体546及导电体548上设置导电体612。导电体612被用作与晶体管500连接的插头或者布线。导电体610被用作电容器600的电极。此外，可以同时形成导电体612及导电体610。
作为导电体612及导电体610可以使用包含选自钼、钛、钽、钨、铝、铜、铬、钕、钪中的元素的金属膜或以上述元素为成分的金属氮化物膜(氮化钽膜、氮化钛膜、氮化钼膜、氮化钨膜)等。或者，也可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等导电材料。
在图29中，导电体612及导电体610具有单层结构，但是不局限于此，也可以具有两层以上的叠层结构。例如，也可以在具有阻挡性的导电体与导电性高的导电体之间形成与具有阻挡性的导电体以及导电性高的导电体紧密性高的导电体。
以隔着绝缘体630重叠于导电体610的方式设置导电体620。作为导电体620可以使用金属材料、合金材料、金属氧化物材料等导电材料。优选使用兼具耐热性和导电性的钨或钼等高熔点材料，尤其优选使用钨。当与导电体等其他构成要素同时形成导电体620时，使用低电阻金属材料的Cu(铜)或Al(铝)等即可。
在导电体620及绝缘体630上设置有绝缘体650。绝缘体650可以使用与绝缘体320同样的材料形成。此外，绝缘体650可以被用作覆盖其下方的凹凸形状的平坦化膜。
通过采用本结构，可以在抑制使用包含氧化物半导体的晶体管的半导体装置的电特性变动的同时提高可靠性。此外，可以实现使用包含氧化物半导体的晶体管的半导体装置的微型化或高集成化。
接着，对在图29、图30中示出的OS晶体管的其他结构例子进行说明。
图32A及图32B是图31A及图31B所示的晶体管500的变形例子，图32A是晶体管500的沟道长度方向的截面图，图32B是晶体管500的沟道宽度方向的截面图。注意，图32A及图32B所示的结构也可以用于晶体管300等本发明的一个方式的半导体装置所包括的其他晶体管。
图32A及图32B所示的结构的晶体管500与图31A及图31B所示的结构的晶体管500的不同之处在于包括绝缘体402及绝缘体404。此外，与图31A及图31B所示的结构的晶体管500的不同之处在于与导电体540a的侧面接触地设置绝缘体552，且与导电体540b的侧面接触地设置绝缘体552。再者，与图31A及图31B所示的结构的晶体管500的不同之处在于不包括绝缘体520。
在图32A及图32B所示的结构的晶体管500中，绝缘体512上设置有绝缘体402。此外，绝缘体574上及绝缘体402上设置有绝缘体404。
图32A及图32B所示的结构的晶体管500中设置有绝缘体514、绝缘体516、绝缘体522、绝缘体524、绝缘体544、绝缘体580及绝缘体574，绝缘体404覆盖它们。也就是说，绝缘体404分别与绝缘体574的顶面、绝缘体574的侧面、绝缘体580的侧面、绝缘体544的侧面、绝缘体524的侧面、绝缘体522的侧面、绝缘体516的侧面、绝缘体514的侧面、绝缘体402的顶面接触。由此，氧化物530等被绝缘体404及绝缘体402与外部隔开。
绝缘体402及绝缘体404的抑制氢(例如，氢原子、氢分子等中的至少一个)或水分子的扩散的功能优选高。例如，作为绝缘体402及绝缘体404，优选使用氢阻挡性较高的材料的氮化硅或氮氧化硅。由此，由于可以抑制氢等扩散到氧化物530中，因此可以抑制晶体管500的特性下降。因此，可以提高本发明的一个方式的半导体装置的可靠性。
绝缘体552以与绝缘体581、绝缘体404、绝缘体574、绝缘体580及绝缘体544接触的方式设置。绝缘体552优选具有抑制氢或水分子的扩散的功能。例如，作为绝缘体552优选使用氢阻挡性较高的材料的氮化硅、氧化铝或氮氧化硅等绝缘体。尤其是，氮化硅为氢阻挡性较高的材料，因此优选用于绝缘体552。通过作为绝缘体552使用氢阻挡性较高的材料，可以抑制水或氢等杂质从绝缘体580等通过导电体540a及导电体540b扩散到氧化物530。另外，可以抑制包含在绝缘体580中的氧被导电体540a及导电体540b吸收。如此，可以提高本发明的一个方式的半导体装置的可靠性。
图33是示出晶体管500及晶体管300为图32A及图32B所示的结构的情况的半导体装置的结构例子的截面图。导电体546的侧面设置有绝缘体552。
图32A及图32B所示的晶体管500可以根据状况改变晶体管的结构。图32A及图32B的晶体管500作为变形例子可以为图34及图34B所示的晶体管。图34A是晶体管的沟道长度方向的截面图，图34B是晶体管的沟道宽度方向的截面图。图34A及图34B所示的晶体管与图32A及图32B所示的晶体管的不同之处在于氧化物530c具有氧化物530c1及氧化物530c2的两层结构。
氧化物530c1与绝缘体524的顶面、氧化物530a的侧面、氧化物530b的顶面及侧面、导电体542a及导电体542b的侧面、绝缘体544的侧面及绝缘体580的侧面接触。氧化物530c2与绝缘体550接触。
作为氧化物530c1，例如可以使用In-Zn氧化物。此外，作为氧化物530c2，可以使用与氧化物530c具有单层结构时能够用于氧化物530c的材料同样的材料。例如，作为氧化物530c2，可以使用In：Ga：Zn＝1：3：4[原子个数比]、Ga：Zn＝2：1[原子个数比]或Ga：Zn＝2：5[原子个数比]的金属氧化物。
通过氧化物530c具有氧化物530c1及氧化物530c2的两层结构，与氧化物530c具有单层结构的情况相比，可以提高晶体管的通态电流。因此，晶体管例如可以作为功率MOS晶体管使用。注意，图31A及图31B所示的结构的晶体管所包括的氧化物530c也可以具有氧化物530c1及氧化物530c2的两层结构。
图34A及图34B所示的结构的晶体管例如可以用于图29、图30所示的晶体管300。此外，例如，如上所述，晶体管300可以用于包括在上述实施方式所说明的半导体装置，例如上述实施方式所说明的运算电路MAC1、运算电路MAC1A、运算电路MAC2、运算电路MAC3等中的晶体管等。注意，图34A、图34B所示的晶体管也可以用于本发明的一个方式的半导体装置所包括的晶体管300、500以外的晶体管。
图35是示出晶体管500具有图31A所示的晶体管的结构且晶体管300具有图34A所示的晶体管的结构的情况的半导体装置的结构例子的截面图。注意，与图33同样地，在导电体546的侧面设置绝缘体552。如图35所示，在本发明的一个方式的半导体装置中，晶体管300及晶体管500可以都是OS晶体管，且晶体管300及晶体管500可以具有彼此不同的结构。
接着，对能够用于图29、图30、图33及图35的半导体装置的电容器进行说明。
在图36A至图36C中，作为能够应用于图29、图30、图33及图35所示的半导体装置的电容器600的例子示出电容器600A。图36A是电容器600A的俯视图，图36B是电容器600A的沿着点划线L3-L4的截面的立体图，图36C是电容器600A的沿着点划线W3-L4的截面的立体图。
导电体610被用作电容器600A的一对电极中的一方，导电体620被用作电容器600A的一对电极中的另一方。另外，绝缘体630被用作夹在一对电极间的介电质。
作为绝缘体630，例如使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝、氮化铝、氧化铪、氧氮化铪、氮氧化铪、氮化铪、氧化锆等即可，并且可以采用叠层结构或单层结构。在本说明书中，“氧氮化铪”是指在其组成中氧含量多于氮含量的材料，“氮氧化铪”是指在其组成中氮含量多于氧含量的材料。
例如，绝缘体630可以使用氧氮化硅等绝缘耐压力高的材料和高介电常数(high-k)材料的叠层结构。通过采用该结构，电容器600A可以包括高介电常数(high-k)的绝缘体来确保充分的电容，并可以包括绝缘耐应力高的绝缘体来提高绝缘耐应力，从而可以抑制电容器600A的静电破坏。
注意，作为高介电常数(high-k)材料(相对介电常数高的材料)的绝缘体，有氧化镓、氧化铪、氧化锆、具有铝及铪的氧化物、具有铝及铪的氧氮化物、具有硅及铪的氧化物、具有硅及铪的氧氮化物或具有硅及铪的氮化物等。
此外，作为绝缘体630，例如也可以以单层或叠层使用包含氧化铝、氧化铪、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)或(Ba，Sr)TiO3(BST)等high-k材料的绝缘体。例如，在绝缘体630具有叠层结构时，可以采用如下结构：依次层叠有氧化锆、氧化铝、氧化锆的三层叠层结构；依次层叠有氧化锆、氧化铝、氧化锆、氧化铝的四层叠层结构；等。另外，作为绝缘体630也可以使用包含铪、锆的化合物等。随着半导体装置微型化及高集成化，由于用于栅极绝缘体及电容器的介电质薄膜化，有时发生晶体管或电容器的泄漏电流等的问题。通过作为被用作栅极绝缘体及电容器的介电质的绝缘体使用high-k材料，可以在保持物理厚度的同时降低晶体管工作时的栅极电位并确保电容器的电容。
在导电体610的下方电容器600与导电体546及导电体548电连接。导电体546及导电体548被用作用来连接于其他电路元件的插头或布线。另外，在图36A至图36C中，将导电体546及导电体548统记为导电体540。
另外，在图36A至图36C中，为了明确地示出附图，省略埋入有导电体546及导电体548的绝缘体586及覆盖导电体620及绝缘体630的绝缘体650。
注意，图29、图30、图33、图35、图36A、图36B以及图36C所示的电容器600是平面型，但是电容器的形状不局限于此。例如，电容器600也可以为图37A至图37C所示的气缸型电容器600B。
图37A是电容器600B的俯视图，图37B是电容器600B的沿着点划线L3-L4的截面图，图37C是电容器600B的沿着点划线W3-L4的截面的立体图。
在图37B中，电容器600B包括埋入有导电体540的绝缘体586上的绝缘体631、具有开口部的绝缘体651、一对电极中的一方的导电体610以及一对电极中的另一方的导电体620。
另外，在图37C中，为了明确地示出附图，省略绝缘体586、绝缘体650及绝缘体651。
作为绝缘体631，例如可以使用与绝缘体586同样的材料。
另外，在绝缘体631中，以与导电体540电连接的方式埋入有导电体611。导电体611例如可以使用与导电体330、导电体518同样的材料。
作为绝缘体651，例如可以使用与绝缘体586同样的材料。
另外，如上所述，绝缘体651具有开口部，该开口部与导电体611重叠。
导电体610形成在该开口部的底部及侧面。换言之，导电体610与导电体611重叠且与导电体611电连接。
另外，导电体610的形成方法可以为如下：通过蚀刻法等在绝缘体651中形成开口部，接着通过溅射法、ALD法等形成导电体610。然后，通过CMP(Chemichal MechanicalPolishing，化学机械抛光)法等以使形成在开口部中的导电体610残留的方式去除形成在绝缘体651上的导电体610。
绝缘体630位于绝缘体651上及导电体610的形成面上。另外，绝缘体630在电容器中被用作夹在一对电极间的介电质。
导电体620以填埋绝缘体651的开口部的方式设置在绝缘体630上。
绝缘体650以覆盖绝缘体630及导电体620的方式形成。
图37A至图37C所示的气缸型的电容器600B比平面型的电容器600A可以提高静电电容的值。
另外，本实施方式可以与本说明书所示的其他实施方式适当地组合。
(实施方式7)
在本实施方式中，说明可用于上述实施方式中说明的OS晶体管的金属氧化物(下面称为氧化物半导体)。
金属氧化物优选至少包含铟或锌。尤其优选包含铟及锌。此外，除此之外，优选还包含铝、镓、钇、锡等。此外，也可以包含选自硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁及钴等中的一种或多种。
[结晶结构的分类]
首先，对氧化物半导体中的结晶结构的分类参照图38A进行说明。图38A是说明氧化物半导体，典型为IGZO(包含In、Ga、Zn的金属氧化物)的结晶结构的分类的图。
如图38A所示，氧化物半导体大致分为“Amorphous(无定形)”、“Crystalline(结晶性)”、“Crystal(结晶)”。此外，completely amorphous包含在“Amorphous”中。此外，在“Crystalline”中包含CAAC(c-axis-aligned crystalline)、nc(nanocrystalline)及CAC(cloud-aligned composite)。此外，在“Crystalline”的分类中不包含single crystal、poly crystal及completely amorphous。此外，在“Crystal”中包含single crystal及polycrystal。
此外，图38A所示的外框线被加粗的部分中的结构是介于“Amorphous(无定形)”与“Crystal(结晶)”之间的中间状态，是属于新的边界区域(New crystalline phase)的结构。换言之，该结构与“Crystal(结晶)”或在能量性上不稳定的“Amorphous(无定形)”可以说是完全不同的结构。
可以使用X射线衍射(XRD：X-Ray Diffraction)谱对膜或衬底的结晶结构进行评价。在此，图38B示出被分类为“Crystalline”的CAAC-IGZO膜的通过GIXD(Grazing-Incidence XRD)测量而得到的XRD谱(纵轴以任意单位(a.u.)表示强度)。此外，将GIXD法也称为薄膜法或Seemann-Bohlin法。下面，将通过图38B所示的GIXD测量而得到的XRD谱简单地记为XRD谱。此外，图38B所示的CAAC-IGZO膜的组成是In：Ga：Zn＝4：2：3[原子个数比]附近。此外，图38B所示的CAAC-IGZO膜的厚度为500nm。
如图38B所示，在CAAC-IGZO膜的XRD谱中检测出表示明确的结晶性的峰值。具体而言，在CAAC-IGZO膜的XRD谱中，2θ＝31°附近检测出表示c轴取向的峰值。此外，如图38B所示那样，2θ＝31°附近的峰值在以检测出峰值强度的角度为轴时左右非对称。
此外，可以使用纳米束电子衍射法(NBED：Nano Beam Electron Diffraction)观察的衍射图案(也称为纳米束电子衍射图案)对膜或衬底的结晶结构进行评价。图38C示出CAAC-IGZO膜的衍射图案。图38C是将电子束向平行于衬底的方向入射的NBED观察的衍射图案。此外，图38C所示的CAAC-IGZO膜的组成是In：Ga：Zn＝4：2：3[原子个数比]附近。此外，在纳米束电子衍射法中，进行束径为1nm的电子衍射法。
如图38C所示那样，在CAAC-IGZO膜的衍射图案中观察到表示c轴取向的多个斑点。
<<氧化物半导体的结构>>
此外，在注目于氧化物半导体的结晶结构的情况下，有时氧化物半导体的分类与图38A不同。例如，氧化物半导体可以分类为单晶氧化物半导体和除此之外的非单晶氧化物半导体。作为非单晶氧化物半导体，例如可以举出上述CAAC-OS及nc-OS。此外，在非单晶氧化物半导体中包含多晶氧化物半导体、a-like OS(amorphous-like oxidesemiconductor)及非晶氧化物半导体等。
在此，对上述CAAC-OS、nc-OS及a-like OS的详细内容进行说明。
[CAAC-OS]
CAAC-OS是包括多个结晶区域的氧化物半导体，该多个结晶区域的c轴取向于特定的方向。此外，特定的方向是指CAAC-OS膜的厚度方向、CAAC-OS膜的被形成面的法线方向或者CAAC-OS膜的表面的法线方向。此外，结晶区域是具有原子排列的周期性的区域。注意，在将原子排列看作晶格排列时结晶区域也是晶格排列一致的区域。再者，CAAC-OS具有在a-b面方向上多个结晶区域连接的区域，有时该区域具有畸变。此外，畸变是指在多个结晶区域连接的区域中，晶格排列一致的区域和其他晶格排列一致的区域之间的晶格排列的方向变化的部分。换言之，CAAC-OS是指c轴取向并在a-b面方向上没有明显的取向的氧化物半导体。
此外，上述多个结晶区域的每一个由一个或多个微小结晶(最大径小于10nm的结晶)构成。在结晶区域由一个微小结晶构成的情况下，该结晶区域的最大径小于10nm。此外，在结晶区域由多个微小结晶构成的情况下，有时该结晶区域的尺寸为几十nm左右。
此外，在In-M-Zn氧化物(元素M为选自铝、镓、钇、锡及钛等中的一种或多种)中，CAAC-OS有包括含有层叠有铟(In)及氧的层(以下，In层)、含有元素M、锌(Zn)及氧的层(以下，(M，Zn)层)的层状结晶结构(也称为层状结构)的趋势。此外，铟和元素M可以彼此置换。因此，有时(M，Zn)层包含铟。此外，有时In层包含元素M。注意，有时In层包含Zn。该层状结构例如在高分辨率TEM图像中被观察作为晶格像。
例如，当对CAAC-OS膜使用XRD装置进行结构分析时，在使用θ/2θ扫描的Out-of-plane XRD测量中，在2θ＝31°或其附近检测出c轴取向的峰值。注意，表示c轴取向的峰值的位置(2θ值)有时根据构成CAAC-OS的金属元素的种类、组成等变动。
此外，例如，在CAAC-OS膜的电子衍射图案中观察到多个亮点(斑点)。此外，在以透过样品的入射电子束的斑点(也称为直接斑点)为对称中心时，某一个斑点和其他斑点被观察在点对称的位置。
在从上述特定的方向观察结晶区域的情况下，虽然该结晶区域中的晶格排列基本上是六方晶格，但是单位晶格并不局限于正六角形，有是非正六角形的情况。此外，在上述畸变中，有时具有五角形、七角形等晶格排列。此外，在CAAC-OS的畸变附近观察不到明确的晶界(grain boundary)。也就是说，可知晶格排列的畸变抑制晶界的形成。这可能是由于CAAC-OS可容许因如下原因而发生的畸变，即a-b面方向上的氧原子的排列的低密度或因金属原子被取代而使原子间的键合距离产生变化。
此外，确认到明确的晶界的结晶结构被称为所谓的多晶(polycrystal)。晶界成为复合中心而载流子被俘获，因而有可能导致晶体管的通态电流的降低、场效应迁移率的降低等。因此，确认不到明确的晶界的CAAC-OS是具有适合用于晶体管的半导体层的结晶结构的结晶性氧化物之一。注意，为了构成CAAC-OS，优选为包含Zn的结构。例如，与In氧化物相比，In-Zn氧化物及In-Ga-Zn氧化物能够进一步地抑制晶界的发生，所以是优选的。
CAAC-OS是结晶性高且确认不到明确的晶界的氧化物半导体。因此，可以说在CAAC-OS中，不容易发生起因于晶界的电子迁移率的降低。此外，氧化物半导体的结晶性有时因杂质的混入或缺陷的生成等而降低，因此可以说CAAC-OS是杂质或缺陷(氧空位等)少的氧化物半导体。因此，包含CAAC-OS的氧化物半导体的物理性质稳定。因此，包含CAAC-OS的氧化物半导体具有高耐热性且可靠性良好。此外，CAAC-OS对制造工序中的高温度(所谓热积存；thermal budget)也很稳定。由此，通过在OS晶体管中使用CAAC-OS，可以扩大制造工序的自由度。
[nc-OS]
在nc-OS中，微小的区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。换言之，nc-OS具有微小的结晶。此外，例如，该微小的结晶的尺寸为1nm以上且10nm以下，尤其为1nm以上且3nm以下，将该微小的结晶称为纳米晶。此外，nc-OS在不同的纳米晶之间观察不到结晶取向的规律性。因此，在膜整体中观察不到取向性。所以，有时nc-OS在某些分析方法中与a-like OS或非晶氧化物半导体没有差别。例如，在对nc-OS膜使用XRD装置进行结构分析时，在使用θ/2θ扫描的Out-of-plane XRD测量中，不检测出表示结晶性的峰值。此外，在对nc-OS膜进行使用其束径比纳米晶大(例如，50nm以上)的电子束的电子衍射(也称为选区电子衍射)时，观察到类似光晕图案的衍射图案。另一方面，在对nc-OS膜进行使用其束径近于或小于纳米晶的尺寸(例如1nm以上且30nm以下)的电子束的电子衍射(也称为纳米束电子射线)的情况下，有时得到在以直接斑点为中心的环状区域内观察到多个斑点的电子衍射图案。
[a-like OS]
a-like OS是具有介于nc-OS与非晶氧化物半导体之间的结构的氧化物半导体。a-like OS包含空洞或低密度区域。也就是说，a-like OS的结晶性比nc-OS及CAAC-OS的结晶性低。此外，a-like OS的膜中的氢浓度比nc-OS及CAAC-OS的膜中的氢浓度高。
[氧化物半导体的结构]
接着，说明上述的CAC-OS的详细内容。此外，说明CAC-OS与材料构成有关。
[CAC-OS]
CAC-OS例如是指包含在金属氧化物中的元素不均匀地分布的构成，其中包含不均匀地分布的元素的材料的尺寸为0.5nm以上且10nm以下，优选为1nm以上且3nm以下或近似的尺寸。注意，在下面也将在金属氧化物中一个或多个金属元素不均匀地分布且包含该金属元素的区域混合的状态称为马赛克状或补丁(patch)状，该区域的尺寸为0.5nm以上且10nm以下，优选为1nm以上且3nm以下或近似的尺寸。
再者，CAC-OS是指其材料分开为第一区域与第二区域而成为马赛克状且该第一区域分布于膜中的结构(下面也称为云状)。就是说，CAC-OS是指具有该第一区域和该第二区域混合的结构的复合金属氧化物。
在此，将相对于构成In-Ga-Zn氧化物的CAC-OS的金属元素的In、Ga及Zn的原子个数比的每一个记为[In]、[Ga]及[Zn]。例如，在In-Ga-Zn氧化物的CAC-OS中，第一区域是其[In]大于CAC-OS膜的组成中的[In]的区域。此外，第二区域是其[Ga]大于CAC-OS膜的组成中的[Ga]的区域。此外，例如，第一区域是其[In]大于第二区域中的[In]且其[Ga]小于第二区域中的[Ga]的区域。此外，第二区域是其[Ga]大于第一区域中的[Ga]且其[In]小于第一区域中的[In]的区域。
具体而言，上述第一区域是以铟氧化物或铟锌氧化物等为主要成分的区域。此外，上述第二区域是以镓氧化物或镓锌氧化物等为主要成分的区域。换言之，可以将上述第一区域称为以In为主要成分的区域。此外，可以将上述第二区域称为以Ga为主要成分的区域。
注意，有时观察不到上述第一区域和上述第二区域的明确的边界。
例如，在In-Ga-Zn氧化物的CAC-OS中，根据通过能量分散型X射线分析法(EDX：Energy Dispersive X-ray spectroscopy)取得的EDX分析图像(EDX-mapping)，可确认到具有以In为主要成分的区域(第一区域)及以Ga为主要成分的区域(第二区域)不均匀地分布而混合的结构。
在将CAC-OS用于晶体管的情况下，通过起因于第一区域的导电性和起因于第二区域的绝缘性的互补作用，可以使CAC-OS具有开关功能(控制导通/关闭的功能)。换言之，在CAC-OS的材料的一部分中具有导电性的功能且在另一部分中具有绝缘性的功能，在材料的整体中具有半导体的功能。通过使导电性的功能和绝缘性的功能分离，可以最大限度地提高各功能。因此，通过将CAC-OS用于晶体管，可以实现大通态电流(Ion)、高场效应迁移率(μ)及良好的开关工作。
氧化物半导体具有各种结构及各种特性。本发明的一个方式的氧化物半导体也可以包括非晶氧化物半导体、多晶氧化物半导体、a-like OS、CAC-OS、nc-OS、CAAC-OS中的两种以上。
<包括氧化物半导体的晶体管>
在此，说明将上述氧化物半导体用于晶体管的情况。
通过将上述氧化物半导体用于晶体管，可以实现场效应迁移率高的晶体管。此外，可以实现可靠性高的晶体管。
此外，优选将载流子浓度低的氧化物半导体用于晶体管。例如，氧化物半导体中的载流子浓度优选为1×1017cm-3以下，更优选为1×1015cm-3以下，进一步优选为1×1013cm-3以下，更进一步优选为1×1011cm-3以下，还进一步优选低于1×1010cm-3，且为1×10-9cm-3以上。在以降低氧化物半导体膜的载流子浓度为目的的情况下，可以降低氧化物半导体膜中的杂质浓度以降低缺陷态密度。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为“高纯度本征”或“实质上高纯度本征”。此外，有时将载流子浓度低的氧化物半导体称为“高纯度本征”或“实质上高纯度本征”的氧化物半导体。
因为高纯度本征或实质上高纯度本征的氧化物半导体膜具有较低的缺陷态密度，所以有可能具有较低的陷阱态密度。
此外，被氧化物半导体的陷阱态俘获的电荷到消失需要较长的时间，有时像固定电荷那样动作。因此，有时在陷阱态密度高的氧化物半导体中形成沟道形成区域的晶体管的电特性不稳定。
因此，为了使晶体管的电特性稳定，降低氧化物半导体中的杂质浓度是有效的。为了降低氧化物半导体中的杂质浓度，优选还降低附近膜中的杂质浓度。作为杂质有氢、氮、碱金属、碱土金属、铁、镍、硅等。
[杂质]
在此，说明氧化物半导体中的各杂质的影响。
在氧化物半导体包含第14族元素之一的硅或碳时，在氧化物半导体中形成缺陷态。因此，将氧化物半导体中的硅或碳的浓度、氧化物半导体的与沟道形成区域的界面附近的硅或碳的浓度(通过二次离子质谱分析法(SIMS：Secondary Ion Mass Spectrometry)测得的浓度)设定为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下。
此外，当氧化物半导体包含碱金属或碱土金属时，有时形成缺陷态而形成载流子。因此，使用包含碱金属或碱土金属的氧化物半导体的晶体管容易具有常开启特性。由此，将利用SIMS分析测得的氧化物半导体的沟道形成区域中的碱金属或碱土金属的浓度设定为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
当氧化物半导体包含氮时，容易产生作为载流子的电子，使载流子浓度增高，而被n型化。其结果，将含有氮的氧化物半导体用于半导体的晶体管容易具有常开启型特性。或者，在氧化物半导体包含氮时，有时形成陷阱态。其结果，有时晶体管的电特性不稳定。因此，将利用SIMS测得的氧化物半导体中的氮浓度设定为低于5×1019atoms/cm3，优选为5×1018atoms/cm3以下，更优选为1×1018atoms/cm3以下，进一步优选为5×1017atoms/cm3以下。
包含在氧化物半导体中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧空位。当氢进入该氧空位时，有时生成作为载流子的电子。此外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，具有含有氢的氧化物半导体的晶体管容易具有常开启特性。由此，优选尽可能减少氧化物半导体中的氢。具体而言，在氧化物半导体中，将利用SIMS测得的氢浓度设定为低于1×1020atoms/cm3，更优选低于1×1019atoms/cm3，进一步优选低于5×1018atoms/cm3，还进一步优选低于1×1018atoms/cm3。
通过将杂质被充分降低的氧化物半导体用于晶体管的沟道形成区域，可以使晶体管具有稳定的电特性。
本实施方式可以与本说明书所示的其他实施方式适当地组合。
(实施方式8)
本实施方式示出形成有上述实施方式所示的半导体装置等的半导体晶片及组装有该半导体装置的电子构件的一个例子。
<半导体晶片>
首先，使用图39A说明形成有半导体装置等的半导体晶片的例子。
图39A所示的半导体晶片4800包括晶片4801及设置在晶片4801的顶面的多个电路部4802。在晶片4801的顶面上没设置有电路部4802的部分相当于空隙4803，其为用于切割的区域。
半导体晶片4800可以通过在前工序中在晶片4801的表面上形成多个电路部4802来制造。此外，也可以之后对晶片4801的形成有多个电路部4802的面的背面进行抛光来减薄晶片4801。通过上述工序，可以减少晶片4801翘曲等而实现构件的小型化。
下面进行切割工序。沿点划线所示的划分线SCL1及划分线SCL2(有时称为切割线或截断线)进行切割。为了容易进行切割工序，优选以多个划分线SCL1平行，多个划分线SCL2平行，且划分线SCL1与划分线SCL2垂直的方式设置空隙4803。
通过进行切割工序，可以从半导体晶片4800切割出图39B所示的芯片4800a。芯片4800a包括晶片4801a、电路部4802以及空隙4803a。此外，空隙4803a优选尽可能小。在此情况下，相邻的电路部4802之间的空隙4803的宽度只要与划分线SCL1的划分用部及划分线SCL2的划分用部大致相等即可。
此外，本发明的一个实施方式的元件衬底的形状不局限于图39A所示的半导体晶片4800的形状。例如，可以为矩形形状的半导体晶片。可以根据元件的制造工序及制造用设备适当地改变元件衬底的形状。
<电子构件>
图39C示出电子构件4700及安装有电子构件4700的衬底(安装衬底4704)的立体图。图39C所示的电子构件4700在模子4711中包括芯片4800a。如图39C所示，芯片4800a可以具有其中层叠有电路部4802的结构。在图39C中，省略电子构件4700的一部分以表示其内部。电子构件4700在模子4711的外侧包括连接盘(land)4712。连接盘4712与电极焊盘4713电连接，电极焊盘4713通过引线4714与芯片4800a电连接。电子构件4700例如安装于印刷电路板4702。通过组合多个该电子构件并使其分别在印刷电路板4702上电连接，由此完成安装衬底4704。
图39D示出电子构件4730的立体图。电子构件4730是SiP(System in package：系统封装)或MCM(Multi Chip Module：多芯片封装)的一个例子。在电子构件4730中，封装衬底4732(印刷电路板)上设置有插板(interposer)4731，插板4731上设置有半导体装置4735及多个半导体装置4710。
电子构件4730包括半导体装置4710。半导体装置4710例如可以使用在上述实施方式中说明的半导体装置、高宽带存储器(HBM：High Bandwidth Memory)等。此外，半导体装置4735可以使用CPU、GPU、FPGA、存储装置等集成电路(半导体装置)。
封装衬底4732可以使用陶瓷衬底、塑料衬底或玻璃环氧衬底等。插板4731可以使用硅插板、树脂插板等。
插板4731具有多个布线且具有与端子间距不同的多个集成电路电连接的功能。多个布线由单层或多层构成。此外，插板4731具有将设置于插板4731上的集成电路与设置于封装衬底4732上的电极电连接的功能。因此，有时也将插板称为“重布线衬底(rewiringsubstrate)”或“中间衬底”。此外，有时通过在插板4731中设置贯通电极，通过该贯通电极使集成电路与封装衬底4732电连接。此外，在使用硅插板的情况下，也可以使用TSV(Through Silicon Via：硅通孔)作为贯通电极。
作为插板4731优选使用硅插板。由于硅插板不需要设置有源元件，所以可以以比集成电路更低的成本制造。硅插板的布线形成可以在半导体工序中进行，因此很容易形成在使用树脂插板时很难形成的微细布线。
在HBM中，为了实现宽存储器带宽需要连接许多布线。为此，要求安装HBM的插板上能够高密度地形成微细的布线。因此，作为安装HBM的插板优选使用硅插板。
此外，在使用硅插板的SiP或MCM等中，不容易发生因集成电路与插板间的膨胀系数的不同而导致的可靠性下降。此外，由于硅插板的表面平坦性高，所以设置在硅插板上的集成电路与硅插板间不容易产生连接不良。尤其优选将硅插板用于2.5D封装(2.5D安装)，其中多个集成电路横着排放并配置于插板上。
此外，也可以与电子构件4730重叠地设置散热器(散热板)。在设置散热器的情况下，优选设置于插板4731上的集成电路的高度一致。例如，在本实施方式所示的电子构件4730中，优选使半导体装置4710与半导体装置4735的高度一致。
为了将电子构件4730安装在其他的衬底上，可以在封装衬底4732的底部设置电极4733。图39D示出用焊球形成电极4733的例子。通过在封装衬底4732的底部以矩阵状设置焊球，可以实现BGA(Ball Grid Array：球栅阵列)安装。此外，电极4733也可以使用导电针形成。通过在封装衬底4732的底部以矩阵状设置导电针，可以实现PGA(Pin Grid Array：针栅阵列)安装。
电子构件4730可以通过各种安装方式安装在其他衬底上，而不局限于BGA及PGA。例如，可以采用SPGA(Staggered Pin Grid Array：交错针栅阵列)、LGA(Land Grid Array：地栅阵列)、QFP(Quad Flat Package：四侧引脚扁平封装)、QFJ(Quad Flat J-leadedpackage：四侧J形引脚扁平封装)或QFN(Quad Flat Non-leaded package：四侧无引脚扁平封装)等安装方法。
本实施方式可以与本说明书所示的其他实施方式适当地组合。
(实施方式9)
在本实施方式中，说明包括上述实施方式所说明的半导体装置的电子设备的一个例子。图40示出具有该半导体装置的电子构件4700包括在各电子设备中的情况。
[移动电话机]
图40所示的信息终端5500是信息终端之一的移动电话机(智能手机)。信息终端5500包括框体5510及显示部5511，作为输入接口在显示部5511中具备触控面板，并且在框体5510上设置有按钮。
通过将上述实施方式所说明的半导体装置应用于信息终端5500，可以执行利用人工智能的应用程序。作为利用人工智能的应用程序，例如可以举出识别会话来将该会话的内容显示在显示部5511上的应用程序、识别由使用者输入到显示部5511所具备的触控面板的文字或图形等来将该文字或该图形显示在显示部5511上的应用程序、执行指纹或声纹等的生物识别的应用程序等。通过将上述实施方式所说明的半导体装置应用于信息终端5500，可以以低功耗执行上述应用程序。
[可穿戴终端]
此外，图40示出可穿戴终端的一个例子的手表型信息终端5900。手表型信息终端5900包括框体5901、显示部5902、操作按钮5903、表把5904、表带5905等。
与上述信息终端5500同样，通过将上述实施方式所说明的半导体装置应用于可穿戴终端，可以执行利用人工智能的程序。作为利用人工智能的程序，例如可以举出管理戴上可穿戴终端的人的健康状态的程序、通过输入目的地选择适当的路径而带路的导航系统等。通过将上述实施方式所说明的半导体装置应用于信息终端5900，可以以低功耗执行上述应用程序。
[信息终端]
图40示出台式信息终端5300。台式信息终端5300包括信息终端主体5301、显示器5302及键盘5303。
与上述信息终端5500同样，通过将上述实施方式所说明的半导体装置应用于台式信息终端5300，可以执行利用人工智能的应用程序。作为利用人工智能的应用程序，例如，可以举出设计支援软件、文章校对软件、菜单自动生成软件等。此外，通过使用台式信息终端5300，可以研发新颖的人工智能。
注意，在上述例子中，图40示出智能手机、台式信息终端、可穿戴终端作为电子设备的例子，但是也可以应用智能手机、台式信息终端、可穿戴终端以外的信息终端。作为智能手机、台式信息终端、可穿戴终端以外的信息终端，例如可以举出PDA(Personal DigitalAssistant：个人数码助理)、笔记本式信息终端、工作站等。
[电器产品]
此外，图40示出电器产品的一个例子的电冷藏冷冻箱5800。电冷藏冷冻箱5800包括框体5801、冷藏室门5802及冷冻室门5803等。
通过将上述实施方式所说明的半导体装置应用于电冷藏冷冻箱5800，可以实现具备人工智能的电冷藏冷冻箱5800。通过利用人工智能，可以使电冷藏冷冻箱5800具有基于储存在电冷藏冷冻箱5800中的食品或该食品的消费期限等自动生成菜单的功能、根据所储存的食品自动调整电冷藏冷冻箱5800的温度的功能。
在上述例子中，作为电器产品说明电冷藏冷冻箱，但是作为其他电器产品，例如可以举出吸尘器、微波炉、电烤箱、电饭煲、热水器、IH(感应加热)炊具、饮水机、包括空气调节器的冷暖空調机、洗衣机、干衣机、视听设备等。
[游戏机]
此外，图40示出游戏机的一个例子的便携式游戏机5200。便携式游戏机5200包括框体5201、显示部5202、按钮5203等。
此外，图40示出游戏机的一个例子的固定式游戏机7500。固定式游戏机7500包括主体7520及控制器7522。主体7520可以以无线方式或有线方式与控制器7522连接。此外，虽然在图40中未图示，但是控制器7522可以包括显示游戏的图像的显示部、作为按钮以外的输入接口的触控面板及控制杆、旋转式抓手、滑动式抓手等。此外，控制器7522不局限于图40所示的形状，也可以根据游戏的种类改变控制器7522的形状。例如，在FPS(First PersonShooter，第一人称射击类游戏)等射击游戏中，作为扳机使用按钮，可以使用模仿枪的形状的控制器。此外，例如，在音乐游戏等中，可以使用模仿乐器、音乐器件等的形状的控制器。再者，固定式游戏机也可以设置有照相机、深度传感器、麦克风等，由游戏玩者的手势及/或声音等操作以代替使用控制器操作。
此外，上述游戏机的影像可以由电视装置、个人计算机用显示器、游戏用显示器、头戴显示器等显示装置输出。
通过将上述实施方式所说明的半导体装置用于便携式游戏机5200，可以实现低功耗的便携式游戏机5200。此外，借助于低功耗，可以降低来自电路的发热，由此可以减少因发热而给电路本身、外围电路以及模块带来的负面影响。
并且，通过将上述实施方式所说明的半导体装置用于便携式游戏机5200，可以实现具有人工智能的便携式游戏机5200。
游戏的进展、游戏中出现的生物的言行、游戏上发生的现象等的表现本来是由该游戏所具有的程序规定的，但是通过将人工智能应用于便携式游戏机5200，可以实现不局限于游戏的程序的表现。例如，可以实现游戏玩者提问的内容、游戏的进展情况、时间、游戏上出现的人物的言行变化等的表现。
此外，当使用便携式游戏机5200玩需要多个人玩的游戏时，可以利用人工智能构成拟人的游戏玩者，由此可以将人工智能的游戏玩者当作对手，一个人也可以玩多个人玩的游戏。
在图40中，作为游戏机的例子示出便携式游戏机，但是本发明的一个方式的电子设备不局限于此。作为本发明的一个方式的电子设备，例如可以举出家用固定式游戏机、设置在娱乐设施(游戏中心，游乐园等)的街机游戏机、设置在体育设施的击球练习用投球机等。
[移动体]
上述实施方式所说明的半导体装置可以应用于作为移动体的汽车及汽车的驾驶座位附近。
图40示出作为移动体的一个例子的汽车5700。
汽车5700的驾驶座位附近设置有能够表示速度表、转速计、行驶距离、加油量、排档状态、空调的设定等的仪表板。此外，驾驶座位附近也可以设置有表示上述信息的显示装置。
尤其是，通过将由设置在汽车5700上的摄像装置(未图示)拍摄的影像显示在上述显示装置上，可以弥补被支柱等遮挡的视野、驾驶座位的死角等，从而可以提高安全性。也就是说，通过显示由设置在汽车5700外侧的摄像装置拍摄的图像，可以弥补死角，从而可以提高安全性。
上述实施方式所说明的半导体装置可以应用于人工智能的构成要素，所以例如可以将该半导体装置应用于汽车5700的自动驾驶系统。此外，可以将该半导体装置应用于进行导航、危险预测等的系统。该显示装置可以表示导航、危险预测等的信息。另外，通过使用该半导体装置，可以实现低功耗的自动驾驶系统，因此例如在将该系统安装到电动汽车时，该系统的功耗得到抑制，其结果是可以增加汽车的行驶距离。
虽然在上述例子中作为移动体的一个例子说明汽车，但是移动体不局限于汽车。例如，作为移动体，也可以举出电车、单轨铁路、船舶、飞行物(直升机、无人驾驶飞机(无人机)、飞机、火箭)等，可以对这些移动体应用本发明的一个方式的半导体装置，以提供利用人工智能的系统。
[照相机]
上述实施方式所说明的半导体装置可以应用于照相机。
图40示出摄像装置的一个例子的数码相机6240。数码相机6240包括框体6241、显示部6242、操作按钮6243、快门按钮6244等，并且安装有可装卸的镜头6246。在此，数码相机6240采用能够从框体6241拆卸下镜头6246的结构，但是镜头6246及框体6241被形成为一体。此外，数码相机6240还可以具备另外安装的闪光灯装置及取景器等。
通过将上述实施方式所说明的半导体装置用于数码相机6240，可以实现低功耗的数码相机6240。此外，借助于低功耗，可以降低来自电路的发热，由此可以减少因发热而给电路本身、外围电路以及模块带来的负面影响。
通过将上述实施方式所说明的半导体装置用于数码相机6240，可以实现具有人工智能的数码相机6240。通过利用人工智能，数码相机6240可以具有如下功能：自动识别脸、物体等拍摄对象的功能；根据拍摄对象调节焦点、根据环境自动使用快闪的功能；对所拍摄的图像进行调色的功能；等。
[视频摄像机]
上述实施方式所说明的半导体装置可以应用于视频摄像机。
图40示出摄像装置的一个例子的视频摄像机6300。视频摄像机6300包括第一框体6301、第二框体6302、显示部6303、操作键6304、镜头6305、连接部6306等。操作键6304及镜头6305设置在第一框体6301上，显示部6303设置在第二框体6302上。第一框体6301与第二框体6302由连接部6306连接，第一框体6301与第二框体6302间的角度可以由连接部6306改变。显示部6303的影像也可以根据连接部6306中的第一框体6301与第二框体6302间的角度切换。
当记录由视频摄像机6300拍摄的影像时，需要进行根据数据记录方式的编码。通过利用人工智能，视频摄像机6300可以在进行编码时进行利用人工智能的模式识别。通过该模式识别，可以算出包括在连续的摄像图像数据中的人、动物、物体等差异数据而进行数据压缩。通过将上述实施方式所说明的半导体装置应用于摄像机6300，可以降低摄像机6300的上述工作等中所需要的功耗。
[PC用扩展装置]
上述实施方式所说明的半导体装置可以应用于PC(Personal Computer；个人计算机)等计算机、信息终端用扩展装置。
图41A示出该扩展装置的一个例子的可以携带且安装有能够进行运算处理的芯片的设置在PC的外部的扩展装置6100。扩展装置6100例如通过由USB(Universal SerialBus；通用串行总线)等连接于PC，可以进行使用该芯片的运算处理。注意，虽然图41A示出可携带的扩展装置6100，但是根据本发明的一个方式的扩展装置不局限于此，例如也可以采用安装冷却风机等的较大结构的扩展装置。
扩展装置6100包括框体6101、盖子6102、USB连接器6103及衬底6104。衬底6104被容纳在框体6101中。衬底6104设置有驱动上述实施方式所说明的半导体装置等的电路。例如，衬底6104安装有芯片6105(例如，上述实施方式所说明的半导体装置、电子构件4700、存储器芯片等。)、控制器芯片6106。USB连接器6103被用作连接于外部装置的接口。
通过将扩展装置6100应用于PC等，可以提高该PC的运算处理能力。由此，例如没有充分的处理能力的PC也可以进行人工智能、动画处理等运算。
[广播电视系统]
上述实施方式所说明的半导体装置可以应用于广播电视系统。
图41B示意性地示出广播电视系统中的数据传送。具体而言，图41B示出从广播电视台5680发送的电波(广播电视信号)到达每个家庭的电视接收机(TV)5600的路径。TV5600具备接收机(未图示)，由此天线5650所接收的广播电视信号通过该接收机输入TV5600。
虽然在图41B中示出超高频率(UHF，Ultra High Frequency)天线作为天线5650，但是可以使用BS及110度CS天线、CS天线等作为天线5650。
电波5675A及电波5675B为地面广播电视信号，电波塔5670放大所接收的电波5675A并发送电波5675B。各家庭通过用天线5650接收电波5675B，就可以用TV5600收看地面TV播放。此外，广播电视系统可以为利用人造卫星的卫星广播电视、利用光路线的数据广播电视等而不局限于图41B所示的地面广播电视。
上述广播电视系统可以使用上述实施方式中所说明的半导体装置而利用人工智能。当从广播电视台5680向每个家庭的TV5600发送广播电视数据时，利用编码器进行广播电视数据的压缩；当天线5650接收该广播电视数据时，利用包括在TV5600中的接收机的解码器进行该广播电视数据的恢复。通过利用人工智能，例如可以在编码器的压缩方法之一的变动补偿预测中识别包含在显示图像中的显示模型。此外，也可以进行利用人工智能的帧内预测等。例如，当TV5600接收低分辨率的广播电视数据而进行高分辨率的显示时，可以在解码器所进行的广播电视数据的恢复中进行上转换等图像的补充处理。
上述利用人工智能的广播电视系统适合用于广播电视数据量增大的超高清晰度电视(UHDTV:4K、8K)播放。
此外，作为TV5600一侧的人工智能的应用，例如，可以在TV5600内设置具备人工智能的录像装置。通过采用这种结构，可以使该具备人工智能的录像装置学习使用者的爱好，而可以自动对符合使用者的爱好的电视节目录像。
[识别系统]
上述实施方式所说明的半导体装置可以应用于识别系统。
图41C示出掌纹识别装置，包括框体6431、显示部6432、掌纹读取部6433以及布线6434。
图41C示出掌纹识别装置取得手6435的掌纹的情况。对所取得的掌纹进行利用人工智能的模式识别的处理，可以判断该掌纹是不是个人的掌纹。由此，可以构成进行安全性高的识别的系统。此外，本发明的一个实施方式的识别系统不局限于掌纹识别装置，而也可以是取得指纹、静脉、脸、虹膜、声纹、基因或体格等生物信息以进行生物识别的装置。
[警报器]
可以将上述实施方式所说明的半导体装置应用于警报器。
图42A示出警报器6900，该警报器6900包括感测器6901、接收器6902、发送器6903。
感测器6901包括传感器电路6904、通风孔6905、操作键6906等。穿过通风孔6905的检测对象物被传感器电路6904感测。传感器电路6904例如可以是以漏水、漏电、气体泄漏、火灾、可能会泛滥的河川的水位、地震烈度、辐射线等为检测对象物的检测器。尤其是，在以火灾时的烟气、气体泄漏、辐射线等为检测对象时，可以使用在实施方式4中说明的嗅觉传感器SMS。
感测器6901例如在由传感器电路6904感测规定值以上的检测对象物时将其信息发送到接收器6902。接收器6902包括显示部6907、操作键6908、操作键6909、布线6910等。接收器6902根据来自感测器6901的信息控制发送器6903的工作。发送器6903包括扬声器6911、照明装置6912等。发送器6903具有根据来自发送器6903的指令发送警报的功能。图42A示出发送器6903发送使用扬声器6911的由声音的警报及使用红色灯等照明装置6912的由光的警报的例子，但是也可以利用发送器6903发出只有其中任一个警报或其他警报。
此外，在传感器电路被用作火灾警报器时，接收器6902也可以伴随警报的发送对百叶窗等防火设备发送进行指定工作的指令。图42A例示接收器6902和感测器6901之间以无线进行信号收发的情况，但是也可以通过布线等进行信号收发。此外，图42A例示从接收器6902到发送器6903通过布线6910进行信号收发的情况，但是也可以以无线进行信号收发。此外，通过使用在实施方式4中说明的嗅觉传感器SMS，有时可以从燃烧产生的烟气中识别出燃烧的可燃物是什么。尤其是，在火灾中，根据可燃物而灭火方法不同，因此识别出火灾原因的可燃物可以实现早期灭火。
[机器人]
可以将上面所说明的半导体装置应用于机器人。
图42B示出机器人的一个例子。机器人6140包括各触觉传感器6141a至触觉传感器6141e。机器人6140可以使用触觉传感器6141a至触觉传感器6141e抓到对象物。触觉传感器6141a至触觉传感器6141e例如可以具有根据接触对象物时的接触面积而使电流流过对象物的功能，并且机器人6140可以根据流过的电流量认识抓着对象物。
图42C示出工业机器人的一个例子。工业机器人优选包括多个驱动轴以致密地控制驱动范围。在此示出工业机器人6150包括功能部6151、控制部6152、驱动轴6153、驱动轴6154及驱动轴6155的例子。功能部6151优选包括图像测出模块等传感器。
此外，功能部6151优选具有抓到、截断、熔接、涂敷、贴附对象物等的功能中的任一个或多个功能。当工业机器人6150的响应性提高时，其生产率按比例地提高。为了工业机器人6150进行精密的工作，优选设置检测微小电流的传感器等。
本实施方式可以与本说明书所示的其他实施方式适当地组合。
[实施例1]
为了确认在上述实施方式中说明的运算电路MAC1、运算电路MAC1A、运算电路MAC2或运算电路MAC3的结构中是否进行第一数据和第二数据的适当的积和运算，实际制造电路，对该电路进行测量。
<乘法电路>
图43示出实际制造的运算电路的一部分结构。图43所示的单元IM及单元IMref分别相当于设置在图1的单元阵列CA的某一个行上的单元IM及单元IMref。因此，图43的单元IM和单元IMref与同一行的布线WSL电连接，另外，图43的单元IM和单元IMref与同一行的布线XCL电连接。另外，关于图43的单元IM及单元IMref的电路结构参照图1的运算电路MAC1的说明。
另外，作为单元IM及单元IMref中的晶体管F1、晶体管F2、晶体管F1m及晶体管F2m各自的尺寸，将沟道长度设定为350nm且将沟道宽度设定为350nm。
如在实施方式1中说明，以图43所示的晶体管F2及晶体管F2m在亚阈值区域，即漏极电流相对于栅极电压的变化呈指数发生变化的区域中工作的方式使晶体管F2及晶体管F2m各自的源极、漏极、栅极偏置适当的电压。
另外，以布线VE所供应的电位为接地电位，将其设定为0V。
首先，向布线WSL输入高电平电位，使晶体管F1及晶体管F1m处于开启状态。接着，向布线WCL输入基准电流IW0的W倍的电流WIW0，向布线XCL输入基准电流IX0。此时，晶体管F1的栅极电压以自收敛的方式被设定为会使电流WIW0流过晶体管F1的源极-漏极间的电压，晶体管F1m的栅极电压以自收敛的方式被设定为会使电流IX0流过晶体管F1m的源极-漏极间的电压。在使晶体管F1及晶体管F1m各自的栅极电压收敛之后，向布线WSL输入低电平电位而使晶体管F1及晶体管F1m变为关闭状态，保持晶体管F1及晶体管F1m各自的栅极电压。这些工作相当于图6的时序图的时间T12至时间T14的工作，后面被称为第一工作。
接着，向布线XCL输入基准电流IX0的X倍的电流IX＝XIX0，对布线WCL施加恒定电压Vd。此时，因为布线XCL的电压发生变化，晶体管F1的栅极电压通过电容器C5的电容耦合而发生变化。此时，流过晶体管F1的源极-漏极间的电流为基准电流IW0的Y倍的电流IY＝YIW0。另外，因为晶体管F1及晶体管F2在亚阈值区域中工作，所以可以满足YIW0＝WXIW0。就是说，Y是W和X之积。这些工作相当于图6的时序图的时间T21至时间T23的工作，后面被称为第二工作。
<<乘法特性>>
在此，在IW0为1nA，IX0为1nA、Vd为1V，从0.0至1.0以0.1刻度改变W及X的条件下，对IX-IY特性进行测量。图44A示出测量结果的IX-IY特性。尤其是，作为IY表示在决定W的第一工作后的第二工作中测量流过晶体管F1的源极-漏极间的电流30次时的中央值。另外，IY的波动σ小于0.1nA。
根据图44A的IX-IY特性估计出各W值时的X和IY之相关系数为0.969以上。由此，图43的电路中的W和X之乘法特性(Y＝WX)是良好的。
<<保持特性>>
另外，为了调查图43所示的电路的保持特性，在第一工作中的W＝1.0下，对紧接在第一工作之后(0s)以及经过108000s后的IX-IY特性分别进行测量。图44B示出测量结果的IX-IY特性。如图44所示，从紧接在第一工作之后(0s)至经过108000s后的IY的变化量小于3％。由此可以说，图43的电路中的保持特性是良好的。
<<电流写入和电压写入之间的元件波动的差异>>
上述第一工作及第二工作是向布线WCL及布线XCL供应所希望的电流而进行W和X之乘法的工作(以后，被称为电流写入方式，在附图中记载为“电流写入”)，但是在原理上还可以进行向晶体管F1及晶体管F1m各自的栅极写入电压而进行W和X之乘法的工作(以后，被称为电压写入方式，在附图中记载为“电压写入”)。在此，调查电流写入方式和电压写入方式之间的元件波动σ的程度。
为了测量元件波动σ，准备16个图43所示的电路，在各电路中以电流写入方式进行乘法并以电压写入方式进行乘法。
图45A示出在16个图43的电路中以电流写入方式进行乘法并以电压写入方式进行乘法时的IX-IY特性。根据图45A可知，电压写入方式中的IY的元件波动σ为39％，电流写入方式中的IY的元件波动σ为7％。就是说，可以确认，在图43的电路中，通过以电流写入方式进行乘法元件波动可以比电压写入方式小。
接着，调查IY的元件波动σ的各元件中的晶体管F1和晶体管F1m的阈值电压之差ΔVth的依赖性。图45B是示出IX为1.0nA时的各元件中的ΔVth与IY的关系的图表。将各元件中的晶体管F1的阈值电压记为Vth，将晶体管F1m的阈值电压记为Vthm，晶体管F1和晶体管F1m的阈值电压之差为ΔVth＝Vthm-Vth。
在是电压写入方式的情况下，根据图45B可以用ΔVth的指数函数将元件波动σ近似。具体而言，电压写入方式中的IY与亚阈值斜率(S值)为100mV时的指数函数(IY＝10ΔVth/0.100)拟合。另外，进行ΔVth的元件波动的测量，ΔVth＝±21mV。当将该值代入拟合的指数函数时，IY＝0.62A或1.62，在ΔVth＝0时的与IY之差为ΔIY＝-0.38或0.62。在电压写入方式中，IY的元件波动σ为39％，因此ΔVth＝0时的从IY的变化量ΔIY＝-0.38的绝对值大概接近于上述值。就是说，可知ΔVth的元件波动21mV被反映到σ。另外，在是电流写入方式的情况下，因为IY的元件波动σ为7％，所以ΔVth＝0时的从IY的变化量为ΔIY＝0.07。在此，若关于ΔVth求解1-0.07＝10ΔVth/0.100，则为ΔVth＝3mV。就是说，在是电流写入方式的情况下，根据图45B可知，换算为拟合的指数函数的ΔVth时的元件波动σ降低到±3mV左右，IY的元件波动得到校正。
<电流电路>
因为单元IM中的晶体管F1在亚阈值区域中工作，所以流过晶体管F1的源极-漏极间的基准电流IW0、WIW0的电流量例如需要为1.0×10-12A以上且1.0×10-8A以下。同样，单元IMref中的晶体管F1m也在亚阈值区域中工作，所以流过晶体管F1m的源极-漏极间的基准电流IX0、XIX0的电流量例如需要为1.0×10-12A以上且1.0×10-8A以下。
图46A、图46B示出实际制造的能够输出上述低电流的电路。图46A所示的电流电路IDAC相当于图2A的电路WCS、图2C的电路XCS。因此，关于图46A的电流电路IDAC的电路结构参照图2A的电路WCS及图2C的电路XCS的说明。
图46A的电流电路IDAC被构成为根据8位的信号向布线OUTL输出电流。具体而言，在布线D[1]至布线D[8]的每一个被输入第一位至第八位的值(例如可以为高电平电位或低电平电位)时，根据该值决定电流电路IDAC中的电流源CS是否输出电流。另外，布线D[s](这里的s是1以上且8以下的整数)与2s-1个电流源CS电连接。当电流源CS作为电流量输出Iut时，例如在布线D[s]被输入高电平电位时，电连接到布线D[s]的电流源CS输出总共2s-1×Iut的电流。因此，电流电路IDAC可以根据8位的信号输出Iut与1至256的整数之积的电流。
图46A的电流电路IDAC中的电流源CS为图46B所示的电流源CS，图46B的电流源CS相当于图3A的电流源CS1。因此，关于图46B的电流源CS参照图3A的电流源CS1的说明。
作为图46B的电流源CS中的晶体管Tr1及晶体管Tr2的尺寸，将沟道长度设定为350nm且将沟道宽度设定为350nm。
另外，如在实施方式1中说明，晶体管Tr1在亚阈值区域中工作时的电流范围的电流流过晶体管Tr1的第一端子-第二端子间。就是说，通过电流源CS流过的电流Iut可以为晶体管Tr1在亚阈值区域中工作时的电流范围的电流。
另外，将布线VDDL所供应的电位设定为2V。另外，使布线OUTL偏压至0.5V。另外，布线D[1]至布线D[7]在各位的数据为“0”时被供应0V且在各位的数据为“1”时被供应2V。
图47A是示出在电流电路IDAC被输入8位的信号时电流电路IDAC向布线OUTL输出的电流的输出特性的图表。根据图47A的输出特性可以确认，图46A的电流电路可以输出相对于8位的信号几乎线性输出1.0×10-12以上且5.0×10-11以下的电流。
图47B示出电流电路IDAC向布线OUTL输出的电流的INL(Integral Non-Linearity，积分非线性)及DNL(Differential Non-Linearity，微分非线性)。另外，根据图47A、图47B可确认电流电路IDAC的ENOB(有效位数)为5.04位。
[实施例2]
为了确认使用在实施例1中说明的图43的乘法电路、图46A的电流电路IDAC可以构成有什么程度的性能的神经网络，利用电路模拟器进行计算。
首先，说明电路结构。图48是以在上述实施方式中说明的图7的运算电路MAC2为准而输入到电路模拟器的电路结构。图48所示的单元IM(单元IMr)及单元IMref相当于图43的单元IM及单元IMref，电路NUC相当于图7所示的转换电路ITRZD。另外，图48所示的多个电流电路IDAC_X相当于电路XCS，图48所示的多个电流电路IDAC_W相当于电路WCS。
另外，电路NUC包括共源共栅连接的电流镜电路CM2，电路NUC相当于图11B所示的转换电路ITRZD4。另外，电流镜电路CM2包括晶体管F8、晶体管F8s、晶体管F8r及晶体管F8sr，这些晶体管是p沟道型晶体管。另外，作为晶体管F8、晶体管F8s、晶体管F8r及晶体管F8sr各自的尺寸，将沟道长度设定为500nm且将沟道宽度设定为5000nm。
因为图48所示的运算电路是以图7的运算电路MAC2为准构成的，所以在单元IM及单元IMr中不但可以保持正的权重系数(第一数据)而且可以保持负的权重系数。在图48所示的运算电路中，与正的权重系数和神经元的信号(第二数据)之积和对应的电流流过电连接到多个单元IM的布线WCL，与负的权重系数和神经元的信号的积和对应的电流流过电连接到多个单元IMr的布线WCLr。
电路NUC利用电流镜电路CM2将流过布线WCL的电流和流过布线WCLr的电流之差分电流Ipn输出到布线NUO。
另外，将布线VHE所供应的电位设定为2V。
接着，说明构成的神经网络。
构成的神经网络为三层全连接神经网络。输入层的神经元的数量为785个，隐藏层的神经元的数量为101个，输出层的神经元的数量为10个。注意，输入层的神经元中的一个以及隐藏层的神经元中的一个被用作施加偏压的神经元。
在输入层中，图48所示的IDAC_X产生与输入到神经网络的数据对应的电流，使该电流流过各行的布线XCL。并且，保持在单元IM及单元IMr中的与输入层的神经元和隐藏层的神经元之间的权重系数与该电流之积和对应的电流Ipn被输出到布线NUO。就是说，电流Ipn相当于隐藏层的神经元所输出的信号。
因此，在执行隐藏层的神经元和输出层的神经元之间的权重系数与隐藏层的神经元所输出的信号之积和的运算电路中，隐藏层的神经元所输出的信号不是由电流电路IDAC_X产生而是从布线NUO直接被输入到布线XCL。
另外，除了上述结构以外，将执行隐藏层的神经元和输出层的神经元之间的权重系数与从隐藏层输出的信号之积和的运算电路中的晶体管F2及晶体管F2m的阈值电压设定为比执行输入层的神经元和隐藏层的神经元之间的权重系数与从输入层输出的信号之积和的运算电路中的晶体管F2及晶体管F2m的阈值电压高0.2V左右的值。由此，根据利用电路模拟器的计算可知，隐藏层的神经元所输出的信号(电流Ipn)具有图49所示的输出特性。在图49中，Ip是流过布线WCL的电流之总和，In是流过布线WCLr的电流之总和。图49所示的输出特性是相当于ReLU函数的输出特性。就是说，电路NUC可以为不仅进行差分运算而且进行激活函数运算的电路。
接着，说明进行使用MNIST数据库的手写文字识别的模拟的结果。
在该模拟中，使用作为乘法使用图44A的乘法特性的模型且作为激活函数使用图49的输出特性的模型的神经网络。另外，假定作为权重系数的写入使用图46的电流电路IDAC向单元IM及单元IMref写入电流(使用图47A的输出特性的模型)。此外，还考虑图45A、图45B的电流写入方式中的波动。利用该神经网络以5位精度进行模型计算，由此输入数据的识别精度为92.6％。另一方面，作为乘法使用理想乘法时的识别精度为97.9％。因此，可以说通过使用图48所示的运算电路的神经网络的手写文字识别的识别精度是充分的。
[符号说明]
MAC1：运算电路、MAC1A：运算电路、MAC2：运算电路、MAC2-1：运算电路、MAC2-2：运算电路、MAC3：运算电路、WCS：电路、XCS：电路、IDAC：电流电路、IDAC_W：电流电路、IDAC_X：电流电路、WSD：电路、ITRZ[1]：转换电路、ITRZ[n]：转换电路、ITRZ1：转换电路、ITRZ2：转换电路、ITRZ3：转换电路、ITRZD[j]：转换电路、ITRZD1：转换电路、ITRZD2：转换电路、ITRZD3：转换电路、ITRZD4：转换电路、ITRZD4[1]：转换电路、ITRZD4[n]：转换电路、NUC：电路、SWS1：电路、SWS2：电路、CA：单元阵列、SCA：电路、VINI：电路、IM：单元、IM[1，1]：单元、IM[1，j]：单元、IM[m，j]：单元、IM[i，j]：单元、IM[m，1]：单元、IM[1，n]：单元、IM[m，n]：单元、IM[1，h]：单元、IM[n，h]：单元、IMr[1，j]：单元、IMr[i，j]：单元、IMr[m，j]：单元、IMr[1，h]：单元、IMr[n，h]：单元、IMs[i，j]：单元、IMsr[i，j]：单元、IMref：单元、IMref[1]：单元、IMref[i]：单元、IMref[m]：单元、IMref[n]：单元、IMrefs[i]：单元、CES[1，j]：电路、CES[i，j]：电路、CES[m，j]：电路、CESref[i]：电路、NN[1，1]：节点、NN[m，1]：节点、NN[1，j]：节点、NN[m，j]：节点、NN[1，n]：节点、NN[m，n]：节点、NNr[1，j]：节点、NNr[m，j]：节点、NNref[1]：节点、NNref[m]：节点、NNrefs[i]：节点、CS：电流源、CS1：电流源、CS2：电流源、CS3：电流源、CS4：电流源、CI：电流源、CIr：电流源、CSA：电流源、CM1：电流镜电路、CM2：电流镜电路、ADC：模拟数字转换电路、C5：电容器、C5m：电容器、C5ms：电容器、C5r：电容器、C5s：电容器、C5sr：电容器、C6：电容器、CMP1：比较器、CMP2：比较器、F1：晶体管、F1m：晶体管、F1ms：晶体管、F1r：晶体管、F1s：晶体管、F1sr：晶体管、F2：晶体管、F2m：晶体管、F2ms：晶体管、F2r：晶体管、F2s：晶体管、F2sr：晶体管、F3：晶体管、F3[1]：晶体管、F3[j]：晶体管、F3[n]：晶体管、F3r：晶体管、F3r[j]：晶体管、F4：晶体管、F4[1]：晶体管、F4[j]：晶体管、F4[n]：晶体管、F4r：晶体管、F4r[j]：晶体管、F5：晶体管、F6：晶体管、F6r：晶体管、F6s：晶体管、F6sr：晶体管、F7：晶体管、F7r：晶体管、F7s：晶体管、F8：晶体管、F8r：晶体管、F8s：晶体管、F8sr：晶体管、Tr1：晶体管、Tr1[1]：晶体管、Tr1[2]：晶体管、Tr1[K]：晶体管、Tr2：晶体管、Tr2[1]：晶体管、Tr2[2]：晶体管、Tr2[K]：晶体管、Tr3：晶体管、R5：电阻器、RP：电阻器、RM：电阻器、SNC[1]：传感器、SNC[m]：传感器、PD[1]：光电二极管、PD[m]：光电二极管、OP1：运算放大器、OP2：运算放大器、OPP：运算放大器、OPM：运算放大器、SWW：开关、SWX：开关、T1：端子、T2：端子、U1：端子、U2：端子、U3：端子、SWL1：布线、SWL2：布线、WCL：布线、WCL[1]：布线、WCL[j]：布线、WCL[n]：布线、WCLr：布线、WCLr[j]：布线、XCL：布线、XCL[1]：布线、XCL[i]：布线、XCL[m]：布线、XCLs[i]：布线、WSL：布线、WSL[1]：布线、WSL[j]：布线、WSL[m]：布线、WSLs[j]：布线、OL：布线、OL[1]：布线、OL[j]：布线、OL[n]：布线、DW：布线、DW[1]：布线、DW[2]：布线、DW[K]：布线、DX[1]：布线、DX[2]：布线、DX[L]：布线、D[1]：布线、D[2]：布线、D[7]：布线、CL[1]：布线、CL[2]：布线、CL[P]：布线、VE：布线、VDDL：布线、VINIL1：布线、VINIL2：布线、VINIL3：布线、VWL：布线、VTL：布线、VTHL：布线、VRL：布线、VRL2：布线、VRL3：布线、VRPL：布线、VRML：布线、VHE：布线、VSE：布线、OEL：布线、OUTL：布线、NUO：布线、TM[1]：布线、TM[n]：布线、TH[1，h]：布线、TH[n，h]：布线、THr[1，h]：布线、THr[n，h]：布线、PLS：检测部、SMS：嗅觉传感器、TRCN：路径、MEMD：存储部、ATCM：大气成分、NOI：气味成分、NOIa：气味分子、DT：数据、SNC：传感器、KZT：结构体、ERDa1：布线、ERDa2：布线、ERDb1：布线、ERDb2：布线、DGG：应变片、LP：联结部、CNDa：导电体、CNDb：导电体、KNM：敏感膜、UDE：电子设备、PLSA：检测部、KZU：结构体、SSM：绝缘体、CNEa：导电体、CNEb：导电体、CNEc：导电体、CNEd：导电体、EREa1：布线、EREa2：布线、EREb1：布线、EREb2：布线、EREc1：布线、EREc2：布线、EREd1：布线、EREd2：布线、DGH：应变片、CIR：电路、CNVL：布线、SZ1：绝缘体、SZ2：绝缘体、SITA：电子设备、CHM：检测部、ABJ：被评价物质、SST：类脂膜、KAN：缓冲膜、HAIS1：布线、HAIS2：布线、DEN：参考电极、SIN：亲水部分、SOS：疏水部分、VIC：电压电流转换电路、KYT1：第一框体、KYT2：第二框体、KYT3：第三框体、DAZ：台座、JIK：轴、CB：电缆拖链、YOK：容器、YEK：溶液、SCL1：划分线、SCL2：划分线、10：手部、10A：手部、11a：手指部、11b：手指部、12a：关节部、12b：关节部、13：伸缩部、14：支撑部、15：总线、16a：关节部、16b：关节部、100：神经网络、300：晶体管、311：衬底、313：半导体区域、314a：低电阻区域、314b：低电阻区域、315:绝缘体、316：导电体、320：绝缘体、322：绝缘体、324：绝缘体、326：绝缘体、328：导电体、330：导电体、350：绝缘体、352：绝缘体、354：绝缘体、356：导电体、360：绝缘体、362：绝缘体、364：绝缘体、366：导电体、370：绝缘体、372：绝缘体、374：绝缘体、376：导电体、380：绝缘体、382：绝缘体、384：绝缘体、386：导电体、402：绝缘体、404：绝缘体、500：晶体管、503：导电体、503a：导电体、503b：导电体、510：绝缘体、512：绝缘体、514：绝缘体、516：绝缘体、518：导电体、520：绝缘体、522：绝缘体、524：绝缘体、530：氧化物、530a：氧化物、530b：氧化物、530c：氧化物、530c1：氧化物、530c2：氧化物、540：导电体、540a：导电体、540b：导电体、542：导电体、542a：导电体、542b：导电体、543a：区域、543b：区域、544：绝缘体、546：导电体、548：导电体、550：绝缘体、552：绝缘体、560：导电体、560a：导电体、560b：导电体、574：绝缘体、580：绝缘体、581：绝缘体、582：绝缘体、586：绝缘体、600：电容器、600A：电容器、600B：电容器、610：导电体、611：导电体、612：导电体、620：导电体、630：绝缘体、631：绝缘体、650：绝缘体、651：绝缘体、4700：电子构件、4702：印刷电路板、4704：安装衬底、4710：半导体装置、4711：模子、4712：连接盘、4713：电极焊盘、4714：引线、4730：电子构件、4731：插板、4732：封装衬底、4733：电极、4735：半导体装置、4800：半导体晶片、4800a：芯片、4801：晶片、4801a：晶片、4802：电路部、4803：空隙、4803a：空隙、5200：便携式游戏机、5201：框体、5202：显示部、5203：按钮、5300：台式信息终端、5301：主体、5302：显示部、5303：键盘、5500：信息终端、5510：框体、5511：显示部、5600：TV、5650：天线、5670：电波塔、5675A：电波、5675B：电波、5680：广播电视台、5700：汽车、5800：电冷藏冷冻箱、5801：框体、5802：冷藏室门、5803：冷冻室门、5900：信息终端、5901：框体、5902：显示部、5903：操作按钮、5904：表把、5905：表带、6100：扩展装置、6101：框体、6102：盖子、6103：USB连接器、6104：衬底、6105：芯片、6106：控制器芯片、6140：机器人、6141a：触觉传感器、6141b：触觉传感器、6141c：触觉传感器、6141d：触觉传感器、6141e：触觉传感器、6150：工业机器人、6151：功能部、6152：控制部、6153：驱动轴、6154：驱动轴、6155：驱动轴、6240：数码相机、6241：框体、6242：显示部、6243：操作按钮、6244：快门按钮、6246：镜头、6300：摄像机、6301：第一框体、6302：第二框体、6303：显示部、6304：操作键、6305：镜头、6306：连接部、6431：框体、6432：显示部、6433：掌纹读取部、6434：布线、6435：手、6900：警报器、6901：感测器、6902：接收器、6903：发送器、6904：传感器电路、6905：通风孔、6906：操作键、6907：显示部、6908:操作键、6909：操作键、6910：布线、6911：扬声器、6912：照明装置、7500：固定式游戏机、7520：主体、7522：控制器。

Claims (13)

1.一种半导体装置，包括：
第一电路；
第二电路；
第一单元；
第二单元；
第一布线；以及
第二布线，
其中，所述第一单元包括第一晶体管，
所述第二单元包括第二晶体管，
所述第一单元通过所述第一布线与所述第一电路电连接，
所述第一单元通过所述第二布线与所述第二电路电连接，
所述第二单元通过所述第二布线与所述第二电路电连接，
所述第一电路具有使第一电流从所述第一电路通过所述第一布线流到所述第一单元的功能，
所述第二电路具有使第二电流从所述第二电路通过所述第二布线流到所述第二单元的功能以及从所述第二电路通过所述第二布线对所述第一单元和所述第二单元供应对应于所述第二电流的第一电位的功能，
所述第一单元具有将流过所述第一晶体管的第一端子和第二端子间的电流设定为所述第一电流的功能，
所述第二单元具有将流过所述第二晶体管的第一端子和第二端子间的电流设定为所述第二电流的功能，
所述第二电路具有使流过所述第二布线的所述第二电流变为第三电流来使供应到所述第一单元和所述第二单元的所述第一电位变为第二电位的功能，
所述第一单元具有使流过所述第一晶体管的第一端子和第二端子间的所述第一电流变为对应于所述第一电位和所述第二电位之差的第四电流的功能，
所述第一电流及所述第四电流之量都是所述第一晶体管在亚阈值区域中工作时流过的电流量，
并且，所述第二电流及所述第三电流之量都是所述第二晶体管在亚阈值区域中工作时流过的电流量。
2.根据权利要求1所述的半导体装置，
其中所述第一晶体管和所述第二晶体管各自在沟道形成区域中包含金属氧化物。
3.一种半导体装置，包括：
第一电路；
第二电路；
第一单元；
第二单元；
第一布线；以及
第二布线，
其中，所述第一单元包括第一晶体管、第三晶体管以及第一电容器，
所述第二单元包括第二晶体管、第四晶体管以及第二电容器，
所述第一电路与所述第一布线电连接，
所述第二电路与所述第二布线电连接，
所述第三晶体管的第一端子与所述第一晶体管的第一端子及所述第一布线电连接，
所述第三晶体管的第二端子与所述第一晶体管的栅极及所述第一电容器的第一端子电连接，
所述第一电容器的第二端子与所述第二布线电连接，
所述第四晶体管的第一端子与所述第二晶体管的第一端子及所述第二布线电连接，
所述第四晶体管的第二端子与所述第二晶体管的栅极及所述第二电容器的第一端子电连接，
所述第二电容器的第二端子与所述第二布线电连接，
所述第一电路具有使第一电流从所述第一电路通过所述第一布线流到所述第一晶体管的第一端子的功能，
所述第二电路具有使第二电流从所述第二电路通过所述第二布线流到所述第二晶体管的第一端子的功能以及从所述第二电路通过所述第二布线对所述第一电容器的第二端子和所述第二电容器的第二端子供应对应于所述第二电流的第一电位的功能，
所述第一单元具有设定流过所述第一晶体管的第一端子和第二端子间的所述第一电流的功能，
所述第二单元具有设定流过所述第二晶体管的第一端子和第二端子间的所述第二电流的功能，
所述第二电路具有使流过所述第二布线的所述第二电流变为第三电流来使供应到所述第一电容器的第二端子和所述第二电容器的第二端子的所述第一电位变为第二电位的功能，
所述第一单元具有使流过所述第一晶体管的第一端子和第二端子间的所述第一电流变为对应于所述第一电位和所述第二电位之差的第四电流且使其流过的功能，
所述第一电流及所述第四电流之量都是所述第一晶体管在亚阈值区域中工作时流过的电流量，
并且，所述第二电流及所述第三电流之量都是所述第二晶体管在亚阈值区域中工作时流过的电流量。
4.根据权利要求3所述的半导体装置，
其中所述第一至第四晶体管各自在沟道形成区域中包含金属氧化物。
5.根据权利要求1至4中任一项所述的半导体装置，
其中所述第一电路包括第五晶体管及第六晶体管，
所述第六晶体管包括第一栅极及第二栅极，
所述第五晶体管的第一端子与所述第一布线电连接，
并且所述第五晶体管的第二端子与所述第六晶体管的第一端子、所述第六晶体管的所述第一栅极及所述第六晶体管的所述第二栅极电连接。
6.根据权利要求5所述的半导体装置，
其中所述第五晶体管和所述第六晶体管各自在沟道形成区域中包含金属氧化物。
7.根据权利要求1至6中任一项所述的半导体装置，
其中所述第二电路包括第七晶体管及第八晶体管，
所述第八晶体管包括第三栅极及第四栅极，
所述第七晶体管的第一端子与所述第二布线电连接，
并且所述第七晶体管的第二端子与所述第八晶体管的第一端子、所述第八晶体管的所述第三栅极及所述第八晶体管的所述第四栅极电连接。
8.根据权利要求7所述的半导体装置，
其中所述第七晶体管和所述第八晶体管各自在沟道形成区域中包含金属氧化物。
9.根据权利要求1至6中任一项所述的半导体装置，
其中所述第二电路包括光传感器，
所述光传感器与所述第二布线电连接，
并且所述光传感器具有：
通过第一感测使所述第二电流从所述光传感器流到所述第二布线的功能；以及
通过第二感测使所述第二电流之量变为所述第三电流之量的功能。
10.根据权利要求1至6中任一项所述的半导体装置，
其中所述第二电路包括传感器，
所述传感器与所述第二布线电连接，
并且，所述传感器具有：
检测出气味成分的功能；以及
在没有检测出所述气味成分时使所述第二电流从所述传感器流到所述第二布线且在检测出所述气味成分时使所述第二电流之量变为所述第三电流之量的功能。
11.根据权利要求1至6中任一项所述的半导体装置，
其中所述第二电路包括传感器，
所述传感器与所述第二布线电连接，
并且所述传感器具有：
检测出物体接触的功能；以及
在没有检测出所述物体接触时使所述第二电流从所述传感器流到所述第二布线且在检测出所述物体接触时使所述第二电流之量变为所述第三电流之量的功能。
12.根据权利要求1至6中任一项所述的半导体装置，
其中所述第二电路包括传感器，
所述传感器与所述第二布线电连接，
并且所述传感器具有：
检测出呈味成分的功能；以及
在没有检测出所述呈味成分时使所述第二电流从所述传感器流到所述第二布线且在检测出所述呈味成分时使所述第二电流之量变为所述第三电流之量的功能。
13.一种电子设备，包括：
权利要求1至12中任一项所述的半导体装置；以及
框体，
其中，由所述半导体装置进行积和运算。
CN202080038792.5A 2019-06-21 2020-06-08 半导体装置及电子设备 Pending CN113892109A (zh)

Applications Claiming Priority (13)

Application Number Priority Date Filing Date Title
JP2019-115347 2019-06-21
JP2019115347 2019-06-21
JP2019137473 2019-07-26
JP2019-137473 2019-07-26
JP2019-163598 2019-09-09
JP2019163598 2019-09-09
JP2019200140 2019-11-01
JP2019-200140 2019-11-01
JP2019211005 2019-11-22
JP2019-211005 2019-11-22
JP2019-221167 2019-12-06
JP2019221167 2019-12-06
PCT/IB2020/055352 WO2020254909A1 (ja) 2019-06-21 2020-06-08 半導体装置、及び電子機器

Publications (1)

Publication Number Publication Date
CN113892109A true CN113892109A (zh) 2022-01-04

Family

ID=74040706

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080038792.5A Pending CN113892109A (zh) 2019-06-21 2020-06-08 半导体装置及电子设备

Country Status (5)

Country Link
US (1) US11875837B2 (zh)
JP (1) JP7457017B2 (zh)
KR (1) KR20220024015A (zh)
CN (1) CN113892109A (zh)
WO (1) WO2020254909A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115202425A (zh) * 2022-09-15 2022-10-18 成都市易冲半导体有限公司 串行通信总线超低电源电压检测的io设计电路及方法
CN117074836A (zh) * 2023-10-12 2023-11-17 成都明夷电子科技有限公司 一种激光器检测方法、检测器、电子设备及存储介质

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202145080A (zh) * 2020-05-15 2021-12-01 日商半導體能源研究所股份有限公司 半導體裝置及電子裝置
WO2022013676A1 (ja) * 2020-07-17 2022-01-20 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
WO2022229789A1 (ja) * 2021-04-30 2022-11-03 株式会社半導体エネルギー研究所 半導体装置、表示装置、及び電子機器
CN114518067B (zh) * 2022-04-14 2022-09-02 西南交通大学 基于碳纳米管复合传感器的数据采集仪器和监测系统

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3727196A (en) * 1971-11-29 1973-04-10 Mostek Corp Dynamic random access memory
JP3748298B2 (ja) 1996-09-03 2006-02-22 株式会社インテリジェントセンサーテクノロジー 味覚センサ用膜および味覚センサ
US9773832B2 (en) 2014-12-10 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9685469B2 (en) 2015-04-03 2017-06-20 Apple Inc. Display with semiconducting oxide and polysilicon transistors
US9716852B2 (en) 2015-04-03 2017-07-25 Semiconductor Energy Laboratory Co., Ltd. Broadcast system
JP6674838B2 (ja) 2015-05-21 2020-04-01 株式会社半導体エネルギー研究所 電子装置
WO2017068478A1 (en) * 2015-10-22 2017-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or memory device including the semiconductor device
US9851942B2 (en) 2016-03-10 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10109633B2 (en) 2016-04-27 2018-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and authentication system
WO2018002774A1 (en) 2016-06-29 2018-01-04 Semiconductor Energy Laboratory Co., Ltd. Electronic device, operation method of the electronic device, and moving vehicle
JP6668182B2 (ja) 2016-06-30 2020-03-18 株式会社日立製作所 回路設計装置及びそれを用いた回路設計方法
WO2018047035A1 (en) * 2016-09-12 2018-03-15 Semiconductor Energy Laboratory Co., Ltd. Memory device, driving method thereof, semiconductor device, electronic component, and electronic device
US10403627B2 (en) * 2016-10-11 2019-09-03 Imec Vzw Memory device for a dynamic random access memory
US10319743B2 (en) 2016-12-16 2019-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display system, and electronic device
KR102578536B1 (ko) 2017-06-27 2023-09-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 시스템 및 데이터 처리 방법
JP2019047006A (ja) * 2017-09-05 2019-03-22 株式会社半導体エネルギー研究所 半導体装置、電子機器
JP2019046374A (ja) 2017-09-06 2019-03-22 株式会社半導体エネルギー研究所 半導体装置、電子部品、電子機器、及び半導体装置の駆動方法
EP3506265A1 (en) * 2017-12-29 2019-07-03 IMEC vzw A memory device
US11355504B2 (en) * 2018-05-31 2022-06-07 Intel Corporation Anti-ferroelectric capacitor memory cell
US20200091156A1 (en) * 2018-09-17 2020-03-19 Intel Corporation Two transistor memory cell using stacked thin-film transistors

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115202425A (zh) * 2022-09-15 2022-10-18 成都市易冲半导体有限公司 串行通信总线超低电源电压检测的io设计电路及方法
CN115202425B (zh) * 2022-09-15 2022-11-22 成都市易冲半导体有限公司 串行通信总线超低电源电压检测的io设计电路及方法
CN117074836A (zh) * 2023-10-12 2023-11-17 成都明夷电子科技有限公司 一种激光器检测方法、检测器、电子设备及存储介质
CN117074836B (zh) * 2023-10-12 2024-03-12 成都明夷电子科技有限公司 一种激光器检测方法、检测器、电子设备及存储介质

Also Published As

Publication number Publication date
US20220254401A1 (en) 2022-08-11
US11875837B2 (en) 2024-01-16
JP7457017B2 (ja) 2024-03-27
WO2020254909A1 (ja) 2020-12-24
KR20220024015A (ko) 2022-03-03
JPWO2020254909A1 (zh) 2020-12-24

Similar Documents

Publication Publication Date Title
CN113892109A (zh) 半导体装置及电子设备
JP7441175B2 (ja) 半導体装置、及び電子機器
JP7364586B2 (ja) 半導体装置、及び電子機器
US20200007114A1 (en) Semiconductor device and electronic device
WO2022013676A1 (ja) 半導体装置、及び電子機器
JP7443263B2 (ja) 半導体装置
CN114868131A (zh) 半导体装置及电子设备
WO2021209855A1 (ja) 半導体装置、及び電子機器
WO2021229373A1 (ja) 半導体装置、及び電子機器
WO2020234681A1 (ja) 半導体装置、及び電子機器
US20230369329A1 (en) Semiconductor device and electronic device
WO2021148897A1 (ja) 半導体装置、及び電子機器
WO2019239246A1 (ja) 半導体装置、及び電子機器
WO2021165799A1 (ja) 半導体装置、及び電子機器
CN114585997A (zh) 运算电路、半导体装置及电子设备
WO2022029532A1 (ja) 半導体装置、及び電子機器
WO2023148580A1 (ja) 半導体装置の動作方法
CN115867968A (zh) 半导体装置的驱动方法
CN115836293A (zh) 半导体装置及电子设备
KR20230043882A (ko) 반도체 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination