KR102578536B1 - 표시 시스템 및 데이터 처리 방법 - Google Patents

표시 시스템 및 데이터 처리 방법 Download PDF

Info

Publication number
KR102578536B1
KR102578536B1 KR1020197037691A KR20197037691A KR102578536B1 KR 102578536 B1 KR102578536 B1 KR 102578536B1 KR 1020197037691 A KR1020197037691 A KR 1020197037691A KR 20197037691 A KR20197037691 A KR 20197037691A KR 102578536 B1 KR102578536 B1 KR 102578536B1
Authority
KR
South Korea
Prior art keywords
data
display
image data
layer
pixel
Prior art date
Application number
KR1020197037691A
Other languages
English (en)
Other versions
KR20200015578A (ko
Inventor
마사타카 시오카와
나츠코 다카세
히데아키 오카모토
겐스케 요시즈미
다이키 나카무라
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority to KR1020237030532A priority Critical patent/KR20230131501A/ko
Publication of KR20200015578A publication Critical patent/KR20200015578A/ko
Application granted granted Critical
Publication of KR102578536B1 publication Critical patent/KR102578536B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/026—Control of mixing and/or overlay of colours in general
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/10—Intensity circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1446—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display display composed of modules, e.g. video walls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G09G2300/026—Video wall, i.e. juxtaposition of a plurality of screens to create a display screen of bigger dimensions
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0221—Addressing of scan or signal lines with use of split matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/145—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data

Abstract

표시 불균일이 저감된, 표시 품질이 높은 표시 시스템을 제공한다. 표시 시스템은 처리 유닛 및 표시부를 포함한다. 처리 유닛은 제 1 화상 데이터를 사용하여 제 2 화상 데이터를 생성한다. 표시부는 제 2 화상 데이터에 기초하여 화상을 표시한다. 처리 유닛은 3개의 층을 포함한다. 제 1 층에는 제 1 화상 데이터가 공급된다. 제 1 화상 데이터는 복수의 데이터를 포함한다. 복수의 데이터는 각각 복수의 화소 중 어느 하나에 대응한다. 제 1 층은 제 1 화상 데이터를 사용하여 하나의 화소에 대응하는 데이터의 개수를 제 1 화상 데이터의 개수보다 늘림으로써 제 1 연산 데이터를 생성한다. 제 2 층은 제 1 연산 데이터에 가중 계수를 곱함으로써, 제 2 연산 데이터를 생성한다. 제 3 층은 제 2 연산 데이터를 사용하여 하나의 화소에 대응하는 데이터의 개수를 제 2 연산 데이터의 개수보다 줄임으로써, 제 2 화상 데이터를 생성한다.

Description

표시 시스템 및 데이터 처리 방법
본 발명의 일 형태는 표시 시스템 및 데이터 처리 방법에 관한 것이다.
또한, 본 발명의 일 형태는 상술한 기술분야에 한정되지 않는다. 본 발명의 일 형태의 기술분야의 예에는, 반도체 장치, 표시 장치, 발광 장치, 표시 시스템, 전자 기기, 조명 장치, 입력 장치(예를 들어 터치 센서), 입출력 장치(예를 들어 터치 패널), 이들의 구동 방법, 및 이들의 제작 방법이 포함된다.
본 명세서 등에서 반도체 장치란, 일반적으로 반도체 특성을 이용함으로써 기능할 수 있는 장치를 뜻한다. 표시 장치(예를 들어, 액정 표시 장치 및 발광 표시 장치), 투영 장치, 조명 장치, 전기 광학 장치, 축전 장치, 기억 장치, 반도체 회로, 촬상 장치, 및 전자 기기 등을 반도체 장치라고 하는 경우가 있다. 또는, 이들은 반도체 장치를 포함하는 경우가 있다.
근년, 고해상도의 표시 장치가 요구되고 있다. 예를 들어, 풀 HD(1920Х1080 화소), 4K(예를 들어 3840Х2160 화소 또는 4096Х2160 화소), 및 8K(예를 들어 7680Х4320 화소 또는 8192Х4320 화소)의 표시 장치와 같은, 화소수가 많은 표시 장치가 활발히 개발되고 있다.
또한, 더 대형의 표시 장치가 요구되고 있다. 예를 들어, 가정용 텔레비전의 화면 크기는 대각선 50인치 이상이 대세이다. 화면 크기가 커지면, 더 많은 정보를 한번에 표시할 수 있어, 디지털 사이니지 등의 화면 크기는 더 대형화되는 것이 요구되고 있다.
표시 장치로서는, 액정 표시 장치 및 발광 표시 장치로 대표되는 플랫 패널 디스플레이가 널리 사용되고 있다. 이러한 표시 장치에 사용되는 트랜지스터는 반도체 재료로서 주로 실리콘을 사용하여 형성되지만, 근년 금속 산화물을 사용하여 형성된 트랜지스터를 표시 장치의 화소에 사용하는 기술이 개발되고 있다.
특허문헌 1에는 트랜지스터의 반도체 재료에 비정질 실리콘을 사용하는 기술이 개시(開示)되어 있다. 특허문헌 2 및 특허문헌 3에는 각각, 트랜지스터의 반도체 재료에 금속 산화물을 사용하는 기술이 개시되어 있다.
일본 공개특허공보 특개2001-053283호 일본 공개특허공보 특개2007-123861호 일본 공개특허공보 특개2007-096055호
표시 장치의 화소가 증가하면, 트랜지스터의 특성의 편차 및 표시 소자의 특성의 편차의 영향이 커져, 표시 불균일이 현저하게 된다는 문제를 일으킨다.
표시 장치가 대형 표시 영역을 가지도록 배치된 복수의 표시 패널을 포함하는 경우, 표시 패널들의 특성의 편차에 기인하여 표시 패널들 사이의 경계가 눈에 띄게 되는 것이 문제이다.
본 발명의 일 형태의 과제는 표시 품질이 높은 표시 장치 또는 표시 시스템을 제공하는 것이다. 본 발명의 일 형태의 다른 과제는 표시 불균일이 저감된 표시 장치 또는 표시 시스템을 제공하는 것이다. 본 발명의 일 형태의 다른 과제는 고해상도의 표시 장치 또는 표시 시스템을 제공하는 것이다. 본 발명의 일 형태의 다른 과제는 대형 표시 영역을 가지는 표시 장치 또는 표시 시스템을 제공하는 것이다. 본 발명의 일 형태의 다른 과제는 높은 프레임 주파수로 동작 가능한 표시 장치 또는 표시 시스템을 제공하는 것이다. 본 발명의 일 형태의 다른 과제는 소비전력이 낮은 표시 장치 또는 표시 시스템을 제공하는 것이다.
또한, 이들 과제의 기재는 다른 과제의 존재를 방해하지 않는다. 본 발명의 일 형태는 상기 과제 모두를 달성할 필요는 없다. 명세서, 도면, 및 청구항의 기재로부터 다른 과제를 추출할 수 있다.
본 발명의 일 형태의 표시 시스템은 처리 유닛 및 표시부를 포함한다. 처리 유닛은 제 1 화상 데이터를 사용하여 제 2 화상 데이터를 생성하는 기능을 가진다. 표시부는 제 2 화상 데이터에 기초하여 화상을 표시하는 기능을 가진다. 표시부는 복수의 화소를 포함한다. 처리 유닛은 제 1 층, 제 2 층, 및 제 3 층을 포함한다. 제 1 층에는 제 1 화상 데이터가 공급된다. 제 1 화상 데이터는 복수의 데이터를 포함한다. 복수의 데이터는 각각 복수의 화소 중 어느 하나에 대응한다. 제 1 층은 제 1 화상 데이터를 사용하여 하나의 화소에 대응하는 데이터의 개수를 제 1 화상 데이터의 개수보다 늘림으로써, 제 1 연산 데이터를 생성하는 기능을 가진다. 제 2 층은 제 1 연산 데이터에 가중 계수를 곱함으로써, 제 2 연산 데이터를 생성하는 기능을 가진다. 제 3 층은 제 2 연산 데이터를 사용하여 하나의 화소에 대응하는 데이터의 개수를 제 2 연산 데이터의 개수보다 줄임으로써, 제 2 화상 데이터를 생성하는 기능을 가진다.
본 발명의 일 형태의 표시 시스템은 처리 유닛 및 표시부를 포함한다. 처리 유닛은 제 1 화상 데이터를 사용하여 제 2 화상 데이터를 생성하는 기능을 가진다. 표시부는 제 2 화상 데이터에 기초하여 화상을 표시하는 기능을 가진다. 표시부는 복수의 화소를 포함한다. 처리 유닛은 제 1 층, 제 2 층, 및 제 3 층을 포함한다. 제 1 층에는 제 1 화상 데이터가 공급된다. 제 1 층은 제 1 화상 데이터를 사용하여 제 1 연산 데이터를 생성하는 기능을 가진다. 제 1 층은 제 1 연산 데이터를 제 2 층에 공급하는 기능을 가진다. 제 2 층은 제 1 연산 데이터 및 가중 계수를 사용하여 제 2 연산 데이터를 생성하는 기능을 가진다. 제 2 층은 제 2 연산 데이터를 제 3 층에 공급하는 기능을 가진다. 제 3 층은 제 2 연산 데이터를 사용하여 제 2 화상 데이터를 생성하는 기능을 가진다. 제 1 화상 데이터는 하나의 화소에 대응하는 제 1 데이터를 a개(a는 1 이상의 정수) 포함한다. 제 1 연산 데이터는 하나의 화소에 대응하는 제 2 데이터를 b개(b는 a보다 큰 정수) 포함한다. 가중 계수는 하나의 화소에 대응하는 제 3 데이터를 b개 포함한다. 제 2 연산 데이터는 하나의 화소에 대응하는 제 4 데이터를 b개 포함한다. 제 2 화상 데이터는 하나의 화소에 대응하는 제 5 데이터를 c개(c는 b보다 작은 정수) 포함한다. 제 4 데이터는 제 2 데이터 중 어느 하나와 제 3 데이터 중 어느 하나의 곱이다.
표시부는 제 1 표시 영역, 제 2 표시 영역, 제 1 구동 회로, 및 제 2 구동 회로를 더 포함하여도 좋다. 제 1 구동 회로는 제 1 표시 영역을 구동하는 기능을 가진다. 제 2 구동 회로는 제 2 표시 영역을 구동하는 기능을 가진다.
처리 유닛은 제 1 화상 데이터 중 일부 화소에 대응하는 데이터만을 보정하는 기능을 가져도 좋다.
처리 유닛은 신경망을 사용하여 제 2 화상 데이터를 생성하는 기능을 가져도 좋다.
처리 유닛은 신경망 회로를 더 포함하여도 좋다.
처리 유닛은 채널 형성 영역에 금속 산화물을 포함하는 트랜지스터 또는 채널 형성 영역에 실리콘을 포함하는 트랜지스터를 더 포함하여도 좋다.
본 발명의 일 형태는 상술한 구조 중 어느 하나를 가지는 표시 시스템, 그리고 안테나, 배터리, 하우징, 카메라, 스피커, 마이크로폰, 및 조작 버튼 중 적어도 어느 하나를 포함하는 전자 기기이다.
본 발명의 일 형태는, 표시 장치에 제 1 화상 데이터를 입력하여 표시 장치에 표시된 화상에 기초한 제 1 휘도 데이터를 취득하고, 제 1 휘도 데이터를 사용하여 화상 데이터를 보정하기 위한 보정 필터의 값을 갱신하는 단계를 포함하는 데이터 처리 방법이다.
본 발명의 일 형태는 표시 장치에 제 1 화상 데이터를 입력하여 표시 장치에 표시된 화상에 기초한 제 1 휘도 데이터를 취득하고, 제 1 휘도 데이터를 사용하여 화상 데이터를 보정하기 위한 보정 필터의 값을 갱신하고, 제 1 휘도 데이터를 사용하여 값이 갱신된 보정 필터에 의하여 제 1 화상 데이터를 보정함으로써 제 2 화상 데이터를 생성하고, 표시 장치에 제 2 화상 데이터를 입력하여 표시 장치에 표시된 화상에 기초한 제 2 휘도 데이터를 취득하고, 제 2 휘도 데이터를 사용하여 보정 필터의 값을 갱신하는 단계를 포함하는 데이터 처리 방법이다.
예를 들어, 제 1 화상 데이터는 좌표 데이터 및 제 1 색의 계조 데이터를 포함한다. 제 1 색의 계조 데이터는 다른 좌표들에 대응하는 복수의 계조값을 포함한다. 제 1 색의 계조 데이터에 의하여 나타낼 수 있는 계조수가 k비트일 때, 복수의 계조값은 각각 2 k -2 이상 3Х2 k -2 이하이며, 여기서 k는 2 이상의 정수이다. 복수의 계조값은 같은 값인 것이 바람직하다.
제 1 화상 데이터는 제 2 색의 계조 데이터 및 제 3 색의 계조 데이터를 더 포함하여도 좋다. 제 2 색의 계조 데이터는 다른 좌표들에 대응하는 복수의 계조값을 포함한다. 제 3 색의 계조 데이터는 다른 좌표들에 대응하는 복수의 계조값을 포함한다.
제 2 색의 계조 데이터의 복수의 계조값 및 제 3 색의 계조 데이터의 복수의 계조값은 0인 것이 바람직하다. 또는, 제 2 색의 계조 데이터에 의하여 나타낼 수 있는 계조수가 m비트(m은 2 이상의 정수)일 때, 제 2 색의 계조 데이터의 복수의 계조값은 각각 2 m -2 이상 3Х2 m -2 이하인 것이 바람직하다. 마찬가지로, 제 3 색의 계조 데이터에 의하여 나타낼 수 있는 계조수가 n비트(n은 2 이상의 정수)일 때, 제 3 색의 계조 데이터의 복수의 계조값은 각각 2 n -2 이상 3Х2 n -2 이하인 것이 바람직하다. 제 2 색의 계조 데이터의 복수의 계조값은 같은 값인 것이 바람직하고, 제 3 색의 계조 데이터의 복수의 계조값은 같은 값인 것이 바람직하다.
제 1 휘도 데이터는 2차원 휘도계를 사용하여 취득하는 것이 바람직하다.
본 발명의 일 형태는 처리 유닛 및 표시부를 포함하는 표시 시스템이다. 처리 유닛은 화상 데이터, 및 값이 상술한 구조 중 어느 것에 따른 데이터 처리 방법에 의하여 갱신된 보정 필터를 사용하여 출력 데이터를 생성하는 기능을 가진다. 표시부는 출력 데이터에 기초하여 화상을 표시하는 기능을 가진다.
본 발명의 일 형태는 표시 품질이 높은 표시 장치 또는 표시 시스템을 제공할 수 있다. 본 발명의 다른 일 형태는 표시 불균일이 저감된 표시 장치 또는 표시 시스템을 제공할 수 있다. 본 발명의 다른 일 형태는 고해상도의 표시 장치 또는 표시 시스템을 제공할 수 있다. 본 발명의 다른 일 형태는 대형 표시 영역을 가지는 표시 장치 또는 표시 시스템을 제공할 수 있다. 본 발명의 다른 일 형태는 높은 프레임 주파수로 동작 가능한 표시 장치 또는 표시 시스템을 제공할 수 있다. 본 발명의 다른 일 형태는 소비전력이 낮은 표시 장치 또는 표시 시스템을 제공할 수 있다.
또한, 이들 효과의 기재는 다른 효과의 존재를 방해하지 않는다. 본 발명의 일 형태는 상기 효과 모두를 달성할 필요는 없다. 명세서, 도면, 및 청구항의 기재로부터 다른 효과를 추출할 수 있다.
첨부 도면에 있어서:
도 1의 (A) 및 (B)는 표시 시스템의 예를 도시한 것;
도 2는 표시부의 예를 도시한 것;
도 3은 표시부의 동작예를 도시한 것;
도 4는 처리 유닛의 예를 도시한 것;
도 5의 (A) 내지 (C)는 표시 시스템에서 수행되는 처리의 예를 도시한 것;
도 6은 제 1 층에서 수행되는 처리의 예를 도시한 것;
도 7은 제 2 층에서 수행되는 처리의 예를 도시한 것;
도 8은 제 3 층에서 수행되는 처리의 예를 도시한 것;
도 9는 제 3 층에서 수행되는 처리의 예를 도시한 것;
도 10은 표시부의 예를 도시한 것;
도 11은 표시 시스템의 예를 도시한 것;
도 12의 (A)는 표시 시스템의 예를 도시한 것이고, 도 12의 (B)는 표시 패널의 예를 도시한 것;
도 13의 (A)는 표시 패널의 예를 도시한 것이고, 도 13의 (B) 및 (C)는 표시 패널의 배치예를 도시한 것;
도 14의 (A)는 표시 장치의 예를 도시한 것이고, 도 14의 (B-1) 및 (B-2)는 표시 장치에서 수행되는 처리의 예를 도시한 것;
도 15는 표시 시스템의 예를 도시한 것;
도 16은 표시 시스템의 예를 도시한 것;
도 17의 (A) 내지 (C)는 표시 시스템에서 수행되는 처리의 예를 도시한 것;
도 18의 (A) 내지 (C)는 표시 시스템에서 수행되는 처리의 예를 도시한 것;
도 19는 반도체 장치의 구성예를 도시한 것;
도 20은 메모리 셀의 구성예를 도시한 것;
도 21은 오프셋 회로의 구성예를 도시한 것;
도 22는 타이밍 차트;
도 23의 (A) 내지 (E)는 화소의 구조예를 도시한 것;
도 24의 (A) 및 (B)는 화소 회로의 구성예를 도시한 것;
도 25는 표시 장치의 구조예를 도시한 것;
도 26은 표시 장치의 구조예를 도시한 것;
도 27은 표시 장치의 구조예를 도시한 것;
도 28은 표시 장치의 구조예를 도시한 것;
도 29의 (A) 내지 (C)는 트랜지스터의 구조예를 도시한 것;
도 30의 (A) 내지 (D)는 트랜지스터의 구조예를 도시한 것;
도 31의 (A) 내지 (F)는 트랜지스터의 구조예를 도시한 것;
도 32의 (A) 및 (B)는 표시 패널의 구조예를 도시한 것;
도 33의 (A) 및 (B)는 표시 패널의 구조예를 도시한 것;
도 34의 (A) 및 (B)는 표시 패널의 구조예를 도시한 것;
도 35는 표시 장치의 구조예를 도시한 것;
도 36의 (A) 및 (B)는 표시 패널의 구조예를 도시한 것이고, 도 36의 (C)는 표시 장치의 구조예를 도시한 것;
도 37의 (A) 내지 (D)는 전자 기기의 예를 도시한 것;
도 38의 (A) 및 (B)는 차량의 예를 도시한 것;
도 39의 (A) 내지 (F)는 실시예 1의 휘도 데이터를 나타내는 사진;
도 40의 (A) 내지 (F)는 실시예 1의 표시 결과를 나타내는 사진;
도 41의 (A) 및 (B)는 실시예 2의 표시 장치를 도시한 것; 그리고
도 42의 (A) 및 (B)는 실시예 2의 결과를 나타내는 것이다.
실시형태에 대하여 도면을 참조하여 자세히 설명한다. 또한, 본 발명은 이하의 설명에 한정되지 않는다. 본 발명의 취지 및 범위에서 벗어나지 않고 본 발명의 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자에 의하여 쉽게 이해될 것이다. 따라서, 본 발명은 이하의 실시형태의 설명에 한정하여 해석되지 말아야 한다.
또한, 이하에서 설명하는 본 발명의 구조에서, 같은 부분 또는 비슷한 기능을 가지는 부분은 다른 도면에서 같은 부호로 공통적으로 나타내어지며, 그 반복적인 설명은 생략한다. 또한, 비슷한 기능을 가지는 부분에는 같은 해칭 패턴을 적용하고, 이 부분을 특별히 부호로 나타내지 않는 경우가 있다.
도면에 도시된 각 구조의 위치, 크기, 또는 범위 등은, 이해를 쉽게 하기 위하여 정확하게 나타내어지지 않는 경우가 있다. 그러므로 개시된 발명은 반드시 도면에 개시된 위치, 크기, 또는 범위 등에 한정되지는 않는다.
또한, "막" 및 "층"이라는 용어는 경우 또는 상황에 따라 서로 바꿀 수 있다. 예를 들어 "도전층"이라는 용어는 "도전막"이라는 용어로 바꿀 수 있다. 또한, "절연막"이라는 용어를 "절연층"이라는 용어로 바꿀 수 있다.
본 명세서 등에서 금속 산화물은 넓은 의미에서 금속의 산화물을 뜻한다. 금속 산화물은 산화물 절연체, 산화물 도전체(투명 산화물 도전체를 포함함), 및 산화물 반도체(단순히 OS라고도 함) 등으로 분류된다. 예를 들어, 트랜지스터의 반도체층에 사용한 금속 산화물을 산화물 반도체라고 부르는 경우가 있다. 바꿔 말하면, OS FET는 금속 산화물 또는 산화물 반도체를 포함하는 트랜지스터이다.
본 명세서 등에서는, 질소를 포함하는 금속 산화물도 금속 산화물이라고 부르는 경우가 있다. 또한, 질소를 포함하는 금속 산화물을 금속 산화질화물이라고 불러도 좋다.
(실시형태 1)
본 실시형태에서는, 본 발명의 일 형태의 표시 시스템에 대하여, 도 1의 (A) 및 (B), 도 2, 도 3, 도 4, 도 5의 (A) 내지 (C), 도 6, 도 7, 도 8, 도 9, 도 10, 도 11, 도 12의 (A) 및 (B), 도 13의 (A) 내지 (C), 그리고 도 14의 (A), (B-1), 및 (B-2)를 참조하여 설명한다.
본 발명의 일 형태의 표시 시스템은 처리 유닛 및 표시부를 포함한다. 처리 유닛은 제 1 화상 데이터를 사용하여 제 2 화상 데이터를 생성하는 기능을 가진다. 표시부는 제 2 화상 데이터에 기초하여 화상을 표시하는 기능을 가진다. 표시부는 복수의 화소를 포함한다. 처리 유닛은 제 1 층, 제 2 층, 및 제 3 층을 포함한다. 제 1 층에는 제 1 화상 데이터가 공급된다. 제 1 화상 데이터는 복수의 데이터를 포함한다. 복수의 데이터는 각각 복수의 화소 중 어느 하나에 대응한다. 제 1 층은 제 1 화상 데이터를 사용하여 하나의 화소에 대응하는 데이터의 개수를 제 1 화상 데이터의 개수보다 늘림으로써, 제 1 연산 데이터를 생성하는 기능을 가진다. 제 2 층은 제 1 연산 데이터에 가중 계수를 곱함으로써, 제 2 연산 데이터를 생성하는 기능을 가진다. 제 3 층은 제 2 연산 데이터를 사용하여 하나의 화소에 대응하는 데이터의 개수를 제 2 연산 데이터의 개수보다 줄임으로써, 제 2 화상 데이터를 생성하는 기능을 가진다.
예를 들어 제 1 화상 데이터가 하나의 화소에 대응하는 제 1 데이터를 a개(a는 1 이상의 정수) 포함할 때, 제 1 층은 하나의 화소에 대응하는 제 2 데이터를 b개(b는 a보다 큰 정수) 포함하는 제 1 연산 데이터를 생성한다. 다음으로 제 2 층은 제 1 연산 데이터 및 가중 계수를 사용하여 제 2 연산 데이터를 생성한다. 가중 계수는 하나의 화소에 대응하는 제 3 데이터를 b개 포함한다. 제 2 연산 데이터는 하나의 화소에 대응하는 제 4 데이터를 b개 포함한다. 즉, 제 2 연산 데이터의 하나의 화소에 대응하는 데이터의 개수는 제 1 연산 데이터의 하나의 화소에 대응하는 데이터의 개수와 같다. 제 4 데이터는 제 2 데이터 중 어느 하나와 제 3 데이터 중 어느 하나의 곱이다. 제 3 층은 제 2 연산 데이터를 사용하여 하나의 화소에 대응하는 제 5 데이터를 c개(c는 b보다 작은 정수) 포함하는 제 2 화상 데이터를 생성한다.
하나에 화소에 대응하는 데이터의 개수를 늘리면, 화상 데이터의 보정에 사용되는 파라미터의 개수가 는다. 그래서 화상 보정의 정밀도를 향상시킬 수 있다. 이러한 3개의 층을 포함하는 처리 유닛에 의하여 화상 데이터를 보정하면, 표시부에서, 표시 불균일이 눈에 띄거나 이음매가 눈에 띄지 않는 영상을 표시할 수 있다.
<1-1. 표시 시스템의 구성예 1>
도 1의 (A)는 표시 시스템(10A)의 블록도이다.
표시 시스템(10A)은 외부로부터 수신한 데이터를 사용하여 화상 데이터를 생성하고, 이 화상 데이터에 기초하여 영상을 표시하는 기능을 가진다.
표시 시스템(10A)은 표시부(20A) 및 신호 생성부(30A)를 포함한다. 신호 생성부(30A)는 외부로부터 수신한 데이터를 사용하여 화상 데이터를 생성하는 기능을 가진다. 표시부(20A)는 이 화상 데이터에 기초하여 영상을 표시하는 기능을 가진다.
표시부(20A)는 화소부(21), 주사선 구동 회로(22)(게이트 드라이버라고도 함), 신호선 구동 회로(23)(소스 드라이버라고도 함), 및 타이밍 컨트롤러(24)를 포함한다.
신호 생성부(30A)는 프런트 엔드부(31), 디코더(32), 제 1 처리 유닛(33), 수신부(34), 인터페이스(35), 제어부(36), 및 제 2 처리 유닛(40)을 포함한다.
도 1의 (B)에 도시된 표시 시스템(10B)과 마찬가지로, 제 2 처리 유닛(40)은 표시부(20B)에는 포함되고 신호 생성부(30B)에는 포함되지 않아도 된다. 또는, 제 2 처리 유닛(40)은 표시부 및 신호 생성부와 별도로 제공되어도 좋다.
이하에서는 표시부(20A) 및 신호 생성부(30A)의 구성요소들에 대하여 설명한다. 또한, 이 구성요소들은 표시부(20B) 및 신호 생성부(30B)에 포함될 수 있다.
화소부(21)는 복수의 화소를 포함한다. 화소부(21)는 영상을 표시하는 기능을 가진다.
화소는 표시 소자를 포함하며, 소정의 계조를 표시하는 기능을 가진다. 주사선 구동 회로(22) 및 신호선 구동 회로(23)로부터 공급되는 신호에 의하여 화소의 계조가 제어되어, 화소부(21)에 소정의 영상이 표시된다.
주사선 구동 회로(22)는 화소를 선택하기 위한 신호(이 신호를 선택 신호라고도 함)를 화소부(21)에 공급하는 기능을 가진다.
신호선 구동 회로(23)는 화소에 소정의 계조를 표시시키기 위한 신호(이 신호를 비디오 신호라고도 함)를 화소부(21)에 공급하는 기능을 가진다. 선택 신호가 공급된 화소에 비디오 신호가 공급되면, 이 화소는 소정의 계조를 표시하고 화소부(21)는 소정의 영상을 표시한다.
타이밍 컨트롤러(24)는 주사선 구동 회로(22) 또는 신호선 구동 회로(23) 등에서 사용되는 타이밍 신호(클록 신호 또는 스타트 펄스 신호 등)를 생성하는 기능을 가진다. 주사선 구동 회로(22)로부터 선택 신호가 출력되는 타이밍 및 신호선 구동 회로(23)로부터 비디오 신호가 출력되는 타이밍 중 한쪽 또는 양쪽이 타이밍 컨트롤러(24)에 의하여 생성된 타이밍 신호에 의하여 제어된다. 표시부(20A)가 복수의 주사선 구동 회로(22)를 포함하는 경우, 복수의 주사선 구동 회로(22)로부터 신호가 출력되는 타이밍은, 타이밍 컨트롤러(24)에 의하여 생성된 타이밍 신호에 의하여 동기화된다. 마찬가지로, 표시부(20A)가 복수의 신호선 구동 회로(23)를 포함하는 경우, 복수의 신호선 구동 회로(23)로부터 신호가 출력되는 타이밍은, 타이밍 컨트롤러(24)에 의하여 생성된 타이밍 신호에 의하여 동기화된다.
프런트 엔드부(31)는 외부로부터 입력되는 신호에 대응하여 적절히 신호 처리를 수행하는 기능을 가진다. 프런트 엔드부(31)에는 예를 들어, 소정의 방식으로 부호화되고 변조된 방송 신호 등이 입력된다. 프런트 엔드부(31)는 예를 들어, 수신한 비디오 신호를 복조하고, 아날로그-디지털 변환하는 기능을 가질 수 있다. 또한, 프런트 엔드부(31)는 오차를 정정하는 기능을 가져도 좋다. 프런트 엔드부(31)에 의하여 수신되고 신호 처리가 실시된 데이터는 디코더(32)에 출력된다.
디코더(32)는 부호화된 신호를 디코딩하는 기능을 가진다. 프런트 엔드부(31)에 입력된 방송 신호에 포함된 화상 데이터가 압축되어 있는 경우, 디코더(32)에 의하여 압축을 푼다. 예를 들어, 디코더(32)는 엔트로피 복호화, 역양자화, IDCT(역이산 코사인 변환) 또는 IDST(역이산 사인 변환) 등의 역직교 변환, 프레임 내 예측, 및 프레임 간 예측 등을 수행하는 기능을 가질 수 있다.
8K 방송의 부호화 규격으로서는 H.265/MPEG-H high efficiency video coding(이하, HEVC라고 함)의 규격이 채용되어 있다. 프런트 엔드부(31)에 입력되는 방송 신호에 포함되는 화상 데이터가 HEVC에 따라 부호화된 경우에는, 디코더(32)에 의하여 HEVC에 따른 복호화(디코딩)가 수행된다. 디코더(32)에 의한 복호화 처리에 의하여 생성된 화상 데이터는 제 1 처리 유닛(33)에 출력된다.
제 1 처리 유닛(33)은 디코더(32)로부터 입력된 화상 데이터에 대하여 화상 처리를 수행하고, 제 1 화상 데이터(SD1)를 생성하고, 제 1 화상 데이터(SD1)를 제 2 처리 유닛(40)에 출력하는 기능을 가진다.
화상 처리의 예에는 노이즈 제거 처리, 계조 변환 처리, 색조 보정 처리, 및 휘도 보정 처리 등이 있다. 색조 보정 처리 또는 휘도 보정 처리는 감마 보정 등을 사용하여 수행할 수 있다. 또한, 제 1 처리 유닛(33)은 해상도의 업 컨버전(up-conversion)에 따른 화소 보간 처리의 기능 또는 프레임 주파수의 업 컨버전에 따른 프레임 보간 처리의 기능 등을 가져도 좋다.
노이즈 제거 처리는, 텍스트 등의 윤곽 주변에 생기는 모스키토 노이즈, 고속의 동영상에 생기는 블록 노이즈, 깜박거림을 야기하는 랜덤 노이즈, 및 해상도의 업 컨버전에 의하여 생기는 도트 노이즈 등 다양한 노이즈를 제거하는 것이다.
계조 변환 처리는 제 1 화상 데이터(SD1)의 계조를 표시부(20A)의 출력 특성에 대응한 계조로 변환하는 처리이다. 예를 들어 계조수를 크게 하는 경우, 작은 계조수로 입력된 화상 데이터에 대하여 화소들에 대응하는 계조값을 보간하여 그 화소들에 할당함으로써, 히스토그램 평활화 처리를 수행할 수 있다. 또한, 다이내믹 레인지를 크게 하는 HDR(high-dynamic range) 처리도 계조 변환 처리에 포함된다.
색조 보정 처리는 영상의 색조를 보정하는 처리이다. 휘도 보정 처리는 영상의 밝기(휘도 콘트라스트)를 보정한다. 예를 들어 표시부(20A)를 두는 공간의 조명의 종류, 휘도, 또는 색 순도에 따라 표시부(20A)에 표시되는 영상의 휘도 및 색조가 최적화되도록 보정한다.
화소 보간 처리는 해상도의 업 컨버전이 수행되었을 때, 원래 존재하지 않는 데이터를 보간하는 처리이다. 예를 들어 새로 보간하는 화소의 색의 데이터(예를 들어 적색(R), 녹색(G), 및 청색(B)의 각색에 대응하는 계조값)로서, 이 화소 주변의 화소의 색의 데이터를 참조하여, 그 화소들의 색의 중간색의 데이터가 되도록 데이터를 보간한다.
프레임 보간 처리는 표시되는 영상의 프레임 주파수를 증대시킬 때, 원래 존재하지 않는 프레임(보간 프레임)의 화상을 생성하는 처리이다. 예를 들어, 2개의 화상의 차분(difference)에서 2개의 화상 사이에 삽입하는 보간 프레임의 화상을 생성한다. 또는, 2개의 화상 사이에 복수의 보간 프레임의 화상을 생성할 수 있다. 예를 들어 화상 데이터의 프레임 주파수가 60Hz일 때, 복수의 보간 프레임을 생성함으로써, 표시부(20A)에 출력되는 비디오 신호의 프레임 주파수를 2배(120Hz), 4배(240Hz), 또는 8배(480Hz) 등으로 증대시킬 수 있다.
또한, 상기 화상 처리는 제 1 처리 유닛(33)과는 별도로 제공된 처리 유닛에 의하여 수행할 수도 있다. 상기 화상 처리 중 하나 이상을 제 2 처리 유닛(40)에 의하여 수행하여도 좋다.
수신부(34)는 외부로부터 입력되는 데이터 또는 제어 신호를 수신하는 기능을 가진다. 수신부(34)에 대한 데이터 또는 제어 신호의 입력은 연산 처리 장치(50), 리모트 컨트롤러, 휴대 정보 단말기(예를 들어 스마트폰 또는 태블릿), 혹은 표시부(20A)에 제공된 조작 버튼 또는 터치 패널 등을 사용하여 수행할 수 있다.
연산 처리 장치(50)는 제 2 처리 유닛(40)에서 사용되는 가중 계수 등을 표시 시스템(10A)에 공급할 수 있다. 연산 처리 장치(50)로서는, 컴퓨터, 서버, 또는 클라우드 등, 연산 처리 성능이 높은 계산기를 사용할 수 있다. 연산 처리 장치(50)는 학습에 의하여 얻어지는 가중 계수를 수신부(34)를 통하여 제 2 처리 유닛(40)에 공급할 수 있다.
인터페이스(35)는 수신부(34)에 의하여 수신된 데이터 또는 제어 신호에 대하여 적절히 신호 처리를 수행하고 제어부(36)에 그 데이터 또는 신호를 출력하는 기능을 가진다.
제어부(36)는 신호 생성부(30A)에 포함되는 회로들에 제어 신호를 공급하는 기능을 가진다. 예를 들어 제어부(36)는 디코더(32), 제 1 처리 유닛(33), 및 제 2 처리 유닛(40)에 제어 신호를 공급하는 기능을 가진다. 제어부(36)에 의한 제어는 수신부(34)에 의하여 수신된 제어 신호 등에 기초하여 수행할 수 있다.
제 2 처리 유닛(40)은 제 1 처리 유닛(33)으로부터 입력된 제 1 화상 데이터(SD1)를 보정함으로써 제 2 화상 데이터(SD2)를 생성하는 기능을 가진다. 제 2 처리 유닛(40)에 의하여 생성된 제 2 화상 데이터(SD2)는 신호선 구동 회로(23)에 출력된다.
예를 들어 제 2 처리 유닛(40)은 화소부(21)의 표시 불균일이 보이기 어려워지도록 제 1 화상 데이터(SD1)를 보정하는 기능을 가진다. 예를 들어 화소부(21)의 트랜지스터의 특성 또는 용량 소자 크기의 편차, 신호선의 기생 저항 또는 기생 용량에 의한 악영향, 신호선 구동 회로(23)의 구동 능력의 면내 편차, 및 표시 소자의 특성의 면내 편차 등에 기인하는 표시 불균일이 생기는 경우가 있다. 이 경우에 있어서도, 제 2 처리 유닛(40)에 의하여 제 2 화상 데이터(SD2)를 생성함으로써, 불균일이 눈에 띄지 않는 영상을 표시할 수 있다.
또한, 예를 들어 화소부(21)가 복수의 영역으로 분할되는 경우에 있어서, 제 2 처리 유닛(40)은 영역들 사이의 경계에서의 영상의 불연속성을 보상하도록 제 1 화상 데이터(SD1)를 보정하는 기능을 가진다. 제 2 처리 유닛(40)에 의하여 제 2 화상 데이터(SD2)를 생성함으로써, 불균일이 눈에 띄지 않는 영상을 표시할 수 있다.
<1-2. 화소부의 구성예 1>
이하에서는 화소부(21)의 분할 및 제 2 처리 유닛(40)에 의한 이음매의 보상에 대하여 자세히 설명한다.
고해상도의 영상을 표시하기 위하여 화소부(21)에 많은 화소(25)가 제공되는 경우, 주사선 및 신호선의 길이가 길어지고, 이는 주사선 및 신호선으로 인한 기생 저항 증가를 야기한다. 또한, 주사선과 신호선은 서로 교차되도록 제공된다. 그러므로 화소(25)의 개수가 증가하면, 교차부의 개수도 증가하기 때문에, 주사선 및 신호선에 의하여 형성되는 기생 용량이 증가한다.
이러한 경우에는, 화소부를 복수의 영역으로 분단하여, 각 영역에 주사선 구동 회로 및 신호선 구동 회로를 제공하는 구성을 적용할 수 있다. 이러한 구성에 의하여, 하나의 구동 회로에 접속되는 하나의 주사선 또는 하나의 신호선의 길이를 짧게 할 수 있어, 기생 저항 및 기생 용량을 감소시킬 수 있기 때문에, 신호를 고속으로 공급할 수 있다. 따라서 고해상도의 영상을 정확하게 표시할 수 있다.
예를 들어 표시 장치의 해상도가 8K인 경우, 4개의 영역으로 분할된 화소부의 하나의 영역의 해상도는 4K가 된다. 그러므로 4K 표시 장치용 IC칩(단지 IC라고도 함) 및 인쇄 회로 기판(PCB라고도 함)을 복수 사용하여 하나의 8K 표시 장치를 구동시킬 수 있다. 즉, 4K 표시 장치용 IC 및 인쇄 회로 기판 등을 8K 표시 장치용으로 사용할 수 있고, 저해상도의 표시 장치에 관한 기술을 효과적으로 사용할 수 있다.
도 2는 화소부(21)가 4개의 영역으로 분할된 표시부(20)의 구성예를 도시한 것이다.
표시부(20)는 화소부(21), 4개의 주사선 구동 회로(22)(주사선 구동 회로(22A, 22B, 22C, 및 22D), 및 4개의 신호선 구동 회로(23)(신호선 구동 회로(23A, 23B, 23C, 및 23D)를 포함한다.
도 2에 도시된 바와 같이, 화소부(21)는 복수의 화소(25)를 포함한다. 도 2는 화소부(21)가 2m행 2n열(m 및 n은 각각 1 이상의 정수)의 매트릭스상으로 배치된 복수의 화소(25)를 포함하는 예를 도시한 것이다.
화소부(21)는 4개의 영역(영역(21A, 21B, 21C, 및 21D))으로 분할되어 있다. 4개의 영역은 각각 m행 n열의 매트릭스상으로 배치된 복수의 화소(25)를 포함한다.
표시부(20)는 2m개의 주사선(GL)(선택 신호선 또는 게이트선 등이라고도 함)을 포함한다. 구체적으로 표시부(20)는 m개의 주사선(GLa) 및 m개의 주사선(GLb)을 포함한다. m개의 주사선(GLa) 및 m개의 주사선(GLb)은 각각 행 방향으로 연장된다. m개의 주사선(GLa)은 각각 영역(21A) 및 영역(21B)에서 행 방향으로 배치된 복수의 화소(25)에 전기적으로 접속된다. m개의 주사선(GLb)은 각각 영역(21C) 및 영역(21D)에서 행 방향으로 배치된 복수의 화소(25)에 전기적으로 접속된다.
본 명세서 등에서는, 영역(21A) 및 영역(21B)의 i행째(i는 1 이상 m 이하의 정수)의 화소(25)에 전기적으로 접속되는 주사선(GLa)을 주사선(GLa[i])이라고 한다. 마찬가지로 영역(21C) 및 영역(21D)의 i행째(i는 1 이상 m 이하의 정수)의 화소(25)에 전기적으로 접속되는 주사선(GLb)을 주사선(GLb[i])이라고 한다.
주사선(GLa)의 한쪽 끝은 주사선 구동 회로(22A)에 전기적으로 접속되고, 주사선(GLa)의 다른 쪽 끝은 주사선 구동 회로(22C)에 전기적으로 접속된다. 즉, 주사선 구동 회로(22A)와 주사선 구동 회로(22C)는 영역(21A) 및 영역(21B)을 사이에 두고 서로 대향한다. 마찬가지로 주사선(GLb)의 한쪽 끝은 주사선 구동 회로(22B)에 전기적으로 접속되고, 주사선(GLb)의 다른 쪽 끝은 주사선 구동 회로(22D)에 전기적으로 접속된다. 즉, 주사선 구동 회로(22B)와 주사선 구동 회로(22D)는 영역(21C) 및 영역(21D)을 사이에 두고 서로 대향한다.
주사선 구동 회로(22A 및 22C)는 주사선(GLa)에 선택 신호를 공급하는 기능을 가진다. 주사선 구동 회로(22B 및 22D)는 주사선(GLb)에 선택 신호를 공급하는 기능을 가진다. 배선(GL)은 각각 주사선 구동 회로(22)로부터 공급된 선택 신호를 화소(25)에 전송하는 기능을 가진다. 이 경우, 주사선 구동 회로(22A 및 22C)로부터 선택 신호가 출력되는 타이밍이 동기화되고, 주사선 구동 회로(22B 및 22D)로부터 선택 신호가 출력되는 타이밍이 동기화된다.
주사선 구동 회로(22A 및 22C)는 각각 주사선(GLa[1] 내지 GLa[m])에 순차적으로 선택 신호를 공급하는 기능을 가진다. 바꿔 말하면, 주사선 구동 회로(22A 및 22C)는 각각 주사선(GLa[1] 내지 GLa[m])을 순차적으로 주사하는 기능을 가진다. 주사선(GLa[m])까지 주사한 후, 다시 주사선(GLa[1])으로부터 순차적으로 주사를 수행한다. 마찬가지로, 주사선 구동 회로(22B 및 22D)는 각각 주사선(GLb[1] 내지 GLb[m])에 순차적으로 선택 신호를 공급하는 기능을 가진다.
하나의 주사선(GL)에 2개의 주사선 구동 회로(22)가 동시에 선택 신호를 공급함으로써, 이 주사선에 대한 선택 신호의 공급 능력을 향상시킬 수 있다. 또한, 선택 신호의 전송에 지장이 없는 경우에는, 주사선 구동 회로(22A 및 22C) 중 한쪽 및 주사선 구동 회로(22B 및 22D) 중 한쪽을 생략할 수 있다.
표시부(20)는 4n개의 신호선(SL)(비디오 신호선 또는 소스선 등이라고도 함)을 포함한다. 구체적으로 표시부(20)는 n개의 신호선(SLa), n개의 신호선(SLb), n개의 신호선(SLc), 및 n개의 신호선(SLd)을 포함한다. n개의 신호선(SLa), n개의 신호선(SLb), n개의 신호선(SLc), 및 n개의 신호선(SLd)은 각각 열 방향으로 연장된다. n개의 신호선(SLa)은 각각 영역(21A)에서 열 방향으로 배치된 복수의 화소(25)에 전기적으로 접속된다. 마찬가지로 신호선(SLb, SLc, 및 SLd)은 각각 영역(21B, 21C, 및 21D)에서 열 방향으로 배치된 화소(25)에 전기적으로 접속된다.
본 명세서 등에서는, 영역(21A)의 j열째(j는 1 이상 n 이하의 정수)의 화소(25)에 전기적으로 접속되는 신호선(SLa)을 신호선(SLa[j])이라고 한다. 마찬가지로, 각 영역(21B, 21C, 및 21D)의 j열째의 화소(25)에 각각 전기적으로 접속되는 신호선(SLb, SLc, 및 SLd)을 신호선(SLb[j], SLc[j], 및 SLd[j])이라고 한다.
신호선(SLa)은 신호선 구동 회로(23A)에 전기적으로 접속된다. 마찬가지로, 신호선(SLb, SLc, 및 SLd)은 각각 신호선 구동 회로(23B, 23C, 및 23D)에 전기적으로 접속된다.
신호선 구동 회로(23A)는 신호선(SLa)에 비디오 신호를 공급하는 기능을 가진다. 마찬가지로, 신호선 구동 회로(23B, 23C, 및 23D)는 각각 신호선(SLb, SLc, 및 SLd)에 비디오 신호를 공급하는 기능을 가진다. 신호선(SL)은 각각 신호선 구동 회로(23)로부터 공급된 비디오 신호를 화소(25)에 전송하는 기능을 가진다.
도 2에서는, 화소부(21)의 상부 영역이 영역(21A 및 21B)으로 분할되고, 화소부(21)의 하부 영역이 영역(21C 및 21D)으로 분할되어 있다. 이 경우, 신호선 구동 회로(23A 및 23B)로부터 비디오 신호가 출력되는 타이밍이 동기화되고, 신호선 구동 회로(23C 및 23D)로부터 비디오 신호가 출력되는 타이밍이 동기화된다. 또는, 신호선 구동 회로(23A, 23B, 23C, 및 23D)로부터 비디오 신호가 출력되는 타이밍이 동기화되어도 좋다. 또한, 영역(21A 및 21B)에 비디오 신호를 공급하는 신호선 구동 회로는 신호선 구동 회로(23A)와 신호선 구동 회로(23B)가 일체화된 회로로 이루어져도 좋다. 영역(21C 및 21D)에 비디오 신호를 공급하는 신호선 구동 회로는 신호선 구동 회로(23C)와 신호선 구동 회로(23D)가 일체화된 회로로 이루어져도 좋다. 또한, 신호선 구동 회로(23A, 23B, 23C, 및 23D)는 각각 복수의 신호선 구동 회로로 이루어져도 좋다.
화소(25)는 표시 소자를 포함한다. 화소(25)의 표시 소자의 예에는 액정 소자 및 발광 소자가 포함된다. 액정 소자로서 투과형 액정 소자, 반사형 액정 소자, 또는 반투과형 액정 소자 등을 사용할 수 있다. 발광 소자의 예에는 OLED(organic light-emitting diode), LED(light-emitting diode), QLED(quantum-dot light-emitting diode), 및 반도체 레이저 등의 자발광 소자가 포함된다. 표시 소자로서 MEMS(micro electro mechanical systems) 셔터 소자, 광간섭형 MEMS 소자, 또는 마이크로캡슐 방식, 전기 영동 방식, 일렉트로 웨팅 방식, 전자 분류체(電子粉流體, Electronic Liquid Powder(등록 상표)) 방식을 사용한 표시 소자 등을 사용할 수 있다.
화소(25)의 개수는 자유롭게 설정할 수 있다. 고해상도의 영상을 표시하기 위해서는, 화소를 많이 배치하는 것이 바람직하다. 예를 들어 2K의 영상을 표시하는 경우에는 1920Х1080개 이상의 화소를 제공하는 것이 바람직하다. 또한, 4K의 영상을 표시하는 경우에는 3840Х2160개 이상 또는 4096Х2160개 이상의 화소를 제공하는 것이 바람직하다. 또한, 8K의 영상을 표시하는 경우에는 7680Х4320개 이상 또는 8192Х4320개 이상의 화소를 제공하는 것이 바람직하다. 또한, 화소부(21)에 더 많은 화소(25)를 제공할 수 있다.
도 2에서는 화소부(21)를 4개의 영역으로 분할하는 예를 도시하였지만, 분할수는 특별히 한정되지 않으며 자유롭게 설정할 수 있다.
도 2에 도시된 바와 같이, 화소부(21)를 복수의 영역으로 분할하는 경우, 2개의 영역 사이의 이음매에서 영상의 연속성이 확보되는 것이 바람직하다. 하지만, 신호선(SL) 등의 기생 저항 또는 기생 용량의 영향으로 인하여, 특히 이음매와 그 근방에서 화소(25)가 표시하는 계조의 오차가 생기기 쉽다.
일례로서 도 3에 도시된 바와 같은, 신호선(SLa[1] 및 SLc[1])에 비디오 신호가 공급되는 경우에 대하여 고찰한다. 여기서, 신호선(SL)에는 기생 저항(PR), 또는 신호선(SL)과 주사선(GL)의 교차부 등에 형성되는 기생 용량(PC) 등이 부가된다. 더 구체적으로는 화소(25)와 신호선 구동 회로(23) 사이의 거리가 길어지고 신호선(SL)의 비디오 신호의 경로가 길어지면, 기생 저항(PR)이 증가한다. 또한, 주사선(GL)과 신호선(SL)의 교차부의 개수가 증가하면 기생 용량(PC)이 증가한다. 기생 저항(PR) 또는 기생 용량(PC)의 증가에 의하여 예를 들어 비디오 신호가 지연되고, 화소(25)에 공급되는 비디오 신호에 오차가 생기는 원인이 될 수 있다.
비디오 신호의 오차는 신호선 구동 회로(23)에서 가장 멀리 위치하는 화소(25)(도면의 화소(25A 및 25B))에 비디오 신호를 공급할 때 최대가 된다. 그러므로 이러한 화소(25)가 서로 인접한 영역(도면의 영역 S)에서는 특히 영상의 불연속성이 생기기 쉽다.
또는, 영상의 연속성을 확보하기 위하여, 신호선(SL)의 끝 근방에 제공된 화소(25A 및 25B)를 고려하여 선택 신호의 펄스 폭을 결정할 수 있다. 그러나 이 경우에서는, 모든 화소(25)의 선택 기간을 길게 할 필요가 있기 때문에, 모든 행을 선택하는 데 요구되는 시간이 길어진다. 이로써 영상을 갱신하는 데 요구되는 시간이 길어지기 때문에, 동작 속도가 저하된다.
여기서, 본 발명의 일 형태의 표시 시스템은 인공 지능(AI)을 이용하여 비디오 신호를 보정하는 기능을 가지는 제 2 처리 유닛(40)을 포함한다. 구체적으로 제 2 처리 유닛(40)은, 2개의 영역 사이의 이음매에서 영상의 불연속성이 완화되도록 비디오 신호를 보정할 수 있다. 이에 의하여 이음매가 눈에 띄지 않는 영상의 표시가 가능해지기 때문에, 표시부(20)의 표시 품질을 향상시킬 수 있다.
또한, 인공 지능이란 인간의 지능을 모방한 전자 계산기를 말한다. 제 2 처리 유닛(40)에는 예를 들어 인공 신경망(ANN: artificial neural network)을 사용할 수 있다. 인공 신경망은 뉴런 및 시냅스로 구성되는 신경망을 모방한 회로이며, 인공 지능의 일종이다. 본 명세서 등에서, "신경망"이라는 용어는 특히 인공 신경망을 말한다.
<1-3. 제 2 처리 유닛(40)의 구성예>
도 4는 제 2 처리 유닛(40)의 구성예를 도시한 것이다.
제 2 처리 유닛(40)은 제 1 층(41), 제 2 층(42), 및 제 3 층(43)을 포함한다. 제 2 처리 유닛(40)은 입력된 제 1 화상 데이터(SD1)를 보정함으로써 제 2 화상 데이터(SD2)를 생성하는 기능을 가진다.
제 1 층(41)은 입력된 제 1 화상 데이터(SD1)를 사용함으로써, 제 1 화상 데이터(SD1)보다 데이터양이 많은 연산 데이터를 생성할 수 있다. 예를 들어, 제 1 화상 데이터(SD1)가 1 화소당 3가지 데이터(적색(R)의 데이터, 녹색(G)의 데이터, 및 청색(B)의 데이터)를 포함하는 경우, 제 1 층(41)은 1 화소당 4가지 이상의 데이터를 포함하는 연산 데이터를 생성한다. 그러므로 제 2 처리 유닛(40)에서의 보정의 정밀도를 향상시킬 수 있다.
제 2 층(42)은 제 1 층(41)에서 생성된 연산 데이터에 가중 계수를 곱할 수 있다. 예를 들어 제 2 층(42)에서는 필터 처리를 수행할 수 있다.
제 3 층(43)은 제 2 층(42)에서 가중 계수를 곱한 연산 데이터를 사용하여, 이 연산 데이터보다 데이터양이 적은 제 2 화상 데이터(SD2)를 생성할 수 있다. 제 2 화상 데이터(SD2)에 포함되는 데이터의 개수는 화소(25)의 구조에 맞춰 결정할 수 있다. 예를 들어 화소(25)가 적색, 녹색, 청색(RGB)의 3개의 부화소를 포함하는 경우, 제 2 화상 데이터(SD2)는 1 화소당 RGB의 3가지 데이터를 포함하는 것이 바람직하다. 화소(25)가 RGBW 또는 RGBY(W 및 Y는 각각 백색 및 황색을 나타냄)의 4개의 부화소를 포함하는 경우, 제 2 화상 데이터(SD2)는 1 화소당 RGBW 또는 RGBY의 4가지 데이터를 포함하는 것이 바람직하다.
도 5의 (A) 내지 (C)는 제 2 처리 유닛(40)의 학습 및 추론의 구체적인 예를 도시한 것이다. 도 5의 (A)는 제 2 처리 유닛(40)에 의한 학습 전의 상태를 도시한 것이다. 도 5의 (B)는 제 2 처리 유닛(40)에 의한 학습 시의 상태를 도시한 것이다. 도 5의 (C)는 학습 후의 제 2 처리 유닛(40)에 의한 추론 시의 상태를 도시한 것이다.
먼저 도 5의 (A)에 있어서, 제 1 처리 유닛(33)으로부터 제 1 화상 데이터(SD1)가 출력된다. 제 1 화상 데이터(SD1)는 영상 A에 대응하는 화상 데이터이다. 제 2 처리 유닛(40)에 의한 학습 전에는, 제 1 화상 데이터(SD1)는 보정되지 않고 제 2 처리 유닛(40)을 통하여 신호선 구동 회로(23)에 출력된다. 제 1 화상 데이터(SD1)는 화소부(21)에 공급되고, 화소부(21)는 제 1 화상 데이터(SD1)에 기초하여 영상을 표시한다. 이때 화소부(21)에 실제로 표시되는 영상을 영상 B라고 한다. 또한, 영상 B는 제 1 화상 데이터(SD1)를 제 1 처리 유닛(33)으로부터 직접, 즉 제 2 처리 유닛(40)을 통하지 않고, 신호선 구동 회로(23)에 공급함으로써, 화소부(21)에 표시되어도 좋다.
여기서 화소부(21)가 복수의 영역으로 분할되어 있는 경우, 상술한 바와 같이 이음매의 영역 S(도 3 참조)의 근방에서 영상의 불연속성이 생기는 경우가 있다. 도 5의 (A)는 영상 B에서 이음매가 인식되는 상태를 도시한 것이다.
영상 B에서 이음매 또는 표시 불균일 등이 인식되는 경우, 제 2 처리 유닛(40)에 의한 학습을 수행한다.
제 2 처리 유닛(40)에 의한 학습에는, 화소부(21)에 실제로 표시되어 있는 영상 B에 대응하는 화상 데이터(이하, 화상 데이터(DD1)라고 표시함)를 학습 데이터로서 사용한다.
화상 데이터(DD1)는 예를 들어 화소부(21)에 표시된 영상을 이미지 센서 또는 카메라 등으로 촬영함으로써 취득할 수 있다. 또한, 화소(25)로부터 취득되는 신호(예를 들어 화소(25)에서 유지되어 있는 전위 또는 화소(25)를 흐르는 전류)에서 화소(25)의 계조를 판단할 수 있는 경우에는, 이 신호를 판독함으로써 화상 데이터(DD1)를 취득할 수 있다.
또한, 화상 데이터(DD1)는 휘도 데이터를 포함하는 것이 바람직하다. 휘도 데이터는 휘도계를 사용하여 취득할 수 있다. 구체적으로는 2차원 휘도계(2차원 색채 휘도계라고도 함) 또는 디스플레이의 광학 검사 시스템 등을 사용하여 화소부(21)의 정확한 휘도 분포를 취득할 수 있다. 휘도 데이터를 사용함으로써, 계조 데이터를 사용하는 경우에 비하여 표시 불균일을 더 자세하게 파악할 수 있다. 그래서 화상 보정의 정밀도를 향상시킬 수 있다. 취득된 휘도 데이터는 적절하게 정규화하여 사용할 수 있다.
예를 들어 표시 불균일이 인식되기 쉬운 표시(예를 들어 회색 표시)로부터 휘도 데이터를 취득하는 것이 바람직하다. 그래서 보정의 효과를 높일 수 있다.
제 1 화상 데이터(SD1)는 좌표 데이터 및 복수의 계조 데이터를 포함한다. 복수의 계조 데이터는 다른 색들의 계조 데이터이다. 여기서 제 1 화상 데이터(SD1)가 3색의 계조 데이터(적색의 계조 데이터, 녹색의 계조 데이터, 청색의 계조 데이터)를 포함하는 예에 대하여 설명한다. 다른 색들의 계조 데이터는 각각 다른 좌표들에 대응하는 복수의 계조값을 포함한다.
예를 들어 적색의 계조 데이터에 의하여 나타낼 수 있는 계조수가 k비트(2 k 계조, 여기서 k는 2 이상의 정수)일 때, 적색의 계조 데이터가 포함하는 복수의 계조값은 2 k -2 이상 3Х2 k -2 이하인 것이 바람직하다. 좌표에 따라 계조값이 달라도 좋지만, 모든 좌표의 계조값이 같은 것이 바람직하다. 마찬가지로, 녹색의 계조 데이터에 의하여 나타낼 수 있는 계조수가 m비트(2 m 계조, 여기서 m은 2 이상의 정수)일 때, 녹색의 계조 데이터가 포함하는 복수의 계조값은 2 m -2 이상 3Х2 m -2 이하인 것이 바람직하다. 청색의 계조 데이터에 의하여 나타낼 수 있는 계조수가 n비트(2 n 계조, 여기서 n은 2 이상의 정수)일 때, 청색의 계조 데이터가 포함하는 복수의 계조값은 2 n -2 이상 3Х2 n -2 이하인 것이 바람직하다. 다른 색들의 계조 데이터가 같은 계조수를 나타낼 수 있는 경우, 모든 색의 계조 데이터의 복수의 계조값이 같은 값인 것이 바람직하다. 색들 사이에서 나타낼 수 있는 계조수가 다른 경우에는, 색들 사이에서 계조값이 달라도 좋다.
또는, 제 1 화상 데이터(SD1)가 적색 표시, 녹색 표시, 및 청색 표시의 각각의 휘도 데이터를 취득하여도 좋다. 이 경우, 표시 불균일도 보정할 수 있어, 표시 품질을 더 향상시킬 수 있다.
여기서는 적색 표시를 수행하는 경우를 예로써 설명한다. 적색의 계조 데이터에 의하여 나타낼 수 있는 계조수가 k비트(2 k 계조, 여기서 k는 2 이상의 정수)일 때, 적색의 계조 데이터가 포함하는 복수의 계조값은 2 k -2 이상 3Х2 k -2 이하인 것이 바람직하다. 구체적으로는 적색의 계조 데이터에 의하여 나타낼 수 있는 계조수가 8비트(256계조)일 때, 적색의 계조 데이터가 포함하는 복수의 계조값은 26 이상 3Х26 이하(즉, 64 이상 192 이하)인 것이 바람직하다. 좌표에 따라 계조값이 달라도 좋지만, 모든 좌표의 계조값이 같은 것이 바람직하다. 녹색의 계조 데이터 및 청색의 계조 데이터가 포함하는 복수의 계조값은 0인 것이 바람직하다.
또한, 화상 데이터(DD1)의 해상도(화소수)는 화소부(21)의 해상도(화소수)와 같은 것이 바람직하다. 화상 데이터(DD1)의 해상도가 화소부(21)의 해상도와 다른 경우, 화상 데이터(DD1)의 해상도를 화소부(21)의 해상도에 맞추도록 조정하는 처리는 제 2 처리 유닛(40) 이외의 부분에서 수행되는 것이 바람직하다.
지도 학습이 제 2 처리 유닛(40)에 의하여 수행되는 것이 바람직하다. 교사 데이터로서 제 1 화상 데이터(SD1)를 사용하는 것이 바람직하다.
구체적으로는 도 5의 (B)에 도시된 바와 같이, 제 2 처리 유닛(40)에 화상 데이터(DD1)가 공급된다. 제 2 처리 유닛(40)에서는, 보정된 화상 데이터(DD2)와 제 1 화상 데이터(SD1)의 차분이 일정 수준 이하가 되도록, 제 2 처리 유닛(40)에서 사용되는 가중 계수가 갱신된다. 가중 계수를 갱신하는 데에는 경사 하강법 등을 사용할 수 있고, 경사의 산출에는 오차역전파법 등을 사용할 수 있다. 가중 계수의 갱신은 화상 데이터(DD2)와 제 1 화상 데이터(SD1)의 차분이 일정 수준 이하가 될 때까지 반복된다. 또한, 차분의 허용 범위는 임의로 결정할 수 있다.
최종적으로 화상 데이터(DD2)와 제 1 화상 데이터(SD1)의 차분이 일정 수준 이하가 되면, 제 2 처리 유닛(40)은 학습을 종료한다. 도 5의 (B)에 도시된 바와 같이, 학습을 종료한 제 2 처리 유닛(40)에 화상 데이터(DD1)가 입력됨으로써, 보정된 화상 데이터(DD2)가 신호선 구동 회로(23)에 출력된다. 그리고 화상 데이터(DD2)는 화소부(21)에 공급되고, 화소부(21)는 화상 데이터(DD2)에 기초하여 영상을 표시한다. 이때 화소부(21)에 실제로 표시되는 영상은 영상 B와 비슷하다(이때 실제로 표시되는 영상과 영상 B의 차분이 일정 수준 이하임).
제 2 처리 유닛(40)에서 사용되는 가중 계수의 초깃값은 난수에 의하여 결정하여도 좋다. 가중 계수의 초깃값은 학습 속도(예를 들어 가중 계수의 수렴 속도 또는 제 2 처리 유닛(40)의 예측 정밀도)에 영향을 미칠 수 있기 때문에, 학습 속도가 느린 경우에는 가중 계수의 초깃값을 변경하여도 좋다. 또는, 가중 계수의 초깃값은 사전 학습에 의하여 결정하여도 좋다.
다음으로 상술한 학습을 수행한 제 2 처리 유닛(40)의 추론에 의하여 제 1 화상 데이터(SD1)를 보정한다. 도 5의 (C)에 도시된 바와 같이, 제 2 처리 유닛(40)에 제 1 화상 데이터(SD1)가 입력되면, 제 2 처리 유닛(40)은 학습에 의하여 갱신된 가중 계수를 사용하여 산술 연산을 수행하고 제 1 화상 데이터(SD1)를 보정한다. 산술 연산의 결과가 제 2 화상 데이터(SD2)로서 제 2 처리 유닛(40)으로부터 출력되고, 신호선 구동 회로(23)를 통하여 화소부(21)에 공급된다.
여기서, 제 2 화상 데이터(SD2)는 영상 B의 이음매를 보상하도록 학습을 수행한 제 2 처리 유닛(40)(도 5의 (B))에 의하여 보정된 화상 데이터이다. 그러므로 제 2 화상 데이터(SD2)를 화소부(21)에 공급하면, 이음매가 인식되지 않는 영상 C가 표시된다. 영상 C는 영상 A와 비슷하다(영상 C와 영상 A의 차분이 일정 수준 이하임).
또한, 제 1 화상 데이터(SD1)의 보정은 화소마다 수행할 수 있다. 이 경우, 제 2 처리 유닛(40)의 추론 시에 사용되는 가중 계수는 화소마다 다르다.
제 1 화상 데이터(SD1)의 보정은 소정 영역의 화소에만 수행할 수도 있다. 예를 들어, 보정을 수행하는 영역을 도 3에 도시된 영역 S(영역(21A)과 영역(21C)이 서로 인접한 영역) 및 그 근방에 한정할 수 있다.
제 1 화상 데이터(SD1) 중에서 영역 S 및 그 근방에 공급되는 화상 데이터만을 보정하는 경우에는, 도 5의 (A) 내지 (C)의 영상 A 및 영상 B에서 영역 S 및 그 근방의 화상 데이터만을 추출함으로써 학습을 수행한다. 그리고 제 2 처리 유닛(40)은 제 1 화상 데이터(SD1) 중 영역 S 및 그 근방에 공급되는 화상 데이터를 보정하고, 다른 화상 데이터는 보정하지 않는다.
이러한 식으로 제 2 처리 유닛(40)에 의하여 화상 데이터가 보정되는 화소의 개수를 줄임으로써, 제 2 처리 유닛(40)에 의한 산술 연산의 양을 줄일 수 있다. 그러므로 소비전력을 감소시키고, 산술 연산 속도를 향상시킬 수 있다.
신호 보정이 수행되는 영역은 자유롭게 설정할 수 있다. 예를 들어 제 2 처리 유닛(40)은, 주사선(GLa[i] 내지 GLa[m])(i는 3m/4 이상 m 이하의 임의의 정수)에 접속된 화소(25) 및 주사선(GLb[i] 내지 GLb[m])에 접속된 화소(25)에 공급되는 신호를 보정할 수 있다.
또한, 제 1 처리 유닛(33)에 의하여 보정 처리(예를 들어 감마 보정, 디밍, 또는 조색)가 수행되는 경우에는, 제 2 처리 유닛(40)에 의한 학습에 사용되는 학습 데이터로서, 보정이 실시되지 않은 화상 데이터 및 보정 처리가 실시된 화상 데이터 중 어느 한쪽을 사용할 수 있다. 보정 처리가 실시되지 않은 화상 데이터를 사용하는 경우, 제 2 처리 유닛(40)에서 보정 처리를 수행하여도 좋다. 이 경우에는, 제 1 처리 유닛(33)에서 수행되는 보정 처리를 생략 또는 삭감할 수 있으므로, 신호 처리를 간략화시킬 수 있다.
상술한 바와 같이 제 2 처리 유닛(40)을 사용하여 화상 데이터를 보정함으로써, 표시된 영상에서 이음매가 인식되지 않는다. 그러므로 고해상도의 영상의 품질을 향상시킬 수 있다.
상술한 제 2 처리 유닛(40)에 의한 학습은 신호 생성부(30)의 외부에 제공된 연산 처리 장치(50) 등을 사용하여 수행할 수 있다. 연산 처리 장치(50)에 탑재된 소프트웨어를 사용하여 제 2 처리 유닛(40)에 의한 학습을 수행할 수 있다. 또한, 학습에 의하여 얻어진 가중 계수를 수신부(34)를 통하여 제 2 처리 유닛(40)에 공급함으로써, 제 2 처리 유닛(40)에서 사용되는 가중 계수를 갱신할 수 있다. 제 2 처리 유닛(40)에 의한 학습을 표시 시스템의 외부에서 수행함으로써, 표시 시스템의 구조를 간략화시킬 수 있다.
또한, 가중 계수의 갱신은, 사용자가 리모트 컨트롤러 등을 사용하여 수신부(34)에 제어 신호를 송신함으로써도 수행할 수 있다. 이로써 제품을 출하한 후의 사용자에 의한 제품의 업그레이드가 용이해진다.
가중 계수 갱신의 허가는 특정의 권리를 가진 사용자가 이용하는 표시 시스템에만 줄 수도 있다. 그래서 특정의 사용자에만 고품질 TV 방송을 제공하는 등의 서비스가 가능하다.
다음으로 도 6, 도 7, 도 8, 및 도 9를 참조하여 제 2 처리 유닛(40)에서 수행되는 처리에 대하여 설명한다. 도 6을 참조하여 제 1 층(41)에서 수행되는 처리에 대하여 설명하고, 도 7을 참조하여 제 2 층(42)에서 수행되는 처리에 대하여 설명하고, 도 8 및 도 9를 참조하여 제 3 층(43)에서 수행되는 처리에 대하여 설명한다.
먼저 화상 데이터(81)가 제 1 층(41)에 입력된다. 도 6에 나타낸 바와 같이, 제 1 층(41)에서는 화상 데이터(81)를 사용하여 연산 데이터(83)를 생성한다.
화상 데이터(81)는 추론 시에는 도 5의 (A) 등에 도시된 제 1 화상 데이터(SD1)에 상당하고, 학습 시에는 도 5의 (B) 등에 도시된 화상 데이터(DD1)에 상당한다.
화상 데이터(81)는 하나 이상의 화상 데이터(61)를 포함한다. 도 6은 화상 데이터(81)가 화상 데이터(61)를 3개 포함하는 예를 도시한 것이다. 구체적으로 도 6에 나타낸 화상 데이터(81)는 화상 데이터(61R), 화상 데이터(61G), 및 화상 데이터(61B)를 포함한다.
화상 데이터(61R), 화상 데이터(61G), 및 화상 데이터(61B)는 각각 복수의 화소 데이터(62R), 복수의 화소 데이터(62G), 및 복수의 화소 데이터(62B)를 포함한다. 화소 데이터(62R, 62G, 및 62B)의 개수는 화상 데이터(81)의 화소수와 같다.
본 명세서 등에서는, 화소(25[i, j])에 대응하는 화소 데이터(62R)를 화소 데이터(62R[i, j])라고 표기한다. 마찬가지로, 화소(25[i, j])에 대응하는 화소 데이터(62G)를 화소 데이터(62G[i, j])라고 표기하고, 화소(25[i, j])에 대응하는 화소 데이터(62B)를 화소 데이터(62B[i, j])라고 표기한다.
화상 데이터(81)는 1 화소당 화소 데이터(62)를 3개 포함한다. 즉, 화상 데이터(61)의 개수와 1 화소당 화소 데이터(62)의 개수는 같다. 구체적으로 화상 데이터(81)는 화소(25[i, j])에 대응하는 화소 데이터(62R[i, j], 62G[i, j], 및 62B[i, j])를 포함한다.
연산 데이터(83)는 복수의 연산 데이터(63)를 포함한다. 연산 데이터(63)의 개수는 화상 데이터(61)의 개수보다 많다. 도 6은 화상 데이터(81)를 사용하여 n개(n은 4 이상의 정수)의 연산 데이터(63)가 생성되는 예를 도시한 것이다. 연산 데이터(83)는 화상 데이터(81)보다 데이터양이 많다. 그러므로 제 2 층(42)에서 산술 연산에 사용하는 데이터양을 늘릴 수 있기 때문에, 제 2 처리 유닛(40)에서의 화상 데이터 보정의 정밀도를 향상시킬 수 있다.
연산 데이터(63(x))(x는 1 이상 n 이하의 정수)는 복수의 연산 데이터(64(x))를 포함한다. 연산 데이터(64(x))의 개수는 화상 데이터(81)의 화소수와 같다. 본 명세서에서는, 화소(25[i, j])에 대응하는 연산 데이터(64(x))를 연산 데이터(64(x)[i, j])라고 표기한다.
또한, n개의 연산 데이터(63)는 독립적으로 생성된다. 또한, 복수의 연산 데이터(64)는 독립적으로 생성된다.
여기서는 연산 데이터(63(1))의 연산 데이터(64(1)[i, j])의 생성 방법 및 연산 데이터(63(2))의 연산 데이터(64(2)[i, j])의 생성 방법을 예로서 설명한다.
화소(25[i, j])에 대응하는 3개의 화소 데이터(62)에 다른 가중 계수를 곱하여, 이 3개의 곱을 서로 더함으로써, 연산 데이터(64(1)[i, j])를 생성할 수 있다. 구체적으로는, 화소 데이터(62R[i, j])와 가중 계수(w(11)R[I, j])의 곱, 화소 데이터(62G[i, j])와 가중 계수(w(11)G[i, j])의 곱, 및 화소 데이터(62B[i, j])와 가중 계수(w(11)B[i, j])의 곱을 서로 더함으로써 연산 데이터(64(1)[i, j])를 생성할 수 있다.
또한, 화소(25[i, j])에 대응하는 3개의 화소 데이터(62)에, 연산 데이터(64(1)[i, j])의 생성 시와는 다른 가중 계수를 곱하여, 이 3개의 곱을 서로 더함으로써, 연산 데이터(64(2)[i, j])를 생성할 수 있다. 구체적으로는, 화소 데이터(62R[i, j])와 가중 계수(w(12)R[i, j])의 곱, 화소 데이터(62G[i, j])와 가중 계수(w(12)G[i, j])의 곱, 및 화소 데이터(62B[i, j])와 가중 계수(w(12)B[i, j])의 곱을 서로 더함으로써 연산 데이터(64(2)[i, j])를 생성할 수 있다.
마찬가지로, 화소(25[i, j])에 대응하는 3개의 화소 데이터(62)에, 기타의 연산 데이터(64)의 생성 시와는 다른 가중 계수를 곱하여, 이 3개의 곱을 서로 더함으로써, n개의 연산 데이터(64)를 생성할 수 있다. 하나의 화소에 대응하는 연산 데이터(63)의 개수가 많을수록 제 2 층(42)에서 사용되는 가중 계수의 개수를 늘릴 수 있다. 그러므로 제 2 처리 유닛(40)에서의 보정의 정밀도를 향상시킬 수 있어 바람직하다.
가중 계수의 개수는 화소 데이터(62)의 개수와 같은 것이 바람직하다. 이 경우, 화소 데이터(62)마다 독립적으로 가중 계수를 결정할 수 있기 때문에 제 1 층(41)에서 수행되는 처리의 정밀도를 향상시킬 수 있다. 또한, 상황에 따라 가중 계수의 개수를 화소 데이터(62)의 개수보다 줄여도 좋다. 예를 들어 화상 데이터(61)마다 또는 화소(25)마다 가중 계수를 결정하여도 좋다.
제 1 층(41)에서는, 화상 데이터(61R, 61G, 및 61B)의 하나의 화소(25[i, j])에 대응하는 화소 데이터에 합성곱(convoluting)을 수행함으로써 연산 데이터(64(x)[i, j])를 생성한다. 그러므로 제 1 층(41)은 합성곱 신경망(CNN)을 사용한다고 말할 수 있다. 제 1 층(41)에서의 산술 연산에 사용되는 가중 계수는 사이즈가 1Х1의 필터의 필터값에 상당한다.
다음으로 연산 데이터(83)가 제 1 층(41)으로부터 제 2 층(42)에 입력된다. 도 7에 도시된 바와 같이, 제 2 층(42)에서는 연산 데이터(83)를 사용하여 연산 데이터(85)를 생성한다.
연산 데이터(85)는 복수의 연산 데이터(65)를 포함한다. 연산 데이터(65)의 개수는 연산 데이터(63)의 개수와 같다. 도 7은 연산 데이터(83)를 사용하여 n개(n은 4 이상의 정수)의 연산 데이터(65)가 생성되는 예를 도시한 것이다.
연산 데이터(65(x))(x는 1 이상 n 이하의 정수)는 복수의 연산 데이터(66(x))를 포함한다. 연산 데이터(66(x))의 개수는 화상 데이터(81)의 화소수와 같다. 본 명세서에서는, 화소(25[i, j])에 대응하는 연산 데이터(66(x))를 연산 데이터(66(x)[i, j])라고 표기한다.
또한, n개의 연산 데이터(65)는 독립적으로 생성된다. 또한, 복수의 연산 데이터(66)는 독립적으로 생성된다.
여기서는 연산 데이터(65(1))의 연산 데이터(66(1)[i, j])의 생성 방법 및 연산 데이터(65(2))의 연산 데이터(66(2)[i, j])의 생성 방법을 예로서 설명한다.
화소(25[i, j])에 대응하는 연산 데이터(63(1)[i, j])에 가중 계수(w(21)[i, j])를 곱함으로써, 연산 데이터(66(1)[i, j])를 생성할 수 있다.
화소(25[i, j])에 대응하는 연산 데이터(63(2)[i, j])에 가중 계수(w(22)[i, j])를 곱함으로써, 연산 데이터(66(2)[i, j])를 생성할 수 있다.
마찬가지로, 화소(25[i, j])에 대응하는 n개의 연산 데이터(63)에 다른 가중 계수를 곱함으로써, n개의 연산 데이터(66)를 생성할 수 있다. 하나의 화소에 대응하는 연산 데이터(63)의 개수가 많을수록 연산 데이터(63)에 곱할 수 있는 가중 계수를 더 다양하게 할 수 있다. 그러므로 연산 데이터(63)를 제 2 층(42)에 입력하는 경우, 제 1 층(41)을 통하지 않고 화상 데이터(81)를 제 2 층(42)에 직접 입력하는 경우에 비하여, 제 2 처리 유닛(40)에서 높은 정밀도로 데이터를 보정할 수 있다. 이 경우, 제 2 처리 유닛(40)은 높은 정밀도로 화상 데이터를 보정할 수 있어, 표시부의 표시 품질을 향상시킬 수 있다.
가중 계수의 개수는 연산 데이터(64)의 개수와 같은 것이 바람직하다. 이 경우, 연산 데이터(64)마다 독립적으로 가중 계수를 결정할 수 있기 때문에 제 2 층(42)에서 수행되는 처리의 정밀도를 향상시킬 수 있다. 또한, 상황에 따라 가중 계수의 개수를 연산 데이터(64)의 개수보다 줄여도 좋다. 예를 들어 연산 데이터(63)마다 또는 화소(25)마다 가중 계수를 결정하여도 좋다.
그리고 연산 데이터(85)가 제 2 층(42)으로부터 제 3 층(43)에 입력된다. 도 8에 나타낸 바와 같이, 제 3 층(43)에서는 연산 데이터(85)를 사용하여 화상 데이터(87)를 생성한다.
화상 데이터(87)는 추론 시에는 도 5의 (C) 등에 도시된 제 2 화상 데이터(SD2)에 상당하고, 학습 시에는 도 5의 (B) 등에 도시된 화상 데이터(DD2)에 상당한다.
화상 데이터(87)는 하나 이상의 화상 데이터(67)를 포함한다. 화상 데이터(67)의 개수는 연산 데이터(65)의 개수보다 적다. 화상 데이터(67)의 개수는 화소(25)의 부화소의 개수와 같은 것이 바람직하다. 도 8은 화상 데이터(87)가 화상 데이터(67)를 3개 포함하는 예를 도시한 것이다. 구체적으로 도 8에 나타낸 화상 데이터(87)는 화상 데이터(67R), 화상 데이터(67G), 및 화상 데이터(67B)를 포함한다.
화상 데이터(67R), 화상 데이터(67G), 및 화상 데이터(67B)는 각각 복수의 화소 데이터(68R), 복수의 화소 데이터(68G), 및 복수의 화소 데이터(68B)를 포함한다.
본 명세서 등에서는, 화소(25[i, j])에 대응하는 화소 데이터(68R)를 화소 데이터(68R[i, j])라고 표기한다. 마찬가지로, 화소(25[i, j])에 대응하는 화소 데이터(68G)를 화소 데이터(68G[i, j])라고 표기하고, 화소(25[i, j])에 대응하는 화소 데이터(68B)를 화소 데이터(68B[i, j])라고 표기한다.
도 9는 변형예를 나타낸 것이다. 도 9는 화상 데이터(87)가 화상 데이터(67)를 4개 포함하는 예를 도시한 것이다. 구체적으로 도 9에 나타낸 화상 데이터(87)는 화상 데이터(67R), 화상 데이터(67G), 화상 데이터(67B), 및 화상 데이터(67W)를 포함한다.
또한, 화상 데이터(67)는 독립적으로 생성된다. 또한, 복수의 화소 데이터(68)는 독립적으로 생성된다.
여기서는 화상 데이터(67R)의 화소 데이터(68R[i, j])의 생성 방법 및 화상 데이터(67G)의 화소 데이터(68G[i, j])의 생성 방법을 예로서 설명한다.
여기서, 화소(25[i, j])에 대응하는 n개의 연산 데이터(66)에 다른 가중 계수를 곱하여, 이 n개의 곱을 서로 더함으로써, 화소 데이터(68R[i, j])를 생성할 수 있다. 구체적으로는, n개의 곱(연산 데이터(66(1)[i, j])와 가중 계수(w(31)R[i, j])의 곱 내지 연산 데이터(66(n)[i, j])와 가중 계수(w(3n)R[i, j])의 곱)을 서로 더함으로써 화소 데이터(68R[i, j])를 생성할 수 있다.
또한, 화소(25[i, j])에 대응하는 n개의 연산 데이터(66)에, 화소 데이터(68G[i, j])의 생성 시와는 다른 가중 계수를 곱하여, 이 n개의 곱을 서로 더함으로써, 화소 데이터(68G[i, j])를 생성할 수 있다. 구체적으로는, n개의 곱(연산 데이터(66(1)[i, j])와 가중 계수(w(31)G[i, j])의 곱 내지 연산 데이터(66(n)[i, j])와 가중 계수(w(3n)G[i, j])의 곱)을 서로 더함으로써 화소 데이터(68G[i, j])를 생성할 수 있다.
마찬가지로, 화소(25[i, j])에 대응하는 n개의 연산 데이터(66)에, 기타의 화소 데이터(68)의 생성 시와는 다른 가중 계수를 곱하여, 이 n개의 곱을 서로 더함으로써, n개의 화소 데이터(68)를 생성할 수 있다.
하나의 연산 데이터(66(1)[i, j])는 화소 데이터(68R[i, j], 68G[i, j], 및 68B[i, j])를 생성하는 데 사용된다. 이들 3개의 화소 데이터(68)는 연산 데이터(66(1)[i, j])에 다른 가중 계수를 곱함으로써 생성되는 것이 바람직하다.
가중 계수의 개수는 연산 데이터(66)의 개수와 같은 것이 바람직하다. 이 경우, 연산 데이터(66)마다 독립적으로 가중 계수를 결정할 수 있기 때문에 제 3 층(43)에서 수행되는 처리의 정밀도를 향상시킬 수 있다. 또한, 상황에 따라 가중 계수의 개수를 연산 데이터(66)의 개수보다 줄여도 좋다. 예를 들어 연산 데이터(65)마다 또는 화소(25)마다 가중 계수를 결정하여도 좋다.
제 3 층(43)에서는, n개의 연산 데이터(65)의 하나의 화소(25[i, j])에 대응하는 연산 데이터(66)에 합성곱을 수행함으로써 화소 데이터(68R[i, j])를 생성한다. 그러므로 제 3 층(43)은 제 1 층(41)과 마찬가지로 합성곱 신경망(CNN)을 사용한다고 말할 수 있다.
이러한 3개의 층을 포함하는 제 2 처리 유닛(40)을 사용하여 화상 데이터를 보정하면, 본 발명의 일 형태의 표시 시스템에서, 표시 불균일이 눈에 띄거나 이음매가 눈에 띄지 않는 영상을 표시할 수 있다.
제 2 처리 유닛(40)은 제 1 처리 유닛(33)에서 수행할 수 있는 화상 처리 중 일부 또는 전부의 수행이 가능하여도 좋다. 이 경우, 제 1 처리 유닛(33)의 간략화 또는 생략이 가능하다. 예를 들어 제 2 처리 유닛(40)은 계조 변환 처리가 가능하여도 좋다. 구체적으로 제 2 처리 유닛(40)은 8비트 계조(256계조)의 제 1 화상 데이터(SD1)를 사용하여 12비트 계조(4096계조)의 제 2 화상 데이터(SD2)를 생성하는 기능을 가져도 좋다.
<1-4. 화소부의 구성예 2>
도 10은 도 2와는 다른 표시부(20)의 구성예를 도시한 것이다. 표시부(20)에서는 화소부(21)가 4개의 영역으로 분할되어 있다.
도 10에 도시된 표시부(20)는 1열의 화소(25)에 대하여 2개의 신호선(SL)이 제공되고, 한쪽의 신호선(SL)에 전기적으로 접속되는 화소(25)와 다른 쪽의 신호선(SL)에 전기적으로 접속되는 화소(25)가 번갈아 배치되어 있는 점에서, 도 2에 도시된 표시부(20)와는 다르다.
표시부(20)는 화소부(21), 4개의 주사선 구동 회로(22)(주사선 구동 회로(22A, 22B, 22C, 및 22D), 및 4개의 신호선 구동 회로(23)(신호선 구동 회로(23A, 23B, 23C, 및 23D)를 포함한다.
도 10에 도시된 바와 같이, 화소부(21)는 복수의 화소(25)를 포함한다. 도 10은 화소부(21)가 4m행 2n열(m 및 n은 각각 1 이상의 정수)의 매트릭스상으로 배치된 복수의 화소(25)를 포함하는 예를 도시한 것이다.
화소부(21)는 4개의 영역(영역(21A, 21B, 21C, 및 21D))으로 분할되어 있다. 4개의 영역은 각각 2m행 n열의 매트릭스상으로 배치된 복수의 화소(25)를 포함한다.
표시부(20)는 m개의 주사선(GLA), m개의 주사선(GLB), 2m개의 주사선(GLa), 및 2m개의 주사선(GLb)을 포함한다. 주사선(GLA[i])(i는 1 이상 m 이하의 정수)은 주사선(GLa[2i-1]) 및 주사선(GLa[2i])에 전기적으로 접속되고, 주사선(GLa)에 전기적으로 접속된 화소(25)는 2행에서 동시에 선택된다. 마찬가지로, 주사선(GLB[i])(i는 1 이상 m 이하의 정수)은 주사선(GLb[2i-1]) 및 주사선(GLb[2i]에 전기적으로 접속되고, 주사선(GLb)에 전기적으로 접속된 화소(25)는 2행에서 동시에 선택된다.
화소(25)를 2행에서 동시에 선택할 수 있기 때문에, 비디오 신호의 기록 시간을 길게 할 수 있다. 그러므로 프레임 주파수를 높인 고속 구동 시에도 비디오 신호의 기록 부족을 방지할 수 있다. 예를 들어 프레임 주파수가 120Hz 이상인 경우에도, 비디오 신호의 기록 부족을 방지할 수 있다.
본 발명의 일 형태의 표시 시스템의 구성은, 1열의 화소(25)에 대하여 2개의 신호선(SL)이 제공된 구성에 한정되지 않고, 1열의 화소(25)에 대하여 3개, 4개, 또는 5개 이상의 신호선(SL)이 제공되어도 좋다.
<1-5. 표시 시스템의 구성예 2>
다음으로 표시 시스템의 표시부가 복수의 표시 패널을 포함하는 경우에 대하여 설명한다.
도 11은 표시 시스템(10C)의 블록도이다.
표시 시스템(10C)은 외부로부터 수신한 데이터를 사용하여 화상 데이터를 생성하고, 이 화상 데이터에 기초하여 영상을 표시하는 기능을 가진다.
표시 시스템(10C)은 표시부(20C) 및 신호 생성부(30C)를 포함한다. 표시부(20C)는 복수의 표시 패널(DP)을 포함한다. 신호 생성부(30C)는 외부로부터 수신한 데이터를 사용하여 화상 데이터를 생성하는 기능을 가진다. 표시 패널(DP)은 이 화상 데이터에 기초하여 영상을 표시하는 기능을 가진다.
도 11은 표시부(20C)가 x행 y열(x 및 y는 각각 1 이상의 정수)의 매트릭스상으로 배치된 복수의 화소(DP)를 포함하는 예를 도시한 것이다. 표시 패널(DP) 상의 표시는 독립적으로 제어할 수 있다.
복수의 표시 패널(DP)을 하나 이상의 방향으로(예를 들어, 1열로 또는 매트릭스상으로) 배치하면, 대형 표시 영역을 가진 표시부(20C)를 제작할 수 있다.
복수의 표시 패널(DP)을 사용하여 대형 표시부(20C)를 제작하는 경우, 각 표시 패널(DP)이 클 필요는 없다. 따라서, 표시 패널(DP)의 제작 장치를 대형화할 필요가 없으므로, 공간 절약화를 달성할 수 있다. 또한, 중소형 표시 패널의 제작 장치를 사용할 수 있으므로, 대형화된 표시부(20C)를 제작하기 위한 신규 장치가 불필요하므로, 제작 비용을 삭감할 수 있다. 또한, 표시 패널(DP)의 대형화에 따른 수율의 저하를 억제할 수 있다.
표시 패널(DP)의 크기가 같은 경우, 복수의 표시 패널(DP)을 포함하는 표시부는 하나의 표시 패널(DP)을 포함하는 표시부보다 표시 영역이 크고, 예를 들어 한 번에 더 많은 정보를 표시하는 효과를 가진다.
신호 생성부(30C)는 도 1의 (A)에 도시된 신호 생성부(30A)의 구성에 더하여 분할부(45)를 포함한다.
분할부(45)는 제 2 처리 유닛(40)으로부터 입력된 제 2 화상 데이터(SD2)를 분할하는 기능을 가진다. 제 2 화상 데이터(SD2)는 표시부(20C)에 제공된 표시 패널(DP)과 같은 개수의 데이터로 분할된다. 도 11에서는 제 2 화상 데이터(SD2)가 xХy개의 데이터(제 2 화상 데이터(SD2[1, 1] 내지 SD2[x, y])로 분할되고, 표시부(20C)에 출력된다. 제 2 화상 데이터(SD2[p, q])(p는 1 이상 x 이하의 정수, q는 1 이상 y 이하의 정수)는 표시 패널(DP[p, q])에 표시되는 화상에 대응하는 화상 데이터이다. 분할부(45)에는 제어부(36)로부터 제어 신호가 공급된다.
표시 패널(DP)에는 신호 생성부(30C)로부터 공급된 비디오 신호가 입력된다.
도 12의 (A)는 표시 패널(DP[1, 1] 내지 DP[x, y])에 신호 생성부(30C)로부터 비디오 신호가 공급되는 상태를 도시한 것이다. 표시부(20C)에는 xХy개의 데이터로 분할된 제 2 화상 데이터(SD2)(제 2 화상 데이터(SD2[1, 1] 내지 SD2[x, y]))가 입력된다. 제 2 화상 데이터(SD2[p, q])가 표시 패널(DP[p, q])에 입력된다.
도 12의 (B)는 표시 패널(DP[p, q])의 구성예를 도시한 것이다.
표시 패널(DP[p, q])은 화소부(21), 주사선 구동 회로(22), 및 신호선 구동 회로(23)를 포함한다. 화소부(21), 주사선 구동 회로(22), 및 신호선 구동 회로(23)의 기능에 대해서는 도 1의 (A)를 참조한 설명을 참조할 수 있다.
화소부(21)는 복수의 화소(25)를 포함한다. 복수의 화소(25)는 각각 복수의 주사선(GL) 중 어느 하나에 전기적으로 접속된다. 복수의 주사선(GL)은 각각 주사선 구동 회로(22)에 전기적으로 접속된다. 복수의 화소(25)는 각각 복수의 신호선(SL) 중 어느 하나에 전기적으로 접속된다. 복수의 신호선(SL)은 각각 신호선 구동 회로(23)에 전기적으로 접속된다.
여기서, 표시 패널(DP)이 화소부(21)를 둘러싸는 비표시 영역을 가지는 경우에 대하여 고찰한다. 이때, 예를 들어, 복수의 표시 패널(DP)의 출력 화상이 하나의 화상을 표시하기 위하여 사용되는 경우, 표시 시스템(10C)의 사용자에게는 그 화상이 분리되어 있는 것처럼 보인다.
표시 패널(DP)의 비표시 영역을 작게 함으로써(프레임이 좁은 표시 패널(DP)을 사용함으로써), 표시 패널(DP)에 표시되는 화상이 분리된 것처럼 보이는 것을 방지할 수 있지만, 표시 패널(DP)의 비표시 영역을 완전히 없애는 것은 어렵다.
표시 패널(DP)의 비표시 영역이 작으면, 표시 패널(DP)의 단부와 표시 패널(DP) 내의 소자 사이의 거리가 짧아져, 표시 패널(DP)의 외부로부터 들어오는 불순물에 의하여 소자가 열화되기 쉬워지는 경우가 있다.
그래서, 본 발명의 일 형태에서는 복수의 표시 패널(DP)이 부분적으로 서로 중첩되도록 배치된다. 서로 중첩된 2개의 표시 패널(DP)에서 적어도 표시면 측(위쪽)에 위치하는 표시 패널(DP)은 화소부(21)와 인접한, 가시광을 투과시키는 영역을 포함한다. 본 발명의 일 형태에서는 아래쪽에 위치하는 표시 패널(DP)에서의 화소부(21)와, 위쪽의 표시 패널(DP)에서의 가시광을 투과시키는 영역이 서로 중첩된다. 그러므로 중첩된 2개의 표시 패널(DP)의 화소부(21)들 사이의 비표시 영역을 축소하거나 나아가서는 없앨 수 있다. 그 결과, 표시 패널(DP)의 이음매가 사용자에게 보이기 어려운 대형 표시부(20C)를 얻을 수 있다.
위쪽의 표시 패널(DP)의 비표시 영역의 적어도 일부는 가시광을 투과시키고, 아래쪽의 표시 패널(DP)의 화소부(21)와 중첩될 수 있다. 또한, 아래쪽의 표시 패널(DP)의 비표시 영역의 적어도 일부는 위쪽의 표시 패널(DP)에서의 화소부(21) 또는 가시광을 차단하는 영역과 중첩될 수 있다. 이들 영역은 표시부(20C)의 프레임의 면적의 축소화(화소부 외의 면적의 축소화)에 영향을 주지 않으므로 비표시 영역의 면적을 반드시 축소할 필요는 없다.
표시 패널(DP)의 비표시 영역이 크면, 표시 패널(DP)의 단부와 표시 패널(DP) 내의 소자 사이의 거리가 길어져, 표시 패널(DP)의 외부로부터 들어오는 불순물로 인한 소자의 열화를 억제할 수 있다. 예를 들어, 표시 소자로서 유기 EL 소자를 사용하는 경우, 표시 패널(DP)의 단부와 유기 EL 소자의 거리가 길어질수록, 수분 또는 산소 등의 불순물이 표시 패널(DP)의 외부로부터 유기 EL 소자에 들어가기 어려워진다(또는 도달되기 어려워진다). 본 발명의 일 형태의 표시 시스템에서는, 표시 패널(DP)의 비표시 영역의 면적이 충분히 확보되기 때문에, 유기 EL 소자 등을 포함하는 표시 패널(DP)을 사용하여도 신뢰성이 높은 대형 표시부(20C)를 제작할 수 있다.
상술한 바와 같이, 표시부(20C)에 복수의 표시 패널(DP)이 제공되는 경우, 인접한 표시 패널(DP) 사이에서 화소부(21)가 연속하여 배치되도록 복수의 표시 패널(DP)을 배치하는 것이 바람직하다.
도 13의 (A)는 표시 패널(DP)의 구조예를 도시한 것이고, 도 13의 (B) 및 (C)는 표시 패널(DP)의 배치예를 도시한 것이다.
도 13의 (A)에 도시된 표시 패널(DP)은 화소부(71), 가시광을 투과시키는 영역(72), 및 가시광을 차단하는 영역(73)을 포함한다. 가시광을 투과시키는 영역(72) 및 가시광을 차단하는 영역(73)은 각각 화소부(71)와 인접하여 제공된다. 도 13의 (A)에 도시된 예에서는 표시 패널(DP)에 FPC(flexible printed circuit)(74)가 제공되어 있다.
화소부(71)는 복수의 화소를 포함한다. 가시광을 투과시키는 영역(72)에는, 표시 패널(DP)에 포함되는 한 쌍의 기판, 및 한 쌍의 기판 사이에 끼워진 표시 소자를 밀봉하기 위한 실란트 등이 제공되어도 좋다. 여기서, 가시광을 투과시키는 영역(72)에 제공되는 부재에는 가시광을 투과시키는 재료가 사용된다. 가시광을 차단하는 영역(73)에서는, 예를 들어, 화소부(71)의 화소에 전기적으로 접속된 배선을 제공하여도 좋다. 또한, 가시광을 차단하는 영역(73)에는 주사선 구동 회로(22) 및 신호선 구동 회로(23) 중 한쪽 또는 양쪽이 제공되어도 좋다. 또한, 가시광을 차단하는 영역(73)에는 FPC(74)에 접속된 단자 및 이 단자에 접속된 배선 등이 제공되어도 좋다.
도 13의 (B) 및 (C)는 도 13의 (A)에 도시된 표시 패널(DP)이 2Х2의 매트릭스상으로 배치(세로 방향 및 가로 방향으로 2개의 표시 패널(DP)이 배치)된 예를 도시한 것이다. 도 13의 (B)는 표시 패널(DP)의 표시면 측의 사시도이고, 도 13의 (C)는 표시 패널(DP)의 표시면과 반대 측의 사시도이다.
4개의 표시 패널(DP)(표시 패널(DPa, DPb, DPc, 및 DPd))이 서로 중첩되는 영역을 가지도록 배치된다. 구체적으로는 하나의 표시 패널(DP)에서의 가시광을 투과시키는 영역(72)이 다른 표시 패널(DP)에서의 화소부(71)의 상면(표시면 측)과 중첩되는 영역을 가지도록 표시 패널(DPa, DPb, DPc, 및 DPd)이 배치된다. 또한, 하나의 표시 패널(DP)에서의 가시광을 차단하는 영역(73)이 다른 표시 패널(DP)에서의 화소부(71)의 상면과 중첩되지 않도록 표시 패널(DPa, DPb, DPc, 및 DPd)이 배치된다. 4개의 표시 패널(DP)이 서로 중첩되는 부분에서는, 표시 패널(DPb, DPc, 및 DPd)이 각각 표시 패널(DPa)의 상면, 표시 패널(DPb)의 상면, 및 표시 패널(DPc)의 상면과 중첩된다.
표시 패널(DPa)의 짧은 변과 표시 패널(DPb)의 짧은 변이 서로 중첩되고, 화소부(71a)의 일부와 가시광을 투과시키는 영역(72b)의 일부가 서로 중첩된다. 표시 패널(DPa)의 긴 변과 표시 패널(DPc)의 긴 변이 서로 중첩되고, 화소부(71a)의 일부와 가시광을 투과시키는 영역(72c)의 일부가 서로 중첩된다.
화소부(71b)의 일부는 가시광을 투과시키는 영역(72c)의 일부 및 가시광을 투과시키는 영역(72d)의 일부와 중첩된다. 또한, 화소부(71c)의 일부는 가시광을 투과시키는 영역(72d)의 일부와 중첩된다.
그러므로 화소부(71a 내지 71d)가 거의 이음매 없이 배치된 영역을 표시부(20C)의 표시 영역(79)으로 할 수 있다.
여기서, 표시 패널(DP)은 가요성을 가지는 것이 바람직하다. 예를 들어, 표시 패널(DP)에 포함되는 한 쌍의 기판이 가요성을 가지는 것이 바람직하다.
따라서, 도 13의 (B) 및 (C)에 도시된 바와 같이, 표시 패널(DPa)에서의 FPC(74a)에 가까운 영역을 구부릴 수 있기 때문에, FPC(74a)와 인접한 표시 패널(DPb)의 화소부(71b) 아래에, 표시 패널(DPa)의 일부 및 FPC(74a)의 일부를 배치할 수 있다. 그 결과, FPC(74a)를 표시 패널(DPb)의 뒷면과 물리적으로 간섭하지 않고 배치할 수 있다. 또한, 표시 패널(DPa)과 표시 패널(DPb)을 서로 중첩시키고 고정시키는 경우에는 FPC(74a)의 두께를 고려할 필요가 없어지므로, 가시광을 투과시키는 영역(72b)의 상면과 표시 패널(DPa)의 상면의 높이를 실질적으로 같게 할 수 있다. 이것은 화소부(71a) 상의 표시 패널(DPb)의 단부를 눈에 띄지 않게 할 수 있다.
또한, 각 표시 패널(DP)이 가요성을 가짐으로써, 표시 패널(DPb)의 화소부(71b)의 상면과 표시 패널(DPa)의 화소부(71a)의 상면의 높이가 서로 같게 되도록 표시 패널(DPb)을 완만히 만곡시킬 수 있다. 따라서, 표시 패널(DPa)과 표시 패널(DPb)이 서로 중첩되는 영역 근방을 제외하고 표시 영역의 높이를 서로 같게 할 수 있기 때문에, 표시 영역(79)에 표시되는 영상의 표시 품질을 향상시킬 수 있다.
상술한 설명에서는 표시 패널(DPa)과 표시 패널(DPb)의 관계를 예로 들었지만, 인접한 다른 어느 2개의 표시 패널(DP)들의 관계에 대해서도 마찬가지로 적용할 수 있다.
인접한 2개의 표시 패널(DP) 사이의 단차를 저감하기 위해서는, 표시 패널(DP)의 두께가 작은 것이 바람직하다. 예를 들어, 표시 패널(DP)의 두께는 1mm 이하인 것이 바람직하고, 300μm 이하인 것이 더 바람직하고, 100μm 이하인 것이 더욱 바람직하다.
여기서, 표시부(20C)에서는, 도 14의 (A)에 도시된 바와 같이, 표시 패널(DP)이 서로 인접한 영역, 즉, 표시 패널(DP)의 이음매의 영역(도면 중의 영역 S)이 있다. 복수의 표시 패널(DP)을 사용하여 영상을 표시하는 경우, 영역 S에서의 영상의 연속성이 확보되는 것이 바람직하다.
하지만, 화소(25)의 트랜지스터의 특성 또는 용량 소자 크기, 신호선(SL)의 기생 저항 또는 기생 용량, 및 신호선 구동 회로(23)의 구동 능력 등은 표시 패널(DP)들 중에서 편차가 있을 수 있다. 이는, 비디오 신호가 표시 패널(DP)들에 공급될 때, 표시 패널(DP)마다 표시되는 영상에 오차가 생겨, 이음매에서 영상의 불연속성이 생기는 경우가 있다. 또한, 도 13의 (B) 및 (C)에 도시된 바와 같이, 하나의 표시 패널(DP)에서의 화소부(71)가 다른 표시 패널(DP)에서의 가시광을 투과시키는 영역(72)과 중첩된 영역을 가지는 경우, 이음매에서는 화소부(71)에 표시된 영상이 가시광을 투과시키는 영역(72)을 통하여 보이게 되어, 계조의 오차가 생길 수 있다. 그러므로 제 1 처리 유닛(33)에 의하여 생성된 제 1 화상 데이터(SD1)를 직접 분할하여 얻어진 데이터(제 1 화상 데이터(SD1[1, 1] 내지 SD1[x, y]))를 표시 패널(DP)들에 공급하면, 도 14의 (B-1)에서 도시된 바와 같이, 영역 S에서 불연속적인 영상이 보일 수 있다.
상술한 관점에서 본 발명의 일 형태의 표시 시스템은 AI를 이용하여 비디오 신호를 보정하는 기능을 가지는 제 2 처리 유닛(40)을 포함한다. 구체적으로 제 2 처리 유닛(40)은, 표시 패널(DP)들 사이의 이음매에서 영상의 불연속성을 보상하도록 비디오 신호를 보정할 수 있다. 이러한 식으로, 복수의 표시 패널(DP)을 사용하여 표시부(20)를 형성하는 경우에, 표시 패널(DP)들 사이의 이음매에서 영상의 왜곡을 눈에 띄지 않게 할 수 있어, 영상의 품질이 향상된다.
도 11에 도시된 제 2 처리 유닛(40)은 제 1 처리 유닛(33)으로부터 입력된 비디오 신호를 보정하는 기능을 가진다. 구체적으로 제 2 처리 유닛(40)은, 2개의 표시 패널(DP)의 경계에서 연속적인 영상이 표시되도록, 즉 이음매에서의 영상의 불연속성을 보상하도록, 제 1 화상 데이터(SD1)를 보정하는 기능을 가진다.
제 1 화상 데이터(SD1)의 보정은 제 2 처리 유닛(40)에 의하여 수행된다. 제 2 처리 유닛(40)에서는, 이음매에서의 영상의 불연속성을 완화하도록 비디오 신호를 적절하게 보정하기 위한 학습이 수행되어 있다. 다음으로 제 2 처리 유닛(40)에 제 1 화상 데이터(SD1)가 공급되면, 제 2 처리 유닛(40)은 추론을 수행하고, 제 2 화상 데이터(SD2)를 출력한다. 그리고 제 2 처리 유닛(40)에 의하여 생성된 제 2 화상 데이터(SD2)를 분할부(45)에 의하여 분할하고, 분할된 xХy개의 제 2 화상 데이터(SD2[p, q])가 표시 패널(DP[p, q])에 공급되면, 도 14의 (B-2)에 도시된 바와 같이 이음매가 눈에 띄지 않는 영상이 표시된다.
구체적으로는, 이음매를 다른 영역보다 밝게 하는 처리를 수행할 수 있다. 결과적으로, 이음매가 눈에 띄지 않는 하나의 영상을 복수의 표시 패널(DP) 상에 자연스럽게 표시할 수 있다. 또한, 표시 불균일을 동시에 보정할 수 있기 때문에, 표시부의 표시 품질을 더 향상시킬 수 있다.
본 발명의 일 형태의 표시 시스템은 복수의 제 2 처리 유닛(40)을 포함하여도 좋다. 예를 들어 하나의 표시 패널(DP)에 대하여 하나의 제 2 처리 유닛(40)이 제공되어도 좋다. 복수의 제 2 처리 유닛(40)은 산술 연산을 병렬로 수행할 수 있기 때문에, 고속 처리를 실현할 수 있다. 이하에서는 복수의 제 2 처리 유닛(40)을 포함하는 표시 시스템의 예에 대하여 도 15 및 도 16을 참조하여 설명한다.
도 15는 표시 시스템(10D)의 블록도이다. 표시 시스템(10D)은 표시부(20D) 및 신호 생성부(30D)를 포함한다. 표시부(20D)는 복수의 표시 패널(DP)을 포함한다. 신호 생성부(30D)는 복수의 제 2 처리 유닛(40)을 포함한다. 도 15는 표시 패널(DP)의 개수와 제 2 처리 유닛(40)의 개수가 같은 예를 도시한 것이다.
표시 시스템(10D)에서, 제 1 처리 유닛(33)에 의하여 생성된 제 1 화상 데이터(SD1)는 분할부(45)에 의하여 xХy개의 데이터로 분할된다. 분할부(45)로부터 제 2 처리 유닛(40[p, q])에 제 1 화상 데이터(SD1[p, q])가 공급되면, 제 2 처리 유닛(40[p, q])은 제 1 화상 데이터(SD1[p, q])를 보정하여 제 2 화상 데이터(SD2[p, q])를 생성한다. 이어서 표시 패널(DP[p, q])에 제 2 화상 데이터(SD2[p, q])가 공급된다.
도 16은 표시 시스템(10E)의 블록도이다. 표시 시스템(10E)은 표시부(20E) 및 신호 생성부(30E)를 포함한다. 표시부(20E)는 복수의 표시 유닛(DU)을 포함한다. 표시 유닛(DU)은 표시 패널(DP) 및 제 2 처리 유닛(40)을 포함한다. 도 16은 표시 패널(DP)의 개수와 제 2 처리 유닛(40)의 개수가 같은 예를 도시한 것이다.
표시 시스템(10E)에서, 제 1 처리 유닛(33)에 의하여 생성된 제 1 화상 데이터(SD1)는 분할부(45)에 의하여 xХy개의 데이터로 분할된다. 분할부(45)로부터 표시부(20E)에 제 1 화상 데이터(SD1[1, 1] 내지 SD1[x, y])가 공급된다. 표시 유닛(DU[p, q])의 제 2 처리 유닛(40[p, q])에 제 1 화상 데이터(SD1[p, q])가 공급되면, 제 2 처리 유닛(40[p, q])은 제 1 화상 데이터(SD1[p, q])를 보정하여 제 2 화상 데이터(SD2[p, q])를 생성한다. 이어서 표시 패널(DP[p, q])에 제 2 화상 데이터(SD2[p, q])가 공급된다.
<1-6. 제 2 처리 유닛(40)의 학습 및 추론의 예>
이하에서, 제 2 처리 유닛(40)의 학습 및 추론의 예에 대하여 도 17의 (A) 내지 (C) 및 도 18의 (A) 내지 (C)를 참조하여 설명한다.
도 5의 (A) 내지 (C)는 제 1 화상 데이터(SD1)를 사용하여 학습용 화상 데이터(DD1)를 취득하고, 화상 데이터(DD1)를 사용하여 제 2 처리 유닛(40)에 의한 학습을 수행하는 예를 나타낸 것이다. 본 발명의 일 형태에서는, 첫 번째 학습을 종료한 제 2 처리 유닛(40)에 의하여 보정된 제 2 화상 데이터(SD2)를 사용하여 두 번째 학습용 화상 데이터를 취득하여도 좋다. 두 번째 학습용 화상 데이터를 사용하여 제 2 처리 유닛(40)에 의한 두 번째 학습을 수행할 수 있다. 그래서 화상 데이터의 보정의 정밀도를 향상시킬 수 있다. 마찬가지로 적어도 2 번의 학습이 수행된 제 2 처리 유닛(40)에 의하여 보정된 화상 데이터를 사용하여 세 번째 이후의 학습용 화상 데이터를 취득하여도 좋다. 즉, 학습을 3 번 이상 수행하여도 좋다.
AI를 사용한 제 2 처리 유닛(40)은 학습 횟수를 줄일 수 이는 경우가 있기 때문에 바람직하다. 또는, 학습을 충분한 횟수 수행하면 복잡한 AI가 필요 없는 경우가 있기 때문에 바람직하다.
이하에서는 제 2 처리 유닛(40)에 의한 학습을 2 번 수행하는 경우에 대하여 설명한다. 또한, 학습 및 추론에 대해서는 도 5의 (A) 내지 (C)를 참조한 설명을 참조할 수 있다.
도 17의 (A)는 제 2 처리 유닛(40)에 의한 학습 전의 상태를 도시한 것이다. 도 17의 (B)는 제 2 처리 유닛(40)에 의한 첫 번째 학습 시의 상태를 도시한 것이다. 도 17의 (C)는 첫 번째 학습 후의 제 2 처리 유닛(40)에 의한 추론 시의 상태를 도시한 것이다. 도 18의 (A)는 제 2 처리 유닛(40)에 의한 두 번째 학습 시의 상태를 도시한 것이다. 도 18의 (B)는 두 번째 학습 후의 제 2 처리 유닛(40)에 의한 추론 시의 상태를 도시한 것이다.
먼저 도 17의 (A)에 있어서, 제 1 처리 유닛(33)으로부터 제 1 화상 데이터(SD1)가 출력된다. 제 1 화상 데이터(SD1)는 영상 A에 대응하는 화상 데이터이다. 제 2 처리 유닛(40)에 의한 학습 전에는, 제 1 화상 데이터(SD1)는 보정되지 않고 제 2 처리 유닛(40)을 통하여 신호선 구동 회로(23)에 출력된다. 제 1 화상 데이터(SD1)는 화소부(21)에 공급되고, 화소부(21)는 제 1 화상 데이터(SD1)에 기초하여 영상을 표시한다. 이때 화소부(21)에 실제로 표시되는 영상을 영상 B라고 한다. 또한, 영상 B는 제 1 화상 데이터(SD1)를 제 1 처리 유닛(33)으로부터 직접, 즉 제 2 처리 유닛(40)을 통하지 않고, 신호선 구동 회로(23)에 공급함으로써, 화소부(21)에 표시되어도 좋다.
도 17의 (A)는 영상 B에서 이음매(영역 S1) 및 표시 불균일(영역 U1)이 인식되는 상태를 도시한 것이다.
영상 B에서 이음매 또는 표시 불균일 등이 인식되는 경우, 제 2 처리 유닛(40)에 의한 학습을 수행한다.
제 2 처리 유닛(40)에 의한 학습에는, 화소부(21)에 실제로 표시되어 있는 영상 B에 대응하는 화상 데이터(이하, 화상 데이터(DD1)라고 표시함)를 학습 데이터로서 사용한다.
화상 데이터(DD1)로서는 예를 들어, 계조 데이터 또는 휘도 데이터를 사용할 수 있다. 화상 데이터(DD1)는 이미지 센서, 카메라, 2차원 휘도계, 또는 디스플레이의 광학 검사 시스템 등을 사용하여 취득할 수 있다.
다음으로 도 17의 (B)에 도시된 바와 같이, 제 2 처리 유닛(40)에 화상 데이터(DD1)가 공급된다. 제 2 처리 유닛(40)에서는, 보정된 화상 데이터(DD2)와 제 1 화상 데이터(SD1)의 차분이 일정 수준 이하가 되도록, 제 2 처리 유닛(40)에서 사용되는 가중 계수가 갱신된다. 가중 계수를 갱신하는 데에는 경사 하강법 등을 사용할 수 있고, 경사의 산출에는 오차역전파법 등을 사용할 수 있다. 가중 계수의 갱신은 화상 데이터(DD2)와 제 1 화상 데이터(SD1)의 차분이 일정 수준 이하가 될 때까지 반복된다. 또한, 차분의 허용 범위는 임의로 결정할 수 있다.
최종적으로 화상 데이터(DD2)와 제 1 화상 데이터(SD1)의 차분이 일정 수준 이하가 되면, 제 2 처리 유닛(40)은 첫 번째 학습을 종료한다. 도 17의 (B)에 도시된 바와 같이, 첫 번째 학습을 종료한 제 2 처리 유닛(40)에 화상 데이터(DD1)가 입력됨으로써, 보정된 화상 데이터(DD2)가 신호선 구동 회로(23)에 출력된다. 그리고 화상 데이터(DD2)는 화소부(21)에 공급되고, 화소부(21)는 화상 데이터(DD2)에 기초하여 영상을 표시한다. 이때 화소부(21)에 실제로 표시되는 영상은 영상 B와 비슷하다(이때 실제로 표시되는 영상과 영상 B의 차분이 일정 수준 이하임).
다음으로 첫 번째 학습을 수행한 제 2 처리 유닛(40)의 추론에 의하여 제 1 화상 데이터(SD1)를 보정한다. 도 17의 (C)에 도시된 바와 같이, 제 2 처리 유닛(40)에 제 1 화상 데이터(SD1)가 입력되면, 제 2 처리 유닛(40)은 학습에 의하여 갱신된 가중 계수를 사용하여 산술 연산을 수행하고 제 1 화상 데이터(SD1)를 보정한다. 산술 연산의 결과가 제 2 화상 데이터(SD2)로서 제 2 처리 유닛(40)으로부터 출력되고, 신호선 구동 회로(23)를 통하여 화소부(21)에 공급된다.
여기서, 제 2 화상 데이터(SD2)는 영상 B의 이음매를 보상하도록 학습을 수행한 제 2 처리 유닛(40)(도 17의 (B))에 의하여 보정된 화상 데이터이다. 그러므로 제 2 화상 데이터(SD2)를 화소부(21)에 공급하면, 영상 B에 비하여 이음매가 인식되기 어려운 영상 C가 표시된다.
하지만, 이음매 또는 표시 불균일이 완전히 제거되지 않는 경우가 있다. 도 17의 (C)는 영상 C에서 이음매(영역 S2) 및 표시 불균일(영역 U2)이 인식되는 상태를 도시한 것이다.
영상 C에서 이음매 또는 표시 불균일 등이 인식되는 경우, 제 2 처리 유닛(40)에 의한 두 번째 학습을 수행되는 것이 바람직하다.
제 2 처리 유닛(40)에 의한 두 번째 학습에는, 화소부(21)에 실제로 표시되어 있는 영상 C에 대응하는 화상 데이터(이하, 화상 데이터(DD3)라고 표시함)를 학습 데이터로서 사용한다.
화상 데이터(DD3)로서는 예를 들어, 계조 데이터 또는 휘도 데이터를 사용할 수 있다. 화상 데이터(DD3)는 이미지 센서, 카메라, 2차원 휘도계, 2차원 색채 휘도계, 또는 디스플레이의 검사 시스템 등을 사용하여 취득할 수 있다. 화상 데이터(DD1)와 화상 데이터(DD3)는 같은 방법으로 취득하여도 좋고, 다른 방법으로 취득하여도 좋다.
구체적으로는 도 18의 (A)에 도시된 바와 같이, 제 2 처리 유닛(40)에 화상 데이터(DD3)가 공급된다. 제 2 처리 유닛(40)에서는, 보정된 화상 데이터(DD4)와 제 1 화상 데이터(SD1)의 차분이 일정 수준 이하가 되도록, 제 2 처리 유닛(40)에서 사용되는 가중 계수가 갱신된다. 가중 계수의 갱신은 화상 데이터(DD4)와 제 1 화상 데이터(SD1)의 차분이 일정 수준 이하가 될 때까지 반복된다.
최종적으로 화상 데이터(DD4)와 제 1 화상 데이터(SD1)의 차분이 일정 수준 이하가 되면, 제 2 처리 유닛(40)은 두 번째 학습을 종료한다. 도 18의 (A)에 도시된 바와 같이, 두 번째 학습을 종료한 제 2 처리 유닛(40)에 화상 데이터(DD3)가 입력됨으로써, 보정된 화상 데이터(DD4)가 신호선 구동 회로(23)에 출력된다. 그리고 화상 데이터(DD4)는 화소부(21)에 공급되고, 화소부(21)는 화상 데이터(DD4)에 기초하여 영상을 표시한다. 이때 화소부(21)에 실제로 표시되는 영상은 영상 C와 비슷하다(이때 실제로 표시되는 영상과 영상 C의 차분이 일정 수준 이하임).
다음으로 상술한 두 번째 학습을 수행한 제 2 처리 유닛(40)의 추론에 의하여 제 1 화상 데이터(SD1)를 보정한다. 도 18의 (B)에 도시된 바와 같이, 제 2 처리 유닛(40)에 제 1 화상 데이터(SD1)가 입력되면, 제 2 처리 유닛(40)은 학습에 의하여 갱신된 가중 계수를 사용하여 산술 연산을 수행하고 제 1 화상 데이터(SD1)를 보정한다. 산술 연산의 결과가 제 3 화상 데이터(SD3)로서 제 2 처리 유닛(40)으로부터 출력되고, 신호선 구동 회로(23)를 통하여 화소부(21)에 공급된다.
여기서, 제 3 화상 데이터(SD3)는 영상 B의 이음매를 보상하도록 두 번째 학습을 수행한 제 2 처리 유닛(40)(도 18의 (A))에 의하여 보정된 화상 데이터이다. 그러므로 제 3 화상 데이터(SD3)를 화소부(21)에 공급하면, 영상 C에 비하여 이음매가 인식되기 어려운 영상 D가 표시된다. 영상 D는 영상 A와 비슷하다(영상 D와 영상 A의 차분이 일정 수준 이하임).
또한, 영상 D에서 이음매 또는 표시 불균일이 인식되는 경우, 세 번째 학습을 수행하여도 좋다. 상술한 바와 같이, 보정에 의하여 취득된 화상 데이터를 사용한 학습을 반복함으로써, 화상 데이터를 더 높은 정밀도로 보정할 수 있다.
상술한 바와 같이 제 2 처리 유닛(40)을 사용하여 화상 데이터를 보정함으로써, 표시된 영상에서 이음매가 인식되지 않는다. 그러므로 고해상도의 영상의 품질을 향상시킬 수 있다.
또한, 도 18의 (C)에 도시된 바와 같이, 제 2 처리 유닛(40)은 제 2 층(42)만을 포함하여도 좋다. 제 2 층(42)에서는 필터 처리를 수행할 수 있다. 본 발명의 일 형태에서는 보정 필터의 값을, 보정 전의 화상 데이터(제 1 화상 데이터(SD1))뿐만 아니라 보정 후의 화상 데이터(제 2 화상 데이터(SD2) 등)를 사용하여 결정할 수 있다. 그러므로 제 1 층(41) 및 제 3 층(43) 없이도 화상 데이터 보정의 정밀도를 향상시킬 수 있다.
제 2 처리 유닛(40)의 산술 연산을 하드웨어에 의하여 수행하는 경우, 채널 형성 영역에 실리콘 또는 산화물 반도체를 포함하는 트랜지스터를 포함하는 연산 회로가 하드웨어에 호적하다. 예를 들어, 채널 형성 영역에 실리콘(비정질 실리콘, 저온 폴리실리콘, 또는 단결정 실리콘) 또는 산화물 반도체를 포함하는 트랜지스터를 포함하는 연산 회로가 바람직하다. 또한, 제 2 처리 유닛(40)에서 적화 연산(product-sum operation)을 수행하는 경우, 아날로그 회로가 적화 연산 회로에 호적하다. 이에 대해서는 실시형태 2에서 자세히 설명한다. 또한, 산화물 반도체를 포함하는 트랜지스터가 아날로그 메모리에 포함되는 것이 바람직하다.
본 발명의 일 형태의 표시 시스템은, 3개의 층을 포함하는 처리 유닛을 사용하여 화상 데이터를 보정함으로써, 표시 불균일이 눈에 띄거나 이음매가 눈에 띄지 않는 영상을 표시할 수 있다. 제 1 층에서는 입력된 화상 데이터를 사용하여 연산 데이터를 생성한다. 이 연산 데이터는 상기 화상 데이터보다 데이터양이 많다. 제 2 층에서는 이 연산 데이터에 가중 계수를 곱한다. 제 3 층에서는 가중 계수를 곱한 상기 연산 데이터를 사용하여 화상 데이터를 생성한다. 이 화상 데이터는 상기 연산 데이터보다 데이터양이 적다. 제 1 층에서 화상 데이터보다 데이터양이 많은 연산 데이터를 생성하기 때문에, 제 2 층에서 산술 연산에 사용하는 데이터양을 늘릴 수 있다. 그러므로 처리 유닛에서의 화상 데이터의 보정의 정밀도를 향상시킬 수 있다. 그래서 표시 불균일, 분할된 화면 사이의 이음매, 및 복수의 표시 패널 사이의 이음매 등이 인식되기 어려운 표시를 수행할 수 있다.
본 실시형태는 다른 실시형태들 중 임의의 것과 적절히 조합할 수 있다. 본 명세서에 있어서, 하나의 실시형태에서 복수의 구조예가 설명되는 경우, 구조예 중 몇 개를 적절히 조합할 수 있다.
(실시형태 2)
본 실시형태에서는 신경망에 사용할 수 있는 반도체 장치의 구조예에 대하여 설명한다.
실시형태 1에서 설명한 제 2 처리 유닛(40)의 산술 연산에는 화소 데이터 또는 연산 데이터와 가중 계수의 곱을 합계하는 연산, 즉 적화 연산이 포함된다. 이 적화 연산은 프로그램을 사용하여 소프트웨어 상에서 수행하여도 좋고 하드웨어를 사용하여 수행하여도 좋다. 적화 연산을 하드웨어에 의하여 수행하는 경우에는, 적화 연산 회로를 사용할 수 있다. 이 적화 연산 회로로서는 디지털 회로를 사용하여도 좋고, 아날로그 회로를 사용하여도 좋다. 적화 연산 회로로서 아날로그 회로를 사용하는 경우, 적화 연산 회로의 회로 규모를 축소할 수 있거나, 또는 메모리에 대한 액세스 빈도 감소에 의한 처리 속도 향상 및 소비전력 저감을 달성할 수 있다.
적화 연산 회로는 채널 형성 영역에 실리콘(단결정 실리콘 등)을 포함하는 트랜지스터(이하, Si 트랜지스터라고도 함)로 형성하여도 좋고, 채널 형성 영역에 산화물 반도체를 포함하는 트랜지스터(이하, OS 트랜지스터라고도 함)로 형성하여도 좋다. 특히 OS 트랜지스터는 오프 상태 전류가 극히 작기 때문에 적화 연산 회로의 메모리에 포함되는 트랜지스터로서 사용되는 것이 바람직하다. 또한, Si 트랜지스터와 OS 트랜지스터의 양쪽으로 적화 연산 회로를 형성하여도 좋다. 이하에서, 적화 연산 회로의 기능을 가지는 반도체 장치의 구조예에 대하여 설명한다.
<반도체 장치의 구조예>
도 19는 신경망의 연산을 수행하는 기능을 가지는 반도체 장치(MAC)의 구조예를 도시한 것이다. 반도체 장치(MAC)는 뉴런들 사이의 결합 강도(가중치)에 대응하는 제 1 데이터와 입력 데이터에 대응하는 제 2 데이터의 적화 연산을 수행하는 기능을 가진다. 또한, 제 1 데이터 및 제 2 데이터는 각각, 아날로그 데이터 또는 멀티레벨 디지털 데이터(이산(離散) 데이터)로 할 수 있다. 반도체 장치(MAC)는 적화 연산에 의하여 취득된 데이터를 활성화 함수를 사용하여 변환하는 기능도 가진다.
반도체 장치(MAC)는 셀 어레이(CA), 전류원 회로(CS), 커런트 미러 회로(CM), 회로(WDD), 회로(WLD), 회로(CLD), 및 오프셋 회로(OFST)를 포함한다.
셀 어레이(CA)는 복수의 메모리 셀(MC) 및 복수의 메모리 셀(MCref)을 포함한다. 도 19에 도시된 구조예에서는, 셀 어레이(CA)가 m행 n열(m 및 n은 1 이상의 정수)의 메모리 셀(MC)(메모리 셀(MC[1, 1] 내지 MC[m, n])) 및 m개의 메모리 셀(MCref)(메모리 셀(MCref[1] 내지 MCref[m]))을 포함한다. 메모리 셀(MC)은 제 1 데이터를 저장하는 기능을 가진다. 또한, 메모리 셀(MCref)은 적화 연산에 사용되는 참조 데이터를 저장하는 기능을 가진다. 또한, 참조 데이터는 아날로그 데이터 또는 멀티레벨 디지털 데이터로 할 수 있다.
메모리 셀(MC[i, j])(i는 1 이상 m 이하의 정수, j는 1 이상 n 이하의 정수)은 배선(WL[i]), 배선(RW[i]), 배선(WD[j]), 및 배선(BL[j])에 접속된다. 또한, 메모리 셀(MCref[i])은 배선(WL[i]), 배선(RW[i]), 배선(WDref), 및 배선(BLref)에 접속된다. 여기서, 메모리 셀(MC[i, j])과 배선(BL[j]) 사이를 흐르는 전류를 IMC[ i , j ]라고 표기하고, 메모리 셀(MCref[i])과 배선(BLref) 사이를 흐르는 전류를 IMCref[ i ]라고 표기한다.
도 20은 메모리 셀(MC) 및 메모리 셀(MCref)의 구체적인 구조예를 도시한 것이다. 도 20에서는 메모리 셀(MC[1, 1] 및 MC[2, 1]) 및 메모리 셀(MCref[1] 및 MCref[2])을 대표적인 일례로 들었지만, 다른 메모리 셀(MC) 및 다른 메모리 셀(MCref)에도 비슷한 구조를 사용할 수 있다. 메모리 셀(MC) 및 메모리 셀(MCref)은 각각 트랜지스터(Tr11), 트랜지스터(Tr12), 및 용량 소자(C11)를 포함한다. 여기서는, 트랜지스터(Tr11 및 Tr12)가 n채널 트랜지스터인 경우에 대하여 설명한다.
메모리 셀(MC)에 있어서, 트랜지스터(Tr11)의 게이트는 배선(WL)에 접속되고, 트랜지스터(Tr11)의 소스 및 드레인 중 한쪽은 트랜지스터(Tr12)의 게이트 및 용량 소자(C11)의 제 1 전극에 접속되고, 트랜지스터(Tr11)의 소스 및 드레인 중 다른 쪽은 배선(WD)에 접속된다. 트랜지스터(Tr12)의 소스 및 드레인 중 한쪽은 배선(BL)에 접속되고, 트랜지스터(Tr12)의 소스 및 드레인 중 다른 쪽은 배선(VR)에 접속된다. 용량 소자(C11)의 제 2 전극은 배선(RW)에 접속된다. 배선(VR)은 소정 전위를 공급하는 기능을 가진다. 이하에서는 배선(VR)으로부터 저전원 전위(예를 들어 접지 전위)가 공급되는 예에 대하여 설명한다.
트랜지스터(Tr11)의 소스 및 드레인 중 한쪽, 트랜지스터(Tr12)의 게이트, 및 용량 소자(C11)의 제 1 전극에 접속되는 노드를 노드(NM)라고 한다. 메모리 셀(MC[1, 1] 및 MC[2, 1])에 포함되는 노드(NM)를 각각 노드(NM[1, 1] 및 NM[2, 1])라고 한다.
메모리 셀(MCref)은 메모리 셀(MC)과 비슷한 구조를 가진다. 하지만, 메모리 셀(MCref)은 배선(WD) 대신에 배선(WDref)에 접속되고, 배선(BL) 대신에 배선(BLref)에 접속된다. 또한, 메모리 셀(MCref[1])의 노드(NMref[1]) 및 메모리 셀(MCref[2])의 노드(NMref[2])란, 트랜지스터(Tr11)의 소스 및 드레인 중 한쪽, 트랜지스터(Tr12)의 게이트, 및 용량 소자(C11)의 제 1 전극에 각각 접속된 노드를 말한다.
노드(NM 및 NMref)는 각각 메모리 셀(MC 및 MCref)의 유지 노드로서 기능한다. 노드(NM)에는 제 1 데이터가 유지되고, 노드(NMref)에는 참조 데이터가 유지된다. 또한, 배선(BL[1])으로부터 메모리 셀(MC[1, 1] 및 MC[2, 1])의 트랜지스터(Tr12)에는 각각 전류(IMC[1, 1] 및 IMC[2, 1])가 흐른다. 배선(BLref)으로부터 메모리 셀(MCref[1] 및 MCref[2])의 트랜지스터(Tr12)에는 각각 전류(IMCref[1, 1] 및 IMCref[2])가 흐른다.
트랜지스터(Tr11)는 노드(NM) 또는 노드(NMref)의 전위를 유지하는 기능을 가지기 때문에, 트랜지스터(Tr11)의 오프 상태 전류는 작은 것이 바람직하다. 그러므로 트랜지스터(Tr11)로서 오프 상태 전류가 극히 작은 OS 트랜지스터를 사용하는 것이 바람직하다. 이에 의하여 노드(NM) 또는 노드(NMref)의 전위의 변동이 억제되므로, 연산의 정밀도를 향상시킬 수 있다. 또한, 노드(NM) 또는 노드(NMref)의 전위를 리프레시하는 동작을 빈도를 줄여 수행할 수 있으므로, 소비전력 저감으로 이어진다.
트랜지스터(Tr12)에는 특별한 한정이 없고, 예를 들어 Si 트랜지스터 또는 OS 트랜지스터 등을 사용할 수 있다. 트랜지스터(Tr12)로서 OS 트랜지스터를 사용하는 경우, 트랜지스터(Tr11)와 같은 제작 장치로 트랜지스터(Tr12)를 제작할 수 있으므로, 제작 비용을 삭감할 수 있다. 또한, 트랜지스터(Tr12)는 n채널 트랜지스터이어도 좋고, p채널 트랜지스터이어도 좋다.
전류원 회로(CS)는 배선(BL[1] 내지 BL[n]) 및 배선(BLref)에 접속된다. 전류원 회로(CS)는 배선(BL[1] 내지 BL[n]) 및 배선(BLref)에 전류를 공급하는 기능을 가진다. 또한, 배선(BL[1] 내지 BL[n])에 공급되는 전류값은 배선(BLref)에 공급되는 전류값과 달라도 좋다. 여기서는, 전류원 회로(CS)로부터 배선(BL[1] 내지 BL[n])에 공급되는 전류를 IC라고 표기하고, 전류원 회로(CS)로부터 배선(BLref)에 공급되는 전류를 ICref라고 표기한다.
커런트 미러 회로(CM)는 배선(IL[1] 내지 IL[n]) 및 배선(ILref)을 포함한다. 배선(IL[1] 내지 IL[n])은 각각 배선(BL[1] 내지 BL[n])에 접속되고, 배선(ILref)은 배선(BLref)에 접속된다. 여기서는, 배선(IL[1])과 배선(BL[1])의 접속 부분 내지 배선(IL[n])과 배선(BL[n])의 접속 부분을 각각 노드(NP[1] 내지 NP[n])라고 한다. 또한, 배선(ILref)과 배선(BLref)의 접속 부분을 노드(NPref)라고 한다.
커런트 미러 회로(CM)는 노드(NPref)의 전위에 대응하는 전류(ICM)를 배선(ILref)에 흘리는 기능 및 이 전류(ICM)를 배선(IL[1] 내지 IL[n])에도 흘리는 기능을 가진다. 도 19에 도시된 예에서는, 배선(BLref)으로부터 배선(ILref)에 전류(ICM)가 방출되고, 배선(BL[1] 내지 BL[n])으로부터 배선(IL[1] 내지 IL[n])에 전류(ICM)가 방출된다. 또한, 커런트 미러 회로(CM)로부터 배선(BL[1] 내지 BL[n])을 통하여 셀 어레이(CA)에 흐르는 전류를 각각 IB[1] 내지 IB[n]라고 표기한다. 또한, 커런트 미러 회로(CM)로부터 배선(BLref)을 통하여 셀 어레이(CA)에 흐르는 전류를 IBref라고 표기한다.
회로(WDD)는 배선(WD[1] 내지 WD[n]) 및 배선(WDref)에 접속된다. 회로(WDD)는 메모리 셀(MC)에 저장되는 제 1 데이터에 대응하는 전위를 배선(WD[1] 내지 WD[n])에 공급하는 기능을 가진다. 회로(WDD)는 메모리 셀(MCref)에 저장되는 참조 데이터에 대응하는 전위를 배선(WDref)에 공급하는 기능도 가진다. 회로(WLD)는 배선(WL[1] 내지 WL[m])에 접속된다. 회로(WLD)는 데이터를 기록하는 메모리 셀(MC 또는 MCref)을 선택하기 위한 신호를 배선(WL[1] 내지 WL[m]) 중 어느 것에 공급하는 기능을 가진다. 회로(CLD)는 배선(RW[1] 내지 RW[m])에 접속된다. 회로(CLD)는 제 2 데이터에 대응하는 전위를 배선(RW[1] 내지 RW[m])에 공급하는 기능을 가진다.
오프셋 회로(OFST)는 배선(BL[1] 내지 BL[n]) 및 배선(OL[1] 내지 OL[n])에 접속된다. 오프셋 회로(OFST)는 배선(BL[1] 내지 BL[n])으로부터 오프셋 회로(OFST)에 흐르는 전류량 및/또는 배선(BL[1] 내지 BL[n])으로부터 오프셋 회로(OFST)에 흐르는 전류의 변화량을 검출하는 기능을 가진다. 오프셋 회로(OFST)는 검출 결과를 배선(OL[1] 내지 OL[n])에 출력하는 기능도 가진다. 또한, 오프셋 회로(OFST)는 검출 결과에 대응하는 전류를 배선(OL)에 출력하여도 좋고, 또는 검출 결과에 대응하는 전류를 전압으로 변환하여 배선(OL)에 출력하여도 좋다. 셀 어레이(CA)와 오프셋 회로(OFST) 사이에 흐르는 전류를 Iα[1] 내지 Iα[n]라고 표기한다.
도 21은 오프셋 회로(OFST)의 구조예를 도시한 것이다. 도 21에 도시된 오프셋 회로(OFST)는 회로(OC[1] 내지 OC[n])를 포함한다. 또한, 회로(OC[1] 내지 OC[n])는 각각 트랜지스터(Tr21), 트랜지스터(Tr22), 트랜지스터(Tr23), 용량 소자(C21), 및 저항 소자(R1)를 포함한다. 소자들의 접속 관계는 도 21에 도시된 바와 같다. 또한, 용량 소자(C21)의 제 1 전극 및 저항 소자(R1)의 제 1 단자에 접속된 노드를 노드(Na)라고 한다. 또한, 용량 소자(C21)의 제 2 전극, 트랜지스터(Tr21)의 소스 및 드레인 중 한쪽, 및 트랜지스터(Tr22)의 게이트에 접속된 노드를 노드(Nb)라고 한다.
배선(VrefL)은 전위(Vref)를 공급하는 기능을 가지고, 배선(VaL)은 전위(Va)를 공급하는 기능을 가지고, 배선(VbL)은 전위(Vb)를 공급하는 기능을 가진다. 또한, 배선(VDDL)은 전위(VDD)를 공급하는 기능을 가지고, 배선(VSSL)은 전위(VSS)를 공급하는 기능을 가진다. 여기서는, 전위(VDD)가 고전원 전위이고, 전위(VSS)가 저전원 전위인 경우에 대하여 설명한다. 또한, 배선(RST)은 트랜지스터(Tr21)의 도통 상태를 제어하기 위한 전위를 공급하는 기능을 가진다. 트랜지스터(Tr22), 트랜지스터(Tr23), 배선(VDDL), 배선(VSSL), 및 배선(VbL)으로 소스 폴로어 회로가 형성된다.
다음으로 회로(OC[1] 내지 OC[n])의 동작예에 대하여 설명한다. 또한, 여기서는 대표적인 일례로서 회로(OC[1])의 동작예에 대하여 설명하지만, 회로(OC[2] 내지 OC[n])는 회로(OC[1])와 비슷한 식으로 동작할 수 있다. 먼저 배선(BL[1])에 제 1 전류가 흐르면, 노드(Na)의 전위는 제 1 전류, 및 저항 소자(R1)의 저항값에 대응한 전위가 된다. 이때, 트랜지스터(Tr21)는 온이 되어, 노드(Nb)에 전위(Va)가 공급된다. 그 후, 트랜지스터(Tr21)는 오프가 된다.
다음으로 배선(BL[1])에 제 2 전류가 흐르면, 노드(Na)의 전위는 제 2 전류, 및 저항 소자(R1)의 저항값에 대응한 전위가 된다. 이때, 트랜지스터(Tr21)는 오프 상태이고 노드(Nb)가 부유 상태이므로, 노드(Na)의 전위의 변화에 따라 노드(Nb)의 전위가 용량 결합으로 인하여 변화된다. 여기서, 노드(Na)의 전위의 변화량을 ΔVNa로 하고 용량 결합 계수를 1로 하면, 노드(Nb)의 전위는 Va+ΔVNa가 된다. 또한, 트랜지스터(Tr22)의 문턱 전압을 Vth로 하면, 배선(OL[1])으로부터 전위 Va+ΔVNa-Vth가 출력된다. 여기서, Va=Vth로 하면, 배선(OL[1])으로부터 전위(ΔVNa)를 출력할 수 있다.
전위(ΔVNa)는 제 1 전류에서 제 2 전류까지의 변화량, 저항 소자(R1), 및 전위(Vref)에 의하여 결정된다. 여기서, 저항 소자(R1) 및 전위(Vref)는 기지(旣知)이기 때문에 배선(BL)에 흐르는 전류의 변화량을 전위(ΔVNa)에서 구할 수 있다.
상술한 바와 같이, 오프셋 회로(OFST)에 의하여 검출된 전류량 및/또는 전류의 변화량에 대응하는 신호는 출력 데이터로서 배선(OL[1] 내지 OL[n])에 출력된다.
<반도체 장치의 동작예>
상술한 반도체 장치(MAC)를 사용하여, 제 1 데이터와 제 2 데이터의 적화 연산을 수행할 수 있다. 이하에서, 적화 연산을 수행할 때의 반도체 장치(MAC)의 동작예에 대하여 설명한다.
도 22는 반도체 장치(MAC)의 동작예를 나타낸 타이밍 차트이다. 도 22는 도 20에서의 배선(WL[1], WL[2], WD[1], 및 WDref), 노드(NM[1, 1], NM[2, 1], NMref[1], 및 NMref[2]), 및 배선(RW[1] 및 RW[2])의 전위의 추이(推移), 그리고 전류(IB[1] 내지 Iα[1] 및 IBref)의 값의 추이를 나타낸 것이다. 전류(IB[1] 내지 Iα[1])는 배선(BL[1])으로부터 메모리 셀(MC[1, 1] 및 MC[2, 1])에 흐르는 전류의 총합에 상당한다.
대표적인 일례로서 도 20에 도시된 메모리 셀(MC[1, 1], MC[2, 1], MCref[1], 및 MCref[2])에 초점을 맞추어 동작에 대하여 설명하지만, 다른 메모리 셀(MC 및 MCref)도 비슷한 식으로 동작할 수 있다.
[제 1 데이터의 저장]
우선 시각 T01부터 시각 T02까지 기간에 있어서, 배선(WL[1])의 전위가 하이 레벨이 되고, 배선(WD[1])의 전위가 접지 전위(GND)보다 VPR-VW[1, 1]만큼 큰 전위가 되고, 배선(WDref)의 전위가 접지 전위보다 VPR만큼 큰 전위가 된다. 또한, 배선(RW[1] 및 RW[2])의 전위는 기준 전위(REFP)이다. 또한, 전위(VW[1, 1])는 메모리 셀(MC[1, 1])에 저장되는 제 1 데이터에 대응하는 전위이다. 또한, 전위(VPR)는 참조 데이터에 대응하는 전위이다. 그러므로 메모리 셀(MC[1, 1] 및 MCref[1])에 포함되는 트랜지스터(Tr11)가 온이 되고, 노드(NM[1, 1] 및 NMref[1])의 전위가 각각 VPR-VW[1, 1] 및 VPR가 된다.
이 경우, 배선(BL[1])으로부터 메모리 셀(MC[1, 1])의 트랜지스터(Tr12)에 흐르는 전류(IMC[1, 1], 0)는 이하에서 나타내는 식으로 나타낼 수 있다. 여기서, k는 트랜지스터(Tr12)의 채널 길이, 채널 폭, 이동도, 및 게이트 절연막의 용량 등에 의하여 결정되는 상수(常數)이다. 또한, V th는 트랜지스터(Tr12)의 문턱 전압이다.
IMC[1, 1], 0=k(VPR-VW[1, 1]-Vth)2 (E1)
또한, 배선(BLref)으로부터 메모리 셀(MCref[1])의 트랜지스터(Tr12)에 흐르는 전류(IMCref[1], 0)는 이하에서 나타내는 식으로 나타낼 수 있다.
IMCref[1], 0=k(VPR-Vth)2 (E2)
다음으로 시각 T02부터 시각 T03까지 기간에 있어서, 배선(WL[1])의 전위가 로 레벨이 된다. 그 결과, 메모리 셀(MC[1, 1] 및 MCref[1])에 포함되는 트랜지스터(Tr11)가 오프가 되고, 노드(NM[1, 1] 및 NMref[1])의 전위가 유지된다.
상술한 바와 같이, 트랜지스터(Tr11)로서 OS 트랜지스터를 사용하는 것이 바람직하다. 이에 의하여, 트랜지스터(Tr11)의 누설 전류를 억제할 수 있어, 노드(NM[1, 1] 및 NMref[1])의 전위를 정확하게 유지할 수 있다.
다음으로 시각 T03부터 시각 T04까지 기간에 있어서, 배선(WL[2])의 전위가 하이 레벨이 되고, 배선(WD[1])의 전위가 접지 전위보다 VPR-VW[2, 1]만큼 큰 전위가 되고, 배선(WDref)의 전위가 접지 전위보다 VPR만큼 큰 전위가 된다. 또한, 전위(VW[2, 1])는 메모리 셀(MC[2, 1])에 저장되는 제 1 데이터에 대응하는 전위이다. 그러므로 메모리 셀(MC[2, 1] 및 MCref[2])에 포함되는 트랜지스터(Tr11)가 온이 되고, 노드(NM[2, 1] 및 NMref[2])의 전위가 각각 VPR-VW[2, 1] 및 VPR가 된다.
여기서, 배선(BL[1])으로부터 메모리 셀(MC[2, 1])의 트랜지스터(Tr12)에 흐르는 전류(IMC[2, 1], 0)는 이하에서 나타내는 식으로 나타낼 수 있다.
IMC[2, 1], 0=k(VPR-VW[2, 1]-Vth)2 (E3)
또한, 배선(BLref)으로부터 메모리 셀(MCref[2])의 트랜지스터(Tr12)에 흐르는 전류(IMCref[2], 0)는 이하에서 나타내는 식으로 나타낼 수 있다.
IMCref[2], 0=k(VPR-Vth)2 (E4)
다음으로 시각 T04부터 시각 T05까지 기간에 있어서, 배선(WL[2])의 전위가 로 레벨이 된다. 그 결과, 메모리 셀(MC[2, 1] 및 MCref[2])에 포함되는 트랜지스터(Tr11)가 오프가 되고, 노드(NM[2, 1] 및 NMref[2])의 전위가 유지된다.
상술한 동작을 거쳐, 메모리 셀(MC[1, 1] 및 MC[2, 1])에 제 1 데이터가 저장되고, 메모리 셀(MCref[1] 및 MCref[2])에 참조 데이터가 저장된다.
여기서는, 시각 T04부터 시각 T05까지 기간에 있어서, 배선(BL[1] 및 BLref)에 흐르는 전류에 대하여 고찰한다. 배선(BLref)에는 전류원 회로(CS)로부터 전류가 공급된다. 또한, 배선(BLref)을 흐르는 전류는 커런트 미러 회로(CM) 및 메모리 셀(MCref[1] 및 MCref[2])에 방출된다. 전류원 회로(CS)로부터 배선(BLref)에 공급되는 전류를 ICref로 하고, 배선(BLref)으로부터 커런트 미러 회로(CM)에 방출되는 전류를 ICM, 0으로 하는 경우, 이하의 식을 만족시킨다.
ICref-ICM, 0=IMCref[1], 0+IMCref[2], 0 (E5)
배선(BL[1])에는 전류원 회로(CS)로부터의 전류가 공급된다. 또한, 배선(BL[1])을 흐르는 전류는 커런트 미러 회로(CM) 및 메모리 셀(MC[1, 1] 및 MC[2, 1])에 방출된다. 또한, 배선(BL[1])으로부터 오프셋 회로(OFST)에 전류가 흐른다. 전류원 회로(CS)로부터 배선(BL[1])에 공급되는 전류를 IC, 0으로 하고, 배선(BL[1])으로부터 오프셋 회로(OFST)에 방출되는 전류를 Iα, 0으로 하는 경우, 이하의 식을 만족시킨다.
IC-ICM, 0=IMC[1, 1], 0+IMC[2, 1], 0+Iα, 0 (E6)
[제 1 데이터와 제 2 데이터의 적화 연산]
다음으로 시각 T05부터 시각 T06까지 기간에 있어서, 배선(RW[1])의 전위가 기준 전위보다 V X [1]만큼 큰 전위가 된다. 이때, 메모리 셀(MC[1, 1] 및 MCref[1])의 용량 소자(C11)들에는 전위(V X [1])가 공급되어, 용량 결합으로 인하여 트랜지스터(Tr12)의 게이트의 전위가 증가한다. 또한, 전위(V X [1])는 메모리 셀(MC[1, 1] 및 MCref[1])에 공급되는 제 2 데이터에 대응하는 전위이다.
트랜지스터(Tr12)의 게이트의 전위의 변화량은, 배선(RW)의 전위의 변화량에 대하여, 메모리 셀의 구조에 의하여 결정되는 용량 결합 계수를 곱함으로써 얻어지는 값에 상당한다. 용량 결합 계수는, 용량 소자(C11)의 용량, 트랜지스터(Tr12)의 게이트 용량, 및 기생 용량 등에 기초하여 산출된다. 이하의 설명에서는 편의상, 배선(RW)의 전위의 변화량과 트랜지스터(Tr12)의 게이트의 전위의 변화량을 같게, 즉 용량 결합 계수를 1로 한다. 실제로는, 용량 결합 계수를 고려하여 전위(V X )를 결정하면 좋다.
메모리 셀(MC[1, 1]) 및 메모리 셀(MCref[1])의 용량 소자(C11)들에 전위(V X [1])가 공급되면, 노드(NM[1, 1]) 및 노드(NMref[1])의 전위는 각각 V X [1]만큼 증가한다.
여기서는, 시각 T05부터 시각 T06까지 기간에 있어서, 배선(BL[1])으로부터 메모리 셀(MC[1, 1])의 트랜지스터(Tr12)에 흐르는 전류(IMC[1, 1], 1)는 이하에서 나타내는 식으로 나타낼 수 있다.
IMC[1, 1], 1=k(VPR-VW[1, 1]+V X [1]-Vth)2 (E7)
따라서, 배선(RW[1])에 전위(V X [1])를 공급하면, 배선(BL[1])으로부터 메모리 셀(MC[1, 1])의 트랜지스터(Tr12)에 흐르는 전류가 ΔIMC[1, 1]=IMC[1, 1], 1-IMC[1, 1], 0만큼 증가한다.
여기서는, 시각 T05부터 시각 T06까지 기간에 있어서, 배선(BLref)으로부터 메모리 셀(MCref[1])의 트랜지스터(Tr12)에 흐르는 전류(IMCref[1], 1)는 이하에서 나타내는 식으로 나타낼 수 있다.
IMCref[1], 1=k(VPR+V X [1]-Vth)2 (E8)
따라서, 배선(RW[1])에 전위(V X [1])를 공급하면, 배선(BLref)으로부터 메모리 셀(MCref[1])의 트랜지스터(Tr12)에 흐르는 전류가 ΔIMCref[1]=IMCref[1], 1-IMCref[1], 0만큼 증가한다.
또한, 배선(BL[1] 및 BLref)에 흐르는 전류에 대하여 고찰한다. 배선(BLref)에는 전류원 회로(CS)로부터 전류(ICref)가 공급된다. 또한, 배선(BLref)을 흐르는 전류는 커런트 미러 회로(CM) 및 메모리 셀(MCref[1] 및 MCref[2])에 방출된다. 배선(BLref)으로부터 커런트 미러 회로(CM)에 방출되는 전류를 ICM, 1로 하는 경우, 이하의 식을 만족시킨다.
ICref-ICM, 1=IMCref[1], 1+IMCref[2], 0 (E9)
배선(BL[1])에는 전류원 회로(CS)로부터 전류(IC)가 공급된다. 또한, 배선(BL[1])을 흐르는 전류는 커런트 미러 회로(CM) 및 메모리 셀(MC[1, 1] 및 MC[2, 1])에 방출된다. 또한, 배선(BL[1])으로부터 오프셋 회로(OFST)에 전류가 흐른다. 배선(BL[1])으로부터 오프셋 회로(OFST)에 흐르는 전류를 Iα, 1로 하는 경우, 이하의 식을 만족시킨다.
IC-ICM, 1=IMC[1, 1], 1+IMC[2, 1], 1+Iα, 1 (E10)
또한, 식(E1) 내지 식(E10)에서, 전류(Iα, 0)와 전류(Iα, 1)의 차(차분 전류(ΔIα))는 이하에서 나타내는 식으로 나타낼 수 있다.
ΔIα=Iα, 1-Iα, 0=2k VW[1, 1] V X [1] (E11)
그래서 차분 전류(ΔIα)는 전위(VW[1, 1])와 전위(V X [1])의 곱에 대응하는 값이다.
그 후, 시각 T06부터 시각 T07까지 기간에 있어서, 배선(RW[1])의 전위는 접지 전위가 되고, 노드(NM[1, 1] 및 NMref[1])의 전위는 시각 T04부터 시각 T05까지 기간에서의 전위와 비슷해진다.
다음으로 시각 T07부터 시각 T08까지 기간에 있어서, 배선(RW[1])의 전위가 기준 전위보다 V X [1]만큼 큰 전위가 되고, 배선(RW[2])의 전위가 기준 전위보다 V X [2]만큼 큰 전위가 된다. 따라서, 메모리 셀(MC[1, 1]) 및 메모리 셀(MCref[1])의 용량 소자(C11)들에 전위(V X [1])가 공급되어, 용량 결합으로 인하여 노드(NM[1, 1]) 및 노드(NMref[1])의 전위는 각각 V X [1]만큼 증가한다. 또한, 메모리 셀(MC[2, 1]) 및 메모리 셀(MCref[2])의 용량 소자(C11)들에 전위(V X [2])가 공급되어, 용량 결합으로 인하여 노드(NM[2, 1]) 및 노드(NMref[2])의 전위는 각각 V X [2]만큼 증가한다.
여기서는, 시각 T07부터 시각 T08까지 기간에 있어서, 배선(BL[1])으로부터 메모리 셀(MC[2, 1])의 트랜지스터(Tr12)에 흐르는 전류(IMC[2, 1], 1)는 이하에서 나타내는 식으로 나타낼 수 있다.
IMC[2, 1], 1=k(VPR-VW[2, 1]+V X [2]-Vth)2 (E12)
따라서, 배선(RW[2])에 전위(V X [2])를 공급하면, 배선(BL[1])으로부터 메모리 셀(MC[2, 1])의 트랜지스터(Tr12)에 흐르는 전류가 ΔIMC[2, 1]=IMC[2, 1], 1-IMC[2, 1], 0만큼 증가한다.
여기서는, 시각 T05부터 시각 T06까지 기간에 있어서, 배선(BLref)으로부터 메모리 셀(MCref[2])의 트랜지스터(Tr12)에 흐르는 전류(IMCref[2], 1)는 이하에서 나타내는 식으로 나타낼 수 있다
IMCref[2], 1=k(VPR+V X [2]-Vth)2 (E13)
따라서, 배선(RW[2])에 전위(V X [2])를 공급하면, 배선(BLref)으로부터 메모리 셀(MCref[2])의 트랜지스터(Tr12)에 흐르는 전류가 ΔIMCref[2]=IMCref[2], 1-IMCref[2], 0만큼 증가한다.
또한, 배선(BL[1] 및 BLref)에 흐르는 전류에 대하여 고찰한다. 배선(BLref)에는 전류원 회로(CS)로부터 전류(ICref)가 공급된다. 또한, 배선(BLref)을 흐르는 전류는 커런트 미러 회로(CM) 및 메모리 셀(MCref[1] 및 MCref[2])에 방출된다. 배선(BLref)으로부터 커런트 미러 회로(CM)에 방출되는 전류를 ICM, 2로 하는 경우, 이하의 식을 만족시킨다.
ICref-ICM, 2=IMCref[1], 1+IMCref[2], 1 (E14)
배선(BL[1])에는 전류원 회로(CS)로부터 전류(IC)가 공급된다. 또한, 배선(BL[1])을 흐르는 전류는 커런트 미러 회로(CM) 및 메모리 셀(MC[1, 1] 및 MC[2, 1])에 방출된다. 또한, 배선(BL[1])으로부터 오프셋 회로(OFST)에 전류가 흐른다. 배선(BL[1])으로부터 오프셋 회로(OFST)에 흐르는 전류를 Iα, 2로 하는 경우, 이하의 식을 만족시킨다.
IC-ICM, 2=IMC[1, 1], 1+IMC[2, 1], 1+Iα, 2 (E15)
또한, 식(E1) 내지 식(E8) 및 식(E12) 내지 식(E15)에서, 전류(Iα, 0)와 전류(Iα, 2)의 차(차분 전류(ΔIα))는 이하에서 나타내는 식으로 나타낼 수 있다.
ΔIα=Iα, 2-Iα, 0=2k(VW[1, 1] V X [1]+VW[2, 1] V X [2]) (E16)
그래서 차분 전류(ΔIα)는 전위(VW[1, 1])와 전위(V X [1])의 곱과, 전위(VW[2, 1])와 전위(V X [2])의 곱을 합계한 결과에 대응하는 값이다.
그 후, 시각 T08부터 시각 T09까지 기간에 있어서, 배선(RW[1] 및 RW[2])의 전위는 접지 전위가 되고, 노드(NM[1, 1], NM[2, 1], NMref[1], 및 NMref[2])의 전위는 시각 T04부터 시각 T05까지 기간에서의 전위와 비슷해진다.
식(E9) 및 식(E16)으로 나타내어지는 바와 같이, 오프셋 회로(OFST)에 입력되는 차분 전류(ΔIα)는, 제 1 데이터(가중치)에 대응하는 전위(V X )와 제 2 데이터(입력 데이터)에 대응하는 전위(VW)의 곱을 합계한 결과에 대응하는 값이다. 그러므로 오프셋 회로(OFST)로 차분 전류(ΔIα)를 계측함으로써, 제 1 데이터와 제 2 데이터의 적화 연산의 결과가 얻어진다.
또한, 상술한 설명에서는 메모리 셀(MC[1, 1], MC[2, 1], MCref[1], 및 MCref[2])에 초점을 맞추었지만, 메모리 셀(MC 및 MCref)의 개수는 임의의 수로 할 수 있다. 메모리 셀(MC 및 MCref)의 행수 m을 임의의 수로 한 경우의 차분 전류(ΔIα)는 이하의 식으로 나타낼 수 있다.
ΔIα=2k Σi VW[ i , 1] V X [ i ] (E17)
또한, 메모리 셀(MC 및 MCref)의 열수 n을 늘리면, 병렬로 실행되는 적화 연산의 수를 늘릴 수 있다.
상술한 바와 같이, 반도체 장치(MAC)를 사용하여 제 1 데이터와 제 2 데이터의 적화 연산을 수행할 수 있다. 또한, 도 20의 메모리 셀(MC 및 MCref)의 구조를 사용함으로써, 트랜지스터의 개수를 줄여 적화 연산 회로를 형성할 수 있다. 그러므로 반도체 장치(MAC)의 회로 규모를 축소할 수 있다.
반도체 장치(MAC)를 신경망에서의 연산에 사용하는 경우, 메모리 셀(MC)의 행수 m을 하나의 뉴런에 공급되는 입력 데이터의 개수에 대응시키고, 메모리 셀(MC)의 열수 n을 뉴런의 개수에 대응시킬 수 있다.
또한, 반도체 장치(MAC)가 사용되는 신경망의 구조에 특별한 한정은 없다. 예를 들어 반도체 장치(MAC)는 합성곱 신경망(CNN), 순환 신경망(RNN), 오토인코더(autoencoder), 또는 볼츠만 머신(RBM(restricted Boltzmann machine)을 포함함) 등에 사용할 수도 있다.
상술한 바와 같이, 반도체 장치(MAC)를 사용하여 신경망의 적화 연산을 수행할 수 있다. 또한, 셀 어레이(CA)에 도 20에 도시된 메모리 셀(MC 및 MCref)을 사용함으로써, 연산 정밀도, 저소비전력화, 또는 회로 규모의 축소화가 향상된 집적 회로를 제공할 수 있다.
본 실시형태는 다른 실시형태들 중 임의의 것과 적절히 조합할 수 있다.
(실시형태 3)
본 실시형태에서는, 본 발명의 일 형태의 표시 시스템에 사용할 수 있는 표시 패널에 대하여, 도 23의 (A) 내지 (E), 도 24의 (A) 및 (B), 도 25, 도 26, 도 27, 도 28, 도 29의 (A) 내지 (C), 도 30의 (A) 내지 (D), 도 31의 (A) 내지 (F), 도 32의 (A) 및 (B), 도 33의 (A) 및 (B), 도 34의 (A) 및 (B), 그리고 도 35를 참조하여 설명한다.
<3-1. 화소의 구조예>
도 23의 (A) 내지 (E)를 참조하여 화소(120)의 구조예에 대하여 설명한다.
화소(120)는 화소(115)를 포함한다. 화소(115)는 각각 부화소로서 기능한다. 다른 색을 나타내는 화소(115)들로 화소(120)가 형성되므로, 표시부에서는 풀컬러 표시를 실현할 수 있다.
도 23의 (A) 및 (B)에 도시된 화소(120)는 각각 3개의 부화소를 포함한다. 도 23의 (A)에 도시된 화소(120)의 화소(115)들로 나타내어지는 색의 조합은 적색(R), 녹색(G), 및 청색(B)이다. 도 23의 (B)에 도시된 화소(120)의 화소(115)들로 나타내어지는 색의 조합은 시안(C), 마젠타(M), 및 황색(Y)이다.
도 23의 (C) 내지 (E)에 도시된 화소(120)는 각각 4개의 부화소를 포함한다. 도 23의 (C)에 도시된 화소(120)의 화소(115)들로 나타내어지는 색의 조합은 적색(R), 녹색(G), 청색(B), 및 백색(W)이다. 백색을 나타내는 부화소를 사용함으로써 표시 영역의 휘도를 높일 수 있다. 도 23의 (D)에 도시된 화소(120)의 화소(115)들로 나타내어지는 색의 조합은 적색(R), 녹색(G), 청색(B), 및 황색(Y)이다. 도 23의 (E)에 도시된 화소(120)의 화소(115)들로 나타내어지는 색의 조합은 시안(C), 마젠타(M), 황색(Y), 및 백색(W)이다.
하나의 화소로서 기능하는 부화소를 증가시켜, 적색, 녹색, 청색, 시안, 마젠타, 및 황색 등을 나타내는 부화소를 적절히 조합하면, 중간조의 재현성을 높일 수 있다. 따라서 표시 품질을 향상시킬 수 있다.
본 발명의 일 형태의 표시 장치는 다양한 규격의 색역(color gamut)을 재현할 수 있다. 예를 들어 본 발명의 일 형태의 표시 장치는, TV 방송에 사용되는, PAL(Phase Alternating Line) 또는 NTSC(National Television System Committee)의 규격; 퍼스널 컴퓨터, 디지털 카메라, 및 프린터 등의 전자 기기의 표시 장치에 널리 사용되는, sRGB(standard RGB) 또는 Adobe RGB의 규격; HDTV(high-definition television; Hi-Vision이라고도 함)에 사용되는 ITU-R BT.709(International Telecommunication Union Radiocommunication Sector Broadcasting Service (Television) 709)의 규격; 디지털 시네마 영사에 사용되는 DCI-P3(Digital Cinema Initiatives)의 규격; 및 UHDTV(ultra-high-definition television; Super Hi-Vision television이라고도 함)에 사용되는 ITU-R BT.2020 REC.2020(Recommendation 2020)의 규격 등의 색역을 재현할 수 있다.
1920Х1080의 매트릭스상으로 배치된 화소(120)를 사용하면, 표시 장치는 "풀 HD"("2K 해상도", "2K1K", 및 "2K" 등이라고도 함)의 풀컬러 화상을 표시할 수 있다. 또한, 예를 들어, 3840Х2160의 매트릭스상으로 배치된 화소(120)를 사용하면, 표시 장치는 "울트라 HD"("4K 해상도", "4K2K", 및 "4K" 등이라고도 함)의 풀컬러 화상을 표시할 수 있다. 또한, 예를 들어, 7680Х4320의 매트릭스상으로 배치된 화소(120)를 사용하면, 표시 장치는 "슈퍼 HD"("8K 해상도", "8K4K", 및 "8K" 등이라고도 함)의 풀컬러 화상을 표시할 수 있다. 더 많은 화소(120)를 사용하면, 표시 장치는 16K 또는 32K 해상도의 풀컬러 화상을 표시할 수 있다.
<3-2. 화소 회로의 구성예>
본 발명의 일 형태의 표시 장치에 포함되는 표시 소자의 예에는, 무기 EL 소자, 유기 EL 소자, 또는 LED 등의 발광 소자, 액정 소자, 전기 영동 소자, 및 MEMS(micro electro mechanical systems)를 사용한 표시 소자가 포함된다.
이하에서는 도 24의 (A)를 참조하여 발광 소자를 포함하는 화소 회로의 구성예에 대하여 설명한다. 또한, 도 24의 (B)를 참조하여 액정 소자를 포함하는 화소 회로의 구성예에 대하여 설명한다.
도 24의 (A)에 도시된 화소 회로(438)는 트랜지스터(446), 용량 소자(433), 트랜지스터(251), 및 트랜지스터(444)를 포함한다. 화소 회로(438)는 표시 소자(442)로서 기능할 수 있는 발광 소자(170)에 전기적으로 접속된다.
트랜지스터(446)의 소스 전극 및 드레인 전극 중 한쪽은 비디오 신호가 공급되는 신호선(SL_j)에 전기적으로 접속된다. 트랜지스터(446)의 게이트 전극은 선택 신호가 공급되는 주사선(GL_i)에 전기적으로 접속된다.
트랜지스터(446)는 노드(445)에 비디오 신호를 기록할지를 제어하는 기능을 가진다.
용량 소자(433)의 한 쌍의 전극 중 한쪽은 노드(445)에 전기적으로 접속되고, 용량 소자(433)의 한 쌍의 전극 중 다른 쪽은 노드(447)에 전기적으로 접속된다. 트랜지스터(446)의 소스 전극 및 드레인 전극 중 다른 쪽은 노드(445)에 전기적으로 접속된다.
용량 소자(433)는 노드(445)에 기록된 데이터를 저장하기 위한 저장 용량 소자(storage capacitor)로서 기능한다.
트랜지스터(251)의 소스 전극 및 드레인 전극 중 한쪽은 전위 공급선(VL_a)에 전기적으로 접속되고, 트랜지스터(251)의 소스 전극 및 드레인 전극 중 다른 쪽은 노드(447)에 전기적으로 접속된다. 트랜지스터(251)의 게이트 전극은 노드(445)에 전기적으로 접속된다.
트랜지스터(444)의 소스 전극 및 드레인 전극 중 한쪽은 전위 공급선(V0)에 전기적으로 접속되고, 트랜지스터(444)의 소스 전극 및 드레인 전극 중 다른 쪽은 노드(447)에 전기적으로 접속된다. 트랜지스터(444)의 게이트 전극은 주사선(GL_i)에 전기적으로 접속된다.
발광 소자(170)의 양극 및 음극 중 한쪽은 전위 공급선(VL_b)에 전기적으로 접속되고, 다른 쪽은 노드(447)에 전기적으로 접속된다.
전원 전위로서, 예를 들어 상대적으로 높은 전위 측의 전위 또는 상대적으로 낮은 전위 측의 전위를 사용할 수 있다. 높은 전위 측의 전원 전위를 고전원 전위(VDD라고도 함)라고 하고, 낮은 전위 측의 전원 전위를 저전원 전위(VSS라고도 함)라고 한다. 접지 전위는 고전원 전위 또는 저전원 전위로서 사용될 수 있다. 예를 들어, 접지 전위가 고전원 전위로서 사용되는 경우, 저전원 전위는 접지 전위보다 낮은 전위이고, 접지 전위가 저전원 전위로서 사용되는 경우, 고전원 전위는 접지 전위보다 높은 전위다.
예를 들어, 고전원 전위(VDD)가 전위 공급선(VL_a) 및 전위 공급선(VL_b) 중 한쪽에 공급되고, 저전원 전위(VSS)가 다른 쪽에 공급된다.
도 24의 (A)의 화소 회로(438)를 포함하는 표시 장치에서는, 주사선 구동 회로에 의하여 화소 회로(438)를 행마다 순차적으로 선택함으로써, 트랜지스터(446) 및 트랜지스터(444)가 온이 되어, 비디오 신호를 노드(445)에 기록한다.
트랜지스터(446) 및 트랜지스터(444)가 오프가 되면, 데이터가 노드(445)에 기록되어 있는 화소 회로(438)는 유지 상태가 된다. 또한, 트랜지스터(251)의 소스 전극과 드레인 전극 사이를 흐르는 전류량은 노드(445)에 기록된 데이터의 전위에 따라 제어된다. 발광 소자(170)는 흐르는 전류량에 따른 휘도로 발광한다. 이 동작을 행마다 순차적으로 수행함으로써, 화상을 표시할 수 있다.
도 24의 (B)의 화소 회로(438)는 트랜지스터(446) 및 용량 소자(433)를 포함한다. 화소 회로(438)는 표시 소자(442)로서 기능하는 액정 소자(180)에 전기적으로 접속된다.
액정 소자(180)의 한 쌍의 전극 중 한쪽의 전위는 화소 회로(438)의 사양에 따라 적절히 설정된다. 액정 소자(180)의 배향 상태는 노드(445)에 기록되는 데이터에 따른다. 공통 전위가 화소 회로(438)들의 각각에 포함되는 액정 소자(180)의 한 쌍의 전극 중 한쪽에 인가되어도 좋다. 화소 회로(438)에서의 액정 소자(180)의 한 쌍의 전극 중 한쪽에 인가되는 전위는 행마다 달라도 좋다.
i행 및 j열째의 화소 회로(438)에서, 트랜지스터(446)의 소스 전극 및 드레인 전극 중 한쪽은 신호선(SL_j)에 전기적으로 접속되고, 트랜지스터(446)의 소스 전극 및 드레인 전극 중 다른 쪽은 노드(445)에 전기적으로 접속된다. 트랜지스터(446)의 게이트 전극은 주사선(GL_i)에 전기적으로 접속된다. 트랜지스터(446)는 노드(445)에 비디오 신호를 기록할지를 제어하는 기능을 가진다.
용량 소자(433)의 한 쌍의 전극 중 한쪽은 특정의 전위가 공급되는 배선(이하, 용량선(CL)이라고 함)에 전기적으로 접속되고, 용량 소자(433)의 한 쌍의 전극 중 다른 쪽은 노드(445)에 전기적으로 접속된다. 액정 소자(180)의 한 쌍의 전극 중 다른 쪽은 노드(445)에 전기적으로 접속된다. 용량선(CL)의 전위는 화소 회로(438)의 사양에 따라 적절히 설정된다. 용량 소자(433)는 노드(445)에 기록된 데이터를 저장하기 위한 저장 용량 소자로서 기능한다.
도 24의 (B)의 화소 회로(438)를 포함하는 표시 장치에서는, 주사선 구동 회로(102) 및/또는 주사선 구동 회로(103)에 의하여 화소 회로(438)를 행마다 순차적으로 선택함으로써, 트랜지스터(446)가 온이 되어, 비디오 신호를 노드(445)에 기록한다.
트랜지스터(446)가 오프가 되면, 비디오 신호가 노드(445)에 기록되어 있는 화소 회로(438)는 유지 상태가 된다. 이 동작을 행마다 순차적으로 수행함으로써, 표시부에 화상을 표시할 수 있다.
<3-3. 표시 장치의 구조예 1>
다음으로 표시 장치의 구조예에 대하여 도 25, 도 26, 도 27, 및 도 28을 참조하여 설명한다.
도 25는 컬러 필터 방식이 적용되고 톱 이미션 구조를 가지는 발광 표시 장치의 단면도이다.
도 25에 도시된 표시 장치는 표시부(562) 및 주사선 구동 회로(564)를 포함한다.
표시부(562)에 있어서, 기판(111) 위에는 트랜지스터(251a), 트랜지스터(446a), 및 발광 소자(170) 등이 제공된다. 주사선 구동 회로(564)에 있어서, 기판(111) 위에는 트랜지스터(201a) 등이 제공된다.
트랜지스터(251a)는 제 1 게이트 전극으로서 기능하는 도전층(221), 제 1 게이트 절연층으로서 기능하는 절연층(211), 반도체층(231), 소스 전극 및 드레인 전극으로서 기능하는 도전층(222a) 및 도전층(222b), 제 2 게이트 전극으로서 기능하는 도전층(223), 및 제 2 게이트 절연층으로서 기능하는 절연층(225)을 포함한다. 반도체층(231)은 채널 형성 영역 및 저저항 영역을 포함한다. 채널 형성 영역은 절연층(225)을 개재하여 도전층(223)과 중첩된다. 저저항 영역은 도전층(222a)에 접속되는 영역 및 도전층(222b)에 접속되는 영역을 포함한다.
트랜지스터(251a)는 채널의 상하에 게이트 전극을 포함한다. 2개의 게이트 전극은 서로 전기적으로 접속되는 것이 바람직하다. 서로 전기적으로 접속된 2개의 게이트 전극을 가지는 트랜지스터는, 다른 트랜지스터보다 전계 효과 이동도가 높기 때문에, 다른 트랜지스터보다 온 상태 전류를 높일 수 있다. 그 결과, 고속 동작이 가능한 회로를 얻을 수 있다. 또한, 회로부가 차지하는 면적을 축소할 수 있다. 온 상태 전류가 높은 트랜지스터를 사용하면, 크기를 크게 하거나 해상도를 높임으로써 배선의 개수가 증가된 표시 장치에서도 배선의 신호 지연을 저감하고, 표시 불균일을 억제할 수 있다. 또한, 회로부가 차지하는 면적을 축소할 수 있으므로, 표시 장치의 베젤을 좁게 할 수 있다. 또한, 이러한 구조에 의하여, 신뢰성이 높은 트랜지스터를 형성할 수 있다.
도전층(223) 위에는 절연층(212) 및 절연층(213)이 제공되고, 그 위에 도전층(222a) 및 도전층(222b)이 제공된다. 트랜지스터(251a)에서는, 용이하게 도전층(221)을 도전층(222a 또는 222b)과 물리적으로 거리를 두게 할 수 있기 때문에, 도전층(221)과 도전층(222a 또는 222b) 사이의 기생 용량을 감소시킬 수 있다.
표시 장치의 트랜지스터의 구조에 특별한 한정은 없다. 예를 들어, 플레이너(planar)형 트랜지스터, 스태거형 트랜지스터, 또는 역 스태거형 트랜지스터를 사용하여도 좋다. 톱 게이트형 트랜지스터 또는 보텀 게이트형 트랜지스터를 사용하여도 좋다. 채널의 상하에 게이트 전극을 제공하여도 좋다.
트랜지스터(251a)는 반도체층(231)에 금속 산화물을 포함한다. 금속 산화물은 산화물 반도체로서 기능할 수 있다.
트랜지스터(446a 및 201a)는 각각 트랜지스터(251a)와 같은 구조를 가진다. 본 발명의 일 형태에 있어서, 이 트랜지스터들의 구조가 달라도 좋다. 구동 회로부에 포함되는 트랜지스터와 표시부(562)에 포함되는 트랜지스터는 같은 구조를 가져도 좋고 다른 구조를 가져도 좋다. 구동 회로부에 포함되는 트랜지스터들은 같은 구조를 가져도 좋고 2가지 이상의 구조의 조합이어도 좋다. 마찬가지로, 표시부(562)에 포함되는 트랜지스터들은 같은 구조를 가져도 좋고 2가지 이상의 구조의 조합이어도 좋다.
트랜지스터(446a) 및 발광 소자(170)는 절연층(215)을 개재하여 서로 중첩된다. 트랜지스터, 용량 소자, 및 배선 등을 발광 소자(170)의 발광 영역과 중첩되도록 제공함으로써, 표시부(562)의 개구율을 높일 수 있다.
발광 소자(170)는 화소 전극(171), EL층(172), 및 공통 전극(173)을 포함한다. 발광 소자(170)는 착색층(131) 측으로 빛을 방출한다.
화소 전극(171) 및 공통 전극(173) 중 한쪽은 양극으로서 기능하고, 다른 쪽은 음극으로서 기능한다. 화소 전극(171)과 공통 전극(173) 사이에 발광 소자(170)의 문턱 전압보다 높은 전압을 인가하면, 양극 측으로부터 EL층(172)에 정공이 주입되고, 음극 측으로부터 EL층(172)에 전자가 주입된다. 주입된 전자와 정공은 EL층(172)에서 재결합하고, EL층(172)에 포함되는 발광 물질이 빛을 방출한다.
화소 전극(171)은 트랜지스터(251a)의 도전층(222b)에 전기적으로 접속된다. 이들은 서로 직접 접속되어도 좋고, 다른 도전층을 통하여 접속되어도 좋다. 화소 전극으로서 기능하는 화소 전극(171)은 각 발광 소자(170)에 제공된다. 인접한 2개의 화소 전극(171)은 절연층(216)에 의하여 서로 전기적으로 절연된다.
EL층(172)은 발광 물질을 포함한다.
공통 전극으로서 기능하는 공통 전극(173)은 발광 소자(170)들에 의하여 공유된다. 공통 전극(173)에는 고정 전위가 공급된다.
발광 소자(170)와 착색층(131)은 접착층(174)을 개재하여 서로 중첩된다. 절연층(216)과 차광층(132)은 접착층(174)을 개재하여 서로 중첩된다.
발광 소자(170)는 마이크로캐비티 구조를 가져도 좋다. 컬러 필터(착색층(131))와 마이크로캐비티 구조의 조합에 의하여, 표시 장치로부터 색 순도가 높은 빛을 추출할 수 있다.
착색층(131)은 특정의 파장 범위의 빛을 투과시키는 유색층(colored layer)이다. 예를 들어, 적색, 녹색, 청색, 또는 황색의 파장 범위의 빛을 투과시키는 컬러 필터를 사용할 수 있다. 착색층(131)에 사용할 수 있는 재료의 예에는 금속 재료, 수지 재료, 및 안료 또는 염료를 포함하는 수지 재료가 포함된다.
또한, 본 발명의 일 형태는 컬러 필터 방식에 한정되지 않고, 개별 착색 방식(separate coloring method) 또는 퀀텀닷(quantum dot) 방식 등을 적용하여도 좋다.
차광층(132)은 인접한 착색층(131)들 사이에 제공된다. 차광층(132)은 인접한 발광 소자(170)로부터 방출되는 빛을 차단하여, 인접한 발광 소자(170)들 사이에서의 혼색을 방지한다. 여기서, 착색층(131)을 그 단부가 차광층(132)과 중첩되도록 제공함으로써, 광 누설을 억제할 수 있다. 차광층(132)에는 발광 소자(170)로부터의 빛을 차단하는 재료를 사용할 수 있고, 예를 들어 금속 재료, 또는 안료 또는 염료를 포함하는 수지 재료를 사용하여 블랙 매트릭스를 형성할 수 있다. 또한, 주사선 구동 회로(564) 등, 표시부(562) 이외의 영역에 차광층(132)을 제공하면, 도파광(guided light) 등의 원하지 않은 누설을 억제할 수 있어 바람직하다.
기판(111)과 기판(113)은 접착층(174)에 의하여 서로 접착된다.
도전층(565)은 도전층(255) 및 커넥터(242)를 통하여 FPC(162)에 전기적으로 접속된다. 도전층(565)은 트랜지스터에 포함되는 도전층과 같은 재료 및 같은 제작 단계를 사용하여 형성되는 것이 바람직하다. 본 실시형태에서 설명되는 일례에서는, 도전층(565)이 소스 전극 및 드레인 전극으로서 기능하는 도전층과 같은 재료 및 같은 제작 단계를 사용하여 형성된다.
커넥터(242)로서는, 다양한 이방성 도전 필름(ACF: anisotropic conductive film) 및 이방성 도전 페이스트(ACP: anisotropic conductive paste) 등 중 어느 것을 사용할 수 있다.
도 26은 개별 착색 방식이 적용되고 보텀 이미션 구조를 가지는 발광 표시 장치의 단면도이다.
도 26에 도시된 표시 장치는 표시부(562) 및 주사선 구동 회로(564)를 포함한다.
표시부(562)에 있어서, 기판(111) 위에는 트랜지스터(251b) 및 발광 소자(170) 등이 제공된다. 주사선 구동 회로(564)에 있어서, 기판(111) 위에는 트랜지스터(201b) 등이 제공된다.
트랜지스터(251b)는 게이트 전극으로서 기능하는 도전층(221), 게이트 절연층으로서 기능하는 절연층(211), 반도체층(231), 그리고 소스 전극 및 드레인 전극으로서 기능하는 도전층(222a) 및 도전층(222b)을 포함한다. 절연층(216)은 하지막으로서 기능한다.
트랜지스터(251b)는 반도체층(231)에 저온 폴리실리콘(LTP: low-temperature polysilicon)을 포함한다.
발광 소자(170)는 화소 전극(171), EL층(172), 및 공통 전극(173)을 포함한다. 발광 소자(170)는 기판(111) 측으로 빛을 방출한다. 화소 전극(171)은 절연층(215)에 형성된 개구를 통하여 트랜지스터(251b)의 도전층(222b)에 전기적으로 접속된다. EL층(172)은 발광 소자(170)마다 분리되어 있다. 공통 전극(173)은 발광 소자(170)들에 의하여 공유된다.
발광 소자(170)는 절연층(175)에 의하여 밀봉된다. 절연층(175)은, 물 등의 불순물이 발광 소자(170)로 확산되는 것을 방지하는 보호층으로서 기능한다.
기판(111)과 기판(113)은 접착층(174)에 의하여 서로 접착된다.
도전층(565)은 도전층(255) 및 커넥터(242)를 통하여 FPC(162)에 전기적으로 접속된다.
도 27은 횡전계 방식이 적용된 투과형 액정 표시 장치의 단면도이다.
도 27에 도시된 표시 장치는 표시부(562) 및 주사선 구동 회로(564)를 포함한다.
표시부(562)에 있어서, 기판(111) 위에는 트랜지스터(446c) 및 액정 소자(180) 등이 제공된다. 주사선 구동 회로(564)에 있어서, 기판(111) 위에는 트랜지스터(201c) 등이 제공된다.
트랜지스터(446c)는 게이트 전극으로서 기능하는 도전층(221), 게이트 절연층으로서 기능하는 절연층(211), 반도체층(231), 불순물 반도체층(232), 그리고 소스 전극 및 드레인 전극으로서 기능하는 도전층(222a) 및 도전층(222b)을 포함한다. 트랜지스터(446c)는 절연층(212)으로 덮인다.
트랜지스터(446c)는 반도체층(231)에 비정질 실리콘을 포함한다.
액정 소자(180)는 FFS(fringe field switching) 모드가 적용된 액정 소자이다. 액정 소자(180)는 화소 전극(181), 공통 전극(182), 및 액정층(183)을 포함한다. 화소 전극(181)과 공통 전극(182) 사이에 생기는 전계에 의하여 액정층(183)의 배향을 제어할 수 있다. 액정층(183)은 배향막(133a)과 배향막(133b) 사이에 위치한다. 화소 전극(181)은 절연층(215)에 형성된 개구를 통하여 트랜지스터(446c)의 도전층(222b)에 전기적으로 접속된다. 공통 전극(182)은 빗살 형상을 가지는 상면 형상(평면 형상이라고도 함) 또는 슬릿이 제공된 상면 형상을 가져도 좋다. 공통 전극(182)에는 하나 이상의 개구를 제공할 수 있다.
화소 전극(181)과 공통 전극(182) 사이에는 절연층(220)이 제공된다. 화소 전극(181)은 절연층(220)을 개재하여 공통 전극(182)과 중첩되는 부분을 포함한다. 또한, 화소 전극(181)과 착색층(131)이 서로 중첩되는 영역 중 일부에서는, 화소 전극(181) 상방에 공통 전극(182)이 배치되지 않는다.
배향막은 액정층(183)과 접하여 제공되는 것이 바람직하다. 배향막은 액정층(183)의 배향을 제어할 수 있다.
백라이트 유닛(552)으로부터의 빛은 기판(111), 화소 전극(181), 공통 전극(182), 액정층(183), 착색층(131), 및 기판(113)을 통하여 표시 장치의 외부로 방출된다. 백라이트 유닛(552)으로부터의 빛이 투과하는 이들 층의 재료로서, 가시광을 투과시키는 재료를 사용한다.
착색층(131) 또는 차광층(132)과, 액정층(183) 사이에는 오버코트(121)를 제공하는 것이 바람직하다. 오버코트(121)는, 착색층(131) 및 차광층(132) 등에 포함되는 불순물이 액정층(183)으로 확산되는 것을 저감할 수 있다.
기판(111)과 기판(113)은 접착층(141)에 의하여 서로 접착된다. 기판(111), 기판(113), 및 접착층(141)으로 둘러싸인 영역에 액정층(183)이 밀봉된다.
편광판(125a)과 편광판(125b)은 표시 장치의 표시부(562)가 그들 사이에 위치하도록 제공된다. 편광판(125a)의 외측에 제공된 백라이트 유닛(552)으로부터의 빛은 편광판(125a)을 통하여 표시 장치에 입사한다. 이 경우, 화소 전극(181)과 공통 전극(182) 사이에 공급되는 전압에 의하여 액정층(183)의 배향을 제어함으로써 빛의 광학 변조를 제어할 수 있다. 바꿔 말하면, 편광판(125b)을 통하여 방출되는 빛의 강도를 제어할 수 있다. 또한, 착색층(131)은 입사광으로부터 특정의 파장 범위 외의 파장의 빛을 흡수한다. 그 결과, 사출되는 빛은 예를 들어, 적색, 청색, 또는 녹색을 나타내는 빛이다.
도전층(565)은 도전층(255) 및 커넥터(242)를 통하여 FPC(162)에 전기적으로 접속된다.
도 28은 종전계 방식이 적용된 투과형 액정 표시 장치의 단면도이다.
도 28에 도시된 표시 장치는 표시부(562) 및 주사선 구동 회로(564)를 포함한다.
표시부(562)에 있어서, 기판(111) 위에는 트랜지스터(446d) 및 액정 소자(180) 등이 제공된다. 주사선 구동 회로(564)에 있어서, 기판(111) 위에는 트랜지스터(201d) 등이 제공된다. 도 28에 도시된 표시 장치에서는 착색층(131)이 기판(111) 측에 제공된다. 이러한 식으로 기판(113) 측의 구조를 간략화시킬 수 있다
트랜지스터(446d)는 게이트 전극으로서 기능하는 도전층(221), 게이트 절연층으로서 기능하는 절연층(211), 반도체층(231), 불순물 반도체층(232), 그리고 소스 전극 및 드레인 전극으로서 기능하는 도전층(222a) 및 도전층(222b)을 포함한다. 트랜지스터(446d)는 절연층(217 및 218)으로 덮인다.
트랜지스터(446d)는 반도체층(231)에 금속 산화물을 포함한다.
액정 소자(180)는 화소 전극(181), 공통 전극(182), 및 액정층(183)을 포함한다. 액정층(183)은 화소 전극(181)과 공통 전극(182) 사이에 위치한다. 배향막(133a) 및 배향막(133b)은 각각 화소 전극(181) 및 공통 전극(182)과 접한다. 화소 전극(181)은 절연층(215)에 형성된 개구를 통하여 트랜지스터(446d)의 도전층(222b)에 전기적으로 접속된다.
백라이트 유닛(552)으로부터의 빛은 기판(111), 착색층(131), 화소 전극(181), 액정층(183), 공통 전극(182), 및 기판(113)을 통하여 표시 장치의 외부로 방출된다. 백라이트 유닛(552)으로부터의 빛이 투과하는 이들 층의 재료로서, 가시광을 투과시키는 재료를 사용한다.
차광층(132)과 공통 전극(182) 사이에는 오버코트(121)가 제공된다.
기판(111)과 기판(113)은 접착층(141)에 의하여 서로 접착된다. 기판(111), 기판(113), 및 접착층(141)으로 둘러싸인 영역에 액정층(183)이 밀봉된다.
편광판(125a)과 편광판(125b)은 표시 장치의 표시부(562)가 그들 사이에 위치하도록 제공된다.
도전층(565)은 도전층(255) 및 커넥터(242)를 통하여 FPC(162)에 전기적으로 접속된다.
<3-4. 트랜지스터의 구조예>
도 29의 (A) 내지 (C), 도 30의 (A) 내지 (D), 및 도 31의 (A) 내지 (F)를 참조하여, 도 25 내지 도 28에 도시된 구조와는 다른 구조를 가지는 트랜지스터의 구조예에 대하여 설명한다.
도 29의 (A) 내지 (C) 및 도 30의 (A) 내지 (D)는 반도체층(432)에 금속 산화물을 각각 포함하는 트랜지스터를 도시한 것이다. 반도체층(432)에 금속 산화물이 포함되기 때문에, 영상에 변화가 없을 때 또는 변화가 일정 수준 이하일 때, 비디오 신호의 갱신의 빈도를 극히 낮게 할 수 있어, 소비전력 저감으로 이어진다.
트랜지스터들은 각각 절연 표면(411) 위에 제공된다. 트랜지스터들은 각각 게이트 전극으로서 기능하는 도전층(431), 게이트 절연층으로서 기능하는 절연층(434), 반도체층(432), 소스 전극 및 드레인 전극으로서 기능하는 한 쌍의 도전층(433a 및 433b)을 포함한다. 도전층(431)과 중첩되는 반도체층(432)의 영역이 채널 형성 영역으로서 기능한다. 도전층(433a 및 433b)은 각각 반도체층(432)과 접한다.
도 29의 (A)에 도시된 트랜지스터는, 반도체층(432)의 채널 형성 영역 위에 절연층(484)을 포함한다. 절연층(484)은 도전층(433a 및 433b)을 에칭할 때의 에칭 스토퍼로서 기능한다.
도 29의 (B)에 도시된 트랜지스터는 절연층(484)이 반도체층(432)을 덮어 절연층(434) 위로 연장되는 구조를 가진다. 이 구조에 있어서, 도전층(433a 및 433b)은 절연층(484)에 형성된 개구를 통하여 반도체층(432)에 접속된다.
도 29의 (C)에 도시된 트랜지스터는 절연층(485) 및 도전층(486)을 포함한다. 절연층(485)은 반도체층(432), 도전층(433a), 및 도전층(433b)을 덮어 제공된다. 도전층(486)은 절연층(485) 위에 제공되며, 반도체층(432)과 중첩된다.
도전층(486)은 반도체층(432)을 사이에 두고 도전층(431)과 대향하도록 위치한다. 도전층(431)이 제 1 게이트 전극으로서 사용되는 경우, 도전층(486)은 제 2 게이트 전극으로서 기능할 수 있다. 도전층(431) 및 도전층(486)에 같은 전위를 공급함으로써 트랜지스터의 온 상태 전류를 높일 수 있다. 도전층(431 및 486) 중 한쪽에는 문턱 전압을 제어하기 위한 전위를 공급하고 다른 쪽에는 구동하기 위한 전위를 공급함으로써, 트랜지스터의 문턱 전압을 제어할 수 있다.
도 30의 (A)는 트랜지스터(200a)의 채널 길이 방향의 단면도이고, 도 30의 (B)는 트랜지스터(200a)의 채널 폭 방향의 단면도이다.
트랜지스터(200a)는 도 28에 도시된 트랜지스터(201d)의 변형예이다.
트랜지스터(200a)는 반도체층(432)의 구조가 트랜지스터(201d)와 다르다.
트랜지스터(200a)의 반도체층(432)은 절연층(434) 위의 반도체층(432_1) 및 반도체층(432_1) 위의 반도체층(432_2)을 포함한다.
반도체층(432_1)과 반도체층(432_2)은 같은 원소를 포함하는 것이 바람직하다. 반도체층(432_1) 및 반도체층(432_2)은 각각 In, M (M은 Ga, Al, Y, 또는 Sn), 및 Zn을 포함하는 것이 바람직하다.
반도체층(432_1) 및 반도체층(432_2)은 각각 In의 원자수비가 M의 원자수비보다 큰 영역을 포함하는 것이 바람직하다. 예를 들어, 반도체층(432_1) 및 반도체층(432_2)의 각각에서의 In 대 M 대 Zn의 원자수비를 In:M:Zn=4:2:3 또는 그 근방으로 하는 것이 바람직하다. "근방"이라는 용어는, In이 4인 경우에, M이 1.5 이상 2.5 이하이고, Zn이 2 이상 4 이하인 것을 포함한다. 또는, 반도체층(432_1) 및 반도체층(432_2)의 각각에서의 In 대 M 대 Zn의 원자수비를 In:M:Zn=5:1:6 또는 그 근방으로 하는 것이 바람직하다. 반도체층(432_1)과 반도체층(432_2)의 조성이 실질적으로 같은 경우, 이들은 같은 스퍼터링 타깃을 사용하여 형성할 수 있기 때문에, 제작 비용을 삭감할 수 있다. 같은 스퍼터링 타깃을 사용하기 때문에, 반도체층(432_1)과 반도체층(432_2)을 같은 진공 체임버 내에서 연속적으로 형성할 수 있다. 이에 의하여, 반도체층(432_1)과 반도체층(432_2)의 계면에 불순물이 들어가는 것을 억제할 수 있다.
반도체층(432_1)은 반도체층(432_2)보다 결정성이 낮은 영역을 가져도 좋다. 또한, 반도체층(432_1) 및 반도체층(432_2)의 각각의 결정성은 XRD(X-ray diffraction)에 의한 분석, 또는 TEM(transmission electron microscope)을 사용한 분석에 의하여 판단할 수 있다.
반도체층(432_1)의 결정성이 낮은 영역이 과잉 산소의 확산 경로로서 기능하여, 반도체층(432_1)보다 결정성이 높은 반도체층(432_2)으로 과잉 산소를 확산시킬 수 있다. 상술한 바와 같이, 결정 구조가 다른 반도체층을 포함한 다층 구조를 적용하고, 결정성이 낮은 영역을 과잉 산소의 확산 경로로서 사용하면, 신뢰성이 높은 트랜지스터로 할 수 있다.
반도체층(432_1)보다 결정성이 높은 영역을 가지는 반도체층(432_2)에 의하여, 반도체층(432)에 불순물이 들어가는 것을 방지할 수 있다. 특히, 반도체층(432_2)의 결정성을 높임으로써, 도전층(433a 및 433b)의 가공 시의 대미지를 줄일 수 있다. 반도체층(432)의 표면, 즉 반도체층(432_2)의 표면은 도전층(433a 및 433b)의 가공 시의 에천트 또는 에칭 가스에 노출된다. 그러나, 반도체층(432_2)이 결정성이 높은 영역을 가지는 경우, 반도체층(432_2)은 반도체층(432_1)보다 에칭 내성이 높다. 따라서, 반도체층(432_2)은 에칭 스토퍼로서 기능한다.
반도체층(432_1)이 반도체층(432_2)보다 결정성이 낮은 영역을 가지면, 반도체층(432_1)의 캐리어 밀도가 높아지는 경우가 있다.
반도체층(432_1)의 캐리어 밀도가 높아지면, 반도체층(432_1)의 전도대에 대하여 페르미 준위가 상대적으로 높아지는 경우가 있다. 이에 의하여 반도체층(432_1)의 전도대 하단이 낮아져, 반도체층(432_1)의 전도대 하단과, 게이트 절연층(여기서는 절연층(434))에 형성될 수 있는 트랩 준위의 에너지 차이가 커지는 경우가 있다. 이 에너지 차이가 커짐으로써, 게이트 절연층에서의 전하의 트랩이 저감되고 트랜지스터의 문턱 전압의 변동이 저감될 수 있는 경우가 있다. 또한, 반도체층(432_1)의 캐리어 밀도가 높아지면, 반도체층(432)의 전계 효과 이동도를 높일 수 있다.
이 예에서, 트랜지스터(200a)의 반도체층(432)은 2층을 포함한 다층 구조를 가지지만, 구조는 이에 한정되지 않고, 반도체층(432)은 3층 이상의 층을 포함한 다층 구조를 가져도 좋다.
도전층(433a) 및 도전층(433b) 위에 제공된 절연층(436)의 구조에 대하여 설명한다.
트랜지스터(200a)의 절연층(436)은 절연층(436a) 및 절연층(436a) 위의 절연층(436b)을 포함한다. 절연층(436a)은 반도체층(432)에 산소를 공급하는 기능과, 불순물(대표적으로는, 물 및 수소 등)이 반도체층(432)에 들어가는 것을 방지하는 기능을 가진다. 절연층(436a)으로서는, 산화 알루미늄막, 산화질화 알루미늄막, 또는 질화산화 알루미늄막을 사용할 수 있다. 특히, 절연층(436a)은 반응성 스퍼터링법에 의하여 형성되는 산화 알루미늄막인 것이 바람직하다. 반응성 스퍼터링법에 의하여 산화 알루미늄을 형성하는 방법의 예로서는, 다음 방법을 들 수 있다.
먼저 스퍼터링 체임버 내에 불활성 가스(대표적으로는 Ar 가스)와 산소 가스의 혼합 가스를 도입한다. 이어서, 스퍼터링 체임버에 제공된 알루미늄 타깃에 전압을 인가함으로써, 산화 알루미늄막을 퇴적할 수 있다. 알루미늄 타깃에 전압을 인가하기 위하여 사용되는 전력은, DC 전원, AC 전원, 또는 RF 전원으로부터 공급된다. DC 전원을 사용하면 생산성이 향상되므로 특히 바람직하다.
절연층(436b)은 불순물(대표적으로는 물 및 수소 등)이 들어가는 것을 방지하는 기능을 가진다. 절연층(436b)으로서는, 질화 실리콘막, 질화산화 실리콘막, 또는 산화질화 실리콘막을 사용할 수 있다. 특히, 절연층(436b)으로서는 PECVD법에 의하여 형성되는 질화 실리콘막을 사용하는 것이 바람직하다. PECVD법에 의하여 형성되는 질화 실리콘막은 높은 막 밀도를 얻기 쉽기 때문에 바람직하다. 또한, PECVD법에 의하여 형성되는 질화 실리콘막의 수소 농도는 높은 경우가 있다.
트랜지스터(200a)에서는 절연층(436b) 아래에 절연층(436a)이 제공되기 때문에, 절연층(436b)의 수소가 반도체층(432) 측으로 확산되지 않거나 또는 확산되기 어렵다.
트랜지스터(200a)는 싱글 게이트 트랜지스터이다. 싱글 게이트 트랜지스터를 사용함으로써, 마스크의 개수를 줄일 수 있어 생산성이 높아진다.
도 30의 (C)는 트랜지스터(200b)의 채널 길이 방향의 단면도이고, 도 30의 (D)는 트랜지스터(200b)의 채널 폭 방향의 단면도이다.
트랜지스터(200b)는 도 29의 (B)에 도시된 트랜지스터의 변형예이다.
트랜지스터(200b)는 반도체층(432) 및 절연층(484)의 구조가 도 29의 (B)에 도시된 트랜지스터와 다르다. 구체적으로 트랜지스터(200b)는 2층 구조의 반도체층(432)을 포함하며, 절연층(484) 대신에 절연층(484a)을 포함한다. 트랜지스터(200b)는 절연층(436b) 및 도전층(486)을 더 포함한다.
절연층(484a)은 절연층(436a)과 비슷한 기능을 가진다.
절연층(434, 484a, 및 436b)을 통하는 개구(453)가 제공된다. 도전층(486)은 개구(453)에서 도전층(431)에 전기적으로 접속된다.
트랜지스터(200a 또는 200b)의 구조는 큰 설비 투자 없이 기존의 생산 라인을 사용하여 형성될 수 있다. 예를 들어, 수소화 비정질 실리콘의 제작 공장을 산화물 반도체의 제작 공장으로 평이하게 대체할 수 있다.
도 31의 (A) 내지 (F)는 반도체층(432)에 실리콘을 각각 포함하는 트랜지스터를 도시한 것이다.
트랜지스터들은 각각 절연 표면(411) 위에 제공된다. 트랜지스터들은 각각 게이트 전극으로서 기능하는 도전층(431), 게이트 절연층으로서 기능하는 절연층(434), 반도체층(432) 및 반도체층(432p) 중 한쪽 또는 양쪽, 소스 전극 및 드레인 전극으로서 기능하는 한 쌍의 도전층(433a 및 433b), 및 불순물 반도체층(435)을 포함한다. 도전층(431)과 중첩되는 반도체층의 영역이 채널 형성 영역으로서 기능한다. 도전층(433a 또는 433b)은 반도체층과 접한다.
도 31의 (A)에 도시된 트랜지스터는 채널 에치 보텀 게이트형 트랜지스터이다. 도전층(433a) 또는 도전층(433b)과 반도체층(432) 사이에 불순물 반도체층(435)이 제공된다.
도 31의 (A)에 도시된 트랜지스터는 반도체층(432)과 불순물 반도체층(435) 사이에 반도체층(437)을 포함한다.
반도체층(437)은 반도체층(432)과 비슷한 반도체막을 사용하여 형성되어도 좋다. 반도체층(437)은, 불순물 반도체층(435)을 에칭할 때 반도체층(432)이 제거되는 것을 방지하는 에칭 스토퍼로서 기능할 수 있다. 도 31의 (A)에는 반도체층(437)이 오른쪽 부분과 왼쪽 부분으로 분리된 예를 나타내었지만, 반도체층(437)의 일부가 반도체층(432)의 채널 형성 영역을 덮어도 좋다.
반도체층(437)은 불순물 반도체층(435)보다 낮은 농도로 불순물을 포함하여도 좋다. 이 경우, 반도체층(437)은 LDD(lightly doped drain) 영역으로서 기능할 수 있기 때문에, 트랜지스터가 구동할 때 일어나는 핫 캐리어 열화를 억제할 수 있다.
도 31의 (B)에 도시된 트랜지스터는, 반도체층(432)의 채널 형성 영역 위에 절연층(484)을 포함한다. 절연층(484)은 불순물 반도체층(435)을 에칭할 때의 에칭 스토퍼로서 기능한다.
도 31의 (C)에 도시된 트랜지스터는 반도체층(432) 대신에 반도체층(432p)을 포함한다. 반도체층(432p)은 결정성이 높은 반도체막을 포함한다. 예를 들어, 반도체층(432p)은 다결정 반도체 또는 단결정 반도체를 포함한다. 이러한 구조에 의하여 전계 효과 이동도가 높은 트랜지스터를 형성할 수 있다.
도 31의 (D)에 도시된 트랜지스터는 반도체층(432)의 채널 형성 영역에 반도체층(432p)을 포함한다. 예를 들어, 도 31의 (D)에 도시된 트랜지스터는, 반도체층(432)이 되는 반도체막에 레이저 광 등을 조사하여 이 반도체막을 국소적으로 결정화시킴으로써 형성될 수 있다. 이렇게 함으로써, 전계 효과 이동도가 높은 트랜지스터를 얻을 수 있다.
도 31의 (E)에 도시된 트랜지스터는 도 31의 (A)에 도시된 반도체층(432)의 채널 형성 영역에 결정성을 가진 반도체층(432p)을 포함한다.
도 31의 (F)에 도시된 트랜지스터는 도 31의 (B)에 도시된 반도체층(432)의 채널 형성 영역에 결정성을 가진 반도체층(432p)을 포함한다.
[반도체층]
본 발명의 일 형태에 개시되는 트랜지스터에 사용되는 반도체 재료의 결정성에 특별한 한정은 없고, 비정질 반도체 또는 결정성을 가지는 반도체(미결정 반도체, 다결정 반도체, 단결정 반도체, 또는 부분적으로 결정 영역을 포함하는 반도체)를 사용하여도 좋다. 결정성을 가지는 반도체를 사용하면 트랜지스터의 특성의 저하를 억제할 수 있기 때문에 바람직하다.
트랜지스터에 사용되는 반도체 재료로서는, 에너지 갭이 2eV 이상, 바람직하게는 2.5eV 이상, 더 바람직하게는 3eV 이상인 금속 산화물을 사용할 수 있다. 대표적인 일례에는 인듐을 포함한 금속 산화물이 있고, 예를 들어 후술하는 CAC-OS 등을 사용할 수 있다.
실리콘보다 밴드 갭이 넓고 캐리어 밀도가 낮은 금속 산화물을 사용한 트랜지스터는 오프 상태 전류가 낮기 때문에, 트랜지스터에 직렬로 접속된 용량 소자에 저장된 전하를 장시간 유지할 수 있다.
반도체층은 예를 들어 인듐, 아연, 및 M(알루미늄, 타이타늄, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 세륨, 주석, 네오디뮴, 또는 하프늄 등의 금속)을 포함하는 In-M-Zn계 산화물로 나타내어지는 막으로 할 수 있다.
반도체층에 포함되는 금속 산화물이 In-M-Zn계 산화물을 포함하는 경우, In-M-Zn 산화물의 막을 형성하기 위하여 사용되는 스퍼터링 타깃의 금속 원소의 원자수비는 In≥M 및 Zn≥M을 만족시키는 것이 바람직하다. 이러한 스퍼터링 타깃의 금속 원소의 원자수비는 예를 들어 In:M:Zn=1:1:1, In:M:Zn=1:1:1.2, In:M:Zn=3:1:2, In:M:Zn=4:2:3, In:M:Zn=4:2:4.1, In:M:Zn=5:1:6, In:M:Zn=5:1:7, 또는 In:M:Zn=5:1:8인 것이 바람직하다. 또한, 형성된 산화물 반도체층의 금속 원소의 원자수비는 상술한 스퍼터링 타깃의 금속 원소의 원자수비로부터 ±40%의 범위 내에서 변동된다.
반도체층에 사용되는 것이 바람직한 금속 산화물의 자세한 사항에 대해서는 실시형태 4를 참조하기 바란다.
트랜지스터에 사용하는 반도체 재료로서는 예를 들어 실리콘을 사용할 수 있다. 특히, 비정질 실리콘을 사용하는 것이 바람직하다. 비정질 실리콘을 사용함으로써, 대형 기판 위에 높은 수율로 트랜지스터를 형성할 수 있어 양산성을 향상시킬 수 있다.
또는, 미결정 실리콘, 다결정 실리콘, 또는 단결정 실리콘 등의 결정성을 가지는 실리콘을 사용할 수 있다. 특히, 다결정 실리콘은 단결정 실리콘보다 낮은 온도로 형성될 수 있으며, 비정질 실리콘보다 높은 전계 효과 이동도와 신뢰성을 가진다.
<3-5. 표시 장치의 구조예 2>
다음으로 도 32의 (A) 및 (B), 도 33의 (A) 및 (B), 그리고 도 34의 (A) 및 (B)를 참조하여 도 13의 (A)에 도시된 표시 패널(DP)의 구조예에 대하여 설명하다. 도 35는 2개의 중첩된 표시 패널을 포함하는 표시 장치의 단면도이다.
도 32의 (A)는 표시 패널(370)의 상면도이다.
도 32의 (A)에 도시된 표시 패널(370)은 화소부(71), 가시광을 투과시키는 영역(72), 및 구동 회로부(78)를 포함한다. 도 32의 (A)에 도시된 예에서는, 가시광을 투과시키는 영역(72)이 화소부(71)와 인접하고, 화소부(71)의 2변을 따라 제공되어 있다.
도 32의 (B)는 개별 착색 방식이 적용되고 톱 이미션 구조를 가지는 표시 패널(370A)의 단면도이다. 도 32의 (B)는 도 32의 (A)의 일점쇄선 A1-A2 및 일점쇄선 A3-A4를 따른 단면도에 상당한다.
표시 패널(370A)은 기판(361), 접착층(363), 절연층(365), 절연층(367), 복수의 트랜지스터, 용량 소자(305), 도전층(307), 절연층(312), 절연층(313), 절연층(314), 절연층(315), 발광 소자(304), 도전층(355), 스페이서(316), 접착층(317), 기판(371), 접착층(373), 절연층(375), 및 절연층(377)을 포함한다.
가시광을 투과시키는 영역(72)에 포함되는 층들은 가시광을 투과시킨다. 도 32의 (B)는, 가시광을 투과시키는 영역(72)이 기판(361), 접착층(363), 절연층(365), 절연층(367), 게이트 절연층(311), 절연층(312), 절연층(313), 절연층(314), 접착층(317), 절연층(377), 절연층(375), 접착층(373), 및 기판(371)을 포함하는 예를 도시한 것이다. 이 적층 구조에서는, 각 계면의 굴절률의 차이가 최소화되도록 층들의 재료를 선택하는 것이 바람직하다. 서로 접하는 2개의 층의 굴절률의 차이가 작아지면, 2개의 표시 패널 사이의 이음매가 사용자에 의하여 인식되기 어려워진다.
도 33의 (A)에 도시된 표시 패널(370B) 및 도 33의 (B)에 도시된 표시 패널(370C)의 각각에서와 마찬가지로, 가시광을 투과시키는 영역(72)에 포함되는 절연층의 개수를 화소부(71)에 포함되는 절연층의 개수보다 줄이는 것이 바람직하다.
표시 패널(370B)은, 가시광을 투과시키는 영역(72)이 절연층(313) 및 절연층(314)을 포함하지 않는다는 점에서 표시 패널(370A)과 다르다.
표시 패널(370C)은, 가시광을 투과시키는 영역(72)이 절연층(367), 게이트 절연층(311), 절연층(312), 절연층(313), 절연층(314), 및 절연층(377)을 포함하지 않는다는 점에서 표시 패널(370A)과 다르다.
가시광을 투과시키는 영역(72)에 포함되는 절연층의 개수를 줄임으로써, 굴절률의 차이가 큰 계면의 개수를 줄일 수 있다. 그래서 가시광을 투과시키는 영역(72)에서의 외광의 반사를 억제할 수 있다. 이 경우, 가시광을 투과시키는 영역(72)의 가시광 투과율을 높일 수 있다. 그러므로 아래쪽의 표시 패널 상의 표시에 있어서, 가시광을 투과시키는 영역(72)을 통하여 보이는 부분과 상기 영역을 통하지 않고 보이는 부분 사이의 휘도(밝기)의 차이를 작게 할 수 있다. 따라서, 표시 장치의 표시 불균일 또는 휘도 불균일을 억제할 수 있다.
표시 패널(370A, 370B, 및 370C)의 구조는 가시광을 투과시키는 영역(72) 이외는 같다.
구동 회로부(78)는 트랜지스터(301)를 포함한다. 화소부(71)는 트랜지스터(302) 및 트랜지스터(303)를 포함한다.
각 트랜지스터는 게이트, 게이트 절연층(311), 반도체층, 백 게이트, 소스, 및 드레인을 포함한다. 게이트(아래쪽 게이트)와 반도체층은 게이트 절연층(311)을 개재하여 서로 중첩된다. 게이트 절연층(311)의 일부는 용량 소자(305)의 유전체로서 기능한다. 트랜지스터(302)의 소스 또는 드레인으로서 기능하는 도전층은 용량 소자(305)의 한쪽 전극으로서 기능한다. 백 게이트(위쪽 게이트)와 반도체층은 절연층(312) 및 절연층(313)을 개재하여 서로 중첩된다.
구동 회로부(78)와 화소부(71) 사이에서 트랜지스터의 구조가 달라도 좋다. 구동 회로부(78) 및 화소부(71)는 각각 복수 종류의 트랜지스터를 포함하여도 좋다.
트랜지스터(301, 302, 및 303)는 각각 2개의 게이트, 게이트 절연층(311), 반도체층, 소스, 및 드레인을 포함한다. 2개의 게이트는 서로 전기적으로 접속되는 것이 바람직하다.
용량 소자(305)는 한 쌍의 전극과 그 사이의 유전체를 포함한다. 용량 소자(305)는 트랜지스터의 게이트(아래쪽 게이트)와 같은 재료 및 같은 단계를 사용하여 형성된 도전층과, 트랜지스터의 소스 및 드레인과 같은 재료 및 같은 단계를 사용하여 형성된 도전층을 포함한다.
절연층(312, 313, 및 314) 중 적어도 하나에는 물 및 수소 등의 불순물이 쉽게 확산되지 않는 재료를 사용하는 것이 바람직하다. 외부로부터 트랜지스터로 불순물이 확산되는 것을 효과적으로 억제할 수 있어, 표시 패널의 신뢰성이 향상된다. 절연층(314)은 평탄화층으로서 기능한다. 도 32의 (B)에 도시된 예에서, 절연층(314)은 유기 재료를 사용하여 형성되고, 표시 패널의 영역 전체에 걸쳐 있다. 이러한 구조는 박리 공정의 수율을 높일 수 있기 때문에 바람직하다. 또는, 도 33의 (A) 및 (B)에 도시된 바와 같이, 유기 재료를 사용하여 형성되는 절연층이 표시 패널의 단부에 위치하지 않는 구조를 적용할 수 있다. 이 구조는 발광 소자(304)에 불순물이 들어가는 것을 억제할 수 있다.
절연층(365)과 기판(361)은 접착층(363)에 의하여 서로 접착된다. 절연층(375)과 기판(371)은 접착층(373)에 의하여 서로 접착된다.
화소부(71)에서는, 절연층(367)과 절연층(377) 사이에 발광 소자(304)가 위치한다. 표시 패널(370)의 두께 방향으로부터 발광 소자(304)에 불순물이 들어가는 것이 억제된다. 마찬가지로, 트랜지스터를 덮는 복수의 절연층이 화소부(71)에 제공되기 때문에, 트랜지스터에 불순물이 들어가는 것이 억제된다.
방습성이 높은 한 쌍의 절연막 사이에 발광 소자(304) 및 트랜지스터 등을 제공하면, 이들 소자에 물 등의 불순물이 들어가는 것을 억제할 수 있어, 표시 패널의 신뢰성이 높아지므로 바람직하다.
방습성이 높은 절연막의 예에는 질소와 실리콘을 포함한 막(예를 들어, 질화 실리콘막 및 질화산화 실리콘막) 및 질소와 알루미늄을 포함한 막(예를 들어, 질화 알루미늄막)이 포함된다. 또는, 산화 실리콘막, 산화질화 실리콘막, 또는 산화 알루미늄막 등을 사용하여도 좋다.
예를 들어, 방습성이 높은 절연막의 수증기 투과율은 1Х10-5[g/(m2·day)] 이하, 바람직하게는 1Х10-6[g/(m2·day)] 이하, 더 바람직하게는 1Х10-7[g/(m2·day)] 이하, 더욱 바람직하게는 1Х10-8[g/(m2·day)] 이하로 한다.
발광 소자(304)는 전극(321), EL층(322), 및 전극(323)을 포함한다. 발광 소자(304)는 광학 조정층(324)을 포함하여도 좋다. 발광 소자(304)는 기판(371) 측으로 빛을 방출한다.
트랜지스터, 용량 소자, 및 배선 등을 발광 소자(304)의 발광 영역과 중첩되도록 제공함으로써, 화소부(71)의 개구율을 높일 수 있다.
전극(321)은 직접 또는 다른 도전층을 통하여, 트랜지스터(303)의 소스 또는 드레인에 전기적으로 접속된다. 전극(321)은 화소 전극으로서 기능하며 각 발광 소자(304)에 제공된다. 인접한 2개의 전극(321)은 절연층(315)에 의하여 서로 전기적으로 절연된다.
EL층(322)은 발광 재료를 포함하는 층이다. 발광 소자(304)로서는 발광 재료로서 유기 화합물을 포함하는 유기 EL 소자를 적합하게 사용할 수 있다.
EL층(322)은 적어도 하나의 발광층을 포함한다.
전극(323)은 공통 전극으로서 기능하며 복수의 발광 소자(304)에 제공된다. 전극(323)에는 고정 전위가 공급된다.
접속부(306)는 도전층(307) 및 도전층(355)을 포함한다. 도전층(307)과 도전층(355)은 서로 전기적으로 접속되어 있다. 도전층(307)은 트랜지스터의 소스 및 드레인과 같은 재료 및 같은 단계를 사용하여 형성될 수 있다. 도전층(355)은 구동 회로부(78)에 외부로부터의 신호 또는 전위를 전송하는 외부 입력 단자에 전기적으로 접속된다. 여기서는 외부 입력 단자로서 FPC(74)를 제공하는 예를 나타낸다. FPC(74)와 도전층(355)은 커넥터(319)를 통하여 서로 전기적으로 접속된다.
기판(361 및 371)의 각각으로서는 가요성 기판을 사용하는 것이 바람직하다. 예를 들어, 가요성을 가질 정도로 얇은 유리, 석영, 수지, 금속, 합금, 또는 반도체를 사용할 수 있다. 발광 소자로부터의 빛이 추출되는 기판은, 상기 빛을 투과시키는 재료를 사용하여 형성된다.
접착층에는 광 경화성 접착제(예를 들어, 자외선 경화성 접착제), 반응 경화성 접착제, 열 경화성 접착제, 및 혐기성 접착제 등의 각종 경화성 접착제를 사용할 수 있다. 또는, 접착 시트 등을 사용하여도 좋다.
도 34의 (A)에 도시된 표시 패널(370D) 및 도 34의 (B)에 도시된 표시 패널(370E)과 마찬가지로, 절연층(375)이 발광 소자(304)와 접하여 제공되어도 좋다. 도 34의 (A) 및 (B)에서는 기판(371)은 접착층(373)이 아니라 접착층(317)에 의하여 접합된다.
표시 패널(370B 및 370C)의 제작 시, 형성 기판 위에 형성된 절연층(375)을 기판(361)으로 전치(轉置)한다. 한편, 표시 패널(370D 및 370E)의 제작 시, 절연층(375)을 발광 소자(304) 상에 직접 형성한다. 이 구조에 의하여, 박리 공정이 불필요하게 되어, 표시 패널의 제작 공정이 간략화된다.
도 35는 도 33의 (B)에 도시된, 2개의 중첩된 표시 패널(370C)을 포함하는 표시 장치의 단면도의 일례이다.
도 35는 아래쪽의 표시 패널의 화소부(71a) 및 가시광을 차단하는 영역(구동 회로부(78) 등), 그리고 위쪽의 표시 패널의 화소부(71b) 및 가시광을 투과시키는 영역(72b)을 도시한 것이다.
도 35에 도시된 표시 장치에서는, 표시면 측(위쪽)에 위치하는 표시 패널은 화소부(71b)와 인접한 가시광을 투과시키는 영역(72b)을 포함한다. 아래쪽의 표시 패널의 화소부(71a)와 위쪽의 표시 패널의 가시광을 투과시키는 영역(72b)은 서로 중첩된다. 따라서, 서로 중첩되는 2개의 표시 패널의 표시 영역들 사이의 비표시 영역을 축소하거나 나아가서는 없앨 수 있다. 이로써, 표시 패널들 사이의 이음매가 사용자에 의하여 인식되기 어려운 대형 표시 장치를 얻을 수 있다.
도 35에 도시된 표시 장치는 화소부(71a)와 가시광을 투과시키는 영역(72b) 사이에, 굴절률이 공기보다 높으며 가시광을 투과시키는 투광층(389)을 포함한다. 이 경우, 공기가 화소부(71a)와 가시광을 투과시키는 영역(72b) 사이에 들어가는 것을 방지할 수 있기 때문에, 굴절률의 차이로 인한 계면 반사를 저감할 수 있다. 또한, 표시 장치의 표시 불균일 또는 휘도 불균일을 억제할 수 있다.
투광층(389)을 아래쪽의 표시 패널의 기판(371)의 표면 전체 또는 위쪽의 표시 패널의 기판(361)의 표면 전체와 중첩시켜도 좋고, 오직 화소부(71a) 및 가시광을 투과시키는 영역(72b)과 중첩시켜도 좋다. 또한, 투광층(389)을 구동 회로부(78)와 중첩시켜도 좋다.
또한, 표시 장치의 광 추출 효율을 증가시킬 수 있기 때문에, 투광층(389)에서의 가시광에 대한 투과율은 높을수록 바람직하다. 투광층(389)은, 파장이 400nm 이상 700nm 이하의 빛에 대하여 평균적으로, 투과율이 80% 이상인 것이 바람직하고, 90% 이상인 것이 더 바람직하다.
투광층(389)과 접하는 층과 투광층(389) 사이의 굴절률의 차이를 작게 하면 빛의 반사를 억제할 수 있으므로 바람직하다. 예를 들어, 투광층(389)의 굴절률은 공기보다 높고, 1.3 이상 1.8 이하인 것이 바람직하다. 투광층(389)과 접하는 층(예를 들어, 표시 패널에 포함되는 기판)과 투광층(389) 사이의 굴절률의 차이는 0.30 이하인 것이 바람직하고, 0.20 이하인 것이 더 바람직하고, 0.15 이하인 것이 더욱 바람직하다.
투광층(389)은 아래쪽의 표시 패널 및 위쪽의 표시 패널 중 적어도 하나와 탈착 가능하게 접하여도 좋다. 표시 장치에 포함되는 표시 패널이 개별적으로 탈착 가능한 경우, 예를 들어 표시 패널 중 하나에 불량이 발생되었을 때, 결함이 있는 표시 패널만을 새로운 표시 패널과 용이하게 교환할 수 있다. 다른 표시 패널을 계속적으로 사용함으로써 표시 장치를 더 낮은 비용으로 더 오래 사용할 수 있다. 투광층(389)으로서 예를 들어, 표시 패널에 대한 흡착제로서 기능하는 필름(흡착 필름 등)을 사용할 수 있다.
투광층(389)에 접착제를 사용하여 표시 패널들을 고정시켜도 좋다.
투광층은 점착성을 가지지 않거나 또는 점착성이 낮은 것이 바람직하다. 이 경우, 물체의 표면에 대미지를 주거나 또는 물체의 표면을 오염시키지 않고, 투광층의 물체에 대한 흡착 및 물체로부터의 박리를 반복할 수 있다.
표시 장치는 표시면 측에 광학 부재를 포함하는 것이 바람직하다. 도 35는 표시 패널 측으로부터 원 편광판(1/4 λ판(381) 및 선 편광판(383)), 지지 부재(385), 및 반사 방지 부재(387)가 제공된 예를 도시한 것이다. 1/4 λ판(381)은 선 편광판(383)의 축에 대하여 45°로 교차하는 축을 가지도록, 선 편광판(383)과 중첩되어 제공된다. 광학 부재는 광학 부재와 표시 패널이 서로 밀착된 상태로 하우징 등에 고정되는 것이 바람직하다.
또한, 본 발명의 일 형태의 표시 장치는 표시 패널마다 전원 유닛 및 소스 드라이버를 포함하여도 좋다.
또는, 본 발명의 일 형태의 표시 장치는, 일부 디스플레이만이 전원 유닛 및 소스 드라이버에 직접 접속되고, 다른 표시 패널은 기타의 표시 패널을 통하여 전원 유닛 및 소스 드라이버에 접속되는 구조를 가져도 좋다. 그 결과, 표시 장치의 배면의 구조를 간략화시킬 수 있어, 표시 장치의 소형화 및 경량화를 달성할 수 있다. 이러한 구조에 대하여 도 36의 (A) 내지 (C)를 참조하여 설명한다.
도 36의 (A)는 표시 패널(370F)의 표시면 측(앞면 측)을 도시한 것이고, 도 36의 (B)는 표시 패널(370F)의 표시면과 반대 측(뒷면 측)을 도시한 것이다.
표시 패널(370F)은 화소부(71), 가시광을 투과시키는 영역(72), 구동 회로부(78), 단자(75), 및 단자(76)를 포함한다. 단자(75)는 표시 패널(370F)의 표시면 측에 노출되고, 단자(76)는 표시 패널(370F)의 뒷면 측에 노출된다.
도 36의 (C)는 2개의 중첩된 표시 패널(370F)을 포함하는 표시 장치의 단면도이다.
위쪽의 표시 패널의 단자(75a)는 전원 유닛(77)에 전기적으로 접속된다. 단자(75a)는 전원 유닛뿐만 아니라 소스 드라이버 등에 전기적으로 접속되어도 좋다. 위쪽의 표시 패널의 단자(76a)는 아래쪽의 표시 패널의 단자(75b)에 전기적으로 접속된다. 이 구조에 의하여, 아래쪽의 표시 패널도 위쪽의 표시 패널을 통하여 전원 유닛(77)에 전기적으로 접속될 수 있다.
본 실시형태는 다른 실시형태들 중 임의의 것과 적절히 조합할 수 있다.
(실시형태 4)
본 실시형태에서는, 본 발명의 일 형태에서 개시하는 트랜지스터의 반도체층에 사용할 수 있는 금속 산화물에 대하여 설명한다. 또한, 트랜지스터의 반도체층에 금속 산화물을 사용하는 경우, 이 금속 산화물을 산화물 반도체라고 바꿔 말할 수 있다.
산화물 반도체는 단결정 산화물 반도체와 비단결정 산화물 반도체로 분류된다. 비단결정 산화물 반도체의 예에는 CAAC-OS(c-axis aligned crystalline oxide semiconductor), 다결정 산화물 반도체, nc-OS(nanocrystalline oxide semiconductor), a-like OS(amorphous-like oxide semiconductor), 및 비정질 산화물 반도체가 포함된다.
본 발명의 일 형태에서 개시하는 트랜지스터의 반도체층에는 CAC-OS(cloud-aligned composite oxide semiconductor)를 사용하여도 좋다.
본 발명의 일 형태에서 개시하는 트랜지스터의 반도체층에는 상술한 비단결정 산화물 반도체 또는 CAC-OS를 적합하게 사용할 수 있다. 비단결정 산화물 반도체로서는 nc-OS 또는 CAAC-OS를 적합하게 사용할 수 있다.
본 발명의 일 형태에서, 트랜지스터의 반도체층에는 CAC-OS를 사용하는 것이 바람직하다. CAC-OS의 사용에 의하여 트랜지스터는 높은 전기 특성 또는 높은 신뢰성을 가질 수 있다.
CAC-OS에 대하여 아래에서 자세히 설명한다.
CAC-OS 또는 CAC metal oxide는 재료의 일부에서 도전성 기능을 가지고, 재료의 다른 일부에서 절연성 기능을 가지고, 전체로서는 CAC-OS 또는 CAC metal oxide는 반도체의 기능을 가진다. CAC-OS 또는 CAC metal oxide가 트랜지스터의 채널 형성 영역에 사용되는 경우, 도전성 기능은 캐리어로서 기능하는 전자(또는 정공)를 흘리게 하기 위한 것이고, 절연성 기능은 캐리어로서 기능하는 전자를 흘리지 않게 하기 위한 것이다. 도전성 기능과 절연성 기능의 상보적인 작용에 의하여, CAC-OS 또는 CAC metal oxide는 스위칭 기능(온/오프 기능)을 가질 수 있다. CAC-OS 또는 CAC metal oxide에서는, 기능을 분리함으로써 각 기능을 최대화시킬 수 있다.
CAC-OS 또는 CAC metal oxide는 도전성 영역 및 절연성 영역을 포함한다. 도전성 영역은 상술한 도전성 기능을 가지고, 절연성 영역은 상술한 절연성 기능을 가진다. 재료 내의 도전성 영역 및 절연성 영역은 나노 입자 레벨로 분리되어 있는 경우가 있다. 도전성 영역 및 절연성 영역은 재료 내에서 고르지 않게 분포되어 있는 경우가 있다. 도전성 영역은 그 경계가 흐릿해져 클라우드상(cloud-like)으로 연결되어 있는 것이 관찰되는 경우가 있다.
CAC-OS 또는 CAC metal oxide에서, 도전성 영역 및 절연성 영역 각각은 0.5nm 이상 10nm 이하, 바람직하게는 0.5nm 이상 3nm 이하의 크기를 가지고, 재료 내에서 분산되어 있는 경우가 있다.
CAC-OS 또는 CAC metal oxide는 밴드갭이 다른 성분을 포함한다. 예를 들어, CAC-OS 또는 CAC metal oxide는 절연성 영역에 기인하는 와이드 갭(wide gap)을 가지는 성분 및 도전성 영역에 기인하는 내로 갭(narrow gap)을 가지는 성분을 포함한다. 이러한 구성의 경우, 내로 갭을 가지는 성분에서 캐리어가 주로 흐른다. 내로 갭을 가지는 성분은 와이드 갭을 가지는 성분을 보완하고, 내로 갭을 가지는 성분과 연동하여 와이드 갭을 가지는 성분에서도 캐리어가 흐른다. 그러므로 상술한 CAC-OS 또는 CAC metal oxide를 트랜지스터의 채널 형성 영역에 사용하는 경우, 트랜지스터의 온 상태에서의 높은 전류 구동 능력, 즉 높은 온 상태 전류 및 높은 전계 효과 이동도를 얻을 수 있다.
바꿔 말하면, CAC-OS 또는 CAC-metal oxide를 매트릭스 복합재(matrix composite) 또는 금속 매트릭스 복합재(metal matrix composite)라고 할 수 있다.
CAC-OS는 예를 들어 금속 산화물에 포함되는 원소가 고르지 않게 분포되어 있는 구성을 가진다. 고르지 않게 분포된 원소는 각각 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 2nm 이하, 또는 이와 유사한 크기를 가진다. 또한, 아래에서 설명하는 금속 산화물에서, 하나 이상의 금속 원소가 고르지 않게 분포되어 있고 이 금속 원소(들)를 포함하는 영역이 혼합되어 있는 상태를 모자이크 패턴 또는 패치상 패턴이라고 한다. 각 영역은 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 2nm 이하, 또는 이와 유사한 크기를 가진다.
또한, 금속 산화물은 적어도 인듐을 포함하는 것이 바람직하다. 특히, 인듐 및 아연을 포함하는 것이 바람직하다. 또한, 알루미늄, 갈륨, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 등에서 선택된 하나 이상의 원소가 포함되어도 좋다.
예를 들어 CAC-OS 중, CAC 구성을 가지는 In-Ga-Zn 산화물(이러한 In-Ga-Zn 산화물을 특히 CAC-IGZO라고 하여도 좋음)은 산화 인듐(InO X 1, 여기서 X1은 0보다 큰 실수(實數)) 또는 인듐 아연 산화물(In X 2Zn Y 2O Z 2, 여기서 X2, Y2, 및 Z2는 0보다 큰 실수)와, 산화 갈륨(GaO X 3, 여기서 X3은 0보다 큰 실수) 또는 갈륨 아연 산화물(Ga X 4Zn Y 4O Z 4, 여기서 X4, Y4, 및 Z4는 0보다 큰 실수)로 재료가 분리되어 모자이크 패턴이 형성되는 구성을 가진다. 그리고 모자이크 패턴을 형성하는 InO X 1 또는 In X 2Zn Y 2O Z 2가 막 내에 균일하게 분포되어 있다. 이 구성을 클라우드상 구성이라고도 한다.
즉, CAC-OS는 GaO X 3을 주성분으로 포함하는 영역과, In X 2Zn Y 2O Z 2 또는 InO X 1을 주성분으로 포함하는 영역이 혼합되어 있는 구성을 가진 복합 금속 산화물이다. 또한, 본 명세서에서, 예를 들어 제 1 영역에서의 원소 M에 대한 In의 원자수비가 제 2 영역에서의 원소 M에 대한 In의 원자수비보다 클 때, 제 1 영역은 제 2 영역보다 In 농도가 높다.
또한, IGZO로서, In, Ga, Zn, 및 O를 포함하는 화합물도 알려져 있다. IGZO의 대표적인 예에는 InGaO3(ZnO) m 1(m1은 자연수)로 나타내어지는 결정성 화합물 및 In(1+ x 0)Ga(1- x 0)O3(ZnO) m 0(-1≤x0≤1, m0은 임의의 수)로 나타내어지는 결정성 화합물이 포함된다.
상기 결정성 화합물은 단결정 구조, 다결정 구조, 또는 CAAC(c-axis-aligned crystalline) 구조를 가진다. 또한, CAAC 구조는 복수의 IGZO 나노 결정이 c축 배향을 가지고 a-b면 방향에서는 배향하지 않고 연결되어 있는 결정 구조이다.
한편, CAC-OS는 금속 산화물의 재료 구성에 관한 것이다. In, Ga, Zn, 및 O를 포함하는 CAC-OS의 재료 구성에서, Ga을 주성분으로 포함하는 나노 입자 영역이 CAC-OS의 일부에 관찰되고, In을 주성분으로 포함하는 나노 입자 영역이 일부에 관찰된다. 이들 나노 입자 영역은 무작위로 분산되어 모자이크 패턴을 형성한다. 그러므로 이 결정 구조는 CAC-OS에서 부차적인 요소이다.
또한, CAC-OS에서, 원자수비가 다른 2개 이상의 막을 포함하는 적층 구조는 포함되지 않는다. 예를 들어 In을 주성분으로 포함하는 막과 Ga을 주성분으로 포함하는 막의 2층 구조는 포함되지 않는다.
GaO X 3을 주성분으로 포함하는 영역과 In X 2Zn Y 2O Z 2 또는 InO X 1을 주성분으로 포함하는 영역의 경계가 명확하게 관찰되지 않는 경우가 있다.
CAC-OS에서 갈륨 대신에, 알루미늄, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 등 중 하나 이상이 포함되는 경우, CAC-OS의 일부에 선택된 금속 원소(들)를 주성분으로 포함하는 나노 입자 영역이 관찰되고, 그 일부에 In을 주성분으로 포함하는 나노 입자 영역이 관찰되고, 이들 나노 입자 영역은 CAC-OS에서 무작위로 분산되어 모자이크 패턴을 형성한다.
예를 들어 기판을 의도적으로 가열하지 않는 조건하에서 스퍼터링법에 의하여 CAC-OS를 형성할 수 있다. 스퍼터링법에 의하여 CAC-OS를 형성하는 경우, 퇴적 가스로서, 불활성 가스(대표적으로는 아르곤), 산소 가스, 및 질소 가스 중에서 선택된 하나 이상을 사용하여도 좋다. 퇴적 시의 퇴적 가스의 총유량에 대한 산소 가스의 유량비는 가능한 한 낮은 것이 바람직하고, 예를 들어 산소 가스의 유량비는 0% 이상 30% 미만인 것이 바람직하고, 0% 이상 10% 이하인 것이 더 바람직하다.
CAC-OS는 X선 회절(XRD) 측정 방법인, out-of-plane법에 의한 θ/2θ 스캔을 사용한 측정에서 명확한 피크가 관찰되지 않는다는 특징을 가진다. 즉, X선 회절은 측정 영역에서 a-b면 방향 및 c축 방향에서의 배향성을 나타내지 않는다.
프로브 직경 1nm의 전자빔(나노미터 크기의 전자빔이라고도 함)을 사용한 조사에 의하여 얻어지는, CAC-OS의 전자 회절 패턴에서, 휘도가 높은 링 형상의 영역, 및 이 링 형성의 영역에서 복수의 휘점이 관찰된다. 그러므로 전자 회절 패턴은 CAC-OS의 결정 구조가, 평면 방향 및 단면 방향에서 배향성이 없는 나노 결정(nc) 구조를 포함하는 것을 가리킨다.
예를 들어 에너지 분산형 X선 분광법(EDX)의 매핑 화상으로부터, CAC 구성을 가지는 In-Ga-Zn 산화물은 GaO X 3을 주성분으로 포함하는 영역 및 In X 2Zn Y 2O Z 2 또는 InO X 1을 주성분으로 포함하는 영역이 고르지 않게 분포되고 혼합되어 있는 구조를 가지는 것이 확인된다.
CAC-OS는 금속 원소가 균일하게 분포된 IGZO 화합물과는 다른 구조를 가지고, IGZO 화합물과 다른 특성을 가진다. 즉, CAC-OS에서, GaO X 3 등을 주성분으로 포함하는 영역 및 In X 2Zn Y 2O Z 2 또는 InO X 1을 주성분으로 포함하는 영역은 분리되어, 모자이크 패턴을 형성한다.
In X 2Zn Y 2O Z 2 또는 InO X 1을 주성분으로 포함하는 영역의 도전성은, GaO X 3 등을 주성분으로 포함하는 영역의 도전성보다 높다. 바꿔 말하면 In X 2Zn Y 2O Z 2 또는 InO X 1을 주성분으로 포함하는 영역을 캐리어가 흐를 때, 산화물 반도체의 도전성이 발현된다. 따라서, In X 2Zn Y 2O Z 2 또는 InO X 1을 주성분으로 포함하는 영역이 산화물 반도체에서 클라우드상으로 분포되는 경우, 높은 전계 효과 이동도(μ)를 실현할 수 있다.
한편, GaO X 3 등을 주성분으로 포함하는 영역의 절연성은 In X 2Zn Y 2O Z 2 또는 InO X 1을 주성분으로 포함하는 영역의 절연성보다 높다. 바꿔 말하면 GaO X 3 등을 주성분으로 포함하는 영역이 산화물 반도체에 분포되면, 누설 전류를 억제할 수 있고 양호한 스위칭 동작을 실현할 수 있다.
따라서, CAC-OS를 반도체 소자에 사용한 경우, GaO X 3 등에서 유래하는 절연성과 In X 2Zn Y 2O Z 2 또는 InO X 1에서 유래하는 도전성이 서로를 보완함으로써, 높은 온 상태 전류(I on) 및 높은 전계 효과 이동도(μ)를 실현할 수 있다.
CAC-OS를 포함하는 반도체 소자는 신뢰성이 높다. 따라서, CAC-OS는 다양한 반도체 장치에 적합하게 사용된다.
본 실시형태는 다른 실시형태들 중 임의의 것과 적절히 조합할 수 있다.
(실시형태 5)
본 실시형태에서는, 본 발명의 일 형태의 전자 기기에 대하여 도 37의 (A) 내지 (D) 및 도 38의 (A) 및 (B)를 참조하여 설명한다.
본 실시형태의 전자 기기는, 본 발명의 일 형태의 표시 시스템이 제공된다. 그러므로 상기 전자 기기의 표시부는 고품질의 영상을 표시할 수 있다.
본 실시형태의 전자 기기의 표시부는 예를 들어, 풀 HD, 2K, 4K, 8K, 16K, 또는 그 이상의 해상도를 가지는 화상을 표시할 수 있다. 표시부의 화면 크기로서는, 대각선 크기가 20인치 이상, 30인치 이상, 50인치 이상, 60인치 이상, 또는 70인치 이상으로 할 수 있다.
전자 기기의 예에는 텔레비전 장치, 데스크톱 또는 노트북 퍼스널 컴퓨터, 컴퓨터 등의 모니터, 디지털 사이니지, 및 대형 게임기(예를 들어 파친코기) 등의 비교적 대화면의 전자 기기; 디지털 카메라 또는 디지털 비디오 카메라 등의 카메라; 디지털 포토 프레임; 휴대 전화; 휴대용 게임기; 휴대 정보 단말기; 및 음향 재생 장치가 포함된다.
본 발명의 일 형태의 전자 기기는 안테나를 포함하여도 좋다. 안테나에 의하여 신호를 수신하면, 전자 기기는 화상 또는 데이터 등을 표시부에 표시할 수 있다. 전자 기기가 안테나 및 이차 전지를 포함하는 경우, 안테나를 비접촉 전력 전송에 사용하여도 좋다.
본 발명의 일 형태에 따른 전자 기기는 센서(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 빛, 액체, 자기, 온도, 화학 물질, 소리, 시간, 경도(硬度), 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 측정하는 기능을 가지는 센서)를 포함하여도 좋다.
본 발명의 일 형태에 따른 전자 기기는 다양한 정보(예를 들어 정지 화상, 동영상, 및 텍스트 화상)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜, 및 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)를 실행하는 기능, 무선 통신 기능, 및 기록 매체에 저장된 프로그램 또는 데이터를 판독하는 기능 등의 다양한 기능을 가질 수 있다.
도 37의 (A)는 텔레비전 장치의 예를 도시한 것이다. 텔레비전 장치(7100)에서는, 하우징(7101)에 표시부(7000)가 포함된다. 또한, 여기서는, 하우징(7101)은 스탠드(7103)에 의하여 지지되어 있다.
표시부(7000)에 본 발명의 일 형태의 표시 장치를 사용할 수 있다.
도 37의 (A)에 도시된 텔레비전 장치(7100)는 하우징(7101)에 제공된 조작 스위치 또는 별체의 리모트 컨트롤러(7111)로 조작될 수 있다. 또한, 표시부(7000)는 터치 센서를 포함하여도 좋다. 텔레비전 장치(7100)는 손가락 등으로 표시부(7000)를 터치함으로써 조작될 수 있다. 또한, 리모트 컨트롤러(7111)에는 상기 리모트 컨트롤러(7111)로부터 출력되는 데이터를 표시하는 표시부가 제공되어도 좋다. 리모트 컨트롤러(7111)의 조작 키 또는 터치 패널에 의하여, 채널 및 음량을 제어할 수 있고, 표시부(7000)에 표시되는 화상을 제어할 수 있다.
또한, 텔레비전 장치(7100)에는 수신기 및 모뎀 등이 제공된다. 수신기를 사용함으로써, 일반 텔레비전 방송을 수신할 수 있다. 텔레비전 장치를 모뎀을 통하여 유선 또는 무선으로 통신 네트워크에 접속함으로써, 단방향(송신자로부터 수신자) 또는 쌍방향(송신자와 수신자 사이 또는 수신자들 사이)의 데이터 통신을 수행할 수 있다.
도 37의 (B)는 노트북 퍼스널 컴퓨터의 예를 도시하였다. 노트북 퍼스널 컴퓨터(7200)는 하우징(7211), 키보드(7212), 포인팅 디바이스(7213), 및 외부 접속 포트(7214) 등을 포함한다. 하우징(7211)에는 표시부(7000)가 포함된다.
표시부(7000)에 본 발명의 일 형태의 표시 장치를 사용할 수 있다.
도 37의 (C) 및 (D)는 디지털 사이니지의 예를 도시한 것이다.
도 37의 (C)에 도시된 디지털 사이니지(7300)는 하우징(7301), 표시부(7000), 및 스피커(7303) 등을 포함한다. 또한, 디지털 사이니지는 LED 램프, 조작 키(전원 스위치 또는 조작 스위치를 포함함), 접속 단자, 각종 센서, 및 마이크로폰 등을 포함할 수 있다.
도 37의 (D)는 원주 형상의 기둥(7401)에 장착된 디지털 사이니지(7400)를 도시한 것이다. 디지털 사이니지(7400)는 기둥(7401)의 곡면을 따라 제공된 표시부(7000)를 포함한다.
도 37의 (C) 및 (D)에 도시된 표시부(7000)의 각각에 본 발명의 일 형태의 표시 장치를 사용할 수 있다.
표시부(7000)의 면적이 클수록 한번에 더 많은 정보를 제공할 수 있다. 또한, 표시부(7000)가 클수록 더 눈에 띄기 때문에, 예를 들어 광고의 효과를 높일 수 있다.
이러한 구조를 가지는 장치는 정지 화상 또는 동영상을 표시할 뿐만 아니라 사용자가 직관적으로 조작할 수 있기 때문에, 표시부(7000)에 터치 패널을 사용하는 것이 바람직하다. 또는, 본 발명의 일 형태의 표시 장치를, 노선 정보 또는 교통 정보 등의 정보를 제공하기 위하여 사용하는 경우, 직관적인 조작에 의하여 유용성을 높일 수 있다.
또한, 도 37의 (C) 및 (D)에 도시된 바와 같이, 디지털 사이니지(7300) 또는 디지털 사이니지(7400)는, 사용자가 소유하는 스마트폰 등의 정보 단말기(7311) 또는 정보 단말기(7411)와 무선 통신으로 연동하는 것이 바람직하다. 예를 들어, 표시부(7000)에 표시되는 광고의 정보를 정보 단말기(7311 또는 7411)의 화면에 표시할 수 있다. 또한, 정보 단말기(7311 또는 7411)를 조작함으로써, 표시부(7000)에 표시되는 화상을 전환할 수 있다.
또한, 디지털 사이니지(7300 또는 7400)에 의하여, 정보 단말기(7311 또는 7411)의 화면을 조작 수단(컨트롤러)으로서 사용한 게임을 실행할 수 있다. 따라서, 불특정 다수인이 동시에 게임에 참가하고 즐길 수 있다.
본 발명의 일 형태의 표시 시스템은 집 또는 빌딩의 내벽/외벽의 곡면, 또는 차량의 내장/외장의 곡면을 따라 제공될 수 있다.
도 38의 (A) 및 (B)를 참조하여, 본 발명의 일 형태의 표시 시스템을 차량에 탑재하는 예에 대하여 설명한다.
도 38의 (A)는 차량(5000)의 외관의 예를 도시한 것이다. 차량(5000)은 복수의 카메라(5005)(도 38의 (A)에서는 카메라(5005a, 5005b, 5005c, 5005d, 5005e, 및 5005f))를 포함한다. 예를 들어, 카메라(5005a, 5005b, 5005c, 5005d, 5005e, 및 5005f)는 각각 전방, 후방, 전방 우측, 전방 좌측, 후방 우측, 및 후방 좌측의 상황을 촬영하는 기능을 가진다. 또한, 차량의 주위를 촬영하는 카메라의 개수 및 기능은 상기 구조에서의 개수 및 기능에 한정되지 않는다. 예를 들어, 차량 전방에 차량 후방의 상황을 촬영하는 카메라를 제공하여도 좋다.
도 38의 (B)는 차량(5000)의 내부의 예를 도시한 것이다. 차량(5000)은 표시부(5001), 표시 패널(5008a), 표시 패널(5008b), 및 표시 패널(5009)을 포함한다. 표시부(5001), 표시 패널(5008a), 표시 패널(5008b), 및 표시 패널(5009) 중 하나 이상으로서 본 발명의 일 형태에 따른 표시 시스템의 표시부를 사용할 수 있다. 또한, 도 38의 (B)에 도시된 예에서는, 표시부(5001)가 오른쪽 핸들의 차량에 탑재되어 있지만, 이에 한정되지 않고, 왼쪽 핸들의 차량에도 탑재할 수 있고, 이 경우에는 도 38의 (B)에서 배치된 구성요소들의 좌우가 반대가 된다.
도 38의 (B)에는 운전석 및 조수석 주변에 배치되는 대시보드(5002), 핸들(5003), 및 앞유리(5004) 등을 도시하였다. 표시부(5001)는 대시보드(5002)의 소정의 위치, 구체적으로는 운전자 주변에 위치하고, 실질적으로 T형이다. 도 38의 (B)에 도시된 예에서는 복수의 표시 패널(5007)(표시 패널(5007a, 5007b, 5007c, 및 5007d))로 형성되는 하나의 표시부(5001)가 대시보드(5002)를 따라 제공되어 있지만, 표시부(5001)는 여러 군데로 분할되어 위치하여도 좋다.
또한, 복수의 표시 패널(5007)은 가요성을 가져도 좋다. 이 경우, 표시부(5001)를 복잡한 형상으로 형성할 수 있어, 예를 들어 표시부(5001)를 대시보드(5002) 등의 곡면을 따라 제공하는 구조, 혹은 핸들의 접속 부분, 계기(meter)의 표시부, 또는 송풍구(5006) 등에 표시부(5001)의 표시 영역을 제공하지 않는 구조를 용이하게 실현할 수 있다.
표시 패널(5008a 및 5008b)은 각각 필러 부분에 제공된다. 표시 패널(5008a 및 5008b)은, 차체에 제공된 촬상 유닛(예를 들어 도 38의 (A)에 도시된 카메라(5005))으로 촬영된 영상을 표시함으로써, 필러로 가려진 시계를 보완할 수 있다. 예를 들어, 표시 패널(5008a)에, 카메라(5005d)로 촬영된 영상을 영상(5008c)으로서 표시할 수 있다. 마찬가지로, 표시 패널(5008b)에, 카메라(5005c)로 촬영된 영상을 표시하는 것이 바람직하다.
표시 패널(5009)은 후방의 촬상 유닛(예를 들어 카메라(5005b))으로 촬영된 영상을 표시하는 기능을 가져도 좋다.
표시 패널(5007, 5008a, 5008b, 및 5009)은 법정 속도 및 교통 정보 등을 표시하는 기능을 가져도 좋다.
표시 패널(5008a 및 5008b)은 가요성을 가지는 것이 바람직하다. 이 경우, 필러 부분의 곡면을 따라 표시 패널(5008a 및 5008b)을 용이하게 제공할 수 있다.
곡면을 따라 제공된 표시 패널의 영상을 운전석으로부터 볼 때, 영상의 왜곡이 보일 우려가 있다. 그러므로 표시 패널을 영상의 왜곡이 저감되도록 보정된 화상을 표시하는 기능을 가지는 것이 바람직하다. 이 보정에는 신경망을 사용한 화상 처리가 호적하다.
도 38의 (A) 및 (B)의 예에서는 사이드미러 대신에 카메라(5005c 및 5005d)가 놓여 있지만, 사이드미러와 카메라 모두를 놓아도 좋다.
카메라(5005)로서는 CCD 카메라 또는 CMOS 카메라 등을 사용할 수 있다. 이 밖에도 적외선 카메라를 이러한 카메라와 조합하여 사용하여도 좋다. 피사체의 온도가 높을수록 출력 레벨이 높아지는 적외선 카메라에 의하여, 사람 또는 동물 등의 생체를 검출 또는 추출할 수 있다.
카메라(5005)로 촬영된 화상은, 표시 패널(5007), 표시 패널(5008a), 표시 패널(5008b), 및 표시 패널(5009) 중 하나 이상에 출력할 수 있다. 표시부(5001) 및 표시 패널(5008a, 5008b, 및 5009)은 주로 운전을 지원하기 위하여 사용된다. 카메라(5005)로 차량 주위의 상황을 넓은 화각으로 촬영하고, 그 화상을 표시 패널(5007, 5008a, 5008b, 및 5009)에 표시함으로써, 운전자는 사고 회피를 위하여 사각을 확인할 수 있다.
또한, 본 발명의 일 형태의 표시 시스템을 사용함으로써 표시 패널(5007a, 5007b, 5007c, 및 5007d) 사이의 이음매의 영상의 불연속성을 보상할 수 있다. 이에 의하여, 이음매가 눈에 띄지 않는 영상을 표시할 수 있어, 운전 시에 표시부(5001)의 가시성(visibility)을 향상시킬 수 있다.
또한, 예를 들어 차량의 루프 위에 거리 화상 센서를 제공하여, 거리 화상 센서에 의하여 얻어진 화상을 부분(5001)에 표시하여도 좋다. 거리 화상 센서에는, 이미지 센서, 또는 LIDAR(light detection and ranging) 등을 사용할 수 있다. 이미지 센서에 의하여 취득된 화상 및 거리 화상 센서에 의하여 취득된 화상을 표시부(5001)에 표시함으로써, 더 많은 정보를 운전자에게 제공하여 운전을 보조할 수 있다.
표시부(5001)는 지도 정보, 교통 정보, 텔레비전 영상, 및 DVD 영상 등을 표시하는 기능도 가져도 좋다. 예를 들어, 표시 패널(5007a, 5007b, 5007c, 및 5007d)을 하나의 표시 화면으로서 지도 정보를 표시할 수 있다. 또한, 표시 패널(5007)의 개수는 표시되는 영상에 따라 늘릴 수 있다.
또한, 표시 패널(5007a, 5007b, 5007c, 및 5007d)에 표시되는 영상은 운전자의 취향에 맞춰 자유로이 변경할 수 있다. 예를 들어, 텔레비전 영상 또는 DVD 영상은 왼쪽의 표시 패널(5007d)에 표시하고, 지도 정보는 중앙부의 표시 패널(5007b)에 표시하고, 계기류는 오른쪽의 표시 패널(5007c)에 표시하고, 오디오 정보 등은 변속 기어(운전석과 조수석 사이) 부근의 표시 패널(5007a)에 표시한다. 또한, 복수의 표시 패널(5007)을 조합함으로써, 표시부(5001)에 페일 세이프(fail-safe) 기능을 부가할 수 있다. 예를 들어, 표시 패널(5007) 중 어느 하나가 어떠한 이유로 고장이 나더라도, 표시 영역을 변경함으로써 다른 표시 패널(5007)을 사용하여 표시를 수행할 수 있다.
앞유리(5004)는 표시 패널(5004a)을 포함한다. 표시 패널(5004a)은 가시광을 투과시키는 기능을 가진다. 운전자는 표시 패널(5004a)을 통하여 배경을 확인할 수 있다. 표시 패널(5004a)은 예를 들어 사용자에게 주의를 환기하기 위한 표시를 수행하는 기능도 가진다. 도 38의 (B)에는 앞유리(5004)에 표시 패널(5004a)이 제공된 구조예를 도시하였지만, 본 발명의 일 형태는 이에 한정되지 않는다. 예를 들어 앞유리(5004)를 표시 패널(5004a)로 대체하여도 좋다.
본 실시형태는 다른 실시형태들 중 임의의 것과 적절히 조합할 수 있다.
(실시예 1)
본 실시예에서는 화상 보정의 결과에 대하여 설명한다.
우선 화상 데이터를 표시 패널에 입력하고, 2차원 휘도계를 사용하여 이 표시 패널 상의 표시의 휘도 데이터를 취득하였다. 화상 데이터로서, 좌표 데이터 및 RGB의 3색의 계조 데이터를 포함하는 데이터를 사용하였다. 각 계조 데이터에 의하여 나타낼 수 있는 계조수는 8비트(256계조)이었다. 각 계조 데이터의 모든 좌표의 계조값은 127이었고, 표시 패널에서는 회색 표시가 수행되었다.
다음으로 취득된 휘도 데이터를 정규화한 후, 이 정규화된 휘도 데이터를 사용하여 보정 필터의 값을 갱신하였다. 보정 필터의 값은 좌표마다(화소마다) 결정하였다. 바꿔 말하면, 하나의 화소의 3개의 부화소(RGB)에 사용되는 보정 필터의 값은 같았다.
이어서, 상술한 화상 데이터와 같은 화상 데이터를 표시 패널에 입력하고, 갱신된 보정 필터를 사용하여 데이터를 보정하고, 화상을 표시하였다. 그리고 2차원 휘도계를 사용하여 휘도 데이터를 취득하였다.
다음으로 취득된 휘도 데이터를 정규화한 후, 이 정규화된 휘도 데이터를 사용하여 보정 필터의 값을 갱신하였다.
상술한 식으로, 휘도 데이터의 취득 및 보정 필터의 값의 갱신을 5번 수행하였다.
도 39의 (A)는 2차원 휘도계를 사용하여 취득한, 보정 전의 표시 패널의 휘도 데이터를 나타낸 것이다. 도 39의 (B) 내지 (F)는 각각 2차원 휘도계를 사용하여 취득한, 1번 내지 5번의 보정 후의 표시 패널의 휘도 데이터를 나타낸 것이다. 도 40의 (A)는 보정 전의 표시 패널의 표시 결과를 나타낸 것이다. 도 40의 (B) 내지 (F)는 각각 1번 내지 5번의 보정 후의 표시 패널의 표시 결과를 나타낸 것이다.
도 39의 (A) 내지 (F)에 나타낸 휘도 데이터와 도 40의 (A) 내지 (F)에 나타낸 표시 결과의 비교에 의하여, 휘도 데이터를 취득함으로써 표시 불균일을 더 자세하게 파악할 수 있다는 것이 시사된다.
도 39의 (A) 및 (B)에 나타낸 바와 같이, 오직 1번의 보정 후에도 표시 불균일이 저감된다. 또한, 도 39의 (B) 내지 (F)에 나타낸 바와 같이, 반복적으로 보정 필터의 값을 갱신함으로써 표시 패널의 표시 불균일이 더 저감될 수 있다.
(실시예 2)
실시형태 3에서는 도 35를 참조하여 2개의 중첩된 표시 패널을 포함하는 표시 장치에 대하여 설명하였다. 도 35에 도시된 표시 장치는 원 편광판을 포함한다. 표시 장치를 시청하는 각도가 커지면, 원 편광판은 위광의 반사를 저감하기 어려워진다. 그러므로 2개의 표시 패널이 서로 중첩된 영역(중첩 영역이라고도 함)이 사용자에 의하여 인식되기 쉬워진다.
본 실시예에서는, 도 33의 (A)의 2개의 중첩된 표시 패널(370B)을 포함하는 표시 장치 및 도 33의 (B)의 2개의 중첩된 표시 패널(370C)을 포함하는 표시 장치를 제작하였다. 2개의 표시 장치 각각에서의 중첩 영역의 가시성을 반사율의 측정에 의하여 평가하였다.
도 41의 (A)를 참조하여 본 실시예의 표시 장치의 구조에 대하여 설명한다. 본 실시예의 표시 장치는, 2개의 표시 패널이, 그들 사이의 비표시 영역이 작아지도록 중첩되어 형성된다. 2개의 표시 패널의 표시면 측에 원 편광판(390)이 위치한다. 위쪽의 표시 패널의 가시광을 투과시키는 영역(72)과 아래쪽의 표시 패널의 표시부 사이에 투광층(389)이 제공된다. 기판(371a)과 기판(361b)은 그들 사이에 투광층(389)을 두고 서로 접합된다.
2개의 표시 패널은 가요성을 가진다. 그러므로 도 41의 (A)에 도시된 바와 같이, 아래쪽의 표시 패널의 FPC(74a) 근방의 영역을 만곡시켜 FPC(74a)와 인접한 위쪽의 표시 패널의 표시부 아래에, 아래쪽의 표시 패널의 일부 및 FPC(74a)의 일부를 배치할 수 있다. 결과적으로 FPC(74a)를, 위쪽의 표시 패널의 뒷면과 물리적으로 간섭하지 않고 배치할 수 있다.
각 표시 패널은 기판과 소자층을 접착층으로 접착함으로써 형성하였다. 소자층(153a)은 기판(361a)과 기판(371a) 사이에 접착층(157)을 개재하여 끼워지고, 소자층(153b)은 기판(361b)과 기판(371b) 사이에 접착층(157)을 개재하여 끼워진다. 기판으로서, 광학적 등방성이 높은 필름을 사용하였다. 소자층(153a)은, 표시 소자를 포함한 영역(155a) 및 표시 소자에 전기적으로 접속되는 배선을 포함한 영역(156a)을 가진다. 마찬가지로, 소자층(153b)은 표시 소자를 포함한 영역(155b) 및 표시 소자에 전기적으로 접속되는 배선을 포함한 영역(156b)을 가진다.
측정에는 LCD평가 장치(LCD-7200, Otsuka Electronics Co., Ltd. 제조)를 사용하였다. 도 41의 (B)에 도시된 바와 같이, 투광기(91) 및 수광기(92)가 각각 측정 대상(93)에 수직인 방향에 대하여 각도 θ만큼 기울어진 상태에서 반사율을 측정하였다. 각도 θ는 10°에서 70°까지, 10°씩 변화시켰다.
본 실시예에서는, 도 41의 (A)에 도시된, 2개의 표시 패널이 서로 중첩된 영역(Overlapping area)의 반사율 및 2개의 표시 패널이 서로 중첩되지 않는 영역(Non-overlapping area)의 반사율을 측정하였다.
도 42의 (A)는 2개의 중첩된 표시 패널(370B)을 포함하는 표시 장치의 반사율의 측정 결과를 나타낸 것이다. 도 42의 (A)에 나타낸 바와 같이, 각도 θ가 커질수록 중첩 영역과 비중첩 영역 사이의 반사율의 차이가 커지는 것을 알게 되었다.
도 42의 (B)는 2개의 중첩된 표시 패널(370C)을 포함하는 표시 장치의 반사율의 측정 결과를 나타낸 것이다. 도 42의 (B)에 나타낸 바와 같이, 각도 θ가 10°에서 70°까지 범위에서 반사율의 차이는 0.1 이하이었으므로, 반사율의 차이의 각도 의존성을 저감할 수 있었다. 표시 패널(370C)은 가시광을 투과시키는 영역(72)의 절연층의 개수가 표시 패널(370B)보다 적기 때문에, 표시 패널(370C)에서는 빛의 간섭이 억제되어 있다. 그러므로 중첩 영역의 반사율의 각도 의존성과 비중첩 영역의 반사율의 각도 의존성을 실질적으로 같게 할 수 있다. 그래서, 표시 장치를 시청하는 각도가 커져도, 중첩 영역이 인식되기 어려우며, 원 편광판이 제공된 표시 장치를 얻을 수 있다.
C11: 용량 소자, C21: 용량 소자, DD1: 화상 데이터, DD2: 화상 데이터, DD3: 화상 데이터, DD4: 화상 데이터, DP: 표시 패널, DPa: 표시 패널, DPb: 표시 패널, DPc: 표시 패널, DPd: 표시 패널, R1: 저항 소자, S1: 영역, S2: 영역, SD1: 제 1 화상 데이터, SD2: 제 2 화상 데이터, SD3: 제 3 화상 데이터, Tr11: 트랜지스터, Tr12: 트랜지스터, Tr21: 트랜지스터, Tr22: 트랜지스터, Tr23: 트랜지스터, U1: 영역, U2: 영역, V0: 전위 공급선, 10A: 표시 시스템, 10B: 표시 시스템, 10C: 표시 시스템, 10D: 표시 시스템, 10E: 표시 시스템, 20: 표시부, 20A: 표시부, 20B: 표시부, 20C: 표시부, 20D: 표시부, 20E: 표시부, 21: 화소부, 21A: 영역, 21B: 영역, 21C: 영역, 21D: 영역, 22: 주사선 구동 회로, 22A: 주사선 구동 회로, 22B: 주사선 구동 회로, 22C: 주사선 구동 회로, 22D: 주사선 구동 회로, 23: 신호선 구동 회로, 23A: 신호선 구동 회로, 23B: 신호선 구동 회로, 23C: 신호선 구동 회로, 23D: 신호선 구동 회로, 24: 타이밍 컨트롤러, 25: 화소, 25A: 화소, 25B: 화소, 30: 신호 생성부, 30A: 신호 생성부, 30B: 신호 생성부, 30C: 신호 생성부, 30D: 신호 생성부, 30E: 신호 생성부, 31: 프런트 엔드부, 32: 디코더, 33: 처리 유닛, 34: 수신부, 35: 인터페이스, 36: 제어부, 40: 처리 유닛, 41: 제 1 층, 42: 제 2 층, 43: 제 3 층, 45: 분할부, 50: 연산 처리 장치, 61: 화상 데이터, 61B: 화상 데이터, 61G: 화상 데이터, 61R: 화상 데이터, 62: 화소 데이터, 62B: 화소 데이터, 62G: 화소 데이터, 62R: 화소 데이터, 63: 연산 데이터, 64: 연산 데이터, 65: 연산 데이터, 66: 연산 데이터, 67: 화상 데이터, 67B: 화상 데이터, 67G: 화상 데이터, 67R: 화상 데이터, 67W: 화상 데이터, 68: 화소 데이터, 68B: 화소 데이터, 68G: 화소 데이터, 68R: 화소 데이터, 71: 화소부, 71a: 화소부, 71b: 화소부, 71c: 화소부, 71d: 화소부, 72: 영역, 72b: 영역, 72c: 영역, 72d: 영역, 73: 영역, 74: FPC, 74a: FPC, 75: 단자, 75a: 단자, 75b: 단자, 76: 단자, 76a: 단자, 77: 전원 유닛, 78: 구동 회로부, 79: 표시 영역, 81: 화상 데이터, 83: 연산 데이터, 85: 연산 데이터, 87: 화상 데이터, 91: 투광기, 92: 수광기, 93: 측정 대상, 102: 주사선 구동 회로, 103: 주사선 구동 회로, 111: 기판, 113: 기판, 115: 화소, 120: 화소, 121: 오버코트, 125a: 편광판, 125b: 편광판, 131: 착색층, 132: 차광층, 133a: 배향막, 133b: 배향막, 141: 접착층, 153a: 소자층, 153b: 소자층, 155a: 표시 소자를 포함한 영역, 155b: 표시 소자를 포함한 영역, 156a: 배선을 포함한 영역, 156b: 배선을 포함한 영역, 157: 접착층, 162: FPC, 170: 발광 소자, 171: 화소 전극, 172: EL층, 173: 공통 전극, 174: 접착층, 175: 절연층, 180: 액정 소자, 181: 화소 전극, 182: 공통 전극, 183: 액정층, 200a: 트랜지스터, 200b: 트랜지스터, 201a: 트랜지스터, 201b: 트랜지스터, 201c: 트랜지스터, 201d: 트랜지스터, 211: 절연층, 212: 절연층, 213: 절연층, 215: 절연층, 216: 절연층, 217: 절연층, 218: 절연층, 220: 절연층, 221: 도전층, 222a: 도전층, 222b: 도전층, 223: 도전층, 225: 절연층, 231: 반도체층, 232: 불순물 반도체층, 242: 커넥터, 251: 트랜지스터, 251a: 트랜지스터, 251b: 트랜지스터, 255: 도전층, 301: 트랜지스터, 302: 트랜지스터, 303: 트랜지스터, 304: 발광 소자, 305: 용량 소자, 306: 접속부, 307: 도전층, 311: 게이트 절연층, 312: 절연층, 313: 절연층, 314: 절연층, 315: 절연층, 316: 스페이서, 317: 접착층, 319: 커넥터, 321: 전극, 322: EL층, 323: 전극, 324: 광학 조정층, 355: 도전층, 361: 기판, 361a: 기판, 361b 기판, 363: 접착층, 365: 절연층, 367: 절연층, 370: 표시 패널, 370A: 표시 패널, 370B: 표시 패널, 370C: 표시 패널, 370D: 표시 패널, 370E: 표시 패널, 370F: 표시 패널, 371: 기판, 371a: 기판, 371b: 기판, 373: 접착층, 375: 절연층, 377: 절연층, 381: 판, 383: 선 편광판, 385: 지지 부재, 387: 반사 방지 부재, 389: 투광층, 390: 원 편광판, 411: 절연 표면, 431: 도전층, 432: 반도체층, 432_1: 반도체층, 432_2: 반도체층, 432p: 반도체층, 433: 용량 소자, 433a: 도전층, 433b: 도전층, 434: 절연층, 435: 불순물 반도체층, 436: 절연층, 436a: 절연층, 436b: 절연층, 437: 반도체층, 438: 화소 회로, 442: 표시 소자, 444: 트랜지스터, 445: 노드, 446: 트랜지스터, 446a: 트랜지스터, 446c: 트랜지스터, 446d: 트랜지스터, 447: 노드, 453: 개구, 484: 절연층, 484a: 절연층, 485: 절연층, 486: 도전층, 552: 백라이트 유닛, 562: 표시부, 564: 주사선 구동 회로, 565: 도전층, 5000: 차량, 5001: 표시부, 5002: 대시보드, 5003: 핸들, 5004: 앞유리, 5004a: 표시 패널, 5005: 카메라, 5005a: 카메라, 5005b: 카메라, 5005c: 카메라, 5005d: 카메라, 5005e: 카메라, 5005f: 카메라, 5006: 송풍구, 5007: 표시 패널, 5007a: 표시 패널, 5007b: 표시 패널, 5007c: 표시 패널, 5007d: 표시 패널, 5008a: 표시 패널, 5008b: 표시 패널, 5008c: 영상, 5009: 표시 패널, 7000: 표시부, 7100: 텔레비전 장치, 7101: 하우징, 7103: 스탠드, 7111: 리모트 컨트롤러, 7200: 노트북 퍼스널 컴퓨터, 7211: 하우징, 7212: 키보드, 7213: 포인팅 디바이스, 7214: 외부 접속 포트, 7300: 디지털 사이니지, 7301: 하우징, 7303: 스피커, 7311: 정보 단말기, 7400: 디지털 사이니지, 7401: 기둥, 및 7411: 정보 단말기.
본 출원은 2017년 6월 27일에 일본 특허청에 출원된 일련 번호 2017-125173의 일본 특허 출원 및 2017년 7월 21일에 일본 특허청에 출원된 일련 번호 2017-141465의 일본 특허 출원에 기초하고, 본 명세서에 그 전문이 참조로 통합된다.

Claims (20)

  1. 표시 시스템으로서,
    처리 유닛 및 표시부를 포함하고,
    상기 처리 유닛은 제 1 화상 데이터를 사용하여 제 2 화상 데이터를 생성하고,
    상기 표시부는 상기 제 2 화상 데이터에 기초하여 화상을 표시하고,
    상기 표시부는 복수의 화소를 포함하고,
    상기 처리 유닛은 제 1 층, 제 2 층, 및 제 3 층을 포함하고,
    상기 제 1 화상 데이터는 상기 제 1 층에 공급되고,
    상기 제 1 화상 데이터는 복수의 데이터를 포함하고,
    상기 복수의 데이터는 각각 상기 복수의 화소 중 어느 하나에 대응하고,
    상기 제 1 층은 상기 제 1 화상 데이터를 사용하여 하나의 화소에 대응하는 데이터의 개수를 상기 제 1 화상 데이터의 개수보다 늘림으로써, 제 1 연산 데이터를 생성하고,
    상기 제 2 층은 상기 제 1 연산 데이터에 가중 계수를 곱함으로써, 제 2 연산 데이터를 생성하고,
    상기 가중 계수는 휘도 데이터를 포함하는 데이터의 학습에 의하여 얻어지고,
    상기 제 3 층은 상기 제 2 연산 데이터를 사용하여 하나의 화소에 대응하는 데이터의 개수를 상기 제 2 연산 데이터의 개수보다 줄임으로써, 상기 제 2 화상 데이터를 생성하는, 표시 시스템.
  2. 표시 시스템으로서,
    처리 유닛 및 표시부를 포함하고,
    상기 처리 유닛은 제 1 화상 데이터를 사용하여 제 2 화상 데이터를 생성하고,
    상기 표시부는 상기 제 2 화상 데이터에 기초하여 화상을 표시하고,
    상기 표시부는 복수의 화소를 포함하고,
    상기 처리 유닛은 제 1 층, 제 2 층, 및 제 3 층을 포함하고,
    상기 제 1 화상 데이터는 상기 제 1 층에 공급되고,
    상기 제 1 층은 상기 제 1 화상 데이터를 사용하여 제 1 연산 데이터를 생성하고,
    상기 제 1 층은 상기 제 1 연산 데이터를 상기 제 2 층에 공급하고,
    상기 제 2 층은 상기 제 1 연산 데이터 및 가중 계수를 사용하여 제 2 연산 데이터를 생성하고,
    상기 가중 계수는 휘도 데이터를 포함하는 데이터의 학습에 의하여 얻어지고,
    상기 제 2 층은 상기 제 2 연산 데이터를 상기 제 3 층에 공급하고,
    상기 제 3 층은 상기 제 2 연산 데이터를 사용하여 상기 제 2 화상 데이터를 생성하고,
    상기 제 1 화상 데이터는 하나의 화소에 대응하는 제 1 데이터를 a개 포함하며, 여기서 a는 1 이상의 정수이고,
    상기 제 1 연산 데이터는 하나의 화소에 대응하는 제 2 데이터를 b개 포함하며, 여기서 b는 a보다 큰 정수이고,
    상기 가중 계수는 하나의 화소에 대응하는 제 3 데이터를 b개 포함하고,
    상기 제 2 연산 데이터는 하나의 화소에 대응하는 제 4 데이터를 b개 포함하고,
    상기 제 2 화상 데이터는 하나의 화소에 대응하는 제 5 데이터를 c개 포함하며, 여기서 c는 b보다 작은 정수이고,
    상기 제 4 데이터는 상기 제 2 데이터 중 어느 하나와 상기 제 3 데이터 중 어느 하나의 곱인, 표시 시스템.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 표시부는 제 1 표시 영역, 제 2 표시 영역, 제 1 구동 회로, 및 제 2 구동 회로를 더 포함하고,
    상기 제 1 구동 회로는 상기 제 1 표시 영역을 구동하고,
    상기 제 2 구동 회로는 상기 제 2 표시 영역을 구동하는, 표시 시스템.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 처리 유닛은 상기 제 1 화상 데이터 중 일부 화소에 대응하는 데이터만을 보정하는, 표시 시스템.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 처리 유닛은 신경망을 사용하여 상기 제 2 화상 데이터를 생성하는, 표시 시스템.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 처리 유닛은 신경망 회로를 더 포함하는, 표시 시스템.
  7. 전자 기기로서,
    제 1 항 또는 제 2 항에 따른 표시 시스템; 및
    안테나, 배터리, 하우징, 카메라, 스피커, 마이크로폰, 및 조작 버튼 중 적어도 어느 하나를 포함하는, 전자 기기.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020197037691A 2017-06-27 2018-06-14 표시 시스템 및 데이터 처리 방법 KR102578536B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020237030532A KR20230131501A (ko) 2017-06-27 2018-06-14 표시 시스템 및 데이터 처리 방법

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2017-125173 2017-06-27
JP2017125173 2017-06-27
JP2017141465 2017-07-21
JPJP-P-2017-141465 2017-07-21
PCT/IB2018/054352 WO2019003026A1 (en) 2017-06-27 2018-06-14 DISPLAY SYSTEM AND METHOD FOR PROCESSING DATA

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020237030532A Division KR20230131501A (ko) 2017-06-27 2018-06-14 표시 시스템 및 데이터 처리 방법

Publications (2)

Publication Number Publication Date
KR20200015578A KR20200015578A (ko) 2020-02-12
KR102578536B1 true KR102578536B1 (ko) 2023-09-13

Family

ID=64741183

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020237030532A KR20230131501A (ko) 2017-06-27 2018-06-14 표시 시스템 및 데이터 처리 방법
KR1020197037691A KR102578536B1 (ko) 2017-06-27 2018-06-14 표시 시스템 및 데이터 처리 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020237030532A KR20230131501A (ko) 2017-06-27 2018-06-14 표시 시스템 및 데이터 처리 방법

Country Status (6)

Country Link
US (1) US11037525B2 (ko)
JP (2) JP2019020714A (ko)
KR (2) KR20230131501A (ko)
CN (1) CN110785804A (ko)
TW (2) TWI812104B (ko)
WO (1) WO2019003026A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10575376B2 (en) * 2004-02-25 2020-02-25 Lynk Labs, Inc. AC light emitting diode and AC LED drive methods and apparatus
JPWO2019038651A1 (ja) 2017-08-24 2020-10-01 株式会社半導体エネルギー研究所 画像処理方法
JP7441176B2 (ja) 2018-11-09 2024-02-29 株式会社半導体エネルギー研究所 表示装置および電子機器
KR102617820B1 (ko) * 2019-01-14 2023-12-22 엘지전자 주식회사 비디오 월
WO2020254909A1 (ja) 2019-06-21 2020-12-24 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
US20230067287A1 (en) * 2020-02-07 2023-03-02 Semiconductor Energy Laboratory Co., Ltd. Image processing system
CN116424008A (zh) * 2020-03-04 2023-07-14 深圳市汉森软件有限公司 基于点阵打印制备均匀触控屏的方法、装置、设备及介质
CN111855155B (zh) * 2020-07-23 2022-05-31 深圳创维－Rgb电子有限公司 一种显示故障的检测方法、检测装置及可读存储介质
JP2022127597A (ja) 2021-02-19 2022-08-31 株式会社半導体エネルギー研究所 電子装置
EP4356367A1 (en) * 2021-06-17 2024-04-24 Emagin Corporation Oled-based display having pixel compensation and method
CN113421209B (zh) * 2021-06-21 2022-12-30 安谋科技（中国）有限公司 图像处理方法、片上系统、电子设备和介质
WO2024046853A1 (en) * 2022-09-01 2024-03-07 Elektrobit Automotive Gmbh Multi display arrangement with at least two display units

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111854A (ja) * 1999-10-14 2001-04-20 Mitsubishi Electric Corp 色変換装置及び色変換方法
JP2009093181A (ja) * 2007-10-10 2009-04-30 Barco Nv 画像の表示を調整するための方法、補正信号を導出するための方法、画像プロセッサ、表示システム、コンピュータプログラム製品、機械読取り可能記憶装置、およびコンピュータプログラム製品の伝送
JP2014102282A (ja) * 2012-11-16 2014-06-05 Nippon Hoso Kyokai <Nhk> 表示装置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5128082A (ko) * 1974-09-03 1976-03-09 Toshio So
IL98622A (en) * 1991-06-25 1996-10-31 Scitex Corp Ltd Method and device for using neural networks in figure work
JPH05128082A (ja) * 1991-07-19 1993-05-25 Fujitsu Ltd 階層ネツトワーク構成データ処理装置とその学習処理方法
JP3454971B2 (ja) 1995-04-27 2003-10-06 株式会社半導体エネルギー研究所 画像表示装置
US6061477A (en) * 1996-04-18 2000-05-09 Sarnoff Corporation Quality image warper
JP3625145B2 (ja) * 1999-01-26 2005-03-02 シャープ株式会社 画像拡大装置
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
EP1104180B1 (de) * 1999-11-26 2011-01-19 INB Vision AG Verfahren und Einrichtung zur Bestimmung und mindestens teilweisen Korrektur der Fehler eines Bildwiedergabesystems
JP2002040985A (ja) 2000-07-21 2002-02-08 Matsushita Electric Ind Co Ltd 縮小表示方法
JP2002281294A (ja) * 2001-03-21 2002-09-27 Matsushita Electric Ind Co Ltd 画像処理装置および方法
KR100859514B1 (ko) * 2002-05-30 2008-09-22 삼성전자주식회사 액정 표시 장치 및 그 구동 장치
KR20040041941A (ko) * 2002-11-12 2004-05-20 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
US8994757B2 (en) 2007-03-15 2015-03-31 Scalable Display Technologies, Inc. System and method for providing improved display quality by display adjustment and image processing using optical feedback
JP5179398B2 (ja) * 2009-02-13 2013-04-10 オリンパス株式会社 画像処理装置、画像処理方法、画像処理プログラム
CN102473392B (zh) * 2009-07-29 2014-05-14 夏普株式会社 图像显示装置和图像显示方法
KR20130015179A (ko) * 2011-08-02 2013-02-13 삼성디스플레이 주식회사 표시 장치 및 표시 장치 구동 방법
WO2013035635A1 (ja) * 2011-09-07 2013-03-14 シャープ株式会社 画像表示装置および画像表示方法
JP5941674B2 (ja) * 2011-12-28 2016-06-29 オリンパス株式会社 細胞輪郭線形成装置及びその方法、細胞輪郭線形成プログラム
JP6478688B2 (ja) * 2014-04-17 2019-03-06 キヤノン株式会社 画像処理装置及び画像処理方法
CN106537486B (zh) * 2014-07-31 2020-09-15 株式会社半导体能源研究所 显示装置及电子装置
JP6426433B2 (ja) * 2014-10-27 2018-11-21 株式会社日立製作所 画像処理装置、画像処理方法、ｐｏｉ情報作成システム、警告システム、及び誘導システム
JP2016095502A (ja) * 2014-11-11 2016-05-26 株式会社半導体エネルギー研究所 表示システム、表示装置
TWI540566B (zh) * 2014-12-09 2016-07-01 緯創資通股份有限公司 顯示器及其亮度、色彩補償方法與系統
WO2016171089A1 (ja) * 2015-04-23 2016-10-27 富士フイルム株式会社 画像処理装置、撮像装置、画像処理方法、及びプログラム
JP6243087B2 (ja) * 2015-04-23 2017-12-06 富士フイルム株式会社 撮像装置及び撮像装置の画像処理方法及びプログラム
KR102382727B1 (ko) 2016-03-18 2022-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 사용한 시스템
US9934826B2 (en) 2016-04-14 2018-04-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN109643514B (zh) 2016-08-26 2023-04-04 株式会社半导体能源研究所 显示装置及电子设备
TWI748035B (zh) 2017-01-20 2021-12-01 日商半導體能源硏究所股份有限公司 顯示系統及電子裝置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111854A (ja) * 1999-10-14 2001-04-20 Mitsubishi Electric Corp 色変換装置及び色変換方法
JP2009093181A (ja) * 2007-10-10 2009-04-30 Barco Nv 画像の表示を調整するための方法、補正信号を導出するための方法、画像プロセッサ、表示システム、コンピュータプログラム製品、機械読取り可能記憶装置、およびコンピュータプログラム製品の伝送
JP2014102282A (ja) * 2012-11-16 2014-06-05 Nippon Hoso Kyokai <Nhk> 表示装置

Also Published As

Publication number Publication date
KR20230131501A (ko) 2023-09-13
TW202226215A (zh) 2022-07-01
CN110785804A (zh) 2020-02-11
JP2019020714A (ja) 2019-02-07
TWI772447B (zh) 2022-08-01
KR20200015578A (ko) 2020-02-12
US20200126510A1 (en) 2020-04-23
WO2019003026A1 (en) 2019-01-03
TW201905891A (zh) 2019-02-01
US11037525B2 (en) 2021-06-15
JP2023055961A (ja) 2023-04-18
TWI812104B (zh) 2023-08-11

Similar Documents

Publication Publication Date Title
KR102578536B1 (ko) 표시 시스템 및 데이터 처리 방법
JP7254994B2 (ja) 機械学習システム
US11329071B2 (en) Display device, display module, and electronic device
JP7146778B2 (ja) 表示システム
JP7395680B2 (ja) 半導体装置
JP2018194719A (ja) 表示システム及び電子機器
WO2019111092A1 (ja) 表示装置及びその動作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant