JP7254994B2 - 機械学習システム - Google Patents

機械学習システム Download PDF

Info

Publication number
JP7254994B2
JP7254994B2 JP2022075556A JP2022075556A JP7254994B2 JP 7254994 B2 JP7254994 B2 JP 7254994B2 JP 2022075556 A JP2022075556 A JP 2022075556A JP 2022075556 A JP2022075556 A JP 2022075556A JP 7254994 B2 JP7254994 B2 JP 7254994B2
Authority
JP
Japan
Prior art keywords
data
image data
display
transistor
function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022075556A
Other languages
English (en)
Other versions
JP2022126629A (ja
Inventor
佑樹 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2022126629A publication Critical patent/JP2022126629A/ja
Application granted granted Critical
Publication of JP7254994B2 publication Critical patent/JP7254994B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/37—Details of the operation on graphic patterns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1446—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display display composed of modules, e.g. video walls
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/045—Combinations of networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G06N3/084—Backpropagation, e.g. using gradient descent
    • G06T5/94—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G09G2300/026—Video wall, i.e. juxtaposition of a plurality of screens to create a display screen of bigger dimensions
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/066—Adjustment of display parameters for control of contrast
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Description

本発明の一態様は、表示装置に関する。本発明の一態様は、画像補正技術に関する。本
発明の一態様は、機械学習方法、及び当該方法を用いたシステムに関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発
明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置
、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方
法、を一例として挙げることができる。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる
装置全般を指す。トランジスタ、半導体回路、演算装置、記憶装置等は半導体装置の一態
様である。また、撮像装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池
等を含む）、及び電子機器は半導体装置を有している場合がある。
近年、高解像度の表示装置を備える電子機器が求められている。例えば家庭用のテレビ
ジョン装置（テレビ、またはテレビジョン受信機ともいう）では、解像度がフルハイビジ
ョン（画素数１９２０×１０８０）であるものが主流となっているが、４Ｋ２Ｋ（画素数
３８４０×２１６０）や、８Ｋ４Ｋ（画素数７６８０×４３２０）等のように、高解像度
の表示装置の開発が進められている。非特許文献１には、８Ｋ４Ｋ解像度を有する有機Ｅ
Ｌディスプレイが報告されている。
Ｓ．Ｋａｗａｓｈｉｍａ， ｅｔ ａｌ．， "１３．３－Ｉｎ． ８Ｋ Ｘ ４Ｋ ６６４－ｐｐｉ ＯＬＥＤ Ｄｉｓｐｌａｙ Ｕｓｉｎｇ ＣＡＡＣ－ＯＳ ＦＥＴｓ，" ＳＩＤ ２０１４ ＤＩＧＥＳＴ，ｐｐ．６２７－６３０．
表示装置の大型化が求められている。例えば家庭用のテレビジョン装置では、画面サイ
ズが対角５０インチを超えるものが主流となっている。また、デジタルサイネージ（Ｄｉ
ｇｉｔａｌ Ｓｉｇｎａｇｅ：電子看板）等では、画面のサイズが大きいほど、表示可能
な情報量を多くできるため、さらなる大画面化が求められている。
一方、表示装置の表示領域が大きいほど、画素を構成するトランジスタの特性ばらつき
や、表示素子の特性のばらつきなどの影響を受けやすく、表示ムラが顕著になってしまう
といった問題がある。また特に、複数の表示パネルを並べることで大きな表示領域を実現
した表示装置の場合では、各表示パネルの特性ばらつきに起因して、パネル間の境界が顕
著に視認されてしまうといった問題がある。
本発明の一態様は、表示装置の表示品位を高めることを課題の一とする。または、表示
装置に入力する画像データの補正方法を提供することを課題の一とする。または、新規な
画像補正のための方法、または画像補正のためのシステムを提供することを課題の一とす
る。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の
一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課
題は、明細書、図面、請求項などの記載から抽出することが可能である。
本発明の一態様は、人工知能（ＡＩ：Ａｒｔｉｆｉｃｉａｌ Ｉｎｔｅｌｌｉｇｅｎｃ
ｅ）を利用して画像補正を行うものである。人工知能として、ニューラルネットワーク、
特に人工ニューラルネットワーク（ＡＮＮ：Ａｒｔｉｆｉｃｉａｌ Ｎｅｕｒａｌ Ｎｅ
ｔｗｏｒｋ）を利用することができる。また本発明の一態様は、ニューラルネットワーク
の学習方法に関するものである。
本発明の一態様は、表示装置に入力する画像データを補正するニューラルネットワーク
の機械学習方法であって、表示装置に第１の画像データを入力して表示された画像に基づ
く第２の画像データを取得し、第１の画像データと第２の画像データとの差分をとること
で第３の画像データを生成し、第１の画像データと第３の画像データとを足し合わせるこ
とで第４の画像データを生成し、ニューラルネットワークに第１の画像データを入力して
得られる出力データが、第４の画像データに近づくように、重み係数を更新する、機械学
習方法である。
また、本発明の他の一態様は、表示装置に入力する画像データを補正するニューラルネ
ットワークの機械学習方法であって、表示装置に第１の画像データを入力して表示された
画像に基づく第２の画像データを取得し、第１の画像データと第２の画像データとの差分
をとることで第３の画像データを生成し、第３の画像データにおける全階調値の最大値を
基準に、第３の画像データの階調値を反転することで第５の画像データを生成し、第１の
画像データと第５の画像データとの差分を取ることで第６の画像データを生成し、ニュー
ラルネットワークに第１の画像データを入力して得られる出力データが、第６の画像デー
タに近づくように、重み係数を更新する、機械学習方法である。
また、本発明の他の一態様は、複数の表示パネルを有する表示装置に入力する画像デー
タを補正するニューラルネットワークの機械学習方法であって、第１の画像データを表示
パネルと同数に分割し、複数の表示パネルのそれぞれに入力して表示装置に表示された画
像に基づく第２の画像データを取得し、第１の画像データと第２の画像データとの差分を
とることで第３の画像データを生成し、第１の画像データと第３の画像データとを足し合
わせることで第４の画像データを生成し、ニューラルネットワークに第１の画像データを
入力して得られる出力データが、第４の画像データに近づくように、重み係数を更新する
、機械学習方法である。
また、本発明の他の一態様は、複数の表示パネルを有する表示装置に入力する画像デー
タを補正するニューラルネットワークの機械学習方法であって、第１の画像データを表示
パネルと同数に分割し、複数の表示パネルのそれぞれに入力して表示装置に表示された画
像に基づく第２の画像データを取得し、第１の画像データと第２の画像データとの差分を
とることで第３の画像データを生成し、第３の画像データにおける全階調値の最大値を基
準に、第３の画像データの階調値を反転することで第５の画像データを生成し、第１の画
像データと第５の画像データとの差分を取ることで第６の画像データを生成し、ニューラ
ルネットワークに第１の画像データを入力して得られる出力データが、第６の画像データ
に近づくように、重み係数を更新する、機械学習方法である。
また、上記において、ニューラルネットワークは、入力層と、出力層との間に、１以上
の畳み込み層を有することが好ましい。このとき、入力層に入力されるデータは、第１の
画像データに対してパディング処理したデータを用いることが好ましい。
また、本発明の他の一態様は、表示装置に入力する画像データを補正するニューラルネ
ットワークの機械学習システムである。機械学習システムは、処理装置と、撮像装置と、
を有する。処理装置は、ニューラルネットワークを含む演算部と、制御部と、データ生成
部と、を有する。制御部は、表示装置に第１の画像データを出力する機能と、撮像装置の
動作を制御する機能と、を有する。撮像装置は、表示装置に第１の画像データが入力され
て表示された画像を撮像し、第２の画像データとして処理装置に出力する機能を有する。
データ生成部は、第１の画像データと第２の画像データとの差分をとることで第３の画像
データを生成する機能と、第１の画像データと第３の画像データとを足し合わせることで
第４の画像データを生成する機能と、を有する。演算部は、ニューラルネットワークに第
１の画像データを入力して得られる出力データが、第４の画像データに近づくように、重
み係数を更新する機能を有する。
また、本発明の他の一態様は、表示装置に入力する画像データを補正するニューラルネ
ットワークの機械学習システムである。機械学習システムは、処理装置と、撮像装置と、
を有する。処理装置は、ニューラルネットワークを含む演算部と、制御部と、データ生成
部と、を有する。制御部は、表示装置に第１の画像データを出力する機能と、撮像装置の
動作を制御する機能と、を有する。撮像装置は、表示装置に第１の画像データが入力され
て表示された画像を撮像し、第２の画像データとして処理装置に出力する機能を有する。
データ生成部は、第１の画像データと第２の画像データとの差分をとることで第３の画像
データを生成する機能と、第３の画像データにおける全階調値の最大値を基準に、第３の
画像データの階調値を反転することで第５の画像データを生成する機能と、第１の画像デ
ータと第５の画像データとの差分を取ることで第６の画像データを生成する機能と、を有
する。演算部は、ニューラルネットワークに第１の画像データを入力して得られる出力デ
ータが、第６の画像データに近づくように、重み係数を更新する機能を有する。
また、上記において、制御部は画像分割部を有することが好ましい。このとき、表示装
置は、複数の表示パネルを有し、画像分割部は、制御部が出力する第１の画像データを複
数の表示パネルと同数のデータに分割する機能を有することが好ましい。
また、上記において、ニューラルネットワークは、入力層と、出力層との間に、１以上
の畳み込み層を有することが好ましい。このとき、データ生成部は、ニューラルネットワ
ークに入力する第１の画像データに対してパディング処理する機能を有することが好まし
い。
また、本発明の他の一態様は、表示装置と、信号生成部と、を有する表示システムであ
る。表示装置は、複数の表示パネルを有し、信号生成部は、補正回路と、分割回路と、を
有する。また補正回路は、画像データが入力され、当該画像データを補正して分割回路に
出力する機能を有する、分割回路は、補正回路により補正された画像データを、表示パネ
ルと同数に分割して出力する機能を有する。
また、上記において、補正回路は、複数の表示パネルの境界において連続的な画像が表
示されるように、画像データを補正する機能を有することが好ましい。
また、上記において、補正回路は、ニューラルネットワークにより画像データの補正を
行うことが好ましい。
また、上記表示システムは、ニューラルネットワークの重み係数を受信する機能を有す
る受信部を有することが好ましい。このとき、信号生成部は、受信部から入力された重み
係数をニューラルネットワークに反映する機能を有することが好ましい。
本発明の一態様によれば、表示装置の表示品位を高めることができる。または、表示装
置に入力する画像データの補正方法を提供できる。または、新規な画像補正のための方法
、または画像補正のためのシステムを提供できる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の
一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果
は、明細書、図面、請求項などの記載から抽出することが可能である。
表示システムの構成例。 表示装置の構成例。 表示装置の構成例。 表示装置の動作例を説明する図。 補正回路の構成例。 機械学習システムの構成例。 機械学習システムの動作方法にかかるフローチャート。 データ生成部の動作例を説明する図。 ニューラルネットワークの構成例と、学習方法を説明する図。 データ生成部の動作例を説明する図。 ニューラルネットワークの構成例。 半導体装置の構成例。 メモリセルの構成例。 オフセット回路の構成例。 タイミングチャート。 画素の構成例。 表示装置の構成例。 表示装置の構成例。 表示装置の構成例。 表示装置の構成例。 表示装置の構成例。 表示装置の構成例。 表示装置の構成例。 トランジスタの構成例。 トランジスタの構成例。 電子機器の構成例。 電子機器の構成例。 車両の構成例。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定
されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更
し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態
の記載内容に限定して解釈されるものではない。
なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には
同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様
の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、
明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されな
い。
なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避ける
ために付すものであり、数的に限定するものではない。
トランジスタは半導体素子の一種であり、電流や電圧の増幅や、導通または非導通を制
御するスイッチング動作などを実現することができる。本明細書におけるトランジスタは
、ＩＧＦＥＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓ
ｉｓｔｏｒ）や薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ
）を含む。
本明細書等において、表示装置の一態様である表示パネルは表示面に画像等を表示（出
力）する機能を有するものである。したがって表示パネルは出力装置の一態様である。
また、本明細書等では、表示パネルの基板に、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒ
ｉｎｔｅｄ Ｃｉｒｃｕｉｔ）もしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａ
ｇｅ）などのコネクターが取り付けられたもの、または基板にＣＯＧ（Ｃｈｉｐ Ｏｎ
Ｇｌａｓｓ）方式等によりＩＣが実装されたものを、表示パネルモジュール、表示モジュ
ール、または単に表示パネルなどと呼ぶ場合がある。
また、本明細書等において、タッチセンサは指やスタイラスなどの被検知体が触れる、
押圧する、または近づくことなどを検出する機能を有するものである。またその位置情報
を検知する機能を有していてもよい。したがってタッチセンサは入力装置の一態様である
。例えばタッチセンサは１以上のセンサ素子を有する構成とすることができる。
また、本明細書等では、タッチセンサを有する基板を、タッチセンサパネル、または単
にタッチセンサなどと呼ぶ場合がある。また、本明細書等では、タッチセンサパネルの基
板に、例えばＦＰＣもしくはＴＣＰなどのコネクターが取り付けられたもの、または基板
にＣＯＧ方式等によりＩＣが実装されたものを、タッチセンサパネルモジュール、タッチ
センサモジュール、センサモジュール、または単にタッチセンサなどと呼ぶ場合がある。
なお、本明細書等において、表示装置の一態様であるタッチパネルは表示面に画像等を
表示（出力）する機能と、表示面に指やスタイラスなどの被検知体が触れる、押圧する、
または近づくことなどを検出するタッチセンサとしての機能と、を有する。したがってタ
ッチパネルは入出力装置の一態様である。
タッチパネルは、例えばタッチセンサ付き表示パネル（または表示装置）、タッチセン
サ機能つき表示パネル（または表示装置）とも呼ぶことができる。
タッチパネルは、表示パネルとタッチセンサパネルとを有する構成とすることもできる
。または、表示パネルの内部または表面にタッチセンサとしての機能を有する構成とする
こともできる。
また、本明細書等では、タッチパネルの基板に、例えばＦＰＣもしくはＴＣＰなどのコ
ネクターが取り付けられたもの、または基板にＣＯＧ方式等によりＩＣが実装されたもの
を、タッチパネルモジュール、表示モジュール、または単にタッチパネルなどと呼ぶ場合
がある。
（実施の形態１）
本実施の形態では、本発明の一態様の表示システム、及び機械学習システムの構成例と
、機械学習方法等について説明する。
［表示システムの構成例］
ここでは、表示システムが有する表示装置が、複数の表示パネルを含んで構成されてい
る場合を例に挙げて説明する。なお、表示装置は１つの表示パネルを含んで構成されてい
てもよい。
図１に、表示システム１０の構成例を示す。表示システム１０は、外部から受信したデ
ータに基づいて所定の映像を表示するための信号を生成し、当該信号を用いて映像を表示
する機能を有する。表示システム１０は、表示装置２０、及び信号生成部３０を有する。
なお、表示装置２０及び信号生成部３０は、いずれも半導体装置によって構成すること
ができる。また、信号生成部３０に含まれる回路は、１つの集積回路に集約することがで
きる。よって、表示装置２０は半導体装置と呼ぶことができる。また、信号生成部は半導
体装置又は集積回路と呼ぶことができる。
〔表示装置の構成例〕
表示装置２０は、複数の表示パネルＤＰを有する。表示パネルＤＰはそれぞれ、信号生
成部３０から入力される、所定の映像を表示するための信号（以下、映像信号ともいう）
に基づいて、映像を表示する機能を有する。図１には、Ｎ行Ｍ列（Ｎ、Ｍは自然数）の表
示パネルＤＰを有する表示装置２０を示している。なお、表示パネルＤＰはそれぞれ独立
に表示を制御することができる。
１つの映像を複数に分割し、表示装置２０が有する複数の表示パネルＤＰのそれぞれに
表示させることにより、映像の表示領域を拡大することができ、表示装置２０の大型化を
図ることができる。例えば、画面サイズが対角３０インチ以上、４０インチ以上、５０イ
ンチ以上、または６０インチ以上の表示装置２０を実現することができる。また、解像度
がフルハイビジョン以上、例えば、４Ｋ２Ｋ、８Ｋ４Ｋ、又はそれ以上である、高解像度
の表示装置を実現することができる。
なお、図１では、複数の表示パネルＤＰをＮ行Ｍ列のマトリクス状に配置した例を示し
たが、表示パネルＤＰの配列方法はこれに限られず、用途に応じて様々な配置方法を採る
ことができる。
また、複数の表示パネルＤＰを用いて映像の表示が行われる場合、１つの表示パネルＤ
Ｐの大きさは大型である必要がない。したがって、表示パネルを作製するための製造装置
の大型化が不要となる。また、中小型の表示パネルの製造装置を用いることができるため
、大型の表示装置用の設備を別途準備する必要がなく、製造コストを抑えることができる
。また、表示パネルの大型化に伴う歩留まりの低下を回避することができる。
表示パネルＤＰにはそれぞれ、信号生成部３０から供給された映像信号（データＳＤ´
［１，１］乃至ＳＤ´［Ｎ，Ｍ］のうちの１つ。以下、これらをまとめてＳＤ´と表記す
る場合がある。）が入力される。図２（Ａ）に、表示パネルＤＰ［１，１］乃至［Ｎ，Ｍ
］に映像信号が供給される様子を示す。表示装置２０にはＮ×ＭのデータＳＤ´（ＳＤ´
［１，１］乃至［Ｎ，Ｍ］）が入力され、データＳＤ´［ｉ，ｊ］（ｉは１以上Ｎ以下の
整数、ｊは１以上Ｍ以下の整数）が表示パネルＤＰ［ｉ，ｊ］に入力される。
図２（Ｂ）に、１つの表示パネルＤＰの構成例を示す。表示パネルＤＰは、複数の画素
２２によって構成された画素部２１、駆動回路２３、及び駆動回路２４を有する。
画素２２はそれぞれ表示素子を有し、所定の階調を表示する機能を有する。そして、駆
動回路２３及び駆動回路２４から出力される信号により画素２２の階調が制御され、画素
部２１に所定の映像が表示される。
画素２２に設けられる表示素子の例としては、液晶素子、発光素子などが挙げられる。
液晶素子としては、透過型の液晶素子、反射型の液晶素子、半透過型の液晶素子などを用
いることができる。また、表示素子として、シャッター方式のＭＥＭＳ（Ｍｉｃｒｏ Ｅ
ｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）素子、光干渉方式のＭＥＭＳ素
子、マイクロカプセル方式、電気泳動方式、エレクトロウェッティング方式、電子粉流体
（登録商標）方式等を適用した表示素子などを用いることもできる。また、発光素子の例
としては、例えばＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄ
ｅ）、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、ＱＬＥＤ（Ｑｕａｎｔｕ
ｍ－ｄｏｔ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、半導体レーザなどの、自発
光性の発光素子が挙げられる。
なお、画素部２１に設けられる画素２２の数は、自由に設定することができる。例えば
、表示装置２０に４Ｋ２Ｋの映像を表示する場合は、Ｎ×Ｍ個の表示パネルＤＰに合計で
３８４０×２１６０個以上、又は４０９６×２１６０個以上の画素を設けることが好まし
い。また、８Ｋ４Ｋの映像を表示する場合は、合計で７６８０×４３２０個以上の画素を
設けることが好ましい。また、画素部２１にはさらに多くの画素２２を設けることもでき
る。
画素２２はそれぞれ、配線ＳＬ及び配線ＧＬと接続されている。また、配線ＧＬはそれ
ぞれ駆動回路２３と接続され、配線ＳＬはそれぞれ駆動回路２４と接続されている。
駆動回路２３は、画素２２を選択するための信号（以下、選択信号ともいう）を画素２
２に供給する機能を有する。具体的には、駆動回路２３は、配線ＧＬに選択信号を供給す
る機能を有し、配線ＧＬは、駆動回路２３から出力された選択信号を画素２２に伝える機
能を有する。なお、配線ＧＬは、選択信号線、ゲート線などと呼ぶこともできる。
駆動回路２４は、映像信号を画素２２に供給する機能を有する。具体的には、駆動回路
２４は、配線ＳＬに映像信号を供給する機能を有し、配線ＳＬは、駆動回路２４から出力
された映像信号を画素２２に伝える機能を有する。なお、配線ＳＬは、映像信号線、ソー
ス線などと呼ぶこともできる。選択信号が供給された画素２２に映像信号が供給されるこ
とにより、画素２２に映像信号が書き込まれ、所定の階調が表示される。
表示装置２０に複数の表示パネルＤＰが設けられる場合、隣接する表示パネルＤＰ間に
おいて表示領域が連続するように、複数の表示パネルＤＰが配置されることが好ましい。
表示パネルＤＰの構成例及び配置例を、図３（Ａ）～（Ｃ）に示す。
図３（Ａ）に示す表示パネルＤＰは、表示領域５１と、表示領域５１に隣接して、可視
光を透過する領域５２と、可視光を遮光する領域５３と、を備える。また、図３（Ａ）で
は、表示パネルＤＰにＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）５
４が設けられている例を示す。
表示領域５１には、複数の画素２２（図示せず）が含まれる。また、領域５２には、例
えば表示パネルＤＰを構成する一対の基板、及び当該一対の基板に挟持された表示素子を
封止するための封止材などが設けられていてもよい。このとき、領域５２に設けられる部
材には、可視光に対して透光性を有する材料を用いる。また、領域５３には、例えば表示
領域５１に含まれる画素２２と接続された配線などを設けることができる。また、領域５
３には駆動回路２３又は駆動回路２４が設けられていてもよい。また、領域５３にはＦＰ
Ｃ５４と接続された端子や、当該端子と接続された配線等が設けられていてもよい。
図３（Ｂ）に、図３（Ａ）に示す表示パネルＤＰの配置例を示す。ここでは一例として
、隣接する４つの表示パネルＤＰａ、ＤＰｂ、ＤＰｃ、ＤＰｄを示している。また、図３
（Ｃ）は、４つの表示パネルを表示面側とは反対側から見たときの斜視概略図である。
表示パネルＤＰはそれぞれ、他の表示パネルＤＰと重なる領域を有するように配置され
ている。具体的には、一の表示パネルＤＰが有する可視光を透過する領域５２が、他の表
示パネルＤＰが有する表示領域５１の上（表示面側）に重畳する領域を有するように、表
示パネルＤＰａ、ＤＰｂ、ＤＰｃ、ＤＰｄが配置されている。また、一の表示パネルＤＰ
が有する可視光を遮光する領域５３が、他の表示パネルＤＰの表示領域５１の上に重畳し
ないように、表示パネルＤＰａ、ＤＰｂ、ＤＰｃ、ＤＰｄが配置されている。
より具体的には、表示パネルＤＰａの表示領域５１ａの短辺に沿った領域と、表示パネ
ルＤＰｂの領域５２ｂの一部が重畳して設けられている。また、表示パネルＤＰａの表示
領域５１ａの長辺に沿った領域と、表示パネルＤＰｃの領域５２ｃの一部が重畳して設け
られている。また表示パネルＤＰｄの領域５２ｄは、表示パネルＤＰｂの表示領域５１ｂ
の長辺に沿った領域、及び表示パネルＤＰｃの表示領域５１ｃの短辺に沿った領域に重畳
して設けられている。
このように、一の表示パネルの表示領域５１上に、他の一の表示パネルの可視光を透過
する領域５２を重畳させることにより、表示領域５１の全体を表示面側から視認すること
が可能となる。これにより、表示領域５１ａ、５１ｂ、５１ｃ、５１ｄが、継ぎ目なく連
続的に配置された領域を、表示装置２０の表示領域５５として用いることが可能となる。
なお、表示パネルＤＰに用いられる一対の基板が可撓性を有し、表示パネルＤＰが可撓
性を有していることが好ましい。これにより、例えば図３（Ｂ）、（Ｃ）に示すように、
ＦＰＣ５４ａが設けられる側の表示パネルＤＰａの一部を湾曲させ、ＦＰＣ５４ａを隣接
する表示パネルＤＰｂの表示領域５１ｂの下側にまで重畳するように配置することができ
る。その結果、ＦＰＣ５４ａを表示パネルＤＰｂの裏面と物理的に干渉することなく配置
することができる。また、表示パネルＤＰａと表示パネルＤＰｂとを重ねて接着する際に
、ＦＰＣ５４ａの厚さを考慮する必要がないため、表示パネルＤＰｂの領域５２ｂの上面
と、表示パネルＤＰａの表示領域５１ａの上面との高さの差を低減できる。その結果、表
示領域５１ａ上に位置する表示パネルＤＰｂの端部が視認されてしまうことを抑制できる
。
さらに、各表示パネルＤＰに可撓性を持たせることで、例えば表示パネルＤＰｂの表示
領域５１ｂにおける上面の高さを、表示パネルＤＰａの表示領域５１ａにおける上面の高
さと一致するように、表示パネルＤＰｂを緩やかに湾曲させることができる。そのため、
表示パネルＤＰａと表示パネルＤＰｂとが重畳する領域近傍を除き、各表示領域の高さを
揃えることが可能で、表示領域５５に表示する画像の表示品位を高めることができる。
なお、隣接する２つの表示パネルＤＰ間の段差を軽減するため、表示パネルＤＰの厚さ
は薄いことが好ましい。例えば表示パネルＤＰの厚さを１ｍｍ以下、好ましくは３００μ
ｍ以下、より好ましくは１００μｍ以下とすることが好ましい。
以上のように、表示装置２０は複数の表示パネルＤＰを用いて映像を表示することがで
きる。
〔信号生成部の構成例〕
図１に示す信号生成部３０は、外部から入力されたデータに基づいて映像信号を生成す
る機能を有する。信号生成部３０は、フロントエンド部ＦＥ、デコーダＤＥＣ、処理回路
ＰＣ、受信部ＲＣＶ、インターフェースＩＦ、制御回路ＣＴＲＬ、分割回路ＤＩＶ、及び
補正回路ＣＣを有する。
フロントエンド部ＦＥは、外部から入力される信号を受信し、適宜信号処理を行う機能
を有する。フロントエンド部ＦＥには、例えば、所定の方式で符合化され、変調された放
送信号などが入力される。フロントエンド部ＦＥは、受信した映像信号の復調、アナログ
－デジタル変換などを行う機能を備えることができる。また、フロントエンド部ＦＥはエ
ラー訂正を行う機能を有していてもよい。フロントエンド部ＦＥによって受信され、信号
処理が施されたデータは、デコーダＤＥＣに出力される。
デコーダＤＥＣは、符号化された信号を復号する機能を有する。フロントエンド部ＦＥ
に入力された放送信号に含まれる画像データが圧縮されている場合、デコーダＤＥＣによ
って伸長が行われる。例えば、デコーダＤＥＣは、エントロピー復号、逆量子化、逆離散
コサイン変換（ＩＤＣＴ）や逆離散サイン変換（ＩＤＳＴ）などの逆直交変換、フレーム
内予測、フレーム間予測などを行う機能を備えることができる。
なお、８Ｋ４Ｋテレビ放送における符号化規格には、Ｈ．２６５／ＭＰＥＧ－Ｈ Ｈｉ
ｇｈ Ｅｆｆｉｃｉｅｎｃｙ Ｖｉｄｅｏ Ｃｏｄｉｎｇ（以下、ＨＥＶＣという）が採
用されている。フロントエンド部ＦＥに入力される放送信号に含まれる画像データがＨＥ
ＶＣに従って符号化されている場合には、デコーダＤＥＣによってＨＥＶＣに従った復号
（デコード）が行われる。
デコーダＤＥＣによる復号処理により画像データが生成され、処理回路ＰＣに出力され
る。
処理回路ＰＣは、デコーダＤＥＣから入力された画像データに対して画像処理を行って
データＳＤを生成し、補正回路ＣＣに出力する機能を有する。
画像処理の例としては、ノイズ除去処理、階調変換処理、色調補正処理、輝度補正処理
などが挙げられる。色調補正処理や輝度補正処理は、ガンマ補正などを用いて行うことが
できる。また、処理回路ＰＣは、解像度のアップコンバートに伴う画素間補間処理や、フ
レーム周波数のアップコンバートに伴うフレーム間補間処理などを実行する機能を有して
いてもよい。
ノイズ除去処理としては、文字などの輪郭の周辺に生じるモスキートノイズ、高速の動
画で生じるブロックノイズ、ちらつきを生じさせるランダムノイズ、解像度のアップコン
バートにより生じるドットノイズなどのさまざまなノイズの除去が挙げられる。
階調変換処理は、データＳＤが示す階調を表示装置２０の出力特性に対応した階調へ変
換する処理である。例えば階調数を大きくする場合、小さい階調数で入力された画像デー
タに対して、各画素に対応する階調値を補間して割り当てることで、ヒストグラムを平滑
化する処理を行うことができる。また、ダイナミックレンジを広げる、ハイダイナミック
レンジ（ＨＤＲ）処理も、階調変換処理に含まれる。
色調補正処理は、映像の色調を補正する処理である。また輝度補正処理は、映像の明る
さ（輝度コントラスト）を補正する処理である。例えば、表示装置２０が設けられる空間
の照明の種類や輝度、または色純度などに応じて、表示装置２０に表示される映像の輝度
や色調が最適となるように補正される。
画素間補間処理は、解像度をアップコンバートした際に、本来存在しないデータを補間
する処理である。例えば、新たに補間する画素の色のデータ（例えば赤色（Ｒ）、緑色（
Ｇ）、青色（Ｂ）の各色に対応する階調値）として、当該画素の周囲の画素の色のデータ
を参照し、それらの中間色となる色のデータとなるように、データを補間する。
フレーム間補間処理は、表示する映像のフレーム周波数を増大させる場合に、本来存在
しないフレーム（補間フレーム）の画像を生成する処理である。例えば、ある２枚の画像
の差分から２枚の画像の間に挿入する補間フレームの画像を生成する。または２枚の画像
の間に複数枚の補間フレームの画像を生成することもできる。例えば画像データのフレー
ム周波数が６０Ｈｚであったとき、複数枚の補間フレームを生成することで、表示装置２
０に出力される映像信号のフレーム周波数を、２倍の１２０Ｈｚ、または４倍の２４０Ｈ
ｚ、または８倍の４８０Ｈｚなどに増大させることができる。
なお、上記の画像処理は、処理回路ＰＣとは別途設けられた画像処理回路によって行う
こともできる。
補正回路ＣＣは、ニューラルネットワークＮＮ１を有する。補正回路ＣＣは、処理回路
ＰＣから入力されたデータＳＤをニューラルネットワークを用いて補正し、補正されたデ
ータＳＤ´を出力する機能を有する。
分割回路ＤＩＶは、補正回路ＣＣから入力されたデータＳＤ´を、複数のデータＳＤ´
［１，１］乃至ＳＤ´［Ｎ，Ｍ］に分割する機能を有する。データＳＤ´［ｉ，ｊ］は、
表示パネルＤＰ［ｉ，ｊ］に表示される画像に対応する画像データである。データＳＤ´
は、表示装置２０に設けられた表示パネルＤＰと同数のデータに分割される。図１におい
ては、データＳＤ´がＮ×Ｍ個のデータに分割され、表示装置２０に出力される。
受信部ＲＣＶは、外部から入力されるデータ又は制御信号を受信する機能を有する。受
信部ＲＣＶへのデータ又は制御信号の入力には、演算処理装置４０のほか、リモートコン
トローラ、携帯情報端末（スマートフォンやタブレットなど）、表示装置２０に設けられ
た操作ボタンなどを用いることができる。
なお、後述するニューラルネットワークＮＮ１の重み係数Ｗは、信号生成部３０の外部
に設けられた演算処理装置４０などから受信することができる。演算処理装置４０として
は、コンピュータ、または専用サーバやクラウドなどの演算処理能力の優れた計算機を用
いることができる。演算処理装置４０は、後述する機械学習システムによる学習によって
得られた重み係数Ｗを、受信部ＲＣＶを介して補正回路ＣＣに供給することにより、ニュ
ーラルネットワークＮＮ１に学習結果を反映させることができる。ここで、演算処理装置
４０を、後述する機械学習システムに置き換えてもよい。
インターフェースＩＦは、受信部ＲＣＶが受信したデータ又は制御信号に適宜信号処理
を施し、制御回路ＣＴＲＬに出力する機能を有する。
制御回路ＣＴＲＬは、信号生成部３０が有する各回路に制御信号を供給する機能を有す
る。例えば、制御回路ＣＴＲＬは、デコーダＤＥＣ、処理回路ＰＣ、分割回路ＤＩＶ、又
は補正回路ＣＣに制御信号を供給する機能を有する。制御回路ＣＴＲＬによる制御は、受
信部ＲＣＶが受信した制御信号などに基づいて行うことができる。
上記の信号生成部３０によって生成された映像信号が表示装置２０に出力され、表示装
置２０に映像が表示される。ここで、表示装置２０に複数の表示パネルＤＰがマトリクス
状に配置される場合、図４（Ａ）に示すように、表示パネルＤＰが隣接する領域、すなわ
ち表示パネルＤＰのつなぎ目の領域（図中の領域Ｓ）が存在する。複数の表示パネルＤＰ
を用いて映像を表示する際は、領域Ｓにおける映像の連続性が確保されることが好ましい
。
しかしながら、画素２２が有するトランジスタの特性又は容量素子のサイズ、配線ＳＬ
の寄生抵抗又は寄生容量、駆動回路２４の駆動能力などには、表示パネルＤＰごとにばら
つきが生じ得る。そのため、映像信号が各表示パネルＤＰに供給された際、表示パネルＤ
Ｐごとに表示映像に誤差が生じ、これによりつなぎ目の領域において映像が不連続になり
得る。また、図３（Ｂ）、（Ｃ）に示すように、一の表示パネルＤＰの表示領域５１が他
の表示パネルＤＰの可視光を透過する領域５２と重なる領域を有する場合、つなぎ目の領
域においては表示領域５１に表示された映像が領域５２を介して視認されるため、階調に
誤差が生じ得る。よって、処理回路ＰＣによって生成されたデータＳＤをそのまま分割し
たデータ（データＳＤ［１，１］乃至［Ｎ，Ｍ］）を各表示パネルＤＰに供給すると、図
４（Ｂ－１）に示すように、領域Ｓにおいて不連続な映像が視認され得る。
そこで、本発明の一態様においては、人工知能（ＡＩ：Ａｒｔｉｆｉｃｉａｌ Ｉｎｔ
ｅｌｌｉｇｅｎｃｅ）を利用して映像信号を補正する機能を有する補正回路ＣＣを信号生
成部３０に設ける。具体的には、補正回路ＣＣは人工ニューラルネットワーク（ＡＮＮ：
Ａｒｔｉｆｉｃｉａｌ Ｎｅｕｒａｌ Ｎｅｔｗｏｒｋ）を有し、当該人工ニューラルネ
ットワークの推論（認知）により、特につなぎ目において映像の不連続性を補償するよう
に映像信号が補正される。これにより、複数の表示パネルＤＰを用いて表示装置２０を構
成する場合に、表示パネルＤＰのつなぎ目において映像の乱れを視認されにくくすること
が可能となり、映像の品質を向上させることができる。
なお、人工知能とは、人間の知能を模した計算機である。また、人工ニューラルネット
ワークとは、ニューロンとシナプスで構成される神経網を模した回路であり、人工ニュー
ラルネットワークは人工知能の一種である。本明細書等において「ニューラルネットワー
ク」と記載する場合、特に人工ニューラルネットワークを指す。
図１に示す補正回路ＣＣは、処理回路ＰＣから入力された映像信号を補正する機能を有
する。具体的には、補正回路ＣＣは、表示装置２０に複数の表示パネルＤＰが設けられる
場合において、表示パネルＤＰの境界において連続的な映像が表示されるように、すなわ
ち、つなぎ目における映像の不連続性を補償するように、データＳＤを補正する機能を有
する。
データＳＤの補正は、補正回路ＣＣが有するニューラルネットワークＮＮ１によって行
われる。ニューラルネットワークＮＮ１は、つなぎ目の領域において映像の不連続性を緩
和するように、映像信号を適切に補正するための学習が施されている。そして、ニューラ
ルネットワークＮＮ１にデータＳＤが入力データとして供給されると、ニューラルネット
ワークＮＮ１は推論を行い、データＳＤ´を出力する。そして、ニューラルネットワーク
ＮＮ１によって生成されたデータＳＤ´を分割回路ＤＩＶによって分割したＮ×Ｍのデー
タＳＤ´［ｉ，ｊ］が表示装置２０に供給されると、図４（Ｂ－２）に示すようにつなぎ
目が目立たない映像が表示される。
なお、ここでは複数の表示パネルＤＰを有する表示装置２０を例に挙げて説明したが、
図４（Ｃ）に示すような、１つの表示パネルＤＰを有する表示装置２０とした場合であっ
ても、トランジスタの特性又は容量素子のサイズのばらつき、配線ＳＬの寄生抵抗又は寄
生容量の影響、駆動回路２４の駆動能力の面内ばらつき、表示素子の特性の面内ばらつき
などにより、表示ムラが生じる場合がある。この場合であっても、補正回路ＣＣによって
生成されたデータＳＤ´により、ムラが目立たない映像を表示させることができる。
以下、ニューラルネットワークＮＮ１を有する補正回路ＣＣについて詳述する。
〔補正回路の構成例〕
図５に、補正回路ＣＣの構成例を示す。補正回路ＣＣはニューラルネットワークＮＮ１
を有し、データＳＤを補正する機能を有する。ニューラルネットワークＮＮ１には、デー
タＳＤが入力される。
なお、ここでは補正回路が１つのニューラルネットワークＮＮ１を有する構成例につい
て説明するが、複数のニューラルネットワークを並列に設けた構成としてもよい。このと
き、入力されるデータＳＤを複数に分割して、それぞれのニューラルネットワークに入力
する。また複数のニューラルネットワークから出力されたデータを結合して１つの画像デ
ータを含むデータＳＤ´として出力する層を有することが好ましい。これにより、映像信
号の補正を高速に行うことができる。特に、８Ｋ４Ｋなどの高解像度の映像データを処理
する場合に好適である。
ニューラルネットワークＮＮ１は、入力層ＩＬ、出力層ＯＬ、及び隠れ層（中間層）Ｈ
Ｌを有する。ニューラルネットワークＮＮ１は、隠れ層ＨＬを複数有するニューラルネッ
トワーク、すなわち、ディープニューラルネットワークによって構成することができる。
なお、ディープニューラルネットワークにおける学習を、ディープラーニングと呼ぶこと
がある。出力層ＯＬ、入力層ＩＬ、隠れ層ＨＬはそれぞれ複数のニューロン回路を有し、
異なる層に設けられたニューロン回路同士は、シナプス回路を介して接続されている。
ニューラルネットワークＮＮ１には、表示装置２０に表示される映像の不連続性を緩和
するようにデータＳＤを補正する機能が、学習によって付加されている。そして、ニュー
ラルネットワークＮＮ１にデータＳＤが入力されると、各層において演算処理が行われる
。各層における演算処理は、前層が有するニューロン回路の出力と重み係数との積和演算
などにより実行される。なお、層と層との結合は、全てのニューロン回路同士が結合する
全結合としてもよいし、一部のニューロン回路同士が結合する部分結合としてもよい。そ
して、演算結果はデータＳＤ´として出力層ＯＬから出力される。これにより、データＳ
ＤがデータＳＤ´に補正される。
そして、ニューラルネットワークＮＮ１の出力層ＯＬから出力されたデータＳＤ´が、
分割回路ＤＩＶに入力される。このように、ニューラルネットワークＮＮ１で補正した映
像信号を用いることにより、表示装置２０につなぎ目が目立たない映像を表示することが
できる。
ニューラルネットワークＮＮ１には重み係数が格納されている。重み係数の最適化、す
なわち学習の方法については、後述する。
以上が表示システム１０についての説明である。このような構成により、表示品位の極
めて高い表示を行うことのできる表示システムを実現できる。
［機械学習システムの構成例］
以下では、上記補正回路ＣＣ内のニューラルネットワークＮＮ１に格納される重み係数
の最適化、すなわちニューラルネットワークの学習を行うことのできるシステムを例に挙
げ、当該システムの構成例、動作例とともに、本発明の一態様の機械学習方法、または機
械学習に用いるデータの生成方法について説明する。
図６に、機械学習システム６０の構成例を示す。また、図６では、機械学習システム６
０に加えて、表示装置２０を示している。表示装置２０の構成は、上記を援用できる。
機械学習システム６０は、処理装置７０と、撮像装置６５と、を有する。
撮像装置６５は、表示装置２０に表示される画像を撮像することができる。また撮像装
置６５が撮像した画像データは、データＳＤ２として、処理装置７０に出力される。撮像
装置６５としては、例えばカメラを用いることができる。撮像装置６５が撮像可能な解像
度は高ければ高いほどよい。特に、表示装置２０の全画素数以上の解像度を有する撮像装
置を用いることが好ましい。
処理装置７０は、制御部６１、データ生成部６２、演算部６３、記憶部６４ａ、記憶部
６４ｂ、記憶部６４ｃ等を有する。
記憶部６４ａは、Ｘ個（Ｘは２以上の整数）のデータＳＤ１を格納する機能を有する。
ここで、以降の説明において、個々のデータＳＤ１等を区別する必要のある場合には、
ｘ番目（ｘは１以上Ｘ以下の整数。）のデータについて（ｘ）を付記し、例えばデータＳ
Ｄ１（ｘ）などと表記する場合がある。一方、個々のデータを区別せずに説明する場合に
は、（ｘ）を付記せずにデータＳＤ１などと表記する場合がある。
記憶部６４ａは、制御部６１からの要求に応じて、データＳＤ１（ｘ）を出力すること
ができる。Ｘ個のデータＳＤ１（ｘ）は、それぞれ異なる画像データであり、データＳＤ
１（ｘ）の数が多いほど、後述するニューラルネットワークＮＮ２の学習精度を高めるこ
とができる。
制御部６１は、記憶部６４から入力されたデータＳＤ１（ｘ）を、データ生成部６２に
出力する機能を有する。
また、制御部６１は分割回路７１を有し、データＳＤ１（ｘ）をＮ×ＭのデータＳＤ（
ｘ）［１，１］乃至［Ｎ，Ｍ］に分割し、表示装置２０に出力する機能を有する。
また制御部６１は、処理装置７０の各構成の動作を制御する機能を有していてもよい。
また、撮像装置６５に対して、撮像やデータの出力などの動作を要求する信号を生成し、
出力する機能を有していてもよい。なお、制御部６１とは別に、処理装置７０の各構成の
動作を制御する機能を有する制御部を設けてもよい。
データ生成部６２は、データＳＤ１（ｘ）とデータＳＤ２（ｘ）に基づいてデータＳＤ
３（ｘ）を生成し、演算部６３に出力する機能を有する。また、データ生成部６２は、デ
ータＳＤ１（ｘ）に対してパディング処理を行ったデータＳＤ１ｐ（ｘ）を生成し、演算
部６３に出力する機能を有していてもよい。データ生成部が生成する各データの詳細につ
いては、後述する。
なお、パディング処理とは、データ長が所定の大きさよりも小さい場合に、足りないデ
ータを追加してデータ長を合わせる処理のことを言う。ここで、対象のデータが画像デー
タである場合には、画像の上下左右にデータを追加し、元の画像の周囲に余白部分（マー
ジンともいう）を加える処理に相当する。ここで、追加するピクセルの階調値のデータと
して、「０」を用いるゼロパディングを適用してもよいし、隣接するピクセルの階調値と
同じ階調値を用いてもよい。
記憶部６４ｂは、撮像装置６５から入力されたデータＳＤ２（ｘ）を格納する機能を有
する。また記憶部６４ｂは、制御部６１からの要求に応じて、データ生成部６２にデータ
ＳＤ２（ｘ）を出力することができる。
記憶部６４ｃは、データ生成部６２が生成したデータＳＤ３（ｘ）及びデータＳＤ１ｐ
（ｘ）を格納する機能を有する。また記憶部６４ｃは、制御部６１からの要求に応じて、
データＳＤ３（ｘ）とデータＳＤ１ｐ（ｘ）とを、演算部６３に出力する機能を有する。
なお、ここでは記憶部６４ａ、記憶部６４ｂ、及び記憶部６４ｃをそれぞれ別のブロッ
クとして記載したが、１つの記憶装置がこれらを兼ねていてもよい。
また、記憶部６４ｃを省略することもできる。このとき、学習を行う際に、データ生成
部６２が生成したデータＳＤ３（ｘ）及びデータＳＤ１ｐ（ｘ）を、記憶部６４ｃを介さ
ずに直接、演算部６３に順次出力することができる。
演算部６３は、ニューラルネットワークＮＮ２を有する。ニューラルネットワークＮＮ
２は、データ生成部６２が生成したデータＳＤ１ｐと、データＳＤ３とにより、重み係数
Ｗの更新、すなわち学習が行われる。
ここで、ニューラルネットワークＮＮ２の構成は、上記表示システム１０の補正回路Ｃ
Ｃが有するニューラルネットワークＮＮ１に対応した構成とすることが好ましい。ニュー
ラルネットワークＮＮ２の構成を、ニューラルネットワークＮＮ１と同じ構成とすること
で、学習を終えた重み係数ＷをそのままニューラルネットワークＮＮ１に反映することが
できる。また、ニューラルネットワークＮＮ２として、効率的な学習を行えるようにニュ
ーラルネットワークＮＮ１とは異なる構成としてもよい。また、ニューラルネットワーク
ＮＮ２は主として学習を実行するのに用いられるのに対し、ニューラルネットワークＮＮ
１は主として推論を実行するのに用いられるため、ニューラルネットワークＮＮ１をニュ
ーラルネットワークＮＮ２に対して簡素（シンプル）な構成としてもよい。例えば、ニュ
ーラルネットワークＮＮ２は学習するために誤差逆伝播法（バックプロパゲーション）に
対応する計算をする必要があるが、ニューラルネットワークＮＮ１は不要とすることがで
きる。
［機械学習システムの動作方法例］
以下では、機械学習システム６０の動作方法の一例について説明する。図７は、機械学
習システム６０の動作方法の一例に係るフローチャートである。
〔ステップＳ００〕
ステップＳ００において、機械学習システム６０の動作が開始される。
〔ステップＳ０１〕
ステップＳ０１において、記憶部６４ａから制御部６１に、データＳＤ１（ｘ）が読み
出される。
〔ステップＳ０２〕
ステップＳ０２において、制御部６１内の分割回路７１により、データＳＤ１（ｘ）を
分割したＮ×ＭのデータＳＤ１（ｘ）［１，１］乃至［Ｎ，Ｍ］を生成する。
〔ステップＳ０３〕
ステップＳ０３において、制御部６１はＮ×ＭのデータＳＤ１（ｘ）［１，１］乃至［
Ｎ，Ｍ］を表示装置２０に出力する。表示装置２０の各表示パネルＤＰは、入力されたデ
ータに基づいて画像を表示する。
〔ステップＳ０４〕
ステップＳ０４において、撮像装置６５により表示装置２０に表示された画像を撮像す
る。撮像された画像はデータＳＤ２（ｘ）として、記憶部６４ｂに出力される。
〔ステップＳ０５〕
ステップＳ０５において、データ生成部６２は、制御部６１から入力されるデータＳＤ
１（ｘ）と、記憶部６４ｂから入力されるデータＳＤ２（ｘ）とに基づいて、データＳＤ
３（ｘ）を生成し、記憶部６４ｃに出力する。
ここで、生成されるデータＳＤ３について、図８を用いて説明する。
まず、図８の上段に示すように、データ生成部６２は、データＳＤ１からデータＳＤ２
を差し引くように演算する、すなわちこれらの差分を演算することにより、データＳＤｃ
１を生成する。
図８において、データＳＤ２で示す画像では、他の領域よりも輝度の低い十字形状の領
域Ｕが存在するとする。当該領域Ｕは、例えば隣接する２つの表示パネルＤＰにおいて、
一方の表示パネルＤＰの可視光を透過する領域と、他方の表示パネルＤＰの表示部とが重
畳した領域（つなぎ目部分）に対応する。
データＳＤ１からデータＳＤ２を差し引くことにより得られるデータＳＤｃ１では、領
域Ｕの輝度が、他の領域よりも明るい領域となる。
続いて、図８の下段に示すように、データＳＤ１と、データＳＤｃ１とを足し合わせる
ように演算する、すなわちこれらの和を演算することにより、データＳＤ３を生成する。
データＳＤ３は、データＳＤ１と比較して、領域Ｕにおける輝度が高められた画像デー
タとなる。このデータＳＤ３は、複数の表示パネルＤＰのつなぎ目部分における輝度の低
下を補償するように階調値が高められたデータと言うことができる。したがって、このデ
ータＳＤ３は、そのまま表示装置２０に入力すると、つなぎ目部分が視認されにくくなる
画像データである。
ステップＳ０５における演算処理を数式で示すと、数式１のようになる。ここで、Ｖｇ
１［ｘ，ｙ］はデータＳＤ１内の所定のアドレス［ｘ，ｙ］のピクセルの階調値である（
図８参照）。同様に、それぞれＶｇ２［ｘ，ｙ］はデータＳＤ２内の、Ｖｇｃ１［ｘ，ｙ
］はデータＳＤｃ１内の、Ｖｇ３［ｘ，ｙ］はデータＳＤ３内の、所定のアドレスのピク
セルの階調値である。
Figure 0007254994000001
なお、上記では、説明を容易にするために中間生成画像としてデータＳＤｃ１を用いて
説明したが、実際に演算を行う際にはデータＳＤｃ１を介さないように、下記数式２に基
づいて演算を行ってもよい。
Figure 0007254994000002
〔ステップＳ０６〕
ステップＳ０６において、撮像を終了する場合、すなわちデータＳＤ１（ｘ）がＸ番目
のデータである場合にはステップＳ０７に移行する。一方、撮像を継続する場合、すなわ
ちデータＳＤ１（ｘ）がＸ番目でない場合には、ステップＳ０１に移行する。このとき、
ｘに１を足し、次のデータ（ＳＤ（ｘ＋１））に対して、ステップＳ０１乃至Ｓ０６が行
われる。
撮像を継続する場合、記憶部６４ａに格納された次の画像データであるデータＳＤ１（
ｘ＋１）が読み出される。
ステップＳ０１乃至Ｓ０６は、記憶部６４に格納されたデータＳＤ１の数（すなわちＸ
）だけ繰り返し行われる。なお、ユーザや他のプログラムからの割り込み処理が行われた
場合にはその限りでない。
〔ステップＳ０７〕
ステップＳ０７において、ニューラルネットワークＮＮ２の学習を行う。
まず、ニューラルネットワークＮＮ２の構成例について説明する。図９（Ａ）は、ニュ
ーラルネットワークＮＮ２の構成例である。また、図９（Ｂ）は、学習方法を説明するた
めの模式図である。
図９（Ａ）に示すニューラルネットワークＮＮ２は、入力層と、出力層との間に、複数
の畳み込み層を有する。畳み込み層を有するため、ニューラルネットワークＮＮ２は、畳
み込みニューラルネットワーク（ＣＮＮ：Ｃｏｎｖｏｌｕｔｉｏｎａｌ Ｎｅｕｒａｌ
Ｎｅｔｗｏｒｋ）の１つとも言える。図９（Ａ）に示すようなＣＮＮを用いることで、よ
り精度の高いニューラルネットワークを構築することができる。
なお、ニューラルネットワークＮＮ２の構成はこれに限られず、様々な構成をとること
ができる。
ここで、畳み込み層による畳み込み処理を行うと、画像データのサイズ（具体的にはピ
クセル数）が減少するため、入力データとして用いるデータには、あらかじめパディング
処理を行い、画像データのサイズを大きくしておくことが好ましい。
続いて、学習について説明する。学習は、パディング処理後のデータＳＤ１ｐを入力デ
ータ、データＳＤ３を教師データとして用いた、いわゆる教師あり学習法により実行する
ことができる。図９（Ａ）、（Ｂ）に示すように、ニューラルネットワークＮＮ２の入力
層側から、パディング処理後のデータＳＤ１ｐが入力され、出力層側からデータＳＤ３が
入力される。このとき、ニューラルネットワークＮＮ２の出力データＤｏｕｔが、データ
ＳＤ３と等しくなるように（またはできるだけ近づくように）、ニューラルネットワーク
ＮＮ２内の重み係数が更新される。重み係数の更新には、誤差逆伝播法などの手法を用い
ることができる。
より具体的には、一度の重み係数の更新に伴って、ニューラルネットワークＮＮ２の出
力データＤｏｕｔが更新される。そして、出力データＤｏｕｔとデータＳＤ３との差分に
基づいて、さらに重み係数を更新する。この動作は、出力データＤｏｕｔとデータＳＤ３
の誤差（差分）が一定以下になるまで繰り返される。なお、差分の算出は、ニューラルネ
ットワークＮＮ２の内部または外部のどちらで行われてもよい。また誤差の許容範囲は自
由に設定することができる。最終的に出力データＤｏｕｔとデータＳＤ３の誤差が一定以
下になると、１つのデータＳＤ１についてのニューラルネットワークＮＮ１の学習が終了
する。
〔ステップＳ０８〕
ステップＳ０８において、学習を終了する場合にはステップＳ０９に移行し、動作を終
了する。一方、ステップＳ０８において学習を終了しない場合には、ステップＳ０７に移
行する。
学習を終了しない場合、ステップＳ０７において、記憶部６４ｃに格納された次のデー
タ（データＳＤ３（ｘ＋１）、データＳＤ１ｐ（ｘ＋１））に基づいて、学習を行う。
ステップＳ０７は、記憶部６４ａに格納されたデータＳＤ１の数、すなわちＸ回だけ繰
り返し行われる。なお、ユーザや他のプログラムからの割り込み処理が行われた場合には
その限りでない。
〔ステップＳ０９〕
ステップＳ０９において動作を終了する。そして、このときのニューラルネットワーク
ＮＮ２の重み係数が、学習結果として得られる。
以上が、機械学習システム６０の動作方法例についての説明である。
なお、撮像を行うステップと、データＳＤ３を生成するステップ、及び学習を実行する
ステップは、それぞれ並列に行われていてもよい。例えば、１枚目の画像データ（データ
ＳＤ１（１））に基づく学習を実行している間に、２枚目の画像データ（データＳＤ１（
２））に基づく撮像、及びデータＳＤ３（２）の生成を行ってもよい。これにより、学習
とデータ生成とを並行して実行できるため、機械学習に要する期間を短縮することができ
る。
上記機械学習システム６０の動作方法は、例えばプログラムとして非一時媒体に格納さ
れ、ハードウェアが有する演算装置により読み出され、実行することができる。すなわち
、本発明の一態様は、上記で説明した動作方法に基づく動作を、ハードウェアに実行させ
るためのプログラム、または当該プログラムが格納された非一時的記憶媒体である。
［変形例］
以下では、上記データ生成部６２の動作の変形例について説明する。
図８で例示した方法では、元の画像に対応するデータＳＤ１にデータＳＤｃ１を足し合
わせることでデータＳＤ３を生成するため、データＳＤ１の画像によっては、生成後のデ
ータＳＤ３内のピクセルの階調値が、最大輝度の階調値（例えば８ｂｉｔデータであれば
、階調値２５５）を超えてしまう場合がある。以下では、このような不具合が生じない方
法の例について説明する。
以下、図１０を用いてデータ生成方法の例を説明する。
まず、図８で示した例と同様に、データＳＤ１からデータＳＤ２を差し引いたデータＳ
Ｄｃ１を生成する。
このとき、データＳＤｃ１内の最も輝度の高いピクセルの階調値をＶｇｃ１ｍａｘとす
る。多くの場合、Ｖｇｃ１ｍａｘに対応するピクセルは、領域Ｕ内に位置する。
続いて、データＳＤｃ１内の全ピクセルの階調値を、階調値Ｖｇｃ１ｍａｘを基準に反
転するように演算することにより、データＳＤｃ２を生成する。ここで、データＳＤｃ２
内の任意のピクセルにおける階調値を、Ｖｇｃ２［ｘ，ｙ］とする。
続いて、データＳＤ１からデータＳＤｃ２を差し引くように演算する、すなわちこれら
の差分を演算することにより、データＳＤ３´を生成することができる。
このときの一連の演算処理を数式で表すと、数式３のようになる。
Figure 0007254994000003
また、実際に演算を行う際には、中間生成画像としてのデータＳＤｃ２を介さない下記
数式４に基づいて演算を行ってもよい。
Figure 0007254994000004
このようにして生成されるデータＳＤ３´は、その最大の階調値が最大輝度の階調値以
下の値を取るため、上述した不具合が生じることが無くなる。
以上が変形例についての説明である。
本発明の一態様の機械学習方法、または機械学習システムを適用することにより、表示
装置の表示ムラを好適に低減可能な、ニューラルネットワークを用いた画像補正を行うこ
とができる。
また、本発明の一態様の機械学習方法、または機械学習システムに基づいて得られた重
み係数が適用されたニューラルネットワークを備える表示システムは、表示装置の特性に
応じて最適な画像補正を行うことが可能なため、極めて表示品位の高い表示システムを実
現できる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態２）
本実施の形態では、上記の実施の形態で説明したニューラルネットワークに用いること
が可能な半導体装置の構成例について説明する。
図１１（Ａ）に示すように、ニューラルネットワークＮＮは入力層ＩＬ、出力層ＯＬ、
中間層（隠れ層）ＨＬによって構成することができる。入力層ＩＬ、出力層ＯＬ、中間層
ＨＬはそれぞれ、１又は複数のニューロン（ユニット）を有する。なお、中間層ＨＬは１
層であってもよいし、２層以上であってもよい。２層以上の中間層ＨＬを有するニューラ
ルネットワークはＤＮＮ（ディープニューラルネットワーク）と呼ぶこともでき、ディー
プニューラルネットワークを用いた学習は深層学習と呼ぶこともできる。
入力層ＩＬの各ニューロンには入力データが入力され、中間層ＨＬの各ニューロンには
前層又は後層のニューロンの出力信号が入力され、出力層ＯＬの各ニューロンには前層の
ニューロンの出力信号が入力される。なお、各ニューロンは、前後の層の全てのニューロ
ンと結合されていてもよいし（全結合）、一部のニューロンと結合されていてもよい。
図１１（Ｂ）に、ニューロンによる演算の例を示す。ここでは、ニューロンＮと、ニュ
ーロンＮに信号を出力する前層の２つのニューロンを示している。ニューロンＮには、前
層のニューロンの出力ｘ１と、前層のニューロンの出力ｘ２が入力される。そして、ニュ
ーロンＮにおいて、出力ｘ１と重みｗ１の乗算結果（ｘ１ｗ１）と出力ｘ２と重みｗ２の
乗算結果（ｘ２ｗ２）の総和ｘ１ｗ１＋ｘ２ｗ２が計算された後、必要に応じてバイアス
ｂが加算され、値ａ＝ｘ１ｗ１＋ｘ２ｗ２＋ｂが得られる。そして、値ａは活性化関数ｈ
（）によって変換され、ニューロンＮから出力信号ｙ＝ｈ（ａ）が出力される。
このように、ニューロンによる演算には、前層のニューロンの出力と重みの積を足し合
わせる演算、すなわち積和演算が含まれる（上記のｘ１ｗ１＋ｘ２ｗ２）。この積和演算
は、プログラムを用いてソフトウェア上で行ってもよいし、ハードウェアによって行われ
てもよい。積和演算をハードウェアによって行う場合は、積和演算回路を用いることがで
きる。この積和演算回路としては、デジタル回路を用いてもよいし、アナログ回路を用い
てもよい。積和演算回路にアナログ回路を用いる場合、積和演算回路の回路規模の縮小、
又は、メモリへのアクセス回数の減少による処理速度の向上及び消費電力の低減を図るこ
とができる。
積和演算回路は、チャネル形成領域にシリコン（単結晶シリコンなど）を含むトランジ
スタ（以下、Ｓｉトランジスタともいう）によって構成してもよいし、チャネル形成領域
に酸化物半導体を含むトランジスタ（以下、ＯＳトランジスタともいう）によって構成し
てもよい。特に、ＯＳトランジスタはオフ電流が極めて小さいため、積和演算回路のアナ
ログメモリを構成するトランジスタとして好適である。なお、ＳｉトランジスタとＯＳト
ランジスタの両方を用いて積和演算回路を構成してもよい。以下、積和演算回路の機能を
備えた半導体装置の構成例について説明する。
［半導体装置の構成例］
図１２に、ニューラルネットワークの演算を行う機能を有する半導体装置ＭＡＣの構成
例を示す。半導体装置ＭＡＣは、ニューロン間の結合強度（重み）に対応する第１のデー
タと、入力データに対応する第２のデータの積和演算を行う機能を有する。なお、第１の
データ及び第２のデータはそれぞれ、アナログデータ又は多値のデータ（離散的なデータ
）とすることができる。また、半導体装置ＭＡＣは、積和演算によって得られたデータを
活性化関数によって変換する機能を有する。
半導体装置ＭＡＣは、セルアレイＣＡ、電流源回路ＣＳ、カレントミラー回路ＣＭ、回
路ＷＤＤ、回路ＷＬＤ、回路ＣＬＤ、オフセット回路ＯＦＳＴ、及び活性化関数回路ＡＣ
ＴＶを有する。
セルアレイＣＡは、複数のメモリセルＭＣ及び複数のメモリセルＭＣｒｅｆを有する。
図１２には、セルアレイＣＡがｍ行ｎ列（ｍ，ｎは１以上の整数）のメモリセルＭＣ（Ｍ
Ｃ［１，１］乃至［ｍ，ｎ］）と、ｍ個のメモリセルＭＣｒｅｆ（ＭＣｒｅｆ［１］乃至
［ｍ］）を有する構成例を示している。メモリセルＭＣは、第１のデータを格納する機能
を有する。また、メモリセルＭＣｒｅｆは、積和演算に用いられる参照データを格納する
機能を有する。なお、参照データはアナログデータ又は多値のデータとすることができる
。
メモリセルＭＣ［ｉ，ｊ］（ｉは１以上ｍ以下の整数、ｊは１以上ｎ以下の整数）は、
配線ＷＬ［ｉ］、配線ＲＷ［ｉ］、配線ＷＤ［ｊ］、及び配線ＢＬ［ｊ］と接続されてい
る。また、メモリセルＭＣｒｅｆ［ｉ］は、配線ＷＬ［ｉ］、配線ＲＷ［ｉ］、配線ＷＤ
ｒｅｆ、配線ＢＬｒｅｆと接続されている。ここで、メモリセルＭＣ［ｉ，ｊ］と配線Ｂ
Ｌ［ｊ］間を流れる電流をＩＭＣ［ｉ，ｊ］と表記し、メモリセルＭＣｒｅｆ［ｉ］と配
線ＢＬｒｅｆ間を流れる電流をＩＭＣｒｅｆ［ｉ］と表記する。
メモリセルＭＣ及びメモリセルＭＣｒｅｆの具体的な構成例を、図１３に示す。図１３
には代表例としてメモリセルＭＣ［１，１］、［２，１］及びメモリセルＭＣｒｅｆ［１
］、［２］を示しているが、他のメモリセルＭＣ及びメモリセルＭＣｒｅｆにも同様の構
成を用いることができる。メモリセルＭＣ及びメモリセルＭＣｒｅｆはそれぞれ、トラン
ジスタＴｒ１１、Ｔｒ１２、容量素子Ｃ１１を有する。ここでは、トランジスタＴｒ１１
及びトランジスタＴｒ１２がｎチャネル型のトランジスタである場合について説明する。
メモリセルＭＣにおいて、トランジスタＴｒ１１のゲートは配線ＷＬと接続され、ソー
ス又はドレインの一方はトランジスタＴｒ１２のゲート、及び容量素子Ｃ１１の第１の電
極と接続され、ソース又はドレインの他方は配線ＷＤと接続されている。トランジスタＴ
ｒ１２のソース又はドレインの一方は配線ＢＬと接続され、ソース又はドレインの他方は
配線ＶＲと接続されている。容量素子Ｃ１１の第２の電極は、配線ＲＷと接続されている
。配線ＶＲは、所定の電位を供給する機能を有する配線である。ここでは一例として、配
線ＶＲから低電源電位（接地電位など）が供給される場合について説明する。
トランジスタＴｒ１１のソース又はドレインの一方、トランジスタＴｒ１２のゲート、
及び容量素子Ｃ１１の第１の電極と接続されたノードを、ノードＮＭとする。また、メモ
リセルＭＣ［１，１］、［２，１］のノードＮＭを、それぞれノードＮＭ［１，１］、［
２，１］と表記する。
メモリセルＭＣｒｅｆも、メモリセルＭＣと同様の構成を有する。ただし、メモリセル
ＭＣｒｅｆは配線ＷＤの代わりに配線ＷＤｒｅｆと接続され、配線ＢＬの代わりに配線Ｂ
Ｌｒｅｆと接続されている。また、メモリセルＭＣｒｅｆ［１］、［２］において、トラ
ンジスタＴｒ１１のソース又はドレインの一方、トランジスタＴｒ１２のゲート、及び容
量素子Ｃ１１の第１の電極と接続されたノードを、それぞれノードＮＭｒｅｆ［１］、［
２］と表記する。
ノードＮＭとノードＮＭｒｅｆはそれぞれ、メモリセルＭＣとメモリセルＭＣｒｅｆの
保持ノードとして機能する。ノードＮＭには第１のデータが保持され、ノードＮＭｒｅｆ
には参照データが保持される。また、配線ＢＬ［１］からメモリセルＭＣ［１，１］、［
２，１］のトランジスタＴｒ１２には、それぞれ電流ＩＭＣ［１，１］、ＩＭＣ［２，１
］が流れる。また、配線ＢＬｒｅｆからメモリセルＭＣｒｅｆ［１］、［２］のトランジ
スタＴｒ１２には、それぞれ電流ＩＭＣｒｅｆ［１］、ＩＭＣｒｅｆ［２］が流れる。
トランジスタＴｒ１１は、ノードＮＭ又はノードＮＭｒｅｆの電位を保持する機能を有
するため、トランジスタＴｒ１１のオフ電流は小さいことが好ましい。そのため、トラン
ジスタＴｒ１１としてオフ電流が極めて小さいＯＳトランジスタを用いることが好ましい
。これにより、ノードＮＭ又はノードＮＭｒｅｆの電位の変動を抑えることができ、演算
精度の向上を図ることができる。また、ノードＮＭ又はノードＮＭｒｅｆの電位をリフレ
ッシュする動作の頻度を低く抑えることが可能となり、消費電力を削減することができる
。
トランジスタＴｒ１２は特に限定されず、例えばＳｉトランジスタ又はＯＳトランジス
タなどを用いることができる。トランジスタＴｒ１２にＯＳトランジスタを用いる場合、
トランジスタＴｒ１１と同じ製造装置を用いて、トランジスタＴｒ１２を作製することが
可能となり、製造コストを抑制することができる。なお、トランジスタＴｒ１２はｎチャ
ネル型であってもｐチャネル型であってもよい。
電流源回路ＣＳは、配線ＢＬ［１］乃至［ｎ］及び配線ＢＬｒｅｆと接続されている。
電流源回路ＣＳは、配線ＢＬ［１］乃至［ｎ］及び配線ＢＬｒｅｆに電流を供給する機能
を有する。なお、配線ＢＬ［１］乃至［ｎ］に供給される電流値と配線ＢＬｒｅｆに供給
される電流値は異なっていてもよい。ここでは、電流源回路ＣＳから配線ＢＬ［１］乃至
［ｎ］に供給される電流をＩＣ、電流源回路ＣＳから配線ＢＬｒｅｆに供給される電流を
ＩＣｒｅｆと表記する。
カレントミラー回路ＣＭは、配線ＩＬ［１］乃至［ｎ］及び配線ＩＬｒｅｆを有する。
配線ＩＬ［１］乃至［ｎ］はそれぞれ配線ＢＬ［１］乃至［ｎ］と接続され、配線ＩＬｒ
ｅｆは、配線ＢＬｒｅｆと接続されている。ここでは、配線ＩＬ［１］乃至［ｎ］と配線
ＢＬ［１］乃至［ｎ］の接続箇所をノードＮＰ［１］乃至［ｎ］と表記する。また、配線
ＩＬｒｅｆと配線ＢＬｒｅｆの接続箇所をノードＮＰｒｅｆと表記する。
カレントミラー回路ＣＭは、ノードＮＰｒｅｆの電位に応じた電流ＩＣＭを配線ＩＬｒ
ｅｆに流す機能と、この電流ＩＣＭを配線ＩＬ［１］乃至［ｎ］にも流す機能を有する。
図１２には、配線ＢＬｒｅｆから配線ＩＬｒｅｆに電流ＩＣＭが排出され、配線ＢＬ［１
］乃至［ｎ］から配線ＩＬ［１］乃至［ｎ］に電流ＩＣＭが排出される例を示している。
また、カレントミラー回路ＣＭから配線ＢＬ［１］乃至［ｎ］を介してセルアレイＣＡに
流れる電流を、ＩＢ［１］乃至［ｎ］と表記する。また、カレントミラー回路ＣＭから配
線ＢＬｒｅｆを介してセルアレイＣＡに流れる電流を、ＩＢｒｅｆと表記する。
回路ＷＤＤは、配線ＷＤ［１］乃至［ｎ］及び配線ＷＤｒｅｆと接続されている。回路
ＷＤＤは、メモリセルＭＣに格納される第１のデータに対応する電位を、配線ＷＤ［１］
乃至［ｎ］に供給する機能を有する。また、回路ＷＤＤは、メモリセルＭＣｒｅｆに格納
される参照データに対応する電位を、配線ＷＤｒｅｆに供給する機能を有する。回路ＷＬ
Ｄは、配線ＷＬ［１］乃至［ｍ］と接続されている。回路ＷＬＤは、データの書き込みを
行うメモリセルＭＣ又はメモリセルＭＣｒｅｆを選択するための信号を、配線ＷＬ［１］
乃至［ｍ］に供給する機能を有する。回路ＣＬＤは、配線ＲＷ［１］乃至［ｍ］と接続さ
れている。回路ＣＬＤは、第２のデータに対応する電位を、配線ＲＷ［１］乃至［ｍ］に
供給する機能を有する。
オフセット回路ＯＦＳＴは、配線ＢＬ［１］乃至［ｎ］及び配線ＯＬ［１］乃至［ｎ］
と接続されている。オフセット回路ＯＦＳＴは、配線ＢＬ［１］乃至［ｎ］からオフセッ
ト回路ＯＦＳＴに流れる電流量、及び／又は、配線ＢＬ［１］乃至［ｎ］からオフセット
回路ＯＦＳＴに流れる電流の変化量を検出する機能を有する。また、オフセット回路ＯＦ
ＳＴは、検出結果を配線ＯＬ［１］乃至［ｎ］に出力する機能を有する。なお、オフセッ
ト回路ＯＦＳＴは、検出結果に対応する電流を配線ＯＬに出力してもよいし、検出結果に
対応する電流を電圧に変換して配線ＯＬに出力してもよい。セルアレイＣＡとオフセット
回路ＯＦＳＴの間を流れる電流を、Ｉα［１］乃至［ｎ］と表記する。
オフセット回路ＯＦＳＴの構成例を図１４に示す。図１４に示すオフセット回路ＯＦＳ
Ｔは、回路ＯＣ［１］乃至［ｎ］を有する。また、回路ＯＣ［１］乃至［ｎ］はそれぞれ
、トランジスタＴｒ２１、トランジスタＴｒ２２、トランジスタＴｒ２３、容量素子Ｃ２
１、及び抵抗素子Ｒ１を有する。各素子の接続関係は図１４に示す通りである。なお、容
量素子Ｃ２１の第１の電極及び抵抗素子Ｒ１の第１の端子と接続されたノードを、ノード
Ｎａとする。また、容量素子Ｃ２１の第２の電極、トランジスタＴｒ２１のソース又はド
レインの一方、及びトランジスタＴｒ２２のゲートと接続されたノードを、ノードＮｂと
する。
配線ＶｒｅｆＬは電位Ｖｒｅｆを供給する機能を有し、配線ＶａＬは電位Ｖａを供給す
る機能を有し、配線ＶｂＬは電位Ｖｂを供給する機能を有する。また、配線ＶＤＤＬは電
位ＶＤＤを供給する機能を有し、配線ＶＳＳＬは電位ＶＳＳを供給する機能を有する。こ
こでは、電位ＶＤＤが高電源電位であり、電位ＶＳＳが低電源電位である場合について説
明する。また、配線ＲＳＴは、トランジスタＴｒ２１の導通状態を制御するための電位を
供給する機能を有する。トランジスタＴｒ２２、トランジスタＴｒ２３、配線ＶＤＤＬ、
配線ＶＳＳＬ、及び配線ＶｂＬによって、ソースフォロワ回路が構成される。
次に、回路ＯＣ［１］乃至［ｎ］の動作例を説明する。なお、ここでは代表例として回
路ＯＣ［１］の動作例を説明するが、回路ＯＣ［２］乃至［ｎ］も同様に動作させること
ができる。まず、配線ＢＬ［１］に第１の電流が流れると、ノードＮａの電位は、第１の
電流と抵抗素子Ｒ１の抵抗値に応じた電位となる。また、このときトランジスタＴｒ２１
はオン状態であり、ノードＮｂに電位Ｖａが供給される。その後、トランジスタＴｒ２１
はオフ状態となる。
次に、配線ＢＬ［１］に第２の電流が流れると、ノードＮａの電位は、第２の電流と抵
抗素子Ｒ１の抵抗値に応じた電位に変化する。このときトランジスタＴｒ２１はオフ状態
であり、ノードＮｂはフローティング状態となっているため、ノードＮａの電位の変化に
伴い、ノードＮｂの電位は容量結合により変化する。ここで、ノードＮａの電位の変化を
ΔＶＮａとし、容量結合係数を１とすると、ノードＮｂの電位はＶａ＋ΔＶＮａとなる。
そして、トランジスタＴｒ２２のしきい値電圧をＶｔｈとすると、配線ＯＬ［１］から電
位Ｖａ＋ΔＶＮａ－Ｖｔｈが出力される。ここで、Ｖａ＝Ｖｔｈとすることにより、配線
ＯＬ［１］から電位ΔＶＮａを出力することができる。
電位ΔＶＮａは、第１の電流から第２の電流への変化量、抵抗素子Ｒ１、及び電位Ｖｒ
ｅｆに応じて定まる。ここで、抵抗素子Ｒ１と電位Ｖｒｅｆは既知であるため、電位ΔＶ
Ｎａから配線ＢＬに流れる電流の変化量を求めることができる。
上記のようにオフセット回路ＯＦＳＴによって検出された電流量、及び／又は電流の変
化量に対応する信号は、配線ＯＬ［１］乃至［ｎ］を介して活性化関数回路ＡＣＴＶに入
力される。
活性化関数回路ＡＣＴＶは、配線ＯＬ［１］乃至［ｎ］、及び、配線ＮＩＬ［１］乃至
［ｎ］と接続されている。活性化関数回路ＡＣＴＶは、オフセット回路ＯＦＳＴから入力
された信号を、あらかじめ定義された活性化関数に従って変換するための演算を行う機能
を有する。活性化関数としては、例えば、シグモイド関数、ｔａｎｈ関数、ｓｏｆｔｍａ
ｘ関数、ＲｅＬＵ関数、しきい値関数などを用いることができる。活性化関数回路ＡＣＴ
Ｖによって変換された信号は、出力データとして配線ＮＩＬ［１］乃至［ｎ］に出力され
る。
［半導体装置の動作例］
上記の半導体装置ＭＡＣを用いて、第１のデータと第２のデータの積和演算を行うこと
ができる。以下、積和演算を行う際の半導体装置ＭＡＣの動作例を説明する。
図１５に半導体装置ＭＡＣの動作例のタイミングチャートを示す。図１５には、図１３
における配線ＷＬ［１］、配線ＷＬ［２］、配線ＷＤ［１］、配線ＷＤｒｅｆ、ノードＮ
Ｍ［１，１］、ノードＮＭ［２，１］、ノードＮＭｒｅｆ［１］、ノードＮＭｒｅｆ［２
］、配線ＲＷ［１］、及び配線ＲＷ［２］の電位の推移と、電流ＩＢ［１］－Ｉα［１］
、及び電流ＩＢｒｅｆの値の推移を示している。電流ＩＢ［１］－Ｉα［１］は、配線Ｂ
Ｌ［１］からメモリセルＭＣ［１，１］、［２，１］に流れる電流の総和に相当する。
なお、ここでは代表例として図１３に示すメモリセルＭＣ［１，１］、［２，１］及び
メモリセルＭＣｒｅｆ［１］、［２］に着目して動作を説明するが、他のメモリセルＭＣ
及びメモリセルＭＣｒｅｆも同様に動作させることができる。
〔第１のデータの格納〕
まず、時刻Ｔ０１－Ｔ０２において、配線ＷＬ［１］の電位がハイレベルとなり、配線
ＷＤ［１］の電位が接地電位（ＧＮＤ）よりもＶＰＲ－ＶＷ［１，１］大きい電位となり
、配線ＷＤｒｅｆの電位が接地電位よりもＶＰＲ大きい電位となる。また、配線ＲＷ［１
］、及び配線ＲＷ［２］の電位が基準電位（ＲＥＦＰ）となる。なお、電位ＶＷ［１，１
］はメモリセルＭＣ［１，１］に格納される第１のデータに対応する電位である。また、
電位ＶＰＲは参照データに対応する電位である。これにより、メモリセルＭＣ［１，１］
及びメモリセルＭＣｒｅｆ［１］が有するトランジスタＴｒ１１がオン状態となり、ノー
ドＮＭ［１，１］の電位がＶＰＲ－ＶＷ［１，１］、ノードＮＭｒｅｆ［１］の電位がＶ
ＰＲとなる。
このとき、配線ＢＬ［１］からメモリセルＭＣ［１，１］のトランジスタＴｒ１２に流
れる電流ＩＭＣ［１，１］，０は、次の式で表すことができる。ここで、ｋはトランジス
タＴｒ１２のチャネル長、チャネル幅、移動度、及びゲート絶縁膜の容量などで決まる定
数である。また、ＶｔｈはトランジスタＴｒ１２のしきい値電圧である。
ＩＭＣ［１，１］，０＝ｋ（ＶＰＲ－ＶＷ［１，１］－Ｖｔｈ）２ （Ｅ１）
また、配線ＢＬｒｅｆからメモリセルＭＣｒｅｆ［１］のトランジスタＴｒ１２に流れ
る電流ＩＭＣｒｅｆ［１］，０は、次の式で表すことができる。
ＩＭＣｒｅｆ［１］，０＝ｋ（ＶＰＲ－Ｖｔｈ）２ （Ｅ２）
次に、時刻Ｔ０２－Ｔ０３において、配線ＷＬ［１］の電位がローレベルとなる。これ
により、メモリセルＭＣ［１，１］及びメモリセルＭＣｒｅｆ［１］が有するトランジス
タＴｒ１１がオフ状態となり、ノードＮＭ［１，１］及びノードＮＭｒｅｆ［１］の電位
が保持される。
なお、前述の通り、トランジスタＴｒ１１としてＯＳトランジスタを用いることが好ま
しい。これにより、トランジスタＴｒ１１のリーク電流を抑えることができ、ノードＮＭ
［１，１］及びノードＮＭｒｅｆ［１］の電位を正確に保持することができる。
次に、時刻Ｔ０３－Ｔ０４において、配線ＷＬ［２］の電位がハイレベルとなり、配線
ＷＤ［１］の電位が接地電位よりもＶＰＲ－ＶＷ［２，１］大きい電位となり、配線ＷＤ
ｒｅｆの電位が接地電位よりもＶＰＲ大きい電位となる。なお、電位ＶＷ［２，１］はメ
モリセルＭＣ［２，１］に格納される第１のデータに対応する電位である。これにより、
メモリセルＭＣ［２，１］及びメモリセルＭＣｒｅｆ［２］が有するトランジスタＴｒ１
１がオン状態となり、ノードＮＭ［２，１］の電位がＶＰＲ－ＶＷ［２，１］、ノードＮ
Ｍｒｅｆ［２］の電位がＶＰＲとなる。
このとき、配線ＢＬ［１］からメモリセルＭＣ［２，１］のトランジスタＴｒ１２に流
れる電流ＩＭＣ［２，１］，０は、次の式で表すことができる。
ＩＭＣ［２，１］，０＝ｋ（ＶＰＲ－ＶＷ［２，１］－Ｖｔｈ）２ （Ｅ３）
また、配線ＢＬｒｅｆからメモリセルＭＣｒｅｆ［２］のトランジスタＴｒ１２に流れ
る電流ＩＭＣｒｅｆ［２］，０は、次の式で表すことができる。
ＩＭＣｒｅｆ［２］，０＝ｋ（ＶＰＲ－Ｖｔｈ）２ （Ｅ４）
次に、時刻Ｔ０４－Ｔ０５において、配線ＷＬ［２］の電位がローレベルとなる。これ
により、メモリセルＭＣ［２，１］及びメモリセルＭＣｒｅｆ［２］が有するトランジス
タＴｒ１１がオフ状態となり、ノードＮＭ［２，１］及びノードＮＭｒｅｆ［２］の電位
が保持される。
以上の動作により、メモリセルＭＣ［１，１］、［２，１］に第１のデータが格納され
、メモリセルＭＣｒｅｆ［１］、［２］に参照データが格納される。
ここで、時刻Ｔ０４－Ｔ０５において、配線ＢＬ［１］及び配線ＢＬｒｅｆに流れる電
流を考える。配線ＢＬｒｅｆには、電流源回路ＣＳから電流が供給される。また、配線Ｂ
Ｌｒｅｆを流れる電流は、カレントミラー回路ＣＭ、メモリセルＭＣｒｅｆ［１］、［２
］へ排出される。電流源回路ＣＳから配線ＢＬｒｅｆに供給される電流をＩＣｒｅｆ、配
線ＢＬｒｅｆからカレントミラー回路ＣＭへ排出される電流をＩＣＭ，０とすると、次の
式が成り立つ。
ＩＣｒｅｆ－ＩＣＭ，０＝ＩＭＣｒｅｆ［１］，０＋ＩＭＣｒｅｆ［２］，０
（Ｅ５）
配線ＢＬ［１］には、電流源回路ＣＳからの電流が供給される。また、配線ＢＬ［１］
を流れる電流は、カレントミラー回路ＣＭ、メモリセルＭＣ［１，１］、［２，１］へ排
出される。また、配線ＢＬ［１］からオフセット回路ＯＦＳＴに電流が流れる。電流源回
路ＣＳから配線ＢＬ［１］に供給される電流をＩＣ，０、配線ＢＬ［１］からオフセット
回路ＯＦＳＴに流れる電流をＩα，０とすると、次の式が成り立つ。
ＩＣ－ＩＣＭ，０＝ＩＭＣ［１，１］，０＋ＩＭＣ［２，１］，０＋Ｉα，０
（Ｅ６）
〔第１のデータと第２のデータの積和演算〕
次に、時刻Ｔ０５－Ｔ０６において、配線ＲＷ［１］の電位が基準電位よりもＶＸ［１
］大きい電位となる。このとき、メモリセルＭＣ［１，１］、及びメモリセルＭＣｒｅｆ
［１］のそれぞれの容量素子Ｃ１１には電位ＶＸ［１］が供給され、容量結合によりトラ
ンジスタＴｒ１２のゲートの電位が上昇する。なお、電位Ｖｘ［１］はメモリセルＭＣ［
１，１］及びメモリセルＭＣｒｅｆ［１］に供給される第２のデータに対応する電位であ
る。
トランジスタＴｒ１２のゲートの電位の変化量は、配線ＲＷの電位の変化量に、メモリ
セルの構成によって決まる容量結合係数を乗じた値となる。容量結合係数は、容量素子Ｃ
１１の容量、トランジスタＴｒ１２のゲート容量、及び寄生容量などによって算出される
。以下では便宜上、配線ＲＷの電位の変化量とトランジスタＴｒ１２のゲートの電位の変
化量が同じ、すなわち容量結合係数が１であるとして説明する。実際には、容量結合係数
を考慮して電位Ｖｘを決定すればよい。
メモリセルＭＣ［１，１］及びメモリセルＭＣｒｅｆ［１］の容量素子Ｃ１１に電位Ｖ
Ｘ［１］が供給されると、ノードＮＭ［１，１］及びノードＮＭｒｅｆ［１］の電位がそ
れぞれＶＸ［１］上昇する。
ここで、時刻Ｔ０５－Ｔ０６において、配線ＢＬ［１］からメモリセルＭＣ［１，１］
のトランジスタＴｒ１２に流れる電流ＩＭＣ［１，１］，１は、次の式で表すことができ
る。
ＩＭＣ［１，１］，１＝ｋ（ＶＰＲ－ＶＷ［１，１］＋ＶＸ［１］－Ｖｔｈ）２
（Ｅ７）
すなわち、配線ＲＷ［１］に電位ＶＸ［１］を供給することにより、配線ＢＬ［１］か
らメモリセルＭＣ［１，１］のトランジスタＴｒ１２に流れる電流は、ΔＩＭＣ［１，１
］＝ＩＭＣ［１，１］，１－ＩＭＣ［１，１］，０増加する。
また、時刻Ｔ０５－Ｔ０６において、配線ＢＬｒｅｆからメモリセルＭＣｒｅｆ［１］
のトランジスタＴｒ１２に流れる電流ＩＭＣｒｅｆ［１］，１は、次の式で表すことがで
きる。
ＩＭＣｒｅｆ［１］，１＝ｋ（ＶＰＲ＋ＶＸ［１］－Ｖｔｈ）２ （Ｅ８）
すなわち、配線ＲＷ［１］に電位ＶＸ［１］を供給することにより、配線ＢＬｒｅｆか
らメモリセルＭＣｒｅｆ［１］のトランジスタＴｒ１２に流れる電流は、ΔＩＭＣｒｅｆ
［１］＝ＩＭＣｒｅｆ［１］，１－ＩＭＣｒｅｆ［１］，０増加する。
また、配線ＢＬ［１］及び配線ＢＬｒｅｆに流れる電流について考える。配線ＢＬｒｅ
ｆには、電流源回路ＣＳから電流ＩＣｒｅｆが供給される。また、配線ＢＬｒｅｆを流れ
る電流は、カレントミラー回路ＣＭ、メモリセルＭＣｒｅｆ［１］、［２］へ排出される
。配線ＢＬｒｅｆからカレントミラー回路ＣＭへ排出される電流をＩＣＭ，１とすると、
次の式が成り立つ。
ＩＣｒｅｆ－ＩＣＭ，１＝ＩＭＣｒｅｆ［１］，１＋ＩＭＣｒｅｆ［２］，０
（Ｅ９）
配線ＢＬ［１］には、電流源回路ＣＳから電流ＩＣが供給される。また、配線ＢＬ［１
］を流れる電流は、カレントミラー回路ＣＭ、メモリセルＭＣ［１，１］、［２，１］へ
排出される。さらに、配線ＢＬ［１］からオフセット回路ＯＦＳＴにも電流が流れる。配
線ＢＬ［１］からオフセット回路ＯＦＳＴに流れる電流をＩα，１とすると、次の式が成
り立つ。
ＩＣ－ＩＣＭ，１＝ＩＭＣ［１，１］，１＋ＩＭＣ［２，１］，１＋Ｉα，１
（Ｅ１０）
そして、式（Ｅ１）乃至式（Ｅ１０）から、電流Ｉα，０と電流Ｉα，１の差（差分電
流ΔＩα）は次の式で表すことができる。
ΔＩα＝Ｉα，１－Ｉα，０＝２ｋＶＷ［１，１］ＶＸ［１］ （Ｅ１１）
このように、差分電流ΔＩαは、電位ＶＷ［１，１］とＶＸ［１］の積に応じた値とな
る。
その後、時刻Ｔ０６－Ｔ０７において、配線ＲＷ［１］の電位は接地電位となり、ノー
ドＮＭ［１，１］及びノードＮＭｒｅｆ［１］の電位は時刻Ｔ０４－Ｔ０５と同様になる
。
次に、時刻Ｔ０７－Ｔ０８において、配線ＲＷ［１］の電位が基準電位よりもＶＸ［１
］大きい電位となり、配線ＲＷ［２］の電位が基準電位よりもＶＸ［２］大きい電位とな
る。これにより、メモリセルＭＣ［１，１］、及びメモリセルＭＣｒｅｆ［１］のそれぞ
れの容量素子Ｃ１１に電位ＶＸ［１］が供給され、容量結合によりノードＮＭ［１，１］
及びノードＮＭｒｅｆ［１］の電位がそれぞれＶＸ［１］上昇する。また、メモリセルＭ
Ｃ［２，１］、及びメモリセルＭＣｒｅｆ［２］のそれぞれの容量素子Ｃ１１に電位ＶＸ
［２］が供給され、容量結合によりノードＮＭ［２，１］及びノードＮＭｒｅｆ［２］の
電位がそれぞれＶＸ［２］上昇する。
ここで、時刻Ｔ０７－Ｔ０８において、配線ＢＬ［１］からメモリセルＭＣ［２，１］
のトランジスタＴｒ１２に流れる電流ＩＭＣ［２，１］，１は、次の式で表すことができ
る。
ＩＭＣ［２，１］，１＝ｋ（ＶＰＲ－ＶＷ［２，１］＋ＶＸ［２］－Ｖｔｈ）２
（Ｅ１２）
すなわち、配線ＲＷ［２］に電位ＶＸ［２］を供給することにより、配線ＢＬ［１］か
らメモリセルＭＣ［２，１］のトランジスタＴｒ１２に流れる電流は、ΔＩＭＣ［２，１
］＝ＩＭＣ［２，１］，１－ＩＭＣ［２，１］，０増加する。
また、時刻Ｔ０５－Ｔ０６において、配線ＢＬｒｅｆからメモリセルＭＣｒｅｆ［２］
のトランジスタＴｒ１２に流れる電流ＩＭＣｒｅｆ［２］，１は、次の式で表すことがで
きる。
ＩＭＣｒｅｆ［２］，１＝ｋ（ＶＰＲ＋ＶＸ［２］－Ｖｔｈ）２ （Ｅ１３）
すなわち、配線ＲＷ［２］に電位ＶＸ［２］を供給することにより、配線ＢＬｒｅｆか
らメモリセルＭＣｒｅｆ［２］のトランジスタＴｒ１２に流れる電流は、ΔＩＭＣｒｅｆ
［２］＝ＩＭＣｒｅｆ［２］，１－ＩＭＣｒｅｆ［２］，０増加する。
また、配線ＢＬ［１］及び配線ＢＬｒｅｆに流れる電流について考える。配線ＢＬｒｅ
ｆには、電流源回路ＣＳから電流ＩＣｒｅｆが供給される。また、配線ＢＬｒｅｆを流れ
る電流は、カレントミラー回路ＣＭ、メモリセルＭＣｒｅｆ［１］、［２］へ排出される
。配線ＢＬｒｅｆからカレントミラー回路ＣＭへ排出される電流をＩＣＭ，２とすると、
次の式が成り立つ。
ＩＣｒｅｆ－ＩＣＭ，２＝ＩＭＣｒｅｆ［１］，１＋ＩＭＣｒｅｆ［２］，１
（Ｅ１４）
配線ＢＬ［１］には、電流源回路ＣＳから電流ＩＣが供給される。また、配線ＢＬ［１
］を流れる電流は、カレントミラー回路ＣＭ、メモリセルＭＣ［１，１］、［２，１］へ
排出される。さらに、配線ＢＬ［１］からオフセット回路ＯＦＳＴにも電流が流れる。配
線ＢＬ［１］からオフセット回路ＯＦＳＴに流れる電流をＩα，２とすると、次の式が成
り立つ。
ＩＣ－ＩＣＭ，２＝ＩＭＣ［１，１］，１＋ＩＭＣ［２，１］，１＋Ｉα，２
（Ｅ１５）
そして、式（Ｅ１）乃至式（Ｅ８）、及び、式（Ｅ１２）乃至式（Ｅ１５）から、電流
Ｉα，０と電流Ｉα，２の差（差分電流ΔＩα）は次の式で表すことができる。
ΔＩα＝Ｉα，２－Ｉα，０＝２ｋ（ＶＷ［１，１］ＶＸ［１］＋ＶＷ［２，１］ＶＸ
［２］） （Ｅ１６）
このように、差分電流ΔＩαは、電位ＶＷ［１，１］と電位ＶＸ［１］の積と、電位Ｖ
Ｗ［２，１］と電位ＶＸ［２］の積と、を足し合わせた結果に応じた値となる。
その後、時刻Ｔ０８－Ｔ０９において、配線ＲＷ［１］、［２］の電位は接地電位とな
り、ノードＮＭ［１，１］、［２，１］及びノードＮＭｒｅｆ［１］、［２］の電位は時
刻Ｔ０４－Ｔ０５と同様になる。
式（Ｅ９）及び式（Ｅ１６）に示されるように、オフセット回路ＯＦＳＴに入力される
差分電流ΔＩαは、第１のデータ（重み）に対応する電位ＶＸと、第２のデータ（入力デ
ータ）に対応する電位ＶＷの積を足し合わせた結果に応じた値となる。すなわち、差分電
流ΔＩαをオフセット回路ＯＦＳＴで計測することにより、第１のデータと第２のデータ
の積和演算の結果を得ることができる。
なお、上記では特にメモリセルＭＣ［１，１］、［２，１］及びメモリセルＭＣｒｅｆ
［１］、［２］に着目したが、メモリセルＭＣ及びメモリセルＭＣｒｅｆの数は任意に設
定することができる。メモリセルＭＣ及びメモリセルＭＣｒｅｆの行数ｍを任意の数とし
た場合の差分電流ΔＩαは、次の式で表すことができる。
ΔＩα＝２ｋΣｉＶＷ［ｉ，１］ＶＸ［ｉ］ （Ｅ１７）
また、メモリセルＭＣ及びメモリセルＭＣｒｅｆの列数ｎを増やすことにより、並列し
て実行される積和演算の数を増やすことができる。
以上のように、半導体装置ＭＡＣを用いることにより、第１のデータと第２のデータの
積和演算を行うことができる。なお、メモリセルＭＣ及びメモリセルＭＣｒｅｆとして図
１３に示す構成を用いることにより、少ないトランジスタ数で積和演算回路を構成するこ
とができる。そのため、半導体装置ＭＡＣの回路規模の縮小を図ることができる。
半導体装置ＭＡＣをニューラルネットワークにおける演算に用いる場合、メモリセルＭ
Ｃの行数ｍは一のニューロンに供給される入力データの数に対応させ、メモリセルＭＣの
列数ｎはニューロンの数に対応させることができる。例えば、図１１（Ａ）に示す中間層
ＨＬにおいて半導体装置ＭＡＣを用いた積和演算を行う場合を考える。このとき、メモリ
セルＭＣの行数ｍは、入力層ＩＬから供給される入力データの数（入力層ＩＬのニューロ
ンの数）に設定し、メモリセルＭＣの列数ｎは、中間層ＨＬのニューロンの数に設定する
ことができる。
なお、半導体装置ＭＡＣを適用するニューラルネットワークの構造は特に限定されない
。例えば半導体装置ＭＡＣは、畳み込みニューラルネットワーク（ＣＮＮ）、再帰型ニュ
ーラルネットワーク（ＲＮＮ）、オートエンコーダ、ボルツマンマシン（制限ボルツマン
マシンを含む）などに用いることもできる。
以上のように、半導体装置ＭＡＣを用いることにより、ニューラルネットワークの積和
演算を行うことができる。さらに、セルアレイＣＡに図１３に示すメモリセルＭＣ及びメ
モリセルＭＣｒｅｆを用いることにより、演算精度の向上、消費電力の削減、又は回路規
模の縮小を図ることが可能な集積回路を提供することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態３）
本実施の形態では、上記実施の形態で説明した表示パネルに用いることができる、画素
の構成例について説明する。
図２（Ｂ）に示す画素２２には、様々な表示素子を設けることができる。図１６に、表
示素子として液晶素子又は発光素子を用いた画素の構成例を示す。
図１６（Ａ）に、液晶素子を用いた画素の構成例を示す。図１６（Ａ）に示す画素２２
は、トランジスタＴｒ１１、容量素子Ｃ１１、液晶素子ＬＣを有する。なお、ここでは、
トランジスタＴｒ１１をｎチャネル型としているが、トランジスタの極性は適宜変更する
ことができる。
トランジスタＴｒ１１のゲートは配線ＧＬと接続され、ソース又はドレインの一方は液
晶素子ＬＣの一方の電極、及び容量素子Ｃ１１の一方の電極と接続され、ソース又はドレ
インの他方は配線ＳＬと接続されている。液晶素子ＬＣの他方の電極、及び容量素子Ｃ１
１の他方の電極は、それぞれ所定の電位が供給される配線と接続されている。トランジス
タＴｒ１１のソース又はドレインの一方、液晶素子ＬＣの一方の電極、及び容量素子Ｃ１
１の一方の電極と接続されたノードを、ノードＮ１１とする。
なお、本明細書等において、トランジスタのソースとは、チャネル形成領域として機能
する半導体層の一部であるソース領域や、当該半導体層と接続されたソース電極などを意
味する。同様に、トランジスタのドレインとは、当該半導体層の一部であるドレイン領域
や、当該半導体層と接続されたドレイン電極などを意味する。また、ゲートとは、ゲート
電極などを意味する。
また、トランジスタが有するソースとドレインは、トランジスタの導電型及び各端子に
与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル型トラ
ンジスタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられる端子
がドレインと呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が与えられる端
子がドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書では、
便宜上、ソースとドレインとが固定されているものと仮定して、トランジスタの接続関係
を説明する場合があるが、実際には上記電位の関係にしたがってソースとドレインの呼び
方が入れ替わる。
液晶素子ＬＣの他方の電極の電位は、複数の画素２２で共通の電位（コモン電位）とし
てもよいし、容量素子Ｃ１１の他方の電極と同電位としてもよい。また、液晶素子ＬＣの
他方の電極の電位は、画素２２ごとに異なっていてもよい。また、容量素子Ｃ１１は、ノ
ードＮ１１の電位を保持するための保持容量としての機能を有する。
トランジスタＴｒ１１は、配線ＳＬの電位のノードＮ１１への供給を制御する機能を有
する。具体的には、配線ＧＬの電位を制御してトランジスタＴｒ１１をオン状態とするこ
とにより、配線ＳＬ電位（映像信号に対応）がノードＮ１１に供給され、画素２２の書き
込みが行われる。その後、配線ＧＬの電位を制御してトランジスタＴｒ１１をオフ状態と
することにより、ノードＮ１１の電位が保持される。
液晶素子ＬＣは、一対の電極と、一対の電極間の電圧が印加される液晶材料を含んだ液
晶層と、を有する。液晶素子ＬＣに含まれる液晶分子の配向は、一対の電極間に印加され
る電圧の値に応じて変化し、これにより液晶層の透過率が変化する。そのため、配線ＳＬ
からノードＮ１１に供給する電位を制御することにより、画素２２の階調を制御すること
ができる。
また、図１６（Ｂ）に、発光素子を用いた画素２２の構成例を示す。図１６（Ｂ）に示
す画素２２は、トランジスタＴｒ１２、Ｔｒ１３、容量素子Ｃ１２、発光素子ＬＥを有す
る。なお、ここではトランジスタＴｒ１２、Ｔｒ１３をｎチャネル型としているが、トラ
ンジスタの極性は適宜変更することができる。
トランジスタＴｒ１２のゲートは配線ＧＬと接続され、ソース又はドレインの一方はト
ランジスタＴｒ１３のゲート、及び容量素子Ｃ１２の一方の電極と接続され、ソース又は
ドレインの他方は配線ＳＬと接続されている。トランジスタＴｒ１３のソース又はドレイ
ンの一方は容量素子Ｃ１２の他方の電極、及び発光素子ＬＥの一方の電極と接続され、ソ
ース又はドレインの他方は電位Ｖａが供給される配線と接続されている。発光素子ＬＥの
他方の電極は、電位Ｖｃが供給される配線と接続されている。トランジスタＴｒ１２のソ
ース又はドレインの一方、トランジスタＴｒ１３のゲート、及び容量素子Ｃ１２の一方の
電極と接続されたノードを、ノードＮ１２とする。また、トランジスタＴｒ１３のソース
又はドレインの一方、及び容量素子Ｃ１２の他方の電極と接続されたノードを、ノードＮ
１３とする。
ここでは、電位Ｖａを高電源電位とし、電位Ｖｃを低電源電位とした場合について説明
する。また、容量素子Ｃ１１は、ノードＮ１２の電位を保持するための保持容量としての
機能を有する。
トランジスタＴｒ１２は、配線ＳＬの電位のノードＮ１２への供給を制御する機能を有
する。具体的には、配線ＧＬの電位を制御してトランジスタＴｒ１２をオン状態とするこ
とにより、配線ＳＬの電位（映像信号に対応）がノードＮ１２に供給され、画素２２の書
き込みが行われる。その後、配線ＧＬの電位を制御してトランジスタＴｒ１２をオフ状態
とすることにより、ノードＮ１２の電位が保持される。
そして、ノードＮ１２、Ｎ１３の間の電圧に応じてトランジスタＴｒ１３のソース－ド
レインの間に流れる電流量が制御され、発光素子ＬＥが当該電流量に応じた輝度で発光す
る。これにより、画素２２の階調を制御することができる。なお、トランジスタＴｒ１３
は飽和領域で動作させることが好ましい。
上記の動作を配線ＧＬごとに順次行うことにより、第１フレーム分の画像を表示するこ
とができる。
なお、配線ＧＬの選択には、プログレッシブ方式を用いてもよいし、インターレース方
式を用いてもよい。また、配線ＳＬへの映像信号の供給は、配線ＳＬに順次映像信号を供
給する点順次駆動を用いて行ってもよいし、全ての配線ＳＬに一斉に映像信号を供給する
線順次駆動を用いて行ってもよい。また、複数の配線ＳＬごとに順に、映像信号を供給し
てもよい。
その後、第２のフレーム期間において、第１のフレーム期間と同様の動作により、映像
の表示が行われる。これにより、画素部２１に表示される映像が書き換えられる。
画素２２が有するトランジスタに用いられる半導体としては、第１４族の元素（シリコ
ン、ゲルマニウム等）、ガリウムヒ素などの化合物半導体、有機半導体、金属酸化物など
を用いることができる。また、半導体は、非単結晶半導体（非晶質半導体、微結晶半導体
、多結晶半導体など）、であってもよいし、単結晶半導体であってもよい。
例えば、画素２２が有するトランジスタとして、チャネル形成領域に非晶質半導体、特
に、水素化アモルファスシリコン（ａ－Ｓｉ：Ｈ）を含むトランジスタを用いることがで
きる。非晶質半導体を用いたトランジスタは、基板の大面積化に対応することが容易であ
るため、製造工程を簡略化することができる。
また、画素２２が有するトランジスタとして、チャネル形成領域に金属酸化物を含むト
ランジスタ、すなわちＯＳトランジスタを用いることもできる。ＯＳトランジスタはオフ
電流が極めて小さいため、トランジスタＴｒ１１又はトランジスタＴｒ１２としてＯＳト
ランジスタを用いる場合、画素２２に映像信号を極めて長期間にわたって保持することが
できる。これにより、画素部２１に表示される映像に変化がない期間、又は変化が一定以
下である期間において、映像信号の更新の頻度を極めて低く設定することができる。映像
信号の更新の頻度は、例えば、０．１秒間に１回以下、又は、１秒間に１回以下、又は、
１０秒間に１回以下などに設定することができる。また、映像信号の更新の頻度は、表示
パネルＤＰごとに設定することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態４）
本実施の形態においては、先の実施の形態で例示した表示システムに適用可能な表示装
置の一例について説明を行う。
［構成例］
図１７（Ａ）は、表示装置の一例を示す上面図である。図１７（Ａ）に示す表示装置７
００は、第１の基板７０１上に設けられた画素部７０２と、第１の基板７０１に設けられ
たソースドライバ回路部７０４及びゲートドライバ回路部７０６と、画素部７０２、ソー
スドライバ回路部７０４、及びゲートドライバ回路部７０６を囲むように配置されるシー
ル材７１２と、第１の基板７０１に対向するように設けられる第２の基板７０５と、を有
する。なお、第１の基板７０１と第２の基板７０５は、シール材７１２によって封止され
ている。すなわち、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回
路部７０６は、第１の基板７０１とシール材７１２と第２の基板７０５によって封止され
ている。なお、図１７（Ａ）には図示しないが、第１の基板７０１と第２の基板７０５の
間には表示素子が設けられる。
また、表示装置７００は、第１の基板７０１上のシール材７１２によって囲まれている
領域とは異なる領域に、画素部７０２、ソースドライバ回路部７０４、及びゲートドライ
バ回路部７０６のそれぞれに電気的に接続されるＦＰＣ端子部７０８（ＦＰＣ：Ｆｌｅｘ
ｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）が設けられる。また、ＦＰＣ端子部７０８
には、ＦＰＣ７１６が接続され、ＦＰＣ７１６によって画素部７０２、ソースドライバ回
路部７０４、及びゲートドライバ回路部７０６に各種信号等が供給される。また、画素部
７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部
７０８には、信号線７１０が各々接続されている。ＦＰＣ７１６により供給される各種信
号等は、信号線７１０を介して、画素部７０２、ソースドライバ回路部７０４、ゲートド
ライバ回路部７０６、及びＦＰＣ端子部７０８に与えられる。
また、表示装置７００にゲートドライバ回路部７０６を複数設けてもよい。また、表示
装置７００としては、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を
画素部７０２と同じ第１の基板７０１に形成している例を示しているが、この構成に限定
されない。例えば、ゲートドライバ回路部７０６のみを第１の基板７０１に形成してもよ
い、またはソースドライバ回路部７０４のみを第１の基板７０１に形成してもよい。この
場合、ソースドライバ回路またはゲートドライバ回路等が形成された基板（例えば、単結
晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を、第１の基板７０１に形成す
る構成としてもよい。なお、別途形成した駆動回路基板の接続方法は、特に限定されるも
のではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法など
を用いることができる。
また、表示装置７００は、様々な素子を有することができる。該素子の一例としては、
例えば、エレクトロルミネッセンス（ＥＬ）素子（有機物及び無機物を含むＥＬ素子、有
機ＥＬ素子、無機ＥＬ素子、ＬＥＤなど）、発光トランジスタ素子（電流に応じて発光す
るトランジスタ）、電子放出素子、液晶素子、電子インク素子、電気泳動素子、エレクト
ロウェッティング素子、プラズマディスプレイパネル（ＰＤＰ）、ＭＥＭＳ（マイクロ・
エレクトロ・メカニカル・システム）ディスプレイ（例えば、グレーティングライトバル
ブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、デジタル・マイクロ・シャ
ッター（ＤＭＳ）素子、インターフェロメトリック・モジュレーション（ＩＭＯＤ）素子
など）、圧電セラミックディスプレイなどが挙げられる。
また、ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子
放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥ
Ｄ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ－ｃｏｎｄｕｃｔｉｏ
ｎ Ｅｌｅｃｔｒｏｎ－ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用い
た表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶
ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプ
レイ）などがある。電子インク素子又は電気泳動素子を用いた表示装置の一例としては、
電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを
実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するよ
うにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを
有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路
を設けることも可能である。これにより、さらに、消費電力を低減することができる。
なお、表示装置７００における表示方式は、プログレッシブ方式やインターレース方式
等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、Ｒ
ＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの
画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配
列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素によって、異なる２
色を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以
上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよ
い。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ
表示の表示装置に適用することもできる。
また、バックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色発光
（Ｗ）を用いて表示装置をフルカラー表示させるために、着色層（カラーフィルタともい
う。）を用いてもよい。着色層は、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ
）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで
、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層
を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない
領域における白色光を直接表示に利用してもよい。一部に着色層を有さない領域を配置す
ることで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２割か
ら３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発光素
子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、Ｗを、それぞれの発光色を有する
素子から発光させてもよい。自発光素子を用いることで、着色層を用いた場合よりも、さ
らに消費電力を低減できる場合がある。
また、カラー化方式としては、上述の白色発光からの発光の一部をカラーフィルタを通
すことで赤色、緑色、青色に変換する方式（カラーフィルタ方式）の他、赤色、緑色、青
色の発光をそれぞれ用いる方式（３色方式）、または青色発光からの発光の一部を赤色や
緑色に変換する方式（色変換方式、量子ドット方式）を適用してもよい。
図１７（Ｂ）に示す表示装置７００Ａは、大型の画面を有する電子機器に好適に用いる
ことのできる表示装置である。例えばテレビジョン装置、モニタ装置、デジタルサイネー
ジなどに好適に用いることができる。
表示装置７００Ａは、複数のソースドライバＩＣ７２１と、一対のゲートドライバ回路
７２２を有する。
複数のソースドライバＩＣ７２１は、それぞれＦＰＣ７２３に取り付けられている。ま
た、複数のＦＰＣ７２３は、一方の端子が第１の基板７０１に、他方の端子がプリント基
板７２４にそれぞれ接続されている。ＦＰＣ７２３を折り曲げることで、プリント基板７
２４を画素部７０２の裏側に配置して、電気機器に実装することができる。
一方、ゲートドライバ回路７２２は、第１の基板７０１上に形成されている。これによ
り、狭額縁の電子機器を実現できる。
このような構成とすることで、大型で且つ高解像度の表示装置を実現できる。例えば画
面サイズが対角３０インチ以上、４０インチ以上、５０インチ以上、または６０インチ以
上の表示装置に適用することができる。また、解像度がフルハイビジョン、４Ｋ２Ｋ、ま
たは８Ｋ４Ｋなどといった極めて高解像度の表示装置を実現することができる。
［断面構成例］
以下では、表示素子としてＥＬ素子を用いる構成について、図１８を用いて説明する。
なお、図１８は、図１７（Ａ）に示す一点鎖線Ｑ－Ｒにおける断面図であり、表示素子と
してＥＬ素子を用いた構成である。
図１８に示す表示装置７００は、引き回し配線部７１１と、画素部７０２と、ソースド
ライバ回路部７０４と、ＦＰＣ端子部７０８と、を有する。また、引き回し配線部７１１
は、信号線７１０を有する。また、画素部７０２は、トランジスタ７５０及び容量素子７
９０を有する。また、ソースドライバ回路部７０４は、トランジスタ７５２を有する。
各画素に設けられるトランジスタには、チャネルが形成される半導体層に、金属酸化物
（酸化物半導体）を適用することが好ましい。これにより、非晶質シリコンを用いた場合
に比べてトランジスタの電界効果移動度を高めることができるため、トランジスタのサイ
ズ（占有面積）を縮小することができる。これにより、ソース線及びゲート線の寄生容量
をより小さくできる。
また特に、酸化物半導体を用いたトランジスタを適用することで、以下に示すような様
々な効果を奏する。例えば、トランジスタのサイズ（占有面積）を小さくできるため、ト
ランジスタ自体の寄生容量を小さくできる。さらには、アモルファスシリコンを用いた場
合に比べて、開口率を向上できる、または開口率を犠牲にすることなく配線幅を大きくで
き、配線抵抗を小さくできる。また、トランジスタのオン電流を高めることができるため
、画素の書き込みに要する期間を短くできる。このような効果により、ゲート線及びソー
ス線の充放電期間を短くでき、フレーム周波数を高めることが可能となる。
さらに、酸化物半導体を用いたトランジスタはオフ電流を極めて小さくできるため、画
素に書き込まれた電位の保持期間を長くでき、フレーム周波数を低くすることも可能とな
る。例えば、フレーム周波数を０．１Ｈｚ以上４８０Ｈｚ以下の範囲で可変とすることが
できる。またテレビジョン装置等においては、フレーム周波数を３０Ｈｚ以上４８０Ｈｚ
以下、好ましくは６０Ｈｚ以上２４０Ｈｚ以下とすることが好ましい。
オフ電流が極めて小さいトランジスタを用いる効果の他の１つとして、画素の保持容量
を小さくできることが挙げられる。これにより、画素の開口率を高めることや、画素の書
き込みに要する期間をより短くすることができる。
また、各ソース線の電気抵抗と容量をできるだけ小さくすると、より高いフレーム周波
数での駆動や、より大型の表示装置とすることなどが可能となる。例えば、ソース線の材
料に低抵抗な材料（例えば銅、アルミニウムなど）を用いること、ソース線の厚さや幅を
大きくすること、ソース線と他の配線の間の層間絶縁膜を厚くすること、ソース線と他の
配線との交差部の面積を小さくすること、などが挙げられる。
本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物
半導体膜を有する。該トランジスタは、オフ電流を低くすることができる。よって、映像
信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長
く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電
力を抑制する効果を奏する。
また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるた
め、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを表示装
置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライ
バトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、
シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部
品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジス
タを用いることで、高画質な画像を提供することができる。
また、チャネルが形成される半導体層に、シリコンを含む半導体を用いたトランジスタ
を用いることもできる。例えば、アモルファスシリコン、微結晶シリコン、または多結晶
シリコン等を用いたトランジスタを適用することができる。特に、アモルファスシリコン
を用いると、大型の基板上に歩留り良く形成できるため好ましい。アモルファスシリコン
を用いる場合には、水素によりダングリングボンドの終端を図った水素化アモルファスシ
リコン（ａ－Ｓｉ：Ｈと表記する場合がある）を用いることが好ましい。
容量素子７９０は、トランジスタ７５０が有する第１のゲート電極と機能する導電膜と
同一の導電膜を加工する工程を経て形成される下部電極と、トランジスタ７５０が有する
第２のゲート電極として機能する導電膜と同一の導電膜を加工する工程を経て形成される
上部電極と、を有する。また、下部電極と上部電極との間には、トランジスタ７５０が有
する第１のゲート絶縁膜として機能する絶縁膜と同一の絶縁膜を形成する工程を経て形成
される絶縁膜、及びトランジスタ７５０上の保護絶縁膜として機能する絶縁膜と同一の絶
縁膜を形成する工程を経て形成される絶縁膜が設けられる。すなわち、容量素子７９０は
、一対の電極間に誘電体膜として機能する絶縁膜が挟持された積層型の構造である。
また、図１８において、トランジスタ７５０、トランジスタ７５２、及び容量素子７９
０上に平坦化絶縁膜７７０が設けられている。
また、図１８においては、画素部７０２が有するトランジスタ７５０と、ソースドライ
バ回路部７０４が有するトランジスタ７５２と、を同じ構造のトランジスタを用いる構成
について例示したが、これに限定されない。例えば、画素部７０２と、ソースドライバ回
路部７０４とは、異なるトランジスタを用いてもよい。具体的には、画素部７０２にトッ
プゲート型のトランジスタを用い、ソースドライバ回路部７０４にボトムゲート型のトラ
ンジスタを用いる構成、あるいは画素部７０２にボトムゲート型のトランジスタを用い、
ソースドライバ回路部７０４にトップゲート型のトランジスタを用いる構成などが挙げら
れる。なお、上記のソースドライバ回路部７０４を、ゲートドライバ回路部と読み替えて
もよい。
また、信号線７１０は、トランジスタ７５０、７５２のソース電極及びドレイン電極と
して機能する導電膜と同じ工程を経て形成される。信号線７１０として、例えば、銅元素
を含む材料を用いた場合、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可
能となる。
また、ＦＰＣ端子部７０８は、接続電極７６０、異方性導電膜７８０、及びＦＰＣ７１
６を有する。なお、接続電極７６０は、トランジスタ７５０、７５２のソース電極及びド
レイン電極として機能する導電膜と同じ工程を経て形成される。また、接続電極７６０は
、ＦＰＣ７１６が有する端子と異方性導電膜７８０を介して、電気的に接続される。
また、第１の基板７０１及び第２の基板７０５としては、例えばガラス基板を用いるこ
とができる。また、第１の基板７０１及び第２の基板７０５として、可撓性を有する基板
を用いてもよい。該可撓性を有する基板としては、例えばプラスチック基板等が挙げられ
る。
また、第１の基板７０１と第２の基板７０５の間には、構造体７７８が設けられる。構
造体７７８は柱状のスペーサであり、第１の基板７０１と第２の基板７０５の間の距離（
セルギャップ）を制御するために設けられる。なお、構造体７７８として、球状のスペー
サを用いていてもよい。
また、第２の基板７０５側には、ブラックマトリクスとして機能する遮光膜７３８と、
カラーフィルタとして機能する着色膜７３６と、遮光膜７３８及び着色膜７３６に接する
絶縁膜７３４が設けられる。
図１８に示す表示装置７００は、発光素子７８２を有する。発光素子７８２は、導電膜
７７２、ＥＬ層７８６、及び導電膜７８８を有する。図１８に示す表示装置７００は、画
素毎に設けられる発光素子７８２が有するＥＬ層７８６が発光することによって、画像を
表示することができる。なお、ＥＬ層７８６は、有機化合物、または量子ドットなどの無
機化合物を有する。
有機化合物に用いることのできる材料としては、蛍光性材料または燐光性材料などが挙
げられる。また、量子ドットに用いることのできる材料としては、コロイド状量子ドット
材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料、
などが挙げられる。また、１２族と１６族、１３族と１５族、または１４族と１６族の元
素グループを含む材料を用いてもよい。または、カドミウム（Ｃｄ）、セレン（Ｓｅ）、
亜鉛（Ｚｎ）、硫黄（Ｓ）、リン（Ｐ）、インジウム（Ｉｎ）、テルル（Ｔｅ）、鉛（Ｐ
ｂ）、ガリウム（Ｇａ）、ヒ素（Ａｓ）、アルミニウム（Ａｌ）、等の元素を有する量子
ドット材料を用いてもよい。
図１８に示す表示装置７００には、平坦化絶縁膜７７０及び導電膜７７２上に絶縁膜７
３０が設けられる。絶縁膜７３０は、導電膜７７２の一部を覆う。なお、発光素子７８２
はトップエミッション構造である。したがって、導電膜７８８は透光性を有し、ＥＬ層７
８６が発する光を透過する。なお、本実施の形態においては、トップエミッション構造に
ついて、例示するが、これに限定されない。例えば、導電膜７７２側に光を射出するボト
ムエミッション構造や、導電膜７７２及び導電膜７８８の双方に光を射出するデュアルエ
ミッション構造にも適用することができる。
また、発光素子７８２と重なる位置に、着色膜７３６が設けられ、絶縁膜７３０と重な
る位置、引き回し配線部７１１、及びソースドライバ回路部７０４に遮光膜７３８が設け
られている。また、着色膜７３６及び遮光膜７３８は、絶縁膜７３４で覆われている。ま
た、発光素子７８２と絶縁膜７３４の間は封止膜７３２で充填されている。なお、図１８
に示す表示装置７００においては、着色膜７３６を設ける構成について例示したが、これ
に限定されない。例えば、ＥＬ層７８６を画素毎に島状に形成する、すなわち塗り分けに
より形成する場合においては、着色膜７３６を設けない構成としてもよい。
〔表示装置に入出力装置を設ける構成例〕
また、図１８に示す表示装置７００に入出力装置を設けてもよい。当該入出力装置とし
ては、例えば、タッチパネル等が挙げられる。
図１８に示す表示装置７００にタッチパネル７９１を設ける構成を図１９に示す。
まず、図１９に示すタッチパネル７９１について、以下説明を行う。
図１９に示すタッチパネル７９１は、第２の基板７０５と着色膜７３６との間に設けら
れる、所謂インセル型のタッチパネルである。タッチパネル７９１は、着色膜７３６を形
成する前に、第２の基板７０５側に形成すればよい。
なお、タッチパネル７９１は、遮光膜７３８と、絶縁膜７９２と、電極７９３と、電極
７９４と、絶縁膜７９５と、電極７９６と、絶縁膜７９７と、を有する。例えば、指やス
タイラスなどの被検知体が近づくことで生じうる、電極７９３と電極７９４との間の容量
の変化を検知することができる。
また、図１９に示すトランジスタ７５０の上方においては、電極７９３と、電極７９４
との交差部を明示している。電極７９６は、絶縁膜７９５に設けられた開口部を介して、
電極７９４を挟む２つの電極７９３と電気的に接続されている。なお、図１９においては
、電極７９６が設けられる領域を画素部７０２に設ける構成を例示したが、これに限定さ
れず、例えば、ソースドライバ回路部７０４に形成してもよい。
電極７９３及び電極７９４は、遮光膜７３８と重なる領域に設けられる。また、図１９
に示すように、電極７９３は、発光素子７８２と重ならないように設けられると好ましい
。別言すると、電極７９３は、発光素子７８２と重なる領域に開口部を有する。すなわち
、電極７９３はメッシュ形状を有する。このような構成とすることで、電極７９３は、発
光素子７８２が射出する光を遮らない構成とすることができる。したがって、タッチパネ
ル７９１を配置することによる輝度の低下が極めて少ないため、視認性が高く、且つ消費
電力が低減された表示装置を実現できる。なお、電極７９４も同様の構成とすればよい。
また、電極７９３及び電極７９４が発光素子７８２と重ならないため、電極７９３及び
電極７９４には、可視光の透過率が低い金属材料を用いることができる。
そのため、可視光の透過率が高い酸化物材料を用いた電極と比較して、電極７９３及び
電極７９４の抵抗を低くすることが可能となり、タッチパネルのセンサ感度を向上させる
ことができる。
例えば、電極７９３、７９４、７９６には、導電性のナノワイヤを用いてもよい。当該
ナノワイヤは、直径の平均値が１ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上５０ｎ
ｍ以下、より好ましくは５ｎｍ以上２５ｎｍ以下の大きさとすればよい。また、上記ナノ
ワイヤとしては、Ａｇナノワイヤ、Ｃｕナノワイヤ、またはＡｌナノワイヤ等の金属ナノ
ワイヤ、あるいは、カーボンナノチューブなどを用いればよい。例えば、電極７９３、７
９４、７９６のいずれか一つあるいは全部にＡｇナノワイヤを用いる場合、可視光におけ
る光透過率を８９％以上、シート抵抗値を４０Ω／□以上１００Ω／□以下とすることが
できる。
また、図１９においては、インセル型のタッチパネルの構成について例示したが、これ
に限定されない。例えば、表示装置７００上に形成する、所謂オンセル型のタッチパネル
や、表示装置７００に貼り合わせて用いる、所謂アウトセル型のタッチパネルとしてもよ
い。
このように、本発明の一態様の表示装置は、様々な形態のタッチパネルと組み合わせて
用いることができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態５）
本実施の形態では、上記実施の形態で説明した表示パネルに用いることが可能な表示装
置の構成例について説明する。ここでは特に、表示素子として液晶素子を用いた表示装置
について説明する。
［表示装置の構成例１］
図２０に、表示装置４００の断面構造の一例を示す。ここでは、表示素子として透過型
の液晶素子４２０を適用した場合の例を示している。図２０において、基板４１２側が表
示面側となる。
表示装置４００は、基板４１１と基板４１２との間に液晶４２２が挟持された構成を有
している。液晶素子４２０は、基板４１１側に設けられた導電層４２１と、基板４１２側
に設けられた導電層４２３と、これらに挟持された液晶４２２と、を有する。また、液晶
４２２と導電層４２１との間に配向膜４２４ａが設けられ、液晶４２２と導電層４２３と
の間に配向膜４２４ｂが設けられている。
導電層４２１は、画素電極として機能する。また導電層４２３は、共通電極などとして
機能する。また導電層４２１と導電層４２３は、いずれも可視光を透過する機能を有する
。したがって、液晶素子４２０は、透過型の液晶素子である。
基板４１２の基板４１１側の面には、着色層４４１と、遮光層４４２が設けられている
。着色層４４１と遮光層４４２を覆って絶縁層４２６が設けられ、絶縁層４２６を覆って
導電層４２３が設けられている。また着色層４４１は、導電層４２１と重なる領域に設け
られている。遮光層４４２は、トランジスタ４３０や接続部４３８を覆って設けられてい
る。
基板４１１よりも外側には偏光板４３９ａが配置され、基板４１２よりも外側には偏光
板４３９ｂが配置されている。さらに、偏光板４３９ａよりも外側に、バックライトユニ
ット４９０が設けられている。図２０に示す表示装置４００は、基板４１２側が表示面側
となる。
基板４１１上には、トランジスタ４３０、容量素子４６０等が設けられている。トラン
ジスタ４３０は、画素の選択トランジスタとして機能する。トランジスタ４３０は、接続
部４３８を介して液晶素子４２０と接続されている。
図２０に示すトランジスタ４３０は、いわゆるボトムゲート・チャネルエッチ構造のト
ランジスタである。トランジスタ４３０は、ゲート電極として機能する導電層４３１と、
ゲート絶縁層として機能する絶縁層４３４と、半導体層４３２と、ソース電極及びドレイ
ン電極として機能する一対の導電層４３３ａ及び導電層４３３ｂと、を有する。半導体層
４３２の、導電層４３１と重畳する部分は、チャネル形成領域として機能する。半導体層
４３２は、導電層４３３ａ及び導電層４３３ｂと接続されている。
容量素子４６０は、導電層４３１ａと、絶縁層４３４と、導電層４３３ｂにより構成さ
れている。
トランジスタ４３０等を覆って、絶縁層４８２と絶縁層４８１が積層して設けられてい
る。画素電極として機能する導電層４２１は絶縁層４８１上に設けられている。また接続
部４３８において、絶縁層４８１及び絶縁層４８２に設けられた開口を介して、導電層４
２１と導電層４３３ｂとが電気的に接続されている。絶縁層４８１は、平坦化層として機
能することが好ましい。また絶縁層４８２は、トランジスタ４３０等へ不純物等が拡散す
ることを抑制する保護膜としての機能を有することが好ましい。例えば、絶縁層４８２に
無機絶縁材料を用い、絶縁層４８１に有機絶縁材料を用いることができる。
［表示装置の構成例２］
図２１では、着色層４４１を基板４１１側に設けた場合の例を示している。これにより
、基板４１２側の構成を簡略化することができる。
なお、着色層４４１を平坦化膜として用いる場合には、絶縁層４８１を設けない構成と
してもよい。
［表示装置の構成例３］
上記では、液晶素子として、液晶を挟む一対の電極が上下に配置された、縦電界方式の
液晶素子の例を示しているが、液晶素子の構成はこれに限られず、様々な方式の液晶素子
を適用することができる。
図２２には、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードが適用
された液晶素子を有する表示装置の断面概略図を示す。
液晶素子４２０は、画素電極として機能する導電層４２１と、導電層４２１と絶縁層４
８３を介して重なる導電層４２３と、を有する。導電層４２３は、スリット状または櫛歯
状の上面形状を有している。
また、この構成では、導電層４２１と導電層４２３とが重なる部分に容量が形成され、
これを容量素子４６０として用いることができる。そのため、画素の占有面積を縮小でき
るため、高精細な表示装置を実現できる。また、開口率を向上させることができる。
図２２では、共通電極として機能する導電層４２３が液晶４２２側に位置する構成とし
たが、図２３に示すように、画素電極として機能する導電層４２１が、液晶４２２側に位
置する構成としてもよい。このとき、導電層４２１がスリット状または櫛歯状の上面形状
を有する。
ここで、表示装置を作製する際、作製工程におけるフォトリソグラフィ工程が少ないほ
ど、すなわちフォトマスクのマスク枚数が少ないほど、作製コストを低くすることができ
る。
例えば図２０に示す構成では、基板４１１側の工程のうち、導電層４３１等の形成工程
、半導体層４３２の形成工程、導電層４３３ａ等の形成工程、接続部４３８となる開口部
の形成工程、及び導電層４２１の形成工程の、計５つのフォトリソグラフィ工程を経るこ
とで作製できる。すなわち、５枚のフォトマスクにより、バックプレーン基板を作製する
ことができる。一方、基板４１２（対向基板）側においては、着色層４４１や遮光層４４
２の形成方法として、インクジェット法またはスクリーン印刷法等を用いると、フォトマ
スクが不要となるため好ましい。例えば、３色の着色層４４１と、遮光層４４２を設けた
場合には、これらをフォトリソグラフィ法で形成した場合に比べて、計４つのフォトマス
クを削減することができる。
［トランジスタの構成例１］
次に、トランジスタ４３０の具体的な構成例について説明する。図２４（Ａ）乃至（Ｇ
）に示すトランジスタの半導体層４３２には、シリコンを含む半導体を用いることができ
る。シリコンを含む半導体としては、例えば、水素化アモルファスシリコン、微結晶シリ
コン、または多結晶シリコン等を用いることができる。特に、水素化アモルファスシリコ
ンを用いると、大型の基板上に歩留り良く形成できるため好ましい。本発明の一態様の表
示装置は、電界効果移動度が比較的低いアモルファスシリコンが適用されたトランジスタ
であっても、良好な表示が可能である。
図２４（Ａ）に示すトランジスタは、ソース領域及びドレイン領域として機能する一対
の不純物半導体層４３５を有する。不純物半導体層４３５は、半導体層４３２と導電層４
３３ａの間、及び、半導体層４３２と導電層４３３ｂの間に設けられている。半導体層４
３２と不純物半導体層４３５とは接して設けられ、不純物半導体層４３５と導電層４３３
ａまたは導電層４３３ｂとは接して設けられる。
不純物半導体層４３５を構成する不純物半導体膜は、一導電型を付与する不純物元素を
添加した半導体により形成する。トランジスタがｎ型である場合には、一導電型を付与す
る不純物元素を添加した半導体として、例えば、Ｐ又はＡｓを添加したシリコンが挙げら
れる。または、トランジスタがｐ型である場合には、一導電型を付与する不純物元素とし
て、例えばＢを添加することも可能であるが、トランジスタはｎ型とすることが好ましい
。なお、不純物半導体層は、非晶質半導体により形成してもよいし、微結晶半導体などの
結晶性半導体により形成してもよい。
図２４（Ｂ）に示すトランジスタは、半導体層４３２と不純物半導体層４３５の間に、
半導体層４３７を有する。
半導体層４３７は、半導体層４３２と同様の半導体膜により形成されていてもよい。半
導体層４３７は、不純物半導体層４３５のエッチングの際に、半導体層４３２がエッチン
グにより消失することを防ぐためのエッチングストッパーとして機能させることができる
。なお、図２４（Ａ）において、半導体層４３７が左右に分離している例を示しているが
、半導体層４３７の一部が半導体層４３２のチャネル形成領域を覆っていてもよい。
また、半導体層４３７は、不純物半導体層４３５よりも低濃度の不純物が含まれていて
もよい。これにより、半導体層４３７をＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉ
ｎ）領域として機能させることができ、トランジスタを駆動させたときのホットキャリア
劣化を抑制することができる。
図２４（Ｃ）に示すトランジスタは、半導体層４３２のチャネル形成領域上に、絶縁層
４８４が設けられている。絶縁層４８４は、不純物半導体層４３５のエッチングの際のエ
ッチングストッパーとして機能する。
図２４（Ｄ）に示すトランジスタは、半導体層４３２に代えて、半導体層４３２ｐを有
する。半導体層４３２ｐは、結晶性の高い半導体膜を含む。例えば半導体層４３２ｐは、
多結晶半導体または単結晶半導体を含む。これにより、電界効果移動度の高いトランジス
タとすることができる。
図２４（Ｅ）に示すトランジスタは、半導体層４３２のチャネル形成領域に半導体層４
３２ｐを有する。例えば図２４（Ｅ）に示すトランジスタは、半導体層４３２となる半導
体膜に対してレーザ光などを照射することにより、局所的に結晶化することにより形成す
ることができる。これにより、電界効果移動度の高いトランジスタを実現できる。
図２４（Ｆ）に示すトランジスタは、図２４（Ｂ）で示したトランジスタの半導体層４
３２のチャネル形成領域に、結晶性の半導体層４３２ｐを有する。
図２４（Ｇ）に示すトランジスタは、図２４（Ｃ）で示したトランジスタの半導体層４
３２のチャネル形成領域に、結晶性の半導体層４３２ｐを有する。
［トランジスタの構成例２］
次に、トランジスタ４３０の他の変形例を説明する。図２５（Ａ）乃至（Ｅ）に示すト
ランジスタの半導体層４３２に金属酸化物を用いることにより、ＯＳトランジスタを構成
することができる。ＯＳトランジスタを用いる場合、映像に変化がない期間、又は変化が
一定以下である期間において、映像信号の更新の頻度を極めて低く設定することができ、
消費電力の削減を図ることができる。
図２５（Ａ）に示すトランジスタは、半導体層４３２のチャネル形成領域上に、絶縁層
４８４が設けられている。絶縁層４８４は、導電層４３３ａ及び導電層４３３ｂのエッチ
ングの際のエッチングストッパーとして機能する。
図２５（Ｂ）に示すトランジスタは、絶縁層４８４が、半導体層４３２を覆って絶縁層
４３４上に延在している構成を有する。この場合、導電層４３３ａ及び導電層４３３ｂは
、絶縁層４８４に設けられた開口を介して、半導体層４３２と接続されている。
図２５（Ｃ）に示すトランジスタは、絶縁層４８５、導電層４８６を有する。絶縁層４
８５は、半導体層４３２、導電層４３３ａ、導電層４３３ｂを覆って設けられている。ま
た、導電層４８６は絶縁層４８５上に設けられ、半導体層４３２と重なる領域を有する。
導電層４８６は、半導体層４３２を挟んで導電層４３１とは反対側に位置している。導
電層４３１を第１のゲート電極とした場合、導電層４８６は、第２のゲート電極として機
能することができる。導電層４３１と導電層４８６に同じ電位を与えることで、トランジ
スタのオン電流を高めることができる。また、導電層４３１と導電層４８６の一方にしき
い値電圧を制御するための電位を与え、他方に駆動のための電位を与えることで、トラン
ジスタのしきい値電圧を制御することができる。
図２５（Ｄ）に示すトランジスタは、トップゲート構造のトランジスタであり、ゲート
電極として機能する導電層４３１が、半導体層４３２よりも上側（被形成面側とは反対側
）に設けられている。また、半導体層４３２上には、絶縁層４３４及び導電層４３１が積
層して形成されている。また、絶縁層４８２は、半導体層４３２の上面及び側端部、導電
層４３１を覆って設けられている。導電層４３３ａ及び導電層４３３ｂは、絶縁層４８２
上に設けられている。導電層４３３ａ及び導電層４３３ｂは、絶縁層４８２に設けられた
開口を介して、半導体層４３２と接続されている。
なお、ここでは絶縁層４３４が、導電層４３１と重ならない部分に存在しない場合の例
を示しているが、絶縁層４３４が半導体層４３２の上面及び側端部を覆って設けられてい
てもよい。
図２５（Ｄ）に示すトランジスタは、導電層４３１と導電層４３３ａまたは導電層４３
３ｂとの物理的な距離を離すことが容易なため、これらの間の寄生容量を低減することが
可能である。
図２５（Ｅ）に示すトランジスタは、図２５（Ｄ）と比較して、導電層４８７及び絶縁
層４８８を有している点で相違している。導電層４８７は半導体層４３２と重なる領域を
有する。また、絶縁層４８８は、導電層４８７を覆って設けられている。
導電層４８７は、第２のゲート電極として機能する。そのため、オン電流を高めること
や、しきい値電圧を制御することなどが可能である。
なお、図２５（Ｄ）及び（Ｅ）に示すように、半導体層４３２は領域４３２ｎを有して
いてもよい。領域４３２ｎは、窒素又は水素を有する絶縁層４８２と接する領域を有する
。そして、絶縁層４８２中の窒素または水素が領域４３２ｎに添加されることにより、領
域４３２ｎがｎ型化される。この場合、領域４３２ｎはソース領域又はドレイン領域とし
て機能する。なお、領域４３２ｎに含まれる窒素又は水素の濃度は、チャネル形成領域よ
りも高い。また、領域４３２ｎのキャリア密度は、チャネル形成領域よりも高い。
また、半導体層４３２は領域４３２ｊを有していてもよい。領域４３２ｊは、チャネル
形成領域と、ソース領域又はドレイン領域との間の接合領域としての機能を有する。領域
４３２ｊに含まれる窒素又は水素の濃度は、領域４３２ｎよりも低く、チャネル形成領域
よりも高い。また、領域４３２ｊのキャリア密度は、領域４３２ｎよりも低く、チャネル
形成領域よりも高い。
［構成要素］
以下では、上記に示す各構成要素について説明する。
〔基板〕
表示装置が有する基板には、平坦面を有する材料を用いることができる。表示素子から
の光を取り出す基板には、該光を透過する材料を用いる。例えば、ガラス、石英、セラミ
ック、サファイヤ、有機樹脂などの材料を用いることができる。
厚さの薄い基板を用いることで、表示パネルの軽量化、薄型化を図ることができる。さ
らに、可撓性を有する程度の厚さの基板を用いることで、可撓性を有する表示パネルを実
現できる。または、可撓性を有する程度に薄いガラスなどを基板に用いることもできる。
または、ガラスと樹脂材料とが接着層により貼り合わされた複合材料を用いてもよい。
〔トランジスタ〕
トランジスタは、ゲート電極として機能する導電層と、半導体層と、ソース電極として
機能する導電層と、ドレイン電極として機能する導電層と、ゲート絶縁層として機能する
絶縁層と、を有する。
なお、本発明の一態様の表示装置が有するトランジスタの構造は特に限定されない。例
えば、プレーナ型のトランジスタとしてもよいし、スタガ型のトランジスタとしてもよい
し、逆スタガ型のトランジスタとしてもよい。また、トップゲート型またはボトムゲート
型のいずれのトランジスタ構造としてもよい。または、チャネルの上下にゲート電極が設
けられていてもよい。
トランジスタに用いる半導体材料の結晶性についても特に限定されず、非晶質半導体、
結晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、または一部に結晶
領域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体を用いると、トラ
ンジスタ特性の劣化を抑制できるため好ましい。
また、トランジスタに用いる半導体材料としては、例えば、第１４族の元素（シリコン
、ゲルマニウム等）、又は金属酸化物を半導体層に用いることができる。代表的には、シ
リコンを含む半導体、ガリウムヒ素を含む半導体又はインジウムを含む金属酸化物などを
適用できる。シリコンを含む半導体としては、例えば水素化アモルファスシリコンを用い
ることができる。
また、シリコンよりもバンドギャップの大きな金属酸化物を用いたトランジスタは、そ
の低いオフ電流により、トランジスタと直列に接続された容量に蓄積した電荷を長期間に
亘って保持することが可能である。このようなトランジスタを画素に適用することで、各
画素の階調を維持しつつ、駆動回路を停止することも可能となる。その結果、極めて消費
電力の低減された表示装置を実現できる。
半導体層は、例えば少なくともインジウム、亜鉛及びＭ（アルミニウム、チタン、ガリ
ウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジ
ムまたはハフニウム等の金属）を含むＩｎ－Ｍ－Ｚｎ系酸化物で表記される膜を含むこと
が好ましい。また、該半導体層を用いたトランジスタの電気特性のばらつきを減らすため
、それらと共に、スタビライザーを含むことが好ましい。
スタビライザーとしては、上記Ｍで記載の金属を含め、例えば、ガリウム、スズ、ハフ
ニウム、アルミニウム、またはジルコニウム等がある。また、他のスタビライザーとして
は、ランタノイドである、ランタン、セリウム、プラセオジム、ネオジム、サマリウム、
ユウロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、
ツリウム、イッテルビウム、ルテチウム等がある。
半導体層を構成する金属酸化物として、例えば、Ｉｎ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ａ
ｌ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｌａ
－Ｚｎ系酸化物、Ｉｎ－Ｃｅ－Ｚｎ系酸化物、Ｉｎ－Ｐｒ－Ｚｎ系酸化物、Ｉｎ－Ｎｄ－
Ｚｎ系酸化物、Ｉｎ－Ｓｍ－Ｚｎ系酸化物、Ｉｎ－Ｅｕ－Ｚｎ系酸化物、Ｉｎ－Ｇｄ－Ｚ
ｎ系酸化物、Ｉｎ－Ｔｂ－Ｚｎ系酸化物、Ｉｎ－Ｄｙ－Ｚｎ系酸化物、Ｉｎ－Ｈｏ－Ｚｎ
系酸化物、Ｉｎ－Ｅｒ－Ｚｎ系酸化物、Ｉｎ－Ｔｍ－Ｚｎ系酸化物、Ｉｎ－Ｙｂ－Ｚｎ系
酸化物、Ｉｎ－Ｌｕ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ｇ
ａ－Ｚｎ系酸化物、Ｉｎ－Ａｌ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ａｌ－Ｚｎ系酸化物
、Ｉｎ－Ｓｎ－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ａｌ－Ｚｎ系酸化物を用いることがで
きる。
なお、ここで、Ｉｎ－Ｇａ－Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有す
る酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺ
ｎ以外の金属元素が入っていてもよい。
また、半導体層と導電層は、上記酸化物のうち同一の金属元素を有していてもよい。半
導体層と導電層を同一の金属元素とすることで、製造コストを低減させることができる。
例えば、同一の金属組成の金属酸化物ターゲットを用いることで、製造コストを低減させ
ることができる。また半導体層と導電層を加工する際のエッチングガスまたはエッチング
液を共通して用いることができる。ただし、半導体層と導電層は、同一の金属元素を有し
ていても、組成が異なる場合がある。例えば、トランジスタ及び容量素子の作製工程中に
、膜中の金属元素が脱離し、異なる金属組成となる場合がある。
半導体層を構成する金属酸化物は、エネルギーギャップが２ｅＶ以上、好ましくは２．
５ｅＶ以上、より好ましくは３ｅＶ以上であることが好ましい。このように、エネルギー
ギャップの広い金属酸化物を用いることで、トランジスタのオフ電流を低減することがで
きる。
半導体層を構成する金属酸化物がＩｎ－Ｍ－Ｚｎ酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸化物
を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、
Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原
子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：
Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１
、Ｉｎ：Ｍ：Ｚｎ＝５：１：６等が好ましい。なお、成膜される半導体層の原子数比はそ
れぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプ
ラスマイナス４０％の変動を含む。
半導体層には、キャリア密度の低い金属酸化物を用いることが好ましい。例えば、半導
体層は、キャリア密度が１×１０１７／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以
下、さらに好ましくは１×１０１３／ｃｍ３以下、より好ましくは１×１０１１／ｃｍ３
以下、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０－９／ｃｍ３以上の
金属酸化物を用いることができる。このような半導体層は、不純物濃度が低く、欠陥準位
密度が低いため、安定な特性を有する。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効
果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とす
るトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥
密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好まし
い。
半導体層を構成する金属酸化物において、第１４族元素の一つであるシリコンや炭素が
含まれると、半導体層において酸素欠損が増加し、ｎ型化してしまう場合がある。このた
め、半導体層におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度
）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ
３以下とすることが好ましい。
また、アルカリ金属及びアルカリ土類金属は、金属酸化物と結合するとキャリアを生成
する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため半導体
層における二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の
濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃ
ｍ３以下にすることが好ましい。
また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、多結晶構
造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠
陥準位密度が高い。
非晶質構造の金属酸化物は、例えば、原子配列が無秩序であり、結晶成分を有さない。
または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない
。
なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、単結晶
構造の領域のうち、二種以上を有する混合膜であってもよい。混合膜は、例えば上述した
領域のうち、いずれか二種以上の領域を含む単層構造、または積層構造を有する場合があ
る。
〔導電層〕
トランジスタのゲート、ソースおよびドレインのほか、表示装置を構成する各種配線お
よび電極などの導電層に用いることのできる材料としては、アルミニウム、チタン、クロ
ム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタ
ングステンなどの金属、またはこれを主成分とする合金などが挙げられる。またこれらの
材料を含む膜を単層で、または積層構造として用いることができる。例えば、シリコンを
含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タン
グステン膜上にアルミニウム膜を積層する二層構造、銅－マグネシウム－アルミニウム合
金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン
膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、その上に重ねてアルミ
ニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三
層構造、モリブデン膜または窒化モリブデン膜と、その上に重ねてアルミニウム膜または
銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造
等がある。なお、酸化インジウム、酸化錫または酸化亜鉛等の酸化物を用いてもよい。ま
た、マンガンを含む銅を用いると、エッチングによる形状の制御性が高まるため好ましい
。
また、トランジスタのゲート、ソースおよびドレインのほか、表示装置を構成する各種
配線及び電極などの導電層に用いることのできる、透光性を有する導電性材料としては、
酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添
加した酸化亜鉛などの導電性酸化物またはグラフェンを用いることができる。または、金
、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバル
ト、銅、パラジウム、またはチタンなどの金属材料や、該金属材料を含む合金材料を用い
ることができる。または、該金属材料の窒化物（例えば、窒化チタン）などを用いてもよ
い。なお、金属材料、合金材料（またはそれらの窒化物）を用いる場合には、透光性を有
する程度に薄くすればよい。また、上記材料の積層膜を導電層として用いることができる
。例えば、銀とマグネシウムの合金とインジウムスズ酸化物の積層膜などを用いると、導
電性を高めることができるため好ましい。これらは、表示装置を構成する各種配線および
電極などの導電層や、表示素子が有する導電層（画素電極や共通電極として機能する導電
層）にも用いることができる。
〔絶縁層〕
各絶縁層に用いることのできる絶縁材料としては、例えば、アクリル、エポキシなどの
樹脂、シリコーンなどのシロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリ
コン、窒化酸化シリコン、窒化シリコン、酸化アルミニウムなどの無機絶縁材料を用いる
こともできる。
透水性の低い絶縁膜としては、窒化シリコン膜、窒化酸化シリコン膜等の窒素と珪素を
含む膜や、窒化アルミニウム膜等の窒素とアルミニウムを含む膜等が挙げられる。また、
酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等を用いてもよい。
〔液晶素子〕
液晶素子としては、例えば垂直配向（ＶＡ：Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）
モードが適用された液晶素子を用いることができる。垂直配向モードとしては、ＭＶＡ（
Ｍｕｌｔｉ－Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（
Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖ
ａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる。
また、液晶素子には、様々なモードが適用された液晶素子を用いることができる。例え
ばＶＡモードのほかに、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ
－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗ
ｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅ
ｄ Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔ
ｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌ
ｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ
Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎ
ｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ゲストホストモード等が適用さ
れた液晶素子を用いることができる。
なお、液晶素子は、液晶の光学的変調作用によって光の透過または非透過を制御する素
子である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の
電界または斜め方向の電界を含む）によって制御される。なお、液晶素子に用いる液晶と
しては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ
：Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）、高分子ネッ
トワーク型液晶（ＰＮＬＣ：Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓ
ｔａｌ）、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は
、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチッ
ク相、等方相等を示す。
また、液晶材料としては、ポジ型の液晶、またはネガ型の液晶のいずれを用いてもよく
、適用するモードや設計に応じて最適な液晶材料を用いればよい。
また、液晶の配向を制御するため、配向膜を設けることができる。なお、横電界方式を
採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相
の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転
移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範
囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる
。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方
性である。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不
要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不
要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作
製工程中の液晶表示装置の不良や破損を軽減することができる。
また、液晶素子として、透過型の液晶素子、反射型の液晶素子、または半透過型の液晶
素子などがある。
本発明の一態様では、特に透過型の液晶素子を好適に用いることができる。
透過型または半透過型の液晶素子を用いる場合、一対の基板を挟むように、２つの偏光
板を設ける。また偏光板よりも外側に、バックライトを設ける。バックライトとしては、
直下型のバックライトであってもよいし、エッジライト型のバックライトであってもよい
。ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を備える直下型のバックライト
を用いると、ローカルディミングが容易となり、コントラストを高めることができるため
好ましい。また、エッジライト型のバックライトを用いると、バックライトを含めたモジ
ュールの厚さを低減できるため好ましい。
なお、エッジライト型のバックライトをオフ状態とすることで、シースルー表示を行う
ことができる。
〔着色層〕
着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含
まれた樹脂材料などが挙げられる。
〔遮光層〕
遮光層として用いることのできる材料としては、カーボンブラック、チタンブラック、
金属、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等が挙げられる。遮光層
は、樹脂材料を含む膜であってもよいし、金属などの無機材料の薄膜であってもよい。ま
た、遮光層に、着色層の材料を含む膜の積層膜を用いることもできる。例えば、ある色の
光を透過する着色層に用いる材料を含む膜と、他の色の光を透過する着色層に用いる材料
を含む膜との積層構造を用いることができる。着色層と遮光層の材料を共通化することで
、装置を共通化できるほか工程を簡略化できるため好ましい。
なお、本実施の形態では、表示素子として液晶素子を用いた表示装置について説明した
が、表示素子として発光素子を用いることもできる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態６）
本実施の形態では、上記実施の形態で説明したＯＳトランジスタに用いることができる
、金属酸化物について説明する。以下では特に、金属酸化物とＣＡＣ（Ｃｌｏｕｄ－Ａｌ
ｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）－ＯＳの詳細について説明する。
ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、材料の一部では導電性の機能
と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する
。なお、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅを、トランジスタのチャネ
ル形成領域に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す
機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能
と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（
Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅに付与
することができる。ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、それ
ぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、及び絶縁
性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁
性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レ
ベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中
に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察さ
れる場合がある。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、
絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎ
ｍ以下のサイズで材料中に分散している場合がある。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップ
を有する成分により構成される。例えば、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘ
ｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因する
ナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際
に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャッ
プを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有
する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記
ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル形成領域
に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流
、及び高い電界効果移動度を得ることができる。
すなわち、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合
材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ
ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
ＣＡＣ－ＯＳは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下
、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成
である。なお、以下では、金属酸化物において、一つあるいはそれ以上の金属元素が偏在
し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上
２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状とも
いう。
なお、金属酸化物は、少なくともインジウムを含むことが好ましい。特にインジウムお
よび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イッ
トリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲ
ルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、
タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含
まれていてもよい。
例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳ（ＣＡＣ－ＯＳの中でもＩｎ－
Ｇａ－Ｚｎ酸化物を、特にＣＡＣ－ＩＧＺＯと呼称してもよい。）とは、インジウム酸化
物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛
酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数
）とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とす
る。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、およ
びＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状と
なり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布し
た構成（以下、クラウド状ともいう。）である。
つまり、ＣＡＣ－ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２
、またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合金属酸化物
である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比
が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第
２の領域と比較して、Ｉｎの濃度が高いとする。
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう
場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ
（１＋ｘ０）Ｇａ（１－ｘ０）Ｏ３（ＺｎＯ）ｍ０（－１≦ｘ０≦１、ｍ０は任意数）で
表される結晶性の化合物が挙げられる。
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ（ｃ－ａｘｉｓ ａ
ｌｉｇｎｅｄ ｃｒｙｓｔａｌ）構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺ
Ｏのナノ結晶がｃ軸配向を有し、かつａ－ｂ面においては配向せずに連結した結晶構造で
ある。
一方、ＣＡＣ－ＯＳは、金属酸化物の材料構成に関する。ＣＡＣ－ＯＳとは、Ｉｎ、Ｇ
ａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観
察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれ
モザイク状にランダムに分散している構成をいう。従って、ＣＡＣ－ＯＳにおいて、結晶
構造は副次的な要素である。
なお、ＣＡＣ－ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする
。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含
まない。
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１
が主成分である領域とは、明確な境界が観察できない場合がある。
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウ
ム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデ
ン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグ
ネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ－ＯＳは、一
部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とす
るナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成
をいう。
ＣＡＣ－ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形
成することができる。また、ＣＡＣ－ＯＳをスパッタリング法で形成する場合、成膜ガス
として、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれた
いずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素
ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ま
しくは０％以上１０％以下とすることが好ましい。
ＣＡＣ－ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ－ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法の
ひとつであるＯｕｔ－ｏｆ－ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したとき
に、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領
域のａ－ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。
またＣＡＣ－ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を
照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該
リング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ－ＯＳ
の結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ－
ｃｒｙｓｔａｌ）構造を有することがわかる。
また例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳでは、エネルギー分散型Ｘ
線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏ
ｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域
と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合
している構造を有することが確認できる。
ＣＡＣ－ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、Ｉ
ＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ－ＯＳは、ＧａＯＸ３などが主成分
である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互
いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ
３などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２Ｚｎ
Ｙ２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸
化物半導体としての導電性が発現する。従って、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯ
Ｘ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効
果移動度（μ）が実現できる。
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯ
Ｘ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３など
が主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好な
スイッチング動作を実現できる。
従って、ＣＡＣ－ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性と
、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用する
ことにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現すること
ができる。
また、ＣＡＣ－ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ－ＯＳは、
さまざまな半導体装置に最適である。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態７）
本実施の形態では、本発明の一態様の電子機器について、図面を参照して説明する。
以下で例示する電子機器には、上記実施の形態で説明した表示システムを搭載すること
ができる。これにより、高品質な映像を表示可能な電子機器を提供することができる。
また、以下で例示する電子機器の表示部には、上記実施の形態で説明した表示部を用い
ることができる。これにより、複数の表示パネルを用いて映像の表示を行う機能を有する
電子機器を構成することができる。また、本発明の一態様に係る表示パネルは可撓性を有
していてもよい。この場合、以下で例示する電子機器に、曲面を有する表示部を設けるこ
とができる。
電子機器としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパ
ーソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ、パチンコ機
などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デ
ジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報
端末、音響再生装置、などが挙げられる。
本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信す
ることで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ
及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転
数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力
、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を
有していてもよい。
本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報
（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレ
ンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行
する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す
機能等を有することができる。
図２６（Ａ）にテレビジョン装置の一例を示す。テレビジョン装置７１００は、筐体７
１０１に表示部７０００が組み込まれている。ここでは、スタンド７１０３により筐体７
１０１を支持した構成を示している。
表示部７０００に、本発明の一態様の表示部を適用することができる。
図２６（Ａ）に示すテレビジョン装置７１００の操作は、筐体７１０１が備える操作ス
イッチや、別体のリモコン操作機７１１１により行うことができる。または、表示部７０
００にタッチセンサを備えていてもよく、指等で表示部７０００に触れることで操作して
もよい。リモコン操作機７１１１は、当該リモコン操作機７１１１から出力する情報を表
示する表示部を有していてもよい。リモコン操作機７１１１が備える操作キーまたはタッ
チパネルにより、チャンネル及び音量の操作を行うことができ、表示部７０００に表示さ
れる映像を操作することができる。
なお、テレビジョン装置７１００は、受信機及びモデムなどを備えた構成とする。受信
機により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または
無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または
双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能で
ある。
図２６（Ｂ）に、ノート型パーソナルコンピュータ７２００を示す。ノート型パーソナ
ルコンピュータ７２００は、筐体７２１１、キーボード７２１２、ポインティングデバイ
ス７２１３、外部接続ポート７２１４等を有する。筐体７２１１に、表示部７０００が組
み込まれている。
表示部７０００に、本発明の一態様の半導体装置を適用することができる。
図２７（Ａ）、（Ｂ）に、デジタルサイネージの一例を示す。
図２７（Ａ）に示すデジタルサイネージ７３００は、筐体７３０１、表示部７０００、
及びスピーカ７３０３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、ま
たは操作スイッチを含む）、接続端子、各種センサ、マイクロフォン等を有することがで
きる。
また、図２７（Ｂ）は円柱状の柱７４０１に取り付けられたデジタルサイネージ７４０
０である。デジタルサイネージ７４００は、柱７４０１の曲面に沿って設けられた表示部
７０００を有する。
図２７（Ａ）、（Ｂ）において、表示部７０００に、本発明の一態様の表示部を適用す
ることができる。
表示部７０００が広いほど、一度に提供できる情報量を増やすことができる。また、表
示部７０００が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることが
できる。
表示部７０００にタッチパネルを適用することで、表示部７０００に画像または動画を
表示するだけでなく、使用者が直感的に操作することができ、好ましい。また、路線情報
もしくは交通情報などの情報を提供するための用途に用いる場合には、直感的な操作によ
りユーザビリティを高めることができる。
また、図２７（Ａ）、（Ｂ）に示すように、デジタルサイネージ７３００またはデジタ
ルサイネージ７４００は、ユーザーが所持するスマートフォン等の情報端末機７３１１ま
たは情報端末機７４１１と無線通信により連携可能であることが好ましい。例えば、表示
部７０００に表示される広告の情報を、情報端末機７３１１または情報端末機７４１１の
画面に表示させることができる。また、情報端末機７３１１または情報端末機７４１１を
操作することで、表示部７０００の表示を切り替えることができる。
また、デジタルサイネージ７３００またはデジタルサイネージ７４００に、情報端末機
７３１１または情報端末機７４１１の画面を操作手段（コントローラ）としたゲームを実
行させることもできる。これにより、不特定多数のユーザーが同時にゲームに参加し、楽
しむことができる。
また、本発明の一態様に係る表示システムは、家屋もしくはビルの内壁もしくは外壁、
または、車両の内装もしくは外装の曲面に沿って組み込むことができる。図２８に、本発
明の一態様に係る表示システムの車両への搭載例を示す。
図２８に、表示部５００１を備えた車両の構成例を示す。表示部５００１として、本発
明の一態様に係る表示システムの表示部を用いることができる。なお、図２８には表示部
５００１が右ハンドルの車両に搭載された例を示すが、特に限定されず、左ハンドルの車
両に搭載することもできる。この場合、図２８に示す構成の左右の配置が替わる。
図２８には、運転席と助手席の周辺に配置されるダッシュボード５００２、ハンドル５
００３、フロントガラス５００４などを示している。表示部５００１は、ダッシュボード
５００２の所定の位置、具体的には運転者の回りに配置され、概略Ｔ字形状を有する。図
２８には、複数の表示パネル５００７（表示パネル５００７ａ、５００７ｂ、５００７ｃ
、５００７ｄ）を用いて形成される１つの表示部５００１を、ダッシュボード５００２に
沿って設けた例を示しているが、表示部５００１は複数箇所に分けて配置してもよい。
なお、複数の表示パネル５００７は可撓性を有していてもよい。この場合、表示部５０
０１を複雑な形状に加工することができ、表示部５００１をダッシュボード５００２など
の曲面に沿って設ける構成や、ハンドルの接続部分、計器の表示部、送風口５００６など
に表示部５００１の表示領域を設けない構成などを容易に実現することができる。
また、後側方の状況を撮影するカメラ５００５を車外に複数設けてもよい。図２８にお
いてはサイドミラーの代わりにカメラ５００５を設置する例を示しているが、サイドミラ
ーとカメラの両方を設置してもよい。
カメラ５００５としては、ＣＣＤカメラやＣＭＯＳカメラなどを用いることができる。
また、これらのカメラに加えて、赤外線カメラを組み合わせて用いてもよい。赤外線カメ
ラは、被写体の温度が高いほど出力レベルが高くなるため、人や動物等の生体を検知又は
抽出することができる。
カメラ５００５で撮像された画像は、表示パネル５００７のいずれか一または複数に出
力することができる。この表示部５００１を用いて主に車両の運転を支援する。カメラ５
００５によって後側方の状況を幅広い画角で撮影し、その画像を表示パネル５００７に表
示することで、運転者の死角領域の視認が可能となり、事故の発生を防止することができ
る。
また、本発明の一態様に係る表示システムを用いることにより、表示パネル５００７ａ
、５００７ｂ、５００７ｃ、及び５００７ｄのつなぎ目における映像の不連続性を補償す
ることができる。これにより、つなぎ目が目立たない映像の表示が可能となり、運転時に
おける表示部５００１の視認性を向上させることができる。
また、車のルーフ上などに距離画像センサを設け、距離画像センサによって得られた画
像を表示部５００１に表示してもよい。距離画像センサとしては、イメージセンサやライ
ダー（ＬＩＤＡＲ：Ｌｉｇｈｔ Ｄｅｔｅｃｔｉｏｎ ａｎｄ Ｒａｎｇｉｎｇ）などを
用いることができる。イメージセンサによって得られた画像と、距離画像センサによって
得られた画像とを表示部５００１に表示することにより、より多くの情報を運転手に提供
し、運転を支援することができる。
また、表示部５００１は、地図情報、交通情報、テレビ映像、ＤＶＤ映像などを表示す
る機能を有していてもよい。例えば、表示パネル５００７ａ、５００７ｂ、５００７ｃ、
及び５００７ｄを１つの表示画面として、地図情報を大きく表示することができる。なお
、表示パネル５００７の数は、表示される映像に応じて増やすことができる。
また、表示パネル５００７ａ、５００７ｂ、５００７ｃ、及び５００７ｄに表示される
映像は、運転手の好みによって自由に設定することができる。例えば、テレビ映像、ＤＶ
Ｄ映像を左側の表示パネル５００７ｄに表示し、地図情報を中央部の表示パネル５００７
ｂに表示し、計器類を右側の表示パネル５００７ｃに表示し、オーディオ類を変速ギア近
傍（運転席と助手席の間）の表示パネル５００７ａに表示することができる。また、複数
の表示パネル５００７を組み合わせることにより、表示部５００１にフェールセーフの機
能を付加することができる。例えば、ある表示パネル５００７が何らかの原因で故障した
としても、表示領域を変更し、他の表示パネル５００７を用いて表示を行うことができる
。
ＤＰ：表示パネル、ＦＥ：フロントエンド部、ＤＥＣ：デコーダ、ＰＣ：処理回路、ＲＣ
Ｖ：受信部、ＩＦ：インターフェース、ＣＴＲＬ：制御回路、ＤＩＶ：分割回路、ＣＣ：
補正回路、１０：表示システム、２０：表示装置、２１：画素部、２２：画素、２３：駆
動回路、２４：駆動回路、３０：信号生成部、４０：演算処理装置、５１：表示領域、５
１ａ～ｄ：表示領域、５２：領域、５２ａ～ｄ：領域、５３：領域、５４：ＦＰＣ、５４
ａ～ｄ：ＦＰＣ、５５：表示領域、６０：機械学習システム、６１：制御部、６２：デー
タ生成部、６３：演算部、６４：記憶部、６４ａ～ｃ：記憶部、６５：撮像装置、７０：
処理装置、７１：分割回路

Claims (4)

  1. 表示装置に入力する画像データを補正するニューラルネットワークの機械学習システムであって、
    処理装置と、撮像装置と、を有し、
    前記処理装置は、前記ニューラルネットワークを含む演算部と、制御部と、データ生成部と、を有し、
    前記制御部は、前記表示装置に第１の画像データを出力する機能と、前記撮像装置の動作を制御する機能と、を有し、
    前記撮像装置は、前記表示装置に前記第１の画像データが入力されて表示された画像を撮像し、第２の画像データとして前記処理装置に出力する機能を有し、
    前記データ生成部は、前記第１の画像データから前記第２の画像データを減算することで第３の画像データを生成する機能と、前記第１の画像データと前記第３の画像データとを足し合わせることで第４の画像データを生成する機能と、を有し、
    前記演算部は、酸化物半導体層にチャネルが形成されるトランジスタを有し、前記ニューラルネットワークに前記第１の画像データを入力して得られる出力データが、前記第４の画像データに近づくように、重み係数を更新する機能を有する、機械学習システム。
  2. 表示装置に入力する画像データを補正するニューラルネットワークの機械学習システムであって、
    処理装置と、撮像装置と、を有し、
    前記処理装置は、前記ニューラルネットワークを含む演算部と、制御部と、データ生成部と、を有し、
    前記制御部は、前記表示装置に第１の画像データを出力する機能と、前記撮像装置の動作を制御する機能と、を有し、
    前記撮像装置は、前記表示装置に前記第１の画像データが入力されて表示された画像を撮像し、第２の画像データとして前記処理装置に出力する機能を有し、
    前記データ生成部は、前記第１の画像データから前記第２の画像データを減算することで第３の画像データを生成する機能と、前記第３の画像データにおける全階調値の最大値を基準に、前記第３の画像データの階調値を反転することで第５の画像データを生成する機能と、前記第１の画像データから前記第５の画像データを減算することで第６の画像データを生成する機能と、を有し、
    前記演算部は、酸化物半導体層にチャネルが形成されるトランジスタを有し、前記ニューラルネットワークに前記第１の画像データを入力して得られる出力データが、前記第６の画像データに近づくように、重み係数を更新する機能を有する、機械学習システム。
  3. 請求項１または請求項２において、
    前記制御部は画像分割部を有し、
    前記表示装置は、複数の表示パネルを有し、
    前記画像分割部は、前記制御部が出力する前記第１の画像データを前記複数の表示パネルと同数のデータに分割する機能を有する、機械学習システム。
  4. 請求項１乃至請求項３のいずれか一において、
    前記ニューラルネットワークは、入力層と、出力層との間に、１以上の畳み込み層を有し、
    前記データ生成部は、前記ニューラルネットワークに入力する前記第１の画像データに対してパディング処理する機能を有する、機械学習システム。
JP2022075556A 2017-05-19 2022-04-29 機械学習システム Active JP7254994B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017099397 2017-05-19
JP2017099397 2017-05-19
JP2018094247A JP7068753B2 (ja) 2017-05-19 2018-05-16 機械学習方法、機械学習システム

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018094247A Division JP7068753B2 (ja) 2017-05-19 2018-05-16 機械学習方法、機械学習システム

Publications (2)

Publication Number Publication Date
JP2022126629A JP2022126629A (ja) 2022-08-30
JP7254994B2 true JP7254994B2 (ja) 2023-04-10

Family

ID=64273513

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018094247A Active JP7068753B2 (ja) 2017-05-19 2018-05-16 機械学習方法、機械学習システム
JP2022075556A Active JP7254994B2 (ja) 2017-05-19 2022-04-29 機械学習システム

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018094247A Active JP7068753B2 (ja) 2017-05-19 2018-05-16 機械学習方法、機械学習システム

Country Status (4)

Country Link
US (2) US10984757B2 (ja)
JP (2) JP7068753B2 (ja)
TW (1) TWI793126B (ja)
WO (1) WO2018211350A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018211350A1 (en) * 2017-05-19 2018-11-22 Semiconductor Energy Laboratory Co., Ltd. Machine learning method, machine learning system, and display system
JP6901939B2 (ja) * 2017-08-11 2021-07-14 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
KR102567675B1 (ko) 2017-08-24 2023-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 화상 처리 방법
US10846593B2 (en) * 2018-04-27 2020-11-24 Qualcomm Technologies Inc. System and method for siamese instance search tracker with a recurrent neural network
KR102246408B1 (ko) * 2019-02-14 2021-05-18 엔에이치엔 주식회사 딥러닝 기반 유사상품 제공방법
KR20200114898A (ko) * 2019-03-29 2020-10-07 엘지전자 주식회사 영상표시장치
WO2021006367A1 (ko) * 2019-07-05 2021-01-14 엘지전자 주식회사 디스플레이 패널의 출력 위치를 조정하는 인공 지능 장치 및 그 방법
WO2021006366A1 (ko) * 2019-07-05 2021-01-14 엘지전자 주식회사 디스플레이 패널의 색상을 조정하는 인공 지능 장치 및 그 방법
DE102019213109A1 (de) * 2019-08-30 2021-03-04 Siemens Mobility GmbH Verfahren zur Überwachung einer Signalverbindung
JP7317647B2 (ja) * 2019-09-19 2023-07-31 株式会社Ｓｃｒｅｅｎホールディングス 学習装置、検査装置、学習方法および検査方法
US11036456B1 (en) * 2019-10-18 2021-06-15 Splunk Inc. Control of a display device included in a display grid
JP7363383B2 (ja) * 2019-11-05 2023-10-18 富士通株式会社 解析装置、解析プログラム及び解析方法
TWI733365B (zh) * 2020-03-10 2021-07-11 瑞昱半導體股份有限公司 晶圓測試機台及訓練人工智慧模型以測試晶圓的方法
TWI732683B (zh) * 2020-09-17 2021-07-01 翁敏航 太陽能發電模組缺陷智慧診斷系統與方法
TWI732682B (zh) * 2020-09-17 2021-07-01 翁敏航 太陽能發電模組失效分析系統與方法
KR20220037204A (ko) * 2020-09-17 2022-03-24 삼성전자주식회사 이미지 신호 프로세서 및, 이미지 신호 프로세서를 포함하는 전자 장치 및 전자 시스템
TWI768555B (zh) * 2020-11-23 2022-06-21 威盛電子股份有限公司 調整神經網路輸入資料的系統及方法
KR20230053192A (ko) 2021-10-14 2023-04-21 주식회사 엘엑스세미콘 무라 보상 기능을 갖는 디스플레이 구동 장치 및 그의 무라 보상 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001197332A (ja) 1999-11-26 2001-07-19 Inst Fuer Neurosimulation & Bildtechnologien Gmbh 画像再生システムの欠陥を判定し且つ少なくとも部分的に補正する方法及び該方法を実施するための装置
US20030227599A1 (en) 2000-05-21 2003-12-11 Yizhak Weissman Producing smooth edge transitions in displayed composite images
US20170031643A1 (en) 2015-07-31 2017-02-02 Lg Display Co., Ltd. Display panel and multi display device using the same

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0955165A (ja) * 1995-08-11 1997-02-25 Fujitsu Ltd ディスプレイ調整装置及びディスプレイ調整方法及びそれを用いて調整されたディスプレイ
US6456339B1 (en) * 1998-07-31 2002-09-24 Massachusetts Institute Of Technology Super-resolution display
DE10022009C2 (de) * 1999-11-26 2002-12-05 Inb Vision Ag Verfahren und Einrichtung zur Bestimmung und mindestens teilweisen Korrektur der Fehler eines Bildwiedergabesystems
JP4780921B2 (ja) * 2004-03-17 2011-09-28 キヤノン株式会社 並列パルス信号処理装置、及びその制御方法
JP2007233247A (ja) 2006-03-03 2007-09-13 Fujifilm Corp 焦点調節量決定装置、方法、およびプログラム、ならびに撮像装置
US7800628B2 (en) * 2006-06-16 2010-09-21 Hewlett-Packard Development Company, L.P. System and method for generating scale maps
JP5542296B2 (ja) * 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
EP2048642A1 (en) 2007-10-10 2009-04-15 Barco NV Reducing visibility of display errors
JP2010055194A (ja) * 2008-08-26 2010-03-11 Sony Corp 画像処理装置および方法、学習装置および方法、並びにプログラム
US9497447B2 (en) 2011-06-15 2016-11-15 Scalable Display Technologies, Inc. System and method for color and intensity calibrating of a display system for practical usage
CN103167293B (zh) * 2011-12-09 2015-07-22 夏普株式会社 显示系统
JP2014086996A (ja) * 2012-10-26 2014-05-12 Iix Inc 画質調整装置、画質調整回路（ｉｃ）、及び表示パネル
US9495620B2 (en) 2013-06-09 2016-11-15 Apple Inc. Multi-script handwriting recognition using a universal recognizer
WO2014200736A1 (en) 2013-06-09 2014-12-18 Apple Inc. Managing real - time handwriting recognition
US9898187B2 (en) 2013-06-09 2018-02-20 Apple Inc. Managing real-time handwriting recognition
US20140361983A1 (en) 2013-06-09 2014-12-11 Apple Inc. Real-time stroke-order and stroke-direction independent handwriting recognition
US20140363082A1 (en) * 2013-06-09 2014-12-11 Apple Inc. Integrating stroke-distribution information into spatial feature extraction for automatic handwriting recognition
KR20220058668A (ko) 2014-02-11 2022-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
JP6582416B2 (ja) 2014-05-15 2019-10-02 株式会社リコー 画像処理装置、画像処理方法及びプログラム
JP2016029464A (ja) 2014-07-18 2016-03-03 株式会社半導体エネルギー研究所 表示装置
KR102533396B1 (ko) 2014-07-31 2023-05-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 장치
JP6674838B2 (ja) 2015-05-21 2020-04-01 株式会社半導体エネルギー研究所 電子装置
JP6185514B2 (ja) 2015-06-08 2017-08-23 シャープ株式会社 表示装置、表示装置の制御方法、および表示装置の駆動方法
WO2017037568A1 (en) 2015-08-31 2017-03-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or electronic device including the semiconductor device
KR20230169441A (ko) 2015-10-23 2023-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 모듈 및 전자 기기
JP2017102904A (ja) 2015-10-23 2017-06-08 株式会社半導体エネルギー研究所 半導体装置および電子機器
WO2018002784A1 (en) * 2016-06-29 2018-01-04 Semiconductor Energy Laboratory Co., Ltd. Electronic device, operation method of the electronic device, and moving vehicle
TWI748035B (zh) 2017-01-20 2021-12-01 日商半導體能源硏究所股份有限公司 顯示系統及電子裝置
JP2018146648A (ja) 2017-03-02 2018-09-20 株式会社半導体エネルギー研究所 表示システム及び電子機器
WO2018211350A1 (en) * 2017-05-19 2018-11-22 Semiconductor Energy Laboratory Co., Ltd. Machine learning method, machine learning system, and display system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001197332A (ja) 1999-11-26 2001-07-19 Inst Fuer Neurosimulation & Bildtechnologien Gmbh 画像再生システムの欠陥を判定し且つ少なくとも部分的に補正する方法及び該方法を実施するための装置
US20030227599A1 (en) 2000-05-21 2003-12-11 Yizhak Weissman Producing smooth edge transitions in displayed composite images
US20170031643A1 (en) 2015-07-31 2017-02-02 Lg Display Co., Ltd. Display panel and multi display device using the same

Also Published As

Publication number Publication date
US10984757B2 (en) 2021-04-20
TWI793126B (zh) 2023-02-21
WO2018211350A1 (en) 2018-11-22
US20200219467A1 (en) 2020-07-09
US20210256937A1 (en) 2021-08-19
US11437000B2 (en) 2022-09-06
JP2018194842A (ja) 2018-12-06
TW201901475A (zh) 2019-01-01
JP7068753B2 (ja) 2022-05-17
JP2022126629A (ja) 2022-08-30

Similar Documents

Publication Publication Date Title
JP7254994B2 (ja) 機械学習システム
KR102578536B1 (ko) 표시 시스템 및 데이터 처리 방법
KR101358169B1 (ko) 표시 장치 및 그 구동방법
KR102487747B1 (ko) 표시 유닛, 표시 장치, 및 전자 기기
JP2022125357A (ja) 表示システム
JP2023063320A (ja) 表示装置
JP7118973B2 (ja) 半導体装置
JP7155128B2 (ja) 半導体装置、及び表示装置
TW201830368A (zh) 顯示裝置
JP7179718B2 (ja) 半導体装置、撮像装置及び表示システム
JP7129986B2 (ja) 画像処理方法および半導体装置、ならびに電子機器
KR102567675B1 (ko) 화상 처리 방법
JP2019045613A (ja) 表示装置および電子機器
CN110226219B (zh) 半导体装置以及半导体装置的制造方法
JP2023016820A (ja) 半導体装置
JP2018146648A (ja) 表示システム及び電子機器
JP2019053298A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220429

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230329

R150 Certificate of patent or registration of utility model

Ref document number: 7254994

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150