JP7547437B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7547437B2
JP7547437B2 JP2022179419A JP2022179419A JP7547437B2 JP 7547437 B2 JP7547437 B2 JP 7547437B2 JP 2022179419 A JP2022179419 A JP 2022179419A JP 2022179419 A JP2022179419 A JP 2022179419A JP 7547437 B2 JP7547437 B2 JP 7547437B2
Authority
JP
Japan
Prior art keywords
layer
insulating layer
film
semiconductor
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022179419A
Other languages
English (en)
Other versions
JP2023016820A (ja
Inventor
正美 神長
大輔 黒崎
正勝 大野
純一 肥塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2023016820A publication Critical patent/JP2023016820A/ja
Application granted granted Critical
Publication of JP7547437B2 publication Critical patent/JP7547437B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/35—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being liquid crystals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明の一態様は、半導体装置、及びその作製方法に関する。本発明の一態様は、酸化物半導体膜を有する半導体装置、及びその作製方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路、演算装置、記憶装置等は半導体装置の一態様である。また、撮像装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は半導体装置を有している場合がある。
近年、半導体装置の開発が進められ、ＬＳＩやＣＰＵやメモリが主に用いられている。ＣＰＵは、半導体ウエハから切り離された半導体集積回路（少なくともトランジスタおよびメモリ）を有し、接続端子である電極が形成された半導体素子の集合体である。
ＬＳＩやＣＰＵやメモリなどの半導体回路（ＩＣチップ）は、回路基板、例えばプリント配線板に実装され、様々な電子機器の部品の一つとして用いられる。また、高解像度を有する表示装置は、ドライバ回路などの周辺回路を組み込むことで、部品点数の削減が検討されている。
従って、絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。当該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する。）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
また、酸化物半導体を用いたトランジスタ（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒトランジスタ、以下、ＯＳトランジスタと呼ぶ）は、非導通状態において極めてリーク電流が小さいことが知られている。例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献１参照。）。
また、ＯＳトランジスタとして、セルフアライン構造のトランジスタが提案されている。当該セルフアライン構造のトランジスタとして、ソース領域及びドレイン領域上に金属膜を形成し、当該金属膜に対して熱処理を行うことで、金属膜を高抵抗化させるとともに、ソース領域及びドレイン領域を低抵抗化させる方法が開示されている（特許文献２参照）。
また、近年では電子機器の小型化、軽量化に伴い、トランジスタなどを高密度に集積した集積回路の要求が高まっている。また、集積回路を含む半導体装置の生産性の向上が求められている。
特開２０１２－２５７１８７号公報 特開２０１１－２２８６２２号公報
特許文献２においては、ソース領域及びドレイン領域を低抵抗化させる際に、ソース領域及びドレイン領域上に金属膜を形成し、当該金属膜に対して酸素雰囲気下で熱処理を行っている。熱処理を行うことで、酸化物半導体膜のソース領域及びドレイン領域中には金属膜の構成元素がドーパントとして入り込んで、低抵抗化させている。また、酸素雰囲気下で熱処理を行うことで、導電膜を酸化させ、当該導電膜を高抵抗化させている。ただし、酸素雰囲気下で熱処理を行っているため、酸化物半導体膜中から金属膜が酸素を引き抜く作用が低い。
また、特許文献２においては、チャネル形成領域の酸素濃度については記載されているが、水、水素などの不純物の濃度については、言及されていない。すなわち、チャネル形成領域の高純度化（水、水素などの不純物の低減化、代表的には脱水・脱水素化）が行われていないため、ノーマリーオンのトランジスタ特性となりやすいといった問題があった。なお、ノーマリーオンのトランジスタ特性とは、ゲートに電圧を印加しなくてもチャネルが存在し、トランジスタに電流が流れてしまう状態のことである。一方でノーマリ－オフのトランジスタ特性とは、ゲートに電圧を印加しない状態では、トランジスタに電流が流れない状態である。
上述の問題に鑑み、本発明の一態様は、トランジスタのソース領域及びドレイン領域を安定して低抵抗化させるとともに、チャネル形成領域を高純度化させることで良好な電気特性を有する半導体装置を提供することを課題の一とする。
本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一とする。本発明の一態様は、信頼性の高い半導体装置を提供することを課題の一とする。本発明の一態様は、フレキシブルな基板を用いた半導体装置を提供することを課題の一とする。本発明の一態様は、新規な半導体装置を提供することを課題の一とする。本発明の一態様は、信頼性の高い表示装置を提供することを課題の一とする。本発明の一態様は、フレキシブルな基板を用いた表示装置を提供することを課題の一とする。本発明の一態様は、新規な表示装置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。本発明の一態様は、これらの課題の全てを解決する必要はないものとする。また、上記以外の課題は、明細書、図面、請求項などの記載から抽出することが可能である。
本発明の一態様の半導体装置は、第１乃至第６の絶縁層と、半導体層と、第１乃至第３の導電層と、第１の開口と、第２の開口とを有し、第２の絶縁層は、第１の絶縁層上に位置し、半導体層は、第１の絶縁層と第２の絶縁層との間に位置し、第３の絶縁層は、第２の絶縁層上に位置し、第４の絶縁層は、第３の絶縁層上に位置し、第１の導電層は、半導体層と重なる領域を有し、かつ第３の絶縁層と第４の絶縁層との間に位置し、第３の絶縁層は、第１の導電層の下面に接する領域と、第４の絶縁層と接する領域と、を有し、第４の絶縁層は、第１の導電層の上面及び側面に接し、第５の絶縁層は、半導体層の上面及び側面に接し、第５の絶縁層は、半導体層と重なり、かつ第１の導電層と重ならない領域に第１の開口及び第２の開口を有し、第２の導電層は、第１の開口において半導体層と電気的に接続され、第３の導電層は、第２の開口において半導体層と電気的に接続され、第３の絶縁層、第４の絶縁層及び第５の絶縁層は、金属と、酸素又は窒素と、を有し、第６の絶縁層は、第５の絶縁層の上面及び側面に接する領域と、第１の絶縁層と接する領域と、を有する、半導体装置である。
前述の半導体装置において、第３の絶縁層、第４の絶縁層及び第５の絶縁層は、アルミニウム又はハフニウムと、酸素又は窒素と、を有すると好ましい。
前述の半導体装置において、さらに第７の絶縁層と、第４の導電層と、を有し、第７の絶縁層は、第１の絶縁層と第３の導電層との間に位置し、第４の導電層は、第１の導電層と重なる領域を有し、第７の絶縁層は、金属と、酸素又は窒素と、を有すると好ましい。また、第７の絶縁層は、アルミニウム又はハフニウムと、酸素又は窒素と、を有すると好ましい。
前述の半導体装置において、さらに第８及び第９の絶縁層を有し、第９の絶縁層は、第１の絶縁層及び第４の絶縁層上に位置し、第８の絶縁層は、第１の絶縁層と第９の絶縁層との間に位置し、第９の絶縁層は、金属と、酸素又は窒素と、を有すると好ましい。また、第９の絶縁層は、アルミニウム又はハフニウムと、酸素又は窒素と、を有すると好ましい。
前述の半導体装置において、さらに第５の絶縁層及び第６の絶縁層に設けられた第３の開口を有し、第３の開口の内側に、第２の絶縁層及び第１の導電層が位置すると好ましい。
前述の半導体装置において、半導体層は金属酸化物を有すると好ましい。
本発明の一態様の半導体装置は、前述の半導体装置と、当該半導体装置と電気的に接続される液晶素子又は発光素子と、を有する表示装置である。
本発明の一態様により、良好な電気特性を有する半導体装置を提供できる。本発明の一態様により、信頼性の高い半導体装置を提供できる。本発明の一態様により、フレキシブルな基板を用いた半導体装置を提供できる。本発明の一態様により、新規な半導体装置を提供できる。本発明の一態様により、信頼性の高い表示装置を提供できる。本発明の一態様により、フレキシブルな基板を用いた表示装置を提供できる。本発明の一態様により、新規な表示装置を提供できる。
トランジスタの構成例。 トランジスタの構成例。 トランジスタの構成例。 トランジスタの構成例。 トランジスタの作製方法を説明する図。 トランジスタの作製方法を説明する図。 トランジスタの作製方法を説明する図。 トランジスタの作製方法を説明する図。 トランジスタの作製方法を説明する図。 トランジスタの構成例。 トランジスタの構成例。 表示装置の上面図。 表示装置の断面図。 表示装置の断面図。 表示装置の断面図。 表示装置の断面図。 表示装置の断面図。 表示装置のブロック図及び回路図。 表示装置のブロック図。 電気機器を説明する図。 表示モジュールの構成例。 電子機器の構成例。 電子機器の構成例。 電子機器の構成例。 テレビジョン装置の構成例。
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、本明細書で説明する各図において、各構成の大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域又はドレイン電極）とソース（ソース端子、ソース領域又はソース電極）の間にチャネル形成領域を有しており、チャネル形成領域を介してソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
また、本明細書等において、「平行」とは、二つの直線が－１０°以上１０°以下の角度で配置されている状態をいう。従って、－５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。又は、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。
トランジスタのオフ電流は、Ｖｇｓに依存する場合がある。従って、トランジスタのオフ電流がＩ以下である、とは、トランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを言う場合がある。トランジスタのオフ電流は、所定のＶｇｓにおけるオフ状態、所定の範囲内のＶｇｓにおけるオフ状態、又は、十分に低減されたオフ電流が得られるＶｇｓにおけるオフ状態、等におけるオフ電流を指す場合がある。
一例として、しきい値電圧Ｖｔｈが０．５Ｖであり、Ｖｇｓが０．５Ｖにおけるドレイン電流が１×１０－９Ａであり、Ｖｇｓが０．１Ｖにおけるドレイン電流が１×１０－１３Ａであり、Ｖｇｓが－０．５Ｖにおけるドレイン電流が１×１０－１９Ａであり、Ｖｇｓが－０．８Ｖにおけるドレイン電流が１×１０－２２Ａであるようなｎチャネル型トランジスタを想定する。当該トランジスタのドレイン電流は、Ｖｇｓが－０．５Ｖにおいて、又は、Ｖｇｓが－０．５Ｖ乃至－０．８Ｖの範囲において、１×１０－１９Ａ以下であるから、当該トランジスタのオフ電流は１×１０－１９Ａ以下である、と言う場合がある。当該トランジスタのドレイン電流が１×１０－２２Ａ以下となるＶｇｓが存在するため、当該トランジスタのオフ電流は１×１０－２２Ａ以下である、と言う場合がある。
また、本明細書等では、チャネル幅Ｗを有するトランジスタのオフ電流を、チャネル幅Ｗあたりを流れる電流値で表す場合がある。また、所定のチャネル幅（例えば１μｍ）あたりを流れる電流値で表す場合がある。後者の場合、オフ電流の単位は、電流／長さの次元を持つ単位（例えば、Ａ／μｍ）で表される場合がある。
トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、室温、６０℃、８５℃、９５℃、又は１２５℃におけるオフ電流を表す場合がある。又は、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、又は、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）におけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、室温、６０℃、８５℃、９５℃、１２５℃、当該トランジスタが含まれる半導体装置の信頼性が保証される温度、又は、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
トランジスタのオフ電流は、ドレインとソースの間の電圧Ｖｄｓに依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ，３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、又は２０Ｖにおけるオフ電流を表す場合がある。又は、当該トランジスタが含まれる半導体装置等の信頼性が保証されるＶｄｓ、又は、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓにおけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ，３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、当該トランジスタが含まれる半導体装置の信頼性が保証されるＶｄｓ、又は、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓ、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。
また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。また、本明細書等において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。
また、本明細書等において、トランジスタのしきい値電圧とは、トランジスタにチャネルが形成されたときのゲート電圧（Ｖｇ）を指す。具体的には、トランジスタのしきい値電圧とは、ゲート電圧（Ｖｇ）を横軸に、ドレイン電流（Ｉｄ）の平方根を縦軸にプロットした曲線（Ｖｇ－√Ｉｄ特性）において、最大傾きである接線を外挿したときの直線と、ドレイン電流（Ｉｄ）の平方根が０（Ｉｄが０Ａ）との交点におけるゲート電圧（Ｖｇ）を指す場合がある。あるいは、トランジスタのしきい値電圧とは、チャネル長をＬ、チャネル幅をＷとし、Ｉｄ［Ａ］×Ｌ［μｍ］／Ｗ［μｍ］の値が１×１０－９［Ａ］となるゲート電圧（Ｖｇ）を指す場合がある。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に低い場合は、「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」とは境界が曖昧であり、厳密に区別できない場合がある。従って、本明細書等に記載の「半導体」と、「絶縁体」とは、互いに言い換えることが可能な場合がある。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に高い場合は、「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」とは境界が曖昧であり、厳密に区別できない場合がある。従って、本明細書等に記載の「半導体」と、「導電体」とは、互いに言い換えることが可能な場合がある。
また、本明細書等において、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：３又はその近傍であるとは、Ｉｎ、Ｇａ及びＺｎの原子数の総和に対するＩｎの比を４としたときに、Ｇａの比が１以上３以下であり、Ｚｎの比が２以上４以下であるとする。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝５：１：６又はその近傍であるとは、Ｉｎ、Ｇａ及びＺｎの原子数の総和に対するＩｎの比を５としたときに、Ｇａの比が０．１より大きく２以下であり、Ｚｎの比が５以上７以下であるとする。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１又はその近傍であるとは、Ｉｎ、Ｇａ及びＺｎの原子数の総和に対するＩｎの比を１としたときに、Ｇａの比が０．１より大きく２以下であり、Ｚｎの比が０．１より大きく２以下であるとする。
本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ又は単にＯＳともいう）などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。また、「ＯＳ ＦＥＴ」と記載する場合においては、金属酸化物又は酸化物半導体を有するトランジスタと換言することができる。
また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
また、本明細書等において、ＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ）、及びＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、又は材料の構成の一例を表す。
また、本明細書等において、ＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅに付与することができる。ＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
また、本明細書等において、ＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
また、ＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
また、ＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
すなわち、ＣＡＣ－ＯＳ又はＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、又は金属マトリックス複合材（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
金属酸化物の結晶構造の一例について説明する。なお、以下では、Ｉｎ－Ｇａ－Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いて、スパッタリング法にて成膜された金属酸化物を一例として説明する。上記ターゲットを用いて、基板温度を１００℃以上１３０℃以下として、スパッタリング法により形成した金属酸化物をｓＩＧＺＯと呼称し、上記ターゲットを用いて、基板温度を室温（Ｒ．Ｔ．）として、スパッタリング法により形成した金属酸化物をｔＩＧＺＯと呼称する。例えば、ｓＩＧＺＯは、ｎｃ（ｎａｎｏ ｃｒｙｓｔａｌ）及びＣＡＡＣのいずれか一方又は双方の結晶構造を有する。また、ｔＩＧＺＯは、ｎｃの結晶構造を有する。なお、ここでいう室温（Ｒ．Ｔ．）とは、基板を加熱しない場合の温度を含む。
なお、ＣＡＡＣ構造とは、複数のナノ結晶（最大径が１０ｎｍ未満である結晶領域）を有する薄膜などの結晶構造の一つであり、各ナノ結晶はｃ軸が特定の方向に配向し、かつａ軸及びｂ軸は配向性を有さずに、ナノ結晶同士が粒界を形成することなく連続的に連結しているといった特徴を有する結晶構造である。特にＣＡＡＣ構造を有する薄膜は、各ナノ結晶のｃ軸が、薄膜の厚さ方向、被形成面の法線方向、又は薄膜の表面の法線方向に配向しやすいといった特徴を有する。
ここで、結晶学において、単位格子を構成するａ軸、ｂ軸、及びｃ軸の３つの軸（結晶軸）について、特異的な軸をｃ軸とした単位格子を取ることが一般的である。特に層状構造を有する結晶では、層の面方向に平行な２つの軸をａ軸及びｂ軸とし、層に交差する軸をｃ軸とすることが一般的である。このような層状構造を有する結晶の代表的な例として、六方晶系に分類されるグラファイトがあり、その単位格子のａ軸及びｂ軸は劈開面に平行であり、ｃ軸は劈開面に直交する。例えばＹｂＦｅ２Ｏ４型の結晶構造をとるＩｎＧａＺｎＯ４の結晶は六方晶系に分類することができ、その単位格子のａ軸及びｂ軸は層の面方向に平行となり、ｃ軸は層（すなわちａ軸及びｂ軸）に直交する。
本明細書等において、表示装置の一態様である表示パネルは表示面に画像等を表示（出力）する機能を有するものである。従って表示パネルは出力装置の一態様である。
また、本明細書等では、表示パネルの基板に、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）もしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）などのコネクターが取り付けられたもの、又は基板にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式等によりＩＣが実装されたものを、表示パネルモジュール、表示モジュール、又は単に表示パネルなどと呼ぶ場合がある。
また、本明細書等において、タッチセンサは指やスタイラスなどの被検知体が触れる、押圧する、又は近づくことなどを検出する機能を有するものである。またその位置情報を検知する機能を有していてもよい。従ってタッチセンサは入力装置の一態様である。例えばタッチセンサは１以上のセンサ素子を有する構成とすることができる。
また、本明細書等では、タッチセンサを有する基板を、タッチセンサパネル、又は単にタッチセンサなどと呼ぶ場合がある。また、本明細書等では、タッチセンサパネルの基板に、例えばＦＰＣもしくはＴＣＰなどのコネクターが取り付けられたもの、又は基板にＣＯＧ方式等によりＩＣが実装されたものを、タッチセンサパネルモジュール、タッチセンサモジュール、センサモジュール、又は単にタッチセンサなどと呼ぶ場合がある。
なお、本明細書等において、表示装置の一態様であるタッチパネルは表示面に画像等を表示（出力）する機能と、表示面に指やスタイラスなどの被検知体が触れる、押圧する、又は近づくことなどを検出するタッチセンサとしての機能と、を有する。従ってタッチパネルは入出力装置の一態様である。
タッチパネルは、例えばタッチセンサ付き表示パネル（又は表示装置）、タッチセンサ機能つき表示パネル（または表示装置）とも呼ぶことができる。
タッチパネルは、表示パネルとタッチセンサパネルとを有する構成とすることもできる。又は、表示パネルの内部又は表面にタッチセンサとしての機能を有する構成とすることもできる。
また、本明細書等では、タッチパネルの基板に、例えばＦＰＣもしくはＴＣＰなどのコネクターが取り付けられたもの、又は基板にＣＯＧ方式等によりＩＣが実装されたものを、タッチパネルモジュール、表示モジュール、又は単にタッチパネルなどと呼ぶ場合がある。
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置の構成例、及びその作製方法の例について説明する。
本発明の一態様は、第１のゲート電極と、第１のゲート絶縁層と、第１のゲート絶縁層上の半導体層と、半導体層上の第２のゲート絶縁層と、第２のゲート絶縁層上の第２のゲート電極とを有するトランジスタである。半導体層は、半導体特性を示す金属酸化物（以下、酸化物半導体ともいう）を含んで構成される。
半導体層の上面及び側面に、バリア層として機能する絶縁膜（以下、バリア層ともいう）を有することが好ましい。また、バリア層の上面及び側面に、スペーサ層として機能する絶縁膜（以下、スペーサ層ともいう）が設けられる。バリア層及びスペーサ層は、チャネルが形成される領域と重なる位置に開口を有し、該開口には、ゲート絶縁層と、ゲート電極とが順に埋め込まれるように配置される。バリア層を設けることにより半導体層から酸素が放出することを抑制でき、チャネル形成領域中の酸素欠損が増加することを抑制できる。また、バリア層の形成によって、バリア層から半導体層のチャネル形成領域に酸素を供給することが可能となり、チャネル形成領域中の酸素欠損を効果的に低減することができる。
バリア層として、金属元素と、酸素又は窒素とを、有することが好ましい。なお、上記金属元素としては、アルミニウム、ハフニウム、ルテニウム、チタン、タンタル、タングステン、クロムなどの金属元素から選ばれるいずれか一つ又は複数を有する。つまり、バリア層として、金属元素を有する窒化膜、又は金属元素を有する酸化膜を用いることができる。
スペーサ層は、過剰酸素領域を有することが好ましい。また、スペーサ層は、第１のゲート絶縁層と接する領域を有することが好ましい。スペーサ層が過剰酸素領域を有し、第１のゲート絶縁層と接する構成とすることで、第１のゲート絶縁層を介して半導体層中に過剰酸素を供給することができる。よって、半導体層中に形成されうる酸素欠損を過剰酸素により補填することができるため、信頼性の高い半導体装置を提供することができる。
半導体層は、ゲート電極と重なる部分にチャネルが形成されうる領域（チャネル形成領域ともいう）を有する。また、半導体層は、チャネル形成領域を挟む一対の低抵抗領域を有する。低抵抗領域は、ソース又はドレインとして機能する。
低抵抗領域は、チャネル形成領域よりもキャリア密度の高い領域である。例えば低抵抗領域は、チャネル形成領域よりも水素を多く含む領域、又は、チャネル形成領域よりも酸素欠損を多く含む領域とすることができる。酸化物半導体中の酸素欠損と水素原子とが結合すると、キャリアの発生源となる。
また、半導体層のチャネル形成領域のキャリア密度が極めて低い領域ほど半導体層の膜厚が薄い形状であることが好ましい。従って、半導体層がソース又はドレインとして機能するキャリア密度が高い低抵抗領域は、膜厚が最も厚い形状であることが好ましい。
例えば、酸化物半導体として、Ｉｎ－Ｍ－Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウムなどから選ばれた一種、又は複数種）等の金属酸化物を用いるとよい。また、酸化物半導体として、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化物を用いてもよい。
ここで、酸化物半導体は、酸化物半導体を構成する元素の他に、アルミニウム、ルテニウム、チタン、タンタル、クロム、タングステン、などの金属元素を添加することで、金属化合物となり、低抵抗化する場合がある。なお、好ましくは、アルミニウム、チタン、タンタル、タングステンなどを用いることが好ましい。酸化物半導体に、金属元素を添加するには、例えば、酸化物半導体上に、当該金属元素を含む金属膜、金属元素を有する窒化膜、又は金属元素を有する酸化膜を設けるとよい。また、当該膜を設けることで、当該膜と酸化物半導体との界面、又は当該界面近傍に位置する酸化物半導体中の一部の酸素が該膜などに吸収され、酸素欠損を形成し、酸化物半導体の当該界面近傍が低抵抗化する場合がある。
また、酸化物半導体上に、金属膜、金属元素を有する窒化膜、又は金属元素を有する酸化膜を設けた後、窒素を含む雰囲気下で、熱処理を行うとよい。窒素を含む雰囲気下での熱処理により、金属膜から金属元素が酸化物半導体へ拡散し、酸化物半導体に金属元素を添加することができる。このとき、酸化物半導体上に設ける金属膜、金属元素を有する窒化膜、又は金属元素を有する酸化膜は、酸化物半導体を覆って設けられることが好ましい。
また、酸化物半導体に存在する水素は、酸化物半導体の低抵抗化した領域に拡散し、低抵抗化した領域に存在する酸素欠損の中に入った場合、比較的安定な状態となる。また、酸化物半導体に存在する酸素欠損中の水素は、２５０℃以上の熱処理によって、酸素欠損から抜け出し、酸化物半導体の低抵抗化した領域に拡散し、低抵抗化した領域に存在する酸素欠損の中に入り、比較的安定な状態となることがわかっている。従って、熱処理によって、酸化物半導体の低抵抗化した領域は、より低抵抗化し、低抵抗化していない酸化物半導体は、高純度化（水、水素などの不純物の低減）し、より高抵抗化する傾向がある。
また、酸化物半導体は、水素、又は窒素などが存在すると、キャリア密度が増加する。酸化物半導体中の水素は、金属原子と結合する酸素と反応して水になり、酸素欠損を形成する場合がある。当該酸素欠損に水素が入ることで、キャリア密度が増加する。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。つまり、窒素、又は水素を有する酸化物半導体は、低抵抗化される。
従って、酸化物半導体に対し、選択的に金属元素、並びに、水素、及び窒素などを添加することで、酸化物半導体に高抵抗領域、及び低抵抗領域を設けることができる。つまり、酸化物半導体を選択的に低抵抗化することで、島状に加工した酸化物半導体に、キャリア密度が低い半導体として機能する領域と、ソース領域、又はドレイン領域として機能する低抵抗化した領域を設けることができる。
また、酸化物半導体を低抵抗化した後は、金属膜、金属元素を有する窒化膜、又は金属元素を有する酸化膜は除去されてもよい。酸化物半導体は、金属膜、金属元素を有する窒化膜、又は金属元素を有する酸化膜は除去されても低抵抗化した領域を保持することができる。
第２のゲート電極は、絶縁層で囲まれる構造とすることが好ましい。絶縁層で第２のゲート電極を囲む構成とすることで、第２のゲート電極が酸化され、高抵抗化することを抑制できる。
また、第１のゲート絶縁層は、少なくとも２層の積層構造を有していることが好ましい。また、３層以上の積層構造を有する構成とすることがより好ましい。第１のゲート絶縁層が３層の積層構造を有するとき、第１のゲート電極側から、第１の層、第２の層、第３の層と呼ぶこととする。
以下では、第１のゲート絶縁層が３層の積層構造を有する場合について説明する。
半導体層と接する第３の層と、その下側に位置する第２の層とは、互いに異なる材料を含むことが好ましい。
例えば、第２の層は第３の層よりも誘電率の高い材料を含む層とすることで、第２のゲート電極に与える電圧の低電圧化が可能となる。又は、第２の層は、第３の層よりも水素又は酸素が拡散しにくい層とすることで、第１のゲート絶縁層よりも下側から半導体層へ不純物が拡散することを防ぐことができる。
より具体的には、第１のゲート絶縁層の第２の層に、酸化アルミニウム、酸化ハフニウム、又はハフニウムアルミネートなどを用いることが好ましい。また、第３の層には、酸化シリコン、酸化窒化シリコンなどを用いることが好ましい。なお、本明細書等において、酸化窒化物とは、その組成として窒素よりも酸素の含有量が多いものを指す。窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多いものを指す。
また、第２の層よりも下層に位置する第１の層は、第３の層と同じ材料を用いることが好ましい。
なお、上記において、第１のゲート電極側に位置する第１の層は省略してもよい。
第１のゲート絶縁層をこのような構成とすることで、トランジスタを支持する基板としてフレキシブル基板などのバリア性の低い基板を用いても、信頼性を高めることができる。
以下では、より具体的な例について図面を参照して説明する。
＜構成例１＞
図１（Ａ）は、トランジスタ１００の上面図であり、図１（Ｂ）は、図１（Ａ）に示す一点鎖線Ａ１－Ａ２における切断面の断面図に相当し、図１（Ｃ）は、図１（Ａ）に示す一点鎖線Ｂ１－Ｂ２における切断面の断面図に相当する。なお、図１（Ａ）において、トランジスタ１００の構成要素の一部（ゲート絶縁層等）を省略して図示している。また、一点鎖線Ａ１－Ａ２方向をチャネル長方向、一点鎖線Ｂ１－Ｂ２方向をチャネル幅方向と呼称する場合がある。また、トランジスタの上面図においては、以降の図面においても図１（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。
トランジスタ１００は、導電層１０６、絶縁層１０４、半導体層１０８ａ、半導体層１０８ｂ、半導体層１０８ｃ、絶縁層１１６、絶縁層１０９、絶縁層１１０、絶縁層１１３ａ、絶縁層１１３ｂ、導電層１１１、絶縁層１１８、絶縁層１１９等を有する。絶縁層１０４は、基板１０２上に設けられる。半導体層１０８は、絶縁層１０４上に設けられる。絶縁層１１６は、半導体層１０８の一部を覆うように設けられる。絶縁層１１６と、絶縁層１０９とは、半導体層１０８上に設けられ、開口１１２が形成されている。
また、開口１１２の内側では、絶縁層１１０、絶縁層１１３ａ、導電層１１１及び絶縁層１１３ｂがこの順に半導体層１０８ｂ上に積層されている。
本実施の形態では、半導体層が半導体層１０８ａ、半導体層１０８ｂ及び半導体層１０８ｃの３層構造を有する構成を示している。なお、本明細書等において、半導体層１０８ａ、半導体層１０８ｂ及び半導体層１０８ｃをまとめて「半導体層１０８」という場合がある。
導電層１０６の一部は第１のゲート電極（ボトムゲート電極ともいう）として機能し、導電層１０６は、絶縁層１０４を介して半導体層１０８と重畳する部分を有する。導電層１１１の一部は第２のゲート電極（トップゲート電極ともいう）として機能し、導電層１１１は、絶縁層１１０を介して半導体層１０８と重畳する部分を有する。絶縁層１０４の一部は第１のゲート絶縁層として機能し、絶縁層１１０の一部は第２のゲート絶縁層として機能する。絶縁層１０４は、例えば、導電層１０６側から第１の層１０４ａ、第２の層１０４ｂ、及び第３の層１０４ｃを有する積層構造とすることができる。
半導体層１０８の、導電層１１１及び導電層１０６の少なくとも一方と重畳する部分は、チャネル形成領域として機能する。なお、以下では説明を容易にするため、半導体層１０８の導電層１１１と重畳する部分をチャネル形成領域と呼ぶ場合があるが、実際には導電層１１１と重畳せずに、導電層１０６と重畳する部分にもチャネルが形成される。半導体層１０８は、金属酸化物を含むことが好ましい。
絶縁層１１６はバリア層として機能し、水素、酸素、水などが拡散しにくい層であることが好ましい。絶縁層１１６を、絶縁層１０９と、第１の半導体層１０８ａ及び第２の半導体層１０８ｂとの間に設け、これらが接しない構成とすることで、絶縁層１０９から第１の半導体層１０８ａ及び第２の半導体層１０８ｂ中に不純物が拡散すること、及び第１の半導体層１０８ａ及び第２の半導体層１０８ｂ中の酸素が脱離することなどを防ぐことができ、信頼性を高めることができる。
絶縁層１１６として、金属元素と、酸素又は窒素とを、有することが好ましい。なお、上記金属元素としては、アルミニウム、ハフニウム、ルテニウム、チタン、タンタル、タングステン、クロムなどの金属元素から選ばれるいずれか一つ又は複数を有する。つまり、絶縁層１１６として、金属元素を有する窒化膜、又は金属元素を有する酸化膜を用いることができる。
特に、絶縁層１１６としては、酸化アルミニウム膜、酸化ハフニウム膜、及びハフニウムアルミネート膜の中から選ばれると好適である。酸化アルミニウム膜、酸化ハフニウム膜、及びハフニウムアルミネート膜は、膜厚が薄い場合でも極めて高いバリア性を有する。そのため、その厚さを０．５ｎｍ以上５０ｎｍ以下、好ましくは１ｎｍ以上４０ｎｍ以下、より好ましくは２ｎｍ以上３０ｎｍ以下の厚さとすることができる。特に、酸化アルミニウム膜は水素又は酸素などに対するバリア性が高いため、極めて薄く（例えば０．５ｎｍ以上１．５ｎｍ以下）しても、十分な効果を得ることができる。
絶縁層１０９は、過剰酸素領域を有することが好ましい。また、絶縁層１０９は、第３の層１０４ｃと接する領域を有することが好ましい。絶縁層１０９が過剰酸素領域を有し、第３の層１０４ｃと接する構成とすることで、第３の層１０４ｃを介して半導体層１０８中に過剰酸素を供給することができる。よって、半導体層１０８中に形成されうる酸素欠損を過剰酸素により補填することができるため、信頼性の高い半導体装置を提供することができる。また、絶縁層１１０は、絶縁層１０９と同様に過剰酸素領域を有することが好ましい。
ここで、半導体層１０８中に形成されうる酸素欠損について説明を行う。
半導体層１０８に形成される酸素欠損は、トランジスタ特性に影響を与えるため問題となる。例えば、半導体層１０８中に酸素欠損が形成されると、該酸素欠損に水素が結合し、キャリア供給源となりうる。半導体層１０８中にキャリア供給源が生成されると、トランジスタ１００の電気特性の変動、代表的にはしきい値電圧のシフトが生じる。従って、半導体層１０８においては、酸素欠損が少ないほど好ましい。
そこで、本発明の一態様においては、半導体層１０８近傍の絶縁膜、具体的には、半導体層１０８の上方に形成される絶縁層１０９及び絶縁層１１０が、過剰酸素を含有する構成である。絶縁層１０９及び絶縁層１１０から半導体層１０８へ酸素又は過剰酸素を移動させることで、半導体層１０８中の酸素欠損を低減することが可能となる。
なお、半導体層１０８の下方に位置する絶縁層１０４が、過剰酸素を含有していてもよい。このとき、絶縁層１０４からも半導体層１０８へ過剰酸素を移動させることで、半導体層１０８の酸素欠損をより低減することが可能となる。
ここで、半導体層１０８がＩｎ、Ｇａ、Ｚｎを含む金属酸化物の場合、Ｉｎと酸素の結合力は、Ｇａと酸素の結合力よりも弱いため、Ｉｎの原子数比が大きい場合には、金属酸化物膜中に酸素欠損が形成されやすい。また、Ｇａに代えて、上記Ｍで示す金属元素を用いた場合でも同様の傾向がある。金属酸化物膜中に酸素欠損が多く存在すると、トランジスタの電気特性の低下や、信頼性の低下が生じる。
しかしながら本発明の一態様では、金属酸化物を含む半導体層１０８中に極めて多くの酸素を供給できるため、Ｉｎの原子数比の大きな金属酸化物材料を用いることが可能となる。これにより、極めて高い電界効果移動度と、安定した電気特性と、高い信頼性とを兼ね備えたトランジスタを実現することができる。
例えば、Ｉｎの原子数比が、Ｍの原子数比に対して１．５倍以上、又は２倍以上、又は３倍以上、又は３．５倍以上、又は４倍以上である金属酸化物を、好適に用いることができる。
特に、半導体層１０８のＩｎ、Ｍ、及びＺｎの原子数の比を、Ｉｎ：Ｍ：Ｚｎ＝５：１：６又はその近傍とすることが好ましい。ここで近傍とは、Ｉｎが５の場合、Ｍが０．５以上１．５以下であり、且つＺｎが５以上７以下を含む。
なお、半導体層１０８は、上記の組成に限定されない。例えば、半導体層１０８のＩｎ、Ｍ、及びＺｎの原子数の比を、Ｉｎ：Ｍ：Ｚｎ＝４：２：３又はその近傍とすると好ましい。
また、半導体層１０８の組成として、半導体層１０８のＩｎ、Ｍ、及びＺｎの原子数の比を概略等しくしてもよい。すなわち、Ｉｎ、Ｍ、及びＺｎの原子数の比が、Ｉｎ：Ｍ：Ｚｎ＝１：１：１又はその近傍の材料を含んでいてもよい。また、Ｉｎ、Ｍ、及びＺｎの原子数の比が、Ｉｎ：Ｍ：Ｚｎ＝１：１：０．５又はその近傍の材料を含んでいてもよい。
半導体層１０８が、Ｉｎの原子数比がＭの原子数比より多い領域を有することで、トランジスタ１００の電界効果移動度を高くすることができる。具体的には、トランジスタ１００の電界効果移動度が１０ｃｍ２／Ｖｓを超える、さらに好ましくはトランジスタ１００の電界効果移動度が３０ｃｍ２／Ｖｓを超えることが可能となる。
例えば、上記の電界効果移動度が高いトランジスタを、ゲート信号を生成するゲートドライバに用いることで、額縁幅の狭い（狭額縁ともいう）表示装置を提供することができる。また、上記の電界効果移動度が高いトランジスタを、表示装置が有するソースドライバ（特に、ソースドライバが有するシフトレジスタの出力端子に接続されるデマルチプレクサ）に用いることで、表示装置に接続される配線数が少ない表示装置を提供することができる。
なお、半導体層１０８が、Ｉｎの原子数比がＭの原子数比より多い領域を有していても、半導体層１０８の結晶性が高い場合、電界効果移動度が低くなる場合がある。
例えば、半導体層１０８ａの組成として、原子数の比がＩｎ：Ｇａ：Ｚｎ＝１：１：０．５又はその近傍とすることができる。例えば、半導体層１０８ａの組成として、原子数の比がＩｎ：Ｇａ：Ｚｎ＝４：２：３又はその近傍とすることができる。例えば、半導体層１０８ｃの組成として、原子数の比がＩｎ：Ｇａ：Ｚｎ＝１：１：０．５又はその近傍とすることができる。なお、半導体層１０８ａ及び半導体層１０８ｃと、半導体層１０８ｂの組成が異なる構成を示したが、本発明の一態様はこれに限られない。半導体層１０８ａ、半導体層１０８ｂ及び半導体層１０８ｃの組成が同じ構成としてもよい。または、半導体層１０８ａ、半導体層１０８ｂ及び半導体層１０８ｃの組成がそれぞれ異なる構成としてもよい。また、半導体層１０８ａ、半導体層１０８ｂ及び半導体層１０８ｃのいずれか一の組成が異なる構成としてもよい。
なお、半導体層１０８ａ及び半導体層１０８ｃのいずれか一以上を有しない構成としてもよい。例えば、図１０（Ａ）、図１０（Ｂ）及び図１０（Ｃ）に示すように、半導体層１０８を、半導体層１０８ｂの単層構造としてもよい。例えば、半導体層１０８を、半導体層１０８ａと半導体層１０８ｂの２層構造としてもよい。例えば、半導体層１０８を、半導体層１０８ｂと半導体層１０８ｃの２層構造としてもよい。半導体層１０８を、単層構造又は２層構造とすることで、工程を簡略にできる。
半導体層１０８の結晶性としては、例えば、Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）を用いて分析する、あるいは、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いて分析することで解析できる。
ここで、半導体層１０８に混入する水素又は水分などの不純物は、トランジスタ特性に影響を与えるため問題となる。従って、半導体層１０８においては、水素又は水分などの不純物が少ないほど好ましい。
半導体層１０８としては、不純物濃度が低く、欠陥準位密度の低い金属酸化物膜を用いることで、優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性又は実質的に高純度真性とよぶ。高純度真性又は実質的に高純度真性である金属酸化物膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、該金属酸化物膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性又は実質的に高純度真性である金属酸化物膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性又は実質的に高純度真性である金属酸化物膜は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０－１３Ａ以下という特性を得ることができる。
図１（Ｂ）及び図１（Ｃ）において、絶縁層１０４が積層構造を有している場合を示している。絶縁層１０４は、導電層１０６側から第１の層１０４ａ、第２の層１０４ｂ、及び第３の層１０４ｃを有する。
第１の層１０４ａは、導電層１０６の上面及び側面を覆って設けられている。第３の層１０４ｃは、半導体層１０８の下面に接して設けられている。第２の層１０４ｂは、第１の層１０４ａと第３の層１０４ｃの間に挟まれている。
半導体層１０８と接する第３の層１０４ｃは、酸素を含む絶縁膜を含んで構成されることが好ましい。例えば、第３の層１０４ｃとして酸化シリコン膜、又は酸化窒化シリコン膜などの酸化絶縁膜を用いることが好ましい。このような酸化絶縁膜は、成膜時、又は成膜後に酸素を多く含有させることが容易であり、加熱により酸素を放出しやすい膜とすることができる。このような酸化絶縁膜に接して半導体層１０８を設けることで、半導体層１０８に多くの酸素を供給することが可能となる。
また、第３の層１０４ｃは、絶縁層１０９と接する領域を有することが好ましい。第３の層１０４ｃと絶縁層１０９とが接する構成とすることで、絶縁層１０９から放出される酸素が第３の層１０４ｃを介して、半導体層１０８に供給されることが可能となる。
第１の層１０４ａとしては、段差被覆性の高い成膜方法により形成された絶縁膜を用いることができる。例えば、プラズマＣＶＤ法や、スパッタリング法等により形成することができる。第１の層１０４ａとして、無機絶縁膜を用いると、有機絶縁膜を用いた場合に比べて厚さを薄くすることができ、トランジスタ１００の駆動電圧を低減できる。第１の層１０４ａは、第３の層１０４ｃと同様、酸素を含む絶縁膜を含んで構成されていることが好ましい。特に、第１の層１０４ａと第３の層１０４ｃとに、同じ絶縁膜を用いることで、成膜装置を共有化できるためより好ましい。
第２の層１０４ｂは、水、水素、又は窒素等が拡散しにくい（バリア性の高い）薄膜を用いることが好ましい。これにより、基板１０２や、導電層１０６等に含まれる不純物が半導体層１０８に拡散することを防ぐことができる。また、第２の層１０４ｂは、酸素が拡散しにくい薄膜を用いることが好ましい。これにより、第３の層１０４ｃ、絶縁層１０９等に含まれる酸素が導電層１０６に拡散し、導電層１０６が酸化されることで抵抗が高くなることを抑制できる。
また、第２の層１０４ｂは、第１の層１０４ａ及び第３の層１０４ｃの少なくとも一方よりも誘電率の高い材料を含むことが好ましい。これにより、第２のゲート電極として機能する導電層１０６に与える電圧の低電圧化が可能となる。
より具体的には、第２の層１０４ｂに、酸化アルミニウム、酸化ハフニウム、又はハフニウムアルミネートなどを用いることが好ましい。
図１（Ｂ）及び図１（Ｃ）に示すように、導電層１１１を囲むように絶縁層１１３ａ及び絶縁層１１３ｂを設けることが好ましい。絶縁層１１３ａ及び絶縁層１１３ｂは、絶縁層１１６と同様の材料を用いることができる。絶縁層１１３ａと絶縁層１１３ｂで導電層１１１を囲むことにより、絶縁層１１０等が有する酸素が導電層１１１に拡散し、導電層１１１の抵抗が高くなることを抑制できる。また、絶縁層１１３ａ及び絶縁層１１３ｂは、上面形状が概略一致した構成とすることができる。
図１（Ｃ）に示すように、導電層１０６は絶縁層１０４、絶縁層１１６、絶縁層１０９及び絶縁層１１０に設けられた開口１４２を介して、導電層１１１と電気的に接続されていてもよい。これにより、導電層１０６と導電層１１１には、同じ電位を与えることができる。
導電層１０６は、導電層１１１、導電層１２０ａ又は導電層１２０ｂと同様の材料を用いることができる。特に導電層１０６として、銅を含む材料により形成することで抵抗を低くすることができるため好適である。
図１（Ａ）及び図１（Ｃ）に示すように、チャネル幅方向において、導電層１１１及び導電層１０６が、半導体層１０８の端部よりも外側に突出していることが好ましい。このとき、図１（Ｃ）に示すように、半導体層１０８のチャネル幅方向の全体が、絶縁層１１０と絶縁層１０４を介して、導電層１１１と導電層１０６に覆われた構成となる。
このような構成とすることで、半導体層１０８を一対のゲート電極によって生じる電界で、電気的に取り囲むことができる。このとき、特に、導電層１０６と導電層１１１に同じ電位を与えることが好ましい。これにより、半導体層１０８にチャネルを誘起させるための電界を効果的に印加できるため、トランジスタ１００のオン電流を増大させることができる。そのため、トランジスタ１００を微細化することも可能となる。
なお、導電層１１１と導電層１０６とを接続しない構成としてもよい。このとき、一対のゲート電極の一方に定電位を与え、他方にトランジスタ１００を駆動するための信号を与えてもよい。このとき、一方の電極に与える電位により、トランジスタ１００を他方の電極で駆動する際のしきい値電圧を制御することもできる。
また、図１（Ｂ）及び図１（Ｃ）に示すように、トランジスタ１００は、絶縁層１１０、絶縁層１１３ａ、導電層１１１及び絶縁層１１３ｂ上に絶縁層１１８と、絶縁層１１８上の絶縁層１１９を有すると好ましい。
絶縁層１１８は、絶縁層１０９と同様の材料を用いることができる。
絶縁層１１９は、絶縁層１１６と同様の材料を用いることができる。絶縁層１１９を設けることで、絶縁層１０９、絶縁層１１０及び絶縁層１１８から放出される酸素が、トランジスタから外方拡散することを抑制できる。
また、図１（Ａ）及び図１（Ｂ）に示すように、トランジスタ１００は、導電層１２０ａ及び導電層１２０ｂを有していてもよい。導電層１２０ａは、ソース電極としての機能を有し、導電層１２０ｂは、ドレイン電極としての機能を有する。導電層１２０ａ及び導電層１２０ｂは、それぞれ絶縁層１１６、絶縁層１０９、絶縁層１１０、及び絶縁層１１８に設けられた開口１４１ａ又は開口１４１ｂを介して、半導体層１０８ｂの低抵抗領域に電気的に接続される。
以上が構成例１についての説明である。
以下では、上記構成例１と一部の構成が異なるトランジスタの構成例について説明する。なお、以下では、上記構成例１と重複する部分は説明を省略する場合がある。また、以下で示す図面において、上記構成例１と同様の機能を有する部分についてはハッチングパターンを同じくし、符号を付さない場合もある。
＜構成例２＞
図２（Ａ）は、トランジスタ１００Ａの上面図であり、図２（Ｂ）はトランジスタ１００Ａのチャネル長方向の断面図であり、図２（Ｃ）はトランジスタ１００Ａのチャネル幅方向の断面図である。
トランジスタ１００Ａは、絶縁層１１６が半導体層１０８ｂの上面に接し、半導体層１０８ａの側面及び半導体層１０８ｂの側面に接しない点で、構成例１に示したトランジスタ１００と主に相違している。トランジスタ１００Ａにおいて、絶縁層１０９が半導体層１０８ａの側面及び半導体層１０８ｂの側面に接する。
絶縁層１１６は、半導体層１０８ａ及び半導体層１０８ｂと同じレジストマスクを用いて加工することができる。同じレジストマスクを用いることにより、工程を簡略にできる。また、同じレジストマスクを用いることにより、半導体層１０８ａ及び半導体層１０８ｂと上面形状が概略一致した絶縁層１１６を形成することができる。
以上が構成例２についての説明である。
＜構成例３＞
図３（Ａ）は、トランジスタ１００Ｂの上面図であり、図３（Ｂ）はトランジスタ１００Ｂのチャネル長方向の断面図であり、図３（Ｃ）はトランジスタ１００Ｂのチャネル幅方向の断面図である。
トランジスタ１００Ｂは、絶縁層１１３ｂが導電層１１１の上面及び側面、絶縁層１１３ａの側面、絶縁層１１０の側面、並びに半導体層１０８ｃの側面に接する点で、構成例１に示したトランジスタ１００と主に相違している。
トランジスタ１００Ｂは、半導体層１０８ｃ、絶縁層１１０、絶縁層１１３ａ、及び導電層１１１となる膜を連続して成膜した後に、これらを同じレジストマスクで加工することができる。そのため、それぞれの層の界面、特に、半導体層１０８ｃと絶縁層１１０の界面の不純物を低減することが可能となるため、信頼性の高いトランジスタ１００Ｂを実現できる。
以上が構成例３についての説明である。
＜構成例４＞
図４（Ａ）は、トランジスタ１００Ｃの上面図であり、図４（Ｂ）はトランジスタ１００Ｃのチャネル長方向の断面図であり、図４（Ｃ）はトランジスタ１００Ｃのチャネル幅方向の断面図である。
トランジスタ１００Ｃは、基板１０２と絶縁層１０４との間に導電層１０６を有さない点で、構成例１に示したトランジスタ１００と主に相違している。
導電層１０６を設けないことで、工程を簡略にできる。
以上が構成例４についての説明である。
＜半導体装置の構成要素＞
次に、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。
〔基板〕
基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板１０２として用いてもよい。また、シリコンや炭化シリコンを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１０２として用いてもよい。なお、基板１０２として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）、又は第１０．５世代、第１１世代、又は第１２世代など、サイズの大きな基板を用いることで、大型の表示装置を作製することができる。
また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１００等を形成してもよい。又は、基板１０２とトランジスタ１００等の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ１００等は耐熱性の劣る基板や可撓性の基板にも転載できる。
〔導電膜〕
ゲート電極として機能する導電層１１１及び導電層１０６、ソース電極として機能する導電層１２０ａ、ドレイン電極として機能する導電層１２０ｂとしては、クロム（Ｃｒ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）から選ばれた金属元素、又は上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成することができる。
また、ゲート電極として機能する導電層１１１及び導電層１０６、ソース電極として機能する導電層１２０ａ、ドレイン電極として機能する導電層１２０ｂには、インジウムと錫とを有する酸化物（Ｉｎ－Ｓｎ酸化物）、インジウムとタングステンとを有する酸化物（Ｉｎ－Ｗ酸化物）、インジウムとタングステンと亜鉛とを有する酸化物（Ｉｎ－Ｗ－Ｚｎ酸化物）、インジウムとチタンとを有する酸化物（Ｉｎ－Ｔｉ酸化物）、インジウムとチタンと錫とを有する酸化物（Ｉｎ－Ｔｉ－Ｓｎ酸化物）、インジウムと亜鉛とを有する酸化物（Ｉｎ－Ｚｎ酸化物）、インジウムと錫とシリコンとを有する酸化物（Ｉｎ－Ｓｎ－Ｓｉ酸化物）、インジウムとガリウムと亜鉛とを有する酸化物（Ｉｎ－Ｇａ－Ｚｎ酸化物）等の酸化物導電体又は金属酸化物膜を適用することもできる。
ここで、酸化物導電体について説明を行う。本明細書等において、酸化物導電体をＯＣ（Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）と呼称してもよい。酸化物導電体としては、例えば、金属酸化物に酸素欠損を形成し、該酸素欠損に水素を添加すると、伝導帯近傍にドナー準位が形成される。この結果、金属酸化物は、導電性が高くなり導電体化する。導電体化された金属酸化物を、酸化物導電体ということができる。一般に、金属酸化物は、エネルギーギャップが大きいため、可視光に対して透光性を有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する金属酸化物である。従って、酸化物導電体は、ドナー準位による吸収の影響は小さく、可視光に対して金属酸化物と同程度の透光性を有する。
また、導電層１１１として、上記酸化物導電体（金属酸化物）を含む導電膜と、金属又は合金を含む導電膜の積層構造としてもよい。金属又は合金を含む導電膜を用いることで、配線抵抗を小さくすることができる。このとき、ゲート絶縁膜として機能する絶縁層と接する側には酸化物導電体を含む導電膜を適用することが好ましい。
また、導電層１１１、導電層１０６、導電層１２０ａ、導電層１２０ｂには、Ｃｕ－Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、又はＴｉ）を適用してもよい。Ｃｕ－Ｘ合金膜を用いることで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可能となる。
また、導電層１１１、導電層１０６、導電層１２０ａ、導電層１２０ｂには、上述の金属元素の中でも、特にチタン、タングステン、タンタル、及びモリブデンの中から選ばれるいずれか一つ又は複数を有すると好適である。特に、導電層１１１、導電層１０６、導電層１２０ａ、導電層１２０ｂとしては、窒化タンタル膜を用いると好適である。当該窒化タンタル膜は、導電性を有し、且つ、銅又は水素に対して、高いバリア性を有する。また、窒化タンタル膜は、さらに自身からの水素の放出が少ないため、半導体層１０８と接する導電膜、又は半導体層１０８の近傍の導電膜として、好適に用いることができる。
〔絶縁層１１６、絶縁層１１３ａ、絶縁層１１３ｂ、絶縁層１１９及び層１０４ｂ〕
キャップ層等として機能する絶縁層１１６、絶縁層１１３ａ、絶縁層１１３ｂ、絶縁層１１９及び層１０４ｂとして、金属元素と、酸素又は窒素とを、有することが好ましい。なお、上記金属元素としては、アルミニウム、ハフニウム、ルテニウム、チタン、タンタル、タングステン、クロムなどの金属元素から選ばれるいずれか一つ又は複数を有する。つまり、キャップ層等として機能する絶縁層１１６、絶縁層１１３ａ、絶縁層１１３ｂ、絶縁層１１９及び層１０４ｂとして、金属元素を有する窒化膜、又は金属元素を有する酸化膜を用いることができる。
〔層１０４ａ、層１０４ｃ〕
絶縁層１０４としては、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（ＰＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。また、絶縁層１０４としては、例えば、酸化物絶縁膜又は窒化物絶縁膜を単層又は積層して形成することができる。なお、半導体層１０８との界面特性を向上させるため、絶縁層１０４は、少なくとも半導体層１０８と接する領域は酸化物絶縁膜を含んでいることが好ましい。また、絶縁層１０４として加熱により酸素を放出する酸化物絶縁膜を用いることで、加熱処理により絶縁層１０４に含まれる酸素を、半導体層１０８に移動させることが可能である。
絶縁層１０４の厚さは、５０ｎｍ以上、又は１００ｎｍ以上３０００ｎｍ以下、又は２００ｎｍ以上１０００ｎｍ以下とすることができる。絶縁層１０４を厚くすることで、絶縁層１０４の酸素放出量を増加させることができると共に、絶縁層１０４と半導体層１０８との界面における界面準位、並びに半導体層１０８に含まれる酸素欠損を低減することが可能である。
絶縁層１０４として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウム又はＧａ－Ｚｎ酸化物などを用いればよく、単層又は積層で設けることができる。本実施の形態では、絶縁層１０４として、窒化シリコン膜と、酸化窒化シリコン膜との積層構造を用いる。このように、絶縁層１０４を積層構造として、下層側に窒化シリコン膜を用い、上層側に酸化窒化シリコン膜を用いることで、半導体層１０８中に効率よく酸素を導入することができる。
また、絶縁層１０４の半導体層１０８に接する側に窒化シリコン膜などの酸化物膜以外の膜を用いることもできる。このとき、絶縁層１０４の半導体層１０８と接する表面に対して酸素プラズマ処理などの前処理を行い、絶縁層１０４の表面、又は表面近傍を酸化することが好ましい。
〔絶縁層１１０〕
トランジスタ１００等のゲート絶縁膜として機能する絶縁層１１０としては、プラズマ化学気相堆積（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜及び酸化ネオジム膜を一種以上含む絶縁層を用いることができる。なお、絶縁層１１０を、２層の積層構造又は３層以上の積層構造としてもよい。
また、トランジスタ１００等のチャネル形成領域として機能する半導体層１０８と接する絶縁層１１０は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域（過剰酸素領域）を有することがより好ましい。別言すると、絶縁層１１０は、酸素を放出することが可能な絶縁膜である。なお、絶縁層１１０に過剰酸素領域を設けるには、例えば、酸素雰囲気下にて絶縁層１１０を形成する、もしくは成膜後の絶縁層１１０を酸素雰囲気下で熱処理すればよい。
また、絶縁層１１０として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。従って、酸化シリコンを用いた場合と比べて、絶縁層１１０の膜厚を大きくできるため、トンネル電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。従って、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。
また、絶縁層１１０は、欠陥が少ないことが好ましく、代表的には、電子スピン共鳴法（ＥＳＲ：Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）で観察されるシグナルが少ない方が好ましい。例えば、上述のシグナルとしては、ｇ値が２．００１に観察されるＥ’センターが挙げられる。なお、Ｅ’センターは、シリコンのダングリングボンドに起因する。絶縁層１１０としては、Ｅ’センター起因のスピン密度が、３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン膜、又は酸化窒化シリコン膜を用いればよい。
〔半導体層１０８〕
半導体層１０８がＩｎ－Ｍ－Ｚｎ酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：０．５、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８、Ｉｎ：Ｍ：Ｚｎ＝６：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：２：５等が挙げられる。
また、半導体層１０８が、Ｉｎ－Ｍ－Ｚｎ酸化物の場合、スパッタリングターゲットとしては、多結晶のＩｎ－Ｍ－Ｚｎ酸化物を含むターゲットを用いると好ましい。多結晶のＩｎ－Ｍ－Ｚｎ酸化物を含むターゲットを用いることで、結晶性を有する半導体層１０８を形成しやすくなる。なお、成膜される半導体層１０８の原子数比は、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。例えば、半導体層１０８に用いるスパッタリングターゲットの組成がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の場合、成膜される半導体層１０８の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］又はその近傍となる場合がある。
また、半導体層１０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上である。このように、エネルギーギャップの広い金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
また、半導体層１０８は、非単結晶構造であると好ましい。非単結晶構造は、例えば、ＣＡＡＣ－ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、又は非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ－ＯＳは最も欠陥準位密度が低い。
ただし、本発明の一態様の半導体層１０８は、トランジスタのチャネル形成領域に、金属酸化物を有する構成に限定されない。例えば、本実施の形態の半導体装置は、トランジスタのチャネル形成領域に、シリコンを用いることができる。シリコンとしては、水素化アモルファスシリコン（ａ－Ｓｉ：Ｈ）、低温ポリシリコン（ＬＴＰＳ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ－Ｓｉｌｉｃｏｎ））、又は結晶性シリコンを用いることができる。結晶性シリコンとしては、微結晶シリコン、多結晶シリコン、単結晶シリコン等が挙げられる。
＜作製方法例１＞
以下では、本発明の一態様のトランジスタの作製方法例について説明する。ここでは、上記構成例２で例示したトランジスタ１００Ａを例に挙げて説明する。
なお、半導体装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スパッタリング法、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ：Ｐｕｌｓｅ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ法等を用いて形成することができる。ＣＶＤ法としては、プラズマ化学気相堆積（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法や、熱ＣＶＤ法などがある。また、熱ＣＶＤ法のひとつに、有機金属化学気相堆積（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法がある。
また、半導体装置を構成する薄膜は、スピンコート、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷等の方法、ドクターナイフ、スリットコート、ロールコート、カーテンコート、ナイフコート等のツール（設備）により形成することができる。
また、半導体装置を構成する薄膜を加工する際には、フォトリソグラフィ法等を用いて加工することができる。それ以外に、ナノインプリント法、サンドブラスト法、リフトオフ法などにより薄膜を加工してもよい。また、メタルマスクなどの遮蔽マスクを用いた成膜方法により、島状の薄膜を直接形成してもよい。
フォトリソグラフィ法としては、代表的には以下の２つの方法がある。一つは、加工したい薄膜上にレジストマスクを形成して、エッチング等により当該薄膜を加工し、レジストマスクを除去する方法である。もう一つは、感光性を有する薄膜を成膜した後に、露光、現像を行って、当該薄膜を所望の形状に加工する方法である。
フォトリソグラフィ法において、露光に用いる光は、例えばｉ線（波長３６５ｎｍ）、ｇ線（波長４３６ｎｍ）、ｈ線（波長４０５ｎｍ）、又はこれらを混合させた光を用いることができる。そのほか、紫外線やＫｒＦレーザ光、又はＡｒＦレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外光（ＥＵＶ：Ｅｘｔｒｅｍｅ Ｕｌｔｒａ－ｖｉｏｌｅｔ）やＸ線を用いてもよい。また、露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、Ｘ線又は電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビームなどのビームを走査することにより露光を行う場合には、フォトマスクは不要である。
薄膜のエッチングには、ドライエッチング法、ウェットエッチング法、サンドブラスト法などを用いることができる。
図６乃至図８に示す各図は、トランジスタ１００Ａの作製方法を説明するチャネル長方向の断面図である。
〔導電層１０６の形成〕
基板１０２上に導電膜を形成し、これをエッチングにより加工して、第１のゲート電極として機能する導電層１０６を形成する（図５（Ａ））。
〔絶縁層１０４の形成〕
続いて、基板１０２及び導電層１０６を覆って絶縁層１０４を形成する（図５（Ｂ））。絶縁層１０４は、プラズマＣＶＤ法、ＡＬＤ法、スパッタリング法などを用いて形成することができる。
ここでは、３層の積層構造を有する絶縁層１０４を形成する。
第１の層１０４ａ及び第３の層１０４ｃとして、プラズマＣＶＤ法又はスパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、又は窒化シリコン膜等のシリコンを含む絶縁膜を形成する。
第２の層１０４ｂとしては、スパッタリング法又はＡＬＤ法により、酸化アルミニウム膜、酸化ハフニウム膜、又はハフニウムアルミネート膜等の、シリコンを含まない金属酸化物を含む絶縁膜を形成する。
ここで、絶縁層１０４を形成した後に、絶縁層１０４に酸素を添加することが好ましい。絶縁層１０４に添加する酸素としては、酸素ラジカル、酸素原子、酸素原子イオン、酸素分子イオン等がある。また、添加方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等がある。また、絶縁層１０４上に酸素の脱離を抑制する膜を形成した後、該膜を介して絶縁層１０４に酸素を添加してもよい。
上述の酸素の脱離を抑制する膜として、インジウム、亜鉛、ガリウム、錫、アルミニウム、クロム、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、又はタングステンの１以上を有する導電膜あるいは半導体膜を用いることができる。
また、プラズマ処理で酸素の添加を行う場合、マイクロ波で酸素を励起し、高密度な酸素プラズマを発生させることで、絶縁層１０４への酸素添加量を増加させることができる。また、酸素を含む雰囲気下でプラズマ処理を行うことで、絶縁層１０４の表面に吸着した水や水素などを除去することができる。これにより、後に形成する半導体層１０８中、又は半導体層１０８と絶縁層１０４との界面に存在しうる水や水素を低減できる。
絶縁層１０４として、窒化シリコンや窒化酸化シリコンなどを用いた場合には、絶縁層１０４中に水素が含まれる場合がある。このとき、上述のようなプラズマ処理等を行うことで、少なくとも半導体層１０８側における水素濃度を低減することができる。
〔半導体層１０８ａ及び半導体層１０８ｂの形成〕
続いて、絶縁層１０４上に半導体層１０８ａとなる半導体膜１０８Ａ、及び半導体層１０８ｂとなる半導体膜１０８Ｂを形成する（図５（Ｃ））。
半導体膜１０８Ａ及び半導体膜１０８Ｂは、金属酸化物ターゲットを用いたスパッタリング法により形成することが好ましい。
半導体膜１０８Ａ及び半導体膜１０８Ｂを成膜する際に、酸素ガスの他に、不活性ガス（例えば、ヘリウムガス、アルゴンガス、キセノンガスなど）を混合させてもよい。
例えば、半導体膜１０８Ａを成膜する際の成膜ガス全体に占める酸素ガスの割合（以下、酸素流量比ともいう）としては、０％以上１００％以下、好ましくは１０％以上５０％以下とすることが好ましい。前述の酸素流量比とすることで、半導体膜１０８Ｂより結晶性が低い半導体膜１０８Ａを形成できる。半導体膜１０８Ｂより半導体膜１０８Ａの結晶性を低くすることにより、絶縁層１１０等から脱離する酸素が半導体膜１０８Ｂに供給されやすくなる。また、半導体膜１０８Ａの成膜時に、スパッタリングガスに含まれる酸素の一部が絶縁層１０４に供給される場合がある。
例えば、半導体膜１０８Ｂを成膜する際の酸素流量比としては、０％以上１００％以下、好ましくは５％以上５０％以下とすることが好ましい。酸素流量比を低くし、結晶性が比較的低い金属酸化物膜とすることで、オン電流が高められたトランジスタとすることができる。
また、半導体膜１０８Ａ及び半導体膜１０８Ｂの成膜条件としては、基板温度を室温以上２５０℃以下、好ましくは基板温度を１３０℃以上２２０℃未満とすればよい。金属酸化物膜の成膜時の基板温度を、例えば、室温以上２２０℃未満とすると、生産性が高くなり好ましい。また、基板温度を高い状態で、金属酸化物膜を成膜することで、結晶性の高い金属酸化物膜を成膜しやすくなる。また、基板温度を室温とする、又は加熱しない状態で、金属酸化物膜を成膜することで、結晶性の低い金属酸化物膜を成膜しやすくなる。
また、半導体膜１０８Ａの厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上６０ｎｍ以下とすればよい。
また、半導体膜１０８Ｂの厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上６０ｎｍ以下とすればよい。
なお、基板１０２として、大型のガラス基板（例えば、第６世代乃至第１２世代）を用いる場合、金属酸化物膜を成膜する際の基板温度を２２０℃以上３００℃以下とした場合、基板１０２が変形する（歪む又は反る）場合がある。よって、大型のガラス基板を用いる場合においては、金属酸化物膜を成膜する際の基板温度を室温以上２２０℃未満とすることで、ガラス基板の変形を抑制することができる。
また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガスやアルゴンガスは、露点が－４０℃以下、好ましくは－８０℃以下、より好ましくは－１００℃以下、より好ましくは－１２０℃以下にまで高純度化したガスを用いることで金属酸化物膜に水分等が取り込まれることを可能な限り防ぐことができる。
また、スパッタリング法で金属酸化物膜を成膜する場合、スパッタリング装置におけるチャンバーは、金属酸化物にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて、高真空（５×１０－７Ｐａから１×１０－４Ｐａ程度まで）に排気することが好ましい。特に、スパッタリング装置の待機時における、チャンバー内のＨ２Ｏに相当するガス分子（ｍ／ｚ＝１８に相当するガス分子）の分圧を１×１０－４Ｐａ以下、好ましくは５×１０－５Ｐａ以下とすることが好ましい。
また、金属酸化物膜を成膜する前に、絶縁層１０４の表面に吸着した水や水素を脱離させるための加熱処理を行うことが好ましい。例えば、減圧雰囲気下にて７０℃以上４００℃以下の温度で加熱処理を行うことができる。またこのとき、絶縁層１０４の表面を大気に暴露することなく、連続して金属酸化物膜を成膜することが好ましい。例えば、成膜装置として、基板を加熱する加熱室と、金属酸化物膜を成膜する成膜室とが、ゲートバルブ等を介して接続された構成とすることが好ましい。
なお、半導体膜１０８Ａ及び半導体膜１０８Ｂを加工し、半導体層１０８ａ及び半導体層１０８ｂを形成する（図５（Ｄ））。半導体膜１０８Ａ及び半導体膜１０８Ｂの加工には、ウェットエッチング法及びドライエッチング法のいずれか一方又は双方を用いればよい。
また、半導体膜１０８Ａ及び半導体膜１０８Ｂの成膜後、又は半導体層１０８ａ及び半導体層１０８ｂに加工した後、加熱処理を行い、金属酸化物膜又は半導体層１０８の脱水素化又は脱水化をしてもよい。加熱処理の温度は、代表的には、１５０℃以上基板の歪み点未満、又は２５０℃以上４５０℃以下、又は３００℃以上４５０℃以下である。
加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、又は窒素を含む不活性雰囲気で行うことができる。又は、不活性雰囲気で加熱した後、酸素雰囲気で加熱してもよい。なお、上記不活性雰囲気及び酸素雰囲気に水素、水などが含まれないことが好ましい。処理時間は３分以上２４時間以下とすればよい。
該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。
金属酸化物膜を加熱しながら成膜する、又は金属酸化物膜を形成した後、加熱処理を行うことで、ＳＩＭＳにより得られる金属酸化物膜中の水素濃度を５×１０１９ａｔｏｍｓ／ｃｍ３以下、または１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、または１×１０１８ａｔｏｍｓ／ｃｍ３以下、または５×１０１７ａｔｏｍｓ／ｃｍ３以下、または１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる。
〔絶縁層１１６の形成〕
続いて、絶縁層１０４、半導体層１０８ａ及び半導体層１０８ｂ上に、絶縁層１１６となる絶縁膜を成膜し、当該絶縁膜を加工することにより絶縁層１１６を形成する（図５（Ｅ））。
絶縁層１１６となる絶縁膜は、スパッタリング法又はＡＬＤ法等の成膜方法により形成することが好ましい。特にＡＬＤ法は段差被覆性が高く、且つ極めて緻密な膜を形成できるため、高いバリア性を有する膜とすることができる。
絶縁層１１６として、金属元素と、酸素又は窒素とを、有することが好ましい。なお、上記金属元素としては、アルミニウム、ハフニウム、ルテニウム、チタン、タンタル、タングステン、クロムなどの金属元素から選ばれるいずれか一つ又は複数を有する。つまり、絶縁層１１６として、金属元素を有する窒化膜、又は金属元素を有する酸化膜を用いることができる。
絶縁層１１６は、半導体層１０８ａ及び半導体層１０８ｂを覆うように接して設けることが好ましい。これにより、当該膜中の金属元素が半導体層１０８ａ及び半導体層１０８ｂに添加され、半導体層１０８ａ及び半導体層１０８ｂ中に金属化合物を形成する場合がある。当該金属化合物は、半導体層１０８ａ及び半導体層１０８ｂ中に含まれる水素を引き寄せる場合がある。
酸化物半導体は、水素、又は窒素などが存在すると、キャリア密度が増加する。酸化物半導体中の水素は、金属原子と結合する酸素と反応して水になり、酸素欠損を形成する場合がある。当該酸素欠損に水素が入ることで、キャリア密度が増加する。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。つまり、窒素、又は水素を有する酸化物半導体は、低抵抗化される。
〔絶縁膜１０９ｆの形成〕
続いて、半導体層１０８及び絶縁層１１６上に、絶縁層１０９となる絶縁膜１０９ｆを成膜する（図６（Ａ））。
絶縁膜１０９ｆとしては、例えば酸化シリコン膜又は酸化窒化シリコン膜などの酸化物膜を、プラズマ化学気相堆積装置（ＰＥＣＶＤ装置、又は単にプラズマＣＶＤ装置という）を用いて形成することが好ましい。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
また、絶縁膜１０９ｆとして、堆積性気体の流量に対する酸化性気体の流量を２０倍より大きく１００倍未満、又は４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐａ未満、又は５０Ｐａ以下とするＰＥＣＶＤ装置を用いることで、欠陥量の少ない酸化窒化シリコン膜を形成することができる。
また、絶縁膜１０９ｆとして、ＰＥＣＶＤ装置の真空排気された処理室内に載置された基板を２８０℃以上３５０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、絶縁層１０９として、緻密である酸化シリコン膜又は酸化窒化シリコン膜を形成することができる。
また、絶縁膜１０９ｆを、マイクロ波を用いたＰＥＣＶＤ法を用いて形成してもよい。マイクロ波とは３００ＭＨｚから３００ＧＨｚの周波数域を指す。マイクロ波は、電子温度が低く、電子エネルギーが小さい。また、供給された電力において、電子の加速に用いられる割合が少なく、より多くの分子の解離及び電離に用いられることが可能であり、密度の高いプラズマ（高密度プラズマ）を励起することができる。このため、被成膜面及び堆積物へのプラズマダメージが少なく、欠陥の少ない絶縁膜１０９ｆを形成することができる。
また、絶縁膜１０９ｆを、有機シランガスを用いたＣＶＤ法を用いて形成することができる。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）などのシリコン含有化合物を用いることができる。有機シランガスを用いたＣＶＤ法を用いることで、被覆性の高い絶縁膜１０９ｆを形成することができる。
〔絶縁層１１６及び絶縁膜１０９ｆのエッチング〕
続いて、導電層１０６と重なる領域の絶縁層１１６及び絶縁膜１０９ｆの一部をエッチングし、半導体層１０８ｂの一部を露出させる（図６（Ｂ））。
ここで、絶縁層１１６及び絶縁膜１０９ｆは、それぞれ同じレジストマスクを用いて加工することが好ましい。これにより、半導体層１０８ｂ上に上面形状が概略一致した開口１１２を形成することができる。
なお、本明細書等において「上面形状が概略一致」とは、積層した層と層との間で少なくとも輪郭の一部が重なることをいう。例えば、上層と下層とが、同一のマスクパターン、又は一部が同一のマスクパターンにより加工された場合を含む。ただし、厳密には輪郭が重なり合わず、上層が下層の内側に位置することや、上層が下層の外側に位置することもあり、この場合も「上面形状が概略一致」という。
なお、半導体層１０８ｂは、絶縁層１０９、及び絶縁層１１６のエッチング時に、半導体層１０８ｂの一部もエッチングされ、薄膜化する場合がある。
〔半導体層１０８ｃの形成〕
続いて、絶縁層１０９及び開口１１２上に半導体層１０８ｃとなる半導体膜を形成し、該半導体膜を加工することにより半導体層１０８ｃを形成する（図６（Ｃ））。
半導体層１０８ｃの形成については、前述の半導体層１０８ａの記載を参照できるため、詳細を省略する。半導体層１０８ｃは、金属酸化物ターゲットを用いたスパッタリング法により形成することが好ましい。
半導体層１０８ｃを成膜する際に、酸素ガスの他に、不活性ガス（例えば、ヘリウムガス、アルゴンガス、キセノンガスなど）を混合させてもよい。
例えば、半導体層１０８ｃを成膜する際の成膜ガス全体に占める酸素ガスの割合（以下、酸素流量比ともいう）としては、０％以上１００％以下、好ましくは５０％以上１００％以下とすることが好ましい。酸素流量比を高くすることで、半導体層１０８ｃの成膜時に、スパッタリングガスに含まれる酸素の一部が半導体層１０８ａ及び半導体層１０８ｂに供給される場合がある。
また、半導体層１０８ｃの成膜条件としては、基板温度を室温以上２５０℃以下、好ましくは基板温度を１３０℃以上２２０℃未満とすればよい。金属酸化物膜の成膜時の基板温度を、例えば、室温以上２２０℃未満とすると、生産性が高くなり好ましい。また、基板温度を高い状態で、金属酸化物膜を成膜することで、結晶性の高い金属酸化物膜を成膜しやすくなる。また、基板温度を室温とする、又は加熱しない状態で、金属酸化物膜を成膜することで、結晶性の低い金属酸化物膜を成膜しやすくなる。
また、半導体層１０８ｃの厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上６０ｎｍ以下とすればよい。
〔加熱処理〕
半導体層１０８ｃを形成した後、加熱処理を行う。このとき、窒素雰囲気で加熱処理を行い、続いて酸素雰囲気で加熱処理を行うことが好ましい。
加熱処理により、半導体層１０８ｃから放出される酸素が半導体層１０８ａ及び半導体層１０８ｂに供給され、半導体層１０８ａ及び半導体層１０８ｂ中の酸素欠損を低減することができる。これにより、半導体層１０８ａ及び半導体層１０８ｂが半導体層１０８ｃに接する部分に高抵抗な（キャリア濃度の低い）領域が形成される。
加熱処理の最高温度が高いほど好ましいが、大型の基板を用いた場合には、例えば１００℃以上４５０℃以下、好ましくは１５０℃以上４５０℃以下、より好ましくは２００℃以上４５０℃以下、さらに好ましくは２５０℃以上４５０℃以下、さらに好ましくは３００℃以上４２０℃以下とする。半導体層１０８ｃは多くの過剰酸素が含まれるため、比較的低温の加熱処理であっても、十分な量の酸素を半導体層１０８ａ及び半導体層１０８ｂに供給することができる。
〔絶縁層１１０の成膜〕
続いて、絶縁層１１０を成膜する。絶縁層１１０は、プラズマＣＶＤ法又はスパッタリング法等により成膜することができる。絶縁層１１０は、絶縁層１０９と同様に欠陥の少ない緻密である酸化シリコン膜又は酸化窒化シリコン膜で形成されることが好ましい（図７（Ａ））。
〔開口１４２の形成〕
続いて、導電層１０６と重なる領域の絶縁層１１０、絶縁層１０９、絶縁層１１６及び絶縁層１０４の一部をエッチングし、導電層１０６の一部を露出させる（図９）。図９は、図１（Ａ）に示す一点鎖線Ｂ１－Ｂ２における切断面の断面図に相当する。
開口１４２を形成することで、後に形成する導電層１１１と導電層１０６とを、開口１４２を介して電気的に接続することができる。なお、導電層１１１と導電層１０６とを電気的に接続させない場合は、開口１４２を形成しなくてもよい。
〔導電層１１１の形成〕
続いて、絶縁層１１０上に、絶縁層１１３ａとなる絶縁膜１１３Ａと、導電層１１１となる導電膜１１１ｆを成膜する（図７（Ｂ））。絶縁膜１１３Ａ及び導電膜１１１ｆは、金属又は合金のスパッタリングターゲットを用いたスパッタリング法により成膜することが好ましい。絶縁膜１１３Ａ及び導電膜１１１ｆは、開口１１２を覆うように、絶縁層１１０上に成膜する。
続いて、導電膜１１１ｆを加工して導電層１１１を形成する。続いて、導電層１１１及び絶縁膜１１３Ａ層を覆って、絶縁層１１３ｂとなる絶縁膜１１３Ｂを成膜する（図７（Ｃ））。
続いて、絶縁膜１１３Ａ及び絶縁膜１１３Ｂを加工して、それぞれ絶縁層１１３ａ及び絶縁層１１３ｂを形成する（図８（Ａ））。このとき、絶縁層１１３ａと絶縁層１１３ｂの端部が接し、導電層１１１が露出しないように加工することが好ましい。
絶縁膜１１３Ａと絶縁膜１１３Ｂのエッチングには、異方性のエッチング法を用いることが好ましい。好適には、ドライエッチング法を用いることができる。これにより、絶縁層１１３ａ及び絶縁層１１３ｂの端部が後退しないように加工することが可能となる。これにより、導電層１１１を囲むように絶縁層１１３ａと絶縁層１１３ｂを形成することができる。また、上面形状が概略一致した絶縁層１１３ａ及び絶縁層１１３ｂを形成することができる。
また、絶縁層１１３ａ及び絶縁層１１３ｂに同じ絶縁膜を用いることで、エッチングを容易なものとすることができる。また、絶縁層１１３ａ及び絶縁層１１３ｂの端部に凹凸が形成されにくくなるため好ましい。
〔絶縁層１１８及び絶縁層１１９の形成〕
続いて、絶縁層１１０、絶縁層１１３ａ、導電層１１１、絶縁層１１３ｂを覆って、絶縁膜１１８ｆ及び絶縁膜１１９ｆを形成する（図８（Ｂ））。
絶縁層１１８は、プラズマＣＶＤ法又はスパッタリング法等により成膜することができる。絶縁層１１８は、上記絶縁層１０９と同様の方法により形成することが好ましい。
〔開口１４１ａ及び開口１４１ｂの形成〕
続いて、絶縁層１１８の所望の位置に、リソグラフィによりマスクを形成した後、絶縁層１１８、絶縁層１１０、絶縁層１０９、及び絶縁層１１６の一部をエッチングすることで、半導体層１０８ｂに達する開口１４１ａ、開口１４１ｂを形成する（図８（Ｃ））。
〔導電層１２０ａ及び導電層１２０ｂの形成〕
続いて、開口１４１ａ、開口１４１ｂを覆うように、絶縁層１１８上に導電膜を成膜し、当該導電膜を所望の形状に加工することで、導電層１２０ａ、導電層１２０ｂを形成する。
以上の工程により、トランジスタ１００を作製することができる。
本作製方法によれば、信頼性の高いトランジスタを作製できる。また、最高温度を４００℃以下にすることができ、生産性を高めることができる。
以上が作製方法例１についての説明である。
なお、構成例１で例示したトランジスタ１００を作製する場合には、本作製方法例における導電層１０６の形成工程を省略すること、及び絶縁層１０４を単層で形成することで作製することが可能である。
以下では、上記構成例とは異なるトランジスタの構成例について説明する。
＜構成例５＞
本発明の一態様によれば、トランジスタを低温で作製することが可能なため、耐熱性の比較的低い基板上にトランジスタを作製することができる。一例として、可撓性を有する程度に薄い有機樹脂基板上に設けられたトランジスタについて説明する。
図１１（Ａ）及び図１１（Ｂ）に、以下で例示するトランジスタ１００Ｄの断面図を示す。なお、上面図については図１（Ａ）を援用できる。トランジスタ１００Ｄは、上記構成例１で例示したトランジスタ１００と比較して、基板１０２に代えて基板１０２ａ上に設けられている点、及び絶縁層１０３を有している点で、主に相違している。
基板１０２ａとしては、可撓性を有する程度に薄い（例えば厚さ１００ｎｍ以上１００μｍ以下）有機樹脂などの基板を用いることができる。
有機樹脂としては、代表的にはポリイミド樹脂を用いることができる。ポリイミド樹脂は、耐熱性に優れるため好ましい。このほかにアクリル樹脂、エポキシ樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、シロキサン樹脂、ベンゾシクロブテン系樹脂、フェノール樹脂等を用いることができる。
有機樹脂は、例えばスピンコート、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷等の方法、ドクターナイフ、スリットコート、ロールコート、カーテンコート、ナイフコート等のツール（設備）により、樹脂前駆体と溶媒の混合材料、又は可溶性の樹脂材料と溶媒の混合材料を、支持基板上に形成する。その後、加熱処理により、溶媒等を除去するとともに、材料を硬化させ、有機樹脂を含む基板１０２ａを形成することができる。
例えば、ポリイミドを用いる場合には、脱水によりイミド結合が生じる樹脂前駆体を用いることができる。又は、可溶性のポリイミドを含む材料を用いてもよい。
なお、基板１０２ａとして、スピンコート法等で形成した極めて薄い（例えば厚さ５μｍ以下の）有機樹脂を用いた場合、十分に高い機械的強度が得られず、基板の搬送や取扱いが困難となる場合がある。従って補強のために、基板１０２ａの裏面側（トランジスタ１００Ｂが設けられていない側）に、例えば厚さ２０μｍ以上３００μｍ以下の可撓性を有するフィルムを、接着層を介して貼りつけてもよい。
絶縁層１０３としては、無機絶縁膜を用いることができる。絶縁層１０３は、基板１０２ａに含まれる不純物が、トランジスタ１００Ｄに拡散することを防ぐバリア膜として機能することが好ましい。
バリア性の高い無機絶縁膜としては、例えば窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウムなどが挙げられる。
また、絶縁層１０３を積層膜とする場合には、少なくとも一層にバリア性の高い無機絶縁膜を適用することが好ましい。例えば、基板１０２ａから酸化窒化シリコン膜と、窒化シリコン膜を積層した２層構造、酸化窒化シリコン膜と、窒化シリコン膜と、酸化窒化シリコン膜を積層した３層構造などとしてもよい。
ここで、トランジスタ１００Ｄの作製方法の一例について説明する。まず、ガラス基板等の支持基板上に基板１０２ａとなる樹脂層と、絶縁層１０３とを積層して形成する。続いて、絶縁層１０３上に、上記作製方法例と同様の方法によりトランジスタを形成する。その後、支持基板と基板１０２ａとを分離することにより、可撓性を有する基板１０２ａ上のトランジスタ１００Ｂを作製することができる。
支持基板と基板１０２ａの分離方法は、様々な方法を用いることができる。例えば支持基板側からレーザ光を照射することで、支持基板と基板１０２ａとの密着性を低下させる方法を用いてもよい。このとき、支持基板と基板１０２ａとの間に、光吸収層を設けてもよい。光吸収層としては、レーザ光に用いる光の一部を吸収しうる材料を用いることができる。例えば、レーザ光として波長３０８ｎｍのエキシマレーザを用いる場合には、光吸収層としては、金属、半導体、酸化物等を用いることができる。例えば、シリコンなどの半導体膜、チタンやタングステンなどの金属膜、酸化チタン、酸化タングステン、酸化インジウム、インジウムスズ酸化物などの酸化物膜等を用いることができる。
また、支持基板上に絶縁層１０３を形成し、トランジスタを作製した後に、支持基板と絶縁層１０３との間で分離した後、絶縁層１０３と、可撓性を有する基板１０２ｂとを接着層１０５により貼り合せる構成としてもよい。その場合のチャネル長方向の断面図を図１１（Ｃ）に示す。
このとき、絶縁層１０３と支持基板との間に、剥離層を形成することが好ましい。例えば、剥離層としてタングステンなどの高融点金属材料を含む層と、当該金属材料の酸化物を含む層を積層して用い、その上の絶縁層１０３として、窒化シリコン、酸化シリコン、酸化窒化シリコン、窒化酸化シリコンなどの無機絶縁材料を含む絶縁層を積層して用いることができる。このような構成とすることで、トランジスタの作製工程が完了した後に、レーザの照射を行うことなく、タングステンと酸化タングステンの界面、酸化タングステン中、又は酸化タングステンと絶縁層の界面で剥離することができる。
またこのような作製方法によれば、トランジスタの被形成面側に有機樹脂が設けられないため、作製工程にかかる温度を高めることができる。これにより、トランジスタを構成する絶縁層の成膜温度や、絶縁層又は半導体層などに含まれる不純物を除去するための加熱処理の温度を高めることができ、より信頼性の高いトランジスタを実現できる。
またこのような作製方法によれば、トランジスタが完成した後に基板１０２ｂを貼り合せるため、基板１０２ｂの材料に制限がない。そのため、基板１０２ｂとして、用途に応じて様々な材料を選択して使用することができる。
以上が、可撓性を有する基板上に設けられたトランジスタの構成例についての説明である。
なお、ここでは絶縁層１０３上に設けられるトランジスタ１００Ｄの構成として、上記構成例２で例示したトランジスタ１００Ａと同様のものを示したが、構成例１で例示したトランジスタ１００、各作製方法例で例示した各トランジスタ、又は以下で例示する各トランジスタも同様に、可撓性を有する基板上に作製することができる。
本実施の形態で例示した構成例、作製方法例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、作製方法例、又は図面等と適宜組み合わせて実施することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態２）
本実施の形態においては、先の実施の形態で例示したトランジスタを有する表示装置の一例について説明を行う。
＜構成例＞
図１２（Ａ）は、表示装置の一例を示す上面図である。図１２（Ａ）に示す表示装置７００は、第１の基板７０１上に設けられた画素部７０２と、第１の基板７０１に設けられたソースドライバ回路部７０４及びゲートドライバ回路部７０６と、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を囲むように配置されるシール材７１２と、第１の基板７０１に対向するように設けられる第２の基板７０５と、を有する。なお、第１の基板７０１と第２の基板７０５は、シール材７１２によって貼り合わされている。すなわち、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６は、第１の基板７０１とシール材７１２と第２の基板７０５によって封止されている。なお、図１２（Ａ）には図示しないが、第１の基板７０１と第２の基板７０５の間には表示素子が設けられる。
また、表示装置７００は、第１の基板７０１上のシール材７１２によって囲まれている領域とは異なる領域に、ＦＰＣ端子部７０８（ＦＰＣ：Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）が設けられる。ＦＰＣ端子部７０８は、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６のそれぞれに電気的に接続される。また、ＦＰＣ端子部７０８には、ＦＰＣ７１６が接続され、ＦＰＣ７１６によって画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６に各種信号等が供給される。また、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０８には、信号線７１０が各々接続されている。ＦＰＣ７１６により供給される各種信号等は、信号線７１０を介して、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０８に与えられる。
また、表示装置７００にゲートドライバ回路部７０６を複数設けてもよい。また、表示装置７００としては、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を画素部７０２と同じ第１の基板７０１に形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ回路部７０６のみを第１の基板７０１に形成してもよい、又はソースドライバ回路部７０４のみを第１の基板７０１に形成してもよい。この場合、ソースドライバ回路又はゲートドライバ回路等が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を含むＩＣを、第１の基板７０１又はＦＰＣ７１６に設ける構成としてもよい。なお、別途形成した駆動回路基板の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）法、ワイヤボンディング法などを用いることができる。
また、表示装置７００が有する画素部７０２、ソースドライバ回路部７０４及びゲートドライバ回路部７０６は、複数のトランジスタを有しており、本発明の一態様の半導体装置であるトランジスタを適用することができる。
また、表示装置７００は、様々な素子を有することができる。該素子の一例としては、例えば、エレクトロルミネッセンス（ＥＬ）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子、ＬＥＤなど）、発光トランジスタ素子（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク素子、電気泳動素子、エレクトロウェッティング素子、プラズマディスプレイパネル（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）ディスプレイ（例えば、グレーティングライトバルブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、デジタル・マイクロ・シャッター（ＤＭＳ）素子、インターフェロメトリック・モジュレーション（ＩＭＯＤ）素子など）、圧電セラミックディスプレイなどが挙げられる。
また、ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ－ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ－ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク素子又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部又は全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部又は全部が、アルミニウム、銀、などを有するようにすればよい。さらにその場合、反射電極の下にＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに消費電力を低減することができる。
なお、表示装置７００における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。又は、ペンタイル配列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素によって、異なる２色を選択して構成してもよい。又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
また、バックライト又はフロントライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色発光（Ｗ）を用いて表示装置をカラー表示させるために、着色層（カラーフィルタともいう。）を用いてもよい。着色層は、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない領域における白色光を直接表示に利用してもよい。一部に着色層を有さない領域を配置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２割から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発光素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、Ｗを、それぞれの発光色を有する素子から発光させてもよい。自発光素子を用いることで、着色層を用いた場合よりも、さらに消費電力を低減できる場合がある。
また、カラー化方式としては、上述の白色発光からの発光の一部をカラーフィルタに通すことで赤色、緑色、青色に変換する方式（カラーフィルタ方式）の他、赤色、緑色、青色の発光をそれぞれ用いる方式（３色方式）、又は青色発光からの発光の一部を赤色や緑色に変換する方式（色変換方式、量子ドット方式）を適用してもよい。
図１２（Ｂ）に示す表示装置７００Ａは、大型の画面を有する電子機器に好適に用いることのできる表示装置である。例えばテレビジョン装置、モニタ装置、デジタルサイネージなどに好適に用いることができる。
表示装置７００Ａは、複数のソースドライバＩＣ７２１と、一対のゲートドライバ回路７２２を有する。
複数のソースドライバＩＣ７２１は、それぞれＦＰＣ７２３に取り付けられている。また、複数のＦＰＣ７２３は、一方の端子が基板７０１に、他方の端子がプリント基板７２４にそれぞれ接続されている。ＦＰＣ７２３を折り曲げることで、プリント基板７２４を画素部７０２の裏側に配置して、電気機器に実装することができ、電子機器の省スペース化を図ることができる。
一方、ゲートドライバ回路７２２は、基板７０１上に形成されている。これにより、狭額縁の電子機器を実現できる。
このような構成とすることで、大型で且つ高解像度な表示装置を実現できる。例えば画面サイズが対角３０インチ以上、４０インチ以上、５０インチ以上、又は６０インチ以上の表示装置に適用することができる。また、解像度がフルハイビジョン、４Ｋ２Ｋ、又は８Ｋ４Ｋなどといった極めて高解像度の表示装置を実現することができる。
＜断面構成例＞
以下では、表示素子として液晶素子及びＥＬ素子を用いる構成について、図１３乃至図１５を用いて説明する。なお、図１３及び図１４は、図１２（Ａ）に示す一点鎖線Ｑ－Ｒにおける断面図であり、表示素子として液晶素子を用いた構成である。また、図１５は、図１２（Ａ）に示す一点鎖線Ｑ－Ｒにおける断面図であり、表示素子としてＥＬ素子を用いた構成である。
まず、図１３乃至図１５に示す共通部分について最初に説明し、次に異なる部分について以下説明する。
〔表示装置の共通部分に関する説明〕
図１３乃至図１５に示す表示装置７００は、引き回し配線部７１１と、画素部７０２と、ソースドライバ回路部７０４と、ＦＰＣ端子部７０８と、を有する。また、引き回し配線部７１１は、信号線７１０、又は信号線７１０ａを有する。また、画素部７０２は、トランジスタ７５０及び容量素子７９０を有する。また、ソースドライバ回路部７０４は、トランジスタ７５２を有する。
トランジスタ７５０及びトランジスタ７５２は、実施の形態１で例示したトランジスタを適用することができる。
本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有する。該トランジスタは、オフ電流を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
容量素子７９０は、トランジスタ７５０が有する第１のゲート電極として機能する導電膜と同一の導電膜を加工する工程を経て形成される下部電極と、トランジスタ７５０が有するソース電極又はドレイン電極として機能する半導体層１０８が絶縁層１１６に接し熱処理を経て形成される上部電極と、を有する。また、下部電極と上部電極との間には、トランジスタ７５０が有する第１のゲート絶縁膜として機能する絶縁膜と同一の絶縁膜を形成する工程を経て形成される絶縁膜、及びトランジスタ７５０上の保護絶縁膜として機能する絶縁膜と同一の絶縁膜を形成する工程を経て形成される絶縁膜が設けられる。すなわち、容量素子７９０は、一対の電極間に誘電体膜として機能する絶縁膜が挟持された積層型の構造である。
また、図１３乃至図１５において、トランジスタ７５０、トランジスタ７５２、及び容量素子７９０上に平坦化絶縁膜７７０が設けられている。
また、図１３乃至図１５においては、画素部７０２が有するトランジスタ７５０と、ソースドライバ回路部７０４が有するトランジスタ７５２と、を同じ構造のトランジスタを用いる構成について例示したが、これに限定されない。例えば、画素部７０２と、ソースドライバ回路部７０４とは、異なるトランジスタを用いてもよい。具体的には、画素部７０２にトップゲート型のトランジスタを用い、ソースドライバ回路部７０４にボトムゲート型のトランジスタを用いる構成、あるいは画素部７０２にボトムゲート型のトランジスタを用い、ソースドライバ回路部７０４にトップゲート型のトランジスタを用いる構成などが挙げられる。なお、上記のソースドライバ回路部７０４を、ゲートドライバ回路部と読み替えてもよい。
また、信号線７１０は、トランジスタ７５０、７５２のソース電極及びドレイン電極として機能する導電膜と同じ工程を経て形成される。また、信号線７１０ａは、トランジスタ７５０、７５２のゲート電極として機能する導電膜と同じ工程を経て形成される。信号線７１０として、例えば、銅元素を含む材料を用いた場合、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可能となる。
また、ＦＰＣ端子部７０８は、接続電極７６０、異方性導電膜７８０、及びＦＰＣ７１６を有する。なお、接続電極７６０は、トランジスタ７５０、７５２のソース電極及びドレイン電極として機能する導電膜と同じ工程を経て形成される。また、接続電極７６０は、ＦＰＣ７１６が有する端子と異方性導電膜７８０を介して、電気的に接続される。
また、第１の基板７０１及び第２の基板７０５としては、例えばガラス基板を用いることができる。また、第１の基板７０１及び第２の基板７０５として、可撓性を有する基板を用いてもよい。該可撓性を有する基板としては、例えばプラスチック基板等が挙げられる。
また、第１の基板７０１と第２の基板７０５の間には、構造体７７８が設けられる。構造体７７８は柱状のスペーサであり、第１の基板７０１と第２の基板７０５の間の距離（セルギャップ）を制御するために設けられる。なお、構造体７７８として、球状のスペーサを用いていてもよい。
また、第２の基板７０５側には、ブラックマトリクスとして機能する遮光膜７３８と、カラーフィルタとして機能する着色膜７３６と、遮光膜７３８及び着色膜７３６に接する絶縁膜７３４が設けられる。
〔液晶素子を用いる表示装置の構成例〕
図１３に示す表示装置７００は、液晶素子７７５を有する。液晶素子７７５は、導電膜７７２、導電膜７７４、及び液晶層７７６を有する。導電膜７７４は、第２の基板７０５側に設けられ、対向電極としての機能を有する。図１３に示す表示装置７００は、導電膜７７２と導電膜７７４に印加される電圧によって、液晶層７７６の配向状態が変わることによって光の透過、非透過が制御され画像を表示することができる。
また、導電膜７７２は、トランジスタ７５０が有するソース電極又はドレイン電極として機能する導電膜と電気的に接続される。導電膜７７２は、平坦化絶縁膜７７０上に形成され画素電極、すなわち表示素子の一方の電極として機能する。
導電膜７７２としては、可視光に対して透光性のある導電膜、又は可視光に対して反射性のある導電膜を用いることができる。可視光に対して透光性のある導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。可視光に対して反射性のある導電膜としては、例えば、アルミニウム、又は銀を含む材料を用いるとよい。
導電膜７７２に可視光に対して反射性のある導電膜を用いる場合、表示装置７００は、反射型の液晶表示装置となる。また、導電膜７７２に可視光に対して透光性のある導電膜を用いる場合、表示装置７００は、透過型の液晶表示装置となる。反射型の液晶表示装置の場合、視認側に偏光板を設ける。一方、透過型の液晶表示装置の場合、液晶素子を挟む一対の偏光板を設ける。
また、導電膜７７２上の構成を変えることで、液晶素子の駆動方式を変えることができる。この場合の一例を図１４に示す。また、図１４に示す表示装置７００は、液晶素子の駆動方式として横電界方式（例えば、ＦＦＳモード）を用いる構成の一例である。図１４に示す構成の場合、導電膜７７２上に絶縁膜７７３が設けられ、絶縁膜７７３上に導電膜７７４が設けられる。この場合、導電膜７７４は、共通電極（コモン電極ともいう）としての機能を有し、絶縁膜７７３を介して、導電膜７７２と導電膜７７４との間に生じる電界によって、液晶層７７６の配向状態を制御することができる。
また、図１３及び図１４において図示しないが、導電膜７７２又は導電膜７７４のいずれか一方又は双方に、液晶層７７６と接する側に、それぞれ配向膜を設ける構成としてもよい。また、図１３及び図１４において図示しないが、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設けてもよい。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
表示素子として液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、高分子ネットワーク型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要である。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。また、ブルー相を示す液晶材料は、視野角依存性が小さい。
また、表示素子として液晶素子を用いる場合、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ゲストホストモードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ－Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることができる。
〔発光素子を用いる表示装置〕
図１５に示す表示装置７００は、発光素子７８２を有する。発光素子７８２は、導電膜７７２、ＥＬ層７８６、及び導電膜７８８を有する。図１５に示す表示装置７００は、画素毎に設けられる発光素子７８２が有するＥＬ層７８６が発光することによって、画像を表示することができる。なお、ＥＬ層７８６は、有機化合物、又は量子ドットなどの無機化合物を有する。
有機化合物に用いることのできる材料としては、蛍光性材料又は燐光性材料などが挙げられる。また、量子ドットに用いることのできる材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料、などが挙げられる。また、１２族と１６族、１３族と１５族、又は１４族と１６族の元素グループを含む材料を用いてもよい。又は、カドミウム（Ｃｄ）、セレン（Ｓｅ）、亜鉛（Ｚｎ）、硫黄（Ｓ）、リン（Ｐ）、インジウム（Ｉｎ）、テルル（Ｔｅ）、鉛（Ｐｂ）、ガリウム（Ｇａ）、ヒ素（Ａｓ）、アルミニウム（Ａｌ）、等の元素を有する量子ドット材料を用いてもよい。
図１５に示す表示装置７００には、平坦化絶縁膜７７０及び導電膜７７２上に絶縁膜７３０が設けられる。絶縁膜７３０は、導電膜７７２の一部を覆う。なお、発光素子７８２はトップエミッション構造である。従って、導電膜７８８は透光性を有し、ＥＬ層７８６が発する光を透過する。なお、本実施の形態においては、トップエミッション構造について、例示するが、これに限定されない。例えば、導電膜７７２側に光を射出するボトムエミッション構造や、導電膜７７２及び導電膜７８８の双方に光を射出するデュアルエミッション構造にも適用することができる。
また、発光素子７８２と重なる位置に、着色膜７３６が設けられ、絶縁膜７３０と重なる位置、引き回し配線部７１１、及びソースドライバ回路部７０４に遮光膜７３８が設けられている。また、着色膜７３６及び遮光膜７３８は、絶縁膜７３４で覆われている。また、発光素子７８２と絶縁膜７３４の間は封止膜７３２で充填されている。なお、図１５に示す表示装置７００においては、着色膜７３６を設ける構成について例示したが、これに限定されない。例えば、ＥＬ層７８６を画素毎に島状に形成する、すなわち塗り分けにより形成する場合においては、着色膜７３６を設けない構成としてもよい。
〔表示装置に入出力装置を設ける構成例〕
また、図１３乃至図１５に示す表示装置７００に入出力装置を設けてもよい。当該入出力装置としては、例えば、タッチパネル等が挙げられる。
図１４に示す表示装置７００にタッチパネル７９１を設ける構成を図１６に、図１５に示す表示装置７００にタッチパネル７９１を設ける構成を図１７に、それぞれ示す。
図１６は図１４に示す表示装置７００にタッチパネル７９１を設ける構成の断面図であり、図１７は図１５に示す表示装置７００にタッチパネル７９１を設ける構成の断面図である。
まず、図１６及び図１７に示すタッチパネル７９１について、以下説明を行う。
図１６及び図１７に示すタッチパネル７９１は、基板７０５と着色膜７３６との間に設けられる、所謂インセル型のタッチパネルである。タッチパネル７９１は、遮光膜７３８、及び着色膜７３６を形成する前に、基板７０５側に形成すればよい。
なお、タッチパネル７９１は、遮光膜７３８と、絶縁膜７９２と、電極７９３と、電極７９４と、絶縁膜７９５と、電極７９６と、絶縁膜７９７と、を有する。例えば、指やスタイラスなどの被検知体が近づくことで生じうる、電極７９３と電極７９４との間の容量の変化を検知することができる。
また、図１６及び図１７に示すトランジスタ７５０の上方においては、電極７９３と、電極７９４との交差部を明示している。電極７９６は、絶縁膜７９５に設けられた開口を介して、電極７９４を挟む２つの電極７９３と電気的に接続されている。なお、図１６及び図１７においては、電極７９６が設けられる領域を画素部７０２に設ける構成を例示したが、これに限定されず、例えば、ソースドライバ回路部７０４に形成してもよい。
電極７９３及び電極７９４は、遮光膜７３８と重なる領域に設けられる。また、図１６に示すように、電極７９３は、発光素子７８２と重ならないように設けられると好ましい。また、図１７に示すように、電極７９３は、液晶素子７７５と重ならないように設けられると好ましい。別言すると、電極７９３は、発光素子７８２及び液晶素子７７５と重なる領域に開口を有する。すなわち、電極７９３はメッシュ形状を有する。このような構成とすることで、電極７９３は、発光素子７８２が射出する光を遮らない構成とすることができる。又は、電極７９３は、液晶素子７７５を透過する光を遮らない構成とすることができる。従って、タッチパネル７９１を配置することによる輝度の低下が極めて少ないため、視認性が高く、且つ消費電力が低減された表示装置を実現できる。なお、電極７９４も同様の構成とすればよい。
また、電極７９３及び電極７９４が発光素子７８２と重ならないため、電極７９３及び電極７９４には、可視光の透過率が低い金属材料を用いることができる。又は、電極７９３及び電極７９４が液晶素子７７５と重ならないため、電極７９３及び電極７９４には、可視光の透過率が低い金属材料を用いることができる。
そのため、可視光の透過率が高い酸化物材料を用いた電極と比較して、電極７９３及び電極７９４の抵抗を低くすることが可能となり、タッチパネルのセンサ感度を向上させることができる。
例えば、電極７９３、７９４、７９６には、導電性のナノワイヤを用いてもよい。当該ナノワイヤは、直径の平均値が１ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下、より好ましくは５ｎｍ以上２５ｎｍ以下の大きさとすればよい。また、上記ナノワイヤとしては、Ａｇナノワイヤ、Ｃｕナノワイヤ、又はＡｌナノワイヤ等の金属ナノワイヤ、あるいは、カーボンナノチューブなどを用いればよい。例えば、電極７９３、７９４、７９６のいずれか一つあるいは全部にＡｇナノワイヤを用いる場合、可視光における光透過率を８９％以上、シート抵抗値を４０Ω／□以上１００Ω／□以下とすることができる。
また、図１６及び図１７においては、インセル型のタッチパネルの構成について例示したが、これに限定されない。例えば、表示装置７００上に形成する、所謂オンセル型のタッチパネルや、表示装置７００に貼り合わせて用いる、所謂アウトセル型のタッチパネルとしてもよい。
このように、本発明の一態様の表示装置は、様々な形態のタッチパネルと組み合わせて用いることができる。
本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、又は図面等と適宜組み合わせて実施することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態３）
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図１８を用いて説明を行う。
図１８（Ａ）に示す表示装置は、画素を有する領域（以下、画素部５０２という）と、画素部５０２の外側に配置され、画素を駆動するための回路を有する回路部（以下、駆動回路部５０４という）と、素子の保護機能を有する回路（以下、保護回路５０６という）と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成としてもよい。
駆動回路部５０４の一部、又は全部は、画素部５０２と同一基板上に形成されていることが望ましい。これにより、部品数や端子数を減らすことができる。駆動回路部５０４の一部、又は全部が、画素部５０２と同一基板上に形成されていない場合には、駆動回路部５０４の一部、又は全部は、ＣＯＧやＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）によって、実装することができる。
画素部５０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置された複数の表示素子を駆動するための回路（以下、画素回路５０１という）を有し、駆動回路部５０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ５０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するための回路（以下、ソースドライバ５０４ｂ）などの駆動回路を有する。
ゲートドライバ５０４ａは、シフトレジスタ等を有する。ゲートドライバ５０４ａは、端子部５０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力する。例えば、ゲートドライバ５０４ａは、スタートパルス信号、クロック信号等が入力され、パルス信号を出力する。ゲートドライバ５０４ａは、走査信号が与えられる配線（以下、ゲート線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲートドライバ５０４ａを複数設け、複数のゲートドライバ５０４ａにより、ゲート線ＧＬ＿１乃至ＧＬ＿Ｘを分割して制御してもよい。又は、ゲートドライバ５０４ａは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ５０４ａは、別の信号を供給することも可能である。
ソースドライバ５０４ｂは、シフトレジスタ等を有する。ソースドライバ５０４ｂは、端子部５０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元となる信号（画像信号）が入力される。ソースドライバ５０４ｂは、画像信号を元に画素回路５０１に書き込むデータ信号を生成する機能を有する。また、ソースドライバ５０４ｂは、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信号の出力を制御する機能を有する。また、ソースドライバ５０４ｂは、データ信号が与えられる配線（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有する。又は、ソースドライバ５０４ｂは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ソースドライバ５０４ｂは、別の信号を供給することも可能である。
ソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。ソースドライバ５０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを用いてソースドライバ５０４ｂを構成してもよい。
複数の画素回路５０１のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つを介してパルス信号が入力され、データ信号が与えられる複数のデータ線ＤＬの一つを介してデータ信号が入力される。また、複数の画素回路５０１のそれぞれは、ゲートドライバ５０４ａによりデータ信号のデータの書き込み及び保持が制御される。例えば、ｍ行ｎ列目の画素回路５０１は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートドライバ５０４ａからパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じてデータ線ＤＬ＿ｎ（ｎはＹ以下の自然数）を介してソースドライバ５０４ｂからデータ信号が入力される。
図１８（Ａ）に示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５０１の間の配線である走査線ＧＬに接続される。又は、保護回路５０６は、ソースドライバ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬに接続される。又は、保護回路５０６は、ゲートドライバ５０４ａと端子部５０７との間の配線に接続することができる。又は、保護回路５０６は、ソースドライバ５０４ｂと端子部５０７との間の配線に接続することができる。なお、端子部５０７は、外部の回路から表示装置に電源及び制御信号、及び画像信号を入力するための端子が設けられた部分をいう。
保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。
図１８（Ａ）に示すように、画素部５０２と駆動回路部５０４にそれぞれ保護回路５０６を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：静電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。ただし、保護回路５０６の構成はこれに限定されず、例えば、ゲートドライバ５０４ａに保護回路５０６を接続した構成、又はソースドライバ５０４ｂに保護回路５０６を接続した構成とすることもできる。あるいは、端子部５０７に保護回路５０６を接続した構成とすることもできる。
また、図１８（Ａ）においては、ゲートドライバ５０４ａとソースドライバ５０４ｂによって駆動回路部５０４を形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ５０４ａのみを形成し、別途用意されたソースドライバ回路が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実装する構成としてもよい。
ここで、図１９に、図１８（Ａ）とは異なる構成を示す。図１９では、ソース線方向に配列する複数の画素を挟むように、一対のソース線（例えばソース線ＤＬａ１とソース線ＤＬｂ１）が配置されている。また、隣接する２本のゲート線（例えばゲート線ＧＬ＿１とゲート線ＧＬ＿２）が電気的に接続されている。
また、ゲート線ＧＬ＿１に接続される画素は、片方のソース線（ソース線ＤＬａ１、ソース線ＤＬａ２等）に接続され、ゲート線ＧＬ＿２に接続される画素は、他方のソース線（ソース線ＤＬｂ１、ソース線ＤＬｂ２等）に接続される。
このような構成とすることで、２本のゲート線を同時に選択することができる。これにより、一水平期間の長さを、図１８（Ａ）に示す構成と比較して２倍にすることができる。そのため、表示装置の高解像度化、及び大画面化が容易となる。
また、図１８（Ａ）及び図１９に示す複数の画素回路５０１は、例えば、図１８（Ｂ）に示す構成とすることができる。
図１８（Ｂ）に示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容量素子５６０と、を有する。トランジスタ５５０に先の実施の形態に示すトランジスタを適用することができる。
液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定される。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複数の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の電極の一方に異なる電位を与えてもよい。
例えば、液晶素子５７０を備える表示装置の駆動方法としては、ＴＮモード、ＳＴＮモード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、又はＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。
ｍ行ｎ列目の画素回路５０１において、トランジスタ５５０のソース電極又はドレイン電極の一方は、データ線ＤＬ＿ｎに電気的に接続され、他方は液晶素子５７０の一対の電極の他方に電気的に接続される。また、トランジスタ５５０のゲート電極は、走査線ＧＬ＿ｍに電気的に接続される。トランジスタ５５０は、データ信号のデータの書き込みを制御する機能を有する。
容量素子５６０の一対の電極の一方は、電位が供給される配線（以下、電位供給線ＶＬ）に電気的に接続され、他方は、液晶素子５７０の一対の電極の他方に電気的に接続される。なお、電位供給線ＶＬの電位の値は、画素回路５０１の仕様に応じて適宜設定される。容量素子５６０は、書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図１８（Ｂ）の画素回路５０１を有する表示装置では、例えば、図１８（Ａ）に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５０をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５０がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図１８（Ａ）に示す複数の画素回路５０１は、例えば、図１８（Ｃ）に示す構成とすることができる。
また、図１８（Ｃ）に示す画素回路５０１は、トランジスタ５５２、５５４と、容量素子５６２と、発光素子５７２と、を有する。トランジスタ５５２及びトランジスタ５５４のいずれか一方又は双方に先の実施の形態に示すトランジスタを適用することができる。
トランジスタ５５２のソース電極及びドレイン電極の一方は、データ線ＤＬ＿ｎに電気的に接続され、ゲート電極は、走査線ＧＬ＿ｍに電気的に接続される。
トランジスタ５５２は、データ信号のデータの書き込みを制御する機能を有する。
容量素子５６２の一対の電極の一方は、電位供給線ＶＬ＿ａに電気的に接続され、他方は、トランジスタ５５２のソース電極及びドレイン電極の他方に電気的に接続される。
容量素子５６２は、書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ５５４のソース電極及びドレイン電極の一方は、電位供給線ＶＬ＿ａに電気的に接続される。さらに、トランジスタ５５４のゲート電極は、トランジスタ５５２のソース電極及びドレイン電極の他方に電気的に接続される。
発光素子５７２のアノード及びカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続され、他方は、トランジスタ５５４のソース電極及びドレイン電極の他方に電気的に接続される。
発光素子５７２としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、発光素子５７２としては、これに限定されず、無機材料を含む無機ＥＬ素子を用いてもよい。
なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。
図１８（Ｃ）の画素回路５０１を有する表示装置では、例えば、図１８（Ａ）に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５２をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５２がオフ状態になることで保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ５５４のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子５７２は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、又は図面等と適宜組み合わせて実施することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態４）
以下では、本発明の一態様の表示装置を適用可能な電子機器について説明する。ここでは、発電装置及び受電装置を備える電子機器を例に挙げて説明する。
電気機器の一例として携帯情報端末の例について、図２０を用いて説明する。
図２０（Ａ）は、携帯情報端末８０４０の正面及び側面を示した斜視図である。携帯情報端末８０４０は、一例として、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲーム等の種々のアプリケーションの実行が可能である。携帯情報端末８０４０は、筐体８０４１の正面に表示部８０４２、カメラ８０４５、マイクロフォン８０４６、スピーカ８０４７を有し、筐体８０４１の左側面には操作用のボタン８０４３、底面には接続端子８０４８を有する。
表示部８０４２には、本発明の一態様の表示モジュール又は表示パネルが用いられる。
図２０（Ａ）に示す携帯情報端末８０４０は、筐体８０４１に表示部８０４２を一つ設けた例であるが、これに限らず、表示部８０４２を携帯情報端末８０４０の背面に設けてもよいし、折り畳み型の携帯情報端末として、二以上の表示部を設けてもよい。
また、表示部８０４２には、指やスタイラス等の指示手段により情報の入力が可能なタッチパネルが入力手段として設けられている。これにより、表示部８０４２に表示されたアイコン８０４４を指示手段により簡単に操作することができる。また、タッチパネルの配置により携帯情報端末８０４０にキーボードを配置する領域が不要となるため、広い領域に表示部を配置することができる。また、指やスタイラスで情報の入力が可能となることから、ユーザフレンドリなインターフェースを実現することができる。タッチパネルとしては、抵抗膜方式、静電容量方式、赤外線方式、電磁誘導方式、表面弾性波方式等、種々の方式を採用することができるが、表示部８０４２は湾曲するものであるため、特に抵抗膜方式、静電容量方式を用いることが好ましい。また、このようなタッチパネルは、上述の表示モジュール又は表示パネルと一体として組み合わされた、いわゆるインセル方式のものであってもよい。
また、タッチパネルは、イメージセンサとして機能させることができるものであってもよい。この場合、例えば、表示部８０４２に掌や指で触れ、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部８０４２に近赤外光を発光するバックライト又は近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
また、表示部８０４２にタッチパネルを設けずにキーボードを設けてもよく、さらにタッチパネルとキーボードの双方を設けてもよい。
操作用のボタン８０４３には、用途に応じて様々な機能を持たせることができる。例えば、ボタン８０４３をホームボタンとし、ボタン８０４３を押すことで表示部８０４２にホーム画面を表示する構成としてもよい。また、ボタン８０４３を所定の時間押し続けることで、携帯情報端末８０４０の主電源をオフするようにしてもよい。また、スリープモードの状態に移行している場合、ボタン８０４３を押すことで、スリープモード状態から復帰させるようにしてもよい。その他、押し続ける期間や、他のボタンと同時に押す等により、種々の機能を起動させるスイッチとして用いることができる。
また、ボタン８０４３を音量調整ボタンやミュートボタンとし、音出力のためのスピーカ８０４７の音量の調整等を行う機能を持たせてもよい。スピーカ８０４７からは、オペレーティングシステム（ＯＳ）の起動音等特定の処理時に設定した音、音楽再生アプリケーションソフトからの音楽等各種アプリケーションにおいて実行される音ファイルによる音、電子メールの着信音等様々な音を出力する。なお、図示しないが、音出力をスピーカ８０４７とともに、あるいはスピーカ８０４７に替えてヘッドフォン、イヤフォン、ヘッドセット等の装置に音を出力するためのコネクタを設けてもよい。
このようにボタン８０４３には、種々の機能を与えることができる。図２０（Ａ）では、左側面にボタン８０４３を２つ設けた携帯情報端末８０４０を図示しているが、勿論、ボタン８０４３の数や配置位置等はこれに限定されず、適宜設計することができる。
マイクロフォン８０４６は、音声入力や録音に用いることができる。また、カメラ８０４５により取得した画像を表示部８０４２に表示させることができる。
携帯情報端末８０４０の操作には、上述した表示部８０４２に設けられたタッチパネルやボタン８０４３の他、カメラ８０４５や携帯情報端末８０４０に内蔵されたセンサ等を用いて使用者の動作（ジェスチャー）を認識させて操作を行うこともできる（ジェスチャー入力という）。あるいは、マイクロフォン８０４６を用いて、使用者の音声を認識させて操作を行うこともできる（音声入力という）。このように、人間の自然な振る舞いにより電気機器に入力を行うＮＵＩ（Ｎａｔｕｒａｌ Ｕｓｅｒ Ｉｎｔｅｒｆａｃｅ）技術を実装することで、携帯情報端末８０４０の操作性をさらに向上させることができる。
接続端子８０４８は、外部機器との通信や電力供給のための信号又は電力の入力端子である。例えば、携帯情報端末８０４０に外部メモリドライブするために、接続端子８０４８を用いることができる。外部メモリドライブとして、例えば外付けＨＤＤ（ハードディスクドライブ）やフラッシュメモリドライブ、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｋ）やＤＶＤ－Ｒ（ＤＶＤ－Ｒｅｃｏｒｄａｂｌｅ）、ＤＶＤ－ＲＷ（ＤＶＤ－ＲｅＷｒｉｔａｂｌｅ）、ＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｃ）、ＣＤ－Ｒ（Ｃｏｍｐａｃｔ Ｄｉｓｃ Ｒｅｃｏｒｄａｂｌｅ）、ＣＤ－ＲＷ（Ｃｏｍｐａｃｔ Ｄｉｓｃ ＲｅＷｒｉｔａｂｌｅ）、ＭＯ（Ｍａｇｎｅｔｏ Ｏｐｔｉｃａｌ Ｄｉｓｃ）、ＦＤＤ（Ｆｌｏｐｐｙ Ｄｉｓｋ Ｄｒｉｖｅ）、又は他の不揮発性のソリッドステートドライブ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ：ＳＳＤ）デバイスなどの記録メディアドライブが挙げられる。また、携帯情報端末８０４０は表示部８０４２上にタッチパネルを有しているが、これに替えて筐体８０４１上にキーボードを設けてもよく、またキーボードを外付けしてもよい。
図２０（Ａ）では、底面に接続端子８０４８を１つ設けた携帯情報端末８０４０を図示しているが、接続端子８０４８の数や配置位置等はこれに限定されず、適宜設計することができる。
図２０（Ｂ）は、携帯情報端末８０４０の背面及び側面を示した斜視図である。携帯情報端末８０４０は、筐体８０４１の表面に太陽電池８０４９とカメラ８０５０を有し、また、充放電制御回路８０５１、バッテリー８０５２、ＤＣＤＣコンバータ８０５３等を有する。なお、図２０（Ｂ）では充放電制御回路８０５１の一例としてバッテリー８０５２、ＤＣＤＣコンバータ８０５３を有する構成について示しており、バッテリー８０５２には、上記実施の形態で説明した本発明の一態様に係るバッテリーの回復方法を用いる。
携帯情報端末８０４０の背面に装着された太陽電池８０４９によって、電力を表示部、タッチパネル、又は映像信号処理部等に供給することができる。なお、太陽電池８０４９は、筐体８０４１の片面又は両面に設けることができる。携帯情報端末８０４０に太陽電池８０４９を搭載させることで、屋外などの電力の供給手段がない場所においても、携帯情報端末８０４０のバッテリー８０５２の充電を行うことができる。
また、太陽電池８０４９としては、単結晶シリコン、多結晶シリコン、微結晶シリコン、非晶質シリコン又はこれらの積層からなるシリコン系の太陽電池や、ＩｎＧａＡｓ系、ＧａＡｓ系、ＣＩＳ系、Ｃｕ２ＺｎＳｎＳ４、ＣｄＴｅ－ＣｄＳ系の太陽電池、有機色素を用いた色素増感太陽電池、導電性ポリマーやフラーレン等を用いた有機薄膜太陽電池、ｐｉｎ構造におけるｉ層中にシリコン等による量子ドット構造を形成した量子ドット型太陽電池等を用いることができる。
ここで、図２０（Ｂ）に示す充放電制御回路８０５１の構成、及び動作についての一例を、図２０（Ｃ）に示すブロック図を用いて説明する。
図２０（Ｃ）には、太陽電池８０４９、バッテリー８０５２、ＤＣＤＣコンバータ８０５３、コンバータ８０５７、スイッチ８０５４、スイッチ８０５５、スイッチ８０５６、表示部８０４２について示しており、バッテリー８０５２、ＤＣＤＣコンバータ８０５３、コンバータ８０５７、スイッチ８０５４、スイッチ８０５５、スイッチ８０５６が、図２０（Ｂ）に示す充放電制御回路８０５１に対応する箇所となる。
外光により太陽電池８０４９で発電した電力は、バッテリー８０５２を充電するために必要な電圧とするために、ＤＣＤＣコンバータ８０５３で昇圧又は降圧される。そして、表示部８０４２の動作に太陽電池８０４９からの電力が用いられる際には、スイッチ８０５４をオンにし、コンバータ８０５７で表示部８０４２に必要な電圧に昇圧又は降圧する。また、表示部８０４２での表示を行わない際には、スイッチ８０５４をオフにし、スイッチ８０５５をオンにしてバッテリー８０５２の充電を行う。
なお、発電手段の一例として太陽電池８０４９を示したが、これに限定されず、圧電素子（ピエゾ素子）や熱電変換素子（ペルティエ素子）などの他の発電手段を用いてバッテリー８０５２の充電を行ってもよい。また、携帯情報端末８０４０のバッテリー８０５２への充電方法はこれに限られず、例えば上述した接続端子８０４８と電源とを接続して充電を行ってもよい。また、無線で電力を送受信して充電する非接触電力伝送モジュールを用いてもよく、以上の充電方法を組み合わせてもよい。
ここで、バッテリー８０５２の充電状態（ＳＯＣ。Ｓｔａｔｅ Ｏｆ Ｃｈａｒｇｅの略）が、表示部８０４２の左上（破線枠内）に表示される。これにより、使用者は、バッテリー８０５２の充電状態を把握することができ、これに応じて携帯情報端末８０４０を節電モードと選択することもできる。使用者が省電力モードを選択する場合には、例えば上述したボタン８０４３やアイコン８０４４を操作し、携帯情報端末８０４０に搭載される表示モジュール又は表示パネルや、ＣＰＵ等の演算装置、メモリ等の構成部品を省電力モードに切り換えることができる。具体的には、これらの構成部品のそれぞれにおいて、任意の機能の使用頻度を低減し、停止させる。省電力モードでは、また、充電状態に応じて設定によって自動的に省電力モードに切り替わる構成とすることもできる。また、携帯情報端末８０４０に光センサ等の検出手段を設け、携帯情報端末８０４０の使用時における外光の光量を検出して表示輝度を最適化することで、バッテリー８０５２の電力の消費を抑えることができる。
また、太陽電池８０４９等による充電時には、図２０（Ａ）に示すように、表示部８０４２の左上（破線枠内）にそれを示す画像等の表示を行ってもよい。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態５）
本実施の形態では、本発明の一態様を用いて作製することができる表示モジュールについて説明する。
図２１（Ａ）に示す表示モジュール６０００は、上部カバー６００１と下部カバー６００２との間に、ＦＰＣ６００５に接続された表示装置６００６、フレーム６００９、プリント基板６０１０、及びバッテリー６０１１を有する。
例えば、本発明の一態様を用いて作製された表示装置を、表示装置６００６に用いることができる。表示装置６００６により、極めて消費電力の低い表示モジュールを実現することができる。
上部カバー６００１及び下部カバー６００２は、表示装置６００６のサイズに合わせて、形状や寸法を適宜変更することができる。
また、表示装置６００６に重ねてタッチパネルを設けてもよい。タッチパネルとしては、抵抗膜方式又は静電容量方式のタッチパネルを表示装置６００６に重畳して用いることができる。また、タッチパネルを設けず、表示装置６００６に、タッチパネル機能を持たせるようにすることも可能である。
フレーム６００９は、表示装置６００６の保護機能の他、プリント基板６０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム６００９は、放熱板としての機能を有していてもよい。
プリント基板６０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であってもよいし、別途設けたバッテリー６０１１による電源であってもよい。バッテリー６０１１は、商用電源を用いる場合には、省略可能である。
図２１（Ｂ）は、光学式のタッチセンサを備える表示モジュール６０００の断面概略図である。
表示モジュール６０００は、プリント基板６０１０に設けられた発光部６０１５及び受光部６０１６を有する。また、上部カバー６００１と下部カバー６００２により囲まれた領域に一対の導光部（導光部６０１７ａ、導光部６０１７ｂ）を有する。
上部カバー６００１と下部カバー６００２は、例えばプラスチック等を用いることができる。また、上部カバー６００１と下部カバー６００２とは、それぞれ薄く（例えば０．５ｍｍ以上５ｍｍ以下）することが可能である。そのため、表示モジュール６０００を極めて軽量にすることが可能となる。また少ない材料で上部カバー６００１と下部カバー６００２を作製できるため、作製コストを低減できる。
表示装置６００６は、フレーム６００９を間に介してプリント基板６０１０やバッテリー６０１１と重ねて設けられている。表示装置６００６とフレーム６００９は、導光部６０１７ａ、導光部６０１７ｂに固定されている。
発光部６０１５から発せられた光６０１８は、導光部６０１７ａにより表示装置６００６の上部を経由し、導光部６０１７ｂを通って受光部６０１６に達する。例えば指やスタイラスなどの被検知体により、光６０１８が遮られることにより、タッチ操作を検出することができる。
発光部６０１５は、例えば表示装置６００６の隣接する２辺に沿って複数設けられる。受光部６０１６は、発光部６０１５と対向する位置に複数設けられる。これにより、タッチ操作がなされた位置の情報を取得することができる。
発光部６０１５は、例えばＬＥＤ素子などの光源を用いることができる。特に、発光部６０１５として、使用者に視認されず、且つ使用者にとって無害である赤外線を発する光源を用いることが好ましい。
受光部６０１６は、発光部６０１５が発する光を受光し、電気信号に変換する光電素子を用いることができる。好適には、赤外線を受光可能なフォトダイオードを用いることができる。
導光部６０１７ａ、導光部６０１７ｂとしては、少なくとも光６０１８を透過する部材を用いることができる。導光部６０１７ａ及び導光部６０１７ｂを用いることで、発光部６０１５と受光部６０１６とを表示装置６００６の下側に配置することができ、外光が受光部６０１６に到達してタッチセンサが誤動作することを抑制できる。特に、可視光を吸収し、赤外線を透過する樹脂を用いることが好ましい。これにより、タッチセンサの誤動作をより効果的に抑制できる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態６）
本実施の形態では、本発明の一態様を用いて作製された表示装置を備える電子機器について説明する。
図２２（Ａ）は、ファインダー８１００を取り付けた状態のカメラ８０００の外観を示す図である。
カメラ８０００は、筐体８００１、表示部８００２、操作ボタン８００３、シャッターボタン８００４等を有する。またカメラ８０００には、着脱可能なレンズ８００６が取り付けられている。
ここではカメラ８０００として、レンズ８００６を筐体８００１から取り外して交換することが可能な構成としたが、レンズ８００６と筐体８００１が一体となっていてもよい。
カメラ８０００は、シャッターボタン８００４を押すことにより、撮像することができる。また、表示部８００２はタッチパネルとしての機能を有し、表示部８００２をタッチすることにより撮像することも可能である。
カメラ８０００の筐体８００１は、電極を有するマウントを有し、ファインダー８１００のほか、ストロボ装置等を接続することができる。
ファインダー８１００は、筐体８１０１、表示部８１０２、ボタン８１０３等を有する。
筐体８１０１は、カメラ８０００のマウントと係合するマウントを有しており、ファインダー８１００をカメラ８０００に取り付けることができる。また当該マウントには電極を有し、当該電極を介してカメラ８０００から受信した映像等を表示部８１０２に表示させることができる。
ボタン８１０３は、電源ボタンとしての機能を有する。ボタン８１０３により、表示部８１０２の表示のオン・オフを切り替えることができる。
カメラ８０００の表示部８００２、及びファインダー８１００の表示部８１０２に、本発明の一態様の表示装置を適用することができる。
なお、図２２（Ａ）では、カメラ８０００とファインダー８１００とを別の電子機器とし、これらを脱着可能な構成としたが、カメラ８０００の筐体８００１に、表示装置を備えるファインダーが内蔵されていてもよい。
図２２（Ｂ）は、ヘッドマウントディスプレイ８２００の外観を示す図である。
ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バッテリー８２０６が内蔵されている。
ケーブル８２０５は、バッテリー８２０６から本体８２０３に電力を供給する。本体８２０３は無線受信機等を備え、受信した画像データ等の映像情報を表示部８２０４に表示させることができる。また、本体８２０３に設けられたカメラで使用者の眼球やまぶたの動きを捉え、その情報をもとに使用者の視線の座標を算出することにより、使用者の視線を入力手段として用いることができる。
また、装着部８２０１には、使用者に触れる位置に複数の電極が設けられていてもよい。本体８２０３は使用者の眼球の動きに伴って電極に流れる電流を検知することにより、使用者の視線を認識する機能を有していてもよい。また、当該電極に流れる電流を検知することにより、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用者の生体情報を表示部８２０４に表示する機能を有していてもよい。また、使用者の頭部の動きなどを検出し、表示部８２０４に表示する映像をその動きに合わせて変化させてもよい。
表示部８２０４に、本発明の一態様の表示装置を適用することができる。
図２２（Ｃ）（Ｄ）（Ｅ）は、ヘッドマウントディスプレイ８３００の外観を示す図である。ヘッドマウントディスプレイ８３００は、筐体８３０１と、表示部８３０２と、バンド状の固定具８３０４と、一対のレンズ８３０５と、を有する。
使用者は、レンズ８３０５を通して、表示部８３０２の表示を視認することができる。なお、表示部８３０２を湾曲して配置させると好適である。表示部８３０２を湾曲して配置することで、使用者が高い臨場感を感じることができる。なお、本実施の形態においては、表示部８３０２を１つ設ける構成について例示したが、これに限定されず、例えば、表示部８３０２を２つ設ける構成としてもよい。この場合、使用者の片方の目に１つの表示部が配置されるような構成とすると、視差を用いた３次元表示等を行うことも可能となる。
なお、表示部８３０２に、本発明の一態様の表示装置を適用することができる。本発明の一態様の半導体装置を有する表示装置は、極めて精細度が高いため、図２２（Ｅ）のようにレンズ８３０５を用いて拡大したとしても、使用者に画素が視認されることなく、より現実感の高い映像を表示することができる。
次に、図２２（Ａ）乃至図２２（Ｅ）に示す電子機器と、異なる電子機器の一例を図２３（Ａ）乃至図２３（Ｇ）に示す。
図２３（Ａ）乃至図２３（Ｇ）に示す電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９００８、等を有する。
図２３（Ａ）乃至図２３（Ｇ）に示す電子機器は、様々な機能を有する。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。なお、図２３（Ａ）乃至図２３（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。また、図２３（Ａ）乃至図２３（Ｇ）には図示していないが、電子機器には、複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
図２３（Ａ）乃至図２３（Ｇ）に示す電子機器の詳細について、以下説明を行う。
図２３（Ａ）は、テレビジョン装置９１００を示す斜視図である。テレビジョン装置９１００は、大画面、例えば、５０インチ以上、又は１００インチ以上の表示部９００１を組み込むことが可能である。
図２３（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ９００３、接続端子９００６、センサ９００７等を設けてもよい。また、携帯情報端末９１０１は、文字や画像情報をその複数の面に表示することができる。例えば、３つの操作ボタン９０５０（操作アイコン又は単にアイコンともいう）を表示部９００１の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することができる。なお、情報９０５１の一例としては、電子メールやＳＮＳ（ソーシャル・ネットワーキング・サービス）や電話などの着信を知らせる表示、電子メールやＳＮＳなどの題名、電子メールやＳＮＳなどの送信者名、日時、時刻、バッテリーの残量、アンテナ受信の強度などがある。又は、情報９０５１が表示されている位置に、情報９０５１の代わりに、操作ボタン９０５０などを表示してもよい。
図２３（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信した電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。
図２３（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００６を介さずに無線給電により行ってもよい。
図２３（Ｅ）（Ｆ）（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図２３（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図２３（Ｆ）が携帯情報端末９２０１を展開した状態又は折り畳んだ状態の一方から他方に変化する途中の状態の斜視図であり、図２３（Ｇ）が携帯情報端末９２０１を折り畳んだ状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることにより、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させることができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができる。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機器にも適用することができる。
本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、又は図面等と適宜組み合わせて実施することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態７）
本実施の形態では、本発明の一態様の電子機器について、図面を参照して説明する。
以下で例示する電子機器は、表示部に本発明の一態様の表示装置を備えるものである。従って、高い解像度が実現された電子機器である。また高い解像度と、大きな画面が両立された電子機器とすることができる。
本発明の一態様の電子機器の表示部には、例えばフルハイビジョン、４Ｋ２Ｋ、８Ｋ４Ｋ、１６Ｋ８Ｋ、又はそれ以上の解像度を有する映像を表示させることができる。また、表示部の画面サイズとしては、対角２０インチ以上、又は対角３０インチ以上、又は対角５０インチ以上、対角６０インチ以上、又は対角７０インチ以上とすることもできる。
電子機器としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｇｅ：電子看板）、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。
本発明の一態様の電子機器又は照明装置は、家屋もしくはビルの内壁もしくは外壁、又は、自動車の内装もしくは外装の曲面に沿って組み込むことができる。
本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）を有していてもよい。
本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラム又はデータを読み出す機能等を有することができる。
図２４（Ａ）にテレビジョン装置の一例を示す。テレビジョン装置７１００は、筐体７１０１に表示部７５００が組み込まれている。ここでは、スタンド７１０３により筐体７１０１を支持した構成を示している。
表示部７５００に、本発明の一態様の表示装置を適用することができる。
図２４（Ａ）に示すテレビジョン装置７１００の操作は、筐体７１０１が備える操作スイッチや、別体のリモコン操作機７１１１により行うことができる。又は、表示部７５００にタッチセンサを備えていてもよく、指等で表示部７５００に触れることで操作してもよい。リモコン操作機７１１１は、当該リモコン操作機７１１１から出力する情報を表示する表示部を有していてもよい。リモコン操作機７１１１が備える操作キー又はタッチパネルにより、チャンネル及び音量の操作を行うことができ、表示部７５００に表示される映像を操作することができる。
なお、テレビジョン装置７１００は、受信機及びモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線又は無線による通信ネットワークに接続することにより、一方向（送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図２４（Ｂ）に、ノート型パーソナルコンピュータ７２００を示す。ノート型パーソナルコンピュータ７２００は、筐体７２１１、キーボード７２１２、ポインティングデバイス７２１３、外部接続ポート７２１４等を有する。筐体７２１１に、表示部７５００が組み込まれている。
表示部７５００に、本発明の一態様の表示装置を適用することができる。
図２４（Ｃ）、（Ｄ）に、デジタルサイネージ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｇｅ：電子看板）の一例を示す。
図２４（Ｃ）に示すデジタルサイネージ７３００は、筐体７３０１、表示部７５００、及びスピーカ７３０３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、又は操作スイッチを含む）、接続端子、各種センサ、マイクロフォン等を有することができる。
また、図２４（Ｄ）は円柱状の柱７４０１に取り付けられたデジタルサイネージ７４００である。デジタルサイネージ７４００は、柱７４０１の曲面に沿って設けられた表示部７５００を有する。
図２４（Ｃ）、（Ｄ）において、表示部７５００に、本発明の一態様の表示装置を適用することができる。
表示部７５００が広いほど、一度に提供できる情報量を増やすことができる。また、表示部７５００が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることができる。
表示部７５００にタッチパネルを適用することで、表示部７５００に画像又は動画を表示するだけでなく、使用者が直感的に操作することができ、好ましい。また、路線情報もしくは交通情報などの情報を提供するための用途に用いる場合には、直感的な操作によりユーザビリティを高めることができる。
また、図２４（Ｃ）、（Ｄ）に示すように、デジタルサイネージ７３００又はデジタルサイネージ７４００は、ユーザが所持するスマートフォン等の情報端末機７３１１又は情報端末機７４１１と無線通信により連携可能であることが好ましい。例えば、表示部７５００に表示される広告の情報を、情報端末機７３１１又は情報端末機７４１１の画面に表示させることができる。また、情報端末機７３１１又は情報端末機７４１１を操作することで、表示部７５００の表示を切り替えることができる。
また、デジタルサイネージ７３００又はデジタルサイネージ７４００に、情報端末機７３１１又は情報端末機７４１１の画面を操作手段（コントローラ）としたゲームを実行させることもできる。これにより、不特定多数のユーザが同時にゲームに参加し、楽しむことができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態８）
本実施の形態では、本発明の一態様の半導体装置を有する表示装置を適用することのできるテレビジョン装置の例について、図面を参照して説明する。
図２５（Ａ）に、テレビジョン装置６００のブロック図を示す。
なお、本明細書に添付した図面では、構成要素を機能ごとに分類し、互いに独立したブロックとしてブロック図を示しているが、実際の構成要素は機能ごとに完全に切り分けることが難しく、一つの構成要素が複数の機能に係わることもあり得る。
テレビジョン装置６００は、制御部６０１、記憶部６０２、通信制御部６０３、画像処理回路６０４、デコーダ回路６０５、映像信号受信部６０６、タイミングコントローラ６０７、ソースドライバ６０８、ゲートドライバ６０９、表示パネル６２０等を有する。
上記実施の形態で例示した表示装置は、図２５（Ａ）における表示パネル６２０に適用することができる。これにより、大型且つ高解像度であって、視認性に優れたテレビジョン装置６００を実現できる。
制御部６０１は、例えば中央演算装置（ＣＰＵ：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）として機能することができる。例えば制御部６０１は、システムバス６３０を介して記憶部６０２、通信制御部６０３、画像処理回路６０４、デコーダ回路６０５及び映像信号受信部６０６等のコンポーネントを制御する機能を有する。
制御部６０１と各コンポーネントとは、システムバス６３０を介して信号の伝達が行われる。また制御部６０１は、システムバス６３０を介して接続された各コンポーネントから入力される信号を処理する機能、各コンポーネントへ出力する信号を生成する機能等を有し、これによりシステムバス６３０に接続された各コンポーネントを統括的に制御することができる。
記憶部６０２は、制御部６０１及び画像処理回路６０４がアクセス可能なレジスタ、キャッシュメモリ、メインメモリ、二次メモリなどとして機能する。
二次メモリとして用いることのできる記憶装置としては、例えば書き換え可能な不揮発性の記憶素子が適用された記憶装置を用いることができる。例えば、フラッシュメモリ、ＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＰＲＡＭ（Ｐｈａｓｅ ｃｈａｎｇｅ ＲＡＭ）、ＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖｅ ＲＡＭ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ ＲＡＭ）などを用いることができる。
また、レジスタ、キャッシュメモリ、メインメモリなどの一時メモリとして用いることのできる記憶装置としては、ＤＲＡＭ（Ｄｙｎａｍｉｃ ＲＡＭ）や、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等の揮発性の記憶素子を用いてもよい。
例えば、メインメモリに設けられるＲＡＭとしては、例えばＤＲＡＭが用いられ、制御部６０１の作業空間として仮想的にメモリ空間が割り当てられ利用される。記憶部６０２に格納されたオペレーティングシステム、アプリケーションプログラム、プログラムモジュール、プログラムデータ等は、実行のためにＲＡＭにロードされる。ＲＡＭにロードされたこれらのデータやプログラム、プログラムモジュールは、制御部６０１に直接アクセスされ、操作される。
一方、ＲＯＭには書き換えを必要としないＢＩＯＳ（Ｂａｓｉｃ Ｉｎｐｕｔ／Ｏｕｔｐｕｔ Ｓｙｓｔｅｍ）やファームウェア等を格納することができる。ＲＯＭとしては、マスクＲＯＭや、ＯＴＰＲＯＭ（Ｏｎｅ Ｔｉｍｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等を用いることができる。ＥＰＲＯＭとしては、紫外線照射により記憶データの消去を可能とするＵＶ－ＥＰＲＯＭ（Ｕｌｔｒａ－Ｖｉｏｌｅｔ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、フラッシュメモリなどが挙げられる。
また、記憶部６０２の他に、取り外し可能な記憶装置を接続可能な構成としてもよい。例えばストレージデバイスとして機能するハードディスクドライブ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ：ＨＤＤ）やソリッドステートドライブ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ：ＳＳＤ）などの記録メディアドライブ、フラッシュメモリ、ブルーレイディスク、ＤＶＤなどの記録媒体と接続する端子を有することが好ましい。これにより、映像を記録することができる。
通信制御部６０３は、コンピュータネットワークを介して行われる通信を制御する機能を有する。例えば、制御部６０１からの命令に応じてコンピュータネットワークに接続するための制御信号を制御し、当該信号をコンピュータネットワークに発信する。これによって、Ｗｏｒｌｄ Ｗｉｄｅ Ｗｅｂ（ＷＷＷ）の基盤であるインターネット、イントラネット、エクストラネット、ＰＡＮ（Ｐｅｒｓｏｎａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＣＡＮ（Ｃａｍｐｕｓ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＭＡＮ（Ｍｅｔｒｏｐｏｌｉｔａｎ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＷＡＮ（Ｗｉｄｅ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＧＡＮ（Ｇｌｏｂａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）等のコンピュータネットワークに接続し、通信を行うことができる。
また、通信制御部６０３は、Ｗｉ－Ｆｉ（登録商標）、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＺｉｇＢｅｅ（登録商標）等の通信規格を用いてコンピュータネットワーク又は他の電子機器と通信する機能を有していてもよい。
通信制御部６０３は、無線により通信する機能を有していてもよい。例えばアンテナと高周波回路（ＲＦ回路）を設け、ＲＦ信号の送受信を行えばよい。高周波回路は、各国法制により定められた周波数帯域の電磁信号と電気信号とを相互に変換し、当該電磁信号を用いて無線で他の通信機器との間で通信を行うための回路である。実用的な周波数帯域として数１０ｋＨｚ～数１０ＧＨｚが一般に用いられている。アンテナと接続される高周波回路には、複数の周波数帯域に対応した高周波回路部を有し、高周波回路部は、増幅器（アンプ）、ミキサ、フィルタ、ＤＳＰ、ＲＦトランシーバ等を有する構成とすることができる。
映像信号受信部６０６は、例えばアンテナ、復調回路、及びＡ－Ｄ変換回路（アナログ－デジタル変換回路）等を有する。復調回路は、アンテナから入力した信号を復調する機能を有する。またＡ－Ｄ変換回路は、復調されたアナログ信号をデジタル信号に変換する機能を有する。映像信号受信部６０６で処理された信号は、デコーダ回路６０５に送られる。
デコーダ回路６０５は、映像信号受信部６０６から入力されるデジタル信号に含まれる映像データを、送信される放送規格の仕様に従ってデコードし、画像処理回路に送信する信号を生成する機能を有する。例えば８Ｋ放送における放送規格としては、Ｈ．２６５ ｜ ＭＰＥＧ－Ｈ Ｈｉｇｈ Ｅｆｆｉｃｉｅｎｃｙ Ｖｉｄｅｏ Ｃｏｄｉｎｇ（略称：ＨＥＶＣ）などがある。
映像信号受信部６０６が有するアンテナにより受信できる放送電波としては、地上波、又は衛星から送信される電波などが挙げられる。またアンテナにより受信できる放送電波として、アナログ放送、デジタル放送などがあり、また映像及び音声、又は音声のみの放送などがある。例えばＵＨＦ帯（約３００ＭＨｚ～３ＧＨｚ）又はＶＨＦ帯（３０ＭＨｚ～３００ＭＨｚ）のうちの特定の周波数帯域で送信される放送電波を受信することができる。また例えば、複数の周波数帯域で受信した複数のデータを用いることで、転送レートを高くすることができ、より多くの情報を得ることができる。これによりフルハイビジョンを超える解像度を有する映像を、表示パネル６２０に表示させることができる。例えば、４Ｋ２Ｋ、８Ｋ４Ｋ、１６Ｋ８Ｋ、又はそれ以上の解像度を有する映像を表示させることができる。
また、映像信号受信部６０６及びデコーダ回路６０５は、コンピュータネットワークを介したデータ伝送技術により送信された放送のデータを用いて、画像処理回路６０４に送信する信号を生成する構成としてもよい。このとき、受信する信号がデジタル信号の場合には、映像信号受信部６０６は復調回路及びＡ－Ｄ変換回路等を有していなくてもよい。
画像処理回路６０４は、デコーダ回路６０５から入力される映像信号に基づいて、タイミングコントローラ６０７に出力する映像信号を生成する機能を有する。
またタイミングコントローラ６０７は、画像処理回路６０４が処理を施した映像信号等に含まれる同期信号を基に、ゲートドライバ６０９及びソースドライバ６０８に出力する信号（クロック信号、スタートパルス信号などの信号）を生成する機能を有する。また、タイミングコントローラ６０７は、上記信号に加え、ソースドライバ６０８に出力するビデオ信号を生成する機能を有する。
表示パネル６２０は、複数の画素６２１を有する。各画素６２１は、ゲートドライバ６０９及びソースドライバ６０８から供給される信号により駆動される。ここでは、画素数が７６８０×４３２０である、８Ｋ４Ｋ規格に応じた解像度を有する表示パネルの例を示している。なお、表示パネル６２０の解像度はこれに限られず、フルハイビジョン（画素数１９２０×１０８０）又は４Ｋ２Ｋ（画素数３８４０×２１６０）等の規格に応じた解像度であってもよい。
図２５（Ａ）に示す制御部６０１や画像処理回路６０４としては、例えばプロセッサを有する構成とすることができる。例えば、制御部６０１は、中央演算装置（ＣＰＵ：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）として機能するプロセッサを用いることができる。また、画像処理回路６０４として、例えばＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等の他のプロセッサを用いることができる。また制御部６０１や画像処理回路６０４に、上記プロセッサをＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）やＦＰＡＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ａｎａｌｏｇ Ａｒｒａｙ）といったＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）によって実現した構成としてもよい。
プロセッサは、種々のプログラムからの命令を解釈し実行することで、各種のデータ処理やプログラム制御を行う。プロセッサにより実行しうるプログラムは、プロセッサが有するメモリ領域に格納されていてもよいし、別途設けられる記憶装置に格納されていてもよい。
また、制御部６０１、記憶部６０２、通信制御部６０３、画像処理回路６０４、デコーダ回路６０５、及び映像信号受信部６０６、及びタイミングコントローラ６０７のそれぞれが有する機能のうち、２つ以上の機能を１つのＩＣチップに集約させ、システムＬＳＩを構成してもよい。例えば、プロセッサ、デコーダ回路、チューナ回路、Ａ－Ｄ変換回路、ＤＲＡＭ、及びＳＲＡＭ等を有するシステムＬＳＩとしてもよい。
なお、制御部６０１や、他のコンポーネントが有するＩＣ等に、チャネル形成領域に酸化物半導体を用い、極めて低いオフ電流が実現されたトランジスタを利用することもできる。当該トランジスタは、オフ電流が極めて低いため、当該トランジスタを記憶素子として機能する容量素子に流入した電荷（データ）を保持するためのスイッチとして用いることで、データの保持期間を長期にわたり確保することができる。この特性を制御部６０１等のレジスタやキャッシュメモリに用いることで、必要なときだけ制御部６０１を動作させ、他の場合には直前の処理の情報を当該記憶素子に待避させることにより、ノーマリーオフコンピューティングが可能となる。これにより、テレビジョン装置６００の低消費電力化を図ることができる。
なお、図２５（Ａ）で例示するテレビジョン装置６００の構成は一例であり、全ての構成要素を含む必要はない。テレビジョン装置６００は、図２５（Ａ）に示す構成要素のうち必要な構成要素を有していればよい。また、テレビジョン装置６００は、図２５（Ａ）に示す構成要素以外の構成要素を有していてもよい。
例えば、テレビジョン装置６００は、図２５（Ａ）に示す構成のほか、外部インターフェース、音声出力部、タッチパネルユニット、センサユニット、カメラユニットなどを有していてもよい。例えば外部インターフェースとしては、例えばＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）端子、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）接続用端子、電源受給用端子、音声出力用端子、音声入力用端子、映像出力用端子、映像入力用端子などの外部接続端子、赤外線、可視光、紫外線などを用いた光通信用の送受信機、筐体に設けられた物理ボタンなどがある。また、例えば音声入出力部としては、サウンドコントローラ、マイクロフォン、スピーカなどがある。
以下では、画像処理回路６０４についてより詳細な説明を行う。
画像処理回路６０４は、デコーダ回路６０５から入力される映像信号に基づいて、画像処理を実行する機能を有することが好ましい。
画像処理としては、例えばノイズ除去処理、階調変換処理、色調補正処理、輝度補正処理などが挙げられる。色調補正処理や輝度補正処理としては、例えばガンマ補正などがある。
また、画像処理回路６０４は、解像度のアップコンバートに伴う画素間補間処理や、フレーム周波数のアップコンバートに伴うフレーム間補間などの処理などの処理を実行する機能を有していることが好ましい。
例えば、ノイズ除去処理としては、文字などの輪郭の周辺に生じるモスキートノイズ、高速の動画で生じるブロックノイズ、ちらつきを生じるランダムノイズ、解像度のアップコンバートにより生じるドットノイズなどのさまざまなノイズを除去する。
階調変換処理は、画像の階調を表示パネル６２０の出力特性に対応した階調へ変換する処理である。例えば階調数を大きくする場合、小さい階調数で入力された画像に対して、各画素に対応する階調値を補間して割り当てることで、ヒストグラムを平滑化する処理を行うことができる。また、ダイナミックレンジを広げる、ハイダイナミックレンジ（ＨＤＲ）処理も、階調変換処理に含まれる。
また、画素間補間処理は、解像度をアップコンバートした際に、本来存在しないデータを補間する。例えば、目的の画素の周囲の画素を参照し、それらの中間色を表示するようにデータを補間する。
また、色調補正処理は、画像の色調を補正する処理である。また輝度補正処理は、画像の明るさ（輝度コントラスト）を補正する処理である。例えば、テレビジョン装置６００が設けられる空間に配置された照明の種類や輝度、又は色純度などを検知し、それに応じて表示パネル６２０に表示する画像の輝度や色調が最適となるように補正する。又は、表示する画像と、あらかじめ保存してある画像リスト内の様々な場面の画像と、を照合し、最も近い場面の画像に適した輝度や色調に表示する画像を補正する機能を有していてもよい。
フレーム間補間は、表示する映像のフレーム周波数を増大させる場合に、本来存在しないフレーム（補間フレーム）の画像を生成する。例えば、ある２枚の画像の差分から２枚の画像の間に挿入する補間フレームの画像を生成する。又は２枚の画像の間に複数枚の補間フレームの画像を生成することもできる。例えばデコーダ回路６０５から入力される映像信号のフレーム周波数が６０Ｈｚであったとき、複数枚の補間フレームを生成することで、タイミングコントローラ６０７に出力する映像信号のフレーム周波数を、２倍の１２０Ｈｚ、又は４倍の２４０Ｈｚ、又は８倍の４８０Ｈｚなどに増大させることができる。
また、画像処理回路６０４は、ニューラルネットワークを利用して、画像処理を実行する機能を有していることが好ましい。図２５（Ａ）では、画像処理回路６０４がニューラルネットワーク６１０を有している例を示している。
例えば、ニューラルネットワーク６１０により、例えば映像に含まれる画像データから特徴抽出を行うことができる。また画像処理回路６０４は、抽出された特徴に応じて最適な補正方法を選択することや、又は補正に用いるパラメータを選択することができる。
又は、ニューラルネットワーク６１０自体に画像処理を行う機能を持たせてもよい。すなわち、画像処理を施す前の画像データをニューラルネットワーク６１０に入力することで、画像処理が施された画像データを出力させる構成としてもよい。
また、ニューラルネットワーク６１０に用いる重み係数のデータは、データテーブルとして記憶部６０２に格納される。当該重み係数を含むデータテーブルは、例えば通信制御部６０３により、コンピュータネットワークを介して最新のものに更新することができる。又は、画像処理回路６０４が学習機能を有し、重み係数を含むデータテーブルを更新可能な構成としてもよい。
図２５（Ｂ）に、画像処理回路６０４が有するニューラルネットワーク６１０の概略図を示す。
なお、本明細書等においてニューラルネットワークとは、生物の神経回路網を模し、学習によってニューロンどうしの結合強度を決定し、問題解決能力を持たせるモデル全般を指す。ニューラルネットワークは入力層、中間層（隠れ層ともいう）、出力層を有する。ニューラルネットワークのうち、２層以上の中間層を有するものをディープニューラルネットワーク（ＤＮＮ）と呼称する。ディープニューラルネットワークによる学習を「ディープラーニング」と呼称する。
また、本明細書等において、ニューラルネットワークについて述べる際に、既にある情報からニューロンとニューロンの結合強度（重み係数とも言う）を決定することを「学習」と呼ぶ場合がある。また、本明細書等において、学習によって得られた結合強度を用いてニューラルネットワークを構成し、そこから新たな結論を導くことを「推論」と呼ぶ場合がある。
ニューラルネットワーク６１０は、入力層６１１、１つ以上の中間層６１２、及び出力層６１３を有する。入力層６１１には入力データが入力される。出力層６１３からは出力データが出力される。
入力層６１１、中間層６１２、及び出力層６１３には、それぞれニューロン６１５を有する。ここでニューロン６１５は、積和演算を実現しうる回路素子（積和演算素子）を指す。図２５では、２つの層が有する２つのニューロン６１５間におけるデータの入出力方向を矢印で示している。
それぞれの層における演算処理は、前層が有するニューロン６１５の出力と重み係数との積和演算により実行される。例えば、入力層の第ｉ番目のニューロンの出力をｘｉとし、出力ｘｉと次の中間層６１２の第ｊ番目のニューロンとの結合強度（重み係数）をｗｊｉとすると、当該中間層の第ｊ番目のニューロンの出力ｙｊは、ｙｊ＝ｆ（Σｗｊｉ・ｘｉ）となる。なお、ｉ、ｊは１以上の整数とする。ここで、ｆ（ｘ）は活性化関数でシグモイド関数、閾値関数などを用いることができる。以下同様に、各層のニューロン６１５の出力は、前段層のニューロン６１５の出力と重み係数の積和演算結果に活性化関数を演算した値となる。また、層と層との結合は、全てのニューロン同士が結合する全結合としてもよいし、一部のニューロン同士が結合する部分結合としてもよい。図２５（Ｂ）では全結合である場合を示している。
図２５（Ｂ）では、３つの中間層６１２を有する例を示している。なお、中間層６１２の数はこれに限られず、１つ以上の中間層を有していればよい。また、１つの中間層６１２が有するニューロンの数も、仕様に応じて適宜変更すればよい。例えば１つの中間層６１２が有するニューロン６１５の数は、入力層６１１又は出力層６１３が有するニューロン６１５の数よりも多くてもよいし、少なくてもよい。
ニューロン６１５同士の結合強度の指標となる重み係数は、学習によって決定される。学習は、テレビジョン装置６００が有するプロセッサにより実行してもよいが、専用サーバーやクラウドなどの演算処理能力の優れた計算機で実行することが好ましい。学習により決定された重み係数は、テーブルとして上記記憶部６０２に格納され、画像処理回路６０４により読み出されることにより使用される。また、当該テーブルは、必要に応じてコンピュータネットワークを介して更新することができる。
以上がニューラルネットワークについての説明である。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
ＤＬ＿Ｙ：データ線、ＤＬ＿１：データ線、ＤＬａ１：ソース線、ＤＬａ２：ソース線、ＤＬｂ１：ソース線、ＤＬｂ２：ソース線、ＧＬ＿Ｘ：ゲート線、ＧＬ＿１：ゲート線、ＧＬ＿２：ゲート線、１００：トランジスタ、１００Ａ：トランジスタ、１００Ｂ：トランジスタ、１００Ｃ：トランジスタ、１００Ｄ：トランジスタ、１０２：基板、１０２ａ：基板、１０２ｂ：基板、１０３：絶縁層、１０４：絶縁層、１０４ａ：層、１０４ｂ：層、１０４ｃ：層、１０５：接着層、１０６：導電層、１０８：半導体層、１０８Ａ：半導体膜、１０８ａ：半導体層、１０８Ｂ：半導体膜、１０８ｂ：半導体層、１０８ｃ：半導体層、１０９：絶縁層、１０９ｆ：絶縁膜、１１０：絶縁層、１１１：導電層、１１１ｆ：導電膜、１１２：開口、１１３Ａ：絶縁膜、１１３ａ：絶縁層、１１３Ｂ：絶縁膜、１１３ｂ：絶縁層、１１６：絶縁層、１１８：絶縁層、１１８ｆ：絶縁膜、１１９：絶縁層、１１９ｆ：絶縁膜、１２０ａ：導電層、１２０ｂ：導電層、１４１ａ：開口、１４１ｂ：開口、１４２：開口、５０１：画素回路、５０２：画素部、５０４：駆動回路部、５０４ａ：ゲートドライバ、５０４ｂ：ソースドライバ、５０６：保護回路、５０７：端子部、５５０：トランジスタ、５５２：トランジスタ、５５４：トランジスタ、５６０：容量素子、５６２：容量素子、５７０：液晶素子、５７２：発光素子、６００：テレビジョン装置、６０１：制御部、６０２：記憶部、６０３：通信制御部、６０４：画像処理回路、６０５：デコーダ回路、６０６：映像信号受信部、６０７：タイミングコントローラ、６０８：ソースドライバ、６０９：ゲートドライバ、６１０：ニューラルネットワーク、６１１：入力層、６１２：中間層、６１３：出力層、６１５：ニューロン、６２０：表示パネル、６２１：画素、６３０：システムバス、７００：表示装置、７００Ａ：表示装置、７０１：基板、７０２：画素部、７０４：ソースドライバ回路部、７０５：基板、７０６：ゲートドライバ回路部、７０８：ＦＰＣ端子部、７１０：信号線、７１０ａ：信号線、７１１：配線部、７１２：シール材、７１６：ＦＰＣ、７２１：ソースドライバＩＣ、７２２：ゲートドライバ回路、７２３：ＦＰＣ、７２４：プリント基板、７３０：絶縁膜、７３２：封止膜、７３４：絶縁膜、７３６：着色膜、７３８：遮光膜、７５０：トランジスタ、７５２：トランジスタ、７６０：接続電極、７７０：平坦化絶縁膜、７７２：導電膜、７７３：絶縁膜、７７４：導電膜、７７５：液晶素子、７７６：液晶層、７７８：構造体、７８０：異方性導電膜、７８２：発光素子、７８６：ＥＬ層、７８８：導電膜、７９０：容量素子、７９１：タッチパネル、７９２：絶縁膜、７９３：電極、７９４：電極、７９５：絶縁膜、７９６：電極、７９７：絶縁膜、６０００：表示モジュール、６００１：上部カバー、６００２：下部カバー、６００５：ＦＰＣ、６００６：表示装置、６００９：フレーム、６０１０：プリント基板、６０１１：バッテリー、６０１５：発光部、６０１６：受光部、６０１７ａ：導光部、６０１７ｂ：導光部、６０１８：光、７１００：テレビジョン装置、７１０１：筐体、７１０３：スタンド、７１１１：リモコン操作機、７２００：ノート型パーソナルコンピュータ、７２１１：筐体、７２１２：キーボード、７２１３：ポインティングデバイス、７２１４：外部接続ポート、７３００：デジタルサイネージ、７３０１：筐体、７３０３：スピーカ、７３１１：情報端末機、７４００：デジタルサイネージ、７４０１：柱、７４１１：情報端末機、７５００：表示部、８０００：カメラ、８００１：筐体、８００２：表示部、８００３：操作ボタン、８００４：シャッターボタン、８００６：レンズ、８０４０：携帯情報端末、８０４１：筐体、８０４２：表示部、８０４３：ボタン、８０４４：アイコン、８０４５：カメラ、８０４６：マイクロフォン、８０４７：スピーカ、８０４８：接続端子、８０４９：太陽電池、８０５０：カメラ、８０５１：充放電制御回路、８０５２：バッテリー、８０５３：ＤＣＤＣコンバータ、８０５４：スイッチ、８０５５：スイッチ、８０５６：スイッチ、８０５７：コンバータ、８１００：ファインダー、８１０１：筐体、８１０２：表示部、８１０３：ボタン、８２００：ヘッドマウントディスプレイ、８２０１：装着部、８２０２：レンズ、８２０３：本体、８２０４：表示部、８２０５：ケーブル、８２０６：バッテリー、８３００：ヘッドマウントディスプレイ、８３０１：筐体、８３０２：表示部、８３０４：固定具、８３０５：レンズ、９０００：筐体、９００１：表示部、９００３：スピーカ、９００５：操作キー、９００６：接続端子、９００７：センサ、９００８：マイクロフォン、９０５０：操作ボタン、９０５１：情報、９０５２：情報、９０５３：情報、９０５４：情報、９０５５：ヒンジ、９１００：テレビジョン装置、９１０１：携帯情報端末、９１０２：携帯情報端末、９２００：携帯情報端末、９２０１：携帯情報端末

Claims (7)

  1. 第１の絶縁層と、
    前記第１の絶縁層上の第１の半導体層と、
    前記第１の半導体層上に位置し、厚さが０．５ｎｍ以上５０ｎｍ以下である第２の絶縁層と、
    前記第２の絶縁層上の第３の絶縁層と、
    前記第２の絶縁層及び前記第３の絶縁層に設けられた第１の開口と、
    前記第１の開口に沿う形状を有する第２の半導体層と、
    前記第２の半導体層と重なる領域、及び前記第３の絶縁層を覆う領域を有する、第４の絶縁層と、
    前記第１の開口と重なる領域を有し、前記第４の絶縁層上に位置するゲート電極と、
    前記第２の絶縁層乃至第４の絶縁層に設けられた第２の開口と、
    前記第２の開口と重なる領域を有する、ソース電極及びドレイン電極の一方と、
    前記第２の絶縁層乃至第４の絶縁層に設けられた第３の開口と、
    前記第３の開口と重なる領域を有する、ソース電極及びドレイン電極の他方と、を有し、
    前記第２の絶縁層の端部は、前記第１の半導体層の端部を超えて位置し、
    前記第２の絶縁層の端部を超えた領域において、前記第３の絶縁層は前記第１の絶縁層と接する領域を有する、
    半導体装置。
  2. 第１の絶縁層と、
    前記第１の絶縁層上の第１の半導体層と、
    前記第１の半導体層上に位置し、厚さが０．５ｎｍ以上５０ｎｍ以下である第２の絶縁層と、
    前記第２の絶縁層上の第３の絶縁層と、
    前記第２の絶縁層及び前記第３の絶縁層に設けられた第１の開口と、
    前記第１の開口に沿う形状を有する第２の半導体層と、
    前記第２の半導体層と重なる領域、及び前記第３の絶縁層を覆う領域を有する、第４の絶縁層と、
    前記第１の開口と重なる領域を有し、前記第４の絶縁層上に位置する第５の絶縁層と、
    前記第５の絶縁層上に位置するゲート電極と、
    前記ゲート電極上の第６の絶縁層と、
    前記第２の絶縁層乃至第４の絶縁層に設けられた第２の開口と、
    前記第２の開口と重なる領域を有する、ソース電極及びドレイン電極の一方と、
    前記第２の絶縁層乃至第４の絶縁層に設けられた第３の開口と、
    前記第３の開口と重なる領域を有する、ソース電極及びドレイン電極の他方と、を有し、
    前記第２の絶縁層の端部は、前記第１の半導体層の端部を超えて位置し、
    前記第２の絶縁層の端部を超えた領域において、前記第３の絶縁層は前記第１の絶縁層と接する領域を有する、
    半導体装置。
  3. 請求項２において、
    前記第５の絶縁層は、アルミニウムと酸素、アルミニウムと窒素、ハフニウムと酸素、又はハフニウムと窒素を有する、半導体装置。
  4. 請求項２又は請求項３において、
    前記第６の絶縁層は、アルミニウムと酸素、アルミニウムと窒素、ハフニウムと酸素、又はハフニウムと窒素を有する、半導体装置。
  5. 請求項１乃至請求項４のいずれか一において、
    前記第２の絶縁層は、アルミニウムと酸素、又はアルミニウムと窒素、ハフニウムと酸素、又はハフニウムと窒素を有する、半導体装置。
  6. 請求項１乃至請求項５のいずれか一において、
    前記第１の半導体層は、第１の酸化物半導体を有し、
    前記第２の半導体層は、第２の酸化物半導体を有する、
    半導体装置。
  7. 請求項６において、
    前記第１の酸化物半導体は、Ｉｎと、Ｇａと、Ｚｎと、を有し、
    前記第２の酸化物半導体は、Ｉｎと、Ｇａと、Ｚｎと、を有し、
    前記第２の酸化物半導体におけるＩｎと、Ｇａと、Ｚｎとが満たす原子数比は、前記第１の酸化物半導体におけるＩｎと、Ｇａと、Ｚｎとが満たす原子数比と異なる、
    半導体装置。
JP2022179419A 2017-09-01 2022-11-09 半導体装置 Active JP7547437B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017168137 2017-09-01
JP2017168137 2017-09-01
PCT/IB2018/056334 WO2019043511A1 (ja) 2017-09-01 2018-08-22 半導体装置、及び表示装置
JP2019538749A JP7175900B2 (ja) 2017-09-01 2018-08-22 半導体装置、及び表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019538749A Division JP7175900B2 (ja) 2017-09-01 2018-08-22 半導体装置、及び表示装置

Publications (2)

Publication Number Publication Date
JP2023016820A JP2023016820A (ja) 2023-02-02
JP7547437B2 true JP7547437B2 (ja) 2024-09-09

Family

ID=65526411

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019538749A Active JP7175900B2 (ja) 2017-09-01 2018-08-22 半導体装置、及び表示装置
JP2022179419A Active JP7547437B2 (ja) 2017-09-01 2022-11-09 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2019538749A Active JP7175900B2 (ja) 2017-09-01 2018-08-22 半導体装置、及び表示装置

Country Status (5)

Country Link
US (2) US11237444B2 (ja)
JP (2) JP7175900B2 (ja)
KR (1) KR102584060B1 (ja)
CN (2) CN118281077A (ja)
WO (1) WO2019043511A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7466933B2 (ja) * 2018-12-31 2024-04-15 ナノエックス 両面発光ｌｅｄチップ
WO2021009619A1 (ja) * 2019-07-17 2021-01-21 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US11211501B2 (en) 2019-07-19 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US12538495B2 (en) 2020-09-06 2026-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, capacitor, and manufacturing method thereof
CN112291882A (zh) * 2020-10-23 2021-01-29 四川西南联盛通讯技术有限公司 超薄手机led背光驱动控制系统
CN113097230B (zh) * 2021-03-29 2023-01-10 深圳市华星光电半导体显示技术有限公司 阵列基板及其制作方法
JP2022191755A (ja) * 2021-06-16 2022-12-28 シャープディスプレイテクノロジー株式会社 半導体装置
KR20230030112A (ko) * 2021-08-24 2023-03-06 삼성디스플레이 주식회사 표시 장치
WO2023070389A1 (zh) * 2021-10-27 2023-05-04 京东方科技集团股份有限公司 发光基板及其制造方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016208023A (ja) 2015-04-15 2016-12-08 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2016219011A (ja) 2015-05-21 2016-12-22 株式会社半導体エネルギー研究所 電子装置
US20160372606A1 (en) 2015-06-19 2016-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
JP2017143255A (ja) 2016-02-05 2017-08-17 株式会社半導体エネルギー研究所 半導体装置、電子機器
JP2017147445A (ja) 2016-02-17 2017-08-24 株式会社半導体エネルギー研究所 半導体装置、電子機器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8629490B2 (en) 2006-03-31 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor storage device with floating gate electrode and control gate electrode
JP5708910B2 (ja) 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
DE112011102644B4 (de) 2010-08-06 2019-12-05 Semiconductor Energy Laboratory Co., Ltd. Integrierte Halbleiterschaltung
JP2015188062A (ja) * 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
CN113793872A (zh) 2014-12-10 2021-12-14 株式会社半导体能源研究所 半导体装置及其制造方法
JP2016154225A (ja) * 2015-02-12 2016-08-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US9653613B2 (en) * 2015-02-27 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102440302B1 (ko) * 2015-04-13 2022-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN107683531B (zh) 2015-05-22 2022-04-29 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
JP6584196B2 (ja) * 2015-07-31 2019-10-02 株式会社半導体エネルギー研究所 半導体装置
JP6725357B2 (ja) * 2015-08-03 2020-07-15 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法
US10868045B2 (en) 2015-12-11 2020-12-15 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device
WO2017187301A1 (en) 2016-04-28 2017-11-02 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016208023A (ja) 2015-04-15 2016-12-08 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2016219011A (ja) 2015-05-21 2016-12-22 株式会社半導体エネルギー研究所 電子装置
US20160372606A1 (en) 2015-06-19 2016-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
JP2017143255A (ja) 2016-02-05 2017-08-17 株式会社半導体エネルギー研究所 半導体装置、電子機器
JP2017147445A (ja) 2016-02-17 2017-08-24 株式会社半導体エネルギー研究所 半導体装置、電子機器

Also Published As

Publication number Publication date
US20200161340A1 (en) 2020-05-21
JP2023016820A (ja) 2023-02-02
CN118281077A (zh) 2024-07-02
US20220128850A1 (en) 2022-04-28
US11237444B2 (en) 2022-02-01
KR20200039736A (ko) 2020-04-16
CN111033757B (zh) 2024-04-26
WO2019043511A1 (ja) 2019-03-07
CN111033757A (zh) 2020-04-17
JPWO2019043511A1 (ja) 2020-11-05
KR102584060B1 (ko) 2023-09-27
US11693288B2 (en) 2023-07-04
JP7175900B2 (ja) 2022-11-21

Similar Documents

Publication Publication Date Title
JP7430763B2 (ja) 半導体装置
JP7547437B2 (ja) 半導体装置
JP7155128B2 (ja) 半導体装置、及び表示装置
JP7118973B2 (ja) 半導体装置
JP2018190753A (ja) 半導体装置、および表示装置
JP6925819B2 (ja) 半導体装置の作製方法
JP2019125789A (ja) 半導体装置
JP2018163949A (ja) 半導体装置、及び半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240213

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20240328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240828

R150 Certificate of patent or registration of utility model

Ref document number: 7547437

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150