JP7155128B2 - 半導体装置、及び表示装置 - Google Patents

半導体装置、及び表示装置 Download PDF

Info

Publication number
JP7155128B2
JP7155128B2 JP2019538748A JP2019538748A JP7155128B2 JP 7155128 B2 JP7155128 B2 JP 7155128B2 JP 2019538748 A JP2019538748 A JP 2019538748A JP 2019538748 A JP2019538748 A JP 2019538748A JP 7155128 B2 JP7155128 B2 JP 7155128B2
Authority
JP
Japan
Prior art keywords
layer
insulating layer
semiconductor
film
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019538748A
Other languages
English (en)
Other versions
JPWO2019043510A1 (ja
Inventor
行徳 島
昌孝 中田
正佳 土橋
健一 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JPWO2019043510A1 publication Critical patent/JPWO2019043510A1/ja
Application granted granted Critical
Publication of JP7155128B2 publication Critical patent/JP7155128B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133345Insulating layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00

Description

本発明の一態様は、半導体装置、及びその作製方法に関する。本発明の一態様は、酸化物半導体膜を有する半導体装置、及びその作製方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路、演算装置、記憶装置等は半導体装置の一態様である。また、撮像装置、電気光学装置、発電装置(薄膜太陽電池、有機薄膜太陽電池等を含む)、及び電子機器は半導体装置を有している場合がある。
近年、半導体装置の開発が進められ、LSIやCPUやメモリが主に用いられている。CPUは、半導体ウエハから切り離された半導体集積回路(少なくともトランジスタおよびメモリ)を有し、接続端子である電極が形成された半導体素子の集合体である。
LSIやCPUやメモリなどの半導体回路(ICチップ)は、回路基板、例えばプリント配線板に実装され、様々な電子機器の部品の一つとして用いられる。また、高解像度を有する表示装置は、ドライバ回路などの周辺回路を組み込むことで、部品点数の削減が検討されている。
従って、絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。当該トランジスタは集積回路(IC)や画像表示装置(単に表示装置とも表記する。)のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
また、酸化物半導体を用いたトランジスタ(Oxide Semiconductorトランジスタ、以下、OSトランジスタと呼ぶ)は、非導通状態において極めてリーク電流が小さいことが知られている。例えば、OSトランジスタのリーク電流が低いという特性を応用した低消費電力のCPUなどが開示されている(特許文献1参照。)。
また、OSトランジスタで、ゲート電極を開口部に埋め込んで作製する方法などが開示されている(特許文献2参照。)。
また、近年では電子機器の小型化、軽量化に伴い、トランジスタなどを高密度に集積した集積回路の要求が高まっている。また、集積回路を含む半導体装置の生産性の向上が求められている。
特開2012-257187号公報 特開2017-050530号公報
本発明の一態様は、微細化又は高集積化が可能な半導体装置を提供することを課題の一つとする。本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一つとする。本発明の一態様は、良好な周波数特性を有する半導体装置を提供することを課題の一つとする。本発明の一態様は、信頼性が良好な半導体装置を提供することを課題の一つとする。本発明の一態様は、生産性の高い半導体装置を提供することを課題の一つとする。本発明の一態様は、フレキシブルな基板を用いた半導体装置又は表示装置を提供することを課題の一とする。
又は、長期間においてデータの保持が可能な半導体装置を提供することを課題の一とする。又は、データの書き込み速度が速い半導体装置を提供することを課題の一とする。又は、設計自由度が高い半導体装置を提供することを課題の一とする。又は、消費電力を抑えることができる半導体装置を提供することを課題の一とする。又は、新規な半導体装置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。本発明の一態様は、これらの課題の全てを解決する必要はないものとする。また、上記以外の課題は、明細書、図面、請求項などの記載から抽出することが可能である。
本発明の一態様の半導体装置は、第1の半導体層と、第2の半導体層と、第3の半導体層と、第1の絶縁層と、第2の絶縁層と、第3の絶縁層と、第4の絶縁層と、第1の導電層と、一対の第2の導電層と、を有する半導体装置である。第1の導電層は、第2の半導体層上に位置し、第2の半導体層は、第1の半導体層上に位置し、第2の導電層は、第2の半導体層上に接し、第2の絶縁層は、第2の導電層の上面と側面とを覆うように接して設けられる。第2の絶縁層は、一対の第2の導電層の間の領域に、第2の半導体層と重なる第1の開口を有し、第3の半導体層は、第2の絶縁層の上面と、第1の開口の側面と、第2の半導体層とに接して設けられる。第1の絶縁層は、第1の導電層と、第3の半導体層との間に位置し、第3の絶縁層は、第1の絶縁層と、第1の導電層との間に位置し、第4の絶縁層は、第1の導電層を囲うように接して設けられる。第4の絶縁層は、第3の絶縁層と、第1の絶縁層と、第3の半導体層と接し、第3の半導体層は、第2の半導体層の側面と接する部分と、第1の半導体層の一部と接する部分とを有する、半導体装置である。
また、上記において、第2の絶縁層、第3の絶縁層、及び第4の絶縁層は、アルミニウム又はハフニウム、及び酸素を含むことが好ましい。
また、上記の半導体装置は、さらに、第5の絶縁層を有している。第5の絶縁層は、第2の絶縁層上に位置し、第2の導電層と、第2の絶縁層と、第5の絶縁層は、第1の開口を有し、第3の半導体層は、第2の絶縁層の上面と、第1の開口の側面と、第2の半導体層とが接することが好ましい。
また、上記の半導体装置は、さらに第3の導電層を有している。第3の導電層は、第1の半導体層よりも下側に位置し、第3の導電層は、第1の導電層と、第1の半導体層と、が重なる位置に配置され、第5の絶縁層は、第3の導電層と、第1の半導体層との間に位置することが好ましい。
また、上記の半導体装置において、第5の絶縁層は、第3の導電層側から第1の層、第2の層、及び第3の層がこの順に積層される。第1の層、及び第3の層は、それぞれ酸素、を含み、第2の層は、アルミニウム、又はハフニウムと、酸素と、を含むことが好ましい。
また、上記に記載の半導体装置と、当該半導体装置と電気的に接続される液晶素子又は発光素子と、を有する、表示装置が好ましい。
本発明の一態様は、微細化又は高集積化が可能な半導体装置を提供することができる。本発明の一態様は、良好な電気特性を有する半導体装置を提供することができる。本発明の一態様は、良好な周波数特性を有する半導体装置を提供することができる。本発明の一態様は、信頼性が良好な半導体装置を提供することができる。本発明の一態様は、生産性の高い半導体装置を提供することを課題の一つとする。本発明の一態様は、フレキシブルな基板を用いた半導体装置又は表示装置を提供することができる。
又は、長期間においてデータの保持が可能な半導体装置を提供することができる。又は、データの書き込み速度が速い半導体装置を提供することができる。又は、設計自由度が高い半導体装置を提供することができる。又は、消費電力を抑えることができる半導体装置を提供することができる。又は、新規な半導体装置を提供することができる。
トランジスタの構成例。 トランジスタの構成例。 トランジスタの作製方法を説明する図。 トランジスタの作製方法を説明する図。 トランジスタの作製方法を説明する図。 トランジスタの構成例。 トランジスタの構成例。 トランジスタの構成例。 トランジスタの構成例。 表示装置の上面図。 表示装置の断面図。 表示装置の断面図。 表示装置の断面図。 表示装置の断面図。 表示装置の断面図。 表示装置のブロック図及び回路図。 表示装置のブロック図。 電気機器を説明する図。 表示モジュールの構成例。 電子機器の構成例。 電子機器の構成例。 電子機器の構成例。 テレビジョン装置の構成例。 実施例1に係る、トランジスタの電気特性を説明する図。
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、本明細書で説明する各図において、各構成の大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
また、本明細書にて用いる「第1」、「第2」、「第3」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン(ドレイン端子、ドレイン領域又はドレイン電極)とソース(ソース端子、ソース領域又はソース電極)の間にチャネル形成領域を有しており、チャネル形成領域を介してソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
また、本明細書等において、「平行」とは、二つの直線が-10°以上10°以下の角度で配置されている状態をいう。従って、-5°以上5°以下の場合も含まれる。また、「垂直」とは、二つの直線が80°以上100°以下の角度で配置されている状態をいう。従って、85°以上95°以下の場合も含まれる。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。又は、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態(非導通状態、遮断状態、ともいう)にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、nチャネル型トランジスタでは、ゲートとソースの間の電圧Vgsがしきい値電圧Vthよりも低い状態、pチャネル型トランジスタでは、ゲートとソースの間の電圧Vgsがしきい値電圧Vthよりも高い状態をいう。
トランジスタのオフ電流は、Vgsに依存する場合がある。従って、トランジスタのオフ電流がI以下である、とは、トランジスタのオフ電流がI以下となるVgsの値が存在することをいう場合がある。トランジスタのオフ電流は、所定のVgsにおけるオフ状態、所定の範囲内のVgsにおけるオフ状態、又は、十分に低減されたオフ電流が得られるVgsにおけるオフ状態、等におけるオフ電流を指す場合がある。
一例として、しきい値電圧Vthが0.5Vであり、Vgsが0.5Vにおけるドレイン電流が1×10-9Aであり、Vgsが0.1Vにおけるドレイン電流が1×10-13Aであり、Vgsが-0.5Vにおけるドレイン電流が1×10-19Aであり、Vgsが-0.8Vにおけるドレイン電流が1×10-22Aであるようなnチャネル型トランジスタを想定する。当該トランジスタのドレイン電流は、Vgsが-0.5Vにおいて、又は、Vgsが-0.5V乃至-0.8Vの範囲において、1×10-19A以下であるから、当該トランジスタのオフ電流は1×10-19A以下である、という場合がある。当該トランジスタのドレイン電流が1×10-22A以下となるVgsが存在するため、当該トランジスタのオフ電流は1×10-22A以下である、という場合がある。
また、本明細書等では、チャネル幅Wを有するトランジスタのオフ電流を、チャネル幅Wあたりを流れる電流値で表す場合がある。また、所定のチャネル幅(例えば1μm)あたりを流れる電流値で表す場合がある。後者の場合、オフ電流の単位は、電流/長さの次元を持つ単位(例えば、A/μm)で表される場合がある。
トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、室温、60℃、85℃、95℃、又は125℃におけるオフ電流を表す場合がある。又は、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、又は、当該トランジスタが含まれる半導体装置等が使用される温度(例えば、5℃乃至35℃のいずれか一の温度)におけるオフ電流、を表す場合がある。トランジスタのオフ電流がI以下である、とは、室温、60℃、85℃、95℃、125℃、当該トランジスタが含まれる半導体装置の信頼性が保証される温度、又は、当該トランジスタが含まれる半導体装置等が使用される温度(例えば、5℃乃至35℃のいずれか一の温度)、におけるトランジスタのオフ電流がI以下となるVgsの値が存在することを指す場合がある。
トランジスタのオフ電流は、ドレインとソースの間の電圧Vdsに依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、Vdsが0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V、又は20Vにおけるオフ電流を表す場合がある。又は、当該トランジスタが含まれる半導体装置等の信頼性が保証されるVds、又は、当該トランジスタが含まれる半導体装置等において使用されるVdsにおけるオフ電流、を表す場合がある。トランジスタのオフ電流がI以下である、とは、Vdsが0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V、20V、当該トランジスタが含まれる半導体装置の信頼性が保証されるVds、又は、当該トランジスタが含まれる半導体装置等において使用されるVds、におけるトランジスタのオフ電流がI以下となるVgsの値が存在することを指す場合がある。
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソースを流れる電流をいう場合もある。
また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。また、本明細書等において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。
また、本明細書等において、トランジスタのしきい値電圧とは、トランジスタにチャネルが形成されたときのゲート電圧(Vg)を指す。具体的には、トランジスタのしきい値電圧とは、ゲート電圧(Vg)を横軸に、ドレイン電流(Id)の平方根を縦軸にプロットした曲線(Vg-√Id特性)において、最大傾きである接線を外挿したときの直線と、ドレイン電流(Id)の平方根が0(Idが0A)との交点におけるゲート電圧(Vg)を指す場合がある。あるいは、トランジスタのしきい値電圧とは、チャネル長をL、チャネル幅をWとし、Id[A]×L[μm]/W[μm]の値が1×10-9[A]となるゲート電圧(Vg)を指す場合がある。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に低い場合は、「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」とは境界が曖昧であり、厳密に区別できない場合がある。従って、本明細書等に記載の「半導体」と、「絶縁体」とは、互いに言い換えることが可能な場合がある。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に高い場合は、「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」とは境界が曖昧であり、厳密に区別できない場合がある。従って、本明細書等に記載の「半導体」と、「導電体」とは、互いに言い換えることが可能な場合がある。
また、本明細書等において、原子数比がIn:Ga:Zn=4:2:3又はその近傍であるとは、In、Ga及びZnの原子数の総和に対するInの比を4としたときに、Gaの比が1以上3以下であり、Znの比が2以上4以下であるとする。また、原子数比がIn:Ga:Zn=5:1:6又はその近傍であるとは、In、Ga及びZnの原子数の総和に対するInの比を5としたときに、Gaの比が0.1より大きく2以下であり、Znの比が5以上7以下であるとする。また、原子数比がIn:Ga:Zn=1:1:1又はその近傍であるとは、In、Ga及びZnの原子数の総和に対するInの比を1としたときに、Gaの比が0.1より大きく2以下であり、Znの比が0.1より大きく2以下であるとする。
本明細書等において、金属酸化物(metal oxide)とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体(透明酸化物導電体を含む)、酸化物半導体(Oxide Semiconductor又は単にOSともいう)などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。また、「OS FET」と記載する場合においては、金属酸化物又は酸化物半導体を有するトランジスタと換言することができる。
また、本明細書等において、窒素を有する金属酸化物も金属酸化物(metal oxide)と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物(metal oxynitride)と呼称してもよい。
また、本明細書等において、CAAC(c-axis aligned crystal)、及びCAC(Cloud -Aligned Composite)と記載する場合がある。なお、CAACは結晶構造の一例を表し、CACは機能、又は材料の構成の一例を表す。
また、本明細書等において、CAC-OS又はCAC-metal oxideとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、CAC-OS又はCAC-metal oxideを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子(またはホール)を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能(On/Offさせる機能)をCAC-OS又はCAC-metal oxideに付与することができる。CAC-OS又はCAC-metal oxideにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
また、本明細書等において、CAC-OS又はCAC-metal oxideは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
また、CAC-OS又はCAC-metal oxideにおいて、導電性領域と、絶縁性領域とは、それぞれ0.5nm以上10nm以下、好ましくは0.5nm以上3nm以下のサイズで材料中に分散している場合がある。
また、CAC-OS又はCAC-metal oxideは、異なるバンドギャップを有する成分により構成される。例えば、CAC-OS又はCAC-metal oxideは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記CAC-OS又はCAC-metal oxideをトランジスタのチャネル領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
すなわち、CAC-OS又はCAC-metal oxideは、マトリックス複合材(matrix composite)、又は金属マトリックス複合材(metal matrix composite)と呼称することもできる。
金属酸化物の結晶構造の一例について説明する。なお、以下では、In-Ga-Zn酸化物ターゲット(In:Ga:Zn=4:2:4.1[原子数比])を用いて、スパッタリング法にて成膜された金属酸化物を一例として説明する。上記ターゲットを用いて、基板温度を100℃以上130℃以下として、スパッタリング法により形成した金属酸化物をsIGZOと呼称し、上記ターゲットを用いて、基板温度を室温(R.T.)として、スパッタリング法により形成した金属酸化物をtIGZOと呼称する。例えば、sIGZOは、nc(nano crystal)及びCAACのいずれか一方又は双方の結晶構造を有する。また、tIGZOは、ncの結晶構造を有する。なお、ここでいう室温(R.T.)とは、基板を意図的に加熱しない場合の温度を含む。
なお、CAAC構造とは、複数のナノ結晶(最大径が10nm未満である結晶領域)を有する薄膜などの結晶構造の一つであり、各ナノ結晶はc軸が特定の方向に配向し、かつa軸及びb軸は配向性を有さずに、ナノ結晶同士が粒界を形成することなく連続的に連結しているといった特徴を有する結晶構造である。特にCAAC構造を有する薄膜は、各ナノ結晶のc軸が、薄膜の厚さ方向、被形成面の法線方向、又は薄膜の表面の法線方向に配向しやすいといった特徴を有する。
ここで、結晶学において、単位格子を構成するa軸、b軸、及びc軸の3つの軸(結晶軸)について、特異的な軸をc軸とした単位格子を取ることが一般的である。特に層状構造を有する結晶では、層の面方向に平行な2つの軸をa軸及びb軸とし、層に交差する軸をc軸とすることが一般的である。このような層状構造を有する結晶の代表的な例として、六方晶系に分類されるグラファイトがあり、その単位格子のa軸及びb軸は劈開面に平行であり、c軸は劈開面に直交する。例えばYbFe型の結晶構造をとるInGaZnOの結晶は六方晶系に分類することができ、その単位格子のa軸及びb軸は層の面方向に平行となり、c軸は層(すなわちa軸及びb軸)に直交する。
本明細書等において、表示装置の一態様である表示パネルは表示面に画像等を表示(出力)する機能を有するものである。従って表示パネルは出力装置の一態様である。
また、本明細書等では、表示パネルの基板に、例えばFPC(Flexible Printed Circuit)もしくはTCP(Tape Carrier Package)などのコネクターが取り付けられたもの、又は基板にCOG(Chip On Glass)方式等によりICが実装されたものを、表示パネルモジュール、表示モジュール、又は単に表示パネルなどと呼ぶ場合がある。
また、本明細書等において、タッチセンサは指やスタイラスなどの被検知体が触れる、押圧する、又は近づくことなどを検出する機能を有するものである。またその位置情報を検知する機能を有していてもよい。従ってタッチセンサは入力装置の一態様である。例えばタッチセンサは1以上のセンサ素子を有する構成とすることができる。
また、本明細書等では、タッチセンサを有する基板を、タッチセンサパネル、又は単にタッチセンサなどと呼ぶ場合がある。また、本明細書等では、タッチセンサパネルの基板に、例えばFPCもしくはTCPなどのコネクターが取り付けられたもの、又は基板にCOG方式等によりICが実装されたものを、タッチセンサパネルモジュール、タッチセンサモジュール、センサモジュール、又は単にタッチセンサなどと呼ぶ場合がある。
なお、本明細書等において、表示装置の一態様であるタッチパネルは表示面に画像等を表示(出力)する機能と、表示面に指やスタイラスなどの被検知体が触れる、押圧する、又は近づくことなどを検出するタッチセンサとしての機能と、を有する。従ってタッチパネルは入出力装置の一態様である。
タッチパネルは、例えばタッチセンサ付き表示パネル(又は表示装置)、タッチセンサ機能つき表示パネル(または表示装置)とも呼ぶことができる。
タッチパネルは、表示パネルとタッチセンサパネルとを有する構成とすることもできる。又は、表示パネルの内部又は表面にタッチセンサとしての機能を有する構成とすることもできる。
また、本明細書等では、タッチパネルの基板に、例えばFPCもしくはTCPなどのコネクターが取り付けられたもの、又は基板にCOG方式等によりICが実装されたものを、タッチパネルモジュール、表示モジュール、又は単にタッチパネルなどと呼ぶ場合がある。
(実施の形態1)
本実施の形態では、本発明の一態様の半導体装置の構成例、及びその作製方法の例について説明する。
本発明の一態様は、被形成面上に、半導体層と、半導体層上に第1の絶縁層と、第1の絶縁層上に第1の導電層と、を有するトランジスタである。半導体層は、複数の半導体層が積層された構成を有している。半導体層は、半導体特性を示す金属酸化物(以下、酸化物半導体ともいう)を含んで構成される。ただし本発明では、第1の半導体層、第2の半導体層、第3の半導体層の3層を有する構成について示しているが、本発明は、これに限定されるものではない。例えば、半導体層は、第1の半導体層と、第2の半導体層の2層構造、又は、4層以上の積層構造を設ける構成にしてもよい。
第2の半導体層は、第1の半導体層上に位置し、第2の半導体層上には、第2の導電層が設けられる。第2の導電層上には、金属元素と、窒素又は酸素を含む第2の絶縁層が覆うように接して設けられる。第2の導電層と、第2の絶縁層には、第2の半導体層のチャネルが形成される領域(チャネル形成領域ともいう)と重なる位置に第1の開口部が設けられる。
第1の開口部の側面と、チャネルが形成される第2の半導体層の上には、第3の半導体層が設けられる。このとき、第3の半導体層は、第1の開口部より大きな範囲を覆うように設けられることが好ましい。第3の半導体上には、第1の絶縁層が設けられ、第1の絶縁層上には、第3の絶縁層が設けられる。第3の絶縁層上には、第1の導電層が設けられ、第1の導電層上には、第4の絶縁層が設けられる。第4の絶縁層は、第3の半導体層より大きな範囲を覆うように設けられることが好ましい。従って、第1の導電層は、第3の絶縁層と、第4の絶縁層とが囲うように接していることが好ましい。また、第3の半導体層は、第1の半導体層と、第1の開口部の内側で一部が接していることが好ましい。
さらに、第2の絶縁層上には、スペーサとして形成される第5の絶縁膜(以下、スペーサ層ともいう)を設けてもよい。第2の絶縁層上にスペーサ層を設けることで、第1の導電層と、第2の導電層間の寄生容量を小さくすることができる。また、スペーサ層を設けることで、第1の開口の幅を最小加工寸法とすることにより、最小加工寸法よりも微細なチャネル形成領域を設けることができる。
さらに、第3の導電層を第1の半導体層のよりも下側に配置してもよい。第3の導電層は、第1の導電層と、第1の半導体層とが重なる位置に配置される。第5の絶縁層は、第3の導電層と、第1の半導体層の間に配置される。
また、第2の半導体層と、第2の導電層とが接する領域は、チャネル形成領域を挟む一対の低抵抗領域となる。低抵抗領域は、ソース又はドレインとして機能する。
低抵抗領域は、チャネル形成領域よりもキャリア密度の高い領域である。例えば低抵抗領域は、チャネル形成領域よりも水素を多く含む領域、又は、チャネル形成領域よりも酸素欠損を多く含む領域とすることができる。酸化物半導体中の酸素欠損と水素原子とが結合すると、キャリアの発生源となる。
また半導体層は、チャネル形成領域と低抵抗領域との間に接合領域を有していてもよい。接合領域は、チャネル形成領域よりもキャリア密度が高く、且つ、低抵抗領域よりもキャリア密度が低い領域である。例えば、接合領域は、チャネル形成領域よりも水素又は酸素欠損のいずれか一方、又は両方を多く含み、且つ、低抵抗領域よりも水素又は酸素欠損のいずれか一方、又は両方の含有量が少ない領域とすることができる。
また接合領域中のキャリア密度は均一でなくてもよく、低抵抗領域側からチャネル形成領域側にかけて密度が小さくなるような密度勾配を有している場合がある。例えば、接合領域中の水素濃度又は酸素欠損の濃度のいずれか一方、又は両方が、低抵抗領域側からチャネル形成領域側にかけて濃度が小さくなるような濃度勾配を有していてもよい。
このような構成とすることで、チャネル形成領域と低抵抗領域とが接しない構成とすることができる。これにより、作製工程中にかかる熱などにより、低抵抗領域からチャネル形成領域に水素が拡散することや、チャネル形成領域中の酸素が低抵抗領域に拡散することで酸素欠損が生じることを防ぐことができる。これにより、チャネル形成領域のキャリア密度を極めて低くすることが可能で、良好且つ安定した電気特性を有するトランジスタを実現できる。
例えば、酸化物半導体として、In-M-Zn酸化物(元素Mは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウムなどから選ばれた一種、又は複数種)等の金属酸化物を用いるとよい。また、酸化物半導体として、In-Ga酸化物、In-Zn酸化物を用いてもよい。
ここで、酸化物半導体は、酸化物半導体を構成する元素の他に、アルミニウム、ルテニウム、ハフニウム、チタン、タンタル、クロム、タングステン、などの金属元素を添加することで、金属化合物となり、低抵抗化する場合がある。なお、好ましくは、アルミニウム、チタン、タンタル、タングステンなどを用いることが好ましい。酸化物半導体に、金属元素を添加するには、例えば、酸化物半導体上に、当該金属元素を含む金属膜、金属元素を有する窒化膜、又は金属元素を有する酸化膜を設けるとよい。また、当該膜を設けることで、当該膜と酸化物半導体との界面、又は当該界面近傍に位置する酸化物半導体中の一部の酸素が該膜などに吸収され、酸素欠損を形成し、酸化物半導体の当該界面近傍が低抵抗化する場合がある。
また、酸化物半導体上に、金属膜、金属元素を有する窒化膜、又は金属元素を有する酸化膜を設けた後、窒素を含む雰囲気下で、熱処理を行うとよい。窒素を含む雰囲気下での熱処理により、金属膜から金属元素が酸化物半導体へ拡散し、酸化物半導体に金属元素を添加することができる。
また、酸化物半導体に存在する水素は、酸化物半導体の低抵抗化した領域に拡散し、低抵抗化した領域に存在する酸素欠損の中に入った場合、比較的安定な状態となる。また、酸化物半導体に存在する酸素欠損中の水素は、250℃以上の熱処理によって、酸素欠損から抜け出し、酸化物半導体の低抵抗化した領域に拡散し、低抵抗化した領域に存在する酸素欠損の中に入り、比較的安定な状態となることがわかっている。従って、熱処理によって、酸化物半導体の低抵抗化した領域は、より低抵抗化し、低抵抗化していない酸化物半導体は、高純度化(水、水素などの不純物の低減)し、より高抵抗化する傾向がある。
また、酸化物半導体は、水素、又は窒素などが存在すると、キャリア密度が増加する。酸化物半導体中の水素は、金属原子と結合する酸素と反応して水になり、酸素欠損を形成する場合がある。当該酸素欠損に水素が入ることで、キャリア密度が増加する。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。つまり、窒素、又は水素を有する酸化物半導体は、低抵抗化される。
従って、酸化物半導体に対し、選択的に金属元素、並びに、水素、及び窒素などを添加することで、酸化物半導体に高抵抗領域、及び低抵抗領域を設けることができる。つまり、酸化物半導体を選択的に低抵抗化することで、島状に加工した酸化物半導体に、キャリア密度が低い半導体として機能する領域と、ソース領域、又はドレイン領域として機能する低抵抗化した領域を設けることができる。
また本発明の一態様は、上記に加え、半導体層よりも下側に第2のゲート電極と、当該第2のゲート電極と半導体層との間に、第2のゲート絶縁層と、を有することが好ましい。
ここで、第2のゲート絶縁層は、少なくとも2層の積層構造を有していることが好ましい。また、3層以上の積層構造を有する構成とすることがより好ましい。第2のゲート絶縁層が3層の積層構造を有するとき、第2のゲート電極側から、第1の層、第2の層、第3の層と呼ぶこととする。
以下では、第2のゲートの絶縁層が3層の積層構造を有する場合について説明する。
半導体層と接する第3の層と、その下側に位置する第2の層とは、互いに異なる材料を含むことが好ましい。
例えば、第2の層は第3の層よりも誘電率の高い材料を含む層とすることで、第2のゲート電極に与える電圧の低電圧化が可能となる。又は、第2の層は、第3の層よりも水素又は酸素が拡散しにくい層とすることで、第2のゲート絶縁層よりも下側から半導体層へ不純物が拡散することを防ぐことができる。
より具体的には、第2の絶縁層の第2の層に、酸化アルミニウム、酸化ハフニウム、又はハフニウムアルミネートなどを用いることが好ましい。また、第3の層には、酸化シリコン、酸化窒化シリコンなどを用いることが好ましい。
また、第2の層よりも下層に位置する第1の層は、第3の層と同じ材料を用いることが好ましい。
なお、上記において、第2のゲート電極側に位置する第1の層は省略してもよい。
第2のゲート絶縁層をこのような構成とすることで、トランジスタを支持する基板としてフレキシブル基板などのバリア性の低い基板を用いても、信頼性を高めることができる。
以下では、より具体的な例について図面を参照して説明する。
[構成例1]
図1(A)は、トランジスタ100の上面図であり、図1(B)は、図1(A)に示す一点鎖線A1-A2における切断面の断面図に相当し、図1(C)は、図1(A)に示す一点鎖線B1-B2における切断面の断面図に相当する。なお、図1(A)において、トランジスタ100の構成要素の一部(ゲート絶縁層等)を省略して図示している。また、一点鎖線A1-A2方向をチャネル長方向、一点鎖線B1-B2方向をチャネル幅方向と呼称する場合がある。また、トランジスタの上面図においては、以降の図面においても図1(A)と同様に、構成要素の一部を省略して図示する場合がある。
トランジスタ100は、絶縁層104、導電層106、半導体層108a、半導体層108b、半導体層108c、絶縁層109、絶縁層110、導電層111、絶縁層113a、絶縁層113b、絶縁層116、絶縁層118、絶縁層119、導電層120a、及び導電層120b等を有する。なお、本明細書等において、半導体層108a、半導体層108b及び半導体層108cをまとめて「半導体層108」という場合がある。また、半導体層120a、半導体層120bをまとめて「半導体層120」という場合がある。
導電層106の一部は第1のゲート電極(ボトムゲート電極ともいう)として機能し、導電層106は、基板102上に設けられ、絶縁層104は、導電層106上に設けられ、導電層106は、絶縁層104を介して半導体層108と重畳する部分を有する。導電層120は、半導体層108上に設けられ、絶縁層116は、導電層120を覆うように設けられる。絶縁層109は、絶縁層116上に設けられる。導電層120、絶縁層116、及び絶縁層109に形成される開口部112は、半導体層108上に形成される。また、導電層120、絶縁層116、及び絶縁層109に形成される開口部112は、上面形状が概略一致している。
なお、本明細書等において「上面形状が概略一致」とは、積層した層と層との間で少なくとも輪郭の一部が重なることをいう。例えば、上層と下層とが、同一のマスクパターン、又は一部が同一のマスクパターンにより加工された場合を含む。ただし、厳密には輪郭が重なり合わず、上層が下層の内側に位置することや、上層が下層の外側に位置することもあり、この場合も「上面形状が概略一致」という。
絶縁層116はバリア層として機能し、水、水素、酸素などが拡散しにくい層であることが好ましい。絶縁層116を、絶縁層109と、半導体層108a及び半導体層108bとの間に設け、これらが接しない構成とすることで、絶縁層109から半導体層108a及び半導体層108b中に水、水素などの不純物が拡散すること、及び半導体層108a及び半導体層108b中の酸素が脱離することなどを防ぐことができ、信頼性を高めることができる。
絶縁層116として、アルミニウム、ハフニウム、ルテニウム、チタン、タンタル、タングステン、クロムなどの金属元素から選ばれるいずれか一つ又は複数、及び酸素又は窒素を有することが好ましい。つまり、絶縁層116として、金属元素を有する窒化膜、又は金属元素を有する酸化膜を用いることができる。
特に、絶縁層116としては、酸化アルミニウム膜、酸化ハフニウム膜、及びハフニウムアルミネート膜の中から選ばれると好適である。酸化アルミニウム膜、酸化ハフニウム膜、及びハフニウムアルミネート膜は、膜厚が薄い場合でも極めて高いバリア性を有する。そのため、その厚さを0.5nm以上50nm以下、好ましくは1nm以上40nm以下、より好ましくは2nm以上30nm以下の厚さとすることができる。特に、酸化アルミニウム膜は水素又は酸素などに対するバリア性が高いため、極めて薄く(例えば0.5nm以上1.5nm以下)しても、十分な効果を得ることができる。
絶縁層109は、過剰酸素領域を有することが好ましい。また、絶縁層109は、絶縁層104と接する領域を有することが好ましい。絶縁層109が過剰酸素領域を有し、絶縁層104と接する構成とすることで、絶縁層104を介して半導体層108中に過剰酸素を供給することができる。よって、半導体層108中に形成されうる酸素欠損を過剰酸素により補填することができるため、信頼性の高い半導体装置を提供することができる。また、絶縁層110は、絶縁層109と同様に過剰酸素領域を有することが好ましい。また、絶縁層109は、熱処理により酸素を放出する膜であることが好ましい。放出された酸素は、半導体層108c、絶縁層110を介してチャネル形成領域に存在しうる酸素欠損を補填することができる。
ここで、半導体層108中に形成されうる酸素欠損について説明を行う。
半導体層108に形成される酸素欠損は、トランジスタ特性に影響を与えるため問題となる。例えば、半導体層108中に酸素欠損が形成されると、該酸素欠損に水素が結合し、キャリア供給源となりうる。半導体層108中にキャリア供給源が生成されると、トランジスタ100の電気特性の変動、代表的にはしきい値電圧のシフトが生じる。従って、半導体層108においては、酸素欠損が少ないほど好ましい。
そこで、本発明の一態様においては、半導体層108近傍の絶縁膜、具体的には、半導体層108の上方に形成される絶縁層109及び絶縁層110が、過剰酸素を含有する構成である。絶縁層109及び絶縁層110から半導体層108へ酸素又は過剰酸素を移動させることで、半導体層108中の酸素欠損を低減することが可能となる。
なお、半導体層108の下方に位置する絶縁層104が、過剰酸素を含有していてもよい。このとき、絶縁層104からも半導体層108へ過剰酸素を移動させることで、半導体層108の酸素欠損をより低減することが可能となる。
ここで、半導体層108がIn、Ga、Znを含む金属酸化物の場合、Inと酸素の結合力は、Gaと酸素の結合力よりも弱いため、Inの原子数比が大きい場合には、金属酸化物膜中に酸素欠損が形成されやすい。また、Gaに代えて、上記Mで示す金属元素を用いた場合でも同様の傾向がある。金属酸化物膜中に酸素欠損が多く存在すると、トランジスタの電気特性の低下や、信頼性の低下が生じる。
しかしながら本発明の一態様では、金属酸化物を含む半導体層108中に極めて多くの酸素を供給できるため、Inの原子数比の大きな金属酸化物材料を用いることが可能となる。これにより、極めて高い電界効果移動度と、安定した電気特性と、高い信頼性とを兼ね備えたトランジスタを実現することができる。
例えば、Inの原子数比が、Mの原子数比に対して1.5倍以上、又は2倍以上、又は3倍以上、又は3.5倍以上、又は4倍以上である金属酸化物を、好適に用いることができる。
特に、半導体層108のIn、M、及びZnの原子数の比を、In:M:Zn=5:1:6又はその近傍とすることが好ましい。ここで近傍とは、Inが5の場合、Mが0.5以上1.5以下であり、且つZnが5以上7以下である場合を含む。
なお、半導体層108は、上記の組成に限定されない。例えば、半導体層108のIn、M、及びZnの原子数の比を、In:M:Zn=4:2:3又はその近傍とすると好ましい。
また、半導体層108の組成として、半導体層108のIn、M、及びZnの原子数の比を概略等しくしてもよい。すなわち、In、M、及びZnの原子数の比が、In:M:Zn=1:1:1又はその近傍の材料を含んでいてもよい。また、In、M、及びZnの原子数の比が、In:M:Zn=1:1:0.5又はその近傍の材料を含んでいてもよい。
半導体層108が、Inの原子数比がMの原子数比より多い領域を有することで、トランジスタ100の電界効果移動度を高くすることができる。具体的には、トランジスタ100の電界効果移動度が10cm/Vsを超える、さらに好ましくはトランジスタ100の電界効果移動度が30cm2/Vsを超えることが可能となる。
例えば、上記の電界効果移動度が高いトランジスタを、ゲート信号を生成するゲートドライバに用いることで、額縁幅の狭い(狭額縁ともいう)表示装置を提供することができる。また、上記の電界効果移動度が高いトランジスタを、表示装置が有するソースドライバ(特に、ソースドライバが有するシフトレジスタの出力端子に接続されるデマルチプレクサ)に用いることで、表示装置に接続される配線数が少ない表示装置を提供することができる。
なお、半導体層108が、Inの原子数比がMの原子数比より多い領域を有していても、半導体層108の結晶性が高い場合、電界効果移動度が低くなる場合がある。
例えば、半導体層108aの組成として、原子数の比がIn:Ga:Zn=1:1:0.5又はその近傍とすることができる。例えば、半導体層108aの組成として、原子数の比がIn:Ga:Zn=4:2:3又はその近傍とすることができる。例えば、半導体層108cの組成として、原子数の比がIn:Ga:Zn=1:1:0.5又はその近傍とすることができる。なお、半導体層108a及び半導体層108cと、半導体層108bの組成が異なる構成を示したが、本発明の一態様はこれに限られない。半導体層108a、半導体層108b及び半導体層108cの組成が同じ構成としてもよい。または、半導体層108a、半導体層108b及び半導体層108cの組成がそれぞれ異なる構成としてもよい。また、半導体層108a、半導体層108b及び半導体層108cのいずれか一の組成が異なる構成としてもよい。
半導体層108の結晶性としては、例えば、X線回折(XRD:X-Ray Diffraction)を用いて分析する、あるいは、透過型電子顕微鏡(TEM:Transmission Electron Microscope)を用いて分析することで解析できる。
ここで、半導体層108に混入する水素又は水分などの不純物は、トランジスタ特性に影響を与えるため問題となる。従って、半導体層108においては、水素又は水分などの不純物が少ないほど好ましい。
半導体層108としては、水、水素などの不純物濃度が低く、欠陥準位密度の低い金属酸化物膜を用いることで、優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、水、水素などの不純物濃度が低く、欠陥準位密度の低い(酸素欠損の少ない)ことを高純度真性又は実質的に高純度真性とよぶ。高純度真性又は実質的に高純度真性である金属酸化物膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、該金属酸化物膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性(ノーマリーオンともいう。)になることが少ない。また、高純度真性又は実質的に高純度真性である金属酸化物膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性又は実質的に高純度真性である金属酸化物膜は、オフ電流が著しく小さく、チャネル幅が1×10μmでチャネル長が10μmの素子であっても、ソース電極とドレイン電極間の電圧(ドレイン電圧)が1Vから10Vの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち1×10-13A以下という特性を得ることができる。
図1(A)では、半導体層108は、半導体層108a、半導体層108b、及び半導体層108cの3層で構成されている。なお、絶縁層104上に設けられた、半導体層108aと、半導体層108bは連続して形成されることが好ましい。半導体層108cは、開口部112が形成された後、形成される。半導体層108cは、開口部112よりも大きな範囲を覆うように設けられることが好ましい。半導体層108cは、開口部112の側面に露出している導電層120、絶縁層116、及び絶縁層109に接する位置に設けられる。
半導体層108c上には、絶縁層110が設けられる。絶縁層110上には、絶縁層113aが設けられ、絶縁層113a上には、導電層111が設けられる。導電層111の上に絶縁層113bが設けられる。従って、開口部112の内側では、半導体層108c、絶縁層110、絶縁層113a、導電層111、絶縁層113bがこの順に半導体層108b上に積層されている。絶縁層113bは、半導体層108cより大きな範囲で覆うように設けられることが好ましい。なお、導電層111は、絶縁層113aと、絶縁層113bとで囲まれていることが好ましい。
開口部112の内側に形成された導電層111の一部は、第2のゲート電極(トップゲート電極ともいう)として機能し、導電層111は、絶縁層110を介して半導体層108と重畳する部分を有する。よって、トランジスタ100は、半導体層108上にゲート電極が設けられる、いわゆるトップゲート型のトランジスタである。
図1(B)及び図1(C)に示すように、絶縁層113a及び絶縁層113bは、絶縁層116と同様の材料を用いることができる。絶縁層113aと絶縁層113bで導電層111を囲むことにより、絶縁層110等が有する酸素が導電層111に拡散し、導電層111の抵抗が高くなるのを抑制できる。また、なお、絶縁層113a及び絶縁層113bは、上面形状が概略一致した構成とすることができる。
図1(B)及び図1(C)において、絶縁層104が積層構造を有している場合を示している。絶縁層104は、導電層106側から第1の層104a、第2の層104b、及び第3の層104cを有する。
第1の層104aは、導電層106の上面及び側面を覆って設けられている。第3の層104cは、半導体層108の下面に接して設けられている。第2の層104bは、第1の層104aと第3の層104cの間に挟まれている。
半導体層108と接する第3の層104cは、酸素を含む絶縁膜を含んで構成されることが好ましい。例えば、第3の層104cとして酸化シリコン膜、又は酸化窒化シリコン膜などの酸化絶縁膜を用いることが好ましい。このような酸化絶縁膜は、成膜時、又は成膜後に酸素を多く含有させることが容易であり、加熱により酸素を放出しやすい膜とすることができる。このような酸化絶縁膜に接して半導体層108を設けることで、半導体層108に多くの酸素を供給することが可能となる。
第1の層104aとしては、段差被覆性の高い成膜方法により形成された絶縁膜を用いることができる。例えば、プラズマCVD法や、スパッタリング法等により形成することができる。第1の層104aとして、無機絶縁膜を用いると、有機絶縁膜を用いた場合に比べて厚さを薄くすることができ、トランジスタ100Aの駆動電圧を低減できる。第1の層104aは、第3の層104cと同様、酸素を含む絶縁膜を含んで構成されていることが好ましい。特に、第1の層104aと第3の層104cとに、同じ絶縁膜を用いることで、成膜装置を共有化できるためより好ましい。
第2の層104bは、水、水素、又は窒素等が拡散しにくい(バリア性の高い)薄膜を用いることが好ましい。これにより、基板102や、導電層106等に含まれる水、水素などの不純物が半導体層108に拡散することを防ぐことができる。
また、第2の層104bは、第1の層104a及び第3の層104cの少なくとも一方よりも誘電率の高い材料を含むことが好ましい。これにより、第2のゲート電極として機能する導電層106に与える電圧の低電圧化が可能となる。
より具体的には、第2の層104bに、酸化アルミニウム、酸化ハフニウム、又はハフニウムアルミネートなどを用いることが好ましい。
図1(B)及び図1(C)に示すように、導電層111は、導電層120a、導電層120b、又は導電層106と同じ材料を用いることができる。ゲート電極として機能する導電層111は、金属又は合金を含むことが好ましい。例えば、導電層111としては、銅膜やアルミニウム膜などの低抵抗な導電膜を用いることが好ましい。また導電層111は、単層であってもよいし、積層構造を有していてもよい。
また、トップゲート電極として機能する導電層111は、ボトムゲート電極として機能する導電層106と電気的に接続されていてもよい。導電層111と、導電層106とに、同じ電位が与えられることで、半導体層108を一対のゲート電極によって生じる電界で、電気的に取り囲むことができる。これにより、半導体層108にチャネルを誘起させるための電界を効果的に印加できるため、トランジスタ100のオン電流を増大させることができる。そのため、トランジスタ100を微細化することも可能となる。
また、図1(A)及び図1(C)に示すように、チャネル幅方向において、導電層111及び導電層106が、半導体層108の端部よりも外側に突出していることが好ましい。このとき、図1(C)に示すように、半導体層108のチャネル幅方向の全体が、絶縁層110と絶縁層104を介して、導電層111と導電層106に覆われた構成となる。
なお、導電層111と導電層106とを接続しない構成としてもよい。このとき、一対のゲート電極の一方に定電位を与え、他方にトランジスタ100Aを駆動するための信号を与えてもよい。このとき、一方の電極に与える電位により、トランジスタ100Aを他方の電極で駆動する際のしきい値電圧を制御することもできる。
また、図1(B)及び図1(C)に示すように、トランジスタ100は、絶縁層110、絶縁層113a、導電層111及び絶縁層113b上の絶縁層118と、絶縁層118上の絶縁層119を有すると好ましい。
絶縁層118は、絶縁層109と同様の材料を用いることができる。
絶縁層119は、絶縁層116と同様の材料を用いることができる。絶縁層119を設けることで、絶縁層109、絶縁層110及び絶縁層118から放出される酸素が、トランジスタから外方拡散するのを抑制できる。
また、ゲート絶縁層として機能する絶縁層110は、過剰酸素領域を有することが好ましい。絶縁層110が過剰酸素領域を有することで、半導体層108中に過剰酸素を供給することができる。よって、半導体層108中に形成されうる酸素欠損を過剰酸素により補填することができるため、信頼性の高い半導体装置を提供することができる。また、第3の層104cは、絶縁層110と同様に過剰酸素領域を有することが好ましい。
以上が構成例1についての説明である。
以下では、上記構成例1と一部の構成が異なるトランジスタの変形例について説明する。なお、以下では、上記構成例1と重複する部分は説明を省略する場合がある。また、以下で示す図面において、上記構成例1と同様の機能を有する部分についてはハッチングパターンを同じくし、符号を付さない場合もある。
[変形例1]
図2(A)は、図1(B)と異なるトランジスタ100Aのチャネル長方向の断面図である。図2(B)は、図1(B)と異なるトランジスタ100Bのチャネル長方向の断面図である。
図2(A)で示すトランジスタ100Aは、領域P1及び領域P2において絶縁層116が導電層120a及び導電層120bのそれぞれの上面に接し、絶縁層104(又は絶縁層104c)に接しない点で、構成例1に示したトランジスタ100と主に相違している。
絶縁層116は、導電層120と同時に形成できるため、絶縁層116を形成するためのマスクを削減することができる。
図2(B)で示すトランジスタ100Bは、領域Qにおいて半導体層108cが半導体層108bに埋め込まれている形状を有する点で、構成例1に示したトランジスタ100と主に相違している。このとき、半導体層108bの上面の位置と、半導体層108cの上面の位置が同じ高さであることが好ましい。もしくは、半導体層108bの上面の位置より、半導体層108cの上面の位置が低く、半導体層108cが半導体層108bに埋め込まれていることがより好ましい。
ソースとして機能する導電層120aの端部、又はドレインとして機能する導電層120bの端部とを半導体層108bから離すことで半導体層108bへの局所的な電界ストレスを緩和することができる。
以上が構成例1の変形例1についての説明である。
[半導体装置の構成要素]
次に、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。
〔基板〕
基板102の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板102として用いてもよい。また、シリコンや炭化シリコンを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、SOI基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板102として用いてもよい。なお、基板102として、ガラス基板を用いる場合、第6世代(1500mm×1850mm)、第7世代(1870mm×2200mm)、第8世代(2200mm×2400mm)、第9世代(2400mm×2800mm)、第10世代(2950mm×3400mm)、又は第10.5世代、第11世代、又は第12世代など、サイズの大きな基板を用いることで、大型の表示装置を作製することができる。
また、基板102として、可撓性基板を用い、可撓性基板上に直接、トランジスタ100等を形成してもよい。又は、基板102とトランジスタ100等の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板102より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ100等は耐熱性の劣る基板や可撓性の基板にも転載できる。
〔導電膜〕
ゲート電極として機能する導電層111及び導電層106、ソース電極として機能する導電層120a、ドレイン電極として機能する導電層120bとしては、クロム(Cr)、銅(Cu)、アルミニウム(Al)、金(Au)、銀(Ag)、亜鉛(Zn)、モリブデン(Mo)、タンタル(Ta)、チタン(Ti)、タングステン(W)、マンガン(Mn)、ニッケル(Ni)、鉄(Fe)、コバルト(Co)、ルテニウム(Ru)から選ばれた金属元素、又は上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成することができる。
また、ゲート電極として機能する導電層111及び導電層106、ソース電極として機能する導電層120a、ドレイン電極として機能する導電層120bには、インジウムと錫とを有する酸化物(In-Sn酸化物)、インジウムとタングステンとを有する酸化物(In-W酸化物)、インジウムとタングステンと亜鉛とを有する酸化物(In-W-Zn酸化物)、インジウムとチタンとを有する酸化物(In-Ti酸化物)、インジウムとチタンと錫とを有する酸化物(In-Ti-Sn酸化物)、インジウムと亜鉛とを有する酸化物(In-Zn酸化物)、インジウムと錫とシリコンとを有する酸化物(In-Sn-Si酸化物)、インジウムとガリウムと亜鉛とを有する酸化物(In-Ga-Zn酸化物)等の酸化物導電体又は金属酸化物膜を適用することもできる。
ここで、酸化物導電体について説明を行う。本明細書等において、酸化物導電体をOC(OxideConductor)と呼称してもよい。酸化物導電体としては、例えば、金属酸化物に酸素欠損を形成し、該酸素欠損に水素を添加すると、伝導帯近傍にドナー準位が形成される。この結果、金属酸化物は、導電性が高くなり導電体化する。導電体化された金属酸化物を、酸化物導電体ということができる。一般に、金属酸化物は、エネルギーギャップが大きいため、可視光に対して透光性を有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する金属酸化物である。従って、酸化物導電体は、ドナー準位による吸収の影響は小さく、可視光に対して金属酸化物と同程度の透光性を有する。
また、導電層111として、上記酸化物導電体(金属酸化物)を含む導電膜と、金属又は合金を含む導電膜の積層構造としてもよい。金属又は合金を含む導電膜を用いることで、配線抵抗を小さくすることができる。このとき、ゲート絶縁膜として機能する絶縁層と接する側には酸化物導電体を含む導電膜を適用することが好ましい。
また、導電層111、導電層106、導電層120a、導電層120bには、Cu-X合金膜(Xは、Mn、Ni、Cr、Fe、Co、Mo、Ta、又はTi)を適用してもよい。Cu-X合金膜を用いることで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可能となる。
また、導電層111、導電層106、導電層120a、導電層120bには、上述の金属元素の中でも、特にチタン、タングステン、タンタル、及びモリブデンの中から選ばれるいずれか一つ又は複数を有すると好適である。特に、導電層111、導電層106、導電層120a、導電層120bとしては、窒化タンタル膜を用いると好適である。当該窒化タンタル膜は、導電性を有し、且つ、銅又は水素に対して、高いバリア性を有する。また、窒化タンタル膜は、さらに自身からの水素の放出が少ないため、半導体層108と接する導電膜、又は半導体層108の近傍の導電膜として、好適に用いることができる。
〔絶縁層116、絶縁層113a、絶縁層113b、絶縁層119〕
バリア層等として機能する絶縁層116、絶縁層113a、絶縁層113b、絶縁層119は、金属元素と、酸素又は窒素とを、有することが好ましい。なお、上記金属元素としては、アルミニウム、ハフニウム、ルテニウム、チタン、タンタル、タングステン、クロムなどの金属元素から選ばれるいずれか一つ又は複数を有する。つまり、バリア層等として機能する絶縁層116、絶縁層113a、絶縁層113b、絶縁層119として、金属元素を有する窒化膜、又は金属元素を有する酸化膜を用いることができる。
〔絶縁層104〕
絶縁層104としては、スパッタリング法、CVD法、蒸着法、パルスレーザー堆積(PLD)法、印刷法、塗布法等を適宜用いて形成することができる。また、絶縁層104としては、例えば、酸化物絶縁膜又は窒化物絶縁膜を単層又は積層して形成することができる。なお、半導体層108との界面特性を向上させるため、絶縁層104は、少なくとも半導体層108と接する領域は酸化物絶縁膜を含んでいることが好ましい。また、絶縁層104として加熱により酸素を放出する酸化物絶縁膜を用いることで、加熱処理により絶縁層104に含まれる酸素を、半導体層108に移動させることが可能である。
絶縁層104の厚さは、50nm以上、又は100nm以上3000nm以下、又は200nm以上1000nm以下とすることができる。絶縁層104を厚くすることで、絶縁層104の酸素放出量を増加させることができるとともに、絶縁層104と半導体層108との界面における界面準位、並びに半導体層108に含まれる酸素欠損を低減することが可能である。
絶縁層104として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウム又はGa-Zn酸化物などを用いればよく、単層又は積層で設けることができる。本実施の形態では、絶縁層104として、窒化シリコン膜と、酸化窒化シリコン膜との積層構造を用いる。このように、絶縁層104を積層構造として、下層側に窒化シリコン膜を用い、上層側に酸化窒化シリコン膜を用いることで、半導体層108中に効率よく酸素を導入することができる。
また、絶縁層104の半導体層108に接する側に窒化シリコン膜などの酸化物膜以外の膜を用いることもできる。このとき、絶縁層104の半導体層108と接する表面に対して酸素プラズマ処理などの前処理を行い、絶縁層104の表面、又は表面近傍を酸化することが好ましい。
〔絶縁層110〕
トランジスタ100等のゲート絶縁膜として機能する絶縁層110としては、プラズマ化学気相堆積(PECVD:(Plasma Enhanced Chemical Vapor Deposition))法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜及び酸化ネオジム膜を一種以上含む絶縁層を用いることができる。なお、絶縁層110を、2層の積層構造又は3層以上の積層構造としてもよい。
また、トランジスタ100等のチャネル領域として機能する半導体層108と接する絶縁層110は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域(過剰酸素領域)を有することがより好ましい。別言すると、絶縁層110は、酸素を放出することが可能な絶縁膜である。なお、絶縁層110に過剰酸素領域を設けるには、例えば、酸素雰囲気下にて絶縁層110を形成する、もしくは成膜後の絶縁層110を酸素雰囲気下で熱処理すればよい。
また、絶縁層110として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。従って、酸化シリコンを用いた場合と比べて、絶縁層110の膜厚を大きくできるため、トンネル電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。従って、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。
また、絶縁層110は、欠陥が少ないことが好ましく、代表的には、電子スピン共鳴法(ESR:Electron Spin Resonance)で観察されるシグナルが少ない方が好ましい。例えば、上述のシグナルとしては、g値が2.001の時に観察されるE’センターが挙げられる。なお、E’センターは、シリコンのダングリングボンドに起因する。絶縁層110としては、E’センター起因のスピン密度が、3×1017spins/cm以下、好ましくは5×1016spins/cm以下である酸化シリコン膜、又は酸化窒化シリコン膜を用いればよい。
〔半導体層〕
半導体層108がIn-M-Zn酸化物の場合、In-M-Zn酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、In>Mを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=2:1:3、In:M:Zn=3:1:2、In:M:Zn=4:2:4.1、In:M:Zn=5:1:6、In:M:Zn=5:1:7、In:M:Zn=5:1:8、In:M:Zn=6:1:6、In:M:Zn=5:2:5等が挙げられる。
また、半導体層108が、In-M-Zn酸化物の場合、スパッタリングターゲットとしては、多結晶のIn-M-Zn酸化物を含むターゲットを用いると好ましい。多結晶のIn-M-Zn酸化物を含むターゲットを用いることで、結晶性を有する半導体層108を形成しやすくなる。なお、成膜される半導体層108の原子数比は、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス40%の変動を含む。例えば、半導体層108に用いるスパッタリングターゲットの組成がIn:Ga:Zn=4:2:4.1[原子数比]の場合、成膜される半導体層108の組成は、In:Ga:Zn=4:2:3[原子数比]の近傍となる場合がある。
また、半導体層108は、エネルギーギャップが2eV以上、好ましくは2.5eV以上である。このように、エネルギーギャップの広い金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
また、半導体層108は、非単結晶構造であると好ましい。非単結晶構造は、例えば、CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor)、多結晶構造、微結晶構造、又は非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、CAAC-OSは最も欠陥準位密度が低い。
ただし、本発明の一態様の半導体層108は、トランジスタのチャネル形成領域に、金属酸化物を有する構成に限定されない。例えば、本実施の形態の半導体装置は、トランジスタのチャネル形成領域に、シリコンを用いることができる。シリコンとしては、水素化アモルファスシリコン(a-Si:H)、低温ポリシリコン(LTPS(Low Temperature Poly-Silicon))、又は結晶性シリコンを用いることができる。結晶性シリコンとしては、微結晶シリコン、多結晶シリコン、単結晶シリコン等が挙げられる。
[作製方法例1]
以下では、本発明の一態様のトランジスタの作製方法例について説明する。ここでは、上記構成例1で例示したトランジスタ100を例に挙げて説明する。
なお、半導体装置を構成する薄膜(絶縁膜、半導体膜、導電膜等)は、スパッタリング法、化学気相堆積(CVD:Chemical Vapor Deposition)法、真空蒸着法、パルスレーザー堆積(PLD:Pulse Laser Deposition)法、ALD法等を用いて形成することができる。CVD法としては、プラズマ化学気相堆積(PECVD:Plasma Enhanced CVD)法や、熱CVD法などがある。また、熱CVD法の一つに、有機金属化学気相堆積(MOCVD:Metal Organic CVD)法がある。
また、半導体装置を構成する薄膜(絶縁膜、半導体膜、導電膜等)は、スピンコート、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷等の方法、ドクターナイフ、スリットコート、ロールコート、カーテンコート、ナイフコート等のツール(設備)により形成することができる。
また、半導体装置を構成する薄膜を加工する際には、フォトリソグラフィ法等を用いて加工することができる。それ以外に、ナノインプリント法、サンドブラスト法、リフトオフ法などにより薄膜を加工してもよい。また、メタルマスクなどの遮蔽マスクを用いた成膜方法により、島状の薄膜を直接形成してもよい。
フォトリソグラフィ法としては、代表的には以下の2つの方法がある。一つは、加工したい薄膜上にレジストマスクを形成して、エッチング等により当該薄膜を加工し、レジストマスクを除去する方法である。もう一つは、感光性を有する薄膜を成膜した後に、露光、現像を行って、当該薄膜を所望の形状に加工する方法である。
フォトリソグラフィ法において、露光に用いる光は、例えばi線(波長365nm)、g線(波長436nm)、h線(波長405nm)、又はこれらを混合させた光を用いることができる。そのほか、紫外線やKrFレーザ光、又はArFレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外光(EUV:Extreme Ultra-violet)やX線を用いてもよい。また、露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、X線又は電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビームなどのビームを走査することにより露光を行う場合には、フォトマスクは不要である。
薄膜のエッチングには、ドライエッチング法、ウェットエッチング法、サンドブラスト法などを用いることができる。
図3乃至図5に示す各図は、トランジスタ100の作製方法を説明するチャネル長方向の断面図である。説明を簡便化するために、成膜時には膜と表記し、形成後は層と表記する場合がある。例えば、説明のために、明細書中では成膜された膜を半導体膜108Aと表現することがある。
〔導電層106の形成〕
基板102上に導電膜を形成し、これをエッチングにより加工して、ボトムゲート電極として機能する導電層106を形成する(図3(A))。
〔絶縁層104の形成〕
続いて、基板102及び導電層106を覆って絶縁層104を形成する(図3(B))。絶縁層104は、プラズマCVD法、ALD法、スパッタリング法などを用いて形成することができる。
ここでは、3層の積層構造を有する絶縁層104を形成する。
第1の層104a及び第3の層104cとして、プラズマCVD法又はスパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、又は窒化シリコン膜等のシリコンを含む絶縁膜を形成する。
第2の層104bとしては、スパッタリング法又はALD法により、酸化アルミニウム膜、酸化ハフニウム膜、又はハフニウムアルミネート膜等の、シリコンを含まない金属酸化物を含む絶縁膜を形成する。
ここで、絶縁層104を形成した後に、絶縁層104に酸素を添加することが好ましい。絶縁層104に添加する酸素としては、酸素ラジカル、酸素原子、酸素原子イオン、酸素分子イオン等がある。また、添加方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等がある。また、絶縁層104上に酸素の脱離を抑制する膜を形成した後、該膜を介して絶縁層104に酸素を添加してもよい。
上述の酸素の脱離を抑制する膜として、インジウム、亜鉛、ガリウム、錫、アルミニウム、クロム、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、又はタングステンの1以上を有する導電膜あるいは半導体膜を用いることができる。
また、プラズマ処理で酸素の添加を行う場合、マイクロ波で酸素を励起し、高密度な酸素プラズマを発生させることで、絶縁層104への酸素添加量を増加させることができる。また、酸素を含む雰囲気下でプラズマ処理を行うことで、絶縁層104の表面に吸着した水や水素などを除去することができる。これにより、後に形成する半導体層108中、又は半導体層108と絶縁層104との界面に存在しうる水や水素を低減できる。
絶縁層104として、窒化シリコンや窒化酸化シリコンなどを用いた場合には、絶縁層104中に水素が含まれる場合がある。このとき、上述のようなプラズマ処理等を行うことで、少なくとも半導体層108側における水素濃度を低減することができる。
〔半導体層108a及び半導体層108bの形成〕
続いて、絶縁層104上に半導体層108aとなる半導体膜108A(図示せず)、及び半導体層108bとなる半導体膜108B(図示せず)を形成する(図3(C))。
半導体膜108A及び半導体膜108Bは、金属酸化物ターゲットを用いたスパッタリング法により形成することが好ましい。
半導体膜108A及び半導体膜108Bを成膜する際に、酸素ガスの他に、不活性ガス(例えば、ヘリウムガス、アルゴンガス、キセノンガスなど)を混合させてもよい。
例えば、半導体膜108Aを成膜する際の成膜ガス全体に占める酸素ガスの割合(以下、酸素流量比ともいう)としては、0%以上100%以下、好ましくは10%以上50%以下とすることが好ましい。酸素流量比を高くすることで、半導体膜108Aの成膜時に、スパッタリングガスに含まれる酸素の一部が絶縁層104に供給される場合がある。
例えば、半導体膜108Bを成膜する際の酸素流量比としては、0%以上100%以下、好ましくは5%以上50%以下とすることが好ましい。酸素流量比を低くし、結晶性が比較的低い金属酸化物膜とすることで、オン電流が高められたトランジスタとすることができる。
また、半導体膜108A及び半導体膜108Bの成膜条件としては、基板温度を室温以上250℃以下、好ましくは基板温度を130℃以上220℃未満とすればよい。金属酸化物膜の成膜時の基板温度を、例えば、室温以上220℃未満とすると、生産性が高くなり好ましい。また、基板温度を室温とする、又は意図的に加熱しない状態で、金属酸化物膜を成膜することで、結晶性の低い金属酸化物膜を成膜しやすくなる。
また、半導体膜108Aの厚さは、3nm以上200nm以下、好ましくは3nm以上100nm以下、さらに好ましくは3nm以上60nm以下とすればよい。
また、半導体膜108Bの厚さは、3nm以上200nm以下、好ましくは3nm以上100nm以下、さらに好ましくは3nm以上60nm以下とすればよい。
なお、基板102として、大型のガラス基板(例えば、第6世代乃至第12世代)を用いる場合、金属酸化物膜を成膜する際の基板温度を220℃以上300℃以下とした場合、基板102が変形する(歪む又は反る)場合がある。よって、大型のガラス基板を用いる場合においては、金属酸化物膜を成膜する際の基板温度を室温以上220℃未満とすることで、ガラス基板の変形を抑制することができる。
また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガスやアルゴンガスは、露点が-40℃以下、好ましくは-80℃以下、より好ましくは-100℃以下、さらにより好ましくは-120℃以下にまで高純度化したガスを用いることで金属酸化物膜に水分等が取り込まれることを可能な限り防ぐことができる。
また、スパッタリング法で金属酸化物膜を成膜する場合、スパッタリング装置におけるチャンバーは、金属酸化物にとって不純物となる水、水素などを可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて、高真空(5×10-7Paから1×10-4Pa程度まで)に排気することが好ましい。特に、スパッタリング装置の待機時における、チャンバー内のHOに相当するガス分子(m/z=18に相当するガス分子)の分圧を1×10-4Pa以下、好ましく5×10-5Pa以下とすることが好ましい。
また、金属酸化物膜を成膜する前に、絶縁層104の表面に吸着した水や水素を脱離させるための加熱処理を行うことが好ましい。例えば、減圧雰囲気下にて70℃以上220℃未満の温度で加熱処理を行うことができる。またこのとき、絶縁層104の表面を大気に暴露することなく、連続して金属酸化物膜を成膜することが好ましい。例えば、成膜装置として、基板を加熱する加熱室と、金属酸化物膜を成膜する成膜室とが、ゲートバルブ等を介して接続された構成とすることが好ましい。
なお、半導体膜108A及び半導体膜108Bを加工し、半導体層108a及び半導体層108bを形成する(図3(C))。半導体膜108A及び半導体膜108Bの加工には、ウェットエッチング法及びドライエッチング法のいずれか一方又は双方を用いればよい。
また、半導体膜108A及び半導体膜108Bの成膜後、又は半導体層108a及び半導体層108bに加工した後、加熱処理を行い、金属酸化物膜又は半導体層108の脱水素化又は脱水化をしてもよい。加熱処理の温度は、代表的には、150℃以上基板の歪み点未満、又は250℃以上450℃以下、又は300℃以上450℃以下である。
加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、又は窒素を含む不活性雰囲気で行うことができる。又は、不活性雰囲気で加熱した後、酸素雰囲気で加熱してもよい。なお、上記不活性雰囲気及び酸素雰囲気に水素、水などが含まれないことが好ましい。処理時間は3分以上24時間以下とすればよい。
該加熱処理は、電気炉、RTA装置等を用いて行うことができる。RTA装置を用いることで、短時間に限り、基板の歪み点以上の温度で加熱処理を行うことができる。そのため加熱処理時間を短縮することができる。
金属酸化物膜を加熱しながら成膜する、又は金属酸化物膜を形成した後、加熱処理を行うことで、SIMSにより得られる金属酸化物膜中の水素濃度を5×1019atoms/cm以下、または1×1019atoms/cm以下、5×1018atoms/cm以下、または1×1018atoms/cm以下、または5×1017atoms/cm以下、または1×1016atoms/cm以下とすることができる。
〔導電層120の形成〕
続いて、絶縁層104、半導体層108a及び半導体層108b上に導電膜を成膜し、該導電膜から導電層120を形成する(図3(D))。
〔絶縁層116の形成〕
続いて、絶縁層104、及び導電層120上に、絶縁層116となる絶縁膜を成膜し、当該絶縁膜を加工することにより絶縁層116を形成する(図3(E))。
絶縁層116となる絶縁膜は、スパッタリング法又はALD法等の成膜方法により形成することが好ましい。特にALD法は段差被覆性が高く、且つ極めて緻密な膜を形成できるため、高いバリア性を有する膜とすることができる。
絶縁層116として、金属元素と、酸素又は窒素とを、有することが好ましい。なお、上記金属元素としては、アルミニウム、ハフニウム、ルテニウム、チタン、タンタル、タングステン、クロムなどの金属元素から選ばれるいずれか一つ又は複数を有する。つまり、絶縁層116として、金属元素を有する窒化膜、又は金属元素を有する酸化膜を用いることができる。
絶縁層116は、導電層120を覆うように接して設けることが好ましい。これにより、導電層120が酸素を吸収して酸化することを抑制するバリア膜として機能する。また当該金属化合物は、導電層120、半導体層108a及び半導体層108b中に含まれる水素を引き寄せる場合がある。
酸化物半導体は、水素、又は窒素などが存在すると、キャリア密度が増加する。酸化物半導体中の水素は、金属原子と結合する酸素と反応して水になり、酸素欠損を形成する場合がある。当該酸素欠損に水素が入ることで、キャリア密度が増加する。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。つまり、窒素、又は水素を有する酸化物半導体は、低抵抗化される。
〔絶縁膜109Fの成膜〕
続いて、絶縁層104、及び絶縁層116上に、絶縁層109となる絶縁膜109Fを成膜する(図3(F))。
絶縁膜109Fとしては、例えば酸化シリコン膜又は酸化窒化シリコン膜などの酸化物膜を、プラズマ化学気相堆積装置(PECVD装置、又は単にプラズマCVD装置という)を用いて形成することが好ましい。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
また、絶縁膜109Fとして、堆積性気体の流量に対する酸化性気体の流量を20倍より大きく100倍未満、又は40倍以上80倍以下とし、処理室内の圧力を100Pa未満、又は50Pa以下とするPECVD装置を用いることで、欠陥量の少ない酸化窒化シリコン膜を成膜することができる。
また、絶縁膜109Fとして、PECVD装置の真空排気された処理室内に載置された基板を280℃以上350℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を20Pa以上250Pa以下、さらに好ましくは100Pa以上250Pa以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、絶縁層109として、緻密である酸化シリコン膜又は酸化窒化シリコン膜を形成することができる。
また、絶縁膜109Fを、マイクロ波を用いたPECVD法を用いて形成してもよい。マイクロ波とは300MHzから300GHzの周波数域を指す。マイクロ波は、電子温度が低く、電子エネルギーが小さい。また、供給された電力において、電子の加速に用いられる割合が少なく、より多くの分子の解離及び電離に用いられることが可能であり、密度の高いプラズマ(高密度プラズマ)を励起することができる。このため、被成膜面及び堆積物へのプラズマダメージが少なく、欠陥の少ない絶縁膜109Fを成膜することができる。
また、絶縁膜109Fを、有機シランガスを用いたCVD法を用いて形成することができる。有機シランガスとしては、珪酸エチル(TEOS:化学式Si(OC)、テトラメチルシラン(TMS:化学式Si(CH)、テトラメチルシクロテトラシロキサン(TMCTS)、オクタメチルシクロテトラシロキサン(OMCTS)、ヘキサメチルジシラザン(HMDS)、トリエトキシシラン(SiH(OC)、トリスジメチルアミノシラン(SiH(N(CH)などのシリコン含有化合物を用いることができる。有機シランガスを用いたCVD法を用いることで、被覆性の高い絶縁膜109Fを成膜することができる。
〔開口部112の形成〕
続いて、導電層106と重なる領域の導電層120、絶縁層116、及び絶縁膜109Fの一部をエッチングし、開口部112を形成し、半導体層108bの一部を露出させる(図4(A))。
ここで、導電層120、絶縁層116、及び絶縁膜109Fは、それぞれ同じレジストマスクを用いて加工することが好ましい。これにより、半導体層108b上に上面形状が概略一致した開口部112を形成することができる。
なお、半導体層108bは、絶縁層109、及び絶縁層116のエッチング時に、半導体層108bの一部もエッチングされ、薄膜化する場合がある。
〔半導体層108cの形成〕
続いて、絶縁層109及び開口部112上に半導体層108cとなる半導体膜108Cを成膜する。(図4(B))。
半導体膜108Cを成膜する際に、酸素ガスの他に、不活性ガス(例えば、ヘリウムガス、アルゴンガス、キセノンガスなど)を混合させてもよい。
例えば、半導体膜108Cを成膜する際の成膜ガス全体に占める酸素ガスの割合(以下、酸素流量比ともいう)としては、0%以上100%以下、好ましくは50%以上100%以下とすることが好ましい。酸素流量比を高くすることで、半導体層108cの成膜時に、スパッタリングガスに含まれる酸素の一部が半導体層108a及び半導体層108bに供給される場合がある。
また、半導体膜108Cの成膜条件としては、基板温度を室温以上250℃以下、好ましくは基板温度を130℃以上220℃未満とすればよい。金属酸化物膜の成膜時の基板温度を、例えば、室温以上220℃未満とすると、生産性が高くなり好ましい。また、基板温度を室温とする、又は意図的に加熱しない状態で、金属酸化物膜を成膜することで、結晶性の低い金属酸化物膜を成膜しやすくなる。
また、半導体層108cの厚さは、3nm以上200nm以下、好ましくは3nm以上100nm以下、さらに好ましくは3nm以上60nm以下とすればよい。
〔加熱処理〕
半導体膜108Cを形成した後、加熱処理を行う。このとき、窒素雰囲気で加熱処理を行い、続いて酸素雰囲気で加熱処理を行うことが好ましい。
加熱処理により、半導体膜108Cから放出される酸素が半導体層108a及び半導体層108bに供給され、半導体層108a及び半導体層108b中の酸素欠損を低減することができる。これにより、半導体層108a及び半導体層108bが半導体膜108Cに接する部分に高抵抗な(キャリア濃度の低い)領域が形成される。
加熱処理の最高温度が高いほど好ましいが、大型の基板を用いた場合には、例えば100℃以上450℃以下、好ましくは150℃以上450℃以下、より好ましくは200℃以上450℃以下、さらに好ましくは250℃以上450℃以下、さらに好ましくは300℃以上420℃以下とする。半導体層108cは多くの過剰酸素が含まれるため、比較的低温の加熱処理であっても、十分な量の酸素を半導体層108a及び半導体層108bに供給することができる。
〔絶縁層110の成膜〕
続いて、絶縁膜110Aを成膜する。絶縁膜110Aは、プラズマCVD法又はスパッタリング法等により成膜することができる。絶縁膜110Aは、絶縁層109と同様に欠陥の少ない緻密である酸化シリコン膜又は酸化窒化シリコン膜で形成されることが好ましい(図4(B))。半導体膜108Cを形成した後、加熱処理を行う代わりに、絶縁膜110Aを成膜後に加熱処理を行ってもよい。加熱処理については、前述の加熱処理を参照できるため、詳細を省略する。
〔導電層111、及び絶縁層113aの成膜〕
続いて、絶縁層110上に、絶縁層113aとなる絶縁膜113Aと、導電層111となる導電膜111Aを成膜する(図4(B))。絶縁膜113A及び導電膜111Aは、金属又は合金のスパッタリングターゲットを用いたスパッタリング法により成膜することが好ましい。絶縁膜113A及び導電膜111Aは、開口部112を覆うように、絶縁層110上に成膜する。
〔導電層111の形成〕
続いて、導電膜111Aを加工して導電層111を形成する。この際、導電層111は、半導体層108c、絶縁層110、絶縁層113aを同じレジストマスクを用いて加工することが好ましい。これにより、導電層111と上面形状が概略一致した半導体層108c、絶縁層110、絶縁層113aを形成することができる(図4(C))。
絶縁膜113Aのエッチングには、異方性のエッチング法を用いることが好ましい。好適には、ドライエッチング法を用いることができる。これにより、絶縁層113aの端部が後退しないように加工することが可能となる。
〔絶縁層113bの成膜〕
続いて、絶縁層113bとなる絶縁膜113Bを、絶縁層109、半導体層108c、絶縁層110、絶縁層113a、及び導電層111上に成膜する(図4(D))。絶縁膜113Bは、金属又は合金のスパッタリングターゲットを用いたスパッタリング法により成膜することが好ましい。
〔絶縁層113bの形成〕
続いて、絶縁膜113Bを加工して、絶縁層113bを形成する(図5(A))。このとき、絶縁層113aと絶縁層113bの端部が接し、導電層111が露出しないように加工することが好ましい。絶縁層113bの形成については、前述の絶縁膜131aの記載を参照できるため、詳細を省略する。
また、絶縁層113a及び絶縁層113bに同じ絶縁膜を用いることで、異方性エッチングを容易なものとすることができる。また、導電層111を囲むように絶縁層113aと絶縁層113bを形成するためには、異方性エッチング法を用いることで絶縁層113a及び絶縁層113bの端部に凹凸が形成されにくくなるため好ましい。
〔絶縁層118、及び絶縁層119の形成〕
続いて、絶縁層109、絶縁層110を覆って絶縁層118及び絶縁層119を形成する(図5(B))。
絶縁層118は、プラズマCVD法又はスパッタリング法等により成膜することができる。絶縁層118は、上記絶縁層109と同様の方法により形成することが好ましい。
また、絶縁層119は、金属又は合金のスパッタリングターゲットを用いたスパッタリング法により成膜することが好ましい。絶縁層119は、絶縁層116、絶縁層113a、及び絶縁層113bと同じ機能を備えていることが好ましい。絶縁層119は、バリア膜として絶縁層109及び絶縁層118が有する酸素の拡散を抑えることができ、さらに、絶縁層119の上から侵入する水素、水などの侵入を防ぐことができる。
以上の工程により、トランジスタ100を作製することができる。なお、図5(B)に示す断面図は、図1(B)で示した図と同じ図である。
本作成方法によれば、導電層が酸化アルミニウム膜、酸化ハフニウム膜、又はハフニウムアルミネート膜等の、シリコンを含まない金属酸化物を含む絶縁膜によって覆われる、もしくは囲われることで、半導体層の酸素を導電層が吸収することでトランジスタの電気特性が変化することを抑えることができる。また、絶縁層119を設けることで、ゲート電極として機能する導電層111と、ソース又はドレインとして機能する導電層120a、導電層120bとの間に生成される寄生容量を小さくすることができる。ゲート電極に生成する寄生量を小さくすることで、良好なスイッチング特性を得ることができる。
また、例えばトランジスタの作製工程にかかる最高温度を400℃以下、又は350℃以下、又は340℃以下、又は330℃以下、又は300℃以下にまで低減することができ、生産性を高めることができる。
以上が作製方法例1についての説明である。
次に、上記構成例とは異なるトランジスタの構成例について説明する。
[構成例2]
図6(A)は、トランジスタ100Cの上面図であり、図6(B)は、図6(A)に示す一点鎖線A3-A4における切断面の断面図に相当し、図6(C)は、図6(A)に示す一点鎖線B3-B4における切断面の断面図に相当する。
図6(A)のトランジスタ100Cは、図1(A)のトランジスタ100と異なる構成を有している。トランジスタ100Cは、絶縁層116上の絶縁層109の形成工程が省略された構成である。そのため、絶縁層113bは、絶縁層116を覆うように接していることが好ましい。
絶縁層109を有さない構成にすることで、絶縁層109の成膜工程を省略することができる。また、絶縁層110が有する過剰酸素領域は、半導体層108cと接する面積の大きさによって、絶縁層110から半導体層に放出する酸素量を制御することができる。
[変形例2]
図7(A)は、図6(B)と異なるトランジスタ100Dのチャネル長方向の断面図である。図7(B)は、図6(B)と異なるトランジスタ100Eのチャネル長方向の断面図である。
図7(A)で示すトランジスタ100Dは、領域Rにおいて絶縁層118が導電層120a及び導電層120bのそれぞれの側面に接し、絶縁層104(又は絶縁層104c)に接しない点で、構成例1に示したトランジスタ100Cと主に相違している。
絶縁層116は、導電層120と同時に形成できるため、絶縁層116を形成するためのマスクを削減することができる。
図7(B)で示すトランジスタ100Eは、領域Sにおいて半導体層108cが半導体層108bに埋め込まれている形状を有する点で、構成例2に示したトランジスタ100Cと主に相違している。このとき、半導体層108bの上面の位置と、半導体層108cの上面の位置が同じ高さであることが好ましい。もしくは、半導体層108bの上面の位置より、半導体層108cの上面の位置が低く、半導体層108cが半導体層108bに埋め込まれていることがより好ましい。
ソースとして機能する導電層120aの端部、又はドレインとして機能する導電層120bの端部とを半導体層108bから離すことで半導体層108bへの局所的な電界ストレスを緩和することができる。
以上が構成例2の変形例2についての説明である。
次に、上記構成例とは異なるトランジスタの構成例について説明する。
[構成例3]
図8(A)は、トランジスタ100Fの上面図であり、図8(B)は、図8(A)に示す一点鎖線A5-A6における切断面の断面図に相当し、図8(C)は、図8(A)に示す一点鎖線B5-B6における切断面の断面図に相当する。
図8(A)のトランジスタ100Fは、図1(A)のトランジスタ100と異なる構成を有している。トランジスタ100Fは、導電層106の形成工程が省略された構成である。そのため、絶縁層113bは、絶縁層116に覆うように接していることが好ましい。
以下では、上記構成例とは異なるトランジスタの構成例について説明する。
[構成例4]
本発明の一態様によれば、トランジスタを低温で作製することが可能なため、耐熱性の比較的低い基板上にトランジスタを作製することができる。一例として、可撓性を有する程度に薄い有機樹脂基板上に設けられたトランジスタについて説明する。
図9(A)、(B)に、以下で例示するトランジスタ100Gの断面図を示す。なお、上面図については図1(A)を援用できる。トランジスタ100Gは、上記構成例1で例示したトランジスタ100Aと比較して、基板102に代えて基板102a上に設けられている点、及び絶縁層103を有している点で、主に相違している。
基板102aとしては、可撓性を有する程度に薄い(例えば厚さ100nm以上100μm以下)有機樹脂などの基板を用いることができる。
有機樹脂としては、代表的にはポリイミド樹脂を用いることができる。ポリイミド樹脂は、耐熱性に優れるため好ましい。このほかにアクリル樹脂、エポキシ樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、シロキサン樹脂、ベンゾシクロブテン系樹脂、フェノール樹脂等を用いることができる。
有機樹脂は、例えばスピンコート、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷等の方法、ドクターナイフ、スリットコート、ロールコート、カーテンコート、ナイフコート等のツール(設備)により、樹脂前駆体と溶媒の混合材料、又は可溶性の樹脂材料と溶媒の混合材料を、支持基板上に形成する。その後、加熱処理により、溶媒等を除去するとともに、材料を硬化させ、有機樹脂を含む基板102aを形成することができる。
例えば、ポリイミドを用いる場合には、脱水によりイミド結合が生じる樹脂前駆体を用いることができる。又は、可溶性のポリイミドを含む材料を用いてもよい。
なお、基板102aとして、スピンコート法等で形成した極めて薄い(例えば厚さ5μm以下の)有機樹脂を用いた場合、十分に高い機械的強度が得られず、基板の搬送や取扱いが困難となる場合がある。従って補強のために、基板102aの裏面側(トランジスタ100Gが設けられていない側)に、例えば厚さ20μm以上300μm以下の可撓性を有するフィルムを、接着層を介して貼りつけてもよい。
絶縁層103としては、無機絶縁膜を用いることができる。絶縁層103は、基板102aに含まれる水、水素などの不純物が、トランジスタ100Gに拡散することを防ぐバリア膜として機能することが好ましい。
バリア性の高い無機絶縁膜としては、例えば窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウムなどが挙げられる。
また、絶縁層103を積層膜とする場合には、少なくとも一層にバリア性の高い無機絶縁膜を適用することが好ましい。例えば、基板102aから酸化窒化シリコン膜と、窒化シリコン膜を積層した2層構造、酸化窒化シリコン膜と、窒化シリコン膜と、酸化窒化シリコン膜を積層した3層構造などとしてもよい。
ここで、トランジスタ100Gの作製方法の一例について説明する。まず、ガラス基板等の支持基板上に基板102aとなる樹脂層と、絶縁層103とを積層して形成する。続いて、絶縁層103上に、上記作製方法例と同様の方法によりトランジスタを形成する。その後、支持基板と基板102aとを分離することにより、可撓性を有する基板102a上のトランジスタ100Gを作製することができる。
支持基板と基板102aの分離方法は、様々な方法を用いることができる。例えば支持基板側からレーザ光を照射することで、支持基板と基板102aとの密着性を低下させる方法を用いてもよい。このとき、支持基板と基板102aとの間に、光吸収層を設けてもよい。光吸収層としては、レーザ光に用いる光の一部を吸収しうる材料を用いることができる。例えば、レーザ光として波長308nmのエキシマレーザを用いる場合には、光吸収層としては、金属、半導体、酸化物等を用いることができる。例えば、シリコンなどの半導体膜、チタンやタングステンなどの金属膜、酸化チタン、酸化タングステン、酸化インジウム、インジウムスズ酸化物などの酸化物膜等を用いることができる。
また、支持基板上に絶縁層103を形成し、トランジスタを作製した後に、支持基板と絶縁層103との間で分離した後、絶縁層103と、可撓性を有する基板102bとを接着層105により貼り合せる構成としてもよい。その場合のチャネル長方向の断面図を図9(C)に示す。
このとき、絶縁層103と支持基板との間に、剥離層を形成することが好ましい。例えば、剥離層としてタングステンなどの高融点金属材料を含む層と、当該金属材料の酸化物を含む層を積層して用い、その上の絶縁層103として、窒化シリコン、酸化シリコン、酸化窒化シリコン、窒化酸化シリコンなどの無機絶縁材料を含む絶縁層を積層して用いることができる。このような構成とすることで、トランジスタの作製工程が完了した後に、レーザの照射を行うことなく、タングステンと酸化タングステンの界面、酸化タングステン中、又は酸化タングステンと絶縁層の界面で剥離することができる。
またこのような作製方法によれば、トランジスタの被形成面側に有機樹脂が設けられないため、作製工程にかかる温度を高めることができる。これにより、トランジスタを構成する絶縁層の成膜温度や、絶縁層又は半導体層などに含まれる水、水素などの不純物を除去するための加熱処理の温度を高めることができ、より信頼性の高いトランジスタを実現できる。
またこのような作製方法によれば、トランジスタが完成した後に基板102bを貼り合せるため、基板102bの材料に制限がない。そのため、基板102bとして、用途に応じて様々な材料を選択して使用することができる。
以上が、可撓性を有する基板上に設けられたトランジスタの構成例についての説明である。
なお、ここでは絶縁層103上に設けられるトランジスタ100Gの構成として、上記構成例1で例示したトランジスタ100と同様のものを示したが、構成例2乃至構成例4で例示したトランジスタ、各作製方法例で例示した各トランジスタ、又は以下で例示する各トランジスタも同様に、可撓性を有する基板上に作製することができる。
本実施の形態で例示した構成例、作製方法例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、作製方法例、又は図面等と適宜組み合わせて実施することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態2)
本実施の形態においては、先の実施の形態で例示したトランジスタを有する表示装置の一例について説明を行う。
[構成例]
図10(A)は、表示装置の一例を示す上面図である。図10(A)に示す表示装置700は、第1の基板701上に設けられた画素部702と、第1の基板701に設けられたソースドライバ回路部704及びゲートドライバ回路部706と、画素部702、ソースドライバ回路部704、及びゲートドライバ回路部706を囲むように配置されるシール材712と、第1の基板701に対向するように設けられる第2の基板705と、を有する。なお、第1の基板701と第2の基板705は、シール材712によって貼り合わされている。すなわち、画素部702、ソースドライバ回路部704、及びゲートドライバ回路部706は、第1の基板701とシール材712と第2の基板705によって封止されている。なお、図10(A)には図示しないが、第1の基板701と第2の基板705の間には表示素子が設けられる。
また、表示装置700は、第1の基板701上のシール材712によって囲まれている領域とは異なる領域に、FPC端子部708(FPC:Flexible printed circuit)が設けられる。FPC端子部708は、画素部702、ソースドライバ回路部704、及びゲートドライバ回路部706のそれぞれに電気的に接続される。また、FPC端子部708には、FPC716が接続され、FPC716によって画素部702、ソースドライバ回路部704、及びゲートドライバ回路部706に各種信号等が供給される。また、画素部702、ソースドライバ回路部704、ゲートドライバ回路部706、及びFPC端子部708には、信号線710が各々接続されている。FPC716により供給される各種信号等は、信号線710を介して、画素部702、ソースドライバ回路部704、ゲートドライバ回路部706、及びFPC端子部708に与えられる。
また、表示装置700にゲートドライバ回路部706を複数設けてもよい。また、表示装置700としては、ソースドライバ回路部704、及びゲートドライバ回路部706を画素部702と同じ第1の基板701に形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ回路部706のみを第1の基板701に形成してもよい、又はソースドライバ回路部704のみを第1の基板701に形成してもよい。この場合、ソースドライバ回路又はゲートドライバ回路等が形成された基板(例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板)を含むICを、第1の基板701又はFPC716に設ける構成としてもよい。なお、別途形成した駆動回路基板の接続方法は、特に限定されるものではなく、COG(Chip On Glass)法、ワイヤボンディング法などを用いることができる。
また、表示装置700が有する画素部702、ソースドライバ回路部704及びゲートドライバ回路部706は、複数のトランジスタを有しており、本発明の一態様の半導体装置であるトランジスタを適用することができる。
また、表示装置700は、様々な素子を有することができる。該素子の一例としては、例えば、エレクトロルミネッセンス(EL)素子(有機物及び無機物を含むEL素子、有機EL素子、無機EL素子、LEDなど)、発光トランジスタ素子(電流に応じて発光するトランジスタ)、電子放出素子、液晶素子、電子インク素子、電気泳動素子、エレクトロウェッティング素子、プラズマディスプレイパネル(PDP)、MEMS(マイクロ・エレクトロ・メカニカル・システム)ディスプレイ(例えば、グレーティングライトバルブ(GLV)、デジタルマイクロミラーデバイス(DMD)、デジタル・マイクロ・シャッター(DMS)素子、インターフェロメトリック・モジュレーション(IMOD)素子など)、圧電セラミックディスプレイなどが挙げられる。
また、EL素子を用いた表示装置の一例としては、ELディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ(FED)又はSED方式平面型ディスプレイ(SED:Surface-conduction Electron-emitter Display)などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ(透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ)などがある。電子インク素子又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部又は全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部又は全部が、アルミニウム、銀、などを有するようにすればよい。さらにその場合、反射電極の下にSRAMなどの記憶回路を設けることも可能である。これにより、さらに消費電力を低減することができる。
なお、表示装置700における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、RGB(Rは赤、Gは緑、Bは青を表す)の三色に限定されない。例えば、Rの画素とGの画素とBの画素とW(白)の画素の四画素から構成されてもよい。又は、ペンタイル配列のように、RGBのうちの2色分で一つの色要素を構成し、色要素によって、異なる2色を選択して構成してもよい。又はRGBに、イエロー、シアン、マゼンタ等を一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
また、バックライト又はフロントライト(有機EL素子、無機EL素子、LED、蛍光灯など)に白色発光(W)を用いて表示装置をカラー表示させるために、着色層(カラーフィルタともいう。)を用いてもよい。着色層は、例えば、レッド(R)、グリーン(G)、ブルー(B)、イエロー(Y)などを適宜組み合わせて用いることができる。着色層を用いることで、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない領域における白色光を直接表示に利用してもよい。一部に着色層を有さない領域を配置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を2割から3割程度低減できる場合がある。ただし、有機EL素子や無機EL素子などの自発光素子を用いてフルカラー表示する場合、R、G、B、Y、Wを、それぞれの発光色を有する素子から発光させてもよい。自発光素子を用いることで、着色層を用いた場合よりも、さらに消費電力を低減できる場合がある。
また、カラー化方式としては、上述の白色発光からの発光の一部をカラーフィルタに通すことで赤色、緑色、青色に変換する方式(カラーフィルタ方式)の他、赤色、緑色、青色の発光をそれぞれ用いる方式(3色方式)、又は青色発光からの発光の一部を赤色や緑色に変換する方式(色変換方式、量子ドット方式)を適用してもよい。
図10(B)に示す表示装置700Aは、大型の画面を有する電子機器に好適に用いることのできる表示装置である。例えばテレビジョン装置、モニタ装置、デジタルサイネージなどに好適に用いることができる。
表示装置700Aは、複数のソースドライバIC721と、一対のゲートドライバ回路722を有する。
複数のソースドライバIC721は、それぞれFPC723に取り付けられている。また、複数のFPC723は、一方の端子が基板701に、他方の端子がプリント基板724にそれぞれ接続されている。FPC723を折り曲げることで、プリント基板724を画素部702の裏側に配置して、電気機器に実装することができ、電子機器の省スペース化を図ることができる。
一方、ゲートドライバ回路722は、基板701上に形成されている。これにより、狭額縁の電子機器を実現できる。
このような構成とすることで、大型で且つ高解像度な表示装置を実現できる。例えば画面サイズが対角30インチ以上、40インチ以上、50インチ以上、又は60インチ以上の表示装置に適用することができる。また、解像度がフルハイビジョン、4K2K、又は8K4Kなどといった極めて高解像度の表示装置を実現することができる。
[断面構成例]
以下では、表示素子として液晶素子及びEL素子を用いる構成について、図11乃至図13を用いて説明する。なお、図11及び図12は、図10(A)に示す一点鎖線Q-Rにおける断面図であり、表示素子として液晶素子を用いた構成である。また、図13は、図10(A)に示す一点鎖線Q-Rにおける断面図であり、表示素子としてEL素子を用いた構成である。
まず、図11乃至図13に示す共通部分について最初に説明し、次に異なる部分について以下説明する。
〔表示装置の共通部分に関する説明〕
図11乃至図13に示す表示装置700は、引き回し配線部711と、画素部702と、ソースドライバ回路部704と、FPC端子部708と、を有する。また、引き回し配線部711は、信号線710、又は信号線710aを有する。また、画素部702は、トランジスタ750及び容量素子790を有する。また、ソースドライバ回路部704は、トランジスタ752を有する。
トランジスタ750及びトランジスタ752は、実施の形態1で例示したトランジスタを適用することができる。
本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有する。該トランジスタは、オフ電流を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
容量素子790は、トランジスタ750が有する第1のゲート電極として機能する導電膜と同一の導電膜を加工する工程を経て形成される下部電極と、トランジスタ750が有するソース電極又はドレイン電極として機能する導電層120と、を有する。また、下部電極と上部電極との間には、トランジスタ750が有する第1のゲート絶縁膜として機能する絶縁膜と同一の絶縁膜を形成する工程を経て形成される絶縁膜、及びトランジスタ750上の保護絶縁膜として機能する絶縁膜と同一の絶縁膜を形成する工程を経て形成される絶縁膜が設けられる。すなわち、容量素子790は、一対の電極間に誘電体膜として機能する絶縁膜が挟持された積層型の構造である。
また、図11乃至図13において、トランジスタ750、トランジスタ752、及び容量素子790上に平坦化絶縁膜770が設けられている。
また、図11乃至図13においては、画素部702が有するトランジスタ750と、ソースドライバ回路部704が有するトランジスタ752と、を同じ構造のトランジスタを用いる構成について例示したが、これに限定されない。例えば、画素部702と、ソースドライバ回路部704とは、異なるトランジスタを用いてもよい。具体的には、画素部702にトップゲート型のトランジスタを用い、ソースドライバ回路部704にボトムゲート型のトランジスタを用いる構成、あるいは画素部702にボトムゲート型のトランジスタを用い、ソースドライバ回路部704にトップゲート型のトランジスタを用いる構成などが挙げられる。なお、上記のソースドライバ回路部704を、ゲートドライバ回路部と読み替えてもよい。
また、信号線710と、信号線710aとは、トランジスタ750、トランジスタ752のソース電極及びドレイン電極として機能する導電膜と同じ工程を経て形成されてもよい。図11では、ソース電極及びドレイン電極とは異なる工程で形成された導電膜によって形成された例を示している。信号線710として、例えば、銅元素を含む材料を用いた場合、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可能となる。
また、FPC端子部708は、接続電極760、異方性導電膜780、及びFPC716を有する。なお、接続電極760は、トランジスタ750、トランジスタ752のソース電極及びドレイン電極として機能する導電膜と同じ工程を経て形成される。また、接続電極760は、FPC716が有する端子と異方性導電膜780を介して、電気的に接続される。
また、第1の基板701及び第2の基板705としては、例えばガラス基板を用いることができる。また、第1の基板701及び第2の基板705として、可撓性を有する基板を用いてもよい。該可撓性を有する基板としては、例えばプラスチック基板等が挙げられる。
また、第1の基板701と第2の基板705の間には、構造体778が設けられる。構造体778は柱状のスペーサであり、第1の基板701と第2の基板705の間の距離(セルギャップ)を制御するために設けられる。なお、構造体778として、球状のスペーサを用いていてもよい。
また、第2の基板705側には、ブラックマトリクスとして機能する遮光膜738と、カラーフィルタとして機能する着色膜736と、遮光膜738及び着色膜736に接する絶縁膜734が設けられる。
〔液晶素子を用いる表示装置の構成例〕
図11に示す表示装置700は、液晶素子775を有する。液晶素子775は、導電膜772、導電膜774、及び液晶層776を有する。導電膜774は、第2の基板705側に設けられ、対向電極としての機能を有する。図11に示す表示装置700は、導電膜772と導電膜774に印加される電圧によって、液晶層776の配向状態が変わることによって光の透過、非透過が制御され画像を表示することができる。
また、導電膜772は、トランジスタ750が有するソース電極又はドレイン電極として機能する導電膜と電気的に接続される。導電膜772は、平坦化絶縁膜770上に形成され画素電極、すなわち表示素子の一方の電極として機能する。
導電膜772としては、可視光に対して透光性のある導電膜、又は可視光に対して反射性のある導電膜を用いることができる。可視光に対して透光性のある導電膜としては、例えば、インジウム(In)、亜鉛(Zn)、錫(Sn)の中から選ばれた一種を含む材料を用いるとよい。可視光に対して反射性のある導電膜としては、例えば、アルミニウム、又は銀を含む材料を用いるとよい。
導電膜772に可視光に対して反射性のある導電膜を用いる場合、表示装置700は、反射型の液晶表示装置となる。また、導電膜772に可視光に対して透光性のある導電膜を用いる場合、表示装置700は、透過型の液晶表示装置となる。反射型の液晶表示装置の場合、視認側に偏光板を設ける。一方、透過型の液晶表示装置の場合、液晶素子を挟む一対の偏光板を設ける。
また、導電膜772上の構成を変えることで、液晶素子の駆動方式を変えることができる。この場合の一例を図12に示す。また、図12に示す表示装置700は、液晶素子の駆動方式として横電界方式(例えば、FFSモード)を用いる構成の一例である。図12に示す構成の場合、導電膜772上に絶縁膜773が設けられ、絶縁膜773上に導電膜774が設けられる。この場合、導電膜774は、共通電極(コモン電極ともいう)としての機能を有し、絶縁膜773を介して、導電膜772と導電膜774との間に生じる電界によって、液晶層776の配向状態を制御することができる。
また、図11及び図12において図示しないが、導電膜772又は導電膜774のいずれか一方又は双方の、液晶層776と接する側に、それぞれ配向膜を設ける構成としてもよい。また、図11及び図12において図示しないが、偏光部材、位相差部材、反射防止部材などの光学部材(光学基板)などは適宜設けてもよい。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
表示素子として液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、高分子ネットワーク型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量%以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性を有するため配向処理が不要である。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。また、ブルー相を示す液晶材料は、視野角依存性が小さい。
また、表示素子として液晶素子を用いる場合、TN(Twisted Nematic)モード、IPS(In-Plane-Switching)モード、FFS(Fringe Field Switching)モード、ASM(Axially Symmetric aligned Micro-cell)モード、OCB(Optical Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モード、ECB(Electrically Controlled Birefringence)モード、ゲストホストモードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向(VA)モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、MVA(Multi-Domain Vertical Alignment)モード、PVA(Patterned Vertical Alignment)モード、ASVモードなどを用いることができる。
〔発光素子を用いる表示装置〕
図13に示す表示装置700は、発光素子782を有する。発光素子782は、導電膜772、EL層786、及び導電膜788を有する。図13に示す表示装置700は、画素毎に設けられる発光素子782が有するEL層786が発光することによって、画像を表示することができる。なお、EL層786は、有機化合物、又は量子ドットなどの無機化合物を有する。
有機化合物に用いることのできる材料としては、蛍光性材料又は燐光性材料などが挙げられる。また、量子ドットに用いることのできる材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料、などが挙げられる。また、12族と16族、13族と15族、又は14族と16族の元素グループを含む材料を用いてもよい。又は、カドミウム(Cd)、セレン(Se)、亜鉛(Zn)、硫黄(S)、リン(P)、インジウム(In)、テルル(Te)、鉛(Pb)、ガリウム(Ga)、ヒ素(As)、アルミニウム(Al)、等の元素を有する量子ドット材料を用いてもよい。
図13に示す表示装置700には、平坦化絶縁膜770及び導電膜772上に絶縁膜730が設けられる。絶縁膜730は、導電膜772の一部を覆う。なお、発光素子782はトップエミッション構造である。従って、導電膜788は透光性を有し、EL層786が発する光を透過する。なお、本実施の形態においては、トップエミッション構造について、例示するが、これに限定されない。例えば、導電膜772側に光を射出するボトムエミッション構造や、導電膜772及び導電膜788の双方に光を射出するデュアルエミッション構造にも適用することができる。
また、発光素子782と重なる位置に、着色膜736が設けられ、絶縁膜730と重なる位置、引き回し配線部711、及びソースドライバ回路部704に遮光膜738が設けられている。また、着色膜736及び遮光膜738は、絶縁膜734で覆われている。また、発光素子782と絶縁膜734の間は封止膜732で充填されている。なお、図13に示す表示装置700においては、着色膜736を設ける構成について例示したが、これに限定されない。例えば、EL層786を画素毎に島状に形成する、すなわち塗り分けにより形成する場合においては、着色膜736を設けない構成としてもよい。
〔表示装置に入出力装置を設ける構成例〕
また、図11乃至図13に示す表示装置700に入出力装置を設けてもよい。当該入出力装置としては、例えば、タッチパネル等が挙げられる。
図12に示す表示装置700にタッチパネル791を設ける構成を図14に、図13に示す表示装置700にタッチパネル791を設ける構成を図15に、それぞれ示す。
図14は図12に示す表示装置700にタッチパネル791を設ける構成の断面図であり、図15は図13に示す表示装置700にタッチパネル791を設ける構成の断面図である。
まず、図14及び図15に示すタッチパネル791について、以下説明を行う。
図14及び図15に示すタッチパネル791は、基板705と着色膜736との間に設けられる、所謂インセル型のタッチパネルである。タッチパネル791は、遮光膜738、及び着色膜736を形成する前に、基板705側に形成すればよい。
なお、タッチパネル791は、遮光膜738と、絶縁膜792と、電極793と、電極794と、絶縁膜795と、電極796と、絶縁膜797と、を有する。例えば、指やスタイラスなどの被検知体が近づくことで生じうる、電極793と電極794との間の容量の変化を検知することができる。
また、図14及び図15に示すトランジスタ750の上方においては、電極793と、電極794との交差部を明示している。電極796は、絶縁膜795に設けられた開口部を介して、電極794を挟む2つの電極793と電気的に接続されている。なお、図14及び図15においては、電極796が設けられる領域を画素部702に設ける構成を例示したが、これに限定されず、例えば、ソースドライバ回路部704に形成してもよい。
電極793及び電極794は、遮光膜738と重なる領域に設けられる。また、図15に示すように、電極793は、発光素子782と重ならないように設けられると好ましい。また、図14に示すように、電極793は、液晶素子775と重ならないように設けられると好ましい。別言すると、電極793は、発光素子782及び液晶素子775と重なる領域に開口部を有する。すなわち、電極793はメッシュ形状を有する。このような構成とすることで、電極793は、発光素子782が射出する光を遮らない構成とすることができる。又は、電極793は、液晶素子775を透過する光を遮らない構成とすることができる。従って、タッチパネル791を配置することによる輝度の低下が極めて少ないため、視認性が高く、且つ消費電力が低減された表示装置を実現できる。なお、電極794も同様の構成とすればよい。
また、電極793及び電極794が発光素子782と重ならないため、電極793及び電極794には、可視光の透過率が低い金属材料を用いることができる。又は、電極793及び電極794が液晶素子775と重ならないため、電極793及び電極794には、可視光の透過率が低い金属材料を用いることができる。
そのため、可視光の透過率が高い酸化物材料を用いた電極と比較して、電極793及び電極794の抵抗を低くすることが可能となり、タッチパネルのセンサ感度を向上させることができる。
例えば、電極793、794、796には、導電性のナノワイヤを用いてもよい。当該ナノワイヤは、直径の平均値が1nm以上100nm以下、好ましくは5nm以上50nm以下、より好ましくは5nm以上25nm以下の大きさとすればよい。また、上記ナノワイヤとしては、Agナノワイヤ、Cuナノワイヤ、又はAlナノワイヤ等の金属ナノワイヤ、あるいは、カーボンナノチューブなどを用いればよい。例えば、電極793、794、796のいずれか一つあるいは全部にAgナノワイヤを用いる場合、可視光の範囲における光透過率を89%以上、シート抵抗値を40Ω/□以上100Ω/□以下とすることができる。
また、図14及び図15においては、インセル型のタッチパネルの構成について例示したが、これに限定されない。例えば、表示装置700上に形成する、所謂オンセル型のタッチパネルや、表示装置700に貼り合わせて用いる、所謂アウトセル型のタッチパネルとしてもよい。
このように、本発明の一態様の表示装置は、様々な形態のタッチパネルと組み合わせて用いることができる。
本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、又は図面等と適宜組み合わせて実施することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態3)
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図16を用いて説明を行う。
図16(A)に示す表示装置は、画素を有する領域(以下、画素部502という)と、画素部502の外側に配置され、画素を駆動するための回路を有する回路部(以下、駆動回路部504という)と、素子の保護機能を有する回路(以下、保護回路506という)と、端子部507と、を有する。なお、保護回路506は、設けない構成としてもよい。
駆動回路部504の一部、又は全部は、画素部502と同一基板上に形成されていることが望ましい。これにより、部品数や端子数を減らすことができる。駆動回路部504の一部、又は全部が、画素部502と同一基板上に形成されていない場合には、駆動回路部504の一部、又は全部は、COGやTAB(Tape Automated Bonding)によって、実装することができる。
画素部502は、X行(Xは2以上の自然数)Y列(Yは2以上の自然数)に配置された複数の表示素子を駆動するための回路(以下、画素回路501という)を有し、駆動回路部504は、画素を選択する信号(走査信号)を出力する回路(以下、ゲートドライバ504aという)、画素の表示素子を駆動するための信号(データ信号)を供給するための回路(以下、ソースドライバ504b)などの駆動回路を有する。
ゲートドライバ504aは、シフトレジスタ等を有する。ゲートドライバ504aは、端子部507を介して、シフトレジスタを駆動するための信号が入力され、信号を出力する。例えば、ゲートドライバ504aは、スタートパルス信号、クロック信号等が入力され、パルス信号を出力する。ゲートドライバ504aは、走査信号が与えられる配線(以下、ゲート線GL_1乃至GL_Xという)の電位を制御する機能を有する。なお、ゲートドライバ504aを複数設け、複数のゲートドライバ504aにより、ゲート線GL_1乃至GL_Xを分割して制御してもよい。又は、ゲートドライバ504aは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ504aは、別の信号を供給することも可能である。
ソースドライバ504bは、シフトレジスタ等を有する。ソースドライバ504bは、端子部507を介して、シフトレジスタを駆動するための信号の他、データ信号の元となる信号(画像信号)が入力される。ソースドライバ504bは、画像信号を元に画素回路501に書き込むデータ信号を生成する機能を有する。また、ソースドライバ504bは、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信号の出力を制御する機能を有する。また、ソースドライバ504bは、データ信号が与えられる配線(以下、データ線DL_1乃至DL_Yという)の電位を制御する機能を有する。又は、ソースドライバ504bは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ソースドライバ504bは、別の信号を供給することも可能である。
ソースドライバ504bは、例えば複数のアナログスイッチなどを用いて構成される。ソースドライバ504bは、複数のアナログスイッチを順次オン状態にすることにより、画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを用いてソースドライバ504bを構成してもよい。
複数の画素回路501のそれぞれは、走査信号が与えられる複数の走査線GLの一つを介してパルス信号が入力され、データ信号が与えられる複数のデータ線DLの一つを介してデータ信号が入力される。また、複数の画素回路501のそれぞれは、ゲートドライバ504aによりデータ信号のデータの書き込み及び保持が制御される。例えば、m行n列目の画素回路501は、走査線GL_m(mはX以下の自然数)を介してゲートドライバ504aからパルス信号が入力され、走査線GL_mの電位に応じてデータ線DL_n(nはY以下の自然数)を介してソースドライバ504bからデータ信号が入力される。
図16(A)に示す保護回路506は、例えば、ゲートドライバ504aと画素回路501の間の配線である走査線GLに接続される。又は、保護回路506は、ソースドライバ504bと画素回路501の間の配線であるデータ線DLに接続される。又は、保護回路506は、ゲートドライバ504aと端子部507との間の配線に接続することができる。又は、保護回路506は、ソースドライバ504bと端子部507との間の配線に接続することができる。なお、端子部507は、外部の回路から表示装置に電源及び制御信号、及び画像信号を入力するための端子が設けられた部分をいう。
保護回路506は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。
図16(A)に示すように、画素部502と駆動回路部504にそれぞれ保護回路506を設けることにより、ESD(Electro Static Discharge:静電気放電)などにより発生する過電流に対する表示装置の耐性を高めることができる。ただし、保護回路506の構成はこれに限定されず、例えば、ゲートドライバ504aに保護回路506を接続した構成、又はソースドライバ504bに保護回路506を接続した構成とすることもできる。あるいは、端子部507に保護回路506を接続した構成とすることもできる。
また、図16(A)においては、ゲートドライバ504aとソースドライバ504bによって駆動回路部504を形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ504aのみを形成し、別途用意されたソースドライバ回路が形成された基板(例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板)を実装する構成としてもよい。
ここで、図17に、図16(A)とは異なる構成を示す。図17では、ソース線方向に配列する複数の画素を挟むように、一対のソース線(例えばソース線DLa1とソース線DLb1)が配置されている。また、隣接する2本のゲート線(例えばゲート線GL_1とゲート線GL_2)が電気的に接続されている。
また、ゲート線GL_1に接続される画素は、片方のソース線(ソース線DLa1、ソース線DLa2等)に接続され、ゲート線GL_2に接続される画素は、他方のソース線(ソース線DLb1、ソース線DLb2等)に接続される。
このような構成とすることで、2本のゲート線を同時に選択することができる。これにより、一水平期間の長さを、図16(A)に示す構成と比較して2倍にすることができる。そのため、表示装置の高解像度化、及び大画面化が容易となる。
また、図16(A)及び図17に示す複数の画素回路501は、例えば、図16(B)に示す構成とすることができる。
図16(B)に示す画素回路501は、液晶素子570と、トランジスタ550と、容量素子560と、を有する。トランジスタ550に先の実施の形態に示すトランジスタを適用することができる。
液晶素子570の一対の電極の一方の電位は、画素回路501の仕様に応じて適宜設定される。液晶素子570は、書き込まれるデータにより配向状態が設定される。なお、複数の画素回路501のそれぞれが有する液晶素子570の一対の電極の一方に共通の電位(コモン電位)を与えてもよい。また、各行の画素回路501の液晶素子570の一対の電極の一方に異なる電位を与えてもよい。
例えば、液晶素子570を備える表示装置の駆動方法としては、TNモード、STNモード、VAモード、ASM(Axially Symmetric Aligned Micro-cell)モード、OCB(Optically Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モード、MVAモード、PVA(Patterned Vertical Alignment)モード、IPSモード、FFSモード、又はTBA(Transverse Bend Alignment)モードなどを用いてもよい。また、表示装置の駆動方法としては、上述した駆動方法の他、ECB(Electrically Controlled Birefringence)モード、PDLC(Polymer Dispersed Liquid Crystal)モード、PNLC(Polymer Network Liquid Crystal)モード、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。
m行n列目の画素回路501において、トランジスタ550のソース電極又はドレイン電極の一方は、データ線DL_nに電気的に接続され、他方は液晶素子570の一対の電極の他方に電気的に接続される。また、トランジスタ550のゲート電極は、走査線GL_mに電気的に接続される。トランジスタ550は、データ信号のデータの書き込みを制御する機能を有する。
容量素子560の一対の電極の一方は、電位が供給される配線(以下、電位供給線VL)に電気的に接続され、他方は、液晶素子570の一対の電極の他方に電気的に接続される。なお、電位供給線VLの電位の値は、画素回路501の仕様に応じて適宜設定される。容量素子560は、書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図16(B)の画素回路501を有する表示装置では、例えば、図16(A)に示すゲートドライバ504aにより各行の画素回路501を順次選択し、トランジスタ550をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路501は、トランジスタ550がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図16(A)に示す複数の画素回路501は、例えば、図16(C)に示す構成とすることができる。
また、図16(C)に示す画素回路501は、トランジスタ552、554と、容量素子562と、発光素子572と、を有する。トランジスタ552及びトランジスタ554のいずれか一方又は双方に先の実施の形態に示すトランジスタを適用することができる。
トランジスタ552のソース電極及びドレイン電極の一方は、データ線DL_nに電気的に接続され、ゲート電極は、走査線GL_mに電気的に接続される。
トランジスタ552は、データ信号のデータの書き込みを制御する機能を有する。
容量素子562の一対の電極の一方は、電位供給線VL_aに電気的に接続され、他方は、トランジスタ552のソース電極及びドレイン電極の他方に電気的に接続される。
容量素子562は、書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ554のソース電極及びドレイン電極の一方は、電位供給線VL_aに電気的に接続される。さらに、トランジスタ554のゲート電極は、トランジスタ552のソース電極及びドレイン電極の他方に電気的に接続される。
発光素子572のアノード及びカソードの一方は、電位供給線VL_bに電気的に接続され、他方は、トランジスタ554のソース電極及びドレイン電極の他方に電気的に接続される。
発光素子572としては、例えば有機エレクトロルミネセンス素子(有機EL素子ともいう)などを用いることができる。ただし、発光素子572としては、これに限定されず、無機材料を含む無機EL素子を用いてもよい。
なお、電位供給線VL_a及び電位供給線VL_bの一方には、高電源電位VDDが与えられ、他方には、低電源電位VSSが与えられる。
図16(C)の画素回路501を有する表示装置では、例えば、図16(A)に示すゲートドライバ504aにより各行の画素回路501を順次選択し、トランジスタ552をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路501は、トランジスタ552がオフ状態になることで保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ554のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子572は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、又は図面等と適宜組み合わせて実施することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態4)
以下では、本発明の一態様の表示装置を適用可能な電子機器について説明する。ここでは、発電装置及び受電装置を備える電子機器を例に挙げて説明する。
電気機器の一例として携帯情報端末の例について、図18を用いて説明する。
図18(A)は、携帯情報端末8040の正面及び側面を示した斜視図である。携帯情報端末8040は、一例として、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲーム等の種々のアプリケーションの実行が可能である。携帯情報端末8040は、筐体8041の正面に表示部8042、カメラ8045、マイクロフォン8046、スピーカ8047を有し、筐体8041の左側面には操作用のボタン8043、底面には接続端子8048を有する。
表示部8042には、本発明の一態様の表示モジュール又は表示パネルが用いられる。
図18(A)に示す携帯情報端末8040は、筐体8041に表示部8042を一つ設けた例であるが、これに限らず、表示部8042を携帯情報端末8040の背面に設けてもよいし、折り畳み型の携帯情報端末として、二以上の表示部を設けてもよい。
また、表示部8042には、指やスタイラス等の指示手段により情報の入力が可能なタッチパネルが入力手段として設けられている。これにより、表示部8042に表示されたアイコン8044を指示手段により簡単に操作することができる。また、タッチパネルの配置により携帯情報端末8040にキーボードを配置する領域が不要となるため、広い領域に表示部を配置することができる。また、指やスタイラスで情報の入力が可能となることから、ユーザフレンドリなインターフェースを実現することができる。タッチパネルとしては、抵抗膜方式、静電容量方式、赤外線方式、電磁誘導方式、表面弾性波方式等、種々の方式を採用することができるが、表示部8042は湾曲するものであるため、特に抵抗膜方式、静電容量方式を用いることが好ましい。また、このようなタッチパネルは、上述の表示モジュール又は表示パネルと一体として組み合わされた、いわゆるインセル方式のものであってもよい。
また、タッチパネルは、イメージセンサとして機能させることができるものであってもよい。この場合、例えば、表示部8042に掌や指で触れ、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部8042に近赤外光を発光するバックライト又は近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
また、表示部8042にタッチパネルを設けずにキーボードを設けてもよく、さらにタッチパネルとキーボードの双方を設けてもよい。
操作用のボタン8043には、用途に応じて様々な機能を持たせることができる。例えば、ボタン8043をホームボタンとし、ボタン8043を押すことで表示部8042にホーム画面を表示する構成としてもよい。また、ボタン8043を所定の時間押し続けることで、携帯情報端末8040の主電源をオフするようにしてもよい。また、スリープモードの状態に移行している場合、ボタン8043を押すことで、スリープモード状態から復帰させるようにしてもよい。その他、押し続ける期間や、他のボタンと同時に押す等により、種々の機能を起動させるスイッチとして用いることができる。
また、ボタン8043を音量調整ボタンやミュートボタンとし、音出力のためのスピーカ8047の音量の調整等を行う機能を持たせてもよい。スピーカ8047からは、オペレーティングシステム(OS)の起動音等特定の処理時に設定した音、音楽再生アプリケーションソフトからの音楽等各種アプリケーションにおいて実行される音ファイルによる音、電子メールの着信音等様々な音を出力する。なお、図示しないが、音出力をスピーカ8047とともに、あるいはスピーカ8047に替えてヘッドフォン、イヤフォン、ヘッドセット等の装置に音を出力するためのコネクタを設けてもよい。
このようにボタン8043には、種々の機能を与えることができる。図18(A)では、左側面にボタン8043を2つ設けた携帯情報端末8040を図示しているが、勿論、ボタン8043の数や配置位置等はこれに限定されず、適宜設計することができる。
マイクロフォン8046は、音声入力や録音に用いることができる。また、カメラ8045により取得した画像を表示部8042に表示させることができる。
携帯情報端末8040の操作には、上述した表示部8042に設けられたタッチパネルやボタン8043の他、カメラ8045や携帯情報端末8040に内蔵されたセンサ等を用いて使用者の動作(ジェスチャー)を認識させて操作を行うこともできる(ジェスチャー入力という)。あるいは、マイクロフォン8046を用いて、使用者の音声を認識させて操作を行うこともできる(音声入力という)。このように、人間の自然な振る舞いにより電気機器に入力を行うNUI(Natural User Interface)技術を実装することで、携帯情報端末8040の操作性をさらに向上させることができる。
接続端子8048は、外部機器との通信や電力供給のための信号又は電力の入力端子である。例えば、携帯情報端末8040に外部メモリドライブを接続するために、接続端子8048を用いることができる。外部メモリドライブとして、例えば外付けHDD(ハードディスクドライブ)やフラッシュメモリドライブ、DVD(Digital Versatile Disk)やDVD-R(DVD-Recordable)、DVD-RW(DVD-ReWritable)、CD(Compact Disc)、CD-R(Compact Disc Recordable)、CD-RW(Compact Disc ReWritable)、MO(Magneto Optical Disc)、FDD(Floppy Disk Drive)、又は他の不揮発性のソリッドステートドライブ(Solid State Drive:SSD)デバイスなどの記録メディアドライブが挙げられる。また、携帯情報端末8040は表示部8042上にタッチパネルを有しているが、これに替えて筐体8041上にキーボードを設けてもよく、またキーボードを外付けしてもよい。
図18(A)では、底面に接続端子8048を1つ設けた携帯情報端末8040を図示しているが、接続端子8048の数や配置位置等はこれに限定されず、適宜設計することができる。
図18(B)は、携帯情報端末8040の背面及び側面を示した斜視図である。携帯情報端末8040は、筐体8041の表面に太陽電池8049とカメラ8050を有し、また、充放電制御回路8051、バッテリー8052、DCDCコンバータ8053等を有する。なお、図18(B)では充放電制御回路8051の一例としてバッテリー8052、DCDCコンバータ8053を有する構成について示しており、バッテリー8052には、上記実施の形態で説明した本発明の一態様に係るバッテリーの回復方法を用いる。
携帯情報端末8040の背面に装着された太陽電池8049によって、電力を表示部、タッチパネル、又は映像信号処理部等に供給することができる。なお、太陽電池8049は、筐体8041の片面又は両面に設けることができる。携帯情報端末8040に太陽電池8049を搭載させることで、屋外などの電力の供給手段がない場所においても、携帯情報端末8040のバッテリー8052の充電を行うことができる。
また、太陽電池8049としては、単結晶シリコン、多結晶シリコン、微結晶シリコン、非晶質シリコン又はこれらの積層からなるシリコン系の太陽電池や、InGaAs系、GaAs系、CIS系、CuZnSnS、CdTe-CdS系の太陽電池、有機色素を用いた色素増感太陽電池、導電性ポリマーやフラーレン等を用いた有機薄膜太陽電池、pin構造におけるi層中にシリコン等による量子ドット構造を形成した量子ドット型太陽電池等を用いることができる。
ここで、図18(B)に示す充放電制御回路8051の構成、及び動作についての一例を、図18(C)に示すブロック図を用いて説明する。
図18(C)には、太陽電池8049、バッテリー8052、DCDCコンバータ8053、コンバータ8057、スイッチ8054、スイッチ8055、スイッチ8056、表示部8042について示しており、バッテリー8052、DCDCコンバータ8053、コンバータ8057、スイッチ8054、スイッチ8055、スイッチ8056が、図18(B)に示す充放電制御回路8051に対応する箇所となる。
外光により太陽電池8049で発電した電力は、バッテリー8052を充電するために必要な電圧とするために、DCDCコンバータ8053で昇圧又は降圧される。そして、表示部8042の動作に太陽電池8049からの電力が用いられる際には、スイッチ8054をオンにし、コンバータ8057で表示部8042に必要な電圧に昇圧又は降圧する。また、表示部8042での表示を行わない際には、スイッチ8054をオフにし、スイッチ8055をオンにしてバッテリー8052の充電を行う。
なお、発電手段の一例として太陽電池8049を示したが、これに限定されず、圧電素子(ピエゾ素子)や熱電変換素子(ペルティエ素子)などの他の発電手段を用いてバッテリー8052の充電を行ってもよい。また、携帯情報端末8040のバッテリー8052への充電方法はこれに限られず、例えば上述した接続端子8048と電源とを接続して充電を行ってもよい。また、無線で電力を送受信して充電する非接触電力伝送モジュールを用いてもよく、以上の充電方法を組み合わせてもよい。
ここで、バッテリー8052の充電状態(SOC。State Of Chargeの略)が、表示部8042の左上(破線枠内)に表示される。これにより、使用者は、バッテリー8052の充電状態を把握することができ、これに応じて携帯情報端末8040を節電モードと選択することもできる。使用者が省電力モードを選択する場合には、例えば上述したボタン8043やアイコン8044を操作し、携帯情報端末8040に搭載される表示モジュール又は表示パネルや、CPU等の演算装置、メモリ等の構成部品を省電力モードに切り換えることができる。具体的には、これらの構成部品のそれぞれにおいて、任意の機能の使用頻度を低減し、停止させる。省電力モードでは、また、充電状態に応じて設定によって自動的に省電力モードに切り替わる構成とすることもできる。また、携帯情報端末8040に光センサ等の検出手段を設け、携帯情報端末8040の使用時における外光の光量を検出して表示輝度を最適化することで、バッテリー8052の電力の消費を抑えることができる。
また、太陽電池8049等による充電時には、図18(A)に示すように、表示部8042の左上(破線枠内)にそれを示す画像等の表示を行ってもよい。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態5)
本実施の形態では、本発明の一態様を用いて作製することができる表示モジュールについて説明する。
図19(A)に示す表示モジュール6000は、上部カバー6001と下部カバー6002との間に、FPC6005に接続された表示装置6006、フレーム6009、プリント基板6010、及びバッテリー6011を有する。
例えば、本発明の一態様を用いて作製された表示装置を、表示装置6006に用いることができる。表示装置6006により、極めて消費電力の低い表示モジュールを実現することができる。
上部カバー6001及び下部カバー6002は、表示装置6006のサイズに合わせて、形状や寸法を適宜変更することができる。
また、表示装置6006に重ねてタッチパネルを設けてもよい。タッチパネルとしては、抵抗膜方式又は静電容量方式のタッチパネルを表示装置6006に重畳して用いることができる。また、タッチパネルを設けず、表示装置6006に、タッチパネル機能を持たせるようにすることも可能である。
フレーム6009は、表示装置6006の保護機能の他、プリント基板6010の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム6009は、放熱板としての機能を有していてもよい。
プリント基板6010は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であってもよいし、別途設けたバッテリー6011による電源であってもよい。バッテリー6011は、商用電源を用いる場合には、省略可能である。
図19(B)は、光学式のタッチセンサを備える表示モジュール6000の断面概略図である。
表示モジュール6000は、プリント基板6010に設けられた発光部6015及び受光部6016を有する。また、上部カバー6001と下部カバー6002により囲まれた領域に一対の導光部(導光部6017a、導光部6017b)を有する。
上部カバー6001と下部カバー6002は、例えばプラスチック等を用いることができる。また、上部カバー6001と下部カバー6002とは、それぞれ薄く(例えば0.5mm以上5mm以下)することが可能である。そのため、表示モジュール6000を極めて軽量にすることが可能となる。また少ない材料で上部カバー6001と下部カバー6002を作製できるため、作製コストを低減できる。
表示装置6006は、フレーム6009を間に介してプリント基板6010やバッテリー6011と重ねて設けられている。表示装置6006とフレーム6009は、導光部6017a、導光部6017bに固定されている。
発光部6015から発せられた光6018は、導光部6017aにより表示装置6006の上部を経由し、導光部6017bを通って受光部6016に達する。例えば指やスタイラスなどの被検知体により、光6018が遮られることにより、タッチ操作を検出することができる。
発光部6015は、例えば表示装置6006の隣接する2辺に沿って複数設けられる。受光部6016は、発光部6015と対向する位置に複数設けられる。これにより、タッチ操作がなされた位置の情報を取得することができる。
発光部6015は、例えばLED素子などの光源を用いることができる。特に、発光部6015として、使用者に視認されず、且つ使用者にとって無害である赤外線を発する光源を用いることが好ましい。
受光部6016は、発光部6015が発する光を受光し、電気信号に変換する光電素子を用いることができる。好適には、赤外線を受光可能なフォトダイオードを用いることができる。
導光部6017a、導光部6017bとしては、少なくとも光6018を透過する部材を用いることができる。導光部6017a及び導光部6017bを用いることで、発光部6015と受光部6016とを表示装置6006の下側に配置することができ、外光が受光部6016に到達してタッチセンサが誤動作することを抑制できる。特に、可視光を吸収し、赤外線を透過する樹脂を用いることが好ましい。これにより、タッチセンサの誤動作をより効果的に抑制できる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態6)
本実施の形態では、本発明の一態様を用いて作製された表示装置を備える電子機器について説明する。
図20(A)は、ファインダー8100を取り付けた状態のカメラ8000の外観を示す図である。
カメラ8000は、筐体8001、表示部8002、操作ボタン8003、シャッターボタン8004等を有する。またカメラ8000には、着脱可能なレンズ8006が取り付けられている。
ここではカメラ8000として、レンズ8006を筐体8001から取り外して交換することが可能な構成としたが、レンズ8006と筐体が一体となっていてもよい。
カメラ8000は、シャッターボタン8004を押すことにより、撮像することができる。また、表示部8002はタッチパネルとしての機能を有し、表示部8002をタッチすることにより撮像することも可能である。
カメラ8000の筐体8001は、電極を有するマウントを有し、ファインダー8100のほか、ストロボ装置等を接続することができる。
ファインダー8100は、筐体8101、表示部8102、ボタン8103等を有する。
筐体8101は、カメラ8000のマウントと係合するマウントを有しており、ファインダー8100をカメラ8000に取り付けることができる。また当該マウントには電極を有し、当該電極を介してカメラ8000から受信した映像等を表示部8102に表示させることができる。
ボタン8103は、電源ボタンとしての機能を有する。ボタン8103により、表示部8102の表示のオン・オフを切り替えることができる。
カメラ8000の表示部8002、及びファインダー8100の表示部8102に、本発明の一態様の表示装置を適用することができる。
なお、図20(A)では、カメラ8000とファインダー8100とを別の電子機器とし、これらを脱着可能な構成としたが、カメラ8000の筐体8001に、表示装置を備えるファインダーが内蔵されていてもよい。
図20(B)は、ヘッドマウントディスプレイ8200の外観を示す図である。
ヘッドマウントディスプレイ8200は、装着部8201、レンズ8202、本体8203、表示部8204、ケーブル8205等を有している。また装着部8201には、バッテリー8206が内蔵されている。
ケーブル8205は、バッテリー8206から本体8203に電力を供給する。本体8203は無線受信機等を備え、受信した画像データ等の映像情報を表示部8204に表示させることができる。また、本体8203に設けられたカメラで使用者の眼球やまぶたの動きを捉え、その情報をもとに使用者の視点の座標を算出することにより、使用者の視線を入力手段として用いることができる。
また、装着部8201には、使用者に触れる位置に複数の電極が設けられていてもよい。本体8203は使用者の眼球の動きに伴って電極に流れる電流を検知することにより、使用者の視線を認識する機能を有していてもよい。また、当該電極に流れる電流を検知することにより、使用者の脈拍をモニタする機能を有していてもよい。また、装着部8201には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用者の生体情報を表示部8204に表示する機能を有していてもよい。また、使用者の頭部の動きなどを検出し、表示部8204に表示する映像をその動きに合わせて変化させてもよい。
表示部8204に、本発明の一態様の表示装置を適用することができる。
図20(C)(D)(E)は、ヘッドマウントディスプレイ8300の外観を示す図である。ヘッドマウントディスプレイ8300は、筐体8301と、表示部8302と、バンド状の固定具8304と、一対のレンズ8305と、を有する。
使用者は、レンズ8305を通して、表示部8302の表示を視認することができる。なお、表示部8302を湾曲して配置させると好適である。表示部8302を湾曲して配置することで、使用者が高い臨場感を感じることができる。なお、本実施の形態においては、表示部8302を1つ設ける構成について例示したが、これに限定されず、例えば、表示部8302を2つ設ける構成としてもよい。この場合、使用者の片方の目に1つの表示部が配置されるような構成とすると、視差を用いた3次元表示等を行うことも可能となる。
なお、表示部8302に、本発明の一態様の表示装置を適用することができる。本発明の一態様の半導体装置を有する表示装置は、極めて精細度が高いため、図20(E)のようにレンズ8305を用いて拡大したとしても、使用者に画素が視認されることなく、より現実感の高い映像を表示することができる。
次に、図20(A)乃至図20(E)に示す電子機器と、異なる電子機器の一例を図21(A)乃至図21(G)に示す。
図21(A)乃至図21(G)に示す電子機器は、筐体9000、表示部9001、スピーカ9003、操作キー9005(電源スイッチ、又は操作スイッチを含む)、接続端子9006、センサ9007(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)、マイクロフォン9008、等を有する。
図21(A)乃至図21(G)に示す電子機器は、様々な機能を有する。例えば、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア(プログラム)によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。なお、図21(A)乃至図21(G)に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。また、図21(A)乃至図21(G)には図示していないが、電子機器には、複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能、動画を撮影する機能、撮影した画像を記録媒体(外部またはカメラに内蔵)に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
図21(A)乃至図21(G)に示す電子機器の詳細について、以下説明を行う。
図21(A)は、テレビジョン装置9100を示す斜視図である。テレビジョン装置9100は、大画面、例えば、50インチ以上、又は100インチ以上の表示部9001を組み込むことが可能である。
図21(B)は、携帯情報端末9101を示す斜視図である。携帯情報端末9101は、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具体的には、スマートフォンとして用いることができる。なお、携帯情報端末9101は、スピーカ9003、接続端子9006、センサ9007等を設けてもよい。また、携帯情報端末9101は、文字や画像情報をその複数の面に表示することができる。例えば、3つの操作ボタン9050(操作アイコン又は単にアイコンともいう)を表示部9001の一の面に表示することができる。また、破線の矩形で示す情報9051を表示部9001の他の面に表示することができる。なお、情報9051の一例としては、電子メールやSNS(ソーシャル・ネットワーキング・サービス)や電話などの着信を知らせる表示、電子メールやSNSなどの題名、電子メールやSNSなどの送信者名、日時、時刻、バッテリーの残量、アンテナ受信の強度などがある。又は、情報9051が表示されている位置に、情報9051の代わりに、操作ボタン9050などを表示してもよい。
図21(C)は、携帯情報端末9102を示す斜視図である。携帯情報端末9102は、表示部9001の3面以上に情報を表示する機能を有する。ここでは、情報9052、情報9053、情報9054がそれぞれ異なる面に表示されている例を示す。例えば、携帯情報端末9102の使用者は、洋服の胸ポケットに携帯情報端末9102を収納した状態で、その表示(ここでは情報9053)を確認することができる。具体的には、着信した電話の発信者の電話番号又は氏名等を、携帯情報端末9102の上方から観察できる位置に表示する。使用者は、携帯情報端末9102をポケットから取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。
図21(D)は、腕時計型の携帯情報端末9200を示す斜視図である。携帯情報端末9200は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表示部9001はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末9200は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末9200は、接続端子9006を有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また接続端子9006を介して充電を行うこともできる。なお、充電動作は接続端子9006を介さずに無線給電により行ってもよい。
図21(E)(F)(G)は、折り畳み可能な携帯情報端末9201を示す斜視図である。また、図21(E)が携帯情報端末9201を展開した状態の斜視図であり、図21(F)が携帯情報端末9201を展開した状態又は折り畳んだ状態の一方から他方に変化する途中の状態の斜視図であり、図21(G)が携帯情報端末9201を折り畳んだ状態の斜視図である。携帯情報端末9201は、折り畳んだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末9201が有する表示部9001は、ヒンジ9055によって連結された3つの筐体9000に支持されている。ヒンジ9055を介して2つの筐体9000間を屈曲させることにより、携帯情報端末9201を展開した状態から折りたたんだ状態に可逆的に変形させることができる。例えば、携帯情報端末9201は、曲率半径1mm以上150mm以下で曲げることができる。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機器にも適用することができる。
本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、又は図面等と適宜組み合わせて実施することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態7)
本実施の形態では、本発明の一態様の電子機器について、図面を参照して説明する。
以下で例示する電子機器は、表示部に本発明の一態様の表示装置を備えるものである。従って、高い解像度が実現された電子機器である。また高い解像度と、大きな画面が両立された電子機器とすることができる。
本発明の一態様の電子機器の表示部には、例えばフルハイビジョン、4K2K、8K4K、16K8K、又はそれ以上の解像度を有する映像を表示させることができる。また、表示部の画面サイズとしては、対角20インチ以上、又は対角30インチ以上、又は対角50インチ以上、対角60インチ以上、又は対角70インチ以上とすることもできる。
電子機器としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ(Digital Signage:電子看板)、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。
本発明の一態様の電子機器又は照明装置は、家屋もしくはビルの内壁もしくは外壁、又は、自動車の内装もしくは外装の曲面に沿って組み込むことができる。
本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
本発明の一態様の電子機器は、センサ(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)を有していてもよい。
本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア(プログラム)を実行する機能、無線通信機能、記録媒体に記録されているプログラム又はデータを読み出す機能等を有することができる。
図22(A)にテレビジョン装置の一例を示す。テレビジョン装置7100は、筐体7101に表示部7500が組み込まれている。ここでは、スタンド7103により筐体7101を支持した構成を示している。
表示部7500に、本発明の一態様の表示装置を適用することができる。
図22(A)に示すテレビジョン装置7100の操作は、筐体7101が備える操作スイッチや、別体のリモコン操作機7111により行うことができる。又は、表示部7500にタッチセンサを備えていてもよく、指等で表示部7500に触れることで操作してもよい。リモコン操作機7111は、当該リモコン操作機7111から出力する情報を表示する表示部を有していてもよい。リモコン操作機7111が備える操作キー又はタッチパネルにより、チャンネル及び音量の操作を行うことができ、表示部7500に表示される映像を操作することができる。
なお、テレビジョン装置7100は、受信機及びモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線又は無線による通信ネットワークに接続することにより、一方向(送信者から受信者)又は双方向(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。
図22(B)に、ノート型パーソナルコンピュータ7200を示す。ノート型パーソナルコンピュータ7200は、筐体7211、キーボード7212、ポインティングデバイス7213、外部接続ポート7214等を有する。筐体7211に、表示部7500が組み込まれている。
表示部7500に、本発明の一態様の表示装置を適用することができる。
図22(C)、(D)に、デジタルサイネージ(Digital Signage:電子看板)の一例を示す。
図22(C)に示すデジタルサイネージ7300は、筐体7301、表示部7500、及びスピーカ7303等を有する。さらに、LEDランプ、操作キー(電源スイッチ、又は操作スイッチを含む)、接続端子、各種センサ、マイクロフォン等を有することができる。
また、図22(D)は円柱状の柱7401に取り付けられたデジタルサイネージ7400である。デジタルサイネージ7400は、柱7401の曲面に沿って設けられた表示部7500を有する。
図22(C)、(D)において、表示部7500に、本発明の一態様の表示装置を適用することができる。
表示部7500が広いほど、一度に提供できる情報量を増やすことができる。また、表示部7500が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることができる。
表示部7500にタッチパネルを適用することで、表示部7500に画像又は動画を表示するだけでなく、使用者が直感的に操作することができ、好ましい。また、路線情報もしくは交通情報などの情報を提供するための用途に用いる場合には、直感的な操作によりユーザビリティを高めることができる。
また、図22(C)、(D)に示すように、デジタルサイネージ7300又はデジタルサイネージ7400は、ユーザが所持するスマートフォン等の情報端末機7311又は情報端末機7411と無線通信により連携可能であることが好ましい。例えば、表示部7500に表示される広告の情報を、情報端末機7311又は情報端末機7411の画面に表示させることができる。また、情報端末機7311又は情報端末機7411を操作することで、表示部7500の表示を切り替えることができる。
また、デジタルサイネージ7300又はデジタルサイネージ7400に、情報端末機7311又は情報端末機7411の画面を操作手段(コントローラ)としたゲームを実行させることもできる。これにより、不特定多数のユーザが同時にゲームに参加し、楽しむことができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態8)
本実施の形態では、本発明の一態様の半導体装置を有する表示装置を適用することのできるテレビジョン装置の例について、図面を参照して説明する。
図23(A)に、テレビジョン装置600のブロック図を示す。
なお、本明細書に添付した図面では、構成要素を機能ごとに分類し、互いに独立したブロックとしてブロック図を示しているが、実際の構成要素は機能ごとに完全に切り分けることが難しく、一つの構成要素が複数の機能に係わることもあり得る。
テレビジョン装置600は、制御部601、記憶部602、通信制御部603、画像処理回路604、デコーダ回路605、映像信号受信部606、タイミングコントローラ607、ソースドライバ608、ゲートドライバ609、表示パネル620等を有する。
上記実施の形態で例示した表示装置は、図23(A)における表示パネル620に適用することができる。これにより、大型且つ高解像度であって、視認性に優れたテレビジョン装置600を実現できる。
制御部601は、例えば中央演算装置(CPU:Central Processing Unit)として機能することができる。例えば制御部601は、システムバス630を介して記憶部602、通信制御部603、画像処理回路604、デコーダ回路605及び映像信号受信部606等のコンポーネントを制御する機能を有する。
制御部601と各コンポーネントとは、システムバス630を介して信号の伝達が行われる。また制御部601は、システムバス630を介して接続された各コンポーネントから入力される信号を処理する機能、各コンポーネントへ出力する信号を生成する機能等を有し、これによりシステムバス630に接続された各コンポーネントを統括的に制御することができる。
記憶部602は、制御部601及び画像処理回路604がアクセス可能なレジスタ、キャッシュメモリ、メインメモリ、二次メモリなどとして機能する。
二次メモリとして用いることのできる記憶装置としては、例えば書き換え可能な不揮発性の記憶素子が適用された記憶装置を用いることができる。例えば、フラッシュメモリ、MRAM(Magnetoresistive Random Access Memory)、PRAM(Phase change RAM)、ReRAM(Resistive RAM)、FeRAM(Ferroelectric RAM)などを用いることができる。
また、レジスタ、キャッシュメモリ、メインメモリなどの一時メモリとして用いることのできる記憶装置としては、DRAM(Dynamic RAM)や、SRAM(Static Random Access Memory)等の揮発性の記憶素子を用いてもよい。
例えば、メインメモリに設けられるRAMとしては、例えばDRAMが用いられ、制御部601の作業空間として仮想的にメモリ空間が割り当てられ利用される。記憶部602に格納されたオペレーティングシステム、アプリケーションプログラム、プログラムモジュール、プログラムデータ等は、実行のためにRAMにロードされる。RAMにロードされたこれらのデータやプログラム、プログラムモジュールは、制御部601に直接アクセスされ、操作される。
一方、ROMには書き換えを必要としないBIOS(Basic Input/Output System)やファームウェア等を格納することができる。ROMとしては、マスクROMや、OTPROM(One Time Programmable Read Only Memory)、EPROM(Erasable Programmable Read Only Memory)等を用いることができる。EPROMとしては、紫外線照射により記憶データの消去を可能とするUV-EPROM(Ultra-Violet Erasable Programmable Read Only Memory)、EEPROM(Electrically Erasable Programmable Read Only Memory)、フラッシュメモリなどが挙げられる。
また、記憶部602の他に、取り外し可能な記憶装置を接続可能な構成としてもよい。例えばストレージデバイスとして機能するハードディスクドライブ(Hard Disk Drive:HDD)やソリッドステートドライブ(Solid State Drive:SSD)などの記録メディアドライブ、フラッシュメモリ、ブルーレイディスク、DVDなどの記録媒体と接続する端子を有することが好ましい。これにより、映像を記録することができる。
通信制御部603は、コンピュータネットワークを介して行われる通信を制御する機能を有する。例えば、制御部601からの命令に応じてコンピュータネットワークに接続するための制御信号を制御し、当該信号をコンピュータネットワークに発信する。これによって、World Wide Web(WWW)の基盤であるインターネット、イントラネット、エクストラネット、PAN(Personal Area Network)、LAN(Local Area Network)、CAN(Campus Area Network)、MAN(Metropolitan Area Network)、WAN(Wide Area Network)、GAN(Global Area Network)等のコンピュータネットワークに接続し、通信を行うことができる。
また、通信制御部603は、Wi-Fi(登録商標)、Bluetooth(登録商標)、ZigBee(登録商標)等の通信規格を用いてコンピュータネットワーク又は他の電子機器と通信する機能を有していてもよい。
通信制御部603は、無線により通信する機能を有していてもよい。例えばアンテナと高周波回路(RF回路)を設け、RF信号の送受信を行えばよい。高周波回路は、各国法制により定められた周波数帯域の電磁信号と電気信号とを相互に変換し、当該電磁信号を用いて無線で他の通信機器との間で通信を行うための回路である。実用的な周波数帯域として数10kHz~数10GHzが一般に用いられている。アンテナと接続される高周波回路には、複数の周波数帯域に対応した高周波回路部を有し、高周波回路部は、増幅器(アンプ)、ミキサ、フィルタ、DSP、RFトランシーバ等を有する構成とすることができる。
映像信号受信部606は、例えばアンテナ、復調回路、及びA-D変換回路(アナログ-デジタル変換回路)等を有する。復調回路は、アンテナから入力した信号を復調する機能を有する。またA-D変換回路は、復調されたアナログ信号をデジタル信号に変換する機能を有する。映像信号受信部606で処理された信号は、デコーダ回路605に送られる。
デコーダ回路605は、映像信号受信部606から入力されるデジタル信号に含まれる映像データを、送信される放送規格の仕様に従ってデコードし、画像処理回路に送信する信号を生成する機能を有する。例えば8K放送における放送規格としては、H.265 | MPEG-H High Efficiency Video Coding(略称:HEVC)などがある。
映像信号受信部606が有するアンテナにより受信できる放送電波としては、地上波、又は衛星から送信される電波などが挙げられる。またアンテナにより受信できる放送電波として、アナログ放送、デジタル放送などがあり、また映像及び音声、又は音声のみの放送などがある。例えばUHF帯(約300MHz~3GHz)又はVHF帯(30MHz~300MHz)のうちの特定の周波数帯域で送信される放送電波を受信することができる。また例えば、複数の周波数帯域で受信した複数のデータを用いることで、転送レートを高くすることができ、より多くの情報を得ることができる。これによりフルハイビジョンを超える解像度を有する映像を、表示パネル620に表示させることができる。例えば、4K2K、8K4K、16K8K、又はそれ以上の解像度を有する映像を表示させることができる。
また、映像信号受信部606及びデコーダ回路605は、コンピュータネットワークを介したデータ伝送技術により送信された放送のデータを用いて、画像処理回路604に送信する信号を生成する構成としてもよい。このとき、受信する信号がデジタル信号の場合には、映像信号受信部606は復調回路及びA-D変換回路等を有していなくてもよい。
画像処理回路604は、デコーダ回路605から入力される映像信号に基づいて、タイミングコントローラ607に出力する映像信号を生成する機能を有する。
またタイミングコントローラ607は、画像処理回路604が処理を施した映像信号等に含まれる同期信号を基に、ゲートドライバ609及びソースドライバ608に出力する信号(クロック信号、スタートパルス信号などの信号)を生成する機能を有する。また、タイミングコントローラ607は、上記信号に加え、ソースドライバ608に出力するビデオ信号を生成する機能を有する。
表示パネル620は、複数の画素621を有する。各画素621は、ゲートドライバ609及びソースドライバ608から供給される信号により駆動される。ここでは、画素数が7680×4320である、8K4K規格に応じた解像度を有する表示パネルの例を示している。なお、表示パネル620の解像度はこれに限られず、フルハイビジョン(画素数1920×1080)又は4K2K(画素数3840×2160)等の規格に応じた解像度であってもよい。
図23(A)に示す制御部601や画像処理回路604としては、例えばプロセッサを有する構成とすることができる。例えば、制御部601は、中央演算装置(CPU:Central Processing Unit)として機能するプロセッサを用いることができる。また、画像処理回路604として、例えばDSP(Digital Signal Processor)、GPU(Graphics Processing Unit)等の他のプロセッサを用いることができる。また制御部601や画像処理回路604に、上記プロセッサをFPGA(Field Programmable Gate Array)やFPAA(Field Programmable Analog Array)といったPLD(Programmable Logic Device)によって実現した構成としてもよい。
プロセッサは、種々のプログラムからの命令を解釈し実行することで、各種のデータ処理やプログラム制御を行う。プロセッサにより実行しうるプログラムは、プロセッサが有するメモリ領域に格納されていてもよいし、別途設けられる記憶装置に格納されていてもよい。
また、制御部601、記憶部602、通信制御部603、画像処理回路604、デコーダ回路605、及び映像信号受信部606、及びタイミングコントローラ607のそれぞれが有する機能のうち、2つ以上の機能を1つのICチップに集約させ、システムLSIを構成してもよい。例えば、プロセッサ、デコーダ回路、チューナ回路、A-D変換回路、DRAM、及びSRAM等を有するシステムLSIとしてもよい。
なお、制御部601や、他のコンポーネントが有するIC等に、チャネル形成領域に酸化物半導体を用い、極めて低いオフ電流が実現されたトランジスタを利用することもできる。当該トランジスタは、オフ電流が極めて低いため、当該トランジスタを記憶素子として機能する容量素子に流入した電荷(データ)を保持するためのスイッチとして用いることで、データの保持期間を長期にわたり確保することができる。この特性を制御部601等のレジスタやキャッシュメモリに用いることで、必要なときだけ制御部601を動作させ、他の場合には直前の処理の情報を当該記憶素子に待避させることにより、ノーマリーオフコンピューティングが可能となる。これにより、テレビジョン装置600の低消費電力化を図ることができる。
なお、図23(A)で例示するテレビジョン装置600の構成は一例であり、全ての構成要素を含む必要はない。テレビジョン装置600は、図23(A)に示す構成要素のうち必要な構成要素を有していればよい。また、テレビジョン装置600は、図23(A)に示す構成要素以外の構成要素を有していてもよい。
例えば、テレビジョン装置600は、図23(A)に示す構成のほか、外部インターフェース、音声出力部、タッチパネルユニット、センサユニット、カメラユニットなどを有していてもよい。例えば外部インターフェースとしては、例えばUSB(Universal Serial Bus)端子、LAN(Local Area Network)接続用端子、電源受給用端子、音声出力用端子、音声入力用端子、映像出力用端子、映像入力用端子などの外部接続端子、赤外線、可視光、紫外線などを用いた光通信用の送受信機、筐体に設けられた物理ボタンなどがある。また、例えば音声入出力部としては、サウンドコントローラ、マイクロフォン、スピーカなどがある。
以下では、画像処理回路604についてより詳細な説明を行う。
画像処理回路604は、デコーダ回路605から入力される映像信号に基づいて、画像処理を実行する機能を有することが好ましい。
画像処理としては、例えばノイズ除去処理、階調変換処理、色調補正処理、輝度補正処理などが挙げられる。色調補正処理や輝度補正処理としては、例えばガンマ補正などがある。
また、画像処理回路604は、解像度のアップコンバートに伴う画素間補間処理や、フレーム周波数のアップコンバートに伴うフレーム間補間などの処理などの処理を実行する機能を有していることが好ましい。
例えば、ノイズ除去処理としては、文字などの輪郭の周辺に生じるモスキートノイズ、高速の動画で生じるブロックノイズ、ちらつきを生じるランダムノイズ、解像度のアップコンバートにより生じるドットノイズなどのさまざまなノイズを除去する。
階調変換処理は、画像の階調を表示パネル620の出力特性に対応した階調へ変換する処理である。例えば階調数を大きくする場合、小さい階調数で入力された画像に対して、各画素に対応する階調値を補間して割り当てることで、ヒストグラムを平滑化する処理を行うことができる。また、ダイナミックレンジを広げる、ハイダイナミックレンジ(HDR)処理も、階調変換処理に含まれる。
また、画素間補間処理は、解像度をアップコンバートした際に、本来存在しないデータを補間する。例えば、目的の画素の周囲の画素を参照し、それらの中間色を表示するようにデータを補間する。
また、色調補正処理は、画像の色調を補正する処理である。また輝度補正処理は、画像の明るさ(輝度コントラスト)を補正する処理である。例えば、テレビジョン装置600が設けられる空間に配置された照明の種類や輝度、又は色純度などを検知し、それに応じて表示パネル620に表示する画像の輝度や色調が最適となるように補正する。又は、表示する画像と、あらかじめ保存してある画像リスト内の様々な場面の画像と、を照合し、最も近い場面の画像に適した輝度や色調に表示する画像を補正する機能を有していてもよい。
フレーム間補間は、表示する映像のフレーム周波数を増大させる場合に、本来存在しないフレーム(補間フレーム)の画像を生成する。例えば、ある2枚の画像の差分から2枚の画像の間に挿入する補間フレームの画像を生成する。又は2枚の画像の間に複数枚の補間フレームの画像を生成することもできる。例えばデコーダ回路605から入力される映像信号のフレーム周波数が60Hzであったとき、複数枚の補間フレームを生成することで、タイミングコントローラ607に出力する映像信号のフレーム周波数を、2倍の120Hz、又は4倍の240Hz、又は8倍の480Hzなどに増大させることができる。
また、画像処理回路604は、ニューラルネットワークを利用して、画像処理を実行する機能を有していることが好ましい。図23(A)では、画像処理回路604がニューラルネットワーク610を有している例を示している。
例えば、ニューラルネットワーク610により、例えば映像に含まれる画像データから特徴抽出を行うことができる。また画像処理回路604は、抽出された特徴に応じて最適な補正方法を選択することや、又は補正に用いるパラメータを選択することができる。
又は、ニューラルネットワーク610自体に画像処理を行う機能を持たせてもよい。すなわち、画像処理を施す前の画像データをニューラルネットワーク610に入力することで、画像処理が施された画像データを出力させる構成としてもよい。
また、ニューラルネットワーク610に用いる重み係数のデータは、データテーブルとして記憶部602に格納される。当該重み係数を含むデータテーブルは、例えば通信制御部603により、コンピュータネットワークを介して最新のデータに更新することができる。又は、画像処理回路604が学習機能を有し、重み係数を含むデータテーブルを更新可能な構成としてもよい。
図23(B)に、画像処理回路604が有するニューラルネットワーク610の概略図を示す。
なお、本明細書等においてニューラルネットワークとは、生物の神経回路網を模し、学習によってニューロンどうしの結合強度を決定し、問題解決能力を持たせるモデル全般を指す。ニューラルネットワークは入力層、中間層(隠れ層ともいう)、出力層を有する。ニューラルネットワークのうち、2層以上の中間層を有するものをディープニューラルネットワーク(DNN))という。ディープニューラルネットワークによる学習を「ディープラーニング」と呼称する。
また、本明細書等において、ニューラルネットワークについて述べる際に、既にある情報からニューロンとニューロンの結合強度(重み係数とも言う)を決定することを「学習」と呼ぶ場合がある。また、本明細書等において、学習によって得られた結合強度を用いてニューラルネットワークを構成し、そこから新たな結論を導くことを「推論」と呼ぶ場合がある。
ニューラルネットワーク610は、入力層611、1つ以上の中間層612、及び出力層613を有する。入力層611には入力データが入力される。出力層613からは出力データが出力される。
入力層611、中間層612、及び出力層613には、それぞれニューロン615を有する。ここでニューロン615は、積和演算を実現しうる回路素子(積和演算素子)を指す。図23では、2つの層が有する2つのニューロン615間におけるデータの入出力方向を矢印で示している。
それぞれの層における演算処理は、前層が有するニューロン615の出力と重み係数との積和演算により実行される。例えば、入力層の第i番目のニューロンの出力をxとし、出力xと次の中間層612の第j番目のニューロンとの結合強度(重み係数)をwjiとすると、当該中間層の第j番目のニューロンの出力yは、y=f(Σwji・x)となる。なお、i、jは1以上の整数とする。ここで、f(x)は活性化関数でシグモイド関数、閾値関数などを用いることができる。以下同様に、各層のニューロン615の出力は、前段層のニューロン615の出力と重み係数の積和演算結果に活性化関数を演算した値となる。また、層と層との結合は、全てのニューロン同士が結合する全結合としてもよいし、一部のニューロン同士が結合する部分結合としてもよい。図23(B)では全結合である場合を示している。
図23(B)では、3つの中間層612を有する例を示している。なお、中間層612の数はこれに限られず、1つ以上の中間層を有していればよい。また、1つの中間層612が有するニューロンの数も、仕様に応じて適宜変更すればよい。例えば1つの中間層612が有するニューロン615の数は、入力層611又は出力層613が有するニューロン615の数よりも多くてもよいし、少なくてもよい。
ニューロン615同士の結合強度の指標となる重み係数は、学習によって決定される。学習は、テレビジョン装置600が有するプロセッサにより実行してもよいが、専用サーバーやクラウドなどの演算処理能力の優れた計算機で実行することが好ましい。学習により決定された重み係数は、テーブルとして上記記憶部602に格納され、画像処理回路604により読み出されることにより使用される。また、当該テーブルは、必要に応じてコンピュータネットワークを介して更新することができる。
以上がニューラルネットワークについての説明である。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
本実施例では、本発明の一態様のトランジスタを作製した。
[トランジスタ構造]
作製したトランジスタの構成は、図2(A)で示したトランジスタ構成を用いた。
[トランジスタの作製]
トランジスタの作製方法について説明する。導電層106として、タングステン膜をスパッタリング法により形成した。絶縁層104は、窒化シリコン膜と、酸化アルミニウム膜と、酸化シリコン膜の積層構造とし、窒化シリコン膜と、酸化シリコン膜は、プラズマCVD法により形成し、酸化アルミニウム膜は、スパッタリング法により形成した。半導体層108aと半導体層108bは、In-Ga-Zn酸化物膜をスパッタリング法により形成した。導電層120a及び導電層120bは、タングステン膜と、酸化アルミニウム膜をスパッタリング法により形成した。絶縁層116は、酸化アルミニウム膜により形成した。絶縁層109は、酸化シリコン膜をプラズマCVD法により形成した。半導体層108cは、In-Ga-Zn酸化物膜をスパッタリング法により形成した。絶縁層110は、酸化シリコン膜をプラズマCVD法により形成した。絶縁層113aは、酸化アルミニウム膜をプラズマCVD法により形成し、酸化アルミニウム膜は、スパッタリング法により形成した。導電層111は、タングステン膜をスパッタリング法により形成した。絶縁層113bは、導電層111の上に酸化アルミニウム膜をスパッタリング法により形成した。絶縁層118は、酸化シリコン膜をプラズマCVD法により形成した。絶縁層119は、酸化アルミニウム膜をスパッタリング法により形成した。
ここで、半導体層には、CAAC-OS膜を用いた。薬液耐性及びプラズマ耐性の高いCAAC-OS膜を設けることで、トランジスタ形成工程中のダメージによる影響を抑制できる。
[トランジスタの電気特性]
図24(A)に、図2(A)で示したトランジスタの回路図を示す。トランジスタのゲートには、Vg端子(以下Vgと記す)が電気的に接続されており、トランジスタのソースには、Vs端子(以下VSと記す)が電気的に接続すれており、トランジスタのドレインには、Vd端子(以下Vdと記す)が電気的に接続されており、トランジスタのバックゲートには、Vbg端子(以下Vbgと記す)が電気的に接続される。トランジスタのゲートは、トランジスタのバックゲートと電気的に接続される。
ここでは、ゲート-ソース間電圧(Vg)を変化させながらソース-ドレイン間電流(Id)(Id-Vg特性ともいう)を測定した。測定条件はVSには0Vを印加し、VGには-5Vから5Vまでの期間を0.1Vステップで変化させて測定した。Vdは、0.1V、5.1Vの2条件とした。
図24(B)に測定したId-Vg特性を示す。測定したトランジスタのチャネル長は約1μm、チャネル幅は約3μmである。ノーマリーオフで良好な特性が得られている。ここでは、測定下限を1×10-12[A]以下とする。IDVG測定は、Agilent社製半導体パラメータ・アナライザ(Semiconductor Parameter Analyzer、モデル:4155C)を用いた。
100:トランジスタ、100A:トランジスタ、100B:トランジスタ、100C:トランジスタ、100CF:トランジスタ、100D:トランジスタ、100E:トランジスタ、100F:トランジスタ、100G:トランジスタ、102:基板、102a:基板、102b:基板、103:絶縁層、104:絶縁層、105:接着層、106:導電層、108:半導体層、108a:半導体層、108A:半導体膜、108b:半導体層、108B:半導体膜、108c:半導体層、108C:半導体膜、109:絶縁層、109F:絶縁膜、110:絶縁層、110A:絶縁膜、111:導電層、111A:導電膜、112:開口部、113:絶縁層、113a:絶縁層、113A:絶縁膜、113b:絶縁層、113B:絶縁膜、116:絶縁層、118:絶縁層、119:絶縁層、120:導電層、120a:導電層、120b:導電層、131a:絶縁膜、140:絶縁層、501:画素回路、502:画素部、504:駆動回路部、504a:ゲートドライバ、504b:ソースドライバ、506:保護回路、507:端子部、550:トランジスタ、552:トランジスタ、554:トランジスタ、560:容量素子、562:容量素子、570:液晶素子、572:発光素子、600:テレビジョン装置、601:制御部、602:記憶部、603:通信制御部、604:画像処理回路、605:デコーダ回路、606:映像信号受信部、607:タイミングコントローラ、608:ソースドライバ、609:ゲートドライバ、610:ニューラルネットワーク、611:入力層、612:中間層、613:出力層、615:ニューロン、620:表示パネル、621:画素、630:システムバス、700:表示装置、700A:表示装置、701:基板、702:画素部、704:ソースドライバ回路部、705:基板、706:ゲートドライバ回路部、708:FPC端子部、710:信号線、710a:信号線、711:配線部、712:シール材、716:FPC、721:ソースドライバIC、722:ゲートドライバ回路、723:FPC、724:プリント基板、730:絶縁膜、732:封止膜、734:絶縁膜、736:着色膜、738:遮光膜、750:トランジスタ、752:トランジスタ、760:接続電極、770:平坦化絶縁膜、772:導電膜、773:絶縁膜、774:導電膜、775:液晶素子、776:液晶層、778:構造体、780:異方性導電膜、782:発光素子、786:EL層、788:導電膜、790:容量素子、791:タッチパネル、792:絶縁膜、793:電極、794:電極、795:絶縁膜、796:電極、797:絶縁膜、6000:表示モジュール、6001:上部カバー、6002:下部カバー、6005:FPC、6006:表示装置、6009:フレーム、6010:プリント基板、6011:バッテリー、6015:発光部、6016:受光部、6017a:導光部、6017b:導光部、6018:光、7100:テレビジョン装置、7101:筐体、7103:スタンド、7111:リモコン操作機、7200:ノート型パーソナルコンピュータ、7211:筐体、7212:キーボード、7213:ポインティングデバイス、7214:外部接続ポート、7300:デジタルサイネージ、7301:筐体、7303:スピーカ、7311:情報端末機、7400:デジタルサイネージ、7401:柱、7411:情報端末機、7500:表示部、8000:カメラ、8001:筐体、8002:表示部、8003:操作ボタン、8004:シャッターボタン、8006:レンズ、8040:携帯情報端末、8041:筐体、8042:表示部、8043:ボタン、8044:アイコン、8045:カメラ、8046:マイクロフォン、8047:スピーカ、8048:接続端子、8049:太陽電池、8050:カメラ、8051:充放電制御回路、8052:バッテリー、8053:DCDCコンバータ、8054:スイッチ、8055:スイッチ、8056:スイッチ、8057:コンバータ、8100:ファインダー、8101:筐体、8102:表示部、8103:ボタン、8200:ヘッドマウントディスプレイ、8201:装着部、8202:レンズ、8203:本体、8204:表示部、8205:ケーブル、8206:バッテリー、8300:ヘッドマウントディスプレイ、8301:筐体、8302:表示部、8304:固定具、8305:レンズ、9000:筐体、9001:表示部、9003:スピーカ、9005:操作キー、9006:接続端子、9007:センサ、9008:マイクロフォン、9050:操作ボタン、9051:情報、9052:情報、9053:情報、9054:情報、9055:ヒンジ、9100:テレビジョン装置、9101:携帯情報端末、9102:携帯情報端末、9200:携帯情報端末、9201:携帯情報端末

Claims (6)

  1. 第1の半導体層と、第2の半導体層と、第3の半導体層と、第1の絶縁層と、第2の絶縁層と、第3の絶縁層と、第4の絶縁層と、第1の導電層と、一対の第2の導電層と、を有する半導体装置であって、
    前記第1の導電層は、前記第2の半導体層上に位置し、
    前記第2の半導体層は、前記第1の半導体層上に位置し、
    前記第2の導電層は、前記第2の半導体層上に接し、
    前記第2の絶縁層は、前記第2の導電層の上面と側面とを覆うように接して設けられ、
    前記第2の絶縁層は、一対の前記第2の導電層の間の領域に、前記第2の半導体層と重なる第1の開口を有し、
    前記第3の半導体層は、前記第2の絶縁層の上面と、前記第1の開口の側面と、前記第2の半導体層とに接して設けられ、
    前記第1の絶縁層は、前記第1の導電層と、前記第3の半導体層との間に位置し、
    前記第3の絶縁層は、前記第1の絶縁層と、前記第1の導電層との間に位置し、
    前記第4の絶縁層は、前記第1の導電層を囲うように接して設けられ、
    前記第4の絶縁層は、前記第3の絶縁層と、前記第1の絶縁層と、第3の半導体層と接し、
    前記第3の半導体層は、前記第2の半導体層の側面と接する部分と、前記第1の半導体層の一部と接する部分とを有する、
    半導体装置。
  2. 請求項1において、
    前記第2の絶縁層、前記第3の絶縁層、及び前記第4の絶縁層は、アルミニウム又はハフニウム、及び酸素を含む、
    半導体装置。
  3. 請求項1又は請求項2において、
    前記半導体装置は、さらに、第5の絶縁層を有し、
    前記第5の絶縁層は、前記第2の絶縁層上に位置し、
    前記第2の導電層と、前記第2の絶縁層と、前記第5の絶縁層は、前記第1の開口を有し、
    前記第3の半導体層は、前記第2の絶縁層の上面と、前記第1の開口の側面と、前記第2の半導体層とが接する、
    半導体装置。
  4. 請求項1乃至請求項3のいずれか一において、
    前記半導体装置は、さらに第3の導電層を有し、
    前記第3の導電層は、前記第1の半導体層よりも下側に位置し、
    前記第3の導電層は、前記第1の導電層と、前記第1の半導体層と、が重なる位置に配置され、
    第5の絶縁層は、前記第3の導電層と、前記第1の半導体層との間に位置する、
    半導体装置。
  5. 請求項4において、
    前記第5の絶縁層は、前記第3の導電層側から第1の層、第2の層、及び第3の層がこの順に積層され、
    前記第1の層、及び前記第3の層は、それぞれ酸素、を含み、
    前記第2の層は、アルミニウム、又はハフニウムと、酸素と、を含む、
    半導体装置。
  6. 請求項1乃至請求項5のいずれか一に記載の半導体装置と、
    当該半導体装置と電気的に接続される液晶素子又は発光素子と、を有する、
    表示装置。
JP2019538748A 2017-09-01 2018-08-22 半導体装置、及び表示装置 Active JP7155128B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017168244 2017-09-01
JP2017168244 2017-09-01
PCT/IB2018/056333 WO2019043510A1 (ja) 2017-09-01 2018-08-22 半導体装置、及び表示装置

Publications (2)

Publication Number Publication Date
JPWO2019043510A1 JPWO2019043510A1 (ja) 2020-11-05
JP7155128B2 true JP7155128B2 (ja) 2022-10-18

Family

ID=65525052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019538748A Active JP7155128B2 (ja) 2017-09-01 2018-08-22 半導体装置、及び表示装置

Country Status (5)

Country Link
US (1) US11069816B2 (ja)
JP (1) JP7155128B2 (ja)
KR (1) KR102512106B1 (ja)
CN (1) CN111052396B (ja)
WO (1) WO2019043510A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6844845B2 (ja) 2017-05-31 2021-03-17 三国電子有限会社 表示装置
JP7330950B2 (ja) 2018-04-27 2023-08-22 株式会社半導体エネルギー研究所 半導体装置
WO2019224656A1 (ja) 2018-05-25 2019-11-28 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP7190729B2 (ja) 2018-08-31 2022-12-16 三国電子有限会社 キャリア注入量制御電極を有する有機エレクトロルミネセンス素子
JP7246681B2 (ja) 2018-09-26 2023-03-28 三国電子有限会社 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
JP7190740B2 (ja) 2019-02-22 2022-12-16 三国電子有限会社 エレクトロルミネセンス素子を有する表示装置
US11211501B2 (en) * 2019-07-19 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP7444436B2 (ja) 2020-02-05 2024-03-06 三国電子有限会社 液晶表示装置
KR20220027382A (ko) * 2020-08-26 2022-03-08 삼성디스플레이 주식회사 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016164979A (ja) 2015-02-27 2016-09-08 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2016201541A (ja) 2015-04-13 2016-12-01 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2016219011A (ja) 2015-05-21 2016-12-22 株式会社半導体エネルギー研究所 電子装置
JP2017130647A (ja) 2015-12-11 2017-07-27 株式会社半導体エネルギー研究所 トランジスタ、半導体装置、および電子機器
JP2017143255A (ja) 2016-02-05 2017-08-17 株式会社半導体エネルギー研究所 半導体装置、電子機器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI575293B (zh) * 2007-07-20 2017-03-21 半導體能源研究所股份有限公司 液晶顯示裝置
JP5708910B2 (ja) 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
US8487306B2 (en) * 2010-06-18 2013-07-16 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion element, display device, electronic device, and method for manufacturing photoelectric conversion element
DE112011102644B4 (de) 2010-08-06 2019-12-05 Semiconductor Energy Laboratory Co., Ltd. Integrierte Halbleiterschaltung
JP6283191B2 (ja) * 2012-10-17 2018-02-21 株式会社半導体エネルギー研究所 半導体装置
JP2015119175A (ja) * 2013-11-15 2015-06-25 株式会社半導体エネルギー研究所 半導体装置及び表示装置
US9780226B2 (en) * 2014-04-25 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2015182000A1 (en) * 2014-05-30 2015-12-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
KR102549926B1 (ko) * 2015-05-04 2023-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법, 및 전자기기
JP6803682B2 (ja) 2015-05-22 2020-12-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102548001B1 (ko) 2015-07-08 2023-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2017072627A1 (ja) * 2015-10-28 2017-05-04 株式会社半導体エネルギー研究所 半導体装置、モジュール、電子機器および半導体装置の作製方法
WO2017187301A1 (en) 2016-04-28 2017-11-02 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016164979A (ja) 2015-02-27 2016-09-08 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2016201541A (ja) 2015-04-13 2016-12-01 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2016219011A (ja) 2015-05-21 2016-12-22 株式会社半導体エネルギー研究所 電子装置
JP2017130647A (ja) 2015-12-11 2017-07-27 株式会社半導体エネルギー研究所 トランジスタ、半導体装置、および電子機器
JP2017143255A (ja) 2016-02-05 2017-08-17 株式会社半導体エネルギー研究所 半導体装置、電子機器

Also Published As

Publication number Publication date
KR102512106B1 (ko) 2023-03-21
KR20200047527A (ko) 2020-05-07
CN111052396B (zh) 2024-03-01
US20200373430A1 (en) 2020-11-26
JPWO2019043510A1 (ja) 2020-11-05
WO2019043510A1 (ja) 2019-03-07
US11069816B2 (en) 2021-07-20
CN111052396A (zh) 2020-04-21

Similar Documents

Publication Publication Date Title
JP7430763B2 (ja) 半導体装置
JP7155128B2 (ja) 半導体装置、及び表示装置
JP7118973B2 (ja) 半導体装置
JP7126823B2 (ja) 半導体装置の作製方法
JP2023016820A (ja) 半導体装置
JP2018190753A (ja) 半導体装置、および表示装置
JP6925819B2 (ja) 半導体装置の作製方法
TW201838179A (zh) 半導體裝置及半導體裝置的製造方法
JP2019125789A (ja) 半導体装置
JP2018163949A (ja) 半導体装置、及び半導体装置の作製方法
JP2019071400A (ja) 半導体装置、表示装置、および半導体装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221005

R150 Certificate of patent or registration of utility model

Ref document number: 7155128

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150