WO2019043510A1 - 半導体装置、及び表示装置 - Google Patents

半導体装置、及び表示装置 Download PDF

Info

Publication number
WO2019043510A1
WO2019043510A1 PCT/IB2018/056333 IB2018056333W WO2019043510A1 WO 2019043510 A1 WO2019043510 A1 WO 2019043510A1 IB 2018056333 W IB2018056333 W IB 2018056333W WO 2019043510 A1 WO2019043510 A1 WO 2019043510A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
insulating layer
semiconductor
film
transistor
Prior art date
Application number
PCT/IB2018/056333
Other languages
English (en)
French (fr)
Inventor
島行徳
中田昌孝
土橋正佳
岡崎健一
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Priority to CN201880056532.3A priority Critical patent/CN111052396B/zh
Priority to JP2019538748A priority patent/JP7155128B2/ja
Priority to US16/635,295 priority patent/US11069816B2/en
Priority to KR1020207004157A priority patent/KR102512106B1/ko
Publication of WO2019043510A1 publication Critical patent/WO2019043510A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00

Definitions

  • One embodiment of the present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.
  • One embodiment of the present invention relates to a semiconductor device including an oxide semiconductor film and a method for manufacturing the semiconductor device.
  • one embodiment of the present invention is not limited to the above technical field.
  • Semiconductor devices, display devices, light-emitting devices, power storage devices, memory devices, electronic devices, lighting devices, input devices, input / output devices, and driving methods thereof are given as technical fields of one embodiment of the present invention disclosed in this specification and the like Or their production methods can be mentioned as an example.
  • a semiconductor device refers to any device that can function by utilizing semiconductor characteristics.
  • a transistor, a semiconductor circuit, an arithmetic device, a memory device, and the like are one embodiment of a semiconductor device.
  • an imaging device, an electro-optical device, a power generation device (including a thin film solar cell, an organic thin film solar cell, and the like), and an electronic device may include a semiconductor device.
  • the CPU is a group of semiconductor elements including a semiconductor integrated circuit (at least a transistor and a memory) separated from a semiconductor wafer and in which an electrode serving as a connection terminal is formed.
  • IC chips Semiconductor circuits (IC chips) such as LSIs, CPUs, and memories are mounted on a circuit board, for example, a printed wiring board, and used as one of components of various electronic devices.
  • IC chips Semiconductor circuits
  • peripheral circuits such as a driver circuit.
  • a technique of forming a transistor using a semiconductor thin film formed on a substrate having an insulating surface has attracted attention.
  • the transistor is widely applied to electronic devices such as integrated circuits (ICs) and image display devices (also simply referred to as display devices).
  • ICs integrated circuits
  • image display devices also simply referred to as display devices.
  • silicon-based semiconductor materials are widely known as semiconductor thin films applicable to transistors, oxide semiconductors have attracted attention as other materials.
  • a transistor including an oxide semiconductor (Oxide Semiconductor transistor; hereinafter, referred to as an OS transistor) has extremely small leakage current in a non-conduction state.
  • an OS transistor Oxide Semiconductor transistor
  • a low power consumption CPU or the like to which the characteristic that the leak current of the OS transistor is low is applied is disclosed (see Patent Document 1).
  • An object of one embodiment of the present invention is to provide a semiconductor device which can be miniaturized or highly integrated.
  • An object of one embodiment of the present invention is to provide a semiconductor device having favorable electrical characteristics.
  • An object of one embodiment of the present invention is to provide a semiconductor device having favorable frequency characteristics.
  • An object of one embodiment of the present invention is to provide a semiconductor device with high reliability.
  • An object of one embodiment of the present invention is to provide a semiconductor device with high productivity.
  • An object of one embodiment of the present invention is to provide a semiconductor device or a display device using a flexible substrate.
  • Another object is to provide a semiconductor device capable of holding data for a long time. Another object is to provide a semiconductor device with high data writing speed. Another object is to provide a semiconductor device with a high degree of freedom in design. Another object is to provide a semiconductor device capable of suppressing power consumption. Another object is to provide a novel semiconductor device.
  • a semiconductor device includes a first semiconductor layer, a second semiconductor layer, a third semiconductor layer, a first insulating layer, a second insulating layer, and a third insulating layer. And a fourth insulating layer, a first conductive layer, and a pair of second conductive layers.
  • the first conductive layer is located on the second semiconductor layer
  • the second semiconductor layer is located on the first semiconductor layer
  • the second conductive layer is in contact with the second semiconductor layer.
  • the second insulating layer is provided in contact with the second conductive layer so as to cover the top and side surfaces of the second conductive layer.
  • the second insulating layer has a first opening overlapping the second semiconductor layer in a region between the pair of second conductive layers, and the third semiconductor layer has an upper surface of the second insulating layer and And a second semiconductor layer in contact with the side surface of the first opening.
  • the first insulating layer is located between the first conductive layer and the third semiconductor layer, and the third insulating layer is located between the first insulating layer and the first conductive layer.
  • the fourth insulating layer is provided in contact with the first conductive layer so as to surround the first conductive layer.
  • the fourth insulating layer is in contact with the third insulating layer, the first insulating layer, and the third semiconductor layer, and the third semiconductor layer is in contact with the side surface of the second semiconductor layer; And a portion in contact with a portion of the semiconductor layer.
  • the second insulating layer, the third insulating layer, and the fourth insulating layer preferably contain aluminum or hafnium and oxygen.
  • the above-described semiconductor device further includes a fifth insulating layer.
  • the fifth insulating layer is located on the second insulating layer, and the second conductive layer, the second insulating layer, and the fifth insulating layer have the first opening, and the third semiconductor The layer is preferably in contact with the top surface of the second insulating layer, the side surface of the first opening, and the second semiconductor layer.
  • the above-described semiconductor device further includes a third conductive layer.
  • the third conductive layer is positioned lower than the first semiconductor layer, and the third conductive layer is disposed at a position where the first conductive layer and the first semiconductor layer overlap with each other.
  • the insulating layer is preferably located between the third conductive layer and the first semiconductor layer.
  • the fifth insulating layer is formed by stacking the first layer, the second layer, and the third layer in this order from the third conductive layer side.
  • the first layer and the third layer each contain oxygen, and the second layer preferably contains aluminum or hafnium and oxygen.
  • a display device including the semiconductor device described above and a liquid crystal element or a light emitting element electrically connected to the semiconductor device is preferable.
  • One embodiment of the present invention can provide a semiconductor device which can be miniaturized or highly integrated.
  • One embodiment of the present invention can provide a semiconductor device having favorable electrical characteristics.
  • One embodiment of the present invention can provide a semiconductor device having favorable frequency characteristics.
  • One embodiment of the present invention can provide a highly reliable semiconductor device.
  • An object of one embodiment of the present invention is to provide a semiconductor device with high productivity.
  • One embodiment of the present invention can provide a semiconductor device or a display device using a flexible substrate.
  • a semiconductor device capable of holding data for a long time can be provided.
  • a semiconductor device with high data writing speed can be provided.
  • a semiconductor device with a high degree of freedom in design can be provided.
  • a semiconductor device capable of suppressing power consumption can be provided.
  • a novel semiconductor device can be provided.
  • Configuration example of a transistor Configuration example of a transistor.
  • Configuration example of a transistor. 5A to 5C illustrate a method for manufacturing a transistor.
  • 5A to 5C illustrate a method for manufacturing a transistor.
  • FIG. FIG. 2 is a cross-sectional view of a display device.
  • FIG. 2 is a cross-sectional view of a display device.
  • FIG. 2 is a cross-sectional view of a display device.
  • FIG. 2 is a cross-sectional view of a display device.
  • FIG. 2 is a cross-sectional view of a display device.
  • FIG. 2 is a cross-sectional view of a display device.
  • FIG. 6A and 6B are a block diagram and a circuit diagram of a display device.
  • FIG. 14 is a block diagram of a display device.
  • Configuration example of an electronic device Configuration example of an electronic device.
  • Configuration example of an electronic device Configuration example of an electronic device.
  • FIG. 7 is a diagram for explaining the electrical characteristics of the transistor according to the first embodiment.
  • a transistor is an element having at least three terminals of a gate, a drain, and a source.
  • a channel formation region is provided between the drain (drain terminal, drain region or drain electrode) and the source (source terminal, source region or source electrode), and between the source and the drain via the channel formation region. It is possible to flow a current. Note that in this specification and the like, a channel formation region refers to a region through which current mainly flows.
  • the functions of the source and the drain may be switched when adopting transistors of different polarities or when the direction of current changes in circuit operation. Therefore, in this specification and the like, the terms “source” and “drain” can be used interchangeably.
  • the term “electrically connected” includes the case where they are connected via "something having an electrical function".
  • the “thing having an electrical function” is not particularly limited as long as it can transmit and receive electrical signals between connection targets.
  • “those having some electrical action” include electrodes, wirings, switching elements such as transistors, resistance elements, inductors, capacitors, elements having various other functions, and the like.
  • the "parallel” means the state by which two straight lines are arrange
  • “vertical” means that two straight lines are arranged at an angle of 80 ° or more and 100 ° or less. Therefore, the case of 85 degrees or more and 95 degrees or less is also included.
  • membrane and the term “layer” can be interchanged with each other.
  • conductive layer to the term “conductive film”.
  • insulation film to the term “insulation layer”.
  • an off-state current is a drain current when the transistor is in an off state (also referred to as a non-conduction state or a cutoff state) unless otherwise specified.
  • the off state is a state in which the voltage Vgs between the gate and the source is lower than the threshold voltage Vth in the n-channel transistor, and the voltage Vgs between the gate and the source in the p-channel transistor unless otherwise noted. Is higher than the threshold voltage Vth.
  • the off current of the transistor may depend on Vgs. Therefore, that the off-state current of the transistor is less than or equal to I may mean that there is a value of Vgs at which the off-state current of the transistor is less than or equal to I.
  • the off-state current of the transistor may refer to the off-state current in the off state at a given Vgs, the off state at a Vgs in a given range, or the off state at Vgs at which a sufficiently reduced off current is obtained.
  • the threshold voltage Vth is 0.5 V
  • the drain current at Vgs of 0.5 V is 1 ⁇ 10 ⁇ 9 A
  • the drain current at Vgs of 0.1 V is 1 ⁇ 10 ⁇ 13 A
  • an n-channel transistor having a drain current of 1 ⁇ 10 ⁇ 19 A at a Vgs of ⁇ 0.5 V and a drain current of 1 ⁇ 10 ⁇ 22 A at a Vgs of ⁇ 0.8 V. Since the drain current of the transistor is 1 ⁇ 10 ⁇ 19 A or less at Vgs of ⁇ 0.5 V or Vgs in the range of ⁇ 0.5 V to ⁇ 0.8 V, the off current of the transistor is 1 There are cases where it is less than x 10 -19 A. Since Vgs in which the drain current of the transistor is 1 ⁇ 10 ⁇ 22 A or less exists, the off-state current of the transistor may be 1 ⁇ 10 ⁇ 22 A or less.
  • the off-state current of a transistor having a channel width W may be expressed by a current value flowing around the channel width W. Also, it may be represented by a current value flowing around a predetermined channel width (for example, 1 ⁇ m). In the latter case, the unit of the off current may be represented by a unit having a dimension of current / length (for example, A / ⁇ m).
  • the off current of the transistor may depend on temperature.
  • the off current may represent an off current at room temperature, 60 ° C., 85 ° C., 95 ° C., or 125 ° C., unless otherwise specified.
  • a temperature at which the reliability of a semiconductor device or the like including the transistor is ensured or at a temperature at which a semiconductor device or the like including the transistor is used (for example, any one of 5 ° C. to 35 ° C.). It may represent an off current.
  • the off-state current of a transistor is less than or equal to I means room temperature, 60 ° C., 85 ° C., 95 ° C., 125 ° C., a temperature at which the reliability of a semiconductor device including the transistor is ensured, or the transistor It may indicate that there is a value of Vgs at which the off-state current of the transistor at a temperature at which a semiconductor device or the like is used (for example, any one of 5 ° C. to 35 ° C.) is less than or equal to I.
  • the off current of the transistor may depend on the voltage Vds between the drain and the source. In the present specification, unless otherwise specified, the off current is 0.1 V, 0.8 V, 1 V, 1.2 V, 1.8 V, 2.5 V, 3 V, 3.3 V, 10 V, 12 V, 16 V as Vds. Or may represent an off current at 20 volts. Alternatively, Vds may represent an off current in Vds for which reliability of a semiconductor device or the like including the transistor is guaranteed, or Vds used in a semiconductor device or the like including the transistor.
  • the off-state current of the transistor is less than or equal to I if Vds is 0.1 V, 0.8 V, 1 V, 1.2 V, 1.8 V, 2.5 V, 3 V, 3.3 V, 10 V, 12 V, 16 V, 20 V
  • Vgs at which the off-state current of the transistor at Vds for which the reliability of the semiconductor device including the transistor is guaranteed or at Vds used in the semiconductor device or the like including the transistor is less than or equal to I. May point to
  • the drain may be read as a source. That is, the off current may refer to the current flowing through the source when the transistor is in the off state.
  • an off-state current may indicate a current flowing between a source and a drain, for example, when the transistor is in the off state.
  • the threshold voltage of a transistor refers to the gate voltage (Vg) when a channel is formed in the transistor.
  • the threshold voltage of a transistor is the maximum slope in a curve (Vg- ⁇ Id characteristic) in which the gate voltage (Vg) is plotted on the horizontal axis and the square root of the drain current (Id) is plotted on the vertical axis.
  • the gate voltage (Vg) at the intersection of a straight line obtained by extrapolating a certain tangent and the square root of the drain current (Id) may be 0 (Id is 0A).
  • semiconductor for example, when the conductivity is sufficiently low, it may have characteristics as an "insulator".
  • the boundaries between the “semiconductor” and the “insulator” may be vague and may not be strictly distinguishable. Therefore, the “semiconductor” and the “insulator” described in the present specification and the like may sometimes be rephrased to each other.
  • semiconductor even when the term "semiconductor” is used, for example, when the conductivity is sufficiently high, it may have characteristics as a “conductor". In addition, the boundaries between the “semiconductor” and the “conductor” may be vague and may not be strictly distinguishable. Therefore, the "semiconductor” and the “conductor” described in the present specification and the like may sometimes be rephrased to each other.
  • the metal oxide is a metal oxide in a broad sense. Metal oxides are classified into oxide insulators, oxide conductors (including transparent oxide conductors), oxide semiconductors (also referred to as oxide semiconductor or simply OS), and the like. For example, in the case where a metal oxide is used for the active layer of the transistor, the metal oxide may be referred to as an oxide semiconductor. In addition, in the case of describing “OS FET”, it can be said to be a transistor having a metal oxide or an oxide semiconductor.
  • metal oxides having nitrogen may also be collectively referred to as metal oxides.
  • a metal oxide having nitrogen may be referred to as metal oxynitride.
  • CAAC c-axis aligned crystal
  • CAC Cloud-Aligned Composite
  • CAC-OS or CAC-metal oxide has a conductive function in part of the material and an insulating function in part of the material, and the entire material is a semiconductor.
  • the conductive function is a function of flowing electrons (or holes) serving as a carrier
  • the insulating function is an electron serving as a carrier. Is a function that does not The function of switching (function of turning on / off) can be imparted to the CAC-OS or the CAC-metal oxide by causing the conductive function and the insulating function to be complementary to each other.
  • a CAC-OS or CAC-metal oxide has a conductive region and an insulating region.
  • the conductive region has the above-mentioned conductive function
  • the insulating region has the above-mentioned insulating function.
  • the conductive region and the insulating region may be separated at the nanoparticle level.
  • the conductive region and the insulating region may be unevenly distributed in the material.
  • the conductive region may be observed as connected in a cloud shape with a blurred periphery.
  • the conductive region and the insulating region are each dispersed in the material with a size of 0.5 nm or more and 10 nm or less, preferably 0.5 nm or more and 3 nm or less There is.
  • CAC-OS or CAC-metal oxide is composed of components having different band gaps.
  • CAC-OS or CAC-metal oxide is composed of a component having a wide gap resulting from the insulating region and a component having a narrow gap resulting from the conductive region.
  • the carrier when the carrier flows, the carrier mainly flows in the component having the narrow gap.
  • the component having the narrow gap acts complementarily to the component having the wide gap, and the carrier also flows to the component having the wide gap in conjunction with the component having the narrow gap. Therefore, when the above-described CAC-OS or CAC-metal oxide is used for the channel region of a transistor, high current driving force, that is, high on current, and high field effect mobility can be obtained in the on state of the transistor.
  • CAC-OS or CAC-metal oxide can also be called a matrix composite (matrix composite) or a metal matrix composite (metal matrix composite).
  • sIGZO a metal oxide formed by a sputtering method with a substrate temperature of 100 ° C. or more and 130 ° C. or less using the above target
  • R.T. room temperature
  • the metal oxide formed by the method is called tIGZO.
  • sIGZO has a crystal structure of nc (nano crystal) and / or CAAC.
  • tIGZO has a nc crystal structure.
  • the room temperature (R.T.) referred to here includes the temperature when the substrate is not intentionally heated.
  • a CAAC structure is one of crystal structures such as a thin film having a plurality of nanocrystals (crystal regions having a maximum diameter of less than 10 nm), and each nanocrystal has c-axis oriented in a specific direction, and The a-axis and the b-axis have a crystal structure that is characterized in that the nanocrystals are continuously connected without forming grain boundaries without having orientation.
  • a thin film having a CAAC structure is characterized in that the c-axis of each nanocrystal is easily oriented in the thickness direction of the thin film, the normal direction of the formation surface, or the normal direction of the surface of the thin film.
  • crystallography it is general to take a unit cell with c-axis as a specific axis with respect to three axes (crystal axes) of a-axis, b-axis, and c-axis constituting the unit cell.
  • crystal axes three axes
  • b-axis a axis
  • c-axis constituting the unit cell.
  • two axes parallel to the plane direction of the layer are the a axis and b axis
  • an axis intersecting the layer is the c axis.
  • a typical example of a crystal having such a layered structure is graphite classified into a hexagonal system, and the a-axis and b-axis of the unit cell are parallel to the cleavage plane and the c-axis is orthogonal to the cleavage plane Do.
  • crystals of InGaZnO 4 having a crystal structure of YbFe 2 O 4 type can be classified into a hexagonal system, and the a-axis and b-axis of the unit cell are parallel to the plane direction of the layer and the c-axis is a layer (ie, orthogonal to the a-axis and b-axis).
  • a display panel which is one mode of a display device has a function of displaying (outputting) an image or the like on a display surface.
  • the display panel is an aspect of the output device.
  • a substrate on which a connector such as a flexible printed circuit (FPC) or a tape carrier package (TCP) is attached to a substrate of a display panel, or an IC by a COG (Chip On Glass) system May be called a display panel module, a display module, or simply a display panel or the like.
  • the touch sensor has a function of detecting that a detected object such as a finger or a stylus touches, presses, or approaches. Moreover, you may have the function to detect the positional information. Therefore, the touch sensor is an aspect of the input device.
  • the touch sensor can be configured to have one or more sensor elements.
  • a substrate having a touch sensor may be referred to as a touch sensor panel or simply a touch sensor or the like.
  • a touch sensor panel module a touch sensor in which a connector such as FPC or TCP is attached to a substrate of a touch sensor panel, or a IC in which an IC is mounted by a COG method or the like on a substrate is used. It may be called a module, a sensor module, or simply a touch sensor or the like.
  • a touch panel which is an aspect of a display device has a function of displaying (outputting) an image or the like on a display surface and a detected object such as a finger or a stylus touches, presses, or approaches the display surface. And a function as a touch sensor that detects an object. Therefore, the touch panel is an aspect of the input / output device.
  • the touch panel can also be called, for example, a display panel with a touch sensor (or a display device) or a display panel with a touch sensor function (or a display device).
  • the touch panel can also be configured to have a display panel and a touch sensor panel.
  • the inside or the surface of the display panel may have a function as a touch sensor.
  • a touch panel with a connector such as FPC or TCP attached thereto, or a substrate with an IC mounted thereon by a COG method, etc. is a touch panel module, a display module or simply a touch panel. It may be called etc.
  • Embodiment 1 In this embodiment, a structural example of the semiconductor device of one embodiment of the present invention and an example of a manufacturing method thereof are described.
  • One embodiment of the present invention is a transistor including a semiconductor layer, a first insulating layer over the semiconductor layer, and a first conductive layer over the first insulating layer over a formation surface.
  • the semiconductor layer has a configuration in which a plurality of semiconductor layers are stacked.
  • the semiconductor layer is configured to include a metal oxide exhibiting semiconductor characteristics (hereinafter, also referred to as an oxide semiconductor). Note that although the present invention shows a structure including three layers of the first semiconductor layer, the second semiconductor layer, and the third semiconductor layer, the present invention is not limited to this.
  • the semiconductor layer may have a two-layer structure of a first semiconductor layer and a second semiconductor layer, or a stacked structure of four or more layers.
  • the second semiconductor layer is located on the first semiconductor layer, and the second conductive layer is provided on the second semiconductor layer.
  • a second insulating layer containing a metal element and nitrogen or oxygen is provided on and in contact with the second conductive layer so as to cover the second conductive layer.
  • First opening portions are provided in the second conductive layer and the second insulating layer at positions overlapping with a region where a channel of the second semiconductor layer is formed (also referred to as a channel formation region).
  • a third semiconductor layer is provided on the side surface of the first opening and the second semiconductor layer in which a channel is formed. At this time, the third semiconductor layer is preferably provided to cover a range larger than the first opening.
  • a first insulating layer is provided over the third semiconductor, and a third insulating layer is provided over the first insulating layer.
  • a first conductive layer is provided over the third insulating layer, and a fourth insulating layer is provided over the first conductive layer.
  • the fourth insulating layer is preferably provided to cover a larger range than the third semiconductor layer. Therefore, it is preferable that the first conductive layer be in contact with the third insulating layer so as to surround the fourth insulating layer. In addition, it is preferable that a part of the third semiconductor layer be in contact with the first semiconductor layer inside the first opening.
  • a fifth insulating film (hereinafter, also referred to as a spacer layer) formed as a spacer may be provided over the second insulating layer.
  • a spacer layer By providing the spacer layer over the second insulating layer, parasitic capacitance between the first conductive layer and the second conductive layer can be reduced. Further, by providing the spacer layer, by setting the width of the first opening to the minimum processing dimension, it is possible to provide a channel formation region finer than the minimum processing dimension.
  • the third conductive layer may be disposed below the first semiconductor layer.
  • the third conductive layer is disposed at a position where the first conductive layer and the first semiconductor layer overlap.
  • the fifth insulating layer is disposed between the third conductive layer and the first semiconductor layer.
  • regions in which the second semiconductor layer is in contact with the second conductive layer are a pair of low resistance regions which sandwich the channel formation region.
  • the low resistance region functions as a source or a drain.
  • the low resistance region is a region where the carrier density is higher than that of the channel formation region.
  • the low-resistance region can be a region containing more hydrogen than the channel formation region or a region containing more oxygen vacancies than the channel formation region.
  • the semiconductor layer may have a junction region between the channel formation region and the low resistance region.
  • the junction region is a region where the carrier density is higher than the channel formation region and the carrier density is lower than the low resistance region.
  • the junction region contains more hydrogen or oxygen deficiency than the channel formation region, or both, and a region containing less hydrogen or oxygen deficiency than the low resistance region. It can be done.
  • the carrier density in the junction region may not be uniform, and may have a density gradient such that the density decreases from the low resistance region side to the channel formation region side.
  • either one or both of the hydrogen concentration and the oxygen deficiency concentration in the junction region may have a concentration gradient such that the concentration decreases from the low resistance region side to the channel formation region side.
  • the channel formation region and the low resistance region can be in contact with each other. Accordingly, it is possible to prevent generation of oxygen vacancies by diffusion of hydrogen from the low resistance region to the channel formation region or heat diffusion in the channel formation region due to heat or the like applied during the manufacturing process. Can. Thus, the carrier density of the channel formation region can be extremely low, and a transistor having favorable and stable electrical characteristics can be realized.
  • an oxide semiconductor such as In-M-Zn oxide (the element M is aluminum, gallium, yttrium, copper, vanadium, beryllium, boron, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium It is preferable to use a metal oxide such as one or more selected from hafnium, tantalum, tungsten, or magnesium.
  • a metal oxide such as one or more selected from hafnium, tantalum, tungsten, or magnesium.
  • an In-Ga oxide or an In-Zn oxide may be used as the oxide semiconductor.
  • the oxide semiconductor becomes a metal compound by adding a metal element such as aluminum, ruthenium, hafnium, titanium, tantalum, chromium, tungsten, or the like, in addition to the elements included in the oxide semiconductor, to reduce the resistance May.
  • a metal element such as aluminum, ruthenium, hafnium, titanium, tantalum, chromium, tungsten, or the like
  • aluminum, titanium, tantalum, tungsten or the like is used.
  • a metal film containing the metal element, a nitride film containing the metal element, or an oxide film containing the metal element may be provided over the oxide semiconductor.
  • part of oxygen in the oxide semiconductor located in the interface between the film and the oxide semiconductor or in the vicinity of the interface is absorbed by the film or the like to form an oxygen vacancy, which causes oxidation.
  • the resistance in the vicinity of the interface of the object semiconductor may be lowered.
  • heat treatment may be performed in an atmosphere containing nitrogen.
  • a metal element can be diffused from the metal film to the oxide semiconductor, and the metal element can be added to the oxide semiconductor.
  • hydrogen existing in the oxide semiconductor diffuses into the low-resistance region of the oxide semiconductor and enters an oxygen vacancy existing in the low-resistance region, which results in a relatively stable state.
  • hydrogen in an oxygen vacancy existing in the oxide semiconductor is released from the oxygen vacancy by heat treatment at 250 ° C. or higher, diffused to a low-resistance region of the oxide semiconductor, and present in the low-resistance region It is known to be in a relatively stable state. Therefore, the resistance-reduced region of the oxide semiconductor is further reduced in resistance by heat treatment, and the oxide semiconductor not reduced in resistance is highly purified (reduction of impurities such as water and hydrogen) and is further enhanced. There is a tendency to
  • the presence of hydrogen, nitrogen, or the like increases the carrier density.
  • Hydrogen in the oxide semiconductor reacts with oxygen bonded to a metal atom to be water, which may form an oxygen vacancy.
  • Carrier density is increased by the entry of hydrogen into the oxygen vacancies.
  • a part of hydrogen may be bonded to oxygen which is bonded to a metal atom to generate an electron which is a carrier. That is, the oxide semiconductor containing nitrogen or hydrogen is reduced in resistance.
  • the oxide semiconductor by selectively adding a metal element, hydrogen, nitrogen, or the like to the oxide semiconductor, a high resistance region and a low resistance region can be provided in the oxide semiconductor. That is, by selectively reducing the resistance of the oxide semiconductor, the island-shaped oxide semiconductor has a low resistance which functions as a semiconductor region having a low carrier density and functions as a source region or a drain region. An area can be provided.
  • one embodiment of the present invention includes a second gate electrode below the semiconductor layer, and a second gate insulating layer between the second gate electrode and the semiconductor layer. Is preferred.
  • the second gate insulating layer preferably has a stacked structure of at least two layers. Further, it is more preferable to have a stacked structure of three or more layers.
  • the second gate insulating layer has a three-layer stack structure, it is referred to as a first layer, a second layer, and a third layer from the second gate electrode side.
  • the insulating layer of the second gate has a three-layer stack structure.
  • the third layer in contact with the semiconductor layer and the second layer located below the third layer contain different materials.
  • the second layer by setting the second layer to a layer containing a material having a higher dielectric constant than the third layer, voltage reduction to the voltage applied to the second gate electrode can be achieved.
  • the second layer by setting the second layer to a layer in which hydrogen or oxygen is less likely to diffuse than the third layer, the impurity is prevented from being diffused from the lower side to the semiconductor layer from the second gate insulating layer. it can.
  • aluminum oxide, hafnium oxide, hafnium aluminate, or the like is preferably used for the second layer of the second insulating layer.
  • silicon oxide, silicon oxynitride, or the like is preferably used for the third layer.
  • the first layer located lower than the second layer preferably uses the same material as the third layer.
  • the first layer located on the second gate electrode side may be omitted.
  • the reliability can be improved even when a substrate with low barrier properties such as a flexible substrate is used as a substrate for supporting the transistor.
  • FIG. 1A is a top view of the transistor 100
  • FIG. 1B corresponds to a cross-sectional view of a cross section taken along dashed-dotted line A1-A2 in FIG. 1A
  • FIG. 1A corresponds to a cross-sectional view taken along a dashed-dotted line B1-B2 shown in FIG.
  • FIG. 1A some of components of the transistor 100 (a gate insulating layer or the like) are omitted.
  • the direction of the dashed-dotted line A1-A2 may be referred to as a channel length direction
  • the direction of the dashed-dotted line B1-B2 may be referred to as a channel width direction.
  • FIG. 1A some of the components may be omitted and illustrated in the following drawings.
  • the transistor 100 includes the insulating layer 104, the conductive layer 106, the semiconductor layer 108a, the semiconductor layer 108b, the semiconductor layer 108c, the insulating layer 109, the insulating layer 110, the conductive layer 111, the insulating layer 113a, the insulating layer 113b, the insulating layer 116, and the insulating layer. And an insulating layer 119, a conductive layer 120a, a conductive layer 120b, and the like.
  • the semiconductor layer 108 a, the semiconductor layer 108 b, and the semiconductor layer 108 c may be collectively referred to as a “semiconductor layer 108”.
  • the semiconductor layer 120 a and the semiconductor layer 120 b may be collectively referred to as “semiconductor layer 120”.
  • a part of the conductive layer 106 functions as a first gate electrode (also referred to as a bottom gate electrode), the conductive layer 106 is provided over the substrate 102, the insulating layer 104 is provided over the conductive layer 106, and the conductive layer is provided. A portion 106 overlaps with the semiconductor layer 108 with the insulating layer 104 interposed therebetween.
  • the conductive layer 120 is provided over the semiconductor layer 108, and the insulating layer 116 is provided to cover the conductive layer 120.
  • the insulating layer 109 is provided on the insulating layer 116.
  • the opening 112 formed in the conductive layer 120, the insulating layer 116, and the insulating layer 109 is formed over the semiconductor layer 108.
  • the top surface shapes of the openings 112 formed in the conductive layer 120, the insulating layer 116, and the insulating layer 109 substantially match.
  • the top surface shapes substantially match means that at least a part of the contours overlap between the stacked layers and the layers.
  • the outlines do not overlap, and the upper layer may be located inside the lower layer, or the upper layer may be located outside the lower layer.
  • the insulating layer 116 functions as a barrier layer and is preferably a layer in which water, hydrogen, oxygen, or the like is not easily diffused.
  • the insulating layer 116 is provided between the insulating layer 109 and the semiconductor layers 108a and 108b, and these are not in contact with each other, whereby water, hydrogen, or the like can be introduced from the insulating layer 109 to the semiconductor layers 108a and 108b. And the like can be prevented, and the oxygen in the semiconductor layers 108a and 108b can be prevented from being separated, and the reliability can be improved.
  • the insulating layer 116 preferably contains one or more selected from metal elements such as aluminum, hafnium, ruthenium, titanium, tantalum, tungsten, and chromium, and oxygen or nitrogen. That is, as the insulating layer 116, a nitride film containing a metal element or an oxide film containing a metal element can be used.
  • the insulating layer 116 is preferably selected from an aluminum oxide film, a hafnium oxide film, and a hafnium aluminate film.
  • the aluminum oxide film, the hafnium oxide film, and the hafnium aluminate film have extremely high barrier properties even when the film thickness is thin. Therefore, the thickness can be 0.5 nm to 50 nm, preferably 1 nm to 40 nm, and more preferably 2 nm to 30 nm.
  • the aluminum oxide film has a high barrier property to hydrogen or oxygen, a sufficient effect can be obtained even if it is extremely thin (for example, 0.5 nm or more and 1.5 nm or less).
  • the insulating layer 109 preferably has an excess oxygen region.
  • the insulating layer 109 preferably includes a region in contact with the insulating layer 104.
  • excess oxygen can be supplied to the semiconductor layer 108 through the insulating layer 104.
  • oxygen vacancies which may be formed in the semiconductor layer 108 can be compensated by excess oxygen, whereby a highly reliable semiconductor device can be provided.
  • the insulating layer 110 preferably has an excess oxygen region as in the case of the insulating layer 109.
  • the insulating layer 109 is preferably a film which releases oxygen by heat treatment. The released oxygen can compensate for oxygen vacancies that may exist in the channel formation region through the semiconductor layer 108 c and the insulating layer 110.
  • Oxygen vacancies formed in the semiconductor layer 108 are problematic because they affect transistor characteristics. For example, when oxygen vacancies are formed in the semiconductor layer 108, hydrogen is bonded to the oxygen vacancies and can be a carrier supply source. When a carrier supply source is generated in the semiconductor layer 108, a change in the electrical characteristics of the transistor 100, typically, a shift in threshold voltage occurs. Therefore, in the semiconductor layer 108, the less oxygen vacancies, the better.
  • the insulating film in the vicinity of the semiconductor layer 108 specifically, the insulating layer 109 and the insulating layer 110 formed above the semiconductor layer 108 contain excess oxygen.
  • oxygen vacancies in the semiconductor layer 108 can be reduced.
  • the insulating layer 104 located below the semiconductor layer 108 may contain excess oxygen. At this time, by transferring excess oxygen from the insulating layer 104 to the semiconductor layer 108, oxygen vacancies in the semiconductor layer 108 can be further reduced.
  • the bonding force between In and oxygen is weaker than the bonding force between Ga and oxygen, and therefore, when the atomic ratio of In is large, Oxygen vacancies are easily formed in the metal oxide film.
  • the metal element indicated by M is used instead of Ga.
  • a very large amount of oxygen can be supplied to the semiconductor layer 108 including a metal oxide; therefore, a metal oxide material with a large atomic ratio of In can be used.
  • a transistor having extremely high field effect mobility, stable electrical characteristics, and high reliability can be realized.
  • a metal oxide in which the atomic ratio of In is at least 1.5 times, or at least 2 times, at least 3 times, at least 3.5 times, or at least 4 times the atomic ratio of M It can be used suitably.
  • the term “in the vicinity” includes cases where M is 0.5 or more and 1.5 or less and Zn is 5 or more and 7 or less when In is 5.
  • the semiconductor layer 108 is not limited to the above composition.
  • the field-effect mobility of the transistor 100 can be increased.
  • the field-effect mobility of the transistor 100 can exceed 10 cm 2 / Vs, more preferably, the field-effect mobility of the transistor 100 can exceed 30 cm 2 / Vs.
  • a display device with a narrow frame width (also referred to as a narrow frame) can be provided.
  • a wiring connected to a display device can be obtained by using the above-described transistor with high field-effect mobility for a source driver of a display device (in particular, a demultiplexer connected to an output terminal of a shift register of the source driver).
  • a source driver of a display device in particular, a demultiplexer connected to an output terminal of a shift register of the source driver.
  • the semiconductor layer 108 has a region in which the atomic ratio of In is larger than the atomic ratio of M, if the crystallinity of the semiconductor layer 108 is high, the field effect mobility may be low.
  • compositions of the semiconductor layer 108a, the semiconductor layer 108b, and the semiconductor layer 108c may be the same. Alternatively, the compositions of the semiconductor layer 108a, the semiconductor layer 108b, and the semiconductor layer 108c may be different from each other. Further, the composition of any one of the semiconductor layer 108a, the semiconductor layer 108b, and the semiconductor layer 108c may be different.
  • the crystallinity of the semiconductor layer 108 can be analyzed, for example, by analysis using X-ray diffraction (XRD) or analysis using a transmission electron microscope (TEM). .
  • XRD X-ray diffraction
  • TEM transmission electron microscope
  • impurities such as hydrogen or moisture mixed in the semiconductor layer 108 cause problems because they affect transistor characteristics. Therefore, in the semiconductor layer 108, it is preferable that the amount of impurities such as hydrogen or moisture be as low as possible.
  • a metal oxide film with low concentration of impurities such as water and hydrogen and a low density of defect states is used as the semiconductor layer 108 because a transistor having excellent electrical characteristics can be manufactured.
  • concentration of impurities such as water and hydrogen is low and the density of defect states is low (less oxygen deficiency) is called high purity intrinsic or substantially high purity intrinsic.
  • a highly purified intrinsic or substantially highly purified intrinsic metal oxide film can reduce carrier density because there are few sources of carriers. Therefore, in the transistor in which the channel region is formed in the metal oxide film, the threshold voltage is less likely to be negative (also referred to as normally on).
  • the trap state density may also be low.
  • high purity intrinsic or substantially high purity intrinsic metal oxide films have extremely low off-state current, and even when the device has a channel width of 1 ⁇ 10 6 ⁇ m and a channel length of 10 ⁇ m, the source electrode and the drain are When the voltage between electrodes (drain voltage) is in the range of 1 V to 10 V, it is possible to obtain the characteristic that the off current is less than the measurement limit of the semiconductor parameter analyzer, that is, less than 1 ⁇ 10 ⁇ 13 A.
  • the semiconductor layer 108 is formed of three layers: a semiconductor layer 108 a, a semiconductor layer 108 b, and a semiconductor layer 108 c.
  • the semiconductor layer 108 a and the semiconductor layer 108 b which are provided over the insulating layer 104 are preferably formed in succession.
  • the semiconductor layer 108 c is formed after the opening 112 is formed.
  • the semiconductor layer 108 c is preferably provided to cover a range larger than the opening 112.
  • the semiconductor layer 108 c is provided at a position in contact with the conductive layer 120, the insulating layer 116, and the insulating layer 109 exposed to the side surface of the opening 112.
  • the insulating layer 110 is provided over the semiconductor layer 108c.
  • the insulating layer 113a is provided over the insulating layer 110, and the conductive layer 111 is provided over the insulating layer 113a.
  • the insulating layer 113 b is provided over the conductive layer 111. Accordingly, inside the opening 112, the semiconductor layer 108c, the insulating layer 110, the insulating layer 113a, the conductive layer 111, and the insulating layer 113b are stacked in this order over the semiconductor layer 108b.
  • the insulating layer 113 b is preferably provided so as to cover in a larger range than the semiconductor layer 108 c. Note that the conductive layer 111 is preferably surrounded by the insulating layer 113a and the insulating layer 113b.
  • the transistor 100 is a so-called top gate transistor in which a gate electrode is provided over the semiconductor layer 108.
  • the insulating layer 113a and the insulating layer 113b can be formed using the same material as the insulating layer 116.
  • oxygen in the insulating layer 110 and the like can be diffused into the conductive layer 111, which can suppress the increase in resistance of the conductive layer 111.
  • the insulating layer 113a and the insulating layer 113b can be configured to have substantially the same top shape.
  • FIGS. 1B and 1C illustrate the case where the insulating layer 104 has a stacked structure.
  • the insulating layer 104 includes a first layer 104 a, a second layer 104 b, and a third layer 104 c from the conductive layer 106 side.
  • the first layer 104 a is provided to cover the top and side surfaces of the conductive layer 106.
  • the third layer 104 c is provided in contact with the lower surface of the semiconductor layer 108.
  • the second layer 104b is sandwiched between the first layer 104a and the third layer 104c.
  • the third layer 104c in contact with the semiconductor layer 108 preferably includes an insulating film containing oxygen.
  • an oxide insulating film such as a silicon oxide film or a silicon oxynitride film is preferably used as the third layer 104c.
  • Such an oxide insulating film can easily contain a large amount of oxygen at the time of film formation or after film formation, and can be a film which easily releases oxygen by heating. By providing the semiconductor layer 108 in contact with such an oxide insulating film, much oxygen can be supplied to the semiconductor layer 108.
  • an insulating film formed by a deposition method with high step coverage can be used.
  • it can be formed by a plasma CVD method, a sputtering method, or the like.
  • an inorganic insulating film is used as the first layer 104a, the thickness can be reduced as compared with the case where an organic insulating film is used, and the driving voltage of the transistor 100A can be reduced.
  • the first layer 104 a preferably includes an insulating film containing oxygen as in the third layer 104 c.
  • the use of the same insulating film for the first layer 104 a and the third layer 104 c is more preferable because the deposition apparatus can be shared.
  • the second layer 104 b is preferably a thin film in which water, hydrogen, nitrogen, or the like is not easily diffused (a barrier property is high). Thus, impurities such as water and hydrogen contained in the substrate 102, the conductive layer 106, and the like can be prevented from diffusing into the semiconductor layer 108.
  • the second layer 104 b preferably contains a material having a dielectric constant higher than at least one of the first layer 104 a and the third layer 104 c.
  • the voltage applied to the conductive layer 106 functioning as the second gate electrode can be reduced.
  • aluminum oxide, hafnium oxide, hafnium aluminate, or the like is preferably used for the second layer 104 b.
  • the conductive layer 111 can be formed using the same material as the conductive layer 120 a, the conductive layer 120 b, or the conductive layer 106.
  • the conductive layer 111 functioning as a gate electrode preferably contains a metal or an alloy.
  • a low-resistance conductive film such as a copper film or an aluminum film is preferably used.
  • the conductive layer 111 may have a single layer or a stacked structure.
  • the conductive layer 111 functioning as a top gate electrode may be electrically connected to the conductive layer 106 functioning as a bottom gate electrode.
  • the semiconductor layer 108 can be electrically surrounded by an electric field generated by the pair of gate electrodes. Accordingly, an electric field for inducing a channel can be effectively applied to the semiconductor layer 108, so that the on-state current of the transistor 100 can be increased. Therefore, the transistor 100 can be miniaturized.
  • the conductive layer 111 and the conductive layer 106 preferably protrude outward beyond the end portion of the semiconductor layer 108 in the channel width direction.
  • the whole of the semiconductor layer 108 in the channel width direction is covered with the conductive layer 111 and the conductive layer 106 with the insulating layer 110 and the insulating layer 104 interposed therebetween.
  • the conductive layer 111 and the conductive layer 106 may not be connected to each other. At this time, a constant potential may be supplied to one of the pair of gate electrodes, and a signal for driving the transistor 100A may be supplied to the other. At this time, the threshold voltage in driving the transistor 100A with the other electrode can also be controlled by the potential supplied to the one electrode.
  • the transistor 100 includes the insulating layer 110, the insulating layer 113a, the conductive layer 111, the insulating layer 118 over the insulating layer 113b, and the insulating layer 118 over the insulating layer 118. It is preferable to have the layer 119.
  • the insulating layer 118 can be formed using the same material as the insulating layer 109.
  • the insulating layer 119 can be formed of the same material as the insulating layer 116. By providing the insulating layer 119, out-diffusion of oxygen released from the insulating layer 109, the insulating layer 110, and the insulating layer 118 from the transistor can be suppressed.
  • the insulating layer 110 which functions as a gate insulating layer preferably includes an excess oxygen region.
  • excess oxygen can be supplied to the semiconductor layer 108.
  • oxygen vacancies which may be formed in the semiconductor layer 108 can be compensated by excess oxygen, whereby a highly reliable semiconductor device can be provided.
  • the third layer 104c preferably includes an excess oxygen region.
  • FIG. 2A is a cross-sectional view in the channel length direction of the transistor 100A which is different from FIG. 1B.
  • FIG. 2B is a cross-sectional view in the channel length direction of the transistor 100B, which is different from that in FIG. 1B.
  • the transistor 100A illustrated in FIG. 2A is that the insulating layer 116 is in contact with the top surfaces of the conductive layer 120a and the conductive layer 120b in the region P1 and the region P2 and is not in contact with the insulating layer 104 (or the insulating layer 104c). This is mainly different from the transistor 100 shown in Configuration Example 1.
  • the insulating layer 116 can be formed at the same time as the conductive layer 120, so that masks for forming the insulating layer 116 can be reduced.
  • the transistor 100B illustrated in FIG. 2B is mainly different from the transistor 100 described in Structural Example 1 in that the semiconductor layer 108c is embedded in the semiconductor layer 108b in the region Q. At this time, it is preferable that the position of the top surface of the semiconductor layer 108 b and the position of the top surface of the semiconductor layer 108 c have the same height. Alternatively, it is more preferable that the position of the top surface of the semiconductor layer 108c be lower than the position of the top surface of the semiconductor layer 108b, and the semiconductor layer 108c be embedded in the semiconductor layer 108b.
  • the material of the substrate 102 and the like are not particularly limited, but at least the heat resistance needs to be able to withstand the heat treatment to be performed later.
  • a glass substrate, a ceramic substrate, a quartz substrate, a sapphire substrate, or the like may be used as the substrate 102.
  • a single crystal semiconductor substrate made of silicon or silicon carbide, a polycrystalline semiconductor substrate, a compound semiconductor substrate such as silicon germanium, an SOI substrate, or the like can be applied, and semiconductor elements are provided on these substrates.
  • the substrate may be used as the substrate 102.
  • the sixth generation (1500 mm ⁇ 1850 mm), the seventh generation (1870 mm ⁇ 2200 mm), the eighth generation (2200 mm ⁇ 2400 mm), the ninth generation (2400 mm ⁇ 2800 mm), the tenth
  • a large-sized display device can be manufactured by using a large-sized substrate such as a generation (2950 mm ⁇ 3400 mm) or a 10.5th generation, an 11th generation, or a 12th generation.
  • a flexible substrate may be used as the substrate 102, and the transistor 100 and the like may be formed directly on the flexible substrate.
  • a peeling layer may be provided between the substrate 102 and the transistor 100 or the like. The release layer can be used for separation from the substrate 102 and reprinting onto another substrate after a semiconductor device is partially or entirely completed thereon. At that time, the transistor 100 and the like can be transferred to a substrate with low heat resistance or a flexible substrate.
  • the conductive layer 111 and the conductive layer 106 which function as a gate electrode, the conductive layer 120 a which functions as a source electrode, and the conductive layer 120 b which functions as a drain electrode include chromium (Cr), copper (Cu), aluminum (Al), gold (gold) Au), silver (Ag), zinc (Zn), molybdenum (Mo), tantalum (Ta), titanium (Ti), tungsten (W), manganese (Mn), nickel (Ni), iron (Fe), cobalt (cobalt A metal element selected from Co), ruthenium (Ru), or an alloy containing the above-described metal element as a component, or an alloy in which the above-described metal element is combined can be used, respectively.
  • an oxide (In-Sn oxide) containing indium and tin in the conductive layer 111 and the conductive layer 106 which function as a gate electrode, the conductive layer 120 a which functions as a source electrode, and the conductive layer 120 b which functions as a drain electrode.
  • the oxide conductor is described.
  • the oxide conductor may be referred to as OC (Oxide Conductor).
  • Oxide Conductor As an oxide conductor, for example, oxygen vacancies are formed in a metal oxide, and when hydrogen is added to the oxygen vacancies, donor levels are formed in the vicinity of the conduction band. As a result, the metal oxide becomes highly conductive and becomes conductive.
  • a conductive metal oxide can be referred to as an oxide conductor.
  • metal oxides are translucent to visible light because of their large energy gap.
  • the oxide conductor is a metal oxide having a donor level near the conduction band. Therefore, the oxide conductor has a small influence of absorption by the donor level, and has the same transparency to visible light as a metal oxide.
  • the conductive layer 111 may have a stacked-layer structure of a conductive film containing the above-described oxide conductor (metal oxide) and a conductive film containing a metal or an alloy.
  • the wiring resistance can be reduced by using a conductive film containing a metal or an alloy.
  • a conductive film including an oxide conductor is preferably applied to the side in contact with the insulating layer which functions as a gate insulating film.
  • a Cu—X alloy film (X is Mn, Ni, Cr, Fe, Co, Mo, Ta, or Ti) is applied to the conductive layer 111, the conductive layer 106, the conductive layer 120a, and the conductive layer 120b. It is also good.
  • processing can be performed by a wet etching process, which makes it possible to suppress the manufacturing cost.
  • the conductive layer 111, the conductive layer 106, the conductive layer 120a, and the conductive layer 120b preferably include one or more selected from titanium, tungsten, tantalum, and molybdenum among the above-described metal elements. It is suitable.
  • a tantalum nitride film is preferably used as the conductive layer 111, the conductive layer 106, the conductive layer 120a, and the conductive layer 120b.
  • the tantalum nitride film is conductive and has high barrier properties to copper or hydrogen.
  • the tantalum nitride film can be suitably used as a conductive film in contact with the semiconductor layer 108 or a conductive film in the vicinity of the semiconductor layer 108 because hydrogen released from itself is small.
  • the insulating layer 116 functioning as a barrier layer or the like, the insulating layer 113a, the insulating layer 113b, and the insulating layer 119 preferably include a metal element and oxygen or nitrogen.
  • the metal element one or more selected from metal elements such as aluminum, hafnium, ruthenium, titanium, tantalum, tungsten, and chromium are included.
  • a nitride film containing a metal element or an oxide film containing a metal element can be used as the insulating layer 116 functioning as a barrier layer or the like, the insulating layer 113a, the insulating layer 113b, and the insulating layer 119.
  • the insulating layer 104 can be formed as appropriate using a sputtering method, a CVD method, an evaporation method, a pulsed laser deposition (PLD) method, a printing method, a coating method, or the like.
  • a sputtering method for example, an oxide insulating film or a nitride insulating film can be formed in a single layer or stacked layers.
  • the insulating layer 104 for example, an oxide insulating film or a nitride insulating film can be formed in a single layer or stacked layers.
  • at least a region in contact with the semiconductor layer 108 in the insulating layer 104 preferably includes an oxide insulating film. Further, by using an oxide insulating film which releases oxygen by heating as the insulating layer 104, oxygen contained in the insulating layer 104 can be moved to the semiconductor layer 108 by heat treatment.
  • the thickness of the insulating layer 104 can be 50 nm or more, or 100 nm or more and 3000 nm or less, or 200 nm or more and 1000 nm or less. By thickening the insulating layer 104, the amount of oxygen released from the insulating layer 104 can be increased, and interface states at the interface between the insulating layer 104 and the semiconductor layer 108 and oxygen vacancies contained in the semiconductor layer 108 can be reduced. It is possible.
  • the insulating layer 104 for example, silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, aluminum oxide, hafnium oxide, gallium oxide, Ga-Zn oxide, or the like may be used, and it can be provided as a single layer or a stack.
  • a stacked structure of a silicon nitride film and a silicon oxynitride film is used as the insulating layer 104.
  • oxygen can be efficiently introduced into the semiconductor layer 108 by using the insulating layer 104 as a stacked structure, using a silicon nitride film on the lower layer side, and using a silicon oxynitride film on the upper layer side.
  • a film other than an oxide film such as a silicon nitride film can be used on the side of the insulating layer 104 in contact with the semiconductor layer 108.
  • the surface of the insulating layer 104 in contact with the semiconductor layer 108 is preferably subjected to pretreatment such as oxygen plasma treatment to oxidize the surface of the insulating layer 104 or the vicinity of the surface.
  • Insulating layer 110 As the insulating layer 110 which functions as a gate insulating film of the transistor 100 or the like, a silicon oxide film, a silicon oxynitride film, a nitride oxide oxide film is formed by a plasma enhanced chemical vapor deposition (PECVD) method, a sputtering method, or the like. Silicon film, silicon nitride film, aluminum oxide film, hafnium oxide film, yttrium oxide film, zirconium oxide film, gallium oxide film, tantalum oxide film, tantalum oxide film, magnesium oxide film, lanthanum oxide film, cerium oxide film, neodymium oxide film An insulating layer can be used. Note that the insulating layer 110 may have a stacked structure of two layers or a stacked structure of three or more layers.
  • PECVD plasma enhanced chemical vapor deposition
  • the insulating layer 110 which is in contact with the semiconductor layer 108 which functions as a channel region of the transistor 100 or the like is preferably an oxide insulating film, and contains oxygen in excess of the stoichiometric composition (excess oxygen region) It is more preferable to have In other words, the insulating layer 110 is an insulating film capable of releasing oxygen. Note that in order to provide an excess oxygen region in the insulating layer 110, for example, the insulating layer 110 may be formed in an oxygen atmosphere or heat treatment may be performed on the insulating layer 110 after the film formation in an oxygen atmosphere.
  • hafnium oxide when used as the insulating layer 110, the following effects can be obtained.
  • Hafnium oxide has a higher dielectric constant than silicon oxide or silicon oxynitride. Therefore, the thickness of the insulating layer 110 can be increased as compared to the case of using silicon oxide, and thus the leakage current due to the tunnel current can be reduced. That is, a transistor with small off current can be realized.
  • hafnium oxide having a crystal structure has a high dielectric constant as compared to hafnium oxide having an amorphous structure. Therefore, in order to obtain a transistor with low off current, it is preferable to use hafnium oxide having a crystal structure. Examples of the crystal structure include monoclinic system and cubic system. However, one embodiment of the present invention is not limited to these.
  • the insulating layer 110 preferably has few defects, and typically, it is preferable that the signal observed by electron spin resonance (ESR) is small.
  • the above-mentioned signal includes the E ′ center observed when the g value is 2.001.
  • the E 'center is due to dangling bonds of silicon.
  • a silicon oxide film or a silicon oxynitride film having a spin density of 3 ⁇ 10 17 spins / cm 3 or less, preferably 5 ⁇ 10 16 spins / cm 3 or less as the E ′ center is used. Good.
  • the atomic ratio of metal elements in a sputtering target used for forming the In-M-Zn oxide preferably satisfies In> M.
  • the semiconductor layer 108 is an In-M-Zn oxide
  • a target including a polycrystalline In-M-Zn oxide As a sputtering target.
  • the semiconductor layer 108 having crystallinity can be easily formed.
  • the atomic ratio of the semiconductor layer 108 to be formed includes a variation of plus or minus 40% of the atomic ratio of the metal element contained in the above sputtering target.
  • the semiconductor layer 108 has an energy gap of 2 eV or more, preferably 2.5 eV or more.
  • the off-state current of the transistor can be reduced.
  • the semiconductor layer 108 preferably has a non-single-crystal structure.
  • the non-single crystal structure includes, for example, a CAAC-OS (C Axis Aligned Crystalline Oxide Semiconductor), a polycrystalline structure, a microcrystalline structure, or an amorphous structure.
  • CAAC-OS C Axis Aligned Crystalline Oxide Semiconductor
  • the amorphous structure has the highest density of defect states
  • CAAC-OS has the lowest density of defect states.
  • the semiconductor layer 108 in one embodiment of the present invention is not limited to the structure in which a metal oxide is included in the channel formation region of the transistor.
  • silicon can be used for a channel formation region of a transistor.
  • silicon hydrogenated amorphous silicon (a-Si: H), low temperature polysilicon (LTPS (Low Temperature Poly-Silicon)), or crystalline silicon can be used.
  • a-Si hydrogenated amorphous silicon
  • LTPS Low Temperature Poly-Silicon
  • crystalline silicon microcrystalline silicon, polycrystalline silicon, single crystal silicon, and the like can be given.
  • thin films insulating films, semiconductor films, conductive films, and the like
  • thin films that constitute a semiconductor device are formed by sputtering, chemical vapor deposition (CVD), vacuum evaporation, pulse laser deposition (PLD: Pulse Laser Deposition). And the ALD method, etc.).
  • CVD chemical vapor deposition
  • PLA Pulse Laser Deposition
  • ALD pulse laser deposition
  • CVD method include plasma enhanced chemical vapor deposition (PECVD), thermal CVD and the like.
  • PECVD plasma enhanced chemical vapor deposition
  • thermal CVD is metal organic chemical vapor deposition (MOCVD: Metal Organic CVD).
  • thin films (insulating films, semiconductor films, conductive films, etc.) constituting the semiconductor device can be formed by spin coating, dipping, spray coating, inkjet, dispensing, screen printing, offset printing, etc., doctor knife, slit coating, roll coating , curtain coat, knife coat, etc. (tool).
  • the thin film when processing a thin film forming the semiconductor device, can be processed using a photolithography method or the like.
  • the thin film may be processed by a nanoimprint method, a sand blast method, a lift-off method or the like.
  • the island-shaped thin film may be formed directly by a film formation method using a shielding mask such as a metal mask.
  • the photolithography method there are typically the following two methods.
  • One is a method of forming a resist mask on a thin film to be processed, processing the thin film by etching or the like, and removing the resist mask.
  • the other is a method of processing the thin film into a desired shape by forming a thin film having photosensitivity, followed by exposure and development.
  • light used for exposure may be, for example, i-ray (wavelength 365 nm), g-ray (wavelength 436 nm), h-ray (wavelength 405 nm), or a mixture of these.
  • ultraviolet light, KrF laser light, ArF laser light or the like can also be used.
  • the exposure may be performed by the immersion exposure technique.
  • extreme ultraviolet (EUV: Extreme Ultra-violet) or X-rays may be used.
  • an electron beam can be used instead of light used for exposure. The use of extreme ultraviolet light, an X-ray or an electron beam is preferable because extremely fine processing is possible. In the case where exposure is performed by scanning a beam such as an electron beam, a photomask is not necessary.
  • etching of the thin film a dry etching method, a wet etching method, a sand blast method, or the like can be used.
  • FIGS. 3 to 5 is a cross-sectional view in the channel length direction, illustrating the method for manufacturing the transistor 100.
  • a film during film formation and may be referred to as a layer after formation.
  • a deposited film may be referred to as a semiconductor film 108A for the sake of explanation.
  • a conductive film is formed over the substrate 102 and processed by etching to form a conductive layer 106 which functions as a bottom gate electrode (FIG. 3A).
  • the insulating layer 104 is formed to cover the substrate 102 and the conductive layer 106 (FIG. 3B).
  • the insulating layer 104 can be formed by a plasma CVD method, an ALD method, a sputtering method, or the like.
  • the insulating layer 104 having a three-layer stack structure is formed.
  • an insulating film containing silicon such as a silicon oxide film, a silicon oxynitride film, a silicon nitride oxide film, or a silicon nitride film is formed by a plasma CVD method, a sputtering method, or the like. .
  • an insulating film containing a metal oxide which does not contain silicon is formed by a sputtering method or an ALD method.
  • oxygen is preferably added to the insulating layer 104.
  • oxygen added to the insulating layer 104 include oxygen radicals, oxygen atoms, oxygen atom ions, oxygen molecular ions, and the like.
  • the addition method there are an ion doping method, an ion implantation method, a plasma treatment method and the like.
  • oxygen may be added to the insulating layer 104 through the film.
  • a conductive film or a semiconductor film containing one or more of indium, zinc, gallium, tin, aluminum, chromium, tantalum, titanium, molybdenum, nickel, iron, cobalt, or tungsten is used as the film which suppresses the above-described desorption of oxygen. be able to.
  • oxygen in plasma treatment, oxygen can be excited by microwaves to generate high-density oxygen plasma, whereby the oxygen addition amount to the insulating layer 104 can be increased. Further, by performing plasma treatment in an atmosphere containing oxygen, water, hydrogen, and the like adsorbed on the surface of the insulating layer 104 can be removed. Accordingly, water or hydrogen which can exist in the semiconductor layer 108 which is formed later or at the interface between the semiconductor layer 108 and the insulating layer 104 can be reduced.
  • hydrogen may be contained in the insulating layer 104. At this time, by performing the above-described plasma treatment or the like, at least the hydrogen concentration in the semiconductor layer 108 can be reduced.
  • the semiconductor film 108A and the semiconductor film 108B are preferably formed by a sputtering method using a metal oxide target.
  • an inert gas eg, helium gas, argon gas, xenon gas, or the like
  • oxygen gas e.g, helium gas, argon gas, xenon gas, or the like
  • the ratio of oxygen gas to the entire deposition gas at the time of forming the semiconductor film 108A (hereinafter, also referred to as oxygen flow ratio) is 0% to 100%, preferably 10% to 50%. Is preferred.
  • oxygen flow ratio By increasing the oxygen flow ratio, part of oxygen contained in the sputtering gas may be supplied to the insulating layer 104 at the time of forming the semiconductor film 108A.
  • the oxygen flow ratio at the time of forming the semiconductor film 108B is preferably 0% to 100%, and more preferably 5% to 50%.
  • the oxygen flow ratio and forming a metal oxide film with relatively low crystallinity By reducing the oxygen flow ratio and forming a metal oxide film with relatively low crystallinity, a transistor in which the on current is increased can be obtained.
  • the substrate temperature may be higher than or equal to room temperature and less than or equal to 250 ° C, preferably lower than or equal to 130 ° C and less than 220 ° C.
  • productivity is preferably increased.
  • the metal oxide film is formed with the substrate temperature set to room temperature or not intentionally heated, so that a metal oxide film with low crystallinity can be easily formed.
  • the thickness of the semiconductor film 108A may be 3 nm to 200 nm, preferably 3 nm to 100 nm, and more preferably 3 nm to 60 nm.
  • the thickness of the semiconductor film 108B may be 3 nm to 200 nm, preferably 3 nm to 100 nm, and more preferably 3 nm to 60 nm.
  • the substrate 102 can have a substrate temperature of 220 ° C. to 300 ° C. when the metal oxide film is formed. May be deformed (distorted or warped). Therefore, in the case of using a large glass substrate, deformation of the glass substrate can be suppressed by setting the substrate temperature at the time of forming the metal oxide film to a room temperature or more and less than 220 ° C.
  • oxygen gas or argon gas used as a sputtering gas has a dew point of -40 ° C. or less, preferably -80 ° C. or less, more preferably -100 ° C. or less, still more preferably -120 ° C. or less
  • a dew point of -40 ° C. or less, preferably -80 ° C. or less, more preferably -100 ° C. or less, still more preferably -120 ° C. or less
  • heat treatment for releasing water or hydrogen adsorbed on the surface of the insulating layer 104 is preferably performed.
  • heat treatment can be performed at a temperature higher than or equal to 70 ° C. and lower than 220 ° C. in a reduced pressure atmosphere.
  • the metal oxide film be formed continuously without exposing the surface of the insulating layer 104 to the air.
  • a heating chamber for heating a substrate and a film formation chamber for forming a metal oxide film are preferably connected via a gate valve or the like.
  • the semiconductor film 108A and the semiconductor film 108B are processed to form a semiconductor layer 108a and a semiconductor layer 108b (FIG. 3C).
  • a wet etching method and a dry etching method may be used.
  • heat treatment is performed to perform dehydrogenation or dehydration of the metal oxide film or the semiconductor layer 108. It is also good.
  • the temperature of the heat treatment is typically 150 ° C to less than the strain point of the substrate, or 250 ° C to 450 ° C, or 300 ° C to 450 ° C.
  • the heat treatment can be performed in an inert atmosphere containing a rare gas such as helium, neon, argon, xenon, krypton, or nitrogen.
  • heating may be performed in an oxygen atmosphere.
  • the inert atmosphere and the oxygen atmosphere do not contain hydrogen, water, and the like.
  • the treatment time may be 3 minutes or more and 24 hours or less.
  • the heat treatment can be performed using an electric furnace, an RTA apparatus, or the like.
  • RTA apparatus heat treatment can be performed at a temperature higher than the strain point of the substrate for a short time. Therefore, the heat treatment time can be shortened.
  • the hydrogen concentration in the metal oxide film obtained by SIMS is 5 ⁇ 10 19 atoms / cm 3 by heat treatment after film formation while heating the metal oxide film or formation of the metal oxide film. Or less, or 1 ⁇ 10 19 atoms / cm 3 or less, 5 ⁇ 10 18 atoms / cm 3 or less, or 1 ⁇ 10 18 atoms / cm 3 or less, or 5 ⁇ 10 17 atoms / cm 3 or less, or 1 ⁇ 10 16 It can be set to atoms / cm 3 or less.
  • the insulating film to be the insulating layer 116 is preferably formed by a deposition method such as a sputtering method or an ALD method.
  • a deposition method such as a sputtering method or an ALD method.
  • the ALD method since the ALD method has high step coverage and can form an extremely dense film, it can be a film having high barrier properties.
  • the insulating layer 116 preferably contains a metal element and oxygen or nitrogen.
  • the metal element one or more selected from metal elements such as aluminum, hafnium, ruthenium, titanium, tantalum, tungsten, and chromium are included. That is, as the insulating layer 116, a nitride film containing a metal element or an oxide film containing a metal element can be used.
  • the insulating layer 116 is preferably provided in contact with the conductive layer 120 so as to cover the conductive layer 120.
  • the conductive layer 120 functions as a barrier film which suppresses oxygen absorption and oxidation.
  • the metal compound may attract hydrogen contained in the conductive layer 120, the semiconductor layer 108a, and the semiconductor layer 108b.
  • the presence of hydrogen, nitrogen, or the like increases the carrier density.
  • Hydrogen in the oxide semiconductor reacts with oxygen bonded to a metal atom to be water, which may form an oxygen vacancy.
  • Carrier density is increased by the entry of hydrogen into the oxygen vacancies.
  • a part of hydrogen may be bonded to oxygen which is bonded to a metal atom to generate an electron which is a carrier. That is, the oxide semiconductor containing nitrogen or hydrogen is reduced in resistance.
  • an oxide film such as a silicon oxide film or a silicon oxynitride film is preferably formed using a plasma chemical vapor deposition apparatus (referred to as a PECVD apparatus or simply referred to as a plasma CVD apparatus).
  • a plasma chemical vapor deposition apparatus referred to as a PECVD apparatus or simply referred to as a plasma CVD apparatus.
  • the source gas it is preferable to use a deposition gas containing silicon and an oxidizing gas.
  • the deposition gas containing silicon include silane, disilane, trisilane, fluorosilane and the like.
  • the oxidizing gas include oxygen, ozone, dinitrogen monoxide, and nitrogen dioxide.
  • the insulating film 109F PECVD in which the flow rate of the oxidizing gas is greater than 20 times and less than 100 times, or 40 times to 80 times the flow rate of the deposition gas, and the pressure in the processing chamber is less than 100 Pa or 50 Pa or less
  • the device a silicon oxynitride film with a small amount of defects can be formed.
  • the substrate placed in the evacuated processing chamber of the PECVD apparatus is maintained at 280 ° C. to 350 ° C. as the insulating film 109 F, the source gas is introduced into the processing chamber, and the pressure in the processing chamber is 20 Pa to 250 Pa.
  • a dense silicon oxide film or a silicon oxynitride film can be formed as the insulating layer 109 under the condition of supplying high-frequency power to an electrode provided in a treatment chamber at a pressure of 100 Pa to 250 Pa.
  • the insulating film 109F may be formed by PECVD using microwaves.
  • Microwave refers to the frequency range of 300 MHz to 300 GHz.
  • the microwave has a low electron temperature and a small electron energy.
  • the rate used for accelerating electrons is small, and it can be used for dissociation and ionization of more molecules, and can excite high density plasma (high density plasma) . Therefore, the insulating film 109F with few defects can be formed with less plasma damage to the deposition surface and the deposit.
  • the insulating film 109F can be formed by a CVD method using an organosilane gas.
  • organosilane gas ethyl silicate (TEOS: chemical formula Si (OC 2 H 5 ) 4 ), tetramethylsilane (TMS: chemical formula Si (CH 3 ) 4 ), tetramethyl cyclotetrasiloxane (TMCTS), octamethyl cyclotetrasiloxane (OMCTS), hexamethyldisilazane (HMDS), triethoxysilane (SiH (OC 2 H 5) 3), or trisdimethylaminosilane (SiH (N (CH 3) 2) 3) be a silicon-containing compound such as it can.
  • TEOS chemical formula Si (OC 2 H 5 ) 4 )
  • TMS tetramethylsilane
  • TMS tetramethyl cyclotetrasiloxane
  • OCTS octamethyl cyclo
  • the conductive layer 120, the insulating layer 116, and the insulating film 109F are preferably processed using the same resist mask.
  • the opening 112 whose top surface shape is approximately the same can be formed over the semiconductor layer 108b.
  • part of the semiconductor layer 108 b may be etched to be thinned.
  • an inert gas eg, helium gas, argon gas, xenon gas, or the like
  • oxygen gas e.g, helium gas, argon gas, xenon gas, or the like
  • the ratio of oxygen gas to the entire deposition gas (hereinafter also referred to as oxygen flow ratio) in forming the semiconductor film 108C is 0% to 100%, preferably 50% to 100%. Is preferred.
  • part of oxygen contained in the sputtering gas may be supplied to the semiconductor layer 108 a and the semiconductor layer 108 b when the semiconductor layer 108 c is formed.
  • a substrate temperature may be higher than or equal to room temperature and less than or equal to 250 ° C, preferably, the substrate temperature may be higher than or equal to 130 ° C and less than 220 ° C.
  • productivity is preferably increased.
  • the metal oxide film is formed with the substrate temperature set to room temperature or not intentionally heated, so that a metal oxide film with low crystallinity can be easily formed.
  • the thickness of the semiconductor layer 108c may be 3 nm to 200 nm, preferably 3 nm to 100 nm, and more preferably 3 nm to 60 nm.
  • Heat treatment After the semiconductor film 108C is formed, heat treatment is performed. At this time, it is preferable to perform the heat treatment in a nitrogen atmosphere and then perform the heat treatment in an oxygen atmosphere.
  • oxygen released from the semiconductor film 108C is supplied to the semiconductor layers 108a and the semiconductor layer 108b, so that oxygen vacancies in the semiconductor layers 108a and the semiconductor layer 108b can be reduced.
  • a high-resistance (low carrier concentration) region is formed in a portion where the semiconductor layer 108a and the semiconductor layer 108b are in contact with the semiconductor film 108C.
  • the insulating film 110A is formed.
  • the insulating film 110A can be formed by a plasma CVD method, a sputtering method, or the like.
  • the insulating film 110A is preferably formed using a dense silicon oxide film or a silicon oxynitride film which is dense as in the insulating layer 109 with few defects (FIG. 4B).
  • heat treatment may be performed after the insulating film 110A is formed.
  • the heat treatment described above can be referred to for the heat treatment, and thus the details thereof are omitted.
  • an insulating film 113A to be the insulating layer 113a and a conductive film 111A to be the conductive layer 111 are formed over the insulating layer 110 (FIG. 4B).
  • the insulating film 113A and the conductive film 111A are preferably formed by a sputtering method using a sputtering target of metal or an alloy.
  • the insulating film 113A and the conductive film 111A are formed over the insulating layer 110 so as to cover the opening 112.
  • the conductive film 111A is processed to form the conductive layer 111.
  • the semiconductor layer 108c, the insulating layer 110, and the insulating layer 113a are preferably processed using the same resist mask.
  • the semiconductor layer 108c, the insulating layer 110, and the insulating layer 113a whose top surface shapes are approximately the same as those of the conductive layer 111 can be formed (FIG. 4C).
  • An anisotropic etching method is preferably used to etch the insulating film 113A.
  • a dry etching method can be used.
  • processing can be performed so that the end portion of the insulating layer 113a does not recede.
  • an insulating film 113B to be the insulating layer 113b is formed over the insulating layer 109, the semiconductor layer 108c, the insulating layer 110, the insulating layer 113a, and the conductive layer 111 (FIG. 4D).
  • the insulating film 113B is preferably formed by a sputtering method using a sputtering target of metal or alloy.
  • the insulating film 113B is processed to form the insulating layer 113b (FIG. 5A). At this time, it is preferable that processing is performed so that the end portions of the insulating layer 113a and the insulating layer 113b are in contact with each other and the conductive layer 111 is not exposed.
  • the description of the insulating film 131a can be referred to for the formation of the insulating layer 113b, and thus the details are omitted.
  • anisotropic etching can be facilitated by using the same insulating film for the insulating layers 113a and 113b. Further, in order to form the insulating layer 113a and the insulating layer 113b so as to surround the conductive layer 111, unevenness is hardly formed at the end portions of the insulating layer 113a and the insulating layer 113b by using the anisotropic etching method. preferable.
  • Insulating Layer 118 and Insulating Layer 119 are formed to cover the insulating layer 109 and the insulating layer 110 (FIG. 5B).
  • the insulating layer 118 can be formed by a plasma CVD method, a sputtering method, or the like.
  • the insulating layer 118 is preferably formed by the same method as the insulating layer 109 described above.
  • the insulating layer 119 is preferably formed by sputtering using a sputtering target of metal or alloy.
  • the insulating layer 119 preferably has the same function as the insulating layer 116, the insulating layer 113a, and the insulating layer 113b.
  • the insulating layer 119 can suppress diffusion of oxygen included in the insulating layer 109 and the insulating layer 118 as a barrier film, and can further prevent entry of hydrogen, water, and the like entering from above the insulating layer 119.
  • the cross-sectional view shown in FIG. 5 (B) is the same as the view shown in FIG. 1 (B).
  • the conductive layer is covered or surrounded by an insulating film containing a metal oxide not containing silicon, such as an aluminum oxide film, a hafnium oxide film, or a hafnium aluminate film.
  • a metal oxide not containing silicon such as an aluminum oxide film, a hafnium oxide film, or a hafnium aluminate film.
  • the maximum temperature of a process for manufacturing a transistor can be reduced to 400 ° C. or less, 350 ° C. or less, 340 ° C. or less, 330 ° C. or less, or 300 ° C. or less, and productivity can be improved. .
  • FIG. 6A is a top view of the transistor 100C
  • FIG. 6B corresponds to a cross-sectional view of a cross section taken along dashed-dotted line A3-A4 in FIG. 6A
  • FIG. 6A corresponds to a cross-sectional view of a cross section taken along dashed-dotted line B3-B4 in FIG.
  • the transistor 100C in FIG. 6A has a different structure from the transistor 100 in FIG. 1A.
  • the transistor 100C has a configuration in which the step of forming the insulating layer 109 over the insulating layer 116 is omitted. Therefore, the insulating layer 113 b is preferably in contact with the insulating layer 116 so as to cover the insulating layer 116.
  • the step of forming the insulating layer 109 can be omitted.
  • the amount of oxygen released from the insulating layer 110 to the semiconductor layer can be controlled by the size of the area in contact with the semiconductor layer 108c.
  • FIG. 7A is a cross-sectional view in the channel length direction of the transistor 100D which is different from FIG. 6B.
  • FIG. 7B is a cross-sectional view in the channel length direction of the transistor 100E which is different from FIG. 6B.
  • a structural example 1 of the transistor 100D illustrated in FIG. 7A is that the insulating layer 118 is in contact with the side surfaces of the conductive layer 120a and the conductive layer 120b in the region R and is not in contact with the insulating layer 104 (or the insulating layer 104c). Is mainly different from the transistor 100C shown in FIG.
  • the insulating layer 116 can be formed at the same time as the conductive layer 120, so that masks for forming the insulating layer 116 can be reduced.
  • the transistor 100E shown in FIG. 7B is mainly different from the transistor 100C shown in Structural Example 2 in that the semiconductor layer 108c is embedded in the semiconductor layer 108b in the region S.
  • the position of the top surface of the semiconductor layer 108 b and the position of the top surface of the semiconductor layer 108 c have the same height.
  • the position of the top surface of the semiconductor layer 108c be lower than the position of the top surface of the semiconductor layer 108b, and the semiconductor layer 108c be embedded in the semiconductor layer 108b.
  • FIG. 8A is a top view of the transistor 100F
  • FIG. 8B corresponds to a cross-sectional view of a cross section taken along dashed-dotted line A5-A6 in FIG. 8A
  • FIG. 8A corresponds to a cross-sectional view of a cross section taken along dashed-dotted line B5-B6 shown in FIG.
  • the transistor 100F in FIG. 8A has a different structure from the transistor 100 in FIG. 1A.
  • the transistor 100F has a configuration in which the step of forming the conductive layer 106 is omitted. Therefore, the insulating layer 113 b is preferably in contact with the insulating layer 116 so as to cover the same.
  • the transistor can be manufactured at low temperature, the transistor can be manufactured over a substrate with relatively low heat resistance.
  • a transistor provided on a flexible organic resin substrate is described.
  • FIG. 9A and 9B illustrate cross-sectional views of a transistor 100G described below. Note that FIG. 1A can be referred to for the top view.
  • the transistor 100G is different from the transistor 100A exemplified in the above configuration example 1 mainly in that the transistor 100G is provided on the substrate 102a instead of the substrate 102 and in that the transistor 100G includes the insulating layer 103. There is.
  • a substrate such as an organic resin which is thin (for example, with a thickness of 100 nm to 100 ⁇ m) to an extent that it has flexibility can be used.
  • a polyimide resin can be typically used as an organic resin.
  • a polyimide resin is preferable because it is excellent in heat resistance.
  • acrylic resin, epoxy resin, polyamide resin, polyimide amide resin, siloxane resin, benzocyclobutene resin, phenol resin and the like can be used.
  • the organic resin may be, for example, spin coated, dipped, spray applied, ink jet, dispensing, screen printing, offset printing, etc., doctor knife, slit coat, roll coat, curtain coat, knife coat, etc.
  • a mixed material of body and solvent, or a mixed material of soluble resin material and solvent is formed on a supporting substrate. After that, the solvent and the like are removed by heat treatment, and the material is cured, whereby the substrate 102a containing an organic resin can be formed.
  • a resin precursor in which an imide bond is generated by dehydration can be used.
  • a material containing a soluble polyimide may be used.
  • a flexible film having a thickness of, for example, 20 ⁇ m or more and 300 ⁇ m or less may be attached to the back surface side (the side where the transistor 100G is not provided) of the substrate 102a through an adhesive layer.
  • the insulating layer 103 an inorganic insulating film can be used.
  • the insulating layer 103 preferably functions as a barrier film which prevents impurities such as water and hydrogen contained in the substrate 102a from diffusing into the transistor 100G.
  • Examples of the inorganic insulating film having high barrier properties include silicon nitride, silicon nitride oxide, aluminum oxide, aluminum nitride, and aluminum oxynitride.
  • an inorganic insulating film with high barrier property is preferably applied to at least one layer.
  • a two-layer structure in which a silicon oxynitride film and a silicon nitride film are stacked from the substrate 102a, or a three-layer structure in which a silicon oxynitride film, a silicon nitride film, and a silicon oxynitride film are stacked may be used.
  • a resin layer to be the substrate 102a and an insulating layer 103 are stacked over a supporting substrate such as a glass substrate.
  • a transistor is formed over the insulating layer 103 by a method similar to the above manufacturing method example. After that, by separating the supporting substrate and the substrate 102a, the transistor 100G over the flexible substrate 102a can be manufactured.
  • a method may be used in which the adhesion between the supporting substrate and the substrate 102 a is reduced by laser light irradiation from the supporting substrate side.
  • a light absorption layer may be provided between the support substrate and the substrate 102a.
  • a material that can absorb part of light used for laser light can be used.
  • a metal, a semiconductor, an oxide, or the like can be used as the light absorption layer.
  • a semiconductor film such as silicon, a metal film such as titanium or tungsten, an oxide film such as titanium oxide, tungsten oxide, indium oxide, or indium tin oxide can be used.
  • the insulating layer 103 and the flexible substrate 102 b are separated from each other after the supporting substrate and the insulating layer 103 are separated. It is good also as composition which is pasted together. A cross sectional view in the channel length direction in that case is shown in FIG.
  • a peeling layer is preferably formed between the insulating layer 103 and the supporting substrate.
  • a layer containing a high melting point metal material such as tungsten and a layer containing an oxide of the metal material are stacked, and silicon nitride, silicon oxide, silicon oxynitride, or the like is used as the insulating layer 103 thereover.
  • An insulating layer containing an inorganic insulating material such as silicon nitride oxide can be stacked and used.
  • peeling can be performed at the interface between tungsten and tungsten oxide, in tungsten oxide, or at the interface between tungsten oxide and an insulating layer without laser irradiation after completion of the manufacturing process of the transistor. it can.
  • the organic resin is not provided on the formation surface side of the transistor; therefore, the temperature of the manufacturing process can be increased.
  • the deposition temperature of the insulating layer included in the transistor, the temperature of heat treatment for removing impurities such as water and hydrogen contained in the insulating layer or the semiconductor layer, and the like can be increased, and the reliability is higher.
  • a transistor can be realized.
  • the material of the substrate 102b is not limited. Therefore, various materials can be selected and used as the substrate 102b in accordance with the application.
  • This embodiment can be implemented in appropriate combination with at least a part of the other embodiments described in this specification.
  • FIG. 10A is a top view illustrating an example of a display device.
  • a display device 700 illustrated in FIG. 10A includes a pixel portion 702 provided over a first substrate 701, a source driver circuit portion 704 and a gate driver circuit portion 706 provided over the first substrate 701, and a pixel.
  • a sealant 702 is provided so as to surround the portion 702, the source driver circuit portion 704, and the gate driver circuit portion 706, and a second substrate 705 provided to face the first substrate 701. Note that the first substrate 701 and the second substrate 705 are attached to each other by a sealant 712.
  • the pixel portion 702, the source driver circuit portion 704, and the gate driver circuit portion 706 are sealed by the first substrate 701, the sealant 712, and the second substrate 705.
  • a display element is provided between the first substrate 701 and the second substrate 705.
  • an FPC terminal portion 708 (FPC: flexible printed circuit) is provided in a region which is different from a region which is surrounded by the sealant 712 on the first substrate 701.
  • the FPC terminal portion 708 is electrically connected to each of the pixel portion 702, the source driver circuit portion 704, and the gate driver circuit portion 706.
  • An FPC 716 is connected to the FPC terminal portion 708, and various signals and the like are supplied to the pixel portion 702, the source driver circuit portion 704, and the gate driver circuit portion 706 by the FPC 716.
  • signal lines 710 are connected to the pixel portion 702, the source driver circuit portion 704, the gate driver circuit portion 706, and the FPC terminal portion 708, respectively.
  • Various signals and the like supplied from the FPC 716 are supplied to the pixel portion 702, the source driver circuit portion 704, the gate driver circuit portion 706, and the FPC terminal portion 708 through the signal line 710.
  • a plurality of gate driver circuit portions 706 may be provided in the display device 700.
  • the present invention is not limited to this structure.
  • only the gate driver circuit portion 706 may be formed on the first substrate 701, or only the source driver circuit portion 704 may be formed on the first substrate 701.
  • the first substrate 701 or the FPC 716 is provided with an IC including a substrate (eg, a driver circuit substrate formed of a single crystal semiconductor film or a polycrystalline semiconductor film) on which a source driver circuit, a gate driver circuit, or the like is formed. It is good also as composition.
  • a COG Chip On Glass
  • the pixel portion 702, the source driver circuit portion 704, and the gate driver circuit portion 706 included in the display device 700 each include a plurality of transistors, and the transistor which is a semiconductor device of one embodiment of the present invention can be applied. .
  • the display device 700 can have various elements.
  • the element include electroluminescence (EL) elements (EL elements including organic and inorganic substances, organic EL elements, inorganic EL elements, LEDs, etc.), light emitting transistor elements (transistors that emit light according to current), electrons Emitting element, liquid crystal element, electronic ink element, electrophoretic element, electrowetting element, plasma display panel (PDP), MEMS (micro electro mechanical system) display (for example, grating light valve (GLV), digital micro mirror Devices (DMDs), digital micro shutter (DMS) devices, interferometric modulation (IMOD) devices, etc.), piezoelectric ceramic displays and the like.
  • EL electroluminescence
  • EL elements including organic and inorganic substances, organic EL elements, inorganic EL elements, LEDs, etc.
  • light emitting transistor elements transistor elements that emit light according to current
  • electrons Emitting element electrons Emitting element
  • liquid crystal element liquid crystal element
  • electronic ink element electronic ink element
  • an example of a display device using an EL element is an EL display.
  • a display device using an electron emission element there is a field emission display (FED) or a surface-conduction electron-emitter display (SED).
  • FED field emission display
  • SED surface-conduction electron-emitter display
  • Examples of a display device using a liquid crystal element include a liquid crystal display (transmissive liquid crystal display, semi-transmissive liquid crystal display, reflective liquid crystal display, direct view liquid crystal display, projection liquid crystal display) and the like.
  • Examples of a display device using an electronic ink element or an electrophoretic element include electronic paper.
  • part or all of the pixel electrode may have a function as a reflective electrode.
  • some or all of the pixel electrodes may have aluminum, silver, or the like. In that case, it is also possible to provide a storage circuit such as an SRAM under the reflective electrode. This can further reduce power consumption.
  • color elements controlled by pixels in color display are not limited to three colors of RGB (R represents red, G represents green, B represents blue).
  • RGB red
  • G represents green
  • B represents blue
  • it may be composed of four pixels of an R pixel, a G pixel, a B pixel, and a W (white) pixel.
  • one color element may be configured by two colors of RGB, and two different colors may be selected and configured depending on the color elements.
  • one or more colors of yellow, cyan, magenta and the like may be added to RGB.
  • the size of the display area may be different for each dot of the color element.
  • the disclosed invention is not limited to the display device for color display, and can be applied to a display device for monochrome display.
  • a colored layer (also referred to as a color filter) is used to cause a display device to perform color display using white light (W) in a backlight or front light (organic EL element, inorganic EL element, LED, fluorescent lamp, etc.). You may use.
  • the colored layer can be used by appropriately combining, for example, red (R), green (G), blue (B), yellow (Y) and the like.
  • RGB red
  • G green
  • B blue
  • Y yellow
  • white light in a region not having a colored layer may be directly used for display by arranging a region having a colored layer and a region not having a colored layer.
  • a decrease in luminance due to the colored layer can be reduced, and power consumption can be reduced by about 20% to about 30%.
  • R, G, B, Y, and W may be emitted from elements having respective luminescent colors.
  • power consumption can be further reduced by using a self-luminous element than in the case of using a colored layer.
  • coloring method in addition to a method (color filter method) in which a part of light emission from the above-mentioned white light emission is converted to red, green and blue by passing through a color filter, red, green and blue light emission
  • a method (three-color method) used respectively or a method (color conversion method, quantum dot method) for converting part of light emission from blue light emission into red or green may be applied.
  • the display device 700A illustrated in FIG. 10B is a display device which can be suitably used for an electronic device having a large screen.
  • it can be suitably used for a television device, a monitor device, digital signage and the like.
  • the display device 700A includes a plurality of source driver ICs 721 and a pair of gate driver circuits 722.
  • the plurality of source driver ICs 721 are attached to the FPC 723 respectively.
  • one terminal is connected to the substrate 701, and the other terminal is connected to the printed substrate 724.
  • the printed substrate 724 can be provided on the back side of the pixel portion 702 and mounted on an electric device, so that space saving of the electronic device can be achieved.
  • the gate driver circuit 722 is formed on the substrate 701. Thereby, an electronic device with a narrow frame can be realized.
  • a large-sized and high-resolution display device can be realized.
  • the present invention can be applied to a display having a screen size of 30 inches or more, 40 inches or more, 50 inches or more, or 60 inches or more.
  • a display device with an extremely high resolution such as full high definition, 4K2K, or 8K4K can be realized.
  • FIGS. 11 and 12 are cross-sectional views taken along the alternate long and short dash line Q-R shown in FIG. 10A, in which a liquid crystal element is used as a display element.
  • FIG. 13 is a cross-sectional view taken along the dashed-dotted line Q-R shown in FIG. 10A, which is a configuration using an EL element as a display element.
  • the display device 700 illustrated in FIGS. 11 to 13 includes a lead wiring portion 711, a pixel portion 702, a source driver circuit portion 704, and an FPC terminal portion 708.
  • the lead wiring portion 711 includes a signal line 710 or a signal line 710 a.
  • the pixel portion 702 also includes a transistor 750 and a capacitor 790.
  • the source driver circuit portion 704 includes a transistor 752.
  • the transistors described in Embodiment 1 can be applied to the transistors 750 and 752.
  • the transistor used in this embodiment has the oxide semiconductor film which is highly purified and in which the formation of oxygen vacancies is suppressed.
  • the transistor can reduce off current. Therefore, the holding time of an electric signal such as an image signal can be extended, and the writing interval can be set long in the power on state. Thus, the frequency of the refresh operation can be reduced, which leads to an effect of suppressing power consumption.
  • the transistor used in this embodiment can be driven at high speed because relatively high field-effect mobility can be obtained.
  • the switching transistor in the pixel portion and the driver transistor used in the driver circuit portion can be formed over the same substrate. That is, since it is not necessary to use a semiconductor device formed of a silicon wafer or the like as a separate drive circuit, the number of parts of the semiconductor device can be reduced.
  • a transistor which can be driven at high speed also in the pixel portion an image with high quality can be provided.
  • the capacitor 790 has a lower electrode which is formed through a process for processing the same conductive film as the first gate electrode of the transistor 750 and a conductive film which functions as a source electrode or a drain electrode of the transistor 750. And a layer 120.
  • an insulating film formed through a step of forming an insulating film which is the same as an insulating film functioning as a first gate insulating film of the transistor 750 is formed between the lower electrode and the upper electrode;
  • An insulating film formed through the step of forming the same insulating film as the insulating film which functions as a protective insulating film is provided. That is, the capacitor 790 has a stacked structure in which an insulating film functioning as a dielectric film is held between a pair of electrodes.
  • a planarization insulating film 770 is provided over the transistor 750, the transistor 752, and the capacitor 790.
  • the transistor 750 included in the pixel portion 702 and the transistor 752 included in the source driver circuit portion 704 are illustrated in FIGS. 11 to 13 as a structure using a transistor with the same structure, the present invention is not limited thereto.
  • different transistors may be used for the pixel portion 702 and the source driver circuit portion 704.
  • a top gate transistor is used in the pixel portion 702
  • a bottom gate transistor is used in the source driver circuit portion 704
  • a bottom gate transistor is used in the pixel portion 702
  • the source driver circuit portion 704 is used.
  • There is a structure using a top gate type transistor Note that the above source driver circuit unit 704 may be read as a gate driver circuit unit.
  • the signal line 710 and the signal line 710 a may be formed through the same process as a conductive film functioning as a source electrode and a drain electrode of the transistor 750 and the transistor 752.
  • FIG. 11 illustrates an example in which the conductive film is formed in a process different from that of the source electrode and the drain electrode. For example, in the case of using a material containing a copper element as the signal line 710, signal delay due to wiring resistance and the like can be reduced and display on a large screen can be performed.
  • the FPC terminal portion 708 includes a connection electrode 760, an anisotropic conductive film 780, and an FPC 716.
  • the connection electrode 760 is formed through the same process as a conductive film which functions as a source electrode and a drain electrode of the transistor 750 and the transistor 752.
  • the connection electrode 760 is electrically connected to a terminal included in the FPC 716 through an anisotropic conductive film 780.
  • a glass substrate can be used as the first substrate 701 and the second substrate 705.
  • a flexible substrate may be used as the first substrate 701 and the second substrate 705.
  • the flexible substrate include a plastic substrate and the like.
  • a structure body 778 is provided between the first substrate 701 and the second substrate 705.
  • the structures 778 are columnar spacers, and are provided to control the distance (cell gap) between the first substrate 701 and the second substrate 705. Note that a spherical spacer may be used as the structure 778.
  • a light shielding film 738 functioning as a black matrix, a coloring film 736 functioning as a color filter, and an insulating film 734 in contact with the light shielding film 738 and the coloring film 736 are provided.
  • a display device 700 illustrated in FIG. 11 includes a liquid crystal element 775.
  • the liquid crystal element 775 includes the conductive film 772, the conductive film 774, and the liquid crystal layer 776.
  • the conductive film 774 is provided on the second substrate 705 side and has a function as a counter electrode.
  • the display device 700 illustrated in FIG. 11 can display an image by controlling transmission and non-transmission of light by changing the alignment state of the liquid crystal layer 776 by a voltage applied to the conductive films 772 and 774.
  • the conductive film 772 is electrically connected to a conductive film which functions as a source electrode or a drain electrode included in the transistor 750.
  • the conductive film 772 is formed over the planarization insulating film 770 and functions as a pixel electrode, that is, one electrode of a display element.
  • a conductive film which is translucent to visible light or a conductive film which is reflective to visible light can be used.
  • a conductive film which is translucent to visible light for example, a material containing one selected from indium (In), zinc (Zn), and tin (Sn) may be used.
  • a conductive film which is reflective to visible light for example, a material containing aluminum or silver may be used.
  • the display device 700 is a reflective liquid crystal display device.
  • the display device 700 is a transmissive liquid crystal display device.
  • a polarizing plate is provided on the viewing side.
  • a transmissive liquid crystal display device a pair of polarizing plates which sandwich a liquid crystal element is provided.
  • the driving method of the liquid crystal element can be changed.
  • FIG. 12 An example of this case is shown in FIG. Further, the display device 700 illustrated in FIG. 12 is an example of a configuration using a lateral electric field method (for example, FFS mode) as a driving method of a liquid crystal element.
  • the insulating film 773 is provided over the conductive film 772, and the conductive film 774 is provided over the insulating film 773.
  • the conductive film 774 has a function as a common electrode (also referred to as a common electrode), and alignment of the liquid crystal layer 776 by an electric field generated between the conductive film 772 and the conductive film 774 through the insulating film 773. You can control the state.
  • a common electrode also referred to as a common electrode
  • an alignment film may be provided on the side of the conductive film 772 or the conductive film 774 in contact with the liquid crystal layer 776.
  • an optical member optical substrate
  • a polarization member such as a polarization member, a retardation member, or an anti-reflection member
  • circularly polarized light by a polarizing substrate and a retardation substrate may be used.
  • a backlight, a sidelight, or the like may be used as a light source.
  • thermotropic liquid crystal low molecular liquid crystal
  • polymer liquid crystal polymer dispersed liquid crystal
  • polymer network liquid crystal polymer network liquid crystal
  • ferroelectric liquid crystal antiferroelectric liquid crystal, or the like
  • liquid crystal materials exhibit a cholesteric phase, a smectic phase, a cubic phase, a chiral nematic phase, an isotropic phase, etc. depending on conditions.
  • liquid crystal exhibiting a blue phase without using an alignment film may be used.
  • the blue phase is one of the liquid crystal phases, and is a phase which appears immediately before the cholesteric liquid phase is changed to the isotropic phase when the temperature of the cholesteric liquid crystal is raised. Since the blue phase appears only in a narrow temperature range, a liquid crystal composition in which several weight% or more of a chiral agent is mixed is used for the liquid crystal layer in order to improve the temperature range.
  • a liquid crystal composition containing a liquid crystal exhibiting a blue phase and a chiral agent has a short response speed and has optical isotropy, so alignment processing is unnecessary.
  • liquid crystal materials exhibiting a blue phase have a small viewing angle dependency.
  • a liquid crystal element When a liquid crystal element is used as a display element, a TN (Twisted Nematic) mode, an IPS (In-Plane-Switching) mode, an FFS (Fringe Field Switching) mode, an ASM (Axially Symmetrically Aligned Micro-cell) mode, an OCB (Optical) Use of Compensated Birefringence) mode, FLC (Ferroelectric Liquid Crystal) mode, AFLC (AntiFerroelectric Liquid Crystal) mode, ECB (Electrically Controlled Birefringence) mode, guest host mode, etc. Kill.
  • a normally black liquid crystal display device for example, a transmissive liquid crystal display device employing a vertical alignment (VA) mode may be used.
  • VA vertical alignment
  • the vertical alignment mode include, but are not limited to, multi-domain vertical alignment (MVA) mode, patterned vertical alignment (PVA) mode, and ASV mode.
  • a display device 700 illustrated in FIG. 13 includes a light emitting element 782.
  • the light-emitting element 782 includes the conductive film 772, the EL layer 786, and the conductive film 788.
  • the display device 700 illustrated in FIG. 13 can display an image when the EL layer 786 included in the light emitting element 782 provided for each pixel emits light.
  • the EL layer 786 includes an organic compound or an inorganic compound such as a quantum dot.
  • Materials usable for the organic compound include fluorescent materials and phosphorescent materials.
  • a material which can be used for a quantum dot a colloidal quantum dot material, an alloy type quantum dot material, a core-shell type quantum dot material, a core type quantum dot material, etc. are mentioned.
  • a material containing group 12 and group 16, group 13 and group 15, or group 14 and group 16 may be used.
  • cadmium (Cd) selenium (Se), zinc (Zn), sulfur (S), phosphorus (P), indium (In), tellurium (Te), lead (Pb), gallium (Ga), arsenic (As)
  • the quantum dot material which has elements, such as aluminum (Al) may be used.
  • the insulating film 730 is provided over the planarization insulating film 770 and the conductive film 772.
  • the insulating film 730 covers part of the conductive film 772.
  • the light emitting element 782 has a top emission structure.
  • the conductive film 788 has a light-transmitting property and transmits light emitted from the EL layer 786.
  • the top emission structure is illustrated in the present embodiment, the present invention is not limited to this.
  • the invention can be applied to a bottom emission structure in which light is emitted to the conductive film 772 side, and a dual emission structure in which light is emitted to both the conductive film 772 and the conductive film 788.
  • a coloring film 736 is provided at a position overlapping with the light emitting element 782, and a light shielding film 738 is provided at a position overlapping with the insulating film 730, the lead wiring portion 711, and the source driver circuit portion 704.
  • the coloring film 736 and the light shielding film 738 are covered with an insulating film 734. Further, a sealing film 732 is filled between the light emitting element 782 and the insulating film 734.
  • the display device 700 illustrated in FIG. 13 exemplifies the structure in which the coloring film 736 is provided, but the present invention is not limited to this. For example, in the case where the EL layer 786 is formed in an island shape for each pixel, that is, in a case where the EL layer 786 is formed separately, the coloring film 736 may not be provided.
  • the display device 700 illustrated in FIGS. 11 to 13 may be provided with an input / output device.
  • an input-output device a touch panel etc. are mentioned, for example.
  • FIG. 14 shows a configuration in which the touch panel 791 is provided in the display device 700 shown in FIG. 12, and FIG. 15 shows a configuration in which the touch panel 791 is provided in the display device 700 shown in FIG.
  • FIG. 14 is a cross-sectional view of the configuration in which the touch panel 791 is provided in the display device 700 shown in FIG. 12, and FIG. 15 is a cross-sectional view in the configuration of providing the touch panel 791 in the display device 700 shown in FIG.
  • the touch panel 791 illustrated in FIGS. 14 and 15 is a so-called in-cell touch panel provided between the substrate 705 and the coloring film 736.
  • the touch panel 791 may be formed on the substrate 705 side before the light shielding film 738 and the coloring film 736 are formed.
  • the touch panel 791 includes a light shielding film 738, an insulating film 792, an electrode 793, an electrode 794, an insulating film 795, an electrode 796, and an insulating film 797.
  • a change in capacitance between the electrode 793 and the electrode 794 may occur when a detected object such as a finger or a stylus approaches.
  • the intersection of the electrode 793 and the electrode 794 is clearly shown above the transistor 750 illustrated in FIGS.
  • the electrode 796 is electrically connected to two electrodes 793 sandwiching the electrode 794 through an opening provided in the insulating film 795.
  • 14 and 15 illustrate the structure in which the region where the electrode 796 is provided is provided in the pixel portion 702, the present invention is not limited to this.
  • the region may be formed in the source driver circuit portion 704.
  • the electrode 793 and the electrode 794 are provided in a region overlapping with the light shielding film 738.
  • the electrode 793 is preferably provided so as not to overlap with the light emitting element 782.
  • the electrode 793 is preferably provided so as not to overlap with the liquid crystal element 775.
  • the electrode 793 has an opening in a region overlapping with the light-emitting element 782 and the liquid crystal element 775. That is, the electrode 793 has a mesh shape.
  • the electrode 793 can be configured not to block light emitted from the light emitting element 782.
  • the electrode 793 can be configured not to block light transmitted through the liquid crystal element 775. Accordingly, since the decrease in luminance due to the touch panel 791 is extremely small, a display device with high visibility and reduced power consumption can be realized.
  • the electrode 794 may have a similar structure.
  • a metal material with low visible light transmittance can be used for the electrode 793 and the electrode 794.
  • a metal material with low visible light transmittance can be used for the electrode 793 and the electrode 794.
  • the resistance of the electrode 793 and the electrode 794 can be reduced as compared with an electrode using an oxide material having high visible light transmittance, and sensor sensitivity of the touch panel can be improved.
  • conductive nanowires may be used for the electrodes 793, 794, and 796.
  • the nanowire may have an average diameter of 1 nm to 100 nm, preferably 5 nm to 50 nm, more preferably 5 nm to 25 nm.
  • metal nanowires such as Ag nanowires, Cu nanowires, or Al nanowires, carbon nanotubes, or the like may be used.
  • the light transmittance in the visible light range is 89% or more and the sheet resistance value is 40 ⁇ / sq or more and 100 ⁇ / sq or less Can.
  • FIG.14 and FIG.15 although it illustrated about the structure of the in-cell type touch panel, it is not limited to this.
  • a so-called on-cell touch panel formed on the display device 700 or a so-called out-cell touch panel used by being attached to the display device 700 may be used.
  • the display device of one embodiment of the present invention can be used in combination with various types of touch panels.
  • This embodiment can be implemented in appropriate combination with at least a part of the other embodiments described in this specification.
  • the display device illustrated in FIG. 16A includes a region having a pixel (hereinafter referred to as a pixel portion 502) and a circuit portion provided outside the pixel portion 502 and having a circuit for driving the pixel (hereinafter referred to as a driver circuit). And a circuit having a protective function of the element (hereinafter referred to as a protective circuit 506) and a terminal portion 507. Note that the protective circuit 506 may not be provided.
  • part or all of the driver circuit portion 504 be formed over the same substrate as the pixel portion 502. Thereby, the number of parts and the number of terminals can be reduced.
  • part or all of the driver circuit portion 504 is formed by COG or TAB (Tape Automated Bonding). It can be implemented.
  • the pixel portion 502 includes a circuit (hereinafter referred to as a pixel circuit 501) for driving a plurality of display elements arranged in X rows (X is a natural number of 2 or more) and Y columns (Y is a natural number of 2 or more).
  • the driver circuit portion 504 outputs a signal (scanning signal) for selecting a pixel (hereinafter referred to as a gate driver 504a) and a circuit for supplying a signal (data signal) for driving a display element of the pixel (data signal).
  • a driver circuit such as a source driver 504 b) is included.
  • the gate driver 504 a includes a shift register and the like.
  • the gate driver 504 a receives a signal for driving the shift register through the terminal portion 507 and outputs the signal.
  • the gate driver 504a receives a start pulse signal, a clock signal, and the like, and outputs a pulse signal.
  • the gate driver 504a has a function of controlling the potentials of wirings (hereinafter referred to as gate lines GL_1 to GL_X) to which scan signals are supplied.
  • gate lines GL_1 to GL_X the potentials of wirings
  • a plurality of gate drivers 504 a may be provided, and the gate lines GL_1 to GL_X may be divided and controlled by the plurality of gate drivers 504 a.
  • the gate driver 504a has a function capable of supplying an initialization signal.
  • the gate driver 504a can also supply another signal.
  • the source driver 504 b includes a shift register and the like.
  • the source driver 504 b receives a signal (image signal) which is a source of a data signal as well as a signal for driving the shift register through the terminal portion 507.
  • the source driver 504 b has a function of generating a data signal to be written to the pixel circuit 501 based on an image signal.
  • the source driver 504 b has a function of controlling output of a data signal in accordance with a pulse signal obtained by inputting a start pulse, a clock signal, and the like.
  • the source driver 504 b has a function of controlling the potentials of wirings (hereinafter referred to as data lines DL_1 to DL_Y) to which data signals are supplied.
  • the source driver 504 b has a function capable of supplying an initialization signal. However, without being limited to this, the source driver 504 b can also supply another signal.
  • the source driver 504 b is configured using, for example, a plurality of analog switches.
  • the source driver 504 b can output a signal obtained by time-dividing the image signal as a data signal by sequentially turning on the plurality of analog switches.
  • the source driver 504 b may be configured using a shift register or the like.
  • Each of the plurality of pixel circuits 501 receives a pulse signal through one of the plurality of scanning lines GL to which a scanning signal is applied, and receives a data signal through one of the plurality of data lines DL to which the data signal is applied. It is input. In each of the plurality of pixel circuits 501, writing and holding of data of a data signal are controlled by the gate driver 504a.
  • a pulse signal is input from the gate driver 504a via the scanning line GL_m (m is a natural number less than or equal to X), and the data line DL_n (n Is a natural number less than or equal to Y), and the data signal is input from the source driver 504 b.
  • the protective circuit 506 illustrated in FIG. 16A is connected to, for example, a scan line GL which is a wiring between the gate driver 504 a and the pixel circuit 501.
  • the protection circuit 506 is connected to a data line DL which is a wiring between the source driver 504 b and the pixel circuit 501.
  • the protective circuit 506 can be connected to a wiring between the gate driver 504 a and the terminal portion 507.
  • the protective circuit 506 can be connected to a wiring between the source driver 504 b and the terminal portion 507.
  • a terminal portion 507 refers to a portion provided with a terminal for inputting a power supply, a control signal, and an image signal from an external circuit to the display device.
  • the protective circuit 506 is a circuit which brings a wiring and another wiring into conduction when the wiring to which the protection circuit 506 is connected is supplied with a potential outside the predetermined range.
  • the display device is more resistant to overcurrent generated by ESD (Electro Static Discharge) or the like. be able to.
  • ESD Electro Static Discharge
  • the configuration of the protection circuit 506 is not limited to this.
  • the protection circuit 506 may be connected to the gate driver 504 a or the protection circuit 506 may be connected to the source driver 504 b.
  • the protective circuit 506 can be connected to the terminal portion 507.
  • FIG. 16A shows an example in which the driver circuit portion 504 is formed by the gate driver 504 a and the source driver 504 b
  • the present invention is not limited to this structure.
  • only the gate driver 504 a may be formed, and a substrate (for example, a driver circuit substrate formed of a single crystal semiconductor film or a polycrystalline semiconductor film) on which a separately prepared source driver circuit is formed may be mounted.
  • FIG. 17 shows a configuration different from that of FIG.
  • a pair of source lines for example, source line DLa1 and source line DLb1 are arranged so as to sandwich a plurality of pixels arranged in the source line direction.
  • two adjacent gate lines for example, the gate line GL_1 and the gate line GL_2 are electrically connected.
  • the pixels connected to the gate line GL_1 are connected to one of the source lines (the source line DLa1, the source line DLa2, etc.), and the pixels connected to the gate line GL_2 are the other source line (the source line DLb1, the source Are connected to line DLb2 etc.).
  • the plurality of pixel circuits 501 illustrated in FIGS. 16A and 17 can have a configuration illustrated in FIG. 16B, for example.
  • the pixel circuit 501 illustrated in FIG. 16B includes a liquid crystal element 570, a transistor 550, and a capacitor 560.
  • the transistor described in the above embodiment can be applied to the transistor 550.
  • the potential of one of the pair of electrodes of the liquid crystal element 570 is appropriately set in accordance with the specification of the pixel circuit 501.
  • the alignment state of the liquid crystal element 570 is set by the data to be written. Note that a common potential (common potential) may be applied to one of the pair of electrodes of the liquid crystal element 570 included in each of the plurality of pixel circuits 501. Further, different potentials may be applied to one of the pair of electrodes of the liquid crystal element 570 of the pixel circuit 501 in each row.
  • a driving method of a display device including the liquid crystal element 570, a TN mode, an STN mode, a VA mode, an ASM (Axially Symmetric Aligned Micro-cell) mode, an OCB (Optically Compensated Birefringence) mode, an FLC (Ferroelectric Liquid Crystal) mode , AFLC (Anti-Ferroelectric Liquid Crystal) mode, MVA mode, PVA (Pattered Vertical Alignment) mode, IPS mode, FFS mode, TBA (Transverse Bend Alignment) mode, or the like may be used.
  • a driving method of the display device in addition to the above-described driving method, there are an ECB (Electrically Controlled Birefringence) mode, a PDLC (Polymer Dispersed Liquid Crystal) mode, a PNLC (Polymer Network Liquid Crystal) mode, a guest host mode, and the like.
  • ECB Electrically Controlled Birefringence
  • PDLC Polymer Dispersed Liquid Crystal
  • PNLC Polymer Network Liquid Crystal
  • guest host mode a guest host mode
  • the present invention is not limited to this, and various liquid crystal elements and driving methods thereof can be used.
  • one of the source electrode and the drain electrode of the transistor 550 is electrically connected to the data line DL_n, and the other is electrically connected to the other of the pair of electrodes of the liquid crystal element 570. Ru. Further, the gate electrode of the transistor 550 is electrically connected to the scan line GL_m.
  • the transistor 550 has a function of controlling writing of data of the data signal.
  • One of the pair of electrodes of capacitive element 560 is electrically connected to a wiring to which a potential is supplied (hereinafter, potential supply line VL), and the other is electrically connected to the other of the pair of electrodes of liquid crystal element 570. Ru. Note that the value of the potential of the potential supply line VL is appropriately set in accordance with the specification of the pixel circuit 501.
  • the capacitor element 560 has a function as a storage capacitor for storing written data.
  • the pixel circuits 501 in each row are sequentially selected by the gate driver 504a illustrated in FIG. Write data
  • the pixel circuit 501 to which data is written is brought into the holding state by the transistor 550 being turned off. Images can be displayed by sequentially performing this for each row.
  • the plurality of pixel circuits 501 illustrated in FIG. 16A can have, for example, a structure illustrated in FIG.
  • the pixel circuit 501 illustrated in FIG. 16C includes transistors 552 and 554, a capacitor 562, and a light emitting element 572.
  • the transistor described in the above embodiment can be applied to one or both of the transistor 552 and the transistor 554.
  • One of the source electrode and the drain electrode of the transistor 552 is electrically connected to the data line DL_n, and the gate electrode is electrically connected to the scan line GL_m.
  • the transistor 552 has a function of controlling writing of data of the data signal.
  • One of the pair of electrodes of the capacitor 562 is electrically connected to the potential supply line VL_a, and the other is electrically connected to the other of the source electrode and the drain electrode of the transistor 552.
  • the capacitor element 562 has a function as a storage capacitor for storing written data.
  • One of the source electrode and the drain electrode of the transistor 554 is electrically connected to the potential supply line VL_a. Further, the gate electrode of the transistor 554 is electrically connected to the other of the source electrode and the drain electrode of the transistor 552.
  • One of the anode and the cathode of the light emitting element 572 is electrically connected to the potential supply line VL_b, and the other is electrically connected to the other of the source electrode and the drain electrode of the transistor 554.
  • an organic electroluminescent element also referred to as an organic EL element
  • the light emitting element 572 is not limited to this, and an inorganic EL element containing an inorganic material may be used.
  • the high power supply potential VDD is applied to one of the potential supply line VL_a and the potential supply line VL_b, and the low power supply potential VSS is applied to the other.
  • the pixel circuits 501 in each row are sequentially selected by the gate driver 504a illustrated in FIG. 16A, and the transistor 552 is turned on to output data signal data.
  • the gate driver 504a illustrated in FIG. 16A the gate driver 504a illustrated in FIG. 16A
  • the transistor 552 is turned on to output data signal data.
  • the pixel circuit 501 to which data is written is brought into the holding state by the transistor 552 being turned off. Further, the amount of current flowing between the source electrode and the drain electrode of the transistor 554 is controlled in accordance with the potential of the written data signal, and the light emitting element 572 emits light with luminance according to the amount of current flowing. Images can be displayed by sequentially performing this for each row.
  • This embodiment can be implemented in appropriate combination with at least a part of the other embodiments described in this specification.
  • Embodiment 4 Hereinafter, electronic devices to which the display device of one embodiment of the present invention can be applied will be described.
  • an electronic device including a power generation device and a power reception device will be described as an example.
  • FIG. 18A is a perspective view showing the front and the side of the portable information terminal 8040.
  • the portable information terminal 8040 can execute various applications such as mobile telephone, electronic mail, text browsing and creation, music reproduction, Internet communication, computer games, and the like.
  • a portable information terminal 8040 has a display portion 8042, a camera 8045, a microphone 8046, and a speaker 8047 on the front of a housing 8041, and has a button 8043 for operation on the left side of the housing 8041 and a connection terminal 8048 on the bottom .
  • the display module or the display panel of one embodiment of the present invention is used for the display portion 8042.
  • a portable information terminal 8040 illustrated in FIG. 18A is an example in which one display portion 8042 is provided in a housing 8041, the present invention is not limited to this.
  • the display portion 8042 may be provided on the back surface of the portable information terminal 8040 Alternatively, two or more display units may be provided as a foldable portable information terminal.
  • the display portion 8042 is provided with a touch panel which can input information by an instruction unit such as a finger or a stylus as an input unit.
  • an instruction unit such as a finger or a stylus
  • the icon 8044 displayed on the display unit 8042 can be easily operated by the instruction unit.
  • the display portion can be arranged in a wide area.
  • information can be input using a finger or a stylus, a user-friendly interface can be realized.
  • touch panel various methods such as a resistive film method, a capacitance method, an infrared method, an electromagnetic induction method, a surface acoustic wave method and the like can be adopted, but since the display portion 8042 is curved, the resistance is particularly high. It is preferable to use a membrane method or a capacitance method.
  • a touch panel may be of a so-called in-cell type combined with the above-described display module or display panel as one unit.
  • the touch panel may function as an image sensor.
  • personal identification can be performed, for example, by touching the display portion 8042 with a palm or finger to capture a palm print, a fingerprint, or the like.
  • a backlight which emits near-infrared light or a sensing light source which emits near-infrared light is used for the display portion 8042, an image of a finger vein, a palm vein, or the like can be taken.
  • a keyboard may be provided in the display portion 8042 without providing a touch panel, or both of the touch panel and the keyboard may be provided.
  • the operation button 8043 can have various functions in accordance with the application.
  • the home screen may be displayed on the display portion 8042 by using the button 8043 as a home button and pressing the button 8043.
  • the main power supply of the portable information terminal 8040 may be turned off by pressing the button 8043 for a predetermined time.
  • the button 8043 may be pressed to recover from the sleep mode state.
  • it can be used as a switch for activating various functions by, for example, keeping pressing and pressing simultaneously with other buttons.
  • the button 8043 may be a volume adjustment button or a mute button, and may have a function of adjusting the volume of the speaker 8047 for sound output.
  • various sounds such as sounds set during specific processing such as startup sound of operating system (OS), sounds by sound files executed in various applications such as music from music playback application software, ring tones of e-mail, etc.
  • OS operating system
  • the sound output may be replaced with the speaker 8047 or in place of the speaker 8047, and a connector for outputting sound to a device such as a headphone, an earphone, or a headset may be provided.
  • buttons 8043 can be provided with various functions.
  • FIG. 18A shows a portable information terminal 8040 provided with two buttons 8043 on the left side, it goes without saying that the number of buttons 8043 and the arrangement position thereof are not limited to this, and they may be designed appropriately. it can.
  • the microphone 8046 can be used for voice input and recording. Further, an image acquired by the camera 8045 can be displayed on the display portion 8042.
  • the operation of the mobile information terminal 8040 uses the camera 8045, a sensor incorporated in the mobile information terminal 8040, and the like to recognize the user's operation (gesture) It is also possible to perform an operation (called a gesture input).
  • the microphone 8046 can be used to recognize the user's voice and perform an operation (referred to as voice input).
  • the operability of the portable information terminal 8040 can be further improved by implementing the NUI (Natural User Interface) technology for inputting to the electric device by natural human behavior.
  • NUI Natural User Interface
  • the connection terminal 8048 is a signal or power input terminal for communication with an external device or power supply.
  • the connection terminal 8048 can be used to connect an external memory drive to the portable information terminal 8040.
  • an external memory drive for example, an external HDD (hard disk drive) or a flash memory drive, a DVD (Digital Versatile Disk), a DVD-R (DVD-Recordable), a DVD-RW (DVD-Rewritable), a CD (Compact Disc), a CD -Compact Disc Recordable (R), Compact Disc Rewritable (CD-RW), Magneto Optical Disc (MO), Floppy Disk Drive (FDD), or other non-volatile Solid State Drive (SSD) devices, etc.
  • a recording media drive is mentioned.
  • the portable information terminal 8040 has a touch panel on the display portion 8042, a keyboard may be provided on the housing 8041 instead, or a keyboard may be externally attached.
  • connection terminal 8048 in which one connection terminal 8048 is provided on the bottom surface is illustrated, but the number and arrangement position of the connection terminals 8048 are not limited to this, and can be appropriately designed. .
  • FIG. 18B is a perspective view showing the back and the side of the portable information terminal 8040.
  • FIG. A portable information terminal 8040 has a solar cell 8049 and a camera 8050 on the surface of a housing 8041, and further has a charge / discharge control circuit 8051, a battery 8052, a DCDC converter 8053, and the like.
  • 18B shows a structure including a battery 8052 and a DCDC converter 8053 as an example of the charge and discharge control circuit 8051.
  • the battery 8052 includes the battery according to one embodiment of the present invention described in the above embodiment. Use the recovery method of
  • Electric power can be supplied to the display portion, the touch panel, the video signal processing portion, or the like by the solar battery 8049 mounted on the back surface of the portable information terminal 8040.
  • the solar cell 8049 can be provided on one side or both sides of the housing 8041. By mounting the solar cell 8049 in the portable information terminal 8040, the battery 8052 of the portable information terminal 8040 can be charged even in a place where there is no means for supplying power such as outdoor.
  • a silicon-based solar cell formed of single crystal silicon, polycrystalline silicon, microcrystalline silicon, amorphous silicon, or stacked layers of these, InGaAs-based, GaAs-based, CIS-based, Cu 2 ZnSnS 4 , CdTe-CdS solar cells, dye-sensitized solar cells using organic dyes, organic thin-film solar cells using conductive polymers, fullerenes, etc., quantum dot structure formed of silicon etc. in i layer in pin structure A quantum dot type solar cell etc. can be used.
  • FIG. 18C shows a solar cell 8049, a battery 8052, a DCDC converter 8053, a converter 8057, a switch 8054, a switch 8055, a switch 8056, and a display portion 8042.
  • a battery 8052, a DCDC converter 8053, a converter 8057, a switch A portion 8054, a switch 8055, and a switch 8056 correspond to the charge and discharge control circuit 8051 shown in FIG. 18B.
  • the electric power generated by the solar cell 8049 by the outside light is boosted or stepped down by the DCDC converter 8053 to obtain a voltage necessary to charge the battery 8052. Then, when the power from the solar cell 8049 is used for the operation of the display portion 8042, the switch 8054 is turned on, and the converter 8057 boosts or steps down the voltage required for the display portion 8042. When display on the display portion 8042 is not performed, the switch 8054 is turned off, the switch 8055 is turned on, and the battery 8052 is charged.
  • the solar cell 8049 is shown as an example of the power generation means, the present invention is not limited to this.
  • the battery 8052 is charged using another power generation means such as a piezoelectric element (piezo element) or a thermoelectric conversion element (Peltier element). May be Further, the method of charging the battery 8052 of the portable information terminal 8040 is not limited to this.
  • the connection terminal 8048 described above may be connected to a power supply to perform charging.
  • a non-contact power transmission module may be used which wirelessly transmits and receives power to charge the battery, or the above charging methods may be combined.
  • the charging state (SOC; abbreviation of State Of Charge) of the battery 8052 is displayed on the upper left (within the dashed line frame) of the display portion 8042. Accordingly, the user can grasp the charged state of the battery 8052 and can also select the portable information terminal 8040 as the power saving mode.
  • the user selects the power saving mode, the user operates, for example, the button 8043 or the icon 8044 described above to configure a display module or display panel mounted on the portable information terminal 8040, an arithmetic device such as a CPU, a memory, etc.
  • the part can be switched to the power saving mode. Specifically, in each of these components, the frequency of use of any function is reduced and stopped.
  • the power saving mode it may be configured to automatically switch to the power saving mode according to the setting according to the charge state.
  • detection means such as an optical sensor in the portable information terminal 8040 and detecting the amount of external light when using the portable information terminal 8040 to optimize display luminance, power consumption of the battery 8052 can be reduced. Can.
  • an image or the like indicating the same may be displayed on the upper left (within the dashed line frame) of the display portion 8042.
  • This embodiment can be implemented in appropriate combination with at least a part of the other embodiments described in this specification.
  • a display module 6000 illustrated in FIG. 19A includes a display device 6006 connected to an FPC 6005, a frame 6009, a printed substrate 6010, and a battery 6011 between an upper cover 6001 and a lower cover 6002.
  • the display device manufactured using one embodiment of the present invention can be used for the display device 6006.
  • the display device 6006 can realize a display module with extremely low power consumption.
  • the shape and size of the upper cover 6001 and the lower cover 6002 can be appropriately changed in accordance with the size of the display device 6006.
  • a touch panel may be provided over the display device 6006.
  • a resistive touch panel or a capacitive touch panel can be superimposed on the display device 6006 and used.
  • the display device 6006 can have a touch panel function without providing a touch panel.
  • the frame 6009 has a function as an electromagnetic shield for blocking an electromagnetic wave generated by the operation of the printed substrate 6010, in addition to the protective function of the display device 6006.
  • the frame 6009 may also have a function as a heat sink.
  • the printed circuit board 6010 has a power supply circuit and a signal processing circuit for outputting a video signal and a clock signal.
  • a power supply for supplying power to the power supply circuit an external commercial power supply may be used, or a power supply using a separately provided battery 6011 may be used.
  • the battery 6011 can be omitted when using a commercial power supply.
  • FIG. 19B is a schematic cross-sectional view of a display module 6000 including an optical touch sensor.
  • the display module 6000 includes a light emitting unit 6015 and a light receiving unit 6016 provided on the printed circuit board 6010.
  • a pair of light guide portions (light guide portions 6017 a and 6017 b) is provided in a region surrounded by the upper cover 6001 and the lower cover 6002.
  • the upper cover 6001 and the lower cover 6002. plastic or the like can be used for the upper cover 6001 and the lower cover 6002. Further, the upper cover 6001 and the lower cover 6002 can be made thinner (for example, 0.5 mm or more and 5 mm or less). Therefore, the display module 6000 can be made extremely lightweight. Further, since the upper cover 6001 and the lower cover 6002 can be manufactured with a small amount of material, the manufacturing cost can be reduced.
  • the display device 6006 is provided to overlap the printed circuit board 6010 and the battery 6011 with the frame 6009 interposed therebetween.
  • the display device 6006 and the frame 6009 are fixed to the light guide unit 6017 a and the light guide unit 6017 b.
  • the light 6018 emitted from the light emitting unit 6015 passes through the upper portion of the display device 6006 by the light guiding unit 6017 a, passes through the light guiding unit 6017 b, and reaches the light receiving unit 6016. For example, when the light 6018 is blocked by a detection target such as a finger or a stylus, a touch operation can be detected.
  • a detection target such as a finger or a stylus
  • a plurality of light emitting units 6015 are provided along two adjacent sides of the display device 6006.
  • a plurality of light receiving units 6016 are provided at positions facing the light emitting units 6015. Thereby, information on the position where the touch operation has been performed can be acquired.
  • the light emitting unit 6015 can use a light source such as an LED element, for example.
  • a light source such as an LED element, for example.
  • the light receiving unit 6016 can use a photoelectric element that receives light emitted by the light emitting unit 6015 and converts the light into an electric signal.
  • a photodiode capable of receiving infrared light can be used.
  • the light guide portion 6017a and the light guide portion 6017b As the light guide portion 6017a and the light guide portion 6017b, a member which transmits at least light 6018 can be used.
  • the light emitting unit 6015 and the light receiving unit 6016 can be disposed below the display device 6006, and external light reaches the light receiving unit 6016 and the touch sensor malfunctions Can be suppressed.
  • This embodiment can be implemented in appropriate combination with at least a part of the other embodiments described in this specification.
  • FIG. 20A is a view showing the appearance of the camera 8000 in a state in which the finder 8100 is attached.
  • the camera 8000 includes a housing 8001, a display portion 8002, an operation button 8003, a shutter button 8004, and the like. Further, a detachable lens 8006 is attached to the camera 8000.
  • the lens 8006 can be removed from the housing 8001 and replaced, but the lens 8006 and the housing may be integrated.
  • the camera 8000 can capture an image by pressing the shutter button 8004.
  • the display portion 8002 has a function as a touch panel, and an image can be taken by touching the display portion 8002.
  • a housing 8001 of the camera 8000 has a mount having an electrode, and can connect a strobe device or the like in addition to the finder 8100.
  • the finder 8100 includes a housing 8101, a display portion 8102, a button 8103, and the like.
  • the housing 8101 has a mount that engages with the mount of the camera 8000, and the finder 8100 can be attached to the camera 8000.
  • the mount includes an electrode, and an image or the like received from the camera 8000 can be displayed on the display portion 8102 through the electrode.
  • the button 8103 has a function as a power button. Display of the display portion 8102 can be turned on / off by a button 8103.
  • the display device of one embodiment of the present invention can be applied to the display portion 8002 of the camera 8000 and the display portion 8102 of the finder 8100.
  • the housing 8001 of the camera 8000 has a built-in finder having a display device. It is also good.
  • FIG. 20B is a view showing the appearance of the head mounted display 8200.
  • the head mounted display 8200 includes a mounting portion 8201, a lens 8202, a main body 8203, a display portion 8204, a cable 8205 and the like.
  • a battery 8206 is incorporated in the mounting portion 8201.
  • the cable 8205 supplies power from the battery 8206 to the main body 8203.
  • a main body 8203 includes a wireless receiver and the like, and can cause the display unit 8204 to display video information such as received image data.
  • the camera provided in the main body 8203 to capture the movement of the eyeballs and eyelids of the user and calculating the coordinates of the user's viewpoint based on the information, the user's line of sight can be used as input means it can.
  • a plurality of electrodes may be provided at a position where the user touches.
  • the main body 8203 may have a function of recognizing the line of sight of the user by detecting the current flowing to the electrodes as the eyeball of the user moves. Moreover, you may have a function which monitors a user's pulse by detecting the electric current which flows into the said electrode.
  • the mounting unit 8201 may have various sensors such as a temperature sensor, a pressure sensor, an acceleration sensor, and the like, and may have a function of displaying biological information of the user on the display unit 8204. In addition, the movement of the head of the user may be detected, and the image displayed on the display portion 8204 may be changed in accordance with the movement.
  • the display device of one embodiment of the present invention can be applied to the display portion 8204.
  • FIGS. 20C, 20D, and 20E show the appearance of the head mounted display 8300.
  • the head mounted display 8300 includes a housing 8301, a display portion 8302, a band-like fixing tool 8304, and a pair of lenses 8305.
  • the user can view the display on the display portion 8302 through the lens 8305.
  • the display portion 8302 is preferably curved and disposed. By arranging the display portion 8302 in a curved manner, the user can feel a high sense of reality.
  • the present embodiment exemplifies a structure in which one display portion 8302 is provided, the present invention is not limited to this. For example, two display portions 8302 may be provided. In this case, when one display unit is disposed in one eye of the user, it is possible to perform three-dimensional display or the like using parallax.
  • the display device in one embodiment of the present invention can be applied to the display portion 8302. Since the display device including the semiconductor device of one embodiment of the present invention has extremely high definition, the pixel is not viewed by the user even when enlarged using the lens 8305 as illustrated in FIG. More realistic images can be displayed.
  • FIGS. 20A to 20E Next, an example of an electronic device illustrated in FIGS. 20A to 20E and a different electronic device is illustrated in FIGS. 21A to 21G.
  • the electronic devices illustrated in FIGS. 21A to 21G include a housing 9000, a display portion 9001, a speaker 9003, an operation key 9005 (including a power switch or an operation switch), a connection terminal 9006, a sensor 9007 (power , Displacement, position, velocity, acceleration, angular velocity, number of rotations, distance, light, liquid, magnetism, temperature, chemicals, voice, time, hardness, electric field, current, voltage, power, radiation, flow rate, humidity, inclination, vibration , Including a function of measuring odor or infrared), a microphone 9008, and the like.
  • the electronic devices illustrated in FIGS. 21A to 21G have various functions. For example, a function of displaying various information (still image, moving image, text image, etc.) on the display unit, a touch panel function, a calendar, a function of displaying date or time, etc., a function of controlling processing by various software (programs), A wireless communication function, a function of connecting to various computer networks using the wireless communication function, a function of transmitting or receiving various data using the wireless communication function, reading out and displaying a program or data recorded in a recording medium It can have a function of displaying on a unit, and the like. Note that the electronic device illustrated in FIGS. 21A to 21G can have various functions without limitation to the above. Although not illustrated in FIGS.
  • the electronic device may have a plurality of display portions.
  • a camera or the like is provided in the electronic device, a function of capturing a still image, a function of capturing a moving image, a function of saving a captured image in a recording medium (externally or incorporated in the camera), and displaying the captured image on a display portion And the like.
  • FIGS. 21A to 21G The details of the electronic devices illustrated in FIGS. 21A to 21G will be described below.
  • FIG. 21A is a perspective view of the television set 9100.
  • the television set 9100 can incorporate a display portion 9001 having a large screen, for example, 50 inches or more, or 100 inches or more.
  • FIG. 21B is a perspective view showing the portable information terminal 9101.
  • the portable information terminal 9101 has one or more functions selected from, for example, a telephone, a notebook, an information browsing apparatus, and the like. Specifically, it can be used as a smartphone. Note that the portable information terminal 9101 may be provided with a speaker 9003, a connection terminal 9006, a sensor 9007, and the like. In addition, the portable information terminal 9101 can display text and image information on the plurality of surfaces. For example, three operation buttons 9050 (also referred to as operation icons or simply icons) can be displayed on one surface of the display portion 9001. Further, information 9051 indicated by a dashed-line rectangle can be displayed on another surface of the display portion 9001.
  • three operation buttons 9050 also referred to as operation icons or simply icons
  • examples of the information 9051 include a display for notifying an incoming call such as an email or SNS (social networking service) or a telephone, a title such as an email or SNS, a sender name such as an email or SNS, a date, time , Battery level, antenna reception strength, etc.
  • an operation button 9050 or the like may be displayed at the position where the information 9051 is displayed.
  • FIG. 21C is a perspective view showing the portable information terminal 9102.
  • the portable information terminal 9102 has a function of displaying information on three or more surfaces of the display portion 9001.
  • the information 9052, the information 9053, and the information 9054 are displayed on different sides.
  • the user of the portable information terminal 9102 can confirm the display (here, information 9053) in a state where the portable information terminal 9102 is stored in the chest pocket of the clothes.
  • the telephone number or the name or the like of the caller of the incoming call is displayed at a position where it can be observed from above the portable information terminal 9102.
  • the user can check the display without taking out the portable information terminal 9102 from the pocket, and can judge whether or not to receive a call.
  • FIG. 21D is a perspective view showing a wristwatch-type portable information terminal 9200.
  • the portable information terminal 9200 can execute various applications such as mobile phone, electronic mail, text browsing and creation, music reproduction, Internet communication, computer games and the like.
  • the display portion 9001 is provided with a curved display surface, and can perform display along the curved display surface.
  • the portable information terminal 9200 can execute near-field wireless communication according to the communication standard. For example, it is possible to make a hands-free call by intercommunicating with a wireless communicable headset.
  • the portable information terminal 9200 has a connection terminal 9006, and can directly exchange data with another information terminal through a connector.
  • charging can be performed through the connection terminal 9006. Note that the charging operation may be performed by wireless power feeding without using the connection terminal 9006.
  • FIG. 21E, 21F, and 21G are perspective views showing the foldable portable information terminal 9201.
  • FIG. 21E is a perspective view of the portable information terminal 9201 in an expanded state
  • FIG. 21F is a state in the middle of changing from one of the expanded or folded state of the portable information terminal 9201 to the other.
  • FIG. 21G is a perspective view of a state where the portable information terminal 9201 is folded.
  • the portable information terminal 9201 is excellent in portability in the folded state, and excellent in viewability of display due to a wide seamless display area in the expanded state.
  • a display portion 9001 of the portable information terminal 9201 is supported by three housings 9000 connected by hinges 9055.
  • the portable information terminal 9201 By bending between the two housings 9000 via the hinge 9055, the portable information terminal 9201 can be reversibly deformed from the expanded state to the folded state.
  • the portable information terminal 9201 can be bent with a curvature radius of 1 mm or more and 150 mm or less.
  • the electronic device described in this embodiment is characterized by having a display portion for displaying some kind of information.
  • the semiconductor device of one embodiment of the present invention can also be applied to an electronic device that does not have a display portion.
  • This embodiment can be implemented in appropriate combination with at least a part of the other embodiments described in this specification.
  • the electronic devices described below each include the display device of one embodiment of the present invention in a display portion. Therefore, it is an electronic device in which high resolution is realized. In addition, an electronic device in which a high resolution and a large screen are compatible can be provided.
  • the display portion of the electronic device of one embodiment of the present invention can display an image having a resolution of, for example, full high definition, 4K2K, 8K4K, 16K8K, or higher.
  • the screen size of the display unit may be 20 inches or more diagonally, 30 inches or more diagonally, or 50 inches diagonally or more, 60 inches diagonally or more, or 70 inches diagonally or more.
  • Examples of electronic devices include relatively large screens of television devices, desktop or notebook personal computers, monitors for computers, etc., large-sized game machines such as digital signage (Digital Signage), and pachinko machines.
  • digital cameras, digital video cameras, digital photo frames, mobile phones, portable game machines, portable information terminals, sound reproduction devices, and the like can be given.
  • the electronic device or lighting device of one embodiment of the present invention can be incorporated along the inner or outer wall of a house or building or along the curved surface of the interior or exterior of a car.
  • the electronic device of one embodiment of the present invention may have an antenna. By receiving the signal with the antenna, display of images, information, and the like can be performed on the display portion.
  • the antenna may be used for contactless power transmission.
  • the electronic device of one embodiment of the present invention includes a sensor (force, displacement, position, velocity, acceleration, angular velocity, rotation number, distance, light, liquid, magnetism, temperature, chemical substance, sound, time, hardness, electric field, current, It may have a function of measuring voltage, power, radiation, flow rate, humidity, inclination, vibration, smell or infrared light.
  • the electronic device of one embodiment of the present invention can have various functions. For example, a function of displaying various information (still images, moving images, text images, etc.) on the display unit, a touch panel function, a calendar, a function of displaying date or time, etc., a function of executing various software (programs), wireless communication A function, a function of reading a program or data recorded in a recording medium, or the like can be provided.
  • FIG. 22A shows an example of a television set.
  • a display portion 7500 is incorporated in a housing 7101.
  • a structure in which the housing 7101 is supported by the stand 7103 is shown.
  • the display device of one embodiment of the present invention can be applied to the display portion 7500.
  • the television set 7100 illustrated in FIG. 22A can be operated by an operation switch of the housing 7101 or a separate remote controller 7111.
  • the display portion 7500 may be provided with a touch sensor or may be operated by touching the display portion 7500 with a finger or the like.
  • the remote controller 7111 may have a display unit for displaying information output from the remote controller 7111. Channels and volume can be operated with an operation key or a touch panel included in the remote controller 7111, and an image displayed on the display portion 7500 can be operated.
  • the television set 7100 is provided with a receiver, a modem, and the like.
  • the receiver can receive a general television broadcast.
  • a modem by connecting to a wired or wireless communication network via a modem, one-way (from a sender to a receiver) or two-way (between a sender and a receiver, or between receivers, etc.) information communication is performed. It is also possible.
  • a notebook personal computer 7200 is shown in FIG.
  • the laptop personal computer 7200 includes a housing 7211, a keyboard 7212, a pointing device 7213, an external connection port 7214, and the like.
  • the display portion 7500 is incorporated in the housing 7211.
  • the display device of one embodiment of the present invention can be applied to the display portion 7500.
  • FIGS. 22C and 22D show an example of digital signage (digital signage).
  • a digital signage 7300 illustrated in FIG. 22C includes a housing 7301, a display portion 7500, a speaker 7303, and the like. Furthermore, an LED lamp, an operation key (including a power switch or an operation switch), a connection terminal, various sensors, a microphone, and the like can be included.
  • FIG. 22D shows a digital signage 7400 attached to a cylindrical column 7401.
  • the digital signage 7400 has a display 7500 provided along the curved surface of the column 7401.
  • the display device of one embodiment of the present invention can be applied to the display portion 7500.
  • the display portion 7500 As the display portion 7500 is wider, the amount of information that can be provided at one time can be increased. Also, the wider the display portion 7500 is, the easier it is for a person to notice, and for example, advertising effects can be enhanced.
  • a touch panel By applying a touch panel to the display portion 7500, not only an image or a moving image can be displayed on the display portion 7500, but also a user can operate intuitively, which is preferable. Moreover, when using for the application for providing information, such as route information or traffic information, usability can be improved by intuitive operation.
  • the digital signage 7300 or the digital signage 7400 can cooperate with the information terminal 7311 or information terminal 7411 such as a smartphone possessed by the user by wireless communication. Is preferred.
  • information of an advertisement displayed on the display portion 7500 can be displayed on the screen of the information terminal 7311 or the information terminal 7411. Further, the display of the display portion 7500 can be switched by operating the information terminal 7311 or the information terminal 7411.
  • the digital signage 7300 or the digital signage 7400 execute a game in which the screen of the information terminal 7311 or the information terminal 7411 is an operation means (controller).
  • the screen of the information terminal 7311 or the information terminal 7411 is an operation means (controller).
  • This embodiment can be implemented in appropriate combination with at least a part of the other embodiments described in this specification.
  • FIG. 23A shows a block diagram of a television set 600.
  • the television device 600 includes a control unit 601, a storage unit 602, a communication control unit 603, an image processing circuit 604, a decoder circuit 605, a video signal reception unit 606, a timing controller 607, a source driver 608, a gate driver 609, a display panel 620, and the like. Have.
  • the display device illustrated in the above embodiment can be applied to the display panel 620 in FIG.
  • a television set 600 which is large and has high resolution and is excellent in visibility can be realized.
  • the control unit 601 can function as, for example, a central processing unit (CPU).
  • the control unit 601 has a function of controlling components such as the storage unit 602, the communication control unit 603, the image processing circuit 604, the decoder circuit 605, and the video signal reception unit 606 via the system bus 630.
  • control unit 601 Transmission of signals is performed between the control unit 601 and each component via a system bus 630.
  • the control unit 601 has a function of processing a signal input from each component connected via the system bus 630, a function of generating a signal to be output to each component, and the like. Control each component.
  • the storage unit 602 functions as a register accessible by the control unit 601 and the image processing circuit 604, a cache memory, a main memory, a secondary memory, and the like.
  • a storage device that can be used as a secondary memory for example, a storage device to which a rewritable non-volatile storage element is applied can be used.
  • flash memory MRAM (Magnetoresistive Random Access Memory), PRAM (Phase change RAM), ReRAM (Resistive RAM), FeRAM (Ferroelectric RAM) or the like can be used.
  • a storage device that can be used as a temporary memory such as a register, a cache memory, and a main memory
  • volatile storage elements such as DRAM (Dynamic RAM) and SRAM (Static Random Access Memory) may be used.
  • a RAM provided in the main memory
  • a DRAM for example, is used, and a memory space is virtually allocated and used as a work space of the control unit 601.
  • the operating system, application programs, program modules, program data and the like stored in the storage unit 602 are loaded into the RAM for execution. These data, programs, and program modules loaded into the RAM are directly accessed and operated by the control unit 601.
  • the ROM can store a BIOS (Basic Input / Output System), firmware and the like which do not require rewriting.
  • BIOS Basic Input / Output System
  • a mask ROM an OTP ROM (One Time Programmable Read Only Memory), an EPROM (Erasable Programmable Read Only Memory) or the like can be used.
  • the EPROM include a UV-EPROM (Ultra-Violet Erasable Programmable Read Only Memory), an EEPROM (Electrically Erasable Programmable Read Only Memory), and a flash memory, which can erase stored data by ultraviolet irradiation.
  • a removable storage device may be connectable.
  • a terminal connected to a recording medium drive such as a hard disk drive (HDD) or a solid state drive (solid state drive: SSD) functioning as a storage device, a flash memory, a Blu-ray disc, a DVD, etc. Is preferred.
  • a recording medium drive such as a hard disk drive (HDD) or a solid state drive (solid state drive: SSD) functioning as a storage device, a flash memory, a Blu-ray disc, a DVD, etc. Is preferred.
  • HDD hard disk drive
  • SSD solid state drive
  • the communication control unit 603 has a function of controlling communication performed via a computer network. For example, in response to an instruction from the control unit 601, a control signal for connecting to the computer network is controlled, and the signal is transmitted to the computer network.
  • a control signal for connecting to the computer network is controlled, and the signal is transmitted to the computer network.
  • PAN personal area network
  • LAN local area network
  • CAN campus area network
  • MAN metropolitan area network
  • WAN WAN
  • WWW World Wide Web
  • the communication control unit 603 also has a function of communicating with a computer network or another electronic device using a communication standard such as Wi-Fi (registered trademark), Bluetooth (registered trademark), ZigBee (registered trademark), etc. It is also good.
  • a communication standard such as Wi-Fi (registered trademark), Bluetooth (registered trademark), ZigBee (registered trademark), etc. It is also good.
  • the communication control unit 603 may have a function of communicating by wireless.
  • an antenna and a high frequency circuit may be provided to transmit and receive an RF signal.
  • the high frequency circuit is a circuit for mutually converting an electromagnetic signal and an electric signal in a frequency band defined by the local laws, and wirelessly communicating with another communication device using the electromagnetic signal. Several tens of kHz to several tens of GHz are generally used as a practical frequency band.
  • the high frequency circuit connected to the antenna includes high frequency circuits corresponding to a plurality of frequency bands, and the high frequency circuit includes an amplifier, a mixer, a filter, a DSP, an RF transceiver, and the like. it can.
  • the video signal reception unit 606 includes, for example, an antenna, a demodulation circuit, an AD conversion circuit (analog-digital conversion circuit), and the like.
  • the demodulation circuit has a function of demodulating a signal input from the antenna.
  • the AD conversion circuit also has a function of converting a demodulated analog signal into a digital signal.
  • the signal processed by the video signal reception unit 606 is sent to the decoder circuit 605.
  • the decoder circuit 605 has a function of decoding video data included in the digital signal input from the video signal reception unit 606 according to the specification of the broadcast standard to be transmitted, and generating a signal to be transmitted to the image processing circuit.
  • a broadcast standard for 8K broadcasting H.264 and H.323 are available. 265
  • broadcast radio waves that can be received by the antenna of the video signal reception unit 606 include terrestrial waves, radio waves transmitted from satellites, and the like. Further, as broadcast radio waves that can be received by the antenna, there are analog broadcasts, digital broadcasts, etc., and also broadcasts of only video and audio or audio. For example, broadcast radio waves transmitted in a specific frequency band in the UHF band (about 300 MHz to 3 GHz) or the VHF band (30 MHz to 300 MHz) can be received. Further, for example, by using a plurality of data received in a plurality of frequency bands, the transfer rate can be increased, and more information can be obtained. Thus, an image having a resolution exceeding full high vision can be displayed on the display panel 620. For example, an image having a resolution of 4K2K, 8K4K, 16K8K, or higher can be displayed.
  • the video signal receiving unit 606 and the decoder circuit 605 may be configured to generate a signal to be transmitted to the image processing circuit 604 by using broadcast data transmitted by a data transmission technique via a computer network. At this time, when the signal to be received is a digital signal, the video signal receiving unit 606 may not have a demodulation circuit, an A-D conversion circuit, and the like.
  • the image processing circuit 604 has a function of generating a video signal to be output to the timing controller 607 based on the video signal input from the decoder circuit 605.
  • the timing controller 607 also outputs signals (such as clock signals and start pulse signals) to be output to the gate driver 609 and the source driver 608 based on synchronization signals included in video signals and the like processed by the image processing circuit 604. Has a function to generate. In addition to the above signals, the timing controller 607 has a function of generating a video signal to be output to the source driver 608.
  • signals such as clock signals and start pulse signals
  • the display panel 620 has a plurality of pixels 621. Each pixel 621 is driven by a signal supplied from the gate driver 609 and the source driver 608.
  • a display panel having a resolution according to the 8K4K standard in which the number of pixels is 7680 ⁇ 4320, is shown.
  • the resolution of the display panel 620 is not limited to this, and may be a resolution according to a standard such as full high vision (the number of pixels 1920 ⁇ 1080) or 4K2K (the number of pixels 3840 ⁇ 2160).
  • the control unit 601 and the image processing circuit 604 illustrated in FIG. 23A can include, for example, a processor.
  • the control unit 601 can use a processor that functions as a central processing unit (CPU).
  • the image processing circuit 604 for example, another processor such as a digital signal processor (DSP) or a graphics processing unit (GPU) can be used.
  • DSP digital signal processor
  • GPU graphics processing unit
  • the control unit 601 and the image processing circuit 604 may have a configuration in which the processor is realized by a PLD (Programmable Logic Device) such as a field programmable gate array (FPGA) or a field programmable analog array (FPAA).
  • PLD Programmable Logic Device
  • FPGA field programmable gate array
  • FPAA field programmable analog array
  • a processor performs various data processing and program control by interpreting and executing instructions from various programs.
  • the program that can be executed by the processor may be stored in a memory area of the processor or may be stored in a separately provided storage device.
  • control unit 601, the storage unit 602, the communication control unit 603, the image processing circuit 604, the decoder circuit 605, the video signal reception unit 606, and the timing controller 607 have one or more functions.
  • Two IC chips may be integrated to configure a system LSI.
  • a system LSI including a processor, a decoder circuit, a tuner circuit, an AD conversion circuit, a DRAM, an SRAM, and the like may be used.
  • an oxide semiconductor can be used for a channel formation region in the control portion 601 or an IC or the like included in another component, and a transistor with extremely low off-state current can be used. Since the transistor has extremely low off-state current, the data retention period can be secured for a long time by using the transistor as a switch for retaining charge (data) flowing into a capacitor functioning as a memory element. it can.
  • the control unit 601 is operated only when necessary, and in other cases, the information of the immediately preceding process is saved in the storage element. Off computing is possible. Thus, power consumption of the television set 600 can be reduced.
  • the structure of the television set 600 illustrated in FIG. 23A is an example, and it is not necessary to include all the components.
  • the television set 600 may have necessary components out of the components shown in FIG.
  • the television set 600 may have components other than the components shown in FIG.
  • the television set 600 may have an external interface, an audio output portion, a touch panel unit, a sensor unit, a camera unit, and the like in addition to the configuration shown in FIG.
  • an external interface for example, a USB (Universal Serial Bus) terminal, a LAN (Local Area Network) connection terminal, a power supply reception terminal, an audio output terminal, an audio input terminal, an image output terminal, an image input terminal, etc.
  • External communication terminals a transmitter / receiver for optical communication using infrared light, visible light, ultraviolet light and the like, a physical button provided on a housing, and the like.
  • a sound input / output unit there are a sound controller, a microphone, a speaker, and the like.
  • the image processing circuit 604 preferably has a function of executing image processing based on the video signal input from the decoder circuit 605.
  • Examples of the image processing include noise removal processing, tone conversion processing, color tone correction processing, and luminance correction processing.
  • Examples of the color tone correction process and the brightness correction process include gamma correction.
  • the image processing circuit 604 preferably has a function of executing processing such as inter-pixel interpolation processing accompanying resolution up-conversion and processing such as inter-frame interpolation accompanying frame frequency up conversion.
  • noise removal processing various noises such as mosquito noise generated around an outline of a character or the like, block noise generated in a high-speed moving image, random noise causing flicker, dot noise generated by resolution upconversion are removed.
  • the gradation conversion process is a process of converting the gradation of an image into a gradation corresponding to the output characteristic of the display panel 620. For example, in the case where the number of gradations is increased, processing for smoothing the histogram can be performed by interpolating and allocating gradation values corresponding to respective pixels to an image input with a small number of gradations. Also, high dynamic range (HDR) processing, which extends the dynamic range, is also included in the tone conversion processing.
  • HDR high dynamic range
  • the inter-pixel interpolation process interpolates data that is not originally present when up-converting the resolution. For example, it references pixels around the target pixel and interpolates the data to display their intermediate colors.
  • the color tone correction process is a process for correcting the color tone of an image.
  • the luminance correction processing is processing for correcting the brightness (luminance contrast) of an image. For example, the type, brightness, color purity, or the like of the illumination provided in the space where the television device 600 is provided is detected, and the brightness or color tone of the image displayed on the display panel 620 is corrected accordingly. .
  • it has a function to compare the image to be displayed with the images of various scenes in the image list stored in advance, and correct the image to be displayed in the brightness or tone suitable for the image of the closest scene. May be
  • Inter-frame interpolation generates an image of a frame (interpolated frame) which does not originally exist when increasing the frame frequency of a displayed image.
  • an image of an interpolation frame to be inserted between two images is generated from the difference between two images.
  • images of a plurality of interpolation frames can be generated between two images.
  • the frame frequency of the video signal input from the decoder circuit 605 is 60 Hz
  • the frame frequency of the video signal output to the timing controller 607 is doubled to 120 Hz by generating a plurality of interpolation frames. It can be increased to four times 240 Hz, or eight times 480 Hz, and so on.
  • the image processing circuit 604 preferably has a function of executing image processing using a neural network.
  • FIG. 23A shows an example in which the image processing circuit 604 has a neural network 610.
  • the neural network 610 can perform feature extraction from image data included in a video, for example. Further, the image processing circuit 604 can select an optimal correction method according to the extracted feature or select a parameter used for correction.
  • the neural network 610 itself may have a function of performing image processing. That is, by inputting the image data before the image processing to the neural network 610, the image data subjected to the image processing may be output.
  • data of weighting factors used for the neural network 610 is stored in the storage unit 602 as a data table.
  • the data table including the weighting factor can be updated to the latest data via the computer network, for example, by the communication control unit 603.
  • the image processing circuit 604 may have a learning function, and the data table including the weighting factor may be updated.
  • FIG. 23B shows a schematic view of a neural network 610 which the image processing circuit 604 has.
  • a neural network refers to a whole model that imitates a neural network of an organism, determines the connection strength between neurons by learning, and has a problem solving ability.
  • a neural network has an input layer, an intermediate layer (also called a hidden layer), and an output layer.
  • intermediate layer also called a hidden layer
  • output layer an output layer.
  • DNN deep neural networks
  • Learning by deep neural network is called "deep learning”.
  • a neuron-to-neuron coupling strength also referred to as a weighting factor
  • learning a neuron-to-neuron coupling strength
  • inference constructing a neural network using the coupling strength obtained by learning and deriving a new conclusion therefrom.
  • the neural network 610 has an input layer 611, one or more intermediate layers 612, and an output layer 613. Input data is input to the input layer 611. Output data is output from the output layer 613.
  • the input layer 611, the intermediate layer 612, and the output layer 613 each have a neuron 615.
  • the neuron 615 indicates a circuit element (product-sum operation element) capable of realizing a product-sum operation.
  • FIG. 23 the input / output direction of data between two neurons 615 included in two layers is indicated by an arrow.
  • f (x) is an activation function, and a sigmoid function, a threshold function, etc. can be used.
  • the output of the neuron 615 in each layer is a value obtained by calculating the activation function on the product-sum operation result of the output of the neuron 615 in the previous layer and the weighting factor.
  • the layer-to-layer connection may be a total connection in which all neurons are connected to each other, or a partial connection in which some neurons are connected to each other.
  • FIG. 23B shows the case of full coupling.
  • FIG. 23B shows an example in which three intermediate layers 612 are provided.
  • the number of intermediate layers 612 is not limited to this, as long as it has one or more intermediate layers. Further, the number of neurons included in one intermediate layer 612 may be changed as appropriate according to the specification. For example, the number of neurons 615 in one intermediate layer 612 may be more or less than the number of neurons 615 in the input layer 611 or the output layer 613.
  • a weighting factor that is an indicator of the coupling strength between the neurons 615 is determined by learning.
  • the learning may be performed by a processor included in the television device 600, but is preferably performed by a computer with a high computing performance such as a dedicated server or a cloud.
  • the weighting factors determined by learning are stored as a table in the storage unit 602 and read out by the image processing circuit 604 and used. Also, the table can be updated via the computer network as needed.
  • This embodiment can be implemented in appropriate combination with at least a part of the other embodiments described in this specification.
  • the transistor of one embodiment of the present invention was manufactured.
  • Transistor structure The transistor configuration shown in FIG. 2A was used for the configuration of the manufactured transistor.
  • the method for manufacturing the transistor is described.
  • a tungsten film was formed by a sputtering method.
  • the insulating layer 104 has a stacked structure of a silicon nitride film, an aluminum oxide film, and a silicon oxide film.
  • the silicon nitride film and the silicon oxide film are formed by plasma CVD, and the aluminum oxide film is formed by sputtering.
  • an In—Ga—Zn oxide film was formed by a sputtering method.
  • a tungsten film and an aluminum oxide film were formed by a sputtering method.
  • the insulating layer 116 was formed of an aluminum oxide film.
  • a silicon oxide film was formed by plasma CVD.
  • the semiconductor layer 108 c was formed by sputtering an In—Ga—Zn oxide film.
  • a silicon oxide film was formed by plasma CVD.
  • an aluminum oxide film was formed by plasma CVD, and an aluminum oxide film was formed by sputtering.
  • the conductive layer 111 was formed of a tungsten film by a sputtering method.
  • the insulating layer 113 b was formed by sputtering an aluminum oxide film on the conductive layer 111.
  • a silicon oxide film was formed by plasma CVD.
  • the insulating layer 119 was formed by sputtering an aluminum oxide film.
  • a CAAC-OS film was used for the semiconductor layer.
  • a CAAC-OS film with high chemical resistance and plasma resistance the influence of damage in the transistor formation process can be suppressed.
  • FIG. 24A shows a circuit diagram of the transistor shown in FIG.
  • the Vg terminal (hereinafter referred to as Vg) is electrically connected to the gate of the transistor, and the Vs terminal (hereinafter referred to as VS) is electrically connected to the source of the transistor, and the drain of the transistor is electrically connected
  • the Vd terminal (hereinafter referred to as Vd) is electrically connected, and the Vbg terminal (hereinafter referred to as Vbg) is electrically connected to the back gate of the transistor.
  • the gate of the transistor is electrically connected to the back gate of the transistor.
  • the source-drain current (Id) (also referred to as Id-Vg characteristics) was measured while changing the gate-source voltage (Vg).
  • the measurement conditions were measured by applying 0 V to VS and changing the period from -5 V to 5 V in steps of 0.1 V to VG.
  • Vd was made into two conditions of 0.1V and 5.1V.
  • the measured Id-Vg characteristics are shown in FIG.
  • the channel length of the measured transistor is about 1 ⁇ m, and the channel width is about 3 ⁇ m. Good characteristics are obtained with normally off.
  • the measurement lower limit is set to 1 ⁇ 10 ⁇ 12 [A] or less.
  • an Agilent semiconductor parameter analyzer (Semiconductor Parameter Analyzer, model: 4155 C) was used.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

要約書 高集積化が可能な半導体装置を提供する。 半導体装置は、第１の半導体層、第２の半導体層、第３の半導体層、第１の絶縁層、第２の絶縁層、第３の 絶縁層、第４の絶縁層、第１の導電層、及び第２の導電層を有する。第２の半導体層は、第１の半導体層上 に位置し、第２の導電層は、第２の半導体層上に位置し、第２の絶縁層は、第２の導電層の上面と側面とを 覆うように設けられる。第２の導電層と、第２の絶縁層とは、第１の開口を有し、第３の半導体層は、第２の 絶縁層の上面と、第１の開口の側面と、第２の半導体層とが接する位置に設けられる。第１の絶縁層は、第 １の導電層と、第３の半導体層との間に位置し、第３の絶縁層は、第１の絶縁層と、第１の導電層との間に 位置し、第４の絶縁層は、第１の導電層を囲うように設けられる。

Description

半導体装置、及び表示装置
　本発明の一態様は、半導体装置、及びその作製方法に関する。本発明の一態様は、酸化物半導体膜を有する半導体装置、及びその作製方法に関する。
　なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。
　なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路、演算装置、記憶装置等は半導体装置の一態様である。また、撮像装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は半導体装置を有している場合がある。
　近年、半導体装置の開発が進められ、ＬＳＩやＣＰＵやメモリが主に用いられている。ＣＰＵは、半導体ウエハから切り離された半導体集積回路（少なくともトランジスタおよびメモリ）を有し、接続端子である電極が形成された半導体素子の集合体である。
　ＬＳＩやＣＰＵやメモリなどの半導体回路（ＩＣチップ）は、回路基板、例えばプリント配線板に実装され、様々な電子機器の部品の一つとして用いられる。また、高解像度を有する表示装置は、ドライバ回路などの周辺回路を組み込むことで、部品点数の削減が検討されている。
　従って、絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。当該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する。）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
　また、酸化物半導体を用いたトランジスタ（Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒトランジスタ、以下、ＯＳトランジスタと呼ぶ）は、非導通状態において極めてリーク電流が小さいことが知られている。例えば、ＯＳトランジスタのリーク電流が低いという特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献１参照。）。
　また、ＯＳトランジスタで、ゲート電極を開口部に埋め込んで作製する方法などが開示されている（特許文献２参照。）。
　また、近年では電子機器の小型化、軽量化に伴い、トランジスタなどを高密度に集積した集積回路の要求が高まっている。また、集積回路を含む半導体装置の生産性の向上が求められている。
特開２０１２−２５７１８７号公報 特開２０１７−０５０５３０号公報
　本発明の一態様は、微細化又は高集積化が可能な半導体装置を提供することを課題の一つとする。本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一つとする。本発明の一態様は、良好な周波数特性を有する半導体装置を提供することを課題の一つとする。本発明の一態様は、信頼性が良好な半導体装置を提供することを課題の一つとする。本発明の一態様は、生産性の高い半導体装置を提供することを課題の一つとする。本発明の一態様は、フレキシブルな基板を用いた半導体装置又は表示装置を提供することを課題の一とする。
　又は、長期間においてデータの保持が可能な半導体装置を提供することを課題の一とする。又は、データの書き込み速度が速い半導体装置を提供することを課題の一とする。又は、設計自由度が高い半導体装置を提供することを課題の一とする。又は、消費電力を抑えることができる半導体装置を提供することを課題の一とする。又は、新規な半導体装置を提供することを課題の一とする。
　なお、これらの課題の記載は、他の課題の存在を妨げるものではない。本発明の一態様は、これらの課題の全てを解決する必要はないものとする。また、上記以外の課題は、明細書、図面、請求項などの記載から抽出することが可能である。
　本発明の一態様の半導体装置は、第１の半導体層と、第２の半導体層と、第３の半導体層と、第１の絶縁層と、第２の絶縁層と、第３の絶縁層と、第４の絶縁層と、第１の導電層と、一対の第２の導電層と、を有する半導体装置である。第１の導電層は、第２の半導体層上に位置し、第２の半導体層は、第１の半導体層上に位置し、第２の導電層は、第２の半導体層上に接し、第２の絶縁層は、第２の導電層の上面と側面とを覆うように接して設けられる。第２の絶縁層は、一対の第２の導電層の間の領域に、第２の半導体層と重なる第１の開口を有し、第３の半導体層は、第２の絶縁層の上面と、第１の開口の側面と、第２の半導体層とに接して設けられる。第１の絶縁層は、第１の導電層と、第３の半導体層との間に位置し、第３の絶縁層は、第１の絶縁層と、第１の導電層との間に位置し、第４の絶縁層は、第１の導電層を囲うように接して設けられる。第４の絶縁層は、第３の絶縁層と、第１の絶縁層と、第３の半導体層と接し、第３の半導体層は、第２の半導体層の側面と接する部分と、第１の半導体層の一部と接する部分とを有する、半導体装置である。
　また、上記において、第２の絶縁層、第３の絶縁層、及び第４の絶縁層は、アルミニウム又はハフニウム、及び酸素を含むことが好ましい。
　また、上記の半導体装置は、さらに、第５の絶縁層を有している。第５の絶縁層は、第２の絶縁層上に位置し、第２の導電層と、第２の絶縁層と、第５の絶縁層は、第１の開口を有し、第３の半導体層は、第２の絶縁層の上面と、第１の開口の側面と、第２の半導体層とが接することが好ましい。
　また、上記の半導体装置は、さらに第３の導電層を有している。第３の導電層は、第１の半導体層よりも下側に位置し、第３の導電層は、第１の導電層と、第１の半導体層と、が重なる位置に配置され、第５の絶縁層は、第３の導電層と、第１の半導体層との間に位置することが好ましい。
　また、上記の半導体装置において、第５の絶縁層は、第３の導電層側から第１の層、第２の層、及び第３の層がこの順に積層される。第１の層、及び第３の層は、それぞれ酸素、を含み、第２の層は、アルミニウム、又はハフニウムと、酸素と、を含むことが好ましい。
　また、上記に記載の半導体装置と、当該半導体装置と電気的に接続される液晶素子又は発光素子と、を有する、表示装置が好ましい。
　本発明の一態様は、微細化又は高集積化が可能な半導体装置を提供することができる。本発明の一態様は、良好な電気特性を有する半導体装置を提供することができる。本発明の一態様は、良好な周波数特性を有する半導体装置を提供することができる。本発明の一態様は、信頼性が良好な半導体装置を提供することができる。本発明の一態様は、生産性の高い半導体装置を提供することを課題の一つとする。本発明の一態様は、フレキシブルな基板を用いた半導体装置又は表示装置を提供することができる。
　又は、長期間においてデータの保持が可能な半導体装置を提供することができる。又は、データの書き込み速度が速い半導体装置を提供することができる。又は、設計自由度が高い半導体装置を提供することができる。又は、消費電力を抑えることができる半導体装置を提供することができる。又は、新規な半導体装置を提供することができる。
トランジスタの構成例。 トランジスタの構成例。 トランジスタの作製方法を説明する図。 トランジスタの作製方法を説明する図。 トランジスタの作製方法を説明する図。 トランジスタの構成例。 トランジスタの構成例。 トランジスタの構成例。 トランジスタの構成例。 表示装置の上面図。 表示装置の断面図。 表示装置の断面図。 表示装置の断面図。 表示装置の断面図。 表示装置の断面図。 表示装置のブロック図及び回路図。 表示装置のブロック図。 電気機器を説明する図。 表示モジュールの構成例。 電子機器の構成例。 電子機器の構成例。 電子機器の構成例。 テレビジョン装置の構成例。 実施例１に係る、トランジスタの電気特性を説明する図。
　以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
　また、本明細書で説明する各図において、各構成の大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
　また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。
　また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
　また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域又はドレイン電極）とソース（ソース端子、ソース領域又はソース電極）の間にチャネル形成領域を有しており、チャネル形成領域を介してソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。
　また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
　また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
　また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。
　また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。又は、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
　また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。
　トランジスタのオフ電流は、Ｖｇｓに依存する場合がある。従って、トランジスタのオフ電流がＩ以下である、とは、トランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することをいう場合がある。トランジスタのオフ電流は、所定のＶｇｓにおけるオフ状態、所定の範囲内のＶｇｓにおけるオフ状態、又は、十分に低減されたオフ電流が得られるＶｇｓにおけるオフ状態、等におけるオフ電流を指す場合がある。
　一例として、しきい値電圧Ｖｔｈが０．５Ｖであり、Ｖｇｓが０．５Ｖにおけるドレイン電流が１×１０−９Ａであり、Ｖｇｓが０．１Ｖにおけるドレイン電流が１×１０−１３Ａであり、Ｖｇｓが−０．５Ｖにおけるドレイン電流が１×１０−１９Ａであり、Ｖｇｓが−０．８Ｖにおけるドレイン電流が１×１０−２２Ａであるようなｎチャネル型トランジスタを想定する。当該トランジスタのドレイン電流は、Ｖｇｓが−０．５Ｖにおいて、又は、Ｖｇｓが−０．５Ｖ乃至−０．８Ｖの範囲において、１×１０−１９Ａ以下であるから、当該トランジスタのオフ電流は１×１０−１９Ａ以下である、という場合がある。当該トランジスタのドレイン電流が１×１０−２２Ａ以下となるＶｇｓが存在するため、当該トランジスタのオフ電流は１×１０−２２Ａ以下である、という場合がある。
　また、本明細書等では、チャネル幅Ｗを有するトランジスタのオフ電流を、チャネル幅Ｗあたりを流れる電流値で表す場合がある。また、所定のチャネル幅（例えば１μｍ）あたりを流れる電流値で表す場合がある。後者の場合、オフ電流の単位は、電流／長さの次元を持つ単位（例えば、Ａ／μｍ）で表される場合がある。
　トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、室温、６０℃、８５℃、９５℃、又は１２５℃におけるオフ電流を表す場合がある。又は、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、又は、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）におけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、室温、６０℃、８５℃、９５℃、１２５℃、当該トランジスタが含まれる半導体装置の信頼性が保証される温度、又は、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
　トランジスタのオフ電流は、ドレインとソースの間の電圧Ｖｄｓに依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ，３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、又は２０Ｖにおけるオフ電流を表す場合がある。又は、当該トランジスタが含まれる半導体装置等の信頼性が保証されるＶｄｓ、又は、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓにおけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ，３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、当該トランジスタが含まれる半導体装置の信頼性が保証されるＶｄｓ、又は、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓ、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
　上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソースを流れる電流をいう場合もある。
　また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。また、本明細書等において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。
　また、本明細書等において、トランジスタのしきい値電圧とは、トランジスタにチャネルが形成されたときのゲート電圧（Ｖｇ）を指す。具体的には、トランジスタのしきい値電圧とは、ゲート電圧（Ｖｇ）を横軸に、ドレイン電流（Ｉｄ）の平方根を縦軸にプロットした曲線（Ｖｇ−√Ｉｄ特性）において、最大傾きである接線を外挿したときの直線と、ドレイン電流（Ｉｄ）の平方根が０（Ｉｄが０Ａ）との交点におけるゲート電圧（Ｖｇ）を指す場合がある。あるいは、トランジスタのしきい値電圧とは、チャネル長をＬ、チャネル幅をＷとし、Ｉｄ［Ａ］×Ｌ［μｍ］／Ｗ［μｍ］の値が１×１０−９［Ａ］となるゲート電圧（Ｖｇ）を指す場合がある。
　また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に低い場合は、「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」とは境界が曖昧であり、厳密に区別できない場合がある。従って、本明細書等に記載の「半導体」と、「絶縁体」とは、互いに言い換えることが可能な場合がある。
　また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に高い場合は、「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」とは境界が曖昧であり、厳密に区別できない場合がある。従って、本明細書等に記載の「半導体」と、「導電体」とは、互いに言い換えることが可能な場合がある。
　また、本明細書等において、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：３又はその近傍であるとは、Ｉｎ、Ｇａ及びＺｎの原子数の総和に対するＩｎの比を４としたときに、Ｇａの比が１以上３以下であり、Ｚｎの比が２以上４以下であるとする。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝５：１：６又はその近傍であるとは、Ｉｎ、Ｇａ及びＺｎの原子数の総和に対するＩｎの比を５としたときに、Ｇａの比が０．１より大きく２以下であり、Ｚｎの比が５以上７以下であるとする。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１又はその近傍であるとは、Ｉｎ、Ｇａ及びＺｎの原子数の総和に対するＩｎの比を１としたときに、Ｇａの比が０．１より大きく２以下であり、Ｚｎの比が０．１より大きく２以下であるとする。
　本明細書等において、金属酸化物（ｍｅｔａｌ　ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ又は単にＯＳともいう）などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。また、「ＯＳ　ＦＥＴ」と記載する場合においては、金属酸化物又は酸化物半導体を有するトランジスタと換言することができる。
　また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ　ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ　ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
　また、本明細書等において、ＣＡＡＣ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌ）、及びＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ　Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、又は材料の構成の一例を表す。
　また、本明細書等において、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
　また、本明細書等において、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
　また、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
　また、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅをトランジスタのチャネル領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
　すなわち、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ　ｃｏｍｐｏｓｉｔｅ）、又は金属マトリックス複合材（ｍｅｔａｌ　ｍａｔｒｉｘ　ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
　金属酸化物の結晶構造の一例について説明する。なお、以下では、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いて、スパッタリング法にて成膜された金属酸化物を一例として説明する。上記ターゲットを用いて、基板温度を１００℃以上１３０℃以下として、スパッタリング法により形成した金属酸化物をｓＩＧＺＯと呼称し、上記ターゲットを用いて、基板温度を室温（Ｒ．Ｔ．）として、スパッタリング法により形成した金属酸化物をｔＩＧＺＯと呼称する。例えば、ｓＩＧＺＯは、ｎｃ（ｎａｎｏ　ｃｒｙｓｔａｌ）及びＣＡＡＣのいずれか一方又は双方の結晶構造を有する。また、ｔＩＧＺＯは、ｎｃの結晶構造を有する。なお、ここでいう室温（Ｒ．Ｔ．）とは、基板を意図的に加熱しない場合の温度を含む。
　なお、ＣＡＡＣ構造とは、複数のナノ結晶（最大径が１０ｎｍ未満である結晶領域）を有する薄膜などの結晶構造の一つであり、各ナノ結晶はｃ軸が特定の方向に配向し、かつａ軸及びｂ軸は配向性を有さずに、ナノ結晶同士が粒界を形成することなく連続的に連結しているといった特徴を有する結晶構造である。特にＣＡＡＣ構造を有する薄膜は、各ナノ結晶のｃ軸が、薄膜の厚さ方向、被形成面の法線方向、又は薄膜の表面の法線方向に配向しやすいといった特徴を有する。
　ここで、結晶学において、単位格子を構成するａ軸、ｂ軸、及びｃ軸の３つの軸（結晶軸）について、特異的な軸をｃ軸とした単位格子を取ることが一般的である。特に層状構造を有する結晶では、層の面方向に平行な２つの軸をａ軸及びｂ軸とし、層に交差する軸をｃ軸とすることが一般的である。このような層状構造を有する結晶の代表的な例として、六方晶系に分類されるグラファイトがあり、その単位格子のａ軸及びｂ軸は劈開面に平行であり、ｃ軸は劈開面に直交する。例えばＹｂＦｅ２Ｏ４型の結晶構造をとるＩｎＧａＺｎＯ４の結晶は六方晶系に分類することができ、その単位格子のａ軸及びｂ軸は層の面方向に平行となり、ｃ軸は層（すなわちａ軸及びｂ軸）に直交する。
　本明細書等において、表示装置の一態様である表示パネルは表示面に画像等を表示（出力）する機能を有するものである。従って表示パネルは出力装置の一態様である。
　また、本明細書等では、表示パネルの基板に、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ　Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ）もしくはＴＣＰ（Ｔａｐｅ　Ｃａｒｒｉｅｒ　Ｐａｃｋａｇｅ）などのコネクターが取り付けられたもの、又は基板にＣＯＧ（Ｃｈｉｐ　Ｏｎ　Ｇｌａｓｓ）方式等によりＩＣが実装されたものを、表示パネルモジュール、表示モジュール、又は単に表示パネルなどと呼ぶ場合がある。
　また、本明細書等において、タッチセンサは指やスタイラスなどの被検知体が触れる、押圧する、又は近づくことなどを検出する機能を有するものである。またその位置情報を検知する機能を有していてもよい。従ってタッチセンサは入力装置の一態様である。例えばタッチセンサは１以上のセンサ素子を有する構成とすることができる。
　また、本明細書等では、タッチセンサを有する基板を、タッチセンサパネル、又は単にタッチセンサなどと呼ぶ場合がある。また、本明細書等では、タッチセンサパネルの基板に、例えばＦＰＣもしくはＴＣＰなどのコネクターが取り付けられたもの、又は基板にＣＯＧ方式等によりＩＣが実装されたものを、タッチセンサパネルモジュール、タッチセンサモジュール、センサモジュール、又は単にタッチセンサなどと呼ぶ場合がある。
　なお、本明細書等において、表示装置の一態様であるタッチパネルは表示面に画像等を表示（出力）する機能と、表示面に指やスタイラスなどの被検知体が触れる、押圧する、又は近づくことなどを検出するタッチセンサとしての機能と、を有する。従ってタッチパネルは入出力装置の一態様である。
　タッチパネルは、例えばタッチセンサ付き表示パネル（又は表示装置）、タッチセンサ機能つき表示パネル（または表示装置）とも呼ぶことができる。
　タッチパネルは、表示パネルとタッチセンサパネルとを有する構成とすることもできる。又は、表示パネルの内部又は表面にタッチセンサとしての機能を有する構成とすることもできる。
　また、本明細書等では、タッチパネルの基板に、例えばＦＰＣもしくはＴＣＰなどのコネクターが取り付けられたもの、又は基板にＣＯＧ方式等によりＩＣが実装されたものを、タッチパネルモジュール、表示モジュール、又は単にタッチパネルなどと呼ぶ場合がある。
（実施の形態１）
　本実施の形態では、本発明の一態様の半導体装置の構成例、及びその作製方法の例について説明する。
　本発明の一態様は、被形成面上に、半導体層と、半導体層上に第１の絶縁層と、第１の絶縁層上に第１の導電層と、を有するトランジスタである。半導体層は、複数の半導体層が積層された構成を有している。半導体層は、半導体特性を示す金属酸化物（以下、酸化物半導体ともいう）を含んで構成される。ただし本発明では、第１の半導体層、第２の半導体層、第３の半導体層の３層を有する構成について示しているが、本発明は、これに限定されるものではない。例えば、半導体層は、第１の半導体層と、第２の半導体層の２層構造、又は、４層以上の積層構造を設ける構成にしてもよい。
　第２の半導体層は、第１の半導体層上に位置し、第２の半導体層上には、第２の導電層が設けられる。第２の導電層上には、金属元素と、窒素又は酸素を含む第２の絶縁層が覆うように接して設けられる。第２の導電層と、第２の絶縁層には、第２の半導体層のチャネルが形成される領域（チャネル形成領域ともいう）と重なる位置に第１の開口部が設けられる。
　第１の開口部の側面と、チャネルが形成される第２の半導体層の上には、第３の半導体層が設けられる。このとき、第３の半導体層は、第１の開口部より大きな範囲を覆うように設けられることが好ましい。第３の半導体上には、第１の絶縁層が設けられ、第１の絶縁層上には、第３の絶縁層が設けられる。第３の絶縁層上には、第１の導電層が設けられ、第１の導電層上には、第４の絶縁層が設けられる。第４の絶縁層は、第３の半導体層より大きな範囲を覆うように設けられることが好ましい。従って、第１の導電層は、第３の絶縁層と、第４の絶縁層とが囲うように接していることが好ましい。また、第３の半導体層は、第１の半導体層と、第１の開口部の内側で一部が接していることが好ましい。
　さらに、第２の絶縁層上には、スペーサとして形成される第５の絶縁膜（以下、スペーサ層ともいう）を設けてもよい。第２の絶縁層上にスペーサ層を設けることで、第１の導電層と、第２の導電層間の寄生容量を小さくすることができる。また、スペーサ層を設けることで、第１の開口の幅を最小加工寸法とすることにより、最小加工寸法よりも微細なチャネル形成領域を設けることができる。
　さらに、第３の導電層を第１の半導体層のよりも下側に配置してもよい。第３の導電層は、第１の導電層と、第１の半導体層とが重なる位置に配置される。第５の絶縁層は、第３の導電層と、第１の半導体層の間に配置される。
　また、第２の半導体層と、第２の導電層とが接する領域は、チャネル形成領域を挟む一対の低抵抗領域となる。低抵抗領域は、ソース又はドレインとして機能する。
　低抵抗領域は、チャネル形成領域よりもキャリア密度の高い領域である。例えば低抵抗領域は、チャネル形成領域よりも水素を多く含む領域、又は、チャネル形成領域よりも酸素欠損を多く含む領域とすることができる。酸化物半導体中の酸素欠損と水素原子とが結合すると、キャリアの発生源となる。
　また半導体層は、チャネル形成領域と低抵抗領域との間に接合領域を有していてもよい。接合領域は、チャネル形成領域よりもキャリア密度が高く、且つ、低抵抗領域よりもキャリア密度が低い領域である。例えば、接合領域は、チャネル形成領域よりも水素又は酸素欠損のいずれか一方、又は両方を多く含み、且つ、低抵抗領域よりも水素又は酸素欠損のいずれか一方、又は両方の含有量が少ない領域とすることができる。
　また接合領域中のキャリア密度は均一でなくてもよく、低抵抗領域側からチャネル形成領域側にかけて密度が小さくなるような密度勾配を有している場合がある。例えば、接合領域中の水素濃度又は酸素欠損の濃度のいずれか一方、又は両方が、低抵抗領域側からチャネル形成領域側にかけて濃度が小さくなるような濃度勾配を有していてもよい。
　このような構成とすることで、チャネル形成領域と低抵抗領域とが接しない構成とすることができる。これにより、作製工程中にかかる熱などにより、低抵抗領域からチャネル形成領域に水素が拡散することや、チャネル形成領域中の酸素が低抵抗領域に拡散することで酸素欠損が生じることを防ぐことができる。これにより、チャネル形成領域のキャリア密度を極めて低くすることが可能で、良好且つ安定した電気特性を有するトランジスタを実現できる。
　例えば、酸化物半導体として、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウムなどから選ばれた一種、又は複数種）等の金属酸化物を用いるとよい。また、酸化物半導体として、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物を用いてもよい。
　ここで、酸化物半導体は、酸化物半導体を構成する元素の他に、アルミニウム、ルテニウム、ハフニウム、チタン、タンタル、クロム、タングステン、などの金属元素を添加することで、金属化合物となり、低抵抗化する場合がある。なお、好ましくは、アルミニウム、チタン、タンタル、タングステンなどを用いることが好ましい。酸化物半導体に、金属元素を添加するには、例えば、酸化物半導体上に、当該金属元素を含む金属膜、金属元素を有する窒化膜、又は金属元素を有する酸化膜を設けるとよい。また、当該膜を設けることで、当該膜と酸化物半導体との界面、又は当該界面近傍に位置する酸化物半導体中の一部の酸素が該膜などに吸収され、酸素欠損を形成し、酸化物半導体の当該界面近傍が低抵抗化する場合がある。
　また、酸化物半導体上に、金属膜、金属元素を有する窒化膜、又は金属元素を有する酸化膜を設けた後、窒素を含む雰囲気下で、熱処理を行うとよい。窒素を含む雰囲気下での熱処理により、金属膜から金属元素が酸化物半導体へ拡散し、酸化物半導体に金属元素を添加することができる。
　また、酸化物半導体に存在する水素は、酸化物半導体の低抵抗化した領域に拡散し、低抵抗化した領域に存在する酸素欠損の中に入った場合、比較的安定な状態となる。また、酸化物半導体に存在する酸素欠損中の水素は、２５０℃以上の熱処理によって、酸素欠損から抜け出し、酸化物半導体の低抵抗化した領域に拡散し、低抵抗化した領域に存在する酸素欠損の中に入り、比較的安定な状態となることがわかっている。従って、熱処理によって、酸化物半導体の低抵抗化した領域は、より低抵抗化し、低抵抗化していない酸化物半導体は、高純度化（水、水素などの不純物の低減）し、より高抵抗化する傾向がある。
　また、酸化物半導体は、水素、又は窒素などが存在すると、キャリア密度が増加する。酸化物半導体中の水素は、金属原子と結合する酸素と反応して水になり、酸素欠損を形成する場合がある。当該酸素欠損に水素が入ることで、キャリア密度が増加する。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。つまり、窒素、又は水素を有する酸化物半導体は、低抵抗化される。
　従って、酸化物半導体に対し、選択的に金属元素、並びに、水素、及び窒素などを添加することで、酸化物半導体に高抵抗領域、及び低抵抗領域を設けることができる。つまり、酸化物半導体を選択的に低抵抗化することで、島状に加工した酸化物半導体に、キャリア密度が低い半導体として機能する領域と、ソース領域、又はドレイン領域として機能する低抵抗化した領域を設けることができる。
　また本発明の一態様は、上記に加え、半導体層よりも下側に第２のゲート電極と、当該第２のゲート電極と半導体層との間に、第２のゲート絶縁層と、を有することが好ましい。
　ここで、第２のゲート絶縁層は、少なくとも２層の積層構造を有していることが好ましい。また、３層以上の積層構造を有する構成とすることがより好ましい。第２のゲート絶縁層が３層の積層構造を有するとき、第２のゲート電極側から、第１の層、第２の層、第３の層と呼ぶこととする。
　以下では、第２のゲートの絶縁層が３層の積層構造を有する場合について説明する。
　半導体層と接する第３の層と、その下側に位置する第２の層とは、互いに異なる材料を含むことが好ましい。
　例えば、第２の層は第３の層よりも誘電率の高い材料を含む層とすることで、第２のゲート電極に与える電圧の低電圧化が可能となる。又は、第２の層は、第３の層よりも水素又は酸素が拡散しにくい層とすることで、第２のゲート絶縁層よりも下側から半導体層へ不純物が拡散することを防ぐことができる。
　より具体的には、第２の絶縁層の第２の層に、酸化アルミニウム、酸化ハフニウム、又はハフニウムアルミネートなどを用いることが好ましい。また、第３の層には、酸化シリコン、酸化窒化シリコンなどを用いることが好ましい。
　また、第２の層よりも下層に位置する第１の層は、第３の層と同じ材料を用いることが好ましい。
　なお、上記において、第２のゲート電極側に位置する第１の層は省略してもよい。
　第２のゲート絶縁層をこのような構成とすることで、トランジスタを支持する基板としてフレキシブル基板などのバリア性の低い基板を用いても、信頼性を高めることができる。
　以下では、より具体的な例について図面を参照して説明する。
［構成例１］
　図１（Ａ）は、トランジスタ１００の上面図であり、図１（Ｂ）は、図１（Ａ）に示す一点鎖線Ａ１−Ａ２における切断面の断面図に相当し、図１（Ｃ）は、図１（Ａ）に示す一点鎖線Ｂ１−Ｂ２における切断面の断面図に相当する。なお、図１（Ａ）において、トランジスタ１００の構成要素の一部（ゲート絶縁層等）を省略して図示している。また、一点鎖線Ａ１−Ａ２方向をチャネル長方向、一点鎖線Ｂ１−Ｂ２方向をチャネル幅方向と呼称する場合がある。また、トランジスタの上面図においては、以降の図面においても図１（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。
　トランジスタ１００は、絶縁層１０４、導電層１０６、半導体層１０８ａ、半導体層１０８ｂ、半導体層１０８ｃ、絶縁層１０９、絶縁層１１０、導電層１１１、絶縁層１１３ａ、絶縁層１１３ｂ、絶縁層１１６、絶縁層１１８、絶縁層１１９、導電層１２０ａ、及び導電層１２０ｂ等を有する。なお、本明細書等において、半導体層１０８ａ、半導体層１０８ｂ及び半導体層１０８ｃをまとめて「半導体層１０８」という場合がある。また、半導体層１２０ａ、半導体層１２０ｂをまとめて「半導体層１２０」という場合がある。
　導電層１０６の一部は第１のゲート電極（ボトムゲート電極ともいう）として機能し、導電層１０６は、基板１０２上に設けられ、絶縁層１０４は、導電層１０６上に設けられ、導電層１０６は、絶縁層１０４を介して半導体層１０８と重畳する部分を有する。導電層１２０は、半導体層１０８上に設けられ、絶縁層１１６は、導電層１２０を覆うように設けられる。絶縁層１０９は、絶縁層１１６上に設けられる。導電層１２０、絶縁層１１６、及び絶縁層１０９に形成される開口部１１２は、半導体層１０８上に形成される。また、導電層１２０、絶縁層１１６、及び絶縁層１０９に形成される開口部１１２は、上面形状が概略一致している。
　なお、本明細書等において「上面形状が概略一致」とは、積層した層と層との間で少なくとも輪郭の一部が重なることをいう。例えば、上層と下層とが、同一のマスクパターン、又は一部が同一のマスクパターンにより加工された場合を含む。ただし、厳密には輪郭が重なり合わず、上層が下層の内側に位置することや、上層が下層の外側に位置することもあり、この場合も「上面形状が概略一致」という。
　絶縁層１１６はバリア層として機能し、水、水素、酸素などが拡散しにくい層であることが好ましい。絶縁層１１６を、絶縁層１０９と、半導体層１０８ａ及び半導体層１０８ｂとの間に設け、これらが接しない構成とすることで、絶縁層１０９から半導体層１０８ａ及び半導体層１０８ｂ中に水、水素などの不純物が拡散すること、及び半導体層１０８ａ及び半導体層１０８ｂ中の酸素が脱離することなどを防ぐことができ、信頼性を高めることができる。
　絶縁層１１６として、アルミニウム、ハフニウム、ルテニウム、チタン、タンタル、タングステン、クロムなどの金属元素から選ばれるいずれか一つ又は複数、及び酸素又は窒素を有することが好ましい。つまり、絶縁層１１６として、金属元素を有する窒化膜、又は金属元素を有する酸化膜を用いることができる。
　特に、絶縁層１１６としては、酸化アルミニウム膜、酸化ハフニウム膜、及びハフニウムアルミネート膜の中から選ばれると好適である。酸化アルミニウム膜、酸化ハフニウム膜、及びハフニウムアルミネート膜は、膜厚が薄い場合でも極めて高いバリア性を有する。そのため、その厚さを０．５ｎｍ以上５０ｎｍ以下、好ましくは１ｎｍ以上４０ｎｍ以下、より好ましくは２ｎｍ以上３０ｎｍ以下の厚さとすることができる。特に、酸化アルミニウム膜は水素又は酸素などに対するバリア性が高いため、極めて薄く（例えば０．５ｎｍ以上１．５ｎｍ以下）しても、十分な効果を得ることができる。
　絶縁層１０９は、過剰酸素領域を有することが好ましい。また、絶縁層１０９は、絶縁層１０４と接する領域を有することが好ましい。絶縁層１０９が過剰酸素領域を有し、絶縁層１０４と接する構成とすることで、絶縁層１０４を介して半導体層１０８中に過剰酸素を供給することができる。よって、半導体層１０８中に形成されうる酸素欠損を過剰酸素により補填することができるため、信頼性の高い半導体装置を提供することができる。また、絶縁層１１０は、絶縁層１０９と同様に過剰酸素領域を有することが好ましい。また、絶縁層１０９は、熱処理により酸素を放出する膜であることが好ましい。放出された酸素は、半導体層１０８ｃ、絶縁層１１０を介してチャネル形成領域に存在しうる酸素欠損を補填することができる。
　ここで、半導体層１０８中に形成されうる酸素欠損について説明を行う。
　半導体層１０８に形成される酸素欠損は、トランジスタ特性に影響を与えるため問題となる。例えば、半導体層１０８中に酸素欠損が形成されると、該酸素欠損に水素が結合し、キャリア供給源となりうる。半導体層１０８中にキャリア供給源が生成されると、トランジスタ１００の電気特性の変動、代表的にはしきい値電圧のシフトが生じる。従って、半導体層１０８においては、酸素欠損が少ないほど好ましい。
　そこで、本発明の一態様においては、半導体層１０８近傍の絶縁膜、具体的には、半導体層１０８の上方に形成される絶縁層１０９及び絶縁層１１０が、過剰酸素を含有する構成である。絶縁層１０９及び絶縁層１１０から半導体層１０８へ酸素又は過剰酸素を移動させることで、半導体層１０８中の酸素欠損を低減することが可能となる。
　なお、半導体層１０８の下方に位置する絶縁層１０４が、過剰酸素を含有していてもよい。このとき、絶縁層１０４からも半導体層１０８へ過剰酸素を移動させることで、半導体層１０８の酸素欠損をより低減することが可能となる。
　ここで、半導体層１０８がＩｎ、Ｇａ、Ｚｎを含む金属酸化物の場合、Ｉｎと酸素の結合力は、Ｇａと酸素の結合力よりも弱いため、Ｉｎの原子数比が大きい場合には、金属酸化物膜中に酸素欠損が形成されやすい。また、Ｇａに代えて、上記Ｍで示す金属元素を用いた場合でも同様の傾向がある。金属酸化物膜中に酸素欠損が多く存在すると、トランジスタの電気特性の低下や、信頼性の低下が生じる。
　しかしながら本発明の一態様では、金属酸化物を含む半導体層１０８中に極めて多くの酸素を供給できるため、Ｉｎの原子数比の大きな金属酸化物材料を用いることが可能となる。これにより、極めて高い電界効果移動度と、安定した電気特性と、高い信頼性とを兼ね備えたトランジスタを実現することができる。
　例えば、Ｉｎの原子数比が、Ｍの原子数比に対して１．５倍以上、又は２倍以上、又は３倍以上、又は３．５倍以上、又は４倍以上である金属酸化物を、好適に用いることができる。
　特に、半導体層１０８のＩｎ、Ｍ、及びＺｎの原子数の比を、Ｉｎ：Ｍ：Ｚｎ＝５：１：６又はその近傍とすることが好ましい。ここで近傍とは、Ｉｎが５の場合、Ｍが０．５以上１．５以下であり、且つＺｎが５以上７以下である場合を含む。
　なお、半導体層１０８は、上記の組成に限定されない。例えば、半導体層１０８のＩｎ、Ｍ、及びＺｎの原子数の比を、Ｉｎ：Ｍ：Ｚｎ＝４：２：３又はその近傍とすると好ましい。
　また、半導体層１０８の組成として、半導体層１０８のＩｎ、Ｍ、及びＺｎの原子数の比を概略等しくしてもよい。すなわち、Ｉｎ、Ｍ、及びＺｎの原子数の比が、Ｉｎ：Ｍ：Ｚｎ＝１：１：１又はその近傍の材料を含んでいてもよい。また、Ｉｎ、Ｍ、及びＺｎの原子数の比が、Ｉｎ：Ｍ：Ｚｎ＝１：１：０．５又はその近傍の材料を含んでいてもよい。
　半導体層１０８が、Ｉｎの原子数比がＭの原子数比より多い領域を有することで、トランジスタ１００の電界効果移動度を高くすることができる。具体的には、トランジスタ１００の電界効果移動度が１０ｃｍ２／Ｖｓを超える、さらに好ましくはトランジスタ１００の電界効果移動度が３０ｃｍ２／Ｖｓを超えることが可能となる。
　例えば、上記の電界効果移動度が高いトランジスタを、ゲート信号を生成するゲートドライバに用いることで、額縁幅の狭い（狭額縁ともいう）表示装置を提供することができる。また、上記の電界効果移動度が高いトランジスタを、表示装置が有するソースドライバ（特に、ソースドライバが有するシフトレジスタの出力端子に接続されるデマルチプレクサ）に用いることで、表示装置に接続される配線数が少ない表示装置を提供することができる。
　なお、半導体層１０８が、Ｉｎの原子数比がＭの原子数比より多い領域を有していても、半導体層１０８の結晶性が高い場合、電界効果移動度が低くなる場合がある。
　例えば、半導体層１０８ａの組成として、原子数の比がＩｎ：Ｇａ：Ｚｎ＝１：１：０．５又はその近傍とすることができる。例えば、半導体層１０８ａの組成として、原子数の比がＩｎ：Ｇａ：Ｚｎ＝４：２：３又はその近傍とすることができる。例えば、半導体層１０８ｃの組成として、原子数の比がＩｎ：Ｇａ：Ｚｎ＝１：１：０．５又はその近傍とすることができる。なお、半導体層１０８ａ及び半導体層１０８ｃと、半導体層１０８ｂの組成が異なる構成を示したが、本発明の一態様はこれに限られない。半導体層１０８ａ、半導体層１０８ｂ及び半導体層１０８ｃの組成が同じ構成としてもよい。または、半導体層１０８ａ、半導体層１０８ｂ及び半導体層１０８ｃの組成がそれぞれ異なる構成としてもよい。また、半導体層１０８ａ、半導体層１０８ｂ及び半導体層１０８ｃのいずれか一の組成が異なる構成としてもよい。
　半導体層１０８の結晶性としては、例えば、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ　Ｄｉｆｆｒａｃｔｉｏｎ）を用いて分析する、あるいは、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｅ）を用いて分析することで解析できる。
　ここで、半導体層１０８に混入する水素又は水分などの不純物は、トランジスタ特性に影響を与えるため問題となる。従って、半導体層１０８においては、水素又は水分などの不純物が少ないほど好ましい。
　半導体層１０８としては、水、水素などの不純物濃度が低く、欠陥準位密度の低い金属酸化物膜を用いることで、優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、水、水素などの不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性又は実質的に高純度真性とよぶ。高純度真性又は実質的に高純度真性である金属酸化物膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、該金属酸化物膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性又は実質的に高純度真性である金属酸化物膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性又は実質的に高純度真性である金属酸化物膜は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。
　図１（Ａ）では、半導体層１０８は、半導体層１０８ａ、半導体層１０８ｂ、及び半導体層１０８ｃの３層で構成されている。なお、絶縁層１０４上に設けられた、半導体層１０８ａと、半導体層１０８ｂは連続して形成されることが好ましい。半導体層１０８ｃは、開口部１１２が形成された後、形成される。半導体層１０８ｃは、開口部１１２よりも大きな範囲を覆うように設けられることが好ましい。半導体層１０８ｃは、開口部１１２の側面に露出している導電層１２０、絶縁層１１６、及び絶縁層１０９に接する位置に設けられる。
　半導体層１０８ｃ上には、絶縁層１１０が設けられる。絶縁層１１０上には、絶縁層１１３ａが設けられ、絶縁層１１３ａ上には、導電層１１１が設けられる。導電層１１１の上に絶縁層１１３ｂが設けられる。従って、開口部１１２の内側では、半導体層１０８ｃ、絶縁層１１０、絶縁層１１３ａ、導電層１１１、絶縁層１１３ｂがこの順に半導体層１０８ｂ上に積層されている。絶縁層１１３ｂは、半導体層１０８ｃより大きな範囲で覆うように設けられることが好ましい。なお、導電層１１１は、絶縁層１１３ａと、絶縁層１１３ｂとで囲まれていることが好ましい。
　開口部１１２の内側に形成された導電層１１１の一部は、第２のゲート電極（トップゲート電極ともいう）として機能し、導電層１１１は、絶縁層１１０を介して半導体層１０８と重畳する部分を有する。よって、トランジスタ１００は、半導体層１０８上にゲート電極が設けられる、いわゆるトップゲート型のトランジスタである。
　図１（Ｂ）及び図１（Ｃ）に示すように、絶縁層１１３ａ及び絶縁層１１３ｂは、絶縁層１１６と同様の材料を用いることができる。絶縁層１１３ａと絶縁層１１３ｂで導電層１１１を囲むことにより、絶縁層１１０等が有する酸素が導電層１１１に拡散し、導電層１１１の抵抗が高くなるのを抑制できる。また、なお、絶縁層１１３ａ及び絶縁層１１３ｂは、上面形状が概略一致した構成とすることができる。
　図１（Ｂ）及び図１（Ｃ）において、絶縁層１０４が積層構造を有している場合を示している。絶縁層１０４は、導電層１０６側から第１の層１０４ａ、第２の層１０４ｂ、及び第３の層１０４ｃを有する。
　第１の層１０４ａは、導電層１０６の上面及び側面を覆って設けられている。第３の層１０４ｃは、半導体層１０８の下面に接して設けられている。第２の層１０４ｂは、第１の層１０４ａと第３の層１０４ｃの間に挟まれている。
　半導体層１０８と接する第３の層１０４ｃは、酸素を含む絶縁膜を含んで構成されることが好ましい。例えば、第３の層１０４ｃとして酸化シリコン膜、又は酸化窒化シリコン膜などの酸化絶縁膜を用いることが好ましい。このような酸化絶縁膜は、成膜時、又は成膜後に酸素を多く含有させることが容易であり、加熱により酸素を放出しやすい膜とすることができる。このような酸化絶縁膜に接して半導体層１０８を設けることで、半導体層１０８に多くの酸素を供給することが可能となる。
　第１の層１０４ａとしては、段差被覆性の高い成膜方法により形成された絶縁膜を用いることができる。例えば、プラズマＣＶＤ法や、スパッタリング法等により形成することができる。第１の層１０４ａとして、無機絶縁膜を用いると、有機絶縁膜を用いた場合に比べて厚さを薄くすることができ、トランジスタ１００Ａの駆動電圧を低減できる。第１の層１０４ａは、第３の層１０４ｃと同様、酸素を含む絶縁膜を含んで構成されていることが好ましい。特に、第１の層１０４ａと第３の層１０４ｃとに、同じ絶縁膜を用いることで、成膜装置を共有化できるためより好ましい。
　第２の層１０４ｂは、水、水素、又は窒素等が拡散しにくい（バリア性の高い）薄膜を用いることが好ましい。これにより、基板１０２や、導電層１０６等に含まれる水、水素などの不純物が半導体層１０８に拡散することを防ぐことができる。
　また、第２の層１０４ｂは、第１の層１０４ａ及び第３の層１０４ｃの少なくとも一方よりも誘電率の高い材料を含むことが好ましい。これにより、第２のゲート電極として機能する導電層１０６に与える電圧の低電圧化が可能となる。
　より具体的には、第２の層１０４ｂに、酸化アルミニウム、酸化ハフニウム、又はハフニウムアルミネートなどを用いることが好ましい。
　図１（Ｂ）及び図１（Ｃ）に示すように、導電層１１１は、導電層１２０ａ、導電層１２０ｂ、又は導電層１０６と同じ材料を用いることができる。ゲート電極として機能する導電層１１１は、金属又は合金を含むことが好ましい。例えば、導電層１１１としては、銅膜やアルミニウム膜などの低抵抗な導電膜を用いることが好ましい。また導電層１１１は、単層であってもよいし、積層構造を有していてもよい。
　また、トップゲート電極として機能する導電層１１１は、ボトムゲート電極として機能する導電層１０６と電気的に接続されていてもよい。導電層１１１と、導電層１０６とに、同じ電位が与えられることで、半導体層１０８を一対のゲート電極によって生じる電界で、電気的に取り囲むことができる。これにより、半導体層１０８にチャネルを誘起させるための電界を効果的に印加できるため、トランジスタ１００のオン電流を増大させることができる。そのため、トランジスタ１００を微細化することも可能となる。
　また、図１（Ａ）及び図１（Ｃ）に示すように、チャネル幅方向において、導電層１１１及び導電層１０６が、半導体層１０８の端部よりも外側に突出していることが好ましい。このとき、図１（Ｃ）に示すように、半導体層１０８のチャネル幅方向の全体が、絶縁層１１０と絶縁層１０４を介して、導電層１１１と導電層１０６に覆われた構成となる。
　なお、導電層１１１と導電層１０６とを接続しない構成としてもよい。このとき、一対のゲート電極の一方に定電位を与え、他方にトランジスタ１００Ａを駆動するための信号を与えてもよい。このとき、一方の電極に与える電位により、トランジスタ１００Ａを他方の電極で駆動する際のしきい値電圧を制御することもできる。
　また、図１（Ｂ）及び図１（Ｃ）に示すように、トランジスタ１００は、絶縁層１１０、絶縁層１１３ａ、導電層１１１及び絶縁層１１３ｂ上の絶縁層１１８と、絶縁層１１８上の絶縁層１１９を有すると好ましい。
　絶縁層１１８は、絶縁層１０９と同様の材料を用いることができる。
　絶縁層１１９は、絶縁層１１６と同様の材料を用いることができる。絶縁層１１９を設けることで、絶縁層１０９、絶縁層１１０及び絶縁層１１８から放出される酸素が、トランジスタから外方拡散するのを抑制できる。
　また、ゲート絶縁層として機能する絶縁層１１０は、過剰酸素領域を有することが好ましい。絶縁層１１０が過剰酸素領域を有することで、半導体層１０８中に過剰酸素を供給することができる。よって、半導体層１０８中に形成されうる酸素欠損を過剰酸素により補填することができるため、信頼性の高い半導体装置を提供することができる。また、第３の層１０４ｃは、絶縁層１１０と同様に過剰酸素領域を有することが好ましい。
　以上が構成例１についての説明である。
　以下では、上記構成例１と一部の構成が異なるトランジスタの変形例について説明する。なお、以下では、上記構成例１と重複する部分は説明を省略する場合がある。また、以下で示す図面において、上記構成例１と同様の機能を有する部分についてはハッチングパターンを同じくし、符号を付さない場合もある。
［変形例１］
　図２（Ａ）は、図１（Ｂ）と異なるトランジスタ１００Ａのチャネル長方向の断面図である。図２（Ｂ）は、図１（Ｂ）と異なるトランジスタ１００Ｂのチャネル長方向の断面図である。
　図２（Ａ）で示すトランジスタ１００Ａは、領域Ｐ１及び領域Ｐ２において絶縁層１１６が導電層１２０ａ及び導電層１２０ｂのそれぞれの上面に接し、絶縁層１０４（又は絶縁層１０４ｃ）に接しない点で、構成例１に示したトランジスタ１００と主に相違している。
　絶縁層１１６は、導電層１２０と同時に形成できるため、絶縁層１１６を形成するためのマスクを削減することができる。
　図２（Ｂ）で示すトランジスタ１００Ｂは、領域Ｑにおいて半導体層１０８ｃが半導体層１０８ｂに埋め込まれている形状を有する点で、構成例１に示したトランジスタ１００と主に相違している。このとき、半導体層１０８ｂの上面の位置と、半導体層１０８ｃの上面の位置が同じ高さであることが好ましい。もしくは、半導体層１０８ｂの上面の位置より、半導体層１０８ｃの上面の位置が低く、半導体層１０８ｃが半導体層１０８ｂに埋め込まれていることがより好ましい。
　ソースとして機能する導電層１２０ａの端部、又はドレインとして機能する導電層１２０ｂの端部とを半導体層１０８ｂから離すことで半導体層１０８ｂへの局所的な電界ストレスを緩和することができる。
　以上が構成例１の変形例１についての説明である。
［半導体装置の構成要素］
　次に、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。
〔基板〕
　基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板１０２として用いてもよい。また、シリコンや炭化シリコンを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１０２として用いてもよい。なお、基板１０２として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）、又は第１０．５世代、第１１世代、又は第１２世代など、サイズの大きな基板を用いることで、大型の表示装置を作製することができる。
　また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１００等を形成してもよい。又は、基板１０２とトランジスタ１００等の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ１００等は耐熱性の劣る基板や可撓性の基板にも転載できる。
〔導電膜〕
　ゲート電極として機能する導電層１１１及び導電層１０６、ソース電極として機能する導電層１２０ａ、ドレイン電極として機能する導電層１２０ｂとしては、クロム（Ｃｒ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）から選ばれた金属元素、又は上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成することができる。
　また、ゲート電極として機能する導電層１１１及び導電層１０６、ソース電極として機能する導電層１２０ａ、ドレイン電極として機能する導電層１２０ｂには、インジウムと錫とを有する酸化物（Ｉｎ−Ｓｎ酸化物）、インジウムとタングステンとを有する酸化物（Ｉｎ−Ｗ酸化物）、インジウムとタングステンと亜鉛とを有する酸化物（Ｉｎ−Ｗ−Ｚｎ酸化物）、インジウムとチタンとを有する酸化物（Ｉｎ−Ｔｉ酸化物）、インジウムとチタンと錫とを有する酸化物（Ｉｎ−Ｔｉ−Ｓｎ酸化物）、インジウムと亜鉛とを有する酸化物（Ｉｎ−Ｚｎ酸化物）、インジウムと錫とシリコンとを有する酸化物（Ｉｎ−Ｓｎ−Ｓｉ酸化物）、インジウムとガリウムと亜鉛とを有する酸化物（Ｉｎ−Ｇａ−Ｚｎ酸化物）等の酸化物導電体又は金属酸化物膜を適用することもできる。
　ここで、酸化物導電体について説明を行う。本明細書等において、酸化物導電体をＯＣ（ＯｘｉｄｅＣｏｎｄｕｃｔｏｒ）と呼称してもよい。酸化物導電体としては、例えば、金属酸化物に酸素欠損を形成し、該酸素欠損に水素を添加すると、伝導帯近傍にドナー準位が形成される。この結果、金属酸化物は、導電性が高くなり導電体化する。導電体化された金属酸化物を、酸化物導電体ということができる。一般に、金属酸化物は、エネルギーギャップが大きいため、可視光に対して透光性を有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する金属酸化物である。従って、酸化物導電体は、ドナー準位による吸収の影響は小さく、可視光に対して金属酸化物と同程度の透光性を有する。
　また、導電層１１１として、上記酸化物導電体（金属酸化物）を含む導電膜と、金属又は合金を含む導電膜の積層構造としてもよい。金属又は合金を含む導電膜を用いることで、配線抵抗を小さくすることができる。このとき、ゲート絶縁膜として機能する絶縁層と接する側には酸化物導電体を含む導電膜を適用することが好ましい。
　また、導電層１１１、導電層１０６、導電層１２０ａ、導電層１２０ｂには、Ｃｕ−Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、又はＴｉ）を適用してもよい。Ｃｕ−Ｘ合金膜を用いることで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可能となる。
　また、導電層１１１、導電層１０６、導電層１２０ａ、導電層１２０ｂには、上述の金属元素の中でも、特にチタン、タングステン、タンタル、及びモリブデンの中から選ばれるいずれか一つ又は複数を有すると好適である。特に、導電層１１１、導電層１０６、導電層１２０ａ、導電層１２０ｂとしては、窒化タンタル膜を用いると好適である。当該窒化タンタル膜は、導電性を有し、且つ、銅又は水素に対して、高いバリア性を有する。また、窒化タンタル膜は、さらに自身からの水素の放出が少ないため、半導体層１０８と接する導電膜、又は半導体層１０８の近傍の導電膜として、好適に用いることができる。
〔絶縁層１１６、絶縁層１１３ａ、絶縁層１１３ｂ、絶縁層１１９〕
　バリア層等として機能する絶縁層１１６、絶縁層１１３ａ、絶縁層１１３ｂ、絶縁層１１９は、金属元素と、酸素又は窒素とを、有することが好ましい。なお、上記金属元素としては、アルミニウム、ハフニウム、ルテニウム、チタン、タンタル、タングステン、クロムなどの金属元素から選ばれるいずれか一つ又は複数を有する。つまり、バリア層等として機能する絶縁層１１６、絶縁層１１３ａ、絶縁層１１３ｂ、絶縁層１１９として、金属元素を有する窒化膜、又は金属元素を有する酸化膜を用いることができる。
〔絶縁層１０４〕
　絶縁層１０４としては、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（ＰＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。また、絶縁層１０４としては、例えば、酸化物絶縁膜又は窒化物絶縁膜を単層又は積層して形成することができる。なお、半導体層１０８との界面特性を向上させるため、絶縁層１０４は、少なくとも半導体層１０８と接する領域は酸化物絶縁膜を含んでいることが好ましい。また、絶縁層１０４として加熱により酸素を放出する酸化物絶縁膜を用いることで、加熱処理により絶縁層１０４に含まれる酸素を、半導体層１０８に移動させることが可能である。
　絶縁層１０４の厚さは、５０ｎｍ以上、又は１００ｎｍ以上３０００ｎｍ以下、又は２００ｎｍ以上１０００ｎｍ以下とすることができる。絶縁層１０４を厚くすることで、絶縁層１０４の酸素放出量を増加させることができるとともに、絶縁層１０４と半導体層１０８との界面における界面準位、並びに半導体層１０８に含まれる酸素欠損を低減することが可能である。
　絶縁層１０４として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウム又はＧａ−Ｚｎ酸化物などを用いればよく、単層又は積層で設けることができる。本実施の形態では、絶縁層１０４として、窒化シリコン膜と、酸化窒化シリコン膜との積層構造を用いる。このように、絶縁層１０４を積層構造として、下層側に窒化シリコン膜を用い、上層側に酸化窒化シリコン膜を用いることで、半導体層１０８中に効率よく酸素を導入することができる。
　また、絶縁層１０４の半導体層１０８に接する側に窒化シリコン膜などの酸化物膜以外の膜を用いることもできる。このとき、絶縁層１０４の半導体層１０８と接する表面に対して酸素プラズマ処理などの前処理を行い、絶縁層１０４の表面、又は表面近傍を酸化することが好ましい。
〔絶縁層１１０〕
　トランジスタ１００等のゲート絶縁膜として機能する絶縁層１１０としては、プラズマ化学気相堆積（ＰＥＣＶＤ：（Ｐｌａｓｍａ　Ｅｎｈａｎｃｅｄ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ））法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜及び酸化ネオジム膜を一種以上含む絶縁層を用いることができる。なお、絶縁層１１０を、２層の積層構造又は３層以上の積層構造としてもよい。
　また、トランジスタ１００等のチャネル領域として機能する半導体層１０８と接する絶縁層１１０は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域（過剰酸素領域）を有することがより好ましい。別言すると、絶縁層１１０は、酸素を放出することが可能な絶縁膜である。なお、絶縁層１１０に過剰酸素領域を設けるには、例えば、酸素雰囲気下にて絶縁層１１０を形成する、もしくは成膜後の絶縁層１１０を酸素雰囲気下で熱処理すればよい。
　また、絶縁層１１０として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。従って、酸化シリコンを用いた場合と比べて、絶縁層１１０の膜厚を大きくできるため、トンネル電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。従って、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。
　また、絶縁層１１０は、欠陥が少ないことが好ましく、代表的には、電子スピン共鳴法（ＥＳＲ：Ｅｌｅｃｔｒｏｎ　Ｓｐｉｎ　Ｒｅｓｏｎａｎｃｅ）で観察されるシグナルが少ない方が好ましい。例えば、上述のシグナルとしては、ｇ値が２．００１の時に観察されるＥ’センターが挙げられる。なお、Ｅ’センターは、シリコンのダングリングボンドに起因する。絶縁層１１０としては、Ｅ’センター起因のスピン密度が、３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン膜、又は酸化窒化シリコン膜を用いればよい。
〔半導体層〕
　半導体層１０８がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ＞Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８、Ｉｎ：Ｍ：Ｚｎ＝６：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：２：５等が挙げられる。
　また、半導体層１０８が、Ｉｎ−Ｍ−Ｚｎ酸化物の場合、スパッタリングターゲットとしては、多結晶のＩｎ−Ｍ−Ｚｎ酸化物を含むターゲットを用いると好ましい。多結晶のＩｎ−Ｍ−Ｚｎ酸化物を含むターゲットを用いることで、結晶性を有する半導体層１０８を形成しやすくなる。なお、成膜される半導体層１０８の原子数比は、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。例えば、半導体層１０８に用いるスパッタリングターゲットの組成がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の場合、成膜される半導体層１０８の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］の近傍となる場合がある。
　また、半導体層１０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上である。このように、エネルギーギャップの広い金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
　また、半導体層１０８は、非単結晶構造であると好ましい。非単結晶構造は、例えば、ＣＡＡＣ−ＯＳ（Ｃ　Ａｘｉｓ　Ａｌｉｇｎｅｄ　Ｃｒｙｓｔａｌｌｉｎｅ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、又は非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
　ただし、本発明の一態様の半導体層１０８は、トランジスタのチャネル形成領域に、金属酸化物を有する構成に限定されない。例えば、本実施の形態の半導体装置は、トランジスタのチャネル形成領域に、シリコンを用いることができる。シリコンとしては、水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）、低温ポリシリコン（ＬＴＰＳ（Ｌｏｗ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｐｏｌｙ−Ｓｉｌｉｃｏｎ））、又は結晶性シリコンを用いることができる。結晶性シリコンとしては、微結晶シリコン、多結晶シリコン、単結晶シリコン等が挙げられる。
［作製方法例１］
　以下では、本発明の一態様のトランジスタの作製方法例について説明する。ここでは、上記構成例１で例示したトランジスタ１００を例に挙げて説明する。
　なお、半導体装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スパッタリング法、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ：Ｐｕｌｓｅ　Ｌａｓｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ法等を用いて形成することができる。ＣＶＤ法としては、プラズマ化学気相堆積（ＰＥＣＶＤ：Ｐｌａｓｍａ　Ｅｎｈａｎｃｅｄ　ＣＶＤ）法や、熱ＣＶＤ法などがある。また、熱ＣＶＤ法の一つに、有機金属化学気相堆積（ＭＯＣＶＤ：Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　ＣＶＤ）法がある。
　また、半導体装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スピンコート、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷等の方法、ドクターナイフ、スリットコート、ロールコート、カーテンコート、ナイフコート等のツール（設備）により形成することができる。
　また、半導体装置を構成する薄膜を加工する際には、フォトリソグラフィ法等を用いて加工することができる。それ以外に、ナノインプリント法、サンドブラスト法、リフトオフ法などにより薄膜を加工してもよい。また、メタルマスクなどの遮蔽マスクを用いた成膜方法により、島状の薄膜を直接形成してもよい。
　フォトリソグラフィ法としては、代表的には以下の２つの方法がある。一つは、加工したい薄膜上にレジストマスクを形成して、エッチング等により当該薄膜を加工し、レジストマスクを除去する方法である。もう一つは、感光性を有する薄膜を成膜した後に、露光、現像を行って、当該薄膜を所望の形状に加工する方法である。
　フォトリソグラフィ法において、露光に用いる光は、例えばｉ線（波長３６５ｎｍ）、ｇ線（波長４３６ｎｍ）、ｈ線（波長４０５ｎｍ）、又はこれらを混合させた光を用いることができる。そのほか、紫外線やＫｒＦレーザ光、又はＡｒＦレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外光（ＥＵＶ：Ｅｘｔｒｅｍｅ　Ｕｌｔｒａ−ｖｉｏｌｅｔ）やＸ線を用いてもよい。また、露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、Ｘ線又は電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビームなどのビームを走査することにより露光を行う場合には、フォトマスクは不要である。
　薄膜のエッチングには、ドライエッチング法、ウェットエッチング法、サンドブラスト法などを用いることができる。
　図３乃至図５に示す各図は、トランジスタ１００の作製方法を説明するチャネル長方向の断面図である。説明を簡便化するために、成膜時には膜と表記し、形成後は層と表記する場合がある。例えば、説明のために、明細書中では成膜された膜を半導体膜１０８Ａと表現することがある。
〔導電層１０６の形成〕
　基板１０２上に導電膜を形成し、これをエッチングにより加工して、ボトムゲート電極として機能する導電層１０６を形成する（図３（Ａ））。
〔絶縁層１０４の形成〕
　続いて、基板１０２及び導電層１０６を覆って絶縁層１０４を形成する（図３（Ｂ））。絶縁層１０４は、プラズマＣＶＤ法、ＡＬＤ法、スパッタリング法などを用いて形成することができる。
　ここでは、３層の積層構造を有する絶縁層１０４を形成する。
　第１の層１０４ａ及び第３の層１０４ｃとして、プラズマＣＶＤ法又はスパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、又は窒化シリコン膜等のシリコンを含む絶縁膜を形成する。
　第２の層１０４ｂとしては、スパッタリング法又はＡＬＤ法により、酸化アルミニウム膜、酸化ハフニウム膜、又はハフニウムアルミネート膜等の、シリコンを含まない金属酸化物を含む絶縁膜を形成する。
　ここで、絶縁層１０４を形成した後に、絶縁層１０４に酸素を添加することが好ましい。絶縁層１０４に添加する酸素としては、酸素ラジカル、酸素原子、酸素原子イオン、酸素分子イオン等がある。また、添加方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等がある。また、絶縁層１０４上に酸素の脱離を抑制する膜を形成した後、該膜を介して絶縁層１０４に酸素を添加してもよい。
　上述の酸素の脱離を抑制する膜として、インジウム、亜鉛、ガリウム、錫、アルミニウム、クロム、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、又はタングステンの１以上を有する導電膜あるいは半導体膜を用いることができる。
　また、プラズマ処理で酸素の添加を行う場合、マイクロ波で酸素を励起し、高密度な酸素プラズマを発生させることで、絶縁層１０４への酸素添加量を増加させることができる。また、酸素を含む雰囲気下でプラズマ処理を行うことで、絶縁層１０４の表面に吸着した水や水素などを除去することができる。これにより、後に形成する半導体層１０８中、又は半導体層１０８と絶縁層１０４との界面に存在しうる水や水素を低減できる。
　絶縁層１０４として、窒化シリコンや窒化酸化シリコンなどを用いた場合には、絶縁層１０４中に水素が含まれる場合がある。このとき、上述のようなプラズマ処理等を行うことで、少なくとも半導体層１０８側における水素濃度を低減することができる。
〔半導体層１０８ａ及び半導体層１０８ｂの形成〕
　続いて、絶縁層１０４上に半導体層１０８ａとなる半導体膜１０８Ａ（図示せず）、及び半導体層１０８ｂとなる半導体膜１０８Ｂ（図示せず）を形成する（図３（Ｃ））。
　半導体膜１０８Ａ及び半導体膜１０８Ｂは、金属酸化物ターゲットを用いたスパッタリング法により形成することが好ましい。
　半導体膜１０８Ａ及び半導体膜１０８Ｂを成膜する際に、酸素ガスの他に、不活性ガス（例えば、ヘリウムガス、アルゴンガス、キセノンガスなど）を混合させてもよい。
　例えば、半導体膜１０８Ａを成膜する際の成膜ガス全体に占める酸素ガスの割合（以下、酸素流量比ともいう）としては、０％以上１００％以下、好ましくは１０％以上５０％以下とすることが好ましい。酸素流量比を高くすることで、半導体膜１０８Ａの成膜時に、スパッタリングガスに含まれる酸素の一部が絶縁層１０４に供給される場合がある。
　例えば、半導体膜１０８Ｂを成膜する際の酸素流量比としては、０％以上１００％以下、好ましくは５％以上５０％以下とすることが好ましい。酸素流量比を低くし、結晶性が比較的低い金属酸化物膜とすることで、オン電流が高められたトランジスタとすることができる。
　また、半導体膜１０８Ａ及び半導体膜１０８Ｂの成膜条件としては、基板温度を室温以上２５０℃以下、好ましくは基板温度を１３０℃以上２２０℃未満とすればよい。金属酸化物膜の成膜時の基板温度を、例えば、室温以上２２０℃未満とすると、生産性が高くなり好ましい。また、基板温度を室温とする、又は意図的に加熱しない状態で、金属酸化物膜を成膜することで、結晶性の低い金属酸化物膜を成膜しやすくなる。
　また、半導体膜１０８Ａの厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上６０ｎｍ以下とすればよい。
　また、半導体膜１０８Ｂの厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上６０ｎｍ以下とすればよい。
　なお、基板１０２として、大型のガラス基板（例えば、第６世代乃至第１２世代）を用いる場合、金属酸化物膜を成膜する際の基板温度を２２０℃以上３００℃以下とした場合、基板１０２が変形する（歪む又は反る）場合がある。よって、大型のガラス基板を用いる場合においては、金属酸化物膜を成膜する際の基板温度を室温以上２２０℃未満とすることで、ガラス基板の変形を抑制することができる。
　また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下、さらにより好ましくは−１２０℃以下にまで高純度化したガスを用いることで金属酸化物膜に水分等が取り込まれることを可能な限り防ぐことができる。
　また、スパッタリング法で金属酸化物膜を成膜する場合、スパッタリング装置におけるチャンバーは、金属酸化物にとって不純物となる水、水素などを可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて、高真空（５×１０−７Ｐａから１×１０−４Ｐａ程度まで）に排気することが好ましい。特に、スパッタリング装置の待機時における、チャンバー内のＨ２Ｏに相当するガス分子（ｍ／ｚ＝１８に相当するガス分子）の分圧を１×１０−４Ｐａ以下、好ましく５×１０−５Ｐａ以下とすることが好ましい。
　また、金属酸化物膜を成膜する前に、絶縁層１０４の表面に吸着した水や水素を脱離させるための加熱処理を行うことが好ましい。例えば、減圧雰囲気下にて７０℃以上２２０℃未満の温度で加熱処理を行うことができる。またこのとき、絶縁層１０４の表面を大気に暴露することなく、連続して金属酸化物膜を成膜することが好ましい。例えば、成膜装置として、基板を加熱する加熱室と、金属酸化物膜を成膜する成膜室とが、ゲートバルブ等を介して接続された構成とすることが好ましい。
　なお、半導体膜１０８Ａ及び半導体膜１０８Ｂを加工し、半導体層１０８ａ及び半導体層１０８ｂを形成する（図３（Ｃ））。半導体膜１０８Ａ及び半導体膜１０８Ｂの加工には、ウェットエッチング法及びドライエッチング法のいずれか一方又は双方を用いればよい。
　また、半導体膜１０８Ａ及び半導体膜１０８Ｂの成膜後、又は半導体層１０８ａ及び半導体層１０８ｂに加工した後、加熱処理を行い、金属酸化物膜又は半導体層１０８の脱水素化又は脱水化をしてもよい。加熱処理の温度は、代表的には、１５０℃以上基板の歪み点未満、又は２５０℃以上４５０℃以下、又は３００℃以上４５０℃以下である。
　加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、又は窒素を含む不活性雰囲気で行うことができる。又は、不活性雰囲気で加熱した後、酸素雰囲気で加熱してもよい。なお、上記不活性雰囲気及び酸素雰囲気に水素、水などが含まれないことが好ましい。処理時間は３分以上２４時間以下とすればよい。
　該加熱処理は、電気炉、ＲＴＡ装置等を用いて行うことができる。ＲＴＡ装置を用いることで、短時間に限り、基板の歪み点以上の温度で加熱処理を行うことができる。そのため加熱処理時間を短縮することができる。
　金属酸化物膜を加熱しながら成膜する、又は金属酸化物膜を形成した後、加熱処理を行うことで、ＳＩＭＳにより得られる金属酸化物膜中の水素濃度を５×１０１９ａｔｏｍｓ／ｃｍ３以下、または１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、または１×１０１８ａｔｏｍｓ／ｃｍ３以下、または５×１０１７ａｔｏｍｓ／ｃｍ３以下、または１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる。
〔導電層１２０の形成〕
　続いて、絶縁層１０４、半導体層１０８ａ及び半導体層１０８ｂ上に導電膜を成膜し、該導電膜から導電層１２０を形成する（図３（Ｄ））。
〔絶縁層１１６の形成〕
　続いて、絶縁層１０４、及び導電層１２０上に、絶縁層１１６となる絶縁膜を成膜し、当該絶縁膜を加工することにより絶縁層１１６を形成する（図３（Ｅ））。
　絶縁層１１６となる絶縁膜は、スパッタリング法又はＡＬＤ法等の成膜方法により形成することが好ましい。特にＡＬＤ法は段差被覆性が高く、且つ極めて緻密な膜を形成できるため、高いバリア性を有する膜とすることができる。
　絶縁層１１６として、金属元素と、酸素又は窒素とを、有することが好ましい。なお、上記金属元素としては、アルミニウム、ハフニウム、ルテニウム、チタン、タンタル、タングステン、クロムなどの金属元素から選ばれるいずれか一つ又は複数を有する。つまり、絶縁層１１６として、金属元素を有する窒化膜、又は金属元素を有する酸化膜を用いることができる。
　絶縁層１１６は、導電層１２０を覆うように接して設けることが好ましい。これにより、導電層１２０が酸素を吸収して酸化することを抑制するバリア膜として機能する。また当該金属化合物は、導電層１２０、半導体層１０８ａ及び半導体層１０８ｂ中に含まれる水素を引き寄せる場合がある。
　酸化物半導体は、水素、又は窒素などが存在すると、キャリア密度が増加する。酸化物半導体中の水素は、金属原子と結合する酸素と反応して水になり、酸素欠損を形成する場合がある。当該酸素欠損に水素が入ることで、キャリア密度が増加する。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。つまり、窒素、又は水素を有する酸化物半導体は、低抵抗化される。
〔絶縁膜１０９Ｆの成膜〕
　続いて、絶縁層１０４、及び絶縁層１１６上に、絶縁層１０９となる絶縁膜１０９Ｆを成膜する（図３（Ｆ））。
　絶縁膜１０９Ｆとしては、例えば酸化シリコン膜又は酸化窒化シリコン膜などの酸化物膜を、プラズマ化学気相堆積装置（ＰＥＣＶＤ装置、又は単にプラズマＣＶＤ装置という）を用いて形成することが好ましい。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
　また、絶縁膜１０９Ｆとして、堆積性気体の流量に対する酸化性気体の流量を２０倍より大きく１００倍未満、又は４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐａ未満、又は５０Ｐａ以下とするＰＥＣＶＤ装置を用いることで、欠陥量の少ない酸化窒化シリコン膜を成膜することができる。
　また、絶縁膜１０９Ｆとして、ＰＥＣＶＤ装置の真空排気された処理室内に載置された基板を２８０℃以上３５０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、絶縁層１０９として、緻密である酸化シリコン膜又は酸化窒化シリコン膜を形成することができる。
　また、絶縁膜１０９Ｆを、マイクロ波を用いたＰＥＣＶＤ法を用いて形成してもよい。マイクロ波とは３００ＭＨｚから３００ＧＨｚの周波数域を指す。マイクロ波は、電子温度が低く、電子エネルギーが小さい。また、供給された電力において、電子の加速に用いられる割合が少なく、より多くの分子の解離及び電離に用いられることが可能であり、密度の高いプラズマ（高密度プラズマ）を励起することができる。このため、被成膜面及び堆積物へのプラズマダメージが少なく、欠陥の少ない絶縁膜１０９Ｆを成膜することができる。
　また、絶縁膜１０９Ｆを、有機シランガスを用いたＣＶＤ法を用いて形成することができる。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）などのシリコン含有化合物を用いることができる。有機シランガスを用いたＣＶＤ法を用いることで、被覆性の高い絶縁膜１０９Ｆを成膜することができる。
〔開口部１１２の形成〕
　続いて、導電層１０６と重なる領域の導電層１２０、絶縁層１１６、及び絶縁膜１０９Ｆの一部をエッチングし、開口部１１２を形成し、半導体層１０８ｂの一部を露出させる（図４（Ａ））。
　ここで、導電層１２０、絶縁層１１６、及び絶縁膜１０９Ｆは、それぞれ同じレジストマスクを用いて加工することが好ましい。これにより、半導体層１０８ｂ上に上面形状が概略一致した開口部１１２を形成することができる。
　なお、半導体層１０８ｂは、絶縁層１０９、及び絶縁層１１６のエッチング時に、半導体層１０８ｂの一部もエッチングされ、薄膜化する場合がある。
〔半導体層１０８ｃの形成〕
　続いて、絶縁層１０９及び開口部１１２上に半導体層１０８ｃとなる半導体膜１０８Ｃを成膜する。（図４（Ｂ））。
　半導体膜１０８Ｃを成膜する際に、酸素ガスの他に、不活性ガス（例えば、ヘリウムガス、アルゴンガス、キセノンガスなど）を混合させてもよい。
　例えば、半導体膜１０８Ｃを成膜する際の成膜ガス全体に占める酸素ガスの割合（以下、酸素流量比ともいう）としては、０％以上１００％以下、好ましくは５０％以上１００％以下とすることが好ましい。酸素流量比を高くすることで、半導体層１０８ｃの成膜時に、スパッタリングガスに含まれる酸素の一部が半導体層１０８ａ及び半導体層１０８ｂに供給される場合がある。
　また、半導体膜１０８Ｃの成膜条件としては、基板温度を室温以上２５０℃以下、好ましくは基板温度を１３０℃以上２２０℃未満とすればよい。金属酸化物膜の成膜時の基板温度を、例えば、室温以上２２０℃未満とすると、生産性が高くなり好ましい。また、基板温度を室温とする、又は意図的に加熱しない状態で、金属酸化物膜を成膜することで、結晶性の低い金属酸化物膜を成膜しやすくなる。
　また、半導体層１０８ｃの厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上６０ｎｍ以下とすればよい。
〔加熱処理〕
　半導体膜１０８Ｃを形成した後、加熱処理を行う。このとき、窒素雰囲気で加熱処理を行い、続いて酸素雰囲気で加熱処理を行うことが好ましい。
　加熱処理により、半導体膜１０８Ｃから放出される酸素が半導体層１０８ａ及び半導体層１０８ｂに供給され、半導体層１０８ａ及び半導体層１０８ｂ中の酸素欠損を低減することができる。これにより、半導体層１０８ａ及び半導体層１０８ｂが半導体膜１０８Ｃに接する部分に高抵抗な（キャリア濃度の低い）領域が形成される。
　加熱処理の最高温度が高いほど好ましいが、大型の基板を用いた場合には、例えば１００℃以上４５０℃以下、好ましくは１５０℃以上４５０℃以下、より好ましくは２００℃以上４５０℃以下、さらに好ましくは２５０℃以上４５０℃以下、さらに好ましくは３００℃以上４２０℃以下とする。半導体層１０８ｃは多くの過剰酸素が含まれるため、比較的低温の加熱処理であっても、十分な量の酸素を半導体層１０８ａ及び半導体層１０８ｂに供給することができる。
〔絶縁層１１０の成膜〕
　続いて、絶縁膜１１０Ａを成膜する。絶縁膜１１０Ａは、プラズマＣＶＤ法又はスパッタリング法等により成膜することができる。絶縁膜１１０Ａは、絶縁層１０９と同様に欠陥の少ない緻密である酸化シリコン膜又は酸化窒化シリコン膜で形成されることが好ましい（図４（Ｂ））。半導体膜１０８Ｃを形成した後、加熱処理を行う代わりに、絶縁膜１１０Ａを成膜後に加熱処理を行ってもよい。加熱処理については、前述の加熱処理を参照できるため、詳細を省略する。
〔導電層１１１、及び絶縁層１１３ａの成膜〕
　続いて、絶縁層１１０上に、絶縁層１１３ａとなる絶縁膜１１３Ａと、導電層１１１となる導電膜１１１Ａを成膜する（図４（Ｂ））。絶縁膜１１３Ａ及び導電膜１１１Ａは、金属又は合金のスパッタリングターゲットを用いたスパッタリング法により成膜することが好ましい。絶縁膜１１３Ａ及び導電膜１１１Ａは、開口部１１２を覆うように、絶縁層１１０上に成膜する。
〔導電層１１１の形成〕
　続いて、導電膜１１１Ａを加工して導電層１１１を形成する。この際、導電層１１１は、半導体層１０８ｃ、絶縁層１１０、絶縁層１１３ａを同じレジストマスクを用いて加工することが好ましい。これにより、導電層１１１と上面形状が概略一致した半導体層１０８ｃ、絶縁層１１０、絶縁層１１３ａを形成することができる（図４（Ｃ））。
　絶縁膜１１３Ａのエッチングには、異方性のエッチング法を用いることが好ましい。好適には、ドライエッチング法を用いることができる。これにより、絶縁層１１３ａの端部が後退しないように加工することが可能となる。
〔絶縁層１１３ｂの成膜〕
　続いて、絶縁層１１３ｂとなる絶縁膜１１３Ｂを、絶縁層１０９、半導体層１０８ｃ、絶縁層１１０、絶縁層１１３ａ、及び導電層１１１上に成膜する（図４（Ｄ））。絶縁膜１１３Ｂは、金属又は合金のスパッタリングターゲットを用いたスパッタリング法により成膜することが好ましい。
〔絶縁層１１３ｂの形成〕
　続いて、絶縁膜１１３Ｂを加工して、絶縁層１１３ｂを形成する（図５（Ａ））。このとき、絶縁層１１３ａと絶縁層１１３ｂの端部が接し、導電層１１１が露出しないように加工することが好ましい。絶縁層１１３ｂの形成については、前述の絶縁膜１３１ａの記載を参照できるため、詳細を省略する。
　また、絶縁層１１３ａ及び絶縁層１１３ｂに同じ絶縁膜を用いることで、異方性エッチングを容易なものとすることができる。また、導電層１１１を囲むように絶縁層１１３ａと絶縁層１１３ｂを形成するためには、異方性エッチング法を用いることで絶縁層１１３ａ及び絶縁層１１３ｂの端部に凹凸が形成されにくくなるため好ましい。
〔絶縁層１１８、及び絶縁層１１９の形成〕
　続いて、絶縁層１０９、絶縁層１１０を覆って絶縁層１１８及び絶縁層１１９を形成する（図５（Ｂ））。
　絶縁層１１８は、プラズマＣＶＤ法又はスパッタリング法等により成膜することができる。絶縁層１１８は、上記絶縁層１０９と同様の方法により形成することが好ましい。
　また、絶縁層１１９は、金属又は合金のスパッタリングターゲットを用いたスパッタリング法により成膜することが好ましい。絶縁層１１９は、絶縁層１１６、絶縁層１１３ａ、及び絶縁層１１３ｂと同じ機能を備えていることが好ましい。絶縁層１１９は、バリア膜として絶縁層１０９及び絶縁層１１８が有する酸素の拡散を抑えることができ、さらに、絶縁層１１９の上から侵入する水素、水などの侵入を防ぐことができる。
　以上の工程により、トランジスタ１００を作製することができる。なお、図５（Ｂ）に示す断面図は、図１（Ｂ）で示した図と同じ図である。
　本作成方法によれば、導電層が酸化アルミニウム膜、酸化ハフニウム膜、又はハフニウムアルミネート膜等の、シリコンを含まない金属酸化物を含む絶縁膜によって覆われる、もしくは囲われることで、半導体層の酸素を導電層が吸収することでトランジスタの電気特性が変化することを抑えることができる。また、絶縁層１１９を設けることで、ゲート電極として機能する導電層１１１と、ソース又はドレインとして機能する導電層１２０ａ、導電層１２０ｂとの間に生成される寄生容量を小さくすることができる。ゲート電極に生成する寄生量を小さくすることで、良好なスイッチング特性を得ることができる。
　また、例えばトランジスタの作製工程にかかる最高温度を４００℃以下、又は３５０℃以下、又は３４０℃以下、又は３３０℃以下、又は３００℃以下にまで低減することができ、生産性を高めることができる。
　以上が作製方法例１についての説明である。
　次に、上記構成例とは異なるトランジスタの構成例について説明する。
［構成例２］
　図６（Ａ）は、トランジスタ１００Ｃの上面図であり、図６（Ｂ）は、図６（Ａ）に示す一点鎖線Ａ３−Ａ４における切断面の断面図に相当し、図６（Ｃ）は、図６（Ａ）に示す一点鎖線Ｂ３−Ｂ４における切断面の断面図に相当する。
　図６（Ａ）のトランジスタ１００Ｃは、図１（Ａ）のトランジスタ１００と異なる構成を有している。トランジスタ１００Ｃは、絶縁層１１６上の絶縁層１０９の形成工程が省略された構成である。そのため、絶縁層１１３ｂは、絶縁層１１６を覆うように接していることが好ましい。
　絶縁層１０９を有さない構成にすることで、絶縁層１０９の成膜工程を省略することができる。また、絶縁層１１０が有する過剰酸素領域は、半導体層１０８ｃと接する面積の大きさによって、絶縁層１１０から半導体層に放出する酸素量を制御することができる。
［変形例２］
　図７（Ａ）は、図６（Ｂ）と異なるトランジスタ１００Ｄのチャネル長方向の断面図である。図７（Ｂ）は、図６（Ｂ）と異なるトランジスタ１００Ｅのチャネル長方向の断面図である。
　図７（Ａ）で示すトランジスタ１００Ｄは、領域Ｒにおいて絶縁層１１８が導電層１２０ａ及び導電層１２０ｂのそれぞれの側面に接し、絶縁層１０４（又は絶縁層１０４ｃ）に接しない点で、構成例１に示したトランジスタ１００Ｃと主に相違している。
　絶縁層１１６は、導電層１２０と同時に形成できるため、絶縁層１１６を形成するためのマスクを削減することができる。
　図７（Ｂ）で示すトランジスタ１００Ｅは、領域Ｓにおいて半導体層１０８ｃが半導体層１０８ｂに埋め込まれている形状を有する点で、構成例２に示したトランジスタ１００Ｃと主に相違している。このとき、半導体層１０８ｂの上面の位置と、半導体層１０８ｃの上面の位置が同じ高さであることが好ましい。もしくは、半導体層１０８ｂの上面の位置より、半導体層１０８ｃの上面の位置が低く、半導体層１０８ｃが半導体層１０８ｂに埋め込まれていることがより好ましい。
　ソースとして機能する導電層１２０ａの端部、又はドレインとして機能する導電層１２０ｂの端部とを半導体層１０８ｂから離すことで半導体層１０８ｂへの局所的な電界ストレスを緩和することができる。
　以上が構成例２の変形例２についての説明である。
　次に、上記構成例とは異なるトランジスタの構成例について説明する。
［構成例３］
　図８（Ａ）は、トランジスタ１００Ｆの上面図であり、図８（Ｂ）は、図８（Ａ）に示す一点鎖線Ａ５−Ａ６における切断面の断面図に相当し、図８（Ｃ）は、図８（Ａ）に示す一点鎖線Ｂ５−Ｂ６における切断面の断面図に相当する。
　図８（Ａ）のトランジスタ１００Ｆは、図１（Ａ）のトランジスタ１００と異なる構成を有している。トランジスタ１００Ｆは、導電層１０６の形成工程が省略された構成である。そのため、絶縁層１１３ｂは、絶縁層１１６に覆うように接していることが好ましい。
　以下では、上記構成例とは異なるトランジスタの構成例について説明する。
［構成例４］
　本発明の一態様によれば、トランジスタを低温で作製することが可能なため、耐熱性の比較的低い基板上にトランジスタを作製することができる。一例として、可撓性を有する程度に薄い有機樹脂基板上に設けられたトランジスタについて説明する。
　図９（Ａ）、（Ｂ）に、以下で例示するトランジスタ１００Ｇの断面図を示す。なお、上面図については図１（Ａ）を援用できる。トランジスタ１００Ｇは、上記構成例１で例示したトランジスタ１００Ａと比較して、基板１０２に代えて基板１０２ａ上に設けられている点、及び絶縁層１０３を有している点で、主に相違している。
　基板１０２ａとしては、可撓性を有する程度に薄い（例えば厚さ１００ｎｍ以上１００μｍ以下）有機樹脂などの基板を用いることができる。
　有機樹脂としては、代表的にはポリイミド樹脂を用いることができる。ポリイミド樹脂は、耐熱性に優れるため好ましい。このほかにアクリル樹脂、エポキシ樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、シロキサン樹脂、ベンゾシクロブテン系樹脂、フェノール樹脂等を用いることができる。
　有機樹脂は、例えばスピンコート、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷等の方法、ドクターナイフ、スリットコート、ロールコート、カーテンコート、ナイフコート等のツール（設備）により、樹脂前駆体と溶媒の混合材料、又は可溶性の樹脂材料と溶媒の混合材料を、支持基板上に形成する。その後、加熱処理により、溶媒等を除去するとともに、材料を硬化させ、有機樹脂を含む基板１０２ａを形成することができる。
　例えば、ポリイミドを用いる場合には、脱水によりイミド結合が生じる樹脂前駆体を用いることができる。又は、可溶性のポリイミドを含む材料を用いてもよい。
　なお、基板１０２ａとして、スピンコート法等で形成した極めて薄い（例えば厚さ５μｍ以下の）有機樹脂を用いた場合、十分に高い機械的強度が得られず、基板の搬送や取扱いが困難となる場合がある。従って補強のために、基板１０２ａの裏面側（トランジスタ１００Ｇが設けられていない側）に、例えば厚さ２０μｍ以上３００μｍ以下の可撓性を有するフィルムを、接着層を介して貼りつけてもよい。
　絶縁層１０３としては、無機絶縁膜を用いることができる。絶縁層１０３は、基板１０２ａに含まれる水、水素などの不純物が、トランジスタ１００Ｇに拡散することを防ぐバリア膜として機能することが好ましい。
　バリア性の高い無機絶縁膜としては、例えば窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウムなどが挙げられる。
　また、絶縁層１０３を積層膜とする場合には、少なくとも一層にバリア性の高い無機絶縁膜を適用することが好ましい。例えば、基板１０２ａから酸化窒化シリコン膜と、窒化シリコン膜を積層した２層構造、酸化窒化シリコン膜と、窒化シリコン膜と、酸化窒化シリコン膜を積層した３層構造などとしてもよい。
　ここで、トランジスタ１００Ｇの作製方法の一例について説明する。まず、ガラス基板等の支持基板上に基板１０２ａとなる樹脂層と、絶縁層１０３とを積層して形成する。続いて、絶縁層１０３上に、上記作製方法例と同様の方法によりトランジスタを形成する。その後、支持基板と基板１０２ａとを分離することにより、可撓性を有する基板１０２ａ上のトランジスタ１００Ｇを作製することができる。
　支持基板と基板１０２ａの分離方法は、様々な方法を用いることができる。例えば支持基板側からレーザ光を照射することで、支持基板と基板１０２ａとの密着性を低下させる方法を用いてもよい。このとき、支持基板と基板１０２ａとの間に、光吸収層を設けてもよい。光吸収層としては、レーザ光に用いる光の一部を吸収しうる材料を用いることができる。例えば、レーザ光として波長３０８ｎｍのエキシマレーザを用いる場合には、光吸収層としては、金属、半導体、酸化物等を用いることができる。例えば、シリコンなどの半導体膜、チタンやタングステンなどの金属膜、酸化チタン、酸化タングステン、酸化インジウム、インジウムスズ酸化物などの酸化物膜等を用いることができる。
　また、支持基板上に絶縁層１０３を形成し、トランジスタを作製した後に、支持基板と絶縁層１０３との間で分離した後、絶縁層１０３と、可撓性を有する基板１０２ｂとを接着層１０５により貼り合せる構成としてもよい。その場合のチャネル長方向の断面図を図９（Ｃ）に示す。
　このとき、絶縁層１０３と支持基板との間に、剥離層を形成することが好ましい。例えば、剥離層としてタングステンなどの高融点金属材料を含む層と、当該金属材料の酸化物を含む層を積層して用い、その上の絶縁層１０３として、窒化シリコン、酸化シリコン、酸化窒化シリコン、窒化酸化シリコンなどの無機絶縁材料を含む絶縁層を積層して用いることができる。このような構成とすることで、トランジスタの作製工程が完了した後に、レーザの照射を行うことなく、タングステンと酸化タングステンの界面、酸化タングステン中、又は酸化タングステンと絶縁層の界面で剥離することができる。
　またこのような作製方法によれば、トランジスタの被形成面側に有機樹脂が設けられないため、作製工程にかかる温度を高めることができる。これにより、トランジスタを構成する絶縁層の成膜温度や、絶縁層又は半導体層などに含まれる水、水素などの不純物を除去するための加熱処理の温度を高めることができ、より信頼性の高いトランジスタを実現できる。
　またこのような作製方法によれば、トランジスタが完成した後に基板１０２ｂを貼り合せるため、基板１０２ｂの材料に制限がない。そのため、基板１０２ｂとして、用途に応じて様々な材料を選択して使用することができる。
　以上が、可撓性を有する基板上に設けられたトランジスタの構成例についての説明である。
　なお、ここでは絶縁層１０３上に設けられるトランジスタ１００Ｇの構成として、上記構成例１で例示したトランジスタ１００と同様のものを示したが、構成例２乃至構成例４で例示したトランジスタ、各作製方法例で例示した各トランジスタ、又は以下で例示する各トランジスタも同様に、可撓性を有する基板上に作製することができる。
　本実施の形態で例示した構成例、作製方法例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、作製方法例、又は図面等と適宜組み合わせて実施することができる。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態２）
　本実施の形態においては、先の実施の形態で例示したトランジスタを有する表示装置の一例について説明を行う。
［構成例］
　図１０（Ａ）は、表示装置の一例を示す上面図である。図１０（Ａ）に示す表示装置７００は、第１の基板７０１上に設けられた画素部７０２と、第１の基板７０１に設けられたソースドライバ回路部７０４及びゲートドライバ回路部７０６と、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を囲むように配置されるシール材７１２と、第１の基板７０１に対向するように設けられる第２の基板７０５と、を有する。なお、第１の基板７０１と第２の基板７０５は、シール材７１２によって貼り合わされている。すなわち、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６は、第１の基板７０１とシール材７１２と第２の基板７０５によって封止されている。なお、図１０（Ａ）には図示しないが、第１の基板７０１と第２の基板７０５の間には表示素子が設けられる。
　また、表示装置７００は、第１の基板７０１上のシール材７１２によって囲まれている領域とは異なる領域に、ＦＰＣ端子部７０８（ＦＰＣ：Ｆｌｅｘｉｂｌｅ　ｐｒｉｎｔｅｄ　ｃｉｒｃｕｉｔ）が設けられる。ＦＰＣ端子部７０８は、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６のそれぞれに電気的に接続される。また、ＦＰＣ端子部７０８には、ＦＰＣ７１６が接続され、ＦＰＣ７１６によって画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６に各種信号等が供給される。また、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０８には、信号線７１０が各々接続されている。ＦＰＣ７１６により供給される各種信号等は、信号線７１０を介して、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０８に与えられる。
　また、表示装置７００にゲートドライバ回路部７０６を複数設けてもよい。また、表示装置７００としては、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を画素部７０２と同じ第１の基板７０１に形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ回路部７０６のみを第１の基板７０１に形成してもよい、又はソースドライバ回路部７０４のみを第１の基板７０１に形成してもよい。この場合、ソースドライバ回路又はゲートドライバ回路等が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を含むＩＣを、第１の基板７０１又はＦＰＣ７１６に設ける構成としてもよい。なお、別途形成した駆動回路基板の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ　Ｏｎ　Ｇｌａｓｓ）法、ワイヤボンディング法などを用いることができる。
　また、表示装置７００が有する画素部７０２、ソースドライバ回路部７０４及びゲートドライバ回路部７０６は、複数のトランジスタを有しており、本発明の一態様の半導体装置であるトランジスタを適用することができる。
　また、表示装置７００は、様々な素子を有することができる。該素子の一例としては、例えば、エレクトロルミネッセンス（ＥＬ）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子、ＬＥＤなど）、発光トランジスタ素子（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク素子、電気泳動素子、エレクトロウェッティング素子、プラズマディスプレイパネル（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）ディスプレイ（例えば、グレーティングライトバルブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、デジタル・マイクロ・シャッター（ＤＭＳ）素子、インターフェロメトリック・モジュレーション（ＩＭＯＤ）素子など）、圧電セラミックディスプレイなどが挙げられる。
　また、ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ　Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ　Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク素子又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部又は全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部又は全部が、アルミニウム、銀、などを有するようにすればよい。さらにその場合、反射電極の下にＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに消費電力を低減することができる。
　なお、表示装置７００における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。又は、ペンタイル配列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素によって、異なる２色を選択して構成してもよい。又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
　また、バックライト又はフロントライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色発光（Ｗ）を用いて表示装置をカラー表示させるために、着色層（カラーフィルタともいう。）を用いてもよい。着色層は、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない領域における白色光を直接表示に利用してもよい。一部に着色層を有さない領域を配置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２割から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発光素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、Ｗを、それぞれの発光色を有する素子から発光させてもよい。自発光素子を用いることで、着色層を用いた場合よりも、さらに消費電力を低減できる場合がある。
　また、カラー化方式としては、上述の白色発光からの発光の一部をカラーフィルタに通すことで赤色、緑色、青色に変換する方式（カラーフィルタ方式）の他、赤色、緑色、青色の発光をそれぞれ用いる方式（３色方式）、又は青色発光からの発光の一部を赤色や緑色に変換する方式（色変換方式、量子ドット方式）を適用してもよい。
　図１０（Ｂ）に示す表示装置７００Ａは、大型の画面を有する電子機器に好適に用いることのできる表示装置である。例えばテレビジョン装置、モニタ装置、デジタルサイネージなどに好適に用いることができる。
　表示装置７００Ａは、複数のソースドライバＩＣ７２１と、一対のゲートドライバ回路７２２を有する。
　複数のソースドライバＩＣ７２１は、それぞれＦＰＣ７２３に取り付けられている。また、複数のＦＰＣ７２３は、一方の端子が基板７０１に、他方の端子がプリント基板７２４にそれぞれ接続されている。ＦＰＣ７２３を折り曲げることで、プリント基板７２４を画素部７０２の裏側に配置して、電気機器に実装することができ、電子機器の省スペース化を図ることができる。
　一方、ゲートドライバ回路７２２は、基板７０１上に形成されている。これにより、狭額縁の電子機器を実現できる。
　このような構成とすることで、大型で且つ高解像度な表示装置を実現できる。例えば画面サイズが対角３０インチ以上、４０インチ以上、５０インチ以上、又は６０インチ以上の表示装置に適用することができる。また、解像度がフルハイビジョン、４Ｋ２Ｋ、又は８Ｋ４Ｋなどといった極めて高解像度の表示装置を実現することができる。
［断面構成例］
　以下では、表示素子として液晶素子及びＥＬ素子を用いる構成について、図１１乃至図１３を用いて説明する。なお、図１１及び図１２は、図１０（Ａ）に示す一点鎖線Ｑ−Ｒにおける断面図であり、表示素子として液晶素子を用いた構成である。また、図１３は、図１０（Ａ）に示す一点鎖線Ｑ−Ｒにおける断面図であり、表示素子としてＥＬ素子を用いた構成である。
　まず、図１１乃至図１３に示す共通部分について最初に説明し、次に異なる部分について以下説明する。
〔表示装置の共通部分に関する説明〕
　図１１乃至図１３に示す表示装置７００は、引き回し配線部７１１と、画素部７０２と、ソースドライバ回路部７０４と、ＦＰＣ端子部７０８と、を有する。また、引き回し配線部７１１は、信号線７１０、又は信号線７１０ａを有する。また、画素部７０２は、トランジスタ７５０及び容量素子７９０を有する。また、ソースドライバ回路部７０４は、トランジスタ７５２を有する。
　トランジスタ７５０及びトランジスタ７５２は、実施の形態１で例示したトランジスタを適用することができる。
　本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有する。該トランジスタは、オフ電流を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
　また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
　容量素子７９０は、トランジスタ７５０が有する第１のゲート電極として機能する導電膜と同一の導電膜を加工する工程を経て形成される下部電極と、トランジスタ７５０が有するソース電極又はドレイン電極として機能する導電層１２０と、を有する。また、下部電極と上部電極との間には、トランジスタ７５０が有する第１のゲート絶縁膜として機能する絶縁膜と同一の絶縁膜を形成する工程を経て形成される絶縁膜、及びトランジスタ７５０上の保護絶縁膜として機能する絶縁膜と同一の絶縁膜を形成する工程を経て形成される絶縁膜が設けられる。すなわち、容量素子７９０は、一対の電極間に誘電体膜として機能する絶縁膜が挟持された積層型の構造である。
　また、図１１乃至図１３において、トランジスタ７５０、トランジスタ７５２、及び容量素子７９０上に平坦化絶縁膜７７０が設けられている。
　また、図１１乃至図１３においては、画素部７０２が有するトランジスタ７５０と、ソースドライバ回路部７０４が有するトランジスタ７５２と、を同じ構造のトランジスタを用いる構成について例示したが、これに限定されない。例えば、画素部７０２と、ソースドライバ回路部７０４とは、異なるトランジスタを用いてもよい。具体的には、画素部７０２にトップゲート型のトランジスタを用い、ソースドライバ回路部７０４にボトムゲート型のトランジスタを用いる構成、あるいは画素部７０２にボトムゲート型のトランジスタを用い、ソースドライバ回路部７０４にトップゲート型のトランジスタを用いる構成などが挙げられる。なお、上記のソースドライバ回路部７０４を、ゲートドライバ回路部と読み替えてもよい。
　また、信号線７１０と、信号線７１０ａとは、トランジスタ７５０、トランジスタ７５２のソース電極及びドレイン電極として機能する導電膜と同じ工程を経て形成されてもよい。図１１では、ソース電極及びドレイン電極とは異なる工程で形成された導電膜によって形成された例を示している。信号線７１０として、例えば、銅元素を含む材料を用いた場合、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可能となる。
　また、ＦＰＣ端子部７０８は、接続電極７６０、異方性導電膜７８０、及びＦＰＣ７１６を有する。なお、接続電極７６０は、トランジスタ７５０、トランジスタ７５２のソース電極及びドレイン電極として機能する導電膜と同じ工程を経て形成される。また、接続電極７６０は、ＦＰＣ７１６が有する端子と異方性導電膜７８０を介して、電気的に接続される。
　また、第１の基板７０１及び第２の基板７０５としては、例えばガラス基板を用いることができる。また、第１の基板７０１及び第２の基板７０５として、可撓性を有する基板を用いてもよい。該可撓性を有する基板としては、例えばプラスチック基板等が挙げられる。
　また、第１の基板７０１と第２の基板７０５の間には、構造体７７８が設けられる。構造体７７８は柱状のスペーサであり、第１の基板７０１と第２の基板７０５の間の距離（セルギャップ）を制御するために設けられる。なお、構造体７７８として、球状のスペーサを用いていてもよい。
　また、第２の基板７０５側には、ブラックマトリクスとして機能する遮光膜７３８と、カラーフィルタとして機能する着色膜７３６と、遮光膜７３８及び着色膜７３６に接する絶縁膜７３４が設けられる。
〔液晶素子を用いる表示装置の構成例〕
　図１１に示す表示装置７００は、液晶素子７７５を有する。液晶素子７７５は、導電膜７７２、導電膜７７４、及び液晶層７７６を有する。導電膜７７４は、第２の基板７０５側に設けられ、対向電極としての機能を有する。図１１に示す表示装置７００は、導電膜７７２と導電膜７７４に印加される電圧によって、液晶層７７６の配向状態が変わることによって光の透過、非透過が制御され画像を表示することができる。
　また、導電膜７７２は、トランジスタ７５０が有するソース電極又はドレイン電極として機能する導電膜と電気的に接続される。導電膜７７２は、平坦化絶縁膜７７０上に形成され画素電極、すなわち表示素子の一方の電極として機能する。
　導電膜７７２としては、可視光に対して透光性のある導電膜、又は可視光に対して反射性のある導電膜を用いることができる。可視光に対して透光性のある導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。可視光に対して反射性のある導電膜としては、例えば、アルミニウム、又は銀を含む材料を用いるとよい。
　導電膜７７２に可視光に対して反射性のある導電膜を用いる場合、表示装置７００は、反射型の液晶表示装置となる。また、導電膜７７２に可視光に対して透光性のある導電膜を用いる場合、表示装置７００は、透過型の液晶表示装置となる。反射型の液晶表示装置の場合、視認側に偏光板を設ける。一方、透過型の液晶表示装置の場合、液晶素子を挟む一対の偏光板を設ける。
　また、導電膜７７２上の構成を変えることで、液晶素子の駆動方式を変えることができる。この場合の一例を図１２に示す。また、図１２に示す表示装置７００は、液晶素子の駆動方式として横電界方式（例えば、ＦＦＳモード）を用いる構成の一例である。図１２に示す構成の場合、導電膜７７２上に絶縁膜７７３が設けられ、絶縁膜７７３上に導電膜７７４が設けられる。この場合、導電膜７７４は、共通電極（コモン電極ともいう）としての機能を有し、絶縁膜７７３を介して、導電膜７７２と導電膜７７４との間に生じる電界によって、液晶層７７６の配向状態を制御することができる。
　また、図１１及び図１２において図示しないが、導電膜７７２又は導電膜７７４のいずれか一方又は双方の、液晶層７７６と接する側に、それぞれ配向膜を設ける構成としてもよい。また、図１１及び図１２において図示しないが、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設けてもよい。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
　表示素子として液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、高分子ネットワーク型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
　また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性を有するため配向処理が不要である。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。また、ブルー相を示す液晶材料は、視野角依存性が小さい。
　また、表示素子として液晶素子を用いる場合、ＴＮ（Ｔｗｉｓｔｅｄ　Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ　Ｆｉｅｌｄ　Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ　Ｓｙｍｍｅｔｒｉｃ　ａｌｉｇｎｅｄ　Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ　Ｃｏｍｐｅｎｓａｔｅｄ　Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ　Ｃｏｎｔｒｏｌｌｅｄ　Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ゲストホストモードなどを用いることができる。
　また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ　Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ　Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることができる。
〔発光素子を用いる表示装置〕
　図１３に示す表示装置７００は、発光素子７８２を有する。発光素子７８２は、導電膜７７２、ＥＬ層７８６、及び導電膜７８８を有する。図１３に示す表示装置７００は、画素毎に設けられる発光素子７８２が有するＥＬ層７８６が発光することによって、画像を表示することができる。なお、ＥＬ層７８６は、有機化合物、又は量子ドットなどの無機化合物を有する。
　有機化合物に用いることのできる材料としては、蛍光性材料又は燐光性材料などが挙げられる。また、量子ドットに用いることのできる材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料、などが挙げられる。また、１２族と１６族、１３族と１５族、又は１４族と１６族の元素グループを含む材料を用いてもよい。又は、カドミウム（Ｃｄ）、セレン（Ｓｅ）、亜鉛（Ｚｎ）、硫黄（Ｓ）、リン（Ｐ）、インジウム（Ｉｎ）、テルル（Ｔｅ）、鉛（Ｐｂ）、ガリウム（Ｇａ）、ヒ素（Ａｓ）、アルミニウム（Ａｌ）、等の元素を有する量子ドット材料を用いてもよい。
　図１３に示す表示装置７００には、平坦化絶縁膜７７０及び導電膜７７２上に絶縁膜７３０が設けられる。絶縁膜７３０は、導電膜７７２の一部を覆う。なお、発光素子７８２はトップエミッション構造である。従って、導電膜７８８は透光性を有し、ＥＬ層７８６が発する光を透過する。なお、本実施の形態においては、トップエミッション構造について、例示するが、これに限定されない。例えば、導電膜７７２側に光を射出するボトムエミッション構造や、導電膜７７２及び導電膜７８８の双方に光を射出するデュアルエミッション構造にも適用することができる。
　また、発光素子７８２と重なる位置に、着色膜７３６が設けられ、絶縁膜７３０と重なる位置、引き回し配線部７１１、及びソースドライバ回路部７０４に遮光膜７３８が設けられている。また、着色膜７３６及び遮光膜７３８は、絶縁膜７３４で覆われている。また、発光素子７８２と絶縁膜７３４の間は封止膜７３２で充填されている。なお、図１３に示す表示装置７００においては、着色膜７３６を設ける構成について例示したが、これに限定されない。例えば、ＥＬ層７８６を画素毎に島状に形成する、すなわち塗り分けにより形成する場合においては、着色膜７３６を設けない構成としてもよい。
〔表示装置に入出力装置を設ける構成例〕
　また、図１１乃至図１３に示す表示装置７００に入出力装置を設けてもよい。当該入出力装置としては、例えば、タッチパネル等が挙げられる。
　図１２に示す表示装置７００にタッチパネル７９１を設ける構成を図１４に、図１３に示す表示装置７００にタッチパネル７９１を設ける構成を図１５に、それぞれ示す。
　図１４は図１２に示す表示装置７００にタッチパネル７９１を設ける構成の断面図であり、図１５は図１３に示す表示装置７００にタッチパネル７９１を設ける構成の断面図である。
　まず、図１４及び図１５に示すタッチパネル７９１について、以下説明を行う。
　図１４及び図１５に示すタッチパネル７９１は、基板７０５と着色膜７３６との間に設けられる、所謂インセル型のタッチパネルである。タッチパネル７９１は、遮光膜７３８、及び着色膜７３６を形成する前に、基板７０５側に形成すればよい。
　なお、タッチパネル７９１は、遮光膜７３８と、絶縁膜７９２と、電極７９３と、電極７９４と、絶縁膜７９５と、電極７９６と、絶縁膜７９７と、を有する。例えば、指やスタイラスなどの被検知体が近づくことで生じうる、電極７９３と電極７９４との間の容量の変化を検知することができる。
　また、図１４及び図１５に示すトランジスタ７５０の上方においては、電極７９３と、電極７９４との交差部を明示している。電極７９６は、絶縁膜７９５に設けられた開口部を介して、電極７９４を挟む２つの電極７９３と電気的に接続されている。なお、図１４及び図１５においては、電極７９６が設けられる領域を画素部７０２に設ける構成を例示したが、これに限定されず、例えば、ソースドライバ回路部７０４に形成してもよい。
　電極７９３及び電極７９４は、遮光膜７３８と重なる領域に設けられる。また、図１５に示すように、電極７９３は、発光素子７８２と重ならないように設けられると好ましい。また、図１４に示すように、電極７９３は、液晶素子７７５と重ならないように設けられると好ましい。別言すると、電極７９３は、発光素子７８２及び液晶素子７７５と重なる領域に開口部を有する。すなわち、電極７９３はメッシュ形状を有する。このような構成とすることで、電極７９３は、発光素子７８２が射出する光を遮らない構成とすることができる。又は、電極７９３は、液晶素子７７５を透過する光を遮らない構成とすることができる。従って、タッチパネル７９１を配置することによる輝度の低下が極めて少ないため、視認性が高く、且つ消費電力が低減された表示装置を実現できる。なお、電極７９４も同様の構成とすればよい。
　また、電極７９３及び電極７９４が発光素子７８２と重ならないため、電極７９３及び電極７９４には、可視光の透過率が低い金属材料を用いることができる。又は、電極７９３及び電極７９４が液晶素子７７５と重ならないため、電極７９３及び電極７９４には、可視光の透過率が低い金属材料を用いることができる。
　そのため、可視光の透過率が高い酸化物材料を用いた電極と比較して、電極７９３及び電極７９４の抵抗を低くすることが可能となり、タッチパネルのセンサ感度を向上させることができる。
　例えば、電極７９３、７９４、７９６には、導電性のナノワイヤを用いてもよい。当該ナノワイヤは、直径の平均値が１ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下、より好ましくは５ｎｍ以上２５ｎｍ以下の大きさとすればよい。また、上記ナノワイヤとしては、Ａｇナノワイヤ、Ｃｕナノワイヤ、又はＡｌナノワイヤ等の金属ナノワイヤ、あるいは、カーボンナノチューブなどを用いればよい。例えば、電極７９３、７９４、７９６のいずれか一つあるいは全部にＡｇナノワイヤを用いる場合、可視光の範囲における光透過率を８９％以上、シート抵抗値を４０Ω／□以上１００Ω／□以下とすることができる。
　また、図１４及び図１５においては、インセル型のタッチパネルの構成について例示したが、これに限定されない。例えば、表示装置７００上に形成する、所謂オンセル型のタッチパネルや、表示装置７００に貼り合わせて用いる、所謂アウトセル型のタッチパネルとしてもよい。
　このように、本発明の一態様の表示装置は、様々な形態のタッチパネルと組み合わせて用いることができる。
　本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、又は図面等と適宜組み合わせて実施することができる。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態３）
　本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図１６を用いて説明を行う。
　図１６（Ａ）に示す表示装置は、画素を有する領域（以下、画素部５０２という）と、画素部５０２の外側に配置され、画素を駆動するための回路を有する回路部（以下、駆動回路部５０４という）と、素子の保護機能を有する回路（以下、保護回路５０６という）と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成としてもよい。
　駆動回路部５０４の一部、又は全部は、画素部５０２と同一基板上に形成されていることが望ましい。これにより、部品数や端子数を減らすことができる。駆動回路部５０４の一部、又は全部が、画素部５０２と同一基板上に形成されていない場合には、駆動回路部５０４の一部、又は全部は、ＣＯＧやＴＡＢ（Ｔａｐｅ　Ａｕｔｏｍａｔｅｄ　Ｂｏｎｄｉｎｇ）によって、実装することができる。
　画素部５０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置された複数の表示素子を駆動するための回路（以下、画素回路５０１という）を有し、駆動回路部５０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ５０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するための回路（以下、ソースドライバ５０４ｂ）などの駆動回路を有する。
　ゲートドライバ５０４ａは、シフトレジスタ等を有する。ゲートドライバ５０４ａは、端子部５０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力する。例えば、ゲートドライバ５０４ａは、スタートパルス信号、クロック信号等が入力され、パルス信号を出力する。ゲートドライバ５０４ａは、走査信号が与えられる配線（以下、ゲート線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲートドライバ５０４ａを複数設け、複数のゲートドライバ５０４ａにより、ゲート線ＧＬ＿１乃至ＧＬ＿Ｘを分割して制御してもよい。又は、ゲートドライバ５０４ａは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ５０４ａは、別の信号を供給することも可能である。
　ソースドライバ５０４ｂは、シフトレジスタ等を有する。ソースドライバ５０４ｂは、端子部５０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元となる信号（画像信号）が入力される。ソースドライバ５０４ｂは、画像信号を元に画素回路５０１に書き込むデータ信号を生成する機能を有する。また、ソースドライバ５０４ｂは、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信号の出力を制御する機能を有する。また、ソースドライバ５０４ｂは、データ信号が与えられる配線（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有する。又は、ソースドライバ５０４ｂは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ソースドライバ５０４ｂは、別の信号を供給することも可能である。
　ソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。ソースドライバ５０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを用いてソースドライバ５０４ｂを構成してもよい。
　複数の画素回路５０１のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つを介してパルス信号が入力され、データ信号が与えられる複数のデータ線ＤＬの一つを介してデータ信号が入力される。また、複数の画素回路５０１のそれぞれは、ゲートドライバ５０４ａによりデータ信号のデータの書き込み及び保持が制御される。例えば、ｍ行ｎ列目の画素回路５０１は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートドライバ５０４ａからパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じてデータ線ＤＬ＿ｎ（ｎはＹ以下の自然数）を介してソースドライバ５０４ｂからデータ信号が入力される。
　図１６（Ａ）に示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５０１の間の配線である走査線ＧＬに接続される。又は、保護回路５０６は、ソースドライバ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬに接続される。又は、保護回路５０６は、ゲートドライバ５０４ａと端子部５０７との間の配線に接続することができる。又は、保護回路５０６は、ソースドライバ５０４ｂと端子部５０７との間の配線に接続することができる。なお、端子部５０７は、外部の回路から表示装置に電源及び制御信号、及び画像信号を入力するための端子が設けられた部分をいう。
　保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。
　図１６（Ａ）に示すように、画素部５０２と駆動回路部５０４にそれぞれ保護回路５０６を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ　Ｓｔａｔｉｃ　Ｄｉｓｃｈａｒｇｅ：静電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。ただし、保護回路５０６の構成はこれに限定されず、例えば、ゲートドライバ５０４ａに保護回路５０６を接続した構成、又はソースドライバ５０４ｂに保護回路５０６を接続した構成とすることもできる。あるいは、端子部５０７に保護回路５０６を接続した構成とすることもできる。
　また、図１６（Ａ）においては、ゲートドライバ５０４ａとソースドライバ５０４ｂによって駆動回路部５０４を形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ５０４ａのみを形成し、別途用意されたソースドライバ回路が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実装する構成としてもよい。
　ここで、図１７に、図１６（Ａ）とは異なる構成を示す。図１７では、ソース線方向に配列する複数の画素を挟むように、一対のソース線（例えばソース線ＤＬａ１とソース線ＤＬｂ１）が配置されている。また、隣接する２本のゲート線（例えばゲート線ＧＬ＿１とゲート線ＧＬ＿２）が電気的に接続されている。
　また、ゲート線ＧＬ＿１に接続される画素は、片方のソース線（ソース線ＤＬａ１、ソース線ＤＬａ２等）に接続され、ゲート線ＧＬ＿２に接続される画素は、他方のソース線（ソース線ＤＬｂ１、ソース線ＤＬｂ２等）に接続される。
　このような構成とすることで、２本のゲート線を同時に選択することができる。これにより、一水平期間の長さを、図１６（Ａ）に示す構成と比較して２倍にすることができる。そのため、表示装置の高解像度化、及び大画面化が容易となる。
　また、図１６（Ａ）及び図１７に示す複数の画素回路５０１は、例えば、図１６（Ｂ）に示す構成とすることができる。
　図１６（Ｂ）に示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容量素子５６０と、を有する。トランジスタ５５０に先の実施の形態に示すトランジスタを適用することができる。
　液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定される。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複数の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の電極の一方に異なる電位を与えてもよい。
　例えば、液晶素子５７０を備える表示装置の駆動方法としては、ＴＮモード、ＳＴＮモード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ　Ｓｙｍｍｅｔｒｉｃ　Ａｌｉｇｎｅｄ　Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ　Ｃｏｍｐｅｎｓａｔｅｄ　Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ　Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、又はＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ　Ｂｅｎｄ　Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ　Ｃｏｎｔｒｏｌｌｅｄ　Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ　Ｄｉｓｐｅｒｓｅｄ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ　Ｎｅｔｗｏｒｋ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。
　ｍ行ｎ列目の画素回路５０１において、トランジスタ５５０のソース電極又はドレイン電極の一方は、データ線ＤＬ＿ｎに電気的に接続され、他方は液晶素子５７０の一対の電極の他方に電気的に接続される。また、トランジスタ５５０のゲート電極は、走査線ＧＬ＿ｍに電気的に接続される。トランジスタ５５０は、データ信号のデータの書き込みを制御する機能を有する。
　容量素子５６０の一対の電極の一方は、電位が供給される配線（以下、電位供給線ＶＬ）に電気的に接続され、他方は、液晶素子５７０の一対の電極の他方に電気的に接続される。なお、電位供給線ＶＬの電位の値は、画素回路５０１の仕様に応じて適宜設定される。容量素子５６０は、書き込まれたデータを保持する保持容量としての機能を有する。
　例えば、図１６（Ｂ）の画素回路５０１を有する表示装置では、例えば、図１６（Ａ）に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５０をオン状態にしてデータ信号のデータを書き込む。
　データが書き込まれた画素回路５０１は、トランジスタ５５０がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
　また、図１６（Ａ）に示す複数の画素回路５０１は、例えば、図１６（Ｃ）に示す構成とすることができる。
　また、図１６（Ｃ）に示す画素回路５０１は、トランジスタ５５２、５５４と、容量素子５６２と、発光素子５７２と、を有する。トランジスタ５５２及びトランジスタ５５４のいずれか一方又は双方に先の実施の形態に示すトランジスタを適用することができる。
　トランジスタ５５２のソース電極及びドレイン電極の一方は、データ線ＤＬ＿ｎに電気的に接続され、ゲート電極は、走査線ＧＬ＿ｍに電気的に接続される。
　トランジスタ５５２は、データ信号のデータの書き込みを制御する機能を有する。
　容量素子５６２の一対の電極の一方は、電位供給線ＶＬ＿ａに電気的に接続され、他方は、トランジスタ５５２のソース電極及びドレイン電極の他方に電気的に接続される。
　容量素子５６２は、書き込まれたデータを保持する保持容量としての機能を有する。
　トランジスタ５５４のソース電極及びドレイン電極の一方は、電位供給線ＶＬ＿ａに電気的に接続される。さらに、トランジスタ５５４のゲート電極は、トランジスタ５５２のソース電極及びドレイン電極の他方に電気的に接続される。
　発光素子５７２のアノード及びカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続され、他方は、トランジスタ５５４のソース電極及びドレイン電極の他方に電気的に接続される。
　発光素子５７２としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、発光素子５７２としては、これに限定されず、無機材料を含む無機ＥＬ素子を用いてもよい。
　なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。
　図１６（Ｃ）の画素回路５０１を有する表示装置では、例えば、図１６（Ａ）に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５２をオン状態にしてデータ信号のデータを書き込む。
　データが書き込まれた画素回路５０１は、トランジスタ５５２がオフ状態になることで保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ５５４のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子５７２は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
　本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、又は図面等と適宜組み合わせて実施することができる。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態４）
　以下では、本発明の一態様の表示装置を適用可能な電子機器について説明する。ここでは、発電装置及び受電装置を備える電子機器を例に挙げて説明する。
　電気機器の一例として携帯情報端末の例について、図１８を用いて説明する。
　図１８（Ａ）は、携帯情報端末８０４０の正面及び側面を示した斜視図である。携帯情報端末８０４０は、一例として、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲーム等の種々のアプリケーションの実行が可能である。携帯情報端末８０４０は、筐体８０４１の正面に表示部８０４２、カメラ８０４５、マイクロフォン８０４６、スピーカ８０４７を有し、筐体８０４１の左側面には操作用のボタン８０４３、底面には接続端子８０４８を有する。
　表示部８０４２には、本発明の一態様の表示モジュール又は表示パネルが用いられる。
　図１８（Ａ）に示す携帯情報端末８０４０は、筐体８０４１に表示部８０４２を一つ設けた例であるが、これに限らず、表示部８０４２を携帯情報端末８０４０の背面に設けてもよいし、折り畳み型の携帯情報端末として、二以上の表示部を設けてもよい。
　また、表示部８０４２には、指やスタイラス等の指示手段により情報の入力が可能なタッチパネルが入力手段として設けられている。これにより、表示部８０４２に表示されたアイコン８０４４を指示手段により簡単に操作することができる。また、タッチパネルの配置により携帯情報端末８０４０にキーボードを配置する領域が不要となるため、広い領域に表示部を配置することができる。また、指やスタイラスで情報の入力が可能となることから、ユーザフレンドリなインターフェースを実現することができる。タッチパネルとしては、抵抗膜方式、静電容量方式、赤外線方式、電磁誘導方式、表面弾性波方式等、種々の方式を採用することができるが、表示部８０４２は湾曲するものであるため、特に抵抗膜方式、静電容量方式を用いることが好ましい。また、このようなタッチパネルは、上述の表示モジュール又は表示パネルと一体として組み合わされた、いわゆるインセル方式のものであってもよい。
　また、タッチパネルは、イメージセンサとして機能させることができるものであってもよい。この場合、例えば、表示部８０４２に掌や指で触れ、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部８０４２に近赤外光を発光するバックライト又は近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
　また、表示部８０４２にタッチパネルを設けずにキーボードを設けてもよく、さらにタッチパネルとキーボードの双方を設けてもよい。
　操作用のボタン８０４３には、用途に応じて様々な機能を持たせることができる。例えば、ボタン８０４３をホームボタンとし、ボタン８０４３を押すことで表示部８０４２にホーム画面を表示する構成としてもよい。また、ボタン８０４３を所定の時間押し続けることで、携帯情報端末８０４０の主電源をオフするようにしてもよい。また、スリープモードの状態に移行している場合、ボタン８０４３を押すことで、スリープモード状態から復帰させるようにしてもよい。その他、押し続ける期間や、他のボタンと同時に押す等により、種々の機能を起動させるスイッチとして用いることができる。
　また、ボタン８０４３を音量調整ボタンやミュートボタンとし、音出力のためのスピーカ８０４７の音量の調整等を行う機能を持たせてもよい。スピーカ８０４７からは、オペレーティングシステム（ＯＳ）の起動音等特定の処理時に設定した音、音楽再生アプリケーションソフトからの音楽等各種アプリケーションにおいて実行される音ファイルによる音、電子メールの着信音等様々な音を出力する。なお、図示しないが、音出力をスピーカ８０４７とともに、あるいはスピーカ８０４７に替えてヘッドフォン、イヤフォン、ヘッドセット等の装置に音を出力するためのコネクタを設けてもよい。
　このようにボタン８０４３には、種々の機能を与えることができる。図１８（Ａ）では、左側面にボタン８０４３を２つ設けた携帯情報端末８０４０を図示しているが、勿論、ボタン８０４３の数や配置位置等はこれに限定されず、適宜設計することができる。
　マイクロフォン８０４６は、音声入力や録音に用いることができる。また、カメラ８０４５により取得した画像を表示部８０４２に表示させることができる。
　携帯情報端末８０４０の操作には、上述した表示部８０４２に設けられたタッチパネルやボタン８０４３の他、カメラ８０４５や携帯情報端末８０４０に内蔵されたセンサ等を用いて使用者の動作（ジェスチャー）を認識させて操作を行うこともできる（ジェスチャー入力という）。あるいは、マイクロフォン８０４６を用いて、使用者の音声を認識させて操作を行うこともできる（音声入力という）。このように、人間の自然な振る舞いにより電気機器に入力を行うＮＵＩ（Ｎａｔｕｒａｌ　Ｕｓｅｒ　Ｉｎｔｅｒｆａｃｅ）技術を実装することで、携帯情報端末８０４０の操作性をさらに向上させることができる。
　接続端子８０４８は、外部機器との通信や電力供給のための信号又は電力の入力端子である。例えば、携帯情報端末８０４０に外部メモリドライブを接続するために、接続端子８０４８を用いることができる。外部メモリドライブとして、例えば外付けＨＤＤ（ハードディスクドライブ）やフラッシュメモリドライブ、ＤＶＤ（Ｄｉｇｉｔａｌ　Ｖｅｒｓａｔｉｌｅ　Ｄｉｓｋ）やＤＶＤ−Ｒ（ＤＶＤ−Ｒｅｃｏｒｄａｂｌｅ）、ＤＶＤ−ＲＷ（ＤＶＤ−ＲｅＷｒｉｔａｂｌｅ）、ＣＤ（Ｃｏｍｐａｃｔ　Ｄｉｓｃ）、ＣＤ−Ｒ（Ｃｏｍｐａｃｔ　Ｄｉｓｃ　Ｒｅｃｏｒｄａｂｌｅ）、ＣＤ−ＲＷ（Ｃｏｍｐａｃｔ　Ｄｉｓｃ　ＲｅＷｒｉｔａｂｌｅ）、ＭＯ（Ｍａｇｎｅｔｏ　Ｏｐｔｉｃａｌ　Ｄｉｓｃ）、ＦＤＤ（Ｆｌｏｐｐｙ　Ｄｉｓｋ　Ｄｒｉｖｅ）、又は他の不揮発性のソリッドステートドライブ（Ｓｏｌｉｄ　Ｓｔａｔｅ　Ｄｒｉｖｅ：ＳＳＤ）デバイスなどの記録メディアドライブが挙げられる。また、携帯情報端末８０４０は表示部８０４２上にタッチパネルを有しているが、これに替えて筐体８０４１上にキーボードを設けてもよく、またキーボードを外付けしてもよい。
　図１８（Ａ）では、底面に接続端子８０４８を１つ設けた携帯情報端末８０４０を図示しているが、接続端子８０４８の数や配置位置等はこれに限定されず、適宜設計することができる。
　図１８（Ｂ）は、携帯情報端末８０４０の背面及び側面を示した斜視図である。携帯情報端末８０４０は、筐体８０４１の表面に太陽電池８０４９とカメラ８０５０を有し、また、充放電制御回路８０５１、バッテリー８０５２、ＤＣＤＣコンバータ８０５３等を有する。なお、図１８（Ｂ）では充放電制御回路８０５１の一例としてバッテリー８０５２、ＤＣＤＣコンバータ８０５３を有する構成について示しており、バッテリー８０５２には、上記実施の形態で説明した本発明の一態様に係るバッテリーの回復方法を用いる。
　携帯情報端末８０４０の背面に装着された太陽電池８０４９によって、電力を表示部、タッチパネル、又は映像信号処理部等に供給することができる。なお、太陽電池８０４９は、筐体８０４１の片面又は両面に設けることができる。携帯情報端末８０４０に太陽電池８０４９を搭載させることで、屋外などの電力の供給手段がない場所においても、携帯情報端末８０４０のバッテリー８０５２の充電を行うことができる。
　また、太陽電池８０４９としては、単結晶シリコン、多結晶シリコン、微結晶シリコン、非晶質シリコン又はこれらの積層からなるシリコン系の太陽電池や、ＩｎＧａＡｓ系、ＧａＡｓ系、ＣＩＳ系、Ｃｕ２ＺｎＳｎＳ４、ＣｄＴｅ−ＣｄＳ系の太陽電池、有機色素を用いた色素増感太陽電池、導電性ポリマーやフラーレン等を用いた有機薄膜太陽電池、ｐｉｎ構造におけるｉ層中にシリコン等による量子ドット構造を形成した量子ドット型太陽電池等を用いることができる。
　ここで、図１８（Ｂ）に示す充放電制御回路８０５１の構成、及び動作についての一例を、図１８（Ｃ）に示すブロック図を用いて説明する。
　図１８（Ｃ）には、太陽電池８０４９、バッテリー８０５２、ＤＣＤＣコンバータ８０５３、コンバータ８０５７、スイッチ８０５４、スイッチ８０５５、スイッチ８０５６、表示部８０４２について示しており、バッテリー８０５２、ＤＣＤＣコンバータ８０５３、コンバータ８０５７、スイッチ８０５４、スイッチ８０５５、スイッチ８０５６が、図１８（Ｂ）に示す充放電制御回路８０５１に対応する箇所となる。
　外光により太陽電池８０４９で発電した電力は、バッテリー８０５２を充電するために必要な電圧とするために、ＤＣＤＣコンバータ８０５３で昇圧又は降圧される。そして、表示部８０４２の動作に太陽電池８０４９からの電力が用いられる際には、スイッチ８０５４をオンにし、コンバータ８０５７で表示部８０４２に必要な電圧に昇圧又は降圧する。また、表示部８０４２での表示を行わない際には、スイッチ８０５４をオフにし、スイッチ８０５５をオンにしてバッテリー８０５２の充電を行う。
　なお、発電手段の一例として太陽電池８０４９を示したが、これに限定されず、圧電素子（ピエゾ素子）や熱電変換素子（ペルティエ素子）などの他の発電手段を用いてバッテリー８０５２の充電を行ってもよい。また、携帯情報端末８０４０のバッテリー８０５２への充電方法はこれに限られず、例えば上述した接続端子８０４８と電源とを接続して充電を行ってもよい。また、無線で電力を送受信して充電する非接触電力伝送モジュールを用いてもよく、以上の充電方法を組み合わせてもよい。
　ここで、バッテリー８０５２の充電状態（ＳＯＣ。Ｓｔａｔｅ　Ｏｆ　Ｃｈａｒｇｅの略）が、表示部８０４２の左上（破線枠内）に表示される。これにより、使用者は、バッテリー８０５２の充電状態を把握することができ、これに応じて携帯情報端末８０４０を節電モードと選択することもできる。使用者が省電力モードを選択する場合には、例えば上述したボタン８０４３やアイコン８０４４を操作し、携帯情報端末８０４０に搭載される表示モジュール又は表示パネルや、ＣＰＵ等の演算装置、メモリ等の構成部品を省電力モードに切り換えることができる。具体的には、これらの構成部品のそれぞれにおいて、任意の機能の使用頻度を低減し、停止させる。省電力モードでは、また、充電状態に応じて設定によって自動的に省電力モードに切り替わる構成とすることもできる。また、携帯情報端末８０４０に光センサ等の検出手段を設け、携帯情報端末８０４０の使用時における外光の光量を検出して表示輝度を最適化することで、バッテリー８０５２の電力の消費を抑えることができる。
　また、太陽電池８０４９等による充電時には、図１８（Ａ）に示すように、表示部８０４２の左上（破線枠内）にそれを示す画像等の表示を行ってもよい。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態５）
　本実施の形態では、本発明の一態様を用いて作製することができる表示モジュールについて説明する。
　図１９（Ａ）に示す表示モジュール６０００は、上部カバー６００１と下部カバー６００２との間に、ＦＰＣ６００５に接続された表示装置６００６、フレーム６００９、プリント基板６０１０、及びバッテリー６０１１を有する。
　例えば、本発明の一態様を用いて作製された表示装置を、表示装置６００６に用いることができる。表示装置６００６により、極めて消費電力の低い表示モジュールを実現することができる。
　上部カバー６００１及び下部カバー６００２は、表示装置６００６のサイズに合わせて、形状や寸法を適宜変更することができる。
　また、表示装置６００６に重ねてタッチパネルを設けてもよい。タッチパネルとしては、抵抗膜方式又は静電容量方式のタッチパネルを表示装置６００６に重畳して用いることができる。また、タッチパネルを設けず、表示装置６００６に、タッチパネル機能を持たせるようにすることも可能である。
　フレーム６００９は、表示装置６００６の保護機能の他、プリント基板６０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム６００９は、放熱板としての機能を有していてもよい。
　プリント基板６０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であってもよいし、別途設けたバッテリー６０１１による電源であってもよい。バッテリー６０１１は、商用電源を用いる場合には、省略可能である。
　図１９（Ｂ）は、光学式のタッチセンサを備える表示モジュール６０００の断面概略図である。
　表示モジュール６０００は、プリント基板６０１０に設けられた発光部６０１５及び受光部６０１６を有する。また、上部カバー６００１と下部カバー６００２により囲まれた領域に一対の導光部（導光部６０１７ａ、導光部６０１７ｂ）を有する。
　上部カバー６００１と下部カバー６００２は、例えばプラスチック等を用いることができる。また、上部カバー６００１と下部カバー６００２とは、それぞれ薄く（例えば０．５ｍｍ以上５ｍｍ以下）することが可能である。そのため、表示モジュール６０００を極めて軽量にすることが可能となる。また少ない材料で上部カバー６００１と下部カバー６００２を作製できるため、作製コストを低減できる。
　表示装置６００６は、フレーム６００９を間に介してプリント基板６０１０やバッテリー６０１１と重ねて設けられている。表示装置６００６とフレーム６００９は、導光部６０１７ａ、導光部６０１７ｂに固定されている。
　発光部６０１５から発せられた光６０１８は、導光部６０１７ａにより表示装置６００６の上部を経由し、導光部６０１７ｂを通って受光部６０１６に達する。例えば指やスタイラスなどの被検知体により、光６０１８が遮られることにより、タッチ操作を検出することができる。
　発光部６０１５は、例えば表示装置６００６の隣接する２辺に沿って複数設けられる。受光部６０１６は、発光部６０１５と対向する位置に複数設けられる。これにより、タッチ操作がなされた位置の情報を取得することができる。
　発光部６０１５は、例えばＬＥＤ素子などの光源を用いることができる。特に、発光部６０１５として、使用者に視認されず、且つ使用者にとって無害である赤外線を発する光源を用いることが好ましい。
　受光部６０１６は、発光部６０１５が発する光を受光し、電気信号に変換する光電素子を用いることができる。好適には、赤外線を受光可能なフォトダイオードを用いることができる。
　導光部６０１７ａ、導光部６０１７ｂとしては、少なくとも光６０１８を透過する部材を用いることができる。導光部６０１７ａ及び導光部６０１７ｂを用いることで、発光部６０１５と受光部６０１６とを表示装置６００６の下側に配置することができ、外光が受光部６０１６に到達してタッチセンサが誤動作することを抑制できる。特に、可視光を吸収し、赤外線を透過する樹脂を用いることが好ましい。これにより、タッチセンサの誤動作をより効果的に抑制できる。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態６）
　本実施の形態では、本発明の一態様を用いて作製された表示装置を備える電子機器について説明する。
　図２０（Ａ）は、ファインダー８１００を取り付けた状態のカメラ８０００の外観を示す図である。
　カメラ８０００は、筐体８００１、表示部８００２、操作ボタン８００３、シャッターボタン８００４等を有する。またカメラ８０００には、着脱可能なレンズ８００６が取り付けられている。
　ここではカメラ８０００として、レンズ８００６を筐体８００１から取り外して交換することが可能な構成としたが、レンズ８００６と筐体が一体となっていてもよい。
　カメラ８０００は、シャッターボタン８００４を押すことにより、撮像することができる。また、表示部８００２はタッチパネルとしての機能を有し、表示部８００２をタッチすることにより撮像することも可能である。
　カメラ８０００の筐体８００１は、電極を有するマウントを有し、ファインダー８１００のほか、ストロボ装置等を接続することができる。
　ファインダー８１００は、筐体８１０１、表示部８１０２、ボタン８１０３等を有する。
　筐体８１０１は、カメラ８０００のマウントと係合するマウントを有しており、ファインダー８１００をカメラ８０００に取り付けることができる。また当該マウントには電極を有し、当該電極を介してカメラ８０００から受信した映像等を表示部８１０２に表示させることができる。
　ボタン８１０３は、電源ボタンとしての機能を有する。ボタン８１０３により、表示部８１０２の表示のオン・オフを切り替えることができる。
　カメラ８０００の表示部８００２、及びファインダー８１００の表示部８１０２に、本発明の一態様の表示装置を適用することができる。
　なお、図２０（Ａ）では、カメラ８０００とファインダー８１００とを別の電子機器とし、これらを脱着可能な構成としたが、カメラ８０００の筐体８００１に、表示装置を備えるファインダーが内蔵されていてもよい。
　図２０（Ｂ）は、ヘッドマウントディスプレイ８２００の外観を示す図である。
　ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バッテリー８２０６が内蔵されている。
　ケーブル８２０５は、バッテリー８２０６から本体８２０３に電力を供給する。本体８２０３は無線受信機等を備え、受信した画像データ等の映像情報を表示部８２０４に表示させることができる。また、本体８２０３に設けられたカメラで使用者の眼球やまぶたの動きを捉え、その情報をもとに使用者の視点の座標を算出することにより、使用者の視線を入力手段として用いることができる。
　また、装着部８２０１には、使用者に触れる位置に複数の電極が設けられていてもよい。本体８２０３は使用者の眼球の動きに伴って電極に流れる電流を検知することにより、使用者の視線を認識する機能を有していてもよい。また、当該電極に流れる電流を検知することにより、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用者の生体情報を表示部８２０４に表示する機能を有していてもよい。また、使用者の頭部の動きなどを検出し、表示部８２０４に表示する映像をその動きに合わせて変化させてもよい。
　表示部８２０４に、本発明の一態様の表示装置を適用することができる。
　図２０（Ｃ）（Ｄ）（Ｅ）は、ヘッドマウントディスプレイ８３００の外観を示す図である。ヘッドマウントディスプレイ８３００は、筐体８３０１と、表示部８３０２と、バンド状の固定具８３０４と、一対のレンズ８３０５と、を有する。
　使用者は、レンズ８３０５を通して、表示部８３０２の表示を視認することができる。なお、表示部８３０２を湾曲して配置させると好適である。表示部８３０２を湾曲して配置することで、使用者が高い臨場感を感じることができる。なお、本実施の形態においては、表示部８３０２を１つ設ける構成について例示したが、これに限定されず、例えば、表示部８３０２を２つ設ける構成としてもよい。この場合、使用者の片方の目に１つの表示部が配置されるような構成とすると、視差を用いた３次元表示等を行うことも可能となる。
　なお、表示部８３０２に、本発明の一態様の表示装置を適用することができる。本発明の一態様の半導体装置を有する表示装置は、極めて精細度が高いため、図２０（Ｅ）のようにレンズ８３０５を用いて拡大したとしても、使用者に画素が視認されることなく、より現実感の高い映像を表示することができる。
　次に、図２０（Ａ）乃至図２０（Ｅ）に示す電子機器と、異なる電子機器の一例を図２１（Ａ）乃至図２１（Ｇ）に示す。
　図２１（Ａ）乃至図２１（Ｇ）に示す電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９００８、等を有する。
　図２１（Ａ）乃至図２１（Ｇ）に示す電子機器は、様々な機能を有する。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。なお、図２１（Ａ）乃至図２１（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。また、図２１（Ａ）乃至図２１（Ｇ）には図示していないが、電子機器には、複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
　図２１（Ａ）乃至図２１（Ｇ）に示す電子機器の詳細について、以下説明を行う。
　図２１（Ａ）は、テレビジョン装置９１００を示す斜視図である。テレビジョン装置９１００は、大画面、例えば、５０インチ以上、又は１００インチ以上の表示部９００１を組み込むことが可能である。
　図２１（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ９００３、接続端子９００６、センサ９００７等を設けてもよい。また、携帯情報端末９１０１は、文字や画像情報をその複数の面に表示することができる。例えば、３つの操作ボタン９０５０（操作アイコン又は単にアイコンともいう）を表示部９００１の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することができる。なお、情報９０５１の一例としては、電子メールやＳＮＳ（ソーシャル・ネットワーキング・サービス）や電話などの着信を知らせる表示、電子メールやＳＮＳなどの題名、電子メールやＳＮＳなどの送信者名、日時、時刻、バッテリーの残量、アンテナ受信の強度などがある。又は、情報９０５１が表示されている位置に、情報９０５１の代わりに、操作ボタン９０５０などを表示してもよい。
　図２１（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信した電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。
　図２１（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００６を介さずに無線給電により行ってもよい。
　図２１（Ｅ）（Ｆ）（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図２１（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図２１（Ｆ）が携帯情報端末９２０１を展開した状態又は折り畳んだ状態の一方から他方に変化する途中の状態の斜視図であり、図２１（Ｇ）が携帯情報端末９２０１を折り畳んだ状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることにより、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させることができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができる。
　本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機器にも適用することができる。
　本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、又は図面等と適宜組み合わせて実施することができる。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態７）
　本実施の形態では、本発明の一態様の電子機器について、図面を参照して説明する。
　以下で例示する電子機器は、表示部に本発明の一態様の表示装置を備えるものである。従って、高い解像度が実現された電子機器である。また高い解像度と、大きな画面が両立された電子機器とすることができる。
　本発明の一態様の電子機器の表示部には、例えばフルハイビジョン、４Ｋ２Ｋ、８Ｋ４Ｋ、１６Ｋ８Ｋ、又はそれ以上の解像度を有する映像を表示させることができる。また、表示部の画面サイズとしては、対角２０インチ以上、又は対角３０インチ以上、又は対角５０インチ以上、対角６０インチ以上、又は対角７０インチ以上とすることもできる。
　電子機器としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｇｅ：電子看板）、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。
　本発明の一態様の電子機器又は照明装置は、家屋もしくはビルの内壁もしくは外壁、又は、自動車の内装もしくは外装の曲面に沿って組み込むことができる。
　本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
　本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）を有していてもよい。
　本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラム又はデータを読み出す機能等を有することができる。
　図２２（Ａ）にテレビジョン装置の一例を示す。テレビジョン装置７１００は、筐体７１０１に表示部７５００が組み込まれている。ここでは、スタンド７１０３により筐体７１０１を支持した構成を示している。
　表示部７５００に、本発明の一態様の表示装置を適用することができる。
　図２２（Ａ）に示すテレビジョン装置７１００の操作は、筐体７１０１が備える操作スイッチや、別体のリモコン操作機７１１１により行うことができる。又は、表示部７５００にタッチセンサを備えていてもよく、指等で表示部７５００に触れることで操作してもよい。リモコン操作機７１１１は、当該リモコン操作機７１１１から出力する情報を表示する表示部を有していてもよい。リモコン操作機７１１１が備える操作キー又はタッチパネルにより、チャンネル及び音量の操作を行うことができ、表示部７５００に表示される映像を操作することができる。
　なお、テレビジョン装置７１００は、受信機及びモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線又は無線による通信ネットワークに接続することにより、一方向（送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
　図２２（Ｂ）に、ノート型パーソナルコンピュータ７２００を示す。ノート型パーソナルコンピュータ７２００は、筐体７２１１、キーボード７２１２、ポインティングデバイス７２１３、外部接続ポート７２１４等を有する。筐体７２１１に、表示部７５００が組み込まれている。
　表示部７５００に、本発明の一態様の表示装置を適用することができる。
　図２２（Ｃ）、（Ｄ）に、デジタルサイネージ（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｇｅ：電子看板）の一例を示す。
　図２２（Ｃ）に示すデジタルサイネージ７３００は、筐体７３０１、表示部７５００、及びスピーカ７３０３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、又は操作スイッチを含む）、接続端子、各種センサ、マイクロフォン等を有することができる。
　また、図２２（Ｄ）は円柱状の柱７４０１に取り付けられたデジタルサイネージ７４００である。デジタルサイネージ７４００は、柱７４０１の曲面に沿って設けられた表示部７５００を有する。
　図２２（Ｃ）、（Ｄ）において、表示部７５００に、本発明の一態様の表示装置を適用することができる。
　表示部７５００が広いほど、一度に提供できる情報量を増やすことができる。また、表示部７５００が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることができる。
　表示部７５００にタッチパネルを適用することで、表示部７５００に画像又は動画を表示するだけでなく、使用者が直感的に操作することができ、好ましい。また、路線情報もしくは交通情報などの情報を提供するための用途に用いる場合には、直感的な操作によりユーザビリティを高めることができる。
　また、図２２（Ｃ）、（Ｄ）に示すように、デジタルサイネージ７３００又はデジタルサイネージ７４００は、ユーザが所持するスマートフォン等の情報端末機７３１１又は情報端末機７４１１と無線通信により連携可能であることが好ましい。例えば、表示部７５００に表示される広告の情報を、情報端末機７３１１又は情報端末機７４１１の画面に表示させることができる。また、情報端末機７３１１又は情報端末機７４１１を操作することで、表示部７５００の表示を切り替えることができる。
　また、デジタルサイネージ７３００又はデジタルサイネージ７４００に、情報端末機７３１１又は情報端末機７４１１の画面を操作手段（コントローラ）としたゲームを実行させることもできる。これにより、不特定多数のユーザが同時にゲームに参加し、楽しむことができる。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態８）
　本実施の形態では、本発明の一態様の半導体装置を有する表示装置を適用することのできるテレビジョン装置の例について、図面を参照して説明する。
　図２３（Ａ）に、テレビジョン装置６００のブロック図を示す。
　なお、本明細書に添付した図面では、構成要素を機能ごとに分類し、互いに独立したブロックとしてブロック図を示しているが、実際の構成要素は機能ごとに完全に切り分けることが難しく、一つの構成要素が複数の機能に係わることもあり得る。
　テレビジョン装置６００は、制御部６０１、記憶部６０２、通信制御部６０３、画像処理回路６０４、デコーダ回路６０５、映像信号受信部６０６、タイミングコントローラ６０７、ソースドライバ６０８、ゲートドライバ６０９、表示パネル６２０等を有する。
　上記実施の形態で例示した表示装置は、図２３（Ａ）における表示パネル６２０に適用することができる。これにより、大型且つ高解像度であって、視認性に優れたテレビジョン装置６００を実現できる。
　制御部６０１は、例えば中央演算装置（ＣＰＵ：Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）として機能することができる。例えば制御部６０１は、システムバス６３０を介して記憶部６０２、通信制御部６０３、画像処理回路６０４、デコーダ回路６０５及び映像信号受信部６０６等のコンポーネントを制御する機能を有する。
　制御部６０１と各コンポーネントとは、システムバス６３０を介して信号の伝達が行われる。また制御部６０１は、システムバス６３０を介して接続された各コンポーネントから入力される信号を処理する機能、各コンポーネントへ出力する信号を生成する機能等を有し、これによりシステムバス６３０に接続された各コンポーネントを統括的に制御することができる。
　記憶部６０２は、制御部６０１及び画像処理回路６０４がアクセス可能なレジスタ、キャッシュメモリ、メインメモリ、二次メモリなどとして機能する。
　二次メモリとして用いることのできる記憶装置としては、例えば書き換え可能な不揮発性の記憶素子が適用された記憶装置を用いることができる。例えば、フラッシュメモリ、ＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、ＰＲＡＭ（Ｐｈａｓｅ　ｃｈａｎｇｅ　ＲＡＭ）、ＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖｅ　ＲＡＭ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ　ＲＡＭ）などを用いることができる。
　また、レジスタ、キャッシュメモリ、メインメモリなどの一時メモリとして用いることのできる記憶装置としては、ＤＲＡＭ（Ｄｙｎａｍｉｃ　ＲＡＭ）や、ＳＲＡＭ（Ｓｔａｔｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）等の揮発性の記憶素子を用いてもよい。
　例えば、メインメモリに設けられるＲＡＭとしては、例えばＤＲＡＭが用いられ、制御部６０１の作業空間として仮想的にメモリ空間が割り当てられ利用される。記憶部６０２に格納されたオペレーティングシステム、アプリケーションプログラム、プログラムモジュール、プログラムデータ等は、実行のためにＲＡＭにロードされる。ＲＡＭにロードされたこれらのデータやプログラム、プログラムモジュールは、制御部６０１に直接アクセスされ、操作される。
　一方、ＲＯＭには書き換えを必要としないＢＩＯＳ（Ｂａｓｉｃ　Ｉｎｐｕｔ／Ｏｕｔｐｕｔ　Ｓｙｓｔｅｍ）やファームウェア等を格納することができる。ＲＯＭとしては、マスクＲＯＭや、ＯＴＰＲＯＭ（Ｏｎｅ　Ｔｉｍｅ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）等を用いることができる。ＥＰＲＯＭとしては、紫外線照射により記憶データの消去を可能とするＵＶ−ＥＰＲＯＭ（Ｕｌｔｒａ−Ｖｉｏｌｅｔ　Ｅｒａｓａｂｌｅ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ　Ｅｒａｓａｂｌｅ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）、フラッシュメモリなどが挙げられる。
　また、記憶部６０２の他に、取り外し可能な記憶装置を接続可能な構成としてもよい。例えばストレージデバイスとして機能するハードディスクドライブ（Ｈａｒｄ　Ｄｉｓｋ　Ｄｒｉｖｅ：ＨＤＤ）やソリッドステートドライブ（Ｓｏｌｉｄ　Ｓｔａｔｅ　Ｄｒｉｖｅ：ＳＳＤ）などの記録メディアドライブ、フラッシュメモリ、ブルーレイディスク、ＤＶＤなどの記録媒体と接続する端子を有することが好ましい。これにより、映像を記録することができる。
　通信制御部６０３は、コンピュータネットワークを介して行われる通信を制御する機能を有する。例えば、制御部６０１からの命令に応じてコンピュータネットワークに接続するための制御信号を制御し、当該信号をコンピュータネットワークに発信する。これによって、Ｗｏｒｌｄ　Ｗｉｄｅ　Ｗｅｂ（ＷＷＷ）の基盤であるインターネット、イントラネット、エクストラネット、ＰＡＮ（Ｐｅｒｓｏｎａｌ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）、ＬＡＮ（Ｌｏｃａｌ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）、ＣＡＮ（Ｃａｍｐｕｓ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）、ＭＡＮ（Ｍｅｔｒｏｐｏｌｉｔａｎ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）、ＷＡＮ（Ｗｉｄｅ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）、ＧＡＮ（Ｇｌｏｂａｌ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）等のコンピュータネットワークに接続し、通信を行うことができる。
　また、通信制御部６０３は、Ｗｉ−Ｆｉ（登録商標）、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＺｉｇＢｅｅ（登録商標）等の通信規格を用いてコンピュータネットワーク又は他の電子機器と通信する機能を有していてもよい。
　通信制御部６０３は、無線により通信する機能を有していてもよい。例えばアンテナと高周波回路（ＲＦ回路）を設け、ＲＦ信号の送受信を行えばよい。高周波回路は、各国法制により定められた周波数帯域の電磁信号と電気信号とを相互に変換し、当該電磁信号を用いて無線で他の通信機器との間で通信を行うための回路である。実用的な周波数帯域として数１０ｋＨｚ~数１０ＧＨｚが一般に用いられている。アンテナと接続される高周波回路には、複数の周波数帯域に対応した高周波回路部を有し、高周波回路部は、増幅器（アンプ）、ミキサ、フィルタ、ＤＳＰ、ＲＦトランシーバ等を有する構成とすることができる。
　映像信号受信部６０６は、例えばアンテナ、復調回路、及びＡ−Ｄ変換回路（アナログ−デジタル変換回路）等を有する。復調回路は、アンテナから入力した信号を復調する機能を有する。またＡ−Ｄ変換回路は、復調されたアナログ信号をデジタル信号に変換する機能を有する。映像信号受信部６０６で処理された信号は、デコーダ回路６０５に送られる。
　デコーダ回路６０５は、映像信号受信部６０６から入力されるデジタル信号に含まれる映像データを、送信される放送規格の仕様に従ってデコードし、画像処理回路に送信する信号を生成する機能を有する。例えば８Ｋ放送における放送規格としては、Ｈ．２６５　｜　ＭＰＥＧ−Ｈ　Ｈｉｇｈ　Ｅｆｆｉｃｉｅｎｃｙ　Ｖｉｄｅｏ　Ｃｏｄｉｎｇ（略称：ＨＥＶＣ）などがある。
　映像信号受信部６０６が有するアンテナにより受信できる放送電波としては、地上波、又は衛星から送信される電波などが挙げられる。またアンテナにより受信できる放送電波として、アナログ放送、デジタル放送などがあり、また映像及び音声、又は音声のみの放送などがある。例えばＵＨＦ帯（約３００ＭＨｚ~３ＧＨｚ）又はＶＨＦ帯（３０ＭＨｚ~３００ＭＨｚ）のうちの特定の周波数帯域で送信される放送電波を受信することができる。また例えば、複数の周波数帯域で受信した複数のデータを用いることで、転送レートを高くすることができ、より多くの情報を得ることができる。これによりフルハイビジョンを超える解像度を有する映像を、表示パネル６２０に表示させることができる。例えば、４Ｋ２Ｋ、８Ｋ４Ｋ、１６Ｋ８Ｋ、又はそれ以上の解像度を有する映像を表示させることができる。
　また、映像信号受信部６０６及びデコーダ回路６０５は、コンピュータネットワークを介したデータ伝送技術により送信された放送のデータを用いて、画像処理回路６０４に送信する信号を生成する構成としてもよい。このとき、受信する信号がデジタル信号の場合には、映像信号受信部６０６は復調回路及びＡ−Ｄ変換回路等を有していなくてもよい。
　画像処理回路６０４は、デコーダ回路６０５から入力される映像信号に基づいて、タイミングコントローラ６０７に出力する映像信号を生成する機能を有する。
　またタイミングコントローラ６０７は、画像処理回路６０４が処理を施した映像信号等に含まれる同期信号を基に、ゲートドライバ６０９及びソースドライバ６０８に出力する信号（クロック信号、スタートパルス信号などの信号）を生成する機能を有する。また、タイミングコントローラ６０７は、上記信号に加え、ソースドライバ６０８に出力するビデオ信号を生成する機能を有する。
　表示パネル６２０は、複数の画素６２１を有する。各画素６２１は、ゲートドライバ６０９及びソースドライバ６０８から供給される信号により駆動される。ここでは、画素数が７６８０×４３２０である、８Ｋ４Ｋ規格に応じた解像度を有する表示パネルの例を示している。なお、表示パネル６２０の解像度はこれに限られず、フルハイビジョン（画素数１９２０×１０８０）又は４Ｋ２Ｋ（画素数３８４０×２１６０）等の規格に応じた解像度であってもよい。
　図２３（Ａ）に示す制御部６０１や画像処理回路６０４としては、例えばプロセッサを有する構成とすることができる。例えば、制御部６０１は、中央演算装置（ＣＰＵ：Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）として機能するプロセッサを用いることができる。また、画像処理回路６０４として、例えばＤＳＰ（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓｏｒ）、ＧＰＵ（Ｇｒａｐｈｉｃｓ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）等の他のプロセッサを用いることができる。また制御部６０１や画像処理回路６０４に、上記プロセッサをＦＰＧＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）やＦＰＡＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ａｎａｌｏｇ　Ａｒｒａｙ）といったＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ　Ｌｏｇｉｃ　Ｄｅｖｉｃｅ）によって実現した構成としてもよい。
　プロセッサは、種々のプログラムからの命令を解釈し実行することで、各種のデータ処理やプログラム制御を行う。プロセッサにより実行しうるプログラムは、プロセッサが有するメモリ領域に格納されていてもよいし、別途設けられる記憶装置に格納されていてもよい。
　また、制御部６０１、記憶部６０２、通信制御部６０３、画像処理回路６０４、デコーダ回路６０５、及び映像信号受信部６０６、及びタイミングコントローラ６０７のそれぞれが有する機能のうち、２つ以上の機能を１つのＩＣチップに集約させ、システムＬＳＩを構成してもよい。例えば、プロセッサ、デコーダ回路、チューナ回路、Ａ−Ｄ変換回路、ＤＲＡＭ、及びＳＲＡＭ等を有するシステムＬＳＩとしてもよい。
　なお、制御部６０１や、他のコンポーネントが有するＩＣ等に、チャネル形成領域に酸化物半導体を用い、極めて低いオフ電流が実現されたトランジスタを利用することもできる。当該トランジスタは、オフ電流が極めて低いため、当該トランジスタを記憶素子として機能する容量素子に流入した電荷（データ）を保持するためのスイッチとして用いることで、データの保持期間を長期にわたり確保することができる。この特性を制御部６０１等のレジスタやキャッシュメモリに用いることで、必要なときだけ制御部６０１を動作させ、他の場合には直前の処理の情報を当該記憶素子に待避させることにより、ノーマリーオフコンピューティングが可能となる。これにより、テレビジョン装置６００の低消費電力化を図ることができる。
　なお、図２３（Ａ）で例示するテレビジョン装置６００の構成は一例であり、全ての構成要素を含む必要はない。テレビジョン装置６００は、図２３（Ａ）に示す構成要素のうち必要な構成要素を有していればよい。また、テレビジョン装置６００は、図２３（Ａ）に示す構成要素以外の構成要素を有していてもよい。
　例えば、テレビジョン装置６００は、図２３（Ａ）に示す構成のほか、外部インターフェース、音声出力部、タッチパネルユニット、センサユニット、カメラユニットなどを有していてもよい。例えば外部インターフェースとしては、例えばＵＳＢ（Ｕｎｉｖｅｒｓａｌ　Ｓｅｒｉａｌ　Ｂｕｓ）端子、ＬＡＮ（Ｌｏｃａｌ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）接続用端子、電源受給用端子、音声出力用端子、音声入力用端子、映像出力用端子、映像入力用端子などの外部接続端子、赤外線、可視光、紫外線などを用いた光通信用の送受信機、筐体に設けられた物理ボタンなどがある。また、例えば音声入出力部としては、サウンドコントローラ、マイクロフォン、スピーカなどがある。
　以下では、画像処理回路６０４についてより詳細な説明を行う。
　画像処理回路６０４は、デコーダ回路６０５から入力される映像信号に基づいて、画像処理を実行する機能を有することが好ましい。
　画像処理としては、例えばノイズ除去処理、階調変換処理、色調補正処理、輝度補正処理などが挙げられる。色調補正処理や輝度補正処理としては、例えばガンマ補正などがある。
　また、画像処理回路６０４は、解像度のアップコンバートに伴う画素間補間処理や、フレーム周波数のアップコンバートに伴うフレーム間補間などの処理などの処理を実行する機能を有していることが好ましい。
　例えば、ノイズ除去処理としては、文字などの輪郭の周辺に生じるモスキートノイズ、高速の動画で生じるブロックノイズ、ちらつきを生じるランダムノイズ、解像度のアップコンバートにより生じるドットノイズなどのさまざまなノイズを除去する。
　階調変換処理は、画像の階調を表示パネル６２０の出力特性に対応した階調へ変換する処理である。例えば階調数を大きくする場合、小さい階調数で入力された画像に対して、各画素に対応する階調値を補間して割り当てることで、ヒストグラムを平滑化する処理を行うことができる。また、ダイナミックレンジを広げる、ハイダイナミックレンジ（ＨＤＲ）処理も、階調変換処理に含まれる。
　また、画素間補間処理は、解像度をアップコンバートした際に、本来存在しないデータを補間する。例えば、目的の画素の周囲の画素を参照し、それらの中間色を表示するようにデータを補間する。
　また、色調補正処理は、画像の色調を補正する処理である。また輝度補正処理は、画像の明るさ（輝度コントラスト）を補正する処理である。例えば、テレビジョン装置６００が設けられる空間に配置された照明の種類や輝度、又は色純度などを検知し、それに応じて表示パネル６２０に表示する画像の輝度や色調が最適となるように補正する。又は、表示する画像と、あらかじめ保存してある画像リスト内の様々な場面の画像と、を照合し、最も近い場面の画像に適した輝度や色調に表示する画像を補正する機能を有していてもよい。
　フレーム間補間は、表示する映像のフレーム周波数を増大させる場合に、本来存在しないフレーム（補間フレーム）の画像を生成する。例えば、ある２枚の画像の差分から２枚の画像の間に挿入する補間フレームの画像を生成する。又は２枚の画像の間に複数枚の補間フレームの画像を生成することもできる。例えばデコーダ回路６０５から入力される映像信号のフレーム周波数が６０Ｈｚであったとき、複数枚の補間フレームを生成することで、タイミングコントローラ６０７に出力する映像信号のフレーム周波数を、２倍の１２０Ｈｚ、又は４倍の２４０Ｈｚ、又は８倍の４８０Ｈｚなどに増大させることができる。
　また、画像処理回路６０４は、ニューラルネットワークを利用して、画像処理を実行する機能を有していることが好ましい。図２３（Ａ）では、画像処理回路６０４がニューラルネットワーク６１０を有している例を示している。
　例えば、ニューラルネットワーク６１０により、例えば映像に含まれる画像データから特徴抽出を行うことができる。また画像処理回路６０４は、抽出された特徴に応じて最適な補正方法を選択することや、又は補正に用いるパラメータを選択することができる。
　又は、ニューラルネットワーク６１０自体に画像処理を行う機能を持たせてもよい。すなわち、画像処理を施す前の画像データをニューラルネットワーク６１０に入力することで、画像処理が施された画像データを出力させる構成としてもよい。
　また、ニューラルネットワーク６１０に用いる重み係数のデータは、データテーブルとして記憶部６０２に格納される。当該重み係数を含むデータテーブルは、例えば通信制御部６０３により、コンピュータネットワークを介して最新のデータに更新することができる。又は、画像処理回路６０４が学習機能を有し、重み係数を含むデータテーブルを更新可能な構成としてもよい。
　図２３（Ｂ）に、画像処理回路６０４が有するニューラルネットワーク６１０の概略図を示す。
　なお、本明細書等においてニューラルネットワークとは、生物の神経回路網を模し、学習によってニューロンどうしの結合強度を決定し、問題解決能力を持たせるモデル全般を指す。ニューラルネットワークは入力層、中間層（隠れ層ともいう）、出力層を有する。ニューラルネットワークのうち、２層以上の中間層を有するものをディープニューラルネットワーク（ＤＮＮ））という。ディープニューラルネットワークによる学習を「ディープラーニング」と呼称する。
　また、本明細書等において、ニューラルネットワークについて述べる際に、既にある情報からニューロンとニューロンの結合強度（重み係数とも言う）を決定することを「学習」と呼ぶ場合がある。また、本明細書等において、学習によって得られた結合強度を用いてニューラルネットワークを構成し、そこから新たな結論を導くことを「推論」と呼ぶ場合がある。
　ニューラルネットワーク６１０は、入力層６１１、１つ以上の中間層６１２、及び出力層６１３を有する。入力層６１１には入力データが入力される。出力層６１３からは出力データが出力される。
　入力層６１１、中間層６１２、及び出力層６１３には、それぞれニューロン６１５を有する。ここでニューロン６１５は、積和演算を実現しうる回路素子（積和演算素子）を指す。図２３では、２つの層が有する２つのニューロン６１５間におけるデータの入出力方向を矢印で示している。
　それぞれの層における演算処理は、前層が有するニューロン６１５の出力と重み係数との積和演算により実行される。例えば、入力層の第ｉ番目のニューロンの出力をｘｉとし、出力ｘｉと次の中間層６１２の第ｊ番目のニューロンとの結合強度（重み係数）をｗｊｉとすると、当該中間層の第ｊ番目のニューロンの出力ｙｊは、ｙｊ＝ｆ（Σｗｊｉ・ｘｉ）となる。なお、ｉ、ｉは１以上の整数とする。ここで、ｆ（ｘ）は活性化関数でシグモイド関数、閾値関数などを用いることができる。以下同様に、各層のニューロン６１５の出力は、前段層のニューロン６１５の出力と重み係数の積和演算結果に活性化関数を演算した値となる。また、層と層との結合は、全てのニューロン同士が結合する全結合としてもよいし、一部のニューロン同士が結合する部分結合としてもよい。図２３（Ｂ）では全結合である場合を示している。
　図２３（Ｂ）では、３つの中間層６１２を有する例を示している。なお、中間層６１２の数はこれに限られず、１つ以上の中間層を有していればよい。また、１つの中間層６１２が有するニューロンの数も、仕様に応じて適宜変更すればよい。例えば１つの中間層６１２が有するニューロン６１５の数は、入力層６１１又は出力層６１３が有するニューロン６１５の数よりも多くてもよいし、少なくてもよい。
　ニューロン６１５同士の結合強度の指標となる重み係数は、学習によって決定される。学習は、テレビジョン装置６００が有するプロセッサにより実行してもよいが、専用サーバーやクラウドなどの演算処理能力の優れた計算機で実行することが好ましい。学習により決定された重み係数は、テーブルとして上記記憶部６０２に格納され、画像処理回路６０４により読み出されることにより使用される。また、当該テーブルは、必要に応じてコンピュータネットワークを介して更新することができる。
　以上がニューラルネットワークについての説明である。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
　本実施例では、本発明の一態様のトランジスタを作製した。
［トランジスタ構造］
　作製したトランジスタの構成は、図２（Ａ）で示したトランジスタ構成を用いた。
［トランジスタの作製］
　トランジスタの作製方法について説明する。導電層１０６として、タングステン膜をスパッタリング法により形成した。絶縁層１０４は、窒化シリコン膜と、酸化アルミニウム膜と、酸化シリコン膜の積層構造とし、窒化シリコン膜と、酸化シリコン膜は、プラズマＣＶＤ法により形成し、酸化アルミニウム膜は、スパッタリング法により形成した。半導体層１０８ａと半導体層１０８ｂは、Ｉｎ−Ｇａ−Ｚｎ酸化物膜をスパッタリング法により形成した。導電層１２０ａ及び導電層１２０ｂは、タングステン膜と、酸化アルミニウム膜をスパッタリング法により形成した。絶縁層１１６は、酸化アルミニウム膜により形成した。絶縁層１０９は、酸化シリコン膜をプラズマＣＶＤ法により形成した。半導体層１０８ｃは、Ｉｎ−Ｇａ−Ｚｎ酸化物膜をスパッタリング法により形成した。絶縁層１１０は、酸化シリコン膜をプラズマＣＶＤ法により形成した。絶縁層１１３ａは、酸化アルミニウム膜をプラズマＣＶＤ法により形成し、酸化アルミニウム膜は、スパッタリング法により形成した。導電層１１１は、タングステン膜をスパッタリング法により形成した。絶縁層１１３ｂは、導電層１１１の上に酸化アルミニウム膜をスパッタリング法により形成した。絶縁層１１８は、酸化シリコン膜をプラズマＣＶＤ法により形成した。絶縁層１１９は、酸化アルミニウム膜をスパッタリング法により形成した。
　ここで、半導体層には、ＣＡＡＣ−ＯＳ膜を用いた。薬液耐性及びプラズマ耐性の高いＣＡＡＣ−ＯＳ膜を設けることで、トランジスタ形成工程中のダメージによる影響を抑制できる。
［トランジスタの電気特性］
　図２４（Ａ）に、図２（Ａ）で示したトランジスタの回路図を示す。トランジスタのゲートには、Ｖｇ端子（以下Ｖｇと記す）が電気的に接続されており、トランジスタのソースには、Ｖｓ端子（以下ＶＳと記す）が電気的に接続すれており、トランジスタのドレインには、Ｖｄ端子（以下Ｖｄと記す）が電気的に接続されており、トランジスタのバックゲートには、Ｖｂｇ端子（以下Ｖｂｇと記す）が電気的に接続される。トランジスタのゲートは、トランジスタのバックゲートと電気的に接続される。
　ここでは、ゲート−ソース間電圧（Ｖｇ）を変化させながらソース−ドレイン間電流（Ｉｄ）（Ｉｄ−Ｖｇ特性ともいう）を測定した。測定条件はＶＳには０Ｖを印加し、ＶＧには−５Ｖから５Ｖまでの期間を０．１Ｖステップで変化させて測定した。Ｖｄは、０．１Ｖ、５．１Ｖの２条件とした。
　図２４（Ｂ）に測定したＩｄ−Ｖｇ特性を示す。測定したトランジスタのチャネル長は約１μｍ、チャネル幅は約３μｍである。ノーマリーオフで良好な特性が得られている。ここでは、測定下限を１×１０−１２［Ａ］以下とする。ＩＤＶＧ測定は、Ａｇｉｌｅｎｔ社製半導体パラメータ・アナライザ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｐａｒａｍｅｔｅｒ　Ａｎａｌｙｚｅｒ、モデル：４１５５Ｃ）を用いた。
　１００：トランジスタ、１００Ａ：トランジスタ、１００Ｂ：トランジスタ、１００Ｃ：トランジスタ、１００ＣＦ：トランジスタ、１００Ｄ：トランジスタ、１００Ｅ：トランジスタ、１００Ｆ：トランジスタ、１００Ｇ：トランジスタ、１０２：基板、１０２ａ：基板、１０２ｂ：基板、１０３：絶縁層、１０４：絶縁層、１０５：接着層、１０６：導電層、１０８：半導体層、１０８ａ：半導体層、１０８Ａ：半導体膜、１０８ｂ：半導体層、１０８Ｂ：半導体膜、１０８ｃ：半導体層、１０８Ｃ：半導体膜、１０９：絶縁層、１０９Ｆ：絶縁膜、１１０：絶縁層、１１０Ａ：絶縁膜、１１１：導電層、１１１Ａ：導電膜、１１２：開口部、１１３：絶縁層、１１３ａ：絶縁層、１１３Ａ：絶縁膜、１１３ｂ：絶縁層、１１３Ｂ：絶縁膜、１１６：絶縁層、１１８：絶縁層、１１９：絶縁層、１２０：導電層、１２０ａ：導電層、１２０ｂ：導電層、１３１ａ：絶縁膜、１４０：絶縁層、５０１：画素回路、５０２：画素部、５０４：駆動回路部、５０４ａ：ゲートドライバ、５０４ｂ：ソースドライバ、５０６：保護回路、５０７：端子部、５５０：トランジスタ、５５２：トランジスタ、５５４：トランジスタ、５６０：容量素子、５６２：容量素子、５７０：液晶素子、５７２：発光素子、６００：テレビジョン装置、６０１：制御部、６０２：記憶部、６０３：通信制御部、６０４：画像処理回路、６０５：デコーダ回路、６０６：映像信号受信部、６０７：タイミングコントローラ、６０８：ソースドライバ、６０９：ゲートドライバ、６１０：ニューラルネットワーク、６１１：入力層、６１２：中間層、６１３：出力層、６１５：ニューロン、６２０：表示パネル、６２１：画素、６３０：システムバス、７００：表示装置、７００Ａ：表示装置、７０１：基板、７０２：画素部、７０４：ソースドライバ回路部、７０５：基板、７０６：ゲートドライバ回路部、７０８：ＦＰＣ端子部、７１０：信号線、７１０ａ：信号線、７１１：配線部、７１２：シール材、７１６：ＦＰＣ、７２１：ソースドライバＩＣ、７２２：ゲートドライバ回路、７２３：ＦＰＣ、７２４：プリント基板、７３０：絶縁膜、７３２：封止膜、７３４：絶縁膜、７３６：着色膜、７３８：遮光膜、７５０：トランジスタ、７５２：トランジスタ、７６０：接続電極、７７０：平坦化絶縁膜、７７２：導電膜、７７３：絶縁膜、７７４：導電膜、７７５：液晶素子、７７６：液晶層、７７８：構造体、７８０：異方性導電膜、７８２：発光素子、７８６：ＥＬ層、７８８：導電膜、７９０：容量素子、７９１：タッチパネル、７９２：絶縁膜、７９３：電極、７９４：電極、７９５：絶縁膜、７９６：電極、７９７：絶縁膜、６０００：表示モジュール、６００１：上部カバー、６００２：下部カバー、６００５：ＦＰＣ、６００６：表示装置、６００９：フレーム、６０１０：プリント基板、６０１１：バッテリー、６０１５：発光部、６０１６：受光部、６０１７ａ：導光部、６０１７ｂ：導光部、６０１８：光、７１００：テレビジョン装置、７１０１：筐体、７１０３：スタンド、７１１１：リモコン操作機、７２００：ノート型パーソナルコンピュータ、７２１１：筐体、７２１２：キーボード、７２１３：ポインティングデバイス、７２１４：外部接続ポート、７３００：デジタルサイネージ、７３０１：筐体、７３０３：スピーカ、７３１１：情報端末機、７４００：デジタルサイネージ、７４０１：柱、７４１１：情報端末機、７５００：表示部、８０００：カメラ、８００１：筐体、８００２：表示部、８００３：操作ボタン、８００４：シャッターボタン、８００６：レンズ、８０４０：携帯情報端末、８０４１：筐体、８０４２：表示部、８０４３：ボタン、８０４４：アイコン、８０４５：カメラ、８０４６：マイクロフォン、８０４７：スピーカ、８０４８：接続端子、８０４９：太陽電池、８０５０：カメラ、８０５１：充放電制御回路、８０５２：バッテリー、８０５３：ＤＣＤＣコンバータ、８０５４：スイッチ、８０５５：スイッチ、８０５６：スイッチ、８０５７：コンバータ、８１００：ファインダー、８１０１：筐体、８１０２：表示部、８１０３：ボタン、８２００：ヘッドマウントディスプレイ、８２０１：装着部、８２０２：レンズ、８２０３：本体、８２０４：表示部、８２０５：ケーブル、８２０６：バッテリー、８３００：ヘッドマウントディスプレイ、８３０１：筐体、８３０２：表示部、８３０４：固定具、８３０５：レンズ、９０００：筐体、９００１：表示部、９００３：スピーカ、９００５：操作キー、９００６：接続端子、９００７：センサ、９００８：マイクロフォン、９０５０：操作ボタン、９０５１：情報、９０５２：情報、９０５３：情報、９０５４：情報、９０５５：ヒンジ、９１００：テレビジョン装置、９１０１：携帯情報端末、９１０２：携帯情報端末、９２００：携帯情報端末、９２０１：携帯情報端末

Claims (6)

  1. 　第１の半導体層と、第２の半導体層と、第３の半導体層と、第１の絶縁層と、第２の絶縁層と、第３の絶縁層と、第４の絶縁層と、第１の導電層と、一対の第２の導電層と、を有する半導体装置であって、
    　前記第１の導電層は、前記第２の半導体層上に位置し、
    　前記第２の半導体層は、前記第１の半導体層上に位置し、
    　前記第２の導電層は、前記第２の半導体層上に接し、
    　前記第２の絶縁層は、前記第２の導電層の上面と側面とを覆うように接して設けられ、
    　前記第２の絶縁層は、一対の前記第２の導電層の間の領域に、前記第２の半導体層と重なる第１の開口を有し、
    　前記第３の半導体層は、前記第２の絶縁層の上面と、前記第１の開口の側面と、前記第２の半導体層とに接して設けられ、
    　前記第１の絶縁層は、前記第１の導電層と、前記第３の半導体層との間に位置し、
    　前記第３の絶縁層は、前記第１の絶縁層と、前記第１の導電層との間に位置し、
    　前記第４の絶縁層は、前記第１の導電層を囲うように接して設けられ、
    　前記第４の絶縁層は、前記第３の絶縁層と、前記第１の絶縁層と、第３の半導体層と接し、
    　前記第３の半導体層は、前記第２の半導体層の側面と接する部分と、前記第１の半導体層の一部と接する部分とを有する、
    　半導体装置。
  2. 　請求項１において、
    　前記第２の絶縁層、前記第３の絶縁層、及び前記第４の絶縁層は、アルミニウム又はハフニウム、及び酸素を含む、
    　半導体装置。
  3. 　請求項１又は請求項２において、
    　前記半導体装置は、さらに、第５の絶縁層を有し、
    　前記第５の絶縁層は、前記第２の絶縁層上に位置し、
    　前記第２の導電層と、前記第２の絶縁層と、前記第５の絶縁層は、前記第１の開口を有し、
    　前記第３の半導体層は、前記第２の絶縁層の上面と、前記第１の開口の側面と、前記第２の半導体層とが接する、
    　半導体装置。
  4. 　請求項１乃至請求項３のいずれか一において、
    　前記半導体装置は、さらに第３の導電層を有し、
    　前記第３の導電層は、前記第１の半導体層よりも下側に位置し、
    　前記第３の導電層は、前記第１の導電層と、前記第１の半導体層と、が重なる位置に配置され、
    　第５の絶縁層は、前記第３の導電層と、前記第１の半導体層との間に位置する、
    　半導体装置。
  5. 　請求項４において、
    　前記第５の絶縁層は、前記第３の導電層側から第１の層、第２の層、及び第３の層がこの順に積層され、
    　前記第１の層、及び前記第３の層は、それぞれ酸素、を含み、
    　前記第２の層は、アルミニウム、又はハフニウムと、酸素と、を含む、
    　半導体装置。
  6. 　請求項１乃至請求項５のいずれか一に記載の半導体装置と、
    　当該半導体装置と電気的に接続される液晶素子又は発光素子と、を有する、
    　表示装置。
PCT/IB2018/056333 2017-09-01 2018-08-22 半導体装置、及び表示装置 WO2019043510A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201880056532.3A CN111052396B (zh) 2017-09-01 2018-08-22 半导体装置及显示装置
JP2019538748A JP7155128B2 (ja) 2017-09-01 2018-08-22 半導体装置、及び表示装置
US16/635,295 US11069816B2 (en) 2017-09-01 2018-08-22 Semiconductor device and display device
KR1020207004157A KR102512106B1 (ko) 2017-09-01 2018-08-22 반도체 장치 및 표시 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017168244 2017-09-01
JP2017-168244 2017-09-01

Publications (1)

Publication Number Publication Date
WO2019043510A1 true WO2019043510A1 (ja) 2019-03-07

Family

ID=65525052

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2018/056333 WO2019043510A1 (ja) 2017-09-01 2018-08-22 半導体装置、及び表示装置

Country Status (5)

Country Link
US (1) US11069816B2 (ja)
JP (1) JP7155128B2 (ja)
KR (1) KR102512106B1 (ja)
CN (1) CN111052396B (ja)
WO (1) WO2019043510A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11205692B2 (en) 2017-05-31 2021-12-21 Mikuni Electron Corporation Display device and method for manufacturing the same
US11239449B2 (en) 2018-08-31 2022-02-01 Mikuni Electron Corporation Organic electroluminescence element including carrier injection amount control electrode
US11257961B2 (en) 2018-09-26 2022-02-22 Mikuni Electron Corporation Transistor, method of manufacturing transistor, and display device using the same
US11476450B2 (en) 2019-02-22 2022-10-18 Mikuni Electron Corporation Display device
US11630360B2 (en) 2020-02-05 2023-04-18 Mikuni Electron Corporation Liquid crystal display device
TWI849170B (zh) * 2019-07-19 2024-07-21 日商半導體能源研究所股份有限公司 半導體裝置
WO2024194727A1 (ja) * 2023-03-17 2024-09-26 株式会社半導体エネルギー研究所 表示装置、及び表示装置の作製方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11545578B2 (en) 2018-04-27 2023-01-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP7322008B2 (ja) 2018-05-25 2023-08-07 株式会社半導体エネルギー研究所 半導体装置
WO2020176223A2 (en) * 2019-02-08 2020-09-03 Georgia Tech Research Corporation Systems and methods for high sensitivity stable sensors
KR20220027382A (ko) * 2020-08-26 2022-03-08 삼성디스플레이 주식회사 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016164979A (ja) * 2015-02-27 2016-09-08 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2016201541A (ja) * 2015-04-13 2016-12-01 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2016219011A (ja) * 2015-05-21 2016-12-22 株式会社半導体エネルギー研究所 電子装置
JP2017130647A (ja) * 2015-12-11 2017-07-27 株式会社半導体エネルギー研究所 トランジスタ、半導体装置、および電子機器
JP2017143255A (ja) * 2016-02-05 2017-08-17 株式会社半導体エネルギー研究所 半導体装置、電子機器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI575293B (zh) * 2007-07-20 2017-03-21 半導體能源研究所股份有限公司 液晶顯示裝置
JP5708910B2 (ja) 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
JP5764394B2 (ja) * 2010-06-18 2015-08-19 株式会社半導体エネルギー研究所 光電変換素子
CN103069717B (zh) 2010-08-06 2018-01-30 株式会社半导体能源研究所 半导体集成电路
JP6283191B2 (ja) * 2012-10-17 2018-02-21 株式会社半導体エネルギー研究所 半導体装置
JP2015119175A (ja) * 2013-11-15 2015-06-25 株式会社半導体エネルギー研究所 半導体装置及び表示装置
US9780226B2 (en) * 2014-04-25 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102259172B1 (ko) * 2014-05-30 2021-06-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이의 제조 방법, 및 전자 장치
KR102549926B1 (ko) * 2015-05-04 2023-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법, 및 전자기기
CN114695562A (zh) 2015-05-22 2022-07-01 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
US10181531B2 (en) 2015-07-08 2019-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor having low parasitic capacitance
JPWO2017072627A1 (ja) * 2015-10-28 2018-10-11 株式会社半導体エネルギー研究所 半導体装置、モジュール、電子機器および半導体装置の作製方法
WO2017187301A1 (en) 2016-04-28 2017-11-02 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016164979A (ja) * 2015-02-27 2016-09-08 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2016201541A (ja) * 2015-04-13 2016-12-01 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2016219011A (ja) * 2015-05-21 2016-12-22 株式会社半導体エネルギー研究所 電子装置
JP2017130647A (ja) * 2015-12-11 2017-07-27 株式会社半導体エネルギー研究所 トランジスタ、半導体装置、および電子機器
JP2017143255A (ja) * 2016-02-05 2017-08-17 株式会社半導体エネルギー研究所 半導体装置、電子機器

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11205692B2 (en) 2017-05-31 2021-12-21 Mikuni Electron Corporation Display device and method for manufacturing the same
US11626463B2 (en) 2017-05-31 2023-04-11 Mikuni Electron Corporation Display device and method for manufacturing the same
US11937458B2 (en) 2017-05-31 2024-03-19 Mikuni Electron Corporation Display device and method for manufacturing the same
US11239449B2 (en) 2018-08-31 2022-02-01 Mikuni Electron Corporation Organic electroluminescence element including carrier injection amount control electrode
US11257961B2 (en) 2018-09-26 2022-02-22 Mikuni Electron Corporation Transistor, method of manufacturing transistor, and display device using the same
US11929439B2 (en) 2018-09-26 2024-03-12 Mikuni Electron Corporation Transistor, method of manufacturing transistor, and display device using the same
US12113134B2 (en) 2018-09-26 2024-10-08 Mikuni Electron Corporation Transistor, method of manufacturing transistor, and display device using the same
US11476450B2 (en) 2019-02-22 2022-10-18 Mikuni Electron Corporation Display device
TWI849170B (zh) * 2019-07-19 2024-07-21 日商半導體能源研究所股份有限公司 半導體裝置
US11630360B2 (en) 2020-02-05 2023-04-18 Mikuni Electron Corporation Liquid crystal display device
US12066731B2 (en) 2020-02-05 2024-08-20 Mikuni Electron Corporation Thin film transistor
WO2024194727A1 (ja) * 2023-03-17 2024-09-26 株式会社半導体エネルギー研究所 表示装置、及び表示装置の作製方法

Also Published As

Publication number Publication date
KR20200047527A (ko) 2020-05-07
JPWO2019043510A1 (ja) 2020-11-05
KR102512106B1 (ko) 2023-03-21
JP7155128B2 (ja) 2022-10-18
CN111052396B (zh) 2024-03-01
US20200373430A1 (en) 2020-11-26
CN111052396A (zh) 2020-04-21
US11069816B2 (en) 2021-07-20

Similar Documents

Publication Publication Date Title
JP7430763B2 (ja) 半導体装置
JP7155128B2 (ja) 半導体装置、及び表示装置
JP7118973B2 (ja) 半導体装置
JP7547437B2 (ja) 半導体装置
JP2018190753A (ja) 半導体装置、および表示装置
JP6925819B2 (ja) 半導体装置の作製方法
JP2019125789A (ja) 半導体装置
JP2019071400A (ja) 半導体装置、表示装置、および半導体装置の作製方法
JP2018163949A (ja) 半導体装置、及び半導体装置の作製方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18849789

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019538748

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18849789

Country of ref document: EP

Kind code of ref document: A1