CN114695562A - 半导体装置以及包括该半导体装置的显示装置 - Google Patents

半导体装置以及包括该半导体装置的显示装置 Download PDF

Info

Publication number
CN114695562A
CN114695562A CN202210365954.7A CN202210365954A CN114695562A CN 114695562 A CN114695562 A CN 114695562A CN 202210365954 A CN202210365954 A CN 202210365954A CN 114695562 A CN114695562 A CN 114695562A
Authority
CN
China
Prior art keywords
transistor
oxide semiconductor
layer
film
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210365954.7A
Other languages
English (en)
Inventor
肥塚纯一
神长正美
岛行德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN114695562A publication Critical patent/CN114695562A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Abstract

本公开涉及半导体装置以及包括该半导体装置的显示装置。提高包括氧化物半导体的晶体管的可靠性。半导体装置中的晶体管包括第一绝缘膜上的第一氧化物半导体膜、第一氧化物半导体膜上的栅极绝缘膜、栅极绝缘膜上的第二氧化物半导体膜、第一氧化物半导体膜及第二氧化物半导体膜上的第二绝缘膜，第一氧化物半导体膜具有与第二氧化物半导体膜重叠的沟道区域、与第二绝缘膜接触的源区域及漏区域，沟道区域包括第一层以及与第一层的顶面接触并覆盖第一层在沟道宽度方向上的侧面的第二层，第二氧化物半导体膜的载流子密度比第一氧化物半导体膜高。

Description

半导体装置以及包括该半导体装置的显示装置
本申请是申请日为2016年5月16日、申请号为201680029379.6、发明名称为“半导体装置以及包括该半导体装置的显示装置”的中国发明专利申请的分案申请。
技术领域
本发明的一个方式涉及一种包括氧化物半导体膜的半导体装置以及包括该半导体装置的显示装置。
注意，本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的一个方式的技术领域涉及一种物体、方法或制造方法。此外，本发明涉及一种工序(process)、机器(machine)、产品(manufacture)或组合物(composition of matter)。本发明的一个方式尤其涉及一种半导体装置、显示装置、发光装置、蓄电装置、存储装置、其驱动方法或其制造方法。
注意，在本说明书等中，半导体装置是指通过利用半导体特性而能够工作的所有装置。晶体管等半导体元件、半导体电路、运算装置、存储装置都是半导体装置的一个方式。摄像装置、显示装置、液晶显示装置、发光装置、电光装置、发电装置(包括薄膜太阳能电池或有机薄膜太阳能电池等)及电子设备可以包括半导体装置。
背景技术
通过利用形成在具有绝缘表面的衬底上的半导体薄膜来构成晶体管(也称为场效应晶体管(FET)或薄膜晶体管(TFT))的技术受到关注。该晶体管被广泛地应用于如集成电路(IC)及图像显示装置(显示装置)等电子器件。作为可以应用于晶体管的半导体薄膜的材料，以硅为代表的半导体材料被周知。另外，作为其他材料，氧化物半导体受到关注。
例如，公开了一种技术，其中作为氧化物半导体使用包含In、Zn、Ga、Sn等的非晶氧化物制造晶体管(参照专利文献1)。另外，也公开了一种技术，其中使用氧化物薄膜制造具有自对准的顶栅结构的晶体管(参照专利文献2)。
此外，已公开了如下半导体装置：将由于加热而释放氧的绝缘层用作其中形成沟道的氧化物半导体层的基底绝缘层，来降低该氧化物半导体层的氧空缺(oxygen vacancy)(参照专利文献3)。
[参考文献]
[专利文献1]日本专利申请公开2006-165529号公报
[专利文献2]日本专利申请公开2009-278115号公报
[专利文献3]日本专利申请公开2012-009836号公报
发明内容
作为包括氧化物半导体膜的晶体管，例如可以举出反交错型(也称为底栅结构)晶体管或交错型(也称为顶栅结构)晶体管等。当将包括氧化物半导体膜的晶体管用于显示装置时，使用反交错型的情况多于使用交错型晶体管的情况，这是因为反交错型晶体管的制造工序比较简单且能够抑制其制造成本。然而，有如下问题：随着在显示装置中屏幕的大型化或者高清晰化(例如，以4K×2K(水平方向的像素数为3840，垂直方向的像素数为2160)或8K×4K(水平方向的像素数为7680，垂直方向的像素数为4320)为代表的高清晰显示装置)日益进步，反交错型晶体管具有栅电极与源电极之间的寄生电容及栅电极与漏电极之间的寄生电容，因该寄生电容而信号迟延等增大，这会导致显示装置的显示质量的降低。于是，作为包括氧化物半导体膜的交错型晶体管，期待着具有稳定的半导体特性及较高的可靠性的晶体管的开发。
当将氧化物半导体膜用于沟道区域制造晶体管时，形成在氧化物半导体膜的沟道区域中的氧空缺对晶体管特性造成负面影响，所以会成为问题。例如，当在氧化物半导体膜的沟道区域中形成氧空缺时，因该氧空缺而形成载流子。当在氧化物半导体膜中的沟道区域中形成有载流子时，发生在沟道区域中包括氧化物半导体膜的晶体管的电特性的变动，典型地发生阈值电压的漂移。此外，有各晶体管的电特性不均匀的问题。由此，在氧化物半导体膜的沟道区域中氧空缺越少越优选。另一方面，将氧化物半导体膜用于沟道区域的晶体管优选具有如下结构：与源电极及漏电极接触的氧化物半导体膜的区域的氧空缺尽可能多且其电阻尽可能低，以降低与源电极和漏电极的接触电阻。
鉴于上述问题，本发明的一个方式的目的之一是在包括氧化物半导体的晶体管中，通过抑制电特性的变动提高可靠性。另外，本发明的一个方式的目的之一是提供一种包括氧化物半导体的交错型晶体管。另外，本发明的一个方式的目的之一是提供一种包括氧化物半导体的通态电流(on-state current)大的晶体管。另外，本发明的一个方式的目的之一是提供一种包括氧化物半导体的关态电流(off-state current)小的晶体管。另外，本发明的一个方式的目的之一是提供一种功耗得到降低的半导体装置。另外，本发明的一个方式的目的之一是提供一种新颖的半导体装置。
注意，上述目的的记载不妨碍其他目的的存在。本发明的一个方式并不需要实现所有上述目的。上述目的以外的目的从说明书等的记载看来是显而易见的，并可以从说明书等中抽取上述目的以外的目的。
本发明的一个方式是一种包括晶体管的半导体装置，晶体管包括第一绝缘膜上的第一氧化物半导体膜、第一氧化物半导体膜上的栅极绝缘膜、栅极绝缘膜上的第二氧化物半导体膜、第一氧化物半导体膜及第二氧化物半导体膜上的第二绝缘膜，第一氧化物半导体膜具有与第二氧化物半导体膜重叠的沟道区域、与第二绝缘膜接触的源区域、以及与第二绝缘膜接触的漏区域，沟道区域包括第一层、以及与第一层的顶面接触并覆盖第一层在沟道宽度方向上的侧面的第二层，第二氧化物半导体膜的载流子密度比第一氧化物半导体膜高。
本发明的另一个方式是一种包括晶体管的半导体装置，晶体管包括第一绝缘膜上的第一氧化物半导体膜、第一氧化物半导体膜上的栅极绝缘膜、栅极绝缘膜上的第二氧化物半导体膜、第一氧化物半导体膜及第二氧化物半导体膜上的第二绝缘膜，第一氧化物半导体膜具有与第二氧化物半导体膜重叠的沟道区域、与第二绝缘膜接触的源区域、以及与第二绝缘膜接触的漏区域，沟道区域包括第一层、与第一层的顶面接触并覆盖第一层在沟道宽度方向上的侧面的第二层、以及与第一层的底面接触的第三层，第二氧化物半导体膜的载流子密度比第一氧化物半导体膜高。
本发明的另一个方式是一种包括晶体管的半导体装置，晶体管包括第一绝缘膜上的第一氧化物半导体膜、第一氧化物半导体膜上的栅极绝缘膜、栅极绝缘膜上的第二氧化物半导体膜、第二氧化物半导体膜上的导电膜、第一氧化物半导体膜及导电膜上的第二绝缘膜，第一氧化物半导体膜具有与第二氧化物半导体膜重叠的沟道区域、与第二绝缘膜接触的源区域、以及与第二绝缘膜接触的漏区域，沟道区域包括第一层、以及与第一层的顶面接触并覆盖第一层在沟道宽度方向上的侧面的第二层，第二氧化物半导体膜的载流子密度比第一氧化物半导体膜高。
本发明的另一个方式是一种包括晶体管的半导体装置，晶体管包括第一绝缘膜上的第一氧化物半导体膜、第一氧化物半导体膜上的栅极绝缘膜、栅极绝缘膜上的第二氧化物半导体膜、第二氧化物半导体膜上的导电膜、第一氧化物半导体膜及导电膜上的第二绝缘膜，第一氧化物半导体膜具有与第二氧化物半导体膜重叠的沟道区域、与第二绝缘膜接触的源区域、以及与第二绝缘膜接触的漏区域，沟道区域包括第一层、与第一层的顶面接触并覆盖第一层在沟道宽度方向上的侧面的第二层、以及与第一层的底面接触的第三层，第二氧化物半导体膜的载流子密度比第一氧化物半导体膜高。
另外，在上述方式中，栅极绝缘膜的上端部优选具有与第二氧化物半导体膜的下端部对齐的区域或者位于比第二氧化物半导体膜的下端部的外侧的区域。
另外，在上述方式中，第二绝缘膜优选包含氮和氢中的一个或两个。
另外，在上述方式中，晶体管优选还包括第二绝缘膜上的第三绝缘膜、通过形成在第二绝缘膜及第三绝缘膜中的开口与源区域连接的源电极、通过形成在第二绝缘膜及第三绝缘膜中的开口与漏区域连接的漏电极。
另外，在上述方式中，源区域及漏区域优选均具有其氢浓度与第二氧化物半导体膜相同的区域。另外，在上述方式中，源区域及漏区域优选均包含氢、硼、碳、氮、氟、磷、硫和稀有气体中的一个以上。
另外，在上述方式中，优选的是，第一氧化物半导体膜和第二氧化物半导体膜中的一个或两个包含氧、In、Zn、M(M是Al、Ga、Y或Sn)。另外，在上述方式中，优选的是，第一氧化物半导体膜和第二氧化物半导体膜中的一个或两个具有结晶部，该结晶部具有c轴取向性。
本发明的另一个方式是一种包括根据上述各方式中的任一个的半导体装置及显示元件的显示装置。本发明的其他一个方式是一种包括该显示装置及触摸传感器的显示模块。本发明的其他一个方式是一种电子设备，包括：根据上述各方式中的任一个的半导体装置、上述显示装置或上述显示模块；以及操作键或电池。
根据本发明的一个方式，在包括氧化物半导体的晶体管中，通过抑制电特性的变动可以提高可靠性。另外，根据本发明的一个方式，可以提供一种包括氧化物半导体的交错型晶体管。另外，根据本发明的一个方式，可以提供一种包括氧化物半导体的通态电流大的晶体管。另外，根据本发明的一个方式，可以提供一种包括氧化物半导体的关态电流小的晶体管。另外，根据本发明的一个方式，可以提供一种功耗得到降低的半导体装置。另外，根据本发明的一个方式，可以提供一种新颖的半导体装置。
注意，这些效果的记载不妨碍其他效果的存在。本发明的一个方式并不需要具有所有上述效果。另外，这些效果以外的效果从说明书、附图、权利要求的记载看来是显而易见的，并可以从说明书、附图、权利要求的记载中抽取上述目的以外的效果。
附图说明
图1A至图1C是说明半导体装置的顶面及截面的图；
图2A和图2B是说明半导体装置的截面的图；
图3A和图3B是说明半导体装置的截面的图；
图4A和图4B是说明半导体装置的截面的图；
图5A和图5B是说明半导体装置的截面的图；
图6A和图6B是说明半导体装置的截面的图；
图7A和图7B是说明半导体装置的截面的图；
图8A和图8B是说明半导体装置的截面的图；
图9A至图9C是说明半导体装置的顶面及截面的图；
图10A和图10B是说明半导体装置的截面的图；
图11A至图11C是说明半导体装置的顶面及截面的图；
图12A和图12B是说明半导体装置的截面的图；
图13A和图13B是说明半导体装置的截面的图；
图14A和图14B是说明半导体装置的截面的图；
图15A和图15B是说明带结构的图；
图16A至图16D是说明半导体装置的制造方法的截面图；
图17A至图17D是说明半导体装置的制造方法的截面图；
图18A至图18C是说明半导体装置的制造方法的截面图；
图19A至图19D是说明半导体装置的制造方法的截面图；
图20A至图20D是说明半导体装置的制造方法的截面图；
图21A至图21C是说明半导体装置的制造方法的截面图；
图22A至图22C是说明半导体装置的制造方法的截面图；
图23A至图23E是说明CAAC-OS及单晶氧化物半导体的利用XRD的结构分析的图以及CAAC-OS的选区电子衍射图案；
图24A至图24E是CAAC-OS的截面TEM图像、平面TEM图像及其分析获得的图像；
图25A至图25D是nc-OS的电子衍射图案以及nc-OS的截面TEM图像；
图26A和图26B是a-like OS的截面TEM图像；
图27示出In-Ga-Zn氧化物的电子照射所引起的结晶部的变化；
图28是示出显示装置的一个方式的俯视图；
图29是示出显示装置的一个方式的截面图；
图30是示出显示装置的一个方式的截面图；
图31是说明半导体装置的电路结构的图；
图32A和图32B分别是说明像素电路的结构的图及说明像素电路的工作的时序图；
图33A至图33C是说明显示装置的方框图及电路图；
图34是说明显示模块的图；
图35A至图35G是说明电子设备的图。
具体实施方式
下面，参照附图对实施方式进行说明。但是，所属技术领域的普通技术人员可以很容易地理解一个事实，就是实施方式可以以多个不同形式来实施，其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在下面的实施方式所记载的内容中。
注意，在附图中，有时为了明确起见，夸大表示各构成要素的大小、层的厚度或区域。因此，本发明并不一定限定于该尺寸。此外，在附图中，示意性地示出理想的例子，而不局限于附图所示的形状或数值等。
另外，在本说明书中使用的“第一”、“第二”、“第三”等序数词是为了方便识别构成要素而附的，而不是为了在数目方面上进行限定的。
在本说明书中，为了方便起见，使用“上”、“下”等表示配置的词句以参照附图说明构成要素的位置关系。另外，构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
在本说明书等中，晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏极端子、漏区域或漏电极)与源极(源极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏极、沟道区域以及源极。注意，在本说明书等中，沟道区域是指电流主要流过的区域。
另外，在使用极性不同的晶体管的情况或电路工作中的电流方向变化的情况等下，源极及漏极的功能有时互相调换。因此，在本说明书等中，源极和漏极可以互相调换。
在本说明书等中，“电连接”包括通过“具有某种电作用的元件”连接的情况。在此，“具有某种电作用的元件”只要可以进行连接对象间的电信号的授受，就对其没有特别的限制。例如，“具有某种电作用的元件”不仅包括电极和布线，而且还包括晶体管等的开关元件、电阻器、电感器、电容器、其他具有各种功能的元件等。
在本说明书等中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态。因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态。因此也包括85°以上且95°以下的角度的状态。
在本说明书等中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换称为“导电膜”。或者，例如有时可以将“绝缘膜”换称为“绝缘层”。
另外，在本说明书等中，在没有特别的说明的情况下，关态电流是指晶体管处于截止状态(也称为非导通状态、阻断状态)时的漏极电流。在没有特别的说明的情况下，在n沟道晶体管中，截止状态是指栅极与源极间的电压Vgs低于阈值电压Vth的状态，在p沟道晶体管中，截止状态是指栅极与源极间的电压Vgs高于阈值电压Vth的状态。例如，n沟道晶体管的关态电流有时是指栅极与源极间的电压Vgs低于阈值电压Vth时的漏极电流。
晶体管的关态电流有时取决于Vgs。因此，“晶体管的关态电流为I以下”有时指存在使晶体管的关态电流成为I以下的Vgs的值。晶体管的关态电流有时是指预定的Vgs中的截止状态、预定的范围内的Vgs中的截止状态或能够获得充分被降低的关态电流的Vgs中的截止状态等时的关态电流。
作为一个例子，设想一种n沟道晶体管，该n沟道晶体管的阈值电压Vth为0.5V，Vgs为0.5V时的漏极电流为1×10-9A，Vgs为0.1V时的漏极电流为1×10-13A，Vgs为-0.5V时的漏极电流为1×10-19A，Vgs为-0.8V时的漏极电流为1×10-22A。在Vgs为-0.5V时或在Vgs为-0.5V至-0.8V的范围内，该晶体管的漏极电流为1×10-19A以下，所以有时称该晶体管的关态电流为1×10-19A以下。由于存在该晶体管的漏极电流为1×10-22A以下的Vgs，因此有时称该晶体管的关态电流为1×10-22A以下。
在本说明书等中，有时以每沟道宽度W的电流值表示具有沟道宽度W的晶体管的关态电流。另外，有时以每预定的沟道宽度(例如1μm)的电流值表示具有沟道宽度W的晶体管的关态电流。在为后者时，关态电流的单位有时以具有电流/长度的因次的单位(例如，A/μm)表示。
晶体管的关态电流有时取决于温度。在本说明书中，在没有特别的说明的情况下，关态电流有时表示室温、60℃、85℃、95℃或125℃下的关态电流。或者，有时表示保证包括该晶体管的半导体装置等的可靠性的温度或者包括该晶体管的半导体装置等被使用的温度(例如，5℃至35℃中的任一温度)下的关态电流。“晶体管的关态电流为I以下”是指：在室温、60℃、85℃、95℃、125℃、保证包括该晶体管的半导体装置等的可靠性的温度或者包括该晶体管的半导体装置等被使用的温度(例如，5℃至35℃中的任一温度)下，存在使晶体管的关态电流成为I以下的Vgs的值。
晶体管的关态电流有时取决于漏极与源极间的电压Vds。在本说明书中，在没有特别的说明的情况下，关态电流有时表示Vds为0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V或20V时的关态电流。或者，有时表示保证包括该晶体管的半导体装置等的可靠性的Vds，或者，有时表示包括该晶体管的半导体装置等所使用的Vds下的关态电流。“晶体管的关态电流为I以下”是指：在Vds为0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V、20V、在保证包括该晶体管的半导体装置等的可靠性的Vds或包括该晶体管的半导体装置等所使用的Vds下，存在使晶体管的关态电流成为I以下的Vgs的值。
在上述关态电流的说明中，可以将漏极换称为源极。也就是说，关态电流有时指晶体管处于截止状态时流过源极的电流。
在本说明书等中，有时将关态电流记作泄漏电流。在本说明书等中，关态电流例如有时指当晶体管处于截止状态时流在源极与漏极间的电流。
在本说明书等中，半导体的杂质是指构成半导体的主要成分之外的物质。例如，浓度低于0.1atomic％的元素是杂质。当包含杂质时，有可能在半导体中形成DOS(Density ofStates：态密度)，载流子迁移率有可能降低或结晶性有可能降低。在半导体包含氧化物半导体时，作为改变半导体特性的杂质，例如有第1族元素、第2族元素、第14族元素、第15族元素或主要成分之外的过渡金属等，尤其是，有氢(包含于水中)、锂、钠、硅、硼、磷、碳、氮等。在是氧化物半导体的情况下，有时例如由于氢等杂质的混入导致氧空缺的产生。此外，当半导体包含硅时，作为改变半导体特性的杂质，例如有氧、除氢之外的第1族元素、第2族元素、第13族元素、第15族元素等。
实施方式1
在本实施方式中，使用图1A至图22C说明包括晶体管的半导体装置、以及该半导体装置的制造方法的例子。
<1-1.半导体装置的结构例子1>
图1A至图1C示出包括晶体管的半导体装置的一个例子。图1A至图1C所示的晶体管具有顶栅结构。
图1A是晶体管100的俯视图，图1B是沿着图1A的点划线X1-X2的截面图，图1C是沿着图1A的点划线Y1-Y2的截面图。注意，为了明确起见，在图1A中，省略绝缘膜110等构成要素。注意，有时在后面的晶体管的俯视图中，与图1A同样地省略构成要素的一部分。此外，有时将点划线X1-X2方向称为沟道长度(L)方向，将点划线Y1-Y2方向称为沟道宽度(W)方向。
图1A至图1C所示的晶体管100包括形成在衬底102上的绝缘膜104、绝缘膜104上的氧化物半导体膜108、氧化物半导体膜108上的绝缘膜110、绝缘膜110上的氧化物半导体膜112、以及绝缘膜104、氧化物半导体膜108及氧化物半导体膜112上的绝缘膜116。氧化物半导体膜108具有与氧化物半导体膜112重叠的沟道区域108i、与绝缘膜116接触的源区域108s、以及与绝缘膜116接触的漏区域108d，沟道区域108i包括层108_2、与层108_2的顶面接触并覆盖层108_2在沟道宽度方向上的侧面的层108_3。
晶体管100也可以包括绝缘膜116上的绝缘膜118、通过形成在绝缘膜116、118中的开口141a与源区域108s电连接的导电膜120a、以及通过形成在绝缘膜116、118中的开口141b与漏区域108d电连接的导电膜120b。
在本说明书等中，可以将绝缘膜104、绝缘膜116及绝缘膜118分别称为第一绝缘膜、第二绝缘膜及第三绝缘膜。绝缘膜110被用作栅极绝缘膜，氧化物半导体膜112被用作栅电极。导电膜120a被用作源电极，导电膜120b被用作漏电极。
在沟道区域108i的沟道宽度(W)方向上的侧面或其附近区域，由于加工时的损伤而容易形成缺陷(defect)(例如是氧空缺)或者容易发生杂质的附着所导致的污染。因此，即使沟道区域108i是实质上本征的，也由于被施加电场等应力而活化沟道区域108i的沟道宽度(W)方向上的侧面或其附近区域，因此容易成为低电阻(n型)区域。当沟道区域108i的沟道宽度(W)方向上的侧面或其附近区域是n型区域时，该n型区域被用作载流子的路径而可以形成寄生沟道。
于是，在本发明的一个方式的半导体装置中，沟道区域108i具有叠层结构，叠层中的一个层的沟道宽度(W)方向上的侧面被另一个层覆盖。通过采用该结构，可以减少沟道区域108i的侧面或其附近区域的缺陷或杂质附着。
注意，在图1B和图1C中，沟道区域108i具有层108_2和层108_3这两层的叠层结构，但是不局限于此。例如，也可以采用图2A和图2B所示的叠层结构。
图2A和图2B是晶体管100A的截面图。晶体管100A的俯视图与图1A所示的晶体管100相同，因此援用图1A进行说明。图2A是沿着图1A的点划线X1-X2的截面图，图2B是沿着图1A的点划线Y1-Y2的截面图。
晶体管100A所包括的氧化物半导体膜108具有与氧化物半导体膜112重叠的沟道区域108i、与绝缘膜116接触的源区域108s、与绝缘膜116接触的漏区域108d。沟道区域108i包括层108_2、与层108_2的顶面接触并覆盖层108_2的沟道宽度方向上的侧面的层108_3、以及与层108_2的底面接触的层108_1。
如此，晶体管100A的与上述晶体管100之间的不同之处在于氧化物半导体膜108的结构。晶体管100A的其他结构与晶体管100相同，并发挥相同的效果。
氧化物半导体膜108中的层108_1、层108_2、层108_3包含至少一个相同的元素。因此，在层108_1和层108_2之间的界面或层108_2和层108_3之间的界面不容易发生界面散射。由此，在该界面处载流子的移动不被阻碍，因此晶体管100及晶体管100A的场效应迁移率(有时，简单地称为迁移率或μFE)得到提高。
层108_1、层108_2和层108_3都优选包含金属氧化物，该金属氧化物优选至少包含铟(In)或锌(Zn)。
当氧化物半导体膜包含In时，例如其载流子迁移率(电子迁移率)得到提高。当氧化物半导体膜包含Zn时，氧化物半导体膜容易晶化。
当氧化物半导体膜包含被用作稳定剂的元素M时，例如氧化物半导体膜的能隙(Eg)变宽。适合于本发明的一个方式的氧化物半导体膜的能隙为2eV以上，优选为2.5eV以上，更优选为3eV以上。如此，通过将能隙较宽的金属氧化物用于氧化物半导体膜108，可以降低晶体管100、晶体管100A的关态电流。元素M是与氧的键能高的元素，元素M与氧的键能比In与氧的键能高。
另外，作为适合于本发明的一个方式的半导体装置的氧化物半导体膜，典型地可以使用In-Zn氧化物、In-M氧化物、In-M-Zn氧化物。其中，优选使用In-M-Zn氧化物(M为铝(Al)、镓(Ga)、钇(Y)或锡(Sn))。尤其是，优选使用以M为Ga的In-Ga-Zn氧化物(以下，有时称为IGZO)。
在层108_2包含In-M-Zn氧化物时，除了Zn及氧之外的In与M的比例优选为：In的比率大于25atomic％且M的比率低于75atomic％，更优选为In的比率大于34atomic％且M的比率低于66atomic％。尤其是，层108_2优选具有In的原子个数比为高于等于M的原子个数比的区域。
当层108_2具有In的原子个数比为高于等于M的原子个数比的区域时，晶体管的场效应迁移率可以得到提高。具体而言，晶体管100、晶体管100A的场效应迁移率可以大于10cm2/Vs，优选大于30cm2/Vs。
例如，场效应迁移率高的晶体管可以缩减其沟道宽度。因此，通过将该晶体管用于生成栅极信号的扫描线驱动电路(也称为栅极驱动器)或与扫描线驱动电路所包括的移位寄存器的输出端子连接的解复用器，可以缩小扫描线驱动电路的尺寸，而可以提供一种边框宽度小(也称为窄边框)的半导体装置或显示装置。或者，可以降低栅电压，因此可以降低显示装置的功耗。
另外，通过提高晶体管的场效应迁移率，可以实现一种清晰度高的显示装置。可以将该晶体管适当地用作例如以4K×2K(水平方向的像素数为3840，垂直方向的像素数为2160)或8K×4K(水平方向的像素数为7680，垂直方向的像素数为4320)为代表的清晰度高的显示装置的像素电路或驱动电路的晶体管。
另一方面，当层108_2具有In的原子个数比为高于等于M的原子个数比的区域时，能隙(Eg)变窄，因此在光照射时晶体管的电特性容易发生变动。但是在本发明的一个方式的半导体装置中，在层108_2上形成有层108_3。或者，在层108_1上形成有层108_2。
层108_1及层108_3具有其In的原子个数比小于层108_2的区域。因此，层108_1及层108_3的Eg比层108_2宽。因此，通过层叠层108_2和层108_3的叠层结构或层叠层108_1、层108_2和层108_3的叠层结构，可以提高晶体管的对光照射时负偏压应力测试的耐性。
在层108_1及层108_3包含In-M-Zn氧化物时，除了Zn及氧之外的In与M的比例优选为：In的比率小于75atomic％且M的比率大于25atomic％，更优选为In的比率小于66atomic％且M的比率大于34atomic％。尤其是，层108_1及层108_3优选具有M的原子个数比为高于等于In的原子个数比的区域。
当层108_1及层108_3以高于等于In的原子个数比包含元素M时，可以有如下效果：(1)能隙变宽(2)电子亲和势变小(3)遮蔽来自外部的杂质(4)绝缘性变高。此外，由于元素M是与氧的键合力强的金属元素，所以通过包含其原子个数比为高于等于In的M，不容易产生氧空缺。
层108_1及层108_3所包含的元素M的原子个数比优选为层108_2所包含的元素M的原子个数比以上。典型的是，层108_1及层108_3所包含的元素M的原子个数比优选为层108_2所包含的元素M的原子个数比的1.5倍以上，更优选为2倍以上。
层108_2所包含的In的原子个数比优选为层108_1及层108_3所包含的In的原子个数以上。典型的是，层108_2所包含的In的原子个数比优选为层108_1及层108_3所包含的In的原子个数比的1.5倍以上，更优选为2倍以上。此时，层108_2被用作晶体管100、晶体管100A中的沟道区域。由于该结构，而可以期待如下效果：晶体管100、晶体管100A的通态电流增大且场效应迁移率得到提高。场效应迁移率高的晶体管有时具有负阈值电压的电特性(也称为常导通特性)。这是因为如下缘故：因该晶体管所包括的氧化物半导体膜中的氧空缺而产生电荷，导致低电阻化。当晶体管具有常导通特性时，产生各种问题，诸如在工作时容易产生工作故障或者在非工作时功耗增大等。因此，层108_2优选包括后述的杂质或缺陷(氧空缺等)少的CAAC-OS。
<1-2.带结构>
接着，使用图15A和图15B说明图1A至图1C所示的晶体管100、图2A和图2B所示的晶体管100A的每一个中的氧化物半导体膜及与该氧化物半导体膜接触的绝缘膜的带结构。
图15A示出绝缘膜104、层108_2、层108_3及绝缘膜110的厚度方向上的带结构，图15B示出绝缘膜104、层108_1、层108_2、层108_3及绝缘膜110的厚度方向上的带结构。在带结构中，为了容易理解，示出绝缘膜104、层108_1、108_2、108_3及绝缘膜110的导带底能级(Ec)。
另外，在此，作为绝缘膜104及绝缘膜110使用氧化硅膜，作为层108_1利用使用其金属元素的原子个数比为In:Ga:Zn＝1:1:1.2的金属氧化物靶材形成的氧化物半导体膜，作为层108_2利用使用其金属元素的原子个数比为In:Ga:Zn＝4:2:4.1的金属氧化物靶材形成的氧化物半导体膜，作为层108_3利用使用其金属元素的原子个数比为In:Ga:Zn＝1:1:1.2的金属氧化物靶材形成的氧化物半导体膜。
如图15A和图15B所示，在层108_1、层108_2之间及层108_2、层108_3之间没有势垒而导带底能级平缓地变化。可以说连续地变化或形成连续结。因此，可以将这种能带结构称为埋入沟道结构。
这是因为：层108_1、层108_2和层108_3包含共同元素，氧移动在层108_1、层108_2、层108_3之间，因此形成混合层。为了具有这种带结构，采用如下叠层结构，其中在层108_1和层108_2之间的界面或层108_2和层108_3之间的界面没有存在形成俘获中心或再结合中心等缺陷态的杂质。
如果没有形成连续结而在层108_1和层108_2之间的界面或层108_2和层108_3之间的界面存在杂质，则能带失去连续性，因此载流子在界面被俘获或者再结合而消失。
为了形成连续结，优选使用具备装载闭锁室的多室方式的沉积装置(溅射装置)在不使各膜暴露于大气的情况下连续地层叠。在溅射装置中的各处理室中，为了尽可能地去除成为氧化物半导体膜的杂质的水等，优选使用如低温泵的吸附式的真空排气泵进行高真空(5×10-7Pa至1×10-4Pa左右)排气。或者，优选组合涡轮分子泵和冷阱来防止气体，尤其是包含碳或氢的气体从排气系统倒流到处理室内。
采用图15A和图15B所示的结构中，包括层108_2及层108_3的晶体管100的沟道区域、以及包括层108_1、层108_2及层108_3的晶体管100A的沟道区域被形成在充当阱(well)的层108_2中。
在晶体管100中，即使在层108_3和绝缘膜110之间的界面或附近形成起因于杂质或缺陷的陷阱态，通过形成层108_3也可以使层108_2远离形成陷阱态的区域。在晶体管100A中，即使在层108_1和绝缘膜104之间的界面或附近或层108_3和绝缘膜110之间的界面或附近形成起因于杂质或缺陷的陷阱态，通过形成层108_1及层108_3也可以使层108_2远离形成陷阱态的区域。
但是，当陷阱态的能级低于被用作沟道区域的层108_2的导带底能级(Ec)时，电子容易被陷阱态俘获。在电子被陷阱态俘获并积蓄在陷阱态时，在绝缘膜表面产生固定负电荷，导致晶体管的阈值电压漂移到正方向。因此，优选采用陷阱态的能级高于层108_2的导带底能级(Ec)的结构。通过采用这样的结构，电子不容易积蓄在陷阱态，而可以增高晶体管的通态电流并且可以提高场效应迁移率。另外，晶体管的阈值电压变动得到降低，而晶体管具有稳定的电特性，所以是优选的。
为了防止层108_1及层108_3被用作沟道区域的一部分，层108_1及层108_3的材料的导电率优选低于层108_2的材料。因此，根据其物性及/或功能可以将层108_1及层108_3称为氧化物绝缘膜。层108_1及层108_3优选使用其电子亲和势(真空能级与导带底能级之差)低于层108_2且其导带底能级与层108_2的导带底能级有差异(能带偏移)的材料。此外，为了抑制产生起因于漏极电压的阈值电压之间的差异，层108_1及层108_3优选使用其导带底能级比层108_2的导带底能级更接近于真空能级的材料。例如，层108_2的导带底能级与层108_1及层108_3的导带底能级之差优选为0.2eV以上，更优选为0.5eV以上。
通过采用这种结构，在沟道区域108i中层108_2成为主要电流路径。就是说，层108_2被用作沟道区域，层108_1及层108_3被用作氧化物绝缘膜。层108_1及层108_3是包含构成形成沟道区域的层108_2的金属元素中的一种以上的氧化物半导体膜，因此，在层108_1和层108_2之间的界面或层108_2和层108_3之间的界面不容易发生界面散射。由此，在该界面处载流子的移动不被阻碍，因此晶体管的场效应迁移率得到提高。
<1-3.被用作栅电极的氧化物半导体膜>
接着，说明被用作栅电极的氧化物半导体膜。被用作栅电极的氧化物半导体膜112具有对绝缘膜110供应氧的功能。当氧化物半导体膜112具有对绝缘膜110供应氧的功能时，可以使绝缘膜110包含过剩氧。当绝缘膜110具有过剩氧区域时，可以对氧化物半导体膜108，具体而言，对沟道区域108i供应过剩氧。因此，过剩氧填补沟道区域108i中的氧空缺，可以实现一种可靠性高的半导体装置。
另外，为了对氧化物半导体膜108供应过剩氧，形成在氧化物半导体膜108下的绝缘膜104也可以包含过剩氧。但是，在绝缘膜104包含过剩氧时，包含在绝缘膜104中的过剩氧有可能也供应到氧化物半导体膜108所具有的源区域108s及漏区域108d。当源区域108s及漏区域108d被供应过剩氧时，源区域108s及漏区域108d的电阻可以变高。
另一方面，当形成在氧化物半导体膜108上的绝缘膜110包含过剩氧时，可以对沟道区域108i选择性地供应过剩氧。或者，可以在对沟道区域108i、源区域108s及漏区域108d供应过剩氧之后，选择性地提高源区域108s及漏区域108d的载流子密度。
绝缘膜116包含氮和氢中的一个或两个。通过采用绝缘膜116包含氮和氢中的一个或两个的结构，可以对氧化物半导体膜108及氧化物半导体膜112供应氮和氢中的一个或两个。
氧化物半导体膜112在对绝缘膜110供应氧之后从绝缘膜116被供应氮和氢中的一个或两个，因此其载流子密度得到提高。换言之，氧化物半导体膜112还被用作氧化物导电体(OC：OxideConductor)。因此，氧化物半导体膜112具有高于氧化物半导体膜108的载流子密度并被用作栅电极。
氧化物半导体膜108所包括的源区域108s、漏区域108d以及氧化物半导体膜112可以都包含形成氧空缺的元素。作为上述形成氧空缺的元素，典型地可以举出氢、硼、碳、氮、氟、磷、硫、氯、稀有气体元素等。作为稀有气体元素的典型例子，有氦、氖、氩、氪以及氙等。
当对氧化物半导体膜添加杂质元素时，氧化物半导体膜中的金属元素和氧的键合断开，而形成氧空缺。或者，当对氧化物半导体膜添加杂质元素时，与氧化物半导体膜中的金属元素键合的氧与该杂质元素键合，氧从金属元素脱离，而形成氧空缺。其结果是，在氧化物半导体膜中载流子密度增高且导电率得到提高。
晶体管100、晶体管100A优选具有绝缘膜110的侧端部和氧化物半导体膜112的侧端部对齐的区域。换言之，在晶体管100中，绝缘膜110的上端部和氧化物半导体膜112的下端部大致对齐。例如，通过将氧化物半导体膜112用作掩模对绝缘膜110进行加工，可以实现上述结构。
如上所述，在本发明的一个方式的半导体装置中，使覆盖被用作沟道区域的氧化物半导体膜的侧面并形成在沟道区域上的绝缘膜包含来自被用作栅电极的氧化物半导体膜的过剩氧。通过采用这种结构，可以提供一种可靠性高的半导体装置。
接着，详细地说明图1A至图1C所示的半导体装置的构成要素。
<1-4.半导体装置的构成要素>
[衬底]
衬底102可以使用各种衬底，对衬底的种类没有特别的限制。作为该衬底的例子，可以举出半导体衬底(例如，单晶衬底或硅衬底)、SOI衬底、玻璃衬底、石英衬底、塑料衬底、金属衬底、不锈钢衬底、包含不锈钢箔的衬底、钨衬底、包含钨箔的衬底、柔性衬底、贴合薄膜、包含纤维状材料的纸或基材薄膜等。作为玻璃衬底的例子，可以举出钡硼硅酸盐玻璃、铝硼硅酸盐玻璃或钠钙玻璃等。作为柔性衬底、贴合薄膜、基材薄膜等，可以举出如下例子。例如可以举出以聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)为代表的塑料。或者，作为一个例子，可以举出丙烯酸等合成树脂等。或者，作为例子，可以举出聚丙烯、聚酯、聚氟化乙烯或聚氯乙烯等。或者，作为例子，可以举出聚酰胺、聚酰亚胺、芳族聚酰胺、环氧、无机蒸镀薄膜、纸类等。尤其是，通过使用半导体衬底、单晶衬底或SOI衬底等制造晶体管，可以制造特性、尺寸或形状等的偏差小、电流能力高且尺寸小的晶体管。当利用上述晶体管构成电路时，可以实现电路的低功耗化或电路的高集成化。
另外，作为衬底102也可以使用柔性衬底，在该柔性衬底上直接形成晶体管。或者，也可以在衬底102与晶体管之间设置剥离层。剥离层可以在如下情况下使用，即在剥离层上制造半导体装置的一部分或全部，然后将其从衬底102分离并转置到其他衬底上的情况。此时，也可以将晶体管转置到耐热性低的衬底或柔性衬底上。另外，作为上述剥离层，例如可以使用钨膜与氧化硅膜的无机膜层叠结构或在衬底上形成有聚酰亚胺等有机树脂膜的结构等。
作为被转置晶体管的衬底，除了上述可以形成晶体管的衬底之外，例如还可以使用纸衬底、玻璃纸衬底、芳族聚酰胺薄膜衬底、聚酰亚胺薄膜衬底、石材衬底、木材衬底、布衬底(包括天然纤维(丝、棉、麻)、合成纤维(尼龙、聚氨酯、聚酯)或再生纤维(醋酯纤维、铜氨纤维、人造纤维、再生聚酯)等)、皮革衬底、橡胶衬底等。通过使用上述衬底，可以形成特性良好的晶体管或功耗低的晶体管，可以制造不容易发生故障并具有耐热性的装置，或者可以实现轻量化或薄型化。
[第一绝缘膜]
绝缘膜104可以通过适当地利用溅射法、CVD法、蒸镀法、脉冲激光沉积(PLD)法、印刷法、涂敷法等形成。绝缘膜104例如可以是氧化物绝缘膜及/或氮化物绝缘膜的单层或叠层。注意，为了提高绝缘膜104与氧化物半导体膜108的界面特性，绝缘膜104中的至少与氧化物半导体膜108接触的区域优选使用氧化物绝缘膜形成。另外，通过作为绝缘膜104使用因加热而释放氧的氧化物绝缘膜，可以利用加热处理使绝缘膜104所包含的氧移动到氧化物半导体膜108中。
绝缘膜104的厚度可以为50nm以上、100nm以上且3000nm以下或200nm以上且1000nm以下。通过增加绝缘膜104的厚度，可以使绝缘膜104的氧释放量增加，而能够减少绝缘膜104与氧化物半导体膜108之间的界面态，并且减少包含在氧化物半导体膜108的沟道区域108i中的氧空缺。
绝缘膜104例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧化铪、氧化镓或者Ga-Zn氧化物等，并且以叠层或单层设置。在本实施方式中，作为绝缘膜104，使用氮化硅膜和氧氮化硅膜的叠层结构。如此，在绝缘膜104具有叠层结构时，作为下侧的层使用氮化硅膜，作为上侧的层使用氧氮化硅膜，由此可以对氧化物半导体膜108高效地供应氧。
[氧化物半导体膜]
氧化物半导体膜108可以使用上述材料。另外，氧化物半导体膜108和氧化物半导体膜112中的一个或两个使用In-M-Zn氧化物(M为Al、Ga、Y或Sn)等金属氧化物形成。作为氧化物半导体膜108及氧化物半导体膜112也可以使用In-Ga氧化物、In-Zn氧化物。尤其是，当使用包含相同构成元素的金属氧化物形成氧化物半导体膜108、氧化物半导体膜112时，可以减少制造成本，所以是优选的。
注意，在氧化物半导体膜108及氧化物半导体膜112含In-M-Zn氧化物的情况下，In及M的和为100atomic％时的In及M的比例为In高于25atomic％且M低于75atomic％，或者In高于34atomic％且M低于66atomic％。
氧化物半导体膜108及氧化物半导体膜112的能隙优选为2eV以上、2.5eV以上或3eV以上。
氧化物半导体膜108的厚度为3nm以上且200nm以下，优选为3nm以上且100nm以下，更优选为3nm以上且60nm以下。氧化物半导体膜112的厚度为5nm以上且500nm以下，优选为10nm以上且300nm以下，更优选为20nm以上且100nm以下。
当氧化物半导体膜108及氧化物半导体膜112含In-M-Zn氧化物时，用来形成In-M-Zn氧化物的溅射靶材的金属元素的原子个数比优选满足In≥M及Zn≥M。这样的溅射靶材的金属元素的原子个数比优选为In:M:Zn＝1:1:1、In:M:Zn＝1:1:1.2、In:M:Zn＝2:1:1.5、In:M:Zn＝2:1:2.3、In:M:Zn＝2:1:3、In:M:Zn＝3:1:2、In:M:Zn＝4:2:4.1、In:M:Zn＝5:1:7等。注意，所形成的氧化物半导体膜108及氧化物半导体膜112的原子个数比可以分别具有上述溅射靶材中的金属元素的原子个数比的±40％左右的变动。例如，在作为溅射靶材使用原子个数比为In:Ga:Zn＝4:2:4.1时，所形成的氧化物半导体膜的原子个数比可以为In:Ga:Zn＝4:2:3附近。
当氧化物半导体膜108包含第14族元素之一的硅或碳时，可能引起氧化物半导体膜108中的氧空缺增加，使得氧化物半导体膜108被n型化。为了防止上述现象，在氧化物半导体膜108中，尤其在沟道区域108i中，优选将硅或碳的浓度(利用二次离子质谱分析法测得的浓度)设定为2×1018atoms/cm3以下，或者2×1017atoms/cm3以下。其结果，晶体管具有阈值电压成为正的电特性(也称为常截止特性)。
另外，在沟道区域108i中，优选将利用二次离子质谱分析法测得的碱金属或碱土金属的浓度设定为1×1018atoms/cm3以下，或者2×1016atoms/cm3以下。有时当碱金属及碱土金属与氧化物半导体键合时生成载流子而使晶体管的关态电流增大。由此，优选降低沟道区域108i的碱金属或碱土金属的浓度。其结果，晶体管具有阈值电压成为正的电特性(也称为常截止特性)。
当在沟道区域108i中含有氮时，生成作为载流子的电子，载流子密度增加，使得沟道区域108i可被n型化。其结果是，使用含有氮的氧化物半导体膜的晶体管容易具有常导通特性。因此，在沟道区域108i中优选尽可能地减少氮，例如，可以将利用二次离子质谱分析法测得的氮浓度设定为5×1018atoms/cm3以下。
通过降低沟道区域108i中的杂质元素，可以降低氧化物半导体膜的载流子密度。因此，在沟道区域108i中，可以将载流子密度设定为1×1017个/cm3以下、1×1015个/cm3以下、1×1013个/cm3以下或1×1011个/cm3以下。
通过作为沟道区域108i使用杂质浓度低且缺陷态密度低的氧化物半导体膜，可以制造具有更优良的电特性的晶体管。这里，将杂质浓度低且缺陷态密度低(氧空缺少)的状态称为“高纯度本征”或“实质上高纯度本征”。或者，称为本征或实质上本征。因为高纯度本征或实质上高纯度本征的氧化物半导体的载流子发生源较少，所以有可能降低载流子密度。因此，在该氧化物半导体膜中形成有沟道区域的晶体管容易实现正阈值电压的电特性(也称为常截止特性)。因为高纯度本征或实质上高纯度本征的氧化物半导体膜具有较低的缺陷态密度，所以有可能具有较低的陷阱态密度。高纯度本征或实质上高纯度本征的氧化物半导体膜可以得到关态电流显著小的特性。因此，在该氧化物半导体膜中形成有沟道区域的晶体管的电特性变动小，该晶体管有时成为可靠性高的晶体管。
另一方面，源区域108s、漏区域108d及氧化物半导体膜112与绝缘膜116接触。当源区域108s、漏区域108d及氧化物半导体膜112与绝缘膜116接触时，源区域108s、漏区域108d及氧化物半导体膜112被添加来自绝缘膜116的氢和氮中的一个或两个，因此载流子密度增高。
氧化物半导体膜108和氧化物半导体膜112中的一个或两个可以为非单晶结构。非单晶结构例如包括下述CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c轴取向结晶氧化物半导体)、多晶结构、下述微晶结构或非晶结构。在非单晶结构中，非晶结构的缺陷态密度最高，而CAAC-OS的缺陷态密度最低。
此外，氧化物半导体膜108也可以为具有非晶结构的区域、微晶结构的区域、多晶结构的区域、CAAC-OS的区域和单晶结构的区域中的两种以上的区域的单层膜或层叠有该膜的结构。氧化物半导体膜112也可以为具有非晶结构的区域、微晶结构的区域、多晶结构的区域、CAAC-OS的区域和单晶结构的区域中的两种以上的区域的单层膜或层叠有该膜的结构。
在氧化物半导体膜108中，沟道区域108i的结晶性可能与源区域108s及漏区域108d不同。具体而言，在氧化物半导体膜108中，源区域108s及漏区域108d的结晶性可能比沟道区域108i低。这是因为在对源区域108s及漏区域108d添加杂质元素时源区域108s及漏区域108d会受到损伤而使结晶性降低的缘故。
[被用作栅极绝缘膜的绝缘膜]
可以以单层或叠层使用氧化物绝缘膜及/或氮化物绝缘膜形成绝缘膜110。此外，为了提高绝缘膜110与氧化物半导体膜108的界面特性，优选使用氧化物绝缘膜形成绝缘膜110的至少与氧化物半导体膜108接触的区域。绝缘膜110例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧化铪、氧化镓或者Ga-Zn氧化物等，并且以叠层或单层设置。
另外，通过作为绝缘膜110设置具有阻挡氧、氢、水等的效果的绝缘膜，能够防止氧从氧化物半导体膜108扩散到外部，并能够防止氢、水等从外部侵入氧化物半导体膜108。作为具有阻挡氧、氢、水等的效果的绝缘膜，可以举出氧化铝膜、氧氮化铝膜、氧化镓膜、氧氮化镓膜、氧化钇膜、氧氮化钇膜、氧化铪膜、氧氮化铪膜等。
此外，通过作为绝缘膜110使用硅酸铪(HfSiOx)、添加有氮的硅酸铪(HfSixOyNz)、添加有氮的铝酸铪(HfAlxOyNz)、氧化铪、氧化钇等高k(high-k)材料，能够降低晶体管的栅极漏电流。
另外，通过使用由于加热而释放氧的氧化物绝缘膜作为绝缘膜110，可以经过加热处理而使包含在绝缘膜110中的氧移到氧化物半导体膜108中。
绝缘膜110的厚度例如可以为5nm以上且400nm以下、5nm以上且300nm以下或者10nm以上且250nm以下。
[第二绝缘膜]
绝缘膜116包含氮和氢中的一个或两个。作为绝缘膜116，例如可以举出氮化物绝缘膜。该氮化物绝缘膜可以使用氮化硅、氮氧化硅、氮化铝、氮氧化铝等形成。绝缘膜116中的氢浓度优选为1×1022atoms/cm3以上。绝缘膜116与氧化物半导体膜108中的源区域108s及漏区域108d接触。另外，绝缘膜116与氧化物半导体膜112接触。因此，与绝缘膜116接触的源区域108s、漏区域108d及氧化物半导体膜112中的氢浓度变高，而可以增高源区域108s、漏区域108d及氧化物半导体膜112的载流子密度。有时，源区域108s、漏区域108d及氧化物半导体膜112由于与绝缘膜116接触而各具有膜中的氢浓度互相相同的区域。
[第三绝缘膜]
可以以单层或叠层使用氧化物绝缘膜及/或氮化物绝缘膜形成绝缘膜118。绝缘膜118例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧化铪、氧化镓或者Ga-Zn氧化物等，并且以单层或叠层设置。
绝缘膜118优选具有阻挡来自外部的氢、水等的膜的功能。
绝缘膜118的厚度可以为30nm以上且500nm以下或者100nm以上且400nm以下。
[导电膜]
通过利用溅射法、真空蒸镀法、脉冲激光沉积(PLD)法及热CVD法等，可以形成导电膜120a、120b。导电膜120a、120b例如可以使用选自铝、铬、铜、钽、钛、钼、镍、铁、钴、钨中的金属元素、以上述金属元素为成分的合金或组合上述金属元素的合金等形成。另外，还可以使用选自锰和锆中的一种或多种的金属元素。导电膜120a、120b可以具有单层结构或两层以上的叠层结构。例如，可以举出包含硅的铝膜的单层结构、包含锰的铜膜的单层结构、在铝膜上层叠钛膜的两层结构、在氮化钛膜上层叠钛膜的两层结构、在氮化钛膜上层叠钨膜的两层结构、在氮化钽膜或氮化钨膜上层叠钨膜的两层结构、在包含锰的铜膜上层叠铜膜的两层结构、在钛膜上层叠铜膜的两层结构、依次层叠钛膜、铝膜及钛膜的三层结构以及依次层叠包含锰的铜膜、铜膜及包含锰的铜膜的三层结构等。另外，还可以使用组合铝与选自钛、钽、钨、钼、铬、钕、钪中的一种或多种而形成的合金膜或氮化膜。
导电膜120a、120b也可以使用铟锡氧化物(Indium Tin Oxide：ITO)、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、包含硅的铟锡氧化物(In-Sn-Si氧化物：ITSO)等透光导电材料。另外，还可以采用上述透光导电材料与上述金属元素的叠层结构。
导电膜120a、120b的厚度例如可以为30nm以上且500nm以下或者100nm以上且400nm以下。
<1-5.半导体装置的结构例子2>
接着，参照图3A和图3B说明与图1A至图1C所示的半导体装置不同的结构。
图3A和图3B是晶体管100B的截面图。晶体管100B的俯视图与图1A所示的晶体管100相同，因此援用图1A进行说明。图3A是沿着图1A的点划线X1-X2的截面图，图3B是沿着图1A的点划线Y1-Y2的截面图。
晶体管100B的与上述晶体管100之间的不同之处在于被用作栅电极的导电膜的结构。晶体管100B的其他结构与晶体管100相同，并发挥相同的效果。
晶体管100B的栅电极包括氧化物半导体膜112、以及氧化物半导体膜112上的导电膜114。
导电膜114可以使用可用于上述导电膜120a、120b的材料。
如此，在本发明的一个方式的晶体管中，作为被用作栅电极的导电膜可以采用氧化物半导体膜112与氧化物半导体膜112上的导电膜114的叠层结构。例如，通过作为导电膜114使用低电阻导电材料，可以降低栅电极的布线电阻。
另外，在上述晶体管100A中，与晶体管100B同样地，栅电极也可以具有氧化物半导体膜112与氧化物半导体膜112上的导电膜114的叠层结构。图4A和图4B示出此时的例子。图4A和图4B是晶体管100C的截面图。
如此，作为本发明的一个方式的晶体管，可以适当地组合而使用上述晶体管。
<1-6.半导体装置的结构例子3>
接着，参照图5A和图5B说明与图1A至图1C所示的半导体装置不同的结构。
图5A和图5B是晶体管100D的截面图。晶体管100D的与上述晶体管100之间的不同之处在于绝缘膜110的形状。晶体管100D的其他结构与晶体管100相同，并发挥相同的效果。
晶体管100D所包括的绝缘膜110位于氧化物半导体膜112的内侧。换言之，绝缘膜110的侧面位于氧化物半导体膜112的下端部的内侧。例如，在对氧化物半导体膜112进行加工之后，使用蚀刻剂等对绝缘膜110进行侧蚀(sideetching)，由此可以实现图5A和图5B所示的结构。通过作为绝缘膜110采用上述结构，在氧化物半导体膜112下形成空心区域147。
空心区域147包含空气，并被用作栅极绝缘膜的一部分。空心区域147的相对介电常数与空气相同，即大致为1。因此，通过采用晶体管100D的结构，在被用作栅电极的氧化物半导体膜112被施加电压时，被施加到空心区域147之下方的氧化物半导体膜108的电压低于被施加到绝缘膜110之下方的氧化物半导体膜108(沟道区域108i)的电压。空心区域147之下方的氧化物半导体膜108实际上被用作重叠区域(也称为Lov区域)。通过在氧化物半导体膜108中设置Lov区域，可以缓和集中在源极端及漏极端的电场。Lov区域是与被用作栅电极的氧化物半导体膜112重叠并具有低于沟道区域108i的电阻的区域。
另外，上述晶体管100A也可以具有与晶体管100D相同结构的绝缘膜110。图6A和图6B示出此时的例子。图6A和图6B是晶体管100E的截面图。
<1-7.半导体装置的结构例子4>
接着，参照图7A和图7B说明与图1A至图1C所示的半导体装置不同的结构。
图7A和图7B是晶体管100F的截面图。晶体管100F的与上述晶体管100之间的不同之处在于绝缘膜110的形状及绝缘膜116的形状。晶体管100F的其他结构与晶体管100相同，并发挥相同的效果。
晶体管100F所包括的绝缘膜110位于氧化物半导体膜112的内侧。换言之，绝缘膜110的侧面位于氧化物半导体膜112的下端部的内侧。例如，在对氧化物半导体膜112进行加工之后，使用蚀刻剂等对绝缘膜110进行侧蚀，由此可以实现图7A和图7B所示的结构。另外，在将绝缘膜110加工为上述结构之后形成绝缘膜116，由此绝缘膜116也形成在氧化物半导体膜112的下侧，与位于氧化物半导体膜112之下的氧化物半导体膜108接触。
通过采用上述结构，源区域108s及漏区域108d位于氧化物半导体膜112的下端部的内侧。因此，晶体管100F具有Lov区域。
通过采用晶体管具有Lov区域的结构，电场集中得到缓和，并且在沟道区域108i与源区域108s或漏区域108d之间不会形成高电阻区域，因此可以增高晶体管的通态电流。
另外，上述晶体管100A也可以具有与晶体管100F相同结构的绝缘膜110、绝缘膜116。图8A和图8B示出此时的例子。图8A和图8B是晶体管100G的截面图。
<1-8.半导体装置的结构例子5>
接着，参照图9A至图9C说明与图1A至图1C所示的半导体装置不同的结构。
图9A是晶体管150的俯视图，图9B是沿着图9A的点划线X1-X2的截面图，图9C是沿着图9A的点划线Y1-Y2的截面图。
图9A至图9C所示的晶体管150包括形成在衬底102上的导电膜106、导电膜106上的绝缘膜104、绝缘膜104上的氧化物半导体膜108、氧化物半导体膜108上的绝缘膜110、绝缘膜110上的氧化物半导体膜112、以及绝缘膜104、氧化物半导体膜108及氧化物半导体膜112上的绝缘膜116。氧化物半导体膜108具有与氧化物半导体膜112重叠的沟道区域108i、与绝缘膜116接触的源区域108s、以及与绝缘膜116接触的漏区域108d，沟道区域108i包括层108_2、与层108_2的顶面接触并覆盖层108_2的沟道宽度方向上的侧面的层108_3。
氧化物半导体膜112通过形成在绝缘膜110、层108_3及绝缘膜104中的开口143与导电膜106电连接。因此，导电膜106和氧化物半导体膜112被供应相同的电位。另外，也可以不形成开口143而对导电膜106和氧化物半导体膜112供应互不相同的电位。
如此，晶体管150除了上述晶体管100的结构以外还包括导电膜106及开口143。
导电膜106被用作第一栅电极(也称为底栅电极)，氧化物半导体膜112被用作第二栅电极(也称为顶栅电极)。绝缘膜104被用作第一栅极绝缘膜，绝缘膜110被用作第二栅极绝缘膜。
如此，与上述晶体管100不同地，图9A至图9C所示的晶体管150具有在氧化物半导体膜108的上下包括被用作栅电极的导电膜和氧化物半导体膜的所谓的双栅结构。如晶体管150所示，在本发明的一个方式的半导体装置中，也可以设置两个以上的栅电极。
如图9C所示，氧化物半导体膜108位于与被用作第一栅电极的导电膜106及被用作第二栅电极的氧化物半导体膜112的每一个对置的位置，夹在两个被用作栅电极的导电膜和氧化物半导体膜之间。
在沟道宽度(W)方向上，氧化物半导体膜112的长度比氧化物半导体膜108大，并且氧化物半导体膜108整体隔着绝缘膜110被氧化物半导体膜112覆盖。氧化物半导体膜112和导电膜106在形成于绝缘膜104、层108_3及绝缘膜110中的开口143连接，因此在沟道宽度(W)方向上，氧化物半导体膜108的一个侧面与氧化物半导体膜112对置。
换言之，在晶体管150的沟道宽度(W)方向上，导电膜106及氧化物半导体膜112在形成于绝缘膜104、层108_3及绝缘膜110中的开口143连接，并隔着绝缘膜104、层108_3及绝缘膜110围绕氧化物半导体膜108。
通过采用上述结构，可以利用被用作第一栅电极的导电膜106及被用作第二栅电极的氧化物半导体膜112的电场电围绕晶体管150所包括的氧化物半导体膜108。如晶体管150那样，可以将利用第一栅电极及第二栅电极的电场电围绕形成有沟道区域的氧化物半导体膜的晶体管的装置结构称为surrounded channel(S-channel：围绕沟道)结构。
因为晶体管150具有S-channel结构，所以可以使用导电膜106或氧化物半导体膜112对氧化物半导体膜108有效地施加用来引起沟道的电场。由此，晶体管150的电流驱动能力得到提高，从而可以得到高的通态电流特性。此外，由于可以增加通态电流，所以可以使晶体管150微型化。另外，由于氧化物半导体膜108具有被导电膜106及氧化物半导体膜112围绕的结构，所以可以提高氧化物半导体膜108的机械强度。
在晶体管150的沟道宽度(W)方向上，可以在氧化物半导体膜108的没有形成开口143的一侧形成与开口143不同的开口。
此外，如晶体管150那样，在晶体管包括其间设置有半导体膜的一对栅电极的情况下，也可以对一个栅电极供应信号A，并且对另一个栅电极供应固定电位Vb。另外，也可以对一个栅电极供应信号A，并且对另一个栅电极供应信号B。另外，也可以对一个栅电极供应固定电位Va，并且对另一个栅电极供应固定电位Vb。
信号A例如为用来控制导通状态/非导通状态的信号。信号A也可以为具有电位V1或者电位V2(V1>V2)的两种电位的数字信号。例如，可以将电位V1设定为高电源电位且将电位V2设定为低电源电位。信号A也可以为模拟信号。
固定电位Vb例如为用来控制阈值电压VthA的电位。固定电位Vb可以为电位V1或者电位V2。固定电位Vb也可以为与电位V1或者电位V2不同的电位。通过降低固定电位Vb，有时可以提高阈值电压VthA。其结果，有时可以降低栅极与源极之间的电压Vgs为0V时的漏极电流，而可以降低包括晶体管的电路的泄漏电流。例如，可以使固定电位Vb低于低电源电位。通过提高固定电位Vb，有时可以降低阈值电压VthA。其结果，有时可以提高栅极与源极之间的电压Vgs为VDD时的漏极电流，而可以提高包括晶体管的电路的工作速度。例如，可以使固定电位Vb高于低电源电位。
信号B例如为用来控制晶体管的导通状态/非导通状态的信号。信号B也可以为具有电位V3或者电位V4(V3>V4)的两种电位的数字信号。例如，可以将电位V3设定为高电源电位且将电位V4设定为低电源电位。信号B也可以为模拟信号。
在信号A与信号B都是数字信号的情况下，信号B也可以为具有与信号A相同的数字值的信号。此时，有时可以增加晶体管的通态电流，而可以提高包括晶体管的电路的工作速度。此时，信号A的电位V1及电位V2也可以与信号B的电位V3及电位V4不同。例如，当对应于被输入信号B的栅极的栅极绝缘膜的厚度大于对应于被输入信号A的栅极的栅极绝缘膜时，可以使信号B的电位振幅(V3-V4)大于信号A的电位振幅(V1-V2)。由此，有时可以使信号A及信号B给晶体管的导通状态或非导通状态带来的影响大致相同。
在信号A与信号B都是数字信号的情况下，信号B也可以为具有与信号A不同的数字值的信号。此时，有时可以分别利用信号A及信号B控制晶体管，而可以实现更高的功能。例如，当晶体管为n沟道晶体管时，在仅在信号A为电位V1且信号B为电位V3时该晶体管处于导通状态的情况下或者在仅在信号A为电位V2且信号B为电位V4时该晶体管处于非导通状态的情况下，有时可以由一个晶体管自身实现NAND电路或NOR电路等的功能。另外，信号B也可以为用来控制阈值电压VthA的信号。例如，信号B也可以在包括晶体管的电路工作的期间与该电路不工作的期间具有不同电位。信号B也可以根据电路的工作模式具有不同电位。此时，信号B有可能没有信号A那么频繁地切换电位。
在信号A与信号B都是模拟信号的情况下，信号B也可以具有与信号A相同的电位的模拟信号、用常数乘以信号A的电位而得的模拟信号、或者将常数加到信号A的电位或从信号A的电位减去常数而得的模拟信号等。此时，有时可以增加晶体管的通态电流，而提高包括晶体管的电路的工作速度。信号B也可以为与信号A不同的模拟信号。此时，有时可以分别利用信号A及信号B控制晶体管，而可以实现更高的功能。
信号A也可以为数字信号，信号B也可以为模拟信号。或者，信号A也可以为模拟信号，信号B也可以为数字信号。
当对晶体管的两个栅电极供应固定电位时，有时可以将晶体管用作相当于电阻器的元件。例如，当晶体管为n沟道晶体管时，通过提高(降低)固定电位Va或固定电位Vb，有时可以降低(提高)晶体管的实效电阻(effective resistance)。通过提高(降低)固定电位Va和固定电位Vb，有时可以获得比只具有一个栅极的晶体管低(高)的实效电阻。
晶体管150的其他结构与上述晶体管100相同，并发挥相同的效果。
在上述晶体管100A中，可以与晶体管150同样地形成导电膜106及开口143。图10A和图10B示出此时的例子。图10A是沿着图9A的点划线X1-X2的截面图，图10B是沿着图9A的点划线Y1-Y2的截面图。
<1-9.半导体装置的结构例子6>
接着，参照图11A至图11C说明与图1A至图1C所示的半导体装置不同的结构。
图11A是晶体管160的俯视图，图11B是沿着图11A的点划线X1-X2的截面图，图11C是沿着图11A的点划线Y1-Y2的截面图。
图11A至图11C所示的晶体管160与上述晶体管150之间的不同之处在于氧化物半导体膜112的形状。具体而言，晶体管160所包括的氧化物半导体膜112的下端部位于绝缘膜110的上端部的内侧。换言之，绝缘膜110的侧端部位于氧化物半导体膜112的侧端部的外侧。
例如，使用相同掩模对氧化物半导体膜112及绝缘膜110进行加工，利用湿蚀刻法对氧化物半导体膜112进行加工，利用干蚀刻法对绝缘膜110进行加工，由此可以实现上述结构。
另外，通过作为氧化物半导体膜112采用上述结构，有时在氧化物半导体膜108中形成区域108f。区域108f形成在沟道区域108i和源区域108s之间、以及沟道区域108i和漏区域108d之间。
区域108f被用作高电阻区域或低电阻区域。高电阻区域是具有与沟道区域108i相等的电阻，并不与被用作栅电极的氧化物半导体膜112重叠的区域。当区域108f是高电阻区域时，区域108f被用作所谓的偏置(offset)区域。在区域108f被用作偏置区域的情况下，为了抑制晶体管160的通态电流的降低，可以将区域108f的沟道长度(L)方向上的长度设定为1μm以下。
低电阻区域是具有低于沟道区域108i且高于源区域108s及漏区域108d的电阻的区域。当区域108f是低电阻区域时，区域108f被用作所谓的LDD(LightlyDopedDrain：轻掺杂漏)区域。在区域108f被用作LDD区域时，可以缓和漏区域的电场，因此可以降低起因于漏区域的电场的晶体管的阈值电压变动。
当区域108f是低电阻区域时，例如从绝缘膜116对区域108f供应氢和氮中的一个或两个，或者，将绝缘膜110及氧化物半导体膜112用作掩模从氧化物半导体膜112的上方添加杂质元素，由此该杂质经过绝缘膜110添加到氧化物半导体膜108而形成区域108f。
通过改变被用作第二栅电极的氧化物半导体膜112的形状，晶体管150也可以具有与晶体管160相同的结构。图12A和图12B示出此时的例子。图12A和图12B是晶体管160A的截面图，图12A是沿着图11A的点划线X1-X2的截面图，图12B是沿着图11A的点划线Y1-Y2的截面图。
<1-10.半导体装置的结构例子7>
接着，参照图13A和图13B说明与图11A至图11C所示的半导体装置不同的结构。
图13A和图13B是晶体管160B的截面图。晶体管160B的俯视图与图11A所示的晶体管160相同，因此援用图11A进行说明。图13A是沿着图11A的点划线X1-X2的截面图，图13B是沿着图11A的点划线Y1-Y2的截面图。
晶体管160B的与上述晶体管160之间的不同之处在于设置有被用作平坦化绝缘膜的绝缘膜122。晶体管160B的其他结构与晶体管160相同，并发挥相同的效果。
另外，绝缘膜122具有使起因于晶体管等的凹凸等平坦的功能。绝缘膜122只要具有绝缘性即可，使用无机材料或有机材料形成。作为该无机材料，可以举出氧化硅膜、氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜、氮化铝膜等。作为该有机材料，例如可以举出丙烯酸树脂或聚酰亚胺树脂等感光性树脂材料。
注意，在图13A和图13B中，绝缘膜122中的开口的尺寸小于开口141a、141b，但是不局限于此，例如，绝缘膜122中的的开口的尺寸也可以与开口141a、141b相同或者大于开口141a、141b。
另外，在图13A和图13B中，例示出在绝缘膜122上设置导电膜120a、120b的结构，但是不局限于此，例如可以采用在绝缘膜118上设置导电膜120a、120b，且在导电膜120a、120b上设置绝缘膜122的结构。
通过设置绝缘膜122，上述晶体管160A可以具有与晶体管160B相同的结构。图14A和图14B示出此时的例子。图14A和图14B是晶体管160C的截面图，图14A是沿着图11A的点划线X1-X2的截面图，图14B是沿着图11A的点划线Y1-Y2的截面图。
<1-11.半导体装置的制造方法1>
接着，使用图16A至16D、图17A至17D和图18A至18C说明图1A至图1C所示的晶体管100的制造方法的例子。图16A至16D、图17A至17D和图18A至18C是说明晶体管100的制造方法的沟道长度(L)方向及沟道宽度(W)方向的截面图。
首先，在衬底102上形成绝缘膜104，在绝缘膜104上形成氧化物半导体膜。然后，将该氧化物半导体膜加工为岛状，由此形成层108_2(参照图16A)。
通过适当地利用溅射法、CVD法、蒸镀法、脉冲激光沉积(PLD)法、印刷法及涂敷法等，可以形成绝缘膜104。在本实施方式中，利用PECVD装置，作为绝缘膜104形成厚度为400nm的氮化硅膜及厚度为50nm的氧氮化硅膜。
此外，也可以在形成绝缘膜104之后，对绝缘膜104添加氧。作为对绝缘膜104添加的氧，有氧自由基、氧原子、氧原子离子、氧分子离子等。作为添加方法，有离子掺杂法、离子注入法、等离子体处理法等。另外，也可以在绝缘膜104上形成抑制氧脱离的膜之后，经过该膜对绝缘膜104添加氧。
作为上述抑制氧脱离的膜，可以使用如下具有导电性的材料来形成：选自铟、锌、镓、锡、铝、铬、钽、钛、钼、镍、铁、钴、钨的金属元素；以上述金属元素为成分的合金；组合上述金属元素的合金；包含上述金属元素的金属氮化物；包含上述金属元素的金属氧化物；以及包含上述金属元素的金属氮氧化物等。
当利用等离子体处理添加氧时，通过利用微波使氧激发而产生高密度的氧等离子体，可以增加对绝缘膜104添加的氧量。
可以通过溅射法、涂敷法、脉冲激光蒸镀法、激光烧蚀法、热CVD法等形成层108_2。在氧化物半导体膜上通过光刻工序形成掩模，然后使用该掩模对氧化物半导体膜的一部分进行蚀刻，由此可以将氧化物半导体膜加工为层108_2。另外，通过使用印刷法，可以将岛状的层108_2直接形成在绝缘膜104上。
在通过溅射法形成氧化物半导体膜的情况下，作为用来产生等离子体的电源装置，可以适当地使用RF电源装置、AC电源装置、DC电源装置等。作为形成氧化物半导体膜时的溅射气体，适当地使用稀有气体(典型的是氩)、氧、稀有气体和氧的混合气体。此外，当采用稀有气体和氧的混合气体时，优选增高相对于稀有气体的氧比例。
另外，在例如使用溅射法形成氧化物半导体膜的情况下，通过将衬底温度设定为150℃以上且750℃以下、150℃以上且450℃以下或者200℃以上且350℃以下沉积氧化物半导体膜，可以提高结晶性，所以是优选的。
在本实施方式中，作为层108_2，使用溅射装置，作为溅射靶材使用In-Ga-Zn金属氧化物(In:Ga:Zn＝4:2:4.1[原子个数比])，沉积厚度为30nm的氧化物半导体膜。
另外，也可以在形成层108_2之后进行加热处理来实现层108_2的脱氢化或脱水化。作为加热处理的温度，典型地为150℃以上且低于衬底的应变点、250℃以上且450℃以下或者300℃以上且450℃以下。
可以在包含氦、氖、氩、氙、氪等稀有气体或包含氮的惰性气体气氛中进行加热处理。或者，也可以在惰性气体气氛中进行加热之后在氧气氛中进行加热。另外，上述惰性气体气氛及氧气氛优选不包含氢、水等。处理时间可以是3分钟以上且24小时以下。
该加热处理可以使用电炉、RTA装置等。通过使用RTA装置，可以限定于短时间内在衬底的应变点以上的温度下进行加热处理。由此，可以缩短加热处理时间。
边对氧化物半导体膜进行加热边沉积该氧化物半导体膜，或者在形成氧化物半导体膜之后进行加热处理，由此，利用二次离子质谱分析法测得的氧化物半导体膜中的氢浓度可以为5×1019atoms/cm3以下，1×1019atoms/cm3以下，5×1018atoms/cm3以下，1×1018atoms/cm3以下，5×1017atoms/cm3以下或者1×1016atoms/cm3以下。
在形成层108_2的工序中，形成叠层结构的氧化物半导体膜，将该叠层结构的氧化物半导体膜加工为岛状，形成层108_1及层108_2，由此可以形成上述晶体管100A。
接着，在绝缘膜104、层108_2上形成氧化物半导体膜107_3及绝缘膜110_0(参照图16B)。
以覆盖层108_2的侧面的方式形成氧化物半导体膜107_3。氧化物半导体膜107_3可以使用与上述层108_2相同的材料及方法形成。
在本实施方式中，作为氧化物半导体膜107_3，使用溅射装置，作为溅射靶材使用In-Ga-Zn金属氧化物(In:Ga:Zn＝1:1:1.2[原子个数比])，沉积厚度为5nm的氧化物半导体膜。
作为绝缘膜110_0，可以通过使用PECVD法形成氧化硅膜或氧氮化硅膜。此时，作为源气体，优选使用包含硅的沉积气体及氧化性气体。作为包含硅的沉积气体的典型例子，有硅烷、乙硅烷、丙硅烷、氟化硅烷等。作为氧化性气体，有氧、臭氧、一氧化二氮、二氧化氮等。
另外，作为绝缘膜110_0，可以在如下条件下利用PECVD法形成缺陷量少的氧氮化硅膜：相对于沉积气体流量(flow rate)的氧化性气体流量大于20倍且小于100倍，或者为40倍以上且80倍以下；并且处理室内的压力低于100Pa，或为50Pa以下。
此外，作为绝缘膜110_0，可以在如下条件形成致密的氧化硅膜或氧氮化硅膜：将设置在PECVD装置的抽成真空的处理室内的衬底保持在280℃以上且400℃以下的温度，将源气体引入处理室内而将处理室内的压力设定为20Pa以上且250Pa以下，更优选为100Pa以上且250Pa以下，并对设置在处理室内的电极供应高频功率。
另外，可以通过使用微波的PECVD法形成绝缘膜110_0。微波是指300MHz至300GHz的频率范围的波。微波的电子温度低，并且其电子能量小。此外，当利用使用微波的PECVD装置时，在被供应的电力中，用于等离子体的生成，即用于分子的电离的比例高，用于加速电子的比例少。因此可以生成密度高的等离子体(高密度等离子体)。因此，等离子体对沉积表面及沉积物造成的损伤少，由此能够形成缺陷少的绝缘膜110_0。
另外，可以通过使用有机硅烷气体的CVD法形成绝缘膜110_0。作为有机硅烷气体，可以使用正硅酸乙酯(TEOS：化学式为Si(OC2H5)4)、四甲基硅烷(TMS：化学式为Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(SiH(OC2H5)3)、三(二甲氨基)硅烷(SiH(N(CH3)2)3)等含有硅的化合物。通过利用使用有机硅烷气体的CVD法，能够形成覆盖性高的绝缘膜110_0。
在本实施方式中，作为绝缘膜110_0，使用PECVD装置形成厚度为100nm的氧氮化硅膜。
接着，在绝缘膜110_0上形成氧化物半导体膜112_0。在形成氧化物半导体膜112_0时，氧从氧化物半导体膜112_0添加到绝缘膜110_0(参照图16C)。
优选使用溅射法在包含氧气体的气氛下形成氧化物半导体膜112_0。通过在包含氧气体的气氛下形成氧化物半导体膜112_0，可以有效地对绝缘膜110_0添加氧。
在图16C中，以箭头示意性地示出添加到绝缘膜110_0的氧。作为氧化物半导体膜112_0，可以使用与上述层108_2相同的材料。
在本实施方式中，作为氧化物半导体膜112_0，使用溅射装置，作为溅射靶材使用In-Ga-Zn金属氧化物(In:Ga:Zn＝4:2:4.1[原子个数比])，沉积厚度为100nm的氧化物半导体膜。
接着，利用光刻工序在氧化物半导体膜112_0上的所希望的位置形成掩模140(参照图16D)。
接着，从掩模140上进行蚀刻对氧化物半导体膜112_0、绝缘膜110_0及氧化物半导体膜107_3进行加工，然后去除掩模140，由此形成岛状的氧化物半导体膜112、岛状的绝缘膜110、岛状的层108_3(参照图17A)。
在形成层108_3时，层108_2的表面的一部分露出。后面，层108_2的表面的一部分露出的区域成为源区域108s及漏区域108d。
在本实施方式中，利用干蚀刻法对氧化物半导体膜112_0、绝缘膜110_0及氧化物半导体膜107_3进行加工。
在对氧化物半导体膜112、绝缘膜110及层108_3进行加工时，在没有与氧化物半导体膜112重叠的区域中的层108_2的厚度有时变小。或者，在对氧化物半导体膜112、绝缘膜110及层108_3进行加工时，没有与层108_2重叠的区域中的绝缘膜104的厚度有时变小。
接着，从绝缘膜104、层108_2及氧化物半导体膜112上添加杂质元素145(参照图17B)。
作为杂质元素145的添加方法，有离子掺杂法、离子注入法、等离子体处理法等。在采用等离子体处理法的情况下，通过在包含所添加的杂质元素的气体气氛下产生等离子体，然后进行等离子体处理，能够添加杂质元素。作为产生上述等离子体的装置，可以使用干蚀刻装置、灰化装置、PECVD装置或高密度PECVD装置等。
另外，作为杂质元素145的源气体，可以使用B2H6、PH3、CH4、N2、NH3、AlH3、AlCl3、SiH4、Si2H6、F2、HF、H2和稀有气体(例如，氩)中的一种以上。或者，也可以使用由稀有气体稀释的B2H6、PH3、N2、NH3、AlH3、AlCl3、F2、HF和H2中的一种以上。通过使用由稀有气体稀释的B2H6、PH3、N2、NH3、AlH3、AlCl3、F2、HF和H2中的一种以上将杂质元素145添加到层108_2及氧化物半导体膜112，可以将稀有气体、氢、硼、碳、氮、氟、磷、硫及氯中的一种以上添加到层108_2及氧化物半导体膜112。
或者，也可以在添加稀有气体作为源气体之后，将B2H6、PH3、CH4、N2、NH3、AlH3、AlCl3、SiH4、Si2H6、F2、HF和H2中的一种以上用作源气体，对层108_2及氧化物半导体膜112添加杂质元素145。
或者，也可以在添加B2H6、PH3、CH4、N2、NH3、AlH3、AlCl3、SiH4、Si2H6、F2、HF及H2中的一种以上作为源气体之后，将稀有气体用作源气体，对层108_2及氧化物半导体膜112添加杂质元素145。
杂质元素145的添加通过适当地设定加速电压或剂量等的注入条件来控制即可。例如，在通过离子注入法添加氩时，将加速电压设定为10kV以上且100kV以下，并将剂量设定为1×1013ions/cm2以上且1×1016ions/cm2以下即可，例如可以设定为1×1014ions/cm2。此外，在通过离子注入法添加磷离子时，将加速电压设定为30kV，并将剂量设定为1×1013ions/cm2以上且5×1016ions/cm2以下即可，例如可以设定为1×1015ions/cm2。
另外，在本实施方式中，例示出在去除掩模140之后添加杂质元素145的结构，但是不局限于此，例如，也可以在留下掩模140的状态下添加杂质元素145。
另外，在本实施方式中，作为杂质元素145，使用掺杂装置对层108_2及氧化物半导体膜112添加氩。注意，不局限于此，例如，也可以不进行添加杂质元素145的工序。
接着，在绝缘膜104、层108_2及氧化物半导体膜112上形成绝缘膜116。通过形成绝缘膜116，与绝缘膜116接触的层108_2成为源区域108s及漏区域108d。另外，不与绝缘膜116接触的层108_2及层108_3成为沟道区域108i。由此，形成本发明的一个方式的氧化物半导体膜108(参照图17C)。
如此，氧化物半导体膜108包括与氧化物半导体膜112重叠的沟道区域108i、与绝缘膜116接触的源区域108s、与绝缘膜116接触的漏区域108d，沟道区域108i包括层108_2、与层108_2的顶面接触并覆盖层108_2的沟道宽度方向上的侧面的层108_3。
作为绝缘膜116可以选择上述材料形成。在本实施方式中，作为绝缘膜116，使用PECVD装置形成厚度为100nm的氮化硅膜。
通过作为绝缘膜116使用氮化硅膜，氮化硅膜中的氢进入与绝缘膜116接触的氧化物半导体膜112、源区域108s及漏区域108d中，因此氧化物半导体膜112、源区域108s及漏区域108d的载流子密度可以得到提高。
接着，在绝缘膜116上形成绝缘膜118(参照图17D)。
作为绝缘膜118可以选择上述材料形成。在本实施方式中，作为绝缘膜118，使用PECVD装置形成厚度为300nm的氧氮化硅膜。
接着，在利用光刻工序在绝缘膜118上的所希望的位置形成掩模之后，对绝缘膜118的一部分及绝缘膜116的一部分进行蚀刻，由此形成到达源区域108s的开口141a以及到达漏区域108d的开口141b(参照图18A)。
作为对绝缘膜118及绝缘膜116进行蚀刻的方法，可以适当地使用湿蚀刻法及/或干蚀刻法。在本实施方式中，利用干蚀刻法对绝缘膜118及绝缘膜116进行加工。
接着，以覆盖开口141a、141b的方式在绝缘膜118上形成导电膜120(参照图18B)。
作为导电膜120可以选择可用于导电膜120a、120b的材料形成。在本实施方式中，作为导电膜120，使用溅射装置形成厚度为50nm的钛膜、厚度为400nm的铝膜和厚度为100nm的钛膜的叠层膜。
接着，在利用光刻工序在导电膜120上的所希望的位置形成掩模之后，对导电膜120的一部分进行蚀刻，由此形成导电膜120a、120b(参照图18C)。
作为导电膜120的加工方法，可以适当地使用湿蚀刻法及/或干蚀刻法。在本实施方式中，利用干蚀刻法对导电膜120进行加工，由此形成导电膜120a、120b。
通过上述工序，可以制造图1A至图1C所示的晶体管100。
构成晶体管100的膜(绝缘膜、氧化物半导体膜、导电膜等)或层可以通过溅射法、化学气相沉积(CVD)法、真空蒸镀法、脉冲激光沉积(PLD)法、ALD(原子层沉积)法形成。或者，可以通过涂敷法或印刷法形成。作为沉积方法，典型的有溅射法、等离子体增强化学气相沉积(PECVD)法，但也可以使用热CVD法。作为热CVD法的例子，可以举出MOCVD(有机金属化学气相沉积)法。
通过热CVD法进行的沉积可以按以如下方式来执行：通过将处理室内的压力设定为大气压或减压，将源气体及氧化剂同时供应到处理室内，并使其在衬底附近或衬底上相互反应。如此，由于在沉积期间热CVD法不产生等离子体，因此具有不产生起因于等离子体损伤的缺陷的优点。
另外，可以以如下方法进行利用ALD法的沉积：将处理室内的压力设定为大气压或减压，将用于反应的源气体引入处理室并起反应，并且按该顺序反复地进行。另外，也可以将源气体与惰性气体(氩或氮等)用作载流子气体一并地进行引入。例如，也可以将两种以上的源气体依次供应到处理室内。此时，在第一源气体起反应之后引入惰性气体，然后引入第二源气体，以防止多种源气体混合。或者，也可以不引入惰性气体而通过真空排气将第一源气体排出，然后引入第二源气体。第一源气体附着到衬底表面且起反应来形成第一层，之后引入的第二源气体附着且起反应，由此第二层层叠在第一层上而形成薄膜。通过按该顺序反复多次地控制引入气体直到获得所希望的厚度为止，可以形成台阶覆盖性良好的薄膜。由于薄膜的厚度可以根据反复引入气体的次数来进行准确调节，因此，ALD法适用于制造微型FET。
通过MOCVD法等热CVD法可以形成上述导电膜、绝缘膜、氧化物半导体膜，例如，当形成In-Ga-Zn-O膜时，使用三甲基铟(In(CH3)3)、三甲基镓(Ga(CH3)3)及二甲基锌(Zn(CH3)2)。不局限于上述组合，也可以使用三乙基镓(Ga(C2H5)3)代替三甲基镓，并且可以使用二乙基锌(Zn(C2H5)2)代替二甲基锌。
例如，在使用利用ALD法的沉积装置形成氧化铪膜时，使用如下两种气体：通过使包含溶剂和铪前体(铪醇盐、四二甲基酰胺铪(TDMAH、Hf[N(CH3)2]4))或四(乙基甲基酰胺)铪等铪酰胺)的液体气化而得到的源气体；以及被用作氧化剂的臭氧(O3)。
例如，在使用利用ALD法的沉积装置形成氧化铝膜时，使用如下两种气体：通过使包含溶剂和铝前体(三甲基铝(TMA、Al(CH3)3)等)的液体气化而得到的源气体；以及被用作氧化剂的H2O。作为其它材料有三(二甲基酰胺)铝、三异丁基铝、铝三(2,2,6,6-四甲基-3,5-庚二酮)等。
例如，在使用利用ALD法的沉积装置形成氧化硅膜时，使六氯乙硅烷附着在被沉积膜的面上，供应氧化性气体(O2或一氧化二氮)的自由基使其与附着物起反应。
例如，在使用利用ALD法的沉积装置形成钨膜时，依次引入WF6气体和B2H6气体形成初始钨膜，然后使用WF6气体和H2气体形成钨膜。注意，也可以使用SiH4气体代替B2H6气体。
例如，在使用利用ALD法的沉积装置形成氧化物半导体膜如In-Ga-Zn-O膜时，使用In(CH3)3气体和O3气体形成In-O层，然后使用Ga(CH3)3气体和O3气体形成GaO层，之后使用Zn(CH3)2气体和O3气体形成ZnO层。注意，这些层的顺序不局限于上述例子。此外，也可以使用这些气体来形成混合化合物层如In-Ga-O层、In-Zn-O层、Ga-Zn-O层等。注意，虽然也可以使用利用Ar等惰性气体进行鼓泡(bubbling water)而得到的H2O气体代替O3气体，但是优选使用不包含H的O3气体。
<1-12.半导体装置的制造方法2>
接着，使用图19A至19D、图20A至20D、图21A至21C和图22A至22C说明图13A和图13B所示的晶体管160B的制造方法的例子。图19A至19D、图20A至20D、图21A至21C和图22A至22C是说明晶体管160B的制造方法的沟道长度(L)方向及沟道宽度(W)方向的截面图。
首先，在衬底102上形成导电膜106。接着，在衬底102及导电膜106上形成绝缘膜104，在绝缘膜104上形成氧化物半导体膜。然后，将该氧化物半导体膜加工为岛状，由此形成层108_2(参照图19A)。
导电膜106可以使用与氧化物半导体膜112或导电膜120a、120b相同的材料及相同的方法形成。在本实施方式中，作为导电膜106，利用溅射法形成厚度为100nm的钨膜。
在形成层108_2的工序中，形成叠层结构的氧化物半导体膜，将该叠层结构的氧化物半导体膜加工为岛状，形成层108_1及层108_2，由此可以形成上述晶体管160C。
接着，在绝缘膜104、层108_2上形成氧化物半导体膜107_3及绝缘膜110_0(参照图19B)。
以覆盖层108_2的侧面的方式形成氧化物半导体膜107_3。氧化物半导体膜107_3可以使用与上述层108_2相同的材料及方法形成。
在本实施方式中，作为氧化物半导体膜107_3，使用溅射装置，作为溅射靶材使用In-Ga-Zn金属氧化物(In:Ga:Zn＝1:1:1.2[原子个数比])，沉积厚度为15nm的氧化物半导体膜。
接着，在利用光刻工序在绝缘膜110_0上的所希望的位置形成掩模之后，对绝缘膜110_0的一部分、氧化物半导体膜107_3的一部分及绝缘膜104的一部分进行蚀刻，由此形成到达导电膜106的开口143(参照图19C)。
作为开口143的形成方法，可以适当地使用湿蚀刻法及/或干蚀刻法。在本实施方式中，利用干蚀刻法形成开口143。
接着，以覆盖开口143的方式在绝缘膜110_0上形成氧化物半导体膜112_0。在形成氧化物半导体膜112_0时，氧从氧化物半导体膜112_0添加到绝缘膜110_0(参照图19D)。
在图19D中，以箭头示意性地示出添加到绝缘膜110_0的氧。通过以覆盖开口143的方式形成氧化物半导体膜112_0，使导电膜106与氧化物半导体膜112_0电连接。
接着，利用光刻工序在氧化物半导体膜112_0上的所希望的位置形成掩模140(参照图20A)。
接着，通过从掩模140上进行蚀刻，对氧化物半导体膜112_0进行加工，形成岛状的氧化物半导体膜112(参照图20B)。
在本实施方式中，使用湿蚀刻法对氧化物半导体膜112_0进行加工。
接着，通过从掩模140上进行蚀刻，对绝缘膜110_0、氧化物半导体膜107_3进行加工，形成岛状的绝缘膜110、岛状的层108_3(参照图20C)。
在形成层108_3时，层108_2的表面的一部分露出。后面，层108_2的表面露出的区域成为源区域108s及漏区域108d。
在本实施方式中，利用干蚀刻法对氧化物半导体膜112_0、绝缘膜110_0及氧化物半导体膜107_3进行加工。
接着，在去除掩模140之后，从绝缘膜104、层108_2及氧化物半导体膜112上添加杂质元素145(参照图20D)。
当添加杂质元素145时，层108_2的表面露出的区域(后面将成为源区域108s及漏区域108d的区域)被添加较多的杂质。另一方面，层108_2的不与氧化物半导体膜112重叠且与绝缘膜110及层108_3重叠的区域(后面将成为区域108f的区域)因为经过绝缘膜110及层108_3被添加杂质元素145，所以杂质元素145的添加量比源区域108s及漏区域108d少。
另外，在本实施方式中，作为杂质元素145，使用掺杂装置对层108_2及氧化物半导体膜112添加氩。注意，不局限于此，例如，也可以不进行添加杂质元素145的工序。当不进行添加杂质元素145的工序时，区域108f的杂质浓度与杂质区域108i相等。
接着，在绝缘膜104、层108_2、绝缘膜110及氧化物半导体膜112上形成绝缘膜116。通过形成绝缘膜116，绝缘膜116接触的层108_2成为源区域108s及漏区域108d。另外，不与绝缘膜116接触的层108_2及层108_3成为沟道区域108i。由此，形成本发明的一个方式的氧化物半导体膜108(参照图21A)。
如此，氧化物半导体膜108包括与氧化物半导体膜112重叠的沟道区域108i、与绝缘膜116接触的源区域108s、与绝缘膜116接触的漏区域108d，沟道区域108i包括层108_2、与层108_2的顶面接触并覆盖层108_2的沟道宽度方向上的侧面的层108_3。
在沟道区域108i和源区域108s之间、沟道区域108i和漏区域108d之间形成区域108f。
接着，在绝缘膜116上形成绝缘膜118(参照图21B)。
接着，在利用光刻工序在绝缘膜118上的所希望的位置形成掩模之后，对绝缘膜118的一部分及绝缘膜116的一部分进行蚀刻，由此形成到达源区域108s的开口141a以及到达漏区域108d的开口141b(参照图21C)。
接着，在绝缘膜118上形成绝缘膜122(参照图22A)。
绝缘膜122被用作平坦化绝缘膜。绝缘膜122在与开口141a及开口141b重叠的位置具有开口。
在本实施方式中，作为绝缘膜122，使用旋涂装置涂敷感光性丙烯酸类树脂，然后使该丙烯酸类树脂的所希望的区域感光，由此形成具有开口的绝缘膜122。
接着，以覆盖开口141a、141b的方式在绝缘膜122上形成导电膜120(参照图22B)。
接着，在利用光刻工序在导电膜120上的所希望的位置形成掩模之后，对导电膜120的一部分进行蚀刻，由此形成导电膜120a、120b(参照图22C)。
在本实施方式中，在导电膜120的加工中使用干蚀刻法。另外，在导电膜120的加工时，有时绝缘膜122的顶部的一部分被去除。
通过上述工序，可以制造图13A和图13B所示的晶体管160B。
在上述晶体管160B的制造中，绝缘膜104、层108_2、层108_3、绝缘膜110_0、氧化物半导体膜112_0、杂质元素145、绝缘膜116、绝缘膜118、开口141a、141b、及导电膜120可以援用<1-11.半导体装置的制造方法1>中记载的内容形成。
在本实施方式中，示出晶体管包括氧化物半导体膜的情况的例子，但是本发明的一个方式不局限于此。在本发明的一个方式中，晶体管也可以不包括氧化物半导体膜。例如，晶体管的沟道区域、沟道区域附近、源区域或漏区域也可以使用包含Si(硅)、Ge(锗)、SiGe(硅锗)、GaAs(砷化镓)等的材料形成。
本实施方式所示的结构、方法可以与其他实施方式所示的结构、方法适当地组合而使用。
实施方式2
在本实施方式中，参照图23A至23E、图24A至24E、图25A至25D、图26A和26B和图27对氧化物半导体的结构等进行说明。
<2-1.氧化物半导体的结构>
氧化物半导体被分为单晶氧化物半导体和非单晶氧化物半导体。作为非单晶氧化物半导体有CAAC-OS(c-axis-aligned crystalline oxide semiconductor，C轴取向结晶氧化物半导体)、多晶氧化物半导体、nc-OS(nanocrystalline oxide semiconductor，纳米晶氧化物半导体)、a-like OS(amorphous-like oxide semiconductor，类非晶氧化物半导体)及非晶氧化物半导体等。
从其他观点看来，氧化物半导体被分为非晶氧化物半导体和结晶氧化物半导体。作为结晶氧化物半导体，有单晶氧化物半导体、CAAC-OS、多晶氧化物半导体以及nc-OS等。
一般而言，非晶结构具有如下特征：具有各向同性而不具有不均匀结构；处于亚稳态且原子的配置没有被固定化；键角不固定；具有短程有序而不具有长程有序；等。
从相反的观点来看，不能将稳定的氧化物半导体称为完全非晶(completelyamorphous)氧化物半导体。另外，不能将不具有各向同性(例如，在微小区域中具有周期结构)的氧化物半导体称为完全非晶氧化物半导体。另一方面，a-like OS不具有各向同性但却是具有空洞(void)的不稳定结构。在不稳定这一点上，a-like OS在物性上接近于非晶氧化物半导体。
<2-2.CAAC-OS>
首先，说明CAAC-OS。
CAAC-OS是包含多个c轴取向的结晶部(也称为颗粒(pellet))的氧化物半导体之一。
说明使用X射线衍射(XRD：X-Ray Diffraction)装置对CAAC-OS进行分析时的情况。例如，当利用out-of-plane法分析包含分类为空间群R-3m的InGaZnO4结晶的CAAC-OS的结构时，如图23A所示，在衍射角(2θ)为31°附近出现峰值。由于该峰值来源于InGaZnO4结晶的(009)面，由此可确认到在CAAC-OS中结晶具有c轴取向性，并且c轴朝向大致垂直于形成CAAC-OS的膜的面(也称为形成面)或顶面的方向。注意，除了2θ为31°附近的峰值以外，有时在2θ为36°附近时也出现峰值。2θ为36°附近的峰值起因于分类为空间群Fd-3m的结晶结构。因此，优选的是，在CAAC-OS中不出现该峰值。
另一方面，当利用从平行于形成面的方向使X射线入射到样品的in-plane法分析CAAC-OS的结构时，在2θ为56°附近出现峰值。该峰值来源于InGaZnO4结晶的(110)面。并且，即使将2θ固定为56°附近并在以样品面的法线向量为轴(φ轴)旋转样品的条件下进行分析(φ扫描)，也如图23B所示的那样观察不到明确的峰值。另一方面，当对单晶InGaZnO4将2θ固定为56°附近来进行φ扫描时，如图23C所示，观察到来源于相等于(110)面的结晶面的六个峰值。因此，由使用XRD的结构分析可以确认到CAAC-OS中的a轴和b轴的取向没有规律性。
接着，说明利用电子衍射分析的CAAC-OS。例如，当对包含InGaZnO4结晶的CAAC-OS在平行于CAAC-OS的形成面的方向上探测束径(probe diameter)为300nm的电子束时，有可能出现图23D所示的衍射图案(也称为选区电子衍射图案)。在该衍射图案中包含起因于InGaZnO4结晶的(009)面的斑点。因此，电子衍射也示出CAAC-OS所包含的颗粒具有c轴取向性，并且c轴朝向大致垂直于形成面或顶面的方向。另一方面，图23E示出对相同的样品在垂直于样品面的方向上探测束径为300nm的电子束时的衍射图案。从图23E观察到环状的衍射图案。因此，使用探测束径为300nm的电子束的电子衍射也示出CAAC-OS所包含的颗粒的a轴和b轴不具有取向性。可以认为图23E中的第一环起因于InGaZnO4结晶的(010)面和(100)面等。另外，可以认为图23E中的第二环起因于(110)面等。
另外，在利用透射电子显微镜(TEM：Transmission Electron Microscope)观察所获取的CAAC-OS的明视场图像与衍射图案的复合分析图像(也称为高分辨率TEM图像)中，可以观察到多个颗粒。然而，即使在高分辨率TEM图像中，有时也观察不到颗粒与颗粒之间的明确的边界，即晶界(grain boundary)。因此，可以说在CAAC-OS中，不容易发生起因于晶界的电子迁移率的降低。
图24A示出从大致平行于样品面的方向观察所获取的CAAC-OS的截面的高分辨率TEM图像。利用球面像差校正(Spherical Aberration Corrector)功能得到高分辨率TEM图像。尤其将利用球面像差校正功能获取的高分辨率TEM图像称为Cs校正高分辨率TEM图像。例如可以使用日本电子株式会社制造的原子分辨率分析型电子显微镜JEM-ARM200F等观察Cs校正高分辨率TEM图像。
从图24A可确认到其中金属原子排列为层状的颗粒。并且可知一个颗粒的尺寸为1nm以上或者3nm以上。因此，也可以将颗粒称为纳米晶(nc：nanocrystal)。另外，也可以将CAAC-OS称为具有CANC(C-Axis Aligned nanocrystals：c轴取向纳米晶)的氧化物半导体。颗粒反映CAAC-OS膜的形成面或顶面的凸凹并平行于CAAC-OS的形成面或顶面。
另外，图24B及图24C示出从大致垂直于样品面的方向观察所获取的CAAC-OS的平面的Cs校正高分辨率TEM图像。图24D及图24E是通过对图24B及图24C进行图像处理得到的图像。下面说明图像处理的方法。首先，通过对图24B中的图像进行快速傅里叶变换(FFT：Fast Fourier Transform)处理，获取FFT图像。接着，以保留离参照点2.8nm-1至5.0nm-1的范围的部分的方式对获取的FFT图像进行掩模处理。接着，经过掩模处理后对FFT图像进行逆快速傅立叶逆变换(IFFT：Inverse Fast Fourier Transform)处理而获取经过处理的图像。将以此方式所获取的图像称为FFT滤波图像。FFT滤波图像是Cs校正高分辨率TEM图像，从中提取出周期分量，其示出晶格排列。
在图24D中，以虚线示出晶格排列被打乱的部分。由虚线围绕的区域对应一个颗粒。并且，以虚线示出的部分是颗粒与颗粒的联结部。虚线呈现六角形，由此可知颗粒为六角形。注意，颗粒的形状并不局限于正六角形，不是正六角形的情况较多。
在图24E中，以虚线划在规则晶格排列的区域与其他规则晶格排列的区域之间。在虚线附近也无法确认到明确的晶界。当以虚线附近的晶格点为中心连接周围的晶格点时，可以形成畸变的六角形。即，可知通过使晶格排列畸变，可抑制晶界的形成。这可能是由于CAAC-OS可容许因如下原因而发生的畸变：a-b面方向上的原子排列的密度低或因金属元素被取代而使原子间的键合距离产生变化等。
如上所示，CAAC-OS具有c轴取向性，其多个颗粒(纳米晶)在a-b面方向上连结而结晶结构具有畸变。因此，也可以将CAAC-OS称为具有CAA晶体(c-axis-aligned a-b-plane-anchored crystal，C轴取向a-b面锚定晶体)的氧化物半导体。
CAAC-OS是结晶性高的氧化物半导体。氧化物半导体的结晶性有时因杂质的混入或缺陷的生成等而降低，因此，从相反的观点来看，可以说CAAC-OS是杂质或缺陷(氧空缺等)少的氧化物半导体。
此外，杂质是指氧化物半导体的主要成分以外的元素，诸如氢、碳、硅和过渡金属元素等。例如，与氧的键合力比构成氧化物半导体的金属元素强的硅等元素会夺取氧化物半导体中的氧，由此打乱氧化物半导体的原子排列，导致结晶性下降。另外，由于铁或镍等重金属、氩、二氧化碳等的原子半径(或分子半径)大，所以会打乱氧化物半导体的原子排列，导致结晶性下降。
当氧化物半导体包含杂质或缺陷时，其特性有时会因光或热等发生变动。例如，包含于氧化物半导体的杂质有时会成为载流子陷阱或载流子发生源。例如，氧化物半导体中的氧空缺有时会成为载流子陷阱或因俘获氢而成为载流子发生源。
杂质及氧空缺少的CAAC-OS是载流子密度低的氧化物半导体。具体而言，可以使用载流子密度低于8×1011个/cm3，优选低于1×1011个/cm3，更优选低于1×1010个/cm3，且是1×10-9个/cm3以上的氧化物半导体。将这样的氧化物半导体称为高纯度本征或实质上高纯度本征的氧化物半导体。CAAC-OS的杂质浓度和缺陷态密度低。即，可以说CAAC-OS是具有稳定特性的氧化物半导体。
<2-3.nc-OS>
接着，对nc-OS进行说明。
说明使用XRD对nc-OS进行分析的情况。例如，当利用out-of-plane法分析nc-OS的结构时，不出现表示取向性的峰值。换言之，nc-OS的结晶不具有取向性。
另外，例如，当使包含InGaZnO4结晶的nc-OS薄片化，并在平行于形成面的方向上使探测束径为50nm的电子束入射到厚度为34nm的区域时，观察到如图25A所示的环状衍射图案(纳米束电子衍射图案)。另外，图25B示出将探测束径为1nm的电子束入射到相同的样品时的衍射图案(纳米束电子衍射图案)。从图25B观察到环状区域内的多个斑点。因此，nc-OS在探测束径为50nm的电子束时观察不到秩序性，但是在探测束径为1nm的电子束时确认到秩序性。
另外，当使探测束径为1nm的电子束入射到厚度小于10nm的区域时，如图25C所示，有时观察到斑点被配置为准正六角形的电子衍射图案。由此可知，nc-OS在厚度小于10nm的范围内包含秩序性好的区域，即结晶。注意，因为结晶取向于各种各样的方向，所以也有一些区域观察不到有规律性的电子衍射图案。
图25D示出从大致平行于形成面的方向观察到的nc-OS的截面的Cs校正高分辨率TEM图像。在nc-OS的高分辨率TEM图像中有如由辅助线所示的部分那样能够观察到结晶部的区域和观察不到明确的结晶部的区域。大多数情况下nc-OS所包含的结晶部的尺寸为1nm以上且10nm以下，尤其大多为1nm以上且3nm以下。注意，有时将其结晶部的尺寸大于10nm且是100nm以下的氧化物半导体称为微晶氧化物半导体(microcrystalline oxidesemiconductor)。例如，在nc-OS的高分辨率TEM图像中，有时无法明确地观察到晶界。注意，纳米晶的来源有可能与CAAC-OS中的颗粒相同。因此，下面有时将nc-OS的结晶部称为颗粒。
如此，在nc-OS中，微小的区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。另外，nc-OS在不同的颗粒之间观察不到结晶取向的规律性。因此，在膜整体中观察不到取向性。所以，有时nc-OS在某些分析方法中与a-like OS或非晶氧化物半导体没有差别。
另外，由于在颗粒(纳米晶)之间结晶取向没有规律性，所以也可以将nc-OS称为包含RANC(Random Aligned nanocrystals：随机取向纳米晶)的氧化物半导体或包含NANC(Non-Aligned nanocrystals：无取向纳米晶)的氧化物半导体。
nc-OS是规律性比非晶氧化物半导体高的氧化物半导体。因此，nc-OS的缺陷态密度比a-like OS或非晶氧化物半导体低。但是，在nc-OS中的不同的颗粒之间观察不到晶体取向的规律性。所以，nc-OS的缺陷态密度比CAAC-OS高。
<2-4.a-like OS>
a-like OS是具有介于nc-OS与非晶氧化物半导体之间的结构的氧化物半导体。
图26A和图26B示出a-like OS的高分辨率截面TEM图像。图26A示出电子照射开始时的a-like OS的高分辨率截面TEM图像。图26B示出照射4.3×108e-/nm2的电子(e-)之后的a-like OS的高分辨率截面TEM图像。由图26A和图26B可知，a-like OS从电子照射开始时被观察到在纵向方向上延伸的条状明亮区域。另外，可知明亮区域的形状在照射电子之后变化。明亮区域被估计为空洞或低密度区域。
由于a-like OS包含空洞，所以其结构不稳定。为了证明与CAAC-OS及nc-OS相比a-like OS具有不稳定的结构，下面示出电子照射所导致的结构变化。
作为样品，准备a-like OS、nc-OS和CAAC-OS。每个样品都是In-Ga-Zn氧化物。
首先，取得各样品的高分辨率截面TEM图像。由高分辨率截面TEM图像可知，每个样品都具有结晶部。
已知InGaZnO4结晶的单位晶格具有所包括的三个In-O层和六个Ga-Zn-O层共计九个层在c轴方向上以层状层叠的结构。这些彼此靠近的层之间的间隔与(009)面的晶格间隔(也称为d值)几乎相等，由结晶结构分析求出其值为0.29nm。由此，以下可以将晶格条纹的间隔为0.28nm以上且0.30nm以下的部分看作InGaZnO4结晶部。晶格条纹对应于InGaZnO4结晶的a-b面。
图27示出调查了各样品的结晶部(22至30处)的平均尺寸的例子。注意，结晶部尺寸对应于上述晶格条纹的长度。由图27可知，在a-like OS中，结晶部尺寸根据有关取得TEM图像等的电子的累积照射量逐渐变大。由图27可知，在利用TEM的观察初期尺寸为1.2nm左右的结晶部(也称为初始晶核)在电子(e-)的累积照射量为4.2×108e-/nm2时生长到1.9nm左右。另一方面，可知nc-OS和CAAC-OS在开始电子照射时到电子的累积照射量为4.2×108e-/nm2的范围内，结晶部的尺寸几乎没有变化。由图27可知，无论电子的累积照射量如何，nc-OS及CAAC-OS的结晶部尺寸分别为1.3nm左右及1.8nm左右。此外，使用日立透射电子显微镜H-9000NAR进行电子束照射及TEM的观察。作为电子束照射条件，加速电压为300kV；电流密度为6.7×105e-/(nm2·s)；照射区域的直径为230nm。
如此，有时电子照射引起a-like OS中的结晶部的生长。另一方面，在nc-OS和CAAC-OS中，几乎没有电子照射所引起的结晶部的生长。也就是说，a-like OS与CAAC-OS及nc-OS相比具有不稳定的结构。
此外，由于a-like OS包含空洞，所以其密度比nc-OS及CAAC-OS低。具体地，a-likeOS的密度为具有相同组成的单晶氧化物半导体的78.6％以上且低于92.3％。nc-OS的密度及CAAC-OS的密度为具有相同组成的单晶氧化物半导体的92.3％以上且低于100％。注意，难以沉积其密度低于单晶氧化物半导体的密度的78％的氧化物半导体。
例如，在原子个数比满足In:Ga:Zn＝1:1:1的氧化物半导体中，具有菱方晶系结构的单晶InGaZnO4的密度为6.357g/cm3。因此，例如，在原子个数比满足In:Ga:Zn＝1:1:1的氧化物半导体中，a-like OS的密度为5.0g/cm3以上且低于5.9g/cm3。另外，例如，在原子个数比满足In:Ga:Zn＝1:1:1的氧化物半导体中，nc-OS的密度和CAAC-OS的密度为5.9g/cm3以上且低于6.3g/cm3。
注意，当不存在某种相同组成的单晶氧化物半导体时，通过以任意比例组合组成不同的单晶氧化物半导体，可以估计出相当于所希望的组成的单晶氧化物半导体的密度。根据组成不同的单晶氧化物半导体的组合比例使用加权平均估计出相当于所希望的组成的单晶氧化物半导体的密度即可。注意，优选尽可能减少所组合的单晶氧化物半导体的种类来估计密度。
如上所述，氧化物半导体具有各种结构及各种特性。注意，氧化物半导体例如可以是包括非晶氧化物半导体、a-like OS、nc-OS和CAAC-OS中的两种以上的叠层膜。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而实施。
实施方式3
在本实施方式中，使用图28、图29和图30说明包括在前面的实施方式中例示的晶体管的显示装置的一个例子。
图28是示出显示装置的一个例子的俯视图。图28所示的显示装置700包括：设置在第一衬底701上的像素部702；设置在第一衬底701上的源极驱动电路部704及栅极驱动电路部706；以围绕像素部702、源极驱动电路部704及栅极驱动电路部706的方式设置的密封剂712；以及以与第一衬底701对置的方式设置的第二衬底705。注意，由密封剂712密封第一衬底701及第二衬底705。也就是说，像素部702、源极驱动电路部704及栅极驱动电路部706被第一衬底701、密封剂712及第二衬底705包围。注意，虽然在图28中未图示，但是在第一衬底701与第二衬底705之间设置有显示元件。
另外，在显示装置700中，在第一衬底701上由密封剂712围绕的区域以外的区域中设置有分别电连接于像素部702、源极驱动电路部704及栅极驱动电路部706的FPC(Flexible printed circuit：柔性印刷电路)端子部708。另外，FPC端子部708连接于FPC716，并且通过FPC716对像素部702、源极驱动电路部704及栅极驱动电路部706供应各种信号等。另外，像素部702、源极驱动电路部704、栅极驱动电路部706以及FPC端子部708各与信号线710连接。由FPC716供应的各种信号等是通过信号线710供应到像素部702、源极驱动电路部704、栅极驱动电路部706以及FPC端子部708的。
另外，也可以在显示装置700中设置多个栅极驱动电路部706。另外，作为显示装置700，虽然示出将源极驱动电路部704及栅极驱动电路部706形成在与像素部702相同的第一衬底701上的例子，但是并不局限于该结构。例如，可以只将栅极驱动电路部706形成在第一衬底701上，或者可以只将源极驱动电路部704形成在第一衬底701上。此时，也可以采用将形成有源极驱动电路或栅极驱动电路等的衬底(例如，由单晶半导体膜、多晶半导体膜形成的驱动电路衬底)安装于第一衬底701的结构。另外，对另行制备的驱动电路衬底的连接方法没有特别的限制，而可以采用COG(Chip On Glass：玻璃覆晶封装)方法、引线键合方法等。
另外，显示装置700所包括的像素部702、源极驱动电路部704及栅极驱动电路部706包括多个晶体管，作为该晶体管可以适用本发明的一个方式的半导体装置的晶体管。
另外，显示装置700可以包括各种元件。作为该元件，例如可以举出电致发光(EL)元件(例如有机物及无机物的EL元件、有机EL元件、无机EL元件、LED等)、发光晶体管(根据电流发光的晶体管)、电子发射器、液晶元件、电子墨水显示器、电泳元件、电湿润(electrowetting)元件、等离子体显示器(PDP)、MEMS(微电子机械系统)显示器(例如光栅光阀(GLV)、数字微镜设备(DMD)、数码微快门(DMS)元件、干涉调制显示(IMOD)元件等)、压电陶瓷显示器等。
此外，作为使用EL元件的显示装置的一个例子，有EL显示器等。作为使用电子发射器的显示装置的例子，有场致发射显示器(FED)或SED方式平面型显示器(SED：Surface-conduction Electron-emitter Display、表面传导电子发射显示器)等。作为使用液晶元件的显示装置的例子，有液晶显示器(透射式液晶显示器、半透射式液晶显示器、反射式液晶显示器、直观式液晶显示器、投射式液晶显示器)等。作为使用电子墨水显示器或电泳元件的显示装置的例子，有电子纸等。注意，当实现半透射式液晶显示器或反射式液晶显示器时，使像素电极的一部分或全部可具有反射电极的功能。例如，使像素电极的一部分或全部可包含铝、银等。并且，此时也可以将SRAM等存储电路设置在反射电极下。由此，可以进一步降低功耗。
作为显示装置700的显示系统，可以采用逐行扫描系统或隔行扫描系统等。另外，作为在进行彩色显示时在像素中控制的颜色要素，不局限于RGB(R表示红色，G表示绿色，B表示蓝色)这三种颜色。例如，可以由R像素、G像素、B像素及W(白色)像素的四个像素构成。或者，如PenTile排列，也可以由RGB中的两个颜色构成一个颜色要素，并根据颜色要素选择不同的两个颜色来构成。或者可以对RGB追加黄色(yellow)、青色(cyan)、品红色(magenta)等中的一种以上的颜色。另外，显示区域的大小可以根据各个颜色要素的点而不同。但是，所公开的发明不局限于彩色显示的显示装置，而也可以应用于黑白显示的显示装置。
另外，为了将白色光(W)用于背光(例如有机EL元件、无机EL元件、LED、荧光灯等)使显示装置进行全彩色显示，也可以使用着色层(也称为滤光片)。作为着色层，例如可以适当地组合红色(R)、绿色(G)、蓝色(B)、黄色(Y)等而使用。通过使用着色层，可以与不使用着色层的情况相比进一步提高颜色再现性。此时，也可以通过设置包括着色层的区域和不包括着色层的区域，将不包括着色层的区域中的白色光直接用于显示。通过部分地设置不包括着色层的区域，在显示明亮的图像时，有时可以减少着色层所引起的亮度降低而降低功耗两成至三成左右。但是，在使用有机EL元件或无机EL元件等自发光元件进行全彩色显示时，也可以从具有各发光颜色的元件发射R、G、B、Y、W。通过使用自发光元件，有时与使用着色层的情况相比进一步降低功耗。
此外，作为彩色化的系统，除了经过滤色片将来自上述白色光的发光的一部分转换为红色、绿色及蓝色的方式(滤色片系统)之外，还可以使用分别使用红色、绿色及蓝色的发光的方式(三色系统)以及将来自蓝色光的发光的一部分转换为红色或绿色的系统(颜色转换方式或量子点系统)。
在本实施方式中，使用图29及图30说明作为显示元件使用液晶元件及EL元件的结构。图29是沿着图28所示的点划线Q-R的截面图，作为显示元件使用液晶元件的结构。另外，图30是沿着图28所示的点划线Q-R的截面图，作为显示元件使用EL元件的结构。
下面，首先说明图29与图30所示的共同部分，接着说明不同的部分。
<3-1.显示装置的共同部分的说明>
图29及图30所示的显示装置700包括：引线布线(lead wiring)部711；像素部702；源极驱动电路部704；以及FPC端子部708。另外，引线布线部711包括信号线710。另外，像素部702包括晶体管750及电容器790。另外，源极驱动电路部704包括晶体管752。
晶体管750及晶体管752具有与上述晶体管100同样的结构。晶体管750及晶体管752也可以采用使用上述实施方式所示的其他晶体管的结构。
在本实施方式中使用的晶体管包括高度纯化且氧空缺的形成被抑制的氧化物半导体膜。该晶体管可以降低关态电流。因此，可以延长图像信号等电信号的保持时间，在导通的状态下也可以延长写入间隔。因此，可以降低刷新工作的频度，由此可以发挥抑制功耗的效果。
另外，在本实施方式中使用的晶体管能够得到较高的场效应迁移率，因此能够进行高速操作。例如，通过将这种能够进行高速操作的晶体管用于液晶显示装置，可以在同一衬底上形成像素部的开关晶体管及用于驱动电路部的驱动晶体管。也就是说，因为作为驱动电路不需要另行使用由硅片等形成的半导体装置，所以可以缩减半导体装置的构件数。另外，在像素部中也可以通过使用能够进行高速操作的晶体管提供高品质的图像。
电容器790包括下部电极及上部电极。下部电极通过对以与晶体管750所包括的第一氧化物半导体膜相同的工序形成的氧化物半导体膜进行加工形成。上部电极通过对以与晶体管750所包括的被用作源电极及漏电极的导电膜相同的工序形成的导电膜进行加工形成。另外，在下部电极与上部电极之间设置有晶体管750所包括的被用作第二绝缘膜的绝缘膜及被用作第三绝缘膜的绝缘膜。也就是说，电容器790具有将被用作电介质的绝缘膜夹在一对电极之间的叠层型结构。
另外，在图29及图30中，在晶体管750、晶体管752以及电容器790上设置有平坦化绝缘膜770。
作为平坦化绝缘膜770，可以使用具有耐热性的有机材料如聚酰亚胺树脂、丙烯酸树脂、聚酰亚胺酰胺树脂、苯并环丁烯类树脂、聚酰胺树脂、环氧树脂等。也可以通过层叠多个由这些材料形成的绝缘膜，形成平坦化绝缘膜770。另外，也可以采用不设置平坦化绝缘膜770的结构。
信号线710与被用作晶体管750、752的源电极及漏电极的导电膜在同一工序中形成。信号线710也可以使用在与被用作晶体管750、752的源电极及漏电极的导电膜不同的工序中形成的导电膜，诸如使用通过与被用作栅电极的氧化物半导体膜相同的工序形成的氧化物半导体膜。作为信号线710，例如，当使用包含铜元素的材料时，起因于布线电阻的信号延迟等较少，而可以实现大屏幕的显示。
另外，FPC端子部708包括连接电极760、各向异性导电膜780及FPC716。连接电极760与被用作晶体管750、752的源电极及漏电极的导电膜在同一工序中形成。另外，连接电极760与FPC716所包括的端子通过各向异性导电膜780电连接。
另外，作为第一衬底701及第二衬底705，例如可以使用玻璃衬底。另外，作为第一衬底701及第二衬底705，也可以使用具有柔性的衬底。作为该具有柔性的衬底，例如可以举出塑料衬底等。
另外，在第一衬底701与第二衬底705之间设置有结构体778。结构体778是通过选择性地对绝缘膜进行蚀刻而得到的柱状的间隔物，用来控制第一衬底701与第二衬底705之间的距离(液晶盒厚(cell gap))。另外，作为结构体778，也可以使用球状的间隔物。
另外，在第二衬底705一侧，设置有被用作黑矩阵的遮光膜738、被用作滤色片的着色膜736、与遮光膜738及着色膜736接触的绝缘膜734。
<3-2.使用液晶元件的显示装置的结构例子>
图29所示的显示装置700包括液晶元件775。液晶元件775包括导电膜772、导电膜774及液晶层776。导电膜774设置在第二衬底705一侧并被用作对置电极。图29所示的显示装置700可以通过由施加到导电膜772及导电膜774的电压改变液晶层776的取向状态，由此控制光的透过及非透过而显示图像。
导电膜772连接到晶体管750所具有的被用作源电极或漏电极的导电膜。导电膜772形成在平坦化绝缘膜770上并被用作像素电极，即显示元件的一个电极。另外，导电膜772被用作反射电极。图29所示的显示装置700是由导电膜772反射外光并经过着色膜736提取而进行图像显示的所谓反射型彩色液晶显示装置。
另外，作为导电膜772，可以使用对可见光具有透光性的导电膜或对可见光具有反射性的导电膜。作为对可见光具有透光性的导电膜，例如，优选使用包含选自铟(In)、锌(Zn)、锡(Sn)中的元素的材料。作为对可见光具有反射性的导电膜，例如，优选使用包含铝或银的材料。在本实施方式中，作为导电膜772使用对可见光具有反射性的导电膜。
在图29所示的显示装置700中，在像素部702的平坦化绝缘膜770的一部分形成有凹凸。例如，使用树脂膜形成平坦化绝缘膜770，在该树脂膜的表面上形成凹凸，由此可以形成该凹凸。被用作反射电极的导电膜772沿着上述凹凸而形成。由此，在外光入射到导电膜772的情况下，可以在导电膜772的表面上使光漫反射，由此可以提高可见度。
另外，作为图29所示的显示装置700例示出反射型彩色液晶显示装置，但是显示装置700的方式不局限于此。例如，也可以采用作为导电膜772利用使可视光透过的导电膜的透过型彩色液晶显示装置。当采用透过型彩色液晶显示装置时，也可以不形成平坦化绝缘膜770上的凹凸。
注意，虽然在图29中未图示，但是也可以分别在导电膜772、774与液晶层776接触的一侧设置取向膜。此外，虽然在图29中未图示，但是也可以适当地设置偏振构件、相位差构件、抗反射构件等光学构件(光学衬底)等。例如，也可以使用利用偏振衬底及相位差衬底获得的圆偏振。此外，作为光源，也可以使用背光、侧光等。
在作为显示元件使用液晶元件的情况下，可以使用热致液晶、低分子液晶、高分子液晶、聚合物分散型液晶、铁电液晶、反铁电液晶等。这些液晶材料根据条件呈现出胆甾相、近晶相、立方相、手征向列相、均质相等。
此外，在采用横向电场方式的情况下，也可以使用不使用取向膜的呈现蓝相的液晶。蓝相是液晶相的一种，是指当使胆甾型液晶的温度上升时即将从胆甾相转变到均质相之前出现的相。因为蓝相只在较窄的温度范围内出现，所以将其中混合了几wt％以上的手征材料的液晶组合物用于液晶层，以扩大温度范围。由于包含呈现蓝相的液晶和手征材料的液晶组成物的响应速度快，并且其具有光学各向同性。由此，包含呈现蓝相的液晶和手征材料的液晶组成物不需要取向处理。另外，因不需要设置取向膜而不需要摩擦处理，因此可以防止由于摩擦处理而引起的静电破坏，由此可以降低制造工序中的液晶显示装置的不良和破损。此外，呈现蓝相的液晶材料的视角依赖性小。
另外，当作为显示元件使用液晶元件时，可以使用：TN(Twisted Nematic：扭曲向列)模式、IPS(In-Plane-Switching：平面内转换)模式、FFS(Fringe Field Switching：边缘电场转换)模式、ASM(Axially Symmetric aligned Micro-cell：轴对称排列微单元)模式、OCB(Optical Compensated Birefringence：光学补偿双折射)模式、FLC(Ferroelectric Liquid Crystal：铁电性液晶)模式以及AFLC(AntiFerroelectricLiquid Crystal：反铁电性液晶)模式等。
另外，也可以使用常黑型液晶显示装置，例如采用垂直取向(VA)模式的透过型液晶显示装置。作为垂直配向模式，可以举出几个例子，例如可以使用MVA(Multi-DomainVertical Alignment：多畴垂直配向)模式、PVA(Patterned Vertical Alignment：垂直取向构型)模式、ASV(Advanced Super View：高级超视觉)模式等。
<3-3.使用发光元件的显示装置>
图30所示的显示装置700包括发光元件782。发光元件782包括导电膜784、EL层786及导电膜788。图30所示的显示装置700通过使发光元件782所包括的EL层786发光，可以显示图像。
导电膜784连接于晶体管750所具有的被用作源电极及漏电极的导电膜。导电膜784被用作形成在平坦化绝缘膜770上的像素电极，即，显示元件的一个电极。作为导电膜784，可以使用对可见光具有透光性的导电膜或对可见光具有反射性的导电膜。作为对可见光具有透光性的导电膜，例如优选使用包含选自铟(In)、锌(Zn)和锡(Sn)中的元素的材料。作为对可见光具有反射性的导电膜，例如优选使用包含铝或银的材料。
在图30所示的显示装置700中，在平坦化绝缘膜770及导电膜784上设置有绝缘膜730。绝缘膜730覆盖导电膜784的一部分。发光元件782采用顶部发射结构。因此，导电膜788具有透光性且使EL层786发射的光透过。注意，虽然在本实施方式中例示出顶部发射结构，但是不局限于此。例如，也可以应用于向导电膜784一侧发射光的底部发射结构或向导电膜784一侧及导电膜788一侧的双方发射光的双面发射结构。
另外，与发光元件782重叠地设置有着色膜736，并与绝缘膜730重叠地在引线布线部711及源极驱动电路部704中设置有遮光膜738。着色膜736及遮光膜738被绝缘膜734覆盖。由密封膜732填充发光元件782与绝缘膜734之间的空间。注意，虽然例示出在图30所示的显示装置700中设置着色膜736的结构，但是并不局限于此。例如，在通过分别涂色来形成EL层786时，也可以采用不设置着色膜736的结构。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式4
在本实施方式中，参照图31对半导体装置的电路结构的一个例子进行说明，在该半导体装置的电路结构中，即使在没有电力供应的情况下也能够保持存储数据，并且对写入周期数也没有限制。
<4-1.电路结构>
图31是说明半导体装置的电路结构的图。在图31中，第一布线(1st Line)与p沟道晶体管1280a的源电极和漏电极中的一个电连接。另外，p沟道晶体管1280a的源电极和漏电极中的另一个与n沟道晶体管1280b的源电极和漏电极中的一个电连接。另外，n沟道晶体管1280b的源电极和漏电极中的另一个与n沟道晶体管1280c的源电极和漏电极中的一个电连接。
另外，第二布线(2nd Line)与晶体管1282的源电极和漏电极中的一个电连接。另外，晶体管1282的源电极和漏电极中的另一个与电容器1281的一个电极及n沟道晶体管1280c的栅电极电连接。
另外，第三布线(3rd Line)与p沟道晶体管1280a及n沟道型晶体管1280b的栅电极电连接。第四布线(4th Line)与晶体管1282的栅电极电连接。第五布线(5th Line)与电容器1281的另一个电极及n沟道晶体管1280c的源电极和漏电极中的另一个电连接。第六布线(6th Line)与p沟道晶体管1280a的源电极和漏电极中的另一个及n沟道晶体管1280b的源电极和漏电极中的一个电连接。
另外，晶体管1282可以利用氧化物半导体(OS：Oxide Semiconductor)形成。因此，在图31中，对晶体管1282附有“OS”的标记。此外，也可以利用氧化物半导体以外的材料形成晶体管1282。
另外，在图31中，对晶体管1282的源电极和漏电极中的另一个、电容器1281的一个电极以及n沟道晶体管1280c的栅电极的连接部分附有被写入浮动节点(FN)。通过使晶体管1282成为截止状态，可以保持施加到浮动节点、电容器1281的一个电极以及n沟道晶体管1280c的栅电极的电位。
在图31所示的电路结构中，通过有效地利用能够保持n沟道晶体管1280c的栅电极的电位的特征，可以以如下方式进行数据的写入、保持及读出。
<4-2.数据的写入及保持>
首先，对数据的写入及保持进行说明。将第四布线的电位设定为使晶体管1282成为导通状态的电位，由此使晶体管1282成为导通状态。由此，第二布线的电位施加到n沟道晶体管1280c的栅电极及电容器1281。也就是说，对n沟道晶体管1280c的栅电极施加指定的电荷(写入)。然后，将第四布线的电位设定为使晶体管1282成为截止状态的电位，由此使晶体管1282成为截止状态。由此，施加到n沟道晶体管1280c的栅电极的电荷被保持(保持)。
由于晶体管1282的关态电流极小，所以n沟道晶体管1280c的栅电极的电荷被长时间保持。
<4-3.数据的读出>
接着，对数据的读出进行说明。当第三布线的电位为低电平电位时，p沟道晶体管1280a成为导通状态，n沟道晶体管1280b成为截止状态。此时，第一布线的电位施加到第六布线。另一方面，当第三布线的电位为高电平电位时，p沟道晶体管1280a成为截止状态，n沟道晶体管1280b成为导通状态。此时，第六布线根据保持在浮动节点(FN)的电荷量而具有不同的电位。因此，可以通过测量第六布线的电位读出所保持的数据(读出)。
另外，由于晶体管1282在其沟道形成区域中使用氧化物半导体，所以是关态电流极小的晶体管。由于使用氧化物半导体的晶体管1282的关态电流是由硅半导体等形成的晶体管的关态电流的十万分之一以下，所以可以忽视因晶体管1282的泄漏电流而引起的累积在浮动节点(FN)的电荷的消失。也就是说，使用氧化物半导体的晶体管1282可以实现即使没有电力供应也能够保持数据的非易失性存储电路。
另外，通过将使用这样的电路结构的半导体装置用于寄存器或高速缓冲存储器等存储装置，可以防止因电源电压的供应停止而存储装置内的数据消失。另外，可以在电源电压的供应重新开始后，立刻恢复到电源供应停止前的状态。因此，在整个存储装置或构成存储装置的一个或多个逻辑电路中，在待机状态中即使在短时间内也可以停止电源，所以可以抑制功耗。
本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而使用。
实施方式5
在本实施方式中，参照图32A说明可以用于本发明的一个方式的半导体装置的像素电路结构。
<5-1.像素电路的结构>
图32A是说明像素电路的结构的图。图32A所示的电路包括光电转换元件1360、晶体管1351、晶体管1352、晶体管1353以及晶体管1354。
光电转换元件1360的阳极连接到布线1316，光电转换元件1360的阴极连接到晶体管1351的源电极和漏电极中的一个。晶体管1351的源电极和漏电极中的另一个连接到电荷积累部(FD)，晶体管1351的栅电极连接到布线1312(TX)。晶体管1352的源电极和漏电极中的一个连接到布线1314(GND)，晶体管1352的源电极和漏电极中的另一个连接到晶体管1354的源电极和漏电极中的一个，晶体管1352的栅电极连接到电荷积累部(FD)。晶体管1353的源电极和漏电极中的一个连接到电荷积累部(FD)，晶体管1353的源电极和漏电极中的另一个连接到布线1317，晶体管1353的栅电极连接到布线1311(RS)。晶体管1354的源电极和漏电极中的另一个连接到布线1315(OUT)，晶体管1354的栅电极连接到布线1313(SE)。注意，上述连接都是电连接。
注意，也可以对布线1314供应GND、VSS、VDD等的电位。在此，电位或电压是相对值。因此，GND不局限于0V。
光电转换元件1360是受光元件，具有生成对应于入射到像素电路的光的电流的功能。晶体管1353具有控制电荷从光电转换元件1360到电荷积累部(FD)的累积的功能。晶体管1354具有将对应于电荷积累部(FD)的电位的信号输出的功能。晶体管1352具有将电荷积累部(FD)的电位复位的功能。晶体管1352具有在读出时控制像素电路的选择的功能。
注意，电荷积累部(FD)是保持电荷的节点，保持根据光电转换元件1360所受到的光量而变化的电荷。
晶体管1352与晶体管1354在布线1315与布线1314之间串联连接即可。因此，既可以按布线1314、晶体管1352、晶体管1354、布线1315的顺序配置，又可以按布线1314、晶体管1354、晶体管1352、布线1315的顺序配置。
布线1311(RS)具有控制晶体管1353的信号线的功能。布线1312(TX)具有控制晶体管1351的信号线的功能。布线1313(SE)具有控制晶体管1354的信号线的功能。布线1314(GND)具有供应参考电位(例如，GND)的信号线的功能。布线1315(OUT)具有读出从晶体管1352输出的信号的信号线的功能。布线1316具有将电荷从电荷积累部(FD)经由光电转换元件1360输出的信号线的功能，在图32A的电路中为低电位线。布线1317是将电荷积累部(FD)的电位复位的信号线，在图32A的电路中为高电位线。
接着，对图32A所示的各元件的结构进行说明。
<5-2.光电转换元件>
光电转换元件1360可以使用包含硒或含有硒的化合物(以下，称为硒类材料)的元件或者包含硅的元件(例如，形成有pin结的元件)。另外，通过将使用氧化物半导体的晶体管与使用硒类材料的光电转换元件组合，可以提高可靠性，所以是优选的。
<5-3.晶体管>
晶体管1351、晶体管1352、晶体管1353及晶体管1354虽然可以为使用非晶硅、微晶硅、多晶硅、单晶硅等硅半导体形成的晶体管，但是优选为使用氧化物半导体形成的晶体管。由氧化物半导体形成沟道形成区域的晶体管具有关态电流极小的特性。此外，作为由氧化物半导体形成沟道形成区域的晶体管，例如可以使用实施方式1所示的晶体管。
尤其是，在电连接到电荷积累部(FD)的晶体管1351及晶体管1353的泄漏电流大的情况下，不能在足够的时间内保持累积在电荷积累部(FD)中的电荷。因此，通过将使用氧化物半导体的晶体管至少用于该两个晶体管，可以防止电荷不必要地从电荷积累部(FD)流出。
此外，在晶体管1352及晶体管1354的泄漏电流大的情况下，电荷也不必要地输出到布线1314或布线1315，因此，作为这些晶体管，优选使用由氧化物半导体形成沟道形成区域的晶体管。
此外，在图32A中，虽然示出包括一个栅电极的晶体管，但是不局限于此。例如，晶体管也可以包括多个栅电极。作为包括多个栅电极的晶体管，例如可以具有包括与其中形成沟道形成区域的半导体膜重叠的第一栅电极及第二栅电极(也称为背栅电极)的结构。例如，可以对背栅电极供应与第一栅电极相同的电位、浮动电位或与第一栅电极不同的电位。
<5-4.电路工作的时序图>
接着，参照图32B所示的时序图对图32A所示的电路的电路工作的一个例子进行说明。
为了简化起见，在图32B中，对各布线供应二值信号。注意，因为该信号是模拟信号，因此实际上该信号的电位根据情况有可能具有各种各样的值，而不局限于两个值。另外，图32B所示的信号1401相当于布线1311(RS)的电位，信号1402相当于布线1312(TX)的电位，信号1403相当于布线1313(SE)的电位，信号1404相当于电荷积累部(FD)的电位，信号1405相当于布线1315(OUT)的电位。注意，布线1316的电位一直是“Low”，布线1317的电位一直是“High”。
在时刻A，将布线1311的电位(信号1401)设定为“High”，将布线1312的电位(信号1402)设定为“High”，由此将电荷积累部(FD)的电位(信号1404)初始化为布线1317的电位(“High”)，开始复位工作。注意，将布线1315的电位(信号1405)预充电至“High”。
在时刻B，将布线1311的电位(信号1401)设定为“Low”，由此结束复位工作，开始积蓄工作。在此，反向偏压施加到光电转换元件1360，由于产生反向电流，电荷积累部(FD)的电位(信号1404)开始下降。反向电流在光照射到光电转换元件1360时增大，因此电荷积累部(FD)的电位(信号1404)的下降速度根据被照射的光量而变化。换而言之，晶体管1354的源极与漏极之间的沟道电阻根据照射到光电转换元件1360的光量而变化。
在时刻C，将布线1312的电位(信号1402)设定为“Low”，由此结束积蓄工作，电荷积累部(FD)的电位(信号1404)变为恒定。此时的该电位取决于在积蓄工作中由光电转换元件1360所生成的电荷的量。换而言之，该电位根据照射到光电转换元件1360的光量而不同。另外，晶体管1351及晶体管1353为由氧化物半导体形成沟道形成区域的关态电流极小的晶体管，因此直到后面的选择工作(读出工作)为止能够将电荷积累部(FD)的电位保持为恒定。
注意，在将布线1312的电位(信号1402)设定为“Low”时，有时由于布线1312与电荷积累部(FD)之间的寄生电容，电荷积累部(FD)的电位发生变化。在该电位的变化量较大的情况下，不能准确地取得在积蓄工作中由光电转换元件1360生成的电荷的量。为了降低该电位的变化量而有效的措施是降低晶体管1351的栅电极与源电极(或栅电极与漏电极)之间的电容、增大晶体管1352的栅极电容、在电荷积累部(FD)中设置存储电容器等。注意，在本实施方式中，通过实施上述对策，可以不考虑该电位的变化。
在时刻D，将布线1313的电位(信号1403)设定为“High”，由此使晶体管1354处于导通状态而开始选择工作，布线1314与布线1315通过晶体管1352及晶体管1354彼此电连接。于是，布线1315的电位(信号1405)开始下降。布线1315的预充电在开始时刻D之前结束即可。在此，布线1315的电位(信号1405)的下降速度依赖于晶体管1352的源电极与漏电极之间的电流。换而言之，布线1315的电位(信号1405)根据在积蓄工作中照射到光电转换元件1360的光量而变化。
在时刻E，将布线1313的电位(信号1403)设定为“Low”，由此使晶体管1354处于截止状态而结束选择工作，布线1315的电位(信号1405)变为恒定。此时的恒定值根据照射到光电转换元件1360的光量而不同。因此，通过取得布线1315的电位，可以得知在积蓄工作中照射到光电转换元件1360的光量。
更具体地说，在照射到光电转换元件1360的光较强时，电荷积累部(FD)的电位(即晶体管1352的栅极电压)较低。因此，流过晶体管1352的源电极与漏电极之间的电流减少，布线1315的电位(信号1405)逐渐下降。因此，从布线1315读出的电位比较高。
反之，在照射到光电转换元件1360的光较小强度时，电荷积累部(FD)的电位(即晶体管1352的栅极电压)较高。因此，流过晶体管1352的源电极与漏电极之间的电流增加，布线1315的电位(信号1405)迅速下降。因此，从布线1315读出的电位相对低。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式6
在本实施方式中，参照图33A至图33C说明具有本发明的一个方式的半导体装置的显示装置。
<6.显示装置的电路结构>
图33A所示的显示装置包括：具有像素的区域(以下称为像素部502)；配置在像素部502外侧并具有用来驱动像素的电路的电路部(以下称为驱动电路部504)；具有保护元件的功能的电路(以下称为保护电路506)；以及端子部507。此外，也可以采用不设置保护电路506的结构。
驱动电路部504的一部分或全部优选形成在与像素部502同一的衬底上。由此，可以减少构件的数量或端子的数量。当驱动电路部504的一部分或全部不形成在与像素部502相同的衬底上时，可以通过COG或TAB(Tape Automated Bonding：卷带自动结合)安装驱动电路部504的一部分或全部。
像素部502包括用来驱动配置为X行(X为2以上的自然数)Y列(Y为2以上的自然数)的多个显示元件的电路(以下称为像素电路501)，驱动电路部504包括输出选择像素的信号(扫描信号)的电路(以下称为栅极驱动器504a)、用来供应用来驱动像素的显示元件的信号(数据信号)的电路(以下称为源极驱动器504b)等的驱动电路。
栅极驱动器504a具有移位寄存器等。栅极驱动器504a通过端子部507被输入用来驱动移位寄存器的信号并输出信号。例如，栅极驱动器504a被输入起始脉冲信号、时钟信号等并输出脉冲信号。栅极驱动器504a具有控制被供应扫描信号的布线(以下称为扫描线GL_1至GL_X。)的电位的功能。另外，也可以设置多个栅极驱动器504a，并通过多个栅极驱动器504a分别控制扫描线GL_1至GL_X。或者，栅极驱动器504a具有能够供应初始化信号的功能。但是，不局限于此，栅极驱动器504a可以供应其他信号。
源极驱动器504b具有移位寄存器等。除了用来驱动移位寄存器的信号之外，作为数据信号的基础的信号(图像信号)也通过端子部507被输入到源极驱动器504b。源极驱动器504b具有以图像信号为基础生成写入到像素电路501的数据信号的功能。另外，源极驱动器504b具有响应于起始脉冲信号、时钟信号等输入脉冲信号来控制数据信号的输出的功能。另外，源极驱动器504b具有控制被供应数据信号的布线(以下称为数据线DL_1至DL_Y)的电位的功能。或者，源极驱动器504b具有能够供应初始化信号的功能。但是，不局限于此，源极驱动器504b也可以供应其他信号。
源极驱动器504b例如包括多个模拟开关。通过依次使多个模拟开关成为导通状态，源极驱动器504b可以输出对图像信号进行时间分割而成的信号作为数据信号。此外，构成源极驱动器504b也可以包括移位寄存器。
多个像素电路501的每一个分别通过被供应扫描信号的多个扫描线GL之一而被输入脉冲信号，并通过被供应数据信号的多个数据线DL之一而被输入数据信号。另外，多个像素电路501的每一个通过栅极驱动器504a来控制数据信号的数据的写入及保持。例如，通过扫描线GL_m(m是X以下的自然数)从栅极驱动器504a对第m行第n列的像素电路501输入脉冲信号，并根据扫描线GL_m的电位而通过数据线DL_n(n是Y以下的自然数)从源极驱动器504b对第m行第n列的像素电路501输入数据信号。
图33A所示的保护电路506例如与作为栅极驱动器504a和像素电路501之间的布线的扫描线GL连接。或者，保护电路506与作为源极驱动器504b和像素电路501之间的布线的数据线DL连接。或者，保护电路506可以与栅极驱动器504a和端子部507之间的布线连接。或者，保护电路506可以与源极驱动器504b和端子部507之间的布线连接。此外，端子部507是指设置有用来从外部的电路对显示装置输入电源、控制信号及图像信号的端子的部分。
保护电路506是在自身所连接的布线被供应一定范围之外的电位时使该布线和其他布线电连接的电路。
如图33A所示，通过对各像素部502和驱动电路部504设置保护电路506，可以提高显示装置对因ESD(Electro Static Discharge：静电放电)等而产生的过电流的电阻。但是，保护电路506的结构不局限于此，例如，也可以采用将栅极驱动器504a与保护电路506连接的结构或将源极驱动器504b与保护电路506连接的结构。或者，也可以采用将端子部507与保护电路506连接的结构。
另外，虽然在图33A中示出驱动电路部504包括栅极驱动器504a和源极驱动器504b的例子，但是不局限于此结构。例如，也可以采用只形成栅极驱动器504a并安装另外准备的其上形成有源极驱动电路的衬底(例如，使用单晶半导体膜、多晶半导体膜形成的驱动电路衬底)的结构。
此外，图33A所示的多个像素电路501例如可以采用图33B所示的结构。
图33B所示的像素电路501包括液晶元件570、晶体管550以及电容器560。作为晶体管550，可以应用上述实施方式所示的晶体管。
根据像素电路501的规格适当地设定液晶元件570的一对电极中的一个的电位。根据被写入的数据设定液晶元件570的取向状态。此外，也可以对多个像素电路501的每一个所具有的液晶元件570的一对电极中的一个供应公共电位。此外，也可以对不同行的像素电路501的每一个所具有的液晶元件570的一对电极中的一个供应不同电位。
例如，作为具备液晶元件570的显示装置的驱动方法也可以使用如下模式：TN模式；STN模式；VA模式；ASM(Axially Symmetric Aligned Micro-cell：轴对称排列微单元)模式；OCB(Optically Compensated Birefringence：光学补偿双折射)模式；FLC(Ferroelectric Liquid Crystal：铁电性液晶)模式；AFLC(AntiFerroelectric LiquidCrystal：反铁电液晶)模式；MVA模式；PVA(Patterned Vertical Alignment：垂直取向构型)模式；IPS模式；FFS模式；或TBA(Transverse Bend Alignment：横向弯曲取向)模式等。另外，作为显示装置的驱动方法，除了上述驱动方法之外，还有ECB(ElectricallyControlled Birefringence：电控双折射)模式、PDLC(Polymer Dispersed LiquidCrystal：聚合物分散型液晶)模式、PNLC(Polymer Network Liquid Crystal：聚合物网络型液晶)模式、宾主模式等。但是，不局限于此，作为液晶元件及其驱动方式可以使用各种液晶元件及驱动方式。
在第m行第n列的像素电路501中，晶体管550的源电极和漏电极中的一个与数据线DL_n电连接，源极和漏极中的另一个与液晶元件570的一对电极中的另一个电连接。此外，晶体管550的栅电极与扫描线GL_m电连接。晶体管550具有通过成为导通状态或截止状态而对数据信号的数据的是否写入进行控制的功能。
电容器560的一对电极中的一个与被供应电位的布线(以下，称为电位供应线VL)电连接，另一个与液晶元件570的一对电极中的另一个电连接。此外，根据像素电路501的规格适当地设定电位供应线VL的电位的值。电容器560被用作储存被写入的数据的存储电容器。
例如，在具有图33B的像素电路501的显示装置中，例如，通过图33A所示的栅极驱动器504a依次选择各行的像素电路501，并使晶体管550成为导通状态而写入数据信号的数据。
当晶体管550成为截止状态时，被写入数据的像素电路501成为保持状态。通过按行依次进行上述步骤，可以显示图像。
图33A所示的多个像素电路501例如均可以采用图33C所示的结构。
另外，图33C所示的像素电路501包括晶体管552及554、电容器562以及发光元件572。可以将上述实施方式所示的晶体管应用于晶体管552和晶体管554中的一个或两个。
晶体管552的源电极和漏电极中的一个电连接于被供应数据信号的布线(以下，称为数据线DL_n)。并且，晶体管552的栅电极电连接于被供应栅极信号的布线(以下，称为扫描线GL_m)。
晶体管552具有通过成为导通状态或截止状态而对数据信号的是否写入进行控制的功能。
电容器562的一对电极中的一个与被供应电位的布线(以下，称为电位供应线VL_a)电连接，另一个与晶体管552的源电极和漏电极中的另一个电连接。
电容器562被用作储存被写入的数据的存储电容器。
晶体管554的源电极和漏电极中的一个与电位供应线VL_a电连接。并且，晶体管554的栅电极与晶体管552的源电极和漏电极中的另一个电连接。
发光元件572的阳极和阴极中的一个与电位供应线VL_b电连接，另一个与晶体管554的源电极和漏电极中的另一个电连接。
作为发光元件572，可以使用例如有机电致发光元件(也称为有机EL元件)等。注意，发光元件572并不局限于有机EL元件，也可以为包含无机材料的无机EL元件。
此外，高电源电位VDD施加到电位供应线VL_a和电位供应线VL_b中的一个，低电源电位VSS施加到电位供应线VL_a和电位供应线VL_b中的另一个。
例如，在具有图33C的像素电路501的显示装置中，例如，通过图33A所示的栅极驱动器504a依次选择各行的像素电路501，并使晶体管552成为导通状态而写入数据信号的数据。
当晶体管552成为截止状态时，被写入数据的像素电路501成为保持状态。并且，流在晶体管554的源电极与漏电极之间的电流量根据被写入的数据信号的电位而被控制，发光元件572以对应于流动的电流量的亮度发光。通过按行依次进行上述步骤，可以显示图像。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式7
在本实施方式中，参照图34和图35A至35G说明具有本发明的一个方式的半导体装置的显示模块及电子设备。
<7-1.显示模块>
图34所示的显示模块8000在上盖8001与下盖8002之间包括连接于FPC8003的触摸面板8004、连接于FPC8005的显示面板8006、背光8007、框架8009、印刷电路板8010、电池8011。
可以将本发明的一个方式的半导体装置例如用于显示面板8006。
上盖8001及下盖8002可以根据触摸面板8004及显示面板8006的尺寸适当地改变其形状或尺寸。
触摸面板8004可以是电阻式触摸面板或电容式触摸面板，并且能够以与显示面板8006重叠的方式被形成。此外，也可以使显示面板8006的对置衬底(密封衬底)具有触摸面板的功能。另外，也可以在显示面板8006的各像素内设置光传感器，以制成光学触摸面板。
背光8007包括光源8008。注意，虽然在图34中例示出在背光8007上配置光源8008的结构，但是不局限于此。例如，可以在背光8007的端部设置光源8008，并使用光扩散板。当使用有机EL元件等自发光型发光元件时，或者当使用反射型面板时，可以采用不设置背光8007的结构。
框架8009除了具有保护显示面板8006的功能以外还具有用来遮断因印刷电路板8010的工作而产生的电磁波的电磁屏蔽的功能。此外，框架8009也可以具有散热板的功能。
印刷电路板8010包括电源电路以及用来输出视频信号及时钟信号的信号处理电路。作为对电源电路供应电力的电源，既可以使用外部的商业电源，又可以使用另行设置的电池8011的电源。当使用商业电源时，可以省略电池8011。
此外，在显示模块8000中还可以设置偏振片、相位差板、棱镜片等构件。
<7-2.电子设备>
图35A至图35G是示出电子设备的图。这些电子设备可以包括壳体(housing)9000、显示部9001、扬声器9003、操作键9005(包括电源开关或操作开关)、连接端子9006、传感器9007(它具有测量如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射、流量、湿度、梯度、振动、气味或红外线)、麦克风9008等。
图35A至图35G所示的电子设备可以具有各种功能。例如，可以具有如下功能：将各种信息(静态图像、动态图像、文字图像等)显示在显示部上；触摸面板；显示日历、日期或时刻等；通过利用各种软件(程序)控制处理；进行无线通信；通过利用无线通信功能来连接到各种计算机网络；通过利用无线通信功能进行各种数据的发送或接收；读出储存在记录媒体中的程序或数据来将其显示在显示部上等。注意，图35A至图35G所示的电子设备可具有的功能不局限于上述功能，而可以具有各种各样的功能。另外，虽然在图35A至图35G中未图示，但是电子设备也可以包括多个显示部。再者，在具有相机等的电子设备中，可以具有如下功能：拍摄静态图像；拍摄动态图像；将所拍摄的图像储存在记录媒体(外部或内置于相机)中；将所拍摄的图像显示在显示部上等。
下面，对图35A至图35G所示的电子设备进行详细的说明。
图35A是示出电视装置9100的透视图。电视装置9100例如能够组装50英寸以上或100英寸以上的大屏幕的显示部9001。
图35B是示出便携式信息终端9101的透视图。便携式信息终端9101例如具有选自电话机、电子笔记本和信息阅读装置等中的一种或多种的功能。具体而言，可以将该便携式信息终端9101用作智能手机。注意，在便携式信息终端9101中，也可以设置扬声器、连接端子、传感器等。另外，作为便携式信息终端9101，可以将文字或图像信息显示在其多个面上。例如，可以将三个操作按钮9050(也称为操作图标或图标)显示在显示部9001的一个面上。另外，可以将以虚线的矩形示出的信息9051显示在显示部9001的其他面上。此外，作为信息9051的例子，有提醒收到电子邮件、SNS(Social Networking Services：社交网络服务)消息、电话等的显示；电子邮件或SNS消息等的标题；电子邮件或SNS消息等的发送者名字；日期；时间；电池电量；天线接收强度等。或者，也可以在显示信息9051的位置显示操作按钮9050等来代替信息9051。
图35C是示出便携式信息终端9102的透视图。便携式信息终端9102具有在显示部9001的三个以上的面显示信息的功能。在此，示出将信息9052、信息9053、信息9054分别显示在不同的面上的例子。例如，便携式信息终端9102的用户能够在将便携式信息终端9102放在上衣口袋里的状态下确认其显示(这里是信息9053)。具体而言，将打来电话的人的电话号码或姓名等显示在能够从便携式信息终端9102的上方观看到这些信息的位置。用户可以确认到该显示，由此判断是否接电话，而无需从口袋里拿出便携式信息终端9102。
图35D是示出手表型的便携式信息终端9200的透视图。便携式信息终端9200可以执行移动电话、电子邮件、文章的阅读及编辑、音乐播放、网络通信、电脑游戏等各种应用程序。另外，显示部9001的显示面弯曲，可沿着其弯曲的显示面进行显示。另外，便携式信息终端9200可以进行基于通信标准的近距离无线通信。例如，通过与可进行无线通信的耳麦相互通信，可以进行免提通话。另外，便携式信息终端9200包括连接端子9006，可以通过连接器直接与其他信息终端进行数据的交换。另外，也可以通过连接端子9006进行充电。另外，充电操作也可以利用无线供电进行，而不通过连接端子9006。
图35E、图35F、图35G是示出能够折叠的便携式信息终端9201的透视图。另外，图35E是将便携式信息终端9201展开的状态的透视图，图35F是将便携式信息终端9201从展开的状态和折叠的状态中的一方转换成另一方时的中途的状态的透视图，图35G是将便携式信息终端9201折叠的状态的透视图。便携式信息终端9201在折叠状态下可携带性好，而在展开状态下因为具有无缝拼接较大的显示区域所以显示的一览性强。便携式信息终端9201所包括的显示部9001被由铰链9055连结的三个壳体9000支撑。通过铰链9055使两个相邻壳体9000之间弯曲，可以使便携式信息终端9201从展开的状态可逆性地变为折叠的状态。例如，能够使便携式信息终端9201以1mm以上且150mm以下的曲率半径弯曲。
本实施方式所述的电子设备的特征在于具有用来显示某些信息的显示部。注意，本发明的一个方式的半导体装置也能够应用于不包括显示部的电子设备。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
符号说明
100：晶体管；100A：晶体管；100B：晶体管；100C：晶体管；100D：晶体管；100E：晶体管；100F：晶体管；100G：晶体管；102：衬底；104：绝缘膜；106：导电膜；107：氧化物半导体膜；107_3：氧化物半导体膜；108：氧化物半导体膜；108_1：层；108_2：层；108_3：层；108d：漏区域；108f：区域；108i：沟道区域；108s：源区域；110：绝缘膜；110_0：绝缘膜；112：氧化物半导体膜；112_0：氧化物半导体膜；114：导电膜；116：绝缘膜；118：绝缘膜；120：导电膜；120a：导电膜；120b：导电膜；122：绝缘膜；140：掩模；141a：开口；141b：开口；143：开口；145：杂质元素；147：空心区域；150：晶体管；160：晶体管；160A：晶体管；160B：晶体管；160C：晶体管；501：像素电路；502：像素部；504：驱动电路部；504a：栅极驱动器；504b：源极驱动器；506：保护电路；507：端子部；550：晶体管；552：晶体管；554：晶体管；560：电容器；562：电容器；570：液晶元件；572：发光元件；700：显示装置；701：衬底；702：像素部；704：源极驱动电路部；705：衬底；706：栅极驱动电路部；708：FPC端子部；710：信号线；711：布线部；712：密封剂；716：FPC；730：绝缘膜；732：密封膜；734：绝缘膜；736：着色膜；738：遮光膜；750：晶体管；752：晶体管；760：连接电极；770：平坦化绝缘膜；772：导电膜；774：导电膜；775：液晶元件；776：液晶层；778：结构体；780：各向异性导电膜；782：发光元件；784：导电膜；786：EL层；788：导电膜；790：电容器；1280a：p沟道晶体管；1280b：n沟道晶体管；1280c：n沟道晶体管；1281：电容器；1282：晶体管；1311：布线；1312：布线；1313：布线；1314：布线；1315：布线；1316：布线；1317：布线；1351：晶体管；1352：晶体管；1353：晶体管；1354：晶体管；1360：光电转换元件；1401：信号；1402：信号；1403：信号；1404：信号；1405：信号；8000：显示模块；8001：上盖；8002：下盖；8003：FPC；8004：触摸屏；8005：FPC；8006：显示面板；8007：背光；8008：光源；8009：框架；8010：印刷电路板；8011：电池；9000：壳体；9001：显示部；9003：扬声器；9005：操作键；9006：连接端子；9007：传感器；9008：麦克风；9050：操作按钮；9051：信息；9052：信息；9053：信息；9054：信息；9055：铰链部；9100：电视装置；9101：便携式信息终端；9102：便携式信息终端；9200：便携式信息终端；9201：便携式信息终端。
本申请基于2015年5月22日提交到日本专利局的日本专利申请No.2015-104495，通过引用将其完整内容并入在此。

Claims (11)

1.一种顶栅晶体管，包括：
设置于栅电极下方的半导体层。
2.一种双栅晶体管，包括：
位于一对栅电极之间的半导体层。
3.一种形成半导体装置的方法，包括以下步骤：
在绝缘表面上形成半导体层，
在所述半导体层上形成第一绝缘层，以及
在所述第一绝缘层上形成栅电极，
其中，所述栅电极不在所述半导体层的顶面下方延伸。
4.一种形成半导体装置的方法，包括以下步骤：
在绝缘表面上形成半导体层，
在所述半导体层上形成第一绝缘层，以及
在所述第一绝缘层上形成栅电极，
其中，所述栅电极在所述半导体层的顶面下方延伸。
5.一种显示装置，包括：
第一壳体；
第二壳体；
显示面板；
与所述第一壳体重叠的第一显示区域；
与所述第二壳体重叠的第二显示区域；
在所述第一显示区域和所述第二显示区域之间可弯曲的第三显示区域；
连接所述第一壳体和所述第二壳体的铰链；
第一晶体管；
第二晶体管；
电容器；和
发光元件，
其中，所述第一晶体管的源极和漏极中的一个电连接到所述发光元件的一个电极，
所述第二晶体管的源极和漏极中的一个电连接到所述第一晶体管的栅极和所述电容器的一个电极，
氧化物半导体层设置在第一绝缘层上，
所述第二晶体管的第一栅电极设置在所述第一绝缘层下方，
第二绝缘层设置在所述氧化物半导体层上，
所述第二晶体管的第二栅电极设置在所述氧化物半导体层和所述第一栅电极上并与所述氧化物半导体层和所述第一栅电极重叠，其中所述第二绝缘层设置在所述第二栅电极和所述氧化物半导体层之间，
第三绝缘层设置在所述第二栅电极上，
所述第二晶体管的源极和漏极中的一个以及所述第二晶体管的源极和漏极中的另一个设置在所述第三绝缘层上，
在截面图中，所述第一栅电极延伸超过所述第二栅电极的端部，
所述第二晶体管的源极和漏极中的一个与所述氧化物半导体层的顶面接触，
所述第二晶体管的源极和漏极中的一个设置在所述氧化物半导体层的顶面下方，
所述氧化物半导体层包括沟道形成区域和具有比所述沟道形成区域更高的导电性的一对区域，
所述第一显示区域和所述第二显示区域在折叠状态下彼此面对，并且
所述第一显示区域、所述第二显示区域和所述第三显示区域在展开状态下是可见的。
6.一种显示装置，包括：
第一壳体；
第二壳体；
显示面板；
与所述第一壳体重叠的第一显示区域；
与所述第二壳体重叠的第二显示区域；
在所述第一显示区域和所述第二显示区域之间可弯曲的第三显示区域；
连接所述第一壳体和所述第二壳体的铰链；
第一晶体管；
第二晶体管；
电容器；和
发光元件，
其中，所述第一晶体管的源极和漏极中的一个电连接到所述发光元件的一个电极，
所述第二晶体管的源极和漏极中的一个电连接到所述第一晶体管的栅极和所述电容器的一个电极，
氧化物半导体层设置在第一绝缘层上，
所述第二晶体管的第一栅电极设置在所述第一绝缘层下方，
第二绝缘层设置在所述氧化物半导体层上，
所述第二晶体管的第二栅电极设置在所述氧化物半导体层和所述第一栅电极上并与所述氧化物半导体层和所述第一栅电极重叠，其中所述第二绝缘层设置在所述第二栅电极和所述氧化物半导体层之间，
第三绝缘层设置在所述第二栅电极上，
第四绝缘层设置在所述第三绝缘层上，
第五绝缘层设置在所述第四绝缘层上，
所述第二晶体管的源极和漏极中的一个以及所述第二晶体管的源极和漏极中的另一个设置在所述第五绝缘层上，
在截面图中，所述第一栅电极延伸超过所述第二栅电极的端部，
所述第二晶体管的源极和漏极中的一个与所述氧化物半导体层的顶面接触，
所述第二晶体管的源极和漏极中的一个设置在所述氧化物半导体层的顶面下方，
所述氧化物半导体层包括沟道形成区域和具有比所述沟道形成区域更高的导电性的一对区域，
所述第一显示区域和所述第二显示区域在折叠状态下彼此面对，并且
所述第一显示区域、所述第二显示区域和所述第三显示区域在展开状态下是可见的。
7.一种显示装置，包括：
第一壳体；
第二壳体；
显示面板；
与所述第一壳体重叠的第一显示区域；
与所述第二壳体重叠的第二显示区域；
在所述第一显示区域和所述第二显示区域之间可弯曲的第三显示区域；
连接所述第一壳体和所述第二壳体的铰链；
第一晶体管；
第二晶体管；
电容器；和
发光元件，
其中，所述第一晶体管的源极和漏极中的一个电连接到所述发光元件的一个电极，
所述第二晶体管的源极和漏极中的一个电连接到所述第一晶体管的栅极和所述电容器的一个电极，
氧化物半导体层设置在第一绝缘层上，所述氧化物半导体层包含铟、镓和锌，
所述第二晶体管的第一栅电极设置在所述第一绝缘层下方，
第二绝缘层设置在所述氧化物半导体层上，
所述第二晶体管的第二栅电极设置在所述氧化物半导体层和所述第一栅电极上并与所述氧化物半导体层和所述第一栅电极重叠，其中所述第二绝缘层设置在所述第二栅电极和所述氧化物半导体层之间，
第三绝缘层设置在所述第二栅电极上，
第四绝缘层设置在所述第三绝缘层上，
第五绝缘层设置在所述第四绝缘层上，
所述第二晶体管的源极和漏极中的一个以及所述第二晶体管的源极和漏极中的另一个设置在所述第五绝缘层上，
在截面图中，所述第一栅电极延伸超过所述第二栅电极的端部，
所述第二晶体管的源极和漏极中的一个与所述氧化物半导体层的顶面接触，
所述第二晶体管的源极和漏极中的一个设置在所述氧化物半导体层的顶面下方，
所述氧化物半导体层包括沟道形成区域和具有比所述沟道形成区域更高的导电性的一对区域，
所述第三绝缘层至少与所述第二绝缘层的顶面和侧面中的一个接触，
所述第二栅电极设置在所述氧化物半导体层的顶面下方，
所述第一显示区域和所述第二显示区域在折叠状态下彼此面对，并且
所述第一显示区域、所述第二显示区域和所述第三显示区域在展开状态下是可见的。
8.根据权利要求5至7中任一项所述的显示装置，
其中，所述氧化物半导体层包含纳米晶，
所述氧化物半导体层是单层，并且
所述第一栅电极和所述第二栅电极具有锥形侧面。
9.根据权利要求5所述的显示装置，
其中，所述第三绝缘层的底面设置在所述第二栅电极的顶面下方。
10.根据权利要求6或7所述的显示装置，
其中，所述第五绝缘层的底面设置在所述第二栅电极的顶面下方。
11.根据权利要求5至7中任一项所述的显示装置，
其中，第四显示区域在折叠状态下与所述第一显示区域和所述第二显示区域重叠，并且
其中所述第四显示区域在折叠状态下是可见的。
CN202210365954.7A 2015-05-22 2016-05-16 半导体装置以及包括该半导体装置的显示装置 Pending CN114695562A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015-104495 2015-05-22
JP2015104495 2015-05-22
PCT/IB2016/052812 WO2016189414A1 (en) 2015-05-22 2016-05-16 Semiconductor device and display device including the semiconductor device
CN201680029379.6A CN107683531B (zh) 2015-05-22 2016-05-16 半导体装置以及包括该半导体装置的显示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201680029379.6A Division CN107683531B (zh) 2015-05-22 2016-05-16 半导体装置以及包括该半导体装置的显示装置

Publications (1)

Publication Number Publication Date
CN114695562A true CN114695562A (zh) 2022-07-01

Family

ID=57325638

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201680029379.6A Active CN107683531B (zh) 2015-05-22 2016-05-16 半导体装置以及包括该半导体装置的显示装置
CN202210365954.7A Pending CN114695562A (zh) 2015-05-22 2016-05-16 半导体装置以及包括该半导体装置的显示装置
CN202111244655.XA Pending CN113990756A (zh) 2015-05-22 2016-05-16 半导体装置以及包括该半导体装置的显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201680029379.6A Active CN107683531B (zh) 2015-05-22 2016-05-16 半导体装置以及包括该半导体装置的显示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202111244655.XA Pending CN113990756A (zh) 2015-05-22 2016-05-16 半导体装置以及包括该半导体装置的显示装置

Country Status (6)

Country Link
US (2) US9748403B2 (zh)
JP (4) JP6803682B2 (zh)
KR (2) KR20240014632A (zh)
CN (3) CN107683531B (zh)
TW (3) TW202243266A (zh)
WO (1) WO2016189414A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115679261A (zh) * 2022-09-28 2023-02-03 兰州空间技术物理研究所 一种控制航天器电位的电子发射膜及其制备方法与应用

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9837547B2 (en) * 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
US11024725B2 (en) 2015-07-24 2021-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including metal oxide film
US11189736B2 (en) * 2015-07-24 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN106409919A (zh) 2015-07-30 2017-02-15 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
US9893202B2 (en) 2015-08-19 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2017064590A1 (en) 2015-10-12 2017-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9852926B2 (en) 2015-10-20 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device
CN108292684B (zh) 2015-11-20 2022-06-21 株式会社半导体能源研究所 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
WO2017085591A1 (ja) 2015-11-20 2017-05-26 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置、及び該半導体装置を有する電子機器
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
WO2017122110A1 (ja) * 2016-01-15 2017-07-20 株式会社半導体エネルギー研究所 表示装置、表示モジュール、および電子機器
KR20180123028A (ko) 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
US10333004B2 (en) 2016-03-18 2019-06-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module and electronic device
US10032918B2 (en) 2016-04-22 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102490188B1 (ko) 2016-11-09 2023-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법
KR20180066848A (ko) 2016-12-09 2018-06-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
US10692994B2 (en) 2016-12-23 2020-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2018146580A1 (en) * 2017-02-10 2018-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2018156975A (ja) * 2017-03-15 2018-10-04 東芝メモリ株式会社 半導体記憶装置
DE112018002191T5 (de) * 2017-04-28 2020-01-09 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
US11152512B2 (en) 2017-05-19 2021-10-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and method for manufacturing semiconductor device
JP6844845B2 (ja) * 2017-05-31 2021-03-17 三国電子有限会社 表示装置
US10446681B2 (en) 2017-07-10 2019-10-15 Micron Technology, Inc. NAND memory arrays, and devices comprising semiconductor channel material and nitrogen
JP7175900B2 (ja) 2017-09-01 2022-11-21 株式会社半導体エネルギー研究所 半導体装置、及び表示装置
KR102512106B1 (ko) 2017-09-01 2023-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 표시 장치
US10559466B2 (en) 2017-12-27 2020-02-11 Micron Technology, Inc. Methods of forming a channel region of a transistor and methods used in forming a memory array
US10297611B1 (en) 2017-12-27 2019-05-21 Micron Technology, Inc. Transistors and arrays of elevationally-extending strings of memory cells
CN111656430B (zh) * 2018-02-01 2022-07-26 株式会社半导体能源研究所 显示装置及电子设备
WO2019180539A1 (ja) 2018-03-23 2019-09-26 株式会社半導体エネルギー研究所 半導体装置
US11362215B2 (en) 2018-03-30 2022-06-14 Intel Corporation Top-gate doped thin film transistor
US11257956B2 (en) 2018-03-30 2022-02-22 Intel Corporation Thin film transistor with selectively doped oxide thin film
CN108681176A (zh) * 2018-05-18 2018-10-19 广州奥翼电子科技股份有限公司 一种电泳显示屏及折叠显示器
JP7190729B2 (ja) 2018-08-31 2022-12-16 三国電子有限会社 キャリア注入量制御電極を有する有機エレクトロルミネセンス素子
JP7246681B2 (ja) 2018-09-26 2023-03-28 三国電子有限会社 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
US20210376286A1 (en) * 2018-11-14 2021-12-02 Sony Corporation Display device, method of manufacturing display device, electronic apparatus, and lighting device
CN111243500B (zh) * 2018-11-29 2022-02-11 上海和辉光电股份有限公司 显示面板
JP7190740B2 (ja) 2019-02-22 2022-12-16 三国電子有限会社 エレクトロルミネセンス素子を有する表示装置
CN110442254B (zh) * 2019-02-26 2020-06-09 京东方科技集团股份有限公司 触控显示基板及触控显示装置
JP7444436B2 (ja) 2020-02-05 2024-03-06 三国電子有限会社 液晶表示装置
JPWO2022130086A1 (zh) * 2020-12-15 2022-06-23
US11538919B2 (en) 2021-02-23 2022-12-27 Micron Technology, Inc. Transistors and arrays of elevationally-extending strings of memory cells
TW202400594A (zh) 2022-04-29 2024-01-01 日商半導體能源研究所股份有限公司 有機化合物、發光器件及發光裝置

Family Cites Families (146)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
BRPI0517560B8 (pt) 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JP2010040552A (ja) 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
EP2202802B1 (en) 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
CN105097946B (zh) 2009-07-31 2018-05-08 株式会社半导体能源研究所 半导体装置及其制造方法
KR101082174B1 (ko) 2009-11-27 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
US8884282B2 (en) 2010-04-02 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011122364A1 (en) 2010-04-02 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5606787B2 (ja) 2010-05-18 2014-10-15 富士フイルム株式会社 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置
WO2011145467A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101170941B1 (ko) 2010-07-21 2012-08-03 (주)지티 발열봉과 전선의 연결을 위한 조인트장치
JP2012033836A (ja) * 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
TWI565079B (zh) * 2010-10-20 2017-01-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US8936965B2 (en) 2010-11-26 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8941112B2 (en) * 2010-12-28 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8883556B2 (en) * 2010-12-28 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2012209543A (ja) * 2011-03-11 2012-10-25 Semiconductor Energy Lab Co Ltd 半導体装置
KR20130007426A (ko) * 2011-06-17 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9214474B2 (en) * 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9012993B2 (en) 2011-07-22 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8802493B2 (en) * 2011-09-13 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor device
US9431545B2 (en) 2011-09-23 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI567985B (zh) * 2011-10-21 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8962386B2 (en) * 2011-11-25 2015-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5917385B2 (ja) * 2011-12-27 2016-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102097171B1 (ko) * 2012-01-20 2020-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8956912B2 (en) * 2012-01-26 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9287370B2 (en) * 2012-03-02 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Memory device comprising a transistor including an oxide semiconductor and semiconductor device including the same
JP6168795B2 (ja) 2012-03-14 2017-07-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102113160B1 (ko) * 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20140014948A1 (en) 2012-07-12 2014-01-16 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
DE112013007566B3 (de) 2012-08-03 2018-02-22 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
CN111477634B (zh) 2012-09-13 2023-11-14 株式会社半导体能源研究所 半导体装置
KR102279459B1 (ko) 2012-10-24 2021-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20140106042A (ko) 2013-02-25 2014-09-03 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
TWI635613B (zh) 2013-04-03 2018-09-11 半導體能源研究所股份有限公司 半導體裝置
US9806198B2 (en) 2013-06-05 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6345023B2 (ja) * 2013-08-07 2018-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2015188062A (ja) 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
US10249644B2 (en) 2015-02-13 2019-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR102653836B1 (ko) 2015-03-03 2024-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 또는 그를 포함하는 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115679261A (zh) * 2022-09-28 2023-02-03 兰州空间技术物理研究所 一种控制航天器电位的电子发射膜及其制备方法与应用

Also Published As

Publication number Publication date
CN107683531A (zh) 2018-02-09
CN107683531B (zh) 2022-04-29
TW201705491A (zh) 2017-02-01
JP2021057600A (ja) 2021-04-08
US20170373196A1 (en) 2017-12-28
US20160343868A1 (en) 2016-11-24
KR20240014632A (ko) 2024-02-01
JP6803682B2 (ja) 2020-12-23
CN113990756A (zh) 2022-01-28
WO2016189414A1 (en) 2016-12-01
TWI758755B (zh) 2022-03-21
JP2022164695A (ja) 2022-10-27
TW202243266A (zh) 2022-11-01
KR20180010205A (ko) 2018-01-30
JP2016219801A (ja) 2016-12-22
US9748403B2 (en) 2017-08-29
US10032929B2 (en) 2018-07-24
TW202115916A (zh) 2021-04-16
JP2024040151A (ja) 2024-03-25
TWI699894B (zh) 2020-07-21

Similar Documents

Publication Publication Date Title
CN107683531B (zh) 半导体装置以及包括该半导体装置的显示装置
US11695078B2 (en) Semiconductor device and display device including semiconductor device
US11942554B2 (en) Semiconductor device, display device including the semiconductor device, and an electronic device including the semiconductor device
KR102348907B1 (ko) 표시 장치, 표시 모듈, 및 전자 기기
US11682733B2 (en) Semiconductor device, manufacturing method of the semiconductor device, or display device including the semiconductor device
JP2023009058A (ja) 半導体装置
JP2020127016A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination