JP7430763B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7430763B2
JP7430763B2 JP2022168923A JP2022168923A JP7430763B2 JP 7430763 B2 JP7430763 B2 JP 7430763B2 JP 2022168923 A JP2022168923 A JP 2022168923A JP 2022168923 A JP2022168923 A JP 2022168923A JP 7430763 B2 JP7430763 B2 JP 7430763B2
Authority
JP
Japan
Prior art keywords
layer
film
metal oxide
transistor
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022168923A
Other languages
English (en)
Other versions
JP2023009074A (ja
Inventor
舜平 山崎
純一 肥塚
正美 神長
安孝 中澤
俊光 生内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2023009074A publication Critical patent/JP2023009074A/ja
Application granted granted Critical
Publication of JP7430763B2 publication Critical patent/JP7430763B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/35—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being liquid crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明の一態様は、半導体装置及びその作製方法に関する。本発明の一態様は、表示装
置およびその作製方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発
明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置
、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方
法、を一例として挙げることができる。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる
装置全般を指す。トランジスタ、半導体回路、演算装置、記憶装置等は半導体装置の一態
様である。また、撮像装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池
等を含む）、及び電子機器は半導体装置を有している場合がある。
トランジスタに適用可能な半導体材料として、金属酸化物を用いた酸化物半導体が注目
されている。例えば、特許文献１では、複数の酸化物半導体層を積層し、当該複数の酸化
物半導体層の中で、チャネルとなる酸化物半導体層がインジウム及びガリウムを含み、且
つインジウムの割合をガリウムの割合よりも大きくすることで、電界効果移動度（単に移
動度、またはμＦＥという場合がある）を高めた半導体装置が開示されている。
半導体層に用いることのできる金属酸化物は、スパッタリング法などを用いて形成でき
るため、大型の表示装置を構成するトランジスタの半導体層に用いることができる。また
、多結晶シリコンや非晶質シリコンを用いたトランジスタの生産設備の一部を改良して利
用することが可能であるため、設備投資を抑えられる。また、金属酸化物を用いたトラン
ジスタは、非晶質シリコンを用いた場合に比べて高い電界効果移動度を有するため、駆動
回路を一体形成した高機能の表示装置を実現できる。
また、特許文献２には、ソース領域およびドレイン領域に、アルミニウム、ホウ素、ガ
リウム、インジウム、チタン、シリコン、ゲルマニウム、スズ、および鉛からなる群のう
ちの少なくとも一種をドーパントとして含む低抵抗領域を有する酸化物半導体膜が適用さ
れた薄膜トランジスタが開示されている。
特開２０１４－７３９９号公報 特開２０１１－２２８６２２号公報
本発明の一態様は、電気特性の良好な半導体装置を提供することを課題の一とする。ま
たは、電気特性の安定した半導体装置を提供することを課題の一とする。または、信頼性
の高い半導体装置または表示装置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の
一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課
題は、明細書、図面、請求項などの記載から抽出することが可能である。
本発明の一態様は、第１の金属酸化物層と第２の金属酸化物層とを同一面上に形成する
工程と、第１の金属酸化物層の第１の領域上に、第１の絶縁層と第１の導電層とを積層し
て形成する工程と、第１の金属酸化物層の第１の絶縁層と重畳しない第２の領域と、第２
の金属酸化物層に接して、第１の層を形成する工程と、第１の金属酸化物層の第２の領域
と、第２の金属酸化物層とが低抵抗化するように、加熱処理を行う工程と、第１の金属酸
化物層、第２の金属酸化物層、第１の絶縁層、及び第１の導電層を覆って第２の絶縁層を
形成する工程と、第２の絶縁層上に、第２の領域と電気的に接続する第２の導電層を形成
する工程と、を有する。ここで、第１の層は、アルミニウム、チタン、タンタル、及びタ
ングステンの少なくとも一を含むように形成する、半導体装置の作製方法である。
また、上記において、加熱処理を行う工程よりも後であって、第２の絶縁層を形成する
工程よりも前に、第１の層を除去する工程を有することが好ましい。
また、上記において、第２の導電層は、第２の金属酸化物層と重畳するように形成する
ことが好ましい。
または、上記において、第１の金属酸化物層及び第２の金属酸化物層を形成する工程よ
りも前に、第３の導電層と第４の導電層とを、同一面上に形成する工程と、第３の導電層
及び第４の導電層を覆う第３の絶縁層を形成する工程と、を有することが好ましい。この
とき、第１の金属酸化物層は、第１の領域が第３の導電層と重畳するように形成し、第２
の金属酸化物層は、少なくとも一部が第４の導電層と重畳するように形成することが好ま
しい。
また、上記において、第１の層は、窒素を含むようにスパッタリング法により形成する
ことが好ましい。
また、上記において、加熱処理は、窒素を含む雰囲気下において、３００℃以上４５０
℃以下の温度で行うことが好ましい。
また、本発明の他の一態様は、同一面上に形成された第１の金属酸化物層及び第２の金
属酸化物層と、第１の金属酸化物層の第１の領域上に積層された、第１の絶縁層及び第１
の導電層と、第１の金属酸化物層の第１の絶縁層と重畳しない第２の領域、及び第２の金
属酸化物層に接する第１の層と、第１の金属酸化物層、第２の金属酸化物層、第１の絶縁
層、及び第１の導電層を覆う第２の絶縁層と、第２の絶縁層上に、第２の領域と電気的に
接続する第２の導電層と、を有する半導体装置である。また第１の層は、アルミニウム、
チタン、タンタル、及びタングステンの少なくとも一を含む。また第２の領域は、第１の
領域よりも低抵抗である。
また、上記において、第２の導電層は、第１の絶縁層、第１の層、及び第２の金属酸化
物層と重畳する部分を有することが好ましい。
または、上記において、第１の金属酸化物層及び第２の金属酸化物層よりも下に第３の
導電層及び第４の導電層と、第３の導電層及び第４の導電層を覆い、第１の金属酸化物層
及び第２の金属酸化物層よりも下に位置する第３の絶縁層と、を有することが好ましい。
このとき、第３の導電層は、第１の領域と重畳する部分を有することが好ましく、また第
４の導電層は、第２の金属酸化物層と重畳する部分を有することが好ましい。またこのと
き、第２の領域と、第２の金属酸化物層とは、第２の導電層を介して電気的に接続される
ことが好ましい。
また、上記において、第１の領域と、第２の金属酸化物層とは継ぎ目なく連続すること
が好ましい。
また、上記において、第１の金属酸化物層と、第１の絶縁層との間に、第３の金属酸化
物層を有することが好ましい。このとき、当該第３の金属酸化物層は、Ｉｎ、Ｇａ、及び
Ｚｎを含み、且つ、Ｉｎの組成がＧａよりも小さいことが好ましい。また、さらに第３の
金属酸化物層は、Ｚｎの組成がＩｎよりも大きいことが好ましい。
また、本発明の他の一態様は、上記いずれかの半導体装置と、液晶素子と、を有する表
示装置である。このとき、液晶素子は、第２の絶縁層よりも上に位置し、且つ、液晶と、
第４の導電層と、第５の導電層と、を有し、第４の導電層は、第２の導電層と電気的に接
続されることが好ましい。
また、本発明の他の一態様は、上記いずれかの半導体装置と、発光素子と、を有する表
示装置である。このとき、発光素子は、第２の絶縁層よりも上に位置し、且つ、第６の導
電層と、第７の導電層と、これらの間に発光層と、を有し、第６の導電層は、第２の導電
層と電気的に接続されることが好ましい。
本発明の一態様によれば、電気特性の良好な半導体装置を提供できる。または、電気特
性の安定した半導体装置を提供できる。または、信頼性の高い半導体装置または表示装置
を提供できる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の
一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果
は、明細書、図面、請求項などの記載から抽出することが可能である。
トランジスタの構成例。 トランジスタの構成例。 トランジスタの構成例。 トランジスタの構成例。 トランジスタの構成例。 トランジスタの構成例。 トランジスタの構成例。 トランジスタの構成例。 トランジスタ及び容量素子等の構成例。 トランジスタ及び容量素子等の構成例。 トランジスタ及び容量素子等の作製方法を説明する図。 トランジスタ及び容量素子等の作製方法を説明する図。 トランジスタ及び容量素子等の作製方法を説明する図。 トランジスタ及び容量素子等の作製方法を説明する図。 表示装置の上面図。 表示装置の断面図。 表示装置の断面図。 表示装置の断面図。 表示装置の断面図。 表示装置の断面図。 表示装置のブロック図及び回路図。 表示装置のブロック図。 電気機器を説明する図。 表示モジュールの構成例。 電子機器の構成例。 電子機器の構成例。 電子機器の構成例。 テレビジョン装置の構成例。 実施例１に係るシート抵抗の測定結果。 実施例１に係るシート抵抗の測定結果。 実施例１に係るシート抵抗の測定結果。 実施例２に係るトランジスタの電気特性。 実施例２に係るトランジスタの電気特性。 実施例３に係るソースドライバ回路、及びリングオシレータ回路の構成例。 実施例３に係るリングオシレータ回路の測定結果。 実施例４に係るトランジスタの電気特性。 実施例４に係るトランジスタの信頼性評価結果。
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの
異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形
態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明
は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、
明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されな
い。
また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の
混同を避けるために付したものであり、数的に限定するものではない。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位
置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関
係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明し
た語句に限定されず、状況に応じて適切に言い換えることができる。
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置の構成例、およびその作製方法例につ
いて説明する。以下で例示する半導体装置は、特に表示装置の画素部または駆動回路部に
好適に用いることができる。
本発明の一態様は、被形成面上に、チャネルが形成される半導体層と、半導体層上にゲ
ート絶縁層と、ゲート絶縁層上にゲート電極と、を有するトランジスタである。半導体層
は、半導体特性を示す金属酸化物（以下、酸化物半導体ともいう）を含んで構成される。
以下では、半導体層を第１の金属酸化物層と言う場合がある。
ゲート電極とゲート絶縁層とは、それぞれ上面形状が概略一致していることが好ましい
。言い換えると、ゲート電極とゲート絶縁層とは、側面が連続するように加工されている
ことが好ましい。例えば、ゲート絶縁層となる絶縁膜と、ゲート電極となる導電膜を積層
した後に、同じエッチングマスクを用いて連続して加工することで形成することができる
。または、先に加工したゲート電極をハードマスクとして当該絶縁膜を加工することゲー
ト絶縁層を形成してもよい。
ここで、半導体層のゲート電極及びゲート絶縁層と重畳する領域を第１の領域、これら
と重畳しない領域を第２の領域としたとき、第１の領域は、チャネル形成領域として機能
し、第２の領域はソース領域またはドレイン領域として機能する。このとき、第２の領域
は、第１の領域よりも低抵抗であることが望まれる。
本発明の一態様は、半導体層上にゲート絶縁層とゲート電極を形成した後に、半導体層
の第２の領域を覆って第１の層を形成し、加熱処理を施すことにより、第２の領域を低抵
抗化させる。
第１の層としては、アルミニウム、チタン、タンタル、タングステン、クロム、及びル
テニウムなどの金属元素の少なくとも一を含む膜を用いることができる。特に、アルミニ
ウム、チタン、タンタル、及びタングステンの少なくとも一を含むことが好ましい。また
は、これら金属元素の少なくとも一を含む窒化物、またはこれら金属元素の少なくとも一
を含む酸化物を好適に用いることができる。特に、タングステン膜、チタン膜などの金属
膜、窒化アルミニウムチタン膜、窒化チタン膜、窒化アルミニウム膜などの窒化物膜、酸
化アルミニウムチタン膜などの酸化物膜などを好適に用いることができる。
例えば窒化アルミニウムチタン膜を用いる場合、組成式がＡｌＴｉＮｘ（ｘは０より大
きく３以下の実数）、または組成式がＡｌＴｉｘＮｙ（ｘは０より大きく２以下の実数、
ｙは０より大きく４以下の実数）を満たす膜を用いることがより好ましい。
また、加熱処理の温度は高いほど第２の領域の低抵抗化が促進されるため好ましい。加
熱処理の温度は、ゲート電極の耐熱性などを考慮して決定すればよい。例えば、２００℃
以上５００℃以下、好ましくは２５０℃以上４５０℃以下、より好ましくは３００℃以上
４００℃以下の温度とすることができる。例えば加熱処理の温度を３５０℃程度とするこ
とで、大型のガラス基板を用いた生産設備で歩留り良く半導体装置を生産することができ
る。
第１の層の厚さとしては、例えば０．５ｎｍ以上２０ｎｍ以下、好ましくは０．５ｎｍ
以上１５ｎｍ以下、より好ましくは０．５ｎｍ以上１０ｎｍ以下、さらに好ましくは１ｎ
ｍ以上６ｎｍ以下とすることができる。代表的には、５ｎｍ程度、または２ｎｍ程度とす
ることができる。第１の層がこのように薄い場合であっても、十分に金属酸化物膜を低抵
抗化できる。
第２の領域は低抵抗領域とも呼ぶことができ、チャネル形成領域よりもキャリア密度の
高い領域とすることが重要である。例えば低抵抗領域は、チャネル形成領域よりも水素を
多く含む領域、または、チャネル形成領域よりも酸素欠損を多く含む領域とすることがで
きる。酸化物半導体中の酸素欠損と水素原子とが結合すると、キャリアの発生源となる。
第２の領域に第１の層を接して設けた状態で、加熱処理を行うことで、第２の領域中の
酸素が第１の層に吸引され、第２の領域中に酸素欠損を多く形成することができる。これ
により、極めて低抵抗な第２の領域を形成することができる。
このように形成された第２の領域は、後の処理で高抵抗化しにくいといった特徴を有す
る。例えば、酸素を含む雰囲気下での加熱処理や、酸素を含む雰囲気下での成膜処理など
を行っても、第２の領域の導電性が損なわれる恐れがないため、電気特性が良好で、且つ
信頼性の高いトランジスタを実現できる。
また、加熱処理を経た後の第１の層が導電性を有する場合には、加熱処理後に第１の層
を除去することが好ましい。一方、第１の層が絶縁性を有する場合には、これを残存させ
ることで第１の層を保護絶縁膜として機能させることができる。
特に、上述した窒化アルミニウムチタン膜は絶縁性に優れた膜であるため、残存させる
ことが好ましい。
ここで、上述した金属酸化物膜の低抵抗化の手法を適用することにより、容量素子の一
方の電極を同時に作製することができる。以下、容量素子の電極の作製方法について説明
する。
まず、第１の金属酸化物層と同一面上に、第２の金属酸化物層を形成する。第２の金属
酸化物層は、第１の金属酸化物層と同じ金属酸化物膜を加工して形成すると工程が増えな
いため好ましい。続いて、第１の層の形成時に、これを第２の金属酸化物層に接して形成
し、加熱処理を経ることで、低抵抗化された第２の金属酸化物層を形成することができる
。
容量素子の他方の電極は、トランジスタを構成する導電層と同一の導電膜を加工して形
成された導電層を好適に用いることができる。例えば容量素子の他方の電極は、トランジ
スタのソース電極、ドレイン電極、第２のゲート電極などと同一の導電膜を加工して形成
することができる。
ここで、トランジスタのソース電極またはドレイン電極と同一の導電膜を加工して、容
量素子の他方の電極を形成した場合、一対の電極の間に絶縁性の第１の層を設けることが
できる。例えば上述した窒化アルミニウムチタン膜等は、絶縁性が高く、且つ比較的誘電
率の高い材料であるため、容量素子の誘電体に好適に用いることが可能となる。
以上のように、本発明の一態様では、トランジスタと容量素子を同一の工程により作製
することができる。例えば、液晶素子または発光素子を備える表示装置の画素部や駆動回
路部に、当該トランジスタと容量素子を好適に適用することができる。これにより、信頼
性の高い表示装置を実現できる。
以下では、より具体的な例について図面を参照して説明する。
［構成例１］
図１（Ａ）は、トランジスタ１００の上面図であり、図１（Ｂ）は、図１（Ａ）に示す
一点鎖線Ａ１－Ａ２における切断面の断面図に相当し、図１（Ｃ）は、図１（Ａ）に示す
一点鎖線Ｂ１－Ｂ２における切断面の断面図に相当する。なお、図１（Ａ）において、ト
ランジスタ１００の構成要素の一部（ゲート絶縁層等）を省略して図示している。また、
一点鎖線Ａ１－Ａ２方向をチャネル長方向、一点鎖線Ｂ１－Ｂ２方向をチャネル幅方向と
呼称する場合がある。また、トランジスタの上面図においては、以降の図面においても図
１（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。
トランジスタ１００は、基板１０２上に設けられている。トランジスタ１００は、絶縁
層１０４、半導体層１０８、絶縁層１１０、金属酸化物層１１４、導電層１１２、第１の
層１１６、金属酸化物層１１７、絶縁層１１８等を有する。半導体層１０８は、絶縁層１
０４上に設けられる。絶縁層１１０、金属酸化物層１１４、及び導電層１１２は、この順
に半導体層１０８上に積層されている。第１の層１１６は、絶縁層１０４、半導体層１０
８の上面及び側面、絶縁層１１０の側面、金属酸化物層１１４の側面、及び導電層１１２
の上面及び側面を覆って設けられている。金属酸化物層１１７は、第１の層１１６を覆っ
て設けられている。絶縁層１１８は、金属酸化物層１１７を覆って設けられている。
導電層１１２の一部は、ゲート電極として機能する。絶縁層１１０の一部は、ゲート絶
縁層として機能する。トランジスタ１００は、半導体層１０８上にゲート電極が設けられ
る、いわゆるトップゲート型のトランジスタである。
半導体層１０８は、金属酸化物を含むことが好ましい。半導体層１０８は、絶縁層１１
０と接する領域１０８ｉと、領域１０８ｉを挟む一対の領域１０８ｎと、を有する。領域
１０８ｎには、第１の層１１６が接して設けられている。
導電層１１２と重畳する領域１０８ｉは、トランジスタ１００のチャネル形成領域とし
て機能する。一方、領域１０８ｎは、トランジスタ１００のソース領域またはドレイン領
域として機能する。
また、導電層１１２、金属酸化物層１１４、及び絶縁層１１０は、上面形状が互いに概
略一致している。
なお、本明細書等において「上面形状が概略一致」とは、積層した層と層との間で少な
くとも輪郭の一部が重なることをいう。例えば、上層と下層とが、同一のマスクパターン
、または一部が同一のマスクパターンにより加工された場合を含む。ただし、厳密には輪
郭が重なり合わず、上層が下層の内側に位置することや、上層が下層の外側に位置するこ
ともあり、この場合も「上面形状が概略一致」という。
第１の層１１６は、半導体層１０８の領域１０８ｎに接して設けられる。また、図１（
Ｂ）に示すように、第１の層１１６は、半導体層１０８と導電層１１２の両方に接するた
め、第１の層１１６は絶縁性を有していることが好ましい。
第１の層１１６としては、アルミニウム、チタン、タンタル、タングステン、クロム、
及びルテニウムなどの金属元素の少なくとも一を含む膜を用いることができる。特に、ア
ルミニウム、チタン、タンタル、及びタングステンの少なくとも一を含むことが好ましい
。例えば、これら金属元素の少なくとも一を含む窒化物、またはこれら金属元素の少なく
とも一を含む酸化物を好適に用いることができる。特に、窒化アルミニウムチタン膜、窒
化チタン膜、窒化アルミニウム膜などの窒化物膜、酸化アルミニウムチタン膜などの酸化
物膜などを好適に用いることができる。
例えば窒化アルミニウムチタン膜を用いる場合、組成式がＡｌＴｉＮｘ（ｘは０より大
きく３以下の実数）、または組成式がＡｌＴｉｘＮｙ（ｘは０より大きく２以下の実数、
ｙは０より大きく４以下の実数）を満たす膜を用いることがより好ましい。
また、例えば窒化チタン膜を用いる場合には、組成式がＴｉＮｘ（ｘは０より大きく２
以下の実数）を満たす膜を用いることが好ましい。また、窒化アルミニウム膜を用いる場
合には、組成式がＡｌＮｘ（ｘは０より大きく２以下の実数）を満たす膜を用いることが
好ましい。
領域１０８ｎは、半導体層１０８の一部であり、チャネル形成領域である領域１０８ｉ
よりも低抵抗な領域である。また領域１０８ｎは、領域１０８ｉよりもキャリア密度が高
い領域、酸素欠陥密度の高い領域、窒素濃度の高い領域、ｎ型である領域、または水素濃
度の高い領域である。また、領域１０８ｎには、第１の層１１６を構成する金属元素が拡
散している場合がある。
また、図１（Ａ）、（Ｂ）に示すように、トランジスタ１００は、絶縁層１１８上に導
電層１２０ａ及び導電層１２０ｂを有していてもよい。導電層１２０ａ及び導電層１２０
ｂはソース電極またはドレイン電極として機能する。導電層１２０ａ及び導電層１２０ｂ
は、それぞれ第１の層１１６、金属酸化物層１１７、及び絶縁層１１８に設けられた開口
部１４１ａまたは開口部１４１ｂを介して、領域１０８ｎに電気的に接続される。
ゲート絶縁層として機能する絶縁層１１０は、過剰酸素領域を有することが好ましい。
絶縁層１１０が過剰酸素領域を有することで、半導体層１０８中に過剰酸素を供給するこ
とができる。よって、半導体層１０８中に形成されうる酸素欠損を過剰酸素により補填す
ることができるため、信頼性の高い半導体装置を提供することができる。
絶縁層１１０と導電層１１２の間に位置する金属酸化物層１１４は、絶縁層１１０から
放出される酸素が導電層１１２側に拡散することを防ぐバリア膜として機能する。金属酸
化物層１１４は、例えば少なくとも絶縁層１１０よりも酸素を透過しにくい材料を用いる
ことができる。
本構成では、導電層１１２と絶縁層１１０との間に、バリア性の高い金属酸化物層１１
４が設けられているため、導電層１１２にアルミニウムや銅などの酸素を吸引しやすい金
属を用いた場合であっても、絶縁層１１０から導電層１１２へ酸素が拡散することを防ぐ
ことができる。また、導電層１１２が水素を含む場合であっても、導電層１１２から絶縁
層１１０を介して半導体層１０８へ水素が供給されることが抑制される。その結果、半導
体層１０８のチャネル形成領域である領域１０８ｉのキャリア密度を低減することができ
る。
金属酸化物層１１４としては、絶縁性材料または導電性材料を用いることができる。金
属酸化物層１１４が絶縁性を有する場合には、ゲート絶縁層の一部として機能する。一方
、金属酸化物層１１４が導電性を有する場合には、ゲート電極の一部として機能する。
特に、金属酸化物層１１４として、酸化シリコンよりも誘電率の高い絶縁性材料を用い
ることが好ましい。特に、酸化アルミニウム膜、酸化ハフニウム膜、またはハフニウムア
ルミネート膜等を用いることが好ましい。
また、半導体層１０８とゲート電極として機能する導電層１１２との間に、酸化アルミ
ニウム膜や酸化ハフニウム膜など、窒素を主成分として含まない金属酸化物膜を設ける構
成とすることができる。そのため、金属酸化物層１１４が、膜中に準位を形成しうる窒素
酸化物（ＮＯｘ、ｘは０よりも大きく２以下、好ましくは１以上２以下、代表的にはＮＯ
２またはＮＯ）の含有量が極めて少ない構成とすることができる。これにより、電気特性
及び信頼性に優れたトランジスタを実現できる。
酸化アルミニウム膜、酸化ハフニウム膜、及びハフニウムアルミネート膜等は、膜厚が
薄い（例えば厚さ５ｎｍ程度）場合でも十分に高いバリア性を有するため、薄く形成する
ことが可能で、生産性を向上させることができる。例えば金属酸化物層１１４の厚さを、
１ｎｍ以上５０ｎｍ以下、好ましくは３ｎｍ以上３０ｎｍとすることができる。さらに、
酸化アルミニウム膜、酸化ハフニウム膜及びハフニウムアルミネート膜は、酸化シリコン
膜等よりも誘電率が高い特徴を有する。このように金属酸化物層１１４として、誘電率が
高い絶縁膜を薄く形成できるため、酸化シリコン膜等を用いた場合に比べて、半導体層１
０８にかかるゲート電界の強度を高めることができる。その結果、駆動電圧を低くするこ
とができ、消費電力を低減することができる。
また、金属酸化物層１１４は、スパッタリング装置を用いて形成すると好ましい。例え
ば、スパッタリング装置を用いて酸化アルミニウム膜を形成する場合、酸素ガスを含む雰
囲気で形成することで、半導体層１０８中に好適に酸素を添加することができる。また、
スパッタリング装置を用いて、酸化アルミニウム膜を形成する場合、膜密度を高めること
ができるため好適である。
また、金属酸化物層１１４として導電性材料を用いる場合には、酸化インジウム、イン
ジウムスズ酸化物などの酸化物導電性材料を用いることができる。または、半導体層１０
８に用いることのできる、上述した金属酸化物を適用してもよい。特に、半導体層１０８
と同じ元素を含む材料を用いることが好ましい。このとき、例えば半導体層１０８と同じ
金属酸化物ターゲットを用いたスパッタリング法により形成すると、成膜装置を共有でき
るため好ましい。
また、金属酸化物層１１４は、水や水素が拡散しにくいことが好ましい。これにより、
導電層１１２が水や水素を拡散しやすい材料を用いた場合であっても、絶縁層１１０や半
導体層１０８に水や水素が拡散することを防ぐことができる。特に、酸化アルミニウム膜
や酸化ハフニウム膜は、水や水素に対するバリア性が高いため好ましい。
また、金属酸化物層１１７は、酸素を透過しにくい材料を用いることが好ましい。これ
により、工程中にかかる熱などにより、半導体層１０８、絶縁層１１０等から酸素が脱離
し、絶縁層１１８側に拡散することを防ぐことができる。そのため、チャネル形成領域と
して機能する領域１０８ｉのキャリア密度が増大することを防ぐことができ、信頼性の高
いトランジスタを実現できる。
金属酸化物層１１７としては、金属酸化物層１１４と同様の膜を用いることができる。
金属酸化物層１１７と、金属酸化物層１１４を設けることにより、半導体層１０８のチャ
ネル形成領域として機能する領域１０８ｉのキャリア密度をより効果的に低減することが
できる。
ここで、半導体層１０８、及び半導体層１０８中に形成されうる酸素欠損について説明
を行う。
半導体層１０８に形成される酸素欠損は、トランジスタ特性に影響を与えるため問題と
なる。例えば、半導体層１０８中に酸素欠損が形成されると、該酸素欠損に水素が結合し
、キャリア供給源となりうる。半導体層１０８中にキャリア供給源が生成されると、トラ
ンジスタ１００の電気特性の変動、代表的にはしきい値電圧のシフトが生じる。したがっ
て、半導体層１０８においては、酸素欠損が少ないほど好ましい。
そこで、本発明の一態様においては、半導体層１０８近傍の絶縁膜、具体的には、半導
体層１０８の上方に形成される絶縁層１１０が、過剰酸素を含有する構成である。絶縁層
１１０から半導体層１０８へ酸素または過剰酸素を移動させることで、半導体層１０８中
の酸素欠損を低減することが可能となる。
なお、半導体層１０８の下方に位置する絶縁層１０４が、過剰酸素を含有していてもよ
い。このとき、絶縁層１０４からも半導体層１０８へ過剰酸素を移動させることで、半導
体層１０８の酸素欠損をより低減することが可能となる。
半導体層１０８は、金属酸化物を含むことが好ましい。例えば半導体層１０８は、Ｉｎ
と、Ｍ（Ｍは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、
バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブ
デン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマ
グネシウムから選ばれた一種または複数種）と、Ｚｎと、を有すると好ましい。特にＭは
Ａｌ、Ｇａ、Ｙ、またはＳｎとすることが好ましい。
特に、半導体層１０８として、Ｉｎ、Ｇａ、及びＺｎを含む酸化物を用いることが好ま
しい。
また、半導体層１０８は、Ｉｎの原子数比がＭの原子数比より多い領域を有すると好ま
しい。Ｉｎの原子数比が多いほど、トランジスタの電界効果移動度を向上させることがで
きる。
ここで、Ｉｎ、Ｇａ、Ｚｎを含む金属酸化物の場合、Ｉｎと酸素の結合力は、Ｇａと酸
素の結合力よりも弱いため、Ｉｎの原子数比が大きい場合には、金属酸化物膜中に酸素欠
損が形成されやすい。また、Ｇａに代えて、上記Ｍで示す金属元素を用いた場合でも同様
の傾向がある。金属酸化物膜中に酸素欠損が多く存在すると、トランジスタの電気特性の
低下や、信頼性の低下が生じる。
しかしながら本発明の一態様では、金属酸化物を含む半導体層１０８中に極めて多くの
酸素を供給できるため、Ｉｎの原子数比の大きな金属酸化物材料を用いることが可能とな
る。これにより、極めて高い電界効果移動度と、安定した電気特性と、高い信頼性とを兼
ね備えたトランジスタを実現することができる。
例えば、Ｉｎの原子数比が、Ｍの原子数比に対して１．５倍以上、または２倍以上、ま
たは３倍以上、または３．５倍以上、または４倍以上である金属酸化物を、好適に用いる
ことができる。
特に、半導体層１０８のＩｎ、Ｍ、及びＺｎの原子数の比を、Ｉｎ：Ｍ：Ｚｎ＝５：１
：６またはその近傍とすることが好ましい。ここで近傍とは、Ｉｎが５の場合、Ｍが０．
５以上１．５以下であり、且つＺｎが５以上７以下を含む。
なお、半導体層１０８は、上記の組成に限定されない。例えば、半導体層１０８のＩｎ
、Ｍ、及びＺｎの原子数の比を、Ｉｎ：Ｍ：Ｚｎ＝４：２：３またはその近傍とすると好
ましい。
また、半導体層１０８の組成として、半導体層１０８のＩｎ、Ｍ、及びＺｎの原子数の
比を概略等しくしてもよい。すなわち、Ｉｎ、Ｍ、及びＺｎの原子数の比が、Ｉｎ：Ｍ：
Ｚｎ＝１：１：１またはその近傍の材料を含んでいてもよい。
半導体層１０８が、Ｉｎの原子数比がＭの原子数比より多い領域を有することで、トラ
ンジスタ１００の電界効果移動度を高くすることができる。具体的には、トランジスタ１
００の電界効果移動度が１０ｃｍ２／Ｖｓを超える、さらに好ましくはトランジスタ１０
０の電界効果移動度が３０ｃｍ２／Ｖｓを超えることが可能となる。
例えば、上記の電界効果移動度が高いトランジスタを、ゲート信号を生成するゲートド
ライバに用いることで、額縁幅の狭い（狭額縁ともいう）表示装置を提供することができ
る。また、上記の電界効果移動度が高いトランジスタを、表示装置が有するソースドライ
バ（特に、ソースドライバが有するシフトレジスタの出力端子に接続されるデマルチプレ
クサ）に用いることで、表示装置に接続される配線数が少ない表示装置を提供することが
できる。
なお、半導体層１０８が、Ｉｎの原子数比がＭの原子数比より多い領域を有していても
、半導体層１０８の結晶性が高い場合、電界効果移動度が低くなる場合がある。
半導体層１０８の結晶性としては、例えば、Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆ
ｒａｃｔｉｏｎ）を用いて分析する、あるいは、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓ
ｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いて分析することで解
析できる。
ここで、半導体層１０８に混入する水素または水分などの不純物は、トランジスタ特性
に影響を与えるため問題となる。したがって、半導体層１０８においては、水素または水
分などの不純物が少ないほど好ましい。
半導体層１０８としては、不純物濃度が低く、欠陥準位密度の低い金属酸化物膜を用い
ることで、優れた電気特性を有するトランジスタを作製することができ好ましい。ここで
は、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性また
は実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である金属酸化物膜
は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、該金
属酸化物膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる
電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実
質的に高純度真性である金属酸化物膜は、欠陥準位密度が低いため、トラップ準位密度も
低くなる場合がある。また、高純度真性または実質的に高純度真性である金属酸化物膜は
、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長が１０μｍの素子
であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範
囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１
０－１３Ａ以下という特性を得ることができる。
また、半導体層１０８が、２層以上の積層構造を有していてもよい。
例えば、組成の異なる２以上の金属酸化物膜を積層した半導体層１０８を用いることが
できる。
例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物を用いた場合に、Ｉｎ、Ｍ、及びＺｎの原子数の比が
、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝１：１
：１、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、またはそれらの近傍
であるスパッタリングターゲットで形成する膜のうち、２以上を積層して用いることが好
ましい。
また、結晶性の異なる２以上の金属酸化物膜を積層した半導体層１０８を用いることが
できる。
例えば、結晶性の異なる２つの金属酸化物膜を積層した半導体層１０８とする場合、同
じ酸化物ターゲットを用い、成膜条件を異ならせることで、大気に触れることなく連続し
て形成されることが好ましい。
例えば、先に形成する第１の金属酸化物膜の成膜時の酸素流量比を、後に形成する第２
の金属酸化物膜の成膜時の酸素流量比よりも小さくする。または、第１の金属酸化物膜の
成膜時に、酸素を流さない条件とする。これにより、第２の金属酸化物膜の成膜時に、酸
素を効果的に供給することができる。また、第１の金属酸化物膜は第２の金属酸化物膜よ
りも結晶性が低く、電気伝導性の高い膜とすることができる。一方、上部に設けられる第
２の金属酸化物膜を第１の金属酸化物膜よりも結晶性の高い膜とすることで、半導体層１
０８の加工時や、絶縁層１１０の成膜時のダメージを抑制することができる。例えば、第
１の金属酸化物膜にＣＡＣ－ＯＳ膜を用い、第２の金属酸化物膜にＣＡＡＣ－ＯＳ膜を用
いることができる。
より具体的には、第１の金属酸化物膜の成膜時の酸素流量比を、０％以上５０％未満、
好ましくは０％以上３０％以下、より好ましくは０％以上２０％以下、代表的には１０％
とする。また第２の金属酸化物膜の成膜時の酸素流量比を、５０％以上１００％以下、好
ましくは６０％以上１００％以下、より好ましくは８０％以上１００％以下、さらに好ま
しくは９０％以上１００％以下、代表的には１００％とする。また、第１の金属酸化物膜
と第２の金属酸化物膜とで、成膜時の圧力、温度、電力等の条件を異ならせてもよいが、
酸素流量比以外の条件を同じとすることで、成膜工程にかかる時間を短縮することができ
るため好ましい。
半導体層１０８をこのような積層構造とすることで、電気特性に優れ、且つ信頼性の高
いトランジスタを実現できる。
以上が、構成例１についての説明である。
以下では、上記構成例１と一部の構成が異なるトランジスタの構成例について説明する
。なお、以下では、上記構成例１と重複する部分は説明を省略する場合がある。また、以
下で示す図面において、上記構成例１と同様の機能を有する部分についてはハッチングパ
ターンを同じくし、符号を付さない場合もある。
［構成例２］
図２（Ａ）は、トランジスタ１００Ａの上面図であり、図２（Ｂ）はトランジスタ１０
０Ａのチャネル長方向の断面図であり、図２（Ｃ）はトランジスタ１００Ａのチャネル幅
方向の断面図である。
トランジスタ１００Ａは、基板１０２と絶縁層１０４との間に導電層１０６を有する点
で、構成例１で例示したトランジスタ１００と主に相違している。導電層１０６は、絶縁
層１０４を介して半導体層１０８と重畳する部分を有する。
トランジスタ１００Ａにおいて、導電層１０６は、第１のゲート電極（ボトムゲート電
極ともいう）としての機能を有し、導電層１１２は、第２のゲート電極（トップゲート電
極ともいう）としての機能を有する。また、絶縁層１０４の一部は第１のゲート絶縁層と
して機能し、絶縁層１１０の一部は、第２のゲート絶縁層として機能する。
半導体層１０８の、導電層１１２及び導電層１０６の少なくとも一方と重畳する部分は
、チャネル形成領域として機能する。なお、以下では説明を容易にするため、半導体層１
０８の導電層１１２と重畳する部分（領域１０８ｉに相当する部分）をチャネル形成領域
と呼ぶ場合があるが、実際には導電層１１２と重畳せずに、導電層１０６と重畳する部分
（領域１０８ｎに相当する部分）にもチャネルが形成しうる。
また、図２（Ｃ）に示すように、導電層１０６は絶縁層１０４及び絶縁層１１０に設け
られた開口部１４２を介して、導電層１１２と電気的に接続されていてもよい。これによ
り、導電層１０６と導電層１１２には、同じ電位を与えることができる。
導電層１０６は、導電層１１２、導電層１２０ａ、または導電層１２０ｂと同様の材料
を用いることができる。特に導電層１０６として、銅を含む材料により形成することで抵
抗を低くすることができるため好適である。
また、図２（Ａ）、（Ｃ）に示すように、チャネル幅方向において、導電層１１２及び
導電層１０６が、半導体層１０８の端部よりも外側に突出していることが好ましい。この
とき、図２（Ｃ）に示すように、半導体層１０８のチャネル幅方向の全体が、絶縁層１１
０と絶縁層１０４を介して、導電層１１２と導電層１０６に覆われた構成となる。
このような構成とすることで、半導体層１０８を一対のゲート電極によって生じる電界
で、電気的に取り囲むことができる。このとき特に、導電層１０６と導電層１１２に同じ
電位を与えることが好ましい。これにより、半導体層１０８にチャネルを誘起させるため
の電界を効果的に印加できるため、トランジスタ１００Ａのオン電流を増大させることが
できる。そのため、トランジスタ１００Ａを微細化することも可能となる。
なお、導電層１１２と導電層１０６とを接続しない構成としてもよい。このとき、一対
のゲート電極の一方に定電位を与え、他方にトランジスタ１００Ａを駆動するための信号
を与えてもよい。このとき、一方のゲート電極に与える電位により、トランジスタ１００
Ａを他方のゲート電極で駆動する際のしきい値電圧を制御することもできる。
以上が構成例２についての説明である。
［構成例３］
図３（Ａ）は、以下で例示するトランジスタ１００Ｂの上面図であり、図３（Ｂ）はト
ランジスタ１００Ｂのチャネル長方向の断面図であり、図３（Ｃ）はトランジスタ１００
Ｂのチャネル幅方向の断面図である。
トランジスタ１００Ｂは、絶縁層１１１を有している点で、図１で例示したトランジス
タ１００と主に相違している。
絶縁層１１１は、導電層１１２、金属酸化物層１１４、及び絶縁層１１０の側面を覆っ
て設けられている。
絶縁層１１１は、バリア層として機能する層であり、水素、酸素、水などが拡散しにく
い層であることが好ましい。このような絶縁層１１１をゲート絶縁層として機能する絶縁
層１１０の側面を覆って設けることで、絶縁層１１０中に不純物が拡散すること、及び絶
縁層１１０中の酸素が側面から脱離することなどを防ぐことができ、信頼性を高めること
ができる。
また、絶縁層１１１は、絶縁層１１０の側面から導電層１１２の側面にかけて延在する
ように設けられていることが好ましい。これにより、絶縁層１１０と金属酸化物層１１４
との界面、及び金属酸化物層１１４と導電層１１２との界面に、不純物が拡散することを
防ぐことができる。
絶縁層１１１としては、酸化アルミニウム膜、酸化ハフニウム膜、またはハフニウムア
ルミネート膜などの、金属酸化物膜を用いることが好ましい。
酸化アルミニウム膜、酸化ハフニウム膜、及びハフニウムアルミネート膜等は、膜厚が
薄い場合でも極めて高いバリア性を有する。そのため、その厚さを０．５ｎｍ以上５０ｎ
ｍ以下、好ましくは１ｎｍ以上４０ｎｍ以下、より好ましくは２ｎｍ以上３０ｎｍ以下の
厚さとすることができる。特に、酸化アルミニウム膜は水素などに対するバリア性が高い
ため、極めて薄く（例えば０．５ｎｍ以上１．５ｎｍ以下）しても、十分な効果を得るこ
とができる。
また、絶縁層１１１は、スパッタリング法または原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ
Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等の成膜方法により形成することが好ましい。特
にＡＬＤ法は段差被覆性が高く、且つ極めて緻密な膜を形成できるため、高いバリア性を
有する膜とすることができる。またスパッタリング法は大型のガラス基板に適しているた
め、生産性を高めることができる。
また絶縁層１１１は、例えば絶縁層１１１となる絶縁膜を成膜した後に、異方性のエッ
チングを用いて、導電層１１２、金属酸化物層１１４、及び絶縁層１１０の側面に接する
部分のみを残すように加工して形成することができる。
以上が構成例３についての説明である。
［構成例４］
図４（Ａ）は、以下で例示するトランジスタ１００Ｃの上面図であり、図４（Ｂ）はト
ランジスタ１００Ｃのチャネル長方向の断面図であり、図４（Ｃ）はトランジスタ１００
Ｃのチャネル幅方向の断面図である。
トランジスタ１００Ｃは、絶縁層１１１を有している点で、図２で示したトランジスタ
１００Ａと主に相違している。
トランジスタ１００Ｃは、上記構成例３で例示したトランジスタ１００Ｂと同様に、導
電層１１２、金属酸化物層１１４、及び絶縁層１１０の側面を覆う絶縁層１１１を有して
いるため、絶縁層１１０中に不純物が拡散すること、及び絶縁層１１０中の酸素が側面か
ら脱離することなどを防ぐことができ、信頼性が高められたトランジスタである。
以上が構成例４についての説明である。
［構成例５］
図５（Ａ）は、以下で例示するトランジスタ１００Ｄの上面図であり、図５（Ｂ）はト
ランジスタ１００Ｄのチャネル長方向の断面図であり、図５（Ｃ）はトランジスタ１００
Ｄのチャネル幅方向の断面図である。
トランジスタ１００Ｄは、絶縁層１１１及び絶縁層１０７を有する点で、図１で例示し
たトランジスタ１００と主に相違している。
絶縁層１０７は、絶縁層１１０と第１の層１１６の間に位置する。また絶縁層１０７は
、絶縁層１１１の導電層１１２、金属酸化物層１１４、及び絶縁層１１０の側面に沿った
部分における上面、及び半導体層１０８の上面に沿った部分における上面に接して設けら
れている。
絶縁層１１１と絶縁層１０７とは、それぞれフォトマスクを用いることなく自己整合的
に形成することができる。例えば、絶縁層１１１となる絶縁膜と、絶縁層１０７となる絶
縁膜を積層して形成し、フォトマスクを用いることなく異方性のエッチングを行うことで
、導電層１１２、金属酸化物層１１４、及び絶縁層１１０の側面に沿った絶縁層１０７を
形成する。続いて、絶縁層１０７をハードマスクとして絶縁層１１１をエッチングにより
加工することで、絶縁層１１１を形成することができる。
絶縁層１１１と絶縁層１０７を自己整合的に形成することが可能となるため、絶縁層１
１１を形成するためのフォトマスクを必要とせず、作製コストを低減できる。また、自己
整合的に絶縁層１１１を形成することにより、絶縁層１１１と導電層１１２の相対的な位
置ずれが生じることがないため、半導体層１０８中の接合領域として機能する一対の領域
１０８ｎ１の幅を概略一致させることができる。
絶縁層１０７は、例えば絶縁層１０４や絶縁層１１８と同様の材料を用いることができ
る。例えば、絶縁層１０７として、酸化シリコン膜、または酸化窒化シリコン膜などの無
機絶縁膜を用いることができる。
また絶縁層１０７を有することで、導電層１１２と導電層１２０ａまたは導電層１２０
ｂとの物理的な距離を離すことができる。これにより、導電層１１２と導電層１２０ａと
の間、及び導電層１１２と導電層１２０ｂとの間の寄生容量を低減できる場合がある。
また図５（Ｂ）に示すように、絶縁層１１１は、絶縁層１１０の端部（側面）よりも外
側において、半導体層１０８の上面の一部と接して設けられている。半導体層１０８にお
いて、領域１０８ｉよりも外側に位置し、絶縁層１１１と重なる一対の領域を、それぞれ
領域１０８ｎ１とする。言い換えると、領域１０８ｎ１は、半導体層１０８の絶縁層１１
１と接する面、及び当該面と重なる領域を含む。
また、半導体層１０８における、領域１０８ｉ及び一対の領域１０８ｎ１よりも外側に
位置する一対の領域を、それぞれ領域１０８ｎ２とする。図５（Ｂ）に示すように、第１
の層１１６が当該領域１０８ｎ２の上面と接して設けられていることが好ましい。
領域１０８ｎ２は、半導体層１０８の一部であり、チャネル形成領域である領域１０８
ｉよりも低抵抗な領域である。また領域１０８ｎ２は、領域１０８ｎ１よりも低抵抗な領
域である。
領域１０８ｎ１は、領域１０８ｉと領域１０８ｎ２の間に位置し、接合領域とも呼ぶこ
とのできる領域である。領域１０８ｎ１は、キャリア密度が領域１０８ｉよりも高く、領
域１０８ｎ２よりも低い部分を有する。また、領域１０８ｎ１は、領域１０８ｉよりもキ
ャリア密度が高い領域、酸素欠陥密度の高い領域、窒素濃度の高い領域、ｎ型である領域
、または水素濃度の高い領域であり、且つ、領域１０８ｎ２よりもキャリア密度が低い領
域、酸素欠陥密度の低い領域、窒素濃度の低い領域、または水素濃度の低い領域である。
図５（Ｂ）に示すように、領域１０８ｎ１と第１の層１１６との間には、バリア層とし
て機能する絶縁層１１１が設けられ、第１の層１１６と領域１０８ｎ１とが直接接するこ
とが無いため、領域１０８ｎ１中のキャリア密度等は、領域１０８ｎ２よりも低くなる。
なお、領域１０８ｎ１中のキャリア密度は均一でなくてもよく、領域１０８ｎ２側から
領域１０８ｉ側にかけて密度が小さくなるような密度勾配を有している場合がある。例え
ば、領域１０８ｎ１中の水素濃度、窒素濃度、または酸素欠陥密度の少なくとも１つ、ま
たは２つ以上が、領域１０８ｎ２側から領域１０８ｉ側にかけて濃度が小さくなるような
濃度勾配、または密度が小さくなるような密度勾配を有していてもよい。
トランジスタ１００Ｄは、接合領域として機能する領域１０８ｎ１を有するため、高い
電圧で駆動した時や、大きな電流を流した時の耐性を極めて高くできる。そのため、表示
装置のゲート駆動回路などに好適に用いることができる。
以上が、構成例５についての説明である。
［構成例６］
図６（Ａ）は、以下で例示するトランジスタ１００Ｅの上面図であり、図６（Ｂ）はト
ランジスタ１００Ｅのチャネル長方向の断面図であり、図６（Ｃ）はトランジスタ１００
Ｅのチャネル幅方向の断面図である。
トランジスタ１００Ｅは、第２のゲート電極として機能する導電層１０６を有する点で
、上記構成例５で例示したトランジスタ１００Ｄと主に相違している。
このような構成とすることで、より高い電流を流すことができ、且つ信頼性の高いトラ
ンジスタを実現できる。
以上が構成例６についての説明である。
以下では、上記構成例１の変形例について説明する。
［変形例１］
図７（Ａ）（Ｂ）に、以下で例示するトランジスタ１００Ｆの断面図を示す。図７（Ａ
）はトランジスタ１００Ｆのチャネル長方向の断面図であり、図７（Ｂ）はトランジスタ
１００Ｆのチャネル幅方向の断面図である。なお上面図については、図１（Ａ）を援用で
きる。
トランジスタ１００Ｆは、第１の層１１６を有していない点で、構成例１で例示したト
ランジスタ１００と主に相違している。
例えば、半導体層１０８の領域１０８ｎを低抵抗化させるための加熱処理を終えた後に
、第１の層（後述する第１の層１１６ａ）を除去することで、このような構成とすること
ができる。
本発明の一態様の作製方法によれば、第１の層１１６ａを用いて低抵抗化した領域１０
８ｎは、その上に酸素を含む雰囲気下において金属酸化物層１１７を形成することで領域
１０８ｎ中に酸素が供給されたとしても、領域１０８ｎの導電性が低下することが生じな
い。したがって、領域１０８ｎを低抵抗化させるための第１の層１１６ａに導電性の膜を
用いた場合であっても、これを除去することができる。
以上が変形例１についての説明である。
［変形例２］
図８（Ａ）（Ｂ）に、以下で例示するトランジスタ１００Ｇの断面図を示す。図８（Ａ
）はトランジスタ１００Ｇのチャネル長方向の断面図であり、図８（Ｂ）はトランジスタ
１００Ｇのチャネル幅方向の断面図である。なお上面図については、図２（Ａ）を援用で
きる。
トランジスタ１００Ｇは、第２のゲート電極として機能する導電層１０６を有する点で
、上記変形例１で例示したトランジスタ１００Ｆと主に相違している。
このような構成とすることで、より高い電流を流すことができ、且つ信頼性の高いトラ
ンジスタを実現できる。
以上が変形例２についての説明である。
以下では、上記構成例における半導体層１０８と同一面上に形成され、低抵抗化された
金属酸化物層を容量素子の一方の電極に適用した場合の構成例について説明する。
［容量素子の構成例１］
図９（Ａ）には、構成例１で例示したトランジスタ１００と、これと同一の工程で形成
しうる容量素子１３０Ａの断面図を示す。
容量素子１３０Ａは、一方の電極として機能する金属酸化物層１０８Ｃと、他方の電極
として機能する導電層１２０ｂと、これらの間に位置し、誘電体として機能する第１の層
１１６の一部、金属酸化物層１１７の一部、及び絶縁層１１８の一部により構成される。
金属酸化物層１０８Ｃは、半導体層１０８と同一の金属酸化物膜を加工して形成された
層である。また、金属酸化物層１０８Ｃは、半導体層１０８の領域１０８ｎと同様に低抵
抗化された層である。
また図９（Ａ）では、導電層１２０ａ、導電層１２０ｂ、及び絶縁層１１８を覆って絶
縁層１１９が設けられ、さらに絶縁層１１９上に導電層１０９が設けられている例を示し
ている。
導電層１０９は、表示素子の一方の電極（画素電極）として用いることのできる層であ
る。導電層１０９には、表示素子の構成に応じて、可視光を反射する材料、可視光を透過
する材料などを適用することができる。
導電層１０９は、絶縁層１１９に設けられた開口を介して導電層１２０ｂと電気的に接
続されている。
絶縁層１１９は平坦化膜として機能する。これにより、画素電極として機能する導電層
１０９の被形成面の平坦性を向上できるため、表示素子の光学特性を向上させることがで
きる。
［容量素子の構成例２］
図９（Ｂ）には、構成例２で例示したトランジスタ１００Ａと、これと同一の工程で形
成しうる容量素子１３０Ｂの断面図を示す。
容量素子１３０Ｂは、一方の電極として機能する金属酸化物層１０８Ｃと、他方の電極
として機能する導電層１０６Ｃと、これらの間に位置し、誘電体として機能する絶縁層１
０４の一部により構成される。
導電層１０６Ｃは、トランジスタ１００Ａの第１のゲート電極として機能する導電層１
０６と同一の導電膜を加工して形成された層である。
また、導電層１２０ｂは、絶縁層１１８、金属酸化物層１１７、及び第１の層１１６に
設けられた開口を介して、金属酸化物層１０８Ｃと電気的に接続されている。これにより
、トランジスタ１００Ａのソースまたはドレインの一方と、容量素子１３０Ｂとが電気的
に接続されている。
［容量素子の構成例３］
図９（Ｃ）には、構成例２で例示したトランジスタ１００Ａと、これと同一の工程で形
成しうる容量素子１３０Ｃの断面図を示す。
容量素子１３０Ｃは、一方の電極として機能する、半導体層１０８の領域１０８ｎの一
部と、他方の電極として機能する導電層１０６Ｃと、これらの間に位置し、誘電体として
機能する絶縁層１０４の一部により構成される。
図９（Ｃ）に示す構成は、半導体層１０８の領域１０８ｎと、容量素子１３０Ｃの一方
の電極を構成する金属酸化物層とが、継ぎ目なく連続した構成とも言うことができる。
トランジスタ１００Ａの半導体層１０８の一部（具体的には領域１０８ｎ）が、導電層
１０６Ｃと重畳する領域にまで延在し、容量素子１３０Ｃの一方の電極を構成している。
これにより、トランジスタ１００Ａと容量素子１３０Ｃとが電気的に接続されている。
なお、図９（Ｃ）では、導電層１０９が導電層１２０ｂを介して領域１０８ｎと電気的
に接続されている例を示したが、導電層１２０ｂを設けずに、導電層１０９と領域１０８
ｎとが直接接する構成としてもよい。
なお、図９（Ａ）で示したトランジスタ１００に代えて、トランジスタ１００Ｂ、トラ
ンジスタ１００Ｄ、またはトランジスタ１００Ｆを適用することもできる。
図１０（Ａ）には、トランジスタ１００Ｆを適用した場合の例を示している。図１０（
Ａ）に示す容量素子１３０Ａ’は、図９（Ａ）で示した容量素子１３０Ａから第１の層１
１６を無くした構成となる。
また、図９（Ｂ）、（Ｃ）で示したトランジスタ１００Ａに代えて、トランジスタ１０
０Ｃ、トランジスタ１００Ｅ、またはトランジスタ１００Ｇを適用することもできる。
図１０（Ｂ）、（Ｃ）には、それぞれにトランジスタ１００Ｇを適用した場合の例を示
している。図１０（Ｂ）に示す容量素子１３０Ｂ’、図１０（Ｃ）に示す容量素子１３０
Ｃ’は、それぞれ容量素子１３０Ｂ、容量素子１３０Ｃから第１の層１１６を無くした構
成となる。
以上が、容量素子の構成例についての説明である。
［半導体装置の構成要素］
次に、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。
〔基板〕
基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度
の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サ
ファイア基板等を、基板１０２として用いてもよい。また、シリコンや炭化シリコンを材
料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体
基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けら
れたものを、基板１０２として用いてもよい。なお、基板１０２として、ガラス基板を用
いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２０
０ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８０
０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）、または第１０．５世代、第１１
世代、または第１２世代など、サイズの大きな基板を用いることで、大型の表示装置を作
製することができる。
また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１０
０等を形成してもよい。または、基板１０２とトランジスタ１００等の間に剥離層を設け
てもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２
より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ１００
等は耐熱性の劣る基板や可撓性の基板にも転載できる。
〔絶縁層１０４〕
絶縁層１０４としては、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（
ＰＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。また、絶縁層１０４
としては、例えば、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成すること
ができる。なお、半導体層１０８との界面特性を向上させるため、絶縁層１０４において
少なくとも半導体層１０８と接する領域は酸化物絶縁膜で形成することが好ましい。また
、絶縁層１０４として加熱により酸素を放出する酸化物絶縁膜を用いることで、加熱処理
により絶縁層１０４に含まれる酸素を、半導体層１０８に移動させることが可能である。
絶縁層１０４の厚さは、５０ｎｍ以上、または１００ｎｍ以上３０００ｎｍ以下、また
は２００ｎｍ以上１０００ｎｍ以下とすることができる。絶縁層１０４を厚くすることで
、絶縁層１０４の酸素放出量を増加させることができると共に、絶縁層１０４と半導体層
１０８との界面における界面準位、並びに半導体層１０８に含まれる酸素欠損を低減する
ことが可能である。
絶縁層１０４として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒
化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ－Ｚｎ酸化物
などを用いればよく、単層または積層で設けることができる。本実施の形態では、絶縁層
１０４として、窒化シリコン膜と、酸化窒化シリコン膜との積層構造を用いる。このよう
に、絶縁層１０４を積層構造として、下層側に窒化シリコン膜を用い、上層側に酸化窒化
シリコン膜を用いることで、半導体層１０８中に効率よく酸素を導入することができる。
また、絶縁層１０４の半導体層１０８に接する側に窒化シリコン膜などの酸化物膜以外
の膜を用いることもできる。このとき、絶縁層１０４の半導体層１０８と接する表面に対
して酸素プラズマ処理などの前処理を行い、絶縁層１０４の表面、または表面近傍を酸化
することが好ましい。
〔導電層〕
ゲート電極として機能する導電層１１２及び導電層１０６、並びにソース電極またはド
レイン電極の一方として機能する導電層１２０ａ、及び他方として機能する導電層１２０
ｂとしては、クロム（Ｃｒ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａ
ｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タング
ステン（Ｗ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）か
ら選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を
組み合わせた合金等を用いてそれぞれ形成することができる。
また、導電層１１２、導電層１０６、導電層１２０ａ、及び導電層１２０ｂには、イン
ジウムと錫とを有する酸化物（Ｉｎ－Ｓｎ酸化物）、インジウムとタングステンとを有す
る酸化物（Ｉｎ－Ｗ酸化物）、インジウムとタングステンと亜鉛とを有する酸化物（Ｉｎ
－Ｗ－Ｚｎ酸化物）、インジウムとチタンとを有する酸化物（Ｉｎ－Ｔｉ酸化物）、イン
ジウムとチタンと錫とを有する酸化物（Ｉｎ－Ｔｉ－Ｓｎ酸化物）、インジウムと亜鉛と
を有する酸化物（Ｉｎ－Ｚｎ酸化物）、インジウムと錫とシリコンとを有する酸化物（Ｉ
ｎ－Ｓｎ－Ｓｉ酸化物）、インジウムとガリウムと亜鉛とを有する酸化物（Ｉｎ－Ｇａ－
Ｚｎ酸化物）等の酸化物導電体または金属酸化物を適用することもできる。
ここで、酸化物導電体について説明を行う。本明細書等において、酸化物導電体をＯＣ
（Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）と呼称してもよい。酸化物導電体としては、例えば
、金属酸化物に酸素欠損を形成し、該酸素欠損に水素を添加すると、伝導帯近傍にドナー
準位が形成される。この結果、金属酸化物は、導電性が高くなり導電体化する。導電体化
された金属酸化物を、酸化物導電体ということができる。一般に、金属酸化物は、エネル
ギーギャップが大きいため、可視光に対して透光性を有する。一方、酸化物導電体は、伝
導帯近傍にドナー準位を有する金属酸化物である。したがって、酸化物導電体は、ドナー
準位による吸収の影響は小さく、可視光に対して金属酸化物と同程度の透光性を有する。
また、導電層１１２として、上記酸化物導電体（金属酸化物）を含む導電膜と、金属ま
たは合金を含む導電膜の積層構造としてもよい。金属または合金を含む導電膜を用いるこ
とで、配線抵抗を小さくすることができる。このとき、ゲート絶縁膜として機能する絶縁
層と接する側には酸化物導電体を含む導電膜を適用することが好ましい。
また、導電層１１２、導電層１０６、導電層１２０ａ、導電層１２０ｂには、Ｃｕ－Ｘ
合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用しても
よい。Ｃｕ－Ｘ合金膜を用いることで、ウエットエッチングプロセスで加工できるため、
製造コストを抑制することが可能となる。
また、導電層１１２、導電層１０６、導電層１２０ａ、導電層１２０ｂは、上述の金属
元素の中でも、特にチタン、タングステン、タンタル、及びモリブデンの中から選ばれる
いずれか一つまたは複数を有すると好適である。特に、導電層１１２、導電層１０６、導
電層１２０ａ、導電層１２０ｂとしては、窒化タンタル膜を用いると好適である。当該窒
化タンタル膜は、導電性を有し、且つ、銅または水素に対して、高いバリア性を有する。
また、窒化タンタル膜は、さらに自身からの水素の放出が少ないため、半導体層１０８と
接する導電膜、または半導体層１０８の近傍の導電膜として、好適に用いることができる
。
〔絶縁層１１０〕
トランジスタ１００等のゲート絶縁膜として機能する絶縁層１１０としては、プラズマ
化学気相堆積（ＰＥＣＶＤ：（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖ
ａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ））法、スパッタリング法等により、酸化シリコン膜、
酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化
ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタ
ル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一
種以上含む絶縁層を用いることができる。なお、絶縁層１１０を、２層の積層構造または
３層以上の積層構造としてもよい。
また、トランジスタ１００等のチャネル領域として機能する半導体層１０８と接する絶
縁層１１０は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を
含有する領域（過剰酸素領域）を有することがより好ましい。別言すると、絶縁層１１０
は、酸素を放出することが可能な絶縁膜である。なお、絶縁層１１０に過剰酸素領域を設
けるには、例えば、酸素雰囲気下にて絶縁層１１０を形成する、もしくは成膜後の絶縁層
１１０を酸素雰囲気下で熱処理すればよい。
また、絶縁層１１０として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化
ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、
酸化シリコンを用いた場合と比べて、絶縁層１１０の膜厚を大きくできるため、トンネル
電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジ
スタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造
を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さい
トランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい
。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態
様は、これらに限定されない。
また、絶縁層１１０は、欠陥が少ないことが好ましく、代表的には、電子スピン共鳴法
（ＥＳＲ：Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）で観察されるシグナルが
少ない方が好ましい。例えば、上述のシグナルとしては、ｇ値が２．００１に観察される
Ｅ’センターが挙げられる。なお、Ｅ’センターは、シリコンのダングリングボンドに起
因する。絶縁層１１０としては、Ｅ’センター起因のスピン密度が、３×１０１７ｓｐｉ
ｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン
膜、または酸化窒化シリコン膜を用いればよい。
〔半導体層〕
半導体層１０８がＩｎ－Ｍ－Ｚｎ酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸化物を成膜するため
に用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ＞Ｍを満たすことが好
ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：
Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉ
ｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１
：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８、Ｉｎ：Ｍ：Ｚｎ＝６
：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：２：５等が挙げられる。
また、半導体層１０８が、Ｉｎ－Ｍ－Ｚｎ酸化物の場合、スパッタリングターゲットと
しては、多結晶のＩｎ－Ｍ－Ｚｎ酸化物を含むターゲットを用いると好ましい。多結晶の
Ｉｎ－Ｍ－Ｚｎ酸化物を含むターゲットを用いることで、結晶性を有する半導体層１０８
を形成しやすくなる。なお、成膜される半導体層１０８の原子数比は、上記のスパッタリ
ングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。例
えば、半導体層１０８に用いるスパッタリングターゲットの組成がＩｎ：Ｇａ：Ｚｎ＝４
：２：４．１［原子数比］の場合、成膜される半導体層１０８の組成は、Ｉｎ：Ｇａ：Ｚ
ｎ＝４：２：３［原子数比］の近傍となる場合がある。
また、半導体層１０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以
上である。このように、エネルギーギャップの広い金属酸化物を用いることで、トランジ
スタのオフ電流を低減することができる。
また、半導体層１０８は、非単結晶構造であると好ましい。非単結晶構造は、例えば、
ＣＡＡＣ－ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ
Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非晶質構造を含む。
非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ－ＯＳは最も欠
陥準位密度が低い。
［作製方法例］
以下では、本発明の一態様のトランジスタ及び容量素子の作製方法について説明する。
ここでは、図９（Ｂ）で例示したトランジスタ１００Ａと容量素子１３０Ｂを例に挙げて
説明する。
なお、半導体装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スパッタリング
法、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法
、真空蒸着法、パルスレーザー堆積（ＰＬＤ：Ｐｕｌｓｅ Ｌａｓｅｒ Ｄｅｐｏｓｉｔ
ｉｏｎ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）
法等を用いて形成することができる。ＣＶＤ法としては、プラズマ化学気相堆積（ＰＥＣ
ＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法や、熱ＣＶＤ法などがある。また、
熱ＣＶＤ法のひとつに、有機金属化学気相堆積（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉ
ｃ ＣＶＤ）法がある。
また、半導体装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スピンコート、
ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット
印刷、ドクターナイフ、スリットコート、ロールコート、カーテンコート、ナイフコート
等の方法により形成することができる。
また、半導体装置を構成する薄膜を加工する際には、フォトリソグラフィ法等を用いて
加工することができる。それ以外に、ナノインプリント法、サンドブラスト法、リフトオ
フ法などにより薄膜を加工してもよい。また、メタルマスクなどの遮蔽マスクを用いた成
膜方法により、島状の薄膜を直接形成してもよい。
フォトリソグラフィ法としては、代表的には以下の２つの方法がある。一つは、加工し
たい薄膜上にレジストマスクを形成して、エッチング等により当該薄膜を加工し、レジス
トマスクを除去する方法である。もう一つは、感光性を有する薄膜を成膜した後に、露光
、現像を行って、当該薄膜を所望の形状に加工する方法である。
フォトリソグラフィ法において、露光に用いる光は、例えばｉ線（波長３６５ｎｍ）、
ｇ線（波長４３６ｎｍ）、ｈ線（波長４０５ｎｍ）、またはこれらを混合させた光を用い
ることができる。そのほか、紫外線やＫｒＦレーザ光、またはＡｒＦレーザ光等を用いる
こともできる。また、液浸露光技術により露光を行ってもよい。また、露光に用いる光と
して、極端紫外光（ＥＵＶ：Ｅｘｔｒｅｍｅ Ｕｌｔｒａ－ｖｉｏｌｅｔ）やＸ線を用い
てもよい。また、露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外
光、Ｘ線または電子ビームを用いると、極めて微細な加工が可能となるため好ましい。な
お、電子ビームなどのビームを走査することにより露光を行う場合には、フォトマスクは
不要である。
薄膜のエッチングには、ドライエッチング法、ウェットエッチング法、サンドブラスト
法などを用いることができる。
図１１～図１３に示す各図は、トランジスタ１００Ａ及び容量素子１３０Ｂの作製方法
を説明するチャネル長方向の断面図である。
〔導電層１０６、導電層１０６Ｃの形成〕
基板１０２上に導電膜を形成し、これをエッチングにより加工して、ゲート電極として
機能する導電層１０６と、容量素子の一方の電極として機能する導電層１０６Ｃを同時に
形成する（図１１（Ａ））。
〔絶縁層１０４の形成〕
続いて、基板１０２、導電層１０６、及び導電層１０６Ｃを覆って絶縁層１０４を形成
する（図１１（Ｂ））。絶縁層１０４は、プラズマＣＶＤ法、ＡＬＤ法、スパッタリング
法などを用いて形成することができる。
〔半導体層１０８、金属酸化物層１０８Ｃの形成〕
続いて、絶縁層１０４上に金属酸化物膜１０８ｆを成膜する（図１１（Ｃ））。
金属酸化物膜１０８ｆは、金属酸化物ターゲットを用いたスパッタリング法により形成
することが好ましい。
また、金属酸化物膜１０８ｆを成膜する際に、酸素ガスの他に、不活性ガス（例えば、
ヘリウムガス、アルゴンガス、キセノンガスなど）を混合させてもよい。なお、金属酸化
物膜１０８ｆを成膜する際の成膜ガス全体に占める酸素ガスの割合（以下、酸素流量比と
もいう）としては、０％以上１００％以下、好ましくは５％以上２０％以下とすることが
好ましい。酸素流量比を低くし、結晶性が比較的低い金属酸化物膜１０８ｆとすることで
、オン電流が高められたトランジスタとすることができる。
また、金属酸化物膜１０８ｆの成膜条件としては、基板温度を室温以上１８０℃以下、
好ましくは基板温度を室温以上１４０℃以下とすればよい。金属酸化物膜１０８ｆの成膜
時の基板温度を、例えば、室温以上１４０℃未満とすると、生産性が高くなり好ましい。
また、基板温度を室温とする、または意図的に加熱しない状態で、金属酸化物膜１０８ｆ
を成膜することで、結晶性の低い金属酸化物膜１０８ｆを成膜しやすくなる。
また、金属酸化物膜１０８ｆの厚さとしては、３ｎｍ以上２００ｎｍ以下、好ましくは
３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上６０ｎｍ以下とすればよい。
なお、基板１０２として、大型のガラス基板（例えば、第６世代乃至第１２世代）を用
いる場合、金属酸化物膜１０８ｆを成膜する際の基板温度を２００℃以上３００℃以下と
した場合、基板１０２が変形する（歪むまたは反る）場合がある。よって、大型のガラス
基板を用いる場合においては、金属酸化物膜１０８ｆを成膜する際の基板温度を室温以上
２００℃未満とすることで、ガラス基板の変形を抑制することができる。
また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとし
て用いる酸素ガスやアルゴンガスは、露点が－４０℃以下、好ましくは－８０℃以下、よ
り好ましくは－１００℃以下、より好ましくは－１２０℃以下にまで高純度化したガスを
用いることで金属酸化物膜１０８ｆに水分等が取り込まれることを可能な限り防ぐことが
できる。
また、スパッタリング法で金属酸化物膜１０８ｆを成膜する場合、スパッタリング装置
におけるチャンバーは、金属酸化物にとって不純物となる水等を可能な限り除去すべくク
ライオポンプのような吸着式の真空排気ポンプを用いて、高真空（５×１０－７Ｐａから
１×１０－４Ｐａ程度まで）に排気することが好ましい。特に、スパッタリング装置の待
機時における、チャンバー内のＨ２Ｏに相当するガス分子（ｍ／ｚ＝１８に相当するガス
分子）の分圧を１×１０－４Ｐａ以下、好ましく５×１０－５Ｐａ以下とすることが好ま
しい。
また、金属酸化物膜１０８ｆを成膜する前に、絶縁層１０４の表面に吸着した水や水素
を脱離させるための加熱処理を行うことが好ましい。例えば、減圧雰囲気下にて７０℃以
上２００℃以下の温度で加熱処理を行うことができる。またこのとき、絶縁層１０４の表
面を大気に暴露することなく、連続して金属酸化物膜１０８ｆを成膜することが好ましい
。例えば、成膜装置として、基板を加熱する加熱室と、金属酸化物膜１０８ｆを成膜する
成膜室とが、ゲートバルブ等を介して接続された構成とすることが好ましい。
続いて、金属酸化物膜１０８ｆを加工し、島状の半導体層１０８と、金属酸化物層１０
８Ｃを同時に形成する（図１１（Ｄ））。
金属酸化物膜１０８ｆの加工には、ウェットエッチング法及びドライエッチング法のい
ずれか一方または双方を用いればよい。
また、金属酸化物膜１０８ｆの成膜後、または半導体層１０８に加工した後、加熱処理
を行い、金属酸化物膜１０８ｆまたは半導体層１０８の脱水素化または脱水化をしてもよ
い。加熱処理の温度は、代表的には、１５０℃以上基板の歪み点未満、または２５０℃以
上４５０℃以下、または３００℃以上４５０℃以下である。
加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、または
窒素を含む不活性雰囲気で行うことができる。または、不活性雰囲気で加熱した後、酸素
雰囲気で加熱してもよい。なお、上記不活性雰囲気及び酸素雰囲気に水素、水などが含ま
れないことが好ましい。処理時間は３分以上２４時間以下とすればよい。
該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いること
で、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱
処理時間を短縮することができる。
金属酸化物膜１０８ｆを加熱しながら成膜する、または金属酸化物膜１０８ｆを形成し
た後、加熱処理を行うことで、ＳＩＭＳにより得られる金属酸化物膜１０８ｆ中の水素濃
度を５×１０１９ａｔｏｍｓ／ｃｍ３以下、または１×１０１９ａｔｏｍｓ／ｃｍ３以下
、５×１０１８ａｔｏｍｓ／ｃｍ３以下、または１×１０１８ａｔｏｍｓ／ｃｍ３以下、
または５×１０１７ａｔｏｍｓ／ｃｍ３以下、または１×１０１６ａｔｏｍｓ／ｃｍ３以
下とすることができる。
〔絶縁膜１１０ｆの形成〕
続いて、半導体層１０８、金属酸化物層１０８Ｃ、及び絶縁層１０４上に、絶縁層１１
０となる絶縁膜１１０ｆを成膜する。
絶縁膜１１０ｆとしては、例えば酸化シリコン膜または酸化窒化シリコン膜などの酸化
物膜を、プラズマ化学気相堆積装置（ＰＥＣＶＤ装置、または単にプラズマＣＶＤ装置と
いう）を用いて形成することが好ましい。この場合、原料ガスとしては、シリコンを含む
堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例
としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては
、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
また、絶縁膜１１０ｆとして、堆積性気体の流量に対する酸化性気体の流量を２０倍よ
り大きく１００倍未満、または４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐａ
未満、または５０Ｐａ以下とするＰＥＣＶＤ装置を用いることで、欠陥量の少ない酸化窒
化シリコン膜を形成することができる。
また、絶縁膜１１０ｆとして、ＰＥＣＶＤ装置の真空排気された処理室内に載置された
基板を２８０℃以上３５０℃以下に保持し、処理室に原料ガスを導入して処理室内におけ
る圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２５０Ｐａ以下
とし、処理室内に設けられる電極に高周波電力を供給する条件により、絶縁膜１１０ｆと
して、緻密である酸化シリコン膜または酸化窒化シリコン膜を形成することができる。
また、絶縁膜１１０ｆを、マイクロ波を用いたＰＥＣＶＤ法を用いて形成してもよい。
マイクロ波とは３００ＭＨｚから３００ＧＨｚの周波数域を指す。マイクロ波は、電子温
度が低く、電子エネルギーが小さい。また、供給された電力において、電子の加速に用い
られる割合が少なく、より多くの分子の解離及び電離に用いられることが可能であり、密
度の高いプラズマ（高密度プラズマ）を励起することができる。このため、被成膜面及び
堆積物へのプラズマダメージが少なく、欠陥の少ない絶縁膜１１０ｆを形成することがで
きる。
また、絶縁膜１１０ｆを、有機シランガスを用いたＣＶＤ法を用いて形成することがで
きる。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）
、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラ
シロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキ
サメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、ト
リスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）などのシリコン含有化合物を
用いることができる。有機シランガスを用いたＣＶＤ法を用いることで、被覆性の高い絶
縁膜１１０ｆを形成することができる。
〔金属酸化物膜１１４ｆの形成〕
続いて、絶縁膜１１０ｆ上に、金属酸化物層１１４となる金属酸化物膜１１４ｆを成膜
する。
金属酸化物膜１１４ｆは、例えば酸素を含む雰囲気下で成膜することが好ましい。特に
、酸素を含む雰囲気下でスパッタリング法により形成することが好ましい。これにより、
金属酸化物膜１１４ｆの成膜時に絶縁膜１１０ｆに酸素を供給することができる。
例えば金属酸化物膜１１４ｆの成膜条件として、成膜ガスに酸素を用い、金属ターゲッ
トを用いた反応性スパッタリング法により、金属酸化物膜を形成することが好ましい。金
属ターゲットとして、例えばアルミニウムを用いた場合には、酸化アルミニウム膜を成膜
することができる。
金属酸化物膜１１４ｆの成膜時に、成膜装置の成膜室内に導入する成膜ガスの全流量に
対する酸素流量の割合（酸素流量比）、または成膜室内の酸素分圧が高いほど、絶縁膜１
１０ｆ中に供給される酸素を増やすことができる。酸素流量比または酸素分圧は、例えば
５０％以上１００％以下、好ましくは６５％以上１００％以下、より好ましくは８０％以
上１００％以下、さらに好ましくは９０％以上１００％以下とする。特に、酸素流量比を
１００％とし、酸素分圧を１００％にできるだけ近づけることが好ましい。
このように、酸素を含む雰囲気下でスパッタリング法により金属酸化物膜１１４ｆを形
成することにより、金属酸化物膜１１４ｆの成膜時に、絶縁膜１１０ｆへ酸素を供給する
とともに、絶縁膜１１０ｆから酸素が脱離することを防ぐことができる。その結果、絶縁
膜１１０ｆに極めて多くの酸素を閉じ込めることができる。そして、後の加熱処理によっ
て、半導体層１０８に多くの酸素を供給することができる。その結果、半導体層１０８中
の酸素欠損を低減でき、信頼性の高いトランジスタを実現できる。
また、金属酸化物膜１１４ｆの成膜後に、金属酸化物膜１１４ｆ、絶縁膜１１０ｆ、及
び絶縁層１０４の一部をエッチングすることで、導電層１０６に達する開口を形成する。
これにより、後に形成する導電層１１２と導電層１０６とを、当該開口を介して電気的に
接続することができる。
〔導電膜１１２ｆの形成〕
続いて、金属酸化物膜１１４ｆ上に、導電層１１２となる導電膜１１２ｆを成膜する（
図１１（Ｅ））。
導電膜１１２ｆは、金属または合金のスパッタリングターゲットを用いたスパッタリン
グ法により成膜することが好ましい。
〔導電膜１１２ｆ、金属酸化物膜１１４ｆ、絶縁膜１１０ｆのエッチング〕
続いて、導電膜１１２ｆ、金属酸化物膜１１４ｆ、及び絶縁膜１１０ｆの一部をエッチ
ングし、半導体層１０８の一部、及び金属酸化物層１０８Ｃを露出させる（図１１（Ｆ）
）。
ここで、導電膜１１２ｆ、金属酸化物膜１１４ｆ、及び絶縁膜１１０ｆは、それぞれ同
じレジストマスクを用いて加工することが好ましい。または、エッチング後の導電層１１
２をハードマスクとして用いて、金属酸化物層１１４と絶縁層１１０とをエッチングして
もよい。
これにより、上面形状が概略一致した島状の導電層１１２、金属酸化物層１１４、及び
絶縁層１１０を形成することができる。
なお、導電膜１１２ｆ、金属酸化物膜１１４ｆ、及び絶縁膜１１０ｆのエッチング時に
、絶縁層１１０に覆われない半導体層１０８の一部、及び金属酸化物層１０８Ｃもエッチ
ングされ、薄膜化する場合がある。
〔第１の層１１６の形成〕
続いて、第１の層１１６を形成する（図１２（Ａ））。
ここでは、第１の層１１６として、絶縁性を有する膜を成膜する。なお、第１の層１１
６は、後の加熱処理などの工程で絶縁化する場合には、成膜時においては導電性を有して
いてもよい。
第１の層１１６として、アルミニウム、チタン、タンタル、タングステン、クロム、及
びルテニウムなどの金属元素の少なくとも一を含む膜を成膜する。特に、アルミニウム、
チタン、タンタル、及びタングステンの少なくとも一を含むことが好ましい。また特に、
これら金属元素の少なくとも一を含む窒化物、またはこれら金属元素の少なくとも一を含
む酸化物を好適に用いることができる。絶縁性を有する膜として、窒化アルミニウムチタ
ン膜、窒化チタン膜、窒化アルミニウム膜などの窒化物膜、酸化アルミニウムチタン膜な
どの酸化物膜などを好適に用いることができる。
ここで、第１の層１１６は、成膜ガスに窒素ガスまたは酸素ガスを用いたスパッタリン
グ法により形成することが好ましい。これにより、スパッタリングターゲットに同じもの
を用いた場合であっても、成膜ガスの流量を制御することにより、膜質の制御が容易とな
る。
〔加熱処理〕
続いて、加熱処理を行う（図１２（Ｂ））。加熱処理により、半導体層１０８の第１の
層１１６と接する領域が低抵抗化し、半導体層１０８中に低抵抗な領域１０８ｎが形成さ
れる。また同時に、金属酸化物層１０８Ｃを低抵抗化させることができる。
加熱処理は、窒素または希ガスなどの不活性ガス雰囲気で行うことが好ましい。加熱処
理の温度は高いほど好ましいが、基板１０２、導電層１０６、導電層１１２等の耐熱性を
考慮した温度とすることができる。例えば、１２０℃以上５００℃以下、好ましくは１５
０℃以上４５０℃以下、より好ましくは２００℃以上４００℃以下、さらに好ましくは２
５０℃以上４００℃以下の温度とすることができる。例えば加熱処理の温度を３５０℃程
度とすることで、大型のガラス基板を用いた生産設備で歩留り良く半導体装置を生産する
ことができる。
なおここでは第１の層１１６を除去しないため、加熱処理は第１の層１１６の形成後で
あればどの段階で行ってもよい。また他の加熱処理と兼ねてもよい。
加熱処理により、半導体層１０８及び金属酸化物層１０８Ｃ中の酸素が第１の層１１６
に引き抜かれることにより酸素欠損が生成される。当該酸素欠損と、半導体層１０８中ま
たは金属酸化物層１０８Ｃ中の水素とが結合することによりキャリア濃度が高まり、第１
の層１１６と接する部分が低抵抗化される。
または、加熱処理により、第１の層１１６に含まれる金属元素が半導体層１０８及び金
属酸化物層１０８Ｃ中に拡散することにより、半導体層１０８及び金属酸化物層１０８Ｃ
の一部が合金化し、低抵抗化される場合もある。
または、第１の層１１６に含まれる窒素や水素、若しくは加熱処理の雰囲気に含まれる
窒素などが、加熱処理により半導体層１０８及び金属酸化物層１０８Ｃ中に拡散すること
で、これらが低抵抗化する場合もある。
このような複合的な作用により低抵抗化された半導体層１０８の領域１０８ｎや金属酸
化物層１０８Ｃは、極めて安定な低抵抗な領域となる。このように形成された領域１０８
ｎや金属酸化物層１０８Ｃは、例えば後の工程で酸素が供給される処理が行われたとして
も、再度高抵抗化することが無いといった特徴を有する。
〔金属酸化物層１１７の形成〕
続いて、第１の層１１６上に金属酸化物層１１７を形成する（図１２（Ｃ））。金属酸
化物層１１７は、上記金属酸化物膜１１４ｆと同様の方法により形成することができる。
金属酸化物層１１７の形成時に、第１の層１１６を介して半導体層１０８の領域１０８
ｎや、金属酸化物層１０８Ｃに酸素が添加される場合があるが、上述のように再度高抵抗
化することなく、低抵抗な状態が保たれる。
また、金属酸化物層１１７の成膜時に、第１の層１１６及び半導体層１０８を介して絶
縁層１０４に酸素を供給することができる。また、ゲート絶縁層として機能する絶縁層１
１０の側面から、第１の層１１６を介して酸素を供給することができる。
金属酸化物層１１７の形成後に加熱処理を行ってもよい。バリア層として機能する金属
酸化物層１１７で半導体層１０８を覆った状態で加熱処理を行うことで、半導体層１０８
のチャネル形成領域である領域１０８ｉに、絶縁層１１０や絶縁層１０４から好適に酸素
を供給することができる。
〔絶縁層１１８の形成〕
続いて、金属酸化物層１１７を覆って絶縁層１１８を形成する（図１２（Ｄ））。
絶縁層１１８は、プラズマＣＶＤ法またはスパッタリング法等により成膜することがで
きる。
〔開口部１４１ａ、１４１ｂ、１４１ｃの形成〕
続いて、絶縁層１１８の所望の位置に、リソグラフィによりマスクを形成した後、絶縁
層１１８、金属酸化物層１１７、および第１の層１１６の一部をエッチングすることで、
領域１０８ｎに達する開口部１４１ａ、開口部１４１ｂ、及び金属酸化物層１０８Ｃに達
する開口部１４１ｃを形成する。
〔導電層１２０ａ、１２０ｂの形成〕
続いて、開口部１４１ａ、開口部１４１ｂ、開口部１４１ｃを覆うように、絶縁層１１
８上に導電膜を成膜し、当該導電膜を所望の形状に加工することで、導電層１２０ａ、導
電層１２０ｂを形成する（図１２（Ｅ））。
以上の工程により、互いに電気的に接続されたトランジスタ１００Ａと、容量素子１３
０Ｂとを作製することができる。以降では、さらに表示素子の画素電極を形成する工程ま
で説明する。
〔絶縁層１１９の形成〕
続いて、導電層１２０ａ、導電層１２０ｂ、及び絶縁層１１８を覆って絶縁層１１９を
形成する（図１３（Ａ））。
絶縁層１１９として、有機樹脂を用いると平坦性が高まるため好ましい。代表的には、
スピンコート、ディスペンス、スクリーン印刷、スリットコート等の方法により絶縁層１
１９を形成することができる。
なお、絶縁層１１９として無機絶縁材料を用いてもよい。その場合には、絶縁層１１８
と同様の方法により形成することができる。
また、絶縁層１１９に感光性の樹脂材料を用いることで、絶縁層１１９の形成時に導電
層１２０ｂに達する開口を同時に形成することができる。なお、絶縁層１１９に非感光性
材料を用いた場合には、エッチングにより開口を形成すればよい。
〔導電層１０９の形成〕
続いて、導電層１０９を形成する（図１３（Ｂ））。導電層１０９は、導電層１１２等
と同様の方法により形成することができる。
以上の工程により、画素電極と、トランジスタ１００Ａと、容量素子１３０Ｂと、を形
成することができる。なお図１３（Ｂ）は、図９（Ｂ）と同じ図である。
なお、図９（Ａ）に示す容量素子１３０Ａを作製する場合、導電層１２０ｂを金属酸化
物層１０８Ｃと重なるように加工することにより作製できる。
また、図９（Ｃ）に示す容量素子１３０Ｃを作製する場合、上記における半導体層１０
８及び金属酸化物層１０８Ｃの加工の際に用いるフォトマスクを変更し、これらを１つの
島状に加工することで形成することができる。
以上が作製方法例についての説明である。
［作製方法例の変形例］
以下では、図１０（Ｂ）で示したトランジスタ１００Ｇと、容量素子１３０Ｂ’の作製
方法の例について説明する。なお、上記作製方法例と共通する部分については説明を省略
し、主に相違点について説明する。
まず、上記作製方法例と同様に、基板１０２上に、導電層１０６、導電層１０６Ｃ、絶
縁層１０４、半導体層１０８、金属酸化物層１０８Ｃ、絶縁層１１０、金属酸化物層１１
４、導電層１１２を形成する。
その後、第１の層１１６ａを形成する。
第１の層１１６ａは後の工程で除去するため、上記作製方法例で例示した絶縁性を有す
る膜、または絶縁化する膜だけでなく、導電性を示す膜を用いることができる。
例えば、第１の層１１６ａとして、上記の他にアルミニウム、チタン、タンタル、タン
グステン、クロム、及びルテニウムなどの金属元素の少なくとも一を含む金属膜または合
金膜を成膜することができる。特に、アルミニウム、チタン、タンタル、及びタングステ
ンの少なくとも一を含むことが好ましい。
続いて、加熱処理を行うことで、低抵抗化された領域１０８ｎ、及び低抵抗化された金
属酸化物層１０８Ｃが形成される（図１４（Ａ））。
続いて、第１の層１１６ａをエッチングにより除去する（図１４（Ｂ））。
第１の層１１６ａのエッチングの際に、導電層１１２、金属酸化物層１１４、絶縁層１
１０、半導体層１０８、金属酸化物層１０８Ｃ等の一部がエッチングされてしまう場合が
ある。特に第１の層１１６ａに金属膜または合金膜を用いた場合、導電層１１２と異なる
材料を用い、これらのエッチング速度の選択比が高いエッチング方法を選択することが好
ましい。
続いて、上記と同様の方法により、金属酸化物層１１７を形成する（図１４（Ｃ））。
このとき、金属酸化物層１１７は、領域１０８ｎや金属酸化物層１０８Ｃに接して設けら
れるため、成膜時に酸素が供給される場合があるが、上述のように再度高抵抗化すること
なく、低抵抗な状態が保たれる。
以降の工程は、上記作製方法を参酌できる。
以上の方法により、図１４（Ｄ）に示すように、トランジスタ１００Ｇと、容量素子１
３０Ｂ´と、導電層１０９とを形成することができる。なお、図１４（Ｄ）は、図１０（
Ｂ）と同じ図である。
以上が作製方法例の変形例についての説明である。
本実施の形態で例示した構成例、作製方法例、及びそれらに対応する図面等は、少なく
ともその一部を他の構成例、作製方法例、または図面等と適宜組み合わせて実施すること
ができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態２）
本実施の形態においては、先の実施の形態で例示したトランジスタを有する表示装置の
一例について説明を行う。
［構成例］
図１５（Ａ）は、表示装置の一例を示す上面図である。図１５（Ａ）に示す表示装置７
００は、第１の基板７０１上に設けられた画素部７０２と、第１の基板７０１に設けられ
たソースドライバ回路部７０４及びゲートドライバ回路部７０６と、画素部７０２、ソー
スドライバ回路部７０４、及びゲートドライバ回路部７０６を囲むように配置されるシー
ル材７１２と、第１の基板７０１に対向するように設けられる第２の基板７０５と、を有
する。なお、第１の基板７０１と第２の基板７０５は、シール材７１２によって貼り合わ
されている。すなわち、画素部７０２、ソースドライバ回路部７０４、及びゲートドライ
バ回路部７０６は、第１の基板７０１とシール材７１２と第２の基板７０５によって封止
されている。なお、図１５（Ａ）には図示しないが、第１の基板７０１と第２の基板７０
５の間には表示素子が設けられる。
また、表示装置７００は、第１の基板７０１上のシール材７１２によって囲まれている
領域とは異なる領域に、ＦＰＣ端子部７０８（ＦＰＣ：Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅ
ｄ ｃｉｒｃｕｉｔ）が設けられる。ＦＰＣ端子部７０８は、画素部７０２、ソースドラ
イバ回路部７０４、及びゲートドライバ回路部７０６のそれぞれに電気的に接続される。
また、ＦＰＣ端子部７０８には、ＦＰＣ７１６が接続され、ＦＰＣ７１６によって画素部
７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６に各種信号等が
供給される。また、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回路部
７０６、及びＦＰＣ端子部７０８には、信号線７１０が各々接続されている。ＦＰＣ７１
６により供給される各種信号等は、信号線７１０を介して、画素部７０２、ソースドライ
バ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０８に与えられる。
また、表示装置７００にゲートドライバ回路部７０６を複数設けてもよい。また、表示
装置７００としては、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を
画素部７０２と同じ第１の基板７０１に形成している例を示しているが、この構成に限定
されない。例えば、ゲートドライバ回路部７０６のみを第１の基板７０１に形成してもよ
い、またはソースドライバ回路部７０４のみを第１の基板７０１に形成してもよい。この
場合、ソースドライバ回路またはゲートドライバ回路等が形成された基板（例えば、単結
晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を含むＩＣを、第１の基板７０
１またはＦＰＣ７１６に設ける構成としてもよい。なお、別途形成した駆動回路基板の接
続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）法、ワ
イヤボンディング法などを用いることができる。
また、表示装置７００が有する画素部７０２、ソースドライバ回路部７０４及びゲート
ドライバ回路部７０６は、複数のトランジスタを有しており、本発明の一態様の半導体装
置であるトランジスタを適用することができる。
また、表示装置７００は、様々な素子を有することができる。該素子の一例としては、
例えば、エレクトロルミネッセンス（ＥＬ）素子（有機物及び無機物を含むＥＬ素子、有
機ＥＬ素子、無機ＥＬ素子、ＬＥＤなど）、発光トランジスタ素子（電流に応じて発光す
るトランジスタ）、電子放出素子、液晶素子、電子インク素子、電気泳動素子、エレクト
ロウェッティング素子、プラズマディスプレイパネル（ＰＤＰ）、ＭＥＭＳ（マイクロ・
エレクトロ・メカニカル・システム）ディスプレイ（例えば、グレーティングライトバル
ブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、デジタル・マイクロ・シャ
ッター（ＤＭＳ）素子、インターフェロメトリック・モジュレーション（ＩＭＯＤ）素子
など）、圧電セラミックディスプレイなどが挙げられる。
また、ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子
放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥ
Ｄ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ－ｃｏｎｄｕｃｔｉｏ
ｎ Ｅｌｅｃｔｒｏｎ－ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用い
た表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶
ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプ
レイ）などがある。電子インク素子又は電気泳動素子を用いた表示装置の一例としては、
電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを
実現する場合には、画素電極の一部または全部が、反射電極としての機能を有するように
すればよい。例えば、画素電極の一部または全部が、アルミニウム、銀、などを有するよ
うにすればよい。さらにその場合、反射電極の下にＳＲＡＭなどの記憶回路を設けること
も可能である。これにより、さらに消費電力を低減することができる。
なお、表示装置７００における表示方式は、プログレッシブ方式やインターレース方式
等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、Ｒ
ＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの
画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配
列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素によって、異なる２
色を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以
上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよ
い。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ
表示の表示装置に適用することもできる。
また、バックライトまたはフロントライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍
光灯など）に白色発光（Ｗ）を用いて表示装置をカラー表示させるために、着色層（カラ
ーフィルタともいう。）を用いてもよい。着色層は、例えば、レッド（Ｒ）、グリーン（
Ｇ）、ブルー（Ｂ）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色
層を用いることで、着色層を用いない場合と比べて色の再現性を高くすることができる。
このとき、着色層を有する領域と、着色層を有さない領域と、を配置することによって、
着色層を有さない領域における白色光を直接表示に利用してもよい。一部に着色層を有さ
ない領域を配置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、
消費電力を２割から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素
子などの自発光素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、Ｗを、それぞれ
の発光色を有する素子から発光させてもよい。自発光素子を用いることで、着色層を用い
た場合よりも、さらに消費電力を低減できる場合がある。
また、カラー化方式としては、上述の白色発光からの発光の一部をカラーフィルタに通
すことで赤色、緑色、青色に変換する方式（カラーフィルタ方式）の他、赤色、緑色、青
色の発光をそれぞれ用いる方式（３色方式）、または青色発光からの発光の一部を赤色や
緑色に変換する方式（色変換方式、量子ドット方式）を適用してもよい。
図１５（Ｂ）に示す表示装置７００Ａは、大型の画面を有する電子機器に好適に用いる
ことのできる表示装置である。例えばテレビジョン装置、モニタ装置、デジタルサイネー
ジなどに好適に用いることができる。
表示装置７００Ａは、複数のソースドライバＩＣ７２１と、一対のゲートドライバ回路
７２２を有する。
複数のソースドライバＩＣ７２１は、それぞれＦＰＣ７２３に取り付けられている。ま
た、複数のＦＰＣ７２３は、一方の端子が第１の基板７０１に、他方の端子がプリント基
板７２４にそれぞれ接続されている。ＦＰＣ７２３を折り曲げることで、プリント基板７
２４を画素部７０２の裏側に配置して、電気機器に実装することができ、電子機器の省ス
ペース化を図ることができる。
一方、ゲートドライバ回路７２２は、第１の基板７０１上に形成されている。これによ
り、狭額縁の電子機器を実現できる。
このような構成とすることで、大型で且つ高解像度の表示装置を実現できる。例えば画
面サイズが対角３０インチ以上、４０インチ以上、５０インチ以上、または６０インチ以
上の表示装置に適用することができる。また、解像度がフルハイビジョン、４Ｋ２Ｋ、ま
たは８Ｋ４Ｋなどといった極めて高解像度の表示装置を実現することができる。
［断面構成例］
以下では、表示素子として液晶素子及びＥＬ素子を用いる構成について、図１６乃至図
１８を用いて説明する。なお、図１６及び図１７は、図１５（Ａ）に示す一点鎖線Ｑ－Ｒ
における断面図であり、表示素子として液晶素子を用いた構成である。また、図１８は、
図１５（Ａ）に示す一点鎖線Ｑ－Ｒにおける断面図であり、表示素子としてＥＬ素子を用
いた構成である。
まず、図１６乃至図１８に示す共通部分について最初に説明し、次に異なる部分につい
て以下説明する。
〔表示装置の共通部分に関する説明〕
図１６乃至図１８に示す表示装置７００は、引き回し配線部７１１と、画素部７０２と
、ソースドライバ回路部７０４と、ＦＰＣ端子部７０８と、を有する。また、引き回し配
線部７１１は、信号線７１０を有する。また、画素部７０２は、トランジスタ７５０及び
容量素子７９０を有する。また、ソースドライバ回路部７０４は、トランジスタ７５２を
有する。
トランジスタ７５０及びトランジスタ７５２は、実施の形態１で例示したトランジスタ
を適用することができる。
本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物
半導体膜を有する。該トランジスタは、オフ電流を低くすることができる。よって、映像
信号等の電気信号の保持時間を長くすることができ、映像信号等の書き込み間隔も長く設
定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を
低減する効果を奏する。
また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるた
め、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを表示装
置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライ
バトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、
シリコンウェハ等により形成された半導体装置を用いる必要がないため、表示装置の部品
点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタ
を用いることで、高画質な画像を提供することができる。
容量素子７９０は、トランジスタ７５０の半導体層に設けられるソース領域またはドレ
イン領域と同一の工程を経て形成される下部電極と、トランジスタ７５０が有するソース
電極またはドレイン電極として機能する導電膜と同一の導電膜を加工する工程を経て形成
される上部電極と、を有する。また、下部電極と上部電極との間には、トランジスタ７５
０上の保護絶縁膜として機能する絶縁膜の一部が設けられる。すなわち、容量素子７９０
は、一対の電極間に誘電体膜として機能する絶縁膜が挟持された積層型の構造である。
また、図１６乃至図１８において、トランジスタ７５０、トランジスタ７５２、及び容
量素子７９０上に平坦化絶縁膜７７０が設けられている。
なお、上記のソースドライバ回路部７０４を、ゲートドライバ回路部と読み替えてもよ
い。
また、信号線７１０は、トランジスタ７５０、７５２のソース電極及びドレイン電極と
して機能する導電膜と同じ工程を経て形成される。信号線７１０として、例えば、銅元素
を含む材料を用いた場合、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可
能となる。
また、ＦＰＣ端子部７０８は、接続電極７６０、異方性導電膜７８０、及びＦＰＣ７１
６を有する。なお、接続電極７６０は、トランジスタ７５０、７５２のソース電極及びド
レイン電極として機能する導電膜と同じ工程を経て形成される。また、接続電極７６０は
、ＦＰＣ７１６が有する端子と異方性導電膜７８０を介して、電気的に接続される。
また、第１の基板７０１及び第２の基板７０５としては、例えばガラス基板を用いるこ
とができる。また、第１の基板７０１及び第２の基板７０５として、可撓性を有する基板
を用いてもよい。該可撓性を有する基板としては、例えばプラスチック基板等が挙げられ
る。
また、第１の基板７０１と第２の基板７０５の間には、構造体７７８が設けられる。構
造体７７８は柱状のスペーサであり、第１の基板７０１と第２の基板７０５の間の距離（
セルギャップ）を制御するために設けられる。なお、構造体７７８として、球状のスペー
サを用いてもよい。
また、第２の基板７０５側には、ブラックマトリクスとして機能する遮光膜７３８と、
カラーフィルタとして機能する着色膜７３６と、遮光膜７３８及び着色膜７３６に接する
絶縁膜７３４が設けられる。
〔液晶素子を用いる表示装置の構成例〕
図１６に示す表示装置７００は、液晶素子７７５を有する。液晶素子７７５は、導電膜
７７２、導電膜７７４、及び液晶層７７６を有する。導電膜７７４は、第２の基板７０５
側に設けられ、対向電極としての機能を有する。図１６に示す表示装置７００は、導電膜
７７２と導電膜７７４に印加される電圧によって、液晶層７７６の配向状態が変わること
によって光の透過、非透過が制御され画像を表示することができる。
また、導電膜７７２は、トランジスタ７５０が有するソース電極またはドレイン電極と
して機能する導電膜と電気的に接続される。導電膜７７２は、平坦化絶縁膜７７０上に形
成され、画素電極、すなわち表示素子の一方の電極として機能する。
導電膜７７２としては、可視光において透光性のある導電膜、または可視光において反
射性のある導電膜を用いることができる。可視光において透光性のある導電膜としては、
例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材
料を用いるとよい。可視光において反射性のある導電膜としては、例えば、アルミニウム
、または銀を含む材料を用いるとよい。
導電膜７７２に可視光において反射性のある導電膜を用いる場合、表示装置７００は、
反射型の液晶表示装置となる。また、導電膜７７２に可視光において透光性のある導電膜
を用いる場合、表示装置７００は、透過型の液晶表示装置となる。反射型の液晶表示装置
の場合、視認側に偏光板を設ける。一方、透過型の液晶表示装置の場合、液晶素子を挟む
一対の偏光板を設ける。
また、導電膜７７２上の構成を変えることで、液晶素子の駆動方式を変えることができ
る。この場合の一例を図１７に示す。また、図１７に示す表示装置７００は、液晶素子の
駆動方式として横電界方式（例えば、ＦＦＳモード）を用いる構成の一例である。図１７
に示す構成の場合、導電膜７７２上に絶縁膜７７３が設けられ、絶縁膜７７３上に導電膜
７７４が設けられる。この場合、導電膜７７４は、共通電極（コモン電極ともいう）とし
ての機能を有し、絶縁膜７７３を介して、導電膜７７２と導電膜７７４との間に生じる電
界によって、液晶層７７６の配向状態を制御することができる。
また、図１６及び図１７において図示しないが、導電膜７７２または導電膜７７４のい
ずれか一方または双方に、液晶層７７６と接する側に、それぞれ配向膜を設ける構成とし
てもよい。また、図１６及び図１７において図示しないが、偏光部材、位相差部材、反射
防止部材などの光学部材（光学基板）などは適宜設けてもよい。例えば、偏光基板及び位
相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトな
どを用いてもよい。
表示素子として液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、高分子ネットワーク型液晶、強誘電性液晶、反強誘電性液晶等を
用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチッ
ク相、キュービック相、カイラルネマチック相、等方相等を示す。
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよ
い。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリ
ック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発
現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組
成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速
度が短く、光学的等方性であるため配向処理が不要である。また配向膜を設けなくてもよ
いのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を
防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。
また、ブルー相を示す液晶材料は、視野角依存性が小さい。
また、表示素子として液晶素子を用いる場合、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ
）モード、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎ
ｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅ
ｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ
Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅ
ｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒ
ｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉ
ｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ゲストホス
トモードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用し
た透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが
、例えば、ＭＶＡ（Ｍｕｌｔｉ－Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ
）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モー
ド、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができ
る。
〔発光素子を用いる表示装置〕
図１８に示す表示装置７００は、発光素子７８２を有する。発光素子７８２は、導電膜
７７２、ＥＬ層７８６、及び導電膜７８８を有する。図１８に示す表示装置７００は、画
素毎に設けられる発光素子７８２が有するＥＬ層７８６が発光することによって、画像を
表示することができる。なお、ＥＬ層７８６は、有機化合物、または量子ドットなどの無
機化合物を有する。
有機化合物に用いることのできる材料としては、蛍光性材料または燐光性材料などが挙
げられる。また、量子ドットに用いることのできる材料としては、コロイド状量子ドット
材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料、
などが挙げられる。また、１２族と１６族、１３族と１５族、または１４族と１６族の元
素グループを含む材料を用いてもよい。または、カドミウム（Ｃｄ）、セレン（Ｓｅ）、
亜鉛（Ｚｎ）、硫黄（Ｓ）、リン（Ｐ）、インジウム（Ｉｎ）、テルル（Ｔｅ）、鉛（Ｐ
ｂ）、ガリウム（Ｇａ）、ヒ素（Ａｓ）、アルミニウム（Ａｌ）、等の元素を有する量子
ドット材料を用いてもよい。
図１８に示す表示装置７００には、平坦化絶縁膜７７０及び導電膜７７２上に絶縁膜７
３０が設けられる。絶縁膜７３０は、導電膜７７２の一部を覆う。なお、発光素子７８２
はトップエミッション構造である。したがって、導電膜７８８は透光性を有し、ＥＬ層７
８６が発する光を透過する。なお、本実施の形態においては、トップエミッション構造に
ついて、例示するが、これに限定されない。例えば、導電膜７７２側に光を射出するボト
ムエミッション構造や、導電膜７７２及び導電膜７８８の双方に光を射出するデュアルエ
ミッション構造にも適用することができる。
また、発光素子７８２と重なる位置に、着色膜７３６が設けられ、絶縁膜７３０と重な
る位置、引き回し配線部７１１、及びソースドライバ回路部７０４に遮光膜７３８が設け
られている。また、着色膜７３６及び遮光膜７３８は、絶縁膜７３４で覆われている。ま
た、発光素子７８２と絶縁膜７３４の間は封止膜７３２で充填されている。なお、図１８
に示す表示装置７００においては、着色膜７３６を設ける構成について例示したが、これ
に限定されない。例えば、ＥＬ層７８６を画素毎に島状に形成する、すなわち塗り分けに
より形成する場合においては、着色膜７３６を設けない構成としてもよい。
〔表示装置に入出力装置を設ける構成例〕
また、図１６乃至図１８に示す表示装置７００に入出力装置を設けてもよい。当該入出
力装置としては、例えば、タッチパネル等が挙げられる。
図１７に示す表示装置７００にタッチパネル７９１を設ける構成を図１９に、図１８に
示す表示装置７００にタッチパネル７９１を設ける構成を図２０に、それぞれ示す。
図１９は図１７に示す表示装置７００にタッチパネル７９１を設ける構成の断面図であ
り、図２０は図１８に示す表示装置７００にタッチパネル７９１を設ける構成の断面図で
ある。
まず、図１９及び図２０に示すタッチパネル７９１について、以下説明を行う。
図１９及び図２０に示すタッチパネル７９１は、基板７０５と着色膜７３６との間に設
けられる、所謂インセル型のタッチパネルである。タッチパネル７９１は、着色膜７３６
を形成する前に、基板７０５側に形成すればよい。
なお、タッチパネル７９１は、絶縁膜７９２と、電極７９３と、電極７９４と、絶縁膜
７９５と、電極７９６と、絶縁膜７９７と、を有する。例えば、指やスタイラスなどの被
検知体が近づくことで生じうる、電極７９３と電極７９４との間の容量の変化を検知する
ことができる。
また、図１９及び図２０に示すトランジスタ７５０の上方においては、電極７９３と、
電極７９４との交差部を明示している。電極７９６は、絶縁膜７９５に設けられた開口部
を介して、電極７９４を挟む２つの電極７９３と電気的に接続されている。なお、図１９
及び図２０においては、電極７９６が設けられる領域を画素部７０２に設ける構成を例示
したが、これに限定されず、例えば、ソースドライバ回路部７０４に形成してもよい。
電極７９３及び電極７９４は、遮光膜７３８と重なる領域に設けられる。また、図１９
、図２０に示すように、電極７９３は、液晶素子７７５または発光素子７８２と重ならな
いように設けられると好ましい。別言すると、電極７９３は、発光素子７８２または液晶
素子７７５と重なる領域に開口部を有する。すなわち、電極７９３はメッシュ形状を有す
る。このような構成とすることで、電極７９３は、発光素子７８２が射出する光、または
、液晶素子７７５を透過する光を遮らない構成とすることができる。したがって、タッチ
パネル７９１を配置することによる輝度の低下が極めて少ないため、視認性が高く、且つ
消費電力が低減された表示装置を実現できる。なお、電極７９４も同様の構成とすればよ
い。
また、電極７９３及び電極７９４が発光素子７８２または液晶素子７７５と重ならない
ため、電極７９３及び電極７９４には、可視光の透過率が低い金属材料を用いることがで
きる。
そのため、可視光の透過率が高い酸化物材料を用いた電極と比較して、電極７９３及び
電極７９４の抵抗を低くすることが可能となり、タッチパネルのセンサ感度を向上させる
ことができる。
例えば、電極７９３、７９４、７９６には、導電性のナノワイヤを用いてもよい。当該
ナノワイヤは、直径の平均値が１ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上５０ｎ
ｍ以下、より好ましくは５ｎｍ以上２５ｎｍ以下の大きさとすればよい。また、上記ナノ
ワイヤとしては、Ａｇナノワイヤ、Ｃｕナノワイヤ、またはＡｌナノワイヤ等の金属ナノ
ワイヤ、あるいは、カーボンナノチューブなどを用いればよい。例えば、電極７９３、７
９４、７９６のいずれか一つあるいは全部にＡｇナノワイヤを用いる場合、可視光におけ
る光透過率を８９％以上、シート抵抗値を４０Ω／□以上１００Ω／□以下とすることが
できる。
また、図１９及び図２０においては、インセル型のタッチパネルの構成について例示し
たが、これに限定されない。例えば、表示装置７００上に形成する、所謂オンセル型のタ
ッチパネルや、表示装置７００に貼り合わせて用いる、所謂アウトセル型のタッチパネル
としてもよい。
このように、本発明の一態様の表示装置は、様々な形態のタッチパネルと組み合わせて
用いることができる。
本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部
を他の構成例、または図面等と適宜組み合わせて実施することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態３）
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図２１を
用いて説明を行う。
図２１（Ａ）に示す表示装置は、画素を有する領域（以下、画素部５０２という）と、
画素部５０２の外側に配置され、画素を駆動するための回路を有する回路部（以下、駆動
回路部５０４という）と、素子の保護機能を有する回路（以下、保護回路５０６という）
と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成としてもよい。
駆動回路部５０４の一部、または全部は、画素部５０２と同一基板上に形成されている
ことが望ましい。これにより、部品数や端子数を減らすことができる。駆動回路部５０４
の一部、または全部が、画素部５０２と同一基板上に形成されていない場合には、駆動回
路部５０４の一部、または全部は、ＣＯＧやＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂ
ｏｎｄｉｎｇ）によって、実装することができる。
画素部５０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置され
た、表示素子を駆動するための複数の回路（以下、画素回路５０１という）を有し、駆動
回路部５０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライ
バ５０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するた
めの回路（以下、ソースドライバ５０４ｂ）などの駆動回路を有する。
ゲートドライバ５０４ａは、シフトレジスタ等を有する。ゲートドライバ５０４ａは、
端子部５０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力す
る。例えば、ゲートドライバ５０４ａは、スタートパルス信号、クロック信号等が入力さ
れ、パルス信号を出力する。ゲートドライバ５０４ａは、走査信号が与えられる配線（以
下、ゲート線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲー
トドライバ５０４ａを複数設け、複数のゲートドライバ５０４ａにより、ゲート線ＧＬ＿
１乃至ＧＬ＿Ｘを分割して制御してもよい。または、ゲートドライバ５０４ａは、初期化
信号を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ
５０４ａは、別の信号を供給することも可能である。
ソースドライバ５０４ｂは、シフトレジスタ等を有する。ソースドライバ５０４ｂは、
端子部５０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元とな
る信号（映像信号）が入力される。ソースドライバ５０４ｂは、映像信号を元に画素回路
５０１に書き込むデータ信号を生成する機能を有する。また、ソースドライバ５０４ｂは
、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信
号の出力を制御する機能を有する。また、ソースドライバ５０４ｂは、データ信号が与え
られる配線（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有す
る。または、ソースドライバ５０４ｂは、初期化信号を供給することができる機能を有す
る。ただし、これに限定されず、ソースドライバ５０４ｂは、別の信号を供給することも
可能である。
ソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。
ソースドライバ５０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、
映像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを
用いてソースドライバ５０４ｂを構成してもよい。
複数の画素回路５０１のそれぞれは、走査信号が与えられる複数のゲート線ＧＬの一つ
を介してパルス信号が入力され、データ信号が与えられる複数のデータ線ＤＬの一つを介
してデータ信号が入力される。また、複数の画素回路５０１のそれぞれは、ゲートドライ
バ５０４ａによりデータ信号のデータの書き込み及び保持が制御される。例えば、ｍ行ｎ
列目の画素回路５０１は、ゲート線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートドラ
イバ５０４ａからパルス信号が入力され、ゲート線ＧＬ＿ｍの電位に応じてデータ線ＤＬ
＿ｎ（ｎはＹ以下の自然数）を介してソースドライバ５０４ｂからデータ信号が入力され
る。
図２１（Ａ）に示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５
０１の間の配線であるゲート線ＧＬに接続される。または、保護回路５０６は、ソースド
ライバ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬに接続される。または、
保護回路５０６は、ゲートドライバ５０４ａと端子部５０７との間の配線に接続すること
ができる。または、保護回路５０６は、ソースドライバ５０４ｂと端子部５０７との間の
配線に接続することができる。なお、端子部５０７は、外部の回路から表示装置に電源及
び制御信号、及び映像信号を入力するための端子が設けられた部分をいう。
保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該
配線と別の配線とを導通状態にする回路である。
図２１（Ａ）に示すように、画素部５０２と駆動回路部５０４に保護回路５０６を設け
ることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：静電気放
電）などにより発生する過電流に対する表示装置の耐性を高めることができる。ただし、
保護回路５０６の構成はこれに限定されず、例えば、ゲートドライバ５０４ａに保護回路
５０６を接続した構成、またはソースドライバ５０４ｂに保護回路５０６を接続した構成
とすることもできる。あるいは、端子部５０７に保護回路５０６を接続した構成とするこ
ともできる。
また、図２１（Ａ）においては、ゲートドライバ５０４ａとソースドライバ５０４ｂに
よって駆動回路部５０４を形成している例を示しているが、この構成に限定されない。例
えば、ゲートドライバ５０４ａのみを形成し、別途用意されたソースドライバ回路が形成
された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実
装する構成としてもよい。
ここで、図２２に、図２１（Ａ）とは異なる構成を示す。図２２では、ソース線方向に
配列する複数の画素を挟むように、一対のソース線（例えばソース線ＤＬａ１とソース線
ＤＬｂ１）が配置されている。また、隣接する２本のゲート線（例えばゲート線ＧＬ＿１
とゲート線ＧＬ＿２）が電気的に接続されている。
また、ゲート線ＧＬ＿１に接続される画素は、片方のソース線（ソース線ＤＬａ１、ソ
ース線ＤＬａ２等）に接続され、ゲート線ＧＬ＿２に接続される画素は、他方のソース線
（ソース線ＤＬｂ１、ソース線ＤＬｂ２等）に接続される。
このような構成とすることで、２本のゲート線を同時に選択することができる。これに
より、一水平期間の長さを、図２１（Ａ）に示す構成と比較して２倍にすることができる
。そのため、表示装置の高解像度化、及び大画面化が容易となる。
また、図２１（Ａ）及び図２２に示す複数の画素回路５０１は、例えば、図２１（Ｂ）
に示す構成とすることができる。
図２１（Ｂ）に示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容
量素子５６０と、を有する。トランジスタ５５０に先の実施の形態に示すトランジスタを
適用することができる。
液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定
される。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複
数の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位
（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の
電極の一方に異なる電位を与えてもよい。
例えば、液晶素子５７０を備える表示装置の駆動方法としては、ＴＮモード、ＳＴＮ（
Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＶＡモード、ＡＳＭ（Ａｘｉａ
ｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ
（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード
、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦ
ＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、
ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）
モード、ＩＰＳモード、ＦＦＳモード、又はＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ
Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。また、表示装置の駆動方法としては、
上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ
Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ
Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどがある。ただし、これ
に限定されず、液晶素子及びその駆動方法として様々なものを用いることができる。
ｍ行ｎ列目の画素回路５０１において、トランジスタ５５０のソース電極またはドレイ
ン電極の一方は、データ線ＤＬ＿ｎに電気的に接続され、他方は液晶素子５７０の一対の
電極の他方に電気的に接続される。また、トランジスタ５５０のゲート電極は、ゲート線
ＧＬ＿ｍに電気的に接続される。トランジスタ５５０は、オン状態またはオフ状態になる
ことにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子５６０の一対の電極の一方は、電位が供給される配線（以下、電位供給線ＶＬ
）に電気的に接続され、他方は、液晶素子５７０の一対の電極の他方に電気的に接続され
る。なお、電位供給線ＶＬの電位の値は、画素回路５０１の仕様に応じて適宜設定される
。容量素子５６０は、書き込まれたデータを保持する保持容量としての機能を有する。
図２１（Ｂ）の画素回路５０１を有する表示装置では、例えば、図２１（Ａ）に示すゲ
ートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５０を
オン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５０がオフ状態になることで
保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図２１（Ａ）に示す複数の画素回路５０１は、例えば、図２１（Ｃ）に示す構成
とすることができる。
また、図２１（Ｃ）に示す画素回路５０１は、トランジスタ５５２、５５４と、容量素
子５６２と、発光素子５７２と、を有する。トランジスタ５５２及びトランジスタ５５４
のいずれか一方または双方に先の実施の形態に示すトランジスタを適用することができる
。
トランジスタ５５２のソース電極及びドレイン電極の一方は、データ線ＤＬ＿ｎに電気
的に接続され、ゲート電極は、ゲート線ＧＬ＿ｍに電気的に接続される。
トランジスタ５５２は、オン状態またはオフ状態になることにより、データ信号のデー
タの書き込みを制御する機能を有する。
容量素子５６２の一対の電極の一方は、電位供給線ＶＬ＿ａに電気的に接続され、他方
は、トランジスタ５５２のソース電極及びドレイン電極の他方に電気的に接続される。
容量素子５６２は、書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ５５４のソース電極及びドレイン電極の一方は、電位供給線ＶＬ＿ａに電
気的に接続される。さらに、トランジスタ５５４のゲート電極は、トランジスタ５５２の
ソース電極及びドレイン電極の他方に電気的に接続される。
発光素子５７２のアノード及びカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続
され、他方は、トランジスタ５５４のソース電極及びドレイン電極の他方に電気的に接続
される。
発光素子５７２としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子とも
いう）などを用いることができる。ただし、発光素子５７２としては、これに限定されず
、無機材料を含む無機ＥＬ素子を用いてもよい。
なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与
えられ、他方には、低電源電位ＶＳＳが与えられる。
図２１（Ｃ）の画素回路５０１を有する表示装置では、例えば、図２１（Ａ）に示すゲ
ートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５２を
オン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５２がオフ状態になることで
保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ５５４の
ソース電極とドレイン電極の間に流れる電流量が制御され、発光素子５７２は、流れる電
流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部
を他の構成例、または図面等と適宜組み合わせて実施することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態４）
以下では、本発明の一態様の表示装置を適用可能な電子機器について説明する。ここで
は、発電装置及び受電装置を備える電子機器を例に挙げて説明する。
電気機器の一例として携帯情報端末の例について、図２３を用いて説明する。
図２３（Ａ）は、携帯情報端末８０４０の正面及び側面を示した斜視図である。携帯情
報端末８０４０は、一例として、移動電話、電子メール、文章閲覧及び作成、音楽再生、
インターネット通信、コンピュータゲーム等の種々のアプリケーションの実行が可能であ
る。携帯情報端末８０４０は、筐体８０４１の正面に表示部８０４２、カメラ８０４５、
マイクロフォン８０４６、スピーカ８０４７を有し、筐体８０４１の左側面には操作用の
ボタン８０４３、底面には接続端子８０４８を有する。
表示部８０４２には、本発明の一態様の表示モジュール又は表示パネルが用いられる。
図２３（Ａ）に示す携帯情報端末８０４０は、筐体８０４１に表示部８０４２を一つ設
けた例であるが、これに限らず、表示部８０４２を携帯情報端末８０４０の背面に設けて
もよいし、折り畳み型の携帯情報端末として、二以上の表示部を設けてもよい。
また、表示部８０４２には、指やスタイラス等の指示手段により情報の入力が可能なタ
ッチパネルが入力手段として設けられている。これにより、表示部８０４２に表示された
アイコン８０４４を指示手段により簡単に操作することができる。また、タッチパネルの
配置により携帯情報端末８０４０にキーボードを配置する領域が不要となるため、広い領
域に表示部を配置することができる。また、指やスタイラスで情報の入力が可能となるこ
とから、ユーザフレンドリなインターフェースを実現することができる。タッチパネルと
しては、抵抗膜方式、静電容量方式、赤外線方式、電磁誘導方式、表面弾性波方式等、種
々の方式を採用することができるが、表示部８０４２は湾曲するものであるため、特に抵
抗膜方式、静電容量方式を用いることが好ましい。また、このようなタッチパネルは、上
述の表示モジュール又は表示パネルと一体として組み合わされた、いわゆるインセル方式
のものであってもよい。
また、タッチパネルは、イメージセンサとして機能させることができるものであっても
よい。この場合、例えば、表示部８０４２に掌や指で触れ、掌紋、指紋等を撮像すること
で、本人認証を行うことができる。また、表示部８０４２に近赤外光を発光するバックラ
イト又は近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像す
ることもできる。
また、表示部８０４２にタッチパネルを設けずにキーボードを設けてもよく、さらにタ
ッチパネルとキーボードの双方を設けてもよい。
操作用のボタン８０４３には、用途に応じて様々な機能を持たせることができる。例え
ば、ボタン８０４３をホームボタンとし、ボタン８０４３を押すことで表示部８０４２に
ホーム画面を表示する構成としてもよい。また、ボタン８０４３を所定の時間押し続ける
ことで、携帯情報端末８０４０の主電源をオフするようにしてもよい。また、スリープモ
ードの状態に移行している場合、ボタン８０４３を押すことで、スリープモード状態から
復帰させるようにしてもよい。その他、押し続ける期間や、他のボタンと同時に押す等に
より、種々の機能を起動させるスイッチとして用いることができる。
また、ボタン８０４３を音量調整ボタンやミュートボタンとし、音出力のためのスピー
カ８０４７の音量の調整等を行う機能を持たせてもよい。スピーカ８０４７からは、オペ
レーティングシステム（ＯＳ）の起動音等特定の処理時に設定した音、音楽再生アプリケ
ーションソフトからの音楽等各種アプリケーションにおいて実行される音ファイルによる
音、電子メールの着信音等様々な音を出力する。なお、図示しないが、音出力をスピーカ
８０４７とともに、あるいはスピーカ８０４７に替えてヘッドフォン、イヤフォン、ヘッ
ドセット等の装置に音を出力するためのコネクタを設けてもよい。
このようにボタン８０４３には、種々の機能を与えることができる。図２３（Ａ）では
、左側面にボタン８０４３を２つ設けた携帯情報端末８０４０を図示しているが、勿論、
ボタン８０４３の数や配置位置等はこれに限定されず、適宜設計することができる。
マイクロフォン８０４６は、音声入力や録音に用いることができる。また、カメラ８０
４５により取得した画像を表示部８０４２に表示させることができる。
携帯情報端末８０４０の操作には、上述した表示部８０４２に設けられたタッチパネル
やボタン８０４３の他、カメラ８０４５や携帯情報端末８０４０に内蔵されたセンサ等を
用いて使用者の動作（ジェスチャー）を認識させて操作を行うこともできる（ジェスチャ
ー入力という）。あるいは、マイクロフォン８０４６を用いて、使用者の音声を認識させ
て操作を行うこともできる（音声入力という）。このように、人間の自然な振る舞いによ
り電気機器に入力を行うＮＵＩ（Ｎａｔｕｒａｌ Ｕｓｅｒ Ｉｎｔｅｒｆａｃｅ）技術
を実装することで、携帯情報端末８０４０の操作性をさらに向上させることができる。
接続端子８０４８は、外部機器との通信や電力供給のための信号又は電力の入力端子で
ある。例えば、携帯情報端末８０４０に外部メモリドライブするために、接続端子８０４
８を用いることができる。外部メモリドライブとして、例えば外付けＨＤＤ（ハードディ
スクドライブ）やフラッシュメモリドライブ、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉ
ｌｅ Ｄｉｓｋ）やＤＶＤ－Ｒ（ＤＶＤ－Ｒｅｃｏｒｄａｂｌｅ）、ＤＶＤ－ＲＷ（ＤＶ
Ｄ－ＲｅＷｒｉｔａｂｌｅ）、ＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｃ）、ＣＤ－Ｒ（Ｃｏｍｐ
ａｃｔ Ｄｉｓｃ Ｒｅｃｏｒｄａｂｌｅ）、ＣＤ－ＲＷ（Ｃｏｍｐａｃｔ Ｄｉｓｃ
ＲｅＷｒｉｔａｂｌｅ）、ＭＯ（Ｍａｇｎｅｔｏ Ｏｐｔｉｃａｌ Ｄｉｓｃ）、ＦＤＤ
（Ｆｌｏｐｐｙ Ｄｉｓｋ Ｄｒｉｖｅ）、又は他の不揮発性のソリッドステートドライ
ブ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ：ＳＳＤ）デバイスなどの記録メディアドライ
ブが挙げられる。また、携帯情報端末８０４０は表示部８０４２上にタッチパネルを有し
ているが、これに替えて筐体８０４１上にキーボードを設けてもよく、またキーボードを
外付けしてもよい。
図２３（Ａ）では、底面に接続端子８０４８を１つ設けた携帯情報端末８０４０を図示
しているが、接続端子８０４８の数や配置位置等はこれに限定されず、適宜設計すること
ができる。
図２３（Ｂ）は、携帯情報端末８０４０の背面及び側面を示した斜視図である。携帯情
報端末８０４０は、筐体８０４１の表面に太陽電池８０４９とカメラ８０５０を有し、ま
た、充放電制御回路８０５１、バッテリー８０５２、ＤＣＤＣコンバータ８０５３等を有
する。
携帯情報端末８０４０の背面に装着された太陽電池８０４９によって、電力を表示部、
タッチパネル、又は映像信号処理部等に供給することができる。なお、太陽電池８０４９
は、筐体８０４１の片面又は両面に設けることができる。携帯情報端末８０４０に太陽電
池８０４９を搭載させることで、屋外などの電力の供給手段がない場所においても、携帯
情報端末８０４０のバッテリー８０５２の充電を行うことができる。
また、太陽電池８０４９としては、単結晶シリコン、多結晶シリコン、微結晶シリコン
、非晶質シリコン又はこれらの積層からなるシリコン系の太陽電池や、ＩｎＧａＡｓ系、
ＧａＡｓ系、ＣＩＳ系、Ｃｕ２ＺｎＳｎＳ４、ＣｄＴｅ－ＣｄＳ系の太陽電池、有機色素
を用いた色素増感太陽電池、導電性ポリマーやフラーレン等を用いた有機薄膜太陽電池、
ｐｉｎ構造におけるｉ層中にシリコン等による量子ドット構造を形成した量子ドット型太
陽電池等を用いることができる。
ここで、図２３（Ｂ）に示す充放電制御回路８０５１の構成、及び動作についての一例
を、図２３（Ｃ）に示すブロック図を用いて説明する。
図２３（Ｃ）には、太陽電池８０４９、バッテリー８０５２、ＤＣＤＣコンバータ８０
５３、コンバータ８０５７、スイッチ８０５４、スイッチ８０５５、スイッチ８０５６、
表示部８０４２について示しており、バッテリー８０５２、ＤＣＤＣコンバータ８０５３
、コンバータ８０５７、スイッチ８０５４、スイッチ８０５５、スイッチ８０５６が、図
２３（Ｂ）に示す充放電制御回路８０５１に対応する箇所となる。
外光により太陽電池８０４９で発電した電力は、バッテリー８０５２を充電するために
必要な電圧とするために、ＤＣＤＣコンバータ８０５３で昇圧又は降圧される。そして、
表示部８０４２の動作に太陽電池８０４９からの電力が用いられる際には、スイッチ８０
５４をオンにし、コンバータ８０５７で表示部８０４２に必要な電圧に昇圧又は降圧する
。また、表示部８０４２での表示を行わない際には、スイッチ８０５４をオフにし、スイ
ッチ８０５５をオンにしてバッテリー８０５２の充電を行う。
なお、発電手段の一例として太陽電池８０４９を示したが、これに限定されず、圧電素
子（ピエゾ素子）や熱電変換素子（ペルティエ素子）などの他の発電手段を用いてバッテ
リー８０５２の充電を行ってもよい。また、携帯情報端末８０４０のバッテリー８０５２
への充電方法はこれに限られず、例えば上述した接続端子８０４８と電源とを接続して充
電を行ってもよい。また、無線で電力を送受信して充電する非接触電力伝送モジュールを
用いてもよく、以上の充電方法を組み合わせてもよい。
ここで、バッテリー８０５２の充電状態（ＳＯＣ。Ｓｔａｔｅ Ｏｆ Ｃｈａｒｇｅの
略）が、表示部８０４２の左上（破線枠内）に表示される。これにより、使用者は、バッ
テリー８０５２の充電状態を把握することができ、これに応じて携帯情報端末８０４０を
節電モードと選択することもできる。使用者が省電力モードを選択する場合には、例えば
上述したボタン８０４３やアイコン８０４４を操作し、携帯情報端末８０４０に搭載され
る表示モジュール又は表示パネルや、ＣＰＵ等の演算装置、メモリ等の構成部品を省電力
モードに切り換えることができる。具体的には、これらの構成部品のそれぞれにおいて、
任意の機能の使用頻度を低減し、停止させる。省電力モードでは、また、充電状態に応じ
て設定によって自動的に省電力モードに切り替わる構成とすることもできる。また、携帯
情報端末８０４０に光センサ等の検出手段を設け、携帯情報端末８０４０の使用時におけ
る外光の光量を検出して表示輝度を最適化することで、バッテリー８０５２の電力の消費
を抑えることができる。
また、太陽電池８０４９等による充電時には、図２３（Ａ）に示すように、表示部８０
４２の左上（破線枠内）にそれを示す画像等の表示を行ってもよい。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態５）
本実施の形態では、本発明の一態様を用いて作製することができる表示モジュールにつ
いて説明する。
図２４（Ａ）に示す表示モジュール６０００は、上部カバー６００１と下部カバー６０
０２との間に、ＦＰＣ６００５に接続された表示装置６００６、フレーム６００９、プリ
ント基板６０１０、及びバッテリー６０１１を有する。
例えば、本発明の一態様を用いて作製された表示装置を、表示装置６００６に用いるこ
とができる。表示装置６００６により、極めて消費電力の低い表示モジュールを実現する
ことができる。
上部カバー６００１及び下部カバー６００２は、表示装置６００６のサイズに合わせて
、形状や寸法を適宜変更することができる。
また、表示装置６００６に重ねてタッチパネルを設けてもよい。タッチパネルとしては
、抵抗膜方式または静電容量方式のタッチパネルを表示装置６００６に重畳して用いるこ
とができる。また、タッチパネルを設けず、表示装置６００６に、タッチパネル機能を持
たせるようにすることも可能である。
フレーム６００９は、表示装置６００６の保護機能の他、プリント基板６０１０の動作
により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレー
ム６００９は、放熱板としての機能を有していてもよい。
プリント基板６０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信
号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であって
もよいし、別途設けたバッテリー６０１１による電源であってもよい。バッテリー６０１
１は、商用電源を用いる場合には、省略可能である。
図２４（Ｂ）は、光学式のタッチセンサを備える表示モジュール６０００の断面概略図
である。
表示モジュール６０００は、プリント基板６０１０に設けられた発光部６０１５及び受
光部６０１６を有する。また、上部カバー６００１と下部カバー６００２により囲まれた
領域に一対の導光部（導光部６０１７ａ、導光部６０１７ｂ）を有する。
上部カバー６００１と下部カバー６００２は、例えばプラスチック等を用いることがで
きる。また、上部カバー６００１と下部カバー６００２とは、それぞれ薄く（例えば０．
５ｍｍ以上５ｍｍ以下）することが可能である。そのため、表示モジュール６０００を極
めて軽量にすることが可能となる。また少ない材料で上部カバー６００１と下部カバー６
００２を作製できるため、作製コストを低減できる。
表示装置６００６は、フレーム６００９を間に介してプリント基板６０１０やバッテリ
ー６０１１と重ねて設けられている。表示装置６００６とフレーム６００９は、導光部６
０１７ａ、導光部６０１７ｂに固定されている。
発光部６０１５から発せられた光６０１８は、導光部６０１７ａにより表示装置６００
６の上部を経由し、導光部６０１７ｂを通って受光部６０１６に達する。例えば指やスタ
イラスなどの被検知体により、光６０１８が遮られることにより、タッチ操作を検出する
ことができる。
発光部６０１５は、例えば表示装置６００６の隣接する２辺に沿って複数設けられる。
受光部６０１６は、発光部６０１５と対向する位置に複数設けられる。これにより、タッ
チ操作がなされた位置の情報を取得することができる。
発光部６０１５は、例えばＬＥＤ素子などの光源を用いることができる。特に、発光部
６０１５として、使用者に視認されず、且つ使用者にとって無害である赤外線を発する光
源を用いることが好ましい。
受光部６０１６は、発光部６０１５が発する光を受光し、電気信号に変換する光電素子
を用いることができる。好適には、赤外線を受光可能なフォトダイオードを用いることが
できる。
導光部６０１７ａ、導光部６０１７ｂとしては、少なくとも光６０１８を透過する部材
を用いることができる。導光部６０１７ａ及び導光部６０１７ｂを用いることで、発光部
６０１５と受光部６０１６とを表示装置６００６の下側に配置することができ、外光が受
光部６０１６に到達してタッチセンサが誤動作することを抑制できる。特に、可視光を吸
収し、赤外線を透過する樹脂を用いることが好ましい。これにより、タッチセンサの誤動
作をより効果的に抑制できる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態６）
本実施の形態では、本発明の一態様を用いて作製された表示装置を備える電子機器につ
いて説明する。
図２５（Ａ）は、ファインダー８１００を取り付けた状態のカメラ８０００の外観を示
す図である。
カメラ８０００は、筐体８００１、表示部８００２、操作ボタン８００３、シャッター
ボタン８００４等を有する。またカメラ８０００には、着脱可能なレンズ８００６が取り
付けられている。
ここではカメラ８０００として、レンズ８００６を筐体８００１から取り外して交換す
ることが可能な構成としたが、レンズ８００６と筐体８００１が一体となっていてもよい
。
カメラ８０００は、シャッターボタン８００４を押すことにより、撮像することができ
る。また、表示部８００２はタッチパネルとしての機能を有し、表示部８００２をタッチ
することにより撮像することも可能である。
カメラ８０００の筐体８００１は、電極を有するマウントを有し、ファインダー８１０
０のほか、ストロボ装置等を接続することができる。
ファインダー８１００は、筐体８１０１、表示部８１０２、ボタン８１０３等を有する
。
筐体８１０１は、カメラ８０００のマウントと係合するマウントを有しており、ファイ
ンダー８１００をカメラ８０００に取り付けることができる。また当該マウントには電極
を有し、当該電極を介してカメラ８０００から受信した映像等を表示部８１０２に表示さ
せることができる。
ボタン８１０３は、電源ボタンとしての機能を有する。ボタン８１０３により、表示部
８１０２の表示のオン・オフを切り替えることができる。
カメラ８０００の表示部８００２、及びファインダー８１００の表示部８１０２に、本
発明の一態様の表示装置を適用することができる。
なお、図２５（Ａ）では、カメラ８０００とファインダー８１００とを別の電子機器と
し、これらを脱着可能な構成としたが、カメラ８０００の筐体８００１に、表示装置を備
えるファインダーが内蔵されていてもよい。
図２５（Ｂ）は、ヘッドマウントディスプレイ８２００の外観を示す図である。
ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２
０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バ
ッテリー８２０６が内蔵されている。
ケーブル８２０５は、バッテリー８２０６から本体８２０３に電力を供給する。本体８
２０３は無線受信機等を備え、受信した画像データ等の映像情報を表示部８２０４に表示
させることができる。また、本体８２０３に設けられたカメラで使用者の眼球やまぶたの
動きを捉え、その情報をもとに使用者の視線の座標を算出することにより、使用者の視線
を入力手段として用いることができる。
また、装着部８２０１には、使用者に触れる位置に複数の電極が設けられていてもよい
。本体８２０３は使用者の眼球の動きに伴って電極に流れる電流を検知することにより、
使用者の視線を認識する機能を有していてもよい。また、当該電極に流れる電流を検知す
ることにより、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０
１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使
用者の生体情報を表示部８２０４に表示する機能を有していてもよい。また、使用者の頭
部の動きなどを検出し、表示部８２０４に表示する映像をその動きに合わせて変化させて
もよい。
表示部８２０４に、本発明の一態様の表示装置を適用することができる。
図２５（Ｃ）（Ｄ）（Ｅ）は、ヘッドマウントディスプレイ８３００の外観を示す図で
ある。ヘッドマウントディスプレイ８３００は、筐体８３０１と、表示部８３０２と、バ
ンド状の固定具８３０４と、一対のレンズ８３０５と、を有する。
使用者は、レンズ８３０５を通して、表示部８３０２の表示を視認することができる。
なお、表示部８３０２を湾曲して配置させると好適である。表示部８３０２を湾曲して配
置することで、使用者が高い臨場感を感じることができる。なお、本実施の形態において
は、表示部８３０２を１つ設ける構成について例示したが、これに限定されず、例えば、
表示部８３０２を２つ設ける構成としてもよい。この場合、使用者の片方の目に１つの表
示部が配置されるような構成とすると、視差を用いた３次元表示等を行うことも可能とな
る。
なお、表示部８３０２に、本発明の一態様の表示装置を適用することができる。本発明
の一態様の半導体装置を有する表示装置は、極めて精細度が高いため、図２５（Ｅ）のよ
うにレンズ８３０５を用いて拡大したとしても、使用者に画素が視認されることなく、よ
り現実感の高い映像を表示することができる。
次に、図２５（Ａ）乃至図２５（Ｅ）に示す電子機器と、異なる電子機器の一例を図２
６（Ａ）乃至図２６（Ｇ）に示す。
図２６（Ａ）乃至図２６（Ｇ）に示す電子機器は、筐体９０００、表示部９００１、ス
ピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端
子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、
光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、
流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォ
ン９００８、等を有する。
図２６（Ａ）乃至図２６（Ｇ）に示す電子機器は、様々な機能を有する。例えば、様々
な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能
、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）
によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータ
ネットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行
う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示す
る機能、等を有することができる。なお、図２６（Ａ）乃至図２６（Ｇ）に示す電子機器
が有することのできる機能はこれらに限定されず、様々な機能を有することができる。ま
た、図２６（Ａ）乃至図２６（Ｇ）には図示していないが、電子機器には、複数の表示部
を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能
、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する
機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
図２６（Ａ）乃至図２６（Ｇ）に示す電子機器の詳細について、以下説明を行う。
図２６（Ａ）は、テレビジョン装置９１００を示す斜視図である。テレビジョン装置９
１００は、大画面、例えば、５０インチ以上、または１００インチ以上の表示部９００１
を組み込むことが可能である。
図２６（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は
、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具
体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、
スピーカ９００３、接続端子９００６、センサ９００７等を設けてもよい。また、携帯情
報端末９１０１は、文字や画像情報をその複数の面に表示することができる。例えば、３
つの操作ボタン９０５０（操作アイコンまたは単にアイコンともいう）を表示部９００１
の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９００
１の他の面に表示することができる。なお、情報９０５１の一例としては、電子メールや
ＳＮＳ（ソーシャル・ネットワーキング・サービス）や電話などの着信を知らせる表示、
電子メールやＳＮＳなどの題名、電子メールやＳＮＳなどの送信者名、日時、時刻、バッ
テリーの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている
位置に、情報９０５１の代わりに、操作ボタン９０５０などを表示してもよい。
図２６（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は
、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、
情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携
帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状
態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信し
た電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位
置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示
を確認し、電話を受けるか否かを判断できる。
図２６（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末
９２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信
、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表
示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うこと
ができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行するこ
とが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハン
ズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を
有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。ま
た接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００
６を介さずに無線給電により行ってもよい。
図２６（Ｅ）（Ｆ）（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図であ
る。また、図２６（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図２６
（Ｆ）が携帯情報端末９２０１を展開した状態または折り畳んだ状態の一方から他方に変
化する途中の状態の斜視図であり、図２６（Ｇ）が携帯情報端末９２０１を折り畳んだ状
態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開し
た状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２
０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００
に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることによ
り、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させるこ
とができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲
げることができる。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有す
ることを特徴とする。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機
器にも適用することができる。
本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部
を他の構成例、または図面等と適宜組み合わせて実施することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態７）
本実施の形態では、本発明の一態様の電子機器について、図面を参照して説明する。
以下で例示する電子機器は、表示部に本発明の一態様の表示装置を備えるものである。
したがって、高い解像度が実現された電子機器である。また高い解像度と、大きな画面が
両立された電子機器とすることができる。
本発明の一態様の電子機器の表示部には、例えばフルハイビジョン、４Ｋ２Ｋ、８Ｋ４
Ｋ、１６Ｋ８Ｋ、またはそれ以上の解像度を有する映像を表示させることができる。また
、表示部の画面サイズとしては、対角２０インチ以上、対角３０インチ以上、対角５０イ
ンチ以上、対角６０インチ以上、または対角７０インチ以上とすることもできる。
電子機器としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパ
ーソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ（Ｄｉｇｉｔ
ａｌ Ｓｉｇｎａｇｅ：電子看板）、パチンコ機などの大型ゲーム機などの比較的大きな
画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフ
レーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる
。
本発明の一態様の電子機器または照明装置は、家屋もしくはビルの内壁もしくは外壁、
または、自動車の内装もしくは外装の曲面に沿って組み込むことができる。
本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信す
ることで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ
及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転
数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力
、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を
有していてもよい。
本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報
（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレ
ンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行
する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す
機能等を有することができる。
図２７（Ａ）にテレビジョン装置の一例を示す。テレビジョン装置７１００は、筐体７
１０１に表示部７５００が組み込まれている。ここでは、スタンド７１０３により筐体７
１０１を支持した構成を示している。
表示部７５００に、本発明の一態様の表示装置を適用することができる。
図２７（Ａ）に示すテレビジョン装置７１００の操作は、筐体７１０１が備える操作ス
イッチや、別体のリモコン操作機７１１１により行うことができる。または、表示部７５
００にタッチセンサを備えていてもよく、指等で表示部７５００に触れることで操作して
もよい。リモコン操作機７１１１は、当該リモコン操作機７１１１から出力する情報を表
示する表示部を有していてもよい。リモコン操作機７１１１が備える操作キーまたはタッ
チパネルにより、チャンネル及び音量の操作を行うことができ、表示部７５００に表示さ
れる映像を操作することができる。
なお、テレビジョン装置７１００は、受信機及びモデムなどを備えた構成とする。受信
機により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または
無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または
双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能で
ある。
図２７（Ｂ）に、ノート型パーソナルコンピュータ７２００を示す。ノート型パーソナ
ルコンピュータ７２００は、筐体７２１１、キーボード７２１２、ポインティングデバイ
ス７２１３、外部接続ポート７２１４等を有する。筐体７２１１に、表示部７５００が組
み込まれている。
表示部７５００に、本発明の一態様の表示装置を適用することができる。
図２７（Ｃ）、（Ｄ）に、デジタルサイネージ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｇｅ：電
子看板）の一例を示す。
図２７（Ｃ）に示すデジタルサイネージ７３００は、筐体７３０１、表示部７５００、
及びスピーカ７３０３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、ま
たは操作スイッチを含む）、接続端子、各種センサ、マイクロフォン等を有することがで
きる。
また、図２７（Ｄ）は円柱状の柱７４０１に取り付けられたデジタルサイネージ７４０
０である。デジタルサイネージ７４００は、柱７４０１の曲面に沿って設けられた表示部
７５００を有する。
図２７（Ｃ）、（Ｄ）において、表示部７５００に、本発明の一態様の表示装置を適用
することができる。
表示部７５００が広いほど、一度に提供できる情報量を増やすことができる。また、表
示部７５００が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることが
できる。
表示部７５００にタッチパネルを適用することで、表示部７５００に画像または動画を
表示するだけでなく、使用者が直感的に操作することができ、好ましい。また、路線情報
もしくは交通情報などの情報を提供するための用途に用いる場合には、直感的な操作によ
りユーザビリティを高めることができる。
また、図２７（Ｃ）、（Ｄ）に示すように、デジタルサイネージ７３００またはデジタ
ルサイネージ７４００は、ユーザが所持するスマートフォン等の情報端末機７３１１また
は情報端末機７４１１と無線通信により連携可能であることが好ましい。例えば、表示部
７５００に表示される広告の情報を、情報端末機７３１１または情報端末機７４１１の画
面に表示させることができる。また、情報端末機７３１１または情報端末機７４１１を操
作することで、表示部７５００の表示を切り替えることができる。
また、デジタルサイネージ７３００またはデジタルサイネージ７４００に、情報端末機
７３１１または情報端末機７４１１の画面を操作手段（コントローラ）としたゲームを実
行させることもできる。これにより、不特定多数のユーザが同時にゲームに参加し、楽し
むことができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態８）
本実施の形態では、本発明の一態様の半導体装置を有する表示装置を適用することので
きるテレビジョン装置の例について、図面を参照して説明する。
図２８（Ａ）に、テレビジョン装置６００のブロック図を示す。
なお、本明細書に添付した図面では、構成要素を機能ごとに分類し、互いに独立したブ
ロックとしてブロック図を示しているが、実際の構成要素は機能ごとに完全に切り分ける
ことが難しく、一つの構成要素が複数の機能に係わることもあり得る。
テレビジョン装置６００は、制御部６０１、記憶部６０２、通信制御部６０３、画像処
理回路６０４、デコーダ回路６０５、映像信号受信部６０６、タイミングコントローラ６
０７、ソースドライバ６０８、ゲートドライバ６０９、表示パネル６２０等を有する。
上記実施の形態で例示した表示装置は、図２８（Ａ）における表示パネル６２０に適用
することができる。これにより、大型且つ高解像度であって、視認性に優れたテレビジョ
ン装置６００を実現できる。
制御部６０１は、例えば中央演算装置（ＣＰＵ：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎ
ｇ Ｕｎｉｔ）として機能することができる。例えば制御部６０１は、システムバス６３
０を介して記憶部６０２、通信制御部６０３、画像処理回路６０４、デコーダ回路６０５
及び映像信号受信部６０６等のコンポーネントを制御する機能を有する。
制御部６０１と各コンポーネントとは、システムバス６３０を介して信号の伝達が行わ
れる。また制御部６０１は、システムバス６３０を介して接続された各コンポーネントか
ら入力される信号を処理する機能、各コンポーネントへ出力する信号を生成する機能等を
有し、これによりシステムバス６３０に接続された各コンポーネントを統括的に制御する
ことができる。
記憶部６０２は、制御部６０１及び画像処理回路６０４がアクセス可能なレジスタ、キ
ャッシュメモリ、メインメモリ、二次メモリなどとして機能する。
二次メモリとして用いることのできる記憶装置としては、例えば書き換え可能な不揮発
性の記憶素子が適用された記憶装置を用いることができる。例えば、フラッシュメモリ、
ＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏ
ｒｙ）、ＰＲＡＭ（Ｐｈａｓｅ ｃｈａｎｇｅ ＲＡＭ）、ＲｅＲＡＭ（Ｒｅｓｉｓｔｉ
ｖｅ ＲＡＭ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ ＲＡＭ）などを用いること
ができる。
また、レジスタ、キャッシュメモリ、メインメモリなどの一時メモリとして用いること
のできる記憶装置としては、ＤＲＡＭ（Ｄｙｎａｍｉｃ ＲＡＭ）や、ＳＲＡＭ（Ｓｔａ
ｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等の揮発性の記憶素子を用いても
よい。
例えば、メインメモリに設けられるＲＡＭとしては、例えばＤＲＡＭが用いられ、制御
部６０１の作業空間として仮想的にメモリ空間が割り当てられ利用される。記憶部６０２
に格納されたオペレーティングシステム、アプリケーションプログラム、プログラムモジ
ュール、プログラムデータ等は、実行のためにＲＡＭにロードされる。ＲＡＭにロードさ
れたこれらのデータやプログラム、プログラムモジュールは、制御部６０１に直接アクセ
スされ、操作される。
一方、ＲＯＭには書き換えを必要としないＢＩＯＳ（Ｂａｓｉｃ Ｉｎｐｕｔ／Ｏｕｔ
ｐｕｔ Ｓｙｓｔｅｍ）やファームウェア等を格納することができる。ＲＯＭとしては、
マスクＲＯＭや、ＯＴＰＲＯＭ（Ｏｎｅ Ｔｉｍｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａ
ｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂ
ｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等を用いることができる。ＥＰＲＯＭとして
は、紫外線照射により記憶データの消去を可能とするＵＶ－ＥＰＲＯＭ（Ｕｌｔｒａ－Ｖ
ｉｏｌｅｔ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅ
ｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒ
ａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、フラッシュメモリなどが挙げら
れる。
また、記憶部６０２の他に、取り外し可能な記憶装置を接続可能な構成としてもよい。
例えばストレージデバイスとして機能するハードディスクドライブ（Ｈａｒｄ Ｄｉｓｋ
Ｄｒｉｖｅ：ＨＤＤ）やソリッドステートドライブ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉ
ｖｅ：ＳＳＤ）などの記録メディアドライブ、フラッシュメモリ、ブルーレイディスク、
ＤＶＤなどの記録媒体と接続する端子を有することが好ましい。これにより、映像を記録
することができる。
通信制御部６０３は、コンピュータネットワークを介して行われる通信を制御する機能
を有する。例えば、制御部６０１からの命令に応じてコンピュータネットワークに接続す
るための制御信号を制御し、当該信号をコンピュータネットワークに発信する。これによ
って、Ｗｏｒｌｄ Ｗｉｄｅ Ｗｅｂ（ＷＷＷ）の基盤であるインターネット、イントラ
ネット、エクストラネット、ＰＡＮ（Ｐｅｒｓｏｎａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）、
ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＣＡＮ（Ｃａｍｐｕｓ Ａｒｅａ
Ｎｅｔｗｏｒｋ）、ＭＡＮ（Ｍｅｔｒｏｐｏｌｉｔａｎ Ａｒｅａ Ｎｅｔｗｏｒｋ）、
ＷＡＮ（Ｗｉｄｅ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＧＡＮ（Ｇｌｏｂａｌ Ａｒｅａ Ｎ
ｅｔｗｏｒｋ）等のコンピュータネットワークに接続し、通信を行うことができる。
また、通信制御部６０３は、Ｗｉ－Ｆｉ（登録商標）、Ｂｌｕｅｔｏｏｔｈ（登録商標
）、ＺｉｇＢｅｅ（登録商標）等の通信規格を用いてコンピュータネットワークまたは他
の電子機器と通信する機能を有していてもよい。
通信制御部６０３は、無線により通信する機能を有していてもよい。例えばアンテナと
高周波回路（ＲＦ回路）を設け、ＲＦ信号の送受信を行えばよい。高周波回路は、各国法
制により定められた周波数帯域の電磁信号と電気信号とを相互に変換し、当該電磁信号を
用いて無線で他の通信機器との間で通信を行うための回路である。実用的な周波数帯域と
して数１０ｋＨｚ～数１０ＧＨｚが一般に用いられている。アンテナと接続される高周波
回路には、複数の周波数帯域に対応した高周波回路部を有し、高周波回路部は、増幅器（
アンプ）、ミキサ、フィルタ、ＤＳＰ、ＲＦトランシーバ等を有する構成とすることがで
きる。
映像信号受信部６０６は、例えばアンテナ、復調回路、及びＡ－Ｄ変換回路（アナログ
－デジタル変換回路）等を有する。復調回路は、アンテナから入力した信号を復調する機
能を有する。またＡ－Ｄ変換回路は、復調されたアナログ信号をデジタル信号に変換する
機能を有する。映像信号受信部６０６で処理された信号は、デコーダ回路６０５に送られ
る。
デコーダ回路６０５は、映像信号受信部６０６から入力されるデジタル信号に含まれる
映像データを、送信される放送規格の仕様に従ってデコードし、画像処理回路に送信する
信号を生成する機能を有する。例えば８Ｋ放送における放送規格としては、Ｈ．２６５
｜ ＭＰＥＧ－Ｈ Ｈｉｇｈ Ｅｆｆｉｃｉｅｎｃｙ Ｖｉｄｅｏ Ｃｏｄｉｎｇ（略称
：ＨＥＶＣ）などがある。
映像信号受信部６０６が有するアンテナにより受信できる放送電波としては、地上波、
または衛星から送信される電波などが挙げられる。またアンテナにより受信できる放送電
波として、アナログ放送、デジタル放送などがあり、また映像及び音声、または音声のみ
の放送などがある。例えばＵＨＦ帯（約３００ＭＨｚ～３ＧＨｚ）またはＶＨＦ帯（３０
ＭＨｚ～３００ＭＨｚ）のうちの特定の周波数帯域で送信される放送電波を受信すること
ができる。また例えば、複数の周波数帯域で受信した複数のデータを用いることで、転送
レートを高くすることができ、より多くの情報を得ることができる。これによりフルハイ
ビジョンを超える解像度を有する映像を、表示パネル６２０に表示させることができる。
例えば、４Ｋ２Ｋ、８Ｋ４Ｋ、１６Ｋ８Ｋ、またはそれ以上の解像度を有する映像を表示
させることができる。
また、映像信号受信部６０６及びデコーダ回路６０５は、コンピュータネットワークを
介したデータ伝送技術により送信された放送のデータを用いて、画像処理回路６０４に送
信する信号を生成する構成としてもよい。このとき、受信する信号がデジタル信号の場合
には、映像信号受信部６０６は復調回路及びＡ－Ｄ変換回路等を有していなくてもよい。
画像処理回路６０４は、デコーダ回路６０５から入力される映像信号に基づいて、タイ
ミングコントローラ６０７に出力する映像信号を生成する機能を有する。
またタイミングコントローラ６０７は、画像処理回路６０４が処理を施した映像信号等
に含まれる同期信号を基に、ゲートドライバ６０９及びソースドライバ６０８に出力する
信号（クロック信号、スタートパルス信号などの信号）を生成する機能を有する。また、
タイミングコントローラ６０７は、上記信号に加え、ソースドライバ６０８に出力するビ
デオ信号を生成する機能を有する。
表示パネル６２０は、複数の画素６２１を有する。各画素６２１は、ゲートドライバ６
０９及びソースドライバ６０８から供給される信号により駆動される。ここでは、画素数
が７６８０×４３２０である、８Ｋ４Ｋ規格に応じた解像度を有する表示パネルの例を示
している。なお、表示パネル６２０の解像度はこれに限られず、フルハイビジョン（画素
数１９２０×１０８０）または４Ｋ２Ｋ（画素数３８４０×２１６０）等の規格に応じた
解像度であってもよい。
図２８（Ａ）に示す制御部６０１や画像処理回路６０４としては、例えばプロセッサを
有する構成とすることができる。例えば、制御部６０１は、中央演算装置（ＣＰＵ：Ｃｅ
ｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）として機能するプロセッサを用いること
ができる。また、画像処理回路６０４として、例えばＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎ
ａｌ Ｐｒｏｃｅｓｓｏｒ）、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎ
ｉｔ）等の他のプロセッサを用いることができる。また制御部６０１や画像処理回路６０
４に、上記プロセッサをＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ
Ａｒｒａｙ）やＦＰＡＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ａｎａｌｏｇ Ａｒ
ｒａｙ）といったＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）によ
って実現した構成としてもよい。
プロセッサは、種々のプログラムからの命令を解釈し実行することで、各種のデータ処
理やプログラム制御を行う。プロセッサにより実行しうるプログラムは、プロセッサが有
するメモリ領域に格納されていてもよいし、別途設けられる記憶装置に格納されていても
よい。
また、制御部６０１、記憶部６０２、通信制御部６０３、画像処理回路６０４、デコー
ダ回路６０５、及び映像信号受信部６０６、及びタイミングコントローラ６０７のそれぞ
れが有する機能のうち、２つ以上の機能を１つのＩＣチップに集約させ、システムＬＳＩ
を構成してもよい。例えば、プロセッサ、デコーダ回路、チューナ回路、Ａ－Ｄ変換回路
、ＤＲＡＭ、及びＳＲＡＭ等を有するシステムＬＳＩとしてもよい。
なお、制御部６０１や、他のコンポーネントが有するＩＣ等に、チャネル形成領域に酸
化物半導体を用い、極めて低いオフ電流が実現されたトランジスタを利用することもでき
る。当該トランジスタは、オフ電流が極めて低いため、当該トランジスタを記憶素子とし
て機能する容量素子に流入した電荷（データ）を保持するためのスイッチとして用いるこ
とで、データの保持期間を長期にわたり確保することができる。この特性を制御部６０１
等のレジスタやキャッシュメモリに用いることで、必要なときだけ制御部６０１を動作さ
せ、他の場合には直前の処理の情報を当該記憶素子に待避させることにより、ノーマリー
オフコンピューティングが可能となる。これにより、テレビジョン装置６００の低消費電
力化を図ることができる。
なお、図２８（Ａ）で例示するテレビジョン装置６００の構成は一例であり、全ての構
成要素を含む必要はない。テレビジョン装置６００は、図２８（Ａ）に示す構成要素のう
ち必要な構成要素を有していればよい。また、テレビジョン装置６００は、図２８（Ａ）
に示す構成要素以外の構成要素を有していてもよい。
例えば、テレビジョン装置６００は、図２８（Ａ）に示す構成のほか、外部インターフ
ェース、音声出力部、タッチパネルユニット、センサユニット、カメラユニットなどを有
していてもよい。例えば外部インターフェースとしては、例えばＵＳＢ（Ｕｎｉｖｅｒｓ
ａｌ Ｓｅｒｉａｌ Ｂｕｓ）端子、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）
接続用端子、電源受給用端子、音声出力用端子、音声入力用端子、映像出力用端子、映像
入力用端子などの外部接続端子、赤外線、可視光、紫外線などを用いた光通信用の送受信
機、筐体に設けられた物理ボタンなどがある。また、例えば音声入出力部としては、サウ
ンドコントローラ、マイクロフォン、スピーカなどがある。
以下では、画像処理回路６０４についてより詳細な説明を行う。
画像処理回路６０４は、デコーダ回路６０５から入力される映像信号に基づいて、画像
処理を実行する機能を有することが好ましい。
画像処理としては、例えばノイズ除去処理、階調変換処理、色調補正処理、輝度補正処
理などが挙げられる。色調補正処理や輝度補正処理としては、例えばガンマ補正などがあ
る。
また、画像処理回路６０４は、解像度のアップコンバートに伴う画素間補間処理や、フ
レーム周波数のアップコンバートに伴うフレーム間補間などの処理を実行する機能を有し
ていることが好ましい。
例えば、ノイズ除去処理としては、文字などの輪郭の周辺に生じるモスキートノイズ、
高速の動画で生じるブロックノイズ、ちらつきを生じるランダムノイズ、解像度のアップ
コンバートにより生じるドットノイズなどのさまざまなノイズを除去する。
階調変換処理は、画像の階調を表示パネル６２０の出力特性に対応した階調へ変換する
処理である。例えば階調数を大きくする場合、小さい階調数で入力された画像に対して、
各画素に対応する階調値を補間して割り当てることで、ヒストグラムを平滑化する処理を
行うことができる。また、ダイナミックレンジを広げる、ハイダイナミックレンジ（ＨＤ
Ｒ）処理も、階調変換処理に含まれる。
また、画素間補間処理は、解像度をアップコンバートした際に、本来存在しないデータ
を補間する。例えば、目的の画素の周囲の画素を参照し、それらの中間色を表示するよう
にデータを補間する。
また、色調補正処理は、画像の色調を補正する処理である。また輝度補正処理は、画像
の明るさ（輝度コントラスト）を補正する処理である。例えば、テレビジョン装置６００
が設けられる空間に配置された照明の種類や輝度、または色純度などを検知し、それに応
じて表示パネル６２０に表示する画像の輝度や色調が最適となるように補正する。または
、表示する画像と、あらかじめ保存してある画像リスト内の様々な場面の画像と、を照合
し、最も近い場面の画像に適した輝度や色調に表示する画像を補正する機能を有していて
もよい。
フレーム間補間処理は、表示する映像のフレーム周波数を増大させる場合に、本来存在
しないフレーム（補間フレーム）の画像を生成する処理である。例えば、ある２枚の画像
の差分から２枚の画像の間に挿入する補間フレームの画像を生成する。または２枚の画像
の間に複数枚の補間フレームの画像を生成することもできる。例えばデコーダ回路６０５
から入力される映像信号のフレーム周波数が６０Ｈｚであったとき、複数枚の補間フレー
ムを生成することで、タイミングコントローラ６０７に出力する映像信号のフレーム周波
数を、２倍の１２０Ｈｚ、または４倍の２４０Ｈｚ、または８倍の４８０Ｈｚなどに増大
させることができる。
また、画像処理回路６０４は、ニューラルネットワークを利用して、画像処理を実行す
る機能を有していることが好ましい。図２８（Ａ）では、画像処理回路６０４がニューラ
ルネットワーク６１０を有している例を示している。
例えば、ニューラルネットワーク６１０により、例えば映像に含まれる画像データから
特徴抽出を行うことができる。また画像処理回路６０４は、抽出された特徴に応じて最適
な補正方法を選択することや、または補正に用いるパラメータを選択することができる。
または、ニューラルネットワーク６１０自体に画像処理を行う機能を持たせてもよい。
すなわち、画像処理を施す前の画像データをニューラルネットワーク６１０に入力するこ
とで、画像処理が施された画像データを出力させる構成としてもよい。
また、ニューラルネットワーク６１０に用いる重み係数のデータは、データテーブルと
して記憶部６０２に格納される。当該重み係数を含むデータテーブルは、例えば通信制御
部６０３により、コンピュータネットワークを介して最新のものに更新することができる
。または、画像処理回路６０４が学習機能を有し、重み係数を含むデータテーブルを更新
可能な構成としてもよい。
図２８（Ｂ）に、画像処理回路６０４が有するニューラルネットワーク６１０の概略図
を示す。
なお、本明細書等においてニューラルネットワークとは、生物の神経回路網を模し、学
習によってニューロン同士の結合強度を決定し、問題解決能力を持たせるモデル全般を指
す。ニューラルネットワークは入力層、中間層（隠れ層ともいう）、出力層を有する。ニ
ューラルネットワークのうち、２層以上の中間層を有するものをディープニューラルネッ
トワーク（ＤＮＮ）という。
また、本明細書等において、ニューラルネットワークについて述べる際に、既にある情
報からニューロンとニューロンの結合強度（重み係数とも言う）を決定することを「学習
」と呼ぶ場合がある。また、本明細書等において、学習によって得られた結合強度を用い
てニューラルネットワークを構成し、そこから新たな結論を導くことを「推論」と呼ぶ場
合がある。
ニューラルネットワーク６１０は、入力層６１１、１つ以上の中間層６１２、及び出力
層６１３を有する。入力層６１１には入力データが入力される。出力層６１３からは出力
データが出力される。
入力層６１１、中間層６１２、及び出力層６１３には、それぞれニューロン６１５を有
する。ここでニューロン６１５は、積和演算を実現しうる回路素子（積和演算素子）を指
す。図２８（Ｂ）では、２つの層が有する２つのニューロン６１５間におけるデータの入
出力方向を矢印で示している。
それぞれの層における演算処理は、前層が有するニューロン６１５の出力と重み係数と
の積和演算により実行される。例えば、入力層６１１の第ｉ番目のニューロンの出力をｘ
ｉとし、出力ｘｉと次の中間層６１２の第ｊ番目のニューロンとの結合強度（重み係数）
をｗｊｉとすると、当該中間層の第ｊ番目のニューロンの出力ｙｊは、ｙｊ＝ｆ（Σｗｊ
ｉ・ｘｉ）となる。なお、ｉ、ｊは１以上の整数とする。ここで、ｆ（ｘ）は活性化関数
でシグモイド関数、閾値関数などを用いることができる。以下同様に、各層のニューロン
６１５の出力は、前段層のニューロン６１５の出力と重み係数の積和演算結果に活性化関
数を演算した値となる。また、層と層との結合は、全てのニューロン同士が結合する全結
合としてもよいし、一部のニューロン同士が結合する部分結合としてもよい。図２８（Ｂ
）では全結合である場合を示している。
図２８（Ｂ）では、３つの中間層６１２を有する例を示している。なお、中間層６１２
の数はこれに限られず、１つ以上の中間層を有していればよい。また、１つの中間層６１
２が有するニューロンの数も、仕様に応じて適宜変更すればよい。例えば１つの中間層６
１２が有するニューロン６１５の数は、入力層６１１または出力層６１３が有するニュー
ロン６１５の数よりも多くてもよいし、少なくてもよい。
ニューロン６１５同士の結合強度の指標となる重み係数は、学習によって決定される。
学習は、テレビジョン装置６００が有するプロセッサにより実行してもよいが、専用サー
バーやクラウドなどの演算処理能力の優れた計算機で実行することが好ましい。学習によ
り決定された重み係数は、テーブルとして上記記憶部６０２に格納され、画像処理回路６
０４により読み出されることにより使用される。また、当該テーブルは、必要に応じてコ
ンピュータネットワークを介して更新することができる。
以上がニューラルネットワークについての説明である。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（付記）
本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少な
くとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域
またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャ
ネル形成領域を有しており、チャネル形成領域を介してソースとドレインとの間に電流を
流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流
が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路
動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明
細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとす
る。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するも
の」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するも
の」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない
。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジス
タなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有
する素子などが含まれる。
また、本明細書等において、「平行」とは、二つの直線が－１０°以上１０°以下の角
度で配置されている状態をいう。したがって、－５°以上５°以下の場合も含まれる。ま
た、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態を
いう。したがって、８５°以上９５°以下の場合も含まれる。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ
替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変
更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」
という用語に変更することが可能な場合がある。
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ
状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態と
は、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖ
ｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソ
ースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。
トランジスタのオフ電流は、Ｖｇｓに依存する場合がある。従って、トランジスタのオ
フ電流がＩ以下である、とは、トランジスタのオフ電流がＩ以下となるＶｇｓの値が存在
することを言う場合がある。トランジスタのオフ電流は、所定のＶｇｓにおけるオフ状態
、所定の範囲内のＶｇｓにおけるオフ状態、または、十分に低減されたオフ電流が得られ
るＶｇｓにおけるオフ状態、等におけるオフ電流を指す場合がある。
一例として、しきい値電圧Ｖｔｈが０．５Ｖであり、Ｖｇｓが０．５Ｖにおけるドレイ
ン電流が１×１０－９Ａであり、Ｖｇｓが０．１Ｖにおけるドレイン電流が１×１０－１
３Ａであり、Ｖｇｓが－０．５Ｖにおけるドレイン電流が１×１０－１９Ａであり、Ｖｇ
ｓが－０．８Ｖにおけるドレイン電流が１×１０－２２Ａであるようなｎチャネル型トラ
ンジスタを想定する。当該トランジスタのドレイン電流は、Ｖｇｓが－０．５Ｖにおいて
、または、Ｖｇｓが－０．５Ｖ乃至－０．８Ｖの範囲において、１×１０－１９Ａ以下で
あるから、当該トランジスタのオフ電流は１×１０－１９Ａ以下である、と言う場合があ
る。当該トランジスタのドレイン電流が１×１０－２２Ａ以下となるＶｇｓが存在するた
め、当該トランジスタのオフ電流は１×１０－２２Ａ以下である、と言う場合がある。
また、本明細書等では、チャネル幅Ｗを有するトランジスタのオフ電流を、チャネル幅
Ｗあたりを流れる電流値で表す場合がある。また、所定のチャネル幅（例えば１μｍ）あ
たりを流れる電流値で表す場合がある。後者の場合、オフ電流の単位は、電流／長さの次
元を持つ単位（例えば、Ａ／μｍ）で表される場合がある。
トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流
は、特に記載がない場合、室温、６０℃、８５℃、９５℃、または１２５℃におけるオフ
電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保
証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例
えば、５℃乃至３５℃のいずれか一の温度）におけるオフ電流、を表す場合がある。トラ
ンジスタのオフ電流がＩ以下である、とは、室温、６０℃、８５℃、９５℃、１２５℃、
当該トランジスタが含まれる半導体装置の信頼性が保証される温度、または、当該トラン
ジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一
の温度）、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを
指す場合がある。
トランジスタのオフ電流は、ドレインとソースの間の電圧Ｖｄｓに依存する場合がある
。本明細書において、オフ電流は、特に記載がない場合、Ｖｄｓが０．１Ｖ、０．８Ｖ、
１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ，３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、また
は２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導
体装置等の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置
等において使用されるＶｄｓにおけるオフ電流、を表す場合がある。トランジスタのオフ
電流がＩ以下である、とは、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、
２．５Ｖ，３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、当該トランジスタが含ま
れる半導体装置の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導
体装置等において使用されるＶｄｓ、におけるトランジスタのオフ電流がＩ以下となるＶ
ｇｓの値が存在することを指す場合がある。
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電
流は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。
また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。ま
た、本明細書等において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに
、ソースとドレインとの間に流れる電流を指す場合がある。
また、本明細書等において、トランジスタのしきい値電圧とは、トランジスタにチャネ
ルが形成されたときのゲート電圧（Ｖｇ）を指す。具体的には、トランジスタのしきい値
電圧とは、ゲート電圧（Ｖｇ）を横軸に、ドレイン電流（Ｉｄ）の平方根を縦軸にプロッ
トした曲線（Ｖｇ－√Ｉｄ特性）において、最大傾きである接線を外挿したときの直線と
、ドレイン電流（Ｉｄ）の平方根が０（Ｉｄが０Ａ）との交点におけるゲート電圧（Ｖｇ
）を指す場合がある。あるいは、トランジスタのしきい値電圧とは、チャネル長をＬ、チ
ャネル幅をＷとし、Ｉｄ［Ａ］×Ｌ［μｍ］／Ｗ［μｍ］の値が１×１０－９［Ａ］とな
るゲート電圧（Ｖｇ）を指す場合がある。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が
十分に低い場合は、「絶縁体」としての特性を有する場合がある。また、「半導体」と「
絶縁体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書
等に記載の「半導体」と、「絶縁体」とは、互いに言い換えることが可能な場合がある。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が
十分に高い場合は、「導電体」としての特性を有する場合がある。また、「半導体」と「
導電体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書
等に記載の「半導体」と、「導電体」とは、互いに言い換えることが可能な場合がある。
また、本明細書等において、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：３またはその近傍
であるとは、Ｉｎ、Ｇａ及びＺｎの原子数の総和に対するＩｎの比を４としたときに、Ｇ
ａの比が１以上３以下であり、Ｚｎの比が２以上４以下であるとする。また、原子数比が
Ｉｎ：Ｇａ：Ｚｎ＝５：１：６またはその近傍であるとは、Ｉｎ、Ｇａ及びＺｎの原子数
の総和に対するＩｎの比を５としたときに、Ｇａの比が０．１より大きく２以下であり、
Ｚｎの比が５以上７以下であるとする。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１
またはその近傍であるとは、Ｉｎ、Ｇａ及びＺｎの原子数の総和に対するＩｎの比を１と
したときに、Ｇａの比が０．１より大きく２以下であり、Ｚｎの比が０．１より大きく２
以下であるとする。
本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い表現での金属
の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む
）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）
などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属
酸化物を酸化物半導体と呼称する場合がある。また、「ＯＳ ＦＥＴ」と記載する場合に
おいては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる
。
また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘ
ｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅ
ｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
また、本明細書等において、ＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａ
ｌ）、及びＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）と記載する場合
がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一
例を表す。
また、本明細書等において、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅとは
、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体で
は半導体としての機能を有する。なお、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉ
ｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（ま
たはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能で
ある。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッ
チングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ
ｏｘｉｄｅに付与することができる。ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉ
ｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることが
できる。
また、本明細書等において、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、
導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁
性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性
領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域
とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウ
ド状に連結して観察される場合がある。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、
絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎ
ｍ以下のサイズで材料中に分散している場合がある。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップ
を有する成分により構成される。例えば、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘ
ｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因する
ナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際
に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャッ
プを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有
する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記
ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル領域に用
いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及
び高い電界効果移動度を得ることができる。
すなわち、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合
材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ
ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
金属酸化物の結晶構造の一例について説明する。なお、以下では、Ｉｎ－Ｇａ－Ｚｎ酸
化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いて、スパッタ
リング法にて成膜された金属酸化物を一例として説明する。上記ターゲットを用いて、基
板温度を１００℃以上１３０℃以下として、スパッタリング法により形成した金属酸化物
をｓＩＧＺＯと呼称し、上記ターゲットを用いて、基板温度を室温（Ｒ．Ｔ．）として、
スパッタリング法により形成した金属酸化物をｔＩＧＺＯと呼称する。例えば、ｓＩＧＺ
Ｏは、ｎｃ（ｎａｎｏ ｃｒｙｓｔａｌ）及びＣＡＡＣのいずれか一方または双方の結晶
構造を有する。また、ｔＩＧＺＯは、ｎｃの結晶構造を有する。なお、ここでいう室温（
Ｒ．Ｔ．）とは、基板を意図的に加熱しない場合の温度を含む。
なお、ＣＡＡＣ構造とは、複数のナノ結晶（最大径が１０ｎｍ未満である結晶領域）を
有する薄膜などの結晶構造の一つであり、各ナノ結晶はｃ軸が特定の方向に配向し、かつ
ａ軸及びｂ軸は配向性を有さずに、ナノ結晶同士が粒界を形成することなく連続的に連結
しているといった特徴を有する結晶構造である。特にＣＡＡＣ構造を有する薄膜は、各ナ
ノ結晶のｃ軸が、薄膜の厚さ方向、被形成面の法線方向、または薄膜の表面の法線方向に
配向しやすいといった特徴を有する。
ここで、結晶学において、単位格子を構成するａ軸、ｂ軸、及びｃ軸の３つの軸（結晶
軸）について、特異的な軸をｃ軸とした単位格子を取ることが一般的である。特に層状構
造を有する結晶では、層の面方向に平行な２つの軸をａ軸及びｂ軸とし、層に交差する軸
をｃ軸とすることが一般的である。このような層状構造を有する結晶の代表的な例として
、六方晶系に分類されるグラファイトがあり、その単位格子のａ軸及びｂ軸は劈開面に平
行であり、ｃ軸は劈開面に直交する。例えばＹｂＦｅ２Ｏ４型の結晶構造をとるＩｎＧａ
ＺｎＯ４の結晶は六方晶系に分類することができ、その単位格子のａ軸及びｂ軸は層の面
方向に平行となり、ｃ軸は層（すなわちａ軸及びｂ軸）に直交する。
本明細書等において、表示装置の一態様である表示パネルは表示面に画像等を表示（出
力）する機能を有するものである。したがって表示パネルは出力装置の一態様である。
また、本明細書等では、表示パネルの基板に、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒ
ｉｎｔｅｄ Ｃｉｒｃｕｉｔ）もしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａ
ｇｅ）などのコネクターが取り付けられたもの、または基板にＣＯＧ（Ｃｈｉｐ Ｏｎ
Ｇｌａｓｓ）方式等によりＩＣが実装されたものを、表示パネルモジュール、表示モジュ
ール、または単に表示パネルなどと呼ぶ場合がある。
また、本明細書等において、タッチセンサは指やスタイラスなどの被検知体が触れる、
押圧する、または近づくことなどを検出する機能を有するものである。またその位置情報
を検知する機能を有していてもよい。したがってタッチセンサは入力装置の一態様である
。例えばタッチセンサは１以上のセンサ素子を有する構成とすることができる。
また、本明細書等では、タッチセンサを有する基板を、タッチセンサパネル、または単
にタッチセンサなどと呼ぶ場合がある。また、本明細書等では、タッチセンサパネルの基
板に、例えばＦＰＣもしくはＴＣＰなどのコネクターが取り付けられたもの、または基板
にＣＯＧ方式等によりＩＣが実装されたものを、タッチセンサパネルモジュール、タッチ
センサモジュール、センサモジュール、または単にタッチセンサなどと呼ぶ場合がある。
なお、本明細書等において、表示装置の一態様であるタッチパネルは表示面に画像等を
表示（出力）する機能と、表示面に指やスタイラスなどの被検知体が触れる、押圧する、
または近づくことなどを検出するタッチセンサとしての機能と、を有する。したがってタ
ッチパネルは入出力装置の一態様である。
タッチパネルは、例えばタッチセンサ付き表示パネル（または表示装置）、タッチセン
サ機能つき表示パネル（または表示装置）とも呼ぶことができる。
タッチパネルは、表示パネルとタッチセンサパネルとを有する構成とすることもできる
。または、表示パネルの内部または表面にタッチセンサとしての機能を有する構成とする
こともできる。
また、本明細書等では、タッチパネルの基板に、例えばＦＰＣもしくはＴＣＰなどのコ
ネクターが取り付けられたもの、または基板にＣＯＧ方式等によりＩＣが実装されたもの
を、タッチパネルモジュール、表示モジュール、または単にタッチパネルなどと呼ぶ場合
がある。
本実施例では、第１の層を用いて金属酸化物膜を低抵抗化させ、当該金属酸化物膜のシ
ート抵抗を評価した結果について説明する。
評価１では、第１の層の材料がそれぞれ異なる複数の試料を作製し、金属酸化物膜のシ
ート抵抗を測定した。評価２では、試料の作製における各工程の後に金属酸化物膜のシー
ト抵抗を測定し、金属酸化物膜のシート抵抗の推移を評価した。評価３では、金属酸化物
膜の材料がそれぞれ異なる複数の試料を作製し、金属酸化物膜のシート抵抗を測定した。
［評価１］
評価１では、第１の層の材料がそれぞれ異なる４つの試料と１つの比較試料とを作製し
、金属酸化物膜のシート抵抗を測定した。
まず、ガラス基板上に、厚さ約４０ｎｍの金属酸化物膜を形成した。
金属酸化物膜は、基板温度を１３０℃として、流量１８０ｓｃｃｍのアルゴンガスと、
流量２０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、圧力を０
．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ
：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋＷの交流電力を印加すること
で形成した。なお、成膜ガス全体に占める酸素の割合から、「酸素流量比」と記載する場
合がある。金属酸化物膜の成膜時における酸素流量比は１０％である。
次に、金属酸化物膜上に、一対の測定用端子を形成した。
測定用端子は、スパッタリング装置を用いて、厚さ５０ｎｍのチタン膜と、厚さ１００
ｎｍのアルミニウム膜と、厚さ５０ｎｍのチタン膜と、を順に成膜することで形成した。
一対の測定用端子は、それぞれ直径１ｍｍの大きさで、端子間距離が８ｍｍとなるよう、
メタルマスクを用いて形成した。
次に、金属酸化物膜及び測定用端子上に、第１の層を形成した。
試料Ａ１の第１の層としては、厚さ約５ｎｍのタングステン膜を形成した。試料Ａ２の
第１の層としては、厚さ約５ｎｍのアルミニウム膜を形成した。試料Ａ３の第１の層とし
ては、厚さ約５ｎｍのチタン膜を形成した。試料Ａ４の第１の層としては、厚さ約５ｎｍ
の窒化チタン膜を形成した。比較試料Ａの第１の層としては、厚さ約１００ｎｍの水素を
含む窒化シリコン膜を形成した。試料Ａ１乃至試料Ａ４の第１の層はスパッタリング法に
より形成し、比較試料Ａの第１の層はプラズマＣＶＤ法により形成した。
次に、窒素雰囲気下、３５０℃で１時間の加熱処理を行った。
次に、ドライエッチング法を用いて第１の層を除去し、測定用端子を露出させた。
そして、測定用端子を用いて、金属酸化物膜のシート抵抗を測定した。本実施例では、
一対の測定用端子の間の抵抗を測定した。
図２９に、各試料における金属酸化物膜のシート抵抗を示す。
図２９に示すように、試料Ａ１～試料Ａ４のいずれにおいても、比較試料Ａと同様に、
金属酸化物膜が低抵抗化されていることがわかった。
［評価２］
評価２では、試料の作製にかかる工程毎に金属酸化物膜のシート抵抗を測定し、金属酸
化物膜のシート抵抗の推移を評価した。具体的には、金属酸化物膜のシート抵抗の測定の
タイミングがそれぞれ異なる５種類の試料を作製した。
まず、ガラス基板上に、厚さ約４０ｎｍの金属酸化物膜を形成した。
金属酸化物膜は、基板温度を１３０℃として、流量１８０ｓｃｃｍのアルゴンガスと、
流量２０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、圧力を０
．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ
：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋＷの交流電力を印加すること
で形成した。
次に、金属酸化物膜上に、測定用端子を形成した。この時点でシート抵抗の測定を行っ
た試料を試料Ｂ１とした。
測定用端子は、スパッタリング装置を用いて、厚さ５０ｎｍのチタン膜と、厚さ１００
ｎｍのアルミニウム膜と、厚さ５０ｎｍのチタン膜と、を順に成膜することで形成した。
測定用端子は、メタルマスクを用いて形成した。
次に、金属酸化物膜及び測定用端子上に、第１の層として、厚さ約５ｎｍのタングステ
ン膜を形成した。この時点でシート抵抗の測定を行った試料を試料Ｂ２とした。なお、試
料Ｂ２では、ドライエッチング法を用いて第１の層を除去し、シート抵抗の測定のための
測定用端子を露出させた。
次に、窒素雰囲気下、３５０℃で１時間の加熱処理を行った。
次に、ドライエッチング法を用いて第１の層を除去し、測定用端子を露出させた。この
時点でシート抵抗の測定を行った試料を試料Ｂ３とした。
次に、金属酸化物膜及び測定用端子上に、厚さ約２０ｎｍの酸化アルミニウム膜を形成
した。酸化アルミニウム膜は、酸素を含む雰囲気下でスパッタリング法により形成した。
この時点でシート抵抗の測定を行った試料を試料Ｂ４とした。
次に、窒素雰囲気下、３５０℃で１時間の加熱処理を行った。この時点でシート抵抗の
測定を行った試料を試料Ｂ５とした。
以上の工程により、５つの試料（試料Ｂ１乃至Ｂ５）を作製した。
図３０に、各試料における金属酸化物膜のシート抵抗を示す。
まず、試料Ｂ１の測定結果より、成膜した直後の金属酸化物膜のシート抵抗は測定上限
を超えるほど極めて高抵抗であることが分かる。続いて、試料Ｂ２の測定結果から、金属
酸化物膜上に第１の層を設けることで低抵抗化することがわかる。そして、試料Ｂ３の測
定結果より、金属酸化物膜上に第１の層を設けた状態で加熱処理を行うことで、金属酸化
物膜のシート抵抗をさらに下げることができるとわかった。
また、試料Ｂ４の測定結果から、低抵抗化された金属酸化物膜上の第１の層を除去し、
当該金属酸化物膜上に酸素を含む雰囲気下で酸化物絶縁膜を接して形成しても、当該金属
酸化物膜は、低抵抗化されたままであることがわかる。さらに、試料Ｂ５の測定結果から
、金属酸化物膜上に酸化物絶縁膜を設けた状態で加熱処理を行っても、当該金属酸化物膜
は、低抵抗化されたままであることがわかる。
酸化アルミニウム膜の成膜工程、及びその後の加熱工程は、金属酸化物膜に酸素を添加
する処理に相当する。しかしながら、図３０に示す結果によれば、第１の層を用いて低抵
抗化された金属酸化物膜は、その後に酸素が供給されうる成膜工程や加熱工程を経ても安
定であり、高抵抗化しにくいことがわかった。
［評価３］
評価３では、金属酸化物膜の材料がそれぞれ異なる３つの試料を作製し、金属酸化物膜
のシート抵抗を測定した。
まず、ガラス基板上に、厚さ約４０ｎｍの金属酸化物膜を形成した。
試料Ｃ１の金属酸化物膜は、基板温度を室温（２５℃）として、流量１８０ｓｃｃｍの
アルゴンガスと、流量２０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に
導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物
ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）に、２．５ｋＷの交流電力を
印加することで形成した。
試料Ｃ２の金属酸化物膜は、基板温度を１３０℃として、流量１８０ｓｃｃｍのアルゴ
ンガスと、流量２０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し
、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲ
ット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋＷの交流電力を印
加することで形成した。
試料Ｃ３の金属酸化物膜は、基板温度を室温（２５℃）として、流量２００ｓｃｃｍの
アルゴンガスをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、イ
ンジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝５
：１：７［原子数比］）に、２．５ｋＷの交流電力を印加することで形成した。
次に、金属酸化物膜上に、測定用端子を形成した。
測定用端子は、スパッタリング装置を用いて、厚さ５０ｎｍのチタン膜と、厚さ１００
ｎｍのアルミニウム膜と、厚さ５０ｎｍのチタン膜と、を順に成膜することで形成した。
測定用端子は、メタルマスクを用いて形成した。
次に、金属酸化物膜及び測定用端子上に、第１の層として、厚さ約５ｎｍのタングステ
ン膜を形成した。
次に、窒素雰囲気下、３５０℃で１時間の加熱処理を行った。
次に、ドライエッチング法を用いて第１の層を除去し、測定用端子を露出させた。
そして、測定用端子を用いて、金属酸化物膜のシート抵抗を測定した。
図３１に、各試料における金属酸化物膜のシート抵抗を示す。
図３１に示すように、試料Ｃ１～試料Ｃ３のいずれにおいても、金属酸化物膜が低抵抗
化されていることがわかった。また、金属酸化物膜に含まれるインジウムの比率が大きい
ほど、低抵抗であることがわかった。
本実施例では、チャネル長が微細なトランジスタを作製し、その電気特性を評価した。
［試料の作製］
作製したトランジスタの構成は、実施の形態１及び図８で例示したトランジスタ１００
Ｇを援用できる。
ここでは、上側に位置する第２のゲート絶縁層を異ならせた条件でトランジスタを作製
した。
〔試料の作製１〕
以下では、第２のゲート絶縁層の厚さが最も薄い条件のトランジスタを作製した。
まず、ガラス基板上に厚さ約１００ｎｍのタングステン膜をスパッタリング法により形
成し、これを加工して第１のゲート電極を得た。続いて、第１のゲート絶縁層として厚さ
約３００ｎｍの窒化シリコン膜と、厚さ約５ｎｍの酸化窒化シリコン膜をプラズマＣＶＤ
法により積層して形成した。またこのとき、窒化シリコン膜の成膜後、真空中で連続して
酸素ガスを含む雰囲気でプラズマ処理を行った。プラズマ処理の条件は、温度３５０℃、
圧力４０Ｐａ、電源電力３０００Ｗ、酸素流量比１００％、処理時間３００秒とした。
続いて、第１のゲート絶縁層上に厚さ約４０ｎｍの金属酸化物膜を成膜し、これを加工
して半導体層を得た。金属酸化物膜は、Ｉｎ－Ｇａ－Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ
：Ｚｎ＝４：２：４．１［原子数比］）を用いたスパッタリング法により形成した。その
後、窒素雰囲気下で加熱処理を行った。
続いて、第２のゲート絶縁層となる酸化窒化シリコン膜をプラズマＣＶＤ法により形成
した。ここで、酸化窒化シリコン膜の厚さを２０ｎｍとした。
その後、窒素雰囲気下、温度３５０℃、一時間の条件で、加熱処理を行った。続いて、
酸素供給処理として、酸素を含む雰囲気下でプラズマ処理を行った。プラズマ処理の条件
は、温度３５０℃、圧力４０Ｐａ、電源電力３０００Ｗ、酸素流量比１００％、処理時間
３００秒とした。
続いて、酸化窒化シリコン膜上にスパッタリング法により厚さ約５ｎｍの金属酸化物膜
を成膜した。金属酸化物膜としては、アルミニウムターゲットを用いた反応性スパッタリ
ング法により、厚さ約５ｎｍの酸化アルミニウム膜を成膜した。成膜の条件は、基板温度
を１７０℃に保持した状態で、成膜ガスにアルゴンガスと酸素ガスの混合ガスを用い、圧
力０．６Ｐａ、電力７．５ｋＷとした。また、成膜時の酸素流量比は７０％とした。
続いて、金属酸化物膜上に厚さ約５０ｎｍのチタン膜、厚さ約２００ｎｍのアルミニウ
ム膜、及び厚さ約５０ｎｍのチタン膜をスパッタリング法により積層して成膜して加工し
、第２のゲート電極、金属酸化物層、及び第２のゲート絶縁層を得た。
続いて、トランジスタを覆う第１の層として、厚さ約３ｎｍの窒化アルミニウム膜をス
パッタリング法により形成した。その後、窒素雰囲気下にて、３５０℃、１時間の加熱処
理を行った後、ウェットエッチング法により、上記窒化アルミニウム膜を除去した。
続いて、トランジスタを覆う保護絶縁層として厚さ約２０ｎｍの酸化アルミニウム膜を
スパッタリング法により成膜した。続いて、厚さ約３００ｎｍの酸化窒化シリコン膜をプ
ラズマＣＶＤ法により成膜した。その後、窒素雰囲気下、温度３５０℃、一時間の条件で
、加熱処理を行った。続いて、トランジスタを覆う絶縁層の一部を開口し、モリブデン膜
をスパッタリング法により成膜した後、これを加工してソース電極及びドレイン電極を得
た。その後、平坦化層として厚さ約１．５μｍのアクリル膜を形成し、窒素雰囲気下、温
度２５０℃、一時間の条件で加熱処理を行った。
以上の工程で、ガラス基板上に形成されたトランジスタを得た。
〔試料の作製２〕
以下では、第２のゲート絶縁層の厚さが上記よりも厚い複数の条件でトランジスタを作
製した。
まず、上記と同様に、第１のゲート電極、第１のゲート絶縁層、及び半導体層を形成し
、窒素雰囲気下で加熱処理を行った。
続いて、第２のゲート絶縁層となる酸化窒化シリコン膜をプラズマＣＶＤ法により形成
した。ここで、酸化窒化シリコン膜の厚さを、それぞれ１５０ｎｍ、１００ｎｍ、８０ｎ
ｍ、５０ｎｍとした４つの試料を作製した。
その後、窒素雰囲気下、温度３５０℃、一時間の条件で、加熱処理を行った。続いて、
酸素供給処理として、酸素を含む雰囲気下でプラズマ処理を行った。プラズマ処理の条件
は、温度３５０℃、圧力４０Ｐａ、電源電力３０００Ｗ、酸素流量比１００％、処理時間
３００秒とした。
続いて、第２のゲート絶縁層上にスパッタリング法により厚さ約５ｎｍの金属酸化物膜
を成膜した。金属酸化物膜は、アルミニウムターゲットを用いた反応性スパッタリング法
により、厚さ約５ｎｍの酸化アルミニウム膜を成膜した。成膜の条件は、基板温度を１７
０℃に保持した状態で、成膜ガスにアルゴンガスと酸素ガスの混合ガスを用い、圧力０．
６Ｐａ、電力７．５ｋＷとした。また、成膜時の酸素流量比は７０％とした。
続いて、金属酸化物膜上に厚さ約５０ｎｍのチタン膜、厚さ約２００ｎｍのアルミニウ
ム膜、及び厚さ約５０ｎｍのチタン膜をスパッタリング法により成膜した後に加工し、第
２のゲート電極、金属酸化物層、及び第２のゲート絶縁層を得た。
続いて、トランジスタを覆う保護絶縁層として厚さ約２０ｎｍの酸化アルミニウム膜を
スパッタリング法により成膜した。続いて、厚さ約３００ｎｍの酸化窒化シリコン膜をプ
ラズマＣＶＤ法により成膜した。その後、窒素雰囲気下、温度３５０℃、一時間の条件で
、加熱処理を行った。続いて、トランジスタを覆う絶縁層の一部を開口し、モリブデン膜
をスパッタリング法により成膜した後、これを加工してソース電極及びドレイン電極を得
た。その後、平坦化層として厚さ約１．５μｍのアクリル膜を形成し、窒素雰囲気下、温
度２５０℃、一時間の条件で加熱処理を行った。
以上の工程で、ガラス基板上に形成されたトランジスタを得た。
［トランジスタのＩｄ－Ｖｇ特性］
図３２に、上記試料の作製１で説明した方法により作製した、第２のゲート絶縁層の厚
さが約２０ｎｍ、チャネル長Ｌが約０．７μｍ、チャネル幅Ｗが約２０μｍの上記トラン
ジスタについてＩｄ－Ｖｇ特性を測定した結果を示す。
トランジスタのＩｄ－Ｖｇ特性の測定条件としては、第１のゲート電極として機能する
導電膜に印加する電圧（以下、ゲート電圧（Ｖｇ）ともいう）、及び第２のゲート電極と
して機能する導電膜に印加する電圧（以下、バックゲート電圧（Ｖｂｇ）ともいう）を、
－５Ｖから＋５Ｖまで０．１Ｖのステップで印加した。また、ソース電極として機能する
導電膜に印加する電圧（以下、ソース電圧（Ｖｓ）ともいう）を０Ｖ（ｃｏｍｍ）とし、
ドレイン電極として機能する導電膜に印加する電圧（以下、ドレイン電圧（Ｖｄ）ともい
う）を、０．１Ｖ及び５．１Ｖとした。
図３２に示すように、チャネル長が約０．７μｍと極めて小さく、且つ第２のゲート絶
縁層の厚さが２０ｎｍと極めて薄いにも関わらず、良好なトランジスタ特性が得られてい
ることが確認できた。
［トランジスタのオン電流特性］
次に、上記作製した試料について、トランジスタのオン電流を測定した。トランジスタ
のオン電流の測定条件としては、第１のゲート電極及び第２のゲート電極に印加する電圧
（ゲート電圧（Ｖｇ））を５Ｖとし、ソース電極に印加する電圧（ソース電圧（Ｖｓ））
を０Ｖとし、ドレイン電極に印加する電圧（ドレイン電圧（Ｖｄ））を５Ｖとした。
測定したトランジスタは、以下の６種類である。１つ目は、第２のゲート絶縁層の厚さ
が約１５０ｎｍ、チャネル長Ｌが約３μｍ、チャネル幅Ｗが約２０μｍのトランジスタで
ある。２つ目は、第２のゲート絶縁層の厚さが約１５０ｎｍ、チャネル長Ｌが約０．７μ
ｍ、チャネル幅Ｗが約２０μｍのトランジスタである。３つ目は、第２のゲート絶縁層の
厚さが約１００ｎｍ、チャネル長Ｌが約０．７μｍ、チャネル幅Ｗが約２０μｍのトラン
ジスタである。４つ目は、第２のゲート絶縁層の厚さが約８０ｎｍ、チャネル長Ｌが約０
．７μｍ、チャネル幅Ｗが約２０μｍのトランジスタである。５つ目は、第２のゲート絶
縁層の厚さが約５０ｎｍ、チャネル長Ｌが約０．７μｍ、チャネル幅Ｗが約２０μｍのト
ランジスタである。６つ目は、第２のゲート絶縁層の厚さが約２０ｎｍ、チャネル長Ｌが
約０．７μｍ、チャネル幅Ｗが約２０μｍのトランジスタである。
なお、上記１つ目から５つ目のトランジスタは、上記試料の作製２で示した方法で作製
したトランジスタであり、６つ目のトランジスタは、上記試料の作製１で示した方法で作
製したトランジスタである。
図３３に、各トランジスタのオン電流の測定結果を示す。チャネル長Ｌが約０．７μｍ
のトランジスタでは、いずれもオン電流が１×１０－４Ａより高い結果となった。また、
第２のゲート絶縁層の厚さが薄いほど、オン電流が高くなる傾向がみられ、第２のゲート
絶縁層の厚さが約２０ｎｍのトランジスタでは、オン電流は約８．４９×１０－４Ａと極
めて高い値であった。
ここで、一般的なポリシリコンを用いたトランジスタでは、ソース領域及びドレイン領
域を低抵抗化させるために不純物をドープする。このとき、ドープされた不純物の一部は
、チャネル形成領域に拡散する。そのため、チャネル長Ｌを極端に短くする（例えば３μ
ｍ以下）と、トランジスタ特性を得ることが困難である場合がある。一方、本発明の一態
様のトランジスタは、チャネル長Ｌを０．７μｍ以下にまで小さくしたとしても、良好な
トランジスタ特性を得ることができている。
また、一般的なポリシリコン膜は、結晶化に伴い、その表面の起伏が極めて大きいため
、ゲート絶縁層の厚さをその起伏よりも薄くすると、十分なゲート耐圧が得られないとい
った問題がある。そのため、一般的なポリシリコン膜を用いたトランジスタは、ゲート絶
縁層を薄くすることが困難であり、その厚さは薄くても１００ｎｍ程度にする必要がある
。一方、本発明の一態様のトランジスタに用いる金属酸化物膜は、その表面が極めて平坦
であるため、ゲート絶縁層の厚さを十分に薄く（例えば２０ｎｍ以下）することが可能で
ある。
また、一般的なポリシリコンを用いたｎチャネル型のトランジスタ（チャネル長Ｌが約
６．４μｍ、チャネル幅Ｗが約１９μｍ）を、上記と同条件で測定したときのオン電流は
約５．３×１０－５Ａ程度である。これと比較して、本発明の一態様のトランジスタは、
チャネル長Ｌを１μｍ未満（サブミクロンともいう）とし、第２のゲート絶縁層を十分に
薄くした場合に、ポリシリコンを用いたトランジスタよりもオン電流が一桁以上高くでき
ることが分かった。
また、第２のゲート絶縁層の厚さが約５０ｎｍのトランジスタと、約２０ｎｍのトラン
ジスタとを比較したとき、後者のトランジスタのオン電流は、第２のゲート絶縁層の厚さ
の違いから予想される値（２．５倍）よりも高い値が得られている。これは、第１の層を
適用することで、ソース－ドレイン間の抵抗がより低減された効果であることが推察され
る。
本実施例では、チャネル長が微細化されたトランジスタを用いて、ソースドライバ回路
を実現できるかどうかを検証した。
表示パネルのソースドライバ回路は、極めて高い駆動周波数が求められる。例えば、表
示部のサイズが５インチ程度のハイビジョン解像度のＯＬＥＤパネルの場合、シングルエ
ンド方式（４８点同時サンプリング）では約３０ＭＨｚの駆動周波数が、アナログ線順次
方式（５４点同時サンプリング）では、約３ＭＨｚの駆動周波数が求められる。
一例として、図３４（Ａ）に、アナログ線順次方式（５４点同時サンプリング）のソー
スドライバ回路の構成例を示す。ソースドライバ回路は、シフトレジスタ、２つのラッチ
回路（ラッチ１、ラッチ２）、ソースフォロア回路を有する。図３４（Ａ）に示すソース
ドライバ回路は、２１６０本のソース信号線ＳＬを駆動することができる。
そこで本実施例では、本発明の一態様のトランジスタを用いてリングオシレータ回路を
構成し、その発振周波数を評価した。
図３４（Ｂ）に作製したリングオシレータ回路の回路図を示す。リングオシレータ回路
は、１７段の反転回路が直列に接続した構成を有する。
また、図３４（Ｃ）には、１つの反転回路の回路図を示す。反転回路は、トランジスタ
Ｍ１、トランジスタＭ２、トランジスタＭ３、及び容量素子Ｃを有する。ここで、トラン
ジスタＭ１にはチャネル幅Ｗが２０μｍのトランジスタを２つ並列に接続したものを用い
た。トランジスタＭ２には、チャネル幅Ｗが５０μｍのトランジスタを２つ並列に接続し
たものを用いた。トランジスタＭ３には、チャネル幅Ｗが５０μｍのトランジスタを２０
個並列に接続したものを用いた。また容量素子Ｃの容量値は、約３．７１ｐＦとした。
ここで、トランジスタの条件を異ならせた以下の４つのリングオシレータ回路を作製し
、その発振周波数を評価した。１つ目は、トランジスタのチャネル長を約３μｍとし、第
２のゲート絶縁層の厚さを約１５０ｎｍとしたものである。２つ目は、トランジスタのチ
ャネル長を約０．８μｍとし、第２のゲート絶縁層の厚さを約１５０ｎｍとしたものであ
る。３つ目は、トランジスタのチャネル長を約０．８μｍとし、第２のゲート絶縁層の厚
さを約８０ｎｍとしたものである。４つ目は、トランジスタのチャネル長を約０．８μｍ
とし、第２のゲート絶縁層の厚さを約２０ｎｍとしたものである。
ここで、第２のゲート絶縁層の厚さが約２０ｎｍのトランジスタは、上記実施例２の試
料の作製１において、第２のゲート電極をタングステン膜に置き換えたものとした。また
、それ以外のトランジスタは、上記実施例２の試料の作製２と同様の方法により作製した
ものである。
図３５（Ａ）に、４つのリングオシレータ回路のそれぞれについて、ＶＤＤを５．１Ｖ
とした条件で駆動させたときの発振周波数と、一段当たりの遅延時間の測定結果を示す。
チャネル長Ｌを約０．８μｍとし、第２のゲート絶縁層の厚さを約２０ｎｍとした条件で
、３ＭＨｚを超える発振周波数が得られた。
また、図３５（Ｂ）には、第２のゲート絶縁層の厚さが８０ｎｍ以上である３つのリン
グオシレータ回路について、ＶＤＤを１０Ｖとした条件で駆動させたときの測定結果を示
している。このとき、チャネル長Ｌを約０．８μｍとした２つの条件で、３ＭＨｚを超え
る発振周波数が得られた。
これらの結果から、本発明の一態様のトランジスタを用いることで、アナログ線順次方
式のソースドライバ回路を表示パネル上に作りこむことが可能であることが示唆された。
本実施例では、本発明の一態様のトランジスタを作製し、電気特性及び信頼性を評価し
た。
［試料の作製］
作製したトランジスタの構成は、実施の形態１及び図８（Ａ）、（Ｂ）で例示したトラ
ンジスタ１００Ｇを援用できる。ここでは金属酸化物層１１４として酸素が拡散しにくい
Ｉｎ－Ｇａ－Ｚｎ酸化物を用い、第１の層を異ならせた２種類のトランジスタを作製した
。
まず、ガラス基板上に、第１のゲート電極、第１のゲート絶縁層、半導体層を順に形成
した。第１のゲート電極にはスパッタリング法により形成した厚さ約１００ｎｍのタング
ステン膜を用いた。第１のゲート絶縁層にはＰＥＣＶＤ法により形成した厚さ約３００ｎ
ｍの窒化シリコン膜と、厚さ約５ｎｍの酸化窒化シリコン膜の積層膜を用いた。半導体層
には、Ｉｎ－Ｇａ－Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数
比］）を用いたスパッタリング法により形成した金属酸化物膜を用いた。
続いて、第２のゲート絶縁層、金属酸化物層、第２のゲート電極を形成した。第２のゲ
ート絶縁層には、ＰＥＣＶＤ法により形成した、厚さ約１５０ｎｍの酸化窒化シリコン膜
を用いた。第２のゲート電極には、スパッタリング法により形成した厚さ約１００ｎｍの
Ｍｏ膜を用いた。
ここで、第２のゲート絶縁層と第２のゲート電極の間の金属酸化物層には、Ｉｎ－Ｇａ
－Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］）を用いたスパッ
タリング法により形成した金属酸化物膜を用いた。このように、ガリウムよりもインジウ
ムの組成が少ない材料を用いることで、膜中の酸素欠損ができにくい膜とすることができ
、その結果、酸素を拡散しにくい膜、または酸素を吸引しにくい膜とすることができる。
また、インジウムよりも亜鉛の組成が多い材料を用いることで、結晶化しやすくなるため
、より酸素が拡散しにくい膜とすることができる。
実際に、例えば組成がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の酸化物ターゲ
ットを用いた場合と、組成がＩｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］の酸化物ターゲ
ットを用いた場合とで、成膜後に窒素雰囲気下にてベークを行うと、前者は酸素欠損の増
大に伴うキャリア濃度の増大に起因してシート抵抗値が低下するのに対し、後者はシート
抵抗が測定器の測定上限（５×１０６Ω／□以上）を維持し、ほぼ絶縁状態である結果が
得られている。
続いて、第１の層を以下の２つの試料（試料Ｄ１、Ｄ２）で作り分けた。
試料１は、第１の層として厚さ約２０ｎｍの窒化アルミニウム膜を用いた。窒化アルミ
ニウム膜は、Ａｌターゲットを用い、成膜ガスとしてＡｒガスとＮ２ガスの混合ガスを用
いた反応性スパッタリング法により形成した。また第１の層はエッチングにより除去する
ことをせずに、そのまま残置させた。
試料２は、第１の層として厚さ約１００ｎｍの水素を含む窒化シリコン膜を用いた。窒
化シリコン膜は、成膜ガスとしてシランガス、Ｎ２ガス、及びアンモニアガスの混合ガス
を用いたＰＥＣＶＤ法により形成した。
第１の層を形成後、保護絶縁層として厚さ約３００ｎｍの酸化窒化シリコン膜をＰＥＣ
ＶＤ法により成膜し、窒素雰囲気下で３５０℃、１時間の熱処理を行った。
続いて、保護絶縁層に半導体層に達する開口を形成した後、ソース電極及びドレイン電
極を形成した。ソース電極及びドレイン電極には、スパッタリング法により形成した厚さ
約１００ｎｍのモリブデン膜を用いた。
以上の工程でガラス上に形成したトランジスタ（試料Ｄ１、試料Ｄ２）を得た。
［トランジスタのＩｄ－Ｖｇ特性］
図３６に、試料Ｄ１及び試料Ｄ２について、トランジスタのＩｄ－Ｖｇ特性を測定した
結果を示す。図３６では、それぞれチャネル長を約２μｍ、約３μｍ、及び約６μｍとし
た３つのトランジスタについて示している。またそれぞれのチャネル幅は約５０μｍであ
る。
図３６に示すように、第１の層に窒化アルミニウム膜（ＡｌＮｘと表記）を用いた試料
Ｄ１では、チャネル長が約２μｍと小さい条件であってもばらつきが小さく、且つ良好な
電気特性が得られた。
一方、第１の層に水素を含む窒化シリコン膜（ＳｉＮ：Ｈと表記）を用いた試料Ｄ２で
は、チャネル長が約３μｍ以上では良好な特性が得られているものの、チャネル長が約２
μｍではばらつきが大きい結果となった。
［ゲートバイアスストレス試験］
また、試料Ｄ１及び試料Ｄ２について、ゲートバイアスストレス試験（ＧＢＴ試験）を
行った。ここでは、ＧＢＴ試験として、トランジスタが形成されている基板を６０℃に保
持し、トランジスタのソースとドレインに０Ｖ、ゲートには２０Ｖまたは－２０Ｖの電圧
を印加し、この状態を一時間保持した。ここで、試験環境を暗状態とし、ゲートに正の電
圧を印加する試験をＰＢＴＳ、負の電圧を印加する試験をＮＢＴＳと表記する。また、試
料に光を照射した状態におけるＰＢＴＳをＰＢＩＴＳ、ＮＢＴＳをＮＢＩＴＳと表記する
。光の照射は、約１００００ｌｘの白色ＬＥＤ光を用いた。
図３７には、チャネル長を３μｍ、チャネル幅を５０μｍとしたトランジスタについて
のＧＢＴ試験結果を示している。縦軸にしきい値電圧（Ｖｔｈ）の変動量（ΔＶｔｈ）を
示している。試料Ｄ１、試料Ｄ２のいずれの試料においても、しきい値電圧の変動は極め
て小さいことが確認できた。
以上のことから、本発明の一態様のトランジスタは極めて信頼性が高いことが確認でき
た。
１００：トランジスタ、１００Ａ～Ｇ：トランジスタ、１０２：基板、１０４：絶縁層、
１０６：導電層、１０６Ｃ：導電層、１０７：絶縁層、１０８：半導体層、１０８Ｃ：金
属酸化物層、１０８ｆ：金属酸化物膜、１０８ｉ：領域、１０８ｎ：領域、１０８ｎ１：
領域、１０８ｎ２：領域、１０９：導電層、１１０：絶縁層、１１０ｆ：絶縁膜、１１１
：絶縁層、１１２：導電層、１１２ｆ：導電膜、１１４：金属酸化物層、１１４ｆ：金属
酸化物膜、１１６：第１の層、１１６ａ：第１の層、１１７：金属酸化物層、１１８：絶
縁層、１１９：絶縁層、１２０ａ：導電層、１２０ｂ：導電層、１３０Ａ～Ｃ：容量素子
、１４１ａ～ｃ：開口部、１４２：開口部

Claims (1)

  1. 同層に配置された第１の導電層及び第２の導電層と、
    第１の絶縁層を介して前記第１の導電層の上方に配置された第１の金属酸化物層と、
    前記第１の絶縁層を介して前記第２の導電層の上方に配置された第２の金属酸化物層と、
    前記第１の金属酸化物層の第１の領域の上方において、下から順に積層されるように配置された第２の絶縁層、第３の金属酸化物層、及び第３の導電層と、
    前記第１の金属酸化物層の上方、前記第３の導電層の上方、及び前記第２の金属酸化物層の上方に配置された第３の絶縁層と、
    前記第３の絶縁層の上方に配置された第４の金属酸化物層と、
    前記第４の金属酸化物層の上方に配置された第４の絶縁層と、
    前記第４の絶縁層の上方に配置され、かつ、前記第１の金属酸化物層及び前記第２の金属酸化物層と電気的に接続された第４の導電層と、を有し、
    前記第１の金属酸化物層は、前記第３の導電層と重なりを有さない第２の領域及び第３の領域を有し、
    前記第３の絶縁層は、前記第２の領域の上面、前記第３の領域の上面、前記第２の絶縁層の側面、前記第３の金属酸化物層の側面、前記第３の導電層の上面、前記第３の導電層の側面、及び前記第２の金属酸化物層の上面と接する領域を有し、
    前記第３の絶縁層は、窒化アルミニウムチタン、窒化チタン、又は窒化アルミニウムを含み、
    前記第２の領域は、前記第１の領域よりも低抵抗である、
    半導体装置。
JP2022168923A 2017-05-19 2022-10-21 半導体装置 Active JP7430763B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2017099571 2017-05-19
JP2017099571 2017-05-19
JP2017133092 2017-07-06
JP2017133092 2017-07-06
JP2017216684 2017-11-09
JP2017216684 2017-11-09
JP2018094242A JP2019075532A (ja) 2017-05-19 2018-05-16 半導体装置、表示装置、および半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018094242A Division JP2019075532A (ja) 2017-05-19 2018-05-16 半導体装置、表示装置、および半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2023009074A JP2023009074A (ja) 2023-01-19
JP7430763B2 true JP7430763B2 (ja) 2024-02-13

Family

ID=64273557

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018094242A Withdrawn JP2019075532A (ja) 2017-05-19 2018-05-16 半導体装置、表示装置、および半導体装置の作製方法
JP2022168923A Active JP7430763B2 (ja) 2017-05-19 2022-10-21 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018094242A Withdrawn JP2019075532A (ja) 2017-05-19 2018-05-16 半導体装置、表示装置、および半導体装置の作製方法

Country Status (6)

Country Link
US (2) US11152512B2 (ja)
JP (2) JP2019075532A (ja)
KR (1) KR20200004344A (ja)
CN (2) CN117116946A (ja)
TW (2) TW202347616A (ja)
WO (1) WO2018211351A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6790950B2 (ja) * 2017-03-22 2020-11-25 Tdk株式会社 状態検出装置
CN110911382B (zh) * 2018-09-14 2021-06-25 群创光电股份有限公司 天线装置
US11139562B2 (en) * 2018-09-14 2021-10-05 Innolux Corporation Antenna device
CN110190132A (zh) * 2019-05-17 2019-08-30 深圳市华星光电半导体显示技术有限公司 薄膜晶体管器件及其制备方法
US11662258B2 (en) * 2019-05-29 2023-05-30 Wiliot, LTD. Force sensor integrated on substrate
US10944027B2 (en) * 2019-06-14 2021-03-09 X Display Company Technology Limited Pixel modules with controllers and light emitters
KR20210063922A (ko) * 2019-11-25 2021-06-02 삼성전자주식회사 지문 센서를 포함하는 전자 장치
CN111293178A (zh) * 2020-02-21 2020-06-16 合肥鑫晟光电科技有限公司 一种薄膜晶体管及其制备方法
US11978774B2 (en) * 2020-10-05 2024-05-07 Sandisk Technologies Llc High voltage field effect transistor with vertical current paths and method of making the same
CN112735272B (zh) * 2020-12-30 2022-05-17 武汉华星光电技术有限公司 显示面板及显示装置
CN112782895A (zh) * 2021-01-27 2021-05-11 武汉华星光电技术有限公司 显示面板及液晶显示装置
US20230029141A1 (en) * 2021-07-23 2023-01-26 Taiwan Semiconductor Manufacturing Company Embedded double side heating phase change random access memory (pcram) device and method of making same
CN116113238A (zh) * 2021-09-16 2023-05-12 联华电子股份有限公司 半导体存储器结构及其制作方法
US11415673B1 (en) 2021-11-24 2022-08-16 Aurora Operations, Inc. Silicon photonics device for LIDAR sensor and method for fabrication
US11513289B1 (en) * 2021-11-24 2022-11-29 Aurora Operations, Inc. Silicon photonics device for LIDAR sensor and method for fabrication
KR20230089590A (ko) * 2021-12-13 2023-06-21 삼성디스플레이 주식회사 표시장치 및 그 제조방법

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011091110A (ja) 2009-10-20 2011-05-06 Canon Inc 酸化物半導体素子を用いた回路及びその製造方法、並びに表示装置
JP2012182165A (ja) 2011-02-28 2012-09-20 Sony Corp 表示装置および電子機器
JP2013130615A (ja) 2011-12-20 2013-07-04 Sony Corp 表示装置および電子機器
JP2015191038A (ja) 2014-03-27 2015-11-02 ソニー株式会社 表示装置、電子機器および基板
WO2016128860A1 (ja) 2015-02-12 2016-08-18 株式会社半導体エネルギー研究所 表示装置
JP2016197704A (ja) 2014-10-10 2016-11-24 株式会社半導体エネルギー研究所 撮像装置
JP2016219801A (ja) 2015-05-22 2016-12-22 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置
JP2017079330A (ja) 2015-10-20 2017-04-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2017054899A5 (ja) 2015-09-09 2018-10-18 半導体装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003075870A (ja) * 2001-09-06 2003-03-12 Toshiba Corp 平面表示装置およびその製造方法
JP2004109857A (ja) 2002-09-20 2004-04-08 Seiko Epson Corp 液晶表示装置、及び電子機器
KR20160063402A (ko) 2008-09-12 2016-06-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 디스플레이 장치
JP5491833B2 (ja) * 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
JP5708910B2 (ja) 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
WO2011135987A1 (en) * 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2012151453A (ja) * 2010-12-28 2012-08-09 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の駆動方法
JP6009226B2 (ja) 2011-06-10 2016-10-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6005401B2 (ja) 2011-06-10 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6013685B2 (ja) 2011-07-22 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
TW201322341A (zh) 2011-11-21 2013-06-01 Ind Tech Res Inst 半導體元件以及其製造方法
JP6080563B2 (ja) 2012-01-23 2017-02-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6142136B2 (ja) 2012-02-28 2017-06-07 株式会社Ｊｏｌｅｄ トランジスタの製造方法、表示装置の製造方法および電子機器の製造方法
TW201338173A (zh) 2012-02-28 2013-09-16 Sony Corp 電晶體、製造電晶體之方法、顯示裝置及電子機器
KR101912406B1 (ko) * 2012-04-12 2019-01-07 삼성디스플레이 주식회사 평판 표시 장치용 백플레인, 상기 백플레인의 제조방법, 및 상기 백플레인을 포함하는 유기 발광 표시 장치
WO2013180040A1 (en) 2012-05-31 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20230010809A (ko) * 2012-09-13 2023-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP6111458B2 (ja) 2013-03-28 2017-04-12 株式会社Ｊｏｌｅｄ 半導体装置、表示装置および電子機器
KR102049443B1 (ko) * 2013-05-15 2019-11-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP6490914B2 (ja) * 2013-06-28 2019-03-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102244553B1 (ko) * 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
JP6402017B2 (ja) * 2013-12-26 2018-10-10 株式会社半導体エネルギー研究所 半導体装置
KR20240007724A (ko) * 2013-12-27 2024-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
JP2015135896A (ja) 2014-01-17 2015-07-27 株式会社Ｊｏｌｅｄ 半導体装置、表示装置及び半導体装置の製造方法
US9424890B2 (en) * 2014-12-01 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP6135694B2 (ja) 2015-02-20 2017-05-31 トヨタ自動車株式会社 車載電池
KR102556718B1 (ko) * 2015-06-19 2023-07-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 및 전자 기기
JP2017041596A (ja) 2015-08-21 2017-02-23 株式会社Ｊｏｌｅｄ 薄膜トランジスタ、半導体装置および電子機器
JP6636755B2 (ja) * 2015-09-09 2020-01-29 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011091110A (ja) 2009-10-20 2011-05-06 Canon Inc 酸化物半導体素子を用いた回路及びその製造方法、並びに表示装置
JP2012182165A (ja) 2011-02-28 2012-09-20 Sony Corp 表示装置および電子機器
JP2013130615A (ja) 2011-12-20 2013-07-04 Sony Corp 表示装置および電子機器
JP2015191038A (ja) 2014-03-27 2015-11-02 ソニー株式会社 表示装置、電子機器および基板
JP2016197704A (ja) 2014-10-10 2016-11-24 株式会社半導体エネルギー研究所 撮像装置
WO2016128860A1 (ja) 2015-02-12 2016-08-18 株式会社半導体エネルギー研究所 表示装置
JP2016219801A (ja) 2015-05-22 2016-12-22 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置
JP2017054899A5 (ja) 2015-09-09 2018-10-18 半導体装置
JP2017079330A (ja) 2015-10-20 2017-04-27 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
US11152512B2 (en) 2021-10-19
TWI831743B (zh) 2024-02-11
TW202347616A (zh) 2023-12-01
WO2018211351A1 (en) 2018-11-22
KR20200004344A (ko) 2020-01-13
CN117116946A (zh) 2023-11-24
JP2019075532A (ja) 2019-05-16
TW201903967A (zh) 2019-01-16
US20210343869A1 (en) 2021-11-04
US11705525B2 (en) 2023-07-18
US20200203532A1 (en) 2020-06-25
CN110651358A (zh) 2020-01-03
JP2023009074A (ja) 2023-01-19

Similar Documents

Publication Publication Date Title
JP7430763B2 (ja) 半導体装置
JP7118973B2 (ja) 半導体装置
JP7126823B2 (ja) 半導体装置の作製方法
JP7155128B2 (ja) 半導体装置、及び表示装置
US11693288B2 (en) Semiconductor device and display device
JP2018190753A (ja) 半導体装置、および表示装置
JP2019020687A (ja) 表示装置
JP6925819B2 (ja) 半導体装置の作製方法
JP2019125789A (ja) 半導体装置
JP2018163949A (ja) 半導体装置、及び半導体装置の作製方法
JP2019071400A (ja) 半導体装置、表示装置、および半導体装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240131

R150 Certificate of patent or registration of utility model

Ref document number: 7430763

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150