JP6636755B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6636755B2
JP6636755B2 JP2015177192A JP2015177192A JP6636755B2 JP 6636755 B2 JP6636755 B2 JP 6636755B2 JP 2015177192 A JP2015177192 A JP 2015177192A JP 2015177192 A JP2015177192 A JP 2015177192A JP 6636755 B2 JP6636755 B2 JP 6636755B2
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
insulating film
electrode
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015177192A
Other languages
English (en)
Other versions
JP2017054899A (ja
JP2017054899A5 (ja
Inventor
紘慈 楠
紘慈 楠
純一 肥塚
純一 肥塚
正美 神長
正美 神長
行徳 島
行徳 島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015177192A priority Critical patent/JP6636755B2/ja
Publication of JP2017054899A publication Critical patent/JP2017054899A/ja
Publication of JP2017054899A5 publication Critical patent/JP2017054899A5/ja
Application granted granted Critical
Publication of JP6636755B2 publication Critical patent/JP6636755B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明の一態様は、半導体装置、表示装置及び該表示装置を用いた電子機器に関する。または、本発明の一態様は、物、方法、又は製造方法に関する。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、又は組成物（コンポジション・オブ・マター）に関する。本発明の一態様は、半導体装置、表示装置、電子機器、それらの作製方法、又はそれらの駆動方法に関する。とくに、本発明の一態様は、例えば、トランジスタ及び容量素子を有する半導体装置に関する。
液晶表示装置や発光表示装置に代表されるフラットパネルディスプレイの多くに用いられているトランジスタは、ガラス基板上に形成されたアモルファスシリコン、単結晶シリコン又は多結晶シリコンなどのシリコン半導体によって構成されている。また、該シリコン半導体を用いたトランジスタは、集積回路（ＩＣ）などにも利用されている。
近年、シリコン半導体に代わって、半導体特性を示す金属酸化物をトランジスタに用いる技術が注目されている。なお、本明細書中では、半導体特性を示す金属酸化物を酸化物半導体とよぶことにする。例えば、酸化物半導体として、酸化亜鉛、またはＩｎ−Ｇａ−Ｚｎ系酸化物を用いたトランジスタを作製し、該トランジスタを表示装置の画素のスイッチング素子などに用いる技術が開示されている（特許文献１及び特許文献２参照）。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
本発明の一態様は、導電性を有する酸化物半導体膜を備えた半導体装置を提供することを課題の一とする。または、本発明の一態様は、開口率を高めつつ容量値を増大させた半導体装置を提供することを課題の一とする。または、本発明の一態様は、製造コストが低い半導体装置を提供することを課題の一とする。または、本発明の一態様は、新規な半導体装置などを提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、トランジスタと、第１の絶縁膜と、一対の電極間に第３の絶縁膜を含む容量素子と、を有する半導体装置であって、トランジスタは、第１の絶縁膜上の第１の酸化物半導体膜と、第１の酸化物半導体膜上の第２の絶縁膜と、第２の絶縁膜上の第２の酸化物半導体膜と、第１の酸化物半導体膜および第２の酸化物半導体膜上の第３の絶縁膜と、を有し、第１の酸化物半導体膜は、第２の酸化物半導体膜と重なるチャネル領域と、第３の絶縁膜と接するソース領域と、第３の絶縁膜と接するドレイン領域と、を有し、ソース領域およびドレイン領域は水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、チタン、または希ガスの一以上を有し、容量素子の一対の電極の一方が、第２の酸化物半導体膜を含む、半導体装置である。
また、トランジスタと、第１の絶縁膜と、一対の電極間に第３の絶縁膜を含む容量素子と、を有する半導体装置であって、トランジスタは、ゲート電極と、ゲート電極上の前記第１の絶縁膜と、第１の絶縁膜上の第１の酸化物半導体膜と、第１の酸化物半導体膜上の第２の絶縁膜と、第２の絶縁膜上の第２の酸化物半導体膜と、第１の酸化物半導体膜および第２の酸化物半導体膜上の第３の絶縁膜と、を有し、第１の酸化物半導体膜は、第２の酸化物半導体膜と重なるチャネル領域と、第３の絶縁膜と接するソース領域と、第３の絶縁膜と接するドレイン領域と、を有し、ソース領域およびドレイン領域は水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、チタン、または希ガスの一以上を有し、容量素子の一対の電極の一方が、第２の酸化物半導体膜を含む、半導体装置も本発明の一態様である。
また、トランジスタと、第１の絶縁膜と、一対の電極間に第３の絶縁膜を含む容量素子と、を有する半導体装置であって、トランジスタは、ゲート電極と、ゲート電極上の前記第１の絶縁膜と、第１の絶縁膜上の第１の酸化物半導体膜と、第１の酸化物半導体膜上の第２の絶縁膜と、第２の絶縁膜上の第２の酸化物半導体膜と、第１の酸化物半導体膜および第２の酸化物半導体膜上の第３の絶縁膜と、を有し、ゲート電極は、第２の酸化物半導体膜と電気的に接続され、第１の酸化物半導体膜は、第２の酸化物半導体膜と重なるチャネル領域と、第３の絶縁膜と接するソース領域と、第３の絶縁膜と接するドレイン領域と、を有し、ソース領域およびドレイン領域は水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、チタン、または希ガスの一以上を有し、容量素子の一対の電極の一方が、第２の酸化物半導体膜を含む、半導体装置も本発明の一態様である。
また、トランジスタが第３の絶縁膜上の第４の絶縁膜と、第３の絶縁膜および第４の絶縁膜に設けられた開口部を介して、ソース領域に電気的に接続される第１の導電膜と、第３の絶縁膜および第４の絶縁膜に設けられた開口部を介して、ドレイン領域に電気的に接続される第２の導電膜と、を有する上記の半導体装置も本発明の一態様である。
また、第４の絶縁膜、第１の導電膜および第２の導電膜上の第５の絶縁膜と、第５の絶縁膜上の第３の導電膜を有し、容量素子の一対の電極の他方が第３の導電膜を含む、上記の半導体装置も本発明の一態様である。
また、本発明の一態様の半導体装置は、容量素子が可視光において透光性を有する、上記の半導体装置である。
また、上記の半導体装置において、第１の酸化物半導体膜及び第２の酸化物半導体膜がＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＳｎまたはＨｆを表す）であることが好ましい。
また、上記の半導体装置において、第３の絶縁膜が窒素または水素を含むことが好ましい。
また、上記の半導体装置において、第２の絶縁膜が酸素を含むことが好ましい。
また、上記の半導体装置と、液晶素子とを有する表示装置も、本発明の一態様である。
また、上記の半導体装置と、スイッチ、スピーカ、表示部または筐体と、を有する電子機器も、本発明の一態様である。
本発明の一態様により、導電性を有する酸化物半導体膜を備えた半導体装置を提供することができる。または、本発明の一態様により、開口率を高めつつ容量値を増大させた半導体装置を提供することができる。または、本発明の一態様により、製造コストが低い半導体装置を提供することができる。また本発明の一態様により、新規な半導体装置などを提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す断面図。 半導体装置の一態様を示す断面図。 半導体装置の一態様を示す断面図。 半導体装置の一態様を示す断面図。 バンド構造を説明する図。 半導体装置の作製方法の一態様を示す断面図。 半導体装置の作製方法の一態様を示す断面図。 半導体装置の作製方法の一態様を示す断面図。 半導体装置の作製方法の一態様を示す断面図。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ−ＯＳの制限視野電子回折パターンを示す図。 ＣＡＡＣ−ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像およびその画像解析像。 ｎｃ−ＯＳの電子回折パターンを示す図、およびｎｃ−ＯＳの断面ＴＥＭ像。 ａ−ｌｉｋｅ ＯＳの断面ＴＥＭ像。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 表示装置の一形態を示す上面図及び画素の一形態を示す回路図。 画素の一形態を示す上面図。 画素の一形態を示す断面図。 画素の一形態を示す上面図。 画素の一形態を示す断面図。 画素の一形態を示す上面図。 画素の一形態を示す断面図。 画素の一形態を示す上面図。 画素の一形態を示す断面図。 画素の一形態を示す上面図。 画素の一形態を示す断面図。 画素の一形態を示す上面図。 画素の一形態を示す断面図。 タッチセンサのブロック図及びタイミングチャート図。 タッチセンサを備える画素を説明する図。 タッチセンサ及び画素の動作を説明する図。 タッチパネルの方式を示す断面概略図。 タッチパネルの方式を示す断面概略図。 タッチセンサの電極の配置を示す上面図。 画素の一形態を示す上面図。 画素の一形態を示す断面図。 画素の一形態を示す回路図。 表示装置の一形態を示す上面図。 表示装置の一形態を示す断面図。 表示装置の一形態を示す断面図。 表示装置の一形態を示す断面図。 タッチパネルの構成を示す斜視図。 タッチパネルの構成を示す断面図。 タッチセンサの構成を示す上面図。 タッチセンサ電極の構成を示す上面図。 タッチセンサの構成を示す上面図。 タッチセンサ電極の構成を示す上面図。 発光素子の構成を説明する図。 表示モジュールを説明する図。 電子機器を説明する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。但し、本発明の一態様は以下の説明に限定されず、本発明の主旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明の一態様は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。また、以下に説明する実施の形態において、同一部分または同様の機能を有する部分には、同一の符号または同一のハッチパターンを異なる図面間で共通して用い、その繰り返しの説明は省略する。
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
また、本明細書等において用いる第１、第２等の序数詞は、構成要素の混合を避けるために付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁膜」という用語に変更することが可能な場合がある。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に低い場合は、「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書等に記載の「半導体」は、「絶縁体」に言い換えることが可能な場合がある。同様に、本明細書等に記載の「絶縁体」は、「半導体」に言い換えることが可能な場合がある。または、本明細書等に記載の「絶縁体」を「半絶縁体」に言い換えることが可能な場合がある。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に高い場合は、「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書等に記載の「半導体」は、「導電体」に言い換えることが可能な場合がある。同様に、本明細書等に記載の「導電体」は、「半導体」に言い換えることが可能な場合がある。
なお、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
なお、本明細書等においてパターニングとは、フォトリソグラフィ工程を用いるものとする。ただし、パターニングは、フォトリソグラフィ工程に限定されず、フォトリソグラフィ工程以外の工程を用いることもできる。また、フォトリソグラフィ工程で形成したマスクはエッチング処理後除去するものとする。
なお、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い膜を指し、好ましくは酸素が５５原子％以上６５原子％以下、窒素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の範囲で含まれるものをいう。窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜を指し、好ましくは窒素が５５原子％以上６５原子％以下、酸素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置について、図１乃至図１３を用いて説明する。
＜半導体装置の構成例１＞
図１（Ａ）は、本発明の一態様の半導体装置１００の上面図であり、図１（Ｂ）は、図１（Ａ）の一点鎖線Ａ−Ｂ間、一点鎖線Ｃ−Ｄ間、及び一点鎖線Ｅ−Ｆ間における切断面の断面図に相当する。なお、図１（Ａ）において、煩雑になることを避けるため、半導体装置１００の構成要素の一部（ゲート絶縁膜等）を省略して図示している。なお、トランジスタの上面図においては、以降の図面においても図１（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。
図１（Ａ）の一点鎖線Ａ−Ｂはトランジスタ１５０のチャネル長方向を示している。また一点鎖線Ｅ−Ｆはトランジスタ１５０のチャネル幅方向を示している。なお、本明細書においてトランジスタのチャネル長方向とは、ソース（ソース領域またはソース電極）及びドレイン（ドレイン領域またはドレイン電極）間において、キャリアが移動する方向を意味し、チャネル幅方向は、基板と水平な面内において、チャネル長方向に対して垂直の方向を意味する。
図１（Ａ）、（Ｂ）に示す半導体装置１００は、第１の酸化物半導体膜１０８を含むトランジスタ１５０と、一対の電極間に絶縁膜を含む容量素子１６０と、を有する。なお、容量素子１６０において、一対の電極の一方が第２の酸化物半導体膜１１１ｂであり、一対の電極の他方が導電膜１２３である。
トランジスタ１５０は、基板１０２上のゲート電極１０６と、ゲート電極１０６上のゲート絶縁膜として機能する絶縁膜１０４と、絶縁膜１０４上の第１の酸化物半導体膜１０８と、第１の酸化物半導体膜１０８上の絶縁膜１１０と、絶縁膜１１０上の第２の酸化物半導体膜１１１ａと、絶縁膜１０４、第１の酸化物半導体膜１０８および第２の酸化物半導体膜１１１ａ上の絶縁膜１１６と、を有する。なお、第１の酸化物半導体膜１０８は、第２の酸化物半導体膜１１１ａと重なるチャネル領域１０８ｉと、絶縁膜１１６と接するソース領域１０８ｓと、絶縁膜１１６と接するドレイン領域１０８ｄと、を有する。
トランジスタ１５０において、ゲート電極１０６は第１のゲート電極として機能し、第２の酸化物半導体膜１１１ａは第２のゲート電極として機能する。第２の酸化物半導体膜１１１ａは、絶縁膜１０４、絶縁膜１１０に設けられた開口部１４２を介してゲート電極１０６と電気的に接続される。すなわち、ゲート電極１０６および第２の酸化物半導体膜１１１ａは同電位となる。なお、トランジスタ１５０において、ゲート電極１０６と第２の酸化物半導体膜１１１ａが各々独立して動作し、異なる電位を与えられる構成としてもよい。また、トランジスタ１５０がゲート電極１０６を有さない構成としてもよい（図１（Ｃ）参照）。
また、絶縁膜１１６は、窒素または水素を有する。絶縁膜１１６と、ソース領域１０８ｓ及びドレイン領域１０８ｄと、が接することで、絶縁膜１１６中の窒素または水素がソース領域１０８ｓ及びドレイン領域１０８ｄ中に添加される。ソース領域１０８ｓ及びドレイン領域１０８ｄは、窒素または水素が添加されることで、キャリア密度が高くなる。なお、第１の酸化物半導体膜１０８において、ソース領域１０８ｓおよびドレイン領域１０８ｄはチャネル領域１０８ｉとハッチングを変えて示している（図１（Ｂ）参照）。
また、トランジスタ１５０は、絶縁膜１１６上の絶縁膜１１８と、絶縁膜１１６、１１８に設けられた開口部１４１ａを介して、ソース領域１０８ｓに電気的に接続される導電膜１２０ａと、絶縁膜１１６、１１８に設けられた開口部１４１ｂを介して、ドレイン領域１０８ｄに電気的に接続される導電膜１２０ｂと、を有していてもよい。
なお、本明細書等において、絶縁膜１０４を第１の絶縁膜と、絶縁膜１１０を第２の絶縁膜と、絶縁膜１１６を第３の絶縁膜と、絶縁膜１１８を第４の絶縁膜と、後述する絶縁膜１２２を第５の絶縁膜と、それぞれ呼称する場合がある。また、導電膜１１２は、ゲート電極としての機能を有し、導電膜１２０ａは、ソース電極またはドレイン電極の一方としての機能を有し、導電膜１２０ｂは、ソース電極またはドレイン電極の他方としての機能を有する。
また、絶縁膜１１０は、ゲート絶縁膜としての機能を有する。また、絶縁膜１１０は、過剰酸素領域を有する。絶縁膜１１０が過剰酸素領域を有することで、第１の酸化物半導体膜１０８が有するチャネル領域１０８ｉ中に過剰酸素を供給することができる。よって、チャネル領域１０８ｉに形成されうる酸素欠損を過剰酸素により補填することができるため、信頼性の高い半導体装置を提供することができる。
なお、第１の酸化物半導体膜１０８中に過剰酸素を供給させるためには、第１の酸化物半導体膜１０８の下方に形成される絶縁膜１０４に過剰酸素を供給してもよい。ただし、この場合、絶縁膜１０４中に含まれる過剰酸素は、第１の酸化物半導体膜１０８が有するソース領域１０８ｓ、及びドレイン領域１０８ｄにも供給されうる。ソース領域１０８ｓ、及びドレイン領域１０８ｄ中に過剰酸素が供給されると、ソース領域１０８ｓ、及びドレイン領域１０８ｄの抵抗が高くなる場合がある。
一方で、第１の酸化物半導体膜１０８の上方に形成される絶縁膜１１０に過剰酸素を有する構成とすることで、チャネル領域１０８ｉにのみ選択的に過剰酸素を供給させることが可能となる。あるいは、チャネル領域１０８ｉ、ソース領域１０８ｓ、及びドレイン領域１０８ｄに過剰酸素を供給させたのち、ソース領域１０８ｓ及びドレイン領域１０８ｄのキャリア密度を選択的に高めることで、ソース領域１０８ｓ、及びドレイン領域１０８ｄの抵抗が高くなることを抑制することができる。
また、第１の酸化物半導体膜１０８が有するソース領域１０８ｓ及びドレイン領域１０８ｄは、それぞれ、酸素欠損を形成する元素、または酸素欠損と結合する以下の元素を一以上有することが好ましい。当該酸素欠損を形成する元素、または酸素欠損と結合する元素としては、代表的には水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、チタン、希ガス等が挙げられる。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。上記酸素欠損を形成する元素は、絶縁膜１１６の構成元素がソース領域１０８ｓ、及びドレイン領域１０８ｄに拡散する、または不純物添加処理によりソース領域１０８ｓ、及びドレイン領域１０８ｄ中に添加される。
不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素と酸素の結合が切断され、酸素欠損が形成される。または、不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素と結合していた酸素が不純物元素と結合し、金属元素から酸素が脱離され、酸素欠損が形成される。これらの結果、酸化物半導体膜においてキャリア密度が増加し、導電性が高くなる。
また、絶縁膜１１８、導電膜１２０ａおよび導電膜１２０ｂ上に、絶縁膜１２２、導電膜１２３がこの順で形成されている。絶縁膜１１６および絶縁膜１１８には、第２の酸化物半導体膜１１１ｂに達する開口部１４３が形成されており、開口部１４３を介して導電膜１２０ｂと第２の酸化物半導体膜１１１ｂが電気的に接続されている。第２の酸化物半導体膜１１１ｂは、例えば、画素電極としての機能を有する。また導電膜１２３は、例えば、コモン電極としての機能を有する。
なお、第２の酸化物半導体膜１１１ｂがコモン電極としての機能を有し、導電膜１２３が画素電極としての機能を有していてもよい（図２（Ａ）参照）。図２（Ａ）において、導電膜１２３は絶縁膜１２２に設けられた開口部１４４を介して導電膜１２０ｂと電気的に接続されている。また、第２の酸化物半導体膜１１１ｂの代わりに、第１の酸化物半導体膜１０８と同時に形成される第１の酸化物半導体膜１０８ｂが画素電極としての機能を有していてもよい（図２（Ｂ）参照）。また、第１の酸化物半導体膜１０８ｂがコモン電極としての機能を有し、導電膜１２３が画素電極としての機能を有していてもよい（図２（Ｃ）参照）。
また、コモン電極の機能を有する導電膜１２３に補助電極が接続されていてもよい。第２の酸化物半導体膜１１１ｂが透過型液晶表示装置の画素電極として機能する場合、該補助電極は第２の酸化物半導体膜１１１ｂと重畳しない位置に設けることが好ましい。例えば、導電膜１２３上に補助電極として機能する導電膜１２４が設けられていてもよい（図３（Ａ）、（Ｂ）参照）。また、導電膜１２０ａ、１２０ｂと同時に形成できる導電膜１２０ｃが、導電膜１２３の補助配線として設けられていてもよい（図４（Ａ）、（Ｂ）参照）。図４（Ａ）、（Ｂ）において、導電膜１２０ｃは絶縁膜１２２に設けられた開口部１４５を介して導電膜１２３と電気的に接続される。なお、図３（Ｂ）、図４（Ｂ）はそれぞれ、図３（Ａ）、図４（Ａ）の一点鎖線Ａ−Ｂ間、一点鎖線Ｃ−Ｇ間における切断面の断面図に相当する。
容量素子１６０は、絶縁膜１１０上の一対の電極の一方としての機能を有する第２の酸化物半導体膜１１１と、第２の酸化物半導体膜１１１上の誘電体膜として機能する絶縁膜１１６、絶縁膜１１８および絶縁膜１２２と、絶縁膜１２２上の一対の電極の他方としての機能を有する導電膜１２３と、を有する。すなわち、第２の酸化物半導体膜１１１ｂは、画素電極としての機能と容量素子の電極としての機能を有する。また導電膜１２３は、コモン電極としての機能と容量素子の電極としての機能を有する。
なお、第１の酸化物半導体膜１０８と第２の酸化物半導体膜１１１ａ、１１１ｂは、同一の金属元素を有すると好ましい。第１の酸化物半導体膜１０８と第２の酸化物半導体膜１１１ａ、１１１ｂを同一の金属元素を有する構成とすることで、製造装置（例えば、成膜装置、加工装置等）を共通に用いることが可能となるため、製造コストを抑制することができる。
また、図１に示す半導体装置１００は、トランジスタ１５０のゲート電極として機能する第２の酸化物半導体膜１１１ａと、画素電極として機能する第２の酸化物半導体膜１１１ｂを同様の材料を用いて同時に形成する。このような構成とすることで、該半導体装置を作製する工程数を減らし、製造コストを抑制することができる。
また、容量素子１６０は、透光性を有する。すなわち、容量素子１６０が有する、第２の酸化物半導体膜１１１ｂ、導電膜１２３、及び絶縁膜１１６、１１８、１２２は、それぞれ透光性を有する材料により構成される。このように、容量素子１６０が透光性を有することで、画素内のトランジスタが形成される箇所以外の領域に大きく（大面積に）形成することができるため、開口率を高めつつ容量値を増大させた半導体装置を得ることができる。この結果、表示品位の優れた半導体装置を得ることができる。
なお、トランジスタ１５０において、第１の酸化物半導体膜１０８のチャネル領域１０８ｉは、ソース領域１０８ｓおよびドレイン領域１０８ｄと比較して抵抗率が高い。また、第２の酸化物半導体膜１１１ａ、１１１ｂは電極としての機能を有するため、第１の酸化物半導体膜１０８のチャネル領域１０８ｉと比較して抵抗率が低い。
ここで、第１の酸化物半導体膜１０８及び第２の酸化物半導体膜１１１の抵抗率の制御方法について、以下説明を行う。
＜酸化物半導体の抵抗率の制御方法＞
第１の酸化物半導体膜１０８及び第２の酸化物半導体膜１１１に用いることのできる酸化物半導体膜は、膜中の酸素欠損及び／又は膜中の水素、水等の不純物濃度によって、抵抗率を制御することができる半導体材料である。そのため、第１の酸化物半導体膜１０８及び第２の酸化物半導体膜１１１へ酸素欠損及び／又は不純物濃度が増加する処理、または酸素欠損及び／又は不純物濃度が低減する処理を選択することによって、それぞれの酸化物半導体膜の抵抗率を制御することができる。
具体的には、低効率を下げたい領域の酸化物半導体膜にプラズマ処理を行い、該酸化物半導体の膜中の酸素欠損を増加させる、および／または酸化物半導体の膜中の水素、水等の不純物を増加させることによって、キャリア密度が高く、抵抗率が低い酸化物半導体膜とすることができる。また、酸化物半導体膜に水素を含む絶縁膜を接して形成し、該水素を含む絶縁膜、例えば絶縁膜１１６から酸化物半導体膜に水素を拡散させることによって、キャリア密度が高く、抵抗率が低い酸化物半導体膜とすることができる。このとき、該酸化物半導体膜は、酸化物導電体（ＯＣ：Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）として機能する。例えば、第２の酸化物半導体膜１１１ａ、１１１ｂは、上記にように膜中の酸素欠損を増加させる、または水素を拡散させる工程の前においては半導体としての機能を有し、該工程の後においては、導電体としての機能を有する。
一方、第１の酸化物半導体膜１０８のチャネル領域１０８ｉは、絶縁膜１１０を設けることによって、水素を含む絶縁膜１１６と接しない構成とする。絶縁膜１０４、１１０の少なくとも一つに酸素を含む絶縁膜、別言すると、酸素を放出することが可能な絶縁膜を適用することで、チャネル領域１０８ｉとしたい酸化物半導体膜の領域に酸素を供給することができる。酸素が供給されたチャネル領域１０８ｉは、膜中または界面の酸素欠損が補填され抵抗率が高い酸化物半導体膜となる。なお、酸素を放出することが可能な絶縁膜としては、例えば、酸化シリコン膜、または酸化窒化シリコン膜を用いることができる。
また、抵抗率が低い酸化物半導体膜を得るために、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いて、水素、ボロン、リン、または窒素を酸化物半導体膜に注入してもよい。
また、抵抗率が低い酸化物半導体膜を得るために、該酸化物半導体膜にプラズマ処理を行ってもよい。例えば、該プラズマ処理としては、代表的には、希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ）、水素、及び窒素の中から選ばれた一種以上を含むガスを用いたプラズマ処理が挙げられる。より具体的には、Ａｒ雰囲気下でのプラズマ処理、Ａｒと水素の混合ガス雰囲気下でのプラズマ処理、アンモニア雰囲気下でのプラズマ処理、Ａｒとアンモニアの混合ガス雰囲気下でのプラズマ処理、または窒素雰囲気下でのプラズマ処理などが挙げられる。
上記プラズマ処理によって、酸化物半導体膜は、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損は、キャリアを発生する要因になる場合がある。また、酸化物半導体膜の近傍、より具体的には、酸化物半導体膜の下側または上側に接する絶縁膜から水素が供給されると、上記酸素欠損と水素が結合することで、キャリアである電子を生成する場合がある。
一方、酸素欠損が補填され、水素濃度が低減された酸化物半導体膜は、高純度真性化、又は実質的に高純度真性化された酸化物半導体膜といえる。ここで、実質的に真性とは、酸化物半導体膜のキャリア密度が、８×１０１１個／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０個／ｃｍ３未満であることを指す。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度を低減することができる。
また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。したがって、上述した高純度真性または実質的に高純度真性である酸化物半導体膜の領域をチャネル領域１０８ｉに用いるトランジスタ１５０は、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
絶縁膜１１６として、例えば、水素を含む絶縁膜、別言すると水素を放出することが可能な絶縁膜、代表的には窒化シリコン膜を用いることで、第１の酸化物半導体膜１０８および第２の酸化物半導体膜１１１ａ、１１１ｂに水素を供給することができる。水素を放出することが可能な絶縁膜としては、膜中の含有水素濃度が１×１０２２ａｔｏｍｓ／ｃｍ３以上であると好ましい。このような絶縁膜を上記の酸化物半導体膜に接して形成することで、該酸化物半導体膜に効果的に水素を含有させることができる。このように、第１の酸化物半導体膜１０８及び第２の酸化物半導体膜１１１ａ、１１１ｂに接する絶縁膜の構成を変えることによって、酸化物半導体膜の抵抗率を制御することができる。
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。
第１の酸化物半導体膜１０８のチャネル領域１０８ｉは、水素ができる限り低減されていることが好ましい。具体的には、チャネル領域１０８ｉにおいて、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。
一方、第１の酸化物半導体膜１０８のソース領域１０８ｓ、ドレイン領域１０８ｄおよび第２の酸化物半導体膜１１１ａ、１１１ｂに含まれる水素濃度は、８×１０１９以上、好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３以上、より好ましくは５×１０２０以上である。または、これらの酸化物半導体膜に含まれる水素濃度は、チャネル領域１０８ｉと比較して２倍以上、好ましくは１０倍以上である。また、これらの酸化物半導体膜の抵抗率が、チャネル領域１０８ｉの抵抗率の１×１０−８倍以上１×１０−１倍未満であることが好ましく、代表的には１×１０−３Ωｃｍ以上１×１０４Ωｃｍ未満、さらに好ましくは、抵抗率が１×１０−３Ωｃｍ以上１×１０−１Ωｃｍ未満であるとよい。
ここで、図１（Ａ）及び図１（Ｂ）に示す半導体装置１００のその他の構成要素の詳細について、以下説明を行う。
＜基板＞
基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板１０２として用いてもよい。また、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１０２として用いてもよい。なお、基板１０２として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表示装置を作製することができる。また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１５０、容量素子１６０等を形成してもよい。
これらの他にも、基板１０２として、様々な基板を用いて、トランジスタを形成することが出来る。基板の種類は、特定のものに限定されることはない。その基板の一例としては、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチック、又はアクリル等の可撓性を有する合成樹脂などがある。貼り合わせフィルムの一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、又はポリ塩化ビニルなどがある。基材フィルムの一例としては、ポリエステル、ポリアミド、ポリイミド、無機蒸着フィルム、又は紙類などがある。特に、半導体基板、単結晶基板、又はＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、又は形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、又は回路の高集積化を図ることができる。
なお、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転置し、別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、又はゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。
＜第１の絶縁膜＞
絶縁膜１０４としては、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（ＰＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。また、絶縁膜１０４としては、例えば、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成することができる。なお、酸化物半導体膜１０８との界面特性を向上させるため、絶縁膜１０４において少なくとも酸化物半導体膜１０８と接する領域は酸化物絶縁膜で形成することが好ましい。また、絶縁膜１０４として加熱により酸素を放出する酸化物絶縁膜を用いることで、加熱処理により絶縁膜１０４に含まれる酸素を、酸化物半導体膜１０８に移動させることが可能である。
絶縁膜１０４の厚さは、５０ｎｍ以上、または１００ｎｍ以上３０００ｎｍ以下、または２００ｎｍ以上１０００ｎｍ以下とすることができる。絶縁膜１０４を厚くすることで、絶縁膜１０４の酸素放出量を増加させることができると共に、絶縁膜１０４と酸化物半導体膜１０８との界面における界面準位、並びに酸化物半導体膜１０８のチャネル領域１０８ｉに含まれる酸素欠損を低減することが可能である。
絶縁膜１０４として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ酸化物などを用いればよく、単層または積層で設けることができる。本実施の形態では、絶縁膜１０４として、窒化シリコン膜と、酸化窒化シリコン膜との積層構造を用いる。このように、絶縁膜１０４を積層構造として、下層側に窒化シリコン膜を用い、上層側に酸化窒化シリコン膜を用いることで、酸化物半導体膜１０８中に効率よく酸素を導入することができる。
＜第１の酸化物半導体膜及び第２の酸化物半導体膜＞
第１の酸化物半導体膜１０８及び第２の酸化物半導体膜１１１ａ、１１１ｂは、少なくともインジウム（Ｉｎ）、亜鉛（Ｚｎ）及びＭ（Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＳｎまたはＨｆ等の金属）を含むＩｎ−Ｍ−Ｚｎ酸化物で表記される膜を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好ましい。
スタビライザーとしては、上記Ｍで記載の金属を含め、例えば、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、またはジルコニウム（Ｚｒ）等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）等がある。
第１の酸化物半導体膜１０８及び第２の酸化物半導体膜１１１ａ、１１１ｂを構成する酸化物半導体として、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
なお、ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
また、第１の酸化物半導体膜１０８および第２の酸化物半導体膜１１１ａ、１１１ｂは、上記酸化物のうち、同一の金属元素を有していてもよい。第１の酸化物半導体膜１０８と、第２の酸化物半導体膜１１１を同一の金属元素とすることで、製造コストを低減させることができる。例えば、同一の金属組成の金属酸化物ターゲットを用いることで製造コストを低減させることができる。また同一の金属組成の金属酸化物ターゲットを用いることによって、酸化物半導体膜を加工する際のエッチングガスまたはエッチング液を共通して用いることができる。ただし、第１の酸化物半導体膜１０８と、第２の酸化物半導体膜１１１は、同一の金属元素を有していても、組成が異なる場合がある。例えば、トランジスタ及び容量素子の作製工程中に、膜中の金属元素が脱離し、異なる金属組成となる場合がある。
なお、第１の酸化物半導体膜１０８および第２の酸化物半導体膜１１１ａ、１１１ｂがＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎとＭの原子数比率は、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。
チャネル領域１０８ｉは、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ１５０のオフ電流を低減することができる。
第１の酸化物半導体膜１０８の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、より好ましくは３ｎｍ以上６０ｎｍ以下とする。第２の酸化物半導体膜１１１ａ、１１１ｂの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３０ｎｍ以上７０ｎｍ以下、より好ましくは３０ｎｍ以上５０ｎｍ以下とする。
酸化物半導体膜１０８および第２の酸化物半導体膜１１１ａ、１１１ｂがＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：２．３、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：７等が好ましい。なお、成膜される酸化物半導体膜１０８の原子数比はそれぞれ、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％程度変動することがある。例えば、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１を用いる場合、成膜される酸化物半導体膜の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３近傍となる場合がある。また、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝５：１：７を用いる場合、成膜される酸化物半導体膜の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝５：１：６近傍となる場合がある。
チャネル領域１０８ｉとしては、キャリア密度の低い酸化物半導体膜を用いる。例えば、チャネル領域１０８ｉは、キャリア密度が１×１０１７個／ｃｍ３以下、好ましくは１×１０１５個／ｃｍ３以下、さらに好ましくは１×１０１３個／ｃｍ３以下、より好ましくは１×１０１１個／ｃｍ３以下の酸化物半導体膜を用いる。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、第１の酸化物半導体膜１０８のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
第１の酸化物半導体膜１０８において、第１４族元素の一つであるシリコンや炭素が含まれると、第１の酸化物半導体膜１０８において酸素欠損が増加し、ｎ型化してしまう。このため、第１の酸化物半導体膜１０８におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、チャネル領域１０８ｉにおいて、二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、第１の酸化物半導体膜１０８のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。
また、チャネル領域１０８ｉに窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、二次イオン質量分析法により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
また、チャネル領域１０８ｉにおいて、不純物元素を低減することで、酸化物半導体膜のキャリア密度を低減することができる。このため、チャネル領域１０８ｉにおいては、キャリア密度を１×１０１７個／ｃｍ３以下、または１×１０１５個／ｃｍ３以下、または１×１０１３個／ｃｍ３以下、または１×１０１１個／ｃｍ３以下とすることができる。
チャネル領域１０８ｉとして、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができる。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性と呼ぶ。あるいは、真性、または実質的に真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる場合がある。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう。）になりやすい。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さい特性を得ることができる。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合がある。
一方で、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、絶縁膜１１６と接する。ソース領域１０８ｓ、及びドレイン領域１０８ｄが絶縁膜１１６と接することで、絶縁膜１１６からソース領域１０８ｓ、及びドレイン領域１０８ｄに窒素または水素が添加されるため、キャリア密度が高くなる。
また、第１の酸化物半導体膜１０８および第２の酸化物半導体膜１１１ａ、１１１ｂは、非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ−Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、後述する微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
なお、第１の酸化物半導体膜１０８および第２の酸化物半導体膜１１１ａ、１１１ｂが、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、及び単結晶構造の領域の二種以上を有する単層膜、あるいはこの膜が積層された構造であってもよい。
なお、第１の酸化物半導体膜１０８が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の二種以上を有する混合膜であってもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域を有する場合がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域の積層構造を有する場合がある。
なお、第１の酸化物半導体膜１０８において、チャネル領域１０８ｉと、ソース領域１０８ｓ及びドレイン領域１０８ｄとの結晶性が異なる場合がある。具体的には、酸化物半導体膜１０８において、チャネル領域１０８ｉよりもソース領域１０８ｓ及びドレイン領域１０８ｄの方が、結晶性が低い場合がある。これは、ソース領域１０８ｓ及びドレイン領域１０８ｄに不純物元素が添加された際に、ソース領域１０８ｓ及びドレイン領域１０８ｄにダメージが入ってしまい、結晶性が低下するためである。
＜第２の絶縁膜＞
絶縁膜１１０は、トランジスタ１５０のゲート絶縁膜として機能する。また、絶縁膜１１０は、酸化物半導体膜１０８、特にチャネル領域１０８ｉに酸素を供給する機能を有する。例えば、絶縁膜１１０としては、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成することができる。なお、酸化物半導体膜１０８との界面特性を向上させるため、絶縁膜１１０において、酸化物半導体膜１０８と接する領域は、少なくとも酸化物絶縁膜を用いて形成することが好ましい。絶縁膜１１０として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコンなどを用いればよい。
また、絶縁膜１１０の厚さは、５ｎｍ以上４００ｎｍ以下、または５ｎｍ以上３００ｎｍ以下、または１０ｎｍ以上２５０ｎｍ以下とすることができる。
また、絶縁膜１１０は、欠陥が少ないことが好ましく、代表的には、電子スピン共鳴法（ＥＳＲ：Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）で観察されるシグナルが少ない方が好ましい。例えば、上述のシグナルとしては、ｇ値が２．００１に観察されるＥ’センターが挙げられる。なお、Ｅ’センターは、シリコンのダングリングボンドに起因する。絶縁膜１１０としては、Ｅ’センター起因のスピン密度が、３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン膜、または酸化窒化シリコン膜を用いればよい。
また、絶縁膜１１０には、上述のシグナル以外に二酸化窒素（ＮＯ２）に起因するシグナルが観察される場合がある。当該シグナルは、Ｎの核スピンにより３つのシグナルに分裂しており、それぞれのｇ値が２．０３７以上２．０３９以下（第１のシグナルとする）、ｇ値が２．００１以上２．００３以下（第２のシグナルとする）、及びｇ値が１．９６４以上１．９６６以下（第３のシグナルとする）に観察される。
例えば、絶縁膜１１０として、二酸化窒素（ＮＯ２）起因のスピン密度が、１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である絶縁膜を用いると好適である。
なお、二酸化窒素（ＮＯ２）を含む窒素酸化物（ＮＯｘ）は、絶縁膜１１０中に準位を形成する。当該準位は、酸化物半導体膜１０８のエネルギーギャップ内に位置する。そのため、窒素酸化物（ＮＯｘ）が、絶縁膜１１０及び酸化物半導体膜１０８の界面に拡散すると、当該準位が絶縁膜１１０側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁膜１１０及び酸化物半導体膜１０８界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。したがって、絶縁膜１１０としては、窒素酸化物の含有量が少ない膜を用いると、トランジスタのしきい値電圧のシフトを低減することができる。
窒素酸化物（ＮＯｘ）の放出量が少ない絶縁膜としては、例えば、酸化窒化シリコン膜を用いることができる。当該酸化窒化シリコン膜は、昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）において、窒素酸化物（ＮＯｘ）の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が１×１０１８個／ｃｍ３以上５×１０１９個／ｃｍ３以下である。なお、上記のアンモニアの放出量は、ＴＤＳにおける加熱処理の温度が５０℃以上６５０℃以下、または５０℃以上５５０℃以下の範囲での総量である。
窒素酸化物（ＮＯｘ）は、加熱処理においてアンモニア及び酸素と反応するため、アンモニアの放出量が多い絶縁膜を用いることで窒素酸化物（ＮＯｘ）が低減される。
なお、絶縁膜１１０をＳＩＭＳで分析した場合、膜中の窒素濃度が６×１０２０ａｔｏｍｓ／ｃｍ３以下であると好ましい。
また、絶縁膜１１０として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウムなどのｈｉｇｈ−ｋ材料を用いてもよい。当該ｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリークを低減できる。
＜第３の絶縁膜＞
絶縁膜１１６は、窒素または水素を有する。また、絶縁膜１１６は、フッ素を有していてもよい。絶縁膜１１６としては、例えば、窒化物絶縁膜が挙げられる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化フッ化シリコン、フッ化窒化シリコン等を用いて形成することができる。絶縁膜１１６に含まれる水素濃度は、１×１０２２ａｔｏｍｓ／ｃｍ３以上であると好ましい。また、絶縁膜１１６は、酸化物半導体膜１０８のソース領域１０８ｓ、及びドレイン領域１０８ｄと接する。したがって、絶縁膜１１６と接するソース領域１０８ｓ、及びドレイン領域１０８ｄ中の不純物（窒素または水素）濃度が高くなり、ソース領域１０８ｓ、及びドレイン領域１０８ｄのキャリア密度を高めることができる。
＜第４の絶縁膜＞
絶縁膜１１８としては、酸化物絶縁膜を用いることができる。また、絶縁膜１１８としては、酸化物絶縁膜と、窒化物絶縁膜との積層膜を用いることができる。絶縁膜１１８として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ酸化物などを用いればい。
また、絶縁膜１１８としては、外部からの水素、水等のバリア膜として機能する膜であることが好ましい。
絶縁膜１１８の厚さは、３０ｎｍ以上５００ｎｍ以下、または１００ｎｍ以上４００ｎｍ以下とすることができる。
＜導電膜＞
導電膜１２０ａ、１２０ｂとしては、スパッタリング法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法、熱ＣＶＤ法等を用いて形成することができる。また、導電膜１２０ａ、１２０ｂとしては、例えば、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用いてもよい。また、導電膜１２０ａ、１２０ｂは、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、マンガンを含む銅膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、マンガンを含む銅膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造、マンガンを含む銅膜上に銅膜を積層し、さらにその上にマンガンを含む銅膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
特に、導電膜１２０ａ、１２０ｂとしては、銅を含む材料を用いると好適である。導電膜１２０ａ、１２０ｂに銅を含む材料を用いると、抵抗を低くすることができる。例えば、基板１０２として大面積基板を用いた場合においても信号の遅延等を抑制することができる。
導電膜１２３としては、インジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：ＩＴＯ）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを含むインジウム錫酸化物（Ｉｎ−Ｓｎ−Ｓｉ酸化物：ＩＴＳＯともいう）等の透光性を有する導電性材料を用いて形成できる。なお、導電膜１２０ａ、１２０ｂとして、これらの透光性を有する導電性材料を用いてもよい。また導電膜１２０ａ、１２０ｂを、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
導電膜１２４、導電膜１２０ｃとしては、導電膜１２０ａ、導電膜１２０ｂと同様の材料を用いることができる。
＜第５の絶縁膜＞
トランジスタ１５０の保護絶縁膜として機能する絶縁膜１２２としては、プラズマＣＶＤ法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁膜を、それぞれ用いることができる。または、絶縁膜１２２として、第３の絶縁膜または第４の絶縁膜と同様の材料を用いることができる。
＜半導体装置の構成例２＞
次に、図１（Ａ）、（Ｂ）に示す半導体装置１００と異なる構成について、図５を用いて説明する。
図５（Ａ）は、半導体装置１００Ａの断面図であり、図５（Ｂ）は、半導体装置１００Ｂの断面図である。なお、半導体装置１００Ａ、および半導体装置１００Ｂの上面図としては、図１（Ａ）に示す半導体装置１００と同様であるため、ここでの説明は省略する。
図５（Ａ）に示す半導体装置１００Ａに含まれるトランジスタ１５０Ａは、先に示す半導体装置１００に含まれるトランジスタ１５０と絶縁膜１１０、及び第２の酸化物半導体膜１１１ａの形状が異なる。具体的には、トランジスタのチャネル長（Ｌ）方向の断面において、トランジスタ１５０は、絶縁膜１１０、及び第２の酸化物半導体膜１１１ａの形状がテーパ形状であるのに対し、トランジスタ１５０Ａは、絶縁膜１１０、及び第２の酸化物半導体膜１１１ａの形状が矩形状である。より詳しくは、トランジスタ１５０は、トランジスタのチャネル長（Ｌ）方向の断面において、第２の酸化物半導体膜１１１ａの上端部が絶縁膜１１０の下端部よりも内側に形成される。別言すると、絶縁膜１１０の側端部は、第２の酸化物半導体膜１１１ａの側端部よりも外側に位置する。一方で、トランジスタ１５０Ａは、トランジスタのチャネル長（Ｌ）方向の断面において、第２の酸化物半導体膜１１１ａの上端部と、絶縁膜１１０の下端部とが概略同じ位置に形成される。
トランジスタ１５０としては、第２の酸化物半導体膜１１１ａと、絶縁膜１１０と、を同じマスクで加工し、ウエットエッチング法及びドライエッチング法を組み合わせて加工することで形成できる。トランジスタ１５０Ａとしては、第２の酸化物半導体膜１１１ａと、絶縁膜１１０と、を同じマスクで加工し、ドライエッチング法を用いて、一括して加工することで形成できる。
トランジスタ１５０のような構成とすることで、絶縁膜１１６の被覆性が向上するため好ましい。一方で、トランジスタ１５０Ａのような構成とすることで、ソース領域１０８ｓ及びドレイン領域１０８ｄと、第２の酸化物半導体膜１１１ａとの端部が概略同じ位置に形成されるため好ましい。
図５（Ｂ）に示す半導体装置１００Ｂに含まれるトランジスタ１５０Ｂは、先に示すトランジスタ１５０Ａと比較し、第２の酸化物半導体膜１１１ａ、及び絶縁膜１１０の形状が異なる。具体的には、トランジスタ１５０Ｂは、トランジスタのチャネル長（Ｌ）方向の断面において、第２の酸化物半導体膜１１１ａの下端部と、絶縁膜１１０の上端部との位置が異なる。第２の酸化物半導体膜１１１ａの下端部は、絶縁膜１１０の上端部よりも内側に形成される。
例えば、第２の酸化物半導体膜１１１ａと、絶縁膜１１０と、を同じマスクで加工し、第２の酸化物半導体膜１１１ａをウエットエッチング法で、絶縁膜１１０をドライエッチング法で、それぞれ加工することで、トランジスタ１５０Ｂの構造とすることができる。
また、トランジスタ１５０Ｂの構造とすることで、第１の酸化物半導体膜１０８中に、領域１０８ｆが形成される場合がある。領域１０８ｆは、チャネル領域１０８ｉとソース領域１０８ｓとの間、及びチャネル領域１０８ｉとドレイン領域１０８ｄとの間に形成される。
領域１０８ｆは、高抵抗領域あるいは低抵抗領域のいずれか一方として機能する。高抵抗領域とは、チャネル領域１０８ｉと同等の抵抗を有し、ゲート電極として機能する第２の酸化物半導体膜１１１ａが重畳しない領域である。領域１０８ｆが高抵抗領域の場合、領域１０８ｆは、所謂オフセット領域として機能する。領域１０８ｆがオフセット領域として機能する場合においては、トランジスタ１５０Ｂのオン電流の低下を抑制するために、チャネル長（Ｌ）方向の断面において、領域１０８ｆを１μｍ以下とすればよい。
また、低抵抗領域とは、チャネル領域１０８ｉよりも抵抗が低く、且つソース領域１０８ｓ及びドレイン領域１０８ｄよりも抵抗が高い領域である。領域１０８ｆが低抵抗領域の場合、領域１０８ｆは、所謂、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域として機能する。領域１０８ｆがＬＤＤ領域として機能する場合においては、ドレイン領域の電界緩和が可能となるため、ドレイン領域の電界に起因したトランジスタのしきい値電圧の変動を低減することができる。
なお、領域１０８ｆをＬＤＤ領域とする場合には、例えば、絶縁膜１１６から領域１０８ｆに窒素または水素を供給する、あるいは、第２の酸化物半導体膜１１１ａ及び絶縁膜１１０をマスクとして、第２の酸化物半導体膜１１１ａ及び絶縁膜１１０の上方から不純物元素を添加することで、当該不純物が絶縁膜１１０を介し、第１の酸化物半導体膜１０８に添加されることで形成することができる。
＜半導体装置の構成例３＞
次に、図１（Ａ）、（Ｂ）に示す半導体装置１００と異なる構成について、図６乃至図８を用いて説明する。
図６（Ａ）は、半導体装置１００Ｃの断面図であり、図６（Ｂ）は、半導体装置１００Ｄの断面図であり、図７（Ａ）は、半導体装置１００Ｅの断面図であり、図７（Ｂ）は、半導体装置１００Ｆの断面図であり、図８は、半導体装置１００Ｇの断面図である。なお、半導体装置１００Ｃ、半導体装置１００Ｄ、半導体装置１００Ｅ、半導体装置１００Ｆ、及び半導体装置１００Ｇの上面図としては、図１（Ａ）に示す半導体装置１００と同様であるため、ここでの説明は省略する。
半導体装置１００Ｃに含まれるトランジスタ１５０Ｃ、半導体装置１００Ｄに含まれるトランジスタ１５０Ｄ、半導体装置１００Ｅに含まれるトランジスタ１５０Ｅ、半導体装置１００Ｆに含まれるトランジスタ１５０Ｆ、及び半導体装置１００Ｇに含まれるトランジスタ１５０Ｇは、先に示すトランジスタ１５０Ａと第１の酸化物半導体膜１０８の構造が異なる。それ以外の構成については、先に示すトランジスタ１５０Ａと同様の構成であり、同様の効果を奏する。
図６（Ａ）に示すトランジスタ１５０Ｃが有する第１の酸化物半導体膜１０８は、絶縁膜１０４上の酸化物半導体膜１０８＿１と、酸化物半導体膜１０８＿１上の酸化物半導体膜１０８＿２と、酸化物半導体膜１０８＿２上の酸化物半導体膜１０８＿３と、を有する。また、チャネル領域１０８ｉ、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、それぞれ、酸化物半導体膜１０８＿１、酸化物半導体膜１０８＿２、及び酸化物半導体膜１０８＿３の３層の積層構造である。
図６（Ｂ）に示すトランジスタ１５０Ｄが有する第１の酸化物半導体膜１０８は、絶縁膜１０４上の酸化物半導体膜１０８＿２と、酸化物半導体膜１０８＿２上の酸化物半導体膜１０８＿３と、を有する。また、チャネル領域１０８ｉ、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、それぞれ、酸化物半導体膜１０８＿２、及び酸化物半導体膜１０８＿３の２層の積層構造である。
図７（Ａ）に示すトランジスタ１５０Ｅが有する第１の酸化物半導体膜１０８は、絶縁膜１０４上の酸化物半導体膜１０８＿１と、酸化物半導体膜１０８＿１上の酸化物半導体膜１０８＿２と、を有する。また、チャネル領域１０８ｉ、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、それぞれ、酸化物半導体膜１０８＿１、及び酸化物半導体膜１０８＿２の２層の積層構造である。
図７（Ｂ）に示すトランジスタ１５０Ｆが有する第１の酸化物半導体膜１０８は、絶縁膜１０４上の酸化物半導体膜１０８＿１と、酸化物半導体膜１０８＿１上の酸化物半導体膜１０８＿２と、酸化物半導体膜１０８＿２上の酸化物半導体膜１０８＿３と、を有する。また、チャネル領域１０８ｉは、酸化物半導体膜１０８＿１、酸化物半導体膜１０８＿２、及び酸化物半導体膜１０８＿３の３層の積層構造であり、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、それぞれ、酸化物半導体膜１０８＿１、及び酸化物半導体膜１０８＿２の２層の積層構造である。なお、トランジスタ１５０Ｆのチャネル幅（Ｗ）方向の断面において、酸化物半導体膜１０８＿３が、酸化物半導体膜１０８＿１及び酸化物半導体膜１０８＿２の側面を覆う。
図８に示すトランジスタ１５０Ｇが有する第１の酸化物半導体膜１０８は、絶縁膜１０４上の酸化物半導体膜１０８＿２と、酸化物半導体膜１０８＿２上の酸化物半導体膜１０８＿３と、を有する。また、チャネル領域１０８ｉは、酸化物半導体膜１０８＿２、及び酸化物半導体膜１０８＿３の２層の積層構造であり、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、それぞれ、酸化物半導体膜１０８＿２の単層構造である。なお、トランジスタ１５０Ｇのチャネル幅（Ｗ）方向の断面において、酸化物半導体膜１０８＿３が、酸化物半導体膜１０８＿２の側面を覆う。
チャネル領域１０８ｉのチャネル幅（Ｗ）方向の側面またはその近傍においては、加工におけるダメージにより欠陥（例えば、酸素欠損）が形成されやすい、あるいは不純物の付着により汚染されやすい。そのため、チャネル領域１０８ｉが実質的に真性であっても、電界などのストレスが印加されることによって、チャネル領域１０８ｉのチャネル幅（Ｗ）方向の側面またはその近傍が活性化され、低抵抗（ｎ型）領域となりやすい。また、チャネル領域１０８ｉのチャネル幅（Ｗ）方向の側面またはその近傍がｎ型領域の場合、当該ｎ型領域がキャリアのパスとなるため、寄生チャネルが形成される場合がある。
そこで、トランジスタ１５０Ｆ、及びトランジスタ１５０Ｇにおいては、チャネル領域１０８ｉを積層構造とし、チャネル領域１０８ｉのチャネル幅（Ｗ）方向の側面を、積層構造の一方の層で覆う構成とする。当該構成とすることで、チャネル領域１０８ｉの側面またはその近傍の欠陥を抑制する、あるいはチャネル領域１０８ｉの側面またはその近傍への不純物の付着を低減することが可能となる。
＜バンド構造＞
ここで、絶縁膜１０４、酸化物半導体膜１０８＿１、１０８＿２、１０８＿３、及び絶縁膜１１０のバンド構造、絶縁膜１０４、酸化物半導体膜１０８＿２、１０８＿３、及び絶縁膜１１０のバンド構造、並びに絶縁膜１０４、酸化物半導体膜１０８＿１、１０８＿２のバンド構造について、図９（Ａ）乃至（Ｃ）を用いて説明する。なお、図９（Ａ）乃至（Ｃ）は、チャネル領域１０８ｉにおけるバンド構造である。
図９（Ａ）は、絶縁膜１０４、酸化物半導体膜１０８＿１、１０８＿２、１０８＿３、及び絶縁膜１１０を有する積層構造の膜厚方向のバンド構造の一例である。また、図９（Ｂ）は、絶縁膜１０４、酸化物半導体膜１０８＿２、１０８＿３、及び絶縁膜１１０を有する積層構造の膜厚方向のバンド構造の一例である。また、図９（Ｃ）は、絶縁膜１０４、酸化物半導体膜１０８＿１、１０８＿２、及び絶縁膜１１０を有する積層構造の膜厚方向のバンド構造の一例である。なお、バンド構造は、理解を容易にするため絶縁膜１０４、酸化物半導体膜１０８＿１、１０８＿２、１０８＿３、及び絶縁膜１１０の伝導帯下端のエネルギー準位（Ｅｃ）を示す。
また、図９（Ａ）は、絶縁膜１０４、１１０として酸化シリコン膜を用い、酸化物半導体膜１０８＿１として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８＿２として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８＿３として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成のバンド図である。
また、図９（Ｂ）は、絶縁膜１０４、１１０として酸化シリコン膜を用い、酸化物半導体膜１０８＿２として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８＿３として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成のバンド図である。
また、図９（Ｃ）は、絶縁膜１０４、１１０として酸化シリコン膜を用い、酸化物半導体膜１０８＿１として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８＿２として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いて形成される酸化物半導体膜を用いる構成のバンド図である。
図９（Ａ）に示すように、酸化物半導体膜１０８＿１、１０８＿２、１０８＿３において、伝導帯下端のエネルギー準位はなだらかに変化する。また、図９（Ｂ）に示すように、酸化物半導体膜１０８＿２、１０８＿３において、伝導帯下端のエネルギー準位はなだらかに変化する。また、図９（Ｃ）に示すように、酸化物半導体膜１０８＿１、１０８＿２において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようなバンド構造を有するためには、酸化物半導体膜１０８＿１と酸化物半導体膜１０８＿２との界面、または酸化物半導体膜１０８＿２と酸化物半導体膜１０８＿３との界面において、トラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないとする。
酸化物半導体膜１０８＿１、１０８＿２、１０８＿３に連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。
図９（Ａ）乃至（Ｃ）に示す構成とすることで酸化物半導体膜１０８＿２がウェル（井戸）となり、上記積層構造を用いたトランジスタにおいて、チャネル領域が酸化物半導体膜１０８＿２に形成されることがわかる。
なお、酸化物半導体膜１０８＿１、１０８＿３を設けることにより、酸化物半導体膜１０８＿２に形成されうるトラップ準位を酸化物半導体膜１０８＿２より遠ざけることができる。
また、トラップ準位がチャネル領域として機能する酸化物半導体膜１０８＿２の伝導帯下端のエネルギー準位（Ｅｃ）より真空準位から遠くなることがあり、トラップ準位に電子が蓄積しやすくなってしまう。トラップ準位に電子が蓄積されることで、マイナスの固定電荷となり、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、トラップ準位が酸化物半導体膜１０８＿２の伝導帯下端のエネルギー準位（Ｅｃ）より真空準位に近くなるような構成にすると好ましい。このようにすることで、トラップ準位に電子が蓄積しにくくなり、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。
また、酸化物半導体膜１０８＿１、１０８＿３は、酸化物半導体膜１０８＿２よりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物半導体膜１０８＿２の伝導帯下端のエネルギー準位と、酸化物半導体膜１０８＿１、１０８＿３の伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。すなわち、酸化物半導体膜１０８＿１、１０８＿３の電子親和力と、酸化物半導体膜１０８＿２の電子親和力との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。
このような構成を有することで、酸化物半導体膜１０８＿２が主な電流経路となる。すなわち、酸化物半導体膜１０８＿２は、チャネル領域としての機能を有し、酸化物半導体膜１０８＿１、１０８＿３は、酸化物絶縁膜としての機能を有する。また、酸化物半導体膜１０８＿１、１０８＿３は、チャネル領域が形成される酸化物半導体膜１０８＿２を構成する金属元素の一種以上から構成される酸化物半導体膜を用いると好ましい。このような構成とすることで、酸化物半導体膜１０８＿１と酸化物半導体膜１０８＿２との界面、または酸化物半導体膜１０８＿２と酸化物半導体膜１０８＿３との界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。
また、酸化物半導体膜１０８＿１、１０８＿３は、チャネル領域の一部として機能することを防止するため、導電率が十分に低い材料を用いるものとする。そのため、酸化物半導体膜１０８＿１、１０８＿３を、その物性及び／または機能から、それぞれ酸化物絶縁膜とも呼べる。または、酸化物半導体膜１０８＿１、１０８＿３には、電子親和力（真空準位と伝導帯下端のエネルギー準位との差）が酸化物半導体膜１０８＿２よりも小さく、伝導帯下端のエネルギー準位が酸化物半導体膜１０８＿２の伝導帯下端エネルギー準位と差分（バンドオフセット）を有する材料を用いるものとする。また、ドレイン電圧の大きさに依存したしきい値電圧の差が生じることを抑制するためには、酸化物半導体膜１０８＿１、１０８＿３の伝導帯下端のエネルギー準位が、酸化物半導体膜１０８＿２の伝導帯下端のエネルギー準位よりも０．２ｅＶより真空準位に近い材料、好ましくは０．５ｅＶ以上真空準位に近い材料を適用することが好ましい。
また、本実施の形態においては、酸化物半導体膜１０８＿１、１０８＿３として、金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成について例示したが、これに限定されない。例えば、酸化物半導体膜１０８＿１、１０８＿３として、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：３：６［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：４：５［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：５：６［原子数比］、またはＩｎ：Ｇａ：Ｚｎ＝１：１０：１［原子数比］の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いてもよい。あるいは、酸化物半導体膜１０８＿１、１０８＿３として、金属元素の原子数比をＧａ：Ｚｎ＝１０：１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いてもよい。この場合、酸化物半導体膜１０８＿２として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８＿１、１０８＿３として金属元素の原子数比をＧａ：Ｚｎ＝１０：１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いると、酸化物半導体膜１０８＿２の伝導帯下端のエネルギー準位と、酸化物半導体膜１０８＿１、１０８＿３の伝導帯下端のエネルギー準位との差を０．６ｅＶ以上とすることができるため好適である。
なお、酸化物半導体膜１０８＿１、１０８＿３として、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の金属酸化物ターゲットを用いる場合、酸化物半導体膜１０８＿１、１０８＿３は、Ｉｎ：Ｇａ：Ｚｎ＝１：β１（０＜β１≦２）：β２（０＜β２≦２）となる場合がある。また、酸化物半導体膜１０８＿１、１０８＿３として、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］の金属酸化物ターゲットを用いる場合、酸化物半導体膜１０８＿１、１０８＿３は、Ｉｎ：Ｇａ：Ｚｎ＝１：β３（１≦β３≦５）：β４（２≦β４≦６）となる場合がある。また、酸化物半導体膜１０８＿１、１０８＿３として、Ｉｎ：Ｇａ：Ｚｎ＝１：３：６［原子数比］の金属酸化物ターゲットを用いる場合、酸化物半導体膜１０８＿１、１０８＿３は、Ｉｎ：Ｇａ：Ｚｎ＝１：β５（１≦β５≦５）：β６（４≦β６≦８）となる場合がある。
＜半導体装置の作製方法＞
次に、図１に示す半導体装置の作製方法の一例について、図１０乃至図１３を用いて説明する。なお、図１０乃至図１３は、トランジスタ１５０および容量素子１６０の作製方法を説明するチャネル長（Ｌ）方向及びチャネル幅（Ｗ）方向の断面図である。
まず、基板１０２上にゲート電極１０６を形成する。次に、基板１０２およびゲート電極１０６上に絶縁膜１０４を形成し、絶縁膜１０４上に酸化物半導体膜を形成する。その後、当該酸化物半導体膜を島状に加工することで、酸化物半導体膜１０７を形成する（図１０（Ａ）参照）。
本実施の形態では、ゲート電極１０６として、スパッタリング法を用い、厚さ５０ｎｍの窒化タンタル膜と、厚さ１００ｎｍの銅膜との積層膜を形成する。なお、ゲート電極１０６となる導電膜の加工方法としては、ウエットエッチング法及びドライエッチング法のいずれか一方または双方を用いればよい。ここでは、ウエットエッチング法にて銅膜をエッチングしたのち、ドライエッチング法にて窒化タンタル膜をエッチングすることで導電膜を加工し、ゲート電極１０６を形成する。
絶縁膜１０４としては、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（ＰＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。本実施の形態においては、絶縁膜１０４として、プラズマＣＶＤ装置を用い、厚さ４００ｎｍの窒化シリコン膜と、厚さ５０ｎｍの酸化窒化シリコン膜とを形成する。
また、絶縁膜１０４を形成した後、絶縁膜１０４に酸素を添加してもよい。絶縁膜１０４に添加する酸素としては、酸素ラジカル、酸素原子、酸素原子イオン、酸素分子イオン等がある。また、添加方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等がある。また、絶縁膜上に酸素の脱離を抑制する膜を形成した後、該膜を介して絶縁膜１０４に酸素を添加してもよい。
上述の酸素の脱離を抑制する膜として、インジウム、亜鉛、ガリウム、錫、アルミニウム、クロム、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、またはタングステンの１以上を有する導電膜あるいは半導体膜を用いて形成することができる。
また、プラズマ処理で酸素の添加を行う場合、マイクロ波で酸素を励起し、高密度な酸素プラズマを発生させることで、絶縁膜１０４への酸素添加量を増加させることができる。
酸化物半導体膜１０７としては、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法、熱ＣＶＤ法等により形成することができる。なお、酸化物半導体膜１０７への加工には、酸化物半導体膜上にリソグラフィ工程によりマスクを形成した後、該マスクを用いて酸化物半導体膜の一部をエッチングすること形成することができる。また、印刷法を用いて、素子分離された酸化物半導体膜１０７を直接形成してもよい。
スパッタリング法で酸化物半導体膜を形成する場合、プラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。また、酸化物半導体膜を形成する場合のスパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。
なお、酸化物半導体膜を形成する際に、例えば、スパッタリング法を用いる場合、基板温度を１５０℃以上７５０℃以下、または１５０℃以上４５０℃以下、または２００℃以上３５０℃以下として、酸化物半導体膜を成膜することで、結晶性を高めることができるため好ましい。
なお、本実施の形態においては、酸化物半導体膜１０７として、スパッタリング装置を用い、スパッタリングターゲットとしてＩｎ−Ｇａ−Ｚｎ金属酸化物（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いて、膜厚３５ｎｍの酸化物半導体膜を成膜する。
また、酸化物半導体膜１０７を形成した後、加熱処理を行い、酸化物半導体膜１０７の脱水素化または脱水化をしてもよい。加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、または２５０℃以上４５０℃以下、または３００℃以上４５０℃以下である。
加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、または窒素を含む不活性ガス雰囲気で行うことができる。または、不活性ガス雰囲気で加熱した後、酸素雰囲気で加熱してもよい。なお、上記不活性雰囲気及び酸素雰囲気に水素、水などが含まれないことが好ましい。処理時間は３分以上２４時間以下とすればよい。
該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。
酸化物半導体膜を加熱しながら成膜する、または酸化物半導体膜を形成した後、加熱処理を行うことで、酸化物半導体膜において、ＳＩＭＳにより得られる水素濃度を５×１０１９ａｔｏｍｓ／ｃｍ３以下、または１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、または１×１０１８ａｔｏｍｓ／ｃｍ３以下、または５×１０１７ａｔｏｍｓ／ｃｍ３以下、または１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる。
次に、絶縁膜１０４及び酸化物半導体膜１０７上に絶縁膜１１０＿０を形成する（図１０（Ｂ）参照）。
絶縁膜１１０＿０としては、酸化シリコン膜または酸化窒化シリコン膜を、プラズマ化学気相堆積装置（ＰＥＣＶＤ装置、または単にプラズマＣＶＤ装置という）を用いて形成することができる。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
また、絶縁膜１１０＿０として、堆積性気体に対する酸化性気体を２０倍より大きく１００倍未満、または４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐａ未満、または５０Ｐａ以下とするＰＥＣＶＤ装置を用いることで、欠陥量の少ない酸化窒化シリコン膜を形成することができる。
また、絶縁膜１１０＿０として、ＰＥＣＶＤ装置の真空排気された処理室内に載置された基板を２８０℃以上４００℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、絶縁膜１１０＿０として、緻密である酸化シリコン膜または酸化窒化シリコン膜を形成することができる。
また、絶縁膜１１０＿０を、マイクロ波を用いたプラズマＣＶＤ法を用いて形成してもよい。マイクロ波とは３００ＭＨｚから３００ＧＨｚの周波数域を指す。マイクロ波は、電子温度が低く、電子エネルギーが小さい。また、供給された電力において、電子の加速に用いられる割合が少なく、より多くの分子の解離及び電離に用いられることが可能であり、密度の高いプラズマ（高密度プラズマ）を励起することができる。このため、被成膜面及び堆積物へのプラズマダメージが少なく、欠陥の少ない絶縁膜１１０＿０を形成することができる。
また、絶縁膜１１０＿０を、有機シランガスを用いたＣＶＤ法を用いて形成することができる。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）などのシリコン含有化合物を用いることができる。有機シランガスを用いたＣＶＤ法を用いることで、被覆性の高い絶縁膜１１０＿０を形成することができる。
本実施の形態では絶縁膜１１０＿０として、ＰＥＣＶＤ装置を用い、厚さ１００ｎｍの酸化窒化シリコン膜を形成する。
次に、絶縁膜１１０＿０上の所望の位置に、リソグラフィによりマスクを形成した後、絶縁膜１１０＿０、及び絶縁膜１０４の一部をエッチングすることで、ゲート電極１０６に達する開口部１４３を形成する（図１０（Ｃ）参照）。
開口部１４３の形成方法としては、ウエットエッチング法及びドライエッチング法のいずれか一方または双方を用いればよい。本実施の形態においては、ドライエッチング法を用い、開口部１４３を形成する。
次に、開口部１４３を覆うように、絶縁膜１１０＿０上に酸化物半導体膜１１１＿０を形成する。酸化物半導体膜１１１＿０の形成時に酸化物半導体膜１１１＿０から絶縁膜１１０＿０中に酸素が添加される（図１０（Ｄ）参照）。
なお、図１０（Ｄ）において、絶縁膜１１０＿０中に添加される酸素を矢印で模式的に表している。
酸化物半導体膜１１１＿０の形成方法としては、スパッタリング法を用い、形成時に酸素ガスを含む雰囲気で形成することが好ましい。形成時に酸素ガスを含む雰囲気で酸化物半導体膜１１１＿０を形成することで、絶縁膜１１０＿０中に酸素を好適に添加することができる。なお、酸化物半導体膜１１１＿０の形成方法としては、スパッタリング法に限定されず、その他の方法、例えばＡＬＤ法を用いてもよい。
本実施の形態においては、酸化物半導体膜１１１＿０として、スパッタリング法を用いて、膜厚が５０ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物であるＩＧＺＯ膜（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１（原子数比）を成膜する。また、酸化物半導体膜１１１＿０の形成前、または酸化物半導体膜１１１＿０の形成後に、絶縁膜１１０＿０中に酸素添加処理を行ってもよい。当該酸素添加処理の方法としては、絶縁膜１０４の形成後に行うことのできる酸素の添加と同様とすればよい。
次に、酸化物半導体膜１１１＿０上の所望の位置に、リソグラフィ工程によりマスク１４０を形成する（図１１（Ａ）参照）。
次に、マスク１４０上からエッチングを行い、導電膜１１２＿０と、絶縁膜１１０＿０と、を加工する。その後、マスク１４０を除去することで、島状の酸化物半導体膜１１１と、島状の絶縁膜１１０とを形成する（図１１（Ｂ）参照）。
本実施の形態においては、導電膜１１２＿０、及び絶縁膜１１０＿０の加工としては、ドライエッチング法を用いて行う。
なお、酸化物半導体膜１１１＿０、及び絶縁膜１１０の加工の際に、酸化物半導体膜１１１が重畳しない領域の酸化物半導体膜１０７の膜厚が薄くなる場合がある。または、酸化物半導体膜１１１＿０、及び絶縁膜１１０の加工の際に、酸化物半導体膜１０７が重畳しない領域の絶縁膜１０４の膜厚が薄くなる場合がある。また、酸化物半導体膜１１１＿０、及び絶縁膜１１０＿０の加工の際に、エッチャントまたはエッチングガス（例えば、塩素など）が酸化物半導体膜１０７中に添加される、あるいは酸化物半導体膜１１１＿０、または絶縁膜１１０＿０の構成元素が酸化物半導体膜１０７中に添加される場合がある。
次に、絶縁膜１０４、酸化物半導体膜１０７、及び酸化物半導体膜１１１上に絶縁膜１１６を形成する。なお、絶縁膜１１６を形成することで、絶縁膜１１６と接する酸化物半導体膜１０７は、ソース領域１０８ｓ及びドレイン領域１０８ｄとなる。また、絶縁膜１１０と接する酸化物半導体膜１０７はチャネル領域１０８ｉとなる。これにより、チャネル領域１０８ｉ、ソース領域１０８ｓ、及びドレイン領域１０８ｄを有する第１の酸化物半導体膜１０８が形成される。また絶縁膜１１６を形成することで、絶縁膜と接する酸化物半導体膜１１１は第２の酸化物半導体膜１１１ａ、１１１ｂとなる（図１１（Ｃ）参照）。
なお図１１（Ｃ）では、絶縁膜１１６の形成によって低抵抗化した膜および領域は、低抵抗化する前とハッチングを変えて示している。
絶縁膜１１６としては、先に記載の材料を選択することで形成できる。本実施の形態においては、絶縁膜１１６として、ＰＥＣＶＤ装置を用い、厚さ１００ｎｍの窒化酸化シリコン膜を形成する。
絶縁膜１１６として、窒化酸化シリコン膜を用いることで、絶縁膜１１６に接するソース領域１０８ｓ、及びドレイン領域１０８ｄに窒化酸化シリコン膜中の窒素または水素を供給することができる。
また、絶縁膜１１６の形成前に、酸化物半導体膜１０７および／または酸化物半導体膜１１１に、不純物元素の添加処理を行う、または絶縁膜１１６の形成後に、絶縁膜１１６を介して、酸化物半導体膜１０７および／または酸化物半導体膜１１１に、不純物元素の添加処理を行ってもよい。
上記不純物元素の添加処理としては、イオンドーピング法、イオン注入法、プラズマ処理法等がある。プラズマ処理法の場合、添加する不純物元素を含むガス雰囲気にてプラズマを発生させて、プラズマ処理を行うことによって、不純物元素を添加することができる。上記プラズマを発生させる装置としては、ドライエッチング装置、アッシング装置、プラズマＣＶＤ装置、高密度プラズマＣＶＤ装置等を用いることができる。
なお、不純物元素の原料ガスとして、Ｂ２Ｈ６、ＰＨ３、ＣＨ４、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、ＳｉＨ４、Ｓｉ２Ｈ６、Ｆ２、ＨＦ、Ｈ２及び希ガスの一以上を用いることができる。または、希ガスで希釈されたＢ２Ｈ６、ＰＨ３、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、Ｆ２、ＨＦ、及びＨ２の一以上を用いることができる。なお、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。
または、希ガスを添加した後、Ｂ２Ｈ６、ＰＨ３、ＣＨ４、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、ＳｉＨ４、Ｓｉ２Ｈ６、Ｆ２、ＨＦ、及びＨ２の一以上を酸化物半導体膜１０７に添加してもよい。または、Ｂ２Ｈ６、ＰＨ３、ＣＨ４、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、ＳｉＨ４、Ｓｉ２Ｈ６、Ｆ２、ＨＦ、及びＨ２の一以上を添加した後、希ガスを酸化物半導体膜１０７に添加してもよい。
次に、絶縁膜１１６上に絶縁膜１１８を形成する（図１２（Ａ）参照）。
絶縁膜１１８としては、先に記載の材料を選択することで形成できる。本実施の形態においては、絶縁膜１１８として、ＰＥＣＶＤ装置を用い、厚さ３００ｎｍの酸化窒化シリコン膜を形成する。
次に、絶縁膜１１８の所望の位置に、リソグラフィによりマスクを形成した後、絶縁膜１１８及び絶縁膜１１６の一部をエッチングすることで、ソース領域１０８ｓに達する開口部１４１ａと、ドレイン領域１０８ｄに達する開口部１４１ｂと、第２の酸化物半導体膜１１１ｂに達する開口部１４２を形成する（図１２（Ｂ）参照）。
絶縁膜１１８及び絶縁膜１１６をエッチングする方法としては、ウエットエッチング法及びドライエッチング法のいずれか一方または双方を用いればよい。本実施の形態においては、ドライエッチング法を用い、絶縁膜１１８、及び絶縁膜１１６を加工する。
次に、開口部１４１ａ、１４１ｂ、１４２を覆うように、ソース領域１０８ｓ、ドレイン領域１０８ｄ、第２の酸化物半導体膜１１１ｂ、及び絶縁膜１１８上に導電膜を形成し、当該導電膜を所望の形状に加工することで、導電膜１２０ａ、１２０ｂを形成する。なお、この時点でトランジスタ１５０が形成される（図１２（Ｃ）参照）。
導電膜１２０ａ、１２０ｂとしては、先に記載の材料を選択することで形成できる。本実施の形態においては、導電膜１２０ａ、１２０ｂとして、スパッタリング装置を用い、厚さ５０ｎｍのタングステン膜と、厚さ４００ｎｍの銅膜との積層膜を形成する。
なお、導電膜１２０ａ、１２０ｂとなる導電膜の加工方法としては、ウエットエッチング法及びドライエッチング法のいずれか一方または双方を用いればよい。本実施の形態では、ウエットエッチング法にて銅膜をエッチングしたのち、ドライエッチング法にてタングステン膜をエッチングすることで導電膜を加工し、導電膜１２０ａ、１２０ｂを形成する。
次に、導電膜１２０ａ、１２０ｂ、および絶縁膜１１８上に絶縁膜１２２を形成する（図１３（Ａ）参照）。
絶縁膜１２２としては、先に記載の材料を選択することで形成できる。本実施の形態においては、絶縁膜１２２として、プラズマＣＶＤ装置を用い、厚さ１００ｎｍの窒化シリコン膜を形成する。
次に、絶縁膜１２２上に導電膜を形成し、当該導電膜を所望の形状に加工することで、導電膜１２３を形成する。なお、この時点で容量素子１６０が形成される（図１３（Ｂ）参照）。なお、導電膜１２３の抵抗値が所望の値よりも高い場合は、導電膜１２３上に補助電極となる導電膜を形成してもよい。
導電膜１２３としては、先に記載の材料を選択することで形成できる。本実施の形態においては、導電膜１２３として、スパッタリング装置を用い、厚さ１００ｎｍのインジウム錫酸化物を形成する。
以上の工程により、図１に示す半導体装置１００（トランジスタ１５０および容量素子１６０）を作製することができる。
なお、トランジスタ１５０を構成する膜（絶縁膜、金属酸化膜、酸化物半導体膜、導電膜等）としては、上述の形成方法の他、スパッタリング法、化学気相堆積（ＣＶＤ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法、ＡＬＤ法を用いて形成することができる。あるいは、塗布法や印刷法で形成することができる。成膜方法としては、スパッタリング法、プラズマ化学気相堆積（ＰＥＣＶＤ）法が代表的であるが、熱ＣＶＤ法でもよい。熱ＣＶＤ法の例として、有機金属化学堆積（ＭＯＣＶＤ）法が挙げられる。
熱ＣＶＤ法は、チャンバー内を大気圧または減圧下とし、原料ガスと酸化剤を同時にチャンバー内に送り、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行う。このように、熱ＣＶＤ法は、プラズマを発生させない成膜方法であるため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
ＭＯＣＶＤ法などの熱ＣＶＤ法は、上記記載の導電膜、絶縁膜、酸化物半導体膜、金属酸化膜などの膜を形成することができ、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、トリメチルインジウム（Ｉｎ（ＣＨ３）３）、トリメチルガリウム（Ｇａ（ＣＨ３）３）、及びジメチル亜鉛を用いる（Ｚｎ（ＣＨ３）２）。これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
また、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体を含む液体（ハフニウムアルコキシドや、テトラキスジメチルアミドハフニウム（ＴＤＭＡＨ、Ｈｆ［Ｎ（ＣＨ３）２］４）やテトラキス（エチルメチルアミド）ハフニウムなどのハフニウムアミド）を気化させた原料ガスと、酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。
また、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体を含む液体（トリメチルアルミニウム（ＴＭＡ、Ａｌ（ＣＨ３）３）など）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。他の材料としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
また、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
また、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガスとＢ２Ｈ６ガスを順次導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ２ガスとを用いてタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用いてもよい。
また、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを用いてＩｎ−Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスとを用いてＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２ガスとＯ３ガスとを用いてＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを用いてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスで水をバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態２）
本実施の形態では、本発明の一態様の半導体装置のトランジスタおよび容量素子に適用可能な酸化物半導体の一例について説明する。
以下では、酸化物半導体の構造について説明する。
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体およびｎｃ−ＯＳなどがある。
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さない、などといわれている。
即ち、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ−ｌｉｋｅ ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である。不安定であるという点では、ａ−ｌｉｋｅ ＯＳは、物性的に非晶質酸化物半導体に近い。
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一種である。
ＣＡＡＣ−ＯＳをＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析した場合について説明する。例えば、空間群Ｒ−３ｍに分類されるＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図１４（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳでは、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）、または上面に略垂直な方向を向いていることが確認できる。なお、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、空間群Ｆｄ−３ｍに分類される結晶構造に起因する。そのため、ＣＡＡＣ−ＯＳは、該ピークを示さないことが好ましい。
一方、ＣＡＡＣ−ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図１４（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａＺｎＯ４に対し、２θを５６°近傍に固定してφスキャンした場合、図１４（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ＣＡＡＣ−ＯＳの被形成面に平行にプローブ径が３００ｎｍの電子線を入射させると、図１４（Ｄ）に示すような回折パターン（制限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図１４（Ｅ）に示す。図１４（Ｅ）より、リング状の回折パターンが確認される。したがって、プローブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図１４（Ｅ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図１４（Ｅ）における第２リングは（１１０）面などに起因すると考えられる。
また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
図１５（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって観察することができる。
図１５（Ａ）より、金属原子が層状に配列している領域であるペレットを確認することができる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡＣ−ＯＳの膜を被形成面または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
また、図１５（Ｂ）および図１５（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図１５（Ｄ）および図１５（Ｅ）は、それぞれ図１５（Ｂ）および図１５（Ｃ）を画像処理した像である。以下では、画像処理の方法について説明する。まず、図１５（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得したＦＦＴ像において原点を基準に、２．８ｎｍ−１から５．０ｎｍ−１の間の範囲を残すマスク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することで画像処理した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフィルタリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子配列を示している。
図１５（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が、一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部である。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペレットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。
図１５（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を点線で示し、格子配列の向きの変化を破線で示している。点線近傍においても、明確な結晶粒界を確認することはできない。点線近傍の格子点を中心に周囲の格子点を繋ぐと、歪んだ六角形や、五角形または／および七角形などが形成できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制していることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において原子配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
以上に示すように、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、ＣＡＡＣ−ＯＳを、ＣＡＡ ｃｒｙｓｔａｌ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ａ−ｂ−ｐｌａｎｅ−ａｎｃｈｏｒｅｄ ｃｒｙｓｔａｌ）と称することもできる。
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合がある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。例えば、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体である。具体的には、８×１０１１個／ｃｍ３未満、好ましくは１×１０１１個／ｃｍ３未満、さらに好ましくは１×１０１０個／ｃｍ３未満であり、１×１０−９個／ｃｍ３以上のキャリア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
ｎｃ−ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れない。即ち、ｎｃ−ＯＳの結晶は配向性を有さない。
また、例えば、ＩｎＧａＺｎＯ４の結晶を有するｎｃ−ＯＳを薄片化し、厚さが３４ｎｍの領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図１６（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測される。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（ナノビーム電子回折パターン）を図１６（Ｂ）に示す。図１６（Ｂ）より、リング状の領域内に複数のスポットが観測される。したがって、ｎｃ−ＯＳは、プローブ径が５０ｎｍの電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を入射させることでは秩序性が確認される。
また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると、図１６（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンを観測される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ−ＯＳが秩序性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いているため、規則的な電子回折パターンが観測されない領域もある。
図１６（Ｄ）に、被形成面と略平行な方向から観察したｎｃ−ＯＳの断面のＣｓ補正高分解能ＴＥＭ像を示す。ｎｃ−ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所などのように結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさであり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｆｉｎｅ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
このように、ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜ａ−ｌｉｋｅ ＯＳ＞
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
図１７に、ａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図１７（Ａ）は電子照射開始時におけるａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図１７（Ｂ）は４．３×１０８ｅ−／ｎｍ２の電子（ｅ−）照射後におけるａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図１７（Ａ）および図１７（Ｂ）より、ａ−ｌｉｋｅ ＯＳは電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。また、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低密度領域と推測される。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
試料として、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳを準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有する。
なお、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、以下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図１８は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさを調査した例である。なお、上述した格子縞の長さを結晶部の大きさとしている。図１８より、ａ−ｌｉｋｅ ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。図１８より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、電子（ｅ−）の累積照射量が４．２×１０８ｅ−／ｎｍ２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図１８より、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．３ｎｍ程度および１．８ｎｍ程度であることがわかる。なお、電子線照射およびＴＥＭの観察は、日立透過電子顕微鏡Ｈ−９０００ＮＡＲを用いた。電子線照射条件は、加速電圧を３００ｋＶ、電流密度を６．７×１０５ｅ−／（ｎｍ２・ｓ）、照射領域の直径を２３０ｎｍとした。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られない。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満である。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結晶の密度の７８％未満である酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３である。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満である。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満である。
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態３）
本実施の形態では、本発明の一態様である表示装置８０について、図１９乃至図３１を用いて説明する。
図１９（Ａ）に示す表示装置８０は、画素部７１と、走査線駆動回路７４と、信号線駆動回路７６と、各々が平行または略平行に配設され、且つ走査線駆動回路７４によって電位が制御されるｍ本の走査線７７と、各々が平行または略平行に配設され、且つ信号線駆動回路７６によって電位が制御されるｎ本の信号線７９と、を有する。さらに、画素部７１はマトリクス状に配設された複数の画素７０を有する。また、信号線７９に沿って、各々が平行または略平行に配設されたコモン線７５を有する。また、走査線駆動回路７４及び信号線駆動回路７６をまとめて駆動回路部という場合がある。
各々の走査線７７は、画素部７１においてｍ行ｎ列に配設された画素７０のうち、いずれかの行に配設されたｎ個の画素７０と電気的に接続される。また、各々の信号線７９は、ｍ行ｎ列に配設された画素７０のうち、いずれかの列に配設されたｍ個の画素７０に電気的に接続される。ｍ、ｎは、ともに１以上の整数である。また、各コモン線７５は、ｍ行ｎ列に配設された画素７０のうち、いずれかの行に配設されたｍ個の画素７０と電気的に接続される。
図１９（Ｂ）は、図１９（Ａ）に示す表示装置８０の画素７０に用いることができる回路構成の一例を示している。
図１９（Ｂ）に示す画素７０は、液晶素子５１と、トランジスタ５２と、容量素子５５と、を有する。
液晶素子５１の一対の電極の一方は、トランジスタ５２と接続され、電位は、画素７０の仕様に応じて適宜設定される。液晶素子５１の一対の電極の他方は、コモン線７５と接続され、電位は共通の電位（コモン電位）が与えられる。液晶素子５１が有する液晶は、トランジスタ５２に書き込まれるデータにより配向状態が制御される。
なお、液晶素子５１は、液晶の光学的変調作用によって光の透過または非透過を制御する素子である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界又は斜め方向の電界を含む）によって制御される。なお、液晶素子５１に用いる液晶としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性である。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。
液晶素子５１を有する表示装置８０の駆動方法としては、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、表示装置８０をノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることができる。
本実施の形態では、主に横電界方式、代表的にはＦＦＳモード及び後に説明するＤＰＳモードについて説明する。
図１９（Ｂ）に示す画素７０の構成において、トランジスタ５２のソース電極及びドレイン電極の一方は、信号線７９に電気的に接続され、他方は液晶素子５１の一対の電極の一方に電気的に接続される。また、トランジスタ５２の第１のゲート電極は、走査線７７に電気的に接続される。トランジスタ５２は、データ信号のデータの書き込みを制御する機能を有する。また、トランジスタ５２は第１のゲート電極と電気的に接続される第２のゲート電極を有する。すなわち、トランジスタ５２において第１のゲート電極および第２のゲート電極は同電位となる。なお、第１のゲート電極と第２のゲート電極が各々独立して動作し、異なる電位を与えられる構成としてもよい。例えば、第２のゲート電極が走査線７７とは異なる電位を与える機能を有する配線７８と電気的に接続されていてもよい（図１９（Ｃ）参照）。また、トランジスタ５２が第１のゲート電極または第２のゲート電極を有さない構成としてもよい。
図１９（Ｂ）に示す画素７０の構成において、容量素子５５の一対の電極の一方は、トランジスタ５２のソース電極及びドレイン電極の他方に接続される。容量素子５５の一対の電極の他方は、コモン線７５に電気的に接続される。コモン線７５の電位の値は、画素７０の仕様に応じて適宜設定される。容量素子５５は、書き込まれたデータを保持する保持容量としての機能を有する。なお、ＦＦＳモードによって駆動する表示装置８０においては、容量素子５５の一対の電極の一方は、液晶素子５１の一対の電極の一方の一部または全部であり、容量素子５５の一対の電極の他方は、液晶素子５１の一対の電極の他方の一部または全部である。
＜素子基板の構成例＞
次に、表示装置８０に含まれる素子基板の具体的な構成について説明する。まず、ＦＦＳモードによって駆動する表示装置８０が有する複数の画素７０ａ、７０ｂ、７０ｃの上面図を図２０に示す。
図２０において、走査線として機能する導電膜１３は、信号線に略直交する方向（図中左右方向）に延伸して設けられている。信号線として機能する導電膜２１ａは、走査線に略直交する方向（図中上下方向）に延伸して設けられている。なお、走査線として機能する導電膜１３（図１９（Ａ）における走査線７７）は、走査線駆動回路７４と電気的に接続されており、信号線として機能する導電膜２１ａ（図１９（Ａ）における信号線７９）は、信号線駆動回路７６に電気的に接続されている（図１９（Ａ）参照）。
トランジスタ５２は、走査線及び信号線の交差部近傍に設けられている。トランジスタ５２は、第１のゲート電極として機能する導電膜１３、第１のゲート絶縁膜（図２０に図示せず）、第１のゲート絶縁膜上に形成された第１の酸化物半導体膜１８、それぞれソース電極及びドレイン電極のいずれか一方または他方として機能する導電膜２１ａ、２１ｂ、チャネル領域１８ｉ上に形成された第２のゲート絶縁膜、及び第２のゲート絶縁膜上に形成された第２のゲート電極として機能する第２の酸化物半導体膜１９ａにより構成される。なお、第１の酸化物半導体膜１８は、第２の酸化物半導体膜１９ａと重畳するチャネル領域１８ｉと、導電膜２１ａと接する第１のソースドレイン領域１８＿１と、導電膜２１ｂと接する第２のソースドレイン領域１８＿２と、を有する。また第２の酸化物半導体膜１９ａは、第１のゲート絶縁膜および第２のゲート絶縁膜に設けられた開口部を介して導電膜１３と電気的に接続される。
導電膜１３は、走査線としても機能し、第１の酸化物半導体膜１８と重畳する領域がトランジスタ５２の第１のゲート電極として機能する。また、導電膜２１ａは、信号線としても機能し、第１のソースドレイン領域１８＿１と重畳する領域がトランジスタ５２のソース電極またはドレイン電極として機能する。また、図２０において、導電膜１３は、上面形状において端部がチャネル領域１８ｉの端部より外側に位置する。このため、導電膜１３はバックライトなどの光源からの光を遮る遮光膜として機能する。この結果、トランジスタに含まれるチャネル領域１８ｉに光が照射されず、トランジスタの電気特性の変動を抑制することができる。
また、導電膜２１ｂは、画素電極の機能を有する第２の酸化物半導体膜１９ｂと電気的に接続される。また、第２の酸化物半導体膜１９ｂ上に絶縁膜（図２０に図示せず）が設けられ、該絶縁膜上に導電膜２９が設けられる。
導電膜２９は、信号線と交差する方向に延伸する縞状の領域を有する。また、該縞状の領域は、信号線と平行または略平行な方向に延伸する領域と接続される。このため、表示装置８０が有する複数の画素において、縞状の領域を有する導電膜２９は各領域が同電位である。
容量素子５５は、第２の酸化物半導体膜１９ｂ、及び導電膜２９が重畳する領域で形成される。第２の酸化物半導体膜１９ｂ及び導電膜２９は透光性を有する。即ち、容量素子５５は透光性を有する。
容量素子５５が透光性を有することで、画素７０内に容量素子５５を大きく（大面積に）形成することができる。従って、開口率を高めつつ、代表的には５０％以上、好ましくは６０％以上とすることが可能であると共に、容量値を増大させた表示装置を得ることができる。例えば、解像度の高い表示装置、例えば液晶表示装置においては、画素の面積が小さくなり、容量素子の面積も小さくなる。このため、解像度の高い表示装置において、容量素子に蓄積される容量値が小さくなる。しかしながら、本実施の形態に示す容量素子５５は透光性を有するため、当該容量素子を画素に設けることで、各画素において十分な容量値を得つつ、開口率を高めることができる。代表的には、画素密度が２００ｐｐｉ以上、さらには３００ｐｐｉ以上、更には５００ｐｐｉ以上である高解像度の表示装置に好適に用いることができる。
また、液晶表示装置において、容量素子の容量値を大きくするほど、電界を加えた状況において、液晶素子の液晶分子の配向を一定に保つことができる期間を長くすることができる。静止画を表示させる場合、当該期間を長くできるため、画像データを書き換える回数を低減することが可能であり、消費電力を低減することができる。また、本実施の形態に示す構造により、高解像度の表示装置においても、開口率を高めることができるため、バックライトなどの光源の光を効率よく利用することができ、表示装置の消費電力を低減することができる。
次いで、図２０の一点鎖線Ｑ１−Ｒ１、及び一点鎖線Ｓ１−Ｔ１における断面図を図２１に示す。図２１に示すトランジスタ５２は、トップゲート型のトランジスタである。なお、一点鎖線Ｑ１−Ｒ１は、トランジスタ５２のチャネル長方向、及び容量素子５５の断面図であり、Ｓ１−Ｔ１における断面図は、トランジスタ５２のチャネル幅方向の断面図である。
図２１に示すトランジスタ５２は、基板１１上に設けられる第１のゲート電極として機能する導電膜１３を有する。また、基板１１及び導電膜１３上に形成される絶縁膜１２と、絶縁膜１２を介して、ゲート電極として機能する導電膜１３と重なる領域を有する第１の酸化物半導体膜１８と、第１の酸化物半導体膜１８上の第１の酸化物半導体膜１８に含まれるチャネル領域１８ｉと重畳する絶縁膜１４と、絶縁膜１４上の絶縁膜１４と重畳する第２のゲート電極として機能する第２の酸化物半導体膜１９ａと、を有する。また絶縁膜１２、第１の酸化物半導体膜１８および第２の酸化物半導体膜１９ａ上には、絶縁膜１５、絶縁膜１６がこの順で設けられる。導電膜２１ａは、絶縁膜１５および絶縁膜１６に設けられる開口部を介して、第１の酸化物半導体膜１８に含まれる第１のソースドレイン領域１８＿１と電気的に接続される。導電膜２１ｂは、絶縁膜および絶縁膜１６に設けられる開口部を介して、第１の酸化物半導体膜１８に含まれる第２のソースドレイン領域１８＿２と電気的に接続される。また、絶縁膜１６、導電膜２１ａおよび導電膜２１ｂ上には絶縁膜１７が設けられ、絶縁膜１７上には導電膜２９が設けられる。
トランジスタ５２は、導電膜１３を第１のゲート電極、第２の酸化物半導体膜１９ａを第２のゲート電極として、チャネル領域１８ｉを上下の２つのゲート電極で挟むデュアルゲート構造のトランジスタである。
また、容量素子５５は、絶縁膜１４条の一対の電極の一方としての機能を有する第２の酸化物半導体膜１９ｂと、第２の酸化物半導体膜１９ｂ上の誘電体膜として機能する絶縁膜１５、絶縁膜１６および絶縁膜１７と、絶縁膜１７上の一対の電極の他方としての機能を有する導電膜２９と、を有する。
なお、本発明の実施形態の一態様の断面図は、これに限定されない。様々な構成をとることができる。例えば、第２の酸化物半導体膜１９ｂは、スリットを有してもよい。または、第２の酸化物半導体膜１９ｂは櫛歯形状でもよい。
本発明の一態様の表示装置８０の構成は、実施の形態１で説明する半導体装置の構成を参照できる。すなわち、基板１１の材料及び作製方法は、基板１０２を参照できる。導電膜１３の材料及び作製方法は、ゲート電極１０６を参照できる。絶縁膜１２の材料及び作製方法は、絶縁膜１０４を参照できる。第１の酸化物半導体膜１８の材料及び作製方法は、第１の酸化物半導体膜１０８を参照できる。第２の酸化物半導体膜１９ａ、１９ｂの材料および作製方法は、それぞれ第２の酸化物半導体膜１１１ａ、１１１ｂを参照できる。導電膜２１ａ及び導電膜２１ｂの材料及び作製方法は、それぞれ導電膜１２０ａ及び導電膜１２０ｂを参照できる。絶縁膜１５、絶縁膜１６及び絶縁膜１７の材料及び作製方法は、それぞれ絶縁膜１１６、絶縁膜１１８及び絶縁膜１２２を参照できる。導電膜２９の材料及び作製方法は、導電膜１２３を参照できる。
＜素子基板の構成例（変形例１）＞
次に、表示装置８０が有する、図２０に示す画素とは異なる構成の複数の画素７０ｄ、７０ｅ、７０ｆの上面図を図２２に示す。
図２２において、走査線として機能する導電膜１３は、図中左右方向に延伸して設けられている。信号線として機能する導電膜２１ａは、一部が屈曲したくの字（Ｖ字）形状を有するように、走査線に略直交する方向（図中上下方向）に延伸して設けられている。なお、走査線として機能する導電膜１３は、走査線駆動回路７４と電気的に接続されており、信号線として機能する導電膜２１ａは、信号線駆動回路７６に電気的に接続されている（図１９（Ａ）参照）。
トランジスタ５２は、走査線及び信号線の交差部近傍に設けられている。トランジスタ５２は、第１のゲート電極として機能する導電膜１３、第１のゲート絶縁膜（図２２に図示せず）、第１のゲート絶縁膜上に形成された第１の酸化物半導体膜１８、それぞれソース電極及びドレイン電極のいずれか一方または他方として機能する導電膜２１ａ、２１ｂ、チャネル領域１８ｉ上に形成された第２のゲート絶縁膜、及び第２のゲート絶縁膜上に形成された第２のゲート電極として機能する第２の酸化物半導体膜１９ａにより構成される。なお、第１の酸化物半導体膜１８は、第２の酸化物半導体膜１９ａと重畳するチャネル領域１８ｉと、導電膜２１ａと接する第１のソースドレイン領域１８＿１と、導電膜２１ｂと接する第２のソースドレイン領域１８＿２と、を有する。また第２の酸化物半導体膜１９ａは、第１のゲート絶縁膜および第２のゲート絶縁膜に設けられた開口部を介して導電膜１３と電気的に接続される。
導電膜１３は、走査線としても機能し、第１の酸化物半導体膜１８と重畳する領域がトランジスタ５２の第１のゲート電極として機能する。また、導電膜２１ａは、信号線としても機能し、第１のソースドレイン領域１８＿１と重畳する領域がトランジスタ５２のソース電極またはドレイン電極として機能する。また、図２２において、導電膜１３は、上面形状において端部がチャネル領域１８ｉの端部より外側に位置する。このため、導電膜１３はバックライトなどの光源からの光を遮る遮光膜として機能する。この結果、トランジスタに含まれるチャネル領域１８ｉに光が照射されず、トランジスタの電気特性の変動を抑制することができる。
また、導電膜２１ｂは、画素電極の機能を有する第２の酸化物半導体膜１９ｂと電気的に接続される。第２の酸化物半導体膜１９ｂは櫛歯状に形成されている。また、第２の酸化物半導体膜１９ｂ上に絶縁膜（図２２に図示せず）が設けられ、該絶縁膜上に導電膜２９が設けられる。
導電膜２９は、第２の酸化物半導体膜１９ｂと一部が重畳するように、上面図において第２の酸化物半導体膜１９ｂとかみ合うように櫛歯状に形成されている。また導電膜２９は、走査線と平行または略平行な方向に延伸する領域と接続される。このため、表示装置８０が有する複数の画素において、導電膜２９は各領域が同電位である。なお、第２の酸化物半導体膜１９ｂ及び導電膜２９は、信号線（導電膜２１ａ）に沿うように屈曲したくの字（Ｖ字）形状を有している。
容量素子５５は、酸化物半導体膜１９ｂ、及び導電膜２９が重なる領域で形成される。酸化物半導体膜１９ｂ及び導電膜２９は透光性を有する。即ち、容量素子５５は透光性を有する。
次いで、図２２の一点鎖線Ｑ２−Ｒ２、及び一点鎖線Ｓ２−Ｔ２における断面図を図２３に示す。図２３に示すトランジスタ５２は、トップゲート型のトランジスタである。なお、一点鎖線Ｑ２−Ｒ２は、トランジスタ５２のチャネル長方向、及び容量素子５５の断面図であり、Ｓ２−Ｔ２における断面図は、トランジスタ５２のチャネル幅方向の断面図である。
図２３に示すトランジスタ５２は、基板１１上に設けられる第１のゲート電極として機能する導電膜１３を有する。また、基板１１及び導電膜１３上に形成される絶縁膜１２と、絶縁膜１２を介して、ゲート電極として機能する導電膜１３と重なる領域を有する第１の酸化物半導体膜１８と、第１の酸化物半導体膜１８上の第１の酸化物半導体膜１８に含まれるチャネル領域１８ｉと重畳する絶縁膜１４と、絶縁膜１４上の絶縁膜１４と重畳する第２のゲート電極として機能する第２の酸化物半導体膜１９ａと、を有する。また絶縁膜１２、第１の酸化物半導体膜１８および第２の酸化物半導体膜１９ａ上には、絶縁膜１５、絶縁膜１６がこの順で設けられる。導電膜２１ａは、絶縁膜１５および絶縁膜１６に設けられる開口部を介して、第１の酸化物半導体膜１８に含まれる第１のソースドレイン領域１８＿１と電気的に接続される。導電膜２１ｂは、絶縁膜および絶縁膜１６に設けられる開口部を介して、第１の酸化物半導体膜１８に含まれる第２のソースドレイン領域１８＿２と電気的に接続される。また、絶縁膜１６、導電膜２１ａおよび導電膜２１ｂ上には絶縁膜１７が設けられ、絶縁膜１７上には導電膜２９が設けられる。
トランジスタ５２は、導電膜１３を第１のゲート電極、第２の酸化物半導体膜１９ａを第２のゲート電極として、チャネル領域１８ｉを上下の２つのゲート電極で挟むデュアルゲート構造のトランジスタである。
図２３に示す画素では、絶縁膜２７及び導電膜２９上に設けられる液晶の配向が制御される領域において、画素電極の機能を有する第２の酸化物半導体膜１９ｂは絶縁膜１４上に設けられ、コモン電極の機能を有する導電膜２９は絶縁膜１７上に設けられている。このように、異なる平面上に配設された一対の電極間に電界を発生させることで液晶の配向を制御する表示装置の駆動方法をＤＰＳ（Ｄｉｆｆｅｒｅｎｔｉａｌ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モードと呼ぶことができる。
また、第２の酸化物半導体膜１９ｂと、絶縁膜１５、絶縁膜１６および絶縁膜１７と、導電膜２９とが重なる領域が容量素子５５として機能する。
図２２及び図２３に示す液晶表示装置は、第２の酸化物半導体膜１９ｂ及び導電膜２９のそれぞれの端部近傍が重畳する構成によって、画素が有する容量素子を形成する。このような構成によって、大型の液晶表示装置において、容量素子を大きすぎず、適切な大きさに形成することができる。
なお、図２４及び図２５に示すように、第２の酸化物半導体膜１９ｂがコモン電極の機能を有し、導電膜２９が画素電極の機能を有していてもよい。また、第２の酸化物半導体膜１９ｂと重畳する位置に絶縁膜１４を設けない構成としてもよい（図２５参照）。
また、図２６及び図２７に示すように、第２の酸化物半導体膜１９ｂと導電膜２９とが重畳しない構成としてもよい。表示装置の解像度や駆動方法に応じた容量素子の大きさによって、酸化物半導体膜１９ｂと導電膜２９との位置関係を適宜決定することができる。
図２６に示す画素の構成において、容量素子５５の一対の電極の一方は導電膜２１ｃであり、導電膜２１ｃは第２の酸化物半導体膜１９ｂを介してトランジスタ５２のソース電極およびドレイン電極の他方である導電膜２１ｂと電気的に接続される。容量素子５５の一対の電極の他方は、導電膜２９と電気的に接続される。
また、図２２及び図２３に示す液晶表示装置は、酸化物半導体膜１９ｂの信号線（導電膜２１ａ）と平行または略平行な方向に延伸する領域の幅（ｄ１）が、導電膜２９の信号線と平行または略平行な方向に延伸する領域の幅（ｄ２）よりも小さい構成としているが（図２３参照）、これに限られない。図２８及び図２９に示すように、幅ｄ１が幅ｄ２より大きくてもよい。また、幅ｄ１と幅ｄ２が等しくてもよい。また、一の画素（例えば画素７０ｄ）において、酸化物半導体膜１９ｂおよび／または導電膜２９の、信号線と平行または略平行な方向に延伸する複数の領域の幅が、各々異なっていてもよい。
また、図３０及び図３１に示すように、コモン電極が酸化物半導体膜１９ｂと同一の層上、すなわち絶縁膜１４上に設けられていてもよい。図３０及び図３１に示すコモン電極１９ｃは、酸化物半導体膜１９ｂと同一の材料で同時に形成することができる。
図３０に示す画素の構成において、容量素子５５の一対の電極の一方は第２の酸化物半導体膜１９ｂである。容量素子５５の一対の電極の他方は、導電膜２９と電気的に接続される導電膜２１ｃである。
本発明の一態様の表示装置８０の構成は、実施の形態１で説明する半導体装置の構成を参照できる。すなわち、基板１１の材料及び作製方法は、基板１０２を参照できる。導電膜１３の材料及び作製方法は、ゲート電極１０６を参照できる。絶縁膜１２の材料及び作製方法は、絶縁膜１０４を参照できる。第１の酸化物半導体膜１８の材料及び作製方法は、第１の酸化物半導体膜１０８を参照できる。第２の酸化物半導体膜１９ａ、１９ｂの材料および作製方法は、それぞれ第２の酸化物半導体膜１１１ａ、１１１ｂを参照できる。導電膜２１ａ及び導電膜２１ｂの材料及び作製方法は、それぞれ導電膜１２０ａ及び導電膜１２０ｂを参照できる。絶縁膜１５、絶縁膜１６及び絶縁膜１７の材料及び作製方法は、それぞれ絶縁膜１１６、絶縁膜１１８及び絶縁膜１２２を参照できる。導電膜２９の材料及び作製方法は、導電膜１２３を参照できる。
なお、本発明の一態様の表示装置がタッチセンサの機能を有していてもよい。具体的には、表示装置のコモン電極、例えば導電膜２９がタッチセンサを構成する一対の電極のうち少なくとも一方の機能を有していてもよい。このとき、本発明の一態様の表示装置はタッチパネルとも呼ぶことができる。
以下より、本発明の一態様のタッチセンサまたはタッチパネルの駆動方法、モード、構成例、及び本発明の一態様の半導体装置の構成例について図面を参照して説明する。
［センサの検知方法の例］
図３２（Ａ）は、相互容量方式のタッチセンサの構成を示すブロック図である。図３２（Ａ）では、パルス電圧出力回路４０１、電流検出回路４０２を示している。なお図３２（Ａ）では、一例として、パルス電圧が与えられる電極４２１をＸ１−Ｘ６の６本の配線、電流の変化を検知する電極４２２をＹ１−Ｙ６の６本の配線として示している。なお、電極の数は、これに限定されない。また図３２（Ａ）は、電極４２１および電極４２２が重畳すること、または、電極４２１および電極４２２が近接して配置されることで形成される容量４０３を図示している。なお、電極４２１と電極４２２とはその機能を互いに置き換えてもよい。または、パルス電圧出力回路４０１と電流検出回路４０２とは、互いに置き換えてもよい。
パルス電圧出力回路４０１は、一例としては、Ｘ１−Ｘ６の配線に順にパルスを印加するための回路である。Ｘ１−Ｘ６の配線にパルス電圧が印加されることで、容量４０３を形成する電極４２１および電極４２２の間の電界に、変化が生じる。そしてパルス電圧によって容量４０３に電流が流れる。このとき、指やペンなどが近傍に存在するかどうかに応じて、この電極間に生じる電界が、指やペンなどのタッチによる遮蔽等により変化する。つまり、指やペンなどのタッチなどにより、容量４０３の容量値が変化する。その結果、パルス電圧によって容量４０３に流れる電流の大きさが変化する。このように、指やペンなどのタッチなどにより、容量値に変化を生じさせることを利用して、被検知体の近接、または接触を検出することができる。
電流検出回路４０２は、容量４０３での容量値の変化による、Ｙ１−Ｙ６の配線での電流の変化を検出するための回路である。Ｙ１−Ｙ６の配線では、被検知体の近接、または接触がないと検出される電流値に変化はないが、検出する被検知体の近接、または接触により容量値が減少する場合には電流値が減少する変化を検出する。なお電流の検出は、電流量の総和を検出してもよい。その場合には、積分回路等を用いて検出を行えばよい。または、電流のピーク値を検出してもよい。その場合には、電流を電圧に変換して、電圧値のピーク値を検出してもよい。
次いで図３２（Ｂ）には、図３２（Ａ）で示す相互容量方式のタッチセンサにおける入出力波形のタイミングチャートを示す。図３２（Ｂ）では、１フレーム期間で各行列での被検知体の検出を行うものとする。また図３２（Ｂ）では、被検知体を検出しない場合（非タッチ）と被検知体を検出する場合（タッチ）との２つの場合について示している。なおＹ１−Ｙ６の配線については、検出される電流値に対応する電圧値とした波形を示している。なお、表示パネルにおいても、表示動作が行われている。この表示動作のタイミングと、タッチセンサのタイミングとは、同期させて動作することが望ましい。なお、図３２（Ｂ）では、表示動作とは同期させていない場合の例を示す。
Ｘ１−Ｘ６の配線には、順にパルス電圧が与えられ、該パルス電圧にしたがってＹ１−Ｙ６の配線での波形が変化する。被検知体の近接または接触がない場合には、Ｘ１−Ｘ６の配線の電圧の変化に応じてＹ１−Ｙ６の波形が一様に変化する。一方、被検知体が近接または接触する箇所では、電流値が減少するため、これに対応する電圧値の波形も変化する。
このように、容量値の変化を検出することにより、被検知体の近接または接触を検知することができる。なお、指やペンなどの被検知体は、タッチセンサやタッチパネルに接触せず、近接した場合でも、信号が検出される場合がある。
なお、図３２（Ｂ）において、Ｘ１−Ｘ６の配線には、順にパルス電圧が与えられた場合の例を示したが、本発明の一態様は、これに限定されない。例えば、複数の配線に同時にパルス電圧を与えてもよい。例えば、まず、Ｘ１乃至Ｘ３の配線にパルス電圧を与える。次に、Ｘ２乃至Ｘ４の配線にパルス電圧を与える。その次に、Ｘ３乃至Ｘ５の配線にパルス電圧を与える。このように、複数の配線に同時にパルス電圧を与えてもよい。そして、読み取った信号を演算処理することにより、センサの感度を高めることができる。
またパルス電圧出力回路４０１及び電流検出回路４０２は、一例としては、１つのＩＣの中に形成されていることが好ましい。該ＩＣは、例えばタッチパネルに実装されること、若しくは電子機器の筐体内の基板に実装されることが好ましい。また可撓性を有するタッチパネルとする場合には、曲げた部分では寄生容量が増大し、ノイズの影響が大きくなってしまう恐れがあるため、ノイズの影響を受けにくい駆動方法が適用されたＩＣを用いることが好ましい。例えばシグナル−ノイズ比（Ｓ／Ｎ比）を高める駆動方法が適用されたＩＣを用いることが好ましい。
なお、インセル型タッチセンサの場合には、表示部を駆動するための回路が設けられている。例えば、その回路は、ゲート線駆動回路、ソース線駆動回路などである。これらの回路も、ＩＣの中に形成されている場合がある。よって、パルス電圧出力回路４０１または電流検出回路４０２の少なくとも一つと、ゲート線駆動回路またはソース線駆動回路の少なくとも一つとが、１つのＩＣの中に形成されていてもよい。例えば、ソース線駆動回路は、駆動周波数が高いため、ＩＣの中に形成される場合が多い。また、電流検出回路４０２は、オペアンプなどが必要となる場合があるため、ＩＣの中に形成される場合が多い。したがって、ソース線駆動回路と電流検出回路４０２とが、１つのＩＣの中に形成されていてもよい。この場合には、ゲート線駆動回路およびパルス電圧出力回路４０１は、画素が形成されている基板上に、画素と一緒に形成されていてもよい。または、ソース線駆動回路と電流検出回路４０２とパルス電圧出力回路４０１とが、１つのＩＣの中に形成されていてもよい。
また、図３２（Ａ）ではタッチセンサとして配線の交差部に容量４０３のみを設けるパッシブマトリクス型のタッチセンサの構成を示したが、トランジスタと容量とを備えたアクティブマトリクス型のタッチセンサとしてもよい。
なお、図３２においては、相互容量方式の場合の駆動方法について述べたが、本発明の一態様は、これに限定されない。例えば、自己容量方式を用いてもよい。その場合には、パルス電圧出力回路４０１は、電流を検出する機能も有することとなる。同様に、電流検出回路４０２も、パルス電圧を出力する機能を有することとなる。または、状況に応じて、相互容量方式と自己容量方式とを切り替えて動作させてもよい。
［インセル型のタッチパネルの構成例］
ここでは、表示素子やトランジスタ等が設けられる基板（以下、素子基板とも記す）上に、タッチセンサを構成する一対の電極のうちの少なくとも一つを配置する例について説明する。
以下では、複数の画素を有する表示部にタッチセンサを組み込んだタッチパネル（いわゆるインセル型）の構成例について説明する。ここでは、画素に設けられる表示素子として、液晶素子を適用した例を示す。ただし、本発明の一態様は、これに限定されず、様々な表示素子を適用することができる。
図３３は、本構成例で例示するタッチパネルの表示部に設けられる画素回路の一部における等価回路図である。
一つの画素は少なくともトランジスタ４６３と液晶素子４６４を有する。なお、画素はこれに加えて保持容量を有する場合もある。またトランジスタ４６３のゲートに配線４６１が、ソースまたはドレインの一方には配線６２が、それぞれ電気的に接続されている。
Ｙ方向に隣接する複数の画素が有する液晶素子４６４のコモン電極が電気的に接続され、一つのブロックを形成する。図３３に示す電極４７１＿１、４７１＿２はＹ方向に延在して設けられ、液晶素子４６４が構成される領域（画素電極およびコモン電極が発生させる電界が液晶の配向を制御する領域）においてコモン電極として機能する。電極４７１＿１、４７１＿２によってコモン電極を共有する複数の画素を含むブロックをそれぞれブロック４６５＿１、４６５＿２とする。
また、ブロック４６５＿１、４６５＿２をまたいでＸ方向に隣接する複数の画素が有する液晶素子４６４のコモン電極が電気的に接続され、一つのブロックを形成する。図３３に示す電極４７２＿１乃至４７２＿４はＸ方向に延在して設けられ、液晶素子４６４が構成される領域においてコモン電極として機能する。電極４７２＿１乃至４７２＿４によってコモン電極を共有する複数の画素を含むブロックをそれぞれブロック４６７＿１乃至ブロック４６７＿４とする。図３３では画素回路の一部のみを示しているが、実際にはこれらのブロックがＸ方向及びＹ方向に繰り返し配置される。
このような構成とすることで、タッチセンサを構成する一対の電極と、画素回路が有する液晶素子のコモン電極とを兼ねることができる。すなわち図３３では、電極４７１＿１、４７１＿２は、液晶素子４６４のコモン電極と、タッチセンサの一方の電極とを兼ねている。また電極４７２＿１乃至４７２＿４は、液晶素子４６４のコモン電極と、タッチセンサの他方の電極とを兼ねている。よって、タッチパネルの構成を簡略化できる。
なお、一つの画素が有する液晶素子４６４のコモン電極は、タッチセンサを構成する一方の電極または他方の電極のいずれか一方を兼ねることができる。換言すると、表示部が有する画素は、コモン電極がタッチセンサの一方の電極と兼ねる画素（第１の画素ともいう）と、コモン電極がタッチセンサの他方の電極と兼ねる画素（第２の画素ともいう）とを含む。よって、本構成例で示すタッチパネルの表示部において、第１の画素および第２の画素の配置に応じて、タッチセンサを構成する一方の電極および他方の電極の上面形状を任意の形状とすることができる。
図３４（Ａ）は、Ｘ方向に延在する複数の電極４７２と、Ｙ方向に延在する複数の電極４７１の接続構成を示した等価回路図である。なお、一例として、タッチセンサが、投影型であり、相互容量方式である場合を示している。Ｙ方向に延在する電極４７１の各々には、入力電圧（または、選択電圧）または共通電位（または、接地電位、もしくは、基準となる電位）を入力することができる。また、Ｘ方向に延在する電極４７２の各々には接地電位（または、基準となる電位）を入力する、または電極４７２と検出回路と電気的に接続することができる。なお、電極４７１と電極４７２とは入れ替えることが可能である。つまり、電極４７１と検出回路とを接続してもよい。
以下、図３４（Ｂ）、（Ｃ）を用いて、上述したタッチパネルの動作について説明する。
ここでは一例として、１フレーム期間を、書き込み期間と検知期間とに分ける。書き込み期間は画素への画像データの書き込みを行う期間であり、配線４６１（ゲート線、または走査線ともいう）が順次選択される。一方、検知期間は、タッチセンサによるセンシングを行う期間であり、Ｙ方向に延在する電極４７１が順次選択され、入力電圧が入力される。
図３４（Ｂ）は、書き込み期間における等価回路図である。書き込み期間では、Ｘ方向に延在する電極４７２と、Ｙ方向に延在する電極４７１の両方に、共通電位が入力される。
図３４（Ｃ）は、検知期間のある時点における等価回路図である。検知期間では、Ｘ方向に延在する電極４７２の各々は、検出回路と導通する。また、Ｙ方向に延在する電極４７１のうち、選択されたものには入力電圧が入力され、それ以外のものには共通電位が入力される。
このように、画像の書き込み期間とタッチセンサによるセンシングを行う期間とを、独立して設けることが好ましい。例えば、表示の帰線期間にセンシングを行うことが好ましい。これにより、画素の書き込み時のノイズに起因するタッチセンサの感度の低下を抑制することができる。
なお、ここでは、１フレーム期間を、書き込み期間と検知期間とに分ける場合の例を示したが、本発明の一態様は、これに限定されない。例えば、１水平期間（１ゲート選択期間とも言う）を、書き込み期間と検知期間とに分けて動作させてもよい。
なお、電極４７１には、順にパルス電圧が与えられた場合の例を示したが、本発明の一態様は、これに限定されない。例えば、複数の電極４７１に同時にパルス電圧を与えてもよい。例えば、まず、１個目乃至３個目の電極４７１にパルス電圧を与える。次に、２個目乃至４個目の電極４７１にパルス電圧を与える。その次に、３個目乃至５個目の電極４７１にパルス電圧を与える。このように、複数の電極４７１に同時にパルス電圧を与えてもよい。そして、読み取った信号を演算処理することにより、センサの感度を高めることができる。
なお、図３４においては、相互容量方式の場合の駆動方法について述べたが、本発明の一態様は、これに限定されない。例えば、自己容量方式を用いてもよい。その場合には、パルス電圧を出力する回路は、電流を検出する機能も有することとなる。同様に、検出回路も、パルス電圧を出力する機能を有することとなる。または、状況に応じて、相互容量方式と自己容量方式とを切り替えて動作させてもよい。
［タッチパネルの方式について］
以下では、本発明の一態様のタッチパネルに適用可能ないくつかの方式について説明する。
なお、本明細書等において、タッチパネルは表示面に画像等を表示（出力）する機能と、表示面に指やスタイラスなどの被検知体が触れる、または近接することを検知するタッチセンサとしての機能と、を有する。したがってタッチパネルは入出力装置の一態様である。よって、タッチパネルは、タッチセンサ内蔵型表示装置である、とも言える。
また、本明細書等では、タッチパネルの基板に、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔ Ｃｉｒｃｕｉｔ）もしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）などのコネクターが取り付けられたもの、または基板にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が実装されたものを、タッチパネルモジュール、表示モジュール、または単にタッチパネルと呼ぶ場合がある。
本発明の一態様に適用できる静電容量方式のタッチセンサは、一対の導電膜を備える。一対の導電膜間には容量が形成されている。一対の導電膜に被検知体が触れる、または近接することにより一対の導電膜間の容量の大きさが変化することを利用して、検知を行うことができる。
静電容量方式としては、表面型静電容量方式、投影型静電容量方式等がある。投影型静電容量方式としては、主に駆動方式の違いから、自己容量方式、相互容量方式などがある。相互容量方式を用いると、同時多点検出が可能となるため好ましい。ただし、本発明の一態様は、これに限定されない。
また、本発明の一態様のタッチパネルが有する表示素子としては、液晶素子（縦電界方式、または、横電界方式）、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）を利用した光学素子、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｓｅ）素子、無機ＥＬ素子や発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の発光素子、電気泳動素子など、様々な表示素子を用いることができる。
ここで、表示装置には表示素子として横電界方式が適用された液晶素子を用いることが好ましい。なお、画素電極、および、コモン電極において、透明導電膜を用いる場合には、透過型の表示装置として使用することができる。一方、画素電極、または、コモン電極において、反射電極を用いる場合には、反射型の表示装置として使用することができる。なお、画素電極およびコモン電極の両方を反射電極としてもよい。または、画素電極およびコモン電極とは別に、反射電極を設けることによって、反射型の表示装置としてもよい。なお、反射型の表示装置において、バックライトの光が透過できる領域を設けることによって、半透過型の表示装置としてもよい。例えば、画素電極またはコモン電極の一部を透過電極とし、別の一部を反射電極としてもよい。なお、画素電極、または、コモン電極において、反射電極を用いる場合であっても、液晶の動作モードによっては、透過型の表示装置として使用する場合もある。
本発明の一態様の表示装置は、一対の基板の一方にタッチセンサを構成する一対の電極（導電膜または配線ともいう）の少なくとも一つを有することにより、表示パネルとタッチセンサとが一体となった構成を有する。そのため、表示装置の厚さが低減され、軽量な表示装置を実現できる。
図３５（Ａ）乃至図３５（Ｃ）は、本発明の一態様のタッチパネル４１０のモードを説明する断面概略図である。
タッチパネル４１０は、基板４１１、基板４１２、ＦＰＣ４１３、導電膜４１４、画素４００ａ、画素４００ｂ、液晶素子４２０ａ、４２０ｂ、着色膜４３１等を有する。
画素４００ａは液晶素子４２０ａを備え、画素４００ｂは液晶素子４２０ｂを備える。液晶素子４２０ａは、導電膜４１９ａ、導電膜４２９ａ及び液晶４２３により構成される。また、液晶素子４２０ｂは、導電膜４１９ｂ、導電膜４２９ｂ及び液晶４２３により構成される。図３５（Ａ）および図３５（Ｂ）において、導電膜４１９ａおよび導電膜４１９ｂは、画素電極としての機能を有する。導電膜４２９ａよび導電膜４２９ｂはコモン電極としての機能を有する。また図３５（Ａ）では液晶素子４２０ａ、４２０ｂとしてＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードが適用された液晶素子を用いた場合の例を示している。
導電膜４１９ａおよび導電膜４１９ｂは同一面上に設けられている。または、導電膜４１９ａおよび導電膜４１９ｂは、同一の導電膜により形成されている。導電膜４１９ａおよび導電膜４１９ｂ上には絶縁膜４２４が設けられている。導電膜４２９ａおよび導電膜４２９ｂは同一面上、具体的には絶縁膜４２４上に設けられている。または、導電膜４２９ａおよび導電膜４２９ｂは、同一の導電膜により形成されている。導電膜４２９ａおよび導電膜４２９ｂは一例として櫛歯状の上面形状、またはスリット状の開口が１つ以上設けられた上面形状（平面形状ともいう）を有する。
タッチセンサは、画素４００ａが有する導電膜４２９ａと、画素４００ｂが有する導電膜４２９ｂとの間に形成される容量を利用して検知することができる。このような構成とすることで、液晶素子が有するコモン電極（４２９ａ、４２９ｂ）を、タッチセンサとして機能する一対の電極と兼ねることができる。よって、工程を簡略化することができるため歩留りが向上でき、また製造コストを低減することができる。なお、導電膜４２９ａ、導電膜４２９ｂは、導電膜４１４を介して基板４１１側に取り付けられたＦＰＣ４１３と電気的に接続される。または、導電膜４２９ａ、もしくは、導電膜４２９ｂの少なくとも一つは、パルス電圧を出力することが出来る機能を有する回路と接続されている。また、導電膜４１９ａ、４１９ｂは、トランジスタ（図示しない）と電気的に接続される。そして、当該トランジスタは、駆動回路（ゲート線駆動回路、または、ソース線駆動回路）、または、ＦＰＣ４１３と電気的に接続される。
例えば、図３５（Ａ）における導電膜４２９ａおよび導電膜４２９ｂは、図２１における導電膜２９と対応している。また、図３５（Ａ）における導電膜４１９ａおよび導電膜４１９ｂは、図２１における第２の酸化物半導体膜１９ｂと対応している。
なお、図３５（Ａ）では、導電膜４１９ａと導電膜４２９ａ（または、導電膜４１９ｂと導電膜４２９ｂ）は、互いに重なる領域を有している。この領域は、容量素子として機能させることが出来る。つまり、この領域は、画素電極の電位を保持するための保持容量として機能させることができる。ただし、本発明の一態様は、これに限定されない。例えば、導電膜４１９ａと導電膜４２９ａ（または、導電膜４１９ｂと導電膜４２９ｂ）は、表示に寄与する領域において（いわゆる開口部において）、互いに、重ならないようにしてもよい。つまり、表示に寄与する領域において（いわゆる開口部において）、電極の端部の位置が、上下で揃うようにしてもよい。
図３５（Ｂ）に示すように、タッチパネル４１０が導電膜４２９ａおよび導電膜４２９ｂに加えて、導電膜４１９ａおよび導電膜４１９ｂも櫛歯状の上面形状、またはスリット状の開口が１つ以上設けられた上面形状を有していてもよい。なお、図３５（Ｂ）における液晶素子４２０ａ、４２０ｂの駆動方式はＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モードである。このような構成とすることにより、保持容量の大きさを小さくすることができる。
例えば、図３５（Ｂ）における導電膜４２９ａおよび導電膜４２９ｂは、図２７における導電膜２９と対応している。また、図３５（Ｂ）における導電膜４１９ａおよび導電膜４１９ｂは、図２７における第２の酸化物半導体膜１９ｂと対応している。
また、図３５（Ｃ）に示すように、導電膜４１９ａおよび導電膜４１９ｂがコモン電極としての機能を有し、導電膜４２９ａよび導電膜４２９ｂが画素電極としての機能を有していてもよい。図３５（Ｃ）において、タッチセンサは、画素４００ａが有する導電膜４１９ａと、画素４００ｂが有する導電膜４１９ｂとの間に形成される容量を利用して検知することができる。なお、導電膜４１９ａ、導電膜４１９ｂは、導電膜４１４を介して基板４１１側に取り付けられたＦＰＣ４１３と電気的に接続される。または、導電膜４１９ａ、もしくは、導電膜４１９ｂの少なくとも一つは、パルス電圧を出力することが出来る機能を有する回路と接続されている。また、導電膜４２９ａ、４２９ｂは、トランジスタ（図示しない）と電気的に接続される。
なお、図３５（Ｂ）においては、コモン電極および画素電極は、例えば、非透明な電極を用いてもよい。例えば、ゲート電極、または、ソース電極およびドレイン電極などにおいて使用される導電材料と同様な材料を用いてもよい。なぜなら、ＩＰＳモードでは、電極の上の液晶４２３には、電界が加わりにくい。よって、液晶４２３の配向を制御しにくい。よって、表示に寄与するような領域とはなりにくい。そのため、バックライトからの光を透過させる必要がない。そのため、透過型表示装置であっても、コモン電極および画素電極は、アルミニウム、モリブデン、チタン、タングステン、銅、銀などを用いて、構成してもよい。なお、これらの電極は、メッシュ状に形成してもよいし、ナノワイヤ―状に形成してもよい。また、コモン電極は、タッチセンサ用の電極としても機能する。そのため、出来るだけ、抵抗値が低いことが望ましい。よって、非透明な電極は、インジウム錫酸化物（ＩＴＯともいう）などの透明電極よりも抵抗値が低いため、望ましい。
なお、図３５（Ａ）乃至図３５（Ｃ）においては、コモン電極および画素電極として、ＩＴＯなどの透明導電膜を用いてもよい。また、透明導電膜の上に、または、透明導電膜の下に、より抵抗値の低い導電膜を補助配線として設けてもよい。補助配線としては、例えば、ゲート電極、または、ソース電極およびドレイン電極などにおいて使用される導電材料と同様な材料を用いてもよい。具体的には、アルミニウム、モリブデン、チタン、タングステン、銅、銀などを用いて、構成してもよい。
なお、透明導電膜の上に補助配線を設ける場合には、ハーフトーンマスク（グレートーンマスク、位相差マスクとも言う）を用いて、透明導電膜と補助配線とを、１枚のマスクを用いて、形成してもよい。その場合には、補助配線の下には、必ず、透明導電膜が設けられるような構成となる。ただし、本発明の一態様は、これに限定されない。透明導電膜と補助配線とは、別々のマスクを用いて、別々の工程で形成してもよい。
なお、図３５（Ａ）乃至図３５（Ｃ）においては、コモン電極は、抵抗値の低い補助配線と接続してもよい。例えば、コモン電極と補助配線とは、それらの間に設けられている絶縁膜の開口部を介して、接続されている。例えば、補助配線およびゲート電極（またはゲート信号線）は、同一の導電膜により形成されてもよい。または、補助配線およびソースドレイン電極（またはソース信号線）は、同一の導電膜により形成されてもよい。
なお、例えば、基板４１２の上側に、フローティング状態の導電膜を配置してもよい。その場合の例を、図３６（Ａ）、図３６（Ｂ）、図３６（Ｃ）に示す。このように、導電膜４２８ａを、画素４００ａのコモン電極と重なるように設ける。同様に、導電膜４２８ｂを、画素４００ｂのコモン電極と重なるように設ける。これにより、容量素子が直列に設けられた状態となる。また、電界分布が適切な状態となるため、タッチセンサの感度を向上させることができる。また、被検知体が、基板４１２と近接、または、接触する場合に、被検知体が静電気を帯びている場合がある。そのような場合に、基板４１２の上側に、導電膜４２８ａ、および、導電膜４２８ｂなどを設けることにより、静電気の影響を低減することが出来る。
図３７（Ａ）は、図３５（Ａ）および図３５（Ｂ）と対応している。図３７（Ａ）に示す構成では、タッチセンサはセンサ電極４５９ａとセンサ電極４５９ｂとを有する。センサ電極４５９ａは、画素４００ａにおいてコモン電極の機能を有し、画素４００ａが有する導電膜４２９ａと同一の導電膜により形成される。またセンサ電極４５９ｂは、画素４００ｂにおいてコモン電極の機能を有し、画素４００ｂが有する導電膜４２９ｂと同一の導電膜により形成される。センサ電極４５９ａは、画素４００ａにおいてスリット状の開口部４２６を１つ以上有する。またセンサ電極４５９ｂは、画素４００ｂにおいてスリット状の開口部４２６を１つ以上有する。
センサ電極４５９ａは画素４００ａのコモン電極として機能する大きさに島状に設けられ、一の方向（例えばＸ方向）に延在して設けられる配線４５３と電気的に接続される。また、センサ電極４５９ｂは、該一の方向と交差する方向（例えばＹ方向）に延在して設けられる。配線４５３は、例えば画素４００ａ、４００ｂが有するトランジスタのソース電極及びドレイン電極と同時に形成することができる。
また、図３７（Ｂ）に示すように、センサ電極４５９ａが一の方向（例えばＸ方向）に延在して設けられる配線４５３と電気的に接続され、センサ電極４５９ｂが該一の方向と交差する方向（例えばＹ方向）に延在して設けられる配線４５４と電気的に接続されていてもよい。このとき、センサ電極４５９ａおよびセンサ電極４５９ｂはそれぞれ画素４００ａ、４００ｂのコモン電極として機能する大きさに島状に設けられる。配線４５４は、例えば画素４００ａ、４００ｂが有するトランジスタの第１のゲート電極と同時に形成することができる。なお、島状に設ける一のセンサ電極が、一の画素のコモン電極でなく、複数の画素のコモン電極として機能するように設けてもよい。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態４）
本実施の形態では、本発明の一態様の液晶表示装置に適用可能な垂直配向（ＶＡ：Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モードで動作する液晶素子を備える画素の構成について、図３８および図３９を参照して説明する。図３８は液晶表示装置が備える画素の上面図であり、図３９は図３８の切断線Ａ１−Ｂ１における断面を含む側面図である。また、図４０（Ａ）は、液晶表示装置が備える画素の等価回路図である。
ＶＡ型とは、液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。
本実施の形態では、特に画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されている。これをマルチドメイン化あるいはマルチドメイン設計という。以下の説明では、マルチドメイン設計が考慮された液晶表示装置について説明する。
図３８のＺ１は画素電極６１１ｂが形成された基板６０２の上面図であり、Ｚ３はコモン電極６７１が形成された基板６０１の上面図であり、Ｚ２は画素電極６１１ｂが形成された基板６０２とコモン電極６７１が形成された基板６０１が重ね合わされた状態の上面図である。
基板６０２上には、トランジスタ６５０とそれに接続する画素電極６１１ｂ、及び容量素子６６１が形成される。トランジスタ６５０のドレイン電極６２０ｂは、絶縁膜６１６及び絶縁膜６１８に設けられた開口部６４１ｂを介して画素電極６１１ｂと電気的に接続される。画素電極６１１ｂ上には、絶縁膜６１６、絶縁膜６１８および絶縁膜６２２がこの順で設けられる。
トランジスタ６５０としては、実施の形態１で説明するトランジスタ（トランジスタ１５０、トランジスタ１５０Ａ乃至トランジスタ１５０Ｇ）を適用することができる。
容量素子６３０は、第１の容量配線である容量配線６０７と、絶縁膜６０４と、画素電極６１１ｂで構成される。容量配線６０７は、トランジスタ６５０のゲート配線６０６と同一の材料で同時に形成することができる。
画素電極６１１ｂとしては、実施の形態１で説明する抵抗率の低い酸化物半導体膜を適用することができる。すなわち、画素電極６１１ｂの材料及び作製方法は、実施の形態１で示す第２の酸化物半導体膜１１１ｂを参照できる。
画素電極６１１ｂにはスリット６７４を設ける。スリット６７４は液晶の配向を制御するためのものである。
トランジスタ６５１とそれに接続する画素電極６１２ｂ及び容量素子６６２は、それぞれトランジスタ６５０、画素電極６１１ｂ及び容量素子６６１と同様に形成することができる。トランジスタ６５０とトランジスタ６５１は共に配線６２０ａと接続している。配線６２０ａは、トランジスタ６５０及びトランジスタ６５１において、ソース電極としての機能を有する。本実施の形態で示す液晶表示パネルの画素は、画素電極６１１ｂと画素電極６１２ｂにより構成されている。画素電極６１１ｂと画素電極６１２ｂはサブピクセルである。
基板６０１には、着色膜６７３、コモン電極６７１が形成され、コモン電極６７１に接して突起６７５が形成されている。また、コモン電極６７１にはスリット６７２が設けられている。画素電極６１１ｂ側には絶縁膜６２２上に配向膜６７７が形成され、コモン電極６７１及び突起６７５側には配向膜６７８が形成されている。基板６０２と基板６０１の間に液晶層６８０が形成されている。
コモン電極６７１は、実施の形態１で説明する導電膜１２３と同様の材料を用いて形成することが好ましい。コモン電極６７１に形成されるスリット６７２と、突起６７５とは、液晶の配向を制御する機能を有する。
スリット６７４を設けた画素電極６１１ｂに電圧を印加すると、スリット６７４の近傍には電界の歪み（斜め電界）が発生する。このスリット６７４と、基板６０１側の突起６７５及びスリット６７２とを交互に咬み合うように配置し、斜め電界を効果的に発生させて液晶の配向を制御することで、液晶が配向する方向を場所によって異ならせている。すなわち、マルチドメイン化して液晶表示パネルの視野角を広げている。なお、基板６０１側に突起６７５またはスリット６７２のいずれか一方が設けられる構成であってもよい。
図３９は、基板６０２と基板６０１とが重ね合わせられ、液晶が注入された状態を示している。画素電極６１１ｂと液晶層６８０とコモン電極６７１が重なり合うことで、液晶素子が形成されている。
この画素構造の等価回路を図４０（Ａ）に示す。トランジスタ６５０とトランジスタ６２９は、共にゲート配線６０６、配線６２０ａと接続している。この場合、容量配線６０７と容量配線６０９の電位を異ならせることで、液晶素子６８１と液晶素子６８２の動作を異ならせることができる。すなわち、容量配線６０７と容量配線６０９の電位を個別に制御することにより液晶の配向を精密に制御して視野角を広げている。
なお、図４０（Ａ）のトランジスタ６５０、６５１は第２のゲート電極が第１のゲート電極と電気的に接続されているが、これに限られない。例えば、第２のゲート電極がゲート配線６０６とは異なる電位を与える機能を有する配線４６１６と電気的に接続されていてもよい（図４０（Ｂ）参照）。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態５）
本実施の形態においては、先の実施の形態で例示したトランジスタを有する表示装置の一例について、図４１乃至図４４を用いて以下説明を行う。
図４１は、表示装置の一例を示す上面図である。図４１に示す表示装置は、第１の基板７０１上に設けられた画素部７０２と、第１の基板７０１に設けられたソースドライバ回路部７０４及びゲートドライバ回路部７０６と、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を囲むように配置されるシール材７１２と、第１の基板７０１に対向するように設けられる第２の基板７０５と、を有する。なお、第１の基板７０１と第２の基板７０５は、シール材７１２によって封止されている。すなわち、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６は、第１の基板７０１とシール材７１２と第２の基板７０５によって封止されている。なお、図４１には図示しないが、第１の基板７０１と第２の基板７０５の間には表示素子が設けられる。
また、表示装置は、第１の基板７０１上のシール材７１２によって囲まれている領域とは異なる領域に、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６とそれぞれ電気的に接続されるＦＰＣ端子部７０８（ＦＰＣ：Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）が設けられる。また、ＦＰＣ端子部７０８には、ＦＰＣ７１６が接続され、ＦＰＣ７１６によって画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６に各種信号等が供給される。また、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０８には、配線７１０が各々接続されている。ＦＰＣ７１６により供給される各種信号等は、配線７１０を介して、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０８に与えられる。
また、表示装置にゲートドライバ回路部７０６を複数設けてもよい。また、表示装置としては、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を画素部７０２と同じ第１の基板７０１に形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ回路部７０６のみを第１の基板７０１に形成しても良い、またはソースドライバ回路部７０４のみを第１の基板７０１に形成しても良い。この場合、ソースドライバ回路またはゲートドライバ回路等が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を、第１の基板７０１に実装する構成としても良い。なお、別途形成した駆動回路基板の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法などを用いることができる。
表示装置が有する画素部７０２は複数のトランジスタ及び容量素子を有しており、実施の形態１で説明した半導体装置を適用することができる。また、ソースドライバ回路部７０４及びゲートドライバ回路部７０６は、複数のトランジスタ及び配線コンタクト部を有しており、実施の形態２で説明した半導体装置を適用することができる。
また、表示装置は、様々な形態を用いること、または様々な表示素子を有することが出来る。表示素子は、例えば、液晶素子、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）などを含むＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）やデジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）素子、ＭＩＲＡＳＯＬ（登録商標）ディスプレイ、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、圧電セラミックディスプレイなどのＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、エレクトロウェッティング素子などが挙げられる。これらの他にも、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していてもよい。また、表示素子として量子ドットを用いてもよい。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。量子ドットを用いた表示装置の一例としては、量子ドットディスプレイなどがある。電子インク又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
なお、表示装置における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素によって、異なる２色を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
また、バックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色光（Ｗ）を用いて表示装置をフルカラー表示させるために、着色膜（カラーフィルタともいう。）を用いてもよい。着色膜は、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色膜を用いることで、着色膜を用いない場合と比べて色の再現性を高くすることができる。このとき、着色膜を有する領域と、着色膜を有さない領域とを配置することによって、着色膜を有さない領域における白色光を直接表示に利用しても構わない。一部に着色膜を有さない領域を配置することで、明るい表示の際に、着色膜による輝度の低下を少なくでき、消費電力を２割から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発光素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、ホワイト（Ｗ）を、それぞれの発光色を有する素子から発光させても構わない。自発光素子を用いることで、着色膜を用いた場合よりも、さらに消費電力を低減できる場合がある。
本実施の形態においては、表示素子として液晶素子を用いる表示装置の構成について、図４２を用いて説明する。また、表示素子としてＥＬ素子を用いる表示装置の構成について、図４３を用いて説明する。
図４２は、図４１に示す一点鎖線Ｕ−Ｖにおける断面図である。図４２に示す表示装置７００Ａは、引き回し配線部７１１と、画素部７０２と、ソースドライバ回路部７０４と、ＦＰＣ端子部７０８と、を有する。また、引き回し配線部７１１は、配線７１０を有する。また、画素部７０２は、トランジスタ７５０及び容量素子７９０を有する。また、ソースドライバ回路部７０４は、トランジスタ７５２を有する。
例えば、トランジスタ７５０、トランジスタ７５２として、実施の形態１で説明するトランジスタ（トランジスタ１５０、トランジスタ１５０Ａ乃至トランジスタ１５０Ｇ）を適用することができる。
本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有する。該トランジスタは、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
容量素子７９０としては、実施の形態１で示す容量素子１６０を用いることができる。容量素子７９０は透光性を有するため、画素部７０２が有する一の画素において容量素子７９０を大きく（大面積に）形成することができる。よって、開口率を高めつつ、容量値を増大させた表示装置とすることができる。
また、図４２において、トランジスタ７５０上に、絶縁膜７６４、７６６、７６８が設けられている。
絶縁膜７６４、７６６、７６８としては、それぞれ実施の形態１に示す絶縁膜１１６、１１８、１２２と、同様の材料及び作製方法により形成することができる。また、絶縁膜１２２上に平坦化膜を設ける構成としてもよい。
また、配線７１０は、トランジスタ７５０、７５２のソース電極及びドレイン電極として機能する導電膜と同じ工程で形成される。なお、配線７１０は、トランジスタ７５０、７５２のソース電極及びドレイン電極と異なる工程で形成された導電膜、例えばゲート電極として機能する導電膜としてもよい。配線７１０として、例えば、銅元素を含む材料を用いた場合、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可能となる。
また、ＦＰＣ端子部７０８は、接続電極７６０、異方性導電膜７９１、及びＦＰＣ７１６を有する。なお、接続電極７６０は、トランジスタ７５０、７５２のソース電極及びドレイン電極として機能する導電膜と同じ工程で形成される。また、接続電極７６０は、ＦＰＣ７１６が有する端子と異方性導電膜７９１を介して、電気的に接続される。
また、第１の基板７０１及び第２の基板７０５としては、例えばガラス基板を用いることができる。また、第１の基板７０１及び第２の基板７０５として、実施の形態１で示す基板１０２と同様の材料を用いることができる。
第２の基板７０５側には、ブラックマトリクスとして機能する遮光膜７３８と、カラーフィルタとして機能する着色膜７３６と、遮光膜７３８及び着色膜７３６に接する絶縁膜７３４が設けられる。
また、第１の基板７０１と第２の基板７０５の間には、構造体７７８が設けられる。構造体７７８は、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、第１の基板７０１と第２の基板７０５の間の距離（セルギャップ）を制御するために設けられる。なお、構造体７７８として、球状のスペーサを用いていても良い。
また、本実施の形態においては、構造体７７８を第１の基板７０１側に設ける構成について例示したが、これに限定されない。例えば、第２の基板７０５側に構造体７７８を設ける構成、または第１の基板７０１及び第２の基板７０５双方に構造体７７８を設ける構成としてもよい。
表示装置７００Ａは、液晶素子７７５を有する。液晶素子７７５は、導電膜７７２、導電膜７７４、及び液晶層７７６を有する。導電膜７７４は、第２の基板７０５側に設けられ、対向電極としての機能を有する。表示装置７００Ａは、導電膜７７２と導電膜７７４に印加される電圧によって、液晶層７７６の配向状態が変わることによって光の透過、非透過が制御され画像を表示することができる。配向膜７４６は導電膜７７２および絶縁膜７６８上に設けられ、配向膜７４８は導電膜７７４に接して設けられる。
また、導電膜７７２は、トランジスタ７５０が有するソース電極またはドレイン電極として機能する導電膜に接続される。導電膜７７２は、絶縁膜７６８上に形成され画素電極、すなわち表示素子の一方の電極として機能する。表示装置７００Ａは、基板７０１側にバックライトやサイドライト等を設け、液晶素子７７５及び着色膜７３６を介して表示する、所謂透過型のカラー液晶表示装置である。
導電膜７７２及び導電膜７７４としては、可視光において透光性のある導電膜、または可視光において反射性のある導電膜を用いることができる。可視光において透光性のある導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。また、導電膜７７２及び導電膜７７４として、実施の形態１で示す導電膜１２３と同様の材料を用いることができる。
なお、図４１及び図４２に示す表示装置７００Ａは、透過型のカラー液晶表示装置について例示したが、これに限定されない。例えば、導電膜７７２を可視光において、反射性のある導電膜を用いることで反射型のカラー液晶表示装置としてもよい。
なお、図４２において図示しないが、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設けてもよい。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。
シール材７１２は、表示素子やトランジスタに対して不純物となる物質（水など）が、外部から侵入することを防止又は抑制する機能を少なくとも有する。なお、シール材に７１２別の機能を付加してもよい。例えば、構造を強化する機能、接着性を強化する機能、耐衝撃性を強化する機能などをシール材７１２が有していてもよい。
シール材７１２としては、硬化前に液晶層と接した場合でも液晶層に溶解しない材料を用いることが好ましい。シール材７１２として、例えばエポキシ樹脂、アクリル樹脂などを適用できる。なお、上記樹脂材料は、熱硬化型、光硬化型のいずれでもよい。また、シール材７１２として、アクリル系樹脂とエポキシ系樹脂を混ぜた樹脂を用いてもよい。このとき、ＵＶ開始剤、熱硬化剤、カップリング剤などを混ぜてもよい。また、フィラーを含んでもよい。
また、シール材として、後述する接着層７８１と同様の材料を用いてもよい。
液晶層７７６に用いる液晶としては、実施の形態３に示す液晶素子５１に用いる液晶を参照できる。
また、液晶素子を有する表示装置の駆動方法としては、実施の形態３に示す各種の駆動方法を適用することができる。
続いて、図４１に示す表示装置が液晶素子の代わりにＥＬ素子を含む場合の一点鎖線Ｕ−Ｖにおける断面図を図４３及び図４４に示す。なお、図４２と同様の構成については図４２の説明を援用できるため、以下では図４２と異なる構成について説明する。
図４３に示す表示装置７００Ｂは、ＥＬ素子７８５を有する。ＥＬ素子７８５は、導電膜７８２、導電膜７８４、及びＥＬ層７８６を有する。ＥＬ層７８６は、発光性の有機化合物または発光性の無機化合物を含む。導電膜７８２は絶縁膜７８３上に設けられ、反射電極としての機能を有する。絶縁膜７８３は平坦化膜としての機能を有する。また導電膜７８２上にＥＬ層７８６、導電膜７８４がこの順で設けられる。導電膜７８４としては、可視光において透光性のある導電膜を用いることができる。表示装置７００Ｂは、導電膜７８２および導電膜７８４に印加される電圧によってＥＬ層７８６を発光状態、または非発光状態とすることで画像を表示することができる。
基板７０１および基板７０５は接着層７８１によって貼り合わされている。接着層７８１としては紫外線硬化型等の光硬化型樹脂、反応硬化型樹脂、熱硬化型樹脂、嫌気型樹脂などの各種硬化型樹脂を用いることができる。これら樹脂としては、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シート等を用いてもよい。
図４３では接続電極７６０が、トランジスタ７５０、７５２の第１のゲート電極としての機能する導電膜と同じ工程で形成される導電膜、ソース電極およびドレイン電極と同じ工程で形成される導電膜、及び導電膜７８２の積層膜によって構成される例を示している。ＦＰＣ端子部７０８において、各種の絶縁膜は接続電極７６０を構成する導電膜同士が電気的に接続されるように開口部を有する。
また図４３では、容量素子７９０を構成する一対の電極が、トランジスタ７５０，７５２の第１のゲート電極として機能する導電膜と同じ工程で形成される導電膜、および第２のゲート電極として機能する酸化物半導体膜と同じ工程で形成される膜である例を示している。
また、トランジスタ７５０はチャネル領域よりも上側にゲート電極を有する。よって、トランジスタ７５０と重畳する位置に導電膜７８２を設けられるため、画素部７０２の画素の開口率を向上させることができる。
なお、図４３はＥＬ層７８６が発する光が基板７０５側へ射出されるトップエミッション型の表示装置であるが、本発明の一態様の表示装置がボトムエミッション型であってもよい。図４４に示す表示装置７００Ｃは、ＥＬ層７８６が発する光が基板７０１側へ射出される。ボトムエミッション型の場合、着色膜７３６及び遮光膜７３８はＥＬ層７８６より下側、例えば絶縁膜７６８上に設けられる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、本発明の一態様の表示装置に用いることができるタッチパネルについて図４５乃至図５０を用いて説明する。本実施の形態では、発光素子、具体的にはＥＬ素子を用いたタッチパネルを例示する。
［タッチパネルの構成例］
図４５（Ａ）、（Ｂ）は、タッチパネル５０５の斜視図である。なお明瞭化のため、代表的な構成要素を示す。図４６（Ａ）は、図４５（Ａ）に示す一点鎖線Ｍ−Ｎ間の断面図である。
図４５（Ａ）、（Ｂ）に示すように、タッチパネル５０５は、表示部５０１、走査線駆動回路３０３ｇ（１）、及びタッチセンサ５９５等を有する。また、タッチパネル５０５は、基板５１０、基板５１１、及び基板５９０を有する。
タッチパネル５０５は、複数の画素及び複数の配線３１１を有する。複数の配線３１１は、画素に信号を供給することができる。複数の配線３１１は、基板５１０の外周部にまで引き回され、その一部が端子３１９を構成している。端子３１９はＦＰＣ５０９（１）と電気的に接続する。
タッチパネル５０５は、タッチセンサ５９５及び複数の配線５９８を有する。複数の配線５９８は、タッチセンサ５９５と電気的に接続される。複数の配線５９８は基板５９０の外周部に引き回され、その一部は端子を構成する。そして、当該端子はＦＰＣ５０９（２）と電気的に接続される。なお、図４５（Ｂ）では明瞭化のため、基板５９０の裏面側（基板５１０と対向する面側）に設けられるタッチセンサ５９５の電極や配線等を実線で示している。
タッチセンサ５９５には、例えば静電容量方式のタッチセンサを適用できる。静電容量方式としては、表面型静電容量方式、投影型静電容量方式等がある。ここでは、投影型静電容量方式のタッチセンサを適用する場合を示す。
投影型静電容量方式としては、主に駆動方式の違いから自己容量方式、相互容量方式などがある。相互容量方式を用いると同時多点検出が可能となるため好ましい。
なお、タッチセンサ５９５には、指等の検知対象の近接又は接触を検知することができるさまざまなセンサを適用することができる。
投影型静電容量方式のタッチセンサ５９５は、電極５９１と電極５９２を有する。電極５９１は複数の配線５９８のいずれかと電気的に接続し、電極５９２は複数の配線５９８の他のいずれかと電気的に接続する。
電極５９２は、図４５（Ａ）、（Ｂ）に示すように、一方向に繰り返し配置された複数の四辺形が角部で接続された形状を有する。
電極５９１は四辺形であり、電極５９２が延在する方向と交差する方向に繰り返し配置されている。なお、複数の電極５９１は、一の電極５９２と必ずしも直交する方向に配置される必要はなく、９０度未満の角度をなすように配置されてもよい。
配線５９４は電極５９２と交差して設けられている。配線５９４は、電極５９２を挟む二つの電極５９１を電気的に接続する。このとき、電極５９２と配線５９４の交差部の面積ができるだけ小さくなる形状が好ましい。これにより、電極が設けられていない領域の面積を低減でき、透過率のムラを低減できる。その結果、タッチセンサ５９５を透過する光の輝度ムラを低減することができる。
なお、電極５９１、電極５９２の形状はこれに限られず、様々な形状を取りうる。例えば、複数の電極５９１をできるだけ隙間が生じないように配置し、絶縁膜を介して電極５９２を、電極５９１と重ならない領域ができるように離間して複数設ける構成としてもよい。このとき、隣接する２つの電極５９２の間に、これらとは電気的に絶縁されたダミー電極を設けると、透過率の異なる領域の面積を低減できるため好ましい。
なお、タッチセンサ５９５のより具体的な構成例については後述する。
図４６（Ａ）に示すように、タッチパネル５０５は、基板５１０、接着層５０３、絶縁膜５０４、基板５１１、接着層５１３、及び絶縁膜５１５を有する。また、基板５１０及び基板５１１は、接着層３６０で貼り合わされている。
接着層５９７は、タッチセンサ５９５が表示部５０１に重なるように、基板５９０を基板５１１に貼り合わせている。接着層５９７は、透光性を有する。
電極５９１及び電極５９２は、透光性を有する導電材料を用いて形成する。透光性を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物を用いることができる。なお、グラフェンを含む膜を用いることもできる。グラフェンを含む膜は、例えば膜状に形成された酸化グラフェンを含む膜を還元して形成することができる。還元する方法としては、熱を加える方法等を挙げることができる。
また、電極５９１、電極５９２、配線５９４などの導電膜、つまり、タッチパネルを構成する配線や電極に用いる材料の抵抗値が低いことが望ましい。一例として、ＩＴＯ、インジウム亜鉛酸化物、ＺｎＯ、銀、銅、アルミニウム、カーボンナノチューブ、グラフェンなどを用いてもよい。さらに、非常に細くした（例えば、直径が数ナノメートル）、多数の導電体を用いて構成される金属ナノワイヤを用いてもよい。なお、透過率が高いため、表示素子に用いる電極、例えば、画素電極や共通電極に、金属ナノワイヤ、カーボンナノチューブ、グラフェンなどを用いてもよい。
透光性を有する導電性材料を基板５９０上にスパッタリング法により成膜した後、フォトリソグラフィ法等の様々なパターニング技術により、不要な部分を除去して、電極５９１及び電極５９２を形成することができる。
電極５９１及び電極５９２は絶縁膜５９３で覆われている。また、電極５９１に達する開口が絶縁膜５９３に設けられ、配線５９４が隣接する電極５９１を電気的に接続する。透光性の導電性材料は、タッチパネルの開口率を高めることができるため、配線５９４に好適に用いることができる。また、電極５９１及び電極５９２より導電性の高い材料は、電気抵抗を低減できるため配線５９４に好適に用いることができる。
なお、絶縁膜５９３及び配線５９４を覆う絶縁膜を設けて、タッチセンサ５９５を保護することができる。
また、接続層５９９は、配線５９８とＦＰＣ５０９（２）を電気的に接続する。
表示部５０１は、マトリクス状に配置された複数の画素３０２を有する。
画素３０２は、複数の副画素を有する。各副画素は、発光素子及び画素回路を有する。
画素回路は、発光素子を駆動する電力を供給することができる。画素回路は、選択信号を供給することができる配線と電気的に接続される。また、画素回路は、画像信号を供給することができる配線と電気的に接続される。
走査線駆動回路３０３ｇ（１）は、選択信号を画素３０２に供給することができる。
画像信号線駆動回路３０３ｓ（１）は、画像信号を画素３０２に供給することができる。
図４６（Ａ）に示すように、タッチパネル５０５は、基板５１０、接着層５０３、絶縁膜５０４、基板５１１、接着層５１３、及び絶縁膜５１５を有する。また、基板５１０及び基板５１１は、接着層３６０で貼り合わされている。
基板５１０と絶縁膜５０４は接着層５０３で貼り合わされている。また、基板５１１と絶縁膜５１５は接着層５１３で貼り合わされている。
基板５１０および基板５１１は、可撓性を有することが好ましい。
基板、及び絶縁膜に用いることができる材料については実施の形態１を参照することができる。また、接着層に用いることができる材料については、実施の形態５を参照することができる。
また、接着層には、紫外線硬化型等の光硬化型樹脂、反応硬化型樹脂、熱硬化型樹脂、嫌気型樹脂などの各種硬化型樹脂を用いることができる。これら樹脂としては、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シート等を用いてもよい。
画素３０２は、副画素３０２Ｒ、副画素３０２Ｇ、及び副画素３０２Ｂを有する（図４６では副画素３０２Ｒのみ図示している）。また、副画素３０２Ｒは発光モジュール３８０Ｒを有し、副画素３０２Ｇは発光モジュール３８０Ｇを有し、副画素３０２Ｂは発光モジュール３８０Ｂを有する。
例えば副画素３０２Ｒは、発光素子３５０Ｒ及び画素回路を有する。画素回路は、発光素子３５０Ｒに電力を供給することができるトランジスタ３０２ｔを含む。また、発光モジュール３８０Ｒは、発光素子３５０Ｒ及び光学素子（例えば赤色の光を透過する着色膜３６７Ｒ）を有する。
発光素子３５０Ｒは、下部電極３５１Ｒ、半透過電極３５１Ｒａ、ＥＬ層３５３、及び上部電極３５２をこの順で積層して有する（図４６（Ｂ）参照）。なお、図４６（Ｂ）は図４６（Ａ）における領域５５５の拡大図である。
ＥＬ層３５３は、第１のＥＬ層３５３ａ、中間層３５４、及び第２のＥＬ層３５３ｂをこの順で積層して有する。
なお、発光素子３５０Ｒにマイクロキャビティ構造を配設することができる。具体的には、特定の光を効率よく取り出せるように配置された可視光を反射する膜（例えば、図４６（Ｂ）における下部電極３５１Ｒ）及び半反射・半透過する膜（例えば、図４６（Ｂ）における上部電極３５２）の間にＥＬ層を配置してもよい。半透過電極３５１Ｒａは光学調整層の機能を有し、副画素３０２Ｒ、３０２Ｇ、３０２Ｂの各副画素において該光学調整層を異なる膜厚とすることで、副画素ごとに特定の波長の光を効率よく取り出すことができる。なお、発光素子３５０Ｒにおいて、半透過電極３５１Ｒａを設けない構成としてもよい。
例えば、発光モジュール３８０Ｒは、発光素子３５０Ｒと着色膜３６７Ｒに接する接着層３６０を有する（図４６（Ａ）参照）。
着色膜３６７Ｒは発光素子３５０Ｒと重なる位置にある。これにより、発光素子３５０Ｒが発する光の一部は、接着層３６０及び着色膜３６７Ｒを透過して、図中の矢印に示すように発光モジュール３８０Ｒの外部に射出される。
タッチパネル５０５は、遮光膜３６７ＢＭを有する。遮光膜３６７ＢＭは、着色膜（例えば着色膜３６７Ｒ）を囲むように設けられている。
タッチパネル５０５は、反射防止層３６７ｐを表示部３０１に重なる位置に有する。反射防止層３６７ｐとして、例えば円偏光板を用いることができる。
タッチパネル５０５は、絶縁膜３２１を有する。絶縁膜３２１はトランジスタ３０２ｔ等を覆っている。なお、絶縁膜３２１は画素回路や撮像画素回路に起因する凹凸を平坦化するための層として用いることができる。また、不純物のトランジスタ３０２ｔ等への拡散を抑制することができる層が積層された絶縁膜を、絶縁膜３２１に適用することができる。本実施形態では絶縁膜３２１が２層の積層の例を示しているが、絶縁膜３２１が単層であっても、３層以上の積層であってもよい。
タッチパネル５０５は、下部電極３５１Ｒの端部に重なる隔壁３２８を有する。なお、基板５１０と基板５１１の間隔を制御するスペーサを、隔壁３２８上に有していてもよい。
走査線駆動回路３０３ｇ（１）は、トランジスタ３０３ｔ及び容量３０３ｃを含む。なお、駆動回路は画素回路と同一の工程で同一基板上に形成することができる。
なお、タッチパネル５０５が備えるトランジスタ（例えば、トランジスタ３０２ｔ、トランジスタ３０３ｔ）としては、実施の形態１で説明するトランジスタ（トランジスタ１５０、トランジスタ１５０Ａ乃至トランジスタ１５０Ｇ）を適用することができる。
［タッチセンサの構成例］
以下では、タッチセンサ５９５のより具体的な構成例について、図面を参照して説明する。
図４７（Ａ）に、タッチセンサ５９５の上面概略図を示す。タッチセンサ５９５は、基板５９０上に複数の電極５３１、複数の電極５３２、複数の配線５４１、複数の配線５４２を有する。また基板５９０には、複数の配線５４１及び複数の配線５４２の各々と電気的に接続するＦＰＣ５５０が設けられている。
図４７（Ｂ）に、図４７（Ａ）中の一点鎖線で囲った領域の拡大図を示す。電極５３１は、複数の菱形の電極パターンが、紙面横方向に連なった形状を有している。一列に並んだ菱形の電極パターンは、それぞれ電気的に接続されている。また電極５３２も同様に、複数の菱形の電極パターンが、紙面縦方向に連なった形状を有し、一列に並んだ菱形の電極パターンはそれぞれ電気的に接続されている。また、電極５３１と、電極５３２とはこれらの一部が重畳し、互いに交差している。この交差部分では電極５３１と電極５３２とが電気的に短絡（ショート）しないように、絶縁体が挟持されている。
また図４７（Ｃ）に示すように、電極５３２が菱形の形状を有する複数の電極５３３と、ブリッジ電極５３４によって構成されていてもよい。島状の電極５３３は、紙面縦方向に並べて配置され、ブリッジ電極５３４により隣接する２つの電極５３３が電気的に接続されている。このような構成とすることで、電極５３３と、電極５３１を同一の導電膜を加工することで同時に形成することができる。そのためこれらの膜厚のばらつきを抑制することができ、それぞれの電極の抵抗値や光透過率が場所によってばらつくことを抑制できる。なお、ここでは電極５３２がブリッジ電極５３４を有する構成としたが、電極５３１がこのような構成であってもよい。
また、図４７（Ｄ）に示すように、図４７（Ｂ）で示した電極５３１及び５３２の菱形の電極パターンの内側をくりぬいて、輪郭部のみを残したような形状としてもよい。このとき、電極５３１及び電極５３２の幅が、使用者から視認されない程度に細い場合には、後述するように電極５３１及び電極５３２に金属や合金などの遮光性の材料を用いてもよい。また、図４７（Ｄ）に示す電極５３１または電極５３２が、上記ブリッジ電極５３４を有する構成としてもよい。
１つの電極５３１は、１つの配線５４１と電気的に接続している。また１つの電極５３２は、１つの配線５４２と電気的に接続している。
ここで、タッチセンサ５９５を表示パネルの表示面に重ねて、タッチパネルを構成する場合には、電極５３１及び電極５３２に透光性を有する導電性材料を用いることが好ましい。また、電極５３１及び電極５３２に透光性の導電性材料を用い、表示パネルからの光を電極５３１または電極５３２を介して取り出す場合には、電極５３１と電極５３２との間に、同一の導電性材料を含む導電膜をダミーパターンとして配置することが好ましい。このように、電極５３１と電極５３２との間の隙間の一部をダミーパターンにより埋めることにより、光透過率のばらつきを低減できる。その結果、タッチセンサ５９５を透過する光の輝度ムラを低減することができる。
透光性を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物を用いることができる。なお、グラフェンを含む膜を用いることもできる。グラフェンを含む膜は、例えば膜状に形成された酸化グラフェンを含む膜を還元して形成することができる。還元する方法としては、熱を加える方法等を挙げることができる。
または、透光性を有する程度に薄い金属または合金を用いることができる。例えば、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、またはチタンなどの金属や、該金属を含む合金を用いることができる。または、該金属または合金の窒化物（例えば、窒化チタン）などを用いてもよい。また、上述した材料を含む導電膜のうち、２以上を積層した積層膜を用いてもよい。
また、電極５３１及び電極５３２には、使用者から視認されない程度に細く加工された導電膜を用いてもよい。例えば、このような導電膜を格子状（メッシュ状）に加工することで、高い導電性と表示装置の高い視認性を得ることができる。このとき、導電膜は３０ｎｍ以上１００μｍ以下、好ましくは５０ｎｍ以上５０μｍ以下、より好ましくは５０ｎｍ以上２０μｍ以下の幅である部分を有することが好ましい。特に、１０μｍ以下のパターン幅を有する導電膜は、使用者が視認することが極めて困難となるため好ましい。
一例として、図４８（Ａ）乃至（Ｄ）に、電極５３１または電極５３２の一部（図４７（Ｂ）において一点鎖線の円で囲んだ部分）を拡大した概略図を示している。図４８（Ａ）は、格子状の導電膜５６１を用いた場合の例を示している。このとき、導電膜５６１が表示装置が有する表示素子と重ならないように配置することで、表示装置からの光を遮光することがないため好ましい。その場合、格子の向きを表示素子の配列と同じ向きとし、また格子の周期を表示素子の配列の周期の整数倍とすることが好ましい。
また、図４８（Ｂ）には、三角形の開口が形成されるように加工された格子状の導電膜５６２の例を示している。このような構成とすることで、図４８（Ａ）に示した場合に比べて抵抗をより低くすることが可能となる。
また、図４８（Ｃ）に示すように、周期性を有さないパターン形状を有する導電膜５６３としてもよい。このような構成とすることで、表示装置の表示部と重ねたときにモアレが生じることを抑制できる。なお、ここでモアレとは、微細な幅で等間隔に設けられた導電膜等に、外部の光等が透過するとき、又は外部の光が反射するときに、回折や干渉により生じる干渉模様をいう。
また、電極５３１及び電極５３２に、導電性のナノワイヤを用いてもよい。図４８（Ｄ）には、ナノワイヤ５６４を用いた場合の例を示している。隣接するナノワイヤ５６４同士が接触するように、適当な密度で分散させることにより、２次元的なネットワークが形成され、極めて透光性の高い導電膜として機能させることができる。例えば直径の平均値が１ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下、より好ましくは５ｎｍ以上２５ｎｍ以下のナノワイヤを用いることができる。ナノワイヤ５６４としては、Ａｇナノワイヤや、Ｃｕナノワイヤ、Ａｌナノワイヤ等の金属ナノワイヤ、または、カーボンナノチューブなどを用いることができる。例えばＡｇナノワイヤの場合、光透過率は８９％以上、シート抵抗値は４０以上１００以下Ω／□を実現することができる。
図４７（Ａ）等では、電極５３１及び電極５３２の上面形状として、複数の菱形が一方向に連なった形状とした例を示したが、電極５３１及び電極５３２の形状としてはこれに限られず、帯状（長方形状）、曲線を有する帯状、ジグザグ形状など、様々な上面形状とすることができる。また、上記では電極５３１と電極５３２とが直交するように配置されているように示しているが、これらは必ずしも直交して配置される必要はなく、２つの電極の成す角が９０度未満であってもよい。
図４９（Ａ）乃至（Ｃ）には、電極５３１及び電極５３２に代えて、細線状の上面形状を有する電極５３６及び電極５３７を用いた場合の例を示している。図４９（Ａ）において、それぞれ直線状の電極５３６及び電極５３７が、格子状に配列している例を示している。
また、図４９（Ｂ）では、電極５３６及び電極５３７がジグザグ状の上面形状を有する場合の例を示している。このとき、図４９（Ｂ）に示すように、それぞれの直線部分の中心位置を重ねるのではなく、相対的にずらして配置することで、電極５３６と電極５３７とが平行に対向する部分の長さを長くすることができ、電極間の相互容量が高められ、検出感度が向上するため好ましい。または、図４９（Ｃ）に示すように、電極５３６及び電極５３７の上面形状として、ジグザグ形状の直線部分の一部が突出した形状とすると、当該直線部分の中心位置を重ねて配置しても、対向する部分の長さを長くすることができるため電極間の相互容量を高めることができる。
図４９（Ｂ）中の一点鎖線で囲った領域の拡大図を図５０（Ａ）（Ｂ）（Ｃ）に、図４９（Ｃ）中の一点鎖線で囲った領域の拡大図を図５０（Ｄ）（Ｅ）（Ｆ）にそれぞれ示す。また各図には電極５３６、電極５３７、およびこれらが交差する交差部５３８を示している。図５０（Ｂ）、（Ｅ）に示すように、図５０（Ａ）、（Ｄ）における電極５３６及び電極５３７の直線部分が、角部を有するように蛇行する形状であってもよいし、図５０（Ｃ）、（Ｆ）に示すように、曲線が連続するように蛇行する形状であってもよい。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態７）
本実施の形態では、実施の形態５に示したＥＬ素子７８５、および実施の形態６に示した発光素子３５０Ｒに用いることができる発光素子の構成例について説明する。なお、本実施の形態に示すＥＬ層２２０が、他の実施の形態に示したＥＬ層７８６およびＥＬ層３５３に相当する。
＜発光素子の構成＞
図５１（Ａ）に示す発光素子２３０は、一対の電極（電極２１８、電極２２２）間にＥＬ層２２０が挟まれた構造を有する。なお、以下の本実施の形態の説明においては、例として、電極２１８を陽極として用い、電極２２２を陰極として用いるものとする。
また、ＥＬ層２２０は、少なくとも発光層を含んで形成されていればよく、発光層以外の機能層を含む積層構造であっても良い。発光層以外の機能層としては、正孔注入性の高い物質、正孔輸送性の高い物質、電子輸送性の高い物質、電子注入性の高い物質、バイポーラ性（電子及び正孔の輸送性の高い物質）の物質等を含む層を用いることができる。具体的には、正孔注入層、正孔輸送層、電子輸送層、電子注入層等の機能層を適宜組み合わせて用いることができる。
図５１（Ａ）に示す発光素子２３０は、電極２１８と電極２２２との間に与えられた電位差により電流が流れ、ＥＬ層２２０において正孔と電子とが再結合し、発光するものである。つまりＥＬ層２２０に発光領域が形成されるような構成となっている。
本発明において、発光素子２３０からの発光は、電極２１８、または電極２２２側から外部に取り出される。従って、電極２１８、または電極２２２のいずれか一方は透光性を有する物質で成る。
なお、ＥＬ層２２０は図５１（Ｂ）に示す発光素子２３１のように、電極２１８と電極２２２との間に複数積層されていても良い。ｎ層（ｎは２以上の自然数）の積層構造を有する場合には、ｍ番目（ｍは、１以上かつｎより小さい自然数）のＥＬ層２２０と、（ｍ＋１）番目のＥＬ層２２０との間には、それぞれ電荷発生層２２０ａを設けることが好ましい。電極２１８と電極２２２を除く構成が上記実施の形態のＥＬ層１１７に相当する。
電荷発生層２２０ａは、有機化合物と金属酸化物の複合材料を用いて形成することができる。金属酸化物としては、例えば、酸化バナジウムや酸化モリブデンや酸化タングステン等が挙げられる。有機化合物としては、芳香族アミン化合物、カルバゾール誘導体、芳香族炭化水素、または、それらを基本骨格とするオリゴマー、デンドリマー、ポリマー等など、種々の化合物を用いることができる。なお、有機化合物としては、正孔輸送性有機化合物として正孔移動度が１０−６ｃｍ２／Ｖｓ以上であるものを適用することが好ましい。但し、電子よりも正孔の輸送性の高い物質であれば、これら以外のものを用いてもよい。なお、電荷発生層２２０ａに用いるこれらの材料は、キャリア注入性、キャリア輸送性に優れているため、発光素子２３０の低電流駆動、および低電圧駆動を実現することができる。上記複合材料以外にも、上記金属酸化物、有機化合物とアルカリ金属、アルカリ土類金属、アルカリ金属化合物、アルカリ土類金属化合物などを電荷発生層２２０ａに用いることができる。
なお、電荷発生層２２０ａは、有機化合物と金属酸化物の複合材料と他の材料とを組み合わせて形成してもよい。例えば、有機化合物と金属酸化物の複合材料を含む層と、電子供与性物質の中から選ばれた一の化合物と電子輸送性の高い化合物とを含む層とを組み合わせて形成してもよい。また、有機化合物と金属酸化物の複合材料を含む層と、透明導電膜とを組み合わせて形成してもよい。
このような構成を有する発光素子２３１は、隣接するＥＬ層２２０同士でのエネルギーの移動が起こり難く、高い発光効率と長い寿命とを併せ持つ発光素子とすることが容易である。また、一方の発光層で燐光発光、他方で蛍光発光を得ることも容易である。
なお、電荷発生層２２０ａとは、電極２１８と電極２２２に電圧を印加したときに、電荷発生層２２０ａに接して形成される一方のＥＬ層２２０に対して正孔を注入する機能を有し、他方のＥＬ層２２０に電子を注入する機能を有する。
図５１（Ｂ）に示す発光素子２３１は、ＥＬ層２２０に用いる発光材料の種類を変えることにより様々な発光色を得ることができる。また、発光材料として発光色の異なる複数の発光材料を用いることにより、ブロードなスペクトルの発光や白色発光を得ることもできる。
図５１（Ｂ）に示す発光素子２３１を用いて、白色発光を得る場合、複数のＥＬ層の組み合わせとしては、赤、青及び緑色の光を含んで白色に発光する構成であればよく、例えば、青色の蛍光材料を発光材料として含むＥＬ層と、緑色と赤色の燐光材料を発光材料として含むＥＬ層を有する構成が挙げられる。また、赤色の発光を示すＥＬ層と、緑色の発光を示すＥＬ層と、青色の発光を示すＥＬ層とを有する構成とすることもできる。または、補色の関係にある光を発するＥＬ層を有する構成であっても白色発光が得られる。ＥＬ層が２層積層された積層型素子において、これらのＥＬ層からの発光色を補色の関係にする場合、補色の関係としては、青色と黄色、あるいは青緑色と赤色の組合せなどが挙げられる。
上述した積層型素子の構成において、積層される発光層の間に電荷発生層を配置することにより、電流密度を低く保ったまま高輝度発光が得られ、また、長寿命素子を実現することができる。
なお、発光材料としては量子ドットも用いることができる。量子ドットは、数ｎｍサイズの半導体ナノ結晶であり、１×１０３個から１×１０６個程度の原子から構成されている。量子ドットはサイズに依存してエネルギーシフトするため、同じ物質から構成される量子ドットであっても、サイズによって発光波長が異なり、用いる量子ドットのサイズを変更することによって容易に発光波長を調整することができる。
また、量子ドットは、発光スペクトルのピーク幅が狭いため、色純度のよい発光を得ることができる。さらに、量子ドットの理論的な内部量子効率はほぼ１００％であると言われており、蛍光発光を呈する有機化合物の２５％を大きく上回り、燐光発光を呈する有機化合物と同等となっている。このことから、量子ドットを発光材料として用いることによって発光効率の高い発光素子を得ることができる。その上、無機化合物である量子ドットはその本質的な安定性にも優れているため、寿命の観点からも好ましい発光素子を得ることができる。
量子ドットを構成する材料としては、周期表第１４族元素、周期表第１５族元素、周期表第１６族元素、複数の周期表第１４族元素からなる化合物、周期表第４族から周期表第１４族に属する元素と周期表第１６族元素との化合物、周期表第２族元素と周期表第１６族元素との化合物、周期表第１３族元素と周期表第１５族元素との化合物、周期表第１３族元素と周期表第１７族元素との化合物、周期表第１４族元素と周期表第１５族元素との化合物、周期表第１１族元素と周期表第１７族元素との化合物、酸化鉄類、酸化チタン類、カルコゲナイドスピネル類、各種半導体クラスターなどを挙げることができる。
具体的には、セレン化カドミウム、硫化カドミウム、テルル化カドミウム、セレン化亜鉛、酸化亜鉛、硫化亜鉛、テルル化亜鉛、硫化水銀、セレン化水銀、テルル化水銀、砒化インジウム、リン化インジウム、砒化ガリウム、リン化ガリウム、窒化インジウム、窒化ガリウム、アンチモン化インジウム、アンチモン化ガリウム、リン化アルミニウム、砒化アルミニウム、アンチモン化アルミニウム、セレン化鉛、テルル化鉛、硫化鉛、セレン化インジウム、テルル化インジウム、硫化インジウム、セレン化ガリウム、硫化砒素、セレン化砒素、テルル化砒素、硫化アンチモン、セレン化アンチモン、テルル化アンチモン、硫化ビスマス、セレン化ビスマス、テルル化ビスマス、ケイ素、炭化ケイ素、ゲルマニウム、錫、セレン、テルル、ホウ素、炭素、リン、窒化ホウ素、リン化ホウ素、砒化ホウ素、窒化アルミニウム、硫化アルミニウム、硫化バリウム、セレン化バリウム、テルル化バリウム、硫化カルシウム、セレン化カルシウム、テルル化カルシウム、硫化ベリリウム、セレン化ベリリウム、テルル化ベリリウム、硫化マグネシウム、セレン化マグネシウム、硫化ゲルマニウム、セレン化ゲルマニウム、テルル化ゲルマニウム、硫化錫、セレン化錫、テルル化錫、酸化鉛、フッ化銅、塩化銅、臭化銅、ヨウ化銅、酸化銅、セレン化銅、酸化ニッケル、酸化コバルト、硫化コバルト、四酸化三鉄、硫化鉄、酸化マンガン、硫化モリブデン、酸化バナジウム、酸化タングステン、酸化タンタル、酸化チタン、酸化ジルコニウム、窒化ケイ素、窒化ゲルマニウム、酸化アルミニウム、チタン酸バリウム、セレンと亜鉛とカドミウムの化合物、インジウムと砒素とリンの化合物、カドミウムとセレンと硫黄の化合物、カドミウムとセレンとテルルの化合物、インジウムとガリウムと砒素の化合物、インジウムとガリウムとセレンの化合物、インジウムとセレンと硫黄の化合物、銅とインジウムと硫黄の化合物およびこれらの組合せなどを挙げることができるが、これらに限定されるものではない。また、組成が任意の比率で表される、いわゆる合金型量子ドットを用いても良い。例えば、カドミウムとセレンと硫黄の合金型量子ドットは、元素の含有比率を変化させることで発光波長を変えることができるため、青色発光を得るには有効な手段の一つである。
量子ドットの構造としては、コア型、コア−シェル型、コア−マルチシェル型などがあり、そのいずれを用いても良いが、コアを覆ってより広いバンドギャップを持つ別の無機材料でシェルを形成することによって、ナノ結晶表面に存在する欠陥やダングリングボンドの影響を低減することができる。これにより、発光の量子効率が大きく改善するためコア−シェル型やコア−マルチシェル型の量子ドットを用いることが好ましい。シェルの材料の例としては、硫化亜鉛や酸化亜鉛が挙げられる。
また、量子ドットは、表面原子の割合が高いことから、反応性が高く、凝集が起こりやすい。そのため、量子ドットの表面には保護剤が付着している又は保護基が設けられていることが好ましい。当該保護剤が付着している又は保護基が設けられていることによって、凝集を防ぎ、溶媒への溶解性を高めることができる。また、反応性を低減させ、電気的安定性を向上させることも可能である。保護剤（又は保護基）としては、例えば、ポリオキシエチレンラウリルエーテル、ポリオキシエチレンステアリルエーテル、ポリオキシエチレンオレイルエーテル等のポリオキシエチレンアルキルエーテル類、トリプロピルホスフィン、トリブチルホスフィン、トリヘキシルホスフィン、トリオクチルホスフィン等のトリアルキルホスフィン類、ポリオキシエチレンｎ−オクチルフェニルエーテル、ポリオキシエチレンｎ−ノニルフェニルエーテル等のポリオキシエチレンアルキルフェニルエーテル類、トリ（ｎ−ヘキシル）アミン、トリ（ｎ−オクチル）アミン、トリ（ｎ−デシル）アミン等の第３級アミン類、トリプロピルホスフィンオキシド、トリブチルホスフィンオキシド、トリヘキシルホスフィンオキシド、トリオクチルホスフィンオキシド、トリデシルホスフィンオキシド等の有機リン化合物、ポリエチレングリコールジラウレート、ポリエチレングリコールジステアレート等のポリエチレングリコールジエステル類、また、ピリジン、ルチジン、コリジン、キノリン類等の含窒素芳香族化合物等の有機窒素化合物、ヘキシルアミン、オクチルアミン、デシルアミン、ドデシルアミン、テトラデシルアミン、ヘキサデシルアミン、オクタデシルアミン等のアミノアルカン類、ジブチルスルフィド等のジアルキルスルフィド類、ジメチルスルホキシドやジブチルスルホキシド等のジアルキルスルホキシド類、チオフェン等の含硫黄芳香族化合物等の有機硫黄化合物、パルミチン酸、ステアリン酸、オレイン酸等の高級脂肪酸、アルコール類、ソルビタン脂肪酸エステル類、脂肪酸変性ポリエステル類、３級アミン変性ポリウレタン類、ポリエチレンイミン類等が挙げられる。
量子ドットは、サイズが小さくなるに従いバンドギャップが大きくなるため、所望の波長の光が得られるようにそのサイズを適宜調節する。結晶サイズが小さくなるにつれて、量子ドットの発光は青色側へ、つまり、高エネルギー側へとシフトするため、量子ドットのサイズを変化させることにより、紫外領域、可視領域、赤外領域のスペクトルの波長領域にわたって、その発光波長を調節することができる。量子ドットのサイズ（直径）は０．５ｎｍ乃至２０ｎｍ、好ましくは１ｎｍ乃至１０ｎｍの範囲のものが通常良く用いられる。なお、量子ドットはそのサイズ分布が狭いほど、より発光スペクトルが狭線化し、色純度の良好な発光を得ることができる。また、量子ドットの形状は特に限定されず、球状、棒状、円盤状、その他の形状であってもよい。なお、棒状の量子ドットである量子ロッドはｃ軸方向に偏光した指向性を有する光を呈するため、量子ロッドを発光材料として用いることにより、より外部量子効率が良好な発光素子を得ることができる。
ところで、ＥＬ素子では多くの場合、発光材料をホスト材料に分散することによって発光効率を高めるが、ホスト材料は発光材料以上の一重項励起エネルギー又は三重項励起エネルギーを有する物質であることが必要である。特に青色燐光材料を用いる場合においては、それ以上の三重項励起エネルギーを有する材料であり、且つ、寿命の観点で優れたホスト材料の開発は困難を極めている。ここで、量子ドットはホスト材料を用いずに量子ドットのみで発光層を構成しても発光効率を保つことができるため、この点でも寿命という観点から好ましい発光素子を得ることができる。量子ドットのみで発光層を形成する場合には、量子ドットはコア−シェル構造（コア−マルチシェル構造を含む）であることが好ましい。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態８）
本実施の形態では、本発明の一態様の半導体装置を有する表示モジュール及び電子機器について、図５２及び図５３を用いて説明を行う。
図５２に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された表示パネル８００６、バックライト８００７、フレーム８００９、プリント基板８０１０、バッテリ８０１１を有する。
本発明の一態様の表示装置は、例えば、表示パネル８００６に用いることができる。
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
バックライト８００７は、光源８００８を有する。なお、図５２において、バックライト８００７上に光源８００８を配置する構成について例示したが、これに限定さない。例えば、バックライト８００７の端部に光源８００８を配置し、さらに光拡散板を用いる構成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射型パネル等の場合においては、バックライト８００７を設けない構成としてもよい。
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ８０１１による電源であってもよい。バッテリ８０１１は、商用電源を用いる場合には、省略可能である。
また、表示モジュール８０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
図５３（Ａ）乃至図５３（Ｇ）は、電子機器を示す図である。これらの電子機器は、筐体５０００、表示部５００１、スピーカ５００３、ＬＥＤランプ５００４、操作キー５００５（電源スイッチ、又は操作スイッチを含む）、接続端子５００６、センサ５００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン５００８、等を有することができる。
図５３（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９、赤外線ポート５０１０、等を有することができる。図５３（Ｂ）は記録媒体を備えた携帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図５３（Ｃ）はゴーグル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２、イヤホン５０１３、等を有することができる。図５３（Ｄ）は携帯型遊技機であり、上述したものの他に、記録媒体読込部５０１１、等を有することができる。図５３（Ｅ）はテレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ５０１４、シャッターボタン５０１５、受像部５０１６、等を有することができる。図５３（Ｆ）は携帯型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図５３（Ｇ）は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能な充電器５０１７、等を有することができる。
図５３（Ａ）乃至図５３（Ｇ）に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図５３（Ａ）乃至図５３（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。
図５３（Ｈ）は、スマートウオッチであり、筐体７３０２、表示パネル７３０４、操作ボタン７３１１、７３１２、接続端子７３１３、バンド７３２１、留め金７３２２、等を有する。
ベゼル部分を兼ねる筐体７３０２に搭載された表示パネル７３０４は、非矩形状の表示領域を有している。なお、表示パネル７３０４としては、矩形状の表示領域としてもよい。表示パネル７３０４は、時刻を表すアイコン７３０５、その他のアイコン７３０６等を表示することができる。
なお、図５３（Ｈ）に示すスマートウオッチは、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。
また、筐体７３０２の内部に、スピーカ、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン等を有することができる。なお、スマートウオッチは、発光素子をその表示パネル７３０４に用いることにより作製することができる。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。該表示部に、実施の形態３乃至５のいずれか一で示した表示装置を適用することができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
１１ 基板
１２ 絶縁膜
１３ 導電膜
１４ 絶縁膜
１５ 絶縁膜
１６ 絶縁膜
１７ 絶縁膜
１８ 酸化物半導体膜
１８＿１ ソースドレイン領域
１８＿２ ソースドレイン領域
１８ｉ チャネル領域
１９ａ 酸化物半導体膜
１９ｂ 酸化物半導体膜
１９ｃ コモン電極
２１ａ 導電膜
２１ｂ 導電膜
２１ｃ 導電膜
２７ 絶縁膜
２９ 導電膜
５１ 液晶素子
５２ トランジスタ
５５ 容量素子
６２ 配線
７０ 画素
７０ａ 画素
７０ｂ 画素
７０ｃ 画素
７０ｄ 画素
７０ｅ 画素
７０ｆ 画素
７１ 画素部
７４ 走査線駆動回路
７５ コモン線
７６ 信号線駆動回路
７７ 走査線
７８ 配線
７９ 信号線
８０ 表示装置
１００ 半導体装置
１００Ａ 半導体装置
１００Ｂ 半導体装置
１００Ｃ 半導体装置
１００Ｄ 半導体装置
１００Ｅ 半導体装置
１００Ｆ 半導体装置
１００Ｇ 半導体装置
１０２ 基板
１０４ 絶縁膜
１０６ ゲート電極
１０７ 酸化物半導体膜
１０８ 酸化物半導体膜
１０８＿１ 酸化物半導体膜
１０８＿２ 酸化物半導体膜
１０８＿３ 酸化物半導体膜
１０８ｂ 酸化物半導体膜
１０８ｄ ドレイン領域
１０８ｆ 領域
１０８ｉ チャネル領域
１０８ｓ ソース領域
１１０ 絶縁膜
１１０＿０ 絶縁膜
１１１ 酸化物半導体膜
１１１＿０ 酸化物半導体膜
１１１ａ 酸化物半導体膜
１１１ｂ 酸化物半導体膜
１１２ 導電膜
１１２＿０ 導電膜
１１６ 絶縁膜
１１７ ＥＬ層
１１８ 絶縁膜
１２０ａ 導電膜
１２０ｂ 導電膜
１２０ｃ 導電膜
１２２ 絶縁膜
１２３ 導電膜
１２４ 導電膜
１４０ マスク
１４１ａ 開口部
１４１ｂ 開口部
１４２ 開口部
１４３ 開口部
１４４ 開口部
１４５ 開口部
１５０ トランジスタ
１５０Ａ トランジスタ
１５０Ｂ トランジスタ
１５０Ｃ トランジスタ
１５０Ｄ トランジスタ
１５０Ｅ トランジスタ
１５０Ｆ トランジスタ
１５０Ｇ トランジスタ
１６０ 容量素子
２１８ 電極
２２０ ＥＬ層
２２０ａ 電荷発生層
２２２ 電極
２３０ 発光素子
２３１ 発光素子
３０１ 表示部
３０２ 画素
３０２Ｂ 副画素
３０２Ｇ 副画素
３０２Ｒ 副画素
３０２ｔ トランジスタ
３０３ｃ 容量
３０３ｇ 走査線駆動回路
３０３ｓ 画像信号線駆動回路
３０３ｔ トランジスタ
３１１ 配線
３１９ 端子
３２１ 絶縁膜
３２８ 隔壁
３５０Ｒ 発光素子
３５１Ｒ 下部電極
３５１Ｒａ 半透過電極
３５２ 上部電極
３５３ ＥＬ層
３５３ａ ＥＬ層
３５３ｂ ＥＬ層
３５４ 中間層
３６０ 接着層
３６７ＢＭ 遮光膜
３６７ｐ 反射防止層
３６７Ｒ 着色膜
３８０Ｂ 発光モジュール
３８０Ｇ 発光モジュール
３８０Ｒ 発光モジュール
４００ａ 画素
４００ｂ 画素
４０１ パルス電圧出力回路
４０２ 電流検出回路
４０３ 容量
４１０ タッチパネル
４１１ 基板
４１２ 基板
４１３ ＦＰＣ
４１４ 導電膜
４１９ａ 導電膜
４１９ｂ 導電膜
４２０ａ 液晶素子
４２０ｂ 液晶素子
４２１ 電極
４２２ 電極
４２３ 液晶
４２４ 絶縁膜
４２６ 開口部
４２８ａ 導電膜
４２８ｂ 導電膜
４２９ａ 導電膜
４２９ｂ 導電膜
４３１ 着色膜
４５３ 配線
４５４ 配線
４５９ａ センサ電極
４５９ｂ センサ電極
４６１ 配線
４６３ トランジスタ
４６４ 液晶素子
４６５＿１ ブロック
４６５＿２ ブロック
４６７＿１ ブロック
４６７＿４ ブロック
４７１ 電極
４７１＿１ 電極
４７１＿２ 電極
４７２ 電極
４７２＿１ 電極
４７２＿４ 電極
５０１ 表示部
５０３ 接着層
５０４ 絶縁膜
５０５ タッチパネル
５０９ ＦＰＣ
５１０ 基板
５１１ 基板
５１３ 接着層
５１５ 絶縁膜
５３１ 電極
５３２ 電極
５３３ 電極
５３４ ブリッジ電極
５３６ 電極
５３７ 電極
５３８ 交差部
５４１ 配線
５４２ 配線
５５０ ＦＰＣ
５５５ 領域
５６１ 導電膜
５６２ 導電膜
５６３ 導電膜
５６４ ナノワイヤ
５９０ 基板
５９１ 電極
５９２ 電極
５９３ 絶縁膜
５９４ 配線
５９５ タッチセンサ
５９７ 接着層
５９８ 配線
５９９ 接続層
６０１ 基板
６０２ 基板
６０４ 絶縁膜
６０６ ゲート配線
６０７ 容量配線
６０９ 容量配線
６１１ｂ 画素電極
６１２ｂ 画素電極
６１６ 絶縁膜
６１８ 絶縁膜
６２０ａ 配線
６２０ｂ ドレイン電極
６２２ 絶縁膜
６２９ トランジスタ
６３０ 容量素子
６４１ｂ 開口部
６５０ トランジスタ
６５１ トランジスタ
６６１ 容量素子
６６２ 容量素子
６７１ コモン電極
６７２ スリット
６７３ 着色膜
６７４ スリット
６７５ 突起
６７７ 配向膜
６７８ 配向膜
６８０ 液晶層
６８１ 液晶素子
６８２ 液晶素子
７００Ａ 表示装置
７００Ｂ 表示装置
７００Ｃ 表示装置
７０１ 基板
７０２ 画素部
７０４ ソースドライバ回路部
７０５ 基板
７０６ ゲートドライバ回路部
７０８ ＦＰＣ端子部
７１０ 配線
７１１ 配線部
７１２ シール材
７１６ ＦＰＣ
７３４ 絶縁膜
７３６ 着色膜
７３８ 遮光膜
７４６ 配向膜
７４８ 配向膜
７５０ トランジスタ
７５２ トランジスタ
７６０ 接続電極
７６４ 絶縁膜
７６６ 絶縁膜
７６８ 絶縁膜
７７２ 導電膜
７７４ 導電膜
７７５ 液晶素子
７７６ 液晶層
７７８ 構造体
７８１ 接着層
７８２ 導電膜
７８３ 絶縁膜
７８４ 導電膜
７８５ ＥＬ素子
７８６ ＥＬ層
７９０ 容量素子
７９１ 異方性導電膜
４６１６ 配線
５０００ 筐体
５００１ 表示部
５００２ 表示部
５００３ スピーカ
５００４ ＬＥＤランプ
５００５ 操作キー
５００６ 接続端子
５００７ センサ
５００８ マイクロフォン
５００９ スイッチ
５０１０ 赤外線ポート
５０１１ 記録媒体読込部
５０１２ 支持部
５０１３ イヤホン
５０１４ アンテナ
５０１５ シャッターボタン
５０１６ 受像部
５０１７ 充電器
７３０２ 筐体
７３０４ 表示パネル
７３０５ アイコン
７３０６ アイコン
７３１１ 操作ボタン
７３１２ 操作ボタン
７３１３ 接続端子
７３２１ バンド
７３２２ 留め金
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ 表示パネル
８００７ バックライト
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリ

Claims (5)

  1. 第１の絶縁膜上に設けられた、トランジスタと、一対の電極間に第３の絶縁膜を含む容量素子と、を有する半導体装置であって、
    前記トランジスタは、
    前記第１の絶縁膜上の酸化物半導体膜と、
    前記酸化物半導体膜上の第２の絶縁膜と、
    前記第２の絶縁膜上の第１の金属酸化物膜と、を有し、
    前記酸化物半導体膜上および前記第１の金属酸化物膜上に、前記第３の絶縁膜が設けられ、
    前記酸化物半導体膜は、
    前記第１の金属酸化物膜と重なるチャネル領域と、
    前記第３の絶縁膜と接するソース領域と、
    前記第３の絶縁膜と接するドレイン領域と、を有し、
    前記ソース領域および前記ドレイン領域は、水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、チタン、または希ガスの一以上を有し、
    前記容量素子は、
    前記第１の絶縁膜上に設けられ、前記ソース領域および前記ドレイン領域の一方と電気的に接続する第２の金属酸化物膜と、
    前記第２の金属酸化物膜上の前記第３の絶縁膜と、
    前記第３の絶縁膜上の第１の導電膜と、を有し、
    前記第２の金属酸化物膜は、画素電極としての機能を有する、半導体装置。
  2. 第１の絶縁膜上に設けられた、トランジスタと、一対の電極間に第３の絶縁膜を含む容量素子と、を有する半導体装置であって、
    前記トランジスタは、
    ゲート電極と、
    前記ゲート電極上の前記第１の絶縁膜と、
    前記第１の絶縁膜上の酸化物半導体膜と、
    前記酸化物半導体膜上の第２の絶縁膜と、
    前記第２の絶縁膜上の第１の金属酸化物膜と、を有し、
    前記酸化物半導体膜上および前記第１の金属酸化物膜上に、前記第３の絶縁膜が設けられ、
    前記酸化物半導体膜は、
    前記第１の金属酸化物膜と重なるチャネル領域と、
    前記第３の絶縁膜と接するソース領域と、
    前記第３の絶縁膜と接するドレイン領域と、を有し、
    前記ソース領域および前記ドレイン領域は、水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、チタン、または希ガスの一以上を有し、
    前記容量素子は、
    前記第１の絶縁膜上に設けられ、前記ソース領域および前記ドレイン領域の一方と電気的に接続する第２の金属酸化物膜と、
    前記第２の金属酸化物膜上の前記第３の絶縁膜と、
    前記第３の絶縁膜上の第１の導電膜と、を有し、
    前記第２の金属酸化物膜は、画素電極としての機能を有する、半導体装置。
  3. 第１の絶縁膜上に設けられた、トランジスタと、一対の電極間に第３の絶縁膜を含む容量素子と、を有する半導体装置であって、
    前記トランジスタは、
    ゲート電極と、
    前記ゲート電極上の前記第１の絶縁膜と、
    前記第１の絶縁膜上の酸化物半導体膜と、
    前記酸化物半導体膜上の第２の絶縁膜と、
    前記第２の絶縁膜上の第１の金属酸化物膜と、を有し、
    前記酸化物半導体膜上および前記第１の金属酸化物膜上に、前記第３の絶縁膜が設けられ、
    前記ゲート電極は、前記第１の金属酸化物膜と電気的に接続され、
    前記酸化物半導体膜は、
    前記第１の金属酸化物膜と重なるチャネル領域と、
    前記第３の絶縁膜と接するソース領域と、
    前記第３の絶縁膜と接するドレイン領域と、を有し、
    前記ソース領域および前記ドレイン領域は、水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、チタン、または希ガスの一以上を有し、
    前記容量素子は、
    前記第１の絶縁膜上に設けられ、前記ソース領域および前記ドレイン領域の一方と電気的に接続する第２の金属酸化物膜と、
    前記第２の金属酸化物膜上の前記第３の絶縁膜と、
    前記第３の絶縁膜上の第１の導電膜と、を有し、
    前記第２の金属酸化物膜は、画素電極としての機能を有する、半導体装置。
  4. 請求項１乃至請求項３のいずれか一において、
    前記トランジスタは、
    前記第３の絶縁膜上の第４の絶縁膜と、
    前記第３の絶縁膜および前記第４の絶縁膜に設けられた第１の開口部を介して、前記ソース領域に電気的に接続される第２の導電膜と、
    前記第３の絶縁膜および前記第４の絶縁膜に設けられた第２の開口部を介して、前記ドレイン領域に電気的に接続される第３の導電膜と、を有する、
    前記第２の導電膜および前記第３の導電膜の一方は、前記第３の絶縁膜および前記第４の絶縁膜に設けられた第３の開口部を介して、前記第２の金属酸化物膜に電気的に接続される、半導体装置。
  5. 請求項１乃至４のいずれか一において、
    前記第３の絶縁膜は、窒素または水素を含む、半導体装置。
JP2015177192A 2015-09-09 2015-09-09 半導体装置 Active JP6636755B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015177192A JP6636755B2 (ja) 2015-09-09 2015-09-09 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015177192A JP6636755B2 (ja) 2015-09-09 2015-09-09 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019229201A Division JP7066672B2 (ja) 2019-12-19 2019-12-19 半導体装置

Publications (3)

Publication Number Publication Date
JP2017054899A JP2017054899A (ja) 2017-03-16
JP2017054899A5 JP2017054899A5 (ja) 2018-10-18
JP6636755B2 true JP6636755B2 (ja) 2020-01-29

Family

ID=58317254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015177192A Active JP6636755B2 (ja) 2015-09-09 2015-09-09 半導体装置

Country Status (1)

Country Link
JP (1) JP6636755B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117116946A (zh) 2017-05-19 2023-11-24 株式会社半导体能源研究所 半导体装置、显示装置以及半导体装置的制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004271971A (ja) * 2003-03-10 2004-09-30 Hitachi Displays Ltd 液晶表示装置
EP2270583B1 (en) * 2005-12-05 2017-05-10 Semiconductor Energy Laboratory Co., Ltd. Transflective Liquid Crystal Display with a Horizontal Electric Field Configuration
KR101746198B1 (ko) * 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
JP2012015436A (ja) * 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
JP2012033836A (ja) * 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
JP6625796B2 (ja) * 2013-10-25 2019-12-25 株式会社半導体エネルギー研究所 表示装置
KR102306200B1 (ko) * 2014-01-24 2021-09-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Also Published As

Publication number Publication date
JP2017054899A (ja) 2017-03-16

Similar Documents

Publication Publication Date Title
JP6708779B2 (ja) 半導体装置
US9773815B2 (en) Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
US11862454B2 (en) Semiconductor device and display device including the same
JP6608633B2 (ja) 半導体装置
JP6523695B2 (ja) 半導体装置
KR102105519B1 (ko) 반도체 장치
JP2020127035A (ja) 半導体装置
JP2020106848A (ja) 携帯型情報端末
US20170075155A1 (en) Display device and manufacturing method of the same
JP2019114814A (ja) 半導体装置の作製方法、及び半導体装置
JP6727794B2 (ja) 半導体装置
TW201801189A (zh) 半導體裝置及其製造方法、顯示裝置、及電子裝置
JP2020080410A (ja) 半導体装置
TW202403403A (zh) 半導體裝置
US10396210B2 (en) Semiconductor device with stacked metal oxide and oxide semiconductor layers and display device including the semiconductor device
JP2015179818A (ja) 半導体装置及び該半導体装置を用いた表示装置
KR20130032836A (ko) 반도체 장치 및 반도체 장치의 제작 방법
JP2020053698A (ja) 半導体装置
JP2019216247A (ja) トランジスタの作製方法
JP2013102134A (ja) 半導体装置の作製方法及び半導体装置
JP2018006727A (ja) 半導体装置及び表示装置
JP6636755B2 (ja) 半導体装置
JP7066672B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180906

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191219

R150 Certificate of patent or registration of utility model

Ref document number: 6636755

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250