JP7330950B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7330950B2
JP7330950B2 JP2020515314A JP2020515314A JP7330950B2 JP 7330950 B2 JP7330950 B2 JP 7330950B2 JP 2020515314 A JP2020515314 A JP 2020515314A JP 2020515314 A JP2020515314 A JP 2020515314A JP 7330950 B2 JP7330950 B2 JP 7330950B2
Authority
JP
Japan
Prior art keywords
insulator
oxide
conductor
transistor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020515314A
Other languages
English (en)
Other versions
JPWO2019207429A5 (ja
JPWO2019207429A1 (ja
Inventor
舜平 山崎
靖正 山根
貴史 廣瀬
照幸 藤井
肇 木村
大吾 島田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JPWO2019207429A1 publication Critical patent/JPWO2019207429A1/ja
Publication of JPWO2019207429A5 publication Critical patent/JPWO2019207429A5/ja
Application granted granted Critical
Publication of JP7330950B2 publication Critical patent/JP7330950B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明の一態様は、半導体装置、および半導体装置の作製方法に関する。または、本発明の一態様は、半導体ウエハ、モジュール、および電子機器に関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能し得る装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。表示装置（液晶表示装置、発光表示装置など）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置、電子機器などは、半導体装置を有すると言える場合がある。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
トランジスタに適用可能な半導体薄膜として、シリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。酸化物半導体としては、例えば、酸化インジウム、酸化亜鉛などの一元系金属の酸化物のみでなく、多元系金属の酸化物も知られている。多元系金属の酸化物の中でも、特に、Ｉｎ－Ｇａ－Ｚｎ酸化物（以下、ＩＧＺＯとも呼ぶ。）に関する研究が盛んに行われている。
ＩＧＺＯに関する研究により、酸化物半導体において、単結晶でも非晶質でもない、ＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ）構造およびｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）構造が見出された（非特許文献１乃至非特許文献３参照。）。非特許文献１および非特許文献２では、ＣＡＡＣ構造を有する酸化物半導体を用いてトランジスタを作製する技術も開示されている。さらに、ＣＡＡＣ構造およびｎｃ構造よりも結晶性の低い酸化物半導体でさえも、微小な結晶を有することが、非特許文献４および非特許文献５に示されている。
さらに、ＩＧＺＯを活性層として用いたトランジスタは極めて小さいオフ電流を持ち（非特許文献６参照。）、その特性を利用したＬＳＩおよびディスプレイが報告されている（非特許文献７および非特許文献８参照。）。
Ｓ．Ｙａｍａｚａｋｉ ｅｔ ａｌ．，"ＳＩＤ Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ"，２０１２，ｖｏｌｕｍｅ ４３，ｉｓｓｕｅ １，ｐｐ．１８３－１８６ Ｓ．Ｙａｍａｚａｋｉ ｅｔ ａｌ．，"Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ"，２０１４，ｖｏｌｕｍｅ ５３，Ｎｕｍｂｅｒ ４Ｓ，ｐｐ．０４ＥＤ１８－１－０４ＥＤ１８－１０ Ｓ．Ｉｔｏ ｅｔ ａｌ．，"Ｔｈｅ Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ＡＭ－ＦＰＤ’１３ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ"，２０１３，ｐｐ．１５１－１５４ Ｓ．Ｙａｍａｚａｋｉ ｅｔ ａｌ．，"ＥＣＳ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ Ｓｔａｔｅ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ"，２０１４，ｖｏｌｕｍｅ ３，ｉｓｓｕｅ ９，ｐｐ．Ｑ３０１２－Ｑ３０２２ Ｓ．Ｙａｍａｚａｋｉ，"ＥＣＳ Ｔｒａｎｓａｃｔｉｏｎｓ"，２０１４，ｖｏｌｕｍｅ ６４，ｉｓｓｕｅ １０，ｐｐ．１５５－１６４ Ｋ．Ｋａｔｏ ｅｔ ａｌ．，"Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ"，２０１２，ｖｏｌｕｍｅ ５１，ｐｐ．０２１２０１－１－０２１２０１－７ Ｓ．Ｍａｔｓｕｄａ ｅｔ ａｌ．，"２０１５ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ"，２０１５，ｐｐ．Ｔ２１６－Ｔ２１７ Ｓ．Ａｍａｎｏ ｅｔ ａｌ．，"ＳＩＤ Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ"，２０１０，ｖｏｌｕｍｅ ４１，ｉｓｓｕｅ １，ｐｐ．６２６－６２９
本発明の一態様は、オン電流が大きい半導体装置を提供することを課題の一つとする。また、本発明の一態様は、高い周波数特性を有する半導体装置を提供することを課題の一つとする。また、本発明の一態様は、信頼性が良好な半導体装置を提供することを課題の一つとする。また、本発明の一態様は、微細化または高集積化が可能な半導体装置を提供することを課題の一つとする。また、本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一つとする。また、本発明の一態様は、生産性の高い半導体装置を提供することを課題の一つとする。
本発明の一態様は、長期間においてデータの保持が可能な半導体装置を提供することを課題の一つとする。本発明の一態様は、情報の書き込み速度が速い半導体装置を提供することを課題の一つとする。本発明の一態様は、設計自由度が高い半導体装置を提供することを課題の一つとする。本発明の一態様は、消費電力を抑えることができる半導体装置を提供することを課題の一つとする。本発明の一態様は、新規な半導体装置を提供することを課題の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、第１の絶縁体と、第２の絶縁体と、トランジスタと、を有する半導体装置であって、トランジスタは、チャネル形成領域に酸化物を有し、酸化物は、第１の絶縁体に取り囲まれ、第１の絶縁体は、第２の絶縁体に取り囲まれ、第１の絶縁体は、第２の絶縁体よりも水素濃度が低い領域を有する。
また、本発明の一態様は、第１の絶縁体と、第２の絶縁体と、トランジスタと、を有する半導体装置であって、トランジスタは、チャネル形成領域に酸化物を有し、酸化物は、第１の絶縁体に取り囲まれ、第１の絶縁体は、第２の絶縁体に取り囲まれ、第１の絶縁体は、水素濃度が１．０×１０２０ａｔｏｍｓ／ｃｍ３未満である領域を有し、第２の絶縁体は、水素濃度が５．０×１０２０ａｔｏｍｓ／ｃｍ３未満である領域を有する。
また、本発明の一態様は、第１の絶縁体と、第２の絶縁体と、トランジスタと、を有する半導体装置であって、トランジスタは、チャネル形成領域に酸化物を有し、酸化物は、第１の絶縁体に取り囲まれ、第１の絶縁体は、第２の絶縁体に取り囲まれ、第１の絶縁体は、第２の絶縁体よりも水素濃度が低く、且つ第２の絶縁体よりも窒素濃度が低い領域を有する。
上記半導体装置において、第１の絶縁体は、加熱により脱離する酸素の量が、酸素分子に換算して、２．０×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以上である、ことが好ましい。
また、上記半導体装置において、第１の絶縁体は、酸素と、シリコンと、を有し、第２の絶縁体は、窒素と、シリコンと、を有する、ことが好ましい。
また、上記半導体装置において、酸化物は、インジウムと、元素Ｍ（Ｍは、アルミニウム、ガリウム、イットリウム、または錫）と、亜鉛と、を有する、ことが好ましい。
また、本発明の他の一態様は、第１の絶縁体乃至第４の絶縁体と、トランジスタと、を有する半導体装置であって、第１の絶縁体およびトランジスタは、第２の絶縁体上に設けられ、トランジスタは、第５の絶縁体と、第５の絶縁体上の第６の絶縁体と、第６の絶縁体上の第１の酸化物と、第１の酸化物上の第２の酸化物と、第２の酸化物上の第１の導電体および第２の導電体と、第２の酸化物上の第３の酸化物と、第３の酸化物上の第７の絶縁体と、第７の絶縁体上に位置し、第２の酸化物と重なる第３の導電体と、を有し、第３の絶縁体は、第１の絶縁体、第１の導電体、および、第２の導電体の上に設けられ、第４の絶縁体は、第３の絶縁体、第３の酸化物、第７の絶縁体、第３の導電体のそれぞれの上面と接しており、第３の絶縁体は、水素濃度が１．０×１０２０ａｔｏｍｓ／ｃｍ３未満である領域を有し、第３の絶縁体は、酸素と、シリコンと、を有し、第４の絶縁体は、水素濃度が５．０×１０２０ａｔｏｍｓ／ｃｍ３未満である領域を有する。
上記半導体装置において、第１の絶縁体の組成は、第３の絶縁体とほぼ同じであり、第２の絶縁体の組成は、第４の絶縁体とほぼ同じである、ことが好ましい。
また、上記半導体装置において、第４の絶縁体は、酸素と、アルミニウムと、を有する、ことが好ましい。または、第４の絶縁体は、窒素と、シリコンと、を有する、ことが好ましい。または、第４の絶縁体は積層構造であり、第４の絶縁体の、第３の絶縁体の上面と接する第１の層は、酸素と、アルミニウムと、を有し、第１の層上の第２の層は、窒素と、シリコンと、を有する、ことが好ましい。
また、上記半導体装置において、第２の絶縁体は、窒素と、シリコンと、を有する、ことが好ましい。
また、上記半導体装置において、第２の酸化物は、インジウムと、元素Ｍ（Ｍは、アルミニウム、ガリウム、イットリウム、または錫）と、亜鉛と、を有する、ことが好ましい。
また、上記半導体装置において、第６の絶縁体の組成は、第３の絶縁体とほぼ同じである、ことが好ましい。
また、上記半導体装置において、第３の絶縁体は、加熱により脱離する酸素の量が、酸素分子に換算して、２．０×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以上である、ことが好ましい。
また、本発明の他の一態様は、第１の絶縁体乃至第４の絶縁体と、トランジスタと、を有する半導体装置の作製方法であって、第２の絶縁体を形成し、第２の絶縁体上に第１の絶縁体を形成し、第１の絶縁体上にトランジスタを形成し、トランジスタ上に第３の絶縁体を形成し、第３の絶縁体上に第４の絶縁体を形成し、第１乃至第４の絶縁体は、それぞれスパッタリング法を用いて成膜される。
上記半導体装置の作製方法において、第３の絶縁体を、酸素と、シリコンと、を有するターゲットを用いて、且つ酸素を含む雰囲気で形成する、ことが好ましい。
また、上記半導体装置の作製方法において、第４の絶縁体を、酸素と、アルミニウムと、を有するターゲットを用いて形成する、ことが好ましい。または、第４の絶縁体を、シリコンを有するターゲットを用いて、且つ窒素と、アルゴンと、を含む雰囲気で形成する、ことが好ましい。または、第４の絶縁体を形成する工程において、酸素と、アルミニウムと、を有するターゲットを用いて、第１の層を形成し、第１の層上に、シリコンを有するターゲットを用いて、且つ窒素と、アルゴンと、を含む雰囲気で第２の層を形成する、ことが好ましい。
また、上記半導体装置の作製方法において、第１の絶縁体は、第３の絶縁体と組成が同じように形成され、第２の絶縁体は、第４の絶縁体と組成が同じように形成される、ことが好ましい。
また、上記半導体装置の作製方法において、トランジスタおよび第３の絶縁体は、第５の絶縁体および第６の絶縁体を順に形成し、第６の絶縁体上に、第１の酸化物、第２の酸化物、ならびに、第１の導電体および第２の導電体となる導電膜を順に形成し、第１の酸化物、第２の酸化物、および導電膜を島状に加工し、第６の絶縁体、および導電膜の上に、第３の絶縁体を形成し、導電膜、および第３の絶縁体に、第２の酸化物の一部が露出する開口を形成することで、第１の導電体、および第２の導電体を形成し、第２の酸化物の一部、および第６の絶縁体上に、第３の酸化物を形成し、第３の酸化物上に、第７の絶縁体を形成し、第７の絶縁体上に、第３の導電体を形成し、第３の酸化物、第７の絶縁体、および第３の導電体の一部を、第３の絶縁体の一部が露出するまで除去する、工程を経て形成される、ことが好ましい。
上記半導体装置の作製方法において、第２の酸化物を、インジウムと、元素Ｍ（Ｍは、アルミニウム、ガリウム、イットリウム、または錫）と、亜鉛と、を含むターゲットを用いて、スパッタリング法を用いて形成する、ことが好ましい。
また、上記半導体装置の作製方法において、第３の酸化物、第７の絶縁体、および第３の導電体の一部を除去する工程と、第４の絶縁体を形成する工程と、の間に、第８の絶縁体を、酸素と、アルミニウムと、を有するターゲットを用いて、スパッタリング法を用いて形成し、加熱処理を行い、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理を行うことによって、第８の絶縁体を除去する工程を含む、ことが好ましい。
また、上記半導体装置の作製方法において、第６の絶縁体は、第３の絶縁体と組成が同じように形成される、ことが好ましい。
本発明の一態様により、オン電流が大きい半導体装置を提供することができる。また、本発明の一態様により、高い周波数特性を有する半導体装置を提供することができる。また、本発明の一態様により、信頼性が良好な半導体装置を提供することができる。また、本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。また、本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。また、本発明の一態様により、生産性の高い半導体装置を提供することができる。
また、長期間においてデータの保持が可能な半導体装置を提供することができる。また、情報の書き込み速度が速い半導体装置を提供することができる。また、設計自由度が高い半導体装置を提供することができる。また、消費電力を抑えることができる半導体装置を提供することができる。また、新規な半導体装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
（Ａ）乃至（Ｅ）本発明の一態様に係る半導体装置の概念を説明する図。 （Ａ）本発明の一態様に係る半導体装置の上面図。（Ｂ）、（Ｃ）本発明の一態様に係る半導体装置の断面図。 本発明の一態様に係る半導体装置の断面図。 （Ａ）本発明の一態様に係る半導体装置の作製方法を示す上面図。（Ｂ）、（Ｃ）本発明の一態様に係る半導体装置の作製方法を示す断面図。 （Ａ）本発明の一態様に係る半導体装置の作製方法を示す上面図。（Ｂ）、（Ｃ）本発明の一態様に係る半導体装置の作製方法を示す断面図。 （Ａ）本発明の一態様に係る半導体装置の作製方法を示す上面図。（Ｂ）、（Ｃ）本発明の一態様に係る半導体装置の作製方法を示す断面図。 （Ａ）本発明の一態様に係る半導体装置の作製方法を示す上面図。（Ｂ）、（Ｃ）本発明の一態様に係る半導体装置の作製方法を示す断面図。 （Ａ）本発明の一態様に係る半導体装置の作製方法を示す上面図。（Ｂ）、（Ｃ）本発明の一態様に係る半導体装置の作製方法を示す断面図。 （Ａ）本発明の一態様に係る半導体装置の作製方法を示す上面図。（Ｂ）、（Ｃ）本発明の一態様に係る半導体装置の作製方法を示す断面図。 （Ａ）本発明の一態様に係る半導体装置の作製方法を示す上面図。（Ｂ）、（Ｃ）本発明の一態様に係る半導体装置の作製方法を示す断面図。 （Ａ）本発明の一態様に係る半導体装置の作製方法を示す上面図。（Ｂ）、（Ｃ）本発明の一態様に係る半導体装置の作製方法を示す断面図。 （Ａ）本発明の一態様に係る半導体装置の上面図。（Ｂ）、（Ｃ）本発明の一態様に係る半導体装置の断面図。 本発明の一態様に係る記憶装置の構成を示す断面図。 本発明の一態様に係る記憶装置の構成を示す断面図。 （Ａ）本発明の一態様に係る記憶装置の構成例を示すブロック図。（Ｂ）本発明の一態様に係る記憶装置の構成例を示す模式図。 （Ａ）乃至（Ｈ）本発明の一態様に係る記憶装置の構成例を示す回路図。 （Ａ）本発明の一態様に係る半導体装置のブロック図。（Ｂ）本発明の一態様に係る半導体装置の模式図。 （Ａ）乃至（Ｅ）本発明の一態様に係る記憶装置の模式図。 （Ａ）乃至（Ｈ）本発明の一態様に係る電子機器を示す図。 （Ａ）、（Ｂ）実施例のＳＩＭＳ分析の結果を示す図。 実施例のＳＩＭＳ分析の結果を示す図。 （Ａ）、（Ｂ）実施例のＳＩＭＳ分析の結果を示す図。 （Ａ）、（Ｂ）実施例のＳＩＭＳ分析の結果を示す図。 （Ａ）、（Ｂ）実施例のＴＤＳ分析の結果を示す図。 （Ａ）、（Ｂ）実施例のＴＤＳ分析の結果を示す図。 （Ａ）乃至（Ｃ）実施例の動作周波数の算出方法を説明する図。 実施例のデータ保持時間および動作周波数の算出結果を示す図。 実施例のΔＶｓｈのストレス時間依存性を説明する図。 実施例のΔＶｓｈのストレス時間依存性を説明する図。 実施例のΔＶｓｈの算出結果をプロットした図。 （Ａ）、（Ｂ）実施例の断面ＳＴＥＭ像を示す図。 （Ａ）、（Ｂ）実施例の断面ＳＴＥＭ像を示す図。 （Ａ）、（Ｃ）実施例の断面ＳＴＥＭ像を示す図。（Ｂ）、（Ｄ）実施例のＥＤＸマップを示す図。 （Ａ）、（Ｃ）実施例の断面ＳＴＥＭ像を示す図。（Ｂ）、（Ｄ）実施例のＥＤＸマップを示す図。 （Ａ）乃至（Ｄ）実施例の電気特性を説明する図。
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお、図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。例えば、実際の製造工程において、エッチングなどの処理により層やレジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするために図に反映しないことがある。また、図面において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
また、特に上面図（「平面図」ともいう。）や斜視図などにおいて、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場合がある。
また、本明細書等において、第１、第２等として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。したがって、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接的に接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に開示されているものとする。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネルが形成される領域（以下、チャネル形成領域ともいう。）を有しており、チャネル形成領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができる場合がある。
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネル形成領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。すなわち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書等では、チャネル長は、チャネル形成領域における、いずれか一の値、最大値、最小値または平均値とする。
チャネル幅とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネル形成領域における、チャネル長方向を基準として垂直方向のチャネル形成領域の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。すなわち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書等では、チャネル幅は、チャネル形成領域における、いずれか一の値、最大値、最小値または平均値とする。
なお、本明細書等において、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、「実効的なチャネル幅」ともいう。）と、トランジスタの上面図において示されるチャネル幅（以下、「見かけ上のチャネル幅」ともいう。）と、が異なる場合がある。例えば、ゲート電極が半導体の側面を覆う場合、実効的なチャネル幅が、見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲート電極が半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャネル形成領域の割合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、実効的なチャネル幅の方が大きくなる。
このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
本明細書等では、単にチャネル幅と記載した場合には、見かけ上のチャネル幅を指す場合がある。または、本明細書等では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅などは、断面ＴＥＭ像などを解析することなどによって、値を決定することができる。
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物と言える。不純物が含まれることにより、例えば、半導体の欠陥準位密度が高くなることや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、および酸化物半導体の主成分以外の遷移金属などがあり、例えば、水素、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、水も不純物として機能する場合がある。また、酸化物半導体の場合、例えば不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
なお、本明細書等において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものである。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものである。
また、本明細書等において、「絶縁体」という用語を、絶縁膜または絶縁層と言い換えることができる。また、「導電体」という用語を、導電膜または導電層と言い換えることができる。また、「半導体」という用語を、半導体膜または半導体層と言い換えることができる。
また、本明細書等において、「平行」とは、二つの直線が－１０度以上１０度以下の角度で配置されている状態をいう。したがって、－５度以上５度以下の場合も含まれる。また、「略平行」とは、二つの直線が－３０度以上３０度以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０度以上１００度以下の角度で配置されている状態をいう。したがって、８５度以上９５度以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０度以上１２０度以下の角度で配置されている状態をいう。
なお、本明細書等において、バリア膜とは、水、水素などの不純物および酸素の透過を抑制する機能を有する膜のことであり、当該バリア膜が導電性を有する場合は、導電性バリア膜と呼ぶことがある。
本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む。）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう。）などに分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳトランジスタと記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
また、本明細書等において、ノーマリーオフとは、ゲートに電位を印加しない、またはゲートに接地電位を与えたときに、トランジスタに流れるチャネル幅１μｍあたりの電流が、室温において１×１０－２０Ａ以下、８５℃において１×１０－１８Ａ以下、または１２５℃において１×１０－１６Ａ以下であることをいう。
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置の一例について説明する。
＜半導体装置の概念＞
以下では、本発明の一態様の半導体装置の概念を、図１（Ａ）乃至図１（Ｅ）を用いて説明する。
本発明の一態様の半導体装置は、酸化物３０と、絶縁体１０と、絶縁体２０と、を有する。図１（Ａ）に示すように、半導体装置は、酸化物３０が、絶縁体１０に取り囲まれ、絶縁体１０が、絶縁体２０に取り囲まれた構成を有する。なお、酸化物３０は、半導体装置が有するトランジスタの、チャネル形成領域として機能する領域を有する。
なお、絶縁体１０が、酸化物３０を取り囲むとは、絶縁体１０が、酸化物３０の、上面の少なくとも一部、側面の少なくとも一部、および下面の少なくとも一部に位置するように設けられた構成をさす。特に、絶縁体１０が酸化物３０を対向して設けられていると、より好適である。例えば、酸化物３０を中心に、絶縁体１０が上下に配置される、または、酸化物３０を中心に、絶縁体１０が左右に配置されると好ましい。なお、図１（Ａ）においては、絶縁体１０が酸化物３０の外周を全て取り囲む構成を例示しているが、これに限定されない。絶縁体１０が酸化物３０の一部と重畳しない領域を有していても良い。また、絶縁体１０と、酸化物３０との間に、他の構成要素が位置しても構わない。当該他の構成要素とは、例えば、酸化物３０に接続される導電体、または酸化物３０を保護する絶縁体などが挙げられる。
トランジスタは、チャネル形成領域に、半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。酸化物半導体をトランジスタのチャネル形成領域に用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
また、チャネル形成領域に酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流（オフ電流）が小さいため、低消費電力の半導体装置を提供できる。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる。
なお、トランジスタには、キャリア密度の低い金属酸化物を用いることが好ましい。金属酸化物のキャリア密度を低くする場合においては、金属酸化物中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性という。例えば、金属酸化物は、キャリア密度が８×１０１１ｃｍ－３未満、好ましくは１×１０１１ｃｍ－３未満、さらに好ましくは１×１０１０ｃｍ－３未満であり、１×１０－９ｃｍ－３以上とすればよい。
また、高純度真性または実質的に高純度真性である金属酸化物は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、金属酸化物のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い金属酸化物をチャネル形成領域に有するトランジスタは、電気特性が不安定となる場合がある。
したがって、トランジスタの電気特性を安定にするためには、金属酸化物中の不純物濃度を低減することが有効である。また、金属酸化物中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
特に、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。金属酸化物中のチャネル形成領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性となりやすい。さらに、当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。したがって、水素が含まれている金属酸化物を用いたトランジスタは、ノーマリーオン特性となりやすい。
以上のことから、金属酸化物が有するチャネル形成領域中の不純物（特に、水素）および酸素欠損は、できる限り低減されていることが好ましい。
そこで、チャネル形成領域に用いる金属酸化物を、水素濃度が低い第１の絶縁体で取り囲むことが好ましい。さらに、第１の絶縁体は、化学量論的組成よりも酸素が過剰に存在する領域（以下、過剰酸素領域ともいう。）を有することが好ましい、または、加熱により酸素を脱離することが好ましい。本明細書では、加熱により離脱する酸素を過剰酸素と呼ぶことがある。
第１の絶縁体を、図１（Ａ）に示す絶縁体１０に用いる。酸化物３０に接する、または、酸化物３０の近傍に配置された絶縁体１０中の水素濃度が低いので、酸化物３０への水素の混入を抑制することができる。さらに、絶縁体１０が有する過剰酸素を酸化物３０へ供給することで、酸化物３０中の酸素欠損を低減することができる。したがって、電気特性の変動を抑制し、安定した電気特性を有するとともに、信頼性を向上させたトランジスタを提供することができる。
また、絶縁体１０、および酸化物３０の外方に設けられた構造体に含まれる水素が、絶縁体１０が有する過剰酸素と反応し、水を形成する場合がある。これにより、酸化物３０へ混入する当該水素の量を低減することができる。したがって、電気特性の変動を抑制し、安定した電気特性を有するとともに、信頼性を向上させたトランジスタを提供することができる。
第１の絶縁体において、具体的には、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、５×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３未満とする。なお、第１の絶縁体は、後述する第２の絶縁体よりも水素濃度が低い領域を有してもよい。
また、第１の絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物を用いることが好ましい。加熱により酸素を脱離する酸化物とは、昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素分子の脱離量が２．０×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以上、好ましくは１．０×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以上である酸化物である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
例えば、第１の絶縁体として、酸化シリコン、酸化窒化シリコンなどを用いることが好ましい。さらに、第１の絶縁体は、スパッタリング法を用いて成膜されることが好ましい。第１の絶縁体を、酸素を含む雰囲気でスパッタリング法を用いて成膜することで、第１の絶縁体中に酸素を添加することができる。これにより、第１の絶縁体から、上記金属酸化物に酸素を供給することができる。また、当該方法を用いて成膜することで、第１の絶縁体中の水素濃度を低くすることができる。なお、第１の絶縁体を、スパッタリング法を用いて成膜する場合、酸素と、シリコンとを含むターゲットを用いるとよい。
なお、図１（Ａ）では、絶縁体１０を単層で図示したが、積層構造としてもよく、水素（例えば、水素原子、水素分子などの少なくとも一）の拡散を抑制する機能を有する絶縁性材料と、第１の絶縁体に用いることができる絶縁性材料との積層としてもよい。水素の拡散を抑制する機能を有する絶縁性材料として、例えば、酸化アルミニウムなどを用いることができる。具体的には、酸化物３０を取り囲むように、スパッタリング法を用いて酸化シリコンを形成し、当該酸化シリコンを取り囲むように、スパッタリング法を用いて酸化アルミニウムを形成する。
さらに、第１の絶縁体を、水素濃度が低く、かつ、水素（例えば、水素原子、水素分子などの少なくとも一）の拡散を抑制する機能を有する第２の絶縁体で取り囲むことが好ましい。例えば、第２の絶縁体は、第１の絶縁体よりも水素の透過性が低いことが好ましい。
第２の絶縁体を、図１（Ａ）に示す絶縁体２０に用いる。これにより、絶縁体２０、絶縁体１０、および酸化物３０の外方に設けられた構造体に含まれる水素が、絶縁体２０および絶縁体１０を介して、酸化物３０へ混入することを抑制できる。よって、電気特性の変動を抑制し、安定した電気特性を有するとともに、信頼性を向上させたトランジスタを提供することができる。
第２の絶縁体において、具体的には、ＳＩＭＳにより得られる水素濃度を、５×１０２１ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０２０ａｔｏｍｓ／ｃｍ３未満、より好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３未満とする。
例えば、第２の絶縁体として、窒化シリコンなどを用いることが好ましい。窒化シリコンは、水素の拡散を抑制する機能を有するため、好ましい。さらに、第２の絶縁体は、スパッタリング法を用いて成膜されることが好ましい。具体的には、第２の絶縁体の成膜に、シリコンターゲットを用い、スパッタリングガスとして、アルゴンと窒素の混合ガスを用いる。第２の絶縁体の成膜に水素を用いないので、第２の絶縁体中の水素濃度を低くことができる。
また、図１（Ａ）では、絶縁体２０を単層で図示したが、積層構造としてもよく、絶縁体１０に過剰酸素領域を形成することができる絶縁性材料と、第２の絶縁体に用いることができる絶縁性材料との積層としてもよい。絶縁体１０に過剰酸素領域を形成することができる絶縁性材料として、例えば、スパッタリング法を用いて成膜した酸化アルミニウムを用いることができる。具体的には、絶縁体１０を取り囲むように、スパッタリング法を用いて酸化アルミニウムを形成し、当該酸化アルミニウムを取り囲むように、スパッタリング法を用いて窒化シリコンを形成する。
なお、図１（Ａ）では、絶縁体１０および絶縁体２０を、それぞれ単層で図示したが、これに限られない。絶縁体１０および絶縁体２０のぞれぞれは、複数の、組成がほぼ同じである絶縁体で構成してもよい。例えば、図１（Ｂ）に示すように、絶縁体１０が、絶縁体１０ａおよび絶縁体１０ｂで構成され、絶縁体２０が、絶縁体２０ａおよび絶縁体２０ｂで構成されてもよい。このとき、絶縁体１０ａと絶縁体１０ｂの組成はほぼ同じであり、絶縁体２０ａと絶縁体２０ｂの組成はほぼ同じである。なお、絶縁体１０ａと絶縁体１０ｂの組成がほぼ同じとは、例えば、絶縁体１０ａに含まれる主な構成元素の原子数比はそれぞれ、絶縁体１０ｂに含まれる主な構成元素の原子数比のプラスマイナス１０％程度であることをいう。
また、図１（Ｂ）に示す半導体装置の作製方法として、絶縁体２０ａを形成し、絶縁体２０ａ上に絶縁体１０ａを形成し、絶縁体１０ａ上に酸化物３０を含むトランジスタを形成し、当該トランジスタ上に絶縁体１０ｂを形成し、絶縁体１０ｂ上に絶縁体２０ｂを形成するとよい。
次に、図１（Ａ）に示す半導体装置が有するトランジスタの構成例を、図１（Ｃ）および図１（Ｄ）を用いて説明する。
図１（Ｃ）に示す半導体装置は、トランジスタ２００と、層間膜として機能する絶縁体１０、および絶縁体２０と、を有する。また、トランジスタ２００は、酸化物３０と、導電体４０と、を有する。なお、酸化物３０は、トランジスタ２００のチャネル形成領域として機能する領域を有する。また、導電体４０は、トランジスタ２００のゲート電極として機能する。
図１（Ｃ）に示すように、酸化物３０および導電体４０は、それぞれ絶縁体１０に取り囲まれている。また、絶縁体１０は、絶縁体２０に取り囲まれている。導電体４０は、絶縁体１０を介して、酸化物３０と重なる領域を有する。このとき、絶縁体１０の、導電体４０と酸化物３０とに挟まれた領域は、トランジスタ２００のゲート絶縁膜として機能する。
なお、図１（Ｃ）では、ゲート絶縁膜として機能する絶縁体として、絶縁体１０を単層で用いているが、これに限られず、絶縁体１０と異なる絶縁性材料で形成された絶縁体を単層で用いてもよいし、絶縁体１０と異なる方法で形成した絶縁体を単層で用いてもよいし、これらの絶縁体を組み合わせた多層構造を用いてもよい。
また、図１（Ｃ）では、導電体４０と、絶縁体２０との間に、絶縁体１０が設けられた構成を示しているが、これに限られず、導電体４０の上面は、絶縁体２０と接してもよい。
また、図１（Ｃ）では、導電体４０が、酸化物３０の上方に設けられた構成を示しているが、これに限られず、導電体４０が、酸化物３０の下方に設けられてもよい。このとき、導電体４０の下面は、絶縁体２０と接してもよい。
また、図１（Ｄ）に示すように、トランジスタ２００は、酸化物３０および導電体４０に加えて、導電体４２を有してもよい。酸化物３０は、トランジスタ２００のチャネル形成領域として機能する領域を有する。また、導電体４０は、トランジスタ２００の第１のゲート電極として機能し、導電体４２は、トランジスタ２００の第２のゲート電極として機能する。
図１（Ｄ）に示すように、酸化物３０、導電体４０、および導電体４２は、それぞれ絶縁体１０に取り囲まれている。また、絶縁体１０は、絶縁体２０に取り囲まれている。導電体４０は、絶縁体１０を介して、酸化物３０と重なる領域を有する。このとき、絶縁体１０の、導電体４０と酸化物３０とに挟まれた領域は、トランジスタ２００の第１のゲート絶縁膜として機能する。また、導電体４２は、絶縁体１０を介して、酸化物３０と重なる領域を有する。このとき、絶縁体１０の、導電体４２と酸化物３０とに挟まれた領域は、第２のゲート絶縁膜として機能する。
なお、図１（Ｄ）では、第１のゲート絶縁膜として機能する絶縁体、および第２のゲート絶縁膜として機能する絶縁体として、絶縁体１０を単層で用いているが、これに限られず、絶縁体１０と異なる絶縁性材料で形成された絶縁体を単層で用いてもよいし、絶縁体１０と異なる方法で形成した絶縁体を単層で用いてもよいし、これらの絶縁体を組み合わせた多層構造を用いてもよい。
また、図１（Ｄ）では、導電体４０と、絶縁体２０との間に、絶縁体１０が設けられ、導電体４２と、絶縁体２０との間に、絶縁体１０が設けられた構成を示しているが、これに限られない。導電体４０の上面および導電体４２の下面の一方または双方は、絶縁体２０と接してもよい。
また、図１（Ｃ）および図１（Ｄ）では、絶縁体２０が、絶縁体１０および１つのトランジスタ２００を取り囲む構成を示したが、これに限らない。図１（Ｅ）に示すように、絶縁体２０が、絶縁体１０および複数のトランジスタ２００を取り囲む構成としてもよい。
以上より、低消費電力の半導体装置を提供することができる。また、高集積型の半導体装置を提供することができる。また、電気特性の変動を抑制し、安定した電気特性を有するとともに、信頼性を向上させた半導体装置を提供することができる。また、オフ電流が小さいトランジスタを有する半導体装置を提供することができる。
＜半導体装置の構成例１＞
図２（Ａ）乃至図２（Ｃ）は、本発明の一態様の半導体装置、当該半導体装置が有するトランジスタ２００、およびトランジスタ２００周辺の上面図および断面図である。
図２（Ａ）は、トランジスタ２００を有する半導体装置の上面図である。また、図２（Ｂ）、および図２（Ｃ）は、当該半導体装置の断面図である。ここで、図２（Ｂ）は、図２（Ａ）にＡ１－Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、図２（Ｃ）は、図２（Ａ）にＡ３－Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。なお、図２（Ａ）の上面図では、図の明瞭化のために一部の要素を省いている。
本発明の一態様の半導体装置は、トランジスタ２００と、層間膜として機能する絶縁体２１４、絶縁体２１６、絶縁体２８０、絶縁体２７４、および絶縁体２８１と、を有する。また、トランジスタ２００と電気的に接続し、プラグとして機能する導電体２４０（導電体２４０ａ、および導電体２４０ｂ）を有する。なお、プラグとして機能する導電体２４０の側面に接して絶縁体２４１（絶縁体２４１ａ、および絶縁体２４１ｂ）が設けられる。
また、絶縁体２８０、絶縁体２７４、絶縁体２８１などに形成されている開口の側壁に接して絶縁体２４１が設けられ、その側面に接して導電体２４０の第１の導電体が設けられ、さらに内側に導電体２４０の第２の導電体が設けられている。ここで、導電体２４０の上面の高さと、絶縁体２８１の上面の高さは同程度にできる。なお、トランジスタ２００では、導電体２４０の第１の導電体および導電体２４０の第２の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２４０を単層、または３層以上の積層構造として設ける構成にしてもよい。構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。
ここで、絶縁体２１６、および絶縁体２８０は、図１（Ａ）、図１（Ｃ）、および図１（Ｄ）に示す絶縁体１０、または、図１（Ｂ）に示す絶縁体１０ａ、および絶縁体１０ｂに相当する。つまり、絶縁体２１６、および絶縁体２８０の一方または双方は、水素濃度が低く、過剰酸素領域または過剰酸素を有することが好ましく、図１（Ａ）、図１（Ｃ）、および図１（Ｄ）に示す絶縁体１０、または、図１（Ｂ）に示す絶縁体１０ａ、および絶縁体１０ｂと同様の材料を用いて設けることが好ましい。これにより、トランジスタ２００が有する金属酸化物への水素の混入を抑制することができ、かつ、当該金属酸化物中の酸素欠損を低減することができる。したがって、電気特性の変動を抑制し、安定した電気特性を有するとともに、信頼性を向上させたトランジスタを提供することができる。
また、絶縁体２１４、および絶縁体２７４は、図１（Ａ）、図１（Ｃ）、および図１（Ｄ）に示す絶縁体２０、または、図１（Ｂ）に示す絶縁体２０ａ、および絶縁体２０ｂに相当する。つまり、絶縁体２１４、および絶縁体２７４の一方または双方は、水素濃度が低く、水素の拡散を抑制する機能を有することが好ましく、図１（Ａ）、図１（Ｃ）、および図１（Ｄ）に示す絶縁体２０、または、図１（Ｂ）に示す絶縁体２０ａ、および絶縁体２０ｂと同様の材料を用いて設けることが好ましい。これにより、絶縁体２１４の下方に設けられた構造体、絶縁体２８１などに含まれる水素が、トランジスタ２００へ混入することを抑制できる。よって、電気特性の変動を抑制し、安定した電気特性を有するとともに、信頼性を向上させたトランジスタを提供するこどができる。
なお、絶縁体２７４が水素の拡散を抑制する機能を有する場合、絶縁体２７４によって離隔された絶縁体２８０と絶縁体２８１の水素濃度が異なる場合がある。例えば、絶縁体２８０として、水素濃度が低い絶縁性材料を用いる場合、絶縁体２８０中の水素濃度は、絶縁体２８１中の水素濃度よりも低くなる。
［トランジスタ２００］
図２（Ａ）乃至図２（Ｃ）に示すように、トランジスタ２００は、基板（図示せず。）の上に配置され、絶縁体２１６に埋め込まれるように配置された導電体２０５と、絶縁体２１６の上および導電体２０５の上に配置された絶縁体２２２と、絶縁体２２２の上に配置された絶縁体２２４と、絶縁体２２４の上に配置された酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃ）と、酸化物２３０の上に配置された絶縁体２５０と、絶縁体２５０上に配置された導電体２６０（導電体２６０ａ、および導電体２６０ｂ）と、酸化物２３０ｂの上面の一部と接する導電体２４２ａおよび導電体２４２ｂと、絶縁体２２４の上面の一部、酸化物２３０ａの側面、酸化物２３０ｂの側面、導電体２４２ａの側面、導電体２４２ａの上面、導電体２４２ｂの側面、および導電体２４２ｂの上面に接して配置された絶縁体２５４と、を有する。
酸化物２３０は、絶縁体２２４の上に配置された酸化物２３０ａと、酸化物２３０ａの上に配置された酸化物２３０ｂと、酸化物２３０ｂの上に配置され、少なくとも一部が酸化物２３０ｂの上面に接する酸化物２３０ｃと、を有することが好ましい。
なお、トランジスタ２００では、チャネル形成領域と、その近傍において、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの３層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物２３０ｂの単層、酸化物２３０ａと酸化物２３０ｂの２層構造、酸化物２３０ｂと酸化物２３０ｃの２層構造、または４層以上の積層構造を設ける構成にしてもよい。
また、トランジスタ２００は、チャネル形成領域を含む酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃ）に、半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。例えば、チャネル形成領域となる金属酸化物としては、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。このようなトランジスタを用いることで、低消費電力の半導体装置を提供できる。
例えば、酸化物２３０として、Ｉｎ－Ｍ－Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、錫、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。特に、元素Ｍは、アルミニウム、ガリウム、イットリウム、または錫を用いるとよい。また、酸化物２３０として、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化物、またはＧａ－Ｚｎ酸化物を用いてもよい。
また、酸化物半導体を用いたトランジスタは、酸化物半導体中のチャネル形成領域に不純物および酸素欠損が存在すると、電気特性が変動しやすく、信頼性が悪くなる場合がある。また、酸化物半導体中のチャネル形成領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性となりやすい。したがって、チャネル形成領域中の酸素欠損はできる限り低減されていることが好ましい。例えば、絶縁体２５０などを介して酸化物２３０に酸素を供給し、酸素欠損を補填すればよい。これにより、電気特性の変動が抑制され、安定した電気特性を有するとともに、信頼性を向上させたトランジスタを提供することができる。
なお、図１（Ａ）乃至図１（Ｄ）に示す酸化物３０は、酸化物２３０に相当する。つまり、図１（Ａ）乃至図１（Ｄ）に示す酸化物３０は、酸化物２３０に用いることができる金属酸化物を用いることが好ましい。
また、酸化物２３０上に接するように設けられ、ソース電極やドレイン電極として機能する導電体２４２（導電体２４２ａ、および導電体２４２ｂ）に含まれる元素が、酸化物２３０の酸素を吸収する機能を有する場合、酸化物２３０と導電体２４２の間、または酸化物２３０の表面近傍に、部分的に低抵抗領域が形成される場合がある。この場合、当該低抵抗領域には、酸素欠損に入り込んだ不純物（水素、窒素、金属元素等）がドナーとして機能し、キャリア密度が増加する場合がある。
導電体２６０は、トランジスタ２００の第１のゲート（トップゲートともいう。）電極として機能し、導電体２４２ａおよび導電体２４２ｂは、それぞれトランジスタ２００のソース電極またはドレイン電極として機能する。トランジスタ２００では、第１のゲート電極として機能する導電体２６０が、絶縁体２８０などに形成されている開口を埋めるように自己整合的に形成される。導電体２６０をこのように形成することにより、導電体２４２ａと導電体２４２ｂとの間の領域に、導電体２６０を位置合わせすることなく確実に配置することができる。
なお、導電体２６０は、導電体２６０ａと、導電体２６０ａの上に配置された導電体２６０ｂと、を有することが好ましい。例えば、導電体２６０ａは、導電体２６０ｂの底面および側面を包むように配置されることが好ましい。また、図２（Ｂ）に示すように、導電体２６０の上面は、絶縁体２５０の上面および酸化物２３０ｃの上面と略一致している。
絶縁体２２２、および絶縁体２５４は、水素（例えば、水素原子、水素分子などの少なくとも一）の拡散を抑制する機能を有することが好ましい。また、絶縁体２２２、および絶縁体２５４は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有することが好ましい。例えば、絶縁体２２２、および絶縁体２５４は、それぞれ絶縁体２２４よりも水素および酸素の一方または双方の透過性が低いことが好ましい。絶縁体２２２、および絶縁体２５４は、それぞれ絶縁体２５０よりも水素および酸素の一方または双方の透過性が低いことが好ましい。絶縁体２２２、および絶縁体２５４は、それぞれ絶縁体２８０よりも水素および酸素の一方または双方の透過性が低いことが好ましい。
また、図２（Ｂ）に示すように、絶縁体２５４は、導電体２４２ａおよび導電体２４２ｂの上面と、導電体２４２ａおよび導電体２４２ｂの互いに向かい合う側面以外の、導電体２４２ａおよび導電体２４２ｂの側面と、酸化物２３０ａおよび酸化物２３０ｂの側面と、絶縁体２２４の上面の一部と、に接することが好ましい。これにより、絶縁体２８０は、絶縁体２５４によって、絶縁体２２４、酸化物２３０ａ、および酸化物２３０ｂと離隔される。したがって、絶縁体２８０などに含まれる水素などの不純物が、絶縁体２２４、酸化物２３０ａ、および酸化物２３０ｂへ混入するのを抑制することができる。
また、トランジスタ２００は、図２（Ｂ）に示すように、絶縁体２７４が、導電体２６０、絶縁体２５０、および酸化物２３０ｃのそれぞれの上面と接する構造となっている。このような構造とすることで、絶縁体２８１などに含まれる水素などの不純物が、絶縁体２５０へ混入することを抑えることができる。したがって、トランジスタの電気特性およびトランジスタの信頼性への悪影響を抑制することができる。
また、図２（Ｃ）に示すトランジスタ２００の一部の領域の拡大図を、図３に示す。図２（Ｃ）および図３に示すように、トランジスタ２００のチャネル幅方向において、絶縁体２２２の底面を基準として、導電体２６０と、酸化物２３０ｂと、が重ならない領域の、導電体２６０の底面の高さは、酸化物２３０ｂの底面の高さより低いことが好ましい。ゲート電極として機能する導電体２６０が、チャネル形成領域の酸化物２３０ｂの側面および上面を酸化物２３０ｃおよび絶縁体２５０を介して覆う構成とすることで、導電体２６０の電界を酸化物２３０ｂのチャネル形成領域全体に作用させやすくなる。よって、トランジスタ２００のオン電流を増大させ、周波数特性を向上させることができる。酸化物２３０ａおよび酸化物２３０ｂと、導電体２６０とが、重ならない領域における導電体２６０の底面と、酸化物２３０ｂの底面と、の差をＴ１とすると、Ｔ１は、０ｎｍ以上１００ｎｍ以下、好ましくは、３ｎｍ以上５０ｎｍ以下、より好ましくは、５ｎｍ以上２０ｎｍ以下とする。
以上より、オン電流が大きいトランジスタを有する半導体装置を提供することができる。また、周波数特性の高いトランジスタを有する半導体装置を提供することができる。また、電気特性の変動を抑制し、安定した電気特性を有するとともに、信頼性を向上させた半導体装置を提供することができる。また、オフ電流が小さいトランジスタを有する半導体装置を提供することができる。
以下では、本発明の一態様に係るトランジスタ２００を有する半導体装置の詳細な構成について説明する。
導電体２０５は、酸化物２３０、および導電体２６０と、重なるように配置する。また、導電体２０５は、絶縁体２１４または絶縁体２１６に埋め込まれて設けることが好ましい。ここで、導電体２０５の上面の平坦性を良好にすることが好ましい。例えば、導電体２０５上面の平均面粗さ（Ｒａ）を１ｎｍ以下、好ましくは０．５ｎｍ以下、より好ましくは０．３ｎｍ以下にすればよい。これにより、導電体２０５の上に形成される、絶縁体２２４の平坦性を良好にし、酸化物２３０ａ、酸化物２３０ｂおよび酸化物２３０ｃの結晶性の向上を図ることができる。
ここで、導電体２６０は、第１のゲート電極として機能する場合がある。また、導電体２０５は、第２のゲート（ボトムゲートともいう。）電極として機能する場合がある。その場合、導電体２０５に印加する電位を、導電体２６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ２００のしきい値電圧（Ｖｔｈ）を制御することができる。特に、導電体２０５に負の電位を印加することにより、トランジスタ２００のＶｔｈをより大きくし、オフ電流を低減することが可能となる。したがって、導電体２０５に負の電位を印加したほうが、印加しない場合よりも、導電体２６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
なお、導電体２０５は、図２（Ｂ）、図２（Ｃ）に示すように、酸化物２３０ｂにおけるチャネル形成領域よりも、大きく設けるとよい。特に、図２（Ｃ）に示すように、導電体２０５は、酸化物２３０のチャネル幅方向と交わる端部よりも外側の領域においても、延伸していることが好ましい。つまり、酸化物２３０のチャネル幅方向における側面の外側において、導電体２０５と、導電体２６０とは、絶縁体を介して重畳していることが好ましい。
上記構成を有することで、第１のゲート電極として機能する導電体２６０の電界と、第２のゲート電極として機能する導電体２０５の電界によって、酸化物２３０のチャネル形成領域を電気的に取り囲むことができる。本明細書において、第１のゲート電極、および第２のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造とよぶ。
また、図２（Ｃ）に示すように、導電体２０５は延伸させて、配線としても機能させている。ただし、これに限られることなく、導電体２０５の下に、配線として機能する導電体を設ける構成にしてもよい。また、導電体２０５は、必ずしも各トランジスタに一個ずつ設ける必要はない。例えば、導電体２０５を複数のトランジスタで共有する構成にしてもよい。
なお、トランジスタ２００では、導電体２０５の第１の導電体と導電体２０５の第２の導電体とを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２０５は、単層、または３層以上の積層構造として設ける構成にしてもよい。
ここで、導電体２０５の第１の導電体は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）導電性材料を用いることが好ましい。なお、本明細書において、不純物、または酸素の拡散を抑制する機能とは、上記不純物、または上記酸素のいずれか一またはすべての拡散を抑制する機能とする。
導電体２０５の第１の導電体に、酸素の拡散を抑制する機能を有する導電性材料を用いることにより、導電体２０５の第２の導電体が酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、酸化ルテニウムなどを用いることが好ましい。したがって、導電体２０５の第１の導電体としては、上記導電性材料を単層または積層とすればよい。例えば、導電体２０５の第１の導電体は、タンタル、窒化タンタル、ルテニウム、または酸化ルテニウムと、チタンまたは窒化チタンとの積層としてもよい。
また、導電体２０５の第２の導電体は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。なお、導電体２０５の第２の導電体を単層で図示したが、積層構造としてもよく、例えば、チタンまたは窒化チタンと、上記導電性材料との積層としてもよい。
絶縁体２１４は、水、水素などの不純物が、基板側からトランジスタ２００に拡散するのを抑制するバリア絶縁膜として機能することが好ましい。したがって、絶縁体２１４は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）絶縁性材料を用いることが好ましい。
例えば、絶縁体２１４として、酸化アルミニウム、窒化シリコンなどを用いることが好ましい。これにより、水、水素などの不純物が、絶縁体２１４よりも基板側からトランジスタ２００側に拡散するのを抑制することができる。または、絶縁体２２４などに含まれる酸素が、絶縁体２１４よりも基板側に、拡散するのを抑制することができる。
また、層間膜として機能する絶縁体２１６、絶縁体２８０、および絶縁体２８１は、絶縁体２１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体２１６、絶縁体２８０、および絶縁体２８１として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンなどを適宜用いればよい。
また、絶縁体２１６を積層構造にしてもよい。例えば、絶縁体２１６において、少なくとも導電体２０５の側面と接する部分に、絶縁体２１４と同様の絶縁体を設ける構成にしてもよい。このような構成にすることで、絶縁体２１６に含まれる酸素によって、導電体２０５が酸化するのを抑制することができる。または、導電体２０５により、絶縁体２１６に含まれる酸素が吸収されるのを抑制することができる。
絶縁体２２２、および絶縁体２２４は、ゲート絶縁体として機能する。
ここで、酸化物２３０と接する絶縁体２２４は、加熱により酸素を脱離することが好ましい。例えば、絶縁体２２４は、酸化シリコン、酸化窒化シリコンなどを適宜用いればよい。酸素を含む絶縁体を酸化物２３０に接して設けることにより、酸化物２３０中の酸素欠損を低減し、トランジスタ２００の信頼性を向上させることができる。
絶縁体２２４として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。
なお、絶縁体２２４は、図１（Ａ）、図１（Ｃ）、および図１（Ｄ）に示した絶縁体１０、または、図１（Ｂ）に示した絶縁体１０ａおよび絶縁体１０ｂと同様の材料を用いて設けてもよい。
絶縁体２２２は、水、水素などの不純物が、基板側からトランジスタ２００に拡散するのを抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体２２２は、絶縁体２２４より水素透過性が低いことが好ましい。絶縁体２２２、および絶縁体２５４によって、絶縁体２２４、酸化物２３０などを囲むことにより、水、水素などの不純物が、外方から絶縁体２２４、および酸化物２３０に拡散することを抑制することができる。
さらに、絶縁体２２２は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）ことが好ましい。例えば、絶縁体２２２は、絶縁体２２４より酸素透過性が低いことが好ましい。絶縁体２２２が、酸素や不純物の拡散を抑制する機能を有することで、酸化物２３０が有する酸素は、基板側へ拡散することを低減できるので、好ましい。また、導電体２０５が、絶縁体２２４や、酸化物２３０が有する酸素と反応することを抑制することができる。
絶縁体２２２は、絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体２２２を形成した場合、絶縁体２２２は、酸化物２３０からの酸素の放出や、トランジスタ２００の周辺部から酸化物２３０への水素等の不純物の拡散を抑制する層として機能する。なお、絶縁体２２２としては、上述した材料の中でも、特に酸化ハフニウムを用いると好適である。例えば、絶縁体２２２をゲート絶縁膜として使用する場合、絶縁体２２２に酸化ハフニウムを用いることで、酸化アルミニウムよりも界面準位密度を減少させられる場合がある。
または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
また、絶縁体２２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ－ｋ材料を含む絶縁体を単層または積層で用いてもよい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にｈｉｇｈ－ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
なお、絶縁体２２２、および絶縁体２２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。例えば、絶縁体２２２の下に絶縁体２２４と同様の絶縁体を設ける構成にしてもよい。
酸化物２３０は、酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、酸化物２３０ｂ上の酸化物２３０ｃと、を有する。酸化物２３０ｂ下に酸化物２３０ａを有することで、酸化物２３０ａよりも下方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。また、酸化物２３０ｂ上に酸化物２３０ｃを有することで、酸化物２３０ｃよりも上方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。
なお、酸化物２３０は、各金属原子の原子数比が異なる酸化物により、積層構造を有することが好ましい。具体的には、酸化物２３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物２３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物２３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物２３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、酸化物２３０ｃは、酸化物２３０ａまたは酸化物２３０ｂに用いることができる金属酸化物を、用いることができる。
また、酸化物２３０ｂおよび酸化物２３０ｃは、結晶性を有することが好ましい。例えば、後述するＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いることが好ましい。ＣＡＡＣ－ＯＳなどの結晶性を有する酸化物は、不純物や欠陥（酸素欠損など）が少なく、結晶性の高い、緻密な構造を有している。よって、ソース電極またはドレイン電極による、酸化物２３０ｂからの酸素の引き抜きを抑制することができる。これにより、熱処理を行っても、酸化物２３０ｂから酸素が引き抜かれることを低減できるので、トランジスタ２００は、製造工程における高い温度（所謂サーマルバジェット）に対して安定である。
また、酸化物２３０ａおよび酸化物２３０ｃの伝導帯下端が、酸化物２３０ｂの伝導帯下端より真空準位に近いことが好ましい。また、言い換えると、酸化物２３０ａおよび酸化物２３０ｃの電子親和力が、酸化物２３０ｂの電子親和力より小さいことが好ましい。この場合、酸化物２３０ｃは、酸化物２３０ａに用いることができる金属酸化物を用いることが好ましい。具体的には、酸化物２３０ｃに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物２３０ｃに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物２３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物２３０ｃに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。
ここで、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの接合部において、伝導帯下端はなだらかに変化する。換言すると、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの接合部における伝導帯下端は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物２３０ａと酸化物２３０ｂとの界面、および酸化物２３０ｂと酸化物２３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物２３０ａと酸化物２３０ｂ、酸化物２３０ｂと酸化物２３０ｃが、酸素以外に共通の元素を有する（主成分とする。）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物２３０ｂがＩｎ－Ｇａ－Ｚｎ酸化物の場合、酸化物２３０ａおよび酸化物２３０ｃとして、Ｉｎ－Ｇａ－Ｚｎ酸化物、Ｇａ－Ｚｎ酸化物、酸化ガリウムなどを用いてもよい。また、酸化物２３０ｃを積層構造とする場合、例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物と、当該Ｉｎ－Ｇａ－Ｚｎ酸化物上のＧａ－Ｚｎ酸化物との積層構造、またはＩｎ－Ｇａ－Ｚｎ酸化物と、当該Ｉｎ－Ｇａ－Ｚｎ酸化物上の酸化ガリウムとの積層構造を用いることができる。別言すると、Ｉｎ－Ｇａ－Ｚｎ酸化物と、Ｉｎを含まない酸化物との積層構造を、酸化物２３０ｃとして用いても良い。
具体的には、酸化物２３０ａとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、または１：１：０．５［原子数比］の金属酸化物を用いればよい。また、酸化物２３０ｂとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、または３：１：２［原子数比］の金属酸化物を用いればよい。また、酸化物２３０ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、Ｇａ：Ｚｎ＝２：１［原子数比］、またはＧａ：Ｚｎ＝２：５［原子数比］の金属酸化物を用いればよい。また、酸化物２３０ｃを積層構造とする場合の具体例としては、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］との積層構造、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、Ｇａ：Ｚｎ＝２：１［原子数比］との積層構造、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、Ｇａ：Ｚｎ＝２：５［原子数比］との積層構造、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、酸化ガリウムとの積層構造などが挙げられる。
なお、金属酸化物をスパッタリング法により成膜する場合、上記の原子数比は、成膜された金属酸化物の原子数比に限られず、金属酸化物の成膜に用いるスパッタリングターゲットの原子数比であってもよい。
このとき、キャリアの主たる経路は酸化物２３０ｂとなる。あるいは、酸化物２３０ｃが、２層の積層構造を有する場合、酸化物２３０ｂだけでなく、酸化物２３０ｃの下層もキャリアの主たる経路となる場合がある。酸化物２３０ａ、酸化物２３０ｃを上述の構成とすることで、酸化物２３０ａと酸化物２３０ｂとの界面、および酸化物２３０ｂと酸化物２３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ２００は高いオン電流、および高い周波数特性を得ることができる。なお、酸化物２３０ｃを積層構造とした場合、上述の酸化物２３０ｂと、酸化物２３０ｃとの界面における欠陥準位密度を低くする効果に加え、酸化物２３０ｃが有する構成元素が、絶縁体２５０側に拡散するのを抑制することが期待される。より具体的には、酸化物２３０ｃを積層構造とし、積層構造の上方にＩｎを含まない酸化物を位置させるため、Ｉｎが絶縁体２５０側に拡散するのを抑制することができる。絶縁体２５０は、ゲート絶縁体として機能するため、Ｉｎが絶縁体２５０などに混入した場合、トランジスタの特性不良となる。したがって、酸化物２３０ｃを積層構造とすることで、信頼性の高い半導体装置を提供することが可能となる。
酸化物２３０ｂ上には、ソース電極、およびドレイン電極として機能する導電体２４２（導電体２４２ａ、および導電体２４２ｂ）が設けられる。導電体２４２の膜厚は、例えば、１ｎｍ以上５０ｎｍ以下、好ましくは２ｎｍ以上２５ｎｍ以下、とすればよい。
導電体２４２としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。
絶縁体２５４は、絶縁体２１４などと同様に、水、水素などの不純物が、絶縁体２８０側からトランジスタ２００に拡散するのを抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体２５４は、絶縁体２２４より水素透過性が低いことが好ましい。さらに、図２（Ｂ）に示すように、絶縁体２５４は、導電体２４２ａの上面および側面、導電体２４２ｂの上面および側面、酸化物２３０ａおよび酸化物２３０ｂの側面、ならびに絶縁体２２４の上面の一部に接することが好ましい。このような構成にすることで、絶縁体２８０は、絶縁体２５４によって、絶縁体２２４、酸化物２３０ａおよび酸化物２３０ｂと離隔されている。これにより、絶縁体２８０に含まれる水素が、酸化物２３０ａおよび酸化物２３０ｂに拡散するのを抑制することができるので、トランジスタ２００に良好な電気特性および信頼性を与えることができる。
さらに、絶縁体２５４は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）ことが好ましい。例えば、絶縁体２５４は、絶縁体２８０または絶縁体２２４より酸素透過性が低いことが好ましい。
絶縁体２５４は、スパッタリング法を用いて成膜されることが好ましい。絶縁体２５４を、酸素を含む雰囲気でスパッタリング法を用いて成膜することで、絶縁体２２４の絶縁体２５４と接する領域近傍に酸素を添加することができる。これにより、当該領域から、絶縁体２２４を介して酸化物２３０中に酸素を供給することができる。ここで、絶縁体２５４が、上方への酸素の拡散を抑制する機能を有することで、酸素が酸化物２３０から絶縁体２８０へ拡散することを防ぐことができる。また、絶縁体２２２が、下方への酸素の拡散を抑制する機能を有することで、酸素が酸化物２３０から基板側へ拡散することを防ぐことができる。このようにして、酸化物２３０のチャネル形成領域に酸素が供給される。これにより、酸化物２３０の酸素欠損を低減し、トランジスタのノーマリーオン化を抑制することができる。
絶縁体２５４としては、例えば、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を成膜するとよい。この場合、絶縁体２５４は、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて成膜されることが好ましい。ＡＬＤ法は、被覆性の良好な成膜法なので、絶縁体２５４の凹凸によって、段切れなどが形成されるのを防ぐことができる。
また、絶縁体２５４としては、例えば、窒化アルミニウムを含む絶縁体を用いればよい。絶縁体２５４として、組成式がＡｌＮｘ（ｘは０より大きく２以下の実数、好ましくは、ｘは０．５より大きく１．５以下の実数）を満たす窒化物絶縁体を用いることが好ましい。これにより、絶縁性に優れ、且つ熱伝導性に優れた膜とすることができるため、トランジスタ２００を駆動したときに生じる熱の放熱性を高めることができる。また、絶縁体２５４として、窒化アルミニウムチタン、窒化チタンなどを用いることもできる。この場合、スパッタリング法を用いて成膜することで、成膜ガスに酸素またはオゾンなどの酸化性の強いガスを用いずに成膜することができるので、好ましい。また、窒化シリコン、窒化酸化シリコンなどを用いることもできる。
また、絶縁体２５４としては、例えば、ガリウムを含む酸化物を用いてもよい。ガリウムを含む酸化物は、水素および酸素の一方または双方の拡散を抑制する機能を有する場合があるため好ましい。なお、ガリウムを含む酸化物として、酸化ガリウム、ガリウム亜鉛酸化物、インジウムガリウム亜鉛酸化物などを用いることが好ましい。また、インジウムガリウム亜鉛酸化物を用いる場合、当該酸化物のガリウムの原子数比は高い方が好ましい。
また、絶縁体２５４は、２層以上の多層構造とすることができる。例えば、絶縁体２５４として、酸素を含む雰囲気でスパッタリング法を用いて１層目を成膜し、次にＡＬＤ法を用いて２層目を成膜し、２層構造としてもよい。ＡＬＤ法は、被覆性の良好な成膜法なので、１層目の凹凸によって、段切れなどが形成されるのを防ぐことができる。なお、絶縁体２５４を２層以上の多層構造とする場合、異なる材料からなる多層構造としてもよい。例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコンまたは窒化シリコンと、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体と、の積層構造としてもよい。また、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、例えば、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いることができる。
絶縁体２５０は、ゲート絶縁体として機能する。絶縁体２５０は、酸化物２３０ｃの少なくとも一部に接して配置することが好ましい。絶縁体２５０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンなどを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。
絶縁体２５０は、絶縁体２２４と同様に、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。加熱により酸素が放出される絶縁体を、絶縁体２５０として、酸化物２３０ｃの少なくとも一部に接して設けることにより、酸化物２３０ｂのチャネル形成領域に効果的に酸素を供給することができる。また、絶縁体２２４と同様に、絶縁体２５０中の水、水素などの不純物濃度が低減されていることが好ましい。絶縁体２５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
また、絶縁体２５０と導電体２６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体２５０から導電体２６０への酸素の拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体２５０から導電体２６０への酸素の拡散が抑制される。つまり、酸化物２３０へ供給する酸素量の減少を抑制することができる。また、絶縁体２５０の酸素による導電体２６０の酸化を抑制することができる。
なお、上記金属酸化物は、ゲート絶縁体の一部としての機能を有する場合がある。したがって、絶縁体２５０に酸化シリコンや酸化窒化シリコンなどを用いる場合、上記金属酸化物は、比誘電率が高いｈｉｇｈ－ｋ材料である金属酸化物を用いることが好ましい。ゲート絶縁体を、絶縁体２５０と上記金属酸化物との積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、ゲート絶縁体の物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
また、上記金属酸化物は、第１のゲート電極の一部としての機能を有してもよい。例えば、酸化物２３０として用いることができる酸化物半導体を、上記金属酸化物として用いることができる。その場合、導電体２６０をスパッタリング法で成膜することで、上記金属酸化物の電気抵抗値を低下させて導電体とすることができる。これをＯＣ（Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
上記金属酸化物を有することで、導電体２６０からの電界の影響を弱めることなく、トランジスタ２００のオン電流の向上を図ることができる。また、絶縁体２５０と、上記金属酸化物との物理的な厚みにより、導電体２６０と、酸化物２３０との間の距離を保つことで、導電体２６０と酸化物２３０との間のリーク電流を抑制することができる。また、絶縁体２５０、および上記金属酸化物との積層構造を設けることで、導電体２６０と酸化物２３０との間の物理的な距離、および導電体２６０から酸化物２３０へかかる電界強度を、容易に適宜調整することができる。
具体的には、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。特に、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。また、酸化物２３０に用いることができる酸化物半導体を低抵抗化することで、上記金属酸化物として用いることができる。
導電体２６０は、図２（Ｂ）、図２（Ｃ）では２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
導電体２６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
また、導電体２６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体２５０に含まれる酸素により、導電体２６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、酸化ルテニウムなどを用いることが好ましい。
また、導電体２６０は、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、導電体２６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体２６０ｂは積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層構造としてもよい。
絶縁体２８０は、絶縁体２５４を介して、絶縁体２２４、酸化物２３０、および導電体２４２上に設けられる。例えば、絶縁体２８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンなどを有することが好ましい。特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、酸化窒化シリコン、空孔を有する酸化シリコンなどの材料は、加熱により脱離する酸素を含む領域を容易に形成することができるため好ましい。
絶縁体２８０中の水、水素などの不純物濃度が低減されていることが好ましい。また、絶縁体２８０は、２層以上の積層構造を有していてもよい。また、絶縁体２８０の上面は、平坦化されていてもよい。
絶縁体２７４は、絶縁体２１４などと同様に、水、水素などの不純物が、上方から絶縁体２８０に拡散するのを抑制するバリア絶縁膜として機能することが好ましい。絶縁体２７４としては、例えば、絶縁体２１４、絶縁体２５４等に用いることができる絶縁体を用いればよい。
また、絶縁体２７４の上に、層間膜として機能する絶縁体２８１を設けることが好ましい。絶縁体２８１は、絶縁体２２４などと同様に、膜中の水、水素などの不純物濃度が低減されていることが好ましい。
また、絶縁体２８１、絶縁体２７４、絶縁体２８０、および絶縁体２５４に形成された開口に、導電体２４０ａおよび導電体２４０ｂを配置する。導電体２４０ａおよび導電体２４０ｂは、導電体２６０を挟んで対向して設ける。なお、導電体２４０ａおよび導電体２４０ｂの上面は、絶縁体２８１の上面と、同一平面上としてもよい。
なお、絶縁体２８１、絶縁体２７４、絶縁体２８０、および絶縁体２５４の開口の側壁に接して、絶縁体２４１ａが設けられ、その側面に接して導電体２４０ａの第１の導電体が形成されている。当該開口の底部の少なくとも一部には導電体２４２ａが位置しており、導電体２４０ａが導電体２４２ａと接する。同様に、絶縁体２８１、絶縁体２７４、絶縁体２８０、および絶縁体２５４の開口の側壁に接して、絶縁体２４１ｂが設けられ、その側面に接して導電体２４０ｂの第１の導電体が形成されている。当該開口の底部の少なくとも一部には導電体２４２ｂが位置しており、導電体２４０ｂが導電体２４２ｂと接する。
導電体２４０ａおよび導電体２４０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２４０ａおよび導電体２４０ｂは積層構造としてもよい。
また、導電体２４０ａ、および導電体２４０ｂを積層構造とする場合、酸化物２３０ａ、酸化物２３０ｂ、導電体２４２、絶縁体２５４、絶縁体２８０、絶縁体２７４、および絶縁体２８１と接する導電体には、水、水素などの不純物の透過を抑制する機能を有する導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウム、酸化ルテニウムなどを用いることが好ましい。また、水、水素などの不純物の透過を抑制する機能を有する導電性材料は、単層または積層で用いてもよい。当該導電性材料を用いることで、絶縁体２８０に添加された酸素が導電体２４０ａおよび導電体２４０ｂに吸収されるのを防ぐことができる。また、絶縁体２８１より上層に含まれる、水、水素などの不純物が、導電体２４０ａおよび導電体２４０ｂを通じて酸化物２３０に拡散するのを抑制することができる。
絶縁体２４１ａおよび絶縁体２４１ｂとしては、例えば、絶縁体２５４等に用いることができる絶縁体を用いればよい。絶縁体２４１ａおよび絶縁体２４１ｂは、絶縁体２５４に接して設けられるので、絶縁体２８０などに含まれる水、水素などの不純物が、導電体２４０ａおよび導電体２４０ｂを通じて酸化物２３０に拡散するのを抑制することができる。また、絶縁体２８０に含まれる酸素が導電体２４０ａおよび導電体２４０ｂに吸収されるのを防ぐことができる。なお、絶縁体２４１ａおよび絶縁体２４１ｂの形成には、ＡＬＤ法や化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いることができる。
また、図示しないが、導電体２４０ａの上面、および導電体２４０ｂの上面に接して配線として機能する導電体を配置してもよい。配線として機能する導電体は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、当該導電体は、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。なお、当該導電体は、絶縁体に設けられた開口に埋め込むように形成してもよい。
また、図示しないが、上記導電体を覆うように、抵抗率が１．０×１０１３Ωｃｍ以上１．０×１０１５Ωｃｍ以下、好ましくは５．０×１０１３Ωｃｍ以上５．０×１０１４Ωｃｍ以下の絶縁体を設けることが好ましい。上記導電体上に上記のような抵抗率を有する絶縁体を設けることで、当該絶縁体は、絶縁性を維持しつつ、トランジスタ２００、上記導電体等の配線間に蓄積される電荷を分散し、該電荷によるトランジスタや、該トランジスタを有する電子機器の特性不良や静電破壊を抑制することができ、好ましい。
＜半導体装置の構成材料＞
以下では、半導体装置に用いることができる構成材料について説明する。
＜＜基板＞＞
トランジスタ２００を形成する基板としては、例えば、絶縁体基板、半導体基板、または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムを材料とした半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
＜＜絶縁体＞＞
絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
例えば、トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にｈｉｇｈ－ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時の低電圧化が可能となる。一方、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
また、比誘電率の高い絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物、またはシリコンおよびハフニウムを有する窒化物などがある。
また、比誘電率が低い絶縁体としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などがある。
また、酸化物半導体を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体（絶縁体２１４、絶縁体２２２、絶縁体２５４、および絶縁体２７４など）で囲うことによって、トランジスタの電気特性を安定にすることができる。水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム、またはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、または酸化タンタルなどの金属酸化物、窒化アルミニウム、窒化アルミニウムチタン、窒化チタン、窒化酸化シリコンまたは窒化シリコンなどの金属窒化物を用いることができる。
また、ゲート絶縁体として機能する絶縁体は、加熱により脱離する酸素を含む領域を有する絶縁体であることが好ましい。例えば、加熱により脱離する酸素を含む領域を有する酸化シリコンまたは酸化窒化シリコンを酸化物２３０と接する構造とすることで、酸化物２３０が有する酸素欠損を補償することができる。
＜＜導電体＞＞
導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンなどから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
なお、トランジスタのチャネル形成領域に酸化物を用いる場合において、ゲート電極として機能する導電体には、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから混入する水素を捕獲することができる場合がある。
＜＜金属酸化物＞＞
酸化物２３０として、酸化物半導体として機能する金属酸化物を用いることが好ましい。以下では、本発明に係る酸化物２３０に適用可能な金属酸化物について説明する。
金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特に、インジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、錫などが含まれていることが好ましい。また、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
ここでは、金属酸化物が、インジウム、元素Ｍおよび亜鉛を有するＩｎ－Ｍ－Ｚｎ酸化物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウム、または錫とする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
［金属酸化物の構造］
酸化物半導体（金属酸化物）は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ－ＯＳ、多結晶酸化物半導体、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、および非晶質酸化物半導体などがある。
ＣＡＡＣ－ＯＳは、ｃ軸配向性を有し、かつａ－ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ－ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう。）を確認することは難しい。すなわち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためである。
また、ＣＡＡＣ－ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
ＣＡＡＣ－ＯＳは結晶性の高い金属酸化物である。一方、ＣＡＡＣ－ＯＳは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、金属酸化物の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ－ＯＳは不純物や欠陥（酸素欠損など）の少ない金属酸化物ともいえる。したがって、ＣＡＡＣ－ＯＳを有する金属酸化物は、物理的性質が安定する。そのため、ＣＡＡＣ－ＯＳを有する金属酸化物は熱に強く、信頼性が高い。
ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
なお、インジウムと、ガリウムと、亜鉛と、を有する金属酸化物の一種である、Ｉｎ－Ｇａ－Ｚｎ酸化物（以下、ＩＧＺＯ）は、上述のナノ結晶とすることで安定な構造をとる場合がある。特に、ＩＧＺＯは、大気中では結晶成長がし難い傾向があるため、大きな結晶（ここでは、数ｍｍの結晶、または数ｃｍの結晶）よりも小さな結晶（例えば、上述のナノ結晶）とする方が、構造的に安定となる場合がある。
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する金属酸化物である。ａ－ｌｉｋｅ ＯＳは、鬆または低密度領域を有する。すなわち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比べて、結晶性が低い。
酸化物半導体（金属酸化物）は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ｎｃ－ＯＳ、ＣＡＡＣ－ＯＳのうち、二種以上を有していてもよい。
［不純物］
ここで、金属酸化物中における各不純物の影響について説明する。
金属酸化物にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。したがって、アルカリ金属またはアルカリ土類金属が含まれている金属酸化物をチャネル形成領域に用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている金属酸化物を用いたトランジスタは、ノーマリーオン特性となりやすい。
このため、金属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
トランジスタの半導体に用いる金属酸化物として、結晶性の高い薄膜を用いることが好ましい。該薄膜を用いることで、トランジスタの安定性または信頼性を向上させることができる。該薄膜として、例えば、単結晶金属酸化物の薄膜または多結晶金属酸化物の薄膜が挙げられる。しかしながら、単結晶金属酸化物の薄膜または多結晶金属酸化物の薄膜を基板上に形成するには、高温またはレーザー加熱の工程が必要とされる。よって、製造工程のコストが増加し、さらに、スループットも低下してしまう。
２００９年に、ＣＡＡＣ構造を有するＩｎ－Ｇａ－Ｚｎ酸化物（ＣＡＡＣ－ＩＧＺＯと呼ぶ。）が発見されたことが、非特許文献１および非特許文献２で報告されている。ここでは、ＣＡＡＣ－ＩＧＺＯは、ｃ軸配向性を有する、結晶粒界が明確に確認されない、低温で基板上に形成可能である、ことが報告されている。さらに、ＣＡＡＣ－ＩＧＺＯを用いたトランジスタは、優れた電気特性および信頼性を有することが報告されている。
また、２０１３年には、ｎｃ構造を有するＩｎ－Ｇａ－Ｚｎ酸化物（ｎｃ－ＩＧＺＯと呼ぶ。）が発見された（非特許文献３参照。）。ここでは、ｎｃ－ＩＧＺＯは、微小な領域（例えば、１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有し、異なる該領域間で結晶方位に規則性が見られないことが報告されている。
非特許文献４および非特許文献５では、上記のＣＡＡＣ－ＩＧＺＯ、ｎｃ－ＩＧＺＯ、および結晶性の低いＩＧＺＯのそれぞれの薄膜に対する電子線の照射による平均結晶サイズの推移が示されている。結晶性の低いＩＧＺＯの薄膜において、電子線が照射される前でさえ、１ｎｍ程度の結晶性ＩＧＺＯが観察されている。よって、ここでは、ＩＧＺＯにおいて、完全な非晶質構造（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ ｓｔｒｕｃｔｕｒｅ）の存在を確認できなかった、と報告されている。さらに、結晶性の低いＩＧＺＯの薄膜と比べて、ＣＡＡＣ－ＩＧＺＯの薄膜およびｎｃ－ＩＧＺＯの薄膜は電子線照射に対する安定性が高いことが示されている。よって、トランジスタの半導体として、ＣＡＡＣ－ＩＧＺＯの薄膜またはｎｃ－ＩＧＺＯの薄膜を用いることが好ましい。
金属酸化物を用いたトランジスタは、非導通状態において極めてリーク電流が小さい、具体的には、トランジスタのチャネル幅１μｍあたりのオフ電流がｙＡ／μｍ（１０－２４Ａ／μｍ）オーダである、ことが非特許文献６に示されている。例えば、金属酸化物を用いたトランジスタのリーク電流が小さいという特性を応用した低消費電力のＣＰＵなどが開示されている（非特許文献７参照。）。
また、金属酸化物を用いたトランジスタのリーク電流が小さいという特性を利用した、該トランジスタの表示装置への応用が報告されている（非特許文献８参照。）。表示装置では、表示される画像が１秒間に数十回切り換っている。１秒間あたりの画像の切り換え回数はリフレッシュレートと呼ばれている。また、リフレッシュレートを駆動周波数と呼ぶこともある。このような人の目で知覚が困難である高速の画面の切り換えが、目の疲労の原因として考えられている。そこで、表示装置のリフレッシュレートを低下させて、画像の書き換え回数を減らすことが提案されている。また、リフレッシュレートを低下させた駆動により、表示装置の消費電力を低減することが可能である。このような駆動方法を、アイドリング・ストップ（ＩＤＳ）駆動と呼ぶ。
ＣＡＡＣ構造およびｎｃ構造の発見は、ＣＡＡＣ構造またはｎｃ構造を有する金属酸化物を用いたトランジスタの電気特性および信頼性の向上、ならびに、製造工程のコスト低下およびスループットの向上に貢献している。また、該トランジスタのリーク電流が小さいという特性を利用した、該トランジスタの表示装置およびＬＳＩへの応用研究が進められている。
＜半導体装置の作製方法＞
次に、図２（Ａ）乃至図２（Ｃ）に示す、本発明の一態様に係る半導体装置の作製方法を、図４（Ａ）乃至図１１（Ａ）、図４（Ｂ）乃至図１１（Ｂ）、および、図４（Ｃ）乃至図１１（Ｃ）を用いて説明する。図４（Ａ）乃至図１１（Ａ）は上面図を示す。また、図４（Ｂ）乃至図１１（Ｂ）はそれぞれ、図４（Ａ）乃至図１１（Ａ）にＡ１－Ａ２の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、図４（Ｃ）乃至図１１（Ｃ）はそれぞれ、図４（Ａ）乃至図１１（Ａ）にＡ３－Ａ４の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。なお、図４（Ａ）乃至図１１（Ａ）の上面図では、図の明瞭化のために一部の要素を省いている。
まず、基板（図示しない。）を準備し、当該基板上に絶縁体２１４を成膜する。絶縁体２１４の成膜は、スパッタリング法、ＣＶＤ法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ法などを用いて行うことができる。
なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ ＣＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法に分けることができる。
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、熱ＣＶＤ法は、プラズマを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない熱ＣＶＤ法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱ＣＶＤ法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
また、ＡＬＤ法は、原子の性質である自己制御性を利用し、一層ずつ原子を堆積することができるので、極薄の成膜が可能、アスペクト比の高い構造への成膜が可能、ピンホールなどの欠陥の少ない成膜が可能、被覆性に優れた成膜が可能、低温での成膜が可能、などの効果がある。また、ＡＬＤ法には、プラズマを利用するＰＥＡＬＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＡＬＤ）法も含まれる。プラズマを利用することで、より低温での成膜が可能となり好ましい場合がある。なお、ＡＬＤ法で用いるプリカーサには炭素などの不純物を含むものがある。このため、ＡＬＤ法により設けられた膜は、他の成膜法により設けられた膜と比較して、炭素などの不純物を多く含む場合がある。なお、不純物の定量は、Ｘ線光電子分光法（ＸＰＳ：Ｘ－ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて行うことができる。
ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間を要さない分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
本実施の形態では、絶縁体２１４として、スパッタリング法によって酸化アルミニウム、または窒化シリコンを成膜する。また、絶縁体２１４は、多層構造としてもよい。例えば、スパッタリング法によって酸化アルミニウムを成膜し、当該酸化アルミニウム上に、ＡＬＤ法によって酸化アルミニウムを成膜する構造としてもよい。または、ＡＬＤ法によって酸化アルミニウムを成膜し、当該酸化アルミニウム上に、スパッタリング法によって酸化アルミニウムを成膜する構造としてもよい。
次に、絶縁体２１４上に絶縁体２１６を成膜する。絶縁体２１６の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２１６として、ＣＶＤ法によって酸化窒化シリコン、またはスパッタリング法によって酸化シリコンを成膜する。
次に、絶縁体２１６に絶縁体２１４に達する開口を形成する。開口とは、例えば、溝やスリットなども含まれる。また、開口が形成された領域を指して開口部とする場合がある。開口の形成はウェットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。また、絶縁体２１４は、絶縁体２１６をエッチングして溝を形成する際のエッチングストッパ膜として機能する絶縁体を選択することが好ましい。例えば、溝を形成する絶縁体２１６に酸化シリコンを用いた場合は、絶縁体２１４は窒化シリコン、酸化アルミニウム、酸化ハフニウムを用いるとよい。
ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電圧を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なった高周波電圧を印加する構成でもよい。または平行平板型電極それぞれに同じ周波数の高周波電圧を印加する構成でもよい。または平行平板型電極それぞれに周波数の異なる高周波電圧を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置などを用いることができる。
開口の形成後に、導電体２０５の第１の導電体となる導電膜を成膜する。該導電膜は、酸素の透過を抑制する機能を有する導電体を含むことが望ましい。たとえば、窒化タンタル、窒化タングステン、窒化チタンなどを用いることができる。または、前記導電体と、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金との積層膜とすることができる。該導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
本実施の形態では、導電体２０５の第１の導電体となる導電膜として、スパッタリング法によって窒化タンタル膜、または、窒化タンタルの上に窒化チタンを積層した膜を成膜する。導電体２０５の第１の導電体としてこのような金属窒化物を用いることにより、後述する導電体２０５の第２の導電体として銅などの拡散しやすい金属を用いても、当該金属が導電体２０５の第１の導電体から外に拡散するのを防ぐことができる。
次に、導電体２０５の第１の導電体となる導電膜上に、導電体２０５の第２の導電体となる導電膜を成膜する。該導電膜の成膜は、メッキ法、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。本実施の形態では、該導電膜として、タングステンを成膜する。
次に、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理を行うことで、導電体２０５の第１の導電体となる導電膜、および導電体２０５の第２の導電体となる導電膜の一部を除去し、絶縁体２１６を露出する。その結果、開口部のみに、導電体２０５の第１の導電体となる導電膜、および導電体２０５の第２の導電体となる導電膜が残存する。これにより、上面が平坦な、導電体２０５の第１の導電体および導電体２０５の第２の導電体を含む導電体２０５を形成することができる（図４（Ａ）乃至図４（Ｃ）参照。）。なお、当該ＣＭＰ処理により、絶縁体２１６の一部が除去される場合がある。
なお、導電体２０５を形成した後に、導電体２０５の第２の導電体の一部を除去し、導電体２０５および絶縁体２１６上に導電膜を成膜し、ＣＭＰ処理を行う工程を行ってもよい。当該ＣＭＰ処理により、当該導電膜の一部を除去し、絶縁体２１６を露出する。なお、導電体２０５の第２の導電体の一部は、ドライエッチング法などを用いて除去するとよい。また、当該導電膜には、導電体２０５の第１の導電体、および導電体２０５の第２の導電体と同様の材料を用いるとよい。
上記工程により、上面が平坦な、上記導電膜を含む導電体２０５を形成することができる。絶縁体２１６と導電体２０５の上面の平坦性を向上させることにより、酸化物２３０ｂ、酸化物２３０ｃを形成するＣＡＡＣ－ＯＳの結晶性を向上させることができる。
ここからは、上記と異なる導電体２０５の形成方法について以下に説明する。
絶縁体２１４上に、導電体２０５となる導電膜を成膜する。該導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。また、該導電膜は、多層膜とすることができる。例えば、該導電膜としてタングステンを成膜する。
次に、リソグラフィー法を用いて、導電体２０５となる導電膜を加工し、導電体２０５を形成する。
なお、リソグラフィー法では、まず、マスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当該レジストマスクを介してエッチング処理することで導電体、半導体、絶縁体などを所望の形状に加工することができる。例えば、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）光などを用いて、レジストを露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、マスクは不要となる。なお、レジストマスクは、アッシングなどのドライエッチング処理を行う、ウェットエッチング処理を行う、ドライエッチング処理後にウェットエッチング処理を行う、またはウェットエッチング処理後にドライエッチング処理を行うことで、除去することができる。
また、レジストマスクの代わりに絶縁体や導電体からなるハードマスクを用いてもよい。ハードマスクを用いる場合、導電体２０５となる導電膜上にハードマスク材料となる絶縁膜や導電膜を形成し、その上にレジストマスクを形成し、ハードマスク材料をエッチングすることで所望の形状のハードマスクを形成することができる。導電体２０５となる導電膜のエッチングは、レジストマスクを除去してから行っても良いし、レジストマスクを残したまま行っても良い。後者の場合、エッチング中にレジストマスクが消失することがある。導電体２０５となる導電膜のエッチング後にハードマスクをエッチングにより除去しても良い。一方、ハードマスクの材料が後工程に影響が無い、あるいは後工程で利用できる場合、必ずしもハードマスクを除去する必要は無い。
次に、絶縁体２１４、および導電体２０５上に絶縁体２１６となる絶縁膜を成膜する。当該絶縁膜は、導電体２０５の上面、および側面と接するように形成する。当該絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
ここで、絶縁体２１６となる絶縁膜の膜厚は、導電体２０５の膜厚以上とすることが好ましい。例えば、導電体２０５の膜厚を１とすると、絶縁体２１６となる絶縁膜の膜厚は、１以上３以下とする。本実施の形態では、導電体２０５の膜厚を１５０ｎｍとし、絶縁体２１６となる絶縁膜の膜厚を３５０ｎｍとする。
次に、絶縁体２１６となる絶縁膜にＣＭＰ処理を行うことで、絶縁体２１６となる絶縁膜の一部を除去し、導電体２０５の表面を露出させる。これにより、上面が平坦な、導電体２０５と、導電体２０５の側面と接する絶縁体２１６と、を形成することができる。以上が、導電体２０５の異なる形成方法である。
次に、絶縁体２１６、および導電体２０５上に絶縁体２２２を成膜する。絶縁体２２２として、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を成膜するとよい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体は、酸素、水素、および水に対するバリア性を有する。絶縁体２２２が、水素および水に対するバリア性を有することで、トランジスタ２００の周辺に設けられた構造体に含まれる水素、および水が、絶縁体２２２を通じてトランジスタ２００の内側へ拡散することが抑制され、酸化物２３０中の酸素欠損の生成を抑制することができる。
絶縁体２２２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２２２として、ＡＬＤ法によって酸化ハフニウムを成膜する。
続いて、加熱処理を行うと好ましい。加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下、さらに好ましくは３２０℃以上４５０℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で加熱処理を行ってもよい。
本実施の形態では、加熱処理として、絶縁体２２２の成膜後に窒素雰囲気にて４００℃の温度で１時間の処理を行った後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行う。当該加熱処理によって、絶縁体２２２に含まれる水、水素などの不純物を除去することなどができる。また、加熱処理は、絶縁体２２４の成膜後などのタイミングで行うこともできる。
次に、絶縁体２２２上に絶縁体２２４を成膜する。絶縁体２２４の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２２４として、ＣＶＤ法によって酸化窒化シリコン膜、またはスパッタリング法によって酸化シリコン膜を成膜する。
ここで、絶縁体２２４に過剰酸素領域を形成するために、減圧状態で酸素を含むプラズマ処理を行ってもよい。酸素を含むプラズマ処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する装置を用いることが好ましい。または、基板側にＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）を印加する電源を有してもよい。高密度プラズマを用いることより、高密度の酸素ラジカルを生成することができ、基板側にＲＦを印加することで、高密度プラズマによって生成された酸素ラジカルを効率よく絶縁体２２４内に導くことができる。または、この装置を用いて不活性ガスを含むプラズマ処理を行った後に、脱離した酸素を補うために酸素を含むプラズマ処理を行ってもよい。なお、当該プラズマ処理の条件を適宜選択することにより、絶縁体２２４に含まれる水、水素などの不純物を除去することができる。その場合、加熱処理は行わなくてもよい。
ここで、絶縁体２２４上に、例えば、スパッタリング法によって、酸化アルミニウムを成膜した後、絶縁体２２４に達するまで、ＣＭＰ処理を行ってもよい。当該ＣＭＰ処理を行うことで絶縁体２２４表面の平坦化および平滑化を行うことができる。当該酸化アルミニウムを絶縁体２２４上に配置してＣＭＰ処理を行うことで、ＣＭＰ処理の終点検出が容易となる。また、ＣＭＰ処理によって、絶縁体２２４の一部が研磨されて、絶縁体２２４の膜厚が薄くなることがあるが、絶縁体２２４の成膜時に膜厚を調整すればよい。絶縁体２２４表面の平坦化および平滑化を行うことで、後に成膜する酸化物の被覆率の悪化を防止し、半導体装置の歩留りの低下を防ぐことができる場合がある。また、絶縁体２２４上に、スパッタリング法によって、酸化アルミニウムを成膜することにより、絶縁体２２４に酸素を添加することができるので好ましい。
次に、絶縁体２２４上に、酸化物２３０ａとなる酸化膜２３０Ａ、酸化物２３０ｂとなる酸化膜２３０Ｂを順に成膜する（図４（Ｂ）および図４（Ｃ）参照。）。なお、上記酸化膜は、大気環境にさらさずに連続して成膜することが好ましい。大気開放せずに成膜することで、酸化膜２３０Ａ、および酸化膜２３０Ｂ上に大気環境からの不純物または水分が付着することを防ぐことができ、酸化膜２３０Ａと酸化膜２３０Ｂとの界面近傍を清浄に保つことができる。
酸化膜２３０Ａ、および酸化膜２３０Ｂの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
例えば、酸化膜２３０Ａ、および酸化膜２３０Ｂをスパッタリング法によって成膜する場合は、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いる。スパッタリングガスに含まれる酸素の割合を高めることで、成膜される酸化膜中の過剰酸素を増やすことができる。また、上記の酸化膜をスパッタリング法によって成膜する場合は、上記のＩｎ－Ｍ－Ｚｎ酸化物ターゲットなどを用いることができる。また、ターゲットには、直流（ＤＣ）電源または、高周波（ＲＦ）電源などの交流（ＡＣ）電源が接続され、ターゲットの電気伝導度に応じて、必要な電力を印加することができる。
特に、酸化膜２３０Ａの成膜時に、スパッタリングガスに含まれる酸素の一部が絶縁体２２４に供給される場合がある。したがって、当該スパッタリングガスに含まれる酸素の割合は７０％以上、好ましくは８０％以上、より好ましくは１００％とすればよい。
また、酸化膜２３０Ｂをスパッタリング法で形成する場合、スパッタリングガスに含まれる酸素の割合を、３０％を超えて１００％以下、好ましくは７０％以上１００％以下として成膜すると、酸素過剰型の酸化物半導体が形成される。酸素過剰型の酸化物半導体をチャネル形成領域に用いたトランジスタは、比較的高い信頼性が得られる。ただし、本発明の一態様はこれに限定されない。酸化膜２３０Ｂをスパッタリング法で形成する場合、スパッタリングガスに含まれる酸素の割合を１％以上３０％以下、好ましくは５％以上２０％以下として成膜すると、酸素欠乏型の酸化物半導体が形成される。酸素欠乏型の酸化物半導体をチャネル形成領域に用いたトランジスタは、比較的高い電界効果移動度が得られる。また、基板を加熱しながら成膜を行うことによって、当該酸化膜の結晶性を向上させることができる。
本実施の形態では、酸化膜２３０Ａとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］の酸化物ターゲットを用いて成膜する。また、酸化膜２３０Ｂとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の酸化物ターゲットを用いて成膜する。なお、各酸化膜は、成膜条件、および原子数比を適宜選択することで、酸化物２３０に求める特性に合わせて形成するとよい。
ここで、絶縁体２２２、絶縁体２２４、酸化膜２３０Ａ、および酸化膜２３０Ｂを、大気に暴露することなく成膜することが好ましい。例えば、マルチチャンバー方式の成膜装置を用いればよい。
次に、加熱処理を行ってもよい。加熱処理は、上述した加熱処理条件を用いることができる。加熱処理によって、酸化膜２３０Ａ、および酸化膜２３０Ｂ中の水、水素などの不純物を除去することなどができる。本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の処理を行った後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行う。
次に、酸化膜２３０Ｂ上に導電膜２４２Ａを成膜する。導電膜２４２Ａの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる（図４（Ｂ）および図４（Ｃ）参照。）。なお、導電膜２４２Ａの成膜前に、加熱処理を行ってもよい。加熱処理は、減圧下で行い、大気に暴露することなく、連続して導電膜２４２Ａを成膜してもよい。このような処理を行うことによって、酸化膜２３０Ｂの表面などに表面に吸着している水分および水素を除去し、さらに酸化膜２３０Ａおよび酸化膜２３０Ｂ中の水分濃度および水素濃度を低減させることができる。加熱処理の温度は、１００℃以上４００℃以下が好ましい。本実施の形態では、加熱処理の温度を２００℃とする。
次に、酸化膜２３０Ａ、酸化膜２３０Ｂ、および導電膜２４２Ａを島状に加工して、酸化物２３０ａ、酸化物２３０ｂ、および導電層２４２Ｂを形成する（図５（Ａ）乃至図５（Ｃ）参照。）。
ここで、酸化物２３０ａ、酸化物２３０ｂ、および導電層２４２Ｂは、少なくとも一部が導電体２０５と重なるように形成する。また、酸化物２３０ａ、酸化物２３０ｂ、および導電層２４２Ｂの側面は、絶縁体２２４の上面に対し、概略垂直であることが好ましい。酸化物２３０ａ、酸化物２３０ｂ、および導電層２４２Ｂの側面が、絶縁体２２４の上面に対し、概略垂直であることで、複数のトランジスタ２００を設ける際に、小面積化、高密度化が可能となる。または、酸化物２３０ａ、酸化物２３０ｂ、および導電層２４２Ｂの側面と、絶縁体２２４の上面とのなす角が低い角度になる構成にしてもよい。その場合、酸化物２３０ａ、酸化物２３０ｂ、および導電層２４２Ｂの側面と、絶縁体２２４の上面とのなす角は６０度以上７０度未満が好ましい。この様な形状とすることで、これより後の工程において、絶縁体２５４などの被覆性が向上し、鬆などの欠陥を低減することができる。
また、導電層２４２Ｂの側面と導電層２４２Ｂの上面との間に、湾曲面を有する。つまり、当該側面の端部と当該上面の端部は、湾曲していることが好ましい（以下、ラウンド状ともいう）。湾曲面は、例えば、導電層２４２Ｂの端部において、曲率半径が、３ｎｍ以上１０ｎｍ以下、好ましくは、５ｎｍ以上６ｎｍ以下とする。端部に角を有さないことで、以降の成膜工程における膜の被覆性が向上する。
なお、酸化膜２３０Ａ、酸化膜２３０Ｂ、および導電膜２４２Ａの加工はリソグラフィー法を用いて行えばよい。また、当該加工はドライエッチング法やウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。また、酸化膜２３０Ａ、酸化膜２３０Ｂ、および導電膜２４２Ａは、それぞれ異なる条件で加工してもよい。
次に、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、および導電層２４２Ｂの上に、絶縁膜２５４Ａを成膜する（図６（Ｂ）および図６（Ｃ）参照）。
絶縁膜２５４Ａは、酸素の透過を抑制する機能を有する絶縁膜を用いることが好ましい。例えば、スパッタリング法によって、酸化アルミニウム膜を成膜することが好ましい。スパッタリング法によって、酸素を含むガスを用いて酸化アルミニウム膜を成膜することによって、絶縁体２２４中へ酸素を注入することができる。つまり、絶縁体２２４は過剰酸素を有することができる。
また、絶縁膜２５４Ａは、２層の積層構造としてもよい。例えば、絶縁膜２５４Ａの下層として、スパッタリング法によって、酸化アルミニウム膜を成膜し、絶縁膜２５４Ａの上層として、ＡＬＤ法によって、酸化アルミニウム膜を成膜してもよい。２層の積層構造にすることで、絶縁膜２５４Ａの下層の凹凸によって、段切れなどが形成されるのを防ぐことができる。
次に、絶縁膜２５４Ａ上に、絶縁体２８０となる絶縁膜を成膜する。当該絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。本実施の形態では、当該絶縁膜として、ＣＶＤ法、またはスパッタリング法によって酸化シリコン膜を成膜する。なお、当該絶縁膜の成膜前に、加熱処理を行ってもよい。加熱処理は、減圧下で行い、大気に暴露することなく、連続して当該絶縁膜を成膜してもよい。このような処理を行うことによって、絶縁膜２５４Ａの表面などに吸着している水分および水素を除去し、さらに酸化物２３０ａ、酸化物２３０ｂ、および絶縁膜２５４Ａ中の水分濃度および水素濃度を低減させることができる。また、加熱処理は、上述した加熱処理条件を用いることができる。
また、絶縁体２８０となる絶縁膜は、多層構造としてもよい。例えば、スパッタリング法によって酸化シリコン膜を成膜し、当該酸化シリコン膜上に、ＣＶＤ法によって酸化シリコン膜を成膜する構造としてもよい。
次に、絶縁体２８０となる絶縁膜にＣＭＰ処理を行い、上面が平坦な絶縁体２８０を形成する（図６（Ｂ）および図６（Ｃ）参照。）。
次に、絶縁体２８０の一部、絶縁膜２５４Ａの一部、および導電層２４２Ｂの一部を加工して、酸化物２３０ｂに達する開口を形成する。当該開口は、導電体２０５と重なるように形成することが好ましい。当該開口によって、導電体２４２ａ、導電体２４２ｂ、および絶縁体２５４を形成する（図７（Ａ）乃至図７（Ｃ）参照。）。
また、絶縁体２８０の一部、絶縁膜２５４Ａの一部、および導電層２４２Ｂの一部の加工は、それぞれ異なる条件で加工してもよい。例えば、絶縁体２８０の一部をドライエッチング法で加工し、絶縁膜２５４Ａの一部をウェットエッチング法で加工し、導電層２４２Ｂの一部をドライエッチング法で加工してもよい。
これまでのドライエッチングなどの処理を行うことによって、エッチングガスなどに起因した不純物が酸化物２３０ａ、酸化物２３０ｂなどの表面に付着または内部に拡散することがある。不純物としては、例えば、フッ素、塩素などがある。
上記の不純物などを除去するために、洗浄を行う。洗浄方法としては、洗浄液など用いたウェット洗浄、プラズマを用いたプラズマ処理、熱処理による洗浄などがあり、上記洗浄を適宜組み合わせて行ってもよい。
ウェット洗浄としては、シュウ酸、リン酸、フッ化水素酸などを炭酸水または純水で希釈した水溶液を用いて洗浄処理を行ってもよい。または、純水または炭酸水を用いた超音波洗浄を行ってもよい。
上記エッチング後、または上記洗浄後に加熱処理を行ってもよい。加熱処理は、１００℃以上４００℃以下、好ましくは１００℃以上３００℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気で加熱処理した後に、脱離した酸素を補うために、酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で行ってもよい。
上記加熱処理を行うことで、導電体２４２のチャネル形成領域近傍の側面、または導電体２４２と酸化物２３０ｂの界面に酸化膜が形成される場合がある。当該酸化膜の膜厚は、２．５ｎｍ以下にすることが好ましく、２．１ｎｍ以下にすることがより好ましい。また、酸化物２３０ｂにおける、導電体２４２のチャネル形成領域側の端部近傍の領域に、インジウム原子が欠損した領域が形成されないことが好ましい。このような構造にすることで、ソース電極とドレイン電極の間に余計な電気抵抗が形成されなくなるので、トランジスタ２００のオン電流、および電界効果移動度を良好にすることができる。
次に加熱処理を行ってもよく、当該加熱処理は、減圧下で行い、大気に暴露することなく、連続して酸化膜２３０Ｃを成膜してもよい。このような処理を行うことによって、酸化物２３０ｂの表面などに吸着している水分および水素を除去し、さらに酸化物２３０ａおよび酸化物２３０ｂ中の水分濃度および水素濃度を低減させることができる。加熱処理の温度は、１００℃以上４００℃以下が好ましい。本実施の形態では、加熱処理の温度を２００℃とする（図８（Ａ）乃至図８（Ｃ）参照。）。
酸化膜２３０Ｃの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。酸化膜２３０Ｃに求める特性に合わせて、酸化膜２３０Ａ、または酸化膜２３０Ｂと同様の成膜方法を用いて、酸化膜２３０Ｃを成膜すればよい。本実施の形態では、酸化膜２３０Ｃとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、または４：２：４．１［原子数比］の酸化物ターゲットを用いて成膜する。
特に、酸化膜２３０Ｃの成膜時に、スパッタリングガスに含まれる酸素の一部が酸化物２３０ａおよび酸化物２３０ｂに供給される場合がある。したがって、酸化膜２３０Ｃのスパッタリングガスに含まれる酸素の割合は７０％以上、好ましくは８０％以上、より好ましくは１００％とすればよい。
次に加熱処理を行ってもよい。加熱処理は、減圧下で行い、大気に暴露することなく、連続して絶縁膜２５０Ａを成膜してもよい。このような処理を行うことによって、酸化膜２３０Ｃの表面などに表面に吸着している水分および水素を除去し、さらに酸化物２３０ａ、酸化物２３０ｂ、および酸化膜２３０Ｃ中の水分濃度および水素濃度を低減させることができる。加熱処理の温度は、１００℃以上４００℃以下が好ましい。（図９（Ａ）乃至図９（Ｃ）参照。）。
絶縁膜２５０Ａは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて成膜することができる。本実施の形態では、絶縁膜２５０Ａとして、ＣＶＤ法により、酸化窒化シリコンを成膜する。なお、絶縁膜２５０Ａを成膜する際の成膜温度は、３５０℃以上４５０℃未満、特に４００℃前後とすることが好ましい。絶縁膜２５０Ａを、４００℃で成膜することで、不純物が少ない絶縁膜を成膜することができる。
次に、導電膜２６０Ａおよび導電膜２６０Ｂを成膜する。導電膜２６０Ａおよび導電膜２６０Ｂの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。例えば、ＣＶＤ法を用いることが好ましい。本実施の形態では、ＡＬＤ法を用いて導電膜２６０Ａを成膜し、ＣＶＤ法を用いて導電膜２６０Ｂを成膜する（図１０（Ａ）乃至図１０（Ｃ）参照。）。
次に、ＣＭＰ処理によって、酸化膜２３０Ｃ、絶縁膜２５０Ａ、導電膜２６０Ａ、および導電膜２６０Ｂを絶縁体２８０が露出するまで研磨することによって、酸化物２３０ｃ、絶縁体２５０、および導電体２６０（導電体２６０ａ、および導電体２６０ｂ）を形成する（図１１（Ａ）乃至図１１（Ｃ）参照。）。これにより、酸化物２３０ｃは、酸化物２３０ｂに達する開口の内壁（側壁、および底面）を覆うように配置される。また、絶縁体２５０は、酸化物２３０ｃを介して、上記開口の内壁を覆うように配置される。また、導電体２６０は、酸化物２３０ｃおよび絶縁体２５０を介して、上記開口を埋め込むように配置される。
次に、加熱処理を行ってもよい。本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の処理を行う。該加熱処理によって、絶縁体２５０および絶縁体２８０中の水分濃度および水素濃度を低減させることができる。
次に、酸化物２３０ｃ、絶縁体２５０、導電体２６０、および絶縁体２８０上に、絶縁体２７４を成膜する。絶縁体２７４の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。絶縁体２７４としては、例えば、スパッタリング法によって、酸化アルミニウム膜、または窒化シリコン膜を成膜することが好ましい。スパッタリング法によって、酸化アルミニウム膜、または窒化シリコン膜を成膜することによって、絶縁体２８１が有する水素を酸化物２３０へ拡散することを抑制することができる。また、導電体２６０と接するように絶縁体２７４を形成することで、導電体２６０の酸化を抑制することができ、好ましい。
また、絶縁体２７４として、スパッタリング法によって、酸化アルミニウム膜を形成することで、絶縁体２８０に酸素を供給することができる。絶縁体２８０に供給された酸素は、酸化物２３０ｃを介して、酸化物２３０ｂが有するチャネル形成領域に供給される場合がある。また、絶縁体２８０に酸素が供給されることで、絶縁体２７４形成前に絶縁体２８０に含まれていた酸素が、酸化物２３０ｃを介して、酸化物２３０ｂが有するチャネル形成領域に供給される場合がある。
また、絶縁体２７４は、多層構造としてもよい。例えば、スパッタリング法によって酸化アルミニウム膜を成膜し、当該酸化アルミニウム膜上に、スパッタリング法によって窒化シリコンを成膜する構造としてもよい。
次に、加熱処理を行ってもよい。加熱処理は、前述の加熱処理条件を用いることができる。当該加熱処理によって、絶縁体２８０の水分濃度および水素濃度を低減させることができる。また、絶縁体２７４が有する酸素を絶縁体２８０に注入することができる。
なお、絶縁体２７４を成膜する方法として、はじめに、絶縁体２８０などの上に、スパッタリング法によって酸化アルミニウム膜を成膜し、次に、上述した加熱処理条件を用いて加熱処理を行い、次に、ＣＭＰ処理によって、当該酸化アルミニウム膜を除去し、次に、絶縁体２７４を成膜してもよい。当該方法により、絶縁体２８０に過剰酸素領域をより多く形成することができる。なお、当該酸化アルミニウム膜を除去する工程において、絶縁体２８０の一部、導電体２６０の一部、絶縁体２５０の一部、および酸化物２３０ｃの一部が除去される場合がある。
また、絶縁体２８０と絶縁体２７４との間に、絶縁体を設けてもよい。当該絶縁体として、例えば、スパッタリング法を用いて成膜した酸化シリコンを用いればよい。当該絶縁体を設けることで、絶縁体２８０に過剰酸素領域を形成することができる。
次に絶縁体２７４上に、絶縁体２８１を成膜してもよい。絶縁体２８１の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる（図１１（Ｂ）および図１１（Ｃ）参照。）。
次に、絶縁体２５４、絶縁体２８０、絶縁体２７４、および絶縁体２８１に、導電体２４２ａおよび導電体２４２ｂに達する開口を形成する。当該開口の形成は、リソグラフィー法を用いて行えばよい。
次に、絶縁体２４１となる絶縁膜を成膜し、当該絶縁膜を異方性エッチングして絶縁体２４１を形成する。当該絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。当該絶縁膜としては、酸素の透過を抑制する機能を有する絶縁膜を用いることが好ましい。例えば、ＡＬＤ法によって、酸化アルミニウム膜を成膜することが好ましい。また、ＡＬＤ法やＣＶＤ法を用いて、窒化シリコン膜を成膜してもよい。ＡＬＤ法を用いて窒化シリコン膜を成膜する場合、シリコンおよびハロゲンを含むプリカーサや、アミノシラン類のプリカーサを用いることができる。シリコンおよびハロゲンを含むプリカーサとして、ＳｉＣｌ４、ＳｉＨ２Ｃｌ２、Ｓｉ２Ｃｌ６、Ｓｉ３Ｃｌ８等を用いることができる。また、アミノシラン類のプリカーサとして、１価、２価、または３価のアミノシラン類を用いることができる。また、窒化ガスとしてアンモニアや、ヒドラジンを用いることができる。また、異方性エッチングは、例えばドライエッチング法などを行えばよい。開口の側壁部をこのような構成とすることで、外方からの酸素の透過を抑制し、次に形成する導電体２４０ａおよび導電体２４０ｂの酸化を防止することができる。また、導電体２４０ａおよび導電体２４０ｂから、水、水素などの不純物が外部に拡散することを防ぐことができる。
次に、導電体２４０ａおよび導電体２４０ｂとなる導電膜を成膜する。当該導電膜は、水、水素など不純物の拡散を抑制する機能を有する導電体を含む積層構造とすることが望ましい。たとえば、窒化タンタル、窒化チタンなどと、タングステン、モリブデン、銅など、と、の積層とすることができる。当該導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
次に、ＣＭＰ処理を行うことで、導電体２４０ａおよび導電体２４０ｂとなる導電膜の一部を除去し、絶縁体２８１を露出する。その結果、上記開口のみに、当該導電膜が残存することで上面が平坦な導電体２４０ａおよび導電体２４０ｂを形成することができる（図２（Ｂ）および図２（Ｃ）参照。）。なお、当該ＣＭＰ処理により、絶縁体２８１の一部が除去される場合がある。
以上により、図２（Ａ）乃至図２（Ｃ）に示す、本実施の形態に係る半導体装置を作製することができる。
本発明の一態様により、オン電流の大きい半導体装置を提供することができる。また、本発明の一態様により、高い周波数特性を有する半導体装置を提供することができる。また、本発明の一態様により、信頼性が良好な半導体装置を提供することができる。また、本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。また、本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。また、本発明の一態様により、オフ電流の小さい半導体装置を提供することができる。また、本発明の一態様により、消費電力が低減された半導体装置を提供することができる。また、本発明の一態様により、生産性の高い半導体装置を提供することができる。
＜半導体装置の構成例２＞
図１２（Ａ）乃至図１２（Ｃ）は、本発明の一態様に係る半導体装置、当該半導体装置が有するトランジスタ２００Ａ、およびトランジスタ２００Ａ周辺の上面図および断面図である。
図１２（Ａ）は、トランジスタ２００Ａを有する半導体装置の上面図である。また、図１２（Ｂ）および図１２（Ｃ）は当該半導体装置の断面図である。ここで、図１２（Ｂ）は、図１２（Ａ）にＡ１－Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００Ａのチャネル長方向の断面図でもある。また、図１２（Ｃ）は、図１２（Ａ）にＡ３－Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００Ａのチャネル幅方向の断面図でもある。なお、図１２（Ａ）の上面図では、図の明瞭化のために一部の要素を省いている。
なお、図１２（Ａ）乃至図１２（Ｃ）に示す半導体装置において、＜半導体装置の構成例１＞に示した半導体装置を構成する構造と同機能を有する構造には、同符号を付記している。
以下、半導体装置の構成について、図１２（Ａ）乃至図１２（Ｃ）を用いて説明する。なお、本項目において、半導体装置の構成材料については＜半導体装置の構成例１＞で詳細に説明した材料を用いることができる。
本発明の一態様の半導体装置は、トランジスタ２００Ａと、層間膜として機能する絶縁体２１４、絶縁体２１６、絶縁体２８０（絶縁体２８０ａ、および絶縁体２８０ｂ）、絶縁体２７４、および絶縁体２８１と、を有する。また、トランジスタ２００Ａと電気的に接続し、プラグとして機能する導電体２４０（導電体２４０ａ、および導電体２４０ｂ）を有する。なお、プラグとして機能する導電体２４０の側面に接して絶縁体２４１（絶縁体２４１ａ、および絶縁体２４１ｂ）が設けられる。
［トランジスタ２００Ａ］
図１２（Ａ）乃至図１２（Ｃ）に示すように、トランジスタ２００Ａは、基板（図示せず。）の上に配置され、絶縁体２１６に埋め込まれるように配置された導電体２０５と、絶縁体２１６の上および導電体２０５の上に配置された絶縁体２２２と、絶縁体２２２の上に配置された絶縁体２２４と、絶縁体２２４の上に配置された酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、酸化物２３０ｃ１、および酸化物２３０ｃ２）と、酸化物２３０の上に配置された絶縁体２５０と、絶縁体２５０上に配置された導電体２６０（導電体２６０ａ、および導電体２６０ｂ）と、酸化物２３０ｂの上面の一部と接する導電体２４２ａおよび導電体２４２ｂと、を有する。
半導体装置は、絶縁体２８０が、絶縁体２８０ａ、および絶縁体２８０ｂの２層を積層する構成である点が、＜半導体装置の構成例１＞で説明した半導体装置と異なる。また、トランジスタ２００Ａは、酸化物２３０ｃが、酸化物２３０ｃ１および酸化物２３０ｃ２の２層を積層する構成である点、絶縁体２２４が島状に加工されている点、絶縁体２５４を有さない点が、前述のトランジスタ２００と異なる。また、トランジスタ２００Ａのチャネル幅方向において、絶縁体２２２と酸化物２３０ｃ１とが接する領域を有する点が、前述のトランジスタ２００と異なる。以下では、＜半導体装置の構成例１＞で説明した半導体装置、および前述のトランジスタ２００と異なる点について説明する。
図１２（Ｂ）および図１２（Ｃ）に示すように、絶縁体２８０は、絶縁体２８０ａと、絶縁体２８０ａの上に配置された絶縁体２８０ｂと、を有する。また、絶縁体２８０ａは、絶縁体２２２の上面の一部、絶縁体２２４、酸化物２３０ａ、および酸化物２３０ｂの側面、導電体２４２ａの側面、導電体２４２ａの上面、導電体２４２ｂの側面、ならびに導電体２４２ｂの上面に接して配置されている。
例えば、絶縁体２８０ａ、および絶縁体２８０ｂは、過剰酸素領域を有する絶縁性材料、または、過剰酸素領域が形成されやすい絶縁性材料を用いることが好ましい。具体的には、絶縁体２８０ａとして、スパッタリング法を用いて成膜された酸化シリコンを用い、絶縁体２８０ｂとして、ＣＶＤ法を用いて成膜された酸化窒化シリコンを用いればよい。絶縁体２８０ａの膜厚は、３０ｎｍ以上１００ｎｍ以下とするのが好ましく、４０ｎｍ以上８０ｎｍ以下とするのがさらに好ましい。このような２層を積層する構成にすることで、絶縁体２８０のカバレッジを向上させることができる。
また、例えば、絶縁体２８０ａとして、過剰酸素領域を有する絶縁性材料、または、過剰酸素領域が形成されやすい絶縁性材料を用い、絶縁体２８０ｂとして、被形成膜に過剰酸素領域を形成しやすい絶縁性材料を用いることが好ましい。具体的には、絶縁体２８０ａとして、スパッタリング法を用いて成膜された酸化シリコンを用い、絶縁体２８０ｂとして、スパッタリング法を用いて成膜された酸化アルミニウムを用いればよい。このような２層を積層する構成にすることで、絶縁体２８０ａが有する過剰酸素を、酸化物２３０に効率的に供給することができる。
なお、絶縁体２８０は、絶縁体２８０ａおよび絶縁体２８０ｂを積層する構成に限定されず、単層にしてもよいし、３層以上を積層する構成にしてもよい。なお、絶縁体２８０を２層以上の積層構造にする場合、絶縁体２８０に用いる絶縁性材料の組み合わせおよび積層順は、求めるトランジスタ特性により、適宜設計すればよい。
また、図１２（Ａ）乃至図１２（Ｃ）に示すように、酸化物２３０ｃは、酸化物２３０ｃ１と、酸化物２３０ｃ１の上に配置された酸化物２３０ｃ２と、を有する。酸化物２３０ｃ１は、酸化物２３０ｂに用いられる金属酸化物を構成する金属元素の少なくとも一つを含むことが好ましく、当該金属元素を全て含むことがより好ましい。これにより、酸化物２３０ｂと酸化物２３０ｃ１との界面における欠陥準位密度を低くすることができる。また、酸化物２３０ｃ２は、酸化物２３０ｃ１より、酸素の拡散または透過を抑制する金属酸化物であることが好ましい。絶縁体２５０と酸化物２３０ｃ１との間に酸化物２３０ｃ２を設けることで、絶縁体２８０に含まれる酸素が、絶縁体２５０に拡散するのを抑制することができる。したがって、当該酸素は、酸化物２３０ｃ１を介して、酸化物２３０に供給されやすくなる。
また、酸化物２３０ａおよび酸化物２３０ｃ２の伝導帯下端が、酸化物２３０ｂおよび酸化物２３０ｃ１の伝導帯下端より真空準位に近いことが好ましい。また、言い換えると、酸化物２３０ａおよび酸化物２３０ｃ２の電子親和力が、酸化物２３０ｂおよび酸化物２３０ｃ１の電子親和力より小さいことが好ましい。この場合、酸化物２３０ｃ２は、酸化物２３０ａに用いることができる金属酸化物を用い、酸化物２３０ｃ１は、酸化物２３０ｂに用いることができる金属酸化物を用いることが好ましい。
また、酸化物２３０ｃ１、および酸化物２３０ｃ２は、結晶性を有することが好ましく、酸化物２３０ｃ２は、酸化物２３０ｃ１よりも結晶性が高いことがより好ましい。特に、酸化物２３０ｃ１、および酸化物２３０ｃ２として、ＣＡＡＣ－ＯＳを用いることが好ましく、酸化物２３０ｃ１、および酸化物２３０ｃ２が有する結晶のｃ軸が、酸化物２３０ｃ１、および酸化物２３０ｃ２の被形成面または上面に概略垂直な方向を向いていることが好ましい。ＣＡＡＣ－ＯＳは、ｃ軸方向に酸素を移動させにくい性質を有する。したがって、酸化物２３０ｃ１と絶縁体２５０との間に、酸化物２３０ｃ２を設けることで、酸化物２３０ｃ１が有する酸素が、絶縁体２５０へ拡散することを抑制し、当該酸素を、酸化物２３０に効率的に供給することができる。
具体的には、酸化物２３０ｃ１として、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］の金属酸化物を用い、酸化物２３０ｃ２として、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］の金属酸化物を用いればよい。酸化物２３０ｃ２に用いる金属酸化物において、構成元素中のＩｎの原子数比が、酸化物２３０ｃ１に用いる金属酸化物における、構成元素中のＩｎの原子数比より小さくすることで、Ｉｎが絶縁体２５０側に拡散するのを抑制することができる。絶縁体２５０は、ゲート絶縁体として機能するため、Ｉｎが絶縁体２５０などに混入した場合、トランジスタの特性不良となる。したがって、酸化物２３０ｃを積層構造とすることで、信頼性の高い半導体装置を提供することが可能となる。
また、図１２（Ｃ）に示すように、トランジスタ２００Ａのチャネル幅方向において、酸化物２３０ｂ、酸化物２３０ａ、および絶縁体２２４と重ならない領域の酸化物２３０ｃ１の少なくとも一部は、絶縁体２２２と接してもよい。当該構成にすることで、酸化物２３０ｃ１に含まれる酸素が、絶縁体２２４を経由して、トランジスタ２００の外側へ拡散するのを防ぐことができる。または、酸化物２３０ｂ、および酸化物２３０ａに含まれる酸素が、絶縁体２２４を経由して、トランジスタ２００の外側へ拡散するのを防ぐことができる。または、絶縁体２２４の面積が減少することで、絶縁体２２４に取り込まれる酸素の量が減少し、酸化物２３０へ供給する酸素量の減少を抑制することができる。よって、酸化物２３０ｃ１に含まれる酸素を、効率的に酸化物２３０ｂ、および酸化物２３０ａに供給することができ、チャネル形成領域における酸化物２３０の低抵抗化を抑制することができる。したがって、トランジスタの電気特性の変動を抑制し、安定した電気特性を実現するとともに、信頼性を向上させることができる。
または、上記構成にすることで、絶縁体２２４などに含まれる水素などの不純物が、酸化物２３０へ混入するのを抑制することができる。つまり、酸化物２３０の低抵抗化を抑制することができる。よって、トランジスタの電気特性の変動を抑制し、安定した電気特性を実現するとともに、信頼性を向上させることができる。なお、当該構成は、酸化物２３０ｂ、および酸化物２３０ａと重ならない領域の絶縁体２２４を除去することで、形成することができる。
また、酸化物２３０ｂ、および酸化物２３０ａと重ならない領域の絶縁体２２４を除去することで、図１２（Ｃ）に示すように、トランジスタ２００Ａのチャネル幅方向において、絶縁体２２２の底面を基準として、酸化物２３０ａおよび酸化物２３０ｂと、導電体２６０（導電体２６０ａ、および導電体２６０ｂ）とが、重ならない領域における導電体２６０の底面の高さは、酸化物２３０ｂの底面の高さよりも、低くなりやすい。したがって、トランジスタ２００のオン電流を増大させ、周波数特性を向上させることができる。
また、図１２（Ｂ）および図１２（Ｃ）に示すように、絶縁体２２２は、酸化物２３０ｂと重ならない領域の膜厚が、それ以外の領域の膜厚より薄くなる場合がある。絶縁体２２２において、酸化物２３０ｂと重ならない領域の膜厚は、絶縁体２８０などに設けられる開口を形成する際、エッチングストッパ膜として機能できる膜厚である、または、絶縁体２１６もしくは導電体２０５の表面が露出しないのに十分な膜厚であることが好ましい。
なお、トランジスタ２００は、酸化物２３０ｂと、ソース電極およびドレイン電極として機能する導電体２４２（導電体２４２ａ、および導電体２４２ｂ）と、の間に酸化物を設けてもよい。これにより、導電体２４２と、酸化物２３０とが接しない構成となり、導電体２４２が、酸化物２３０の酸素を吸収することを抑制できる。つまり、導電体２４２の酸化を防止することで、導電体２４２の導電率の低下を抑制することができる。したがって、当該酸化物は、導電体２４２の酸化を抑制する機能を有することが好ましい。
また、上記酸化物は導電性を有することが好ましい。ソース電極およびドレイン電極として機能する導電体２４２と、酸化物２３０ｂとの間に導電性を有する上記酸化物を配置することで、導電体２４２と、酸化物２３０ｂとの間の電気抵抗が低減されるので好ましい。このような構成とすることで、トランジスタ２００の電気特性および信頼性を向上させることができる。なお、上記酸化物は結晶構造を有していてもよい。
上記酸化物としては、亜鉛を含む酸化物を用いることができる。例えば、亜鉛酸化物、ガリウム亜鉛酸化物、インジウム亜鉛酸化物、インジウムガリウム亜鉛酸化物などを用いることができる。または、インジウム酸化物、インジウム錫酸化物などを用いてもよい。また、上記酸化物は、酸素原子との結合が強い金属原子を有する酸化物であることが好ましい。また、上記酸化物の導電率は、酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃ）の導電率より高いことが好ましい。また、上記酸化物の膜厚は、１ｎｍ以上１０ｎｍ以下が好ましく、より好ましくは１ｎｍ以上５ｎｍ以下である。また、上記酸化物は、結晶性を有すると好ましい。上記酸化物が結晶性を有する場合、酸化物２３０中の酸素の放出を抑制することができる。例えば、上記酸化物が、六方晶などの結晶構造を有することで、酸化物２３０中の酸素の放出を抑制できる場合がある。
以上、本実施の形態に示す構成、方法などは、他の実施の形態や実施例に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、半導体装置の一形態を、図１３および図１４を用いて説明する。
［記憶装置１］
本発明の一態様である容量素子を使用した、半導体装置（記憶装置）の一例を図１３に示す。本発明の一態様の半導体装置は、トランジスタ２００はトランジスタ３００の上方に設けられ、容量素子１００はトランジスタ３００、およびトランジスタ２００の上方に設けられている。なお、トランジスタ２００として、先の実施の形態で説明したトランジスタ２００などを用いることができる。
トランジスタ２００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ２００は、オフ電流が小さいため、これを記憶装置に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ないため、記憶装置の消費電力を十分に低減することができる。
図１３に示す半導体装置において、配線１００１はトランジスタ３００のソースと電気的に接続され、配線１００２はトランジスタ３００のドレインと電気的に接続されている。また、配線１００３はトランジスタ２００のソースおよびドレインの一方と電気的に接続され、配線１００４はトランジスタ２００の第１のゲート（トップゲートともいう。）と電気的に接続され、配線１００６はトランジスタ２００の第２のゲート（バックゲートともいう。）と電気的に接続されている。そして、トランジスタ３００のゲート、およびトランジスタ２００のソースおよびドレインの他方は、容量素子１００の電極の一方と電気的に接続され、配線１００５は容量素子１００の電極の他方と電気的に接続されている。なお、以下において、トランジスタ３００のゲートと、トランジスタ２００のソースおよびドレインの他方と、容量素子１００の電極の一方と、が接続されたノードをノードＦＧと呼ぶ場合がある。なお、図１３に示す半導体装置は、トランジスタ２００のスイッチングによって、トランジスタ３００のゲート（ノードＦＧ）の電位が保持可能という特性を有することで、情報の書き込み、保持、読み出しが可能である。
また、図１３に示す記憶装置は、マトリクス状に配置することで、メモリセルアレイを構成することができる。
＜トランジスタ３００＞
トランジスタ３００は、基板３１１上に設けられ、ゲート電極として機能する導電体３１６、ゲート絶縁体として機能する絶縁体３１５、基板３１１の一部からなる半導体領域３１３、ならびにソース領域またはドレイン領域として機能する低抵抗領域３１４ａ、および低抵抗領域３１４ｂを有する。トランジスタ３００は、ｐチャネル型、またはｎチャネル型のいずれでもよい。
ここで、図１３に示すトランジスタ３００はチャネルが形成される半導体領域３１３（基板３１１の一部）が凸形状を有する。また、半導体領域３１３の側面および上面を、絶縁体３１５を介して、導電体３１６が覆うように設けられている。なお、導電体３１６は仕事関数を調整する材料を用いてもよい。このようなトランジスタ３００は半導体基板の凸部を利用していることからＦＩＮ型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を有する半導体膜を形成してもよい。
なお、図１３に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
＜容量素子１００＞
容量素子１００は、トランジスタ２００の上方に設けられる。容量素子１００は、第１の電極として機能する導電体１１０、第２の電極として機能する導電体１２０、および誘電体として機能する絶縁体１３０を有する。
また、例えば、導電体２４０上に設けた導電体１１２と、導電体１１０は、同時に形成することができる。なお、導電体１１２は、容量素子１００、トランジスタ２００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。
図１３では、導電体１１２、および導電体１１０は単層構造を示したが、当該構成に限定されず、２層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
また、絶縁体１３０は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層または単層で設けることができる。
例えば、絶縁体１３０には、酸化窒化シリコンなどの絶縁耐力が大きい材料と、高誘電率（ｈｉｇｈ－ｋ）材料との積層構造を用いることが好ましい。当該構成により、容量素子１００は、高誘電率（ｈｉｇｈ－ｋ）の絶縁体を有することで、十分な容量を確保でき、絶縁耐力が大きい絶縁体を有することで、絶縁耐力が向上し、容量素子１００の静電破壊を抑制することができる。
なお、高誘電率（ｈｉｇｈ－ｋ）材料（高い比誘電率の材料）の絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する窒化物などがある。
一方、絶縁耐力が大きい材料（低い比誘電率の材料）としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、樹脂などがある。
＜配線層＞
各構造体の間には、層間膜、配線、プラグ等が設けられた配線層が設けられていてもよい。また、配線層は、設計に応じて複数層設けることができる。ここで、プラグまたは配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
例えば、基板３１１上には、層間膜として、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６が順に積層して設けられている。なお、絶縁体３１５、および導電体３１６は、絶縁体３２０に埋め込まれるように設けられている。また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６には容量素子１００、またはトランジスタ２００と電気的に接続する導電体３２８、および導電体３３０等が埋め込まれている。なお、導電体３２８、および導電体３３０はプラグ、または配線として機能する。
また、層間膜として機能する絶縁体は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図１３において、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、プラグ、または配線として機能する。
絶縁体３５４、および導電体３５６上には、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６が順に積層して設けられている。また、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６には、導電体２１８、及びトランジスタ２００を構成する導電体（導電体２０５）等が埋め込まれている。なお、導電体２１８は、容量素子１００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。さらに、導電体１２０、および絶縁体１３０上には、絶縁体１５０が設けられている。
層間膜として用いることができる絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
例えば、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
例えば、絶縁体２１２、絶縁体３５２、絶縁体３５４等には、比誘電率の低い絶縁体を有することが好ましい。例えば、当該絶縁体は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、樹脂などを有することが好ましい。または、当該絶縁体は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。
また、導電体１１２、または導電体１２０上に設けられる絶縁体１３０、および絶縁体１５０の一方、または両方を抵抗率が１．０×１０１２Ωｃｍ以上１．０×１０１５Ωｃｍ以下、好ましくは５．０×１０１２Ωｃｍ以上１．０×１０１４Ωｃｍ以下、より好ましくは１．０×１０１３Ωｃｍ以上５．０×１０１３Ωｃｍ以下の絶縁体とすることが好ましい。絶縁体１３０、および絶縁体１５０の一方、または両方を上記のような抵抗率を有する絶縁体とすることで、当該絶縁体は、絶縁性を維持しつつ、トランジスタ２００、トランジスタ３００、容量素子１００、および導電体１１２、導電体１２０等の配線間に蓄積される電荷を分散し、該電荷によるトランジスタ、該トランジスタを有する記憶装置の特性不良や静電破壊を抑制することができ、好ましい。このような絶縁体として、窒化シリコン、または窒化酸化シリコンを用いることができる。
また、上記のような抵抗率を有する絶縁体として、絶縁体１４０を導電体１１２の下層に設けてもよい。この場合、絶縁体２８１上に絶縁体１４０を形成し、絶縁体１４０、絶縁体２８１、絶縁体２７４、絶縁体２８０、絶縁体２５４などに開口部を形成し、当該開口部内に絶縁体２４１の形成や、トランジスタ２００、導電体２１８などと電気的に接続する導電体２４０の形成を行えばよい。絶縁体１４０は、絶縁体１３０、または絶縁体１５０と同様の材料を用いることができる。
また、酸化物半導体を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。従って、絶縁体２１０、絶縁体３５０等には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。
水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどの金属酸化物、窒化酸化シリコン、窒化シリコンなどを用いることができる。
配線、プラグに用いることができる導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
例えば、導電体３２８、導電体３３０、導電体３５６、導電体２１８、導電体１１０、導電体１１２、導電体１２０等としては、上記の材料で形成される金属材料、合金材料、金属窒化物材料、金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
＜＜酸化物半導体が設けられた層の配線、またはプラグ＞＞
なお、トランジスタ２００に、酸化物半導体を用いる場合、酸化物半導体の近傍に過剰酸素領域を有する絶縁体を設けることがある。その場合、該過剰酸素領域を有する絶縁体と、該過剰酸素領域を有する絶縁体に設ける導電体との間に、バリア性を有する絶縁体を設けることが好ましい。
例えば、図１３では、絶縁体２８０および絶縁体２８１と、導電体２４０との間に、絶縁体２４１を設けるとよい。絶縁体２４１が、絶縁体２８０、および絶縁体２８１と、導電体２４０との間に存在することで、導電体２４０による、絶縁体２８０、および絶縁体２８１に含まれる酸素の吸収、すなわち導電体２４０の酸化を抑制することができる。
つまり、絶縁体２４１を設けることで、絶縁体２８０が有する過剰酸素が、導電体２４０に吸収されることを抑制することができる。また、絶縁体２４１を有することで、不純物である水素が、導電体２４０を介して、トランジスタ２００へ拡散することを抑制することができる。
なお、絶縁体２４１としては、水、水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウム、酸化ハフニウムなどを用いることが好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化タンタルなどの金属酸化物、窒化酸化シリコン、窒化シリコンなどを用いることができる。
以上が構成例についての説明である。本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。また、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。また、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。また、消費電力が低減された半導体装置を提供することができる。
［記憶装置２］
本発明の一態様である半導体装置を使用した、記憶装置の一例を図１４に示す。図１４に示す記憶装置は、図１３で示したトランジスタ２００、トランジスタ３００、および容量素子１００に加え、トランジスタ４００を有している。
トランジスタ４００は、トランジスタ２００の第２のゲート電圧を制御することができる。例えば、トランジスタ４００の第１のゲート及び第２のゲートをソースとダイオード接続し、トランジスタ４００のソースと、トランジスタ２００の第２のゲートを接続する構成とする。当該構成でトランジスタ２００の第２のゲートの負電位を保持するとき、トランジスタ４００の第１のゲート‐ソース間の電圧および、第２のゲート‐ソース間の電圧は、０Ｖになる。トランジスタ４００において、第２のゲート電圧及び第１のゲート電圧が０Ｖのときのドレイン電流が非常に小さいため、トランジスタ２００およびトランジスタ４００に電源供給をしなくても、トランジスタ２００の第２のゲートの負電位を長時間維持することができる。これにより、トランジスタ２００、およびトランジスタ４００を有する記憶装置は、長期にわたり記憶内容を保持することが可能である。
従って、図１４において、配線１００１はトランジスタ３００のソースと電気的に接続され、配線１００２はトランジスタ３００のドレインと電気的に接続されている。また、配線１００３はトランジスタ２００のソースおよびドレインの一方と電気的に接続され、配線１００４はトランジスタ２００の第１のゲートと電気的に接続され、配線１００６はトランジスタ２００の第２のゲートと電気的に接続されている。そして、トランジスタ３００のゲート、およびトランジスタ２００のソースおよびドレインの他方は、容量素子１００の電極の一方と電気的に接続され、配線１００５は容量素子１００の電極の他方と電気的に接続されている。配線１００７はトランジスタ４００のソースと電気的に接続され、配線１００８はトランジスタ４００の第１のゲートと電気的に接続され、配線１００９はトランジスタ４００の第２のゲートと電気的に接続され、配線１０１０はトランジスタ４００のドレインと電気的に接続されている。ここで、配線１００６、配線１００７、配線１００８、及び配線１００９が電気的に接続されている。
また、図１４に示す記憶装置は、図１３に示す記憶装置と同様に、マトリクス状に配置することで、メモリセルアレイを構成することができる。なお、１個のトランジスタ４００は、複数のトランジスタ２００の第２のゲート電圧を制御することができる。そのため、トランジスタ４００は、トランジスタ２００よりも、少ない個数を設けるとよい。
＜トランジスタ４００＞
トランジスタ４００は、トランジスタ２００と、同じ層に形成されており、並行して作製することができるトランジスタである。トランジスタ４００は、第１のゲート電極として機能する導電体４６０（導電体４６０ａ、および導電体４６０ｂ）と、第２のゲート電極として機能する導電体４０５と、ゲート絶縁体として機能する絶縁体２２２、絶縁体２２４、および絶縁体４５０と、チャネルが形成される領域を有する酸化物４３０ｃと、ソースまたはドレインの一方として機能する導電体４４２ａ、酸化物４３１ａ、および酸化物４３１ｂと、ソースまたはドレインの他方として機能する導電体４４２ｂ、酸化物４３２ａ、および酸化物４３２ｂと、導電体４４０（導電体４４０ａ、および導電体４４０ｂ）と、を有する。
トランジスタ４００において、導電体４０５は、トランジスタ２００に含まれる導電体２０５と、同じ層に形成される。同様に、酸化物４３１ａ、および酸化物４３２ａは、酸化物２３０ａと、同じ層に形成され、酸化物４３１ｂ、および酸化物４３２ｂは、酸化物２３０ｂと、同じ層に形成される。導電体４４２は、導電体２４２と、同じ層に形成される。酸化物４３０ｃは、酸化物２３０ｃと同じ層に形成される。絶縁体４５０は、絶縁体２５０と、同じ層に形成される。導電体４６０は、導電体２６０と、同じ層に形成される。
なお、同じ層に形成された構造体は、同時に形成することができる。例えば、酸化物４３０ｃは、酸化物２３０ｃとなる酸化膜を加工することで、形成することができる。
トランジスタ４００の活性層として機能する酸化物４３０ｃは、酸化物２３０などと同様に、酸素欠損が低減され、水、水素などの不純物が低減されている。これにより、トランジスタ４００のしきい値電圧をより大きくし、オフ電流を低減し、第２のゲート電圧及び第１のゲート電圧が０Ｖのときのドレイン電流を非常に小さくすることができる。
＜＜ダイシングライン＞＞
以下では、大面積基板を半導体素子ごとに分断することによって、複数の半導体装置をチップ状で取り出す場合に設けられるダイシングライン（スクライブライン、分断ライン、又は切断ラインと呼ぶ場合がある）について説明する。分断方法としては、例えば、まず、基板に半導体素子を分断するための溝（ダイシングライン）を形成した後、ダイシングラインにおいて切断し、複数の半導体装置に分断（分割）する場合がある。
ここで、例えば、図１４に示すように、絶縁体２５４と、絶縁体２２２とが接する領域をダイシングラインとなるように設計することが好ましい。つまり、複数のトランジスタ２００を有するメモリセル、およびトランジスタ４００の外縁に設けられるダイシングラインとなる領域近傍において、絶縁体２２４に開口を設ける。また、絶縁体２２４の側面を覆うように、絶縁体２５４を設ける。
つまり、上記絶縁体２２４に設けた開口において、絶縁体２２２と、絶縁体２５４とが接する。例えば、このとき、絶縁体２２２と、絶縁体２５４とを同材料、および同方法を用いて形成してもよい。絶縁体２２２と、絶縁体２５４とを同材料、および同方法で設けることで、密着性を高めることができる。例えば、酸化アルミニウムを用いることが好ましい。
当該構造により、絶縁体２２２、および絶縁体２５４で、絶縁体２２４、トランジスタ２００、およびトランジスタ４００を包み込むことができる。絶縁体２２２、および絶縁体２５４は、酸素、水素、及び水の拡散を抑制する機能を有しているため、本実施の形態に示す半導体素子が形成された回路領域ごとに、基板を分断することにより、複数のチップに加工しても、分断した基板の側面方向から、水、水素などの不純物が混入し、トランジスタ２００、およびトランジスタ４００に拡散することを防ぐことができる。
また、当該構造により、絶縁体２２４の過剰酸素が絶縁体２５４、および絶縁体２２２の外部に拡散することを防ぐことができる。従って、絶縁体２２４の過剰酸素は、効率的にトランジスタ２００、またはトランジスタ４００におけるチャネルが形成される酸化物に供給される。当該酸素により、トランジスタ２００、またはトランジスタ４００におけるチャネルが形成される酸化物の酸素欠損を低減することができる。これにより、トランジスタ２００、またはトランジスタ４００におけるチャネルが形成される酸化物を欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００、またはトランジスタ４００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
本実施の形態は、他の実施の形態および実施例などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態３）
本実施の形態では、図１５（Ａ）、図１５（Ｂ）、および図１６（Ａ）乃至図１６（Ｈ）を用いて、本発明の一態様に係る、酸化物を半導体に用いたトランジスタ（以下、ＯＳトランジスタと呼ぶ場合がある。）、および容量素子が適用されている記憶装置（以下、ＯＳメモリ装置と呼ぶ場合がある。）について説明する。ＯＳメモリ装置は、少なくとも容量素子と、容量素子の充放電を制御するＯＳトランジスタを有する記憶装置である。ＯＳトランジスタのオフ電流は極めて小さいので、ＯＳメモリ装置は優れた保持特性をもち、不揮発性メモリとして機能させることができる。
＜記憶装置の構成例＞
図１５（Ａ）にＯＳメモリ装置の構成の一例を示す。記憶装置１４００は、周辺回路１４１１、およびメモリセルアレイ１４７０を有する。周辺回路１４１１は、行回路１４２０、列回路１４３０、出力回路１４４０、およびコントロールロジック回路１４６０を有する。
列回路１４３０は、例えば、列デコーダ、プリチャージ回路、センスアンプ、書き込み回路等を有する。プリチャージ回路は、配線をプリチャージする機能を有する。センスアンプは、メモリセルから読み出されたデータ信号を増幅する機能を有する。なお、上記配線は、メモリセルアレイ１４７０が有するメモリセルに接続されている配線であり、詳しくは後述する。増幅されたデータ信号は、出力回路１４４０を介して、データ信号ＲＤＡＴＡとして記憶装置１４００の外部に出力される。また、行回路１４２０は、例えば、行デコーダ、ワード線ドライバ回路等を有し、アクセスする行を選択することができる。
記憶装置１４００には、外部から電源電圧として低電源電圧（ＶＳＳ）、周辺回路１４１１用の高電源電圧（ＶＤＤ）、メモリセルアレイ１４７０用の高電源電圧（ＶＩＬ）が供給される。また、記憶装置１４００には、制御信号（ＣＥ、ＷＥ、ＲＥ）、アドレス信号ＡＤＤＲ、データ信号ＷＤＡＴＡが外部から入力される。アドレス信号ＡＤＤＲは、行デコーダおよび列デコーダに入力され、ＷＤＡＴＡは書き込み回路に入力される。
コントロールロジック回路１４６０は、外部からの入力信号（ＣＥ、ＷＥ、ＲＥ）を処理して、行デコーダ、列デコーダの制御信号を生成する。ＣＥは、チップイネーブル信号であり、ＷＥは、書き込みイネーブル信号であり、ＲＥは、読み出しイネーブル信号である。コントロールロジック回路１４６０が処理する信号は、これに限定されるものではなく、必要に応じて、他の制御信号を入力すればよい。
メモリセルアレイ１４７０は、行列状に配置された、複数個のメモリセルＭＣと、複数の配線を有する。なお、メモリセルアレイ１４７０と行回路１４２０とを接続している配線の数は、メモリセルＭＣの構成、一列に有するメモリセルＭＣの数などによって決まる。また、メモリセルアレイ１４７０と列回路１４３０とを接続している配線の数は、メモリセルＭＣの構成、一行に有するメモリセルＭＣの数などによって決まる。
なお、図１５（Ａ）において、周辺回路１４１１とメモリセルアレイ１４７０を同一平面上に形成する例について示したが、本実施の形態はこれに限られるものではない。例えば、図１５（Ｂ）に示すように、周辺回路１４１１の一部の上に、メモリセルアレイ１４７０が重なるように設けられてもよい。例えば、メモリセルアレイ１４７０の下に重なるように、センスアンプを設ける構成にしてもよい。
図１６（Ａ）乃至図１６（Ｈ）に上述のメモリセルＭＣに適用できるメモリセルの構成例について説明する。
［ＤＯＳＲＡＭ］
図１６（Ａ）乃至図１６（Ｃ）に、ＤＲＡＭのメモリセルの回路構成例を示す。本明細書等において、１ＯＳトランジスタ１容量素子型のメモリセルを用いたＤＲＡＭを、ＤＯＳＲＡＭと呼ぶ場合がある。図１６（Ａ）に示す、メモリセル１４７１は、トランジスタＭ１と、容量素子ＣＡと、を有する。なお、トランジスタＭ１は、ゲート（トップゲートと呼ぶ場合がある。）、及びバックゲートを有する。
トランジスタＭ１の第１端子は、容量素子ＣＡの第１端子と接続され、トランジスタＭ１の第２端子は、配線ＢＩＬと接続され、トランジスタＭ１のゲートは、配線ＷＯＬと接続され、トランジスタＭ１のバックゲートは、配線ＢＧＬと接続されている。容量素子ＣＡの第２端子は、配線ＣＡＬと接続されている。
配線ＢＩＬは、ビット線として機能し、配線ＷＯＬは、ワード線として機能する。配線ＣＡＬは、容量素子ＣＡの第２端子に所定の電位を印加するための配線として機能する。データの書き込み時、及び読み出し時において、配線ＣＡＬには、低レベル電位を印加するのが好ましい。配線ＢＧＬは、トランジスタＭ１のバックゲートに電位を印加するための配線として機能する。配線ＢＧＬに任意の電位を印加することによって、トランジスタＭ１のしきい値電圧を増減することができる。
また、メモリセルＭＣは、メモリセル１４７１に限定されず、回路構成の変更を行うことができる。例えば、メモリセルＭＣは、図１６（Ｂ）に示すメモリセル１４７２のように、トランジスタＭ１のバックゲートが、配線ＢＧＬでなく、配線ＷＯＬと接続される構成にしてもよい。また、例えば、メモリセルＭＣは、図１６（Ｃ）に示すメモリセル１４７３ように、シングルゲート構造のトランジスタ、つまりバックゲートを有さないトランジスタＭ１で構成されたメモリセルとしてもよい。
上記実施の形態に示す半導体装置をメモリセル１４７１等に用いる場合、トランジスタＭ１としてトランジスタ２００を用い、容量素子ＣＡとして容量素子１００を用いることができる。トランジスタＭ１としてＯＳトランジスタを用いることによって、トランジスタＭ１のリーク電流を非常に小さくすることができる。つまり、書き込んだデータをトランジスタＭ１によって長時間保持することができるため、メモリセルのリフレッシュの頻度を少なくすることができる。または、メモリセルのリフレッシュ動作を不要にすることができる。また、リーク電流が非常に小さいため、メモリセル１４７１、メモリセル１４７２、メモリセル１４７３に対して多値データ、又はアナログデータを保持することができる。
また、ＤＯＳＲＡＭにおいて、上記のように、メモリセルアレイ１４７０の下に重なるように、センスアンプを設ける構成にすると、ビット線を短くすることができる。これにより、ビット線容量が小さくなり、メモリセルの保持容量を低減することができる。
［ＮＯＳＲＡＭ］
図１６（Ｄ）乃至図１６（Ｇ）に、２トランジスタ１容量素子のゲインセル型のメモリセルの回路構成例を示す。図１６（Ｄ）に示す、メモリセル１４７４は、トランジスタＭ２と、トランジスタＭ３と、容量素子ＣＢと、を有する。なお、トランジスタＭ２は、トップゲート（単にゲートと呼ぶ場合がある。）、及びバックゲートを有する。本明細書等において、トランジスタＭ２にＯＳトランジスタを用いたゲインセル型のメモリセルを有する記憶装置を、ＮＯＳＲＡＭ（Ｎｏｎｖｏｌａｔｉｌｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＲＡＭ）と呼ぶ場合がある。
トランジスタＭ２の第１端子は、容量素子ＣＢの第１端子と接続され、トランジスタＭ２の第２端子は、配線ＷＢＬと接続され、トランジスタＭ２のゲートは、配線ＷＯＬと接続され、トランジスタＭ２のバックゲートは、配線ＢＧＬと接続されている。容量素子ＣＢの第２端子は、配線ＣＡＬと接続されている。トランジスタＭ３の第１端子は、配線ＲＢＬと接続され、トランジスタＭ３の第２端子は、配線ＳＬと接続され、トランジスタＭ３のゲートは、容量素子ＣＢの第１端子と接続されている。
配線ＷＢＬは、書き込みビット線として機能し、配線ＲＢＬは、読み出しビット線として機能し、配線ＷＯＬは、ワード線として機能する。配線ＣＡＬは、容量素子ＣＢの第２端子に所定の電位を印加するための配線として機能する。データの書き込み時、データ保持の最中、データの読み出し時において、配線ＣＡＬには、低レベル電位を印加するのが好ましい。配線ＢＧＬは、トランジスタＭ２のバックゲートに電位を印加するための配線として機能する。配線ＢＧＬに任意の電位を印加することによって、トランジスタＭ２のしきい値電圧を増減することができる。
また、メモリセルＭＣは、メモリセル１４７４に限定されず、回路の構成を適宜変更することができる。例えば、メモリセルＭＣは、図１６（Ｅ）に示すメモリセル１４７５のように、トランジスタＭ２のバックゲートが、配線ＢＧＬでなく、配線ＷＯＬと接続される構成にしてもよい。また、例えば、メモリセルＭＣは、図１６（Ｆ）に示すメモリセル１４７６のように、シングルゲート構造のトランジスタ、つまりバックゲートを有さないトランジスタＭ２で構成されたメモリセルとしてもよい。また、例えば、メモリセルＭＣは、図１６（Ｇ）に示すメモリセル１４７７のように、配線ＷＢＬと配線ＲＢＬを一本の配線ＢＩＬとしてまとめた構成であってもよい。
上記実施の形態に示す半導体装置をメモリセル１４７４等に用いる場合、トランジスタＭ２としてトランジスタ２００を用い、トランジスタＭ３としてトランジスタ３００を用い、容量素子ＣＢとして容量素子１００を用いることができる。トランジスタＭ２としてＯＳトランジスタを用いることによって、トランジスタＭ２のリーク電流を非常に小さくすることができる。これにより、書き込んだデータをトランジスタＭ２によって長時間保持することができるため、メモリセルのリフレッシュの頻度を少なくすることができる。または、メモリセルのリフレッシュ動作を不要にすることができる。また、リーク電流が非常に小さいため、メモリセル１４７４に多値データ、又はアナログデータを保持することができる。メモリセル１４７５乃至メモリセル１４７７も同様である。
なお、トランジスタＭ３は、チャネル形成領域にシリコンを有するトランジスタ（以下、Ｓｉトランジスタと呼ぶ場合がある）であってもよい。Ｓｉトランジスタの導電型は、ｎチャネル型としてもよいし、ｐチャネル型としてもよい。Ｓｉトランジスタは、ＯＳトランジスタよりも電界効果移動度が高くなる場合がある。よって、読み出しトランジスタとして機能するトランジスタＭ３として、Ｓｉトランジスタを用いてもよい。また、トランジスタＭ３にＳｉトランジスタを用いることで、トランジスタＭ３の上に積層してトランジスタＭ２を設けることができるので、メモリセルの占有面積を低減し、記憶装置の高集積化を図ることができる。
また、トランジスタＭ３はＯＳトランジスタであってもよい。トランジスタＭ２およびトランジスタＭ３にＯＳトランジスタを用いた場合、メモリセルアレイ１４７０をｎ型トランジスタのみを用いて回路を構成することができる。
また、図１６（Ｈ）に３トランジスタ１容量素子のゲインセル型のメモリセルの一例を示す。図１６（Ｈ）に示すメモリセル１４７８は、トランジスタＭ４乃至トランジスタＭ６、および容量素子ＣＣを有する。容量素子ＣＣは適宜設けられる。メモリセル１４７８は、配線ＢＩＬ、配線ＲＷＬ、配線ＷＷＬ、配線ＢＧＬ、および配線ＧＮＤＬに電気的に接続されている。配線ＧＮＤＬは低レベル電位を与える配線である。なお、メモリセル１４７８を、配線ＢＩＬに代えて、配線ＲＢＬ、配線ＷＢＬに電気的に接続してもよい。
トランジスタＭ４は、バックゲートを有するＯＳトランジスタであり、バックゲートは配線ＢＧＬに電気的に接続されている。なお、トランジスタＭ４のバックゲートとゲートとを互いに電気的に接続してもよい。あるいは、トランジスタＭ４はバックゲートを有さなくてもよい。
なお、トランジスタＭ５、トランジスタＭ６はそれぞれ、ｎチャネル型Ｓｉトランジスタまたはｐチャネル型Ｓｉトランジスタでもよい。或いは、トランジスタＭ４乃至トランジスタＭ６がＯＳトランジスタでもよい。この場合、メモリセルアレイ１４７０をｎ型トランジスタのみを用いて回路を構成することができる。
上記実施の形態に示す半導体装置をメモリセル１４７８に用いる場合、トランジスタＭ４としてトランジスタ２００を用い、トランジスタＭ５、トランジスタＭ６としてトランジスタ３００を用い、容量素子ＣＣとして容量素子１００を用いることができる。トランジスタＭ４としてＯＳトランジスタを用いることによって、トランジスタＭ４のリーク電流を非常に小さくすることができる。
なお、本実施の形態に示す、周辺回路１４１１、メモリセルアレイ１４７０等の構成は、上記に限定されるものではない。これらの回路、および当該回路に接続される配線、回路素子等の、配置または機能は、必要に応じて、変更、削除、または追加してもよい。
本実施の形態に示す構成は、他の実施の形態、実施例などに示す構成と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、図１７（Ａ）および図１７（Ｂ）を用いて、本発明の半導体装置が実装されたチップ１２００の一例を示す。チップ１２００には、複数の回路（システム）が実装されている。このように、複数の回路（システム）を一つのチップに集積する技術を、システムオンチップ（Ｓｙｓｔｅｍ ｏｎ Ｃｈｉｐ：ＳｏＣ）と呼ぶ場合がある。
図１７（Ａ）に示すように、チップ１２００は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１２１１、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１２１２、一または複数のアナログ演算部１２１３、一または複数のメモリコントローラ１２１４、一または複数のインターフェース１２１５、一または複数のネットワーク回路１２１６等を有する。
チップ１２００には、バンプ（図示しない）が設けられ、図１７（Ｂ）に示すように、プリント基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ：ＰＣＢ）１２０１の第１の面と接続する。また、ＰＣＢ１２０１の第１の面の裏面には、複数のバンプ１２０２が設けられており、マザーボード１２０３と接続する。
マザーボード１２０３には、ＤＲＡＭ１２２１、フラッシュメモリ１２２２等の記憶装置が設けられていてもよい。例えば、ＤＲＡＭ１２２１に先の実施の形態に示すＤＯＳＲＡＭを用いることができる。また、例えば、フラッシュメモリ１２２２に先の実施の形態に示すＮＯＳＲＡＭを用いることができる。
ＣＰＵ１２１１は、複数のＣＰＵコアを有することが好ましい。また、ＧＰＵ１２１２は、複数のＧＰＵコアを有することが好ましい。また、ＣＰＵ１２１１、およびＧＰＵ１２１２は、それぞれ一時的にデータを格納するメモリを有していてもよい。または、ＣＰＵ１２１１、およびＧＰＵ１２１２に共通のメモリが、チップ１２００に設けられていてもよい。該メモリには、前述したＮＯＳＲＡＭや、ＤＯＳＲＡＭを用いることができる。また、ＧＰＵ１２１２は、多数のデータの並列計算に適しており、画像処理や積和演算に用いることができる。ＧＰＵ１２１２に、本発明の酸化物半導体を用いた画像処理回路や、積和演算回路を設けることで、画像処理、および積和演算を低消費電力で実行することが可能になる。
また、ＣＰＵ１２１１、およびＧＰＵ１２１２が同一チップに設けられていることで、ＣＰＵ１２１１およびＧＰＵ１２１２間の配線を短くすることができ、ＣＰＵ１２１１からＧＰＵ１２１２へのデータ転送、ＣＰＵ１２１１、およびＧＰＵ１２１２が有するメモリ間のデータ転送、およびＧＰＵ１２１２での演算後の、ＧＰＵ１２１２からＣＰＵ１２１１への演算結果の転送を高速に行うことができる。
アナログ演算部１２１３はＡ／Ｄ（アナログ／デジタル）変換回路、およびＤ／Ａ（デジタル／アナログ）変換回路の一、または両方を有する。また、アナログ演算部１２１３に上記積和演算回路を設けてもよい。
メモリコントローラ１２１４は、ＤＲＡＭ１２２１のコントローラとして機能する回路、およびフラッシュメモリ１２２２のインターフェースとして機能する回路を有する。
インターフェース１２１５は、表示装置、スピーカー、マイクロフォン、カメラ、コントローラなどの外部接続機器とのインターフェース回路を有する。コントローラとは、マウス、キーボード、ゲーム用コントローラなどを含む。このようなインターフェースとして、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）、ＨＤＭＩ（登録商標）（Ｈｉｇｈ－Ｄｅｆｉｎｉｔｉｏｎ Ｍｕｌｔｉｍｅｄｉａ Ｉｎｔｅｒｆａｃｅ）などを用いることができる。
ネットワーク回路１２１６は、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）などのネットワーク用の回路を有する。また、ネットワークセキュリティー用の回路を有してもよい。
チップ１２００には、上記回路（システム）を同一の製造プロセスで形成することが可能である。そのため、チップ１２００に必要な回路の数が増えても、製造プロセスを増やす必要が無く、チップ１２００を低コストで作製することができる。
ＧＰＵ１２１２を有するチップ１２００が設けられたＰＣＢ１２０１、ＤＲＡＭ１２２１、およびフラッシュメモリ１２２２が設けられたマザーボード１２０３は、ＧＰＵモジュール１２０４と呼ぶことができる。
ＧＰＵモジュール１２０４は、ＳｏＣ技術を用いたチップ１２００を有しているため、そのサイズを小さくすることができる。また、画像処理に優れていることから、スマートフォン、タブレット端末、ラップトップＰＣ、携帯型（持ち出し可能な）ゲーム機などの携帯型電子機器に用いることが好適である。また、ＧＰＵ１２１２を用いた積和演算回路により、ディープニューラルネットワーク（ＤＮＮ）、畳み込みニューラルネットワーク（ＣＮＮ）、再帰型ニューラルネットワーク（ＲＮＮ）、自己符号化器、深層ボルツマンマシン（ＤＢＭ）、深層信念ネットワーク（ＤＢＮ）などの手法を実行することができるため、チップ１２００をＡＩチップ、またはＧＰＵモジュール１２０４をＡＩシステムモジュールとして用いることができる。
本実施の形態に示す構成は、他の実施の形態、実施例などに示す構成と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、先の実施の形態に示す半導体装置を用いた記憶装置の応用例について説明する。先の実施の形態に示す半導体装置は、例えば、各種電子機器（例えば、情報端末、コンピュータ、スマートフォン、電子書籍端末、デジタルカメラ（ビデオカメラも含む）、録画再生装置、ナビゲーションシステムなど）の記憶装置に適用できる。なお、ここで、コンピュータとは、タブレット型のコンピュータ、ノート型のコンピュータ、デスクトップ型のコンピュータの他、サーバシステムのような大型のコンピュータを含むものである。または、先の実施の形態に示す半導体装置は、メモリカード（例えば、ＳＤカード）、ＵＳＢメモリ、ＳＳＤ（ソリッド・ステート・ドライブ）等の各種のリムーバブル記憶装置に適用される。図１８（Ａ）乃至図１８（Ｅ）にリムーバブル記憶装置の幾つかの構成例を模式的に示す。例えば、先の実施の形態に示す半導体装置は、パッケージングされたメモリチップに加工され、様々なストレージ装置、リムーバブルメモリに用いられる。
図１８（Ａ）はＵＳＢメモリの模式図である。ＵＳＢメモリ１１００は、筐体１１０１、キャップ１１０２、ＵＳＢコネクタ１１０３および基板１１０４を有する。基板１１０４は、筐体１１０１に収納されている。例えば、基板１１０４には、メモリチップ１１０５、コントローラチップ１１０６が取り付けられている。メモリチップ１１０５などに先の実施の形態に示す半導体装置を組み込むことができる。
図１８（Ｂ）はＳＤカードの外観の模式図であり、図１８（Ｃ）は、ＳＤカードの内部構造の模式図である。ＳＤカード１１１０は、筐体１１１１、コネクタ１１１２および基板１１１３を有する。基板１１１３は筐体１１１１に収納されている。例えば、基板１１１３には、メモリチップ１１１４、コントローラチップ１１１５が取り付けられている。基板１１１３の裏面側にもメモリチップ１１１４を設けることで、ＳＤカード１１１０の容量を増やすことができる。また、無線通信機能を備えた無線チップを基板１１１３に設けてもよい。これによって、ホスト装置とＳＤカード１１１０間の無線通信によって、メモリチップ１１１４のデータの読み出し、書き込みが可能となる。メモリチップ１１１４などに先の実施の形態に示す半導体装置を組み込むことができる。
図１８（Ｄ）はＳＳＤの外観の模式図であり、図１８（Ｅ）は、ＳＳＤの内部構造の模式図である。ＳＳＤ１１５０は、筐体１１５１、コネクタ１１５２および基板１１５３を有する。基板１１５３は筐体１１５１に収納されている。例えば、基板１１５３には、メモリチップ１１５４、メモリチップ１１５５、コントローラチップ１１５６が取り付けられている。メモリチップ１１５５はコントローラチップ１１５６のワークメモリであり、例えばＤＯＳＲＡＭチップを用いればよい。基板１１５３の裏面側にもメモリチップ１１５４を設けることで、ＳＳＤ１１５０の容量を増やすことができる。メモリチップ１１５４などに先の実施の形態に示す半導体装置を組み込むことができる。
本実施の形態は、他の実施の形態、実施例などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態６）
本発明の一態様に係る半導体装置は、ＣＰＵやＧＰＵなどのプロセッサ、またはチップに用いることができる。図１９に、本発明の一態様に係るＣＰＵやＧＰＵなどのプロセッサ、またはチップを備えた電子機器の具体例を示す。
＜電子機器・システム＞
本発明の一態様に係るＧＰＵまたはチップは、様々な電子機器に搭載することができる。電子機器の例としては、例えば、テレビジョン装置、デスクトップ型またはノート型の情報端末用などのモニタ、デジタルサイネージ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｇｅ：電子看板）、パチンコ機などの大型ゲーム機、などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、電子ブックリーダー、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。また、本発明の一態様に係るＧＰＵまたはチップを電子機器に設けることにより、電子機器に人工知能を搭載することができる。
本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を有していてもよい。
本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。図１９（Ａ）乃至図１９（Ｈ）に、電子機器の例を示す。
［情報端末］
図１９（Ａ）には、情報端末の一種である携帯電話（スマートフォン）が図示されている。情報端末５１００は、筐体５１０１と、表示部５１０２と、を有しており、入力用インターフェースとして、タッチパネルが表示部５１０２に備えられ、ボタンが筐体５１０１に備えられている。
情報端末５１００は、本発明の一態様のチップを適用することで、人工知能を利用したアプリケーションを実行することができる。人工知能を利用したアプリケーションとしては、例えば、会話を認識してその会話内容を表示部５１０２に表示するアプリケーション、表示部５１０２に備えるタッチパネルに対してユーザが入力した文字、図形などを認識して、表示部５１０２に表示するアプリケーション、指紋や声紋などの生体認証を行うアプリケーションなどが挙げられる。
図１９（Ｂ）には、ノート型情報端末５２００が図示されている。ノート型情報端末５２００は、情報端末の本体５２０１と、表示部５２０２と、キーボード５２０３と、を有する。
ノート型情報端末５２００は、先述した情報端末５１００と同様に、本発明の一態様のチップを適用することで、人工知能を利用したアプリケーションを実行することができる。人工知能を利用したアプリケーションとしては、例えば、設計支援ソフトウェア、文章添削ソフトウェア、献立自動生成ソフトウェアなどが挙げられる。また、ノート型情報端末５２００を用いることで、新規の人工知能の開発を行うことができる。
なお、上述では、電子機器としてスマートフォン、およびノート型情報端末を例として、それぞれ図１９（Ａ）、図１９（Ｂ）に図示したが、スマートフォン、およびノート型情報端末以外の情報端末を適用することができる。スマートフォン、およびノート型情報端末以外の情報端末としては、例えば、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）、デスクトップ型情報端末、ワークステーションなどが挙げられる。
［ゲーム機］
図１９（Ｃ）は、ゲーム機の一例である携帯ゲーム機５３００を示している。携帯ゲーム機５３００は、筐体５３０１、筐体５３０２、筐体５３０３、表示部５３０４、接続部５３０５、操作キー５３０６等を有する。筐体５３０２、および筐体５３０３は、筐体５３０１から取り外すことが可能である。筐体５３０１に設けられている接続部５３０５を別の筐体（図示せず）に取り付けることで、表示部５３０４に出力される映像を、別の映像機器（図示せず）に出力することができる。このとき、筐体５３０２、および筐体５３０３は、それぞれ操作部として機能することができる。これにより、複数のプレイヤーが同時にゲームを行うことができる。筐体５３０１、筐体５３０２、および筐体５３０３の基板に設けられているチップなどに先の実施の形態に示すチップを組み込むことができる。
また、図１９（Ｄ）は、ゲーム機の一例である据え置き型ゲーム機５４００を示している。据え置き型ゲーム機５４００には、無線または有線でコントローラ５４０２が接続されている。
携帯ゲーム機５３００、据え置き型ゲーム機５４００などのゲーム機に本発明の一態様のＧＰＵまたはチップを適用することによって、低消費電力のゲーム機を実現することができる。また、低消費電力により、回路からの発熱を低減することができるため、発熱によるその回路自体、周辺回路、およびモジュールへの影響を少なくすることができる。
更に、携帯ゲーム機５３００に本発明の一態様のＧＰＵまたはチップを適用することによって、人工知能を有する携帯ゲーム機５３００を実現することができる。
本来、ゲームの進行、ゲーム上に登場する生物の言動、ゲーム上で発生する現象などの表現は、そのゲームが有するプログラムによって定められているが、携帯ゲーム機５３００に人工知能を適用することにより、ゲームのプログラムに限定されない表現が可能になる。例えば、プレイヤーが問いかける内容、ゲームの進行状況、ゲーム中のイベントが発生するタイミング、ゲーム上に登場する人物の言動、等をゲームのプログラムに限定されずに変化させて表現することが可能となる。
また、携帯ゲーム機５３００で複数のプレイヤーが必要なゲームを行う場合、人工知能によって擬人的にゲームプレイヤーを構成することができるため、対戦相手を人工知能によるゲームプレイヤーとすることによって、１人でもゲームを行うことができる。
図１９（Ｃ）、図１９（Ｄ）では、ゲーム機の一例として携帯ゲーム機、および据え置き型ゲーム機を図示しているが、本発明の一態様のＧＰＵまたはチップを適用するゲーム機はこれに限定されない。本発明の一態様のＧＰＵまたはチップを適用するゲーム機としては、例えば、娯楽施設（ゲームセンター、遊園地など）に設置されるアーケードゲーム機、スポーツ施設に設置されるバッティング練習用の投球マシンなどが挙げられる。
［大型コンピュータ］
本発明の一態様のＧＰＵまたはチップは、大型コンピュータに適用することができる。
図１９（Ｅ）は、大型コンピュータの一例である、スーパーコンピュータ５５００を示す図である。図１９（Ｆ）は、スーパーコンピュータ５５００が有するラックマウント型の計算機５５０２を示す図である。
スーパーコンピュータ５５００は、ラック５５０１と、複数のラックマウント型の計算機５５０２と、を有する。なお、複数の計算機５５０２は、ラック５５０１に格納されている。また、計算機５５０２には、複数の基板５５０４が設けられ、当該基板上に上記実施の形態で説明したＧＰＵまたはチップを搭載することができる。
スーパーコンピュータ５５００は、主に科学技術計算に利用される大型コンピュータである。科学技術計算では、膨大な演算を高速に処理する必要があるため、消費電力が高く、チップの発熱が大きい。スーパーコンピュータ５５００に本発明の一態様のＧＰＵまたはチップを適用することによって、低消費電力のスーパーコンピュータを実現することができる。また、低消費電力により、回路からの発熱を低減することができるため、発熱によるその回路自体、周辺回路、およびモジュールへの影響を少なくすることができる。
図１９（Ｅ）、図１９（Ｆ）では、大型コンピュータの一例としてスーパーコンピュータを図示しているが、本発明の一態様のＧＰＵまたはチップを適用する大型コンピュータはこれに限定されない。本発明の一態様のＧＰＵまたはチップを適用する大型コンピュータとしては、例えば、サービスを提供するコンピュータ（サーバー）、大型汎用コンピュータ（メインフレーム）などが挙げられる。
［移動体］
本発明の一態様のＧＰＵまたはチップは、移動体である自動車、および自動車の運転席周辺に適用することができる。
図１９（Ｇ）は、移動体の一例である自動車の室内におけるフロントガラス周辺を示す図である。図１９（Ｇ）では、ダッシュボードに取り付けられた表示パネル５７０１、表示パネル５７０２、表示パネル５７０３の他、ピラーに取り付けられた表示パネル５７０４を図示している。
表示パネル５７０１乃至表示パネル５７０３は、スピードメーターやタコメーター、走行距離、燃料計、ギア状態、エアコンの設定などを表示することで、様々な情報を提供することができる。また、表示パネルに表示される表示項目やレイアウトなどは、ユーザの好みに合わせて適宜変更することができ、デザイン性を高めることが可能である。表示パネル５７０１乃至表示パネル５７０３は、照明装置として用いることも可能である。
表示パネル５７０４には、自動車の外側に設けられた撮像装置（図示しない。）からの映像を映し出すことによって、ピラーで遮られた視界（死角）を補完することができる。すなわち、自動車の外側に設けられた撮像装置からの画像を表示することによって、死角を補い、安全性を高めることができる。また、見えない部分を補完する映像を映すことによって、より自然に違和感なく安全確認を行うことができる。表示パネル５７０４は、照明装置として用いることもできる。
本発明の一態様のＧＰＵまたはチップは人工知能の構成要素として適用できるため、例えば、当該チップを自動車の自動運転システムに用いることができる。また、当該チップを道路案内、危険予測などを行うシステムに用いることができる。表示パネル５７０１乃至表示パネル５７０４には、道路案内、危険予測などの情報を表示する構成としてもよい。
なお、上述では、移動体の一例として自動車について説明しているが、移動体は自動車に限定されない。例えば、移動体としては、電車、モノレール、船、飛行体（ヘリコプター、無人航空機（ドローン）、飛行機、ロケット）なども挙げることができ、これらの移動体に本発明の一態様のチップを適用して、人工知能を利用したシステムを付与することができる。
［電化製品］
図１９（Ｈ）は、電化製品の一例である電気冷凍冷蔵庫５８００を示している。電気冷凍冷蔵庫５８００は、筐体５８０１、冷蔵室用扉５８０２、冷凍室用扉５８０３等を有する。
電気冷凍冷蔵庫５８００に本発明の一態様のチップを適用することによって、人工知能を有する電気冷凍冷蔵庫５８００を実現することができる。人工知能を利用することによって電気冷凍冷蔵庫５８００は、電気冷凍冷蔵庫５８００に保存されている食材、その食材の消費期限などを基に献立を自動生成する機能や、電気冷凍冷蔵庫５８００に保存されている食材に合わせた温度に自動的に調節する機能などを有することができる。
電化製品の一例として電気冷凍冷蔵庫について説明したが、その他の電化製品としては、例えば、掃除機、電子レンジ、電気オーブン、炊飯器、湯沸かし器、ＩＨ調理器、ウォーターサーバ、エアーコンディショナーを含む冷暖房器具、洗濯機、乾燥機、オーディオビジュアル機器などが挙げられる。
本実施の形態で説明した電子機器、その電子機器の機能、人工知能の応用例、その効果などは、他の電子機器の記載と適宜組み合わせることができる。
本実施の形態は、他の実施の形態、実施例などに記載した構成と適宜組み合わせて実施することが可能である。
本実施例では、絶縁膜中の水素濃度を評価した。具体的には、絶縁膜を成膜したサンプル（サンプル１Ａ乃至サンプル４Ａ）を作製し、ＳＩＭＳを用いて、当該絶縁膜中の水素濃度を測定した。
はじめに、サンプル１Ａ乃至サンプル４Ａの作製方法について説明する。
サンプル１Ａの作製方法について説明する。シリコンを含む基板上に、ＣＶＤ法により、酸化窒化シリコン膜を５００ｎｍの膜厚で成膜した。以上の工程により、サンプル１Ａを得た。
次に、サンプル２Ａの作製方法について説明する。シリコンを含む基板上に、スパッタリング法により、酸化シリコン膜を３００ｎｍの膜厚で成膜した。以上の工程により、サンプル２Ａを得た。
次に、サンプル３Ａの作製方法について説明する。シリコンを含む基板の表面を、塩化水素（ＨＣｌ）雰囲気で熱処理し、基板上に１００ｎｍの酸化シリコン膜を形成した。次に、当該酸化シリコン膜上に、ＣＶＤ法により、窒化シリコン膜を５００ｎｍの膜厚で成膜した。以上の工程により、サンプル３Ａを得た。
次に、サンプル４Ａの作製方法について説明する。シリコンを含む基板の表面を、塩化水素（ＨＣｌ）雰囲気で熱処理し、基板上に１００ｎｍの酸化シリコン膜を形成した。次に、当該酸化シリコン膜上に、スパッタリング法により、窒化シリコン膜を５０ｎｍの膜厚で成膜し、当該窒化シリコン膜上に、スパッタリング法により、窒化シリコン膜を５０ｎｍの膜厚で成膜した。以上の工程により、サンプル４Ａを得た。
作製したサンプル１Ａ乃至サンプル４Ａに対して、ＳＩＭＳ分析装置を用いて、水素濃度の評価を行った。なお、分析はサンプルの表面側より行っている。ＳＩＭＳ分析の結果を図２０（Ａ）、図２０（Ｂ）、および図２１に示す。
図２０（Ａ）は、サンプル１ＡのＳＩＭＳ分析の結果であり、ＣＶＤ法により成膜した酸化窒化シリコン膜（ＳｉＯＮ）の、深さ方向の水素濃度プロファイルである。また、図２０（Ｂ）は、サンプル２ＡのＳＩＭＳ分析の結果であり、スパッタリング法により成膜した酸化シリコン膜（ＳｉＯｘ）の、深さ方向の水素濃度プロファイルである。図２０（Ａ）、図２０（Ｂ）では、横軸は、サンプルの膜面に垂直な方向の深さ［ｎｍ］であり、縦軸は、膜中の水素濃度［ａｔｏｍｓ／ｃｍ３］である。なお、本明細書にてＳＩＭＳにおける深さとは、酸化シリコン膜のエッチングレートから概算した値であり、実際の深さとはずれが生じるため、あくまで目安とする。また、図２０（Ａ）、図２０（Ｂ）では、酸化窒化シリコン膜中および酸化シリコン膜中の水素濃度を定量している。
図２０（Ａ）から、深さ（横軸）が５０ｎｍから２５０ｎｍの範囲における、ＣＶＤ法により成膜した酸化窒化シリコン膜中の平均の水素濃度は、約７×１０２０ａｔｏｍｓ／ｃｍ３であった。また、図２０（Ｂ）から、深さ（横軸）が５０ｎｍから２５０ｎｍの範囲における、スパッタリング法により成膜した酸化シリコン膜中の平均の水素濃度は、約６×１０１９ａｔｏｍｓ／ｃｍ３であった。つまり、スパッタリング法により成膜した酸化シリコン膜中の水素濃度は、ＣＶＤ法により成膜した酸化窒化シリコン膜中の水素濃度よりも低いことが分かった。したがって、酸化シリコン膜をスパッタリング法により成膜することで、当該酸化シリコン膜中の水素濃度を低くすることができる。
図２１は、サンプル３Ａおよびサンプル４ＡのＳＩＭＳ分析の結果であり、ＣＶＤ法またはスパッタリング法により成膜した窒化シリコン膜（ＳｉＮｘ）の、深さ方向の水素濃度プロファイルである。図２１では、横軸は、サンプルの膜面に垂直な方向の深さ［ｎｍ］であり、縦軸は、膜中の水素濃度［ａｔｏｍｓ／ｃｍ３］である。また、図２１では、サンプル３Ａおよびサンプル４Ａの酸化シリコン上面の位置が揃うように、水素濃度プロファイルを図示している。また、図２１では、窒化シリコン膜中の水素濃度を定量している。
図２１から、深さ（横軸）が４０ｎｍから６０ｎｍの範囲における、ＣＶＤ法により成膜した窒化シリコン膜中の平均の水素濃度は、約８×１０２１ａｔｏｍｓ／ｃｍ３であった。また、深さ（横軸）が４０ｎｍから６０ｎｍの範囲における、スパッタリング法により成膜した窒化シリコン膜中の平均の水素濃度は、約８×１０１９ａｔｏｍｓ／ｃｍ３であった。つまり、スパッタリング法により成膜した窒化シリコン膜中の水素濃度は、ＣＶＤ法により成膜した窒化シリコン膜中の水素濃度よりも低いことが分かった。したがって、窒化シリコン膜をスパッタリング法により成膜することで、当該窒化シリコン膜中の水素濃度を低くすることができる。
本実施例に示す構成、方法などは、少なくともその一部を本明細書中に記載する他の実施の形態および実施例と適宜組み合わせて実施することができる。
本実施例では、絶縁膜による水素の透過性を評価した。具体的には、重水素を含む絶縁膜と、定量層となる絶縁膜との間に、水素の透過性を評価する絶縁膜を設けたサンプル（サンプル２Ｂ乃至サンプル７Ｂ）、および当該絶縁膜を設けないサンプル（サンプル１Ｂ）を作製し、ＳＩＭＳを用いて、定量層となる絶縁膜中の重水素の濃度を測定した。
はじめに、サンプル１Ｂ乃至サンプル７Ｂの作製方法について説明する。
サンプル１Ｂの作製方法について説明する。シリコンを含む基板の表面を、塩化水素（ＨＣｌ）雰囲気で熱処理し、基板上に１００ｎｍの酸化シリコン膜を形成した。次に、当該酸化シリコン膜上に、ＣＶＤ法により、第１の酸化窒化シリコン膜を１００ｎｍの膜厚で形成した。なお、第１の酸化窒化シリコン膜は、シラン（ＳｉＨ４）ガス、一酸化二窒素（Ｎ２Ｏ）ガス、および重水素（Ｄ２）を５％含むアルゴンガスを用いて成膜することで、当該膜中に、天然存在比以上の割合で重水素を含有させることができる。
次に、第１の酸化窒化シリコン膜上に、ＣＶＤ法により、第２の酸化窒化シリコン膜を１００ｎｍの膜厚で形成した。なお、第２の酸化窒化シリコン膜は、シラン（ＳｉＨ４）ガス、および一酸化二窒素（Ｎ２Ｏ）ガスを用いて成膜することで、重水素は、当該膜中に、おおよそ天然存在比で混入している。以上の工程により、サンプル１Ｂを得た。
次に、サンプル２Ｂの作製方法について説明する。サンプル１Ｂと同様に、シリコンを含む基板上に、酸化シリコン膜、第１の酸化窒化シリコン膜を形成した。次に、第１の酸化窒化シリコン膜上に、ＡＬＤ法により、酸化アルミニウム膜を１０ｎｍの膜厚で形成した。次に、酸化アルミニウム膜上に、サンプル１Ｂと同様の方法で、第２の酸化窒化シリコン膜を１００ｎｍの膜厚で形成した。以上の工程により、サンプル２Ｂを得た。
次に、サンプル３Ｂの作製方法について説明する。サンプル２Ｂと同様に、シリコンを含む基板上に、酸化シリコン膜、第１の酸化窒化シリコン膜、酸化アルミニウム膜、および第２の酸化窒化シリコン膜を形成した。次に、窒素雰囲気にて４００℃の温度で４時間の加熱処理を行った。以上の工程により、サンプル３Ｂを得た。
次に、サンプル４Ｂの作製方法について説明する。サンプル１Ｂと同様に、シリコンを含む基板上に、酸化シリコン膜、第１の酸化窒化シリコン膜を形成した。次に、第１の酸化窒化シリコン膜上に、スパッタリング法により、窒化シリコン膜を１０ｎｍの膜厚で形成した。次に、当該窒化シリコン膜上に、サンプル１Ｂと同様の方法で、第２の酸化窒化シリコン膜を１００ｎｍの膜厚で形成した。以上の工程により、サンプル４Ｂを得た。
次に、サンプル５Ｂの作製方法について説明する。サンプル４Ｂと同様に、シリコンを含む基板上に、酸化シリコン膜、第１の酸化窒化シリコン膜、窒化シリコン膜、および第２の酸化窒化シリコン膜を形成した。次に、窒素雰囲気にて４００℃の温度で４時間の加熱処理を行った。以上の工程により、サンプル５Ｂを得た。
次に、サンプル６Ｂの作製方法について説明する。サンプル１Ｂと同様に、シリコンを含む基板上に、酸化シリコン膜、第１の酸化窒化シリコン膜を形成した。次に、第１の酸化窒化シリコン膜上に、ＣＶＤ法により、窒化シリコン膜を１０ｎｍの膜厚で形成した。次に、当該窒化シリコン膜上に、サンプル１Ｂと同様の方法で、第２の酸化窒化シリコン膜を１００ｎｍの膜厚で形成した。以上の工程により、サンプル６Ｂを得た。
次に、サンプル７Ｂの作製方法について説明する。サンプル６Ｂと同様に、シリコンを含む基板上に、酸化シリコン膜、第１の酸化窒化シリコン膜、窒化シリコン膜、および第２の酸化窒化シリコン膜を形成した。次に、窒素雰囲気にて４００℃の温度で４時間の加熱処理を行った。以上の工程により、サンプル７Ｂを得た。
以上により、サンプル１Ｂ乃至サンプル７Ｂを作製した。各サンプルの処理条件についてまとめたものを表１に示す。
Figure 0007330950000001
作製したサンプル１Ｂ乃至サンプル７Ｂに対して、ＳＩＭＳ分析装置を用いて、第２の酸化窒化シリコン膜中の重水素濃度の評価を行った。なお、分析はサンプルの表面側より行っている。ＳＩＭＳ分析の結果を図２２（Ａ）、図２２（Ｂ）、図２３（Ａ）、および図２３（Ｂ）に示す。図２２（Ａ）、図２２（Ｂ）、図２３（Ａ）、および図２３（Ｂ）に示す点線は、水素のバックグラウンドレベル（ＢＧ）を示す。図２２（Ａ）、図２２（Ｂ）、図２３（Ａ）、および図２３（Ｂ）では、横軸は、サンプルの膜面に垂直な方向の深さ［ｎｍ］であり、縦軸は、膜中の重水素濃度［ａｔｏｍｓ／ｃｍ３］である。なお、図２２（Ａ）、図２２（Ｂ）、図２３（Ａ）、および図２３（Ｂ）では、第２の酸化窒化シリコン膜中の重水素濃度を定量している。
図２２（Ａ）は、サンプル１ＢのＳＩＭＳ分析の結果であり、第１の酸化窒化シリコン膜上の第２の酸化窒化シリコン膜の、深さ方向の重水素濃度プロファイルである。
図２２（Ａ）から、サンプル１Ｂの、第２の酸化窒化シリコン膜中の重水素濃度は、第２の酸化窒化シリコン膜と第１の酸化窒化シリコン膜との界面に近いほど、高くなっていた。よって、第２の酸化窒化シリコン膜の形成中に基板にかかる温度によって、第１の酸化窒化シリコン膜中に含まれる重水素が、第２の酸化窒化シリコン膜中へ拡散することが分かった。
図２２（Ｂ）は、サンプル２Ｂおよびサンプル３ＢのＳＩＭＳ分析の結果であり、酸化アルミニウム膜（ＡＬＤ－ＡｌＯｘ）上の第２の酸化窒化シリコン膜の、深さ方向の重水素濃度プロファイルである。図２２（Ｂ）において、実線はサンプル２Ｂの重水素濃度プロファイルを表し、破線はサンプル３Ｂの重水素濃度プロファイルを表している。
図２２（Ｂ）から、サンプル２Ｂの、第２の酸化窒化シリコン膜中の重水素濃度は、当該膜の深さ方向において、ほぼ同じであった。サンプル１Ｂおよびサンプル２ＢのＳＩＭＳ分析の結果より、第１の酸化窒化シリコン膜と第２の酸化窒化シリコン膜との間に酸化アルミニウム膜を設けることで、第２の酸化窒化シリコン膜の形成中に基板にかかる温度では、第１の酸化窒化シリコン膜中に含まれる重水素が、第２の酸化窒化シリコン膜中へ拡散しにくいことが分かった。
図２３（Ａ）は、サンプル４Ｂおよびサンプル５ＢのＳＩＭＳ分析の結果であり、スパッタリング法により成膜した窒化シリコン膜（ＳＰ－ＳｉＮｘ）上の第２の酸化窒化シリコン膜の、深さ方向の重水素濃度プロファイルである。図２３（Ａ）において、実線はサンプル４Ｂの重水素濃度プロファイルを表し、破線はサンプル５Ｂの重水素濃度プロファイルを表している。
図２３（Ａ）から、サンプル５Ｂの、第２の酸化窒化シリコン膜中の重水素濃度は、サンプル４Ｂの、第２の酸化窒化シリコン膜中の重水素濃度と、同程度であった。よって、第１の酸化窒化シリコン膜と第２の酸化窒化シリコン膜との間に、スパッタリング法により成膜した窒化シリコン膜を設けることで、加熱処理を行っても、第１の酸化窒化シリコン膜中に含まれる重水素が、第２の酸化窒化シリコン膜中へ拡散しにくいことが分かった。つまり、スパッタリング法により成膜した窒化シリコン膜は、水素透過性が低いことが分かる。
図２３（Ｂ）は、サンプル６Ｂおよびサンプル７ＢのＳＩＭＳ分析の結果であり、ＣＶＤ法により成膜した窒化シリコン膜（ＣＶＤ－ＳｉＮｘ）上の第２の酸化窒化シリコン膜の、深さ方向の重水素濃度プロファイルである。図２３（Ｂ）において、実線はサンプル６Ｂの重水素濃度プロファイルを表し、破線はサンプル７Ｂの重水素濃度プロファイルを表している。
図２３（Ｂ）から、サンプル７Ｂの、第２の酸化窒化シリコン膜中の重水素濃度は、サンプル６Ｂの、第２の酸化窒化シリコン膜中の重水素濃度と、同程度であった。よって、第１の酸化窒化シリコン膜と第２の酸化窒化シリコン膜との間に、ＣＶＤ法により成膜した窒化シリコン膜を設けることで、加熱処理を行っても、第１の酸化窒化シリコン膜中に含まれる重水素が、第２の酸化窒化シリコン膜中へ拡散しにくいことが分かった。つまり、ＣＶＤ法により成膜した窒化シリコン膜は、水素透過性が低いことが分かる。
また、図２２（Ａ）、図２２（Ｂ）から、サンプル３Ｂの、第２の酸化窒化シリコン膜中の重水素濃度は、サンプル１Ｂの、第２の酸化窒化シリコン膜中の重水素濃度よりも、高かった。また、サンプル２Ｂ乃至サンプル７ＢのＳＩＭＳ分析の結果より、窒化シリコン膜の水素透過性は、酸化アルミニウム膜よりも低いことが分かる。
本実施例に示す構成、方法などは、少なくともその一部を本明細書中に記載する他の実施の形態および実施例と適宜組み合わせて実施することができる。
本実施例では、絶縁膜に含まれる過剰酸素を評価した。具体的には、絶縁膜を成膜したサンプル（サンプル１Ｃ乃至サンプル４Ｃ）を作製し、ＴＤＳ分析を用いて、サンプルから放出される酸素分子の量を算出した。
はじめに、サンプル１Ｃ乃至サンプル４Ｃの作製方法について説明する。
サンプル１Ｃの作製方法について説明する。シリコンを含む基板の表面を、塩化水素（ＨＣｌ）雰囲気で熱処理し、基板上に１００ｎｍの酸化シリコン膜を形成した。次に、当該酸化シリコン膜上に、ＣＶＤ法により、酸化窒化シリコン膜を１００ｎｍの膜厚で形成した。以上の工程により、サンプル１Ｃを得た。
次に、サンプル２Ｃの作製方法について説明する。シリコンを含む基板の表面を、塩化水素（ＨＣｌ）雰囲気で熱処理し、基板上に１００ｎｍの第１の酸化シリコン膜を形成した。次に、第１の酸化シリコン膜上に、スパッタリング法により、第２の酸化シリコン膜を１００ｎｍの膜厚で形成した。以上の工程により、サンプル２Ｃを得た。
次に、サンプル３Ｃの作製方法について説明する。サンプル１Ｃと同様に、シリコンを含む基板上に、酸化シリコン膜を形成した。次に、当該酸化シリコン膜上に、ＡＬＤ法により、第１の酸化アルミニウム膜を５ｎｍの膜厚で形成した。次に、第１の酸化アルミニウム膜上に、ＣＶＤ法により、酸化窒化シリコン膜を６０ｎｍの膜厚で形成した。次に、当該酸化窒化シリコン膜上に、スパッタリング法により、第２の酸化アルミニウム膜を４０ｎｍの膜厚で形成した。次に、ウェットエッチング法により、第２の酸化アルミニウム膜を除去した。以上の工程により、サンプル３Ｃを得た。
次に、サンプル４Ｃの作製方法について説明する。サンプル２Ｃと同様に、シリコンを含む基板上に、第１の酸化シリコン膜を形成し、サンプル３Ｃと同様の方法で、第１の酸化シリコン膜上に、第１の酸化アルミニウム膜を形成した。次に、第１の酸化アルミニウム膜上に、スパッタリング法により、第２の酸化シリコン膜を６０ｎｍの膜厚で形成した。次に、サンプル３Ｃと同様の手法で、第２の酸化シリコン膜上に、第２の酸化アルミニウム膜を形成した後、第２の酸化アルミニウム膜を除去した。以上の工程により、サンプル４Ｃを得た。
以上により、サンプル１Ｃ乃至サンプル４Ｃを作製した。各サンプルの処理条件についてまとめたものを表２に示す。
Figure 0007330950000002
作製したサンプル１Ｃ乃至サンプル４Ｃに対して、ＴＤＳ分析を行った。ＴＤＳ分析では、一分間に３０℃の速さで、基板温度を５０℃から６００℃まで上昇させて、質量電荷比（ｍ／ｚ）が３２であるガスの脱離量（放出量ともいう。）の測定を行った。なお、質量電荷比（ｍ／ｚ）が３２であるガスは、主に、酸素分子である。ＴＤＳ分析の結果を図２４（Ａ）、図２４（Ｂ）、図２５（Ａ）、および図２５（Ｂ）に示す。
図２４（Ａ）は、サンプル１Ｃの、ｍ／ｚ＝３２におけるＴＤＳスペクトルであり、図２４（Ｂ）は、サンプル２Ｃの、ｍ／ｚ＝３２におけるＴＤＳスペクトルである。図２４（Ａ）、図２４（Ｂ）では、横軸は、基板温度［℃］であり、縦軸は、検出強度［ａ．ｕ．］である。
図２４（Ａ）から、サンプル１Ｃでは、測定した温度の範囲において、ピークは観測されなかった。また、図２４（Ｂ）から、サンプル２Ｃでは、測定した温度の範囲において、ピークが観測された。したがって、第２の酸化シリコン膜では、当該膜中に含まれている酸素の一部が、加熱によって、酸素分子として脱離するといえる。
なお、加熱によって脱離する酸素分子の総量は、ＴＤＳ分析の結果を示す曲線における積分値に相当する。基板温度が５０℃から５５０℃までの範囲における酸素分子の脱離量は、サンプル２Ｃでは、１．１×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２であった。
以上から、スパッタリング法により成膜した酸化シリコン膜は、過剰酸素を有することが分かった。
図２５（Ａ）は、サンプル３Ｃの、ｍ／ｚ＝３２におけるＴＤＳスペクトルであり、図２５（Ｂ）は、サンプル４Ｃの、ｍ／ｚ＝３２におけるＴＤＳスペクトルである。図２５（Ａ）、図２５（Ｂ）では、横軸は、基板温度［℃］であり、縦軸は、検出強度［ａ．ｕ．］である。
図２５（Ａ）、図２５（Ｂ）から、サンプル３Ｃおよびサンプル４Ｃともに、測定した温度の範囲において、ピークが観測された。したがって、酸化窒化シリコン膜、および第２の酸化シリコン膜では、当該膜中に含まれている酸素の一部が、加熱によって、酸素分子として脱離するといえる。
また、上記の方法で算出した、基板温度が５０℃から６００℃までの範囲における酸素分子の脱離量は、サンプル３Ｃでは、２．３×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２であり、サンプル４Ｃでは、２．７×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２であった。
以上から、酸化窒化シリコン膜または酸化シリコン膜上に、スパッタリング法により、酸化アルミニウム膜を成膜することで、酸化窒化シリコン膜または酸化シリコン膜に過剰酸素領域を形成することができることが分かった。
本実施例に示す構成、方法などは、少なくともその一部を本明細書中に記載する他の実施の形態および実施例と適宜組み合わせて実施することができる。
本実施例では、先の実施の形態に示すトランジスタを作製し、データ保持時間および動作周波数の見積もりと、信頼性の評価を行った。データ保持時間および動作周波数の見積もりは、当該トランジスタに容量素子を設けたＤＯＳＲＡＭを想定して行った。
本実施例では、図２（Ａ）乃至図２（Ｃ）に示す、トランジスタ２００と同様の構成を有するトランジスタを２．０個／μｍ２の密度で配置したサンプルＤを作製し、サンプルＤの電気特性を測定し、その電気特性からデータ保持時間および動作周波数の見積もりと、信頼性の評価を行った。
まず、サンプルＤの構成について説明する。図２（Ａ）乃至図２（Ｃ）に示すように、サンプルＤは、基板（図示せず）の上に配置された絶縁体２１４と、絶縁体２１４の上に配置された絶縁体２１６と、絶縁体２１６に埋め込まれるように配置された導電体２０５と、絶縁体２１６および導電体２０５の上に配置された絶縁体２２２と、絶縁体２２２の上に配置された絶縁体２２４と、絶縁体２２４の上に配置された酸化物２３０ａと、酸化物２３０ａの上に配置された酸化物２３０ｂと、酸化物２３０ｂの上に離間して配置された導電体２４２ａおよび導電体２４２ｂと、導電体２４２ａ、導電体２４２ｂ、および絶縁体２２４の上に配置された絶縁体２５４と、絶縁体２５４の上に配置された絶縁体２８０と、酸化物２３０ｂの上に配置された酸化物２３０ｃと、酸化物２３０ｃの上に配置された絶縁体２５０と、絶縁体２５０の上に配置された導電体２６０ａおよび導電体２６０ｂと、絶縁体２８０および導電体２６０の上に配置された絶縁体２７４と、を有する。
絶縁体２１４として膜厚４０ｎｍの酸化アルミニウムを用いた。また、絶縁体２１６として酸化窒化シリコンを用いた。また、導電体２０５として、窒化タンタル、窒化チタン、タングステン、窒化チタン、タングステンの順に積層した導電膜を用いた。
絶縁体２２２として、ＡＬＤ法を用いて成膜した、膜厚２０ｎｍの酸化ハフニウムを用いた。絶縁体２２４として、膜厚３０ｎｍの酸化窒化シリコンを用いた。
酸化物２３０ａとして、ＤＣスパッタリング法を用いて成膜した、膜厚が５ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物を用いた。なお、酸化物２３０ａの成膜には、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］の酸化物ターゲットを用い、成膜ガスとして酸素ガス４５ｓｃｃｍを用い、成膜圧力を０．７Ｐａとし、成膜電力を５００Ｗとし、基板温度を２００℃とし、ターゲットと基板との間隔を６０ｍｍとした。
酸化物２３０ｂとして、ＤＣスパッタリング法を用いて成膜した、膜厚が１５ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物を用いた。なお、酸化物２３０ｂの成膜には、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の酸化物ターゲットを用い、成膜ガスとして酸素ガス４５ｓｃｃｍを用い、成膜圧力を０．７Ｐａとし、成膜電力を５００Ｗとし、基板温度を２００℃とし、ターゲットと基板との間隔を６０ｍｍとした。
導電体２４２ａおよび導電体２４２ｂは、膜厚２５ｎｍの窒化タンタルを用いた。また、絶縁体２５４は、スパッタリング法を用いて成膜した膜厚５ｎｍの酸化アルミニウムと、その上にＡＬＤ法を用いて成膜した膜厚３ｎｍの酸化アルミニウムの積層膜とした。
絶縁体２８０は、第１の層と第１の層上の第２の層の積層膜とした。絶縁体２８０の第１の層は、ＲＦスパッタリング法を用いて成膜した、膜厚が６０ｎｍの酸化シリコンを用いた。絶縁体２８０の第１の層の成膜には、ＳｉＯ２ターゲットを用い、成膜ガスとして、酸素ガス５０ｓｃｃｍを用い、成膜圧力を０．７Ｐａとし、成膜電力を１５００Ｗとし、基板温度を１７０℃とし、ターゲットと基板との間隔を６０ｍｍとした。絶縁体２８０の第２の層は、ＰＥＣＶＤ法を用いて成膜した酸化窒化シリコンを用いた。
酸化物２３０ｃは、第１の層と第１の層上の第２の層の積層膜とした。酸化物２３０ｃの第１の層として、ＤＣスパッタリング法を用いて成膜した、膜厚が３ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物を用いた。なお、酸化物２３０ｃの第１の層の成膜には、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の酸化物ターゲットを用い、成膜ガスとして、酸素ガス４５ｓｃｃｍを用い、成膜圧力を０．７Ｐａとし、成膜電力を５００Ｗとし、基板温度を２００℃とし、ターゲットと基板との間隔を６０ｍｍとした。
酸化物２３０ｃの第２の層として、ＤＣスパッタリング法を用いて成膜した、膜厚が３ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物を用いた。なお、酸化物２３０ｃの第２の層の成膜には、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］の酸化物ターゲットを用い、成膜ガスとして酸素ガス４５ｓｃｃｍを用い、成膜圧力を０．７Ｐａとし、成膜電力を５００Ｗとし、基板温度を２００℃とし、ターゲットと基板との間隔を６０ｍｍとした。
絶縁体２５０として、膜厚６ｎｍの酸化窒化シリコンを用いた。また、導電体２６０ａとして、膜厚５ｎｍの窒化チタンを用いた。また、導電体２６０ｂとして、タングステンを用いた。
絶縁体２７４として、ＲＦスパッタリング法を用いて成膜した、膜厚が４０ｎｍの酸化アルミニウムを用いた。絶縁体２７４には、Ａｌ２Ｏ３ターゲットを用い、成膜ガスとして、アルゴンガス２５ｓｃｃｍ、酸素ガス２５ｓｃｃｍを用い、成膜圧力を０．４Ｐａとし、成膜電力を２５００Ｗとし、基板温度を２５０℃とし、ターゲットと基板との間隔を６０ｍｍとした。
以上のような構成を有するサンプルＤは、チャネル長６０ｎｍ、チャネル幅６０ｎｍを狙って設計した。なお、サンプルＤは、トランジスタ２００と同様に、上記構成に加えて、さらに、導電体２４０、絶縁体２４１、絶縁体２８１等を有する。また、サンプルＤは、作製後に、窒素雰囲気で、温度４００℃、４時間の熱処理を行った。
次に、サンプルＤのトランジスタに容量素子（保持容量３．５ｆＦ）を設けたＤＯＳＲＡＭを想定して、データ保持時間および動作周波数の見積もりを行った。ＤＯＳＲＡＭのメモリセルとしては、図１６（Ａ）に示す回路を想定した。ここで、サンプルＤは図１６（Ａ）に示すトランジスタＭ１に相当する。
ＤＯＳＲＡＭのデータ保持時間の見積もり方法について説明する。ＤＯＳＲＡＭのデータ保持は、書き込み時に容量素子に与えられた電荷が維持されることによって行われる。しかしながら、データ書き込み時に容量素子に与えられた電荷は、容量素子にかかる電圧の変動に伴って変動し、これが許容値を超えると、データの読み出しができなくなる。以下、ＤＯＳＲＡＭの容量素子にかかる電圧がデータ書き込み後から変動する量の許容値を変動許容電圧という。つまり、データ保持時間とは、ＤＯＳＲＡＭが有する容量素子にかかる電圧の変動量が変動許容電圧に達するまでに要する時間である。
このように、データ保持期間中に容量素子から放電された電荷は、ＤＯＳＲＡＭのトランジスタのリーク電流として放出されると、近似することができる。この場合、容量素子から放電された電荷量は、オフ状態のトランジスタからリークした電荷量と等しくなる。よって、トランジスタのカットオフ電流Ｉｃｕｔとデータ保持時間ｔＲの積は、容量素子の保持容量Ｃｓと変動許容電圧ΔＶの積に等しくなる。これにより、データ保持時間ｔＲを式（１）で表すことができる。
Figure 0007330950000003
ここで、トランジスタのカットオフ電流Ｉｃｕｔとは、トランジスタのトップゲート電位ＶＧ＝０Ｖにおけるドレイン電流ＩＤを指す。
トランジスタのオフ電流がＶＧ＝０Ｖに達するまで、サブスレッショルドスイング値Ｓｖａｌｕｅに従って、ＩＤが単調減少すると仮定すると、トランジスタのカットオフ電流Ｉｃｕｔは、シフト電圧Ｖｓｈ、およびサブスレッショルドスイング値Ｓｖａｌｕｅを用いて、以下に示す式（２）で表すことができる。
Figure 0007330950000004
ここで、シフト電圧Ｖｓｈは、トランジスタのＩＤ－ＶＧカーブにおいて、カーブ上の傾きが最大である点における接線が、ＩＤ＝１ｐＡの直線と交差するＶＧで定義される。また、サブスレッショルドスイング値Ｓｖａｌｕｅは、ドレイン電圧一定にてドレイン電流を１桁変化させるサブスレッショルド領域でのトップゲート電位の変化量を指す。
本実施例では、データ保持時間を見積もるにあたって、サンプルＤの３素子において、ＩＤ－ＶＧ測定を行った。ＩＤ－ＶＧ測定は、電源電圧を３．３Ｖとし、トランジスタのドレイン電位ＶＤを＋１．２Ｖとし、ソース電位ＶＳを０Ｖとし、トップゲート電位ＶＧを－１．０Ｖから＋３．３Ｖまで掃引することで行った。ボトムゲート電位ＶＢＧは－１０．６Ｖで行った。測定温度は、－４０℃、２７℃、８５℃の３水準で行った。具体的には、測定対象となるトランジスタが形成された５インチ角基板を上記各温度に設定したサーモチャック上に固定した状態でトランジスタのＩＤ－ＶＧ測定を実施した。なお、ボトムゲート電位ＶＢＧ＝－１０．６Ｖは、８５℃の測定において、サンプルＤのトランジスタの保持時間が１時間以上になるように見積もったものである。また、ＩＤ－ＶＧ測定には、キーサイトテクノロジー製半導体パラメータアナライザーを用いた。
得られたＩＤ－ＶＧカーブから、トランジスタのシフト電圧Ｖｓｈおよびサブスレッショルドスイング値Ｓｖａｌｕｅを算出した。さらに、ＩＤ－ＶＧカーブから得られたＶｓｈおよびＳｖａｌｕｅから、式（２）を用いた外挿によってＩｃｕｔを見積もった。
また、本実施例では、容量素子の保持容量Ｃｓを３．５ｆＦとし、変動許容電圧ΔＶを０．２Ｖとした。よって、式（１）にＩｃｕｔ、Ｃｓ、ΔＶの値を代入することで、保持時間ｔＲを見積もることができる。
次に、ＤＯＳＲＡＭの動作周波数の見積り方法について説明する。ＤＯＳＲＡＭの動作周波数は、ＤＯＳＲＡＭのデータ書き込みサイクル時間の逆数とする。ＤＯＳＲＡＭのデータ書き込みサイクル時間は、ＤＯＳＲＡＭが有する容量素子の充電時間などによって設定されるパラメータである。本実施例では、ＤＯＳＲＡＭのデータ書き込みサイクル時間（ＤＯＳＲＡＭの動作周波数の逆数）の４０％に相当する時間を、ＤＯＳＲＡＭが有する容量素子の充電時間とする設定とした。
このように、ＤＯＳＲＡＭの動作周波数は、ＤＯＳＲＡＭが有する容量素子の充電時間に依存する。したがって、ＤＯＳＲＡＭの動作周波数を見積るにあたって、まずＤＯＳＲＡＭが有する容量素子の充電持間を事前に知る必要がある。本実施例では、ＤＯＳＲＡＭが有する容量素子（保持容量３．５ｆＦ）に０．５２Ｖ以上の電圧（以下、この電圧を書き込み判定電圧ＶＣＳという場合がある。）がかかった状態を、当該容量素子が「充電された状態」と定義した。したがって、本実施例では、ＤＯＳＲＡＭのデータ書き込み動作を開始してから、当該容量素子にかかる電圧が書き込み判定電圧ＶＣＳ＝０．５２Ｖに達するまでの時間が、ＤＯＳＲＡＭが有する容量素子の充電時間に相当する。
ＤＯＳＲＡＭが有する容量素子の充電時間は、ＤＯＳＲＡＭデータ書き込み時における、ＤＯＳＲＡＭが有するトランジスタのＩＤの大きさに依存する。ここで、ＤＯＳＲＡＭが有する容量素子の充電モデルについて、図２６（Ａ）を用いて説明する。図２６（Ａ）は、図１６（Ａ）と同様に、容量素子ＣｓにトランジスタＴｒ１を介してデータを書き込む場合を想定している。Ｄはドレインを表し、Ｇはゲートを表し、Ｓはソースを表し、ＢＧはバックゲートを表している。トランジスタＴｒ１のソースの電位（容量素子Ｃｓに印加される電圧）をＶｓとする。トランジスタＴｒ１をオンにすることで、電流ＩＤが流れ、容量素子Ｃｓが充電される。
ＤＯＳＲＡＭの充電が開始されてＶＳが書き込み判定電圧ＶＣＳに達した時に充電完了とする。充電開始から充電完了までの時間を充電時間ｔＷとする（図２６（Ｂ）参照）。ＤＯＳＲＡＭが有する保持容量Ｃｓ［Ｆ］の容量素子に充電される電荷をＱ［Ｃ］、充電時間をｔＷ［ｓ］、充電によって容量素子にかかる電位をＶＣＳ（＝Ｖｓ）［Ｖ］、ＤＯＳＲＡＭが有するトランジスタのドレイン電流をＩＤ［Ａ］とした場合、各パラメータの間には以下の式（３）の関係が成り立つ。
Figure 0007330950000005
式（３）を変形することで、ＤＯＳＲＡＭが有する容量素子の充電時間ｔＷを以下の式（４）で表すことができる（図２６（Ｃ）参照）。
Figure 0007330950000006
ＤＯＳＲＡＭの動作周波数ｆと充電時間ｔＷの関係は式（５）で表すことができる。
Figure 0007330950000007
式（５）においてＡは係数である。ＤＯＳＲＡＭにおいて、１回の動作時間のうち、書き込みに要する時間は４割と想定されることから、本実施例では係数Ａを０．４とする。
本実施例では、動作周波数を見積もるにあたって、サンプルＤの３素子において、ＩＤ－ＶＳ測定を行った。ＩＤ－ＶＳ測定は、電源電圧を３．３Ｖとし、トランジスタのトップゲート電位ＶＧを＋２．９７Ｖとし、ドレイン電位Ｖｄを＋１．０８Ｖとし、ソース電位ＶＳを０Ｖから＋１．２Ｖまで掃引することで行った。ボトムゲート電位ＶＢＧは－１０．６Ｖで行った。その他、測定温度などの条件は、上記ＩＤ－ＶＧ測定と同様にした。なお、ＩＤ－ＶＳ測定には、キーサイトテクノロジー製半導体パラメータアナライザーを用いた。
得られたＩＤ－ＶＳカーブにおける、書き込み判定電圧ＶＣＳ＝＋０．５２Ｖまでの積分値と、容量素子の保持容量Ｃｓ＝３．５ｆＦから、式（４）を用いて充電時間ｔＷを算出することができる。
式（５）に、係数Ａ、および充電時間ｔＷを代入することで、動作周波数ｆを見積もることができる。
以上のようにして、－４０℃、２７℃、８５℃の３水準で測定したサンプルＤの３素子について、データ保持時間ｔＲと、動作周波数ｆを見積もった結果を図２７に示す。図２７において、横軸はデータ保持時間ｔＲ［ｓ］を示し、縦軸は動作周波数ｆ［ＭＨｚ］を示す。
図２７に示すように、サンプルＤは、最もデータ保持時間が短くなる８５℃測定においても、データ保持時間が１時間以上であった。さらに、サンプルＤは、最も動作周波数が小さくなる－４０℃測定においても、動作周波数が２００ＭＨｚ以上であった。このように、サンプルＤのトランジスタを有するＤＯＳＲＡＭは、良好なデータ保持特性および動作周波数特性を有する。
次に、サンプルＤの信頼性の評価を行った。信頼性の評価は、＋ＧＢＴ（Ｇａｔｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験により行った。＋ＧＢＴストレス試験では、基板を加熱しながら、トランジスタのソース電極として機能する導電体２４２ａ、ドレイン電極として機能する導電体２４２ｂ、および第２のゲート（ボトムゲート）電極として機能する導電体２０５は同電位とし、第１のゲート（トップゲート）電極として機能する導電体２６０には、導電体２４２ａ、導電体２４２ｂ、および導電体２０５より高い電位を一定時間印加する。
本実施例に係る＋ＧＢＴストレス試験では、設定温度を１５０℃とし、ドレイン電位ＶＤ、ソース電位ＶＳ、およびボトムゲート電位ＶＢＧ、を０Ｖとし、トップゲート電位ＶＧを＋２．７５Ｖとして、サンプルＤにストレスをかけた。
＋ＧＢＴストレス試験中に一定時間ごとにＩＤ－ＶＧ測定を行った。ＩＤ－ＶＧ測定は、トランジスタのドレイン電位ＶＤを＋１．２Ｖにし、ソース電位ＶＳを０Ｖにし、ボトムゲート電位ＶＢＧを０Ｖにし、ゲート電位ＶＧを－３．３Ｖから＋３．３Ｖまで掃引することで行った。なお、ＩＤ－ＶＧ測定には、キーサイトテクノロジー製半導体パラメータアナライザーを用いた。また、＋ＧＢＴストレス試験では、トランジスタの電気特性の変動量の指標として、測定開始時からのシフト電圧Ｖｓｈの変化量を表すΔＶｓｈを用いた。
サンプルＤの＋ＧＢＴストレス試験の結果を図２８に示す。図２８において、横軸はストレス時間（ｓｔｒｅｓｓ ｔｉｍｅ）［ｈｒ］を示し、縦軸はΔＶｓｈ［ｍＶ］を示す。
図２８に示すように、サンプルＤは、上記ストレスがかかった状態で２００時間経過しても、シフト電圧の変化量ΔＶｓｈの絶対値が１００ｍＶ以下であった。なお、＋ＧＢＴストレス試験では、ストレス時間に対するΔＶｓｈの温度加速性が確認されている。具体的には、設定温度を１５０℃としたときの、ΔＶｓｈがある値になるまでのストレス時間は、設定温度を１２５℃としたときの、ΔＶｓｈが当該値になるまでのストレス時間の約１３分の１倍から約１０分の１倍となる。言い換えると、設定温度を１２５℃から１５０℃に上昇させると、ストレス時間に対するΔＶｓｈは、約１０倍から約１３倍に加速される。よって、ストレス時間に対するΔＶｓｈの温度加速性を踏まえると、サンプルＤは、設定温度を１２５℃とした状態で、２０００時間から２５００時間の間、ΔＶｓｈの絶対値が１００ｍＶ以下であると推定される。
次に、サンプルＤと同様の構造を有するが、作製後の熱処理を、窒素雰囲気で、温度４００℃、８時間とした、サンプルＥを作製し、サンプルＥの信頼性の評価を行った。信頼性の評価は、サンプルＤと同様に、＋ＧＢＴストレス試験により行った。
サンプルＥの＋ＧＢＴストレス試験は、複数の条件で行った。トップゲート電位ＶＧを＋２．７５Ｖとする条件では、設定温度を１５０℃、１７５℃、１９７℃の３条件で＋ＧＢＴ試験を行った。また、トップゲート電位ＶＧを＋３．６３Ｖとする条件では、設定温度を１５０℃、１７５℃の２条件で＋ＧＢＴ試験を行った。なお、全ての条件において、サンプルＤと同様に、ドレイン電位ＶＤ、ソース電位ＶＳ、およびボトムゲート電位ＶＢＧ、を０Ｖとした。また、すべての条件において、サンプルＥの２素子について、＋ＧＢＴストレス試験を行った。
また、サンプルＤの測定と同様の方法で、＋ＧＢＴストレス試験中に一定時間ごとにＩＤ－ＶＧ測定を行った。
トップゲート電位ＶＧを＋２．７５Ｖ、設定温度を１５０℃とする条件における、サンプルＥの＋ＧＢＴストレス試験の結果を図２９に示す。図２９において、横軸はストレス時間（ｓｔｒｅｓｓ ｔｉｍｅ）［ｈｒ］を示し、縦軸はΔＶｓｈ［ｍＶ］を示す。
図２９に示すように、サンプルＥは、上記ストレスがかかった状態で３３６時間が経過しても、シフト電圧の変化量ΔＶｓｈの絶対値が１００ｍＶ以下であった。
他のストレス条件で測定した、サンプルＥの＋ＧＢＴストレス試験の結果も、図２９に示すようなストレス時間－ΔＶｓｈのプロットで表示することができる。ストレス時間－ΔＶｓｈのプロットから、ΔＶｓｈの絶対値が１００ｍＶになるまでの時間を算出することができる。
各種ストレス条件における、サンプルＥの＋ＧＢＴストレス試験の結果から算出された、ΔＶｓｈの絶対値が１００ｍＶになるまでの時間をプロットした結果を図３０に示す。図３０において、横軸は１０００／Ｔ［１／Ｋ］を示し、縦軸はΔＶｓｈの絶対値が１００ｍＶになるまでの時間（ｔｉｍｅ）［ｈｒ］を示す。ここで、ＴはサンプルＥの＋ＧＢＴストレス試験における設定温度を指す。
トップゲート電位ＶＧ＝＋２．７５Ｖの条件のプロットと、トップゲート電位ＶＧ＝＋３．６３Ｖの条件のプロットについて、それぞれ近似曲線をとることができる。図３０において、トップゲート電位ＶＧ＝＋２．７５Ｖの条件の近似曲線は点線で、トップゲート電位ＶＧ＝＋３．６３Ｖの条件の近似曲線は実線で示す。図３０に示すように、両方の条件とも、近似曲線が、概略直線状になり、近似曲線の傾きがほぼ一定値になる。
よって、両方の近似曲線から、設定温度を１２５℃にした条件における、サンプルＥの＋ＧＢＴストレス試験における、ΔＶｓｈの絶対値が１００ｍＶになるまでの時間を算出することができる。当該時間は、トップゲート電位ＶＧ＝＋２．７５Ｖの条件では、７３７７時間となり、トップゲート電位ＶＧ＝＋３．６３Ｖの条件では、８３３１時間となった。
以上より、本発明の一態様に係るトランジスタを有するＤＯＳＲＡＭは、良好なデータ保持特性および動作周波数特性を有することが示された。さらに、本発明の一態様に係るトランジスタは、良好な信頼性を有することが示された。
本実施例に示す構成、方法などは、少なくともその一部を本明細書中に記載する他の実施の形態および実施例と適宜組み合わせて実施することができる。
本実施例では、先の実施の形態に示すトランジスタを作製し、走査透過型電子顕微鏡（ＳＴＥＭ：Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いて観察を行い、電気特性の測定を行った結果について説明する。
本実施例では、図２（Ａ）乃至図２（Ｃ）に示す、トランジスタ２００と同様の構成を有するトランジスタを２．０個／μｍ２の密度で配置したサンプル１Ｆ乃至サンプル４Ｆを作製した。
まず、サンプル１Ｆ乃至サンプル４Ｆの構成について説明する。図２（Ａ）乃至図２（Ｃ）に示すように、サンプル１Ｆ乃至サンプル４Ｆは、基板（図示せず）の上に配置された絶縁体２１４と、絶縁体２１４の上に配置された絶縁体２１６と、絶縁体２１６に埋め込まれるように配置された導電体２０５と、絶縁体２１６および導電体２０５の上に配置された絶縁体２２２と、絶縁体２２２の上に配置された絶縁体２２４と、絶縁体２２４の上に配置された酸化物２３０ａと、酸化物２３０ａの上に配置された酸化物２３０ｂと、酸化物２３０ｂの上に離間して配置された導電体２４２ａおよび導電体２４２ｂと、導電体２４２ａ、導電体２４２ｂ、および絶縁体２２４の上に配置された絶縁体２５４と、絶縁体２５４の上に配置された絶縁体２８０と、酸化物２３０ｂの上に配置された酸化物２３０ｃと、酸化物２３０ｃの上に配置された絶縁体２５０と、絶縁体２５０の上に配置された導電体２６０ａおよび導電体２６０ｂと、絶縁体２８０および導電体２６０の上に配置された絶縁体２７４と、を有する。
絶縁体２１４は、窒化シリコンと、その上に成膜した酸化アルミニウムの積層構造とした。窒化シリコンは、ＲＦスパッタリング法を用いて、膜厚２０ｎｍで成膜した。酸化アルミニウムは、ＲＦスパッタリング法を用いて、膜厚４０ｎｍで成膜した。
また、絶縁体２１６として酸化窒化シリコンを用いた。また、導電体２０５として、窒化タンタル、窒化チタン、タングステン、窒化チタン、タングステンの順に積層した導電膜を用いた。
絶縁体２２２として、ＡＬＤ法を用いて成膜した、膜厚２０ｎｍの酸化ハフニウムを用いた。絶縁体２２４として、膜厚２８ｎｍの酸化窒化シリコンを用いた。
酸化物２３０ａとして、ＤＣスパッタリング法を用いて成膜した、膜厚が５ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物を用いた。なお、酸化物２３０ａの成膜には、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］の酸化物ターゲットを用い、成膜ガスとして酸素ガス４５ｓｃｃｍを用い、成膜圧力を０．７Ｐａとし、成膜電力を５００Ｗとし、基板温度を２００℃とし、ターゲットと基板との間隔を６０ｍｍとした。
酸化物２３０ｂとして、ＤＣスパッタリング法を用いて成膜した、膜厚が１５ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物を用いた。なお、酸化物２３０ｂの成膜には、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の酸化物ターゲットを用い、成膜ガスとして酸素ガス４５ｓｃｃｍを用い、成膜圧力を０．７Ｐａとし、成膜電力を５００Ｗとし、基板温度を２００℃とし、ターゲットと基板との間隔を６０ｍｍとした。
導電体２４２ａおよび導電体２４２ｂは、膜厚２５ｎｍの窒化タンタルを用いた。また、絶縁体２５４は、スパッタリング法を用いて成膜した膜厚５ｎｍの酸化アルミニウムと、その上にＡＬＤ法を用いて成膜した膜厚３ｎｍの酸化アルミニウムの積層膜とした。
絶縁体２８０は、第１の層と第１の層上の第２の層の積層膜とした。絶縁体２８０の第１の層は、ＲＦスパッタリング法を用いて成膜した、膜厚が６０ｎｍの酸化シリコンを用いた。絶縁体２８０の第１の層の成膜には、ＳｉＯ２ターゲットを用い、成膜ガスとして、酸素ガス５０ｓｃｃｍを用い、成膜圧力を０．７Ｐａとし、成膜電力を１５００Ｗとし、基板温度を１７０℃とし、ターゲットと基板との間隔を６０ｍｍとした。絶縁体２８０の第２の層は、ＰＥＣＶＤ法を用いて成膜した酸化窒化シリコンを用いた。
サンプル１Ｆ乃至サンプル４Ｆの作製工程においても、図７（Ａ）乃至図７（Ｃ）に示すように、絶縁体２８０、および絶縁体２５４に酸化物２３０ｂに達する開口を形成し、チャネルエッチを行って導電体２４２ａおよび導電体２４２ｂを形成した。チャネルエッチ後、サンプル２Ｆ乃至サンプル４Ｆには、窒素雰囲気で１時間の熱処理を行い、連続して酸素雰囲気で１時間の熱処理を行った。当該熱処理の温度は、サンプル２Ｆは３００℃、サンプル３Ｆは３５０℃、サンプル４Ｆは４００℃とした。
酸化物２３０ｃは、第１の層と第１の層上の第２の層の積層膜とした。酸化物２３０ｃの第１の層として、ＤＣスパッタリング法を用いて成膜した、膜厚が３ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物を用いた。なお、酸化物２３０ｃの第１の層の成膜には、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の酸化物ターゲットを用い、成膜ガスとして、酸素ガス４５ｓｃｃｍを用い、成膜圧力を０．７Ｐａとし、成膜電力を５００Ｗとし、基板温度を２００℃とし、ターゲットと基板との間隔を６０ｍｍとした。
酸化物２３０ｃの第２の層として、ＤＣスパッタリング法を用いて成膜した、膜厚が３ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物を用いた。なお、酸化物２３０ｃの第２の層の成膜には、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］の酸化物ターゲットを用い、成膜ガスとして酸素ガス４５ｓｃｃｍを用い、成膜圧力を０．７Ｐａとし、成膜電力を５００Ｗとし、基板温度を２００℃とし、ターゲットと基板との間隔を６０ｍｍとした。
絶縁体２５０として、膜厚６ｎｍの酸化窒化シリコンを用いた。また、導電体２６０ａとして、膜厚５ｎｍの窒化チタンを用いた。また、導電体２６０ｂとして、タングステンを用いた。
絶縁体２７４は、第１の層と第１の層上の第２の層の積層膜とした。絶縁体２７４の第１の層として、ＲＦスパッタリング法を用いて成膜した、膜厚が４０ｎｍの酸化アルミニウムを用いた。絶縁体２７４の第１の層の成膜には、Ａｌ２Ｏ３ターゲットを用い、成膜ガスとして、アルゴンガス２５ｓｃｃｍ、酸素ガス２５ｓｃｃｍを用い、成膜圧力を０．４Ｐａとし、成膜電力を２５００Ｗとし、基板温度を２５０℃とし、ターゲットと基板との間隔を６０ｍｍとした。絶縁体２７４の第２の層として、ＲＦスパッタリング法を用いて成膜した、膜厚が２０ｎｍの窒化シリコンを用いた。
以上のような構成を有するサンプル１Ｆ乃至サンプル４Ｆは、チャネル長６０ｎｍ、チャネル幅６０ｎｍを狙って設計した。なお、サンプル１Ｆ乃至サンプル４Ｆは、トランジスタ２００と同様に、上記構成に加えて、さらに、導電体２４０、絶縁体２４１、絶縁体２８１等を有する。また、サンプル１Ｆ乃至サンプル４Ｆは、作製後に、窒素雰囲気で、温度４００℃、４時間の熱処理を行った。
作製したサンプル１Ｆ乃至サンプル４Ｆについて、日立ハイテクノロジーズ製「ＨＤ－２７００」を用いて、加速電圧を２００ｋＶとして、断面ＳＴＥＭ像の撮影と、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）による分析を行った。図３１（Ａ）、図３１（Ｂ）、図３２（Ａ）、図３２（Ｂ）、図３３（Ａ）乃至図３３（Ｄ）、および図３４（Ａ）乃至図３４（Ｄ）に、撮影した断面ＳＴＥＭ像およびＥＤＸ分析のマッピング像を示す。
図３１（Ａ）、（Ｂ）および図３２（Ａ）、（Ｂ）は、チャネル長方向の位相コントラスト像（ＴＥ像）である。また、図３３（Ａ）、（Ｃ）および図３４（Ａ）、（Ｃ）は、チャネル長方向のＺコントラスト像（ＺＣ像）である。また、図３３（Ｂ）、（Ｄ）および図３４（Ｂ）、（Ｄ）は、上記ＺＣ像に対応する、ＥＤＸ分析のＩｎ－Ｌ線のマッピング像である。サンプル１Ｆを撮影したものは、図３１（Ａ）および図３３（Ａ）、（Ｂ）である。また、サンプル２Ｆを撮影したものは、図３１（Ｂ）および図３３（Ｃ）、（Ｄ）である。また、サンプル３Ｆを撮影したものは、図３２（Ａ）および図３４（Ａ）、（Ｂ）である。また、サンプル４Ｆを撮影したものは、図３２（Ｂ）および図３４（Ｃ）、（Ｄ）である。
図３１（Ａ）、（Ｂ）および図３２（Ａ）、（Ｂ）に示すように、サンプル１Ｆ乃至サンプル４Ｆにおいて、導電体２４２ａもしくは導電体２４２ｂの側面、または、導電体２４２ａもしくは導電体２４２ｂと酸化物２３０ｂの界面に酸化膜が形成される。図３１（Ａ）、（Ｂ）および図３２（Ａ）、（Ｂ）に示す、サンプル１Ｆ乃至サンプル４Ｆの酸化膜の膜厚Ｄ１乃至膜厚Ｄ３を測定した。ここで、膜厚Ｄ１は、導電体２４２ａのチャネル側の側面の酸化膜の膜厚である。膜厚Ｄ２は、導電体２４２ｂの端部からの距離が１０ｎｍのポイントにおける、導電体２４２ｂと酸化物２３０ｂの界面の酸化膜の膜厚である。膜厚Ｄ３は、導電体２４２ｂの端部からの距離が５０ｎｍのポイントにおける、導電体２４２ｂと酸化物２３０ｂの界面の酸化膜の膜厚である。膜厚Ｄ１乃至膜厚Ｄ３を測定した結果を表３に示す。
Figure 0007330950000008
表３に示すように、チャネルエッチ後の熱処理の温度が高いサンプルほど、膜厚Ｄ１乃至膜厚Ｄ３が大きくなる傾向を示す。特に、チャネル形成領域に近い膜厚Ｄ１および膜厚Ｄ２はこの傾向が顕著である。一方、サンプル１Ｆおよびサンプル２Ｆは、膜厚Ｄ１および膜厚Ｄ２が２．５ｎｍ未満である。さらに、サンプル１Ｆは、膜厚Ｄ１および膜厚Ｄ２が２．１ｎｍ未満である。
また、図３３（Ａ）、（Ｃ）および図３４（Ａ）、（ｃ）に示すように、サンプル１Ｆおよびサンプル２Ｆでは顕著な異常が見られないのに、サンプル３Ｆおよびサンプル４Ｆでは、導電体２４２ｂの端部近傍の、酸化物２３０ｂの領域２９０において、周辺より暗い領域が観察される。Ｚコントラスト像では、原子番号の大きい原子ほど明るく観察される。よって、サンプル３Ｆおよびサンプル４Ｆの領域２９０では、酸化物２３０ｂを構成する原子で最も原子番号が大きいインジウム原子が欠損している可能性が示唆される。
さらに、図３３（Ｂ）、（Ｄ）および図３４（Ｂ）、（Ｄ）に示すように、サンプル１Ｆおよびサンプル２Ｆでは顕著な異常が見られないのに、サンプル３Ｆおよびサンプル４Ｆでは、領域２９０において、インジウム原子を示す輝点が減少している様子が観察される。よって、チャネルエッチ後の熱処理の温度が高いサンプル３Ｆおよびサンプル４Ｆでは、領域２９０において、インジウム原子が欠損していることが推測される。
次に、サンプル１Ｆ乃至サンプル４Ｆについて、キーサイトテクノロジー製半導体パラメータアナライザーを用いて、Ｉｄ－Ｖｇ特性（ドレイン電流－ゲート電圧特性）を測定した。Ｉｄ－Ｖｇ特性の測定は、ドレイン電圧（Ｖｄ）を０．１Ｖまたは１．２Ｖとし、バックゲート電圧（Ｖｂｇ）を０Ｖとし、ゲート電圧を－４．０Ｖから４．０Ｖまで０．１Ｖステップで掃引させた。
図３５（Ａ）にサンプル１Ｆ、図３５（Ｂ）にサンプル２Ｆ、図３５（Ｃ）にサンプル３Ｆ、図３５（Ｄ）にサンプル４Ｆ、のＩｄ－Ｖｇ特性の測定結果を示す。それぞれの図は、横軸にゲート電圧Ｖｇ［Ｖ］、第１の縦軸にドレイン電流Ｉｄ［Ａ］、第２の縦軸にＶｄ＝１．２Ｖにおける電界効果移動度μＦＥ［ｃｍ２／Ｖｓ］をとる。また、Ｖｄ＝０．１Ｖのドレイン電流を細い実線で示し、Ｖｄ＝１．２Ｖのドレイン電流を太い実線で示し、Ｖｄ＝１．２Ｖの電界効果移動度を太い点線で示している。
上記表３に、サンプル１Ｆ乃至サンプル４Ｆの電界効果移動度を示す。表３に示すように、膜厚Ｄ１乃至膜厚Ｄ３が小さく、領域２９０におけるインジウム原子の欠損が見られない、サンプル１Ｆおよびサンプル２Ｆは、電界効果移動度が１０ｃｍ２／Ｖｓ以上の良好な電気特性を示す。このように、膜厚Ｄ１乃至膜厚Ｄ３は、２．５ｎｍ以下にすることが好ましく、２．１ｎｍ以下にすることがより好ましい。また、領域２９０に、インジウム原子が欠損した領域が形成されないことが好ましい。このような構造にすることで、ソース電極とドレイン電極の間に余計な電気抵抗が形成されなくなるので、トランジスタ２００のオン電流、および電界効果移動度を良好にすることができる。
本実施例に示す構成、方法などは、少なくともその一部を本明細書中に記載する他の実施の形態および実施例と適宜組み合わせて実施することができる。
１０：絶縁体、１０ａ：絶縁体、１０ｂ：絶縁体、２０：絶縁体、２０ａ：絶縁体、２０ｂ：絶縁体、３０：酸化物、４０：導電体、４２：導電体、１００：容量素子、１１０：導電体、１１２：導電体、１２０：導電体、１３０：絶縁体、１４０：絶縁体、１５０：絶縁体、２００：トランジスタ、２００Ａ：トランジスタ、２０５：導電体、２１０：絶縁体、２１２：絶縁体、２１４：絶縁体、２１６：絶縁体、２１８：導電体、２２２：絶縁体、２２４：絶縁体、２３０：酸化物、２３０ａ：酸化物、２３０Ａ：酸化膜、２３０ｂ：酸化物、２３０Ｂ：酸化膜、２３０ｃ：酸化物、２３０ｃ１：酸化物、２３０ｃ２：酸化物、２３０Ｃ：酸化膜、２４０：導電体、２４０ａ：導電体、２４０ｂ：導電体、２４１：絶縁体、２４１ａ：絶縁体、２４１ｂ：絶縁体、２４２：導電体、２４２ａ：導電体、２４２Ａ：導電膜、２４２ｂ：導電体、２４２Ｂ：導電層、２５０：絶縁体、２５０Ａ：絶縁膜、２５４：絶縁体、２５４Ａ：絶縁膜、２６０：導電体、２６０ａ：導電体、２６０Ａ：導電膜、２６０ｂ：導電体、２６０Ｂ：導電膜、２７４：絶縁体、２８０：絶縁体、２８０ａ：絶縁体、２８０ｂ：絶縁体、２８１：絶縁体、２９０：領域、３００：トランジスタ、３１１：基板、３１３：半導体領域、３１４ａ：低抵抗領域、３１４ｂ：低抵抗領域、３１５：絶縁体、３１６：導電体、３２０：絶縁体、３２２：絶縁体、３２４：絶縁体、３２６：絶縁体、３２８：導電体、３３０：導電体、３５０：絶縁体、３５２：絶縁体、３５４：絶縁体、３５６：導電体、４００：トランジスタ、４０５：導電体、４３０ｃ：酸化物、４３１ａ：酸化物、４３１ｂ：酸化物、４３２ａ：酸化物、４３２ｂ：酸化物、４４０：導電体、４４０ａ：導電体、４４０ｂ：導電体、４４２：導電体、４４２ａ：導電体、４４２ｂ：導電体、４５０：絶縁体、４６０：導電体、４６０ａ：導電体、４６０ｂ：導電体、１００１：配線、１００２：配線、１００３：配線、１００４：配線、１００５：配線、１００６：配線、１００７：配線、１００８：配線、１００９：配線、１０１０：配線、１１００：ＵＳＢメモリ、１１０１：筐体、１１０２：キャップ、１１０３：ＵＳＢコネクタ、１１０４：基板、１１０５：メモリチップ、１１０６：コントローラチップ、１１１０：ＳＤカード、１１１１：筐体、１１１２：コネクタ、１１１３：基板、１１１４：メモリチップ、１１１５：コントローラチップ、１１５０：ＳＳＤ、１１５１：筐体、１１５２：コネクタ、１１５３：基板、１１５４：メモリチップ、１１５５：メモリチップ、１１５６：コントローラチップ、１２００：チップ、１２０１：ＰＣＢ、１２０２：バンプ、１２０３：マザーボード、１２０４：ＧＰＵモジュール、１２１１：ＣＰＵ、１２１２：ＧＰＵ、１２１３：アナログ演算部、１２１４：メモリコントローラ、１２１５：インターフェース、１２１６：ネットワーク回路、１２２１：ＤＲＡＭ、１２２２：フラッシュメモリ、１４００：記憶装置、１４１１：周辺回路、１４２０：行回路、１４３０：列回路、１４４０：出力回路、１４６０：コントロールロジック回路、１４７０：メモリセルアレイ、１４７１：メモリセル、１４７２：メモリセル、１４７３：メモリセル、１４７４：メモリセル、１４７５：メモリセル、１４７６：メモリセル、１４７７：メモリセル、１４７８：メモリセル、５１００：情報端末、５１０１：筐体、５１０２：表示部、５２００：ノート型情報端末、５２０１：本体、５２０２：表示部、５２０３：キーボード、５３００：携帯ゲーム機、５３０１：筐体、５３０２：筐体、５３０３：筐体、５３０４：表示部、５３０５：接続部、５３０６：操作キー、５４００：据え置き型ゲーム機、５４０２：コントローラ、５５００：スーパーコンピュータ、５５０１：ラック、５５０２：計算機、５５０４：基板、５７０１：表示パネル、５７０２：表示パネル、５７０３：表示パネル、５７０４：表示パネル、５８００：電気冷凍冷蔵庫、５８０１：筐体、５８０２：冷蔵室用扉、５８０３：冷凍室用扉

Claims (5)

  1. 第１の絶縁体と、第２の絶縁体と、トランジスタと、第３の絶縁体と、導電体と、を有し、
    前記トランジスタは、チャネル形成領域に酸化物を有し、
    前記トランジスタは、前記チャネル形成領域の上方にソース電極及びドレイン電極を有し、
    前記酸化物は、前記第１の絶縁体に取り囲まれ、
    前記第１の絶縁体は、前記第２の絶縁体に取り囲まれ、
    前記第１の絶縁体は、第１の開口部を有し、
    前記第２の絶縁体は、前記第１の開口部と重なる第２の開口部を有し、
    前記第３の絶縁体は、前記第１の開口部及び前記第２の開口部において、前記第１の絶縁体の側面および前記第２の絶縁体の側面と接し、
    前記導電体は、前記第１の開口部及び前記第２の開口部において、前記第３の絶縁体の側面と接し、
    前記導電体は前記ソース電極の上面または前記ドレイン電極の上面と接し、
    前記第１の絶縁体は、前記第２の絶縁体よりも水素濃度が低い領域を有する、半導体装置。
  2. 第１の絶縁体と、第２の絶縁体と、トランジスタと、第３の絶縁体と、導電体と、を有し、
    前記トランジスタは、チャネル形成領域に酸化物を有し、
    前記トランジスタは、前記チャネル形成領域の上方にソース電極及びドレイン電極を有し、
    前記酸化物は、前記第１の絶縁体に取り囲まれ、
    前記第１の絶縁体は、前記第２の絶縁体に取り囲まれ、
    前記第１の絶縁体は、第１の開口部を有し、
    前記第２の絶縁体は、前記第１の開口部と重なる第２の開口部を有し、
    前記第３の絶縁体は、前記第１の開口部及び前記第２の開口部において、前記第１の絶縁体の側面および前記第２の絶縁体の側面と接し、
    前記導電体は、前記第１の開口部及び前記第２の開口部において、前記第３の絶縁体の側面と接し、
    前記導電体は前記ソース電極の上面または前記ドレイン電極の上面と接し、
    前記第１の絶縁体は、前記第２の絶縁体よりも水素濃度が低く、且つ前記第２の絶縁体よりも窒素濃度が低い領域を有する、半導体装置。
  3. 請求項１又は２において、
    前記第１の絶縁体は、加熱により脱離する酸素の量が、酸素分子に換算して、２．０×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以上である、半導体装置。
  4. 請求項１乃至３のいずれか一において、
    前記第１の絶縁体は、酸素と、シリコンと、を有し、
    前記第２の絶縁体は、窒素と、シリコンと、を有する、半導体装置。
  5. 請求項１乃至４のいずれか一において、
    前記酸化物は、インジウムと、元素Ｍ（Ｍは、アルミニウム、ガリウム、イットリウム、または錫）と、亜鉛と、を有する、半導体装置。
JP2020515314A 2018-04-27 2019-04-18 半導体装置 Active JP7330950B2 (ja)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2018086719 2018-04-27
JP2018086719 2018-04-27
JP2018086722 2018-04-27
JP2018086722 2018-04-27
JP2018147766 2018-08-06
JP2018147766 2018-08-06
JP2018150514 2018-08-09
JP2018150514 2018-08-09
PCT/IB2019/053205 WO2019207429A1 (ja) 2018-04-27 2019-04-18 半導体装置、および半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JPWO2019207429A1 JPWO2019207429A1 (ja) 2021-05-13
JPWO2019207429A5 JPWO2019207429A5 (ja) 2022-04-26
JP7330950B2 true JP7330950B2 (ja) 2023-08-22

Family

ID=68293879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020515314A Active JP7330950B2 (ja) 2018-04-27 2019-04-18 半導体装置

Country Status (4)

Country Link
US (1) US11545578B2 (ja)
JP (1) JP7330950B2 (ja)
KR (1) KR20210005620A (ja)
WO (1) WO2019207429A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11211467B2 (en) * 2017-11-09 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2020074999A1 (ja) 2018-10-12 2020-04-16 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
WO2021186297A1 (ja) * 2020-03-20 2021-09-23 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014112659A (ja) 2012-10-24 2014-06-19 Semiconductor Energy Lab Co Ltd 半導体装置
JP2017120904A (ja) 2015-12-28 2017-07-06 株式会社半導体エネルギー研究所 電極、半導体装置、半導体ウエハー、モジュールおよび電子機器とその作製方法
CN107507841A (zh) 2017-09-22 2017-12-22 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
JP2017146968A5 (ja) 2017-02-07 2020-03-19 半導体装置、電子機器、半導体ウェハ

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333229B1 (en) 2000-03-13 2001-12-25 International Business Machines Corporation Method for manufacturing a field effect transitor (FET) having mis-aligned-gate structure
US6660598B2 (en) 2002-02-26 2003-12-09 International Business Machines Corporation Method of forming a fully-depleted SOI ( silicon-on-insulator) MOSFET having a thinned channel region
JP2004152790A (ja) 2002-10-28 2004-05-27 Toshiba Corp 半導体装置、及び、半導体装置の製造方法
US6673683B1 (en) 2002-11-07 2004-01-06 Taiwan Semiconductor Manufacturing Co., Ltd Damascene gate electrode method for fabricating field effect transistor (FET) device with ion implanted lightly doped extension regions
KR101809105B1 (ko) 2010-08-06 2017-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 집적 회로
US8659015B2 (en) 2011-03-04 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8809854B2 (en) 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9153699B2 (en) 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
US9318618B2 (en) * 2013-12-27 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2016154225A (ja) 2015-02-12 2016-08-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP6736321B2 (ja) 2015-03-27 2020-08-05 株式会社半導体エネルギー研究所 半導体装置の製造方法
US10181531B2 (en) 2015-07-08 2019-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor having low parasitic capacitance
US20170062192A1 (en) 2015-08-28 2017-03-02 Semiconductor Energy Laboratory Co., Ltd. Film forming apparatus
JP6864456B2 (ja) 2015-10-15 2021-04-28 株式会社半導体エネルギー研究所 半導体装置
TWI739796B (zh) 2016-02-12 2021-09-21 日商半導體能源硏究所股份有限公司 半導體裝置及電子裝置及半導體晶圓
US10147681B2 (en) 2016-12-09 2018-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2019043510A1 (ja) 2017-09-01 2019-03-07 株式会社半導体エネルギー研究所 半導体装置、及び表示装置
TWI794340B (zh) 2017-12-07 2023-03-01 日商半導體能源研究所股份有限公司 半導體裝置以及半導體裝置的製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014112659A (ja) 2012-10-24 2014-06-19 Semiconductor Energy Lab Co Ltd 半導体装置
JP2017120904A (ja) 2015-12-28 2017-07-06 株式会社半導体エネルギー研究所 電極、半導体装置、半導体ウエハー、モジュールおよび電子機器とその作製方法
JP2017146968A5 (ja) 2017-02-07 2020-03-19 半導体装置、電子機器、半導体ウェハ
CN107507841A (zh) 2017-09-22 2017-12-22 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Also Published As

Publication number Publication date
US11545578B2 (en) 2023-01-03
WO2019207429A1 (ja) 2019-10-31
US20210167211A1 (en) 2021-06-03
KR20210005620A (ko) 2021-01-14
JPWO2019207429A1 (ja) 2021-05-13

Similar Documents

Publication Publication Date Title
JP7332480B2 (ja) 半導体装置の作製方法
JP7493567B2 (ja) 半導体装置の作製方法
JP7317010B2 (ja) 半導体装置
US11869979B2 (en) Semiconductor device
JP7481414B2 (ja) 半導体装置
JP7330950B2 (ja) 半導体装置
JP2024120029A (ja) 半導体装置
JP2023083479A (ja) 半導体装置
JP7322008B2 (ja) 半導体装置
JP2024149532A (ja) 半導体装置
WO2020074999A1 (ja) 半導体装置、および半導体装置の作製方法
JP2024095704A (ja) 半導体装置
US12062723B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP7132318B2 (ja) 半導体装置
JP7254462B2 (ja) 半導体装置の作製方法
WO2019145807A1 (ja) 半導体装置、および半導体装置の作製方法
WO2019145813A1 (ja) 半導体装置、および半導体装置の作製方法
JP2019145539A (ja) 半導体装置、および半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220418

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230502

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230718

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230809

R150 Certificate of patent or registration of utility model

Ref document number: 7330950

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150